Fitter report for top
Thu Mar 21 15:43:26 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |top|usb:u96|usbram:u23|altsyncram:altsyncram_component|altsyncram_uef1:auto_generated|ALTSYNCRAM
 30. |top|ps2_keyboard:u65|scancode2ascii:u2|altsyncram:WideOr6_rtl_0|altsyncram_bjv:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 21 15:43:26 2024       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; top                                         ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 18,248 / 114,480 ( 16 % )                   ;
;     Total combinational functions  ; 14,351 / 114,480 ( 13 % )                   ;
;     Dedicated logic registers      ; 11,889 / 114,480 ( 10 % )                   ;
; Total registers                    ; 11889                                       ;
; Total pins                         ; 328 / 529 ( 62 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 664,512 / 3,981,312 ( 17 % )                ;
; Embedded Multiplier 9-bit elements ; 78 / 532 ( 15 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Extra                                 ; Normal                                ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.0%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.5%      ;
;     Processor 5            ;   2.3%      ;
;     Processor 6            ;   2.2%      ;
;     Processor 7            ;   2.2%      ;
;     Processor 8            ;   2.1%      ;
;     Processors 9-10        ;   1.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; register:u9|data_out[0]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[0]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[0]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[0]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[0]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[0]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[1]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[1]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[1]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[1]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[1]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[1]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[2]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[2]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[2]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[2]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[2]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[2]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[3]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[3]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[3]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[3]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[3]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[3]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[4]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[4]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[4]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[4]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[4]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[4]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[5]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[5]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[5]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[5]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[5]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[5]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[6]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[6]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[6]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[6]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[6]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[6]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[7]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[7]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[7]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[7]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[7]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[7]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[8]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[8]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[8]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[8]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[8]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[8]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[9]                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[9]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[9]~_Duplicate_1                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[9]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[9]~_Duplicate_1                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[9]~_Duplicate_2                                                                                                                                                                                                          ; Q                ;                       ;
; register:u9|data_out[10]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[10]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[10]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[10]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[10]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[10]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[11]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[11]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[11]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[11]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[11]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[11]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[12]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[12]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[12]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[12]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[12]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[12]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[13]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[13]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[13]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[13]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[13]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[13]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[14]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[14]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[14]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[14]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[14]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[14]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[15]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[15]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[15]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[15]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[15]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[15]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[16]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[16]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[16]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[16]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[16]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[16]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[17]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[17]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[17]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[17]~_Duplicate_1                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[17]~_Duplicate_1                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[17]~_Duplicate_2                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[18]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[18]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[18]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[19]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[19]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[19]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[20]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[20]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[20]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[21]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[21]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[21]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[22]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[22]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[22]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[23]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[23]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[23]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[24]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[24]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[24]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[25]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[25]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[25]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[26]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[26]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[26]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[27]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[27]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[27]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[28]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[28]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[28]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[29]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[29]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[29]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[30]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[30]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[30]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; register:u9|data_out[31]                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                     ; DATAA            ;                       ;
; register:u9|data_out[31]                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register:u9|data_out[31]~_Duplicate_1                                                                                                                                                                                                         ; Q                ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; usb:u96|register:u4|data_out[0]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[0]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[0]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[0]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[0]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[0]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[1]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[1]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[1]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[1]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[1]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[1]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[2]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[2]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[2]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[2]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[2]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[2]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[3]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[3]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[3]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[3]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[3]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[3]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[4]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[4]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[4]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[4]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[4]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[4]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[5]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[5]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[5]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[5]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[5]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[5]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[6]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[6]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[6]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[6]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[6]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[6]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[7]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[7]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[7]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[7]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[7]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[7]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[8]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[8]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[8]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[8]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[8]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[8]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[9]                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[9]                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[9]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[9]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[9]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[9]~_Duplicate_2                                                                                                                                                                                                  ; Q                ;                       ;
; usb:u96|register:u4|data_out[10]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[10]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[10]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[10]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[10]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[10]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[11]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[11]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[11]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[11]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[11]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[11]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[12]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[12]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[12]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[12]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[12]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[12]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[13]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[13]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[13]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[13]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[13]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[13]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[14]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[14]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[14]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[14]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[14]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[14]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[15]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[15]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[15]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[15]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[15]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[15]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[16]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[16]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[16]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[16]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[16]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[16]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[17]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[17]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[17]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[17]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[17]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[17]~_Duplicate_2                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[18]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[18]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[18]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[19]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[19]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[19]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[20]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[20]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[20]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[21]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[21]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[21]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[22]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[22]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[22]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[23]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[23]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[23]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[24]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[24]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[24]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[25]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[25]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[25]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[26]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[26]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[26]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[27]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[27]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[27]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[28]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[28]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[28]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[29]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[29]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[29]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[30]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[30]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[30]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
; usb:u96|register:u4|data_out[31]                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                             ; DATAA            ;                       ;
; usb:u96|register:u4|data_out[31]                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; usb:u96|register:u4|data_out[31]~_Duplicate_1                                                                                                                                                                                                 ; Q                ;                       ;
+--------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; OSC2_50          ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; OSC3_50          ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT          ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2         ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2         ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment ;
; I/O Standard ; top            ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; EX_IO[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_RST_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; GPIO[32]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; GPIO[33]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; GPIO[34]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; GPIO[35]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKIN0      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKIN_P1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKIN_P2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKOUT0     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKOUT_P1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_CLKOUT_P2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_D[0]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_D[1]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_D[2]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_D[3]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_RX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; HSMC_TX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; top            ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; OSC2_50          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; OSC3_50          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; OTG_INT          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; PS2_CLK2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; PS2_DAT2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 27670 ) ; 0.00 % ( 0 / 27670 )       ; 0.00 % ( 0 / 27670 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 27670 ) ; 0.00 % ( 0 / 27670 )       ; 0.00 % ( 0 / 27670 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27199 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 262 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 18,248 / 114,480 ( 16 % )    ;
;     -- Combinational with no register       ; 6359                         ;
;     -- Register only                        ; 3897                         ;
;     -- Combinational with a register        ; 7992                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 5280                         ;
;     -- 3 input functions                    ; 6342                         ;
;     -- <=2 input functions                  ; 2729                         ;
;     -- Register only                        ; 3897                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 10280                        ;
;     -- arithmetic mode                      ; 4071                         ;
;                                             ;                              ;
; Total registers*                            ; 11,889 / 117,053 ( 10 % )    ;
;     -- Dedicated logic registers            ; 11,889 / 114,480 ( 10 % )    ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 1,474 / 7,155 ( 21 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 328 / 529 ( 62 % )           ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 93 / 432 ( 22 % )            ;
; Total block memory bits                     ; 664,512 / 3,981,312 ( 17 % ) ;
; Total block memory implementation bits      ; 857,088 / 3,981,312 ( 22 % ) ;
; Embedded Multiplier 9-bit elements          ; 78 / 532 ( 15 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 10                           ;
;     -- Global clocks                        ; 10 / 20 ( 50 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 7.1% / 6.9% / 7.3%           ;
; Peak interconnect usage (total/H/V)         ; 46.6% / 42.6% / 52.3%        ;
; Maximum fan-out                             ; 8813                         ;
; Highest non-global fan-out                  ; 5783                         ;
; Total fan-out                               ; 91347                        ;
; Average fan-out                             ; 3.01                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                              ;
+---------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                     ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                    ; Low                            ;
;                                             ;                         ;                        ;                        ;                                ;
; Total logic elements                        ; 17940 / 114480 ( 16 % ) ; 129 / 114480 ( < 1 % ) ; 179 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 6223                    ; 57                     ; 79                     ; 0                              ;
;     -- Register only                        ; 3873                    ; 7                      ; 17                     ; 0                              ;
;     -- Combinational with a register        ; 7844                    ; 65                     ; 83                     ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                        ;                                ;
;     -- 4 input functions                    ; 5159                    ; 57                     ; 64                     ; 0                              ;
;     -- 3 input functions                    ; 6272                    ; 20                     ; 50                     ; 0                              ;
;     -- <=2 input functions                  ; 2636                    ; 45                     ; 48                     ; 0                              ;
;     -- Register only                        ; 3873                    ; 7                      ; 17                     ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Logic elements by mode                      ;                         ;                        ;                        ;                                ;
;     -- normal mode                          ; 10008                   ; 118                    ; 154                    ; 0                              ;
;     -- arithmetic mode                      ; 4059                    ; 4                      ; 8                      ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Total registers                             ; 11717                   ; 72                     ; 100                    ; 0                              ;
;     -- Dedicated logic registers            ; 11717 / 114480 ( 10 % ) ; 72 / 114480 ( < 1 % )  ; 100 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                      ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1449 / 7155 ( 20 % )    ; 13 / 7155 ( < 1 % )    ; 14 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                        ;                        ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                      ; 0                              ;
; I/O pins                                    ; 328                     ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 78 / 532 ( 15 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 664512                  ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                        ; 857088                  ; 0                      ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 93 / 432 ( 21 % )       ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 6 / 24 ( 25 % )         ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                         ;                        ;                        ;                                ;
; Connections                                 ;                         ;                        ;                        ;                                ;
;     -- Input Connections                    ; 4092                    ; 72                     ; 144                    ; 1                              ;
;     -- Registered Input Connections         ; 3498                    ; 32                     ; 109                    ; 0                              ;
;     -- Output Connections                   ; 422                     ; 136                    ; 114                    ; 3637                           ;
;     -- Registered Output Connections        ; 8                       ; 135                    ; 114                    ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Internal Connections                        ;                         ;                        ;                        ;                                ;
;     -- Total Connections                    ; 91912                   ; 708                    ; 972                    ; 3646                           ;
;     -- Registered Connections               ; 36090                   ; 436                    ; 642                    ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; External Connections                        ;                         ;                        ;                        ;                                ;
;     -- Top                                  ; 500                     ; 163                    ; 213                    ; 3638                           ;
;     -- pzdyqx:nabboc                        ; 163                     ; 0                      ; 45                     ; 0                              ;
;     -- sld_hub:auto_hub                     ; 213                     ; 45                     ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3638                    ; 0                      ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Partition Interface                         ;                         ;                        ;                        ;                                ;
;     -- Input Ports                          ; 58                      ; 11                     ; 74                     ; 1                              ;
;     -- Output Ports                         ; 191                     ; 4                      ; 91                     ; 3                              ;
;     -- Bidir Ports                          ; 111                     ; 0                      ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Registered Ports                            ;                         ;                        ;                        ;                                ;
;     -- Registered Input Ports               ; 0                       ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 3                      ; 47                     ; 0                              ;
;                                             ;                         ;                        ;                        ;                                ;
; Port Connectivity                           ;                         ;                        ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                      ; 2                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                      ; 34                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                      ; 52                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 57                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                      ; 64                     ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; D2    ; 1        ; 0            ; 68           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]     ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]     ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]     ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]     ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; OSC_50     ; Y2    ; 2        ; 0            ; 36           ; 14           ; 8815                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; PS2_CLK    ; G6    ; 1        ; 0            ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; PS2_DAT    ; H5    ; 1        ; 0            ; 59           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]      ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]     ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]     ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]     ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]     ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]     ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]     ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]     ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]     ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]      ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]      ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]      ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]      ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]      ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]      ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]      ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]      ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]      ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; TD_CLK27   ; B14   ; 8        ; 56           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[0] ; E8    ; 8        ; 11           ; 73           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[1] ; A7    ; 8        ; 29           ; 73           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[2] ; D8    ; 8        ; 16           ; 73           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[3] ; C7    ; 8        ; 16           ; 73           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[4] ; D7    ; 8        ; 13           ; 73           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[5] ; D6    ; 8        ; 13           ; 73           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[6] ; E7    ; 8        ; 13           ; 73           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[7] ; F7    ; 8        ; 9            ; 73           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RXD   ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_ADCLRCK   ; C2    ; 1        ; 0            ; 69           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_BCLK      ; F2    ; 1        ; 0            ; 60           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_DACLRCK   ; E3    ; 1        ; 0            ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK       ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON      ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN        ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON        ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS        ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW        ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[0]  ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[1]  ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[2]  ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[3]  ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[4]  ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[5]  ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[6]  ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[7]  ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_GREEN[8]  ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[0]    ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[10]   ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[11]   ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[12]   ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[13]   ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[14]   ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[15]   ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[16]   ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[17]   ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[1]    ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[2]    ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[3]    ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[4]    ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[5]    ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[6]    ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[7]    ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[8]    ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_RED[9]    ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]   ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]   ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N      ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N      ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N     ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WR_N      ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]   ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[10]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[11]  ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[12]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[13]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[14]  ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[15]  ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[16]  ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[17]  ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[18]  ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[19]  ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[1]   ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[20]  ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[21]  ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[22]  ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[23]  ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[24]  ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[25]  ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[26]  ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[27]  ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[28]  ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[29]  ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[2]   ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[30]  ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[31]  ; U1    ; 2        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[3]   ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[4]   ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[5]   ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[6]   ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[7]   ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[8]   ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; DRAM_DQ[9]   ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:u70|state.state_write3 (inverted)                                                                                                                      ;
; GPIO[0]      ; AB22  ; 4        ; 107          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[10]     ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[11]     ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[12]     ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[13]     ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[14]     ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[15]     ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[16]     ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[17]     ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[18]     ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[19]     ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[1]      ; AC15  ; 4        ; 60           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[20]     ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[21]     ; AD22  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[22]     ; AG25  ; 4        ; 91           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[23]     ; AD25  ; 4        ; 100          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[24]     ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[25]     ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[26]     ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[27]     ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[28]     ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[29]     ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[2]      ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[30]     ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[31]     ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[3]      ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[4]      ; AC21  ; 4        ; 102          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[5]      ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[6]      ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[7]      ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[8]      ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; GPIO[9]      ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; I2C_SDAT     ; A8    ; 8        ; 18           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_config:u77|I2C_SDAT~1 (inverted)                                                                                                                         ;
; LCD_DATA[0]  ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[1]  ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[2]  ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[3]  ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[4]  ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[5]  ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[6]  ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; LCD_DATA[7]  ; M5    ; 1        ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lcd:u59|LCD_RW                                                                                                                                               ;
; OTG_DATA[0]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[10] ; G1    ; 1        ; 0            ; 55           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[11] ; G2    ; 1        ; 0            ; 55           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[12] ; G3    ; 1        ; 0            ; 63           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[13] ; F1    ; 1        ; 0            ; 59           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[14] ; F3    ; 1        ; 0            ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[15] ; G4    ; 1        ; 0            ; 63           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[1]  ; K4    ; 1        ; 0            ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[3]  ; K3    ; 1        ; 0            ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[4]  ; J4    ; 1        ; 0            ; 57           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[5]  ; J3    ; 1        ; 0            ; 57           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[6]  ; J7    ; 1        ; 0            ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[7]  ; H6    ; 1        ; 0            ; 64           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[8]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; OTG_DATA[9]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; usb:u96|inout_port:u52|pin_drive (inverted)                                                                                                                  ;
; SD_CLK       ; AE13  ; 3        ; 42           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; SD_CMD       ; AD14  ; 3        ; 56           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line (inverted) ;
; SD_DAT[0]    ; AE14  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0 (inverted)       ;
; SD_DAT[1]    ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; SD_DAT[2]    ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; SD_DAT[3]    ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                            ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N                                                                                                                                            ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; vga:u86|SRAM_OE_N (inverted)                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; TD_DATA[3]              ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; TD_DATA[4]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 53 / 56 ( 95 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 33 / 73 ( 45 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 71 ( 90 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 48 / 71 ( 68 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WR_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; TD_DATA[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; TD_DATA[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; TD_DATA[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; TD_DATA[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 520        ; 8        ; TD_DATA[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; TD_DATA[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; TD_DATA[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LED_RED[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LED_RED[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LED_GREEN[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LED_GREEN[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LED_GREEN[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LED_GREEN[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; TD_DATA[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LED_RED[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LED_GREEN[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LED_RED[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LED_RED[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LED_RED[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; TD_RESET_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LED_RED[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LED_RED[16]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LED_RED[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LED_RED[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LED_GREEN[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LED_GREEN[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LED_GREEN[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LED_RED[17]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LED_RED[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LED_RED[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LED_RED[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LED_GREEN[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LED_RED[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LED_RED[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LED_RED[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LED_RED[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; OSC_50                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+-------------------------------+----------------------------------------------+
; Name                          ; clocks:u1|pll:u1|altpll:altpll_component|pll ;
+-------------------------------+----------------------------------------------+
; SDC pin name                  ; u1|u1|altpll_component|pll                   ;
; PLL mode                      ; Normal                                       ;
; Compensate clock              ; clock0                                       ;
; Compensated input/output pins ; --                                           ;
; Switchover type               ; --                                           ;
; Input frequency 0             ; 50.0 MHz                                     ;
; Input frequency 1             ; --                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                    ;
; VCO post scale K counter      ; 2                                            ;
; VCO frequency control         ; Auto                                         ;
; VCO phase shift step          ; 208 ps                                       ;
; VCO multiply                  ; --                                           ;
; VCO divide                    ; --                                           ;
; Freq min lock                 ; 25.0 MHz                                     ;
; Freq max lock                 ; 54.18 MHz                                    ;
; M VCO Tap                     ; 0                                            ;
; M Initial                     ; 1                                            ;
; M value                       ; 12                                           ;
; N value                       ; 1                                            ;
; Charge pump current           ; setting 1                                    ;
; Loop filter resistance        ; setting 27                                   ;
; Loop filter capacitance       ; setting 0                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                           ;
; Bandwidth type                ; Medium                                       ;
; Real time reconfigurable      ; Off                                          ;
; Scan chain MIF file           ; --                                           ;
; Preserve PLL counter order    ; Off                                          ;
; PLL location                  ; PLL_1                                        ;
; Inclk0 signal                 ; OSC_50                                       ;
; Inclk1 signal                 ; --                                           ;
; Inclk0 signal type            ; Dedicated Pin                                ;
; Inclk1 signal type            ; --                                           ;
+-------------------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                  ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                      ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------+
; clocks:u1|pll:u1|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u1|u1|altpll_component|pll|clk[0] ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u1|u1|altpll_component|pll|clk[2] ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LED_RED[0]    ; Missing drive strength and slew rate ;
; LED_RED[1]    ; Missing drive strength and slew rate ;
; LED_RED[2]    ; Missing drive strength and slew rate ;
; LED_RED[3]    ; Missing drive strength and slew rate ;
; LED_RED[4]    ; Missing drive strength and slew rate ;
; LED_RED[5]    ; Missing drive strength and slew rate ;
; LED_RED[6]    ; Missing drive strength and slew rate ;
; LED_RED[7]    ; Missing drive strength and slew rate ;
; LED_RED[8]    ; Missing drive strength and slew rate ;
; LED_RED[9]    ; Missing drive strength and slew rate ;
; LED_RED[10]   ; Missing drive strength and slew rate ;
; LED_RED[11]   ; Missing drive strength and slew rate ;
; LED_RED[12]   ; Missing drive strength and slew rate ;
; LED_RED[13]   ; Missing drive strength and slew rate ;
; LED_RED[14]   ; Missing drive strength and slew rate ;
; LED_RED[15]   ; Missing drive strength and slew rate ;
; LED_RED[16]   ; Missing drive strength and slew rate ;
; LED_RED[17]   ; Missing drive strength and slew rate ;
; LED_GREEN[0]  ; Missing drive strength and slew rate ;
; LED_GREEN[1]  ; Missing drive strength and slew rate ;
; LED_GREEN[2]  ; Missing drive strength and slew rate ;
; LED_GREEN[3]  ; Missing drive strength and slew rate ;
; LED_GREEN[4]  ; Missing drive strength and slew rate ;
; LED_GREEN[5]  ; Missing drive strength and slew rate ;
; LED_GREEN[6]  ; Missing drive strength and slew rate ;
; LED_GREEN[7]  ; Missing drive strength and slew rate ;
; LED_GREEN[8]  ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; LCD_ON        ; Missing drive strength               ;
; LCD_BLON      ; Missing drive strength               ;
; LCD_EN        ; Missing drive strength               ;
; LCD_RS        ; Missing drive strength               ;
; LCD_RW        ; Missing drive strength               ;
; AUD_ADCLRCK   ; Missing drive strength               ;
; AUD_DACLRCK   ; Missing drive strength               ;
; AUD_DACDAT    ; Missing drive strength               ;
; AUD_XCK       ; Missing drive strength               ;
; AUD_BCLK      ; Missing drive strength               ;
; I2C_SCLK      ; Missing drive strength               ;
; TD_RESET_N    ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; OTG_ADDR[0]   ; Missing drive strength               ;
; OTG_ADDR[1]   ; Missing drive strength               ;
; OTG_CS_N      ; Missing drive strength               ;
; OTG_RD_N      ; Missing drive strength               ;
; OTG_WR_N      ; Missing drive strength               ;
; OTG_RST_N     ; Missing drive strength               ;
; UART_TXD      ; Missing drive strength               ;
; SD_DAT[1]     ; Missing drive strength               ;
; SD_DAT[2]     ; Missing drive strength               ;
; GPIO[3]       ; Missing drive strength               ;
; GPIO[8]       ; Missing drive strength               ;
; GPIO[9]       ; Missing drive strength               ;
; GPIO[10]      ; Missing drive strength               ;
; GPIO[11]      ; Missing drive strength               ;
; GPIO[12]      ; Missing drive strength               ;
; GPIO[13]      ; Missing drive strength               ;
; GPIO[14]      ; Missing drive strength               ;
; GPIO[15]      ; Missing drive strength               ;
; GPIO[16]      ; Missing drive strength               ;
; GPIO[17]      ; Missing drive strength               ;
; GPIO[18]      ; Missing drive strength               ;
; GPIO[19]      ; Missing drive strength               ;
; GPIO[20]      ; Missing drive strength               ;
; GPIO[21]      ; Missing drive strength               ;
; GPIO[22]      ; Missing drive strength               ;
; GPIO[23]      ; Missing drive strength               ;
; GPIO[24]      ; Missing drive strength               ;
; GPIO[25]      ; Missing drive strength               ;
; GPIO[26]      ; Missing drive strength               ;
; GPIO[27]      ; Missing drive strength               ;
; GPIO[28]      ; Missing drive strength               ;
; GPIO[29]      ; Missing drive strength               ;
; GPIO[30]      ; Missing drive strength               ;
; GPIO[31]      ; Missing drive strength               ;
; LCD_DATA[0]   ; Missing drive strength               ;
; LCD_DATA[1]   ; Missing drive strength               ;
; LCD_DATA[2]   ; Missing drive strength               ;
; LCD_DATA[3]   ; Missing drive strength               ;
; LCD_DATA[4]   ; Missing drive strength               ;
; LCD_DATA[5]   ; Missing drive strength               ;
; LCD_DATA[6]   ; Missing drive strength               ;
; LCD_DATA[7]   ; Missing drive strength               ;
; I2C_SDAT      ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; OTG_DATA[0]   ; Missing drive strength               ;
; OTG_DATA[1]   ; Missing drive strength               ;
; OTG_DATA[2]   ; Missing drive strength               ;
; OTG_DATA[3]   ; Missing drive strength               ;
; OTG_DATA[4]   ; Missing drive strength               ;
; OTG_DATA[5]   ; Missing drive strength               ;
; OTG_DATA[6]   ; Missing drive strength               ;
; OTG_DATA[7]   ; Missing drive strength               ;
; OTG_DATA[8]   ; Missing drive strength               ;
; OTG_DATA[9]   ; Missing drive strength               ;
; OTG_DATA[10]  ; Missing drive strength               ;
; OTG_DATA[11]  ; Missing drive strength               ;
; OTG_DATA[12]  ; Missing drive strength               ;
; OTG_DATA[13]  ; Missing drive strength               ;
; OTG_DATA[14]  ; Missing drive strength               ;
; OTG_DATA[15]  ; Missing drive strength               ;
; SD_CMD        ; Missing drive strength               ;
; SD_DAT[0]     ; Missing drive strength               ;
; SD_DAT[3]     ; Missing drive strength               ;
; SD_CLK        ; Missing drive strength               ;
; GPIO[0]       ; Missing drive strength               ;
; GPIO[1]       ; Missing drive strength               ;
; GPIO[2]       ; Missing drive strength               ;
; GPIO[4]       ; Missing drive strength               ;
; GPIO[5]       ; Missing drive strength               ;
; GPIO[6]       ; Missing drive strength               ;
; GPIO[7]       ; Missing drive strength               ;
+---------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; |top                                                                                                                                    ; 18248 (370) ; 11889 (0)                 ; 0 (0)         ; 664512      ; 93   ; 78           ; 0       ; 39        ; 328  ; 0            ; 6359 (351)   ; 3897 (0)          ; 7992 (380)       ; |top                                                                                                                                                                                                                                                                                                                                            ; top                                           ; work         ;
;    |camera:u124|                                                                                                                        ; 588 (282)   ; 332 (167)                 ; 0 (0)         ; 2240        ; 1    ; 18           ; 0       ; 9         ; 0    ; 0            ; 253 (112)    ; 44 (44)           ; 291 (127)        ; |top|camera:u124                                                                                                                                                                                                                                                                                                                                ; camera                                        ; work         ;
;       |YCbCr2RGB:cnv|                                                                                                                   ; 271 (109)   ; 145 (65)                  ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 126 (44)     ; 0 (0)             ; 145 (65)         ; |top|camera:u124|YCbCr2RGB:cnv                                                                                                                                                                                                                                                                                                                  ; YCbCr2RGB                                     ; work         ;
;          |MAC_3:u0|                                                                                                                     ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u0                                                                                                                                                                                                                                                                                                         ; MAC_3                                         ; work         ;
;             |altmult_add:ALTMULT_ADD_component|                                                                                         ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                       ; altmult_add                                   ; work         ;
;                |mult_add_mj74:auto_generated|                                                                                           ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated                                                                                                                                                                                                                                          ; mult_add_mj74                                 ; work         ;
;                   |ded_mult_ag91:ded_mult1|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;                   |ded_mult_ag91:ded_mult2|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;                   |ded_mult_ag91:ded_mult3|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;          |MAC_3:u1|                                                                                                                     ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u1                                                                                                                                                                                                                                                                                                         ; MAC_3                                         ; work         ;
;             |altmult_add:ALTMULT_ADD_component|                                                                                         ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                       ; altmult_add                                   ; work         ;
;                |mult_add_mj74:auto_generated|                                                                                           ; 54 (54)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 26 (26)          ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated                                                                                                                                                                                                                                          ; mult_add_mj74                                 ; work         ;
;                   |ded_mult_ag91:ded_mult1|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;                   |ded_mult_ag91:ded_mult2|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;                   |ded_mult_ag91:ded_mult3|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;          |MAC_3:u2|                                                                                                                     ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u2                                                                                                                                                                                                                                                                                                         ; MAC_3                                         ; work         ;
;             |altmult_add:ALTMULT_ADD_component|                                                                                         ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                       ; altmult_add                                   ; work         ;
;                |mult_add_mj74:auto_generated|                                                                                           ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated                                                                                                                                                                                                                                          ; mult_add_mj74                                 ; work         ;
;                   |ded_mult_ag91:ded_mult1|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;                   |ded_mult_ag91:ded_mult2|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;                   |ded_mult_ag91:ded_mult3|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3                                                                                                                                                                                                                  ; ded_mult_ag91                                 ; work         ;
;       |camera_fifo:vdf1|                                                                                                                ; 35 (0)      ; 20 (0)                    ; 0 (0)         ; 2240        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 20 (0)           ; |top|camera:u124|camera_fifo:vdf1                                                                                                                                                                                                                                                                                                               ; camera_fifo                                   ; work         ;
;          |scfifo:scfifo_component|                                                                                                      ; 35 (0)      ; 20 (0)                    ; 0 (0)         ; 2240        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 20 (0)           ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component                                                                                                                                                                                                                                                                                       ; scfifo                                        ; work         ;
;             |scfifo_2e31:auto_generated|                                                                                                ; 35 (0)      ; 20 (0)                    ; 0 (0)         ; 2240        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 20 (0)           ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated                                                                                                                                                                                                                                                            ; scfifo_2e31                                   ; work         ;
;                |a_dpfifo_l531:dpfifo|                                                                                                   ; 35 (8)      ; 20 (0)                    ; 0 (0)         ; 2240        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (8)       ; 0 (0)             ; 20 (0)           ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo                                                                                                                                                                                                                                       ; a_dpfifo_l531                                 ; work         ;
;                   |a_fefifo_c6e:fifo_state|                                                                                             ; 14 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 8 (2)            ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state                                                                                                                                                                                                               ; a_fefifo_c6e                                  ; work         ;
;                      |cntr_do7:count_usedw|                                                                                             ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                          ; cntr_do7                                      ; work         ;
;                   |altsyncram_ikm1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2240        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram                                                                                                                                                                                                               ; altsyncram_ikm1                               ; work         ;
;                   |cntr_1ob:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                 ; cntr_1ob                                      ; work         ;
;                   |cntr_1ob:wr_ptr|                                                                                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                       ; cntr_1ob                                      ; work         ;
;    |clocks:u1|                                                                                                                          ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |top|clocks:u1                                                                                                                                                                                                                                                                                                                                  ; clocks                                        ; work         ;
;       |pll:u1|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|clocks:u1|pll:u1                                                                                                                                                                                                                                                                                                                           ; pll                                           ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|clocks:u1|pll:u1|altpll:altpll_component                                                                                                                                                                                                                                                                                                   ; altpll                                        ; work         ;
;    |control:u152|                                                                                                                       ; 183 (183)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 3 (3)             ; 128 (128)        ; |top|control:u152                                                                                                                                                                                                                                                                                                                               ; control                                       ; work         ;
;    |div:u19|                                                                                                                            ; 1279 (159)  ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1205 (85)    ; 0 (0)             ; 74 (74)          ; |top|div:u19                                                                                                                                                                                                                                                                                                                                    ; div                                           ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 1120 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1120 (0)     ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                    ; lpm_divide                                    ; work         ;
;          |lpm_divide_hkm:auto_generated|                                                                                                ; 1120 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1120 (0)     ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0|lpm_divide_hkm:auto_generated                                                                                                                                                                                                                                                                                      ; lpm_divide_hkm                                ; work         ;
;             |sign_div_unsign_9nh:divider|                                                                                               ; 1120 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1120 (0)     ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                          ; sign_div_unsign_9nh                           ; work         ;
;                |alt_u_div_6af:divider|                                                                                                  ; 1120 (1118) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1120 (1118)  ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider                                                                                                                                                                                                                                    ; alt_u_div_6af                                 ; work         ;
;                   |add_sub_7pc:add_sub_0|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_7pc:add_sub_0                                                                                                                                                                                                              ; add_sub_7pc                                   ; work         ;
;                   |add_sub_8pc:add_sub_1|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                              ; add_sub_8pc                                   ; work         ;
;    |equal:u25|                                                                                                                          ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |top|equal:u25                                                                                                                                                                                                                                                                                                                                  ; equal                                         ; work         ;
;    |fft:u131|                                                                                                                           ; 7009 (327)  ; 6137 (107)                ; 0 (0)         ; 57600       ; 15   ; 48           ; 0       ; 24        ; 0    ; 0            ; 870 (220)    ; 1437 (5)          ; 4702 (134)       ; |top|fft:u131                                                                                                                                                                                                                                                                                                                                   ; fft                                           ; work         ;
;       |fft_core:core|                                                                                                                   ; 6682 (28)   ; 6030 (0)                  ; 0 (0)         ; 57600       ; 15   ; 48           ; 0       ; 24        ; 0    ; 0            ; 650 (26)     ; 1432 (0)          ; 4600 (2)         ; |top|fft:u131|fft_core:core                                                                                                                                                                                                                                                                                                                     ; fft_core                                      ; work         ;
;          |asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|                                                                   ; 6654 (887)  ; 6030 (798)                ; 0 (0)         ; 57600       ; 15   ; 48           ; 0       ; 24        ; 0    ; 0            ; 624 (86)     ; 1432 (9)          ; 4598 (792)       ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst                                                                                                                                                                                                                                                          ; asj_fft_si_de_so_b_fft_130                    ; work         ;
;             |asj_fft_3tdp_rom_fft_130:twrom|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom                                                                                                                                                                                                                           ; asj_fft_3tdp_rom_fft_130                      ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n                                                                                                                                                                             ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|altsyncram:altsyncram_component                                                                                                                                             ; altsyncram                                    ; work         ;
;                      |altsyncram_bu72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_bu72:auto_generated                                                                                                              ; altsyncram_bu72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n                                                                                                                                                                             ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|altsyncram:altsyncram_component                                                                                                                                             ; altsyncram                                    ; work         ;
;                      |altsyncram_cu72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_cu72:auto_generated                                                                                                              ; altsyncram_cu72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n                                                                                                                                                                             ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|altsyncram:altsyncram_component                                                                                                                                             ; altsyncram                                    ; work         ;
;                      |altsyncram_du72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_du72:auto_generated                                                                                                              ; altsyncram_du72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n                                                                                                                                                                             ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component                                                                                                                                             ; altsyncram                                    ; work         ;
;                      |altsyncram_gu72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_gu72:auto_generated                                                                                                              ; altsyncram_gu72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n                                                                                                                                                                             ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|altsyncram:altsyncram_component                                                                                                                                             ; altsyncram                                    ; work         ;
;                      |altsyncram_hu72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_hu72:auto_generated                                                                                                              ; altsyncram_hu72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n                                                                                                                                                                             ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|altsyncram:altsyncram_component                                                                                                                                             ; altsyncram                                    ; work         ;
;                      |altsyncram_iu72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_iu72:auto_generated                                                                                                              ; altsyncram_iu72                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:dat_A_x|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x                                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:dat_A_y|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y                                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_qnu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated                                                                                                       ; altsyncram_qnu3                               ; work         ;
;             |asj_fft_bfp_ctrl_fft_130:bfpc|                                                                                             ; 31 (21)     ; 25 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 26 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc                                                                                                                                                                                                                            ; asj_fft_bfp_ctrl_fft_130                      ; work         ;
;                |asj_fft_tdl_bit_rst_fft_130:\gen_quad_burst_ctrl:gen_de_bfp:delay_next_pass|                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|asj_fft_tdl_bit_rst_fft_130:\gen_quad_burst_ctrl:gen_de_bfp:delay_next_pass                                                                                                                                                ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_cxb_addr_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:ram_cxb_rd_lpp|                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_addr_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:ram_cxb_rd_lpp                                                                                                                                                                             ; asj_fft_cxb_addr_fft_130                      ; work         ;
;             |asj_fft_cxb_addr_fft_130:ram_cxb_rd|                                                                                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 19 (19)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_addr_fft_130:ram_cxb_rd                                                                                                                                                                                                                      ; asj_fft_cxb_addr_fft_130                      ; work         ;
;             |asj_fft_cxb_addr_fft_130:ram_cxb_wr|                                                                                       ; 323 (323)   ; 323 (323)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 302 (302)         ; 21 (21)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_addr_fft_130:ram_cxb_wr                                                                                                                                                                                                                      ; asj_fft_cxb_addr_fft_130                      ; work         ;
;             |asj_fft_cxb_data_fft_130:\gen_write_sw:0:ram_cxb_wr_data|                                                                  ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_data_fft_130:\gen_write_sw:0:ram_cxb_wr_data                                                                                                                                                                                                 ; asj_fft_cxb_data_fft_130                      ; work         ;
;             |asj_fft_cxb_data_fft_130:\gen_write_sw:1:ram_cxb_wr_data|                                                                  ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_data_fft_130:\gen_write_sw:1:ram_cxb_wr_data                                                                                                                                                                                                 ; asj_fft_cxb_data_fft_130                      ; work         ;
;             |asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:0:ram_cxb_bfp_data|                                                          ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:0:ram_cxb_bfp_data                                                                                                                                                                                         ; asj_fft_cxb_data_r_fft_130                    ; work         ;
;             |asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:1:ram_cxb_bfp_data|                                                          ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:1:ram_cxb_bfp_data                                                                                                                                                                                         ; asj_fft_cxb_data_r_fft_130                    ; work         ;
;             |asj_fft_dataadgen_fft_130:rd_adgen|                                                                                        ; 33 (33)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 20 (20)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dataadgen_fft_130:rd_adgen                                                                                                                                                                                                                       ; asj_fft_dataadgen_fft_130                     ; work         ;
;             |asj_fft_dft_bfp_fft_130:bfpdft_x|                                                                                          ; 1636 (507)  ; 1456 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 179 (3)      ; 276 (1)           ; 1181 (503)       ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x                                                                                                                                                                                                                         ; asj_fft_dft_bfp_fft_130                       ; work         ;
;                |asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale|                                                                              ; 258 (258)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 128 (128)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale                                                                                                                                                                               ; asj_fft_bfp_i_fft_130                         ; work         ;
;                |asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|                                                                             ; 54 (53)     ; 24 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 32 (31)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect                                                                                                                                                                              ; asj_fft_bfp_o_fft_130                         ; work         ;
;                   |asj_fft_tdl_bit_rst_fft_130:\gen_blk_float:gen_b:delay_next_blk|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_130:\gen_blk_float:gen_b:delay_next_blk                                                                                                              ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|                                                                         ; 224 (29)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 90 (29)           ; 134 (0)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|                                                                         ; 224 (29)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 94 (29)           ; 130 (0)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|                                                                         ; 224 (30)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 91 (30)           ; 133 (0)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;             |asj_fft_dft_bfp_fft_130:bfpdft_y|                                                                                          ; 1617 (508)  ; 1444 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 171 (2)      ; 276 (2)           ; 1170 (504)       ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y                                                                                                                                                                                                                         ; asj_fft_dft_bfp_fft_130                       ; work         ;
;                |asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale|                                                                              ; 256 (256)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 130 (130)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale                                                                                                                                                                               ; asj_fft_bfp_i_fft_130                         ; work         ;
;                |asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|                                                                             ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 18 (18)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect                                                                                                                                                                              ; asj_fft_bfp_o_fft_130                         ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|                                                                         ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 93 (32)           ; 131 (0)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 31 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 31 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 31 (31)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|                                                                         ; 224 (31)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 89 (31)           ; 135 (0)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|                                                                         ; 224 (28)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 92 (28)           ; 132 (0)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;             |asj_fft_in_write_sgl_fft_130:writer|                                                                                       ; 70 (70)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 61 (61)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer                                                                                                                                                                                                                      ; asj_fft_in_write_sgl_fft_130                  ; work         ;
;             |asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|                                                       ; 413 (370)   ; 319 (282)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (83)      ; 57 (53)           ; 270 (234)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp                                                                                                                                                                                      ; asj_fft_lpp_serial_fft_130                    ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:u0|                                                                                ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u0                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:u1|                                                                                ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u1                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_tdl_bit_fft_130:\gen_burst_val:delay_val|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_tdl_bit_fft_130:\gen_burst_val:delay_val                                                                                                                                     ; asj_fft_tdl_bit_fft_130                       ; work         ;
;             |asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|                                              ; 36 (21)     ; 33 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 27 (12)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr                                                                                                                                                                             ; asj_fft_lpprdadgen_fft_130                    ; work         ;
;                |asj_fft_tdl_bit_rst_fft_130:delay_en|                                                                                   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_130:delay_en                                                                                                                                        ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;                |asj_fft_tdl_rst_fft_130:\gen_M4K:delay_swd|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_130:\gen_M4K:delay_swd                                                                                                                                  ; asj_fft_tdl_rst_fft_130                       ; work         ;
;             |asj_fft_m_k_counter_fft_130:ctrl|                                                                                          ; 41 (41)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 32 (32)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl                                                                                                                                                                                                                         ; asj_fft_m_k_counter_fft_130                   ; work         ;
;             |asj_fft_tdl_bit_fft_130:\no_del_input_blk:delay_next_block|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_tdl_bit_fft_130:\no_del_input_blk:delay_next_block                                                                                                                                                                                               ; asj_fft_tdl_bit_fft_130                       ; work         ;
;             |asj_fft_tdl_bit_fft_130:delay_sop|                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_tdl_bit_fft_130:delay_sop                                                                                                                                                                                                                        ; asj_fft_tdl_bit_fft_130                       ; work         ;
;             |asj_fft_tdl_bit_rst_fft_130:delay_swd|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_tdl_bit_rst_fft_130:delay_swd                                                                                                                                                                                                                    ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_tdl_fft_130:sw_r_d_delay|                                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_tdl_fft_130:sw_r_d_delay                                                                                                                                                                                                                         ; asj_fft_tdl_fft_130                           ; work         ;
;             |asj_fft_twadgen_dual_fft_130:twid_factors|                                                                                 ; 92 (92)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 75 (75)           ; 15 (15)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_twadgen_dual_fft_130:twid_factors                                                                                                                                                                                                                ; asj_fft_twadgen_dual_fft_130                  ; work         ;
;             |asj_fft_unbburst_ctrl_de_fft_130:ccc|                                                                                      ; 553 (553)   ; 551 (551)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 251 (251)         ; 302 (302)        ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_unbburst_ctrl_de_fft_130:ccc                                                                                                                                                                                                                     ; asj_fft_unbburst_ctrl_de_fft_130              ; work         ;
;             |asj_fft_wrengen_fft_130:sel_we|                                                                                            ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 10 (10)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_wrengen_fft_130:sel_we                                                                                                                                                                                                                           ; asj_fft_wrengen_fft_130                       ; work         ;
;             |asj_fft_wrswgen_fft_130:get_wr_swtiches|                                                                                   ; 78 (78)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 64 (64)           ; 9 (9)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_wrswgen_fft_130:get_wr_swtiches                                                                                                                                                                                                                  ; asj_fft_wrswgen_fft_130                       ; work         ;
;             |auk_dspip_avalon_streaming_controller_fft_130:auk_dsp_interface_controller_1|                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_controller_fft_130:auk_dsp_interface_controller_1                                                                                                                                                                             ; auk_dspip_avalon_streaming_controller_fft_130 ; work         ;
;             |auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|                                                           ; 117 (96)    ; 83 (67)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (27)      ; 0 (0)             ; 85 (69)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1                                                                                                                                                                                          ; auk_dspip_avalon_streaming_sink_fft_130       ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                                                ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                  ; scfifo                                        ; work         ;
;                   |scfifo_r2j1:auto_generated|                                                                                          ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated                                                                                                                       ; scfifo_r2j1                                   ; work         ;
;                      |a_dpfifo_fc81:dpfifo|                                                                                             ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo                                                                                                  ; a_dpfifo_fc81                                 ; work         ;
;                         |altsyncram_m8j1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram                                                                          ; altsyncram_m8j1                               ; work         ;
;                         |cntr_ao7:usedw_counter|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_ao7:usedw_counter                                                                           ; cntr_ao7                                      ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_tnb:rd_ptr_msb                                                                              ; cntr_tnb                                      ; work         ;
;                         |cntr_unb:wr_ptr|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_unb:wr_ptr                                                                                  ; cntr_unb                                      ; work         ;
;             |auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|                                                       ; 175 (175)   ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 85 (85)           ; 62 (62)          ; |top|fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1                                                                                                                                                                                      ; auk_dspip_avalon_streaming_source_fft_130     ; work         ;
;    |hexdigit:u47|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|hexdigit:u47                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u48|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|hexdigit:u48                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u49|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|hexdigit:u49                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u50|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|hexdigit:u50                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u52|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|hexdigit:u52                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u53|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|hexdigit:u53                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u54|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hexdigit:u54                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |hexdigit:u55|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|hexdigit:u55                                                                                                                                                                                                                                                                                                                               ; hexdigit                                      ; work         ;
;    |i2c_config:u77|                                                                                                                     ; 106 (104)   ; 57 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 19 (17)           ; 38 (38)          ; |top|i2c_config:u77                                                                                                                                                                                                                                                                                                                             ; i2c_config                                    ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|i2c_config:u77|synchronizer:u1                                                                                                                                                                                                                                                                                                             ; synchronizer                                  ; work         ;
;    |in_port:u100|                                                                                                                       ; 66 (2)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (0)            ; 27 (1)           ; |top|in_port:u100                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 26 (26)          ; |top|in_port:u100|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u101|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u101                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u101|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u102|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u102                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u102|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u103|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|in_port:u103                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u103|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u105|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|in_port:u105                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u105|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u106|                                                                                                                       ; 21 (1)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 12 (0)            ; 8 (0)            ; |top|in_port:u106                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 8 (8)            ; |top|in_port:u106|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u107|                                                                                                                       ; 19 (1)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (0)            ; 1 (0)            ; |top|in_port:u107                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |top|in_port:u107|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u108|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u108                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u108|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u111|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u111                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u111|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u115|                                                                                                                       ; 66 (2)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (0)            ; 38 (1)           ; |top|in_port:u115                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 37 (37)          ; |top|in_port:u115|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u118|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|in_port:u118                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u118|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u119|                                                                                                                       ; 22 (6)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (0)             ; 12 (4)           ; |top|in_port:u119                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |top|in_port:u119|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u122|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|in_port:u122                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u122|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u126|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|in_port:u126                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u126|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u133|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|in_port:u133                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u133|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u139|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u139                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u139|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u140|                                                                                                                       ; 65 (1)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (0)            ; 30 (0)           ; |top|in_port:u140                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 30 (30)          ; |top|in_port:u140|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u141|                                                                                                                       ; 66 (2)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 58 (0)            ; 7 (1)            ; |top|in_port:u141                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 58 (58)           ; 6 (6)            ; |top|in_port:u141|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u144|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u144                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u144|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u149|                                                                                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u149                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u149|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u151|                                                                                                                       ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 6 (1)            ; |top|in_port:u151                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |top|in_port:u151|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u153|                                                                                                                       ; 5 (1)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 3 (1)            ; |top|in_port:u153                                                                                                                                                                                                                                                                                                                               ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |top|in_port:u153|synchronizer:u1                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |in_port:u44|                                                                                                                        ; 37 (1)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 22 (1)           ; |top|in_port:u44                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 21 (21)          ; |top|in_port:u44|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u58|                                                                                                                        ; 65 (1)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (0)            ; 35 (0)           ; |top|in_port:u58                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 35 (35)          ; |top|in_port:u58|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u61|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u61                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u61|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u67|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u67                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u67|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u68|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top|in_port:u68                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|in_port:u68|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u69|                                                                                                                        ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (0)            ; 5 (0)            ; |top|in_port:u69                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |top|in_port:u69|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u72|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u72                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u72|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u76|                                                                                                                        ; 68 (4)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 35 (0)            ; 30 (1)           ; |top|in_port:u76                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 29 (29)          ; |top|in_port:u76|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u80|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u80                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u80|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u84|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u84                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u84|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u85|                                                                                                                        ; 49 (1)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 28 (1)           ; |top|in_port:u85                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 27 (27)          ; |top|in_port:u85|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u88|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|in_port:u88                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u88|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u95|                                                                                                                        ; 32 (2)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (0)            ; 3 (0)            ; |top|in_port:u95                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 3 (3)            ; |top|in_port:u95|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u98|                                                                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top|in_port:u98                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|in_port:u98|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |in_port:u99|                                                                                                                        ; 65 (1)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (0)            ; 31 (0)           ; |top|in_port:u99                                                                                                                                                                                                                                                                                                                                ; in_port                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (33)           ; 31 (31)          ; |top|in_port:u99|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |lcd:u59|                                                                                                                            ; 82 (82)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 66 (66)          ; |top|lcd:u59                                                                                                                                                                                                                                                                                                                                    ; lcd                                           ; work         ;
;    |lt:u26|                                                                                                                             ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 4 (4)            ; |top|lt:u26                                                                                                                                                                                                                                                                                                                                     ; lt                                            ; work         ;
;    |microphone:u82|                                                                                                                     ; 84 (82)     ; 69 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 27 (25)           ; 42 (42)          ; |top|microphone:u82                                                                                                                                                                                                                                                                                                                             ; microphone                                    ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|microphone:u82|synchronizer:u1                                                                                                                                                                                                                                                                                                             ; synchronizer                                  ; work         ;
;    |mult:u18|                                                                                                                           ; 47 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 15 (1)       ; 0 (0)             ; 32 (32)          ; |top|mult:u18                                                                                                                                                                                                                                                                                                                                   ; mult                                          ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|mult:u18|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                    ; lpm_mult                                      ; work         ;
;          |mult_7dt:auto_generated|                                                                                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                                            ; mult_7dt                                      ; work         ;
;    |out_port:u104|                                                                                                                      ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u104                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u104|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u104|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u110|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 2 (0)            ; |top|out_port:u110                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u110|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|out_port:u110|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u112|                                                                                                                      ; 6 (3)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 3 (2)            ; |top|out_port:u112                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u112|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u112|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u113|                                                                                                                      ; 91 (0)      ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 66 (0)            ; 24 (0)           ; |top|out_port:u113                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (27)           ; 3 (3)            ; |top|out_port:u113|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 60 (60)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 21 (21)          ; |top|out_port:u113|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u114|                                                                                                                      ; 97 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 88 (0)            ; 8 (0)            ; |top|out_port:u114                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (28)           ; 4 (4)            ; |top|out_port:u114|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 60 (60)           ; 4 (4)            ; |top|out_port:u114|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u117|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u117                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u117|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u117|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u121|                                                                                                                      ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u121                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u121|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u121|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u123|                                                                                                                      ; 25 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 23 (0)            ; 1 (0)            ; |top|out_port:u123                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |top|out_port:u123|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |top|out_port:u123|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u125|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u125                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u125|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u125|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u127|                                                                                                                      ; 31 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 29 (0)            ; 1 (0)            ; |top|out_port:u127                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 0 (0)            ; |top|out_port:u127|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |top|out_port:u127|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u128|                                                                                                                      ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 30 (0)            ; 0 (0)            ; |top|out_port:u128                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 0 (0)            ; |top|out_port:u128|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |top|out_port:u128|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u129|                                                                                                                      ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |top|out_port:u129                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u129|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |top|out_port:u129|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u130|                                                                                                                      ; 8 (5)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 5 (3)            ; |top|out_port:u130                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u130|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|out_port:u130|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u132|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u132                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u132|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u132|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u134|                                                                                                                      ; 49 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 43 (0)            ; 5 (0)            ; |top|out_port:u134                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 5 (5)            ; |top|out_port:u134|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u134|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u135|                                                                                                                      ; 49 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 48 (0)            ; 0 (0)            ; |top|out_port:u135                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |top|out_port:u135|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u135|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u136|                                                                                                                      ; 6 (3)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u136                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u136|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u136|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u137|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u137                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u137|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u137|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u138|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u138                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u138|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u138|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u143|                                                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u143                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u143|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u143|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u145|                                                                                                                      ; 97 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 95 (0)            ; 1 (0)            ; |top|out_port:u145                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u145|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (63)           ; 1 (1)            ; |top|out_port:u145|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u146|                                                                                                                      ; 98 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 94 (0)            ; 2 (0)            ; |top|out_port:u146                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u146|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 62 (62)           ; 2 (2)            ; |top|out_port:u146|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u148|                                                                                                                      ; 6 (3)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 2 (1)            ; |top|out_port:u148                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u148|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u148|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u150|                                                                                                                      ; 25 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 8 (0)            ; |top|out_port:u150                                                                                                                                                                                                                                                                                                                              ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |top|out_port:u150|register:u1                                                                                                                                                                                                                                                                                                                  ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |top|out_port:u150|synchronizer:u2                                                                                                                                                                                                                                                                                                              ; synchronizer                                  ; work         ;
;    |out_port:u45|                                                                                                                       ; 58 (0)      ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 54 (0)            ; 2 (0)            ; |top|out_port:u45                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 2 (2)            ; |top|out_port:u45|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; |top|out_port:u45|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u46|                                                                                                                       ; 25 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 0 (0)            ; |top|out_port:u46                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |top|out_port:u46|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |top|out_port:u46|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u51|                                                                                                                       ; 50 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 36 (0)            ; 12 (0)           ; |top|out_port:u51                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 1 (1)            ; |top|out_port:u51|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |top|out_port:u51|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u56|                                                                                                                       ; 49 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 40 (0)            ; 8 (0)            ; |top|out_port:u56                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |top|out_port:u56|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |top|out_port:u56|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u60|                                                                                                                       ; 16 (13)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (0)             ; 8 (7)            ; |top|out_port:u60                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u60|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u60|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u62|                                                                                                                       ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 10 (0)            ; 2 (0)            ; |top|out_port:u62                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 0 (0)            ; |top|out_port:u62|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |top|out_port:u62|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u63|                                                                                                                       ; 8 (5)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 2 (1)            ; |top|out_port:u63                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u63|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u63|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u64|                                                                                                                       ; 26 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 23 (0)            ; 1 (0)            ; |top|out_port:u64                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 0 (0)            ; |top|out_port:u64|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |top|out_port:u64|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u66|                                                                                                                       ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u66                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u66|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u66|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u71|                                                                                                                       ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u71                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u71|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u71|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u73|                                                                                                                       ; 6 (3)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u73                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u73|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u73|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u74|                                                                                                                       ; 76 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 60 (0)            ; 15 (0)           ; |top|out_port:u74                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 26 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (25)           ; 0 (0)            ; |top|out_port:u74|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 50 (50)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 15 (15)          ; |top|out_port:u74|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u75|                                                                                                                       ; 97 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 96 (0)            ; 0 (0)            ; |top|out_port:u75                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u75|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 0 (0)            ; |top|out_port:u75|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u79|                                                                                                                       ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u79                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u79|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u79|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u81|                                                                                                                       ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 71 (0)            ; 1 (0)            ; |top|out_port:u81                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 26 (26)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (23)           ; 1 (1)            ; |top|out_port:u81|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 0 (0)            ; |top|out_port:u81|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u83|                                                                                                                       ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u83                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u83|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u83|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u87|                                                                                                                       ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 2 (0)            ; |top|out_port:u87                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u87|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|out_port:u87|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u89|                                                                                                                       ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 2 (0)            ; |top|out_port:u89                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u89|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|out_port:u89|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u90|                                                                                                                       ; 31 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 23 (0)            ; 7 (0)            ; |top|out_port:u90                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 0 (0)            ; |top|out_port:u90|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |top|out_port:u90|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u91|                                                                                                                       ; 31 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 6 (0)            ; |top|out_port:u91                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 0 (0)            ; |top|out_port:u91|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |top|out_port:u91|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u92|                                                                                                                       ; 31 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 21 (0)            ; 9 (0)            ; |top|out_port:u92                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 0 (0)            ; |top|out_port:u92|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; |top|out_port:u92|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u93|                                                                                                                       ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 20 (0)            ; 10 (0)           ; |top|out_port:u93                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 0 (0)            ; |top|out_port:u93|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; |top|out_port:u93|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u94|                                                                                                                       ; 47 (0)      ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 44 (0)            ; 1 (0)            ; |top|out_port:u94                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (14)           ; 1 (1)            ; |top|out_port:u94|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 0 (0)            ; |top|out_port:u94|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |out_port:u97|                                                                                                                       ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|out_port:u97                                                                                                                                                                                                                                                                                                                               ; out_port                                      ; work         ;
;       |register:u1|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|out_port:u97|register:u1                                                                                                                                                                                                                                                                                                                   ; register                                      ; work         ;
;       |synchronizer:u2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u97|synchronizer:u2                                                                                                                                                                                                                                                                                                               ; synchronizer                                  ; work         ;
;    |ps2_keyboard:u65|                                                                                                                   ; 247 (50)    ; 103 (33)                  ; 0 (0)         ; 2560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (17)     ; 5 (3)             ; 98 (22)          ; |top|ps2_keyboard:u65                                                                                                                                                                                                                                                                                                                           ; ps2_keyboard                                  ; work         ;
;       |keyboard_ram:u1|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u65|keyboard_ram:u1                                                                                                                                                                                                                                                                                                           ; keyboard_ram                                  ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u65|keyboard_ram:u1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                           ; altsyncram                                    ; work         ;
;             |altsyncram_88d1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u65|keyboard_ram:u1|altsyncram:altsyncram_component|altsyncram_88d1:auto_generated                                                                                                                                                                                                                                            ; altsyncram_88d1                               ; work         ;
;       |ps2_serial:u3|                                                                                                                   ; 100 (57)    ; 70 (45)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (12)      ; 2 (2)             ; 68 (43)          ; |top|ps2_keyboard:u65|ps2_serial:u3                                                                                                                                                                                                                                                                                                             ; ps2_serial                                    ; work         ;
;          |ps2_serial_buf:u1|                                                                                                            ; 43 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 25 (0)           ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1                                                                                                                                                                                                                                                                                           ; ps2_serial_buf                                ; work         ;
;             |scfifo:scfifo_component|                                                                                                   ; 43 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 25 (0)           ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component                                                                                                                                                                                                                                                                   ; scfifo                                        ; work         ;
;                |scfifo_e931:auto_generated|                                                                                             ; 43 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 25 (0)           ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated                                                                                                                                                                                                                                        ; scfifo_e931                                   ; work         ;
;                   |a_dpfifo_1131:dpfifo|                                                                                                ; 43 (26)     ; 25 (11)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 25 (11)          ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo                                                                                                                                                                                                                   ; a_dpfifo_1131                                 ; work         ;
;                      |altsyncram_tmb1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram                                                                                                                                                                                           ; altsyncram_tmb1                               ; work         ;
;                      |cntr_aa7:usedw_counter|                                                                                           ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|cntr_aa7:usedw_counter                                                                                                                                                                                            ; cntr_aa7                                      ; work         ;
;                      |cntr_t9b:rd_ptr_msb|                                                                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                                                                               ; cntr_t9b                                      ; work         ;
;                      |cntr_u9b:wr_ptr|                                                                                                  ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|cntr_u9b:wr_ptr                                                                                                                                                                                                   ; cntr_u9b                                      ; work         ;
;       |scancode2ascii:u2|                                                                                                               ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 8 (8)            ; |top|ps2_keyboard:u65|scancode2ascii:u2                                                                                                                                                                                                                                                                                                         ; scancode2ascii                                ; work         ;
;          |altsyncram:WideOr6_rtl_0|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u65|scancode2ascii:u2|altsyncram:WideOr6_rtl_0                                                                                                                                                                                                                                                                                ; altsyncram                                    ; work         ;
;             |altsyncram_bjv:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u65|scancode2ascii:u2|altsyncram:WideOr6_rtl_0|altsyncram_bjv:auto_generated                                                                                                                                                                                                                                                  ; altsyncram_bjv                                ; work         ;
;    |pwm:u142|                                                                                                                           ; 156 (156)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 106 (106)        ; |top|pwm:u142                                                                                                                                                                                                                                                                                                                                   ; pwm                                           ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; |top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 7 (1)             ; 65 (8)           ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                                   ; work         ;
;          |FLAU0828:TXTL3573|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FLAU0828:TXTL3573                                                                                                                                                                                                                                                                               ; FLAU0828                                      ; work         ;
;          |YMSB9588:MMMV8756|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756                                                                                                                                                                                                                                                                               ; YMSB9588                                      ; work         ;
;          |YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1                                                                                                                                                                                                                                   ; YPHP7743                                      ; work         ;
;             |ZNZS8187:LSFF6823|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|ZNZS8187:LSFF6823                                                                                                                                                                                                                 ; ZNZS8187                                      ; work         ;
;          |ZNZS8187:WGSH7730|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730                                                                                                                                                                                                                                                                               ; ZNZS8187                                      ; work         ;
;    |ram:u28|                                                                                                                            ; 112 (0)     ; 74 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 8 (0)             ; 66 (0)           ; |top|ram:u28                                                                                                                                                                                                                                                                                                                                    ; ram                                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 112 (0)     ; 74 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 8 (0)             ; 66 (0)           ; |top|ram:u28|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                    ; altsyncram                                    ; work         ;
;          |altsyncram_p3h1:auto_generated|                                                                                               ; 112 (0)     ; 74 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 8 (0)             ; 66 (0)           ; |top|ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated                                                                                                                                                                                                                                                                     ; altsyncram_p3h1                               ; work         ;
;             |altsyncram_vnc2:altsyncram1|                                                                                               ; 9 (5)       ; 4 (4)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 1 (1)             ; 3 (2)            ; |top|ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1                                                                                                                                                                                                                                         ; altsyncram_vnc2                               ; work         ;
;                |decode_jsa:decode4|                                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |top|ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|decode_jsa:decode4                                                                                                                                                                                                                      ; decode_jsa                                    ; work         ;
;                |decode_jsa:decode5|                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|decode_jsa:decode5                                                                                                                                                                                                                      ; decode_jsa                                    ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 103 (82)    ; 70 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (21)      ; 7 (7)             ; 63 (54)          ; |top|ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                           ; sld_mod_ram_rom                               ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |top|ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                        ; sld_rom_sr                                    ; work         ;
;    |register:u10|                                                                                                                       ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |top|register:u10                                                                                                                                                                                                                                                                                                                               ; register                                      ; work         ;
;    |register:u11|                                                                                                                       ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 18 (18)           ; 32 (32)          ; |top|register:u11                                                                                                                                                                                                                                                                                                                               ; register                                      ; work         ;
;    |register:u12|                                                                                                                       ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 17 (17)          ; |top|register:u12                                                                                                                                                                                                                                                                                                                               ; register                                      ; work         ;
;    |register:u13|                                                                                                                       ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|register:u13                                                                                                                                                                                                                                                                                                                               ; register                                      ; work         ;
;    |register:u14|                                                                                                                       ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 29 (29)          ; |top|register:u14                                                                                                                                                                                                                                                                                                                               ; register                                      ; work         ;
;    |register:u27|                                                                                                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |top|register:u27                                                                                                                                                                                                                                                                                                                               ; register                                      ; work         ;
;    |register:u8|                                                                                                                        ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 30 (30)          ; |top|register:u8                                                                                                                                                                                                                                                                                                                                ; register                                      ; work         ;
;    |register:u9|                                                                                                                        ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 32 (32)          ; |top|register:u9                                                                                                                                                                                                                                                                                                                                ; register                                      ; work         ;
;    |reset_toggle:u2|                                                                                                                    ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 29 (29)          ; |top|reset_toggle:u2                                                                                                                                                                                                                                                                                                                            ; reset_toggle                                  ; work         ;
;    |sd:u109|                                                                                                                            ; 1557 (226)  ; 1032 (164)                ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (41)     ; 284 (34)          ; 769 (120)        ; |top|sd:u109                                                                                                                                                                                                                                                                                                                                    ; sd                                            ; work         ;
;       |Altera_UP_SD_Card_Avalon_Interface:u1|                                                                                           ; 1363 (286)  ; 868 (127)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 463 (129)    ; 250 (46)          ; 650 (236)        ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1                                                                                                                                                                                                                                                                                              ; Altera_UP_SD_Card_Avalon_Interface            ; work         ;
;          |Altera_UP_SD_Card_Interface:SD_Card_Port|                                                                                     ; 1080 (391)  ; 741 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (22)     ; 204 (76)          ; 542 (196)        ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                                                                                                                     ; Altera_UP_SD_Card_Interface                   ; work         ;
;             |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                                                              ; 226 (219)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 5 (0)             ; 70 (68)          ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                                                                                                                        ; Altera_UP_SD_Card_48_bit_Command_Generator    ; work         ;
;                |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                                                                                                                                   ; Altera_UP_SD_CRC7_Generator                   ; work         ;
;             |Altera_UP_SD_Card_Buffer:data_line|                                                                                        ; 136 (116)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (52)      ; 0 (0)             ; 80 (64)          ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                                                                                                                                  ; Altera_UP_SD_Card_Buffer                      ; work         ;
;                |Altera_UP_SD_CRC16_Generator:crc16_checker|                                                                             ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                                                                                                                       ; Altera_UP_SD_CRC16_Generator                  ; work         ;
;                |Altera_UP_SD_Card_Memory_Block:packet_memory|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                                                                                                                     ; Altera_UP_SD_Card_Memory_Block                ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                                                                                                                     ; altsyncram                                    ; work         ;
;                      |altsyncram_pr92:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated                                                                                                      ; altsyncram_pr92                               ; work         ;
;             |Altera_UP_SD_Card_Clock:clock_generator|                                                                                   ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                                                                                                                             ; Altera_UP_SD_Card_Clock                       ; work         ;
;             |Altera_UP_SD_Card_Control_FSM:control_FSM|                                                                                 ; 88 (88)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 54 (54)          ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                                                                                                                           ; Altera_UP_SD_Card_Control_FSM                 ; work         ;
;             |Altera_UP_SD_Card_Response_Receiver:response_receiver|                                                                     ; 323 (316)   ; 159 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 123 (123)         ; 137 (135)        ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                                                                                                                               ; Altera_UP_SD_Card_Response_Receiver           ; work         ;
;                |Altera_UP_SD_CRC7_Generator:crc_checker|                                                                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                                                                                                                       ; Altera_UP_SD_CRC7_Generator                   ; work         ;
;             |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                                                                                                                                  ; Altera_UP_SD_Signal_Trigger                   ; work         ;
;    |sdram:u70|                                                                                                                          ; 98 (96)     ; 63 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 36 (34)           ; 42 (42)          ; |top|sdram:u70                                                                                                                                                                                                                                                                                                                                  ; sdram                                         ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|sdram:u70|synchronizer:u1                                                                                                                                                                                                                                                                                                                  ; synchronizer                                  ; work         ;
;    |serial_receive:u116|                                                                                                                ; 155 (101)   ; 85 (53)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (48)      ; 9 (9)             ; 76 (44)          ; |top|serial_receive:u116                                                                                                                                                                                                                                                                                                                        ; serial_receive                                ; work         ;
;       |serial_receive_fifo:u1|                                                                                                          ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u116|serial_receive_fifo:u1                                                                                                                                                                                                                                                                                                 ; serial_receive_fifo                           ; work         ;
;          |scfifo:scfifo_component|                                                                                                      ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component                                                                                                                                                                                                                                                                         ; scfifo                                        ; work         ;
;             |scfifo_qg31:auto_generated|                                                                                                ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated                                                                                                                                                                                                                                              ; scfifo_qg31                                   ; work         ;
;                |a_dpfifo_d831:dpfifo|                                                                                                   ; 54 (12)     ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (12)      ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo                                                                                                                                                                                                                         ; a_dpfifo_d831                                 ; work         ;
;                   |a_fefifo_kae:fifo_state|                                                                                             ; 21 (10)     ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 12 (2)           ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|a_fefifo_kae:fifo_state                                                                                                                                                                                                 ; a_fefifo_kae                                  ; work         ;
;                      |cntr_op7:count_usedw|                                                                                             ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw                                                                                                                                                                            ; cntr_op7                                      ; work         ;
;                   |altsyncram_2qm1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram                                                                                                                                                                                                 ; altsyncram_2qm1                               ; work         ;
;                   |cntr_cpb:rd_ptr_count|                                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:rd_ptr_count                                                                                                                                                                                                   ; cntr_cpb                                      ; work         ;
;                   |cntr_cpb:wr_ptr|                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top|serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr                                                                                                                                                                                                         ; cntr_cpb                                      ; work         ;
;    |serial_send:u120|                                                                                                                   ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 50 (50)          ; |top|serial_send:u120                                                                                                                                                                                                                                                                                                                           ; serial_send                                   ; work         ;
;    |sl:u23|                                                                                                                             ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 16 (16)          ; |top|sl:u23                                                                                                                                                                                                                                                                                                                                     ; sl                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 179 (1)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 17 (0)            ; 83 (0)           ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                       ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 178 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 17 (0)            ; 83 (0)           ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                   ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 178 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 17 (0)            ; 83 (0)           ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                   ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 178 (7)     ; 100 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 17 (4)            ; 83 (0)           ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                       ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 173 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 13 (0)            ; 83 (0)           ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric             ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 173 (132)   ; 94 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (64)      ; 13 (11)           ; 83 (58)          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                  ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                    ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                                ; altera_sld   ;
;    |speaker:u78|                                                                                                                        ; 78 (76)     ; 63 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (1)             ; 60 (60)          ; |top|speaker:u78                                                                                                                                                                                                                                                                                                                                ; speaker                                       ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|speaker:u78|synchronizer:u1                                                                                                                                                                                                                                                                                                                ; synchronizer                                  ; work         ;
;    |spi:u147|                                                                                                                           ; 82 (7)      ; 40 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 7 (0)             ; 41 (6)           ; |top|spi:u147                                                                                                                                                                                                                                                                                                                                   ; spi                                           ; work         ;
;       |spi_master:spi_impl|                                                                                                             ; 75 (75)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 7 (7)             ; 35 (35)          ; |top|spi:u147|spi_master:spi_impl                                                                                                                                                                                                                                                                                                               ; spi_master                                    ; work         ;
;    |sr:u24|                                                                                                                             ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 14 (14)          ; |top|sr:u24                                                                                                                                                                                                                                                                                                                                     ; sr                                            ; work         ;
;    |sub:u17|                                                                                                                            ; 132 (132)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 0 (0)             ; 20 (20)          ; |top|sub:u17                                                                                                                                                                                                                                                                                                                                    ; sub                                           ; work         ;
;    |synchronizer:u3|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|synchronizer:u3                                                                                                                                                                                                                                                                                                                            ; synchronizer                                  ; work         ;
;    |synchronizer:u4|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u4                                                                                                                                                                                                                                                                                                                            ; synchronizer                                  ; work         ;
;    |synchronizer:u5|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u5                                                                                                                                                                                                                                                                                                                            ; synchronizer                                  ; work         ;
;    |synchronizer:u6|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u6                                                                                                                                                                                                                                                                                                                            ; synchronizer                                  ; work         ;
;    |synchronizer:u7|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u7                                                                                                                                                                                                                                                                                                                            ; synchronizer                                  ; work         ;
;    |timer:u57|                                                                                                                          ; 36 (34)     ; 36 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (1)             ; 33 (33)          ; |top|timer:u57                                                                                                                                                                                                                                                                                                                                  ; timer                                         ; work         ;
;       |synchronizer:u1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|timer:u57|synchronizer:u1                                                                                                                                                                                                                                                                                                                  ; synchronizer                                  ; work         ;
;    |usb:u96|                                                                                                                            ; 2754 (321)  ; 808 (0)                   ; 0 (0)         ; 65536       ; 8    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1946 (319)   ; 375 (0)           ; 433 (130)        ; |top|usb:u96                                                                                                                                                                                                                                                                                                                                    ; usb                                           ; work         ;
;       |control:u57|                                                                                                                     ; 169 (169)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 130 (130)        ; |top|usb:u96|control:u57                                                                                                                                                                                                                                                                                                                        ; control                                       ; work         ;
;       |div:u14|                                                                                                                         ; 1275 (159)  ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1182 (66)    ; 0 (0)             ; 93 (93)          ; |top|usb:u96|div:u14                                                                                                                                                                                                                                                                                                                            ; div                                           ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 1116 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1116 (0)     ; 0 (0)             ; 0 (0)            ; |top|usb:u96|div:u14|lpm_divide:Div0                                                                                                                                                                                                                                                                                                            ; lpm_divide                                    ; work         ;
;             |lpm_divide_hkm:auto_generated|                                                                                             ; 1116 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1116 (0)     ; 0 (0)             ; 0 (0)            ; |top|usb:u96|div:u14|lpm_divide:Div0|lpm_divide_hkm:auto_generated                                                                                                                                                                                                                                                                              ; lpm_divide_hkm                                ; work         ;
;                |sign_div_unsign_9nh:divider|                                                                                            ; 1116 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1116 (0)     ; 0 (0)             ; 0 (0)            ; |top|usb:u96|div:u14|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                  ; sign_div_unsign_9nh                           ; work         ;
;                   |alt_u_div_6af:divider|                                                                                               ; 1116 (1114) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1116 (1114)  ; 0 (0)             ; 0 (0)            ; |top|usb:u96|div:u14|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider                                                                                                                                                                                                                            ; alt_u_div_6af                                 ; work         ;
;                      |add_sub_7pc:add_sub_0|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|usb:u96|div:u14|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_7pc:add_sub_0                                                                                                                                                                                                      ; add_sub_7pc                                   ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|usb:u96|div:u14|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                      ; add_sub_8pc                                   ; work         ;
;       |equal:u20|                                                                                                                       ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |top|usb:u96|equal:u20                                                                                                                                                                                                                                                                                                                          ; equal                                         ; work         ;
;       |in_port:u39|                                                                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top|usb:u96|in_port:u39                                                                                                                                                                                                                                                                                                                        ; in_port                                       ; work         ;
;          |synchronizer:u1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|in_port:u39|synchronizer:u1                                                                                                                                                                                                                                                                                                        ; synchronizer                                  ; work         ;
;       |in_port:u46|                                                                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top|usb:u96|in_port:u46                                                                                                                                                                                                                                                                                                                        ; in_port                                       ; work         ;
;          |synchronizer:u1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|usb:u96|in_port:u46|synchronizer:u1                                                                                                                                                                                                                                                                                                        ; synchronizer                                  ; work         ;
;       |inout_port:u52|                                                                                                                  ; 94 (13)     ; 81 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 64 (0)            ; 26 (10)          ; |top|usb:u96|inout_port:u52                                                                                                                                                                                                                                                                                                                     ; inout_port                                    ; work         ;
;          |register:u3|                                                                                                                  ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |top|usb:u96|inout_port:u52|register:u3                                                                                                                                                                                                                                                                                                         ; register                                      ; work         ;
;          |synchronizer:u1|                                                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |top|usb:u96|inout_port:u52|synchronizer:u1                                                                                                                                                                                                                                                                                                     ; synchronizer                                  ; work         ;
;          |synchronizer:u4|                                                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|usb:u96|inout_port:u52|synchronizer:u4                                                                                                                                                                                                                                                                                                     ; synchronizer                                  ; work         ;
;       |lt:u21|                                                                                                                          ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 1 (1)            ; |top|usb:u96|lt:u21                                                                                                                                                                                                                                                                                                                             ; lt                                            ; work         ;
;       |mult:u13|                                                                                                                        ; 46 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 32 (32)          ; |top|usb:u96|mult:u13                                                                                                                                                                                                                                                                                                                           ; mult                                          ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|usb:u96|mult:u13|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                            ; lpm_mult                                      ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                                    ; mult_7dt                                      ; work         ;
;       |out_port:u40|                                                                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u40                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u40|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u40|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u41|                                                                                                                    ; 97 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 93 (0)            ; 3 (0)            ; |top|usb:u96|out_port:u41                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (31)           ; 2 (2)            ; |top|usb:u96|out_port:u41|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 62 (62)           ; 2 (2)            ; |top|usb:u96|out_port:u41|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u42|                                                                                                                    ; 97 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 89 (0)            ; 7 (0)            ; |top|usb:u96|out_port:u42                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 3 (3)            ; |top|usb:u96|out_port:u42|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 60 (60)           ; 4 (4)            ; |top|usb:u96|out_port:u42|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u43|                                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u43                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u43|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u43|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u44|                                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u44                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u44|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u44|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u45|                                                                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u45                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u45|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u45|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u47|                                                                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u47                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u47|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u47|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u48|                                                                                                                    ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 30 (0)            ; 0 (0)            ; |top|usb:u96|out_port:u48                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 0 (0)            ; |top|usb:u96|out_port:u48|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |top|usb:u96|out_port:u48|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u49|                                                                                                                    ; 28 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 27 (0)            ; 0 (0)            ; |top|usb:u96|out_port:u49                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 0 (0)            ; |top|usb:u96|out_port:u49|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |top|usb:u96|out_port:u49|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u50|                                                                                                                    ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u50                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u50|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u50|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u51|                                                                                                                    ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 6 (0)             ; 0 (0)            ; |top|usb:u96|out_port:u51                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u51|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |top|usb:u96|out_port:u51|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u53|                                                                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u53                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u53|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u53|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u54|                                                                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |top|usb:u96|out_port:u54                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u54|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u54|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u55|                                                                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u55                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u55|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u55|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |out_port:u56|                                                                                                                    ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (0)            ; |top|usb:u96|out_port:u56                                                                                                                                                                                                                                                                                                                       ; out_port                                      ; work         ;
;          |register:u1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usb:u96|out_port:u56|register:u1                                                                                                                                                                                                                                                                                                           ; register                                      ; work         ;
;          |synchronizer:u2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usb:u96|out_port:u56|synchronizer:u2                                                                                                                                                                                                                                                                                                       ; synchronizer                                  ; work         ;
;       |register:u22|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |top|usb:u96|register:u22                                                                                                                                                                                                                                                                                                                       ; register                                      ; work         ;
;       |register:u3|                                                                                                                     ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 32 (32)          ; |top|usb:u96|register:u3                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |register:u4|                                                                                                                     ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 31 (31)          ; |top|usb:u96|register:u4                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |register:u5|                                                                                                                     ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 32 (32)          ; |top|usb:u96|register:u5                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |register:u6|                                                                                                                     ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 20 (20)           ; 19 (19)          ; |top|usb:u96|register:u6                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |register:u7|                                                                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|usb:u96|register:u7                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |register:u8|                                                                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|usb:u96|register:u8                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |register:u9|                                                                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 29 (29)          ; |top|usb:u96|register:u9                                                                                                                                                                                                                                                                                                                        ; register                                      ; work         ;
;       |sl:u18|                                                                                                                          ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 0 (0)            ; |top|usb:u96|sl:u18                                                                                                                                                                                                                                                                                                                             ; sl                                            ; work         ;
;       |sr:u19|                                                                                                                          ; 91 (91)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 1 (1)            ; |top|usb:u96|sr:u19                                                                                                                                                                                                                                                                                                                             ; sr                                            ; work         ;
;       |sub:u12|                                                                                                                         ; 129 (129)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 31 (31)          ; |top|usb:u96|sub:u12                                                                                                                                                                                                                                                                                                                            ; sub                                           ; work         ;
;       |usbram:u23|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usb:u96|usbram:u23                                                                                                                                                                                                                                                                                                                         ; usbram                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usb:u96|usbram:u23|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                         ; altsyncram                                    ; work         ;
;             |altsyncram_uef1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usb:u96|usbram:u23|altsyncram:altsyncram_component|altsyncram_uef1:auto_generated                                                                                                                                                                                                                                                          ; altsyncram_uef1                               ; work         ;
;    |vga:u86|                                                                                                                            ; 246 (246)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 25 (25)           ; 143 (143)        ; |top|vga:u86                                                                                                                                                                                                                                                                                                                                    ; vga                                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_RED[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_GREEN[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCLRCK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACLRCK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_BCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TD_RESET_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[24]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[25]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[26]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[27]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[5]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[11]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[0]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[1]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[2]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[3]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[5]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[6]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[7]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[8]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[9]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[10]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[11]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[12]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[13]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[14]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[15]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SD_CMD        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SD_DAT[0]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SD_DAT[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[1]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[5]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OSC_50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; TD_DATA[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_CLK27      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[13]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[10]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[11]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[12]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[14]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[15]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; TD_DATA[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AUD_ADCDAT    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; UART_RXD      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PS2_DAT       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PS2_CLK       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                                                              ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                           ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                           ;                   ;         ;
; GPIO[3]                                                                                                                                                                             ;                   ;         ;
; GPIO[8]                                                                                                                                                                             ;                   ;         ;
; GPIO[9]                                                                                                                                                                             ;                   ;         ;
; GPIO[10]                                                                                                                                                                            ;                   ;         ;
; GPIO[11]                                                                                                                                                                            ;                   ;         ;
; GPIO[12]                                                                                                                                                                            ;                   ;         ;
; GPIO[13]                                                                                                                                                                            ;                   ;         ;
; GPIO[14]                                                                                                                                                                            ;                   ;         ;
; GPIO[15]                                                                                                                                                                            ;                   ;         ;
; GPIO[16]                                                                                                                                                                            ;                   ;         ;
; GPIO[17]                                                                                                                                                                            ;                   ;         ;
; GPIO[18]                                                                                                                                                                            ;                   ;         ;
; GPIO[19]                                                                                                                                                                            ;                   ;         ;
; GPIO[20]                                                                                                                                                                            ;                   ;         ;
; GPIO[21]                                                                                                                                                                            ;                   ;         ;
; GPIO[22]                                                                                                                                                                            ;                   ;         ;
; GPIO[23]                                                                                                                                                                            ;                   ;         ;
; GPIO[24]                                                                                                                                                                            ;                   ;         ;
; GPIO[25]                                                                                                                                                                            ;                   ;         ;
; GPIO[26]                                                                                                                                                                            ;                   ;         ;
; GPIO[27]                                                                                                                                                                            ;                   ;         ;
; GPIO[28]                                                                                                                                                                            ;                   ;         ;
; GPIO[29]                                                                                                                                                                            ;                   ;         ;
; GPIO[30]                                                                                                                                                                            ;                   ;         ;
; GPIO[31]                                                                                                                                                                            ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                         ;                   ;         ;
;      - lcd:u59|lcd_data_in[7]~1                                                                                                                                                     ; 1                 ; 6       ;
; I2C_SDAT                                                                                                                                                                            ;                   ;         ;
;      - i2c_config:u77|sdat_in~feeder                                                                                                                                                ; 1                 ; 6       ;
; SRAM_DQ[0]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~3                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[0]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~4                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[1]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~0                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|vga_color_read[2]~feeder                                                                                                                                             ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[3]                                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[4]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~3                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|vga_color_read[5]~feeder                                                                                                                                             ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~4                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[6]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~0                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|vga_color_read[7]~feeder                                                                                                                                             ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~1                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|vga_color_read[8]~feeder                                                                                                                                             ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[9]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~3                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|vga_color_read[10]                                                                                                                                                   ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~4                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|vga_color_read[11]~feeder                                                                                                                                            ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~0                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[12]                                                                                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[13]~feeder                                                                                                                                            ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|vga_color_read[14]                                                                                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[0]                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[1]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[2]~feeder                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[3]~feeder                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[4]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[5]~feeder                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[6]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[7]                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u70|sdram_data_read[9]~feeder                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[10]~feeder                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[11]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[12]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[13]~feeder                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[14]                                                                                                                                                ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[15]~feeder                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[16]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[16]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[17]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[17]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[18]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[18]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[19]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[19]                                                                                                                                                ; 1                 ; 6       ;
; DRAM_DQ[20]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[20]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[21]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[21]~feeder                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[22]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[22]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[23]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[24]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[25]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[25]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[26]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[26]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[27]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[27]~feeder                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[28]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[28]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[29]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[29]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[30]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[30]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u70|sdram_data_read[31]                                                                                                                                                ; 1                 ; 6       ;
; OTG_DATA[0]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[0]~feeder                                                                                                                ; 0                 ; 6       ;
; OTG_DATA[1]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[1]                                                                                                                       ; 1                 ; 6       ;
; OTG_DATA[2]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[2]                                                                                                                       ; 1                 ; 6       ;
; OTG_DATA[3]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[3]~feeder                                                                                                                ; 1                 ; 6       ;
; OTG_DATA[4]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[4]                                                                                                                       ; 0                 ; 6       ;
; OTG_DATA[5]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[5]~feeder                                                                                                                ; 0                 ; 6       ;
; OTG_DATA[6]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[6]                                                                                                                       ; 1                 ; 6       ;
; OTG_DATA[7]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[7]                                                                                                                       ; 0                 ; 6       ;
; OTG_DATA[8]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[8]                                                                                                                       ; 1                 ; 6       ;
; OTG_DATA[9]                                                                                                                                                                         ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[9]                                                                                                                       ; 0                 ; 6       ;
; OTG_DATA[10]                                                                                                                                                                        ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[10]                                                                                                                      ; 0                 ; 6       ;
; OTG_DATA[11]                                                                                                                                                                        ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[11]~feeder                                                                                                               ; 0                 ; 6       ;
; OTG_DATA[12]                                                                                                                                                                        ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[12]~feeder                                                                                                               ; 1                 ; 6       ;
; OTG_DATA[13]                                                                                                                                                                        ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[13]~feeder                                                                                                               ; 0                 ; 6       ;
; OTG_DATA[14]                                                                                                                                                                        ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[14]~feeder                                                                                                               ; 1                 ; 6       ;
; OTG_DATA[15]                                                                                                                                                                        ;                   ;         ;
;      - usb:u96|inout_port:u52|synchronizer:u1|sync_reg_out[15]~feeder                                                                                                               ; 0                 ; 6       ;
; SD_CMD                                                                                                                                                                              ;                   ;         ;
;      - sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~1                     ; 0                 ; 6       ;
;      - sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~2                     ; 0                 ; 6       ;
;      - sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~0            ; 0                 ; 6       ;
;      - sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0                     ; 0                 ; 6       ;
;      - sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]~feeder ; 0                 ; 6       ;
; SD_DAT[0]                                                                                                                                                                           ;                   ;         ;
;      - sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                                      ; 1                 ; 6       ;
; SD_DAT[3]                                                                                                                                                                           ;                   ;         ;
; SD_CLK                                                                                                                                                                              ;                   ;         ;
; GPIO[0]                                                                                                                                                                             ;                   ;         ;
;      - in_port:u153|synchronizer:u1|sync_reg_out[0]                                                                                                                                 ; 0                 ; 6       ;
; GPIO[1]                                                                                                                                                                             ;                   ;         ;
;      - in_port:u153|synchronizer:u1|sync_reg_out[1]~feeder                                                                                                                          ; 0                 ; 6       ;
; GPIO[2]                                                                                                                                                                             ;                   ;         ;
; GPIO[4]                                                                                                                                                                             ;                   ;         ;
;      - spi:u147|spi_master:spi_impl|Selector20~0                                                                                                                                    ; 0                 ; 6       ;
; GPIO[5]                                                                                                                                                                             ;                   ;         ;
; GPIO[6]                                                                                                                                                                             ;                   ;         ;
; GPIO[7]                                                                                                                                                                             ;                   ;         ;
; OSC_50                                                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                                                              ;                   ;         ;
;      - reset_toggle:u2|push_button_last~0                                                                                                                                           ; 0                 ; 6       ;
; TD_DATA[6]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|camera_y_pos~8                                                                                                                                                   ; 0                 ; 6       ;
;      - camera:u124|cb[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|y2[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|y1[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cr[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|data_shift_in[6]~feeder                                                                                                                                          ; 0                 ; 6       ;
; TD_DATA[4]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|camera_y_pos~8                                                                                                                                                   ; 0                 ; 6       ;
;      - camera:u124|data_shift_in[4]                                                                                                                                                 ; 0                 ; 6       ;
;      - camera:u124|camera_y_pos[1]~18                                                                                                                                               ; 0                 ; 6       ;
;      - camera:u124|data_valid~0                                                                                                                                                     ; 0                 ; 6       ;
;      - camera:u124|y1[4]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cr[4]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cb[4]~feeder                                                                                                                                                     ; 0                 ; 6       ;
;      - camera:u124|y2[4]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; TD_DATA[5]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|camera_y_pos[0]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[1]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[2]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[3]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[4]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[5]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[6]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[7]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[8]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u124|data_shift_in[5]                                                                                                                                                 ; 1                 ; 6       ;
;      - camera:u124|camera_y_pos[1]~18                                                                                                                                               ; 1                 ; 6       ;
;      - camera:u124|data_valid~0                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u124|cb[5]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|y2[5]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|y1[5]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|cr[5]                                                                                                                                                            ; 1                 ; 6       ;
; TD_DATA[7]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|always1~0                                                                                                                                                        ; 0                 ; 6       ;
;      - camera:u124|data_shift_in[7]                                                                                                                                                 ; 0                 ; 6       ;
;      - camera:u124|cb[7]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|y2[7]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|y1[7]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cr[7]                                                                                                                                                            ; 0                 ; 6       ;
; TD_CLK27                                                                                                                                                                            ;                   ;         ;
; SW[13]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[13]                                                                                                                                 ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[0]                                                                                                                                  ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[1]~feeder                                                                                                                           ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[2]                                                                                                                                  ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[3]~feeder                                                                                                                           ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[4]                                                                                                                                  ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[5]~feeder                                                                                                                           ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[6]                                                                                                                                  ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[7]~feeder                                                                                                                           ; 1                 ; 6       ;
; SW[8]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[8]                                                                                                                                  ; 1                 ; 6       ;
; SW[9]                                                                                                                                                                               ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[9]~feeder                                                                                                                           ; 1                 ; 6       ;
; SW[10]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[10]                                                                                                                                 ; 1                 ; 6       ;
; SW[11]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[11]                                                                                                                                 ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[12]                                                                                                                                 ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[14]~feeder                                                                                                                          ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[15]~feeder                                                                                                                          ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[16]                                                                                                                                 ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u44|synchronizer:u1|sync_reg_out[17]~feeder                                                                                                                          ; 0                 ; 6       ;
; TD_DATA[0]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|data_shift_in[0]                                                                                                                                                 ; 0                 ; 6       ;
;      - camera:u124|cb[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|y2[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|y1[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cr[0]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; TD_DATA[1]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|data_shift_in[1]                                                                                                                                                 ; 1                 ; 6       ;
;      - camera:u124|cb[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|y2[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|y1[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|cr[1]~feeder                                                                                                                                                     ; 1                 ; 6       ;
; TD_DATA[2]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|data_shift_in[2]                                                                                                                                                 ; 0                 ; 6       ;
;      - camera:u124|y1[2]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cr[2]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u124|cb[2]~feeder                                                                                                                                                     ; 0                 ; 6       ;
;      - camera:u124|y2[2]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; TD_DATA[3]                                                                                                                                                                          ;                   ;         ;
;      - camera:u124|data_shift_in[3]                                                                                                                                                 ; 1                 ; 6       ;
;      - camera:u124|y1[3]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u124|cb[3]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u124|y2[3]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u124|cr[3]~feeder                                                                                                                                                     ; 1                 ; 6       ;
; AUD_ADCDAT                                                                                                                                                                          ;                   ;         ;
;      - microphone:u82|shift_reg~27                                                                                                                                                  ; 1                 ; 6       ;
; UART_RXD                                                                                                                                                                            ;                   ;         ;
;      - serial_receive:u116|uart_rxd_sync~feeder                                                                                                                                     ; 1                 ; 6       ;
; PS2_DAT                                                                                                                                                                             ;                   ;         ;
;      - ps2_keyboard:u65|ps2_serial:u3|next_active_state~30                                                                                                                          ; 0                 ; 6       ;
;      - ps2_keyboard:u65|ps2_serial:u3|next_active_state~40                                                                                                                          ; 0                 ; 6       ;
;      - ps2_keyboard:u65|ps2_serial:u3|ps2_dat_sync~feeder                                                                                                                           ; 0                 ; 6       ;
; PS2_CLK                                                                                                                                                                             ;                   ;         ;
;      - ps2_keyboard:u65|ps2_serial:u3|ps2_clk_sync~feeder                                                                                                                           ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; OSC_50                                                                                                                                                                                                                                                                                                                                                      ; PIN_Y2             ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; OSC_50                                                                                                                                                                                                                                                                                                                                                      ; PIN_Y2             ; 8810    ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; TD_DATA[5]                                                                                                                                                                                                                                                                                                                                                  ; PIN_D6             ; 16      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 262     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u124|always1~7                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y33_N4  ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_abs_x_pos[0]~23                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y29_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|_~0                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y21_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state|cntr_do7:count_usedw|_~0                                                                                                                                                                                                       ; LCCOMB_X17_Y21_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr|_~0                                                                                                                                                                                                                                    ; LCCOMB_X18_Y21_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|valid_wreq                                                                                                                                                                                                                                             ; LCCOMB_X18_Y21_N20 ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_x_latched[2]~9                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y28_N22 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_x_pos[7]~30                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y30_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_y_pos[1]~18                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y30_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|camera_y_pos[1]~9                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y33_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|cb[0]~1                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|cb[4]~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y33_N22 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|cr[0]~1                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y30_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|i2c_done_count[0]~50                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y28_N14 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|pixel_write~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y29_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|reset_x~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X20_Y28_N10 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u124|state.state_wait_frame_begin                                                                                                                                                                                                                                                                                                                    ; FF_X20_Y28_N9      ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u124|y1[0]~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y30_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u124|y2[0]~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clocks:u1|clock_slow[3]                                                                                                                                                                                                                                                                                                                                     ; FF_X29_Y2_N1       ; 94      ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                                                              ; PLL_1              ; 2573    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk2                                                                                                                                                                                                                                                                                                              ; PLL_1              ; 301     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_locked                                                                                                                                                                                                                                                                                                            ; PLL_1              ; 762     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|current_sample_real[0]~16                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X54_Y28_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp[3]~7                                                                                                                                                                                                                                ; LCCOMB_X55_Y37_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp_acc[0]~20                                                                                                                                                                                                                           ; LCCOMB_X56_Y37_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp_acc[3]~21                                                                                                                                                                                                                           ; LCCOMB_X56_Y37_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|slb_last[2]                                                                                                                                                                                                                                 ; FF_X56_Y37_N1      ; 211     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|delay_next_pass4~2                                                                                                                                                                            ; LCCOMB_X57_Y33_N30 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|slb_i[3]~0                                                                                                                                                                                    ; LCCOMB_X57_Y33_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer|count[0]~26                                                                                                                                                                                                                           ; LCCOMB_X57_Y38_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer|counter_i~0                                                                                                                                                                                                                           ; LCCOMB_X57_Y38_N0  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|data_imag_o[5]~0                                                                                                                                                                                      ; LCCOMB_X55_Y32_N24 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_130:\gen_M4K:delay_swd|tdl_arr[4][0]                                                                                                                                     ; FF_X66_Y42_N31     ; 128     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                                                                                                                                    ; LCCOMB_X63_Y42_N20 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|cnt_k~1                                                                                                                                                                                                                                  ; LCCOMB_X58_Y35_N14 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|k[2]~20                                                                                                                                                                                                                                  ; LCCOMB_X57_Y32_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|k_state.HOLD                                                                                                                                                                                                                             ; FF_X61_Y32_N29     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|p[0]                                                                                                                                                                                                                                     ; FF_X58_Y35_N31     ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|p[2]~5                                                                                                                                                                                                                                   ; LCCOMB_X58_Y35_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_tdl_fft_130:sw_r_d_delay|tdl_arr[4][1]                                                                                                                                                                                                                            ; FF_X68_Y44_N19     ; 256     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_wrswgen_fft_130:get_wr_swtiches|swa_tdl[16][1]                                                                                                                                                                                                                    ; FF_X57_Y32_N9      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_wrswgen_fft_130:get_wr_swtiches|swd_tdl[16][1]                                                                                                                                                                                                                    ; FF_X59_Y36_N17     ; 256     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|Equal2~2                                                                                                                                                                                                  ; LCCOMB_X56_Y32_N30 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                                                                               ; LCCOMB_X56_Y29_N20 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|count[1]~24                                                                                                                                                                                               ; LCCOMB_X58_Y29_N8  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|count[1]~25                                                                                                                                                                                               ; LCCOMB_X58_Y29_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|data_take                                                                                                                                                                                                 ; LCCOMB_X57_Y29_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                                                                              ; LCCOMB_X56_Y31_N16 ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|_~3                                                                                                               ; LCCOMB_X56_Y31_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|_~4                                                                                                               ; LCCOMB_X56_Y29_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                                                                                                                          ; LCCOMB_X56_Y29_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                                                                                ; LCCOMB_X54_Y32_N14 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|Mux2~1                                                                                                                                                                                                ; LCCOMB_X54_Y32_N30 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|Mux3~0                                                                                                                                                                                                ; LCCOMB_X54_Y32_N0  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|data_count_sig[6]~35                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y38_N2  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|data_count_sig[6]~36                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y38_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|fft_s1_cur.WRITE_INPUT~4                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y38_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|fft_s2_cur.START_LPP~1                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y38_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|global_clock_enable~1                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y32_N6  ; 5783    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[0]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N21     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[1]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N17     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[2]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N7      ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[3]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N23     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[4]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N9      ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[5]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N29     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[6]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N11     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|wren_a[7]                                                                                                                                                                                                                                                                 ; FF_X60_Y38_N31     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|inverse                                                                                                                                                                                                                                                                                                                                            ; FF_X56_Y28_N5      ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u131|prev_eop~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y30_N30 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|reset_n                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y32_N0  ; 943     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|reset_n                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y32_N0  ; 246     ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; fft:u131|reset_sample_count~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y28_N6  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u131|sample_count[10]~24                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y28_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u131|state.state_reset                                                                                                                                                                                                                                                                                                                                  ; FF_X27_Y26_N21     ; 53      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|always2~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y32_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|item[1]~18                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y33_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|shift_count[0]~12                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y33_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|shift_reg[0]~39                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y32_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|shift_reg[22]~45                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y33_N28 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|shift_reg[23]~42                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y32_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|state.state_start1                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y33_N17     ; 34      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; lcd:u59|LCD_RW                                                                                                                                                                                                                                                                                                                                              ; FF_X6_Y30_N1       ; 10      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lcd:u59|WideOr16                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y27_N10  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcd:u59|lcd_data_out[0]~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y27_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; microphone:u82|count[3]~8                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y29_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; microphone:u82|microphone_sample[17]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y28_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; microphone:u82|microphone_sample[8]~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y29_N2  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; microphone:u82|shift_reg[12]~26                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y29_N4  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u113|register:u1|data_out[29]~30                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y20_N26 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u114|register:u1|data_out[1]~32                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y20_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u123|register:u1|data_out[0]~8                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y28_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u127|register:u1|data_out[0]~10                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y26_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u128|register:u1|data_out[9]~11                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y24_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u129|register:u1|data_out[0]~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y25_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u134|register:u1|data_out[0]~16                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y22_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u135|register:u1|data_out[0]~16                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y23_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u145|register:u1|data_out[31]~32                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y22_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u146|register:u1|data_out[31]~33                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y22_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u150|register:u1|data_out[7]~8                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y25_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u45|register:u1|data_out[0]~20                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y26_N6  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u46|register:u1|data_out[0]~8                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y29_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u51|register:u1|data_out[0]~17                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y24_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u56|register:u1|data_out[0]~16                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y22_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u62|register:u1|data_out[0]~5                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y27_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u64|register:u1|data_out[0]~9                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y27_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u74|register:u1|data_out[0]~25                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y24_N2  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u75|register:u1|data_out[0]~32                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y25_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u81|register:u1|data_out[31]~25                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N30 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u90|register:u1|data_out[9]~10                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y21_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u91|register:u1|data_out[9]~10                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y21_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u92|register:u1|data_out[9]~10                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y21_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u93|register:u1|data_out[9]~11                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y21_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u94|register:u1|data_out[3]~16                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y21_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|mem_wr_en~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y34_N6  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[0]~10                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y30_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|next_active_state~29                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y30_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                                                                         ; LCCOMB_X34_Y32_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                                                                            ; LCCOMB_X35_Y32_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                                                                                ; LCCOMB_X34_Y32_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                       ; LCCOMB_X36_Y31_N24 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|valid_wreq                                                                                                                                                                                                                         ; LCCOMB_X34_Y32_N28 ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u65|uppercase_out[5]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y31_N22 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pwm:u142|counter[6]~96                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y23_N4  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|DVDH0017[0]                                                                                                                                                                                                                                                                                                      ; FF_X26_Y35_N25     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GVBU1666_2                                                                                                                                                                                                                                                                                                       ; FF_X26_Y36_N13     ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y35_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|YMBV1676~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y35_N26 ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|BVXN3148_0                                                                                                                                                                                                                                         ; LCCOMB_X58_Y1_N28  ; 17      ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_0                                                                                                                                                                                                                                         ; FF_X110_Y37_N1     ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_1                                                                                                                                                                                                                                         ; FF_X111_Y37_N17    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_2                                                                                                                                                                                                                                         ; FF_X112_Y37_N19    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_3                                                                                                                                                                                                                                         ; FF_X112_Y37_N17    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_4                                                                                                                                                                                                                                         ; FF_X113_Y37_N19    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_5                                                                                                                                                                                                                                         ; FF_X113_Y37_N17    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_6                                                                                                                                                                                                                                         ; FF_X114_Y37_N19    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7                                                                                                                                                                                                                                         ; FF_X114_Y37_N5     ; 20      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|ZNZS8187:LSFF6823|OREJ9124[0]                                                                                                                                                                                                                      ; FF_X58_Y1_N15      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|\NYEB4590:13:VVYU6267_1                                                                                                                                                                                                                            ; LCCOMB_X110_Y37_N0 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y35_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y35_N22 ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y36_N12 ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y35_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|addr_store_a[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X41_Y22_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|decode_jsa:decode4|eq_node[0]~1                                                                                                                                                                                                                          ; LCCOMB_X42_Y22_N26 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|decode_jsa:decode4|eq_node[1]~2                                                                                                                                                                                                                          ; LCCOMB_X42_Y22_N30 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|decode_jsa:decode5|eq_node[0]~0                                                                                                                                                                                                                          ; LCCOMB_X39_Y35_N26 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|decode_jsa:decode5|eq_node[1]~1                                                                                                                                                                                                                          ; LCCOMB_X39_Y35_N8  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                                ; LCCOMB_X34_Y35_N14 ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                                ; LCCOMB_X36_Y35_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                                ; LCCOMB_X45_Y31_N20 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                                ; LCCOMB_X36_Y35_N22 ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]~16                                                                                                                                                                                                                                    ; LCCOMB_X38_Y35_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                                       ; FF_X38_Y35_N29     ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]~64                                                                                                                                                                                                                                    ; LCCOMB_X45_Y31_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~8                                                                                                                                                                                            ; LCCOMB_X36_Y35_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~15                                                                                                                                                                                      ; LCCOMB_X35_Y35_N22 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~16                                                                                                                                                                                      ; LCCOMB_X36_Y35_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u10|data_out[31]~4                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y21_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u11|data_out[20]~64                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y21_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u12|data_out[20]~32                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y21_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u13|data_out[20]~32                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y21_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u14|data_out[20]~32                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y26_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u27|data_out[31]~32                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y24_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u8|data_out[20]~35                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y21_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u9|data_out[31]~5                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y25_N6  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_toggle:u2|always0~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y33_N2  ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                                                                                                                                                                                    ; LCCOMB_X54_Y5_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~41                                                                                                                                                                                         ; LCCOMB_X54_Y6_N10  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[2]~1                                                                                                                                                                                  ; LCCOMB_X55_Y7_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[9]~16                                                                                                                                                                   ; LCCOMB_X49_Y5_N24  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[7]~21                                                                                                                                                                                                                ; LCCOMB_X50_Y9_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                                                                                                                                                                    ; FF_X50_Y4_N15      ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                                                                                                                                                                     ; LCCOMB_X50_Y6_N4   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                                                                                                                                                                                 ; LCCOMB_X50_Y4_N28  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[15]~19                                                                                                                                                                                                             ; LCCOMB_X49_Y5_N2   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[0]~61                                                                                                                                                                                                            ; LCCOMB_X49_Y4_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~0                                                                                                                                                                                                                     ; LCCOMB_X49_Y4_N12  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~2                                                                                                                                                                                                             ; LCCOMB_X53_Y4_N10  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                                                                                                                                                                         ; FF_X56_Y7_N23      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                                                                                                                                                                      ; FF_X56_Y5_N19      ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                                                                                                                                                                              ; FF_X55_Y5_N23      ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|delay_counter[5]~22                                                                                                                                                                                                        ; LCCOMB_X56_Y6_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                                                                                                                                                                                  ; FF_X56_Y7_N7       ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]~8                                                                                                                                                                                                ; LCCOMB_X56_Y7_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~0                                                                                                                                                                                                    ; LCCOMB_X56_Y6_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                                                                                                                                                                                           ; LCCOMB_X55_Y1_N28  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                                                                                                                                                                                       ; LCCOMB_X54_Y6_N16  ; 59      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|periodic_status_check[5]~50                                                                                                                                                                                                ; LCCOMB_X53_Y4_N14  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[3]~24                                                                                                                                                                                                  ; LCCOMB_X56_Y4_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                                                                                                                                                                                ; LCCOMB_X56_Y4_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]~0                                                                                                                                                                                     ; LCCOMB_X56_Y4_N12  ; 137     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~26                                                                                                                                                                                          ; LCCOMB_X55_Y4_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter~25                                                                                                                                                                                             ; LCCOMB_X55_Y4_N26  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[18]~33                                                                                                                                                                                                                          ; LCCOMB_X56_Y5_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y5_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[1]~0                                                                                                                                                                                                                                          ; LCCOMB_X57_Y5_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                                                                                                                                                                       ; LCCOMB_X57_Y5_N24  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                                                                                                                                                                                       ; LCCOMB_X56_Y5_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                                                                                                                                                                       ; LCCOMB_X57_Y5_N20  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[1]~17                                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y11_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|buffer_enable~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y12_N18 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|buffer_enable~1                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y12_N10 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|command_ready                                                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y11_N10 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_RECEIVE_FIRST_WORD                                                                                                                                                                                                                                                                            ; FF_X52_Y12_N27     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_RECEIVE_SECOND_WORD                                                                                                                                                                                                                                                                           ; FF_X52_Y12_N17     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_WAIT_REQUEST                                                                                                                                                                                                                                                                                  ; FF_X52_Y12_N31     ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|send_command_ready                                                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y7_N14  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|buffer_sector[1]~24                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y18_N24 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|i_avalon_read_sync                                                                                                                                                                                                                                                                                                                                  ; FF_X50_Y14_N13     ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u109|state.state_read_buffer3                                                                                                                                                                                                                                                                                                                            ; FF_X52_Y15_N13     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u70|clock_195k_sync_last1~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y26_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u70|refresh_needed[0]~13                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u70|refresh_needed[4]~12                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N2  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdram:u70|sdram_data_read[0]~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X16_Y24_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u70|state.state_write3                                                                                                                                                                                                                                                                                                                                ; FF_X16_Y24_N27     ; 36      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; serial_receive:u116|count[0]~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y30_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|_~0                                                                                                                                                                                                                                      ; LCCOMB_X27_Y26_N30 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|_~0                                                                                                                                                                                         ; LCCOMB_X28_Y26_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|_~0                                                                                                                                                                                                                      ; LCCOMB_X29_Y26_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|valid_wreq                                                                                                                                                                                                                               ; LCCOMB_X29_Y26_N18 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; serial_receive:u116|uart_data[0]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y26_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_send:u120|count[0]~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y28_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_send:u120|shift_reg[1]~10                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_send:u120|state.state_shift                                                                                                                                                                                                                                                                                                                          ; FF_X32_Y28_N25     ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; serial_send:u120|timer[12]~34                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y30_N24 ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X28_Y35_N1      ; 37      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X30_Y34_N30 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X30_Y34_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X27_Y35_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X29_Y34_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X33_Y35_N13     ; 18      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                            ; LCCOMB_X30_Y35_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X33_Y35_N3      ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~12                           ; LCCOMB_X30_Y35_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~11                             ; LCCOMB_X31_Y35_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16              ; LCCOMB_X31_Y34_N16 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~17              ; LCCOMB_X30_Y35_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X28_Y35_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~4                     ; LCCOMB_X32_Y35_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~14                    ; LCCOMB_X30_Y35_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~8       ; LCCOMB_X27_Y35_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X27_Y34_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~14 ; LCCOMB_X27_Y35_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X28_Y35_N31     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X29_Y34_N25     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X28_Y35_N11     ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X27_Y35_N23     ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X29_Y34_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X28_Y34_N1      ; 28      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X29_Y34_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; speaker:u78|cpu_state.cpu_state_add                                                                                                                                                                                                                                                                                                                         ; FF_X36_Y28_N1      ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; speaker:u78|current_sample[22]~24                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y28_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; speaker:u78|current_sample[22]~28                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y28_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; speaker:u78|shift_reg[23]~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y28_N0  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi:u147|comb~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y1_N8   ; 34      ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; spi:u147|spi_master:spi_impl|data_out_q~8                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y25_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi:u147|spi_master:spi_impl|state_q.TRANSFER                                                                                                                                                                                                                                                                                                               ; FF_X55_Y25_N25     ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; synchronizer:u3|out[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X38_Y21_N19     ; 268     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; synchronizer:u4|out[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X25_Y27_N31     ; 329     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; synchronizer:u5|out[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X25_Y27_N1      ; 1144    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; synchronizer:u5|out[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X25_Y27_N1      ; 859     ; Async. clear                          ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; synchronizer:u6|out[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X36_Y28_N13     ; 170     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; synchronizer:u7|out[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X7_Y30_N29      ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; timer:u57|timer_out[20]~92                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y30_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|comb~1                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y39_N24 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|inout_port:u52|pin_drive                                                                                                                                                                                                                                                                                                                            ; FF_X36_Y38_N1      ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; usb:u96|inout_port:u52|register:u3|data_out[0]~16                                                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y38_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|out_port:u41|register:u1|data_out[20]~33                                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y36_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|out_port:u42|register:u1|data_out[20]~32                                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y36_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|out_port:u48|register:u1|data_out[0]~11                                                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y36_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|out_port:u49|register:u1|data_out[0]~9                                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y36_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|out_port:u51|register:u1|data_out[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y36_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u22|data_out[31]~32                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X33_Y39_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u3|data_out[8]~35                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y39_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u4|data_out[31]~5                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y38_N28 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u5|data_out[31]~4                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y38_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u6|data_out[8]~64                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y37_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u7|data_out[8]~32                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y39_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u8|data_out[8]~32                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y39_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usb:u96|register:u9|data_out[8]~32                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y39_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|Equal1~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y21_N10 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vga:u86|SRAM_OE_N                                                                                                                                                                                                                                                                                                                                           ; FF_X21_Y21_N13     ; 19      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; vga:u86|Selector9~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y21_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|WideNor0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y21_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|always6~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y21_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|cpu_address_x[0]~22                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y21_N4  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vga:u86|cpu_address_x[9]~24                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y21_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|cpu_address_y[0]~12                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y21_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|sram_color[0]~2                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y21_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|sram_color[1]~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y21_N18 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|state.state_idle                                                                                                                                                                                                                                                                                                                                    ; FF_X23_Y20_N15     ; 19      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vga:u86|state~18                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y20_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_horiz[9]~30                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y21_N24 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_horiz[9]~31                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y21_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_vert[9]~42                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y20_N26 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_vert[9]~43                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y21_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; OSC_50                                                                                                              ; PIN_Y2            ; 8810    ; 183                                  ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                        ; JTAG_X1_Y37_N0    ; 262     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clocks:u1|clock_slow[3]                                                                                             ; FF_X29_Y2_N1      ; 94      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk0                                                                      ; PLL_1             ; 2573    ; 950                                  ; Global Clock         ; GCLK3            ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk2                                                                      ; PLL_1             ; 301     ; 29                                   ; Global Clock         ; GCLK4            ; --                        ;
; fft:u131|reset_n                                                                                                    ; LCCOMB_X67_Y32_N0 ; 246     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|BVXN3148_0 ; LCCOMB_X58_Y1_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7 ; FF_X114_Y37_N5    ; 20      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; spi:u147|comb~0                                                                                                     ; LCCOMB_X57_Y1_N8  ; 34      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; synchronizer:u5|out[0]                                                                                              ; FF_X25_Y27_N1     ; 859     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                   ;
+---------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------+---------+
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|global_clock_enable~1 ; 5783    ;
; synchronizer:u5|out[0]                                                                                  ; 1143    ;
; fft:u131|reset_n                                                                                        ; 942     ;
; fft:u131|force_reset                                                                                    ; 823     ;
; clocks:u1|pll:u1|altpll:altpll_component|_locked                                                        ; 762     ;
+---------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                    ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ALTSYNCRAM                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 35           ; 64           ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 2240   ; 64                          ; 35                          ; 64                          ; 35                          ; 2240                ; 1    ; None                   ; M9K_X15_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_bu72:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_1n1024cos.hex ; M9K_X64_Y32_N0, M9K_X64_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_cu72:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_2n1024cos.hex ; M9K_X64_Y37_N0, M9K_X64_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_du72:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_3n1024cos.hex ; M9K_X64_Y35_N0, M9K_X64_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_gu72:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; fft_core_1n1024sin.hex ; M9K_X64_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_hu72:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_2n1024sin.hex ; M9K_X64_Y33_N0, M9K_X64_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_iu72:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_3n1024sin.hex ; M9K_X64_Y36_N0, M9K_X64_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M9K_X64_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 272    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                   ; M9K_X64_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ps2_keyboard:u65|keyboard_ram:u1|altsyncram:altsyncram_component|altsyncram_88d1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 256          ; 2            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 512    ; 256                         ; 2                           ; --                          ; --                          ; 512                 ; 1    ; None                   ; M9K_X37_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ALTSYNCRAM                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None                   ; M9K_X37_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ps2_keyboard:u65|scancode2ascii:u2|altsyncram:WideOr6_rtl_0|altsyncram_bjv:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792   ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; top.top0.rtl.mif       ; M9K_X37_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ram:u28|altsyncram:altsyncram_component|altsyncram_p3h1:auto_generated|altsyncram_vnc2:altsyncram1|ALTSYNCRAM                                                                                                                                                                ; AUTO ; True Dual Port   ; Dual Clocks  ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None                   ; M9K_X64_Y26_N0, M9K_X37_Y29_N0, M9K_X37_Y22_N0, M9K_X37_Y21_N0, M9K_X64_Y30_N0, M9K_X64_Y28_N0, M9K_X51_Y32_N0, M9K_X51_Y34_N0, M9K_X64_Y24_N0, M9K_X64_Y25_N0, M9K_X64_Y17_N0, M9K_X64_Y21_N0, M9K_X51_Y29_N0, M9K_X51_Y33_N0, M9K_X51_Y27_N0, M9K_X37_Y27_N0, M9K_X51_Y28_N0, M9K_X51_Y35_N0, M9K_X37_Y18_N0, M9K_X37_Y20_N0, M9K_X64_Y19_N0, M9K_X64_Y18_N0, M9K_X64_Y15_N0, M9K_X64_Y29_N0, M9K_X37_Y13_N0, M9K_X37_Y11_N0, M9K_X51_Y11_N0, M9K_X64_Y16_N0, M9K_X64_Y27_N0, M9K_X64_Y23_N0, M9K_X37_Y17_N0, M9K_X37_Y16_N0, M9K_X37_Y24_N0, M9K_X37_Y23_N0, M9K_X37_Y15_N0, M9K_X37_Y19_N0, M9K_X37_Y14_N0, M9K_X37_Y12_N0, M9K_X51_Y13_N0, M9K_X51_Y16_N0, M9K_X51_Y20_N0, M9K_X64_Y20_N0, M9K_X51_Y12_N0, M9K_X51_Y10_N0, M9K_X37_Y25_N0, M9K_X37_Y35_N0, M9K_X37_Y31_N0, M9K_X37_Y30_N0, M9K_X37_Y28_N0, M9K_X37_Y26_N0, M9K_X51_Y31_N0, M9K_X51_Y25_N0, M9K_X51_Y21_N0, M9K_X51_Y17_N0, M9K_X51_Y15_N0, M9K_X51_Y14_N0, M9K_X51_Y26_N0, M9K_X51_Y30_N0, M9K_X51_Y24_N0, M9K_X51_Y23_N0, M9K_X64_Y22_N0, M9K_X51_Y22_N0, M9K_X51_Y19_N0, M9K_X51_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096   ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None                   ; M9K_X51_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                   ; M9K_X15_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; usb:u96|usbram:u23|altsyncram:altsyncram_component|altsyncram_uef1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; usbram.mif             ; M9K_X37_Y41_N0, M9K_X37_Y43_N0, M9K_X37_Y39_N0, M9K_X37_Y40_N0, M9K_X37_Y37_N0, M9K_X37_Y38_N0, M9K_X37_Y36_N0, M9K_X37_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|usb:u96|usbram:u23|altsyncram:altsyncram_component|altsyncram_uef1:auto_generated|ALTSYNCRAM                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000010000) (20) (16) (10)    ;(00000000000000000000011001101100) (3154) (1644) (66C)   ;(00000000000000000000011010000000) (3200) (1664) (680)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000011100001111) (3417) (1807) (70F)   ;(00000000000000000000011100011011) (3433) (1819) (71B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000010000) (20) (16) (10)    ;(00000000000000000000000000100001) (41) (33) (21)   ;(00000000000000000000001010111001) (1271) (697) (2B9)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000000000011000) (30) (24) (18)   ;(00000000000000000000011001001001) (3111) (1609) (649)   ;(00000000000000000000000000100000) (40) (32) (20)   ;
;16;(00000000000000000000000000010000) (20) (16) (10)    ;(00000000000000000000011100011100) (3434) (1820) (71C)   ;(00000000000000000000011101111100) (3574) (1916) (77C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000000000011100) (34) (28) (1C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000010000) (20) (16) (10)    ;(00000000000000000000011010000001) (3201) (1665) (681)   ;(00000000000000000000011100000001) (3401) (1793) (701)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000000000001100) (14) (12) (0C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(10000000000000000001000000000001) (-1335316833) (-2147479551) (-7-15-15-15-14-15-15-15)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000010) (-1335316832) (-2147479550) (-7-15-15-15-14-15-15-14)   ;(00000000000000000000000000101000) (50) (40) (28)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000011) (-1335316831) (-2147479549) (-7-15-15-15-14-15-15-13)   ;(00000000000000000000000000101100) (54) (44) (2C)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000100) (-1335316830) (-2147479548) (-7-15-15-15-14-15-15-12)   ;(00000000000000000000000000110000) (60) (48) (30)   ;
;48;(00000000000000000000000000000001) (1) (1) (01)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000101) (-1335316829) (-2147479547) (-7-15-15-15-14-15-15-11)   ;(00000000000000000000000000110100) (64) (52) (34)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011001000111) (3107) (1607) (647)   ;(00000000000000000000000000111000) (70) (56) (38)   ;
;56;(00000000000000000000000000001000) (10) (8) (08)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001110011011) (1633) (923) (39B)   ;(00000000000000000000010000001011) (2013) (1035) (40B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001101010) (3152) (1642) (66A)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000000001000100) (104) (68) (44)   ;(00000000000000000000001001011000) (1130) (600) (258)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001010010) (3122) (1618) (652)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000000001010000) (120) (80) (50)   ;
;80;(00000000000000000000010001000000) (2100) (1088) (440)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001010011) (3123) (1619) (653)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000000001011100) (134) (92) (5C)   ;(00000000000000000000001000010000) (1020) (528) (210)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001011001) (3131) (1625) (659)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000011001101000) (3150) (1640) (668)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;(00000000000000000000011001001011) (3113) (1611) (64B)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000011001010110) (3126) (1622) (656)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001100101) (2145) (1125) (465)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001101101101) (1555) (877) (36D)   ;(00000000000000000000001101111101) (1575) (893) (37D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001100011) (2143) (1123) (463)   ;(00000000000000000000011001001011) (3113) (1611) (64B)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010011000100) (2304) (1220) (4C4)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;(00000000000000000000011001010111) (3127) (1623) (657)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001011001) (3131) (1625) (659)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000011001101001) (3151) (1641) (669)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001011010) (3132) (1626) (65A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000000010100000) (240) (160) (A0)   ;
;160;(00000000000000000000000000111100) (74) (60) (3C)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001011011) (3133) (1627) (65B)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000000010101100) (254) (172) (AC)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;(00000000000000000000011001001011) (3113) (1611) (64B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000011001010110) (3126) (1622) (656)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001100101) (2145) (1125) (465)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001101101101) (1555) (877) (36D)   ;(00000000000000000000001101111101) (1575) (893) (37D)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001100011) (2143) (1123) (463)   ;(00000000000000000000011001001011) (3113) (1611) (64B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010011000100) (2304) (1220) (4C4)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;
;208;(00000000000000000000011001010111) (3127) (1623) (657)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000011001011010) (3132) (1626) (65A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110010) (3062) (1586) (632)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;224;(00000000000000000000011000110000) (3060) (1584) (630)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000000011101101) (355) (237) (ED)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;232;(00000000000000000000011000110000) (3060) (1584) (630)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000000011101101) (355) (237) (ED)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101111) (2757) (1519) (5EF)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000010111111100) (2774) (1532) (5FC)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000000011111000) (370) (248) (F8)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000101101) (3055) (1581) (62D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101000) (2750) (1512) (5E8)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000011000000001) (3001) (1537) (601)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000000000) (3000) (1536) (600)   ;(00000000000000000000000100001100) (414) (268) (10C)   ;(00000000000000000000000000001000) (10) (8) (08)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000000100010000) (420) (272) (110)   ;
;272;(00000000000000000000000000001000) (10) (8) (08)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000011111) (3037) (1567) (61F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000100011100) (434) (284) (11C)   ;(00000000000000000000010110000000) (2600) (1408) (580)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110111) (3067) (1591) (637)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;296;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;304;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000111011) (3073) (1595) (63B)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000100111000) (470) (312) (138)   ;
;312;(00000000000000000000010110000110) (2606) (1414) (586)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011001000111) (3107) (1607) (647)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;320;(00000000000000000000011000110111) (3067) (1591) (637)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011001000111) (3107) (1607) (647)   ;(00000000000000000000011001000111) (3107) (1607) (647)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101000) (2750) (1512) (5E8)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000011000000001) (3001) (1537) (601)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000000000) (3000) (1536) (600)   ;(00000000000000000000000101010000) (520) (336) (150)   ;
;336;(00000000000000000000000000010010) (22) (18) (12)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000000101010100) (524) (340) (154)   ;(00000000000000000000000000010010) (22) (18) (12)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000011111) (3037) (1567) (61F)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000101100000) (540) (352) (160)   ;
;352;(00000000000000000000010110001000) (2610) (1416) (588)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011001001001) (3111) (1609) (649)   ;(00000000000000000000000101101000) (550) (360) (168)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000000101110001) (561) (369) (171)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000100) (3104) (1604) (644)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011001001001) (3111) (1609) (649)   ;(00000000000000000000000101110000) (560) (368) (170)   ;
;368;(00000000000000000000000000000001) (1) (1) (01)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000101110100) (564) (372) (174)   ;(00000000000000000000010110010000) (2620) (1424) (590)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110111) (3067) (1591) (637)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;384;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101000) (2750) (1512) (5E8)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000000101) (3005) (1541) (605)   ;(00000000000000000000000110010000) (620) (400) (190)   ;
;400;(00000000000000000000000000001001) (11) (9) (09)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000000110010100) (624) (404) (194)   ;(00000000000000000000000000001001) (11) (9) (09)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000011111) (3037) (1567) (61F)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000110100000) (640) (416) (1A0)   ;
;416;(00000000000000000000010110000000) (2600) (1408) (580)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;424;(00000000000000000000011000110111) (3067) (1591) (637)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;432;(00000000000000000000011000110010) (3062) (1586) (632)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000110110100) (664) (436) (1B4)   ;(00000000000000000000010110000010) (2602) (1410) (582)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011001001000) (3110) (1608) (648)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000110) (3106) (1606) (646)   ;(00000000000000000000000000001111) (17) (15) (0F)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011001001000) (3110) (1608) (648)   ;
;448;(00000000000000000000011000111101) (3075) (1597) (63D)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101000) (2750) (1512) (5E8)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000000101) (3005) (1541) (605)   ;(00000000000000000000000111001100) (714) (460) (1CC)   ;(00000000000000000000011001001000) (3110) (1608) (648)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000011001001000) (3110) (1608) (648)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000011111) (3037) (1567) (61F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000111011100) (734) (476) (1DC)   ;(00000000000000000000010110000000) (2600) (1408) (580)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110111) (3067) (1591) (637)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;488;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110010) (3062) (1586) (632)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;496;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000111000) (3070) (1592) (638)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000111111000) (770) (504) (1F8)   ;
;504;(00000000000000000000010110001010) (2612) (1418) (58A)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;512;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110100) (3064) (1588) (634)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001000001000) (1010) (520) (208)   ;
;520;(00000000000000000000010110001000) (2610) (1416) (588)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;528;(00000000000000000000011000110111) (3067) (1591) (637)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;536;(00000000000000000000011000111000) (3070) (1592) (638)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001000011100) (1034) (540) (21C)   ;(00000000000000000000010110001110) (2616) (1422) (58E)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;552;(00000000000000000000011000110011) (3063) (1587) (633)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001000101100) (1054) (556) (22C)   ;(00000000000000000000010110010010) (2622) (1426) (592)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110111) (3067) (1591) (637)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;568;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000111100) (3074) (1596) (63C)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;576;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000111000) (3070) (1592) (638)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001001001000) (1110) (584) (248)   ;
;584;(00000000000000000000010110011100) (2634) (1436) (59C)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;592;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110101) (3065) (1589) (635)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001001011000) (1130) (600) (258)   ;
;600;(00000000000000000000010110011010) (2632) (1434) (59A)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;608;(00000000000000000000011000110111) (3067) (1591) (637)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;616;(00000000000000000000011000110110) (3066) (1590) (636)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001001101100) (1154) (620) (26C)   ;(00000000000000000000010110011110) (2636) (1438) (59E)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110111) (3067) (1591) (637)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010111110001) (2761) (1521) (5F1)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;632;(00000000000000000000011001000000) (3100) (1600) (640)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000001001111100) (1174) (636) (27C)   ;(00000000000000000000010110100000) (2640) (1440) (5A0)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000001001) (11) (9) (09)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;648;(00000000000000000000011000110111) (3067) (1591) (637)    ;(00000000000000000000000000000111) (7) (7) (07)   ;(00000000000000000000010111110001) (2761) (1521) (5F1)   ;(00000000000000000000010111110001) (2761) (1521) (5F1)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101000) (2750) (1512) (5E8)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000011000001011) (3013) (1547) (60B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000001010011000) (1230) (664) (298)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000100110) (3046) (1574) (626)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111101000) (2750) (1512) (5E8)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000011000010000) (3020) (1552) (610)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000001010101100) (1254) (684) (2AC)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000011000100110) (3046) (1574) (626)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000001010111001) (1271) (697) (2B9)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010111011110) (2736) (1502) (5DE)   ;(00000000000000000000001010111101) (1275) (701) (2BD)   ;(00000000000000000000010100000000) (2400) (1280) (500)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010111011111) (2737) (1503) (5DF)   ;
;704;(00000000000000000000001011000001) (1301) (705) (2C1)    ;(00000000000000000000000100000000) (400) (256) (100)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010111000010) (2702) (1474) (5C2)   ;(00000000000000000000010111100001) (2741) (1505) (5E1)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;
;712;(00000000000000000000011001001100) (3114) (1612) (64C)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000001011001101) (1315) (717) (2CD)   ;(00000000000000000000010100000000) (2400) (1280) (500)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001100101) (2145) (1125) (465)   ;
;720;(00000000000000000000010001111001) (2171) (1145) (479)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011010) (2232) (1178) (49A)   ;
;728;(00000000000000000000001011011001) (1331) (729) (2D9)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001111100) (2174) (1148) (47C)   ;(00000000000000000000010010011000) (2230) (1176) (498)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000001011101110) (1356) (750) (2EE)   ;
;736;(00000000000000000000001101101000) (1550) (872) (368)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000001101101000) (1550) (872) (368)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011010) (2232) (1178) (49A)   ;
;744;(00000000000000000000001011101001) (1351) (745) (2E9)    ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001111100) (2174) (1148) (47C)   ;(00000000000000000000010010011000) (2230) (1176) (498)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000010001) (3021) (1553) (611)   ;
;752;(00000000000000000000001011110001) (1361) (753) (2F1)    ;(00000000000000000000010110000000) (2600) (1408) (580)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000010010) (3022) (1554) (612)   ;(00000000000000000000011001000111) (3107) (1607) (647)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000010100) (3024) (1556) (614)   ;
;760;(00000000000000000000001011111001) (1371) (761) (2F9)    ;(00000000000000000000000001000001) (101) (65) (41)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000010110) (3026) (1558) (616)   ;(00000000000000000000001011111101) (1375) (765) (2FD)   ;(00000000000000000000010100100000) (2440) (1312) (520)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000001100101110) (1456) (814) (32E)   ;
;768;(00000000000000000000001101101001) (1551) (873) (369)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000001111) (17) (15) (0F)   ;(00000000000000000000001100001010) (1412) (778) (30A)   ;(00000000000000000000011001000111) (3107) (1607) (647)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000010010) (3022) (1554) (612)   ;
;776;(00000000000000000000001101101001) (1551) (873) (369)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000011000010111) (3027) (1559) (617)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011010) (2232) (1178) (49A)   ;
;784;(00000000000000000000001100010001) (1421) (785) (311)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001111100) (2174) (1148) (47C)   ;(00000000000000000000010010011000) (2230) (1176) (498)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;
;792;(00000000000000000000001101101001) (1551) (873) (369)    ;(00000000000000000000011000010010) (3022) (1554) (612)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000011000010001) (3021) (1553) (611)   ;(00000000000000000000011000010001) (3021) (1553) (611)   ;(00000000000000000000011000010010) (3022) (1554) (612)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010011011110) (2336) (1246) (4DE)   ;
;800;(00000000000000000000011000011000) (3030) (1560) (618)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010011000101) (2305) (1221) (4C5)   ;(00000000000000000000010011011101) (2335) (1245) (4DD)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000011000010110) (3026) (1558) (616)   ;
;808;(00000000000000000000011000010110) (3026) (1558) (616)    ;(00000000000000000000011000111001) (3071) (1593) (639)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000001011111110) (1376) (766) (2FE)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000001101000010) (1502) (834) (342)   ;
;816;(00000000000000000000001101101010) (1552) (874) (36A)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000001100) (14) (12) (0C)   ;(00000000000000000000011000010100) (3024) (1556) (614)   ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000001101101010) (1552) (874) (36A)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;
;824;(00000000000000000000001101101010) (1552) (874) (36A)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010011010) (2232) (1178) (49A)   ;(00000000000000000000001100111101) (1475) (829) (33D)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001111100) (2174) (1148) (47C)   ;
;832;(00000000000000000000010010011000) (2230) (1176) (498)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001101011) (3153) (1643) (66B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;
;840;(00000000000000000000001101001001) (1511) (841) (349)    ;(00000000000000000000010100000000) (2400) (1280) (500)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001101111110) (1576) (894) (37E)   ;
;848;(00000000000000000000001110011010) (1632) (922) (39A)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000011001001110) (3116) (1614) (64E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;
;856;(00000000000000000000010000101000) (2050) (1064) (428)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000101) (3105) (1605) (645)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010010111000) (2270) (1208) (4B8)   ;
;864;(00000000000000000000011000101110) (3056) (1582) (62E)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000001101101011) (1553) (875) (36B)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001100011) (2143) (1123) (463)   ;(00000000000000000000011001001101) (3115) (1613) (64D)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000001101101101) (1555) (877) (36D)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;
;888;(00000000000000000000011000110000) (3060) (1584) (630)    ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000001101111101) (1575) (893) (37D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;
;896;(00000000000000000000001110000001) (1601) (897) (381)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001100011) (2143) (1123) (463)   ;
;904;(00000000000000000000011001001101) (3115) (1613) (64D)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;
;912;(00000000000000000000010001100100) (2144) (1124) (464)    ;(00000000000000000000011000111010) (3072) (1594) (63A)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000001110000010) (1602) (898) (382)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000001110011010) (1632) (922) (39A)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010110101) (2265) (1205) (4B5)   ;(00000000000000000000001110011110) (1636) (926) (39E)   ;(00000000000000000010000000000000) (20000) (8192) (2000)   ;(00000000000000000000000000010000) (20) (16) (10)   ;
;928;(00000000000000000000010010011100) (2234) (1180) (49C)    ;(00000000000000000000010010110100) (2264) (1204) (4B4)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;(00000000000000000000011001001011) (3113) (1611) (64B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;936;(00000000000000000000010001111011) (2173) (1147) (47B)    ;(00000000000000000000011001010101) (3125) (1621) (655)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001100101) (2145) (1125) (465)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;944;(00000000000000000000010010110101) (2265) (1205) (4B5)    ;(00000000000000000000001110110010) (1662) (946) (3B2)   ;(00000000000000000010000000000000) (20000) (8192) (2000)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010010011100) (2234) (1180) (49C)   ;(00000000000000000000010010110100) (2264) (1204) (4B4)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;952;(00000000000000000000010001100011) (2143) (1123) (463)    ;(00000000000000000000011001001011) (3113) (1611) (64B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;960;(00000000000000000000010001100011) (2143) (1123) (463)    ;(00000000000000000000011001001101) (3115) (1613) (64D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;968;(00000000000000000000010000101001) (2051) (1065) (429)    ;(00000000000000000000011001001110) (3116) (1614) (64E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;976;(00000000000000000000010000101001) (2051) (1065) (429)    ;(00000000000000000000011001001111) (3117) (1615) (64F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;984;(00000000000000000000010001001000) (2110) (1096) (448)    ;(00000000000000000000011001001110) (3116) (1614) (64E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000001111011110) (1736) (990) (3DE)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;
;992;(00000000000000000000010000101011) (2053) (1067) (42B)    ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001001111) (3117) (1615) (64F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1000;(00000000000000000000010001001001) (2111) (1097) (449)    ;(00000000000000000000001111101010) (1752) (1002) (3EA)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1008;(00000000000000000000010001001000) (2110) (1096) (448)    ;(00000000000000000000011001010000) (3120) (1616) (650)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000001111110110) (1766) (1014) (3F6)   ;(00000000000000001111111111111111) (177777) (65535) (FFFF)   ;(00000000000000000000000000010000) (20) (16) (10)   ;
;1016;(00000000000000000000010000101011) (2053) (1067) (42B)    ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000011001010001) (3121) (1617) (651)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1024;(00000000000000000000010001001001) (2111) (1097) (449)    ;(00000000000000000000010000000010) (2002) (1026) (402)   ;(00000000000000001111111111111111) (177777) (65535) (FFFF)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;
;1032;(00000000000000000000010000001011) (2013) (1035) (40B)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;(00000000000000000000011001001100) (3114) (1612) (64C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001100101) (2145) (1125) (465)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000010001100011) (2143) (1123) (463)   ;(00000000000000000000011001001010) (3112) (1610) (64A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001001010) (2112) (1098) (44A)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;(00000000000000000000011001001100) (3114) (1612) (64C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1072;(00000000000000000000010001111011) (2173) (1147) (47B)    ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010001100101) (2145) (1125) (465)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1080;(00000000000000000000010001111010) (2172) (1146) (47A)    ;(00000000000000000000011001001010) (3112) (1610) (64A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;
;1088;(00000000000000000000010001100101) (2145) (1125) (465)    ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010001000111) (2107) (1095) (447)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000000) (-1335319056) (-2147479552) (-7-15-15-15-15000)   ;(00000000000000000000010001100011) (2143) (1123) (463)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;
;1104;(10000000000000000001000000000001) (-1335316833) (-2147479551) (-7-15-15-15-14-15-15-15)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000011) (-1335316831) (-2147479549) (-7-15-15-15-14-15-15-13)   ;(00000000000000000000010001010101) (2125) (1109) (455)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001100100) (2144) (1124) (464)   ;
;1112;(10000000000000000001000000000001) (-1335316833) (-2147479551) (-7-15-15-15-14-15-15-15)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000011) (-1335316831) (-2147479549) (-7-15-15-15-14-15-15-13)   ;(00000000000000000000010001011101) (2135) (1117) (45D)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010001100010) (2142) (1122) (462)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000000) (-1335319056) (-2147479552) (-7-15-15-15-15000)   ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000001) (-1335316833) (-2147479551) (-7-15-15-15-14-15-15-15)   ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000100) (-1335316830) (-2147479548) (-7-15-15-15-14-15-15-12)   ;(00000000000000000000010001110000) (2160) (1136) (470)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000001000000000100) (-1335316830) (-2147479548) (-7-15-15-15-14-15-15-12)   ;(00000000000000000000010001110100) (2164) (1140) (474)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000010010011011) (2233) (1179) (49B)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000010010011010) (2232) (1178) (49A)   ;
;1152;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000010001111010) (2172) (1146) (47A)   ;(00000000000000000000011001001010) (3112) (1610) (64A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001011) (13) (11) (0B)   ;(00000000000000000000010001111011) (2173) (1147) (47B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;
;1160;(00000000000000000000000000010000) (20) (16) (10)    ;(00000000000000000000010001100101) (2145) (1125) (465)   ;(00000000000000000000010001111001) (2171) (1145) (479)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;
;1168;(00000000000000000000000000001111) (17) (15) (0F)    ;(00000000000000000000010010000000) (2200) (1152) (480)   ;(00000000000000000000010010011001) (2231) (1177) (499)   ;(00000000000000000000010010011011) (2233) (1179) (49B)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010010011000) (2230) (1176) (498)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000010010110110) (2266) (1206) (4B6)   ;(00000000000000000000010010110101) (2265) (1205) (4B5)   ;(00000000000000000000011000110101) (3065) (1589) (635)   ;
;1184;(00000000000000000000000000000100) (4) (4) (04)    ;(00000000000000000000010010110110) (2266) (1206) (4B6)   ;(00000000000000000000010010110110) (2266) (1206) (4B6)   ;(00000000000000000000011000110011) (3063) (1587) (633)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010010110111) (2267) (1207) (4B7)   ;(00000000000000000000010010100111) (2247) (1191) (4A7)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000001) (1) (1) (01)    ;(00000000000000000000010010110111) (2267) (1207) (4B7)   ;(00000000000000000000010010110111) (2267) (1207) (4B7)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000001111) (17) (15) (0F)   ;(00000000000000000000010010101000) (2250) (1192) (4A8)   ;(00000000000000000000010010110111) (2267) (1207) (4B7)   ;(00000000000000000000010010110110) (2266) (1206) (4B6)   ;
;1200;(00000000000000000000000000010001) (21) (17) (11)    ;(00000000000000000000010010110100) (2264) (1204) (4B4)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000101) (5) (5) (05)    ;(10000000000000000000000000000001) (-1335326833) (-2147483647) (-7-15-15-15-15-15-15-15)   ;(00000000000000000000010010111011) (2273) (1211) (4BB)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000000000011) (-1335326831) (-2147483645) (-7-15-15-15-15-15-15-13)   ;(00000000000000000000010011000100) (2304) (1220) (4C4)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001011) (13) (11) (0B)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000010011011110) (2336) (1246) (4DE)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010011010101) (2325) (1237) (4D5)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000001100) (14) (12) (0C)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000010011011110) (2336) (1246) (4DE)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010011011001) (2331) (1241) (4D9)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001100) (14) (12) (0C)   ;(00000000000000000000011000111110) (3076) (1598) (63E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000010011011110) (2336) (1246) (4DE)    ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010011011101) (2335) (1245) (4DD)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1248;(00000000000000000000010100011100) (2434) (1308) (51C)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101100111) (1547) (871) (367)   ;(00000000000000000000010111110110) (2766) (1526) (5F6)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1256;(00000000000000000000001101101000) (1550) (872) (368)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000001101101001) (1551) (873) (369)   ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1264;(00000000000000000000001101101010) (1552) (874) (36A)    ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000001010111010) (1272) (698) (2BA)   ;(00000000000000000000001101100110) (1546) (870) (366)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1272;(00000000000000000000010000101001) (2051) (1065) (429)    ;(00000000000000000000010011111010) (2372) (1274) (4FA)   ;(00000000000000000000010100001000) (2410) (1288) (508)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;
;1280;(00000000000000000000011000101110) (3056) (1582) (62E)    ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000111010) (3072) (1594) (63A)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010100001111) (2417) (1295) (50F)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1288;(00000000000000000000010100011100) (2434) (1308) (51C)    ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010100001111) (2417) (1295) (50F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1296;(00000000000000000000010011011110) (2336) (1246) (4DE)    ;(00000000000000000000010111110111) (2767) (1527) (5F7)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010011000101) (2305) (1221) (4C5)   ;(00000000000000000000010011011101) (2335) (1245) (4DD)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;
;1304;(00000000000000000000010100011011) (2433) (1307) (51B)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010011011111) (2337) (1247) (4DF)   ;(00000000000000000000010100011011) (2433) (1307) (51B)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010101110110) (2566) (1398) (576)   ;(00000000000000000000010100011100) (2434) (1308) (51C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010101110001) (2561) (1393) (571)   ;(00000000000000000000010100011100) (2434) (1308) (51C)   ;
;1320;(00000000000000000000011000110000) (3060) (1584) (630)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000010100101100) (2454) (1324) (52C)   ;(00000000000000000000010110000000) (2600) (1408) (580)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010101111001) (2571) (1401) (579)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010101111010) (2572) (1402) (57A)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;1336;(00000000000000000000011000110100) (3064) (1588) (634)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000010101111010) (2572) (1402) (57A)   ;(00000000000000000000010101111010) (2572) (1402) (57A)   ;(00000000000000000000011000110010) (3062) (1586) (632)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010101111011) (2573) (1403) (57B)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;1344;(00000000000000000000011000110010) (3062) (1586) (632)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000010101111011) (2573) (1403) (57B)   ;(00000000000000000000010101111011) (2573) (1403) (57B)   ;(00000000000000000000011000110001) (3061) (1585) (631)   ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000010101110111) (2567) (1399) (577)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;
;1352;(00000000000000000000011000110111) (3067) (1591) (637)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010101110111) (2567) (1399) (577)   ;(00000000000000000000010101110111) (2567) (1399) (577)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010101110111) (2567) (1399) (577)   ;
;1360;(00000000000000000000011000111111) (3077) (1599) (63F)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010101011001) (2531) (1369) (559)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000010101110111) (2567) (1399) (577)   ;(00000000000000000000010101110111) (2567) (1399) (577)   ;
;1368;(00000000000000000000011001000001) (3101) (1601) (641)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000010101011100) (2534) (1372) (55C)   ;(00000000000000000000010110000010) (2602) (1410) (582)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010101111000) (2570) (1400) (578)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000000) (3100) (1600) (640)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000010101111000) (2570) (1400) (578)   ;
;1384;(00000000000000000000011000111111) (3077) (1599) (63F)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000010101110001) (2561) (1393) (571)   ;(00000000000000000000011000101110) (3056) (1582) (62E)   ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000010101111000) (2570) (1400) (578)   ;(00000000000000000000010101111000) (2570) (1400) (578)   ;
;1392;(00000000000000000000011001000001) (3101) (1601) (641)    ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010101110101) (2565) (1397) (575)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010011011111) (2337) (1247) (4DF)   ;(00000000000000000000010100011011) (2433) (1307) (51B)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010110111110) (2676) (1470) (5BE)   ;(00000000000000000000010100011100) (2434) (1308) (51C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000010110111001) (2671) (1465) (5B9)   ;(00000000000000000000010100011100) (2434) (1308) (51C)   ;
;1416;(00000000000000000000011000110000) (3060) (1584) (630)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000010110001100) (2614) (1420) (58C)   ;(00000000000000000000010110000010) (2602) (1410) (582)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000010110111111) (2677) (1471) (5BF)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000011) (3103) (1603) (643)   ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000010110111111) (2677) (1471) (5BF)   ;(00000000000000000000010110111111) (2677) (1471) (5BF)   ;
;1432;(00000000000000000000011001000101) (3105) (1605) (645)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000010110011100) (2634) (1436) (59C)   ;(00000000000000000000010110000100) (2604) (1412) (584)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000010111000000) (2700) (1472) (5C0)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011001000010) (3102) (1602) (642)   ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000010111000000) (2700) (1472) (5C0)   ;(00000000000000000000010111000000) (2700) (1472) (5C0)   ;
;1448;(00000000000000000000011001000101) (3105) (1605) (645)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010000101001) (2051) (1065) (429)   ;(00000000000000000000010110101100) (2654) (1452) (5AC)   ;(00000000000000000000010110000000) (2600) (1408) (580)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000001100) (2014) (1036) (40C)   ;(00000000000000000000010000101000) (2050) (1064) (428)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000010111000001) (2701) (1473) (5C1)   ;(00000000000000000000010000101010) (2052) (1066) (42A)   ;(00000000000000000000011000110111) (3067) (1591) (637)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000010111000001) (2701) (1473) (5C1)   ;(00000000000000000000010111000001) (2701) (1473) (5C1)   ;
;1464;(00000000000000000000011000110001) (3061) (1585) (631)    ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010110111101) (2675) (1469) (5BD)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010111100000) (2740) (1504) (5E0)   ;(00000000000000000000011000110000) (3060) (1584) (630)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000010001001001) (2111) (1097) (449)   ;
;1480;(00000000000000000000011000110000) (3060) (1584) (630)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000010001001000) (2110) (1096) (448)   ;(00000000000000000000010111011110) (2736) (1502) (5DE)   ;(00000000000000000000010111100000) (2740) (1504) (5E0)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010000101011) (2053) (1067) (42B)   ;
;1488;(00000000000000000000010001000111) (2107) (1095) (447)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000010111100000) (2740) (1504) (5E0)   ;(00000000000000000000010111100000) (2740) (1504) (5E0)   ;(00000000000000000000011000110010) (3062) (1586) (632)   ;(00000000000000000000000000001111) (17) (15) (0F)   ;(00000000000000000000010111001010) (2712) (1482) (5CA)   ;
;1496;(00000000000000000000010111100000) (2740) (1504) (5E0)    ;(00000000000000000000010111011111) (2737) (1503) (5DF)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000010111100001) (2741) (1505) (5E1)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000010100001100) (2414) (1292) (50C)   ;(00000000000000000000000000001000) (10) (8) (08)   ;(00000000000000000000001011010000) (1320) (720) (2D0)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000010100010100) (2424) (1300) (514)   ;
;1512;(00000000000000000000010111100010) (2742) (1506) (5E2)    ;(00000000000000000000010100001100) (2414) (1292) (50C)   ;(00000000000000000000000000001000) (10) (8) (08)   ;(00000000000000000000000011010000) (320) (208) (D0)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000010100010100) (2424) (1300) (514)   ;(00000000000000000000010111101001) (2751) (1513) (5E9)   ;
;1520;(00000000000000000000010110000000) (2600) (1408) (580)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000001010010001) (1221) (657) (291)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000010111110000) (2760) (1520) (5F0)   ;(00000000000000000000010111110011) (2763) (1523) (5F3)   ;
;1528;(00000000000000000000010100000000) (2400) (1280) (500)    ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000010111111000) (2770) (1528) (5F8)   ;(00000000000000000000011010000000) (3200) (1664) (680)   ;(00000000000000000000000100000000) (400) (256) (100)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000010111111101) (2775) (1533) (5FD)   ;(00000000000000000000011010000000) (3200) (1664) (680)   ;(00000000000000000000001000000000) (1000) (512) (200)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000011000000010) (3002) (1538) (602)   ;(00000000000000000000100100000000) (4400) (2304) (900)   ;
;1544;(00000000000000000000000000000001) (1) (1) (01)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000011000000111) (3007) (1543) (607)   ;(00000000000000000000101000100001) (5041) (2593) (A21)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000011000001100) (3014) (1548) (60C)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001000) (10) (8) (08)   ;(00000000000000000000001010010000) (1220) (656) (290)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000011000010001) (3021) (1553) (611)   ;
;1560;(00000000000000000000011000010100) (3024) (1556) (614)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000001000010000) (1020) (528) (210)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000011000011001) (3031) (1561) (619)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000001010010000) (1220) (656) (290)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000011000100000) (3040) (1568) (620)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000010010000) (220) (144) (90)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000011000100111) (3047) (1575) (627)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000000000000111) (7) (7) (07)   ;(00000000000000000000000000001000) (10) (8) (08)   ;
;1592;(00000000000000000000000000001001) (11) (9) (09)    ;(00000000000000000000000000001100) (14) (12) (0C)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000000000010010) (22) (18) (12)   ;(00000000000000000000000000100001) (41) (33) (21)   ;(00000000000000000000000000100010) (42) (34) (22)   ;(00000000000000000000000001000001) (101) (65) (41)   ;(00000000000000000000000010000000) (200) (128) (80)   ;
;1600;(00000000000000000000000011111111) (377) (255) (FF)    ;(00000000000000000000000100000000) (400) (256) (100)   ;(00000000000000000000000111100000) (740) (480) (1E0)   ;(00000000000000000000001010000000) (1200) (640) (280)   ;(00000000000000000000111011101111) (7357) (3823) (EEF)   ;(00000000000000000001000000000000) (10000) (4096) (1000)   ;(00000000000000001111111111111111) (177777) (65535) (FFFF)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000000101000100) (504) (324) (144)   ;(00000000000000000000000101001000) (510) (328) (148)   ;
;1616;(00000000000000001100000010010000) (140220) (49296) (C090)    ;(00000000000000001100000010110000) (140260) (49328) (C0B0)   ;(00000000000000000000000101000010) (502) (322) (142)   ;(00000000000000001100000010001100) (140214) (49292) (C08C)   ;(00000000000000001100000010001010) (140212) (49290) (C08A)   ;(00000000000000001111101001010000) (175120) (64080) (FA50)   ;(00000000000000001100111000000001) (147001) (52737) (CE01)   ;(00000000000000000000111111101101) (7755) (4077) (FED)   ;
;1624;(00000000000000001101111010101101) (157255) (57005) (DEAD)    ;(00000000000000000000000111000010) (702) (450) (1C2)   ;(00000000000000000000000111000100) (704) (452) (1C4)   ;(00000000000000000000000111000110) (706) (454) (1C6)   ;(00000000000000000000000111001000) (710) (456) (1C8)   ;(00000000000000000000000111001010) (712) (458) (1CA)   ;(00000000000000000000000111001100) (714) (460) (1CC)   ;(00000000000000000000000111001110) (716) (462) (1CE)   ;
;1632;(00000000000000000000000111010000) (720) (464) (1D0)    ;(00000000000000000000000111010010) (722) (466) (1D2)   ;(00000000000000000000000111010100) (724) (468) (1D4)   ;(00000000000000000000000111010110) (726) (470) (1D6)   ;(00000000000000000000000111011000) (730) (472) (1D8)   ;(00000000000000000000000111011010) (732) (474) (1DA)   ;(00000000000000000000000111011100) (734) (476) (1DC)   ;(00000000000000000000000111011110) (736) (478) (1DE)   ;
;1640;(00000000000000000000000001110010) (162) (114) (72)    ;(00000000000000000000000001110100) (164) (116) (74)   ;(00000000000000000000000110110100) (664) (436) (1B4)   ;(00000000000000000000000110110000) (660) (432) (1B0)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110001) (-1335326673) (-2147483535) (-7-15-15-15-15-15-8-15)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000011100001010) (3412) (1802) (70A)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000010) (3402) (1794) (702)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000011100000011) (3403) (1795) (703)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000011010000000) (3200) (1664) (680)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000011011101101) (3355) (1773) (6ED)   ;(00000000000000000000011100001010) (3412) (1802) (70A)   ;(00000000000000000000011100001101) (3415) (1805) (70D)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000010100011101) (2435) (1309) (51D)   ;(00000000000000000000010101110101) (2565) (1397) (575)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011010100001) (3241) (1697) (6A1)   ;(00000000000000000000010101110110) (2566) (1398) (576)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000011100000010) (3402) (1794) (702)   ;(00000000000000000000011100000010) (3402) (1794) (702)   ;
;1680;(00000000000000000000010101110111) (2567) (1399) (577)    ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000011100000011) (3403) (1795) (703)   ;(00000000000000000000011100000011) (3403) (1795) (703)   ;(00000000000000000000010101111000) (2570) (1400) (578)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000100) (3404) (1796) (704)   ;(00000000000000000000010101111001) (2571) (1401) (579)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000101) (3405) (1797) (705)   ;(00000000000000000000010101111010) (2572) (1402) (57A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(00000000000000000000010101111011) (2573) (1403) (57B)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011100001011) (3413) (1803) (70B)   ;(10000000000000000000000001110000) (-1335326676) (-2147483536) (-7-15-15-15-15-15-90)   ;(00000000000000000000011100001101) (3415) (1805) (70D)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000011011111101) (3375) (1789) (6FD)   ;(00000000000000000000011100001011) (3413) (1803) (70B)   ;
;1704;(00000000000000000000011100001100) (3414) (1804) (70C)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011010111101) (3275) (1725) (6BD)   ;(00000000000000000000011100000010) (3402) (1794) (702)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011010111101) (3275) (1725) (6BD)   ;(00000000000000000000011100000011) (3403) (1795) (703)   ;
;1712;(00000000000000000000011100001100) (3414) (1804) (70C)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011010111101) (3275) (1725) (6BD)   ;(00000000000000000000011100000111) (3407) (1799) (707)   ;(00000000000000000000011100000100) (3404) (1796) (704)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011010111101) (3275) (1725) (6BD)   ;(00000000000000000000011100001000) (3410) (1800) (708)   ;
;1720;(00000000000000000000011100000101) (3405) (1797) (705)    ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000011011111101) (3375) (1789) (6FD)   ;(00000000000000000000011100001001) (3411) (1801) (709)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110010) (-1335326672) (-2147483534) (-7-15-15-15-15-15-8-14)   ;(00000000000000000000011100000010) (3402) (1794) (702)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110011) (-1335326671) (-2147483533) (-7-15-15-15-15-15-8-13)   ;(00000000000000000000011100000011) (3403) (1795) (703)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110100) (-1335326670) (-2147483532) (-7-15-15-15-15-15-8-12)   ;(00000000000000000000011100000100) (3404) (1796) (704)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110101) (-1335326669) (-2147483531) (-7-15-15-15-15-15-8-11)   ;(00000000000000000000011100000101) (3405) (1797) (705)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110110) (-1335326668) (-2147483530) (-7-15-15-15-15-15-8-10)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000111) (3407) (1799) (707)   ;(00000000000000000000011100000100) (3404) (1796) (704)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100001000) (3410) (1800) (708)   ;(00000000000000000000011100000101) (3405) (1797) (705)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100001001) (3411) (1801) (709)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000010) (3402) (1794) (702)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100000011) (3403) (1795) (703)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110001) (-1335326673) (-2147483535) (-7-15-15-15-15-15-8-15)   ;(00000000000000000000011100001101) (3415) (1805) (70D)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100001010) (3412) (1802) (70A)   ;(00000000000000000000011100001101) (3415) (1805) (70D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011100001011) (3413) (1803) (70B)   ;(10000000000000000000000001110000) (-1335326676) (-2147483536) (-7-15-15-15-15-15-90)   ;
;1776;(00000000000000000000011100001101) (3415) (1805) (70D)    ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011011111101) (3375) (1789) (6FD)   ;(00000000000000000000011100001011) (3413) (1803) (70B)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000001110001) (-1335326673) (-2147483535) (-7-15-15-15-15-15-8-15)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011100001010) (3412) (1802) (70A)   ;(00000000000000000000011100001100) (3414) (1804) (70C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;(00000000000000000000011100000001) (3401) (1793) (701)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000000000000101) (5) (5) (05)   ;
;1808;(10000000000000000000000011100001) (-1335326493) (-2147483423) (-7-15-15-15-15-15-1-15)    ;(00000000000000000000011110000101) (3605) (1925) (785)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011110000011) (3603) (1923) (783)   ;(00000000000000000000011110000101) (3605) (1925) (785)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000010001) (21) (17) (11)   ;
;1816;(00000000000000000000011100011011) (3433) (1819) (71B)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000011101101000) (3550) (1896) (768)   ;(00000000000000000000011110000011) (3603) (1923) (783)   ;(00000000000000000000011110000110) (3606) (1926) (786)   ;
;1824;(00000000000000000000000000010000) (20) (16) (10)    ;(00000000000000000000010101111101) (2575) (1405) (57D)   ;(00000000000000000000010110111101) (2675) (1469) (5BD)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011100110100) (3464) (1844) (734)   ;(00000000000000000000010110111110) (2676) (1470) (5BE)   ;(00000000000000000000011110000101) (3605) (1925) (785)   ;
;1832;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000011101111101) (3575) (1917) (77D)   ;(00000000000000000000010110111111) (2677) (1471) (5BF)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011101111110) (3576) (1918) (77E)   ;(00000000000000000000010111000000) (2700) (1472) (5C0)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000011101111111) (3577) (1919) (77F)   ;(00000000000000000000010111000001) (2701) (1473) (5C1)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000011110000100) (3604) (1924) (784)   ;(10000000000000000000000011100000) (-1335326496) (-2147483424) (-7-15-15-15-15-15-20)   ;(00000000000000000000011110000110) (3606) (1926) (786)   ;
;1848;(00000000000000000000000000001101) (15) (13) (0D)    ;(00000000000000000000011101111000) (3570) (1912) (778)   ;(00000000000000000000011110000100) (3604) (1924) (784)   ;(00000000000000000000011110000101) (3605) (1925) (785)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011101001000) (3510) (1864) (748)   ;(00000000000000000000011101111101) (3575) (1917) (77D)   ;(00000000000000000000011110000000) (3600) (1920) (780)   ;
;1856;(00000000000000000000000000001110) (16) (14) (0E)    ;(00000000000000000000011101001000) (3510) (1864) (748)   ;(00000000000000000000011101111110) (3576) (1918) (77E)   ;(00000000000000000000011110000001) (3601) (1921) (781)   ;(00000000000000000000000000001101) (15) (13) (0D)   ;(00000000000000000000011101111000) (3570) (1912) (778)   ;(00000000000000000000011101111111) (3577) (1919) (77F)   ;(00000000000000000000011110000010) (3602) (1922) (782)   ;
;1864;(00000000000000000000000000000101) (5) (5) (05)    ;(10000000000000000000000011100010) (-1335326492) (-2147483422) (-7-15-15-15-15-15-1-14)   ;(00000000000000000000011101111101) (3575) (1917) (77D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(10000000000000000000000011100011) (-1335326491) (-2147483421) (-7-15-15-15-15-15-1-13)   ;(00000000000000000000011101111110) (3576) (1918) (77E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000101) (5) (5) (05)    ;(10000000000000000000000011100100) (-1335326490) (-2147483420) (-7-15-15-15-15-15-1-12)   ;(00000000000000000000011101111111) (3577) (1919) (77F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011110000000) (3600) (1920) (780)   ;(00000000000000000000011101111101) (3575) (1917) (77D)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000101) (5) (5) (05)    ;(00000000000000000000011110000001) (3601) (1921) (781)   ;(00000000000000000000011101111110) (3576) (1918) (77E)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011110000010) (3602) (1922) (782)   ;(00000000000000000000011101111111) (3577) (1919) (77F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000101) (5) (5) (05)    ;(10000000000000000000000011100001) (-1335326493) (-2147483423) (-7-15-15-15-15-15-1-15)   ;(00000000000000000000011110000110) (3606) (1926) (786)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011110000011) (3603) (1923) (783)   ;(00000000000000000000011110000110) (3606) (1926) (786)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000110) (6) (6) (06)    ;(00000000000000000000011110000100) (3604) (1924) (784)   ;(10000000000000000000000011100000) (-1335326496) (-2147483424) (-7-15-15-15-15-15-20)   ;(00000000000000000000011110000110) (3606) (1926) (786)   ;(00000000000000000000000000001110) (16) (14) (0E)   ;(00000000000000000000011101111000) (3570) (1912) (778)   ;(00000000000000000000011110000100) (3604) (1924) (784)   ;(00000000000000000000011110000101) (3605) (1925) (785)   ;
;1904;(00000000000000000000000000000101) (5) (5) (05)    ;(10000000000000000000000011100001) (-1335326493) (-2147483423) (-7-15-15-15-15-15-1-15)   ;(00000000000000000000011110000101) (3605) (1925) (785)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000011110000011) (3603) (1923) (783)   ;(00000000000000000000011110000101) (3605) (1925) (785)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000010001) (21) (17) (11)    ;(00000000000000000000011101111100) (3574) (1916) (77C)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|ps2_keyboard:u65|scancode2ascii:u2|altsyncram:WideOr6_rtl_0|altsyncram_bjv:auto_generated|ALTSYNCRAM                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1111110) (176) (126) (7E)    ;(0000000) (0) (0) (00)   ;(1111110) (176) (126) (7E)   ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;
;8;(1111110) (176) (126) (7E)    ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(0001001) (11) (9) (09)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;16;(1111110) (176) (126) (7E)    ;(0000000) (0) (0) (00)   ;(0000000) (0) (0) (00)   ;(1111110) (176) (126) (7E)   ;(0000000) (0) (0) (00)   ;(1010001) (121) (81) (51)   ;(0100001) (41) (33) (21)   ;(1111110) (176) (126) (7E)   ;
;24;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1011010) (132) (90) (5A)   ;(1010011) (123) (83) (53)   ;(1000001) (101) (65) (41)   ;(1010111) (127) (87) (57)   ;(1000000) (100) (64) (40)   ;(1111110) (176) (126) (7E)   ;
;32;(1111110) (176) (126) (7E)    ;(1000011) (103) (67) (43)   ;(1011000) (130) (88) (58)   ;(1000100) (104) (68) (44)   ;(1000101) (105) (69) (45)   ;(0100100) (44) (36) (24)   ;(0100011) (43) (35) (23)   ;(1111110) (176) (126) (7E)   ;
;40;(1111110) (176) (126) (7E)    ;(0100000) (40) (32) (20)   ;(1010110) (126) (86) (56)   ;(1000110) (106) (70) (46)   ;(1010100) (124) (84) (54)   ;(1010010) (122) (82) (52)   ;(0100101) (45) (37) (25)   ;(1111110) (176) (126) (7E)   ;
;48;(1111110) (176) (126) (7E)    ;(1001110) (116) (78) (4E)   ;(1000010) (102) (66) (42)   ;(1001000) (110) (72) (48)   ;(1000111) (107) (71) (47)   ;(1011001) (131) (89) (59)   ;(1011110) (136) (94) (5E)   ;(1111110) (176) (126) (7E)   ;
;56;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1001101) (115) (77) (4D)   ;(1001010) (112) (74) (4A)   ;(1010101) (125) (85) (55)   ;(0100110) (46) (38) (26)   ;(0101010) (52) (42) (2A)   ;(1111110) (176) (126) (7E)   ;
;64;(1111110) (176) (126) (7E)    ;(0111100) (74) (60) (3C)   ;(1001011) (113) (75) (4B)   ;(1001001) (111) (73) (49)   ;(1001111) (117) (79) (4F)   ;(0101001) (51) (41) (29)   ;(0101000) (50) (40) (28)   ;(1111110) (176) (126) (7E)   ;
;72;(1111110) (176) (126) (7E)    ;(0111110) (76) (62) (3E)   ;(0111111) (77) (63) (3F)   ;(1001100) (114) (76) (4C)   ;(0111010) (72) (58) (3A)   ;(1010000) (120) (80) (50)   ;(1011111) (137) (95) (5F)   ;(1111110) (176) (126) (7E)   ;
;80;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(0100010) (42) (34) (22)   ;(1111110) (176) (126) (7E)   ;(1111011) (173) (123) (7B)   ;(0101011) (53) (43) (2B)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;88;(0000000) (0) (0) (00)    ;(0000000) (0) (0) (00)   ;(0001101) (15) (13) (0D)   ;(1111101) (175) (125) (7D)   ;(1111110) (176) (126) (7E)   ;(1111100) (174) (124) (7C)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;96;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(0001000) (10) (8) (08)   ;(1111110) (176) (126) (7E)   ;
;104;(1111110) (176) (126) (7E)    ;(0110001) (61) (49) (31)   ;(1111110) (176) (126) (7E)   ;(0110100) (64) (52) (34)   ;(0110111) (67) (55) (37)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;112;(0110000) (60) (48) (30)    ;(0101110) (56) (46) (2E)   ;(0110010) (62) (50) (32)   ;(0110101) (65) (53) (35)   ;(0110110) (66) (54) (36)   ;(0111000) (70) (56) (38)   ;(0011011) (33) (27) (1B)   ;(0000000) (0) (0) (00)   ;
;120;(0000000) (0) (0) (00)    ;(0101011) (53) (43) (2B)   ;(0110011) (63) (51) (33)   ;(0101101) (55) (45) (2D)   ;(0101010) (52) (42) (2A)   ;(0111001) (71) (57) (39)   ;(0000000) (0) (0) (00)   ;(1111110) (176) (126) (7E)   ;
;128;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(0000000) (0) (0) (00)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;136;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;144;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;152;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;160;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;168;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;176;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;184;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;192;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;200;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;208;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;216;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;224;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;232;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;240;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;
;248;(1111110) (176) (126) (7E)    ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;(1111110) (176) (126) (7E)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 39          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 39          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 78          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 24          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 9           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]                                                                                                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                                                                                          ;                            ; DSPMULT_X44_Y22_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4                                                                                                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                                                                                          ;                            ; DSPMULT_X44_Y21_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6                                                                                                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mult:u18|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                                                                                          ;                            ; DSPMULT_X44_Y20_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]                                                                                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                                                                                  ;                            ; DSPMULT_X22_Y40_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4                                                                                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                                                                                  ;                            ; DSPMULT_X22_Y42_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6                                                                                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    usb:u96|mult:u13|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                                                                                  ;                            ; DSPMULT_X22_Y39_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y28_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y27_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y29_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y22_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y23_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y21_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult2|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y24_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult1|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y25_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u124|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_mj74:auto_generated|ded_mult_ag91:ded_mult3|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X22_Y26_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X93_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X93_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X93_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X93_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 28,063 / 342,891 ( 8 % ) ;
; C16 interconnects     ; 737 / 10,120 ( 7 % )     ;
; C4 interconnects      ; 14,362 / 209,544 ( 7 % ) ;
; Direct links          ; 4,480 / 342,891 ( 1 % )  ;
; Global clocks         ; 10 / 20 ( 50 % )         ;
; Local interconnects   ; 8,347 / 119,088 ( 7 % )  ;
; R24 interconnects     ; 912 / 9,963 ( 9 % )      ;
; R4 interconnects      ; 18,001 / 289,782 ( 6 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.38) ; Number of LABs  (Total = 1474) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 73                             ;
; 2                                           ; 63                             ;
; 3                                           ; 37                             ;
; 4                                           ; 28                             ;
; 5                                           ; 15                             ;
; 6                                           ; 28                             ;
; 7                                           ; 12                             ;
; 8                                           ; 36                             ;
; 9                                           ; 92                             ;
; 10                                          ; 42                             ;
; 11                                          ; 39                             ;
; 12                                          ; 41                             ;
; 13                                          ; 63                             ;
; 14                                          ; 90                             ;
; 15                                          ; 77                             ;
; 16                                          ; 738                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.79) ; Number of LABs  (Total = 1474) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 136                            ;
; 1 Clock                            ; 1160                           ;
; 1 Clock enable                     ; 836                            ;
; 1 Sync. clear                      ; 152                            ;
; 1 Sync. load                       ; 151                            ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 136                            ;
; 2 Clocks                           ; 71                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.62) ; Number of LABs  (Total = 1474) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 4                              ;
; 1                                            ; 22                             ;
; 2                                            ; 62                             ;
; 3                                            ; 20                             ;
; 4                                            ; 46                             ;
; 5                                            ; 16                             ;
; 6                                            ; 31                             ;
; 7                                            ; 5                              ;
; 8                                            ; 25                             ;
; 9                                            ; 13                             ;
; 10                                           ; 19                             ;
; 11                                           ; 16                             ;
; 12                                           ; 32                             ;
; 13                                           ; 30                             ;
; 14                                           ; 30                             ;
; 15                                           ; 16                             ;
; 16                                           ; 175                            ;
; 17                                           ; 26                             ;
; 18                                           ; 69                             ;
; 19                                           ; 24                             ;
; 20                                           ; 53                             ;
; 21                                           ; 42                             ;
; 22                                           ; 43                             ;
; 23                                           ; 61                             ;
; 24                                           ; 55                             ;
; 25                                           ; 58                             ;
; 26                                           ; 65                             ;
; 27                                           ; 64                             ;
; 28                                           ; 75                             ;
; 29                                           ; 47                             ;
; 30                                           ; 42                             ;
; 31                                           ; 44                             ;
; 32                                           ; 144                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.34) ; Number of LABs  (Total = 1474) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 132                            ;
; 2                                               ; 96                             ;
; 3                                               ; 72                             ;
; 4                                               ; 83                             ;
; 5                                               ; 61                             ;
; 6                                               ; 90                             ;
; 7                                               ; 72                             ;
; 8                                               ; 137                            ;
; 9                                               ; 133                            ;
; 10                                              ; 117                            ;
; 11                                              ; 81                             ;
; 12                                              ; 85                             ;
; 13                                              ; 72                             ;
; 14                                              ; 72                             ;
; 15                                              ; 31                             ;
; 16                                              ; 110                            ;
; 17                                              ; 11                             ;
; 18                                              ; 3                              ;
; 19                                              ; 0                              ;
; 20                                              ; 1                              ;
; 21                                              ; 3                              ;
; 22                                              ; 1                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 2                              ;
; 31                                              ; 2                              ;
; 32                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 15.94) ; Number of LABs  (Total = 1474) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 5                              ;
; 2                                            ; 55                             ;
; 3                                            ; 68                             ;
; 4                                            ; 76                             ;
; 5                                            ; 41                             ;
; 6                                            ; 44                             ;
; 7                                            ; 58                             ;
; 8                                            ; 55                             ;
; 9                                            ; 39                             ;
; 10                                           ; 53                             ;
; 11                                           ; 54                             ;
; 12                                           ; 59                             ;
; 13                                           ; 65                             ;
; 14                                           ; 66                             ;
; 15                                           ; 41                             ;
; 16                                           ; 36                             ;
; 17                                           ; 47                             ;
; 18                                           ; 36                             ;
; 19                                           ; 63                             ;
; 20                                           ; 63                             ;
; 21                                           ; 44                             ;
; 22                                           ; 31                             ;
; 23                                           ; 26                             ;
; 24                                           ; 28                             ;
; 25                                           ; 28                             ;
; 26                                           ; 28                             ;
; 27                                           ; 32                             ;
; 28                                           ; 27                             ;
; 29                                           ; 30                             ;
; 30                                           ; 37                             ;
; 31                                           ; 23                             ;
; 32                                           ; 21                             ;
; 33                                           ; 23                             ;
; 34                                           ; 17                             ;
; 35                                           ; 29                             ;
; 36                                           ; 17                             ;
; 37                                           ; 6                              ;
; 38                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 50 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 50 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 328          ; 0            ; 328          ; 0            ; 0            ; 332       ; 328          ; 0            ; 332       ; 332       ; 0            ; 50           ; 0            ; 0            ; 147          ; 0            ; 50           ; 147          ; 0            ; 0            ; 34           ; 50           ; 0            ; 0            ; 0            ; 0            ; 0            ; 332       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 332          ; 4            ; 332          ; 332          ; 0         ; 4            ; 332          ; 0         ; 0         ; 332          ; 282          ; 332          ; 332          ; 185          ; 332          ; 282          ; 185          ; 332          ; 332          ; 298          ; 282          ; 332          ; 332          ; 332          ; 332          ; 332          ; 0         ; 332          ; 332          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_RED[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_GREEN[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RD_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_WR_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OSC_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                             ;
+-----------------------------------+-----------------------------------+-------------------+
; Source Clock(s)                   ; Destination Clock(s)              ; Delay Added in ns ;
+-----------------------------------+-----------------------------------+-------------------+
; u1|u1|altpll_component|pll|clk[0] ; u1|u1|altpll_component|pll|clk[0] ; 84.3              ;
; OSC_50                            ; OSC_50                            ; 10.3              ;
; u1|u1|altpll_component|pll|clk[2] ; u1|u1|altpll_component|pll|clk[2] ; 2.2               ;
+-----------------------------------+-----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; out_port:u150|synchronizer:u2|out[2]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[2]                                                                                                                                                                                                                                                            ; 3.375             ;
; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_q[1]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[1]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[1]                                                                                                                                                                                                                                                            ; 3.317             ;
; spi:u147|spi_master:spi_impl|data_q[2]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_q[3]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[3]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[3]                                                                                                                                                                                                                                                            ; 3.317             ;
; spi:u147|spi_master:spi_impl|data_q[3]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_q[4]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[4]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[4]                                                                                                                                                                                                                                                            ; 3.317             ;
; spi:u147|spi_master:spi_impl|data_q[4]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_q[5]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[5]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[5]                                                                                                                                                                                                                                                            ; 3.317             ;
; spi:u147|spi_master:spi_impl|data_q[5]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_q[6]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[6]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[6]                                                                                                                                                                                                                                                            ; 3.317             ;
; spi:u147|spi_master:spi_impl|data_q[6]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_q[7]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[7]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[7]                                                                                                                                                                                                                                                            ; 3.317             ;
; spi:u147|spi_master:spi_impl|state_q.IDLE                                                                                                                                                                                                                                    ; spi:u147|spi_master:spi_impl|data_q[1]                                                                                                                                                                                                                                                            ; 3.317             ;
; out_port:u150|synchronizer:u2|out[0]                                                                                                                                                                                                                                         ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 3.039             ;
; spi:u147|start                                                                                                                                                                                                                                                               ; spi:u147|spi_master:spi_impl|state_q.WAIT_HALF                                                                                                                                                                                                                                                    ; 2.601             ;
; synchronizer:u3|out[0]                                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|new_data_q                                                                                                                                                                                                                                                           ; 2.244             ;
; spi:u147|spi_master:spi_impl|data_q[1]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_out_q[1]                                                                                                                                                                                                                                                        ; 1.285             ;
; spi:u147|spi_master:spi_impl|data_q[7]                                                                                                                                                                                                                                       ; spi:u147|spi_master:spi_impl|data_out_q[7]                                                                                                                                                                                                                                                        ; 1.285             ;
; GPIO[4]                                                                                                                                                                                                                                                                      ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 1.118             ;
; spi:u147|spi_master:spi_impl|sck_q[8]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[7]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[6]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[5]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[4]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[3]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[2]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|state_q.TRANSFER                                                                                                                                                                                                                                ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[9]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[0]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|sck_q[1]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|data_q[0]                                                                                                                                                                                                                                                            ; 0.837             ;
; spi:u147|spi_master:spi_impl|ctr_q[2]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|state_q.WAIT_HALF                                                                                                                                                                                                                                                    ; 0.752             ;
; spi:u147|spi_master:spi_impl|ctr_q[1]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|state_q.WAIT_HALF                                                                                                                                                                                                                                                    ; 0.752             ;
; spi:u147|spi_master:spi_impl|ctr_q[0]                                                                                                                                                                                                                                        ; spi:u147|spi_master:spi_impl|state_q.WAIT_HALF                                                                                                                                                                                                                                                    ; 0.752             ;
; spi:u147|spi_master:spi_impl|state_q.WAIT_HALF                                                                                                                                                                                                                               ; spi:u147|spi_master:spi_impl|state_q.IDLE                                                                                                                                                                                                                                                         ; 0.433             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[1] ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.301             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[0] ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.301             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[2] ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.301             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[0]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a0~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[3]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a3~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[2]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a2~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[1]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a1~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[7]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a7~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[6]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[5]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a5~porta_datain_reg0                                                                                                                   ; 0.267             ;
; ps2_keyboard:u65|ps2_serial:u3|buf_in[4]                                                                                                                                                                                                                                     ; ps2_keyboard:u65|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_e931:auto_generated|a_dpfifo_1131:dpfifo|altsyncram_tmb1:FIFOram|ram_block1a4~porta_datain_reg0                                                                                                                   ; 0.267             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_unbburst_ctrl_de_fft_130:ccc|a_ram_data_in_bus_x[127]                                                                                                                              ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ram_block1a31~porta_datain_reg0                              ; 0.262             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_unbburst_ctrl_de_fft_130:ccc|a_ram_data_in_bus_x[52]                                                                                                                               ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ram_block1a20~porta_datain_reg0                              ; 0.262             ;
; serial_receive:u116|uart_data[3]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a3~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[2]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a2~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[1]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a1~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[0]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a0~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[4]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a4~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[5]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a5~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[6]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                                                         ; 0.262             ;
; serial_receive:u116|uart_data[7]                                                                                                                                                                                                                                             ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_datain_reg0                                                                                                                         ; 0.262             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_unbburst_ctrl_de_fft_130:ccc|a_ram_data_in_bus_y[101]                                                                                                                              ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ram_block1a5~porta_datain_reg0                               ; 0.262             ;
; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_unbburst_ctrl_de_fft_130:ccc|a_ram_data_in_bus_y[49]                                                                                                                               ; fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_qnu3:auto_generated|ram_block1a17~porta_datain_reg0                              ; 0.262             ;
; spi:u147|state.state_idle                                                                                                                                                                                                                                                    ; spi:u147|start                                                                                                                                                                                                                                                                                    ; 0.260             ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|avalon_address[0]                                                                                                                                                                                                              ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~porta_address_reg0                             ; 0.245             ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|avalon_address[1]                                                                                                                                                                                                              ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~porta_address_reg0                             ; 0.245             ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|avalon_address[2]                                                                                                                                                                                                              ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~porta_address_reg0                             ; 0.245             ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|avalon_address[3]                                                                                                                                                                                                              ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~porta_address_reg0                             ; 0.245             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.245             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.245             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.242             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.242             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.242             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.242             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.242             ;
; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                                                                                                                        ; serial_receive:u116|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_qg31:auto_generated|a_dpfifo_d831:dpfifo|altsyncram_2qm1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                        ; 0.242             ;
; vga:u86|phase[2]                                                                                                                                                                                                                                                             ; vga:u86|SRAM_WE_N                                                                                                                                                                                                                                                                                 ; 0.239             ;
; out_port:u127|synchronizer:u2|out[0]                                                                                                                                                                                                                                         ; camera:u124|camera_x_latched[0]                                                                                                                                                                                                                                                                   ; 0.235             ;
; control:u152|state.state_and2                                                                                                                                                                                                                                                ; control:u152|state.state_and3                                                                                                                                                                                                                                                                     ; 0.212             ;
; register:u11|data_out[2]                                                                                                                                                                                                                                                     ; control:u152|state.state_cpta1                                                                                                                                                                                                                                                                    ; 0.210             ;
; camera:u124|state.state_frame_record3                                                                                                                                                                                                                                        ; camera:u124|YCbCr2RGB:cnv|oDVAL_d[0]                                                                                                                                                                                                                                                              ; 0.196             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                      ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ram_block1a19~porta_address_reg0                                                                                                                                     ; 0.190             ;
; control:u152|state.state_blt5                                                                                                                                                                                                                                                ; control:u152|state.state_fetch1                                                                                                                                                                                                                                                                   ; 0.180             ;
; pwm:u142|state.state_response                                                                                                                                                                                                                                                ; pwm:u142|pwm_response                                                                                                                                                                                                                                                                             ; 0.179             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                      ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ram_block1a19~porta_address_reg0                                                                                                                                     ; 0.170             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                      ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ram_block1a19~porta_address_reg0                                                                                                                                     ; 0.170             ;
; camera:u124|state.state_frame_halfdone                                                                                                                                                                                                                                       ; camera:u124|halfdone                                                                                                                                                                                                                                                                              ; 0.168             ;
; camera:u124|state.state_frame_record4                                                                                                                                                                                                                                        ; camera:u124|state.state_frame_record5                                                                                                                                                                                                                                                             ; 0.168             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                     ; 0.167             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                         ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                              ; 0.167             ;
; vga:u86|cpu_address_x[9]                                                                                                                                                                                                                                                     ; vga:u86|cpu_address_x[9]                                                                                                                                                                                                                                                                          ; 0.167             ;
; vga:u86|cpu_address_y[9]                                                                                                                                                                                                                                                     ; vga:u86|cpu_address_y[9]                                                                                                                                                                                                                                                                          ; 0.167             ;
; camera:u124|cpu_state.cpu_state_idle                                                                                                                                                                                                                                         ; camera:u124|cpu_state.cpu_state_start                                                                                                                                                                                                                                                             ; 0.167             ;
; pwm:u142|state.state_write                                                                                                                                                                                                                                                   ; pwm:u142|state.state_response                                                                                                                                                                                                                                                                     ; 0.167             ;
; camera:u124|YCbCr2RGB:cnv|oGreen[8]                                                                                                                                                                                                                                          ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ram_block1a8~porta_datain_reg0                                                                                                                                       ; 0.166             ;
; camera:u124|camera_abs_x_pos[8]                                                                                                                                                                                                                                              ; camera:u124|camera_abs_x_pos[8]                                                                                                                                                                                                                                                                   ; 0.166             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                      ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ram_block1a19~porta_address_reg0                                                                                                                                     ; 0.164             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                      ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|altsyncram_ikm1:FIFOram|ram_block1a19~porta_address_reg0                                                                                                                                     ; 0.164             ;
; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[1]                                                                                                                                    ; sd:u109|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~portb_address_reg0                             ; 0.161             ;
; camera:u124|state.state_frame_done                                                                                                                                                                                                                                           ; camera:u124|state.state_idle                                                                                                                                                                                                                                                                      ; 0.157             ;
; spi:u147|state.state_done                                                                                                                                                                                                                                                    ; spi:u147|state.state_idle                                                                                                                                                                                                                                                                         ; 0.157             ;
; vga:u86|phase[3]                                                                                                                                                                                                                                                             ; vga:u86|phase[0]                                                                                                                                                                                                                                                                                  ; 0.156             ;
; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state|b_full                                                                                                                                          ; camera:u124|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_2e31:auto_generated|a_dpfifo_l531:dpfifo|a_fefifo_c6e:fifo_state|b_non_empty                                                                                                                                                          ; 0.152             ;
; synchronizer:u4|out[0]                                                                                                                                                                                                                                                       ; camera:u124|YCbCr2RGB:cnv|oRed[7]                                                                                                                                                                                                                                                                 ; 0.144             ;
; camera:u124|cpu_state.cpu_state_reset                                                                                                                                                                                                                                        ; camera:u124|cpu_state.cpu_state_idle                                                                                                                                                                                                                                                              ; 0.143             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clocks:u1|pll:u1|altpll:altpll_component|pll" as Cyclone IV E PLL type File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 921
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clocks:u1|pll:u1|altpll:altpll_component|_clk0 port File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 921
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for clocks:u1|pll:u1|altpll:altpll_component|_clk2 port File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 915
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_3tdp_rom_fft_130:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_gu72:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity YPHP7743
        Info (332166): set_disable_timing [get_cells -hierarchical VVYU6267_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_1]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_2]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_3]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_4]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_5]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_6]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BVXN3148_0]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u1|u1|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u1|u1|altpll_component|pll|clk[0]} {u1|u1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u1|u1|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u1|u1|altpll_component|pll|clk[2]} {u1|u1|altpll_component|pll|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clocks:u1|clock_slow[3] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lcd:u59|lcd_response is being clocked by clocks:u1|clock_slow[3]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       OSC_50
    Info (332111):   10.000 u1|u1|altpll_component|pll|clk[0]
    Info (332111):   40.000 u1|u1|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node clocks:u1|pll:u1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1) File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 540
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clocks:u1|pll:u1|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1) File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 540
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node OSC_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DRAM_CLK~output File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 67
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clocks:u1|clock_slow[3]  File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/clocks.v Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clocks:u1|clock_slow[3]~10 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/clocks.v Line: 32
Info (176353): Automatically promoted node spi:u147|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7  File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 845
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7~0 File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 845
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|BVXN3148_0  File: c:/vapps/intelfpga_lite/20.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 957
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node synchronizer:u5|out[0]  File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/synchronizer.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node i2c_config:u77|i2c_video_done File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/i2c_config.v Line: 19
        Info (176357): Destination node serial_send:u120|UART_TXD File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/serial_send.v Line: 17
        Info (176357): Destination node fft:u131|have_data File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/fft.v Line: 64
        Info (176357): Destination node fft:u131|force_reset File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/fft.v Line: 84
        Info (176357): Destination node sd:u109|buffer_dirty File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/sd.v Line: 64
        Info (176357): Destination node sd:u109|buffer_valid File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/sd.v Line: 62
        Info (176357): Destination node i2c_config:u77|i2c_audio_done File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/i2c_config.v Line: 18
        Info (176357): Destination node i2c_config:u77|sclk File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/i2c_config.v Line: 21
        Info (176357): Destination node serial_send:u120|shift_reg[0] File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/serial_send.v Line: 53
        Info (176357): Destination node usb:u96|out_port:u53|register:u1|data_out[0] File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/register.v Line: 13
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node fft:u131|reset_n  File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/fft.v Line: 106
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|master_sink_ena File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_si_de_so_b_fft_130.vhd Line: 1890
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer|rdy_for_next_block File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_in_write_sgl_fft_130.vhd Line: 508
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer|disable_wr File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_in_write_sgl_fft_130.vhd Line: 47
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|sdetd.DISABLE File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_bfp_o_fft_130.vhd Line: 96
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|sdetd.ENABLE File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_bfp_o_fft_130.vhd Line: 96
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer|burst_count_en File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_in_write_sgl_fft_130.vhd Line: 97
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|sdetd.BLOCK_READY File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_bfp_o_fft_130.vhd Line: 96
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|en_i File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_lpprdadgen_fft_130.vhd Line: 62
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|data_val_i File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_lpp_serial_fft_130.vhd Line: 137
        Info (176357): Destination node fft:u131|fft_core:core|asj_fft_si_de_so_b_fft_130:asj_fft_si_de_so_b_fft_130_inst|asj_fft_wrengen_fft_130:sel_we|lpp_c_i File: /windat.V2/Desktop/chessToy/chessToy/fft-library/asj_fft_wrengen_fft_130.vhd Line: 373
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
    Extra Info (176218): Packed 100 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 100 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OSC2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OSC3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:19
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:48
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X34_Y12 to location X45_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during the Fitter is 17.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 125 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 23
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 37
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 52
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 68
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 72
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 78
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169178): Pin SD_CLK uses I/O standard 3.3-V LVTTL at AE13 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 80
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169178): Pin OSC_50 uses I/O standard 3.3-V LVTTL at Y2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 6
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at E7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at D7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at D6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at F7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 40
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at E8 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at A7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at D8 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at C7 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 39
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 32
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 82
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 28
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6 File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 29
Warning (169064): Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 79
    Info (169065): Pin SD_CLK has a permanently enabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 80
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[2] has a permanently enabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[5] has a permanently enabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[6] has a permanently enabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
    Info (169065): Pin GPIO[7] has a permanently enabled output enable File: //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.v Line: 85
Info (144001): Generated suppressed messages file //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 198 warnings
    Info: Peak virtual memory: 6494 megabytes
    Info: Processing ended: Thu Mar 21 15:43:34 2024
    Info: Elapsed time: 00:02:21
    Info: Total CPU time (on all processors): 00:01:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in //engin-labs.m.storage.umich.edu/strmark/windat.V2/Desktop/chessToy/chessToy/top.fit.smsg.


