{ "models": { "ILA": "m0", "VERILOG": "m1" },
  "state mapping": {
    "s_axi_rid": "s_axi_rid",
    "s_axi_rdata": "s_axi_rdata",
    "s_axi_rresp": "s_axi_rresp",
    "s_axi_rlast": "s_axi_rlast",
    "s_axi_rvalid": "s_axi_rvalid",
    "s_axi_arready": "s_axi_arready",
    "tx_ractive": "m0.tx_ractive == m1.read_active",
    "tx_arlen": "m0.tx_arlen == m1.axi_arlen",
    "tx_arsize": "m0.tx_arsize == m1.axi_arsize",
    "tx_arburst": "m0.tx_arburst == m1.axi_arburst",
    "tx_araddr": "m0.tx_araddr == m1.axi_araddr"
  },
  "interface mapping": {
    "s_axi_arid": "s_axi_arid",
    "s_axi_araddr": "s_axi_araddr",
    "s_axi_arlen": "s_axi_arlen",
    "s_axi_arsize": "s_axi_arsize",
    "s_axi_arburst": "s_axi_arburst",
    "s_axi_arvalid": "s_axi_arvalid",
    "s_axi_rready": "s_axi_rready",
    "s_axi_aresetn": "s_axi_aresetn",
    "s_axi_aclk": "**CLOCK**"
  },
  "mapping control": [ "m0.read_valid == m1.rr_return_access", "m0.read_data_7_0 == m1.rr_return_data[7:0]",
    "m0.read_data_15_0 == m1.rr_return_data[15:0]", "m0.read_data_31_0 == m1.rr_return_data[31:0]",
    "m0.read_resp == {m1.rr_timeout_access, 1'b0}" 
  ]
}