m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/simulation/modelsim
vprogram_counter
Z1 !s110 1598552633
!i10b 1
!s100 jzG;F?=l7I]]Z^_jBB``90
ISjSEaYiV60><jRQOaBEI@2
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1598552601
8C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter.v
FC:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter.v
L0 11
Z3 OV;L;10.5b;63
r1
!s85 0
31
Z4 !s108 1598552633.000000
!s107 C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico|C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter.v|
!i113 1
Z5 o-vlog01compat -work work
Z6 !s92 -vlog01compat -work work +incdir+C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico
Z7 tCvgOpt 0
vprogram_counter_tb
R1
!i10b 1
!s100 `Jl4OIY1Jah[2Q1JeXAcD1
IP32[lHBGHcZ:cOVibO_>j3
R2
R0
w1598551874
8C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter_tb.v
FC:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter_tb.v
L0 4
R3
r1
!s85 0
31
R4
!s107 C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter_tb.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico|C:/Users/tiago/Documents/Mestrado/FPGA/Projetos/MIPS_ciclo_unico/program_counter_tb.v|
!i113 1
R5
R6
R7
