`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 07.06.2025 23:31:02
// Design Name: 
// Module Name: BIST_logic_TB
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module BIST_logic_TB();


    reg HS_CLK;
    reg nHS_CLK;
    reg LS_CLK;
    reg CE;
    reg RESET;
    
    
endmodule
