TimeQuest Timing Analyzer report for ddl_ctrlr
Wed May 07 16:22:25 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  50.0%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Wed May 07 16:22:23 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; altera_reserved_tck                      ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { altera_reserved_tck }               ;
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 87.12 MHz  ; 87.12 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 102.15 MHz ; 102.15 MHz      ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 126.74 MHz ; 126.74 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 243.31 MHz ; 243.31 MHz      ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 337.95 MHz ; 337.95 MHz      ; inst85                                   ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.070  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 3.938  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 4.705  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.489  ; 0.000         ;
; inst85                                   ; 22.041 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.474  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 6.543  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.897  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 9.776  ; 0.000         ;
; inst85                                   ; 11.293 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.777  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.859  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.867  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.455  ; 0.000         ;
; inst85                                   ; 13.046 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.088 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                      ; 97.778 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.747 ; 5.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.747 ; 5.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.812 ; 4.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.474 ; 4.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.486 ; 4.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.902 ; 4.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.962 ; 4.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.855 ; 4.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.900 ; 4.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.953 ; 4.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.873 ; 4.873 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.968 ; 4.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.914 ; 4.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.470 ; 5.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 6.100 ; 6.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 5.687 ; 5.687 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 5.648 ; 5.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 5.963 ; 5.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.648 ; 5.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.377 ; 5.377 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 5.505 ; 5.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.090 ; 6.090 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.100 ; 6.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 5.988 ; 5.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 5.951 ; 5.951 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 5.988 ; 5.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 5.500 ; 5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 5.822 ; 5.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 5.795 ; 5.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.101 ; 7.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.399 ; 6.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 7.101 ; 7.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.847 ; 6.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.673 ; 6.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.258 ; 5.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 4.939 ; 4.939 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.605 ; 5.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.795 ; 5.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 6.426 ; 6.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.962 ; 5.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.178 ; 8.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.441 ; 5.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.796 ; 5.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.872 ; 6.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.076 ; 6.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 7.747 ; 7.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.110 ; 5.110 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 8.178 ; 8.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.421 ; 5.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.662 ; 5.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 4.582 ; 4.582 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.909 ; 5.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 5.540 ; 5.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 7.146 ; 7.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.123 ; 5.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.502 ; 7.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.274 ; 5.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 6.015 ; 6.015 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.238 ; 5.238 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 7.307 ; 7.307 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.087 ; 5.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.717 ; 6.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.162 ; 5.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 8.105 ; 8.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 4.786 ; 4.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.403 ; 5.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 4.991 ; 4.991 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 6.629 ; 6.629 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 6.267 ; 6.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.287 ; 5.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 6.153 ; 6.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 6.995 ; 6.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 4.666 ; 4.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.776 ; 6.776 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 8.601 ; 8.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.445 ; 7.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.250 ; 8.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.213 ; 8.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.250 ; 8.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.762 ; 7.762 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.084 ; 8.084 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.057 ; 8.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.067 ; 5.067 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.432 ; 8.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 7.493 ; 7.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.704 ; 7.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 8.035 ; 8.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 8.432 ; 8.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.193 ; 7.193 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 4.892 ; 4.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.710 ; 1.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.939 ; 1.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.446 ; 2.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.690 ; 1.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 4.187 ; 4.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.817 ; 1.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.675 ; 3.675 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.838 ; 1.838 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.183 ; 2.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.353 ; 1.353 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 3.888 ; 3.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.413 ; 1.413 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 3.828 ; 3.828 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.050 ; 2.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.448 ; 4.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.885 ; 1.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.198 ; 3.198 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.752 ; 1.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 4.892 ; 4.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.766 ; 1.766 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 3.046 ; 3.046 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 1.506 ; 1.506 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 3.997 ; 3.997 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.711 ; 1.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.844 ; 2.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.254 ; 2.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 3.872 ; 3.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 3.013 ; 3.013 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.502 ; 2.502 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 3.637 ; 3.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.247 ; 4.247 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 3.380 ; 3.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.839 ; 6.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.737 ; 6.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.001 ; 7.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.638 ; 8.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 7.156 ; 7.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 5.140 ; 5.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 7.500 ; 7.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.949 ; 4.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 6.793 ; 6.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.415 ; 5.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 8.638 ; 8.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.371 ; 5.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 7.199 ; 7.199 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.707 ; 5.707 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 7.836 ; 7.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.292 ; 5.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 6.805 ; 6.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 6.190 ; 6.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 7.842 ; 7.842 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 6.706 ; 6.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 6.013 ; 6.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 7.100 ; 7.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 7.944 ; 7.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 7.356 ; 7.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 7.636 ; 7.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.189 ; 5.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.564 ; 5.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 6.205 ; 6.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.904 ; 5.904 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 7.105 ; 7.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.175 ; 5.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 6.305 ; 6.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.794 ; 5.794 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.598 ; 5.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.891 ; 5.891 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 7.636 ; 7.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.089 ; 5.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 6.158 ; 6.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.741 ; 5.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 6.871 ; 6.871 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 4.982 ; 4.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.405 ; 5.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.586 ; 4.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.945 ; 4.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.560 ; 5.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 5.008 ; 5.008 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.826 ; 1.826 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.055 ; 2.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.562 ; 2.562 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.806 ; 1.806 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 4.303 ; 4.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.933 ; 1.933 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 3.791 ; 3.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.954 ; 1.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.299 ; 2.299 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.469 ; 1.469 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 4.004 ; 4.004 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.529 ; 1.529 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 3.944 ; 3.944 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.166 ; 2.166 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 4.564 ; 4.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.001 ; 2.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 3.314 ; 3.314 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.868 ; 1.868 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.008 ; 5.008 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.882 ; 1.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 3.162 ; 3.162 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.622 ; 1.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.113 ; 4.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.827 ; 1.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.960 ; 2.960 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.370 ; 2.370 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 3.988 ; 3.988 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 3.129 ; 3.129 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 2.618 ; 2.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 3.753 ; 3.753 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 4.363 ; 4.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 3.496 ; 3.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.081 ; 5.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.828 ; 6.828 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.153 ; -4.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.426 ; -5.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.491 ; -4.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.153 ; -4.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.165 ; -4.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.581 ; -4.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.641 ; -4.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.534 ; -4.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.579 ; -4.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.632 ; -4.632 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.552 ; -4.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.647 ; -4.647 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.593 ; -4.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -5.149 ; -5.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.315 ; -4.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -4.465 ; -4.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -4.704 ; -4.704 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -4.504 ; -4.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -4.320 ; -4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -4.317 ; -4.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -4.721 ; -4.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -4.315 ; -4.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -4.680 ; -4.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -5.008 ; -5.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -5.459 ; -5.459 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -5.496 ; -5.496 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -5.008 ; -5.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -5.330 ; -5.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -5.303 ; -5.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.615 ; -4.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.938 ; -4.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -5.899 ; -5.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -5.394 ; -5.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -5.045 ; -5.045 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.742 ; -4.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.615 ; -4.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.151 ; -5.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -5.274 ; -5.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -6.105 ; -6.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.641 ; -5.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.694 ; -3.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -4.874 ; -4.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -4.849 ; -4.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -5.178 ; -5.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -4.213 ; -4.213 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -5.319 ; -5.319 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -4.231 ; -4.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -6.074 ; -6.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -4.437 ; -4.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -5.300 ; -5.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -4.260 ; -4.260 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -5.364 ; -5.364 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -4.637 ; -4.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.839 ; -4.839 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -4.613 ; -4.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.433 ; -5.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -4.620 ; -4.620 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.494 ; -5.494 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -4.424 ; -4.424 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -5.945 ; -5.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -4.055 ; -4.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.486 ; -4.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -4.126 ; -4.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.845 ; -4.845 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.446 ; -4.446 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.979 ; -4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -3.694 ; -3.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.490 ; -4.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.308 ; -4.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.208 ; -4.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.032 ; -4.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.843 ; -4.843 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -4.299 ; -4.299 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.404 ; -5.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -7.195 ; -7.195 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -7.124 ; -7.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.245 ; -6.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.696 ; -6.696 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.733 ; -6.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.245 ; -6.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -6.567 ; -6.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.540 ; -6.540 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -4.746 ; -4.746 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -5.978 ; -5.978 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.978 ; -5.978 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.184 ; -6.184 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.514 ; -6.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.924 ; -6.924 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -4.038 ; -4.038 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.052 ; -1.052 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.409 ; -1.409 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.638 ; -1.638 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.145 ; -2.145 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.389 ; -1.389 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -3.886 ; -3.886 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.516 ; -1.516 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -3.374 ; -3.374 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.537 ; -1.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.882 ; -1.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.052 ; -1.052 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -3.587 ; -3.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.112 ; -1.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -3.527 ; -3.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.749 ; -1.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -4.147 ; -4.147 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.584 ; -1.584 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.897 ; -2.897 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.451 ; -1.451 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.591 ; -4.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.465 ; -1.465 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.745 ; -2.745 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.205 ; -1.205 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -3.696 ; -3.696 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.410 ; -1.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.543 ; -2.543 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.953 ; -1.953 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -3.571 ; -3.571 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.712 ; -2.712 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.201 ; -2.201 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -3.336 ; -3.336 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -3.946 ; -3.946 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -3.079 ; -3.079 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.559 ; -3.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.553 ; -5.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.264 ; -5.264 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.628 ; -4.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -6.835 ; -6.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -4.819 ; -4.819 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -7.179 ; -7.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -4.628 ; -4.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -6.097 ; -6.097 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.034 ; -5.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -7.607 ; -7.607 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -4.768 ; -4.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -6.874 ; -6.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -5.382 ; -5.382 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -7.506 ; -7.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.965 ; -4.965 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -6.195 ; -6.195 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -5.847 ; -5.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -7.521 ; -7.521 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -6.385 ; -6.385 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -5.692 ; -5.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -6.779 ; -6.779 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -7.623 ; -7.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -7.035 ; -7.035 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.265 ; -4.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -4.868 ; -4.868 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.243 ; -5.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.884 ; -5.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.583 ; -5.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -6.784 ; -6.784 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -4.854 ; -4.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.984 ; -5.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.473 ; -5.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -5.277 ; -5.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.570 ; -5.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -7.315 ; -7.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -4.768 ; -4.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -5.837 ; -5.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.420 ; -5.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -6.550 ; -6.550 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.661 ; -4.661 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -5.084 ; -5.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -4.265 ; -4.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.624 ; -4.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -4.154 ; -4.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -1.168 ; -1.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.525 ; -1.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.754 ; -1.754 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.261 ; -2.261 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.505 ; -1.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -4.002 ; -4.002 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.632 ; -1.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -3.490 ; -3.490 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.653 ; -1.653 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.998 ; -1.998 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.168 ; -1.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -3.703 ; -3.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.228 ; -1.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -3.643 ; -3.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.865 ; -1.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -4.263 ; -4.263 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.700 ; -1.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -3.013 ; -3.013 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.567 ; -1.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.707 ; -4.707 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.581 ; -1.581 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.861 ; -2.861 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.321 ; -1.321 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -3.812 ; -3.812 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.526 ; -1.526 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.659 ; -2.659 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.069 ; -2.069 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -3.687 ; -3.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.828 ; -2.828 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -2.317 ; -2.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -3.452 ; -3.452 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -4.062 ; -4.062 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -3.195 ; -3.195 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.675 ; -3.675 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -6.491 ; -6.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 6.134  ; 6.134  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 8.389  ; 8.389  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.744  ; 8.744  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.744  ; 8.744  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.559  ; 8.559  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 6.549  ; 6.549  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.138  ; 8.138  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.839  ; 7.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.942  ; 7.942  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.220  ; 8.220  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 6.458  ; 6.458  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 7.140  ; 7.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 6.119  ; 6.119  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.308 ; 14.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.786 ; 13.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.651 ; 12.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 13.411 ; 13.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.161 ; 12.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 14.308 ; 14.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.368 ; 11.368 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.578 ; 13.578 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.592 ; 12.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.088 ; 13.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.773 ; 13.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.676 ; 12.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.940 ; 11.940 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 13.598 ; 13.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 12.085 ; 12.085 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.999 ; 12.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.245 ; 11.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 13.522 ; 13.522 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 11.318 ; 11.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 11.054 ; 11.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 11.317 ; 11.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.666 ; 11.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.727 ; 11.727 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.967 ; 12.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 11.325 ; 11.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 11.831 ; 11.831 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.486 ; 11.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.313 ; 12.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.432 ; 10.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.044 ; 12.044 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 11.563 ; 11.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.681 ; 12.681 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.182 ; 12.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 11.339 ; 11.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 16.303 ; 16.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.683 ; 13.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.590 ; 12.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 14.537 ; 14.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.028 ; 12.028 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 14.459 ; 14.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.760 ; 12.760 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 15.107 ; 15.107 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 14.462 ; 14.462 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 14.782 ; 14.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.312 ; 12.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 13.557 ; 13.557 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 13.515 ; 13.515 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 13.441 ; 13.441 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 12.203 ; 12.203 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 13.324 ; 13.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 12.299 ; 12.299 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 16.303 ; 16.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 14.541 ; 14.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 13.850 ; 13.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 13.310 ; 13.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 13.249 ; 13.249 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.744 ; 12.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 13.153 ; 13.153 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.547 ; 12.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.994 ; 12.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 12.362 ; 12.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 13.086 ; 13.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 13.090 ; 13.090 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.967 ; 12.967 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 12.642 ; 12.642 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 13.617 ; 13.617 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.361 ; 12.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 11.725 ; 11.725 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.603 ; 13.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.635  ; 8.635  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.231  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.141  ; 8.141  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.231  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.415 ; 10.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 10.253 ; 10.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.884  ; 9.884  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.911  ; 8.911  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 10.415 ; 10.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 10.373 ; 10.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.166 ; 10.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.402 ; 10.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 9.171  ; 9.171  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.394  ; 9.394  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 7.017  ; 7.017  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.841 ; 14.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 10.508 ; 10.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 10.441 ; 10.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.555 ; 11.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 10.208 ; 10.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.584 ; 11.584 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 9.261  ; 9.261  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.753 ; 11.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.987  ; 9.987  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.484 ; 11.484 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.563 ; 10.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.725 ; 11.725 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.354 ; 12.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.623 ; 12.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.194 ; 11.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.374 ; 12.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.446 ; 11.446 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 14.841 ; 14.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 13.188 ; 13.188 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.938 ; 12.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.381 ; 12.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.596 ; 11.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.126 ; 10.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 12.245 ; 12.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 11.439 ; 11.439 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.677 ; 11.677 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.498 ; 10.498 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.124 ; 11.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.662 ; 11.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.420 ; 11.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.756 ; 10.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.103 ; 12.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.823 ; 10.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 16.187 ; 16.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.466 ; 12.466 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.257 ; 12.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.676 ; 13.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.765 ; 11.765 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.886 ; 12.886 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 10.941 ; 10.941 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.948 ; 12.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.599 ; 11.599 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.460 ; 13.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.016 ; 12.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.441 ; 13.441 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 13.399 ; 13.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.325 ; 13.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.087 ; 12.087 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.902 ; 12.902 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.015 ; 12.015 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 16.187 ; 16.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 14.425 ; 14.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 13.734 ; 13.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 13.194 ; 13.194 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 13.133 ; 13.133 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.485 ; 11.485 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 13.037 ; 13.037 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.218 ; 12.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.878 ; 12.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 11.835 ; 11.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.905 ; 12.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.974 ; 12.974 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.318 ; 12.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.105 ; 12.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 13.501 ; 13.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.245 ; 12.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.487 ; 13.487 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.052  ; 9.052  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 14.815 ; 14.815 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.794 ; 12.794 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 12.104 ; 12.104 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 14.815 ; 14.815 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.523 ; 12.523 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 14.375 ; 14.375 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.886 ; 12.886 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 14.737 ; 14.737 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 13.350 ; 13.350 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 14.478 ; 14.478 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 11.563 ; 11.563 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 12.639 ; 12.639 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 12.729 ; 12.729 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.852 ; 11.852 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 13.828 ; 13.828 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 12.963 ; 12.963 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 14.624 ; 14.624 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 13.092 ; 13.092 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 12.154 ; 12.154 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.704 ; 11.704 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 12.288 ; 12.288 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.459 ; 12.459 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 14.589 ; 14.589 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 11.928 ; 11.928 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 11.950 ; 11.950 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.190 ; 12.190 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 12.498 ; 12.498 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 11.164 ; 11.164 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 12.048 ; 12.048 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.601 ; 11.601 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 12.583 ; 12.583 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.993 ; 10.993 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 6.134  ; 6.134  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 8.389  ; 8.389  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 6.549  ; 6.549  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.098  ; 7.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.212  ; 7.212  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 6.549  ; 6.549  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 7.874  ; 7.874  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.073  ; 7.073  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.223  ; 7.223  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 7.277  ; 7.277  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 6.458  ; 6.458  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 7.140  ; 7.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 6.119  ; 6.119  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 8.035  ; 8.035  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.151  ; 9.151  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 8.645  ; 8.645  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.455 ; 10.455 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 8.656  ; 8.656  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.277 ; 10.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.035  ; 8.035  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.321 ; 10.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 8.838  ; 8.838  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.466 ; 10.466 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 9.375  ; 9.375  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 9.526  ; 9.526  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.043  ; 9.043  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 11.479 ; 11.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.144 ; 10.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.651 ; 10.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.488  ; 9.488  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.109 ; 11.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.685  ; 9.685  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.115 ; 10.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.323  ; 9.323  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.991 ; 10.991 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.854  ; 9.854  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.988  ; 9.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.716  ; 9.716  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.649  ; 9.649  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.456  ; 9.456  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 10.234 ; 10.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.448  ; 9.448  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.098 ; 11.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.845 ; 10.845 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.706 ; 11.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.375 ; 10.375 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 11.078 ; 11.078 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.999  ; 7.999  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 10.042 ; 10.042 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 9.413  ; 9.413  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.894 ; 10.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 9.374  ; 9.374  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.708 ; 10.708 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.582  ; 8.582  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.876 ; 10.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 9.258  ; 9.258  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 9.992  ; 9.992  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 8.904  ; 8.904  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 9.986  ; 9.986  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.685  ; 9.685  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.537 ; 10.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.099  ; 9.099  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.308 ; 10.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.409  ; 9.409  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.160 ; 10.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.595  ; 9.595  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.993  ; 8.993  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.466  ; 9.466  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.255 ; 10.255 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 8.816  ; 8.816  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.835 ; 10.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.163 ; 10.163 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 8.929  ; 8.929  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.853  ; 8.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 10.341 ; 10.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 7.999  ; 7.999  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.347  ; 9.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.759  ; 8.759  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.549  ; 9.549  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.156  ; 9.156  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.763  ; 9.763  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 9.396  ; 9.396  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.552  ; 8.552  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.231  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 7.890  ; 7.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.231  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 7.369  ; 7.369  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.540  ; 8.540  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.811  ; 7.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 7.508  ; 7.508  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 7.887  ; 7.887  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.526  ; 8.526  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.369  ; 7.369  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 7.824  ; 7.824  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 7.445  ; 7.445  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 7.778  ; 7.778  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 7.017  ; 7.017  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 7.165  ; 7.165  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 9.909  ; 9.909  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 9.842  ; 9.842  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.956 ; 10.956 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 9.609  ; 9.609  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.985 ; 10.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 8.662  ; 8.662  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.154 ; 11.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.388  ; 9.388  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.885 ; 10.885 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 9.964  ; 9.964  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.126 ; 11.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.755 ; 11.755 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.256 ; 11.256 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 9.969  ; 9.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 10.714 ; 10.714 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 10.101 ; 10.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 10.527 ; 10.527 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 9.658  ; 9.658  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.010 ; 10.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 9.532  ; 9.532  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 8.830  ; 8.830  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 8.903  ; 8.903  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.077 ; 10.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 9.451  ; 9.451  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 10.101 ; 10.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 8.368  ; 8.368  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 9.630  ; 9.630  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 7.165  ; 7.165  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 8.914  ; 8.914  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 8.630  ; 8.630  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.504 ; 11.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.224 ; 10.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 10.941 ; 10.941 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.466 ; 12.466 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.257 ; 12.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.676 ; 13.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.765 ; 11.765 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.886 ; 12.886 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 10.941 ; 10.941 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.948 ; 12.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.599 ; 11.599 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.460 ; 13.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.016 ; 12.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.441 ; 13.441 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 13.399 ; 13.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.325 ; 13.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.087 ; 12.087 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.902 ; 12.902 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.015 ; 12.015 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 16.187 ; 16.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 14.425 ; 14.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 13.734 ; 13.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 13.194 ; 13.194 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 13.133 ; 13.133 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.485 ; 11.485 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 13.037 ; 13.037 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.218 ; 12.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.878 ; 12.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 11.835 ; 11.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.905 ; 12.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.974 ; 12.974 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.318 ; 12.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.105 ; 12.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 13.501 ; 13.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.245 ; 12.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.644 ; 12.644 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.052  ; 9.052  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 10.993 ; 10.993 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.794 ; 12.794 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 12.104 ; 12.104 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 14.815 ; 14.815 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.523 ; 12.523 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 14.375 ; 14.375 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.886 ; 12.886 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 14.737 ; 14.737 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 13.350 ; 13.350 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 14.478 ; 14.478 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 11.563 ; 11.563 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 12.639 ; 12.639 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 12.729 ; 12.729 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.852 ; 11.852 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 13.828 ; 13.828 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 12.963 ; 12.963 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 14.624 ; 14.624 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 13.092 ; 13.092 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 12.154 ; 12.154 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.704 ; 11.704 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 12.288 ; 12.288 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.459 ; 12.459 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 14.589 ; 14.589 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 11.928 ; 11.928 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 11.950 ; 11.950 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.190 ; 12.190 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 12.498 ; 12.498 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 11.164 ; 11.164 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 12.048 ; 12.048 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.601 ; 11.601 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 12.583 ; 12.583 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.993 ; 10.993 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.332 ; 14.332 ;        ;
; fiBENn     ; fbCTRLn     ; 16.480 ; 16.480 ; 16.480 ; 16.480 ;
; fiBENn     ; fbTENn      ; 16.480 ; 16.480 ; 16.480 ; 16.480 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.332 ; 14.332 ;        ;
; fiBENn     ; fbCTRLn     ; 16.480 ; 16.480 ; 16.480 ; 16.480 ;
; fiBENn     ; fbTENn      ; 16.480 ; 16.480 ; 16.480 ; 16.480 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 12.187 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 12.042 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.992 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.992 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 13.914 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 13.139 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 13.914 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 13.149 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 14.078 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 13.149 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 13.347 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.950 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 13.347 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.950 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 13.871 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.673 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 13.698 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.673 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 13.861 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 12.893 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 13.273 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.497 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 13.698 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 12.482 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 13.273 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 12.482 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 13.688 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 12.440 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 12.882 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 12.440 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 12.882 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 12.042 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 13.886 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 12.042 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 12.187 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.288 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.238 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.238 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 12.160 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.385 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 12.160 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 12.324 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 11.593 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.196 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 11.593 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.196 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 12.117 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.919 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.944 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.919 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 12.107 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 11.139 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 11.519 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.743 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.944 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.728 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 11.519 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.728 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.934 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.686 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 11.128 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.686 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 11.128 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.288 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 12.132 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.288 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.591 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.297  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.247  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.247  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 10.169 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 9.394  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 10.169 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.404  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 10.333 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.404  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 9.602  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 9.205  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 9.602  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 9.205  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 10.126 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.928  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 9.953  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.928  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 10.116 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 9.148  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 9.528  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.752  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 9.953  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.737  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 9.528  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.737  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 9.943  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.695  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 9.137  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.695  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 9.137  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 8.297  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 10.141 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 8.297  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.591 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.689  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.639 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.639 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 11.561 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.786 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 11.561 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.796 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.725 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.796 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.994 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.597 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.994 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.597 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.518 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.320 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.345 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.320 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.508 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.540 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.920 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.144 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.345 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.129 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.920 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.129 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.335 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.087 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.529 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.087 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.529 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.689  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 11.533 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.689  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 12.187    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 12.042    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.992    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.992    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 13.914    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 13.139    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 13.914    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 13.149    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 14.078    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 13.149    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 13.347    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.950    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 13.347    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.950    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 13.871    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.673    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 13.698    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.673    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 13.861    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 12.893    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 13.273    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.497    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 13.698    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 12.482    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 13.273    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 12.482    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 13.688    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 12.440    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 12.882    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 12.440    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 12.882    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 12.042    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 13.886    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 12.042    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 12.187    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.288    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.238    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.238    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 12.160    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.385    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 12.160    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.395    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 12.324    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.395    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 11.593    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.196    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 11.593    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.196    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 12.117    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.919    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.944    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.919    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 12.107    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 11.139    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 11.519    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.743    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.944    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.728    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 11.519    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.728    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.934    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.686    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 11.128    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.686    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 11.128    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.288    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 12.132    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.288    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.591    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.297     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 10.169    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 9.394     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 10.169    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.404     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 10.333    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.404     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 9.602     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 9.205     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 9.602     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 9.205     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 10.126    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.928     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 9.953     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.928     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 10.116    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 9.148     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 9.528     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.752     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 9.953     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.737     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 9.528     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.737     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 9.943     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.695     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 9.137     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.695     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 9.137     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 8.297     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 10.141    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 8.297     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.591    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.689     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.639    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.639    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 11.561    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.786    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 11.561    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.796    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.725    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.796    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.994    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.597    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.994    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.597    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.518    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.320    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.345    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.320    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.508    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.540    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.920    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.144    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.345    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.129    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.920    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.129    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.335    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.087    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.529    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.087    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.529    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.689     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 11.533    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.689     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.257  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 5.270  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.635  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.282 ; 0.000         ;
; inst85                                   ; 23.548 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.115 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.217 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.224 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.224 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.015  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 9.921  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.603 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.374 ; 0.000         ;
; inst85                                   ; 12.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.181  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.288  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.290  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.681  ; 0.000         ;
; inst85                                   ; 12.758 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                      ; 98.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.484 ; 2.484 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.484 ; 2.484 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.106 ; 2.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 1.994 ; 1.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 1.998 ; 1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.139 ; 2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.175 ; 2.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.127 ; 2.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.154 ; 2.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.178 ; 2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.144 ; 2.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.194 ; 2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.172 ; 2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.437 ; 2.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.631 ; 2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.532 ; 2.532 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.437 ; 2.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.548 ; 2.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.435 ; 2.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.344 ; 2.344 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.427 ; 2.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.624 ; 2.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.631 ; 2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 2.562 ; 2.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 2.534 ; 2.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 2.562 ; 2.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 2.399 ; 2.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 2.463 ; 2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 2.495 ; 2.495 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.992 ; 2.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.732 ; 2.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.992 ; 2.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.909 ; 2.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.818 ; 2.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.258 ; 2.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.130 ; 2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.374 ; 2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.426 ; 2.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.830 ; 2.830 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.700 ; 2.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.465 ; 3.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.470 ; 2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.561 ; 2.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 3.105 ; 3.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.716 ; 2.716 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.227 ; 3.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.350 ; 2.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.465 ; 3.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.452 ; 2.452 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.535 ; 2.535 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.083 ; 2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.613 ; 2.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.460 ; 2.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 3.118 ; 3.118 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.316 ; 2.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 3.138 ; 3.138 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.289 ; 2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.680 ; 2.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.425 ; 2.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 3.069 ; 3.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.399 ; 2.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.993 ; 2.993 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.357 ; 2.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 3.318 ; 3.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.231 ; 2.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.577 ; 2.577 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.290 ; 2.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.808 ; 2.808 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.703 ; 2.703 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.504 ; 2.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.601 ; 2.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.939 ; 2.939 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.074 ; 2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.077 ; 3.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.783 ; 3.783 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.330 ; 3.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.437 ; 3.437 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.409 ; 3.409 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.437 ; 3.437 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.274 ; 3.274 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.338 ; 3.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.370 ; 3.370 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.183 ; 2.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.447 ; 3.447 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.122 ; 3.122 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.190 ; 3.190 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.306 ; 3.306 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.447 ; 3.447 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.172 ; 3.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.849 ; 1.849 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.794 ; 0.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.860 ; 0.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.196 ; 1.196 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.750 ; 0.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.630 ; 1.630 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.851 ; 0.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.542 ; 1.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.847 ; 0.847 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.065 ; 1.065 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.652 ; 0.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.574 ; 1.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.682 ; 0.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.601 ; 1.601 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.873 ; 0.873 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.687 ; 1.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.829 ; 0.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.414 ; 1.414 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.860 ; 0.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.849 ; 1.849 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.869 ; 0.869 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.363 ; 1.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.735 ; 0.735 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.529 ; 1.529 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.786 ; 0.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.294 ; 1.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.976 ; 0.976 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.485 ; 1.485 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.247 ; 1.247 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.165 ; 1.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.356 ; 1.356 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.620 ; 1.620 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.278 ; 1.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.076 ; 3.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.018 ; 3.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.127 ; 3.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.548 ; 3.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 3.123 ; 3.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 2.326 ; 2.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 3.135 ; 3.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.271 ; 2.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 3.039 ; 3.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.519 ; 2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 3.548 ; 3.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.494 ; 2.494 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 3.157 ; 3.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.539 ; 2.539 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 3.236 ; 3.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.404 ; 2.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 3.034 ; 3.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.710 ; 2.710 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 3.251 ; 3.251 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 2.929 ; 2.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.779 ; 2.779 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 2.960 ; 2.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 3.287 ; 3.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 3.030 ; 3.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 3.177 ; 3.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.407 ; 2.407 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.494 ; 2.494 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.870 ; 2.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.627 ; 2.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.002 ; 3.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.397 ; 2.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.814 ; 2.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.596 ; 2.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.615 ; 2.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.684 ; 2.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 3.177 ; 3.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.391 ; 2.391 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.766 ; 2.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.549 ; 2.549 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.881 ; 2.881 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.280 ; 2.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.577 ; 2.577 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.129 ; 2.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.176 ; 2.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.405 ; 2.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.909 ; 1.909 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.854 ; 0.854 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.920 ; 0.920 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.256 ; 1.256 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.810 ; 0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.690 ; 1.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.911 ; 0.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.602 ; 1.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.907 ; 0.907 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.125 ; 1.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.712 ; 0.712 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.634 ; 1.634 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.742 ; 0.742 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.661 ; 1.661 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.933 ; 0.933 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.747 ; 1.747 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.889 ; 0.889 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.474 ; 1.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.920 ; 0.920 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.909 ; 1.909 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.929 ; 0.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.423 ; 1.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.795 ; 0.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.589 ; 1.589 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.846 ; 0.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.354 ; 1.354 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.036 ; 1.036 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.545 ; 1.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.307 ; 1.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.225 ; 1.225 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.416 ; 1.416 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.680 ; 1.680 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.338 ; 1.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.253 ; 2.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.963 ; 2.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.872 ; -1.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.362 ; -2.362 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.984 ; -1.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.872 ; -1.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.876 ; -1.876 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.017 ; -2.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.005 ; -2.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.022 ; -2.022 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.315 ; -2.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.055 ; -2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.094 ; -2.094 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.011 ; -2.011 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.105 ; -2.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -1.956 ; -1.956 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.089 ; -2.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.219 ; -2.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.382 ; -2.382 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.219 ; -2.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.283 ; -2.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.315 ; -2.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.166 ; -2.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.526 ; -2.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.363 ; -2.363 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.227 ; -2.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.201 ; -2.201 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.234 ; -2.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -2.708 ; -2.708 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.578 ; -2.578 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.717 ; -1.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.205 ; -2.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.197 ; -2.197 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.513 ; -2.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.751 ; -2.751 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.003 ; -2.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.385 ; -2.385 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.960 ; -1.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.429 ; -2.429 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.132 ; -2.132 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.153 ; -2.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.036 ; -2.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.146 ; -2.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.478 ; -2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.583 ; -2.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.843 ; -1.843 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.057 ; -2.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.873 ; -1.873 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.717 ; -1.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.023 ; -2.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.928 ; -1.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.931 ; -1.931 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.835 ; -1.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.160 ; -2.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.934 ; -1.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.524 ; -2.524 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.228 ; -3.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.208 ; -3.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.731 ; -2.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.866 ; -2.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.894 ; -2.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.731 ; -2.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.795 ; -2.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.827 ; -2.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.061 ; -2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.580 ; -2.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.580 ; -2.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.646 ; -2.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.761 ; -2.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.910 ; -2.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.795 ; -1.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.542 ; -0.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.684 ; -0.684 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.750 ; -0.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.086 ; -1.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.640 ; -0.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.520 ; -1.520 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.741 ; -0.741 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.432 ; -1.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.737 ; -0.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.955 ; -0.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.542 ; -0.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.464 ; -1.464 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.572 ; -0.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.491 ; -1.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.763 ; -0.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.577 ; -1.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.719 ; -0.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.304 ; -1.304 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.750 ; -0.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.739 ; -1.739 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.759 ; -0.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.253 ; -1.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.625 ; -0.625 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.419 ; -1.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.676 ; -0.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.184 ; -1.184 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.866 ; -0.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.375 ; -1.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.137 ; -1.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.055 ; -1.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.246 ; -1.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.510 ; -1.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.168 ; -1.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.643 ; -1.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.591 ; -2.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.491 ; -2.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.149 ; -2.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -3.001 ; -3.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.204 ; -2.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -3.013 ; -3.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.149 ; -2.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.766 ; -2.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.366 ; -2.366 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -3.160 ; -3.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.276 ; -2.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -3.033 ; -3.033 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -3.111 ; -3.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.281 ; -2.281 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.820 ; -2.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.574 ; -2.574 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -3.129 ; -3.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.807 ; -2.807 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.657 ; -2.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.838 ; -2.838 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -3.165 ; -3.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.908 ; -2.908 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.007 ; -2.007 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.285 ; -2.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.372 ; -2.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.748 ; -2.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.505 ; -2.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.880 ; -2.880 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.692 ; -2.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.493 ; -2.493 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.562 ; -2.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -3.055 ; -3.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.644 ; -2.644 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.427 ; -2.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.759 ; -2.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.158 ; -2.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.455 ; -2.455 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.007 ; -2.007 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.855 ; -1.855 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.602 ; -0.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.744 ; -0.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.810 ; -0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.146 ; -1.146 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.700 ; -0.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.580 ; -1.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.801 ; -0.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.492 ; -1.492 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.797 ; -0.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.015 ; -1.015 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.602 ; -0.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.524 ; -1.524 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.632 ; -0.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.551 ; -1.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.823 ; -0.823 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.637 ; -1.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.779 ; -0.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.364 ; -1.364 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.810 ; -0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.799 ; -1.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.819 ; -0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.313 ; -1.313 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.685 ; -0.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.479 ; -1.479 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.736 ; -0.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.244 ; -1.244 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.926 ; -0.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -1.435 ; -1.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.197 ; -1.197 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.115 ; -1.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.306 ; -1.306 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.570 ; -1.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.228 ; -1.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.703 ; -1.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.833 ; -2.833 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 2.757 ; 2.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 3.665 ; 3.665 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.766 ; 3.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.766 ; 3.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.666 ; 3.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 2.920 ; 2.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.511 ; 3.511 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.383 ; 3.383 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.460 ; 3.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.544 ; 3.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 2.864 ; 2.864 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.145 ; 3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 2.747 ; 2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.942 ; 5.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.692 ; 5.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.301 ; 5.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.583 ; 5.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.144 ; 5.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.942 ; 5.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.967 ; 4.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.660 ; 5.660 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.254 ; 5.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.473 ; 5.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.726 ; 5.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.254 ; 5.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.040 ; 5.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.612 ; 5.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.050 ; 5.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.404 ; 5.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.764 ; 4.764 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.613 ; 5.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.766 ; 4.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.660 ; 4.660 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.706 ; 4.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.938 ; 4.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.964 ; 4.964 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.445 ; 5.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.790 ; 4.790 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.136 ; 5.136 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.912 ; 4.912 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.171 ; 5.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.560 ; 4.560 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.194 ; 5.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.889 ; 4.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.341 ; 5.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.141 ; 5.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.827 ; 4.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.974 ; 6.974 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.692 ; 5.692 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.417 ; 5.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 6.040 ; 6.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.232 ; 5.232 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 6.019 ; 6.019 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.492 ; 5.492 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 6.272 ; 6.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.999 ; 5.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 6.163 ; 6.163 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.305 ; 5.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.869 ; 5.869 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.882 ; 5.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.806 ; 5.806 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.304 ; 5.304 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.635 ; 5.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 5.302 ; 5.302 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 6.974 ; 6.974 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 6.243 ; 6.243 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.977 ; 5.977 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.754 ; 5.754 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.737 ; 5.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.314 ; 5.314 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.688 ; 5.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 5.370 ; 5.370 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.748 ; 5.748 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.233 ; 5.233 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.647 ; 5.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.839 ; 5.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.544 ; 5.544 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.337 ; 5.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.859 ; 5.859 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.381 ; 5.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.915 ; 4.915 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 6.083 ; 6.083 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.786 ; 3.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.369 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.525 ; 3.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.369 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.418 ; 4.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.306 ; 4.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.155 ; 4.155 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.822 ; 3.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.418 ; 4.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.393 ; 4.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.327 ; 4.327 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.417 ; 4.417 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.895 ; 3.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.026 ; 4.026 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.112 ; 3.112 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.159 ; 6.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.452 ; 4.452 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.416 ; 4.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.855 ; 4.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.334 ; 4.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.873 ; 4.873 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.104 ; 4.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.936 ; 4.936 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.268 ; 4.268 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.835 ; 4.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.464 ; 4.464 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.950 ; 4.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.176 ; 5.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.221 ; 5.221 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.672 ; 4.672 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.117 ; 5.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.775 ; 4.775 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 6.159 ; 6.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.471 ; 5.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.393 ; 5.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.170 ; 5.170 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.857 ; 4.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.290 ; 4.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.066 ; 5.066 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.757 ; 4.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.997 ; 4.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.437 ; 4.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.671 ; 4.671 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.033 ; 5.033 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.905 ; 4.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.523 ; 4.523 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.029 ; 5.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.544 ; 4.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.914 ; 6.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.423 ; 5.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.357 ; 5.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.882 ; 5.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.172 ; 5.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.602 ; 5.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.951 ; 4.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.626 ; 5.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.088 ; 5.088 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.796 ; 5.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.245 ; 5.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.809 ; 5.809 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.822 ; 5.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.746 ; 5.746 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.244 ; 5.244 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.575 ; 5.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.242 ; 5.242 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 6.914 ; 6.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 6.183 ; 6.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.917 ; 5.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.694 ; 5.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.677 ; 5.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.025 ; 5.025 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.628 ; 5.628 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.310 ; 5.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.688 ; 5.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.173 ; 5.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.587 ; 5.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.779 ; 5.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.277 ; 5.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.799 ; 5.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.321 ; 5.321 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 6.023 ; 6.023 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.920 ; 3.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 6.242 ; 6.242 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.396 ; 5.396 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.160 ; 5.160 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 6.242 ; 6.242 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.362 ; 5.362 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 6.037 ; 6.037 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 6.166 ; 6.166 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.627 ; 5.627 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 6.090 ; 6.090 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.951 ; 4.951 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.586 ; 5.586 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.382 ; 5.382 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.394 ; 5.394 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.056 ; 5.056 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 5.812 ; 5.812 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.448 ; 5.448 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 6.151 ; 6.151 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 5.516 ; 5.516 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 5.148 ; 5.148 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.957 ; 4.957 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 5.241 ; 5.241 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.308 ; 5.308 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 6.124 ; 6.124 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.085 ; 5.085 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 5.239 ; 5.239 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.206 ; 5.206 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 5.286 ; 5.286 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.904 ; 4.904 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 5.258 ; 5.258 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 5.339 ; 5.339 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.726 ; 4.726 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 2.757 ; 2.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 3.665 ; 3.665 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 2.920 ; 2.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.119 ; 3.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.148 ; 3.148 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 2.920 ; 2.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.435 ; 3.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.106 ; 3.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.154 ; 3.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.180 ; 3.180 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 2.864 ; 2.864 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.145 ; 3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 2.747 ; 2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.640 ; 3.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.903 ; 3.903 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.752 ; 3.752 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.432 ; 4.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.767 ; 3.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.380 ; 4.380 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.640 ; 3.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.398 ; 4.398 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.797 ; 3.797 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.454 ; 4.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.008 ; 4.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.102 ; 4.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.905 ; 3.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.809 ; 4.809 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.313 ; 4.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.526 ; 4.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.663 ; 4.663 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.165 ; 4.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.288 ; 4.288 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.001 ; 4.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.660 ; 4.660 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.252 ; 4.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.286 ; 4.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.156 ; 4.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.062 ; 4.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.353 ; 4.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.196 ; 4.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.864 ; 4.864 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.616 ; 4.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.971 ; 4.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.471 ; 4.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.723 ; 4.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.569 ; 3.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.245 ; 4.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.050 ; 4.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.612 ; 4.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.043 ; 4.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.553 ; 4.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.851 ; 3.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.577 ; 4.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.964 ; 3.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.258 ; 4.258 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.824 ; 3.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.279 ; 4.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.123 ; 4.123 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.446 ; 4.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.911 ; 3.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.385 ; 4.385 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.040 ; 4.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.292 ; 4.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.093 ; 4.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.888 ; 3.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.033 ; 4.033 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.327 ; 4.327 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.789 ; 3.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.603 ; 4.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.326 ; 4.326 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.961 ; 3.961 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.829 ; 3.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.390 ; 4.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.569 ; 3.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.138 ; 4.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.746 ; 3.746 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.060 ; 4.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.885 ; 3.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.151 ; 4.151 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 4.236 ; 4.236 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.743 ; 3.743 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.369 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.439 ; 3.439 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.369 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.686 ; 3.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.425 ; 3.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.349 ; 3.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.414 ; 3.414 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.635 ; 3.635 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.409 ; 3.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.236 ; 3.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.420 ; 3.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.112 ; 3.112 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.280 ; 3.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.255 ; 4.255 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.219 ; 4.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.658 ; 4.658 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.137 ; 4.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.676 ; 4.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 3.907 ; 3.907 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.739 ; 4.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.071 ; 4.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.638 ; 4.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.267 ; 4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.753 ; 4.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.979 ; 4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.728 ; 4.728 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.262 ; 4.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.559 ; 4.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.311 ; 4.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.456 ; 4.456 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.158 ; 4.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.271 ; 4.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.100 ; 4.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.814 ; 3.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.834 ; 3.834 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.280 ; 4.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.031 ; 4.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.440 ; 4.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.626 ; 3.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.103 ; 4.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.280 ; 3.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.961 ; 3.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.717 ; 3.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.832 ; 4.832 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.347 ; 4.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.951 ; 4.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.423 ; 5.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.357 ; 5.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.882 ; 5.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.172 ; 5.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.602 ; 5.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.951 ; 4.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.626 ; 5.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.088 ; 5.088 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.796 ; 5.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.245 ; 5.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.809 ; 5.809 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.822 ; 5.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.746 ; 5.746 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.244 ; 5.244 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.575 ; 5.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.242 ; 5.242 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 6.914 ; 6.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 6.183 ; 6.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.917 ; 5.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.694 ; 5.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.677 ; 5.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.025 ; 5.025 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.628 ; 5.628 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.310 ; 5.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.688 ; 5.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.173 ; 5.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.587 ; 5.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.779 ; 5.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.277 ; 5.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.799 ; 5.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.321 ; 5.321 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.698 ; 5.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.920 ; 3.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.726 ; 4.726 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.396 ; 5.396 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.160 ; 5.160 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 6.242 ; 6.242 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.362 ; 5.362 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 6.037 ; 6.037 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 6.166 ; 6.166 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.627 ; 5.627 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 6.090 ; 6.090 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.951 ; 4.951 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.586 ; 5.586 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.382 ; 5.382 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.394 ; 5.394 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.056 ; 5.056 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 5.812 ; 5.812 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.448 ; 5.448 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 6.151 ; 6.151 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 5.516 ; 5.516 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 5.148 ; 5.148 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.957 ; 4.957 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 5.241 ; 5.241 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.308 ; 5.308 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 6.124 ; 6.124 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.085 ; 5.085 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 5.239 ; 5.239 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.206 ; 5.206 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 5.286 ; 5.286 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.904 ; 4.904 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 5.258 ; 5.258 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 5.339 ; 5.339 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.726 ; 4.726 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.594 ; 6.594 ;       ;
; fiBENn     ; fbCTRLn     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; fiBENn     ; fbTENn      ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.594 ; 6.594 ;       ;
; fiBENn     ; fbCTRLn     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; fiBENn     ; fbTENn      ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.952 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.914 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.319 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.319 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 5.653 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.348 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 5.653 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.358 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 5.694 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.358 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 5.438 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.283 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 5.438 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.283 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 5.617 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 5.156 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 5.562 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 5.156 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 5.607 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 5.239 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 5.396 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 5.099 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 5.562 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 5.095 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 5.396 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 5.095 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 5.552 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 5.065 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 5.249 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 5.065 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 5.249 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.914 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 5.623 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.914 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.952 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.203 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.608 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.608 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.942 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.637 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.942 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.647 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.983 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.647 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.727 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.572 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.727 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.572 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.906 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.445 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.851 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.445 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.896 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.528 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.685 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.388 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.851 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.384 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.685 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.384 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.841 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.354 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.538 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.354 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.538 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.203 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.912 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.203 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.377 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.431 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.836 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.836 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.170 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.865 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.170 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.875 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.211 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.875 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.955 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.800 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.955 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.800 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.134 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.673 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.079 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.673 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.124 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.756 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.913 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.616 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.079 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.612 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.913 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.612 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.069 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.582 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.766 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.582 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.766 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.431 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.140 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.431 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.377 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.006 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.411 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.411 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.745 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.440 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.745 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.450 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.786 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.450 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.530 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.375 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.530 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.375 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.709 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.248 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.654 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.248 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.699 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.331 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.488 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.191 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.654 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.187 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.488 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.187 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.644 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.157 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.341 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.157 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.341 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.006 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.715 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.006 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.952     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.914     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.319     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.319     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 5.653     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.348     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 5.653     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.358     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 5.694     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.358     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 5.438     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.283     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 5.438     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.283     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 5.617     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 5.156     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 5.562     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 5.156     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 5.607     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 5.239     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 5.396     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 5.099     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 5.562     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 5.095     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 5.396     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 5.095     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 5.552     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 5.065     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 5.249     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 5.065     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 5.249     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.914     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 5.623     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.914     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.952     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.203     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.608     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.608     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.942     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.637     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.942     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.647     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.983     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.647     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.727     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.572     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.727     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.572     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.906     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.445     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.851     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.445     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.896     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.528     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.685     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.388     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.851     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.384     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.685     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.384     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.841     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.354     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.538     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.354     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.538     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.203     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.912     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.203     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.377     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.431     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.836     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.836     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.170     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.170     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.875     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.211     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.875     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.955     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.800     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.955     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.800     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.134     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.673     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.079     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.673     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.124     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.756     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.913     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.616     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.079     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.612     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.913     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.612     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.069     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.582     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.766     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.582     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.766     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.431     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.140     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.431     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.377     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.006     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.411     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.411     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.745     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.440     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.745     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.450     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.786     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.450     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.530     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.375     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.530     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.375     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.709     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.248     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.654     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.248     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.699     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.331     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.488     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.191     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.654     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.187     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.488     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.187     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.644     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.157     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.341     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.157     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.341     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.006     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.715     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.006     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 1.070  ; 0.115 ; 0.474    ; 0.181   ; 2.305               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 3.938  ; 0.115 ; 6.543    ; 0.181   ; 11.088              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 4.705  ; 0.224 ; 9.776    ; 0.290   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 7.489  ; 0.217 ; 7.897    ; 0.288   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 1.070  ; 0.224 ; 0.474    ; 0.681   ; 2.305               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  inst85                                   ; 22.041 ; 0.378 ; 11.293   ; 12.758  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.747 ; 5.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.747 ; 5.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.812 ; 4.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.474 ; 4.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.486 ; 4.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.902 ; 4.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.962 ; 4.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.855 ; 4.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.900 ; 4.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.953 ; 4.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.873 ; 4.873 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.968 ; 4.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.914 ; 4.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.470 ; 5.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 6.100 ; 6.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 5.687 ; 5.687 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 5.648 ; 5.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 5.963 ; 5.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.648 ; 5.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.377 ; 5.377 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 5.505 ; 5.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.090 ; 6.090 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.100 ; 6.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 5.988 ; 5.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 5.951 ; 5.951 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 5.988 ; 5.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 5.500 ; 5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 5.822 ; 5.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 5.795 ; 5.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.101 ; 7.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.399 ; 6.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 7.101 ; 7.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.847 ; 6.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.673 ; 6.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.258 ; 5.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 4.939 ; 4.939 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.605 ; 5.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.795 ; 5.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 6.426 ; 6.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.962 ; 5.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.178 ; 8.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.441 ; 5.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.796 ; 5.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.872 ; 6.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.076 ; 6.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 7.747 ; 7.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.110 ; 5.110 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 8.178 ; 8.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.421 ; 5.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.662 ; 5.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 4.582 ; 4.582 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.909 ; 5.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 5.540 ; 5.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 7.146 ; 7.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.123 ; 5.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.502 ; 7.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.274 ; 5.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 6.015 ; 6.015 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.238 ; 5.238 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 7.307 ; 7.307 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.087 ; 5.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.717 ; 6.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.162 ; 5.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 8.105 ; 8.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 4.786 ; 4.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.403 ; 5.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 4.991 ; 4.991 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 6.629 ; 6.629 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 6.267 ; 6.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.287 ; 5.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 6.153 ; 6.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 6.995 ; 6.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 4.666 ; 4.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.776 ; 6.776 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 8.601 ; 8.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.445 ; 7.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.250 ; 8.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.213 ; 8.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.250 ; 8.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.762 ; 7.762 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.084 ; 8.084 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.057 ; 8.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.067 ; 5.067 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.432 ; 8.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 7.493 ; 7.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.704 ; 7.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 8.035 ; 8.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 8.432 ; 8.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.193 ; 7.193 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 4.892 ; 4.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.710 ; 1.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.939 ; 1.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.446 ; 2.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.690 ; 1.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 4.187 ; 4.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.817 ; 1.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.675 ; 3.675 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.838 ; 1.838 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.183 ; 2.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.353 ; 1.353 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 3.888 ; 3.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.413 ; 1.413 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 3.828 ; 3.828 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.050 ; 2.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.448 ; 4.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.885 ; 1.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.198 ; 3.198 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.752 ; 1.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 4.892 ; 4.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.766 ; 1.766 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 3.046 ; 3.046 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 1.506 ; 1.506 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 3.997 ; 3.997 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.711 ; 1.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.844 ; 2.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.254 ; 2.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 3.872 ; 3.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 3.013 ; 3.013 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.502 ; 2.502 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 3.637 ; 3.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.247 ; 4.247 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 3.380 ; 3.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.839 ; 6.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.737 ; 6.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.001 ; 7.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.638 ; 8.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 7.156 ; 7.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 5.140 ; 5.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 7.500 ; 7.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.949 ; 4.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 6.793 ; 6.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.415 ; 5.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 8.638 ; 8.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.371 ; 5.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 7.199 ; 7.199 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.707 ; 5.707 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 7.836 ; 7.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.292 ; 5.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 6.805 ; 6.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 6.190 ; 6.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 7.842 ; 7.842 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 6.706 ; 6.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 6.013 ; 6.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 7.100 ; 7.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 7.944 ; 7.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 7.356 ; 7.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 7.636 ; 7.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.189 ; 5.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.564 ; 5.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 6.205 ; 6.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.904 ; 5.904 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 7.105 ; 7.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.175 ; 5.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 6.305 ; 6.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.794 ; 5.794 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.598 ; 5.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.891 ; 5.891 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 7.636 ; 7.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.089 ; 5.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 6.158 ; 6.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.741 ; 5.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 6.871 ; 6.871 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 4.982 ; 4.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.405 ; 5.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.586 ; 4.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.945 ; 4.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.560 ; 5.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 5.008 ; 5.008 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.826 ; 1.826 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.055 ; 2.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.562 ; 2.562 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.806 ; 1.806 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 4.303 ; 4.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.933 ; 1.933 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 3.791 ; 3.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.954 ; 1.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.299 ; 2.299 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.469 ; 1.469 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 4.004 ; 4.004 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.529 ; 1.529 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 3.944 ; 3.944 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.166 ; 2.166 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 4.564 ; 4.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.001 ; 2.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 3.314 ; 3.314 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.868 ; 1.868 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.008 ; 5.008 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.882 ; 1.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 3.162 ; 3.162 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.622 ; 1.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.113 ; 4.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.827 ; 1.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.960 ; 2.960 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.370 ; 2.370 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 3.988 ; 3.988 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 3.129 ; 3.129 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 2.618 ; 2.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 3.753 ; 3.753 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 4.363 ; 4.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 3.496 ; 3.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.081 ; 5.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.828 ; 6.828 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.872 ; -1.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.362 ; -2.362 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.984 ; -1.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.872 ; -1.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.876 ; -1.876 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.017 ; -2.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.005 ; -2.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.022 ; -2.022 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.315 ; -2.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.055 ; -2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.094 ; -2.094 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.011 ; -2.011 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.105 ; -2.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -1.956 ; -1.956 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.089 ; -2.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.219 ; -2.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.382 ; -2.382 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.219 ; -2.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.283 ; -2.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.315 ; -2.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.166 ; -2.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.526 ; -2.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.363 ; -2.363 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.227 ; -2.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.201 ; -2.201 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.234 ; -2.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -2.708 ; -2.708 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.578 ; -2.578 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.717 ; -1.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.205 ; -2.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.197 ; -2.197 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.513 ; -2.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.751 ; -2.751 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.003 ; -2.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.385 ; -2.385 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.960 ; -1.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.429 ; -2.429 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.132 ; -2.132 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.153 ; -2.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.036 ; -2.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.146 ; -2.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.478 ; -2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.583 ; -2.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.843 ; -1.843 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.057 ; -2.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.873 ; -1.873 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.717 ; -1.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.023 ; -2.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.928 ; -1.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.931 ; -1.931 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.835 ; -1.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.160 ; -2.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.934 ; -1.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.524 ; -2.524 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.228 ; -3.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.208 ; -3.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.731 ; -2.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.866 ; -2.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.894 ; -2.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.731 ; -2.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.795 ; -2.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.827 ; -2.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.061 ; -2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.580 ; -2.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.580 ; -2.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.646 ; -2.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.761 ; -2.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.910 ; -2.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.795 ; -1.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.542 ; -0.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.684 ; -0.684 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.750 ; -0.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.086 ; -1.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.640 ; -0.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.520 ; -1.520 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.741 ; -0.741 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.432 ; -1.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.737 ; -0.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.955 ; -0.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.542 ; -0.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.464 ; -1.464 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.572 ; -0.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.491 ; -1.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.763 ; -0.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.577 ; -1.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.719 ; -0.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.304 ; -1.304 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.750 ; -0.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.739 ; -1.739 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.759 ; -0.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.253 ; -1.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.625 ; -0.625 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.419 ; -1.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.676 ; -0.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.184 ; -1.184 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.866 ; -0.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.375 ; -1.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.137 ; -1.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.055 ; -1.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.246 ; -1.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.510 ; -1.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.168 ; -1.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.643 ; -1.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.591 ; -2.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.491 ; -2.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.149 ; -2.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -3.001 ; -3.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.204 ; -2.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -3.013 ; -3.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.149 ; -2.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.766 ; -2.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.366 ; -2.366 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -3.160 ; -3.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.276 ; -2.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -3.033 ; -3.033 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -3.111 ; -3.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.281 ; -2.281 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.820 ; -2.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.574 ; -2.574 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -3.129 ; -3.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.807 ; -2.807 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.657 ; -2.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.838 ; -2.838 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -3.165 ; -3.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.908 ; -2.908 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.007 ; -2.007 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.285 ; -2.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.372 ; -2.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.748 ; -2.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.505 ; -2.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.880 ; -2.880 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.692 ; -2.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.493 ; -2.493 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.562 ; -2.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -3.055 ; -3.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.644 ; -2.644 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.427 ; -2.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.759 ; -2.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.158 ; -2.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.455 ; -2.455 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.007 ; -2.007 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.855 ; -1.855 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.602 ; -0.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.744 ; -0.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.810 ; -0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.146 ; -1.146 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.700 ; -0.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.580 ; -1.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.801 ; -0.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.492 ; -1.492 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.797 ; -0.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.015 ; -1.015 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.602 ; -0.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.524 ; -1.524 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.632 ; -0.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.551 ; -1.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.823 ; -0.823 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.637 ; -1.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.779 ; -0.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.364 ; -1.364 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.810 ; -0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.799 ; -1.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.819 ; -0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.313 ; -1.313 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.685 ; -0.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.479 ; -1.479 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.736 ; -0.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.244 ; -1.244 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.926 ; -0.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -1.435 ; -1.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.197 ; -1.197 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.115 ; -1.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.306 ; -1.306 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.570 ; -1.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.228 ; -1.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.703 ; -1.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.833 ; -2.833 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 6.134  ; 6.134  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 8.389  ; 8.389  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.744  ; 8.744  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.744  ; 8.744  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.559  ; 8.559  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 6.549  ; 6.549  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.138  ; 8.138  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.839  ; 7.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.942  ; 7.942  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.220  ; 8.220  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 6.458  ; 6.458  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 7.140  ; 7.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 6.119  ; 6.119  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.308 ; 14.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.786 ; 13.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.651 ; 12.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 13.411 ; 13.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.161 ; 12.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 14.308 ; 14.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.368 ; 11.368 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.578 ; 13.578 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.592 ; 12.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.088 ; 13.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.773 ; 13.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.676 ; 12.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.940 ; 11.940 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 13.598 ; 13.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 12.085 ; 12.085 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.999 ; 12.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.245 ; 11.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 13.522 ; 13.522 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 11.318 ; 11.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 11.054 ; 11.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 11.317 ; 11.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.666 ; 11.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.727 ; 11.727 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.967 ; 12.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 11.325 ; 11.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 11.831 ; 11.831 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.486 ; 11.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.313 ; 12.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.432 ; 10.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.044 ; 12.044 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 11.563 ; 11.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.681 ; 12.681 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.182 ; 12.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 11.339 ; 11.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 16.303 ; 16.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.683 ; 13.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.590 ; 12.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 14.537 ; 14.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.028 ; 12.028 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 14.459 ; 14.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.760 ; 12.760 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 15.107 ; 15.107 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 14.462 ; 14.462 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 14.782 ; 14.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.312 ; 12.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 13.557 ; 13.557 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 13.515 ; 13.515 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 13.441 ; 13.441 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 12.203 ; 12.203 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 13.324 ; 13.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 12.299 ; 12.299 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 16.303 ; 16.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 14.541 ; 14.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 13.850 ; 13.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 13.310 ; 13.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 13.249 ; 13.249 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.744 ; 12.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 13.153 ; 13.153 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.547 ; 12.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.994 ; 12.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 12.362 ; 12.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 13.086 ; 13.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 13.090 ; 13.090 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.967 ; 12.967 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 12.642 ; 12.642 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 13.617 ; 13.617 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.361 ; 12.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 11.725 ; 11.725 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.603 ; 13.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.635  ; 8.635  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.231  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.141  ; 8.141  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.231  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.415 ; 10.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 10.253 ; 10.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.884  ; 9.884  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.911  ; 8.911  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 10.415 ; 10.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 10.373 ; 10.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.166 ; 10.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.402 ; 10.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 9.171  ; 9.171  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.394  ; 9.394  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 7.017  ; 7.017  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.841 ; 14.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 10.508 ; 10.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 10.441 ; 10.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.555 ; 11.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 10.208 ; 10.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.584 ; 11.584 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 9.261  ; 9.261  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.753 ; 11.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.987  ; 9.987  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.484 ; 11.484 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.563 ; 10.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.725 ; 11.725 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.354 ; 12.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.623 ; 12.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.194 ; 11.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.374 ; 12.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.446 ; 11.446 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 14.841 ; 14.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 13.188 ; 13.188 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.938 ; 12.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.381 ; 12.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.596 ; 11.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.126 ; 10.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 12.245 ; 12.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 11.439 ; 11.439 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.677 ; 11.677 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.498 ; 10.498 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.124 ; 11.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.662 ; 11.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.420 ; 11.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.756 ; 10.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.103 ; 12.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.823 ; 10.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 16.187 ; 16.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.466 ; 12.466 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.257 ; 12.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.676 ; 13.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.765 ; 11.765 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.886 ; 12.886 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 10.941 ; 10.941 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.948 ; 12.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.599 ; 11.599 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.460 ; 13.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.016 ; 12.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.441 ; 13.441 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 13.399 ; 13.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.325 ; 13.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.087 ; 12.087 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.902 ; 12.902 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.015 ; 12.015 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 16.187 ; 16.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 14.425 ; 14.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 13.734 ; 13.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 13.194 ; 13.194 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 13.133 ; 13.133 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.485 ; 11.485 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 13.037 ; 13.037 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.218 ; 12.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.878 ; 12.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 11.835 ; 11.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.905 ; 12.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.974 ; 12.974 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.318 ; 12.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.105 ; 12.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 13.501 ; 13.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.245 ; 12.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.487 ; 13.487 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.052  ; 9.052  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 14.815 ; 14.815 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.794 ; 12.794 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 12.104 ; 12.104 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 14.815 ; 14.815 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.523 ; 12.523 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 14.375 ; 14.375 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.886 ; 12.886 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 14.737 ; 14.737 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 13.350 ; 13.350 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 14.478 ; 14.478 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 11.563 ; 11.563 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 12.639 ; 12.639 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 12.729 ; 12.729 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.852 ; 11.852 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 13.828 ; 13.828 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 12.963 ; 12.963 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 14.624 ; 14.624 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 13.092 ; 13.092 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 12.154 ; 12.154 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.704 ; 11.704 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 12.288 ; 12.288 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.459 ; 12.459 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 14.589 ; 14.589 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 11.928 ; 11.928 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 11.950 ; 11.950 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.190 ; 12.190 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 12.498 ; 12.498 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 11.164 ; 11.164 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 12.048 ; 12.048 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.601 ; 11.601 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 12.583 ; 12.583 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.993 ; 10.993 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 2.757 ; 2.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 3.665 ; 3.665 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 2.920 ; 2.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.119 ; 3.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.148 ; 3.148 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 2.920 ; 2.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.435 ; 3.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.106 ; 3.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.154 ; 3.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.180 ; 3.180 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 2.864 ; 2.864 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.145 ; 3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 2.747 ; 2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.640 ; 3.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.903 ; 3.903 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.752 ; 3.752 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.432 ; 4.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.767 ; 3.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.380 ; 4.380 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.640 ; 3.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.398 ; 4.398 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.797 ; 3.797 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.454 ; 4.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.008 ; 4.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.102 ; 4.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.905 ; 3.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.809 ; 4.809 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.313 ; 4.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.526 ; 4.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.663 ; 4.663 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.165 ; 4.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.288 ; 4.288 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.001 ; 4.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.660 ; 4.660 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.252 ; 4.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.286 ; 4.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.156 ; 4.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.062 ; 4.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.353 ; 4.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.196 ; 4.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.864 ; 4.864 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.616 ; 4.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.971 ; 4.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.471 ; 4.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.723 ; 4.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.569 ; 3.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.245 ; 4.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.050 ; 4.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.612 ; 4.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.043 ; 4.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.553 ; 4.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.851 ; 3.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.577 ; 4.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.964 ; 3.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.258 ; 4.258 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.824 ; 3.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.279 ; 4.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.123 ; 4.123 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.446 ; 4.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.911 ; 3.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.385 ; 4.385 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.040 ; 4.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.292 ; 4.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.093 ; 4.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.888 ; 3.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.033 ; 4.033 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.327 ; 4.327 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.789 ; 3.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.603 ; 4.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.326 ; 4.326 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.961 ; 3.961 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.829 ; 3.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.390 ; 4.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.569 ; 3.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.138 ; 4.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.746 ; 3.746 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.060 ; 4.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.885 ; 3.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.151 ; 4.151 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 4.236 ; 4.236 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.743 ; 3.743 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.369 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.439 ; 3.439 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.369 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.686 ; 3.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.425 ; 3.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.349 ; 3.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.414 ; 3.414 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.635 ; 3.635 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.409 ; 3.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.236 ; 3.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.420 ; 3.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.112 ; 3.112 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.280 ; 3.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.255 ; 4.255 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.219 ; 4.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.658 ; 4.658 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.137 ; 4.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.676 ; 4.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 3.907 ; 3.907 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.739 ; 4.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.071 ; 4.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.638 ; 4.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.267 ; 4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.753 ; 4.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.979 ; 4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.728 ; 4.728 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.262 ; 4.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.559 ; 4.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.311 ; 4.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.456 ; 4.456 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.158 ; 4.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.271 ; 4.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.100 ; 4.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.814 ; 3.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.834 ; 3.834 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.280 ; 4.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.031 ; 4.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.440 ; 4.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.626 ; 3.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.103 ; 4.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.280 ; 3.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.961 ; 3.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.717 ; 3.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.832 ; 4.832 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.347 ; 4.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.951 ; 4.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.423 ; 5.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.357 ; 5.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.882 ; 5.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.172 ; 5.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.602 ; 5.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.951 ; 4.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.626 ; 5.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.088 ; 5.088 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.796 ; 5.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.245 ; 5.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.809 ; 5.809 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.822 ; 5.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.746 ; 5.746 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.244 ; 5.244 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.575 ; 5.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.242 ; 5.242 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 6.914 ; 6.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 6.183 ; 6.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.917 ; 5.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.694 ; 5.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.677 ; 5.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.025 ; 5.025 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.628 ; 5.628 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.310 ; 5.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.688 ; 5.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.173 ; 5.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.587 ; 5.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.779 ; 5.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.277 ; 5.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.799 ; 5.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.321 ; 5.321 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.698 ; 5.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.920 ; 3.920 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.726 ; 4.726 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.396 ; 5.396 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.160 ; 5.160 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 6.242 ; 6.242 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.362 ; 5.362 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 6.037 ; 6.037 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 6.166 ; 6.166 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.627 ; 5.627 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 6.090 ; 6.090 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.951 ; 4.951 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.586 ; 5.586 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.382 ; 5.382 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.394 ; 5.394 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.056 ; 5.056 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 5.812 ; 5.812 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.448 ; 5.448 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 6.151 ; 6.151 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 5.516 ; 5.516 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 5.148 ; 5.148 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.957 ; 4.957 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 5.241 ; 5.241 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.308 ; 5.308 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 6.124 ; 6.124 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.085 ; 5.085 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 5.239 ; 5.239 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.206 ; 5.206 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 5.286 ; 5.286 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.904 ; 4.904 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 5.258 ; 5.258 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 5.339 ; 5.339 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.726 ; 4.726 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.332 ; 14.332 ;        ;
; fiBENn     ; fbCTRLn     ; 16.480 ; 16.480 ; 16.480 ; 16.480 ;
; fiBENn     ; fbTENn      ; 16.480 ; 16.480 ; 16.480 ; 16.480 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.594 ; 6.594 ;       ;
; fiBENn     ; fbCTRLn     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; fiBENn     ; fbTENn      ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 9831     ; 675      ; 297      ; 22217    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6821     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 9831     ; 675      ; 297      ; 22217    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6821     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 276      ; 276      ; 153      ; 153      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 355      ; 92       ; 306      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 276      ; 0        ; 153      ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 77       ; 27       ; 10       ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 0        ; 10       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 276      ; 276      ; 153      ; 153      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 355      ; 92       ; 306      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 276      ; 0        ; 153      ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 77       ; 27       ; 10       ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 0        ; 10       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 981   ; 981  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1503  ; 1503 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed May 07 16:22:22 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.070
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.070         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     3.938         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     4.705         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     7.489         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    22.041         0.000 inst85 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.474
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.474         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     6.543         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     7.897         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     9.776         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    11.293         0.000 inst85 
Info (332146): Worst-case removal slack is 0.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.777         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.859         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.867         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     1.455         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    13.046         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    11.088         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.070
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.070 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[1]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.648      2.523  F        clock network delay
    Info (332115):      5.775      0.127     uTco  L0_DELAY:inst68|COUNTER[1]
    Info (332115):      5.775      0.000 RR  CELL  inst68|COUNTER[1]|regout
    Info (332115):      6.124      0.349 RR    IC  inst68|_~0|datab
    Info (332115):      6.588      0.464 RF  CELL  inst68|_~0|combout
    Info (332115):      7.292      0.704 FF    IC  inst68|DELAY_SM~4|dataf
    Info (332115):      7.363      0.071 FR  CELL  inst68|DELAY_SM~4|combout
    Info (332115):      7.363      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      7.570      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.761      2.511  R        clock network delay
    Info (332115):      8.640     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.570
    Info (332115): Data Required Time :     8.640
    Info (332115): Slack              :     1.070 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.938
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.938 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      8.761      2.511  R        clock network delay
    Info (332115):      8.888      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      8.888      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      9.662      0.774 RR    IC  inst13|ERROR_BIT_0~1|datae
    Info (332115):      9.868      0.206 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):     10.546      0.678 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info (332115):     10.960      0.414 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.019      2.519  F        clock network delay
    Info (332115):     14.898     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.960
    Info (332115): Data Required Time :    14.898
    Info (332115): Slack              :     3.938 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.705
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.705 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.261      2.511  R        clock network delay
    Info (332115):     46.388      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.388      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     47.163      0.775 RR    IC  inst74|L0_TO_COLUMN_SM~11|datac
    Info (332115):     47.469      0.306 RR  CELL  inst74|L0_TO_COLUMN_SM~11|combout
    Info (332115):     47.469      0.000 RR    IC  inst74|IDLE|datain
    Info (332115):     47.676      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.502      2.502  R        clock network delay
    Info (332115):     52.381     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :    47.676
    Info (332115): Data Required Time :    52.381
    Info (332115): Slack              :     4.705 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 7.489
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 7.489 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     93.170      5.670  F        clock network delay
    Info (332115):     93.297      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115):     93.297      0.000 FF  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     94.032      0.735 FF    IC  inst|_~12|dataf
    Info (332115):     94.103      0.071 FR  CELL  inst|_~12|combout
    Info (332115):     94.518      0.415 RR    IC  inst|END_FIFO_DATA_LOOP|adatasdata
    Info (332115):     94.932      0.414 RR  CELL  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.542      2.542  R        clock network delay
    Info (332115):    102.421     -0.121     uTsu  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.932
    Info (332115): Data Required Time :   102.421
    Info (332115): Slack              :     7.489 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.041
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.041 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.578      4.078  F        clock network delay
    Info (332115):     16.705      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.705      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.705      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     17.319      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     17.319      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     17.366      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     17.366      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     17.413      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     17.413      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     17.460      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     17.460      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     17.507      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     17.507      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     17.554      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     17.554      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     17.601      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     17.601      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     17.730      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     17.730      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     17.777      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     17.777      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.824      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.824      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.871      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.871      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.918      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.918      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.965      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.965      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     18.012      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     18.012      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     18.059      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     18.059      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     18.328      0.269 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     18.328      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     18.375      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     18.375      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     18.422      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     18.422      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     18.469      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     18.469      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     18.516      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     18.516      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     18.563      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     18.563      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     18.610      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     18.610      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     18.657      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     18.657      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     18.786      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     18.786      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.833      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.833      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.880      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.880      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.927      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.927      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.974      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.974      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     19.021      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     19.021      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     19.068      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     19.068      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     19.115      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     19.115      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     19.283      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     19.283      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     19.414      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     41.576      4.076  F        clock network delay
    Info (332115):     41.455     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.414
    Info (332115): Data Required Time :    41.455
    Info (332115): Slack              :    22.041 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     18.170      5.670  F        clock network delay
    Info (332115):     18.297      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115):     18.297      0.000 FF  CELL  inst6|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb|regout
    Info (332115):     18.297      0.000 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb~0|datae
    Info (332115):     18.620      0.323 FR  CELL  inst6|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb~0|combout
    Info (332115):     18.620      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb|datain
    Info (332115):     18.827      0.207 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.170      5.670  F        clock network delay
    Info (332115):     18.370      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.827
    Info (332115): Data Required Time :    18.370
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.640      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.640      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.640      0.000 RR    IC  inst7|RESET_SM~9|datae
    Info (332115):      2.963      0.323 RR  CELL  inst7|RESET_SM~9|combout
    Info (332115):      2.963      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.170      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.713      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.170
    Info (332115): Data Required Time :     2.713
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     52.489      2.489  F        clock network delay
    Info (332115):     52.616      0.127     uTco  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115):     52.616      0.000 FF  CELL  inst|WORD_NR_CNT[0]|regout
    Info (332115):     52.616      0.000 FF    IC  inst|WORD_NR_CNT[0]~1|datae
    Info (332115):     52.939      0.323 FR  CELL  inst|WORD_NR_CNT[0]~1|combout
    Info (332115):     52.939      0.000 RR    IC  inst|WORD_NR_CNT[0]|datain
    Info (332115):     53.146      0.207 RR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.489      2.489  F        clock network delay
    Info (332115):     52.689      0.200      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.146
    Info (332115): Data Required Time :    52.689
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.511      2.511  R        clock network delay
    Info (332115):      2.638      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      2.638      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      2.638      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info (332115):      2.961      0.323 RR  CELL  inst68|DELAY_SM~4|combout
    Info (332115):      2.961      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      3.168      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.511      2.511  R        clock network delay
    Info (332115):      2.711      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.168
    Info (332115): Data Required Time :     2.711
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.578      4.078  F        clock network delay
    Info (332115):     16.705      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.705      0.000 FF  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.705      0.000 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     17.391      0.686 FR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     17.391      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     17.522      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.578      4.078  F        clock network delay
    Info (332115):     16.778      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.522
    Info (332115): Data Required Time :    16.778
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.474
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.474 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.640      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.640      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      2.938      0.298 RR    IC  inst20|datad
    Info (332115):      3.240      0.302 RR  CELL  inst20|combout
    Info (332115):      3.695      0.455 RR    IC  inst68|COUNTER[4]~1|datac
    Info (332115):      4.001      0.306 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.298      0.297 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.053      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.648      2.523  F        clock network delay
    Info (332115):      5.527     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.053
    Info (332115): Data Required Time :     5.527
    Info (332115): Slack              :     0.474 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.543
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.543 
    Info (332115): ===================================================================
    Info (332115): From Node    : AUTO_RESET_MODULE:inst54|AUTO_RESETn
    Info (332115): To Node      : ddlctrlr:inst|END_SEND_EOB
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.496      2.496  R        clock network delay
    Info (332115):      2.623      0.127     uTco  AUTO_RESET_MODULE:inst54|AUTO_RESETn
    Info (332115):      2.623      0.000 FF  CELL  inst54|AUTO_RESETn|regout
    Info (332115):      3.776      1.153 FF    IC  inst64|datac
    Info (332115):      4.082      0.306 FR  CELL  inst64|combout
    Info (332115):      6.712      2.630 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      6.712      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      7.590      0.878 RR    IC  inst|END_SEND_EOB|aclr
    Info (332115):      8.345      0.755 RF  CELL  ddlctrlr:inst|END_SEND_EOB
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.009      2.509  F        clock network delay
    Info (332115):     14.888     -0.121     uTsu  ddlctrlr:inst|END_SEND_EOB
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.345
    Info (332115): Data Required Time :    14.888
    Info (332115): Slack              :     6.543 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.897
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.897 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.001      2.501  F        clock network delay
    Info (332115):     90.128      0.127     uTco  ddlctrlr:inst|READ_fbTEN
    Info (332115):     90.128      0.000 RR  CELL  inst|READ_fbTEN|regout
    Info (332115):     91.617      1.489 RR    IC  inst|WRITE_fbTEN~1|datad
    Info (332115):     91.981      0.364 RR  CELL  inst|WRITE_fbTEN~1|combout
    Info (332115):     93.728      1.747 RR    IC  inst|WRITE_fbTEN|aclr
    Info (332115):     94.483      0.755 RF  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.501      2.501  R        clock network delay
    Info (332115):    102.380     -0.121     uTsu  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.483
    Info (332115): Data Required Time :   102.380
    Info (332115): Slack              :     7.897 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.776
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.776 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     38.174      0.674 FF    IC  inst20|datac
    Info (332115):     38.480      0.306 FR  CELL  inst20|combout
    Info (332115):     40.934      2.454 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     40.934      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     41.850      0.916 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     42.605      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.502      2.502  R        clock network delay
    Info (332115):     52.381     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    42.605
    Info (332115): Data Required Time :    52.381
    Info (332115): Slack              :     9.776 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.293
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.293 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.522      2.522  R        clock network delay
    Info (332115):      2.649      0.127     uTco  inst67
    Info (332115):      2.649      0.000 RR  CELL  inst67|regout
    Info (332115):      4.407      1.758 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      5.162      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.576      4.076  F        clock network delay
    Info (332115):     16.455     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.162
    Info (332115): Data Required Time :    16.455
    Info (332115): Slack              :    11.293 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.777
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.777 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.010      2.510  F        clock network delay
    Info (332115):     15.137      0.127     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115):     15.137      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info (332115):     18.379      3.242 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[0]|aclr
    Info (332115):     19.134      0.755 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.157      5.657  F        clock network delay
    Info (332115):     18.357      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.134
    Info (332115): Data Required Time :    18.357
    Info (332115): Slack              :     0.777 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.859
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.859 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     50.000      0.000  R        clock network delay
    Info (332115):     50.000      0.000 RR  CELL  inst85|regout
    Info (332115):     50.488      0.488 RR    IC  inst|WORD_NR_CNT[9]~0|datac
    Info (332115):     50.794      0.306 RF  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info (332115):     52.793      1.999 FF    IC  inst|WORD_NR_CNT[0]|aclr
    Info (332115):     53.548      0.755 FR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.489      2.489  F        clock network delay
    Info (332115):     52.689      0.200      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.548
    Info (332115): Data Required Time :    52.689
    Info (332115): Slack              :     0.859 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.867
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.867 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR[4]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.488      0.488 RR    IC  inst|WORD_NR_CNT[9]~0|datac
    Info (332115):      0.794      0.306 RF  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info (332115):      2.793      1.999 FF    IC  inst|WORD_NR[4]|aclr
    Info (332115):      3.548      0.755 FR  CELL  ddlctrlr:inst|WORD_NR[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.481      2.481  R        clock network delay
    Info (332115):      2.681      0.200      uTh  ddlctrlr:inst|WORD_NR[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.548
    Info (332115): Data Required Time :     2.681
    Info (332115): Slack              :     0.867 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.455
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.455 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.640      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.640      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.411      0.771 RR    IC  inst11|aclr
    Info (332115):      4.166      0.755 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.511      2.511  R        clock network delay
    Info (332115):      2.711      0.200      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.166
    Info (332115): Data Required Time :     2.711
    Info (332115): Slack              :     1.455 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.046
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.046 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.522      2.522  R        clock network delay
    Info (332115):     27.649      0.127     uTco  inst67
    Info (332115):     27.649      0.000 RR  CELL  inst67|regout
    Info (332115):     29.069      1.420 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):     29.824      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.578      4.078  F        clock network delay
    Info (332115):     16.778      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    29.824
    Info (332115): Data Required Time :    16.778
    Info (332115): Slack              :    13.046 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.820      0.892 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.648      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.945      0.892 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.773      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.088
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.088 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):      0.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      1.679      0.876 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.323      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.179      0.876 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     14.823      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.412
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.088
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.812      2.312 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.812      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     15.750      0.938 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     16.578      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     27.312      2.312 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     27.312      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     28.250      0.938 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     29.078      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.657      0.854 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.485      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.657      0.854 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.485      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.073      1.270 FF    IC  inst|FIFO_CLK|datab
    Info (332113):     52.551      0.478 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     53.837      1.286 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     53.837      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     54.708      0.871 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     55.341      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.073      1.270 RR    IC  inst|FIFO_CLK|datab
    Info (332113):    102.551      0.478 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    103.837      1.286 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    103.837      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    104.708      0.871 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    105.341      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.257
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.257         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     5.270         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     5.635         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    10.282         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    23.548         0.000 inst85 
Info (332146): Worst-case hold slack is 0.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.115         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.217         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.224         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.224         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 2.015
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.015         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     9.921         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    10.603         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    11.374         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    12.000         0.000 inst85 
Info (332146): Worst-case removal slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.288         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.290         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.681         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    12.758         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    11.448         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.257
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.257 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.139      1.139  R        clock network delay
    Info (332115):      1.201      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.201      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.505      0.304 RR    IC  inst68|COUNTER[0]|ena
    Info (332115):      1.970      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.274      1.149  F        clock network delay
    Info (332115):      4.227     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.970
    Info (332115): Data Required Time :     4.227
    Info (332115): Slack              :     2.257 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.270
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.270 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      7.389      1.139  R        clock network delay
    Info (332115):      7.451      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      7.451      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      7.766      0.315 RR    IC  inst13|ERROR_BIT_0~1|datae
    Info (332115):      7.843      0.077 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):      8.135      0.292 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info (332115):      8.329      0.194 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.646      1.146  F        clock network delay
    Info (332115):     13.599     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.329
    Info (332115): Data Required Time :    13.599
    Info (332115): Slack              :     5.270 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.635
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.635 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.889      1.139  R        clock network delay
    Info (332115):     44.951      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.951      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.261      0.310 RR    IC  inst74|L0_TO_COLUMN_SM~11|datac
    Info (332115):     45.355      0.094 RR  CELL  inst74|L0_TO_COLUMN_SM~11|combout
    Info (332115):     45.355      0.000 RR    IC  inst74|IDLE|datain
    Info (332115):     45.452      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.134      1.134  R        clock network delay
    Info (332115):     51.087     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.452
    Info (332115): Data Required Time :    51.087
    Info (332115): Slack              :     5.635 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.282
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 10.282 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.076      2.576  F        clock network delay
    Info (332115):     90.138      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115):     90.138      0.000 FF  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.437      0.299 FF    IC  inst|_~12|dataf
    Info (332115):     90.455      0.018 FR  CELL  inst|_~12|combout
    Info (332115):     90.638      0.183 RR    IC  inst|END_FIFO_DATA_LOOP|adatasdata
    Info (332115):     90.832      0.194 RR  CELL  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.161      1.161  R        clock network delay
    Info (332115):    101.114     -0.047     uTsu  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.832
    Info (332115): Data Required Time :   101.114
    Info (332115): Slack              :    10.282 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.548
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.548 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.315      1.815  F        clock network delay
    Info (332115):     14.377      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.377      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.377      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.666      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.666      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.690      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.690      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.714      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.714      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.738      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.738      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.762      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.762      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.786      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.786      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.810      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.810      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.876      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.876      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.900      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.900      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.924      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.924      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.948      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.948      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.972      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.972      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.996      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.996      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     15.020      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     15.020      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     15.044      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     15.044      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     15.175      0.131 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     15.175      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     15.199      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     15.199      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     15.223      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     15.223      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     15.247      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     15.247      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     15.271      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     15.271      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     15.295      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     15.295      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     15.319      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     15.319      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.343      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.343      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.409      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.409      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.433      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.433      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.457      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.457      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.481      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.481      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.505      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.505      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.529      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.529      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.553      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.553      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.577      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.577      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.659      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.659      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.718      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     39.313      1.813  F        clock network delay
    Info (332115):     39.266     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.718
    Info (332115): Data Required Time :    39.266
    Info (332115): Slack              :    23.548 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.115
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.115 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a16~porta_we_reg
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.639      1.139  F        clock network delay
    Info (332115):     13.701      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115):     13.701      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info (332115):     14.457      0.756 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|datac
    Info (332115):     14.577      0.120 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info (332115):     15.114      0.537 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a16|portawe
    Info (332115):     15.240      0.126 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a16~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.013      2.513  F        clock network delay
    Info (332115):     15.125      0.112      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a16~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.240
    Info (332115): Data Required Time :    15.125
    Info (332115): Slack              :     0.115 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.217
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.217 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst83
    Info (332115): To Node      : inst84
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.147      1.147  R        clock network delay
    Info (332115):      1.209      0.062     uTco  inst83
    Info (332115):      1.209      0.000 RR  CELL  inst83|regout
    Info (332115):      1.324      0.115 RR    IC  inst84~feeder|dataf
    Info (332115):      1.342      0.018 RR  CELL  inst84~feeder|combout
    Info (332115):      1.342      0.000 RR    IC  inst84|datain
    Info (332115):      1.439      0.097 RR  CELL  inst84
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.147      1.147  R        clock network delay
    Info (332115):      1.222      0.075      uTh  inst84
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.439
    Info (332115): Data Required Time :     1.222
    Info (332115): Slack              :     0.217 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.143      1.143  R        clock network delay
    Info (332115):      1.205      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      1.205      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      1.205      0.000 RR    IC  inst7|RESET_SM~9|datae
    Info (332115):      1.345      0.140 RR  CELL  inst7|RESET_SM~9|combout
    Info (332115):      1.345      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      1.442      0.097 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.143      1.143  R        clock network delay
    Info (332115):      1.218      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.442
    Info (332115): Data Required Time :     1.218
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.139      1.139  R        clock network delay
    Info (332115):      1.201      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.201      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.201      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info (332115):      1.341      0.140 RR  CELL  inst68|DELAY_SM~4|combout
    Info (332115):      1.341      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      1.438      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.139      1.139  R        clock network delay
    Info (332115):      1.214      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.438
    Info (332115): Data Required Time :     1.214
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.315      1.815  F        clock network delay
    Info (332115):     14.377      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.377      0.000 FF  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.377      0.000 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.709      0.332 FR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.709      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.768      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.315      1.815  F        clock network delay
    Info (332115):     14.390      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.768
    Info (332115): Data Required Time :    14.390
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.015
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.015 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.143      1.143  R        clock network delay
    Info (332115):      1.205      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.205      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.326      0.121 RR    IC  inst20|datad
    Info (332115):      1.436      0.110 RR  CELL  inst20|combout
    Info (332115):      1.633      0.197 RR    IC  inst68|COUNTER[4]~1|datac
    Info (332115):      1.727      0.094 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.849      0.122 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.212      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.274      1.149  F        clock network delay
    Info (332115):      4.227     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.212
    Info (332115): Data Required Time :     4.227
    Info (332115): Slack              :     2.015 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.921
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.921 
    Info (332115): ===================================================================
    Info (332115): From Node    : AUTO_RESET_MODULE:inst54|AUTO_RESETn
    Info (332115): To Node      : ddlctrlr:inst|END_SEND_EOB
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.127      1.127  R        clock network delay
    Info (332115):      1.189      0.062     uTco  AUTO_RESET_MODULE:inst54|AUTO_RESETn
    Info (332115):      1.189      0.000 FF  CELL  inst54|AUTO_RESETn|regout
    Info (332115):      1.672      0.483 FF    IC  inst64|datac
    Info (332115):      1.766      0.094 FR  CELL  inst64|combout
    Info (332115):      2.899      1.133 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      2.899      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.308      0.409 RR    IC  inst|END_SEND_EOB|aclr
    Info (332115):      3.671      0.363 RF  CELL  ddlctrlr:inst|END_SEND_EOB
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.639      1.139  F        clock network delay
    Info (332115):     13.592     -0.047     uTsu  ddlctrlr:inst|END_SEND_EOB
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.671
    Info (332115): Data Required Time :    13.592
    Info (332115): Slack              :     9.921 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.603
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.603 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.633      1.133  F        clock network delay
    Info (332115):     88.695      0.062     uTco  ddlctrlr:inst|READ_fbTEN
    Info (332115):     88.695      0.000 RR  CELL  inst|READ_fbTEN|regout
    Info (332115):     89.276      0.581 RR    IC  inst|WRITE_fbTEN~1|datad
    Info (332115):     89.402      0.126 RR  CELL  inst|WRITE_fbTEN~1|combout
    Info (332115):     90.120      0.718 RR    IC  inst|WRITE_fbTEN|aclr
    Info (332115):     90.483      0.363 RF  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.133      1.133  R        clock network delay
    Info (332115):    101.086     -0.047     uTsu  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.483
    Info (332115): Data Required Time :   101.086
    Info (332115): Slack              :    10.603 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.374
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.374 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     37.775      0.275 FF    IC  inst20|datac
    Info (332115):     37.869      0.094 FR  CELL  inst20|combout
    Info (332115):     38.930      1.061 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     38.930      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     39.350      0.420 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     39.713      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.134      1.134  R        clock network delay
    Info (332115):     51.087     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    39.713
    Info (332115): Data Required Time :    51.087
    Info (332115): Slack              :    11.374 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.000
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.000 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.148      1.148  R        clock network delay
    Info (332115):      1.210      0.062     uTco  inst67
    Info (332115):      1.210      0.000 RR  CELL  inst67|regout
    Info (332115):      1.903      0.693 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      2.266      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.313      1.813  F        clock network delay
    Info (332115):     14.266     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.266
    Info (332115): Data Required Time :    14.266
    Info (332115): Slack              :    12.000 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.181
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.181 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.639      1.139  F        clock network delay
    Info (332115):     13.701      0.062     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115):     13.701      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info (332115):     14.958      1.257 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[0]|aclr
    Info (332115):     15.321      0.363 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.065      2.565  F        clock network delay
    Info (332115):     15.140      0.075      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.321
    Info (332115): Data Required Time :    15.140
    Info (332115): Slack              :     0.181 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.288
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.288 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     50.000      0.000  R        clock network delay
    Info (332115):     50.000      0.000 RR  CELL  inst85|regout
    Info (332115):     50.205      0.205 RR    IC  inst|WORD_NR_CNT[9]~0|datac
    Info (332115):     50.299      0.094 RF  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info (332115):     51.122      0.823 FF    IC  inst|WORD_NR_CNT[0]|aclr
    Info (332115):     51.485      0.363 FR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.122      1.122  F        clock network delay
    Info (332115):     51.197      0.075      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    51.485
    Info (332115): Data Required Time :    51.197
    Info (332115): Slack              :     0.288 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.290
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.290 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.612      0.612 RR    IC  inst21~2|dataf
    Info (332115):      0.630      0.018 RF  CELL  inst21~2|combout
    Info (332115):      1.145      0.515 FF    IC  inst7|FE_REG[26]|aclr
    Info (332115):      1.508      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.143      1.143  R        clock network delay
    Info (332115):      1.218      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.508
    Info (332115): Data Required Time :     1.218
    Info (332115): Slack              :     0.290 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.681
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.681 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.143      1.143  R        clock network delay
    Info (332115):      1.205      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.205      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.532      0.327 RR    IC  inst11|aclr
    Info (332115):      1.895      0.363 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.139      1.139  R        clock network delay
    Info (332115):      1.214      0.075      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.895
    Info (332115): Data Required Time :     1.214
    Info (332115): Slack              :     0.681 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.758
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.758 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.148      1.148  R        clock network delay
    Info (332115):     26.210      0.062     uTco  inst67
    Info (332115):     26.210      0.000 RR  CELL  inst67|regout
    Info (332115):     26.785      0.575 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):     27.148      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.315      1.815  F        clock network delay
    Info (332115):     14.390      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.148
    Info (332115): Data Required Time :    14.390
    Info (332115): Slack              :    12.758 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.896      0.419 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.274      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.021      0.419 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.399      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.448 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):      0.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      0.762      0.410 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.079      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.262      0.410 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     13.579      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.052
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.498      0.998 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.498      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.937      0.439 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     14.315      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.998      0.998 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.998      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.437      0.439 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.815      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.743      0.391 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.121      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.743      0.391 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.121      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.946      0.594 FF    IC  inst|FIFO_CLK|datab
    Info (332113):     51.113      0.167 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     51.720      0.607 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     51.720      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.122      0.402 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.432      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.946      0.594 RR    IC  inst|FIFO_CLK|datab
    Info (332113):    101.113      0.167 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    101.720      0.607 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    101.720      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.122      0.402 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.432      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 473 megabytes
    Info: Processing ended: Wed May 07 16:22:25 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


