# Progetto Finale di Reti Logiche 2021-22

[![License: MIT](https://img.shields.io/badge/License-MIT-yellow.svg)](https://opensource.org/licenses/MIT)

## Descrizione generale
Lo scopo del progetto era quello di descrivere in linguaggio VHDL e di sintetizzare un componente hardware che legga i dati dalla memoria, effettui una codifica convoluzionale con rapporto 1/2 ed infine scriva il risultato in memoria.

## Riferimenti
- [Specifiche](documentazione/specifiche.pdf)
- [Progetto](project_reti_logiche.vhd)
- [Relazione](documentazione/relazione_finale.pdf)
- [Test Bench](test_bench/)
