# Template-Ordner für FPGA-Entwicklung

Ordnerstruktur:
- `src`: Verilog-Dateien mit Hardwarebeschreibung
- `sim`: Testbenches
- `syn`: Dateien, die für die Synthese wichtig sind wie bspw. Constraint-File usw.
