<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:22.3622</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0190793</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층 세라믹 커패시터 및 이의 제조 방법</inventionTitle><inventionTitleEng>MULTILAYER CERAMIC CAPACITOR AND METHOD OF PREPARING THE SAME</inventionTitleEng><openDate>2025.07.03</openDate><openNumber>10-2025-0099877</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/008</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/232</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/012</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 13/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 유전체층과 내부전극층을 포함하는 커패시터 바디, 및 상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며, 상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에 직접 위치하는 전극층을 포함하고, 상기 전극층은 도전성 금속; 및 코발트(Co)를 포함하는 글래스를 포함하고, 상기 코발트(Co)는 상기 도전성 금속 100 중량부에 대하여 0.13 중량부 내지 0.64 중량부로 포함되는 적층 세라믹 커패시터 및 이의 제조 방법을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 유전체층과 내부전극층을 포함하는 커패시터 바디, 및상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며,상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에 직접 위치하는 전극층을 포함하고,상기 전극층은 도전성 금속; 및 코발트(Co)를 포함하는 글래스를 포함하고, 상기 코발트(Co)는 상기 도전성 금속 100 중량부에 대하여 0.13 중량부 내지 0.64 중량부로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>2. 제1항에서,상기 코발트(Co)는 상기 외부 전극의 전극층과 상기 내부전극층의 계면에서부터 길이 방향(L축)으로 상기 외부 전극의 총 두께의 5% 내지 15%인 지점까지의 영역으로 정의되는, 계면 근방 영역에 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>3. 제1항에서,상기 글래스는 철(Fe)을 더 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>4. 제3항에서,상기 철(Fe)은 상기 도전성 금속 100 중량부에 대하여 0.18 중량부 내지 0.91 중량부로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>5. 제3항에서,상기 철(Fe)은 상기 외부 전극의 전극층과 상기 내부전극층의 계면에서부터 길이 방향(L축)으로 상기 외부 전극의 총 두께의 5% 내지 15%인 지점까지의 영역으로 정의되는, 계면 근방 영역에 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>6. 제1항에서,상기 글래스는 리튬(Li), 칼륨(K), 규소(Si), 알루미늄(Al), 니켈(Ni), 은(Ag), 나트륨(Na), 바륨(Ba), 칼슘(Ca), 스트론튬(Sr), 붕소(B), 아연(Zn), 주석(Sn), 구리(cu), 인듐(In), 티타늄(Ti), 인(P), 망간(Mn), 게르마늄(Ge) 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>7. 제6항에서,상기 글래스의 총량에 대하여,상기 리튬(Li)은 5 중량% 내지 20 중량%로 포함되고, 상기 칼륨(K)은 5 중량% 내지 20 중량%로 포함되고,상기 규소(Si)는 5 중량% 내지 20 중량%로 포함되고,상기 알루미늄(Al)은 5 중량% 내지 15 중량%로 포함되고,상기 니켈(Ni)은 0.01 중량% 내지 20 중량%로 포함되고, 상기 은(Ag)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 나트륨(Na)은 0.01 중량% 내지 25 중량%로 포함되고, 상기 바륨(Ba)은 15 중량% 내지 45 중량%로 포함되고, 상기 칼슘(Ca)은 15 중량% 내지 45 중량%로 포함되고, 상기 스트론튬(Sr)은 15 중량% 내지 45 중량%로 포함되고, 상기 붕소(B)는 15 중량% 내지 25 중량%로 포함되고, 상기 아연(Zn)은 1 중량% 내지 15 중량%로 포함되고, 상기 주석(Sn)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 구리(cu)는 0.01 중량% 내지 15 중량%로 포함되고, 상기 인듐(In)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 티타늄(Ti)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 인(P)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 망간(Mn)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 게르마늄(Ge)은 0.01 중량% 내지 15 중량%로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>8. 제1항에서,상기 글래스는 상기 도전성 금속 100 중량부에 대하여 1 중량부 내지 40 중량부로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>9. 제1항에서,상기 글래스의 평균입경(D50)은 0.1 ㎛ 내지 5 ㎛인 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>10. 제1항에서, 상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti), 납(Pb), 이들의 합금, 또는 이들의 조합을 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>11. 유전체층과 내부전극층을 포함하는 커패시터 바디의 일면에 도전성 금속 및 글래스 조성물을 포함하는 전극층 형성용 페이스트를 도포하는 단계; 및상기 전극층 형성용 페이스트를 소결하여 외부 전극의 전극층을 형성하는 단계를 포함하고, 상기 글래스 조성물은 산화코발트(CoO)를 상기 도전성 금속 100 중량부에 대하여 0.13 중량부 내지 0.64 중량부로 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에서,상기 소결은 400℃ 내지 850℃의 온도에서 수행되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에서,상기 글래스 조성물은 산화철을 더 포함하고,상기 산화철은 FeO, Fe2O3, Fe3O4 또는 이들의 조합을 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에서,상기 산화철은 상기 도전성 금속 100 중량부에 대하여 0.18 중량부 내지 0.91 중량부로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에서,상기 글래스 조성물은 산화리튬(Li2O); 산화칼륨(K2O); 이산화규소(SiO2); 산화알루미늄(Al2O3); 산화니켈(NiO); 산화은(Ag2O); 산화나트륨(NaO); 산화바륨(BaO); 산화칼슘(CaO); 산화스트론튬(SrO); 산화붕소(B2O3); 산화아연(ZnO); SnO, SnO2 또는 이들의 조합을 포함하는 산화주석; Cu2O, CuO 또는 이들의 조합을 포함하는 산화구리; 산화인듐(In2O3); 이산화티타늄(TiO2); 오산화인(P2O5); MnO, Mn2O, Mn2O3, Mn3O4 또는 이들의 조합을 포함하는 산화망간; 산화게르마늄(GeO2) 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에서,상기 글래스 조성물의 총량에 대하여, 상기 산화리튬(Li2O)은 5 중량% 내지 20 중량%로 포함되고, 상기 산화칼륨(K2O)은 5 중량% 내지 20 중량%로 포함되고,상기 이산화규소(SiO2)는 5 중량% 내지 20 중량%로 포함되고,상기 산화알루미늄(Al2O3)은 5 중량% 내지 15 중량%로 포함되고,상기 산화니켈(NiO)은 0.01 중량% 내지 20 중량%로 포함되고, 상기 산화은(Ag2O)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 산화나트륨(NaO)은 0.01 중량% 내지 25 중량%로 포함되고, 상기 산화바륨(BaO)은 15 중량% 내지 45 중량%로 포함되고, 상기 산화칼슘(CaO)은 15 중량% 내지 45 중량%로 포함되고, 상기 산화스트론튬(SrO)은 15 중량% 내지 45 중량%로 포함되고,상기 산화붕소(B2O3)는 15 중량% 내지 25 중량%로 포함되고, 상기 산화아연(ZnO)은 1 중량% 내지 15 중량%로 포함되고, 상기 산화주석은 0.01 중량% 내지 15 중량%로 포함되고, 상기 산화구리는 0.01 중량% 내지 15 중량%로 포함되고, 상기 산화인듐(In2O3)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 이산화티타늄(TiO2)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 오산화인(P2O5)은 0.01 중량% 내지 15 중량%로 포함되고, 상기 산화망간은 0.01 중량% 내지 15 중량%로 포함되고, 상기 산화게르마늄(GeO2)은 0.01 중량% 내지 15 중량%로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제11항에서,상기 글래스 조성물은 상기 도전성 금속 100 중량부에 대하여 1 중량부 내지 40 중량부로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제11항에서,상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti), 납(Pb), 이들의 합금, 또는 이들의 조합을 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KANG, BUMSUK</engName><name>강범석</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, DA MI</engName><name>김다미</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YOON, DAEWOO</engName><name>윤대우</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, SUJIN</engName><name>이수진</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, JUNGHYUN</engName><name>김정현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, JEONG RYEOL</engName><name>김정렬</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.26</receiptDate><receiptNumber>1-1-2023-1451728-96</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230190793.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e49576747ae5d8733fb5f1ac3496d8ab776584488a19846d2b34d29d7d13956ebb6a16f45b20ac83795e2caf312d457f41f62774a99a7000b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd1decb79741282eb9cae2eeefefa1f928920d174a8d167a9ca64c280a92d54ecc2f3a3f5c4f3c1ba63d454cf7d484d38de24220d3d75d229</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>