# ğŸ“ **ApÃªndice A â€” GlossÃ¡rio de Siglas e Termos TÃ©cnicos**

Este glossÃ¡rio cobre apenas os termos *mais relevantes ao contexto da apostila*, seguindo um estilo conciso e objetivo.

---

## **A â€” GlossÃ¡rio**

### **Arquitetura e Hardware**

* **MCU (Microcontroller Unit)** â€” Microcontrolador; chip com CPU + memÃ³rias + perifÃ©ricos.
* **MPU (Memory Protection Unit)** â€” Unidade de proteÃ§Ã£o de memÃ³ria sem paginaÃ§Ã£o; define regiÃµes protegidas.
* **MMU (Memory Management Unit)** â€” Unidade de gerenciamento de memÃ³ria com paginaÃ§Ã£o; usada em Linux.
* **ISA (Instruction Set Architecture)** â€” Conjunto de instruÃ§Ãµes suportado pelo processador.
* **RISC / CISC** â€” Arquiteturas de instruÃ§Ãµes simples (RISC) ou complexas (CISC).
* **GPIO (General Purpose Input/Output)** â€” Pinos digitais genÃ©ricos.
* **ADC / DAC** â€” Conversores analÃ³gico-digital e digital-analÃ³gico.
* **DMA (Direct Memory Access)** â€” Controlador que move dados sem intervenÃ§Ã£o da CPU.
* **RTC (Real-Time Clock)** â€” RelÃ³gio de tempo real independente.
* **PLL (Phase-Locked Loop)** â€” Multiplicador de frequÃªncia para gerar clocks.

---

### **Software, RTOS e Kernel**

* **RTOS (Real-Time Operating System)** â€” SO determinÃ­stico com scheduler de tempo real.
* **Task / Thread** â€” Unidade de execuÃ§Ã£o dentro de um RTOS.
* **ISR (Interrupt Service Routine)** â€” Rotina de tratamento de interrupÃ§Ã£o.
* **Context Switch** â€” Troca de contexto entre tarefas.
* **Scheduler** â€” Componente que decide qual tarefa roda.
* **Tick** â€” Pulso periÃ³dico que controla o escalonamento em RTOS *tick-based*.
* **Preemptivo** â€” Uma tarefa pode interromper a outra por prioridade.
* **Cooperativo** â€” Tarefas sÃ³ trocam controle voluntariamente.

---

### **ComunicaÃ§Ã£o e IPC**

* **IPC (Inter-Process Communication)** â€” ComunicaÃ§Ã£o entre processos/tarefas.
* **Mutex** â€” ExclusÃ£o mÃºtua; evita acesso simultÃ¢neo.
* **Semaphore** â€” SemÃ¡foro; controle de recursos e sinalizaÃ§Ã£o.
* **Queue** â€” Fila de mensagens.
* **Mailbox** â€” Estrutura para troca de mensagens com tamanho fixo.
* **Event Group** â€” SinalizaÃ§Ã£o baseada em bits (FreeRTOS).

---

### **Rede e Protocolos**

* **UART** â€” ComunicaÃ§Ã£o serial assÃ­ncrona.
* **SPI** â€” ComunicaÃ§Ã£o sÃ­ncrona, alta velocidade, mestre-escravo.
* **IÂ²C** â€” Rede sÃ­ncrona de dois fios com endereÃ§amento.
* **CAN** â€” Protocolo robusto para automotivo/industrial.
* **LWIP** â€” TCP/IP leve para sistemas embarcados.
* **MQTT** â€” Protocolo leve de publicaÃ§Ã£o/assinatura.

---

### **Energia, SeguranÃ§a e Confiabilidade**

* **WDT (Watchdog Timer)** â€” Temporizador que reinicia o sistema em caso de travamento.
* **CRC (Cyclic Redundancy Check)** â€” VerificaÃ§Ã£o de integridade.
* **ECC (Error-Correcting Code)** â€” CorreÃ§Ã£o de erros em memÃ³ria.
* **OTA (Over-the-Air)** â€” AtualizaÃ§Ã£o remota de firmware.
* **Secure Boot** â€” InicializaÃ§Ã£o apenas de firmware assinado.

---

### **Desenvolvimento e Ferramentas**

* **SDK (Software Development Kit)** â€” Pacote que inclui headers, libs e exemplos.
* **Toolchain** â€” Conjunto GCC + binutils + linker.
* **HIL (Hardware-in-the-Loop)** â€” Testes com hardware real no ciclo.
* **SWD (Serial Wire Debug)** â€” Interface de depuraÃ§Ã£o de MCUs ARM.
* **JTAG** â€” Interface de debug padrÃ£o, mais pinos que SWD.
* **DTB (Device Tree Blob)** â€” Estrutura usada por Linux embarcado para descrever hardware.

---

---

# ğŸ“ **ApÃªndice B â€” Tabela de InterrupÃ§Ãµes TÃ­picas por Arquitetura**

> **Obs.:** NÃ£o listamos todas as interrupÃ§Ãµes reais (existem centenas), mas as *classes* comuns que aparecem em datasheets.

---

## **ARM Cortex-M (M0, M3, M4, M7)**

| **Categoria**         | **InterrupÃ§Ãµes tÃ­picas**                               |
| --------------------- | ------------------------------------------------------ |
| ExceÃ§Ãµes do nÃºcleo    | Reset, NMI, HardFault, MemManage, BusFault, UsageFault |
| Sistema               | SysTick, PendSV, SVC                                   |
| Temporizadores        | TIMx update, compare, capture                          |
| ComunicaÃ§Ã£o           | UARTx, SPIx, I2Cx                                      |
| DMA                   | DMA channel x transfer complete/error                  |
| AnalÃ³gico             | ADC end-of-conversion, comparator                      |
| GPIO                  | EXTI line x interrupt                                  |
| PerifÃ©ricos especiais | USB, CAN, Ethernet, RNG, SDIO                          |

---

## **RISC-V (MCU com PLIC + CLINT)**

| **Origem**                   | **DescriÃ§Ã£o**                                                   |
| ---------------------------- | --------------------------------------------------------------- |
| InterrupÃ§Ãµes locais (CLINT)  | Software interrupt, Timer interrupt                             |
| InterrupÃ§Ãµes externas (PLIC) | GPIO, UART, SPI, I2C, PWM, ADC                                  |
| ExceÃ§Ãµes                     | Misaligned access, Illegal instruction, Breakpoint, System call |

---

## **x86 (modo protegido / SOs embarcados simplificados)**

| **IDT (vectores clÃ¡ssicos)** | **FunÃ§Ã£o**                                      |
| ---------------------------- | ----------------------------------------------- |
| 0â€“31                         | ExceÃ§Ãµes (divide by zero, page fault, GP fault) |
| 32                           | Timer (PIT ou APIC)                             |
| 33                           | Teclado (em PCs)                                |
| 40â€“47                        | IRQs via PIC (controlador legado)               |
| 48+                          | IRQs via APIC ou MSI/MSI-X                      |

*(Em sistemas embarcados x86, os IRQs vÃªm quase sempre do APIC.)*

---

## **MIPS â€” Exemplo do PlayStation 1 (contexto do Cap. 16.3)**

| **Fonte**           | **DescriÃ§Ã£o**                                          |
| ------------------- | ------------------------------------------------------ |
| Exception Vector    | Reset, TLB miss, syscall, break                        |
| Hardware Interrupts | Controlador de DMA, GPU, SPU, CD-ROM, Controller ports |
| Timer               | Timer interno de 1/60s (sincronizaÃ§Ã£o com vÃ­deo NTSC)  |

---

## **ESP32 (Xtensa/LX6 e RISC-V no ESP32-C3)**

| **Categoria** | **InterrupÃ§Ãµes**                |
| ------------- | ------------------------------- |
| Timer         | Timer Group 0/1                 |
| ComunicaÃ§Ã£o   | UARTx, SPIx, I2Cx               |
| Wireless      | Wi-Fi, Bluetooth, coexistÃªncia  |
| ADC/DAC       | Conversores analÃ³gicos          |
| GPIO          | Level interrupt, edge interrupt |

---

---

# ğŸ“ **ApÃªndice C â€” Estruturas de Dados Comuns em RTOS**

> Estas sÃ£o estruturas **fundamentais** que aparecem em *todos* RTOS modernos (FreeRTOS, Zephyr, ThreadX, embOS), com explicaÃ§Ãµes conceituais e sem cÃ³digo.

---

## **C.1 â€” Lista de ProntidÃ£o (Ready List)**

* Estrutura: **lista encadeada ou vetor de listas**, separada por prioridade.
* FunÃ§Ã£o: armazenar tarefas prontas para executar.
* Por que importa: permite que o *scheduler* encontre rapidamente a **tarefa de maior prioridade**.

Na maioria dos RTOS, hÃ¡ **32 listas** (prioridades 0 a 31), uma por nÃ­vel de prioridade.

---

## **C.2 â€” Lista de Bloqueadas (Blocked List)**

* Armazena tarefas esperando **tempo**, **evento**, **semaforo**, **fila**, etc.
* Geralmente ordenada por **timeout** (menor primeiro).
* Usada pelo *tick handler* para decidir quem acorda.

---

## **C.3 â€” TCB (Task Control Block)**

O **TCB** Ã© a estrutura mais importante em um RTOS.

ContÃ©m:

* Ponteiro da stack da tarefa
* Prioridade
* Estado (ready, running, blocked)
* Delay/timeout restante
* Dados de IPC (fila associada, eventos)
* Nome, ID, flags
* EstatÃ­sticas (CPU time, overflow da stack)

Equivale ao PCB (Process Control Block) de sistemas operacionais tradicionais.

---

## **C.4 â€” Fila de Mensagens (Message Queue)**

Estrutura interna:

* Buffer circular (ring buffer)
* Ponteiros head/tail
* Tamanho da mensagem
* SemÃ¡foros de disponibilidade (cheio/vazio)

FunÃ§Ã£o:

* Envio de dados entre tasks ou entre ISR â†’ task.

---

## **C.5 â€” SemÃ¡foros e Mutexes Estruturados**

Implementados como:

* **SemÃ¡foro binÃ¡rio:** contador 0/1 + lista de waiting.
* **SemÃ¡foro de contagem:** contador N + lista de waiting.
* **Mutex:** inclui **heranÃ§a de prioridade** + dono + contador interno.

---

## **C.6 â€” Event Groups (grupos de eventos)**

Estrutura:

* Um **bitmap interno** (32 bits normalmente)
* Lista de tarefas esperando por padrÃµes de bits
* Mecanismo para acordar mÃºltiplas tasks simultaneamente

Uso:

* SinalizaÃ§Ã£o de mÃºltiplos eventos independentes.
* SincronizaÃ§Ã£o complexa entre tarefas.

---

## **C.7 â€” Timer Software**

ContÃ©m:

* Tempo restante
* PeriÃ³dico ou Ãºnico
* Callback
* Estado (ativo/parado)
* Lista ordenada por tempo

Esses timers rodam sob o *timer task* do RTOS.

---

## **C.8 â€” Heap e Alocador Interno**

RTOS embarcados geralmente oferecem:

* Heap simples (`heap_1`): sem liberar
* Heap com lista livre (`heap_2`)
* Heap com coalescÃªncia automÃ¡tica (`heap_4`)
* Heap com mÃºltiplas regiÃµes (`heap_5`)

Sempre com:

* Blocos livres encadeados
* EstratÃ©gia *first-fit* ou *best-fit*


# ğŸ“˜ **ApÃªndice D â€” ComputaÃ§Ã£o GrÃ¡fica para o CapÃ­tulo 16.3 (For Dummies)**


## **D.1 â€” Por que este apÃªndice existe?**

O objetivo deste apÃªndice Ã© **explicar apenas os conceitos grÃ¡ficos necessÃ¡rios** para compreender o estudo de caso do *PlayStation 1* apresentado no CapÃ­tulo 16.3, sem entrar em complexidades tÃ©cnicas desnecessÃ¡rias.

O PS1 possui uma arquitetura grÃ¡fica muito particular:

* **A GPU nÃ£o Ã© 3D** â€” ela sÃ³ rasteriza primitivas **2D** (triÃ¢ngulos e quadrilÃ¡teros).
* O â€œ3Dâ€ Ã© simulado porque um coprocessador (GTE) converte coordenadas tridimensionais em coordenadas 2D antes do desenho.
* NÃ£o hÃ¡ **Z-buffer**: a ordem de desenho Ã© controlada por uma estrutura especial chamada **Ordering Table (OT)**.
* Toda comunicaÃ§Ã£o de desenho Ã© feita por **DMA**, atravÃ©s de pacotes de comandos.

Isso significa que, para entender o que ocorre no CapÃ­tulo 16.3, vocÃª precisa apenas:

1. Entender a ideia geral de *pipeline* do PS1
2. Compreender o papel do GTE
3. Compreender a OT
4. Compreender como a GPU consome esses comandos

Esse apÃªndice oferece **a visÃ£o sistÃªmica, conceitual**, ao estilo Tanenbaum, evitando explicaÃ§Ãµes de engenharia grÃ¡fica profunda.

---

## **D.2 â€” Como a GPU do PS1 â€œpensaâ€ (e por que ela nÃ£o Ã© 3D)**

A GPU do PlayStation 1 Ã© essencialmente um **rasterizador 2D**.
Ela nÃ£o calcula:

* transformaÃ§Ãµes 3D (rotaÃ§Ã£o, escala, projeÃ§Ã£o)
* iluminaÃ§Ã£o fÃ­sica
* perspectiva
* normalizaÃ§Ã£o
* profundidade (Z-buffer)
* matrizes

Todas essas operaÃ§Ãµes ocorrem **antes de a GPU ser utilizada**, no coprocessador chamado **GTE (Geometry Transformation Engine)**.

A GPU enxerga o mundo apenas como:

> â€œUm monte de primitivas 2D, com coordenadas jÃ¡ prontas, cada uma com suas cores, texturas e atributos.â€

Essas primitivas sÃ£o:

* Pontos
* Linhas
* TriÃ¢ngulos (shaded / textured)
* Quadrados (shaded / textured)
* Sprites (rectangles + UV)

E a GPU desenha na VRAM como se estivesse pintando um bitmap â€” sem memÃ³ria de profundidade.

O processo mental Ã©:

1. Recebe um **pacote** com um comando (por DMA).
2. Interpreta: â€œDesenhe este triÃ¢ngulo nestas coordenadas.â€
3. Rasteriza a forma.

Nenhum cÃ¡lculo 3D Ã© feito dentro da GPU.

---

## **D.3 â€” O papel do GTE na pipeline**

O **GTE (Geometry Transformation Engine)** Ã© um coprocessador dedicado a operaÃ§Ãµes matemÃ¡ticas de transformaÃ§Ã£o geomÃ©trica:

* TransformaÃ§Ã£o de coordenadas do espaÃ§o do objeto â†’ espaÃ§o da cÃ¢mera
* ProjeÃ§Ã£o em perspectiva
* IluminaÃ§Ã£o simples (Gouraud shading)
* ConversÃ£o final para coordenadas 2D de tela

Ele:

* recebe vetores 3D
* usa matrizes internas (model, view, projection)
* aplica operaÃ§Ãµes matemÃ¡ticas
* devolve coordenadas **jÃ¡ transformadas em 2D**, prontas para a GPU desenhar

A GPU nunca vÃª coordenadas em 3D.

Por isso o fluxo Ã©:

```
Mundo 3D â†’ GTE â†’ 2D + cores/lights â†’ GPU â†’ VRAM
```

O papel do GTE Ã© puramente **geometria**.
O papel da GPU Ã© puramente **desenho/rasterizaÃ§Ã£o**.

Um conceito fundamental:

> A GPU nÃ£o sabe o que Ã© â€œprofundidadeâ€.
> SÃ³ sabe desenhar na ordem que vocÃª mandar.

Isso nos leva ao prÃ³ximo ponto.

---

## **D.4 â€” Ordering Table (OT): como desenhar sem Z-buffer**

Como a GPU nÃ£o possui Z-buffer, ela nÃ£o pode decidir quem estÃ¡ â€œna frenteâ€ ou â€œatrÃ¡sâ€.
A soluÃ§Ã£o adotada Ã© engenhosa e simples:

> A GPU desenha **na ordem exata** em que recebe os pacotes.
> Portantoâ€¦
> **quem for desenhado depois aparece por cima**.

Isso significa que o sistema precisa decidir a ordem **antes** de enviar comandos.

O mecanismo para isso se chama **Ordering Table (OT)**.

#### O que Ã© a OT?

A OT Ã© simplesmente:

* um **vetor de ponteiros/listas**,
* onde cada posiÃ§Ã£o representa uma faixa de **profundidade**,
* e cada entrada aponta para uma **lista encadeada de pacotes**.

#### Como funciona?

1. VocÃª cria um bloco (um â€œpacote de primitivaâ€).
2. VocÃª decide sua profundidade (ex.: z = 123).
3. VocÃª converte essa profundidade para um Ã­ndice da OT (ex.: 123 â†’ slot 7).
4. VocÃª coloca o pacote no slot correspondente da OT.

Cada slot da OT Ã©, na verdade, **uma lista encadeada de pacotes de desenho**.

No final:

* O slot mais distante Ã© lido primeiro,
* O mais prÃ³ximo Ã© lido por Ãºltimo,
* Portanto, objetos prÃ³ximos â€œsobrepÃµemâ€ os distantes.

#### Por que esse mÃ©todo existe?

Porque:

* Ã‰ barato
* Simples
* DeterminÃ­stico
* Funciona sem Z-buffer
* NÃ£o requer leituras aleatÃ³rias na VRAM
* Ã‰ excelente para jogos de 1994â€“2000

#### Limpeza da OT

No inÃ­cio de cada frame, a OT precisa ser zerada.
Isso Ã© feito quase sempre via **DMA6** porque Ã© mais rÃ¡pido e nÃ£o ocupa a CPU.


## **D.5 â€” Um modelo mental simples de como â€œum frame aconteceâ€**

Para entender de verdade o capÃ­tulo 16.3, Ã© essencial visualizar o processo **como uma linha de montagem**, e nÃ£o como um procedimento â€œgrÃ¡ficoâ€ no sentido moderno.

Imagine o PlayStation 1 como uma pequena fÃ¡brica com trÃªs operÃ¡rios:

1. **A CPU (MIPS R3000A)**
   Organiza o trabalho geral, prepara pacotes e controla os passos.

2. **O GTE**
   Uma calculadora super-rÃ¡pida especializada em transformar coordenadas e calcular iluminaÃ§Ã£o.

3. **A GPU**
   Um pintor que sÃ³ entende â€œdesenhe esta figura aquiâ€.

O fluxo de trabalho Ã© o seguinte:

---

#### **Passo 1 â€” CPU determina o que precisa ser desenhado**

O jogo decide:

* posiÃ§Ã£o das entidades
* animaÃ§Ãµes
* transformaÃ§Ãµes
* cÃ¢mera
* efeitos

O programador (ou engine) monta listas de objetos com:

* vÃ©rtices 3D
* texturas
* profundidade
* propriedades de cor/iluminaÃ§Ã£o

---

#### **Passo 2 â€” CPU envia vÃ©rtices para o GTE**

O GTE recebe:

* 3 vetores 3D (de um triÃ¢ngulo)
* matriz de transformaÃ§Ã£o
* matriz de projeÃ§Ã£o
* parÃ¢metro de iluminaÃ§Ã£o

Ele devolve:

* (x, y) 2D jÃ¡ prontos
* intensidade de cor
* profundidade (Z) para indexaÃ§Ã£o na OT

Esse processo se repete centenas de milhares de vezes por frame.

---

#### **Passo 3 â€” CPU cria pacotes de desenho**

Um **pacote** Ã© simplesmente uma estrutura na RAM contendo:

* um cÃ³digo de comando (por exemplo, â€œdesenhe triÃ¢ngulo texturizadoâ€)
* as coordenadas (jÃ¡ em 2D)
* atributos (cor, UV, CLUT, textura etc.)
* ponteiro para o prÃ³ximo pacote (lista encadeada)

---

#### **Passo 4 â€” CPU coloca os pacotes na OT**

Com base no valor Z projetado (do GTE), cada pacote vai para um slot da OT.

Lembre-se:

* Ã­ndices baixos = fundo
* Ã­ndices altos = frente

---

#### **Passo 5 â€” CPU aciona o DMA2 para enviar a OT Ã  GPU**

Agora vem o fundamental:

* A GPU **nÃ£o pega comandos diretamente da CPU**.
* Ela recebe pacotes **via DMA2**, com altÃ­ssima velocidade e baixo atraso.

A OT Ã© enviada e a GPU executa **na ordem**.

---

#### **Passo 6 â€” A GPU rasteriza tudo e escreve na VRAM**

A GPU trabalha como uma mÃ¡quina de escrever grÃ¡fica, linha por linha, primitivas sobre primitivas.

No final desse processo, a VRAM contÃ©m:

* framebuffer final
* texturas
* janelas auxiliares (como o depth-sort 2D simulado)

---

## **D.6 â€” O papel do DMA2 e por que ele Ã© indispensÃ¡vel**

DMA2 Ã© o canal de DMA dedicado exclusivamente Ã  **GPU**.
Ele Ã© responsÃ¡vel por:

* Copiar pacotes da RAM para o FIFO da GPU
* Enviar configuraÃ§Ãµes
* Transmitir texturas, blocos e dados de VRAM

O benefÃ­cio Ã© evidente:

> Sem DMA, a CPU perderia tempo empurrando bytes para a GPU manualmente.
> Com DMA2, tudo flui de maneira assÃ­ncrona e paralela.

Isso permite:

* **alto throughput** (essencial para jogos a 30/60 fps)
* **paralelismo** entre CPU e GPU
* **latÃªncia constante** no envio de pacotes

Um detalhe crucial para compreender:

> A GPU nÃ£o lÃª a OT diretamente.
> Quem faz isso Ã© o **DMA2**, por meio dos ponteiros encadeados.
> Ele segue as listas de pacotes e empurra tudo para o FIFO da GPU.

Sem isso, o PS1 nunca teria atingido o desempenho que obteve.

---

## **D.7 â€” Pipeline completa do PS1 (resumo unificado)**

Aqui estÃ¡ a visÃ£o macro que resume tudo o que foi explicado:

```
1. CPU organiza o frame
   â”œâ”€ atualiza jogo, fÃ­sica, lÃ³gica
   â””â”€ carrega modelos, transforma animaÃ§Ãµes

2. CPU â†’ GTE
   â””â”€ transforma vÃ©rtices 3D â†’ coordenadas 2D + profundidade + iluminaÃ§Ã£o

3. CPU
   â”œâ”€ monta pacotes de desenho na RAM
   â””â”€ insere pacote na OT correspondente ao Z-projetado

4. CPU â†’ DMA6 (opcional)
   â””â”€ limpa a OT do frame anterior

5. CPU â†’ DMA2
   â”œâ”€ envia lista OT para FIFO da GPU
   â””â”€ DMA2 percorre listas de pacotes automaticamente

6. GPU
   â”œâ”€ lÃª cada pacote sequencialmente
   â”œâ”€ rasteriza triÃ¢ngulos/quads/sprites
   â””â”€ escreve resultado na VRAM

7. VRAM â†’ vÃ­deo composto / RGB
   â””â”€ O frame final aparece na tela
```

Tudo funciona porque cada componente faz apenas **uma tarefa**, muito bem delimitada:

* **CPU**: lÃ³gica e organizaÃ§Ã£o
* **GTE**: matemÃ¡tica vetorial
* **GPU**: desenho
* **DMA2**: transferÃªncia rÃ¡pida de pacotes
* **OT**: ordenaÃ§Ã£o de profundidade

O cenÃ¡rio Ã© simples, direto e rÃ­gido â€” e por isso tÃ£o poderoso.

---

## **D.8 â€” Encerramento didÃ¡tico**

O PlayStation 1 Ã© um excelente estudo de caso porque sua arquitetura expÃµe, com clareza quase didÃ¡tica:

* a separaÃ§Ã£o entre **geometria** e **rasterizaÃ§Ã£o**
* a necessidade de controle explÃ­cito da ordem de desenho
* o uso de **DMA** como elemento fundamental para throughput
* o papel das estruturas de dados (OTs) no lugar de buffers modernos
* o papel de uma GPU â€œnÃ£o-programÃ¡velâ€ funcionando como perifÃ©rico

Compreender esta pipeline permite:

* entender a retroengenharia de jogos da era PS1
* entender por que engines modernas usam estruturas conceitualmente similares (command buffers, sorting layers, render queues)
* criar demos prÃ³prias para o console
* aproveitar os mesmos princÃ­pios ao estudar qualquer hardware grÃ¡fico de baixo nÃ­vel

O PS1 Ã©, em essÃªncia:

> Um modelo reduzido e extremamente claro de toda a computaÃ§Ã£o grÃ¡fica moderna â€” sÃ³ que sem as partes complicadas.

Quando vocÃª entende o PS1, entende o coraÃ§Ã£o da rasterizaÃ§Ã£o moderna, mas com menos distraÃ§Ãµes.



============


Perfeito â€” vamos entÃ£o ao **ApÃªndice E**, o fechamento oficial da apostila.
Mantive o estilo "Tanenbaum" â€” direto, claro, referenciando obras clÃ¡ssicas e essenciais.

---

# ğŸ“˜ **ApÃªndice E â€” ReferÃªncias e Bibliografia Recomendada**

Este apÃªndice reÃºne as principais obras, manuais, artigos e materiais utilizados como base para a apostila. A seleÃ§Ã£o privilegia referÃªncias clÃ¡ssicas, documentaÃ§Ã£o tÃ©cnica primÃ¡ria e livros amplamente adotados em cursos acadÃªmicos e industriais.

---

# **E.1 â€” Livros ClÃ¡ssicos e Fundamentais**

#### **Sistemas Operacionais**

* **Tanenbaum, Andrew S.; Bos, Herbert.** *Sistemas Operacionais Modernos*. Pearson.
  â€” ReferÃªncia conceitual base para toda a apostila; clareza exemplar.

* **Silberschatz, Abraham; Galvin, Peter; Gagne, Greg.** *Sistemas Operacionais: Conceitos*. LTC.
  â€” Complementa Tanenbaum com uma visÃ£o mais prÃ¡tica do funcionamento interno dos SOs.

---

#### **Arquitetura de Computadores**

* **Patterson, David; Hennessy, John.** *Computer Organization and Design: The Hardware/Software Interface.*
  â€” O padrÃ£o ouro para entender pipelines, ISAs, caches e arquitetura.

* **Hennessy, John; Patterson, David.** *Computer Architecture: A Quantitative Approach.*
  â€” Obra definitiva sobre alto desempenho, paralelismo, memÃ³ria e pipelines.

---

#### **Sistemas Embarcados e Tempo Real**

* **Labrosse, Jean J.** *MicroC/OS-II: The Real-Time Kernel.*
  â€” Excelente introduÃ§Ã£o a RTOS, com cÃ³digo-fonte explicando cada componente.

* **Edward A. Lee; Sanjit A. Seshia.** *Introduction to Embedded Systems.*
  â€” VersÃ£o moderna, focada em sistemas reativos e no papel do tempo real.

* **Qing Li.** *Real-Time Concepts for Embedded Systems.*
  â€” DidÃ¡tico e direto: excelente para entender escalonamento, preempÃ§Ã£o e determinismo.

---

#### **ProgramaÃ§Ã£o de Baixo NÃ­vel e Drivers**

* **Michael Barr; Anthony Massa.** *Programming Embedded Systems in C and C++.*
  â€” Um dos melhores do gÃªnero, com forte foco em drivers, interrupÃ§Ãµes e hardware real.

* **Jonathan Corbet; Alessandro Rubini; Greg Kroah-Hartman.** *Linux Device Drivers (LDD3).*
  â€” Apesar de antigo, continua sendo o manual clÃ¡ssico para drivers no Linux.

---

#### **ComunicaÃ§Ã£o, Redes e Protocolos Embarcados**

* **Richard Stevens.** *TCP/IP Illustrated, Volume 1.*
  â€” Leitura obrigatÃ³ria para quem lida com rede em ambientes embarcados.

* **Kurose; Ross.** *Computer Networking: A Top-Down Approach.*
  â€” Excelente para ganhar intuiÃ§Ã£o de redes modernas.

---

## **E.2 â€” DocumentaÃ§Ã£o Oficial e Manuais TÃ©cnicos**

Estas referÃªncias sÃ£o fundamentais para trabalho prÃ¡tico â€” drivers, ISRs, registradores, bootloaders, DMA e tudo o que envolve contato direto com o hardware.

### **Arquiteturas**

* **ARM Documentation** â€” ARMv7-M, ARMv8-M, Cortex-M Technical Reference Manuals
  *(developer.arm.com)*

* **RISC-V Specifications**
  *(riscv.org/technical/specifications)*

* **MIPS R3000A (PS1) Programmerâ€™s Manual**
  *(documentaÃ§Ã£o histÃ³rica preservada pela comunidade)*

---

#### **Microcontroladores Populares**

* **STMicroelectronics**

  * RM0090 (STM32F4)
  * RM0008 (STM32F1)
  * â€œProgramming Manual PM0214 â€” Cortex-M4 Instruction Setâ€

* **Espressif Systems (ESP32, ESP8266)**

  * Technical Reference Manuals
  * ESP-IDF Programming Guides

* **Microchip / Atmel**

  * AVR Instruction Set Manual
  * SAM E70 / SAM4S TRMs

---

#### **RTOS e Frameworks**

* **FreeRTOS Reference Manual** *(freertos.org)*
* **Zephyr RTOS Documentation** *(docs.zephyrproject.org)*
* **LWIP Documentation & RFCs**
* **MQTT v3.1.1 Specification** *(OASIS)*

---

#### **Ferramentas e Build Systems**

* **CMake Documentation**
* **GNU Binutils / GCC Manuals**
* **Yocto Project Documentation**
* **Buildroot Manual**


## **E.3 â€” Artigos e Materiais AcadÃªmicos Relevantes**

#### **Tempo Real e Escalonamento**

* Liu, C. L.; Layland, James W.
  *Scheduling Algorithms for Multiprogramming in a Hard-Real-Time Environment.*
  â€” Artigo histÃ³rico que introduz Rate Monotonic e EDF.

* Buttazzo, Giorgio.
  *Hard Real-Time Computing Systems.*
  â€” Leitura avanÃ§ada, mas essencial para sistemas crÃ­ticos.

---

#### **ComunicaÃ§Ã£o e Redes Embarcadas**

* Articles on CAN Bus (Robert Bosch GmbH)
* IEEE 802.15.4 Standard (ZigBee e Thread)
* RFCs do stack TCP/IP citadas no CapÃ­tulo 10

---

## **E.4 â€” Materiais Complementares, Tutoriais e Recursos da Comunidade**

#### **ProgramaÃ§Ã£o de baixo nÃ­vel e retrocomputaÃ§Ã£o**

* *PSX Development Wiki* â€” documentaÃ§Ã£o prÃ¡tica sobre o hardware do PlayStation 1
* *GBDev Wiki* â€” referÃªncia exemplar para entender pipelines clÃ¡ssicos
* *OSDev Wiki* â€” excelente para aprender kernel development

---

#### **Cursos Online Gratuitos**

* *MIT â€” 6.828: Operating System Engineering*
* *Stanford â€” CS140: Operating Systems*
* *Coursera â€” Real-Time Embedded Systems*
* *edX â€” Embedded Systems Essentials*

---

#### **Ferramentas e RepositÃ³rios**

* *PlatformIO* (IDE embarcada moderna)
* *QEMU* (emulador e simulador para vÃ¡rias arquiteturas)
* *Renode* (simulaÃ§Ã£o avanÃ§ada de sistemas heterogÃªneos)

---

## **E.5 â€” OrganizaÃ§Ã£o Recomendada para Estudo Futuro**

Para continuidade de aprendizado, recomenda-se a sequÃªncia:

1. **Fundamentos**
   â€“ Tanenbaum + Patterson & Hennessy

2. **PrÃ¡tica de firmware**
   â€“ Barr & Massa
   â€“ FreeRTOS + TRMs oficiais

3. **Sistemas com Linux embarcado**
   â€“ Yocto, Buildroot, LDD3, documentaÃ§Ã£o oficial do kernel

4. **Estudo de casos avanÃ§ados**
   â€“ ComputaÃ§Ã£o grÃ¡fica clÃ¡ssica (PS1/PS2/GB/DS)
   â€“ Microcontroladores modernos (ARM Cortex-M, ESP32, RISC-V)

5. **TÃ³picos de pesquisa**
   â€“ Sistemas de tempo real
   â€“ TinyML
   â€“ VirtualizaÃ§Ã£o embarcada
   â€“ SeguranÃ§a e boot seguro

