[View]
Entity=All-Verilog
Architecture=
TopLevelType=5
[file:.\src\MainModule.v]
Enabled=1
[file:.\src\timer.v]
Enabled=1
[file:.\src\serialOut.v]
Enabled=1
[file:.\src\serialIn.v]
Enabled=1
[file:.\src\TestBench.v]
Enabled=1
[file:.\..\..\..\..\3-Electro3\TPs\TP2\MainModule\src\simulation.awc]
Enabled=1
