 1
奈米 CMOS 之前瞻射頻類比電路設計—總計畫(3/3) 
 
Advanced RF/Analog Circuit Design in Nanoscale CMOS Technology 
 
計畫編號：NSC 96-2221-E-009-183 
執行期限：96 年 08 月 01 日至 97 年 10 月 31 日 
主持人：柯明道教授  國立交通大學電子研究所 
共同主持人：郭治群副教授、吳重雨教授、陳巍仁副教授、吳介琮教授 
 
一、摘要 
 
本整合型研究計畫集合國內從事電晶體射
頻與類比元件模型之專家、無線傳輸電路設計
之專家、射頻頻率合成技術之專家、超寬頻濾
波技術之專家、超高速類比數位轉換技術之專
家、以及積體電路可靠度技術之專家，共同成
立研究團隊，從事『奈米 CMOS 之前瞻射頻類
比電路設計』整合型研究計畫的研發工作，藉
由各相關領域專家之合作，開發前瞻射頻類比
電路之各種設計核心技術，並培訓此無線傳輸
領域之高素質研究人員與技術人才。本整合型
研究計畫之研究成果及人才培訓，對我國未來
無線通訊積體電路設計產業的技術提升具有十
足助益。本整合型研究計畫包含四個子計畫，
分別是（1）奈米 CMOS 高頻與類比元件模型研
發；（2）奈米 CMOS 射頻類比電路之可靠度設
計與研究；（3）奈米 CMOS 技術之 20 GHz ~ 60 
GHz 射頻前端關鍵性積體電路之研究與設計之
研究與技術；（4）奈米 CMOS 積體電路之類比
數位轉換技術。本計畫之整合，除了專業技術
互補連接之外，另一重要目的是研究資源之整
合。本整合型研究計畫之實驗設備（例如工作
站和量測儀器）均共同使用，本計畫研究群學
生的座位都在相鄰位置，學術研究會因為研究
人員朝夕相處而容易相互交流。子計畫雖各有
不同的主題，但基本技能卻是共通的，對於射
頻元件都必須深入了解，而且都會使用同樣的
射頻量測技術。本整合型研究計畫所編列之大
項儀器設備採購，全部統一集中放置於共同實
驗室，各子計劃之研究生均配發門禁卡，以達
儀器設備研究資源之整合應用與管理。 
 
 
Abstract 
 
This project combines the resources of several 
researchers to investigate the advanced RF/analog 
circuit design in nanoscale CMOS technology, so 
as to promote the government policy and satisfy 
the industry’s need. There are 4 projects in this 
combined effort: (1) Nanoscale CMOS RF and 
Analog Device Modeling ; (2) Reliability Design 
of RF/Analog Integrated Circuits in Nanoscale 
CMOS Technology; (3) Research and Design 
Techniques of 20-60GHz RF Front-end ICs in 
Nanoscale CMOS Technology; and (6) A/D 
Conversion Techniques for Nano-Scale CMOS 
ICs. Project 1 will develop a physics-based CMOS 
model for circuit design and simulation in 130~90 
nanometer CMOS technologies for the frequency 
band from 20 GHz to 60 GHz. Project 2 will 
investigate the reliability and ESD protection for 
RF circuits in 130~90 nanometer CMOS 
technologies for the frequency band from 20 GHz 
to 60 GHz. Project 3 will develop the key 
components in wireless transceiver front-end 
circuits by 130~90 nanometer CMOS processes 
for the frequency band from 20 GHz to 60 GHz. 
Project 4 will develop the analog-to-digital (A/D) 
conversion and digital-to-analog (D/A) conversion 
techniques in130~90 nanometer CMOS 
technologies. The topics are all fundamental 
technologies for the design of advanced RF/analog 
integrated circuits, especially for wireless 
communications. In addition, the participated 
personnel will be trained to satisfy the need of the 
IC design industry. 
 
 
 
 3
values. This simplified equivalent circuit can 
reduce the parameter extraction flow. The model 
parameters extracted in this reduced flow 
assuming an ideal shielding, act as an initial 
model for further optimization to ensure accuracy 
over extremely high frequency. 
Table 1 summarizes a full set of model 
parameters extracted through an optimal fitting to 
the measured S-parameters up to 50 GHz. The 
results indicate that pad shielding can fully 
eliminate substrate network under the pad but 
TML shielding cannot. It suggests that pad 
shielding enables a more effective isolation 
against substrate loss compared with TML 
shielding. Note that pad shielding leads to a 
dramatic increase of Cpad by around 2.5 times and 
may degrade high frequency performance due to 
the added parasitic capacitance. Fig. 2 presents 
open pad S-parameters over a broadband of 50 
GHz, and a good agreement between measurement 
and simulation using the optimized lossy substrate 
models adapted to various shielding schemes. 
 
Table 1. RLC Model Parameters of the Extended Lossy 
Substrate Models for Four Test Structures With Different 
Shielding Schemes. 
W4N6 Pad RLC model parameters
Shielding Cpad (fF) Cp1 (fF) CSi1 (fF) LSi1 (pH) RSi1 (Ω) Ltml (pH) Cc (fF)
X 60.54 84.17 234.2 10.44 230.9 46.71 1.50
TML (M1) 64.25 58.62 119.6 211.4 259.4 18.92 0.58
Pad (M1) 161.1 x x x x 20.92 0.70
Cox (fF) Cp2 (fF) CSi2 (fF) LSi2 (pH) RSi2 (Ω) Rtml (Ω)
X 21.63 1.106 34.94 65 429.7 0.2
TML (M1) 29.75 21.61 45.2 248.2 207.5 0.19
Pad (M1) 22.31 59.66 53.53 744.7 136.9 0.199  
 
0.80
0.85
0.90
0.95
1.00
 Line : model
 Pad shield
No shield
TML shield
 Line : model
Pad shield
No shield
TML shield
 Line : model
Pad shield
No shield
TML shield
 Line : model
No shield
TML shield
Pad shield
 
M
ag
(S
11
) 
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
Ph
as
e(
S 1
1)
 
0 10 20 30 40 50
0.80
0.85
0.90
0.95
1.00
(d)(c)
(b)(a)
 
 
M
ag
(S
22
) 
Freq (GHz)
0 10 20 30 40 50
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
Ph
as
e(
S 2
2)
 
 
Freq (GHz)  
Fig. 2. Open pad S parameters for three test structures with 
different shielding methods (no, TML and pad shielding). A 
comparison between measurement and simulation by 
extended lossy substrate models over wide frequency up to 
50 GHz (a) mag(S11) (b) phase(S11) (c) mag(S22) (d) 
phase(S22). 
 
B. Noise Shielding Effect on High Frequency 
Performance 
 
The extended lossy substrate models proven 
for open pads adopting specified shielding 
schemes were integrated with intrinsic MOSFET 
for a two-port network circuit simulation to 
identify the impact on high frequency and noise 
characteristics [1], [2]. The high frequency 
accuracy is validated by a satisfactory fitting to 
the measured S-parameters up to 50 GHz, as 
shown in Fig. 3 for a standard one without 
shielding and another one with pad shielding. 
Note that the apparent drop of mag(S11, S22) with 
increasing frequency due to substrate loss, 
revealed by the standard structure without 
shielding can be recovered in devices with pad 
shielding. 
 
0.6
0.7
0.8
0.9
1.0
 Model Model
 Model
No shield
No shield
No shield
Pad shield
Pad shield
Pad shield
No shield
Pad shield
 Model
W4N6 W4N6
W4N6
W4N6
(a)
ph
as
e(
S 2
2)
ph
as
e(
S 1
1)
M
ag
(S
11
)
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
 
0 10 20 30 40 50
0.6
0.7
0.8
0.9
1.0
M
ag
(S
22
)
Freq (GHz)
0 10 20 30 40 50
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
 
(d)(c)
(b)
 
Freq (GHz)  
Fig. 3. 100 nm nMOS (W/N=4μm/6) S parameters for two 
test structures (no and pad shielding). A comparison 
between measurement and simulation by extended lossy 
substrate models over wide frequency up to 50 GHz (a) 
mag(S11) (b) phase(S11) (c) mag(S22) (d) phase(S22). 
 
Fig. 4 indicates the cut-off frequency fT 
corresponding to three test structures and the 
dramatic degradation suffered by those with pad 
shielding. The two-port network circuit simulation 
using the proven lossy substrate models can 
consistently predict the degradation, shown in Fig. 
4(a). The impact considered due to parasitic 
capacitances introduced from shielding plate (M1) 
is proven by an analytical expression of fT, given 
as gm/2π(Cgg2-Cgd2)1/2 and a good match with that 
extracted from unit current gain, i.e. |H21|=1, 
shown in Fig. 4(b). 
 
 5
2. 子計畫二：奈米 CMOS 射頻類比電路之可
靠度設計與研究(3/3) 
 
A. 射頻積體電路之靜電放電防護設計領域 
 
在射頻電路的靜電放電防護電路設計中，必
須具備：低寄生電容、固定的輸入電容以及不
受基板共擾雜訊干擾、和優良的 ESD 防護能
力。本計畫深入研究了適用於射頻電路之靜電
放電防護設計的方塊狀(Waffle-Structured) 修
改 型 矽 控 整 流 器 (Modified Lateral Silicon 
Controlled-Rectifier, MLSCR)之元件特性。圖 7
為傳統的長條狀 MLSCR (Stripe-Structured 
MLSCR, SMLSCR) 、 和 方 塊 狀 MLSCR 
(Waffle-Structured MLSCR, WMLSCR)的剖面
圖。根據表 2 統計的量測結果，方塊狀 MLSCR
擁有較小的寄生電容，故此元件適用於射頻電
路的輸出輸入靜電放電防護設計[3]-[7]。 
 
 
圖 7. (a)長條狀 MLSCR、和(b)方塊狀 MLSCR 的元件剖
面圖[3], [4]. 
 
為了進一步增進MLSCR的啟動速率並且
不增加輸出輸入端點的電容負載，本計畫使用
如圖 8所示的啟動技術，啟動電路 (Trigger 
Circuit)連接於電源線之間，在正常工作時不會
增加輸出輸入端點的電容負載；在靜電放電
時，將啟動電流注入MLSCR以使之快速啟動。
圖9(a)的電路配置是用來驗證此啟動技術的可
行性，圖9(b)顯示此量測結果，根據量測結果得
到的啟動電壓亦統計於表2。運用此啟動技術將
可使MLSCR的啟動電壓大幅降低因而增進啟
動效率，並且十分適合運用在射頻電路的靜電
放電防護電路設計中。 
 
表 2. 各種結構 MLSCR 元件參數之量測結果[4], [5]. 
 
 
 
圖 8. 不增加輸出輸入端點電容負載、並且增進 MLSCR 
啟動速率之電路設計[4]. 
 
 
 
圖 9. (a)驗證圖 8 啟動技術之電路配置、(b)測試結果[4]. 
 
證實了此啟動技術的可行性後，本計畫將
一超寬頻(Ultra-Wide Band, UWB)射頻功率放
大器(Power Amplifier)和此靜電放電防護電路
 7
舉可提高電路性能，並降低雜訊干擾，可是此
閘極倍壓電路技術會使得 MOS 開關的閘極氧
化層有可靠度的問題，進而影響整體電路。我
們針對此問題設計出一個測試與驗證電路來分
析與量測出 MOS 關開之閘極氧化層可靠度對
整體交換式電容電路的影響，測試與驗證電路
如圖 14 所示[9]。 
 
 
圖 12. 運算放大器之輸出電壓振幅和加壓時間的關係 
[8]. 
 
 
圖 13. 運算放大器之單一增益頻率和加壓時間的關係 
[8]. 
 
 
圖 14. 針對類比 MOS 開關閘極氧化層可靠度在交換式
電容積體電路下提出之測試與驗證電路 [9]. 
 
當此電路在正常操作時 VC 信號為接地，
此時 MC 關閉，當輸入信號 (VIN) 為弦波和 
VCLK 為連續性方波時，電路正常操作在一般模
式下，針對 MOS 開關之閘極氧化層做加壓破
壞 (stress) 時，VC信號接到 VDD，此時 MC開
啟和輸入信號(VIN)接到 VDD，而 VCLK 接到一
個比 VDD 更高的電壓準位，來針對 MOS 開關
的閘汲極(Gate to Drain)之間做閘極氧化層的破
壞，此測試電路已經在 130 奈米 CMOS 製程下
製作驗證晶片，圖 15 為類比 MOS 開關之閘極
氧化層加壓破壞在不同破壞時間下，測試電路
輸出電壓的 Spurious Free Dynamic Range 
(SFDR)所產生的變化：(a)破壞時間為 0 小時、
(b)破壞時間為 5.2 小時。本研究成功驗證與分
析中類比 MOS 開關的閘極氧化層可靠度對交
換式電容電路的影響。 
 
 
圖 15. 類比 MOS 開關之閘極氧化層加壓破壞在不同破
壞時間 (a) 破壞時間為 0 小時和 (b) 破壞時間為 5.2 
小時，測試電路輸出電壓的 SFDR 所產生的變化 [9]. 
 
本計畫亦針對一個利用採用主動式負載的
共源級放大器與有無疊接(stack)結構電路，分析
閘極氧化層可靠度對類比放大器的影響。此測
試電路如圖 16 所示，並在 130 奈米 CMOS 製程
下製作驗證晶片。圖 17 為 non-stacked 和 stacked
架構之共源級放大器小信號增益針在直流破壞
下不同閘極氧化層破壞時間下的變化。圖 18 為 
non-stacked和 stacked架構之共源級放大器小信
 9
 
圖 20. 用以驗證圖 19 之瞬變偵測電路功能的電路配置
[11]. 
 
 
(a) 
 
(b) 
圖 21. 驗證圖 19 之瞬變偵測電路功能的量測結果[11]. 
 
3. 子計畫三：奈米 CMOS 技術之 20-60GHz
射頻前端關鍵性積體電路之研究與設計
(3/3) 
 
A. 24-GHz 電流模式接收器設計 
 
此電流操作之接收器前端電路包括低雜訊
放大器、降頻混波器。本電路使用全新的設計
觀念，電流操作模式，來完成低雜訊放大器與
降頻混波器的設計。其中低雜訊放大器是由兩
級的電流鏡放大器所組合而成。降頻混波器是
經由一個電流相加與相乘電路的組合來達到降
頻的工作。 
圖 22 為設計完成的接收器晶片照相圖。經
過量測後，接受器的 Conversion Gain 如圖 23
所示，電路的線性度如圖 24 所示，圖 25 為電
流模式 24-GHz 接收器的電路圖。接收器的特性
如表 5 所示[15]。 
 
 
圖 22. 24-GHz 電流模式接收器之晶片照相圖. 
 
 
圖 23. 24-GHz 電流模式接收器之 Conversion Gain 量測結
果. 
 
 
圖 24. 24-GHz 電流模式接收器之線性度量測結果. 
 
 
 11
表 7. 電流模式注入鎖定除頻器之量測結果. 
 
 
表 8. 電流注入電流模式邏輯閘之量測結果. 
 
 
 
D. 24-GHz 鎖相迴路 
 
鎖相迴路是以負迴授系統為主要架構的電
路，其功能在於追蹤輸入訊號的頻率及相位，
使得內部時脈與外部參考時脈同相位，避免因
高頻或高速所產生的雜訊影響。其架構主要包
括五個部分：相頻偵測器（ PFD , Phase 
Frequency Detector）、充電泵（Charge Pump）、
迴路濾波器（Loop Filter）、壓控振盪器(Voltage 
Controlled Oscillator)及除頻器(Divider)。圖28為
此電路之晶片照相圖。此鎖相迴路的特性如表9
所示。 
 
 
圖28. 24-GHz鎖相迴路之晶片照相圖. 
表9. 電流注入電流模式邏輯閘之量測結果. 
 
 
E. 24-GHz 電流模式發射器 
 
此電流操作之發射器前端電路包括中頻電
流放大器、電壓控制震盪器、升頻混波器等。
本電路採用一全新的設計觀念，電流操作模
式，來完成升降頻混波器的設計。升頻混波器
是經由將相加後的LO與IF的電流訊號，透過電
流平方電路，來實現混頻的工作。 
圖 29 為電流模式 24-GHz 發射器前端電路
的系統圖，採用直接移頻的架構。圖 30 為
24-GHz 電流模式升頻混波器。圖 31 分別為傳
統的電壓控制震盪器以及電控制震盪器之
Buffer/Repeater。圖 32 為 24-GHz 發射器前端電
路晶片佈局圖。圖 33 為 24-GHz 發射器前端電
路之線性度模擬結果。表 10 為電流模式 24-GHz
發射器電路的特性總結與比較[16], [17]。 
 
 
圖 29 24-GHz 電流模式發射器前端電路的系統架構圖. 
 
 
圖 30. 24-GHz 電流模式升頻混波器. 
 13
如圖37(a)所示，在沒有輸入訊號的情況下
電路本身有自己的輸出訊號，圖37(b)則為當電
路在鎖住的時候的情況，圖38則為輸入訊號大
小和輸出頻率的關係，在6-dBm輸入訊號號大小
的情況下擁有1422-MHz的鎖住範圍 (Locking 
Range)，圖39則為輸入及輸出波形的時域圖，
其中兩者的相位差異並非電路上真正的差異，
因為訊號會經過一段傳輸纜線造成相位移動。
量測結果如表11所示。 
 
 
圖 37. 次諧波注入鎖住式頻率乘法器輸出頻譜在(a)無輸
入訊號 (b)輸入訊號鎖住的情況下. 
 
 
圖 38. 次諧波注入鎖住式頻率乘法器輸入功率以及鎖住
範圍量測結果. 
 
 
圖 39. 次諧波注入鎖住式頻率乘法器輸入及輸出波形圖
(輸入為淡色波形，輸出為深色波形). 
表11. 60-GHz次諧波注入鎖住式頻率乘法器之特性 
 
 
G. 60-GHz Quadrature Balanced 混頻器 
 
在此設計中，Quadrature Balanced電流模式
混頻器利用九十度分支偶合線和自切開關電流
元件來達到混頻效果。此混頻器在LO為0 dBm
時，頻率為58 GHz，將60 GHz訊號降頻至2 
GHz。此電路之Conversion Gain為1dB，1-dB 
Compression Point為2 dBm。功率消耗為3.6 
mW。圖40為此電路之晶片照相圖。接收器的特
性如表12所示。 
 
 
圖 40. 60-GHz Quadrature Balanced 混頻器之晶片照相圖. 
 
表12. 60-GHz Quadrature Balanced混頻器之特性 
 
 
 
 15
is +1.06/-0.61 LSB and the INL is +29.8/-29.7 
LSB. After the background calibration is activated. 
The DNL is reduced to +0.25/-0.27 LSB and the 
INL is reduced to +5.5/-5.7 LSB. 
The ADC’s output FFT spectra are also 
measured. The input is a differential 1.4 Vpp 
sinusoidal signal. From the FFT spectra, both 
spurious-free dynamic range (SFDR) and 
signal-to-distortion plus noise radio (SNDR) can 
be obtained. Fig. 45 shows the ADC's measured 
SFDR and SNDR versus input frequencies at 125 
MS/s sampling rate. The calibration can improve 
the SDNR by more than 10 dB and the SFDR by 
about 30 dB for input frequencies up to the 
Nyquist frequency. 
 
 
Fig. 44. Micrograph of the ADC prototype. 
 
 
Fig. 45. Measured SNDR and SFDR vs. input frequencies. 
 
B. Pipelined ADC Calibration 
 
The digital calibration technique we 
developed for pipelined ADC [20] extends the 
output signal range of pipeline stage under 
calibration. Moreover, this correlation-based 
scheme inevitably requires long calibration time. 
The above deficiencies can be eliminated by our 
new calibration technique [22]. 
Fig. 46 shows the modified pipelined stage. 
Three additional comparators are added to 
estimate the amplitude of the stage’s input. Based 
on this information, the calibration random 
sequence can be generated such that the injected 
calibrating signal does not go beyond the nominal 
output range of a pipeline stage. 
 
 
Fig. 46. A split-capacitor SC pipeline stage with redundant 
comparators. 
 
Fig. 47 shows the proposed split-channel 
ADC architecture that can be used to reduce the 
calibration time. The ADC is formed by splitting 
the original single-channel ADC into two identical 
parallel A/D channels. Both the A channel and the 
B channel quantize the same analog input. Their 
separate outputs are then combined to produce the 
final digital output. 
 
 
Fig. 47. Split-channel ADC architecture for background 
calibration. 
 
Fig. 48 shows the block diagram of the 
calibration processor of Fig. 47. The calibration 
time can be greatly reduced by comparing the 
digital output streams from both channels and then 
removing the input-related signal at the inputs of 
calibration data extractors and offset estimators. 
The offset correction (OC) and gain correction 
(GC) are employed to equalize the transfer 
characteristics of the two A/D channels. Using the 
proposed split-ADC architecture, we are able to 
 17
D. A CMOS 6-Bit 2-GS/s Flash ADC 
 
Flash 架構之 ADC 主要由比較器陣列
(Comparator Array)與編碼器(Encoder)組成，如
圖 53 所示。Flash ADC 將類比訊號數位化的過
程集中在一個時序週期內完成，不需處理殘餘
量(Residue)的問題，在高速應用的場合於具有
不可取代的優勢。 
 
 
圖 53. Flash ADC 之架構. 
 
Flash ADC 的關鍵元件比較器，若要求其在
高速運作下仍具有高精確度，則其能耗必然倍
增。針對這樣電路先天上的限制，我們發展出
具有高速、高精確度、低能耗的「背景校正式
比較器」[23]。 
如圖 53 所示，在一個傳統比較器的前後分
別串聯「切換開關組(Chopper)」，並由一隨機
亂數 q 控制。此切換開關組可隨機正接或反接
比較器，等同於在比較器正常運作的情況下，
隨機改變其「輸入漂移電壓 (Input Offset 
Voltage)」的極性。 
由比較器輸出訊號 Dc 與隨機變數 q 配合，
可獲得此比較器的漂移電壓資訊，進而在不增
加能耗的情況下校正其漂移電壓、提高精確
度。由於漂移電壓的資訊隱藏在比較器的輸出
之中，此種方式其實是獲得統計意義上之資訊。 
為了兼顧收斂速度與漂移電壓調整過程引
入之隨機雜訊，整個校正迴路設計如圖 54 所
示。透過 Dc 與 q 的乘積萃取漂移電壓資訊，再
由累加器 ACC1 與雙向峰值偵測器(Bilateral 
Peak Detector; BPD)抑制夾雜在漂移電壓資訊
中的輸出訊號。當漂移電壓致使累加器之值往
正或負方向過度累積，以至於超過峰值偵測器
所設定的門檻後，峰值偵測器隨即送出一個脈
衝，將比較器的漂移電壓往反方向調整。此迴
路等同於一負回授調整電路，可在不必明確偵
知漂移電壓的情況下，將漂移電壓逐次調整到
非常接近零值。 
 
圖 54. 校正迴路. 
 
為配合校正迴路運作，比較器的漂移電壓
需可調整，如圖 55 所示。圖左半部為一節能式
類比栓鎖，其運作在一時序週期中分為「重設
(reset)」與「比較(comparison)」兩種狀態，當
比較狀態開始時，栓鎖下方的全差動放大電路
根據輸入電壓產生相應的差動電流，啟動上方
的栓鎖電路進而鎖死取得數位位準輸出。除了
比較狀態的前期之外，此栓鎖幾乎不耗用直流
電流。漂移電壓的調整是經由數位方式微調 Vap
與 Van 兩節點的負載電容與啟動電流來達成。 
由於比較器不耗用直流電流，因此 ADC 本
身包含比較器陣列、校正迴路、編碼器等，近
似於一純數位系統，在高速轉換時可兼具低能
耗的優點。我們運用此項技術，設計製作一 6-bit
解析度、2GS/s 之 flash ADC，目前正在量測驗
證中。 
 
 
圖 55. 比較器之漂移電壓調整器. 
 
E. Timing-Skew Calibration for Time- 
Interleaved ADCs 
 
We develop the method of timing skew 
calibration technique by using zero crossing 
detection. Fig. 56 shows the proposed architecture 
for multi-phase timing skew calibration. The 
multi-phase clock generator generates M phases to 
sample the reference signal x(t). The timing-skew 
 19
signal S(t) and reference signal x(t) are sampled 
by the same clock phase at each channel. 
Therefore, the timing information of Sj[k] is the 
same as xj[k] and thus the timing skew calibration 
processor can minimize the timing skew errors. It 
will be used in the design of a CMOS 6-bit 
16-GS/s time-interleaved ADC. 
 
 
Fig. 59. An 8-channel time-interleaved ADC. 
 
F. A CMOS 10-Bit 100-MS/s Two-Step ADC 
 
我們所開發的低功耗二階式 ADC，如圖 60
所示。本計畫有兩個執行重點：(1) 發展用於二
階式 ADC 之剩餘電路架構與校正技術，(2) 發
展超低功率的比較器電路。 
 
 
圖 60. Block diagram of proposed two-step ADC. 
 
剩餘電路(RAMP)是二階式 ADC 的關鍵電
路。傳統的作法多是設計一個精準的放大器
[24]，但其功耗也隨著位元數增加或操作頻率加
快而急遽上升。為了達成低功耗的目標(小於
1.5mW)，我們設計了一個簡單的開迴路放大器
(Open-loop Amplifier)如圖 61 所示。由於先進製
程的元件特性，這個開迴路放大器的增益並不
準確而且其線性度也很差。因此這個放大器並
不能單獨用在二階式 ADC。為了解決這個問
題，我們利用數位電路設計了一個修正處理器
(Calibration Processor)如圖 62 所示。這個處理器
會接收來自 FADC 的輸出碼(D2)，並根據內建
的估測器(Estimator)來對 FADC 的輸出碼作適
當的補償。 
 
 
圖 61. Proposed simple open-loop amplifier. 
 
 
圖 62. Proposed Calibration Processor. 
 
在二階式 ADC 中，比較器是另一個關鍵電路。
在本計劃中，CADC 和 FADC 共有約一百個比
較器。如果能設計出一個低功耗的比較器，則
整個 ADC 的耗電量將大幅降低。傳統的比較器
多使用前放大器(pre-amplifier)來降低偏移電壓
(offset voltage)以達成精確度的要求。但是這樣
的作法會消耗比較多的功率，並不能符合我們
的需求。為了降低前放大器的功耗，有人設計
了新的比較器[25]。雖然這種比較器的修正回路
可以減低前放大器的功耗，但整體功耗依然偏
高。在本計劃中，我們設計了一個低功耗的比
較器如圖 63 所示。這個比較器完全不使用前放
大器，它分成兩個部份 : latch-comparator 和
AOC。Latch comparator 具有低耗電的優點，但
是它的偏移電壓很大。為了解決這個問題，我
們設計了一個類比補償迴路(AOC)來將偏移電
壓調整以達成精確度的要求。 
 21
畫之實驗結果，成功驗證各項新提出之設計概
念與電路理論，本計畫之研究成果可於先進互
補式金氧半製程中提升射頻與類比電路之性能
與可靠度，除了具有學術價值外，亦有極高的
應用價值。各子計畫研究群的未來研究主題與
技術內容，將延續本三年整合型計畫的研發成
果，進行更詳盡的分析、設計、與開發。 
 
四、參考文獻 
[1] J.-C. Guo and Y.-M. Lin, “A new lossy substrate 
model for accurate RF CMOS noise extraction and 
simulation with frequency and bias dependence,” 
IEEE Trans. Microwave Theory and Techniques, vol. 
54, no. 11, pp. 3975-3985, Nov. 2006. 
[2] J.-C. Guo and Y.-M. Lin, “A new lossy substrate 
de-embedding method for sub-100nm RF CMOS noise 
extraction and modeling,” IEEE Trans. Electron 
Devices, vol. 53, no. 2, pp. 339-347, Feb. 2006. 
[3] C.-Y. Lin and M.-D. Ker, “Optimization on SCR 
device with low capacitance for on-chip ESD 
protection in UWB RF circuits,” in Proc. IEEE Int. 
Physical and Failure Analysis of Integrated Circuits 
Symp., 2008, in press. 
[4] C.-Y. Lin and M.-D. Ker, “ESD protection design for 
RF circuits in CMOS technology with low-C 
implementation,” in Proc. Int. Semiconductor 
Technology Conf., 2008, pp. 70-75. 
[5] M.-D. Ker and C.-Y. Lin, “Low-capacitance SCR with 
waffle layout structure for on-chip ESD protection in 
RF ICs,” IEEE Trans. Microwave Theory and 
Techniques, vol. 56, no. 5, pp. 1286-1294, May 2008. 
[6] M.-D. Ker, C.-Y. Lin, and G.-X. Meng, “ESD 
protection design for fully integrated CMOS RF power 
amplifiers with waffle-structured SCR,” in Proc. IEEE 
Int. Symp. Circuits and Systems, 2008, pp. 1292-1295. 
[7] C.-Y Lin, M.-D. Ker, and G.-X. Meng, “Low- 
capacitance and fast turn-on SCR for RF ESD 
Protection,” IEICE Trans. Electron., vol. E91-C, no. 8, 
in press, Aug. 2008. 
[8] M.-D. Ker and J.-S. Chen, “Impact of MOSFET 
gate-oxide reliability on CMOS operational amplifier 
in a 130-nm low-voltage process,” IEEE Trans. Device 
and Materials Reliability, vol. 8, no. 2, pp. 394-405, 
Jun. 2008. 
[9] J.-S. Chen and M.-D. Ker, “Circuit performance 
degradation of switched-capacitor circuit with 
bootstrapped technique due to gate-oxide overstress in 
a 130-nm CMOS process,” IEICE Trans. Electron., vol. 
E91-C, no. 3, pp. 378-384, Mar. 2008. 
[10] J.-S. Chen and M.-D. Ker, “The impact of gate-oxide 
breakdown on common-source amplifiers with 
diode-connected active load in low-voltage CMOS 
processes,” IEEE Trans. Electron Devices, vol. 54, no. 
11, pp. 2860-2870, Nov. 2007. 
[11] M.-D. Ker, C.-C. Yen, and P.-C. Shih, “On-chip 
transient detection circuit for system-level ESD 
protection in CMOS integrated circuits to meet 
electromagnetic compatibility regulation,” IEEE Trans. 
Electromagnetic Compatibility, vol. 50, no. 1, pp. 
13-21, Feb. 2008. 
[12] M.-D. Ker, C.-S. Liao, and C.-C. Yen, “Transient 
detection circuit for system-level ESD protection and 
its on-board behavior with EMI/EMC filters,” in Proc. 
IEEE International Electromagnetic Compatibility 
(EMC) Symp., 2008. 
[13] M.-D. Ker and C.-C. Yen, “Latchup-like failure of 
power-rail ESD clamp circuits in CMOS integrated 
circuits under system-level ESD test,” in Proc. IEEE 
Int. Electromagnetic Compatibility Symp., 2007. 
[14] C.-C. Yen, C.-S. Liao, and M.-D. Ker, “New transient 
detection circuit for system-level ESD protection,” in 
Proc. IEEE Int. VLSI Design, Automation and Test 
Symp., 2008, pp. 180-183. 
[15] C.-Y. Wu, W.-C. Wang, F. Shahroury, Z.-D. Huang, 
and H.-J. Zhan, “Current-mode design techniques in 
low-voltage 24-GHz RF CMOS receiver front-End,” 
in Journal Analog Integrated Circuits and Signal 
Processing, in press. 
[16] W.-C. Wang and C.-Y. Wu, “The 1-V 24-GHz 
low-voltage low-power current-mode transmitter in 
130-nm CMOS technology,” in IEEE Ph.D. Research 
in Microelectronics and Electronics Conf., 2007, pp. 
49-52. 
[17] W.-C. Wang, C.-P. Liao, Z.-D. Huang, F. Shahroury, 
and C.-Y. Wu, “The design of integrated 3-GHz to 
11-GHz CMOS transmitter for full-band ultra- 
wideband (UWB) applications,” in Proc. IEEE Int. 
Symp. Circuits and Systems, 2008, pp. 2709-2712. 
[18] M.-C. Chen and C.-Y. Wu, “Design and analysis of 
CMOS subharmonic injection-locked frequency 
triplers,” IEEE Trans. Microwave Theory and 
Techniques, in press. 
[19] C.-C. Hsu and J.-T. Wu, “A CMOS 33-mW 100-MHz 
80-dB SFDR sample-and-hold amplifier,” IEICE 
Trans. Electron., vol. E86-C, no. 10, pp. 2122-2128, 
Oct. 2003. 
[20] H.-C. Liu, Z.-M. Lee, and J.-T. Wu, “A 15-b 40-MS/s 
CMOS pipelined analog-to-digital converter with 
digital background calibration,” IEEE Journal 
Solid-State Circuits, vol. 40, no. 5, pp. 1047-1056, 
May 2005. 
[21] Z.-M. Lee, C.-Y. Wang, and J.-T. Wu, “A CMOS 
15-bit 125-MS/s time-interleaved ADC with digital 
background calibration,” IEEE Journal Solid-State 
Circuits, vol. 42, no. 10, pp. 2149-2160, Oct. 2007. 
[22] J.-L. Fan, C.-Y. Wang, and J.-T. Wu, “A robust and 
fast digital background calibration technique for 
pipelined ADCs,” IEEE Trans. Circuits and Systems - 
I: Regular Papers, vol. 54, no. 6, pp. 1213-1223, Jun. 
2007. 
[23] C.-C. Huang and J.-T. Wu, “A background comparator 
calibration technique for flash analog-to-digital 
converters,” IEEE Trans. Circuits and Systems I: 
Regular Papers, vol. 52, no. 9, pp. 1732-1740, Sep. 
2005. 
