<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:44.1444</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7023028</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.09.16</openDate><openNumber>10-2025-0136817</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 제 1 트랜지스터 및 제 2 트랜지스터, 제 1 도전체 내지 제 3 도전체를 포함한다. 제 1 트랜지스터는 제 1 트랜지스터의 반도체층이 사이에 끼워지는 제 1 게이트 전극 및 제 2 게이트 전극을 포함하고, 제 2 게이트 전극은 제 1 게이트 전극과 중첩되어 제 1 트랜지스터의 반도체층 위에 제공된다. 제 2 트랜지스터는 제 2 트랜지스터의 반도체층 위에 제 3 게이트 전극을 포함한다. 제 2 트랜지스터는 제 1 트랜지스터 위에 적층되고, 제 3 게이트 전극은 제 2 게이트 전극과 중첩되고, 제 1 도전체는 제 1 트랜지스터의 소스 전극과 제 2 트랜지스터의 소스 전극을 전기적으로 접속하고, 제 2 도전체는 제 1 트랜지스터의 드레인 전극과 제 2 트랜지스터의 드레인 전극을 전기적으로 접속하고, 제 3 도전체는 제 1 게이트 전극과, 제 2 게이트 전극과, 제 3 게이트 전극을 전기적으로 접속한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.07.25</internationOpenDate><internationOpenNumber>WO2024154026</internationOpenNumber><internationalApplicationDate>2024.01.12</internationalApplicationDate><internationalApplicationNumber>PCT/IB2024/050314</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 1 절연체, 제 1 도전체, 제 2 도전체, 및 제 3 도전체를 포함하고,상기 제 1 트랜지스터는 제 1 게이트 전극, 제 1 게이트 절연체, 제 1 반도체층, 제 1 소스 전극, 제 1 드레인 전극, 제 2 게이트 절연체, 및 제 2 게이트 전극을 포함하고,상기 제 2 트랜지스터는 제 2 반도체층, 제 2 소스 전극, 제 2 드레인 전극, 제 3 게이트 절연체, 및 제 3 게이트 전극을 포함하고,상기 제 1 게이트 절연체는 상기 제 1 게이트 전극 위에 제공되고,상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 영역을 가지도록 상기 제 1 게이트 절연체 위에 제공되고,상기 제 2 게이트 절연체는 상기 제 1 반도체층 위에 제공되고,상기 제 2 게이트 전극은 상기 제 1 게이트 전극과 중첩되는 영역을 가지도록 상기 제 2 게이트 절연체 위에 제공되고,상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 평면에서 보았을 때 상기 제 2 게이트 전극을 사이에 두도록 상기 제 1 반도체층 위에 제공되고,상기 제 1 절연체는 상기 제 2 게이트 전극 위에 제공되고,상기 제 2 반도체층은 상기 제 1 반도체층과 중첩되는 영역을 가지도록 상기 제 1 절연체 위에 제공되고,상기 제 3 게이트 절연체는 상기 제 2 반도체층 위에 제공되고,상기 제 3 게이트 전극은 상기 제 2 게이트 전극과 중첩되는 영역을 가지도록 상기 제 3 게이트 절연체 위에 제공되고,상기 제 2 소스 전극 및 상기 제 2 드레인 전극은 평면에서 보았을 때 상기 제 3 게이트 전극을 사이에 두도록 상기 제 2 반도체층 위에 제공되고,상기 제 1 도전체는 상기 제 2 소스 전극 및 상기 제 2 반도체층을 관통하여 상기 제 1 소스 전극과 접하는 영역을 가지도록 제공되고,상기 제 2 도전체는 상기 제 2 드레인 전극 및 상기 제 2 반도체층을 관통하여 상기 제 1 드레인 전극과 접하는 영역을 가지도록 제공되고,상기 제 3 도전체는 상기 제 1 게이트 전극, 상기 제 2 게이트 전극, 및 상기 제 3 게이트 전극과 접하는 영역을 가지도록 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 반도체층에 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 트랜지스터를 덮는 제 2 절연체 및 상기 제 2 트랜지스터를 덮는 제 3 절연체를 포함하고,상기 제 3 절연체, 상기 제 2 소스 전극, 상기 제 2 반도체층, 및 상기 제 2 절연체는 상기 제 1 소스 전극에 도달하는 제 1 개구를 가지고,상기 제 3 절연체, 상기 제 2 드레인 전극, 상기 제 2 반도체층, 및 상기 제 2 절연체는 상기 제 1 드레인 전극에 도달하는 제 2 개구를 가지고,상기 제 2 도전체는 상기 제 1 개구의 측벽 및 밑면과 접하여 제공되고,상기 제 3 도전체는 상기 제 2 개구의 측벽 및 밑면과 접하여 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 3 게이트 전극의 채널 폭 방향에서의 길이는 상기 제 2 게이트 전극의 채널 폭 방향에서의 길이보다 짧은, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 제 1 소스 전극과 상기 제 1 드레인 전극 사이의 폭 그리고 상기 제 2 소스 전극과 상기 제 2 드레인 전극 사이의 폭은 각각 60nm 이하, 50nm 이하, 40nm 이하, 30nm 이하, 20nm 이하, 또는 10nm 이하이고, 1nm 이상 또는 5nm 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 또는 제 2 항에 있어서,상기 제 1 트랜지스터를 덮는 제 2 절연체 및 상기 제 2 트랜지스터를 덮는 제 3 절연체를 포함하고,상기 제 2 절연체는 상기 제 1 소스 전극과 상기 제 1 드레인 전극 사이에 상기 제 1 반도체층에 도달하는 제 1 개구를 가지고,상기 제 3 절연체는 상기 제 2 소스 전극과 상기 제 2 드레인 전극 사이에 상기 제 2 반도체층에 도달하는 제 2 개구를 가지고,상기 제 1 개구의 측벽 및 밑면과 접하여 상기 제 2 게이트 절연체가 제공되고,상기 제 1 개구를 매립하도록 상기 제 2 게이트 전극이 상기 제 2 게이트 절연체 위에 제공되고,상기 제 2 개구의 측벽 및 밑면과 접하여 상기 제 3 게이트 절연체가 제공되고,상기 제 2 개구를 매립하도록 상기 제 3 게이트 전극이 상기 제 3 게이트 절연체 위에 제공되고,상기 제 2 게이트 절연체의 최상면과 상기 제 2 게이트 전극의 상면은 높이가 실질적으로 일치하고,상기 제 3 게이트 절연체의 최상면과 상기 제 3 게이트 전극의 상면은 높이가 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 또는 제 2 항에 있어서,상기 제 1 소스 전극 및 상기 제 1 드레인 전극에서 각각 상기 제 2 게이트 전극과 마주 보지 않는 측의 측면은 상기 제 1 반도체층의 측면과 실질적으로 일치하고,상기 제 2 소스 전극 및 상기 제 2 드레인 전극에서 각각 상기 제 3 게이트 전극과 마주 보지 않는 측의 측면은 상기 제 2 반도체층의 측면과 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 1 절연체, 제 1 도전체, 제 2 도전체, 및 제 3 도전체를 포함하고,상기 제 1 트랜지스터는 제 1 게이트 전극, 제 1 게이트 절연체, 제 1 반도체층, 제 1 소스 전극, 제 1 드레인 전극, 제 2 게이트 절연체, 및 제 2 게이트 전극을 포함하고,상기 제 2 트랜지스터는 제 2 반도체층, 제 2 소스 전극, 제 2 드레인 전극, 제 3 게이트 절연체, 및 제 3 게이트 전극을 포함하고,상기 제 1 게이트 절연체는 상기 제 1 게이트 전극 위에 제공되고,상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 영역을 가지도록 상기 제 1 게이트 절연체 위에 제공되고,상기 제 2 게이트 절연체는 상기 제 1 반도체층 위에 제공되고,상기 제 2 게이트 전극은 상기 제 1 게이트 전극과 중첩되는 영역을 가지도록 상기 제 2 게이트 절연체 위에 제공되고,상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 평면에서 보았을 때 상기 제 2 게이트 전극을 사이에 두도록 상기 제 1 반도체층 위에 제공되고,상기 제 1 절연체는 상기 제 2 게이트 전극 위에 제공되고,상기 제 2 반도체층은 상기 제 1 반도체층과 중첩되는 영역을 가지도록 상기 제 1 절연체 위에 제공되고,상기 제 3 게이트 절연체는 상기 제 2 반도체층 위에 제공되고,상기 제 3 게이트 전극은 상기 제 2 게이트 전극과 중첩되는 영역을 가지도록 상기 제 3 게이트 절연체 위에 제공되고,상기 제 2 소스 전극 및 상기 제 2 드레인 전극은 평면에서 보았을 때 상기 제 3 게이트 전극을 사이에 두도록 상기 제 2 반도체층 위에 제공되고,상기 제 1 도전체는 상기 제 1 반도체층의 측면, 상기 제 1 소스 전극의 측면, 상기 제 2 반도체층의 측면, 및 상기 제 2 소스 전극의 측면과 접하여 제공되고,상기 제 2 도전체는 상기 제 1 반도체층의 측면, 상기 제 1 드레인 전극의 측면, 상기 제 2 반도체층의 측면, 및 상기 제 2 드레인 전극의 측면과 접하여 제공되고,상기 제 3 도전체는 상기 제 1 게이트 전극의 상면, 상기 제 2 게이트 전극의 상면, 및 상기 제 3 게이트 전극의 상면과 접하는 영역을 가지도록 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 1 절연체, 제 1 도전체, 및 제 2 도전체를 포함하고,상기 제 1 트랜지스터는 제 1 게이트 전극, 제 1 게이트 절연체, 제 1 반도체층, 제 1 소스 전극, 제 1 드레인 전극, 제 2 게이트 절연체, 및 제 2 게이트 전극을 포함하고,상기 제 2 트랜지스터는 제 2 반도체층, 제 2 소스 전극, 제 2 드레인 전극, 제 3 게이트 절연체, 및 제 3 게이트 전극을 포함하고,상기 제 1 게이트 절연체는 상기 제 1 게이트 전극 위에 제공되고,상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 영역을 가지도록 상기 제 1 게이트 절연체 위에 제공되고,상기 제 2 게이트 절연체는 상기 제 1 반도체층 위에 제공되고,상기 제 2 게이트 전극은 상기 제 1 게이트 전극과 중첩되는 영역을 가지도록 상기 제 2 게이트 절연체 위에 제공되고, 상기 제 1 게이트 절연체 및 상기 제 2 게이트 절연체에 제공된 개구를 통하여 상기 제 1 게이트 전극의 상면과 접하는 영역을 가지고,상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 평면에서 보았을 때 상기 제 2 게이트 전극을 사이에 두도록 상기 제 1 반도체층 위에 제공되고,상기 제 1 절연체는 상기 제 2 게이트 전극 위에 제공되고,상기 제 2 반도체층은 상기 제 1 반도체층과 중첩되는 영역을 가지도록 상기 제 1 절연체 위에 제공되고,상기 제 3 게이트 절연체는 상기 제 2 반도체층 위에 제공되고,상기 제 3 게이트 전극은 상기 제 2 게이트 전극과 중첩되는 영역을 가지도록 상기 제 3 게이트 절연체 위에 제공되고, 상기 제 1 절연체 및 상기 제 3 게이트 절연체에 제공된 개구를 통하여 상기 제 2 게이트 전극의 상면과 접하는 영역을 가지고,상기 제 2 소스 전극 및 상기 제 2 드레인 전극은 평면에서 보았을 때 상기 제 3 게이트 전극을 사이에 두도록 상기 제 2 반도체층 위에 제공되고,상기 제 1 도전체는 상기 제 2 소스 전극 및 상기 제 2 반도체층을 관통하여 상기 제 1 소스 전극과 접하는 영역을 가지도록 제공되고,상기 제 2 도전체는 상기 제 2 드레인 전극 및 상기 제 2 반도체층을 관통하여 상기 제 1 드레인 전극과 접하는 영역을 가지도록 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 2 게이트 전극의 단부 및 상기 제 3 게이트 전극의 단부는 평면에서 보았을 때 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서,제 1 도전체와,상기 제 1 도전체 위의 제 1 절연체와,상기 제 1 절연체 위의 제 1 산화물과,상기 제 1 산화물 위의 제 2 절연체, 제 2 도전체, 및 제 3 도전체와,상기 제 2 절연체 위의 제 4 도전체와,상기 제 2 절연체 위 및 상기 제 4 도전체 위의 제 3 절연체와,상기 제 3 절연체 위의 제 2 산화물과,상기 제 2 산화물 위의 제 4 절연체, 제 5 도전체, 및 제 6 도전체와,상기 제 4 절연체 위의 제 7 도전체와,상기 제 5 도전체 및 상기 제 2 산화물을 관통하여 상기 제 2 도전체와 접하는 제 8 도전체와,상기 제 6 도전체 및 상기 제 2 산화물을 관통하여 상기 제 3 도전체와 접하는 제 9 도전체와,상기 제 1 도전체의 상면, 상기 제 4 도전체의 상면, 및 상기 제 7 도전체의 상면과 접하는 제 10 도전체를 포함하고,상기 제 1 도전체는 상기 제 1 산화물을 개재(介在)하여 상기 제 4 도전체와 중첩되고,상기 제 4 도전체는 상기 제 2 산화물을 개재하여 상기 제 7 도전체와 중첩되고,상기 제 2 도전체와 상기 제 5 도전체는 전기적으로 접속되고,상기 제 3 도전체와 상기 제 6 도전체는 전기적으로 접속되고,상기 제 1 도전체, 상기 제 4 도전체, 및 상기 제 7 도전체는 전기적으로 접속되고,상기 제 3 절연체는 상기 제 2 절연체의 상면 및 상기 제 4 도전체의 상면과 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제 2 절연체의 최상면과 상기 제 4 도전체의 상면은 높이가 실질적으로 일치하고,상기 제 4 절연체의 최상면과 상기 제 7 도전체의 상면은 높이가 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 11 항 또는 제 12 항에 있어서,상기 제 2 도전체 및 상기 제 3 도전체에서 각각 상기 제 4 도전체와 마주 보지 않는 측의 측면은 상기 제 1 산화물의 측면과 실질적으로 일치하고,상기 제 5 도전체 및 상기 제 6 도전체에서 각각 상기 제 7 도전체와 마주 보지 않는 측의 측면은 상기 제 2 산화물의 측면과 실질적으로 일치하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>OKAZAKI, Yutaka</engName><name>오카자키 유타카</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>NAKASHIMA, Motoki</engName><name>나카시마 모토키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.01.19</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-006377</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.03.24</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-047594</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>1-1-2025-0775049-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-5-2025-0142296-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257023028.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c36a90f6218edad0e57166f4d993e77dcb0547ac2bf6e587d95ae9d9dc0b739586da28621f5f69093334c7495d256ba594a274a8160a64a7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa86d01f579aa2bab1dc23ec9673d3cd2b551838cba06f7111e66f215d76f00d602201f400dd28c13e7f8704aaae4fc8fd9ce29c14410d925</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>