/* This code was generated by Usuba.
   See https://github.com/DadaIsCrazy/usuba.
   From the file "samples/usuba/chacha20.ua" (included below). */

#include <stdint.h>

/* Do NOT change the order of those define/include */
#define NO_RUNTIME
#ifndef BITS_PER_REG
#define BITS_PER_REG 128
#endif
/* including the architecture specific .h */
#include "SSE.h"

/* auxiliary functions */


/* main function */
void Chacha20__ (/*inputs*/ DATATYPE plain__[16], /*outputs*/ DATATYPE cipher__[16]) {
  
  // Variables declaration
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_10__tmp6_0__;
  DATATYPE DR__V32_10__tmp6_1__;
  DATATYPE DR__V32_10__tmp6_10__;
  DATATYPE DR__V32_10__tmp6_11__;
  DATATYPE DR__V32_10__tmp6_12__;
  DATATYPE DR__V32_10__tmp6_13__;
  DATATYPE DR__V32_10__tmp6_14__;
  DATATYPE DR__V32_10__tmp6_15__;
  DATATYPE DR__V32_10__tmp6_2__;
  DATATYPE DR__V32_10__tmp6_3__;
  DATATYPE DR__V32_10__tmp6_4__;
  DATATYPE DR__V32_10__tmp6_5__;
  DATATYPE DR__V32_10__tmp6_6__;
  DATATYPE DR__V32_10__tmp6_7__;
  DATATYPE DR__V32_10__tmp6_8__;
  DATATYPE DR__V32_10__tmp6_9__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_1__tmp6_0__;
  DATATYPE DR__V32_1__tmp6_1__;
  DATATYPE DR__V32_1__tmp6_10__;
  DATATYPE DR__V32_1__tmp6_11__;
  DATATYPE DR__V32_1__tmp6_12__;
  DATATYPE DR__V32_1__tmp6_13__;
  DATATYPE DR__V32_1__tmp6_14__;
  DATATYPE DR__V32_1__tmp6_15__;
  DATATYPE DR__V32_1__tmp6_2__;
  DATATYPE DR__V32_1__tmp6_3__;
  DATATYPE DR__V32_1__tmp6_4__;
  DATATYPE DR__V32_1__tmp6_5__;
  DATATYPE DR__V32_1__tmp6_6__;
  DATATYPE DR__V32_1__tmp6_7__;
  DATATYPE DR__V32_1__tmp6_8__;
  DATATYPE DR__V32_1__tmp6_9__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_2__tmp6_0__;
  DATATYPE DR__V32_2__tmp6_1__;
  DATATYPE DR__V32_2__tmp6_10__;
  DATATYPE DR__V32_2__tmp6_11__;
  DATATYPE DR__V32_2__tmp6_12__;
  DATATYPE DR__V32_2__tmp6_13__;
  DATATYPE DR__V32_2__tmp6_14__;
  DATATYPE DR__V32_2__tmp6_15__;
  DATATYPE DR__V32_2__tmp6_2__;
  DATATYPE DR__V32_2__tmp6_3__;
  DATATYPE DR__V32_2__tmp6_4__;
  DATATYPE DR__V32_2__tmp6_5__;
  DATATYPE DR__V32_2__tmp6_6__;
  DATATYPE DR__V32_2__tmp6_7__;
  DATATYPE DR__V32_2__tmp6_8__;
  DATATYPE DR__V32_2__tmp6_9__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_3__tmp6_0__;
  DATATYPE DR__V32_3__tmp6_1__;
  DATATYPE DR__V32_3__tmp6_10__;
  DATATYPE DR__V32_3__tmp6_11__;
  DATATYPE DR__V32_3__tmp6_12__;
  DATATYPE DR__V32_3__tmp6_13__;
  DATATYPE DR__V32_3__tmp6_14__;
  DATATYPE DR__V32_3__tmp6_15__;
  DATATYPE DR__V32_3__tmp6_2__;
  DATATYPE DR__V32_3__tmp6_3__;
  DATATYPE DR__V32_3__tmp6_4__;
  DATATYPE DR__V32_3__tmp6_5__;
  DATATYPE DR__V32_3__tmp6_6__;
  DATATYPE DR__V32_3__tmp6_7__;
  DATATYPE DR__V32_3__tmp6_8__;
  DATATYPE DR__V32_3__tmp6_9__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_4__tmp6_0__;
  DATATYPE DR__V32_4__tmp6_1__;
  DATATYPE DR__V32_4__tmp6_10__;
  DATATYPE DR__V32_4__tmp6_11__;
  DATATYPE DR__V32_4__tmp6_12__;
  DATATYPE DR__V32_4__tmp6_13__;
  DATATYPE DR__V32_4__tmp6_14__;
  DATATYPE DR__V32_4__tmp6_15__;
  DATATYPE DR__V32_4__tmp6_2__;
  DATATYPE DR__V32_4__tmp6_3__;
  DATATYPE DR__V32_4__tmp6_4__;
  DATATYPE DR__V32_4__tmp6_5__;
  DATATYPE DR__V32_4__tmp6_6__;
  DATATYPE DR__V32_4__tmp6_7__;
  DATATYPE DR__V32_4__tmp6_8__;
  DATATYPE DR__V32_4__tmp6_9__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_5__tmp6_0__;
  DATATYPE DR__V32_5__tmp6_1__;
  DATATYPE DR__V32_5__tmp6_10__;
  DATATYPE DR__V32_5__tmp6_11__;
  DATATYPE DR__V32_5__tmp6_12__;
  DATATYPE DR__V32_5__tmp6_13__;
  DATATYPE DR__V32_5__tmp6_14__;
  DATATYPE DR__V32_5__tmp6_15__;
  DATATYPE DR__V32_5__tmp6_2__;
  DATATYPE DR__V32_5__tmp6_3__;
  DATATYPE DR__V32_5__tmp6_4__;
  DATATYPE DR__V32_5__tmp6_5__;
  DATATYPE DR__V32_5__tmp6_6__;
  DATATYPE DR__V32_5__tmp6_7__;
  DATATYPE DR__V32_5__tmp6_8__;
  DATATYPE DR__V32_5__tmp6_9__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_6__tmp6_0__;
  DATATYPE DR__V32_6__tmp6_1__;
  DATATYPE DR__V32_6__tmp6_10__;
  DATATYPE DR__V32_6__tmp6_11__;
  DATATYPE DR__V32_6__tmp6_12__;
  DATATYPE DR__V32_6__tmp6_13__;
  DATATYPE DR__V32_6__tmp6_14__;
  DATATYPE DR__V32_6__tmp6_15__;
  DATATYPE DR__V32_6__tmp6_2__;
  DATATYPE DR__V32_6__tmp6_3__;
  DATATYPE DR__V32_6__tmp6_4__;
  DATATYPE DR__V32_6__tmp6_5__;
  DATATYPE DR__V32_6__tmp6_6__;
  DATATYPE DR__V32_6__tmp6_7__;
  DATATYPE DR__V32_6__tmp6_8__;
  DATATYPE DR__V32_6__tmp6_9__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_7__tmp6_0__;
  DATATYPE DR__V32_7__tmp6_1__;
  DATATYPE DR__V32_7__tmp6_10__;
  DATATYPE DR__V32_7__tmp6_11__;
  DATATYPE DR__V32_7__tmp6_12__;
  DATATYPE DR__V32_7__tmp6_13__;
  DATATYPE DR__V32_7__tmp6_14__;
  DATATYPE DR__V32_7__tmp6_15__;
  DATATYPE DR__V32_7__tmp6_2__;
  DATATYPE DR__V32_7__tmp6_3__;
  DATATYPE DR__V32_7__tmp6_4__;
  DATATYPE DR__V32_7__tmp6_5__;
  DATATYPE DR__V32_7__tmp6_6__;
  DATATYPE DR__V32_7__tmp6_7__;
  DATATYPE DR__V32_7__tmp6_8__;
  DATATYPE DR__V32_7__tmp6_9__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_8__tmp6_0__;
  DATATYPE DR__V32_8__tmp6_1__;
  DATATYPE DR__V32_8__tmp6_10__;
  DATATYPE DR__V32_8__tmp6_11__;
  DATATYPE DR__V32_8__tmp6_12__;
  DATATYPE DR__V32_8__tmp6_13__;
  DATATYPE DR__V32_8__tmp6_14__;
  DATATYPE DR__V32_8__tmp6_15__;
  DATATYPE DR__V32_8__tmp6_2__;
  DATATYPE DR__V32_8__tmp6_3__;
  DATATYPE DR__V32_8__tmp6_4__;
  DATATYPE DR__V32_8__tmp6_5__;
  DATATYPE DR__V32_8__tmp6_6__;
  DATATYPE DR__V32_8__tmp6_7__;
  DATATYPE DR__V32_8__tmp6_8__;
  DATATYPE DR__V32_8__tmp6_9__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_0__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_1__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_2__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_3__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_0__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_1__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_2__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_3__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_0__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_1__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_2__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_3__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_0__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_1__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_2__;
  DATATYPE DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_3__;
  DATATYPE DR__V32_9__tmp6_0__;
  DATATYPE DR__V32_9__tmp6_1__;
  DATATYPE DR__V32_9__tmp6_10__;
  DATATYPE DR__V32_9__tmp6_11__;
  DATATYPE DR__V32_9__tmp6_12__;
  DATATYPE DR__V32_9__tmp6_13__;
  DATATYPE DR__V32_9__tmp6_14__;
  DATATYPE DR__V32_9__tmp6_15__;
  DATATYPE DR__V32_9__tmp6_2__;
  DATATYPE DR__V32_9__tmp6_3__;
  DATATYPE DR__V32_9__tmp6_4__;
  DATATYPE DR__V32_9__tmp6_5__;
  DATATYPE DR__V32_9__tmp6_6__;
  DATATYPE DR__V32_9__tmp6_7__;
  DATATYPE DR__V32_9__tmp6_8__;
  DATATYPE DR__V32_9__tmp6_9__;
  DATATYPE state__1__0__;
  DATATYPE state__1__1__;
  DATATYPE state__1__10__;
  DATATYPE state__1__11__;
  DATATYPE state__1__12__;
  DATATYPE state__1__13__;
  DATATYPE state__1__14__;
  DATATYPE state__1__15__;
  DATATYPE state__1__2__;
  DATATYPE state__1__3__;
  DATATYPE state__1__4__;
  DATATYPE state__1__5__;
  DATATYPE state__1__6__;
  DATATYPE state__1__7__;
  DATATYPE state__1__8__;
  DATATYPE state__1__9__;
  DATATYPE state__10__0__;
  DATATYPE state__10__1__;
  DATATYPE state__10__10__;
  DATATYPE state__10__11__;
  DATATYPE state__10__12__;
  DATATYPE state__10__13__;
  DATATYPE state__10__14__;
  DATATYPE state__10__15__;
  DATATYPE state__10__2__;
  DATATYPE state__10__3__;
  DATATYPE state__10__4__;
  DATATYPE state__10__5__;
  DATATYPE state__10__6__;
  DATATYPE state__10__7__;
  DATATYPE state__10__8__;
  DATATYPE state__10__9__;
  DATATYPE state__2__0__;
  DATATYPE state__2__1__;
  DATATYPE state__2__10__;
  DATATYPE state__2__11__;
  DATATYPE state__2__12__;
  DATATYPE state__2__13__;
  DATATYPE state__2__14__;
  DATATYPE state__2__15__;
  DATATYPE state__2__2__;
  DATATYPE state__2__3__;
  DATATYPE state__2__4__;
  DATATYPE state__2__5__;
  DATATYPE state__2__6__;
  DATATYPE state__2__7__;
  DATATYPE state__2__8__;
  DATATYPE state__2__9__;
  DATATYPE state__3__0__;
  DATATYPE state__3__1__;
  DATATYPE state__3__10__;
  DATATYPE state__3__11__;
  DATATYPE state__3__12__;
  DATATYPE state__3__13__;
  DATATYPE state__3__14__;
  DATATYPE state__3__15__;
  DATATYPE state__3__2__;
  DATATYPE state__3__3__;
  DATATYPE state__3__4__;
  DATATYPE state__3__5__;
  DATATYPE state__3__6__;
  DATATYPE state__3__7__;
  DATATYPE state__3__8__;
  DATATYPE state__3__9__;
  DATATYPE state__4__0__;
  DATATYPE state__4__1__;
  DATATYPE state__4__10__;
  DATATYPE state__4__11__;
  DATATYPE state__4__12__;
  DATATYPE state__4__13__;
  DATATYPE state__4__14__;
  DATATYPE state__4__15__;
  DATATYPE state__4__2__;
  DATATYPE state__4__3__;
  DATATYPE state__4__4__;
  DATATYPE state__4__5__;
  DATATYPE state__4__6__;
  DATATYPE state__4__7__;
  DATATYPE state__4__8__;
  DATATYPE state__4__9__;
  DATATYPE state__5__0__;
  DATATYPE state__5__1__;
  DATATYPE state__5__10__;
  DATATYPE state__5__11__;
  DATATYPE state__5__12__;
  DATATYPE state__5__13__;
  DATATYPE state__5__14__;
  DATATYPE state__5__15__;
  DATATYPE state__5__2__;
  DATATYPE state__5__3__;
  DATATYPE state__5__4__;
  DATATYPE state__5__5__;
  DATATYPE state__5__6__;
  DATATYPE state__5__7__;
  DATATYPE state__5__8__;
  DATATYPE state__5__9__;
  DATATYPE state__6__0__;
  DATATYPE state__6__1__;
  DATATYPE state__6__10__;
  DATATYPE state__6__11__;
  DATATYPE state__6__12__;
  DATATYPE state__6__13__;
  DATATYPE state__6__14__;
  DATATYPE state__6__15__;
  DATATYPE state__6__2__;
  DATATYPE state__6__3__;
  DATATYPE state__6__4__;
  DATATYPE state__6__5__;
  DATATYPE state__6__6__;
  DATATYPE state__6__7__;
  DATATYPE state__6__8__;
  DATATYPE state__6__9__;
  DATATYPE state__7__0__;
  DATATYPE state__7__1__;
  DATATYPE state__7__10__;
  DATATYPE state__7__11__;
  DATATYPE state__7__12__;
  DATATYPE state__7__13__;
  DATATYPE state__7__14__;
  DATATYPE state__7__15__;
  DATATYPE state__7__2__;
  DATATYPE state__7__3__;
  DATATYPE state__7__4__;
  DATATYPE state__7__5__;
  DATATYPE state__7__6__;
  DATATYPE state__7__7__;
  DATATYPE state__7__8__;
  DATATYPE state__7__9__;
  DATATYPE state__8__0__;
  DATATYPE state__8__1__;
  DATATYPE state__8__10__;
  DATATYPE state__8__11__;
  DATATYPE state__8__12__;
  DATATYPE state__8__13__;
  DATATYPE state__8__14__;
  DATATYPE state__8__15__;
  DATATYPE state__8__2__;
  DATATYPE state__8__3__;
  DATATYPE state__8__4__;
  DATATYPE state__8__5__;
  DATATYPE state__8__6__;
  DATATYPE state__8__7__;
  DATATYPE state__8__8__;
  DATATYPE state__8__9__;
  DATATYPE state__9__0__;
  DATATYPE state__9__1__;
  DATATYPE state__9__10__;
  DATATYPE state__9__11__;
  DATATYPE state__9__12__;
  DATATYPE state__9__13__;
  DATATYPE state__9__14__;
  DATATYPE state__9__15__;
  DATATYPE state__9__2__;
  DATATYPE state__9__3__;
  DATATYPE state__9__4__;
  DATATYPE state__9__5__;
  DATATYPE state__9__6__;
  DATATYPE state__9__7__;
  DATATYPE state__9__8__;
  DATATYPE state__9__9__;

  // Instructions (body)
  DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(plain__[0],plain__[4],32);
  DR__V32_1_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(plain__[12],DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(plain__[8],DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(plain__[4],DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_1__tmp6_0__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_1__tmp6_0__);
  DR__V32_1__tmp6_12__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_1__tmp6_8__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_1__tmp6_12__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_1__tmp6_8__);
  DR__V32_1__tmp6_4__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(plain__[1],plain__[5],32);
  DR__V32_1_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(plain__[13],DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(plain__[9],DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(plain__[5],DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_1__tmp6_1__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_1__tmp6_1__);
  DR__V32_1__tmp6_13__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_1__tmp6_9__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_1__tmp6_13__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_1__tmp6_9__);
  DR__V32_1__tmp6_5__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(plain__[2],plain__[6],32);
  DR__V32_1_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(plain__[14],DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(plain__[10],DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(plain__[6],DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_1__tmp6_2__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_1__tmp6_2__);
  DR__V32_1__tmp6_14__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_1__tmp6_10__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_1__tmp6_14__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_1__tmp6_10__);
  DR__V32_1__tmp6_6__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(plain__[3],plain__[7],32);
  DR__V32_1_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(plain__[15],DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(plain__[11],DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(plain__[7],DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_1__tmp6_3__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_1__tmp6_3__);
  DR__V32_1__tmp6_15__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_1__tmp6_11__ = ADD(DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_1__tmp6_15__,32);
  DR__V32_1_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_1__tmp6_11__);
  DR__V32_1__tmp6_7__ = L_ROTATE(DR__V32_1_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_1__tmp6_0__,DR__V32_1__tmp6_5__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_1__tmp6_15__,DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_1__tmp6_10__,DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_1__tmp6_5__,DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__1__0__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_3__,state__1__0__);
  state__1__15__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__1__10__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_2__,state__1__15__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_1__tmp5_1__,state__1__10__);
  state__1__5__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_1__tmp6_1__,DR__V32_1__tmp6_6__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_1__tmp6_12__,DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_1__tmp6_11__,DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_1__tmp6_6__,DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__1__1__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_3__,state__1__1__);
  state__1__12__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__1__11__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_2__,state__1__12__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_2__tmp5_1__,state__1__11__);
  state__1__6__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_1__tmp6_2__,DR__V32_1__tmp6_7__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_1__tmp6_13__,DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_1__tmp6_8__,DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_1__tmp6_7__,DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__1__2__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_3__,state__1__2__);
  state__1__13__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__1__8__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_2__,state__1__13__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_3__tmp5_1__,state__1__8__);
  state__1__7__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_1__tmp6_3__,DR__V32_1__tmp6_4__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_1__tmp6_14__,DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_1__tmp6_9__,DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_1__tmp6_4__,DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__1__3__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_3__,state__1__3__);
  state__1__14__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__1__9__ = ADD(DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_2__,state__1__14__,32);
  DR__V32_1_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_1_DR_end__V32_1_QR__V32_4__tmp5_1__,state__1__9__);
  state__1__4__ = L_ROTATE(DR__V32_1_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__1__0__,state__1__4__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__1__12__,DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__1__8__,DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__1__4__,DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_2__tmp6_0__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_2__tmp6_0__);
  DR__V32_2__tmp6_12__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_2__tmp6_8__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_2__tmp6_12__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_2__tmp6_8__);
  DR__V32_2__tmp6_4__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__1__1__,state__1__5__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__1__13__,DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__1__9__,DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__1__5__,DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_2__tmp6_1__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_2__tmp6_1__);
  DR__V32_2__tmp6_13__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_2__tmp6_9__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_2__tmp6_13__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_2__tmp6_9__);
  DR__V32_2__tmp6_5__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__1__2__,state__1__6__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__1__14__,DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__1__10__,DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__1__6__,DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_2__tmp6_2__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_2__tmp6_2__);
  DR__V32_2__tmp6_14__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_2__tmp6_10__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_2__tmp6_14__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_2__tmp6_10__);
  DR__V32_2__tmp6_6__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__1__3__,state__1__7__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__1__15__,DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__1__11__,DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__1__7__,DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_2__tmp6_3__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_2__tmp6_3__);
  DR__V32_2__tmp6_15__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_2__tmp6_11__ = ADD(DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_2__tmp6_15__,32);
  DR__V32_2_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_2__tmp6_11__);
  DR__V32_2__tmp6_7__ = L_ROTATE(DR__V32_2_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_2__tmp6_0__,DR__V32_2__tmp6_5__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_2__tmp6_15__,DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_2__tmp6_10__,DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_2__tmp6_5__,DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__2__0__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_3__,state__2__0__);
  state__2__15__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__2__10__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_2__,state__2__15__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_1__tmp5_1__,state__2__10__);
  state__2__5__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_2__tmp6_1__,DR__V32_2__tmp6_6__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_2__tmp6_12__,DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_2__tmp6_11__,DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_2__tmp6_6__,DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__2__1__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_3__,state__2__1__);
  state__2__12__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__2__11__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_2__,state__2__12__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_2__tmp5_1__,state__2__11__);
  state__2__6__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_2__tmp6_2__,DR__V32_2__tmp6_7__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_2__tmp6_13__,DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_2__tmp6_8__,DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_2__tmp6_7__,DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__2__2__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_3__,state__2__2__);
  state__2__13__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__2__8__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_2__,state__2__13__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_3__tmp5_1__,state__2__8__);
  state__2__7__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_2__tmp6_3__,DR__V32_2__tmp6_4__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_2__tmp6_14__,DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_2__tmp6_9__,DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_2__tmp6_4__,DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__2__3__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_3__,state__2__3__);
  state__2__14__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__2__9__ = ADD(DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_2__,state__2__14__,32);
  DR__V32_2_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_2_DR_end__V32_1_QR__V32_4__tmp5_1__,state__2__9__);
  state__2__4__ = L_ROTATE(DR__V32_2_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__2__0__,state__2__4__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__2__12__,DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__2__8__,DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__2__4__,DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_3__tmp6_0__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_3__tmp6_0__);
  DR__V32_3__tmp6_12__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_3__tmp6_8__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_3__tmp6_12__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_3__tmp6_8__);
  DR__V32_3__tmp6_4__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__2__1__,state__2__5__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__2__13__,DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__2__9__,DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__2__5__,DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_3__tmp6_1__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_3__tmp6_1__);
  DR__V32_3__tmp6_13__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_3__tmp6_9__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_3__tmp6_13__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_3__tmp6_9__);
  DR__V32_3__tmp6_5__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__2__2__,state__2__6__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__2__14__,DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__2__10__,DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__2__6__,DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_3__tmp6_2__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_3__tmp6_2__);
  DR__V32_3__tmp6_14__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_3__tmp6_10__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_3__tmp6_14__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_3__tmp6_10__);
  DR__V32_3__tmp6_6__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__2__3__,state__2__7__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__2__15__,DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__2__11__,DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__2__7__,DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_3__tmp6_3__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_3__tmp6_3__);
  DR__V32_3__tmp6_15__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_3__tmp6_11__ = ADD(DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_3__tmp6_15__,32);
  DR__V32_3_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_3__tmp6_11__);
  DR__V32_3__tmp6_7__ = L_ROTATE(DR__V32_3_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_3__tmp6_0__,DR__V32_3__tmp6_5__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_3__tmp6_15__,DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_3__tmp6_10__,DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_3__tmp6_5__,DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__3__0__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_3__,state__3__0__);
  state__3__15__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__3__10__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_2__,state__3__15__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_1__tmp5_1__,state__3__10__);
  state__3__5__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_3__tmp6_1__,DR__V32_3__tmp6_6__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_3__tmp6_12__,DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_3__tmp6_11__,DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_3__tmp6_6__,DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__3__1__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_3__,state__3__1__);
  state__3__12__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__3__11__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_2__,state__3__12__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_2__tmp5_1__,state__3__11__);
  state__3__6__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_3__tmp6_2__,DR__V32_3__tmp6_7__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_3__tmp6_13__,DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_3__tmp6_8__,DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_3__tmp6_7__,DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__3__2__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_3__,state__3__2__);
  state__3__13__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__3__8__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_2__,state__3__13__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_3__tmp5_1__,state__3__8__);
  state__3__7__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_3__tmp6_3__,DR__V32_3__tmp6_4__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_3__tmp6_14__,DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_3__tmp6_9__,DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_3__tmp6_4__,DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__3__3__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_3__,state__3__3__);
  state__3__14__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__3__9__ = ADD(DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_2__,state__3__14__,32);
  DR__V32_3_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_3_DR_end__V32_1_QR__V32_4__tmp5_1__,state__3__9__);
  state__3__4__ = L_ROTATE(DR__V32_3_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__3__0__,state__3__4__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__3__12__,DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__3__8__,DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__3__4__,DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_4__tmp6_0__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_4__tmp6_0__);
  DR__V32_4__tmp6_12__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_4__tmp6_8__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_4__tmp6_12__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_4__tmp6_8__);
  DR__V32_4__tmp6_4__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__3__1__,state__3__5__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__3__13__,DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__3__9__,DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__3__5__,DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_4__tmp6_1__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_4__tmp6_1__);
  DR__V32_4__tmp6_13__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_4__tmp6_9__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_4__tmp6_13__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_4__tmp6_9__);
  DR__V32_4__tmp6_5__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__3__2__,state__3__6__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__3__14__,DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__3__10__,DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__3__6__,DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_4__tmp6_2__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_4__tmp6_2__);
  DR__V32_4__tmp6_14__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_4__tmp6_10__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_4__tmp6_14__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_4__tmp6_10__);
  DR__V32_4__tmp6_6__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__3__3__,state__3__7__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__3__15__,DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__3__11__,DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__3__7__,DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_4__tmp6_3__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_4__tmp6_3__);
  DR__V32_4__tmp6_15__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_4__tmp6_11__ = ADD(DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_4__tmp6_15__,32);
  DR__V32_4_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_4__tmp6_11__);
  DR__V32_4__tmp6_7__ = L_ROTATE(DR__V32_4_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_4__tmp6_0__,DR__V32_4__tmp6_5__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_4__tmp6_15__,DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_4__tmp6_10__,DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_4__tmp6_5__,DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__4__0__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_3__,state__4__0__);
  state__4__15__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__4__10__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_2__,state__4__15__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_1__tmp5_1__,state__4__10__);
  state__4__5__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_4__tmp6_1__,DR__V32_4__tmp6_6__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_4__tmp6_12__,DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_4__tmp6_11__,DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_4__tmp6_6__,DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__4__1__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_3__,state__4__1__);
  state__4__12__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__4__11__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_2__,state__4__12__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_2__tmp5_1__,state__4__11__);
  state__4__6__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_4__tmp6_2__,DR__V32_4__tmp6_7__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_4__tmp6_13__,DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_4__tmp6_8__,DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_4__tmp6_7__,DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__4__2__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_3__,state__4__2__);
  state__4__13__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__4__8__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_2__,state__4__13__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_3__tmp5_1__,state__4__8__);
  state__4__7__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_4__tmp6_3__,DR__V32_4__tmp6_4__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_4__tmp6_14__,DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_4__tmp6_9__,DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_4__tmp6_4__,DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__4__3__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_3__,state__4__3__);
  state__4__14__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__4__9__ = ADD(DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_2__,state__4__14__,32);
  DR__V32_4_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_4_DR_end__V32_1_QR__V32_4__tmp5_1__,state__4__9__);
  state__4__4__ = L_ROTATE(DR__V32_4_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__4__0__,state__4__4__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__4__12__,DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__4__8__,DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__4__4__,DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_5__tmp6_0__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_5__tmp6_0__);
  DR__V32_5__tmp6_12__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_5__tmp6_8__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_5__tmp6_12__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_5__tmp6_8__);
  DR__V32_5__tmp6_4__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__4__1__,state__4__5__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__4__13__,DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__4__9__,DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__4__5__,DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_5__tmp6_1__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_5__tmp6_1__);
  DR__V32_5__tmp6_13__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_5__tmp6_9__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_5__tmp6_13__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_5__tmp6_9__);
  DR__V32_5__tmp6_5__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__4__2__,state__4__6__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__4__14__,DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__4__10__,DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__4__6__,DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_5__tmp6_2__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_5__tmp6_2__);
  DR__V32_5__tmp6_14__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_5__tmp6_10__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_5__tmp6_14__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_5__tmp6_10__);
  DR__V32_5__tmp6_6__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__4__3__,state__4__7__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__4__15__,DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__4__11__,DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__4__7__,DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_5__tmp6_3__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_5__tmp6_3__);
  DR__V32_5__tmp6_15__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_5__tmp6_11__ = ADD(DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_5__tmp6_15__,32);
  DR__V32_5_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_5__tmp6_11__);
  DR__V32_5__tmp6_7__ = L_ROTATE(DR__V32_5_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_5__tmp6_0__,DR__V32_5__tmp6_5__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_5__tmp6_15__,DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_5__tmp6_10__,DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_5__tmp6_5__,DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__5__0__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_3__,state__5__0__);
  state__5__15__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__5__10__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_2__,state__5__15__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_1__tmp5_1__,state__5__10__);
  state__5__5__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_5__tmp6_1__,DR__V32_5__tmp6_6__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_5__tmp6_12__,DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_5__tmp6_11__,DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_5__tmp6_6__,DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__5__1__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_3__,state__5__1__);
  state__5__12__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__5__11__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_2__,state__5__12__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_2__tmp5_1__,state__5__11__);
  state__5__6__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_5__tmp6_2__,DR__V32_5__tmp6_7__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_5__tmp6_13__,DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_5__tmp6_8__,DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_5__tmp6_7__,DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__5__2__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_3__,state__5__2__);
  state__5__13__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__5__8__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_2__,state__5__13__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_3__tmp5_1__,state__5__8__);
  state__5__7__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_5__tmp6_3__,DR__V32_5__tmp6_4__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_5__tmp6_14__,DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_5__tmp6_9__,DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_5__tmp6_4__,DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__5__3__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_3__,state__5__3__);
  state__5__14__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__5__9__ = ADD(DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_2__,state__5__14__,32);
  DR__V32_5_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_5_DR_end__V32_1_QR__V32_4__tmp5_1__,state__5__9__);
  state__5__4__ = L_ROTATE(DR__V32_5_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__5__0__,state__5__4__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__5__12__,DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__5__8__,DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__5__4__,DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_6__tmp6_0__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_6__tmp6_0__);
  DR__V32_6__tmp6_12__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_6__tmp6_8__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_6__tmp6_12__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_6__tmp6_8__);
  DR__V32_6__tmp6_4__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__5__1__,state__5__5__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__5__13__,DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__5__9__,DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__5__5__,DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_6__tmp6_1__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_6__tmp6_1__);
  DR__V32_6__tmp6_13__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_6__tmp6_9__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_6__tmp6_13__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_6__tmp6_9__);
  DR__V32_6__tmp6_5__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__5__2__,state__5__6__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__5__14__,DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__5__10__,DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__5__6__,DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_6__tmp6_2__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_6__tmp6_2__);
  DR__V32_6__tmp6_14__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_6__tmp6_10__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_6__tmp6_14__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_6__tmp6_10__);
  DR__V32_6__tmp6_6__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__5__3__,state__5__7__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__5__15__,DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__5__11__,DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__5__7__,DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_6__tmp6_3__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_6__tmp6_3__);
  DR__V32_6__tmp6_15__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_6__tmp6_11__ = ADD(DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_6__tmp6_15__,32);
  DR__V32_6_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_6__tmp6_11__);
  DR__V32_6__tmp6_7__ = L_ROTATE(DR__V32_6_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_6__tmp6_0__,DR__V32_6__tmp6_5__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_6__tmp6_15__,DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_6__tmp6_10__,DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_6__tmp6_5__,DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__6__0__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_3__,state__6__0__);
  state__6__15__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__6__10__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_2__,state__6__15__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_1__tmp5_1__,state__6__10__);
  state__6__5__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_6__tmp6_1__,DR__V32_6__tmp6_6__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_6__tmp6_12__,DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_6__tmp6_11__,DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_6__tmp6_6__,DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__6__1__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_3__,state__6__1__);
  state__6__12__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__6__11__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_2__,state__6__12__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_2__tmp5_1__,state__6__11__);
  state__6__6__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_6__tmp6_2__,DR__V32_6__tmp6_7__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_6__tmp6_13__,DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_6__tmp6_8__,DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_6__tmp6_7__,DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__6__2__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_3__,state__6__2__);
  state__6__13__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__6__8__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_2__,state__6__13__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_3__tmp5_1__,state__6__8__);
  state__6__7__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_6__tmp6_3__,DR__V32_6__tmp6_4__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_6__tmp6_14__,DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_6__tmp6_9__,DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_6__tmp6_4__,DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__6__3__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_3__,state__6__3__);
  state__6__14__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__6__9__ = ADD(DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_2__,state__6__14__,32);
  DR__V32_6_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_6_DR_end__V32_1_QR__V32_4__tmp5_1__,state__6__9__);
  state__6__4__ = L_ROTATE(DR__V32_6_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__6__0__,state__6__4__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__6__12__,DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__6__8__,DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__6__4__,DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_7__tmp6_0__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_7__tmp6_0__);
  DR__V32_7__tmp6_12__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_7__tmp6_8__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_7__tmp6_12__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_7__tmp6_8__);
  DR__V32_7__tmp6_4__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__6__1__,state__6__5__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__6__13__,DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__6__9__,DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__6__5__,DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_7__tmp6_1__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_7__tmp6_1__);
  DR__V32_7__tmp6_13__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_7__tmp6_9__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_7__tmp6_13__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_7__tmp6_9__);
  DR__V32_7__tmp6_5__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__6__2__,state__6__6__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__6__14__,DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__6__10__,DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__6__6__,DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_7__tmp6_2__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_7__tmp6_2__);
  DR__V32_7__tmp6_14__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_7__tmp6_10__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_7__tmp6_14__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_7__tmp6_10__);
  DR__V32_7__tmp6_6__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__6__3__,state__6__7__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__6__15__,DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__6__11__,DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__6__7__,DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_7__tmp6_3__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_7__tmp6_3__);
  DR__V32_7__tmp6_15__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_7__tmp6_11__ = ADD(DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_7__tmp6_15__,32);
  DR__V32_7_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_7__tmp6_11__);
  DR__V32_7__tmp6_7__ = L_ROTATE(DR__V32_7_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_7__tmp6_0__,DR__V32_7__tmp6_5__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_7__tmp6_15__,DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_7__tmp6_10__,DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_7__tmp6_5__,DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__7__0__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_3__,state__7__0__);
  state__7__15__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__7__10__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_2__,state__7__15__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_1__tmp5_1__,state__7__10__);
  state__7__5__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_7__tmp6_1__,DR__V32_7__tmp6_6__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_7__tmp6_12__,DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_7__tmp6_11__,DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_7__tmp6_6__,DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__7__1__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_3__,state__7__1__);
  state__7__12__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__7__11__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_2__,state__7__12__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_2__tmp5_1__,state__7__11__);
  state__7__6__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_7__tmp6_2__,DR__V32_7__tmp6_7__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_7__tmp6_13__,DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_7__tmp6_8__,DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_7__tmp6_7__,DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__7__2__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_3__,state__7__2__);
  state__7__13__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__7__8__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_2__,state__7__13__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_3__tmp5_1__,state__7__8__);
  state__7__7__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_7__tmp6_3__,DR__V32_7__tmp6_4__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_7__tmp6_14__,DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_7__tmp6_9__,DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_7__tmp6_4__,DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__7__3__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_3__,state__7__3__);
  state__7__14__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__7__9__ = ADD(DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_2__,state__7__14__,32);
  DR__V32_7_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_7_DR_end__V32_1_QR__V32_4__tmp5_1__,state__7__9__);
  state__7__4__ = L_ROTATE(DR__V32_7_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__7__0__,state__7__4__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__7__12__,DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__7__8__,DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__7__4__,DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_8__tmp6_0__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_8__tmp6_0__);
  DR__V32_8__tmp6_12__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_8__tmp6_8__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_8__tmp6_12__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_8__tmp6_8__);
  DR__V32_8__tmp6_4__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__7__1__,state__7__5__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__7__13__,DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__7__9__,DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__7__5__,DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_8__tmp6_1__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_8__tmp6_1__);
  DR__V32_8__tmp6_13__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_8__tmp6_9__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_8__tmp6_13__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_8__tmp6_9__);
  DR__V32_8__tmp6_5__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__7__2__,state__7__6__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__7__14__,DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__7__10__,DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__7__6__,DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_8__tmp6_2__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_8__tmp6_2__);
  DR__V32_8__tmp6_14__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_8__tmp6_10__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_8__tmp6_14__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_8__tmp6_10__);
  DR__V32_8__tmp6_6__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__7__3__,state__7__7__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__7__15__,DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__7__11__,DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__7__7__,DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_8__tmp6_3__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_8__tmp6_3__);
  DR__V32_8__tmp6_15__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_8__tmp6_11__ = ADD(DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_8__tmp6_15__,32);
  DR__V32_8_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_8__tmp6_11__);
  DR__V32_8__tmp6_7__ = L_ROTATE(DR__V32_8_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_8__tmp6_0__,DR__V32_8__tmp6_5__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_8__tmp6_15__,DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_8__tmp6_10__,DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_8__tmp6_5__,DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__8__0__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_3__,state__8__0__);
  state__8__15__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__8__10__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_2__,state__8__15__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_1__tmp5_1__,state__8__10__);
  state__8__5__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_8__tmp6_1__,DR__V32_8__tmp6_6__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_8__tmp6_12__,DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_8__tmp6_11__,DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_8__tmp6_6__,DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__8__1__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_3__,state__8__1__);
  state__8__12__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__8__11__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_2__,state__8__12__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_2__tmp5_1__,state__8__11__);
  state__8__6__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_8__tmp6_2__,DR__V32_8__tmp6_7__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_8__tmp6_13__,DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_8__tmp6_8__,DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_8__tmp6_7__,DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__8__2__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_3__,state__8__2__);
  state__8__13__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__8__8__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_2__,state__8__13__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_3__tmp5_1__,state__8__8__);
  state__8__7__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_8__tmp6_3__,DR__V32_8__tmp6_4__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_8__tmp6_14__,DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_8__tmp6_9__,DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_8__tmp6_4__,DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__8__3__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_3__,state__8__3__);
  state__8__14__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__8__9__ = ADD(DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_2__,state__8__14__,32);
  DR__V32_8_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_8_DR_end__V32_1_QR__V32_4__tmp5_1__,state__8__9__);
  state__8__4__ = L_ROTATE(DR__V32_8_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__8__0__,state__8__4__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__8__12__,DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__8__8__,DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__8__4__,DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_9__tmp6_0__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_9__tmp6_0__);
  DR__V32_9__tmp6_12__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_9__tmp6_8__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_9__tmp6_12__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_9__tmp6_8__);
  DR__V32_9__tmp6_4__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__8__1__,state__8__5__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__8__13__,DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__8__9__,DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__8__5__,DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_9__tmp6_1__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_9__tmp6_1__);
  DR__V32_9__tmp6_13__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_9__tmp6_9__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_9__tmp6_13__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_9__tmp6_9__);
  DR__V32_9__tmp6_5__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__8__2__,state__8__6__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__8__14__,DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__8__10__,DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__8__6__,DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_9__tmp6_2__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_9__tmp6_2__);
  DR__V32_9__tmp6_14__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_9__tmp6_10__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_9__tmp6_14__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_9__tmp6_10__);
  DR__V32_9__tmp6_6__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__8__3__,state__8__7__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__8__15__,DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__8__11__,DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__8__7__,DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_9__tmp6_3__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_9__tmp6_3__);
  DR__V32_9__tmp6_15__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_9__tmp6_11__ = ADD(DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_9__tmp6_15__,32);
  DR__V32_9_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_9__tmp6_11__);
  DR__V32_9__tmp6_7__ = L_ROTATE(DR__V32_9_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_9__tmp6_0__,DR__V32_9__tmp6_5__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_9__tmp6_15__,DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_9__tmp6_10__,DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_9__tmp6_5__,DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__9__0__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_3__,state__9__0__);
  state__9__15__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__9__10__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_2__,state__9__15__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_1__tmp5_1__,state__9__10__);
  state__9__5__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_9__tmp6_1__,DR__V32_9__tmp6_6__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_9__tmp6_12__,DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_9__tmp6_11__,DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_9__tmp6_6__,DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__9__1__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_3__,state__9__1__);
  state__9__12__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__9__11__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_2__,state__9__12__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_2__tmp5_1__,state__9__11__);
  state__9__6__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_9__tmp6_2__,DR__V32_9__tmp6_7__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_9__tmp6_13__,DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_9__tmp6_8__,DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_9__tmp6_7__,DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__9__2__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_3__,state__9__2__);
  state__9__13__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__9__8__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_2__,state__9__13__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_3__tmp5_1__,state__9__8__);
  state__9__7__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_9__tmp6_3__,DR__V32_9__tmp6_4__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_9__tmp6_14__,DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_9__tmp6_9__,DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_9__tmp6_4__,DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__9__3__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_3__,state__9__3__);
  state__9__14__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__9__9__ = ADD(DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_2__,state__9__14__,32);
  DR__V32_9_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_9_DR_end__V32_1_QR__V32_4__tmp5_1__,state__9__9__);
  state__9__4__ = L_ROTATE(DR__V32_9_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_0__ = ADD(state__9__0__,state__9__4__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(state__9__12__,DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_2__ = ADD(state__9__8__,DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(state__9__4__,DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  DR__V32_10__tmp6_0__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_0__,DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_3__,DR__V32_10__tmp6_0__);
  DR__V32_10__tmp6_12__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  DR__V32_10__tmp6_8__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_2__,DR__V32_10__tmp6_12__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_1__tmp5_1__,DR__V32_10__tmp6_8__);
  DR__V32_10__tmp6_4__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_0__ = ADD(state__9__1__,state__9__5__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(state__9__13__,DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_2__ = ADD(state__9__9__,DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(state__9__5__,DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  DR__V32_10__tmp6_1__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_0__,DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_3__,DR__V32_10__tmp6_1__);
  DR__V32_10__tmp6_13__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  DR__V32_10__tmp6_9__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_2__,DR__V32_10__tmp6_13__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_2__tmp5_1__,DR__V32_10__tmp6_9__);
  DR__V32_10__tmp6_5__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_0__ = ADD(state__9__2__,state__9__6__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(state__9__14__,DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_2__ = ADD(state__9__10__,DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(state__9__6__,DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  DR__V32_10__tmp6_2__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_0__,DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_3__,DR__V32_10__tmp6_2__);
  DR__V32_10__tmp6_14__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  DR__V32_10__tmp6_10__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_2__,DR__V32_10__tmp6_14__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_3__tmp5_1__,DR__V32_10__tmp6_10__);
  DR__V32_10__tmp6_6__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_0__ = ADD(state__9__3__,state__9__7__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(state__9__15__,DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_2__ = ADD(state__9__11__,DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(state__9__7__,DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  DR__V32_10__tmp6_3__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_0__,DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_3__,DR__V32_10__tmp6_3__);
  DR__V32_10__tmp6_15__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  DR__V32_10__tmp6_11__ = ADD(DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_2__,DR__V32_10__tmp6_15__,32);
  DR__V32_10_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_start__V32_1_QR__V32_4__tmp5_1__,DR__V32_10__tmp6_11__);
  DR__V32_10__tmp6_7__ = L_ROTATE(DR__V32_10_DR_start__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_0__ = ADD(DR__V32_10__tmp6_0__,DR__V32_10__tmp6_5__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_ = XOR(DR__V32_10__tmp6_15__,DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_0__);
  DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_3__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_2__ = ADD(DR__V32_10__tmp6_10__,DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_3__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_ = XOR(DR__V32_10__tmp6_5__,DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_2__);
  DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_1__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_1_QR_start__V32_1__tmp2_,12,32);
  state__10__0__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_0__,DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_1__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_3__,state__10__0__);
  state__10__15__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp3_,8,32);
  state__10__10__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_2__,state__10__15__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_1__tmp5_1__,state__10__10__);
  state__10__5__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_1_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_0__ = ADD(DR__V32_10__tmp6_1__,DR__V32_10__tmp6_6__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_ = XOR(DR__V32_10__tmp6_12__,DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_0__);
  DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_3__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_2__ = ADD(DR__V32_10__tmp6_11__,DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_3__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_ = XOR(DR__V32_10__tmp6_6__,DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_2__);
  DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_1__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_2_QR_start__V32_1__tmp2_,12,32);
  state__10__1__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_0__,DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_1__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_3__,state__10__1__);
  state__10__12__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp3_,8,32);
  state__10__11__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_2__,state__10__12__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_2__tmp5_1__,state__10__11__);
  state__10__6__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_2_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_0__ = ADD(DR__V32_10__tmp6_2__,DR__V32_10__tmp6_7__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_ = XOR(DR__V32_10__tmp6_13__,DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_0__);
  DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_3__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_2__ = ADD(DR__V32_10__tmp6_8__,DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_3__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_ = XOR(DR__V32_10__tmp6_7__,DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_2__);
  DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_1__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_3_QR_start__V32_1__tmp2_,12,32);
  state__10__2__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_0__,DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_1__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_3__,state__10__2__);
  state__10__13__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp3_,8,32);
  state__10__8__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_2__,state__10__13__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_3__tmp5_1__,state__10__8__);
  state__10__7__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_3_QR_end__V32_1__tmp4_,7,32);
  DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_0__ = ADD(DR__V32_10__tmp6_3__,DR__V32_10__tmp6_4__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_ = XOR(DR__V32_10__tmp6_14__,DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_0__);
  DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_3__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp1_,16,32);
  DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_2__ = ADD(DR__V32_10__tmp6_9__,DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_3__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_ = XOR(DR__V32_10__tmp6_4__,DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_2__);
  DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_1__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_4_QR_start__V32_1__tmp2_,12,32);
  state__10__3__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_0__,DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_1__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_3__,state__10__3__);
  state__10__14__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp3_,8,32);
  state__10__9__ = ADD(DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_2__,state__10__14__,32);
  DR__V32_10_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_ = XOR(DR__V32_10_DR_end__V32_1_QR__V32_4__tmp5_1__,state__10__9__);
  state__10__4__ = L_ROTATE(DR__V32_10_DR_end__V32_1_QR__V32_4_QR_end__V32_1__tmp4_,7,32);
  cipher__[0] = state__10__0__;
  cipher__[1] = state__10__1__;
  cipher__[2] = state__10__2__;
  cipher__[3] = state__10__3__;
  cipher__[4] = state__10__4__;
  cipher__[5] = state__10__5__;
  cipher__[6] = state__10__6__;
  cipher__[7] = state__10__7__;
  cipher__[8] = state__10__8__;
  cipher__[9] = state__10__9__;
  cipher__[10] = state__10__10__;
  cipher__[11] = state__10__11__;
  cipher__[12] = state__10__12__;
  cipher__[13] = state__10__13__;
  cipher__[14] = state__10__14__;
  cipher__[15] = state__10__15__;

}


/* **************************************************************** */
/*                            Usuba source                          */
/*                                                                  */
/*

 node QR_start(a :  u<V>32 :: base,b :  u<V>32 :: base,c :  u<V>32 :: base,d :  u<V>32 :: base)
  returns aR :  u<V>32 :: base,bR :  u<V>32 :: base,cR :  u<V>32 :: base,dR :  u<V>32 :: base
vars

let
  (aR) = (a + b);
  (dR) = ((d ^ aR) <<< 16);
  (cR) = (c + dR);
  (bR) = ((b ^ cR) <<< 12)
tel

 node QR_end(a :  u<V>32 :: base,b :  u<V>32 :: base,c :  u<V>32 :: base,d :  u<V>32 :: base)
  returns aR :  u<V>32 :: base,bR :  u<V>32 :: base,cR :  u<V>32 :: base,dR :  u<V>32 :: base
vars

let
  (aR) = (a + b);
  (dR) = ((d ^ aR) <<< 8);
  (cR) = (c + dR);
  (bR) = ((b ^ cR) <<< 7)
tel

 node QR(input :  u<V>32x4 :: base)
  returns output :  u<V>32x4 :: base
vars

let
  (output) = QR_end(QR_start(input))
tel

 node DR_start(state :  u<V>32x16 :: base)
  returns stateR :  u<V>32x16 :: base
vars

let
  (stateR[0,4,8,12]) = QR(state[0,4,8,12]);
  (stateR[1,5,9,13]) = QR(state[1,5,9,13]);
  (stateR[2,6,10,14]) = QR(state[2,6,10,14]);
  (stateR[3,7,11,15]) = QR(state[3,7,11,15])
tel

 node DR_end(state :  u<V>32x16 :: base)
  returns stateR :  u<V>32x16 :: base
vars

let
  (stateR[0,5,10,15]) = QR(state[0,5,10,15]);
  (stateR[1,6,11,12]) = QR(state[1,6,11,12]);
  (stateR[2,7,8,13]) = QR(state[2,7,8,13]);
  (stateR[3,4,9,14]) = QR(state[3,4,9,14])
tel

_no_inline node DR(state :  u<V>32x16 :: base)
  returns stateR :  u<V>32x16 :: base
vars

let
  (stateR) = DR_end(DR_start(state))
tel

 node Chacha20(plain :  u<V>32x16 :: base)
  returns cipher :  u<V>32x16 :: base
vars
  state :  u<V>32x16[11] :: base
let
  (state[0]) = plain;
  _no_unroll forall i in [1,10] {
    (state[i]) = DR(state[(i - 1)])
  };
  (cipher) = state[10]
tel

*/
 