<?xml version="1.0" encoding="UTF-8"?><SDODE LA="D"><DP N="1"/><P ID="0001" ALIGN="LEFT"> xmlfulltext 简体中文网页 Die Erfindung betrifft ein Verfahren zur Dekodierung spezieller Biphase-Signale mit denen <BR/>digitale Informationen übertragen werden. Dabei werden die Bits der ursprünglichen digitalen <BR/>Information vor der Übertragung codiert und dann mittels &quot;Symbolen&quot; übertragen. Die <BR/>Übertragungsverfahren mit Biphase-Signalen sind auch unter der Kurzbezeichnung BPSK (= <BR/>Binary Phase Shift Keying) bekannt. Damit der Bandbreitebedarf bei der Übertragung dieser <BR/>digitalen Signale möglichst klein bleibt, werden auf der Sender- und Empfängerseite Nyquist-Filter <BR/>zur Impulsformung und Signalrückgewinnung verwendet. Die steilen Impulsflanken werden dabei <BR/>durch flache und mit Überschwingern versehene Übergangskurven ersetzt, wodurch störende <BR/>Oberwellen weitgehend unterdrückt werden. Im Grenzfall wird anstatt eines impulsförmigen <BR/>Signals, ein glockenförmiges Signal mit Überschwingern, deren Nulldurchgänge exakt durch <BR/>konstante Symbolintervalle T definiert sind, übertragen. Der Frequenzbedarf bei dieser <BR/>Übertragung ist etwa doppelt so groß ist wie die zu übermittelnde Datenrate. Trotzdem ist zu den <BR/>Abtastzeitpunkten eine sichere Unterscheidung zwischen &quot;1&quot;- und &quot;0&quot;- Zuständen gewährleistet, <BR/>weil die einzelnen Symbole um ganzzahlige Vielfache von T zeitlich gegeneinander versetzt sind <BR/>und die Nulldurchgänge alle zusammenfallen. </P><P ID="0002" ALIGN="LEFT">In EP-A 0 912 010 (intern: C-1751) ist beispielsweise ein typischer Empfänger für digital <BR/>übertragene Signale beschrieben, der derartige Nyquist-Filter aufweist. Zur sicheren <BR/>Unterscheidung der logischen Zustände der einzelnen Symbole ist ein Abtastregelkreis <BR/>vorgesehen, der den Abtastzeitpunkt (=timing recovery) für die einzelnen Symbole optimiert.. </P><P ID="0003" ALIGN="LEFT">Eine Eigenschaft digitaler Signale kann sein, daß die digitalen Zustände des zu übertragenden <BR/>Signals nicht gleichmäßig verteilt sind. Das kann sich auf der Sender- und Empfängerseite wie ein <BR/>überlagerter Gleichpegel auswirken, der in vielen Fällen unerwünscht ist. Mittels geeigneter <BR/>Codierungsverfahren kann hier Abhilfe gefunden werden. Dabei wird jedes zu übertragende Bit <BR/>durch eine in sich ausgeglichene Bitkombination übertragen, wobei über die Reihenfolge der <BR/>zusammengehörigen Stellen der ursprüngliche Zustandswert kodiert wird . Derartige <BR/>Codierungsverfahren lassen sich auch verschachtelt anwenden oder mit anderen <BR/>Codierungsverfahren kombinieren. </P><P ID="0004" ALIGN="LEFT">Die Biphase-Codierung wird beispielsweise zur Übertragung von digitalen Zusatzinformationen <BR/>bei einem Rundfunksignal verwendet. Diese Zusatzinformation ist unter der Bezeichnung &quot;RDS-Signal&quot; <BR/>(= Radio Data Service) bekannt, mit der in vielen Ländern innerhalb vorgegebener FM-Stereo-Radiokanäle <DP N="2"/> <BR/>eine spezielle Autofahrerinformation übertragen wird. Mit dem digitalen RDS-Signal <BR/>wird ein bei 57 kHz liegender Hilfsträger, der mit einem Pilotsignal bei 19 kHz verkoppelt <BR/>ist, durch eine zweistufige, Modulation moduliert. Die Biphase-Codierung ersetzt eine logische <BR/>&quot;0&quot; durch die Kombination &quot;0,1&quot; und eine logische &quot;1&quot; durch die Kombination &quot;1,0&quot;. Jeder <BR/>logische Zustand der ursprünglichen Datenfolge erzeugt somit zwei aufeinanderfolgende Bits, die <BR/>als Bitkombination oder auch als Symbolpaar bezeichnet werden. </P><P ID="0005" ALIGN="LEFT">Durch diese Art der Biphase-Codierung ist sichergestellt, daß innerhalb jedes Symbolpaares immer <BR/>ein Symbolwechsel stattfindet und sich deshalb auch der Datentakt relativ leicht aus der <BR/>empfangenen Datenfolge zurückgewinnen läßt. Im Empfänger wird das bei 57 kHz liegende <BR/>Biphase-Signal mittels digitaler Signalverarbeiteung synchron und komplex ins Basisband <BR/>heruntergemischt und bandbegrenzt. Da es sich bei dem Biphase-Signal grundsätzlich um eine <BR/>Phasenmodulation des bei 57 kHz liegenden Trägers handelt, kann man auch eine komplexe <BR/>Zeigerbetrachtung anwenden. Theoretisch ergibt sich dabei ein rotierender Zeiger, der nach dem <BR/>Mischen mit 57 kHz zum Stillstand kommt. Ein Träger-und Phasenregelkreis (=carrier/phaserecovery) <BR/>dreht ferner den komplexen Zeiger auf die reelle Achse, so daß keine imaginären <BR/>Anteile mehr vorhanden sind. Anschließend wird z.B. ein Cordic-Algorithmus zur Ermittlung der <BR/>Phase und des Betrags verwendet. </P><P ID="0006" ALIGN="LEFT">Zu den Abtastzeitpunkten auf der Symbolrate ist nun idealerweise die Phase durch zwei <BR/>Zustände bestimmt, , wohingegen der Betrag jedo konstant sein sollte. In der Realität werden <BR/>diese theoretischen Zustände lediglich angenähert erreicht und durch Störsignale zusätzlich <BR/>verfälscht. Aus den dabei erhaltenen Phasenwerten werden die beiden logischen Zustände &quot;0&quot; oder <BR/>&quot;1&quot; entschieden und eine entsprechende Bitfolge gebildet. Aus dieser Bitfolge werden <BR/>zusammengehörige Zweiergruppen gebildet, die entsprechend der senderseitigen Codierung immer <BR/>einen Bitwechsel aufweisen müssen. Die Bildung der Zweiergruppen kann auf der Erkenntnis <BR/>beruhen, daß bei der Gruppenbildung die Anzahl der nicht erlaubten Symbolpaare &quot;0,0&quot;- und <BR/>&quot;1,1&quot;-Gruppen minimal wird. Im letzten Schritt wird jeder Zweiergruppe entweder eine logische <BR/>&quot;0&quot; oder &quot;1 zugeordnet, wodurch die ursprüngliche Datenfolge auf der Empfängerseite <BR/>wiederhergestellt ist. Durch Übertragungsfehler gibt es jedoch fehlerhafte Gruppen mit &quot;0,0&quot;- und <BR/>&quot;1,1&quot;-Zuständen. </P><P ID="0007" ALIGN="LEFT">Es ist Aufgabe der im Anspruch 1 gekennzeichneten Erfindung, für ein bei der digitalen <BR/>Übertragung von Daten verwendetes Biphase-Signal ein verbessertes Dekodierungsverfahren <DP N="3"/> <BR/>anzugeben, das Übertragungsfehler erkennt und korrigiert, wodurch auch bei größeren <BR/>Signalstörungen noch eine zufriedenstellende Datenübertragung sichergestellt wird. </P><P ID="0008" ALIGN="LEFT">Die Lösung der Aufgabe erfolgt durch die im Kennzeichen des Patentanspruchs 1 genannten <BR/>Verfahrensschritte. Vorteilhafte Ausgestaltungen sind in den abhängigen Ansprüchen definiert. <BR/>Die Lösung der Aufgabe besteht darin, die bei der Dekodierung entstehende Bitfolge daraufhin zu <BR/>prüfen, wie groß die Zuverlässigkeiten der einzelnen Bits sind oder wie groß die <BR/>Wahrscheinlichkeiten der einzelnen Bits sind, daß ihr logischer Zustand richtig oder falsch ist. Die <BR/>Bildung eines Zuverlässigkeits- oder Wahrscheinlichkeitswertes wird aus den zur Verfügung <BR/>stehenden Betragswerten des Biphase-Signals gebildet. Die Übertragungsfehler als solche sind <BR/>aufgrund des fehlenden Bitwechsels innerhalb der Zweierkombination sofort erkennbar. </P><P ID="0009" ALIGN="LEFT">Ein Vergleich der momentanen Zeigerlängen bei der fraglichen Bitkombination erlaubt eine <BR/>Aussage über die Zuverlässigkeit oder Wahrscheinlichkeit der erkannten Zustände. Bei einer <BR/>Überlagerung des Biphase-Signals mit einem Störsignal können die momentanen Betragsund/oder <BR/>Phasenwerte gegenüber den theoretischen Werten teils vergrößert, teils verkleinert <BR/>werden. Unsicher wird die Auswertung natürlich vor allen Dingen dort, wo die Signalwerte und <BR/>das Störsignal gegensinnig wirken, weil die resultierenden Differenzsignale eventuell sehr klein <BR/>werden oder gar zu einem Vorzeichenwechsel führen. Zuverlässigere Aussagen und Auswertungen <BR/>sind demnach mit relativ großen Signalen möglich, während relativ kleine Signale stets <BR/>Unsicherheiten mit sich bringen. Wenn eine vorliegende Bitkombination einen Fehler enthält, <BR/>dann ist die Wahrscheinlichkeit groß, daß die größeren Betragswerte den richtigen und die <BR/>kleineren den falschen Signalzustand bezeichnen. Der Vergleich erfolgt beispielsweise über eine <BR/>Differenzbildung der digitalisierten Zeigerlängen, wenn diese als Betragswerte vorliegen. Statt der <BR/>Betragsbildung, die bei dem üblicherweise in der Signalverarbeitung verwendeten <BR/>Zweierkomplementsystem einfach ist, können gegebenenfalls auch quadrierte Zeigerlängen zur <BR/>Differenzbildung verwendet werden. Als Einganswerte für das Dekodierungsverfahren können <BR/>auch die Ausgangsignale eines Cordic-Demodulators dienen. Derartige Cordic-Demodulatoren <BR/>werden zunehmend zur Demodulation von phasen- und/oder amplitudenmodulierten Signalen <BR/>verwendet. An einem Ausgang des Cordic-Demodulators ist der momentane Phasenwert und an <BR/>einem andern Ausgang der momentane Betrag des resultierenden Zeigers abgreifbar. Bei <BR/>reelwertigen Modulationsverfahren, wie beispielsweise beim Biphase-Signal, liefert der <BR/>Amplitudenausgang den Betrag des Abtastwertes und der Phasenausgang das positive oder <BR/>negative Vorzeichen. Ob die einzelnen Funktionseinheiten zur Durchrührung der <BR/>Wahrscheinlichkeitsprüfung und zur Dekodierung mittels Programmablaufs, mittels <DP N="4"/> <BR/>Schaltungstechnik oder in gemischter Form ausgeführt sind oder auch für andere Aufgaben <BR/>mitverwendet werden, ist für die Erfindung unerheblich. </P><P ID="0010" ALIGN="LEFT">Die Erfindung und vorteilhafte Weiterbildungen werden nun anhand der Figuren der Zeichnung <BR/>näher erläutert: <SL COMPACT="COMPACT"><LI>Fig. 1 zeigt schematisch im Zeitdiagramm das Dekodierungsverfahren nach der Erfindung, </LI><LI>Fig. 2 zeigt schematisch das Dekodierungsverfahren als Flußdiagramm und </LI><LI>Fig. 3 zeigt eine Tabelle zur Bildung einer korrigierten Bitkombination. </LI></SL></P><P ID="0011" ALIGN="LEFT">Im Zeitdiagramm von Fig. 1 sind untereinander die zusammengehörigen Daten-, Signal- und <BR/>Abtastfolgen eines Signalabschnittes von D1 bis D4 dargestellt. Durch Übertragungsfehler wird <BR/>die Bitfolge auf der Empfängerseite teilweise fehlerhaft empfangen. An einem Beispiel wird <BR/>gezeigt, wie nach der Erfindung dieser Fehler auf der Empfängerseite korrigiert werden kann, <BR/>wodurch die ursprüngliche Datenfolge wieder hergestellt wird. </P><P ID="0012" ALIGN="LEFT">Die erste Zeile zeigt das ursprüngliche digitale Signal d0 mit den ursprünglichen Daten D1, D2, <BR/>D3 und D4, denen die logischen Zustandswerte &quot;1&quot;, &quot;0&quot;, &quot;0&quot; und schließlich &quot;1&quot; zugeordnet sind. <BR/>Damit der Übertragungsweg auch bei unterschiedlichsten digitalen Signalfolgen d0 im zeitlichen <BR/>Mittel gleichpegelfrei bleibt, wird aus der ursprünglichen Datenfolge d0 eine neue Datenfolge S0 <BR/>gebildet, bei der diese Gleichpegelfreiheit für jedes ursprüngliche Bit erzwungen wird. In der <BR/>zweiten Zeile wird jedem der ursprünglichen Bits dabei eine Bitkombination Stp zugeordnet, die <BR/>in sich gleichpegelfrei ist. Im einfachsten Fall wird jedes ursprüngliche Bit durch sein <BR/>komplementäres Bit ergänzt. Der ursprüngliche Zustand &quot;1&quot; wird so durch die Zustände &quot;1,0&quot; <BR/>ersetzt. Entsprechend wird der ursprüngliche Zustand &quot;0&quot; durch die Bitkombination &quot;0,1&quot; <BR/>ersetztEine bekannte Anwendung für die Biphase-Codierung findet sich wie bereits angegeben <BR/>innerhalb spezieller Rundfunk-Stereo-Signale. Auf der Empfängerseite kann eindeutig aus der <BR/>Erkennung einer &quot;1,0&quot; - oder &quot;0,1&quot;-Bitfolge wieder auf die ursprünglichen Daten &quot;1&quot; oder &quot;0&quot; <BR/>zurückgeschlossen werden. </P><P ID="0013" ALIGN="LEFT">Der Übergang zwischen den einzelnen Zuständen erfolgt natürlich nicht abrupt, sondern <BR/>kontinuierlich. Der zeitliche Verlauf auf der Empfängerseite entspricht dabei etwa dem <BR/>Phasensignl p(t) und dem Betragssignal b(t) der dritten bzw. vierten Zeile. Um die Übertragung der <BR/>digitalen Signale mit möglichst wenig Bandbreite durchzuführen, sind die Datenflanken sehr <BR/>abgerundet und enthalten dadurch wenig Oberwellen. Vorzugsweise werden auf der Sender- und <DP N="5"/> <BR/>Empfängerseite Nyquist-Filter verwendet, mit denen der Bandbreitenbedarf erheblich <BR/>eingeschränkt werden kann. Wenn der richtige Abtastzeitpunkt getroffen wird, reicht ein einziger <BR/>Abtastwert ps des Phasensignals p(t) aus, um den logischen Zustand des zugehörigen Bits oder <BR/>Symbols zu erfassen. Auf diese Weise erhält man die Phasenabtastwerte p0 bis p7.. Entsprechend <BR/>der Zeigerdarstellung sollten diese Abtastwerte bei 0 (=360) Grad und +/-180 Grad liegen.. Im <BR/>Bogenmaß sind das die Werte 0 (=2π) und +/-π. Welcher dieser Phasenwerte der logischen &quot;1&quot; <BR/>und logischen &quot;0&quot; zugeordnet wird ist beliebig. In Zeile 3 sind an der Ordinate die mit <BR/>πnormierten Phasenlagen des Phasensignals p(t) mit -1 und +1 angegeben, wobei der <BR/>Ordinatenwert 0 einer mittleren Phasenlage entspricht. Der Phasenbereich von -1 bis 0 ist <BR/>im Ausführungsbeispiel dem logischen Zustand &quot;1&quot; zugeordnet und der Phasenbereich von <BR/>0 bis +1 dem logischen Zustand &quot;0&quot;. </P><P ID="0014" ALIGN="LEFT">Die vierte Zeile zeigt den zeitlichen Verlauf des Betragssignals b(t) des resultierenden <BR/>Zeigers beim Biphase-Signal vor der Dezimation auf die Symbolrate. Da es sich beim <BR/>Biphase-Signal theoretisch um ein reelwertiges Signal handelt, das nur die diskreten Werte <BR/>+1 und -1 auf der reellen Achse annimmt, müßte der Betrag zwischen den Werten 0 und 1 <BR/>hin und herwandern Zur Ermittlung der Zuverlässigkeit oder der Wahrscheinlichkeit der <BR/>einzelnen Teile einer fehlerhaften Bitkombination wird das Betragssignal b(t) nach der <BR/>Erfindung abgetastet und bildet so die Betragsabtastwerte b0, b1, b2 bis b7. Die Abtastung erfolgt <BR/>dabei synchron zur Bildung der Phasenabtastwerte ps. </P><P ID="0015" ALIGN="LEFT">Die Phasenabtastwerte ps zeigen, daß innerhalb der ersten, zweiten und vierten Bitkombination ein <BR/>Vorzeichenwechsel der Phasenabtastwerte stattfindet, nicht jedoch in der dritten Bitkombination <BR/>mit den Abtastwerten p4 und p5. Durch Überlagerung von Störsignalen sind diese beiden <BR/>Abtastwerte positiv, entsprechen also jeweils dem logischen Zustand &quot;0&quot;.<BR/>Die fünfte Zeile zeigt ein erstes digitales Signal d1, das den Vorzeichen der einzelnen <BR/>Phasenabtastwerte p0 bis p7 entspricht. War der Abtastwert ps negativ, dann steht dafür &quot;1&quot;, war <BR/>der Abtastwert positiv, dann steht dafür &quot;0&quot;. Die zusammengehörigen Bitkombinationen Stp sind <BR/>mittels Klammern kenntlich gemacht. Die dritte Bitkombination zeigt eine fehlerhafte <BR/>Bitkombination Sfp; sie ist zusätzlich durch Schraffur hervorgehoben. </P><P ID="0016" ALIGN="LEFT">Die sechste Zeile Diff zeigt die Größenvergleiche der Betragsabtastwerte bs innerhalb der <BR/>aufeinanderfolgenden Bitkombinationen Stp. Der Größenvergleich erfolgt über die Abtastwerte b0 <DP N="6"/> <BR/>bis b7. Das Ergebnis zeigt das mathematische Vergleichssymbol &quot;&gt;&quot; oder &quot;&lt;&quot; an. In einem <BR/>Ausführungsbeispiel wird später gezeigt, daß der Vergleich zweckmäßigerweise über eine <BR/>Subtraktion gebildet wird, deren resultierendes Vorzeichen dann als positives oder negatives <BR/>Vergleichsergebnis weiterverarbeitet wird. Solange es sich bei den erhaltenen Bitkombinationen <BR/>um erlaubte Symbolpaare handelt, hat die Vergleichsbildung keine weitere Bedeutung. Anders ist <BR/>es jedoch bei der fehlerhaften Bitkombination Sfp, bei der beide Phasenabtastwerte p4, p5 positiv <BR/>sind und somit jeweils einen logischen Zustand &quot;0&quot; signalisieren. Gemäß der Erfindung ist <BR/>anzunehmen, daß mittels der Auswertung der Betragsabtastwerte b4, b5 eine Unterscheidung <BR/>möglich wird. Der größere der beiden Betragsabtastwerte zeigt wahrscheinlich die richtige <BR/>Information und der kleinere Betragsabtastwert wahrscheinlich die falsche Information an. </P><P ID="0017" ALIGN="LEFT">Die Wahrscheinlichkeitsbewertung der fehlerhaften Bitkombination Sfp zeigt schematisch die <BR/>Bitfolge Sw der siebten Zeile. In dieser Wahrscheinlichkeitsfolge Sw ist lediglich die dritte <BR/>Bitkombination Swp von Interesse, weil deren Aussage für die fehlerhafte Bitkombination Sfp von <BR/>Bedeutung ist. Von dieser Bitkombination Sfp ist der erste Zustand &quot;0&quot; wahrscheinlich gültig und <BR/>der zweite Zustand &quot;0&quot; wahrscheinlich falsch. Damit läßt sich sofort eine korrigierte <BR/>Bitkombination Skp mit &quot;0,1&quot; finden. Dies zeigt die achte Zeile mit der korrigierten Bitfolge Sk. <BR/>Der Inhalt der ersten, zweiten und vierten Bitkombination in der korrigierten Bitfolge Sk ist dabei <BR/>ohne Bedeutung. Für die Auswertung kann es jedoch zweckmäßig sein, daß die als gültig <BR/>erkannten Bitkombinationen Stp vom ersten digitalen Signal d1 in der korrigierten Bitfolge Sk <BR/>vorhanden und damit für die Auswerteeinrichtung einfach zugänglich sind. </P><P ID="0018" ALIGN="LEFT">Die neunte Zeile zeigt schließlich als Ergebnis der Dekodierung ein zweites digitales Signal d2, <BR/>das aus den gültigen und korrigierten Bitkombinationen Sgp bzw. Skp wieder die zugeordneten <BR/>Daten D1, D2, D3 und D4 mit &quot;1&quot;, &quot;0&quot;, &quot;0&quot; und schließlich &quot;1&quot; bildet, die mit den Daten des <BR/>ursprünglichen digitalen Signals d0 wieder identisch sind. Der Übertragungsfehler bei der dritten <BR/>Bitkombination ist somit korrigiert. </P><P ID="0019" ALIGN="LEFT">In Fig. 2 ist schematisch das Dekodierungsverfahren nach der Erfindung als Flußdiagramm <BR/>dargestellt. Die Bezugszeichen entsprechen dabei dem Zeitdiagramm nach Fig. 1. In einem ersten <BR/>Schritt werden Phasen- und Betragsabtastwerte ps bzw. bs des Biphase-Signals bzw. aus seinen <BR/>entsprechenden Komponenten p(t), b(t) gebildet. Da die einzelnen Verfahrensschritte <BR/>zweckmäßigerweise als digitale Verfahrensschritte ausgebildet sind, werden die Phasen- und <BR/>Betragsabtastwerte aus bereits digitalisierten Abtastwerten gebildet oder spätestens in diesem <BR/>ersten Schritt digitalisiert. Falls die ursprüngliche Abtastung und Digitalisierung mit einer <DP N="7"/> <BR/>Überabtastung erfolgte, enthält der erste Schritt eine Dezimierung zur Bildung der gewünschten <BR/>Phasen- und Betragsabtastwerte. Für die digitale Signalverarbeitung wird in der Regel ein <BR/>normierter Skalenbereich von -1 bis +1 verwendet, wobei die einzelnen Werte im <BR/>Zweierkomplement-Zahlenstandard angegeben werden. Die Digitalisierung der Phasenabtastwerte <BR/>ps vereinfacht sich, wenn lediglich das Vorzeichen der Phasenabtastwerte für die weitere <BR/>Verarbeitung verwendet wird. </P><P ID="0020" ALIGN="LEFT">In einem zweiten Schritt wird aus den digitalisierten Phasensabtastwerten ps eine Datenfolge <BR/>gebildet, die ein erstes digitales Signal d1 darstellt. Entsprechend den beiden Zuständen im <BR/>Biphase-Signal enthält das digitale Signal d1 in seiner Bitfolge zwei logische Zustände. Die <BR/>Entscheidung fällt durch das Vorzeichen der abgetasteten Phasenwerte ps. </P><P ID="0021" ALIGN="LEFT">In einem dritten Schritt werden aus der Bitfolge des digitalen Signals d1 zusammengehörige <BR/>Bitkombinationen Stp gebildet. Jede zusammengehörige Bitkombination ist dabei einem <BR/>ursprünglichen Datenwert entsprechend der senderseitigen Codierung zugeordnet. Bei dem <BR/>gleichpegelfreien Codierungsverfahren des Anwendungsbeispiels muß jede Bitkombination Stp <BR/>einen Bitwechsel aufweisen. Bei den Bits benachbarter Bitkombinationen muß diese Bedingung <BR/>nicht erfüllt sein. </P><P ID="0022" ALIGN="LEFT">In einem vierten Schritt wird entschieden, ob es sich bei der zusammengehörigen Bitkombination <BR/>Stp um eine gültige Bitkombination Sgp oder um eine fehlerhafte Bitkombination Sfp handelt. Zu <BR/>dieser Entscheidung dient beispielsweise der eben angesprochene Bitwechsel innerhalb der <BR/>zusammengehörigen Bitkombination Stp. </P><P ID="0023" ALIGN="LEFT">In einem fünften Schritt wird die fehlerhafte Bitkombination Sfp einer Wahrscheinlichkeitsprüfung <BR/>unterzogen. Hierbei werden aus den Betragsabtastwerten bs Wahrscheinlichkeitswerte gebildet, <BR/>die entscheiden, welche Teile der fehlerhaften Bitkombination Sfp wahrscheinlich richtig und/oder <BR/>welche wahrscheinlich falsch sind. Wie bereits mehrfach erwähnt, liefert ein Größenvergleich der <BR/>einzelnen Betragsabtastwerte bs das Kriterium für die Aussage, welche Teile St1, St2 der <BR/>Bitkombination Sfp wahrscheinlich richtig und/oder welche wahrscheinlich falsch sind. </P><P ID="0024" ALIGN="LEFT">An die Wahrscheinlichkeitsprüfung schließt sich ein sechster Schritt an, in dem eine korrigierte <BR/>Bitkombination Skp gebildet wird. Die Korrektur ist sehr einfach, weil beispielsweise lediglich das <BR/>falsche Bit invertiert werden muß. <DP N="8"/></P><P ID="0025" ALIGN="LEFT">In einem siebten Schritt wird schließlich mittels eines Ausgangsdekoders ein zweites digitales <BR/>Signal d2 gebildet, dessen Datenzustände entweder aus der als gültig angesehen Bitkombination <BR/>Sgp oder beim Vorliegen der fehlerhaften Bitkombination Sfp aus der korrigierten Bitkombination <BR/>Skp gebildet werden. </P><P ID="0026" ALIGN="LEFT">Die Verarbeitungsweise bei der Korrektur läßt sich auch anhand der Tabelle in Fig. 3 am Beispiel <BR/>von vier fehlerhaften Bitkombinationen darstellen. Die fünf Spalten zeigen die anfallenden <BR/>Verarbeitungen und die vier Zeilen geben die Beispiele für die vier möglichen fehlerhaften <BR/>Bitkombinationen an. Die erste Spalte enthält Zahlenbeispiele für die Betragsabtastwerte bs<SB POS="POST">0</SB> und <BR/>bs<SB POS="POST">-1</SB> einer Bitkombination Stp. Die zweite Spalte zeigt die logischen Zustände &quot;0&quot; oder &quot;1&quot; des <BR/>ersten und zweiten Teils St<SB POS="POST">0</SB>, St<SB POS="POST">-1</SB> der Bitkombination Stp, die sich aus den abgetasteten <BR/>Phasenwerten ps<SB POS="POST">0</SB> und ps<SB POS="POST">-1</SB> ergeben. In keiner der vier Zeilen findet dabei ein Bitwechsel statt. Die <BR/>dritte Spalte gibt die Differenz Diff an, die sich aus der Differenz der Beträge des momentanen <BR/>und verzögerten Betragsabtastwertes bs<SB POS="POST">0</SB> bzw. bs<SB POS="POST">-1</SB> der ersten Spalte ergibt. Zusätzlich zeigt diese <BR/>Spalte das Vergleichsergebnis auch als &quot;&lt;0&quot; oder &quot;&gt;0&quot;. Die vierte Spalte zeigt die <BR/>Wahrscheinlichkeitsbewertungen der beiden Teile Sw<SB POS="POST">0</SB> bzw. Sw<SB POS="POST">-1</SB> der zu untersuchenden <BR/>Bitkombination Swp. Die durchstrichenen logischen Zustände symbolisieren den vermutlich <BR/>fehlerhaften Teil. Die nicht durchstrichenen Zustände symbolisieren den vermutlich gültigen Teil. <BR/>Die letzte Spalte Skp zeigt die einzelnen Teile Sk<SB POS="POST">0</SB> bzw. Sk<SB POS="POST">-1</SB> der korrigierten Bitkombination Skp, <BR/>aus der wieder der ursprüngliche Zustand &quot;0&quot; oder &quot;1&quot; wie bei einer gültig empfangenen <BR/>Bitkombination Sgp dekodiert werden kann <DP N="9"/></P><H ALIGN="LEFT"><U TYPE="BAR" STYLE="SINGLE">Bezugszeichenliste</U></H><P ID="0027" ALIGN="LEFT"><DL TSIZE="26" COMPACT="COMPACT"><DT>b(t)</DT><DD>Betragssignal </DD><DT>bs; b0 .... b7</DT><DD>Betragsabtastwerte </DD><DT>bs<SB POS="POST">0</SB></DT><DD>momentaner Betragsabtastwert </DD><DT>bs<SB POS="POST">-1</SB></DT><DD>um ein Symbolintervall T verzögerter Betragsabtastwert </DD><DT>c1</DT><DD>Takt, Systemtakt </DD><DT>d0</DT><DD>ursprüngliche Datenfolge </DD><DT>d1, d2</DT><DD>1./ 2. digitales Signal </DD><DT>D1, D2, D3, D4</DT><DD>ursprüngliche Daten </DD><DT>Diff</DT><DD>Vergleichsergebnis / Vergleichssignal </DD><DT>p(t)</DT><DD>Phasensignal </DD><DT>ps; p0 ... p7</DT><DD>Phasenabtastwerte </DD><DT>ps<SB POS="POST">0</SB></DT><DD>momentaner Phasenabtastwert </DD><DT>ps<SB POS="POST">-1</SB></DT><DD>um ein Symbolintervall T verzögerter Phasenabtastwert </DD><DT>S0</DT><DD>ursprüngliche Bitfolge (Symbolfolge) </DD><DT>Sf1, Sf2</DT><DD>fehlerhafte Bitkombination </DD><DT>Sf2</DT><DD>fehlerhafter Teil der Bitkombination. </DD><DT>Sfp / Swp / Skp</DT><DD>fehlerhafte / w.-bewertete / korrigierte Bitkombination </DD><DT>Sg1</DT><DD>gültiger Teil der Bitkombination. </DD><DT>Sg1, Sg2</DT><DD>gültige Bitkombination </DD><DT>Sk1, Sk2 / Sk<SB POS="POST">0</SB>, Sk<SB POS="POST">-1</SB> / Skp</DT><DD>korrigierte Bitkombination </DD><DT>St1, St2 / Stp</DT><DD>zusammengehörige Bitkombination </DD><DT>St<SB POS="POST">0</SB> / St<SB POS="POST">-1</SB></DT><DD>momentanes / um ein Symbolintervall T verzögertes Bit </DD><DT>Sk</DT><DD>korrigierte Bitfolge </DD><DT>Sw</DT><DD>Wahrscheinlichkeitsbewertete Bitfolge </DD><DT>Sw1, Sw2 / Sw<SB POS="POST">0</SB>, Sw<SB POS="POST">-1</SB></DT><DD>Wahrscheinlichkeitswert </DD><DT>T</DT><DD>Symbolintervall </DD></DL></P></SDODE>