# Pipelined MIPS CPU

A simple Verilog implementation of pipelined MIPS CPU.

## Catalog

* `data` 测试时用的内存数据文件
* `doc` 文档
* `screenshots` 文档中所使用的屏幕截图
* `src` Verilog 源代码（包括 CPU 及其各个部件）
* `test` Verilog 测试代码（包括 CPU 及其各个部件）
