# 8bitCPU-NoFlowline
计算机组成原理实验——无Cache无流水线8位CPU设计

该实验为将16位的模拟CPU改造为一个8位的CPU，采用VHDL语言设计，在Quartus 5.0上编译通过，同时在TEC-CA硬件实验平台上运行通过。
由于Quartus 5.0文件采用ASCII编码，而13.0版本后的Quartus采用UTF-8编码，因此中文注释在新版Quartus上会出现乱码，但不影响程序的编译和运行。

by 叶嘉永
2016.7
