II
可供推廣之研發成果資料表
□ 可申請專利 □ 可技術移轉 日期： 年 月 日
國科會補助計畫
計畫名稱：
計畫主持人：
計畫編號： 學門領域：
技術/創作名稱
發明人/創作人
中文：
（100~500 字）
技術說明
英文：
可利用之產業
及
可開發之產品
技術特點
推廣及運用的價值
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
※ 3.本表若不敷使用，請自行影印使用。
附件二
2一、前言
由於無線發送器傳送到接收端的訊號會經過雜訊的干擾與多重路徑衰減，所以
傳送接收端的訊號通常只有-117dBm,且鄰近通道的訊號往往會高出所接收的訊號
73dB，所以通常需要一個帶通濾波器篩選所需的 RF 訊號，然後再經過低雜訊放大
器放大，再者，天線以及濾波器通常設計在 50 歐姆系統，因此低雜訊放大器的輸
入端也必須設計在 50 歐姆，以便達到最大功率轉移，但因為所接收的 RF 訊號跟雜
訊是可比較低，所以輸入端往往也需要考量最小雜訊匹配，可是最大功率匹配與最
小雜訊匹配通常互相牽制，所以現今會在接收電晶體的源汲端串接上一個電感解決
互相牽制的問題，而為了增加輸入端與輸出端的隔離度，吾人選用了疊接結構來設
計低雜訊放大器，而且疊接結構也可以降低密勒效應與增加放大器的頻寬，經由低
雜訊放大器放大的 RF 訊號需要經過混波器降頻至 IF 訊號，而要將 RF 訊號降至 IF
訊號需要一個振盪器與混波器，但是振盪器與混波器通常會消耗大量的功率，所以
此次利用了電流再利用的技術設計新型四相位壓控振盪器，如此不但解決了功率消
耗過大的問題而且也降低了晶片製作成本。
二、研究目的
由於現今社會對於通訊服務有大量的需求且通訊設備的成本降低，對於數位電視
通訊服務(如 WLAN、HyperLAN)在 10GHz 以下的頻段已經趨於飽和，加上低價且成
熟的積體電路製程即同步光纖網路(SONET)和(ISM)的提出，所以低價及低複雜性的積
體電路在數位電視通訊上佔有愈來愈重的主宰地位。如圖一為一個衛星傳送數位電視
廣播,Digital Video Broadcasting via-satellite(DVB-S)的系統架構圖，其中低雜訊區塊
(LNB)是整個系統中一個很重要的電路，而且現今已有利用矽鍺(SiGe)異質接面電晶體
在矽晶片上製作 LNB 的電路. 因此，在本計畫中我們將低雜訊降頻器電路之低雜訊放
大器採用 CMOS 設計利用自偏式電感回授放大器以降低所需的功率及提高放大器的
增益及四相位壓控振盪器以得到所需的相位雜訊的要求及積體化的目的。
圖一 衛星傳送數位電視廣播系統架構圖
三、文獻探討
本次計畫主要是以自偏式應用於 10.6-12.6GHz DVB-S 之低雜訊放大器，現今的
低雜訊放大器主要靠疊接(cascode)結構配合源級電感退化(source-degeneration)
4圖三 考慮電壓下最低雜訊之尺寸大小
3. 利用 M1設計之徧壓及電流決定,電晶體 M2 之尺寸大小。
4. 利用 ADS 模擬 Y參數利用公式計算電晶體 M1 寄生電容 Cgs 及 Cgd
5. 用萃取之Cgs與 Ls做並聯共振及Cgd與 Lg,Ls做串聯共振,而設計之共振頻率為電路之
中心率頻 GHzfo 6.11 ,可將輸入端看入之阻抗虛部共振掉,使得輸入端看入之阻抗實
部配匹至 50Ω達到輸入配匹。
6. 用 Cadence Tools 作電路佈局，以達到最小面積。
7. 完成電路佈局後，我們使用 DRACULA-LPE 來進行 Post Simulation，考慮佈局中的寄生
效應，並對電路加以修正。
B. 應用於 DVB-S 系統之具有雙傳輸零點帶通濾波器
本次雙傳輸零點帶通濾波器設計是操做在高頻的頻段上，因此使用了 CPW 的架
構，在電路外包覆了一層地，由於此濾波器的設計是由微帶線實現電感的特性，在未
來與 LNA 等電路結合時，此架構可避免電路佈局時產生的寄生效應使濾波器的特性被
影響。架構如(圖四)下：
圖四 帶通濾波器電路圖
設計流程:
(圖四)為雙傳輸零點帶通濾波器之架構，接下來利用傳統 2階π型電感耦合帶通
濾波器，利用 LC 串聯共振的特性，在共振頻率時，阻抗極小，使訊號在此頻率會進入
到地，產生傳輸零點的特性，設計出具有雙低頻傳輸零點之帶通濾波器，此電路的優
點在於可自由設計傳輸零點的位置，提高在對鏡像訊號拒斥率，並且在設計越高頻段
0
12 ]Im[
w
Y
Cgd

0
1211 ]Im[]Im[
w
YY
Cgs

6等效阻抗示意圖
2
(1 )E g
c E
X
L L
L
  ................................. (3）
2 (1 )
2
c E
E c M
L
L L
X
   .............................. (4）
)1( 2
1
2
11
c
Z
mc LX 
  ............................... (5）
)1( 2
2
2
22
c
Z
mc LX 
  .............................. (6）
X = 1X // 2X ..................................... (7）
11
1
1
mm
Z CL
 ................................... (8）
22
2
1
mm
Z CL
 .................................... (9）
8圖五 四相位壓控振盪器電路圖
五、 結果與討論
A. 應用於 DVB 系統以自偏式之低雜訊放大器量測結果
本專題之濾波器是利用 Agilent ADS 來模擬設計。量測以 on wafer 下針方式量
測，連接到網路分析儀，量測 S 參數，量測結果如(圖六)。量測結果根據事後檢討 S21
在最高點往低頻偏 1GHz 是由於實際電路電感之 Q 值比較差所造成的拉線效應。(表一)
為去年計畫中所提出的自偏式電感回授低雜訊放大器和今年做比較，可發現消耗功
率、增益以及面積都有所改善。
10
圖九 修正後 post-Simulation 與 measurement 比較圖
表二、預計規格表
規 格 預計規格表 為量測規格表 修正後之模擬規格表
Center Frequency
【GHz】
11.6 9.4G 9.7G
Insertion Loss(dB) 3 5.8 2.14
Return Loss(dB) 14.5 17 27.7
Attenuation(at
8GHz)(dB)
<20 <20 <20
C. 四相位壓控振盪器量測結果
本次是將晶片利用 bond-wire 在 PCB 上量測，並校正 cable loss 所量測的結果。量測
結果頻率比模擬時偏低約 0.3GHz，其原因在於電路要結合兩個振盪器產生四相位時，使得
電感要連接其他元件所造成拉線效應導致電感感值變大，因此振盪頻率會往低頻偏移。而
在 tuning range 上實際得到的值與模擬差為 80MHz，其主要原因為在設計電路時 varactor
旁有串電容，目的在阻隔直流訊號而使得等效的電容值下降，進而造成 tuning range 變窄。
然而由於拉線造成的電感效應，會對電路產生負回授現象，而導致輸出功率比模擬值較低。
(圖十)為量測之 Turning range 圖，(圖十一)為相位雜訊圖，(圖十二)為相位雜訊對控制
電壓圖，表(三)為預計規格與量測表。
圖十 量測之 Turning range 圖
12
規 格 量測結果 模擬結果
供應電壓 1.8V 1.8V
VCO 中心頻率 8.87GHz 9.2GHz
VCO 消耗功率
Core (Vdd = 1.8V)
10.44mW 11.34mW
VCO 輸出功率 -8.6dBm (variation=2dB) -4.4dBm (variation=0.4dB)
100K 1M 100K 1MVCO 相位雜訊
-90.7dBc/Hz -115.5dBc/Hz -85.8dBc/Hz -113dBc/Hz
VCO core 電流 5.8mA 6.2mA
VCO buffer
電流
19mA 21mA
壓控振盪器可
變頻率範圍
8.71GHz~9.03GHz(3.6%) 8.99GHz~9.4GHz(4.4%)
壓控振盪器可
變電壓範圍
0~1.8V 0~1.8V
FOM -184 dBc/Hz -182 dBc/Hz
論文大部份是由台大、交大、成大、中央及中正大學所發表，而私立大學僅由我們與崑山大學
發表論文，由此可見我們在此領域的學術研究已具有相當不錯的國際水準，但是有礙於現有的
人力資源在量上要與國立大學並駕齊驅，則有待我們要更加努力。
二、與會心得
由於近年來無線通訊科技蓬勃發展，並且改採數位通訊取代傳統的類比通訊成為主要的
通訊方式，因此通訊品質得以提昇且可減少在鄰近頻道相互干擾的現象，同時也使得各種無線
通訊系統林立；但為了要便於使用，所以目前的通訊系統在發展上有一個重要的趨勢，就是使
用所謂的多模態、多頻帶的通訊系統架構，因為這樣的系統可以適用於大多的商用無線通訊標
準來進行無線通訊的工作，也使如此的產品能較具有競爭優勢；因此在今年的研討會中以「如
何以新科技架構多模態、多頻帶的系統」成為很熱門的主題。就我在研討會中之所聽所聞，多
模態、多頻帶的通訊系統目前有兩個主要發展的趨勢，分別為硬體切換型如圖一所示，它的原
理是將現有系統的積體電路同時放在一個可製成多層結構低溫烘燒陶瓷（LTCC）基板或多層電
路板上，再使用圖一所示之低損耗的單進多出的射頻開關來控制所要使用的系統即可完成此所
要的多模態、多頻帶的通訊系統，所以此一架構的優點為它主要使用之接收發機為現有之積體
電路，因此只要將開關的部分做好即可很快地得到所要的系統，然而要製作一個好的單進多出
射頻開關卻是一件不容易的工作，另外這麼多系統放在一起會使得電路連線十分複雜，以致可
能降低原有系統的優良特性或造成不同系統之間的互相干擾，則是此一系統的缺點，一般而言，
如此的系統架構已有產品在研發當中，並且在此研討會中有一家德國公司號稱可以接受委託設
計及製作，並展示他們的單進多出射頻開關電路模組，總之此一型態的通訊可能很快成為我們
所使用的無線通訊產品。
圖是三篇論文是芬蘭、法國及德國相關研究單位所發表以使用 CMOS 製程所製作的振盪器、低
雜訊放大器及雙頻帶接收機等電路，由這些電路我們可以看出一個趨勢就是這些新的電路架構
可能沒有太大的創新，但是它們都採用 90 奈米及 0.13 微米等較新的 CMOS 製程所製作的電路，
而且這些論文中的電路工作頻率也越來越高，如今已有許多電路是設計工作在 60GHz 或是
100GHz 的頻段並証實它們是可被實際應用在通訊系統中，所以，我們也應設法使用更先進的製
程製作更高頻的電路，方能做出與國外著名之研究機構相當的研究成果。
圖三 採用 90 奈米 CMOS 製程所製作之 100GHz 振盪器
圖四 採用 0.13m CMOS 製程所製作之 UWB 低雜訊放大器
無法與所需的偏壓形成最佳化的條件，因此必須要再以新的電路架構來實現單偏壓的設計理
念，至於模擬與實測的差異，可能主要是台積電所提供的元件模型在雜訊特性上與實際元件有
差異所造成的，但是我們也懷疑此一差異是否是由量測時，電路與探針的接觸電阻所造成的結
果，而目前我們仍在確認其真正的原因。但是此電路的創新性及實際使用的便利性，都是未來
可再繼續研究的課題。
(a)
(b)
圖六 採用 0.18mCMOS 製程所製作之電流再用式寬頻低雜訊放大器 (a)電路架構
(b)實際電路
四、結論
此一次研討會最大的收獲在於真的感覺到「World goes fast」:世界進步很快，依然清晰
地記得在五年前到西雅圖參加國際微波會議時曾看到氮化鎵(GaN)元件以及低溫陶瓷（LTCC）
剛有初步發展的結果，而此次來此參加研討會時，我卻發現不但有許多以研究氮化鎵所製作功
率放大器而發表的許多論文，甚至已有廠商在販售以氮化鎵為元件所製作的功率放大器，而且
低溫陶瓷（LTCC）也成為十分普遍使用之多層基板；同時在今年的研討會中所發表的許多論文
以 CMOS 製程所製作的微波電路也都以 0.13 微米或是 90 奈米的製程所製作的毫米波電路(頻率
Abstract — A fully integrated ultra-wideband (UWB)
low-noise amplifier (LNA) operating in the 7.2–9.1 GHz
frequency range is presented. The LNA is constructed in
self-biased and current-reused configuration to eliminate
the external supply voltage applied in gate to decrease the
complexity of bias circuitry. A shunt-shunt feedback
network is not only used to archive self-biased architecture
and neutralize the miller effect, but also increase the
linearity and bandwidth of the amplifier. A prototype was
designed and fabricated in a TSMC 0.18-µm technology to
demonstrate the proposed LNA circuit. The measurements
of the prototype show the performances in the design band
about 10dB power gain, 3.9dB noise figure, 2-dBm
input-referred third-order intercept point (IIP3) and
drawing 9mA from a 1.8V power supply.
Index Terms — CMOS, ultra-wideband (UWB),
low-noise amplifier (LNA), miller effect, shunt-shunt
feedback.
I. INTRODUCTION
Ultra-wideband (UWB) circuits are being
driven by newly introduced ultra-wideband
technology, which are capable of transmitting
data over a wide spectrum of frequency bands
with very low power and high data rates. One
of the most critical blocks in the
ultra-wideband systems is low noise amplifier
(LNA). High-sensitivity integrated receivers
require LNA with sufficiently large gain, low
noise figure, adequate linearity, and source
impedance matching over a wide band of
operation. Previously, source- degenerated and
current-reused technique are merged
successively to achieve the LNA compared to
other architectures, however, it can only be
matched to 50Ω over a narow band [1], [2].
The distributed amplifiers provide wide
bandwidth characteristics but tend to consume
large dc current, and they are not optimized for
noise [3]. Another effective way to broaden the
bandwidth of a reactively-matched LNA is to
use weak resistive feedback between the input
and output of the cascode amplifier [6–7].
However, to reduce external bias voltage and
power consumption, a methodology of
designing LNA, which embed the impedance
feedback, biasing circuitry and current-reused
technology are proposed. This topology also
can
(a)
(b)
Fig. 1.(a) The prototype of UWB LNA (b) simplified
equivalent circuit of the input stage of the proposed LNA.
demonstrate the improvements of the linearity
and in-band gain variation of the LNA. In
Section II, the analysis of circuit topology and
performance, in terms of input match, noise
factor and stability will be described. The
measurement results of a LNA prototype are
presented in Section III.
II. CIRCUIT DESIGN
Fig. 1(a) illustrates the proposed current-reused
low-noise amplifier topology. In Fig. 1(a), R1 and L2 are
the shunt feedback impedance for transistor M1. The
T-section high pass filter (L3, L4, C2) is adopted to
increase power gain of the circuit, where L3 and L4 are
worked as the loads of transistors M1 and M2,
respectively. The C2 is the bypass capacitor. For
simplicity, the parasitic capacitance Cgd1 of transistor M1
and Cp (= Cds1+Cdb1+Cgs2) are assumed to resonate with
A Fully Integrated and High Linearity UWB LNA
Implemented with Current-reused Technique and Using
Single-biasing Voltage
Chin-Lung Yang, Wei-Lin Hsieh and Yi-Chyun Chiang, Member, IEEE
Department of Electronics Engineering, Chang Gung University, No. 259 Wen-Hwa 1st
Road, Kwei-Shan, Tao-Yuan, Taiwan, 333, R. O. C. Tel: 886-3-2118800 Ext. 5787, Fax:
886-3-3272821, E-mail: ycchiang@mail.cgu.edu.tw
所發表之論文
attenuated. Moreover, the linearity IIP3n of the nMOS
can be improved by employing the feedback impedance.
Fig. 4. Die photograph of the proposed LNA. Die area is
1.1mm×0.8mm.
0 2 4 6 8 10 12 14 16 18 20
freq (GHz)
-40
-30
-20
-10
0
10
20
S
-p
ar
am
et
er
s
(d
B
)
S21_Meas.
S21_Sim.
S11_Meas.
S11_Sim.
S22_Meas.
S22_Sim.
S12_Meas
Fig. 5. Measured and simulated S-parameters of the self-biased
LNA.
Consequently, the first and second terms in (8) is
negligible, giving
  



 2GSGSGS
3
12
tot
V1V2V
3
4
3
4
3IIP

(9)
where θ＝1/LζC (ζC, electric field) and has the dimension
V-1, L is channel length of transistor. As shown in (9),
the linearity IIP3tot of the LNA can be improved by
adopting higher gate-to-source bias VGS or larger channel
length of the pMOS. Because the average dc voltage
(VGS) of transistor M1 essentially is dynamic and will be
effectively changed while the power level of input signal
is increased, average dc voltage (VGS) of transistor M2
can be increased as input power increased. Hence, the
linearity can be improved with adopting the proposed
bias configuration.
A stability factor K often used to characterize the
stability of circuits, defined as
1221
2
22
2
11
2
SS2
SS1
K
 
(10)
-30 -25 -20 -15 -10 -5 0 5 10
Input Power (dBm)
-80
-70
-60
-50
-40
-30
-20
-10
0
10
20
O
u
tp
u
t
P
o
w
er
(d
B
m
)
IF_LSB_Meas.
IM3_LSB_Meas.
IM3_LSB_Sim.
IF_LSB_Sim.
Fig. 6. Measured and simulated IIP3 of the CMOS LNA.
6 7 8 9 10 11 12
freq (GHz)
3.5
4
4.5
5
5.5
6
6.5
7
N
F
(d
B
)
NF_Sim.
NF_Meas
Fig. 7. Measured and simulated noise figure of the CMOS
LNA.
whereΔ= S11S22–S12S21. Equation (10) reveals
that stability improves as S12 decreases. In
proposed circuit design, this is accomplished
by neutralizing the parasitic capacitance of
transistor M1 with L2.
III. EXPERIMENTAL RESULTS
A prototype of LNA was implemented in
the commercially TSMC 0.18-µm one-poly
six-metal RF CMOS technology, and occupies
total area of 1.1 mm×0.8 mm including the
probe pads. Figure 4 illustrates the die
microphotograph of the prototype circuits. The
transistors M1 and M2 have 50 and 51 fingers,
respectively, with a width of each finger equal
to 3µm and a length 0.18µm. The values of
L1–L4 and R1 are calculated from (1)–(5) for an
operating frequency of 8GHz, and are
optimized by carrying out RF simulation.
Figure 5 shows the two-port measured
S-parameters from 0.1 GHz to 20GHz. The S21
displays a maximum gain of 10dB and a
variation of 0.7dB over the band of interest.
The reverse isolation S12 is lower than -29dB.
Figure 6 shows the measured and simulated linearity
