Fitter report for entorno_cpu
Sat Sep 10 11:48:09 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Sep 10 11:48:09 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; entorno_cpu                                     ;
; Top-level Entity Name              ; entorno_cpu                                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,521 / 18,752 ( 8 % )                          ;
;     Total combinational functions  ; 1,106 / 18,752 ( 6 % )                          ;
;     Dedicated logic registers      ; 867 / 18,752 ( 5 % )                            ;
; Total registers                    ; 867                                             ;
; Total pins                         ; 34 / 315 ( 11 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2012 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2012 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2009    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/DDP-ProcessorDesign/ProyectoQuartus/output_files/entorno_cpu.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,521 / 18,752 ( 8 % ) ;
;     -- Combinational with no register       ; 654                    ;
;     -- Register only                        ; 415                    ;
;     -- Combinational with a register        ; 452                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 959                    ;
;     -- 3 input functions                    ; 43                     ;
;     -- <=2 input functions                  ; 104                    ;
;     -- Register only                        ; 415                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1046                   ;
;     -- arithmetic mode                      ; 60                     ;
;                                             ;                        ;
; Total registers*                            ; 867 / 19,649 ( 4 % )   ;
;     -- Dedicated logic registers            ; 867 / 18,752 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 114 / 1,172 ( 10 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 34 / 315 ( 11 % )      ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 17% / 15% / 20%        ;
; Maximum fan-out                             ; 867                    ;
; Highest non-global fan-out                  ; 136                    ;
; Total fan-out                               ; 7765                   ;
; Average fan-out                             ; 3.46                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1521 / 18752 ( 8 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 654                  ; 0                              ;
;     -- Register only                        ; 415                  ; 0                              ;
;     -- Combinational with a register        ; 452                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 959                  ; 0                              ;
;     -- 3 input functions                    ; 43                   ; 0                              ;
;     -- <=2 input functions                  ; 104                  ; 0                              ;
;     -- Register only                        ; 415                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1046                 ; 0                              ;
;     -- arithmetic mode                      ; 60                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 867                  ; 0                              ;
;     -- Dedicated logic registers            ; 867 / 18752 ( 5 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 114 / 1172 ( 10 % )  ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 34                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7765                 ; 0                              ;
;     -- Registered Connections               ; 1476                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 16                   ; 0                              ;
;     -- Output Ports                         ; 18                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; buttons[0]  ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; buttons[1]  ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; buttons[2]  ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; buttons[3]  ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk         ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[8] ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[9] ; G12   ; 4        ; 31           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; led_r[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[4] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[5] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[6] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[7] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[8] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[9] ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[0] ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[1] ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[2] ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[3] ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[4] ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[5] ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[6] ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_v[7] ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 33 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; switches[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; switches[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; switches[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; switches[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; switches[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; switches[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; led_r[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; led_r[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; led_r[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; led_r[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; buttons[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; buttons[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; led_r[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; buttons[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; buttons[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; switches[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; switches[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; led_r[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; led_r[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; led_v[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; led_v[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; switches[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; led_r[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; led_v[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; led_v[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; switches[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; led_v[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; led_v[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; led_r[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; led_r[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; led_v[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; led_v[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |entorno_cpu                           ; 1521 (1)    ; 867 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 34   ; 0            ; 654 (1)      ; 415 (0)           ; 452 (0)          ; |entorno_cpu                                                                               ; work         ;
;    |control_io:control_es|             ; 20 (2)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (0)             ; 12 (0)           ; |entorno_cpu|control_io:control_es                                                         ; work         ;
;       |registroWe:leds_rhi|            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |entorno_cpu|control_io:control_es|registroWe:leds_rhi                                     ; work         ;
;       |registroWe:leds_rlo|            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |entorno_cpu|control_io:control_es|registroWe:leds_rlo                                     ; work         ;
;       |registroWe:leds_v|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |entorno_cpu|control_io:control_es|registroWe:leds_v                                       ; work         ;
;    |cpu:cpu_final|                     ; 1477 (0)    ; 823 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 642 (0)      ; 408 (0)           ; 427 (0)          ; |entorno_cpu|cpu:cpu_final                                                                 ; work         ;
;       |cd:CAMINO_DATOS|                ; 1455 (1)    ; 823 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 620 (1)      ; 408 (0)           ; 427 (0)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS                                                 ; work         ;
;          |alu:ALU|                     ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU                                         ; work         ;
;          |ffd:FFZi|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZi                                        ; work         ;
;          |ffd:FFZ|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZ                                         ; work         ;
;          |interruption_module:INTER|   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|interruption_module:INTER                       ; work         ;
;             |ffd:ffinterruption|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|interruption_module:INTER|ffd:ffinterruption    ; work         ;
;          |io_module:PORTS_MODULE|      ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|io_module:PORTS_MODULE                          ; work         ;
;             |output_module:OUT_MODULE| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|io_module:PORTS_MODULE|output_module:OUT_MODULE ; work         ;
;          |memprog:MEMPROG|             ; 139 (139)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 0 (0)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG                                 ; work         ;
;          |mux2:MUX_1|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|mux2:MUX_1                                      ; work         ;
;          |mux2:MUX_4|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|mux2:MUX_4                                      ; work         ;
;          |mux4:MUX_OF_INPUTS|          ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 4 (0)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS                              ; work         ;
;             |mux2:m3|                  ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 4 (4)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3                      ; work         ;
;          |regfile:REGFILE|             ; 286 (286)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 71 (71)           ; 65 (65)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE                                 ; work         ;
;          |registro:PC_REGISTER|        ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER                            ; work         ;
;          |stack_module:STACK_DATA|     ; 706 (15)    ; 518 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (9)      ; 266 (1)           ; 252 (5)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA                         ; work         ;
;             |memstack:MEM_STACK|       ; 691 (691)   ; 512 (512)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (179)    ; 265 (265)         ; 247 (247)        ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK      ; work         ;
;          |stack_module:STACK_INST|     ; 229 (22)    ; 164 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (13)      ; 71 (0)            ; 98 (9)           ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST                         ; work         ;
;             |memstack:MEM_STACK|       ; 207 (207)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 71 (71)           ; 89 (89)          ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK      ; work         ;
;          |sum:SUMADOR|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |entorno_cpu|cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR                                     ; work         ;
;       |uc:unidadControl|               ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |entorno_cpu|cpu:cpu_final|uc:unidadControl                                                ; work         ;
;    |timer:TIMER|                       ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 25 (25)          ; |entorno_cpu|timer:TIMER                                                                   ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; switches[9] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; led_v[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_v[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; buttons[0]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[5] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; buttons[1]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; buttons[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; buttons[3]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[8] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; switches[9]                                                             ;                   ;         ;
; clk                                                                     ;                   ;         ;
; reset                                                                   ;                   ;         ;
; switches[0]                                                             ;                   ;         ;
; buttons[0]                                                              ;                   ;         ;
;      - cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[0]~7  ; 1                 ; 6       ;
; switches[5]                                                             ;                   ;         ;
; switches[1]                                                             ;                   ;         ;
; buttons[1]                                                              ;                   ;         ;
;      - cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[1]~12 ; 0                 ; 6       ;
; switches[6]                                                             ;                   ;         ;
; switches[2]                                                             ;                   ;         ;
; buttons[2]                                                              ;                   ;         ;
;      - cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[2]~17 ; 0                 ; 6       ;
; switches[7]                                                             ;                   ;         ;
; switches[3]                                                             ;                   ;         ;
; buttons[3]                                                              ;                   ;         ;
;      - cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[3]~22 ; 0                 ; 6       ;
; switches[8]                                                             ;                   ;         ;
; switches[4]                                                             ;                   ;         ;
+-------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                         ; PIN_L1             ; 867     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control_io:control_es|comb~0                                                                ; LCCOMB_X26_Y9_N10  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_io:control_es|comb~1                                                                ; LCCOMB_X26_Y9_N2   ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|io_module:PORTS_MODULE|output_module:OUT_MODULE|out_from_p0~0 ; LCCOMB_X24_Y10_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~219                                      ; LCCOMB_X19_Y13_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~221                                      ; LCCOMB_X19_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~223                                      ; LCCOMB_X16_Y13_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~225                                      ; LCCOMB_X16_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~227                                      ; LCCOMB_X16_Y13_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~229                                      ; LCCOMB_X19_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~231                                      ; LCCOMB_X15_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~233                                      ; LCCOMB_X15_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~235                                      ; LCCOMB_X15_Y10_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~237                                      ; LCCOMB_X16_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~239                                      ; LCCOMB_X15_Y10_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~241                                      ; LCCOMB_X15_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~243                                      ; LCCOMB_X15_Y10_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~245                                      ; LCCOMB_X15_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~247                                      ; LCCOMB_X16_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~249                                      ; LCCOMB_X16_Y13_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~849            ; LCCOMB_X26_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~851            ; LCCOMB_X21_Y15_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~853            ; LCCOMB_X23_Y8_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~855            ; LCCOMB_X22_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~857            ; LCCOMB_X23_Y8_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~859            ; LCCOMB_X25_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~861            ; LCCOMB_X23_Y8_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~863            ; LCCOMB_X21_Y6_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~865            ; LCCOMB_X22_Y7_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~867            ; LCCOMB_X26_Y7_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~869            ; LCCOMB_X21_Y9_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~871            ; LCCOMB_X21_Y6_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~873            ; LCCOMB_X22_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~875            ; LCCOMB_X16_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~877            ; LCCOMB_X21_Y9_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~879            ; LCCOMB_X16_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~880            ; LCCOMB_X23_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~881            ; LCCOMB_X20_Y8_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~882            ; LCCOMB_X23_Y8_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~883            ; LCCOMB_X25_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~884            ; LCCOMB_X23_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~885            ; LCCOMB_X24_Y7_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~886            ; LCCOMB_X21_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~887            ; LCCOMB_X23_Y7_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~888            ; LCCOMB_X20_Y6_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~889            ; LCCOMB_X18_Y7_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~890            ; LCCOMB_X21_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~891            ; LCCOMB_X18_Y8_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~892            ; LCCOMB_X16_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~893            ; LCCOMB_X16_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~894            ; LCCOMB_X16_Y7_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~895            ; LCCOMB_X15_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~896            ; LCCOMB_X18_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~897            ; LCCOMB_X16_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~898            ; LCCOMB_X22_Y12_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~899            ; LCCOMB_X18_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~900            ; LCCOMB_X20_Y14_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~901            ; LCCOMB_X22_Y12_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~902            ; LCCOMB_X20_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~903            ; LCCOMB_X20_Y14_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~904            ; LCCOMB_X21_Y15_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~905            ; LCCOMB_X23_Y6_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~906            ; LCCOMB_X22_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~907            ; LCCOMB_X23_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~908            ; LCCOMB_X23_Y6_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~909            ; LCCOMB_X25_Y7_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~910            ; LCCOMB_X21_Y9_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~911            ; LCCOMB_X21_Y9_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~912            ; LCCOMB_X19_Y9_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~913            ; LCCOMB_X16_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~914            ; LCCOMB_X18_Y9_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~915            ; LCCOMB_X22_Y5_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~916            ; LCCOMB_X19_Y7_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~917            ; LCCOMB_X20_Y6_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~918            ; LCCOMB_X19_Y7_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~919            ; LCCOMB_X21_Y6_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~920            ; LCCOMB_X21_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~921            ; LCCOMB_X16_Y8_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~922            ; LCCOMB_X23_Y8_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~923            ; LCCOMB_X20_Y7_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~924            ; LCCOMB_X23_Y7_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~925            ; LCCOMB_X24_Y5_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~926            ; LCCOMB_X22_Y5_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~927            ; LCCOMB_X21_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~261            ; LCCOMB_X25_Y14_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~263            ; LCCOMB_X24_Y15_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~265            ; LCCOMB_X25_Y14_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~267            ; LCCOMB_X25_Y14_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~269            ; LCCOMB_X26_Y15_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~271            ; LCCOMB_X23_Y15_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~273            ; LCCOMB_X27_Y14_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~275            ; LCCOMB_X25_Y14_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~277            ; LCCOMB_X22_Y14_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~279            ; LCCOMB_X24_Y15_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~281            ; LCCOMB_X27_Y14_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~283            ; LCCOMB_X25_Y15_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~285            ; LCCOMB_X25_Y15_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~287            ; LCCOMB_X23_Y15_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~289            ; LCCOMB_X22_Y14_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~291            ; LCCOMB_X25_Y15_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|uc:unidadControl|WideOr7~3                                                    ; LCCOMB_X22_Y11_N14 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu_final|uc:unidadControl|we_dstack~2                                                  ; LCCOMB_X19_Y13_N6  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                                       ; PIN_L2             ; 739     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; timer:TIMER|LessThan0~8                                                                     ; LCCOMB_X25_Y5_N30  ; 26      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_L1   ; 867     ; Global Clock         ; GCLK2            ; --                        ;
; reset ; PIN_L2   ; 739     ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|Add0~6                                   ; 136     ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|Add0~4                                   ; 136     ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|Add0~2                                   ; 136     ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|Add0~0                                   ; 136     ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|Add0~10                                  ; 76      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|Add0~8                                   ; 76      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|comb~2                                   ; 70      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[0]                                        ; 68      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[2]                                        ; 67      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[1]                                        ; 67      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[7]~7                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[6]~6                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[5]~5                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[4]~4                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[3]~3                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[2]~2                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[1]~1                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd2[0]~0                                         ; 65      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[3]                                        ; 58      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp_pre[3]~4                              ; 54      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp_pre[1]~2                              ; 54      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp_pre[2]~5                              ; 53      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp_pre[0]~3                              ; 53      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~86                                           ; 45      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[4]                                        ; 44      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~94                                           ; 43      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~53                                           ; 41      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~45                                           ; 40      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[9]                                        ; 38      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[5]                                        ; 38      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~141                                          ; 33      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~140                                          ; 33      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~39                                           ; 33      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~35                                           ; 33      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~102                                          ; 29      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~65                                           ; 27      ;
; timer:TIMER|LessThan0~8                                                                        ; 26      ;
; ~GND                                                                                           ; 25      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|comb~0                                   ; 23      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~74                                           ; 19      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~119                                          ; 18      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~112                                          ; 18      ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|Equal1~0                                         ; 18      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~136                                          ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~128                                          ; 17      ;
; cpu:cpu_final|uc:unidadControl|always0~0                                                       ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[9]~18                                              ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[8]~16                                              ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[7]~14                                              ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[6]~12                                              ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[5]~10                                              ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[4]~8                                               ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[3]~6                                               ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[2]~4                                               ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[1]~2                                               ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|sum:SUMADOR|y[0]~0                                               ; 17      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[7]~33                               ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[6]~31                               ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[5]~29                               ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[4]~26                               ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[3]~24                               ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[2]~19                               ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[1]~14                               ; 16      ;
; cpu:cpu_final|uc:unidadControl|WideOr5~0                                                       ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[0]~9                                ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~20                                           ; 16      ;
; cpu:cpu_final|cd:CAMINO_DATOS|interruption_module:INTER|ffd:ffinterruption|q                   ; 14      ;
; timer:TIMER|pulse                                                                              ; 12      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[1]~4                                      ; 11      ;
; cpu:cpu_final|uc:unidadControl|WideOr4~3                                                       ; 11      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[1]~2                                      ; 11      ;
; cpu:cpu_final|uc:unidadControl|WideOr3~3                                                       ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~291               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~289               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~287               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~285               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~283               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~281               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~279               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~277               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~275               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~273               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~271               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~269               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~267               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~265               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~263               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~261               ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[1]~3                                      ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[6]                                        ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[7]                                        ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|registro:PC_REGISTER|q[8]                                        ; 10      ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~927               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~926               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~925               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~924               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~923               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~922               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~921               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~920               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~919               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~918               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~917               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~916               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~915               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~914               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~913               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~912               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~911               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~910               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~909               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~908               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~907               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~906               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~905               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~904               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~903               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~902               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~901               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~900               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~899               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~898               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~897               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~896               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~895               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~894               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~893               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~892               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~891               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~890               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~889               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~888               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~887               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~886               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~885               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~884               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~883               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~882               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~881               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~880               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~879               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~877               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~875               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~873               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~871               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~869               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~867               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~865               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~863               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~861               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~859               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~857               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~855               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~853               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~851               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~849               ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~249                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~247                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~245                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~243                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~241                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~239                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~237                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~235                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~233                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~231                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~229                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~227                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~225                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~223                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~221                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[0]                                    ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~219                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|Equal0~0                                         ; 8       ;
; cpu:cpu_final|cd:CAMINO_DATOS|io_module:PORTS_MODULE|output_module:OUT_MODULE|out_from_p0~0    ; 8       ;
; cpu:cpu_final|uc:unidadControl|we_dstack~2                                                     ; 6       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[1]                                    ; 6       ;
; cpu:cpu_final|uc:unidadControl|s_special_port~0                                                ; 6       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~29                                           ; 6       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~19                                           ; 6       ;
; control_io:control_es|comb~1                                                                   ; 5       ;
; cpu:cpu_final|cd:CAMINO_DATOS|io_module:PORTS_MODULE|output_module:OUT_MODULE|out_from_p2[0]~0 ; 5       ;
; control_io:control_es|comb~0                                                                   ; 5       ;
; cpu:cpu_final|cd:CAMINO_DATOS|io_module:PORTS_MODULE|output_module:OUT_MODULE|out_from_p1[0]~0 ; 5       ;
; cpu:cpu_final|uc:unidadControl|we_port~4                                                       ; 5       ;
; cpu:cpu_final|uc:unidadControl|WideOr7~3                                                       ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[1]~34                               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~878               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~876               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~874               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~872               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~870               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~868               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~866               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~864               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~862               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~860               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~858               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~856               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~854               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~852               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~850               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~848               ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[2]                                    ; 4       ;
; cpu:cpu_final|uc:unidadControl|signals~0                                                       ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[1]~5                                ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[1]~3                                ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~177                                         ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~167                                         ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~157                                         ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~147                                         ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~85                                           ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~137                                         ; 4       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[5]~27                               ; 3       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~61                                           ; 3       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~48                                           ; 3       ;
; cpu:cpu_final|uc:unidadControl|we_port~6                                                       ; 2       ;
; cpu:cpu_final|uc:unidadControl|we_port~5                                                       ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|WideOr0~1                                                ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|WideOr0~0                                                ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~33                                                  ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[7]~7                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~29                                                  ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[6]~6                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~25                                                  ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[5]~5                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~21                                                  ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[4]~4                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~17                                                  ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[3]~3                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~13                                                  ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[2]~2                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~9                                                   ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[1]~1                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~259               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~249               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~239               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~229               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~219               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~209               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~199               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~189               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~179               ; 2       ;
; cpu:cpu_final|uc:unidadControl|Selector0~5                                                     ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZ|q                                                        ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZi|q                                                       ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~139                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~169               ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[3]                                    ; 2       ;
; cpu:cpu_final|uc:unidadControl|WideOr7~2                                                       ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~5                                                   ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|rd1[0]~0                                         ; 2       ;
; cpu:cpu_final|uc:unidadControl|WideOr3~2                                                       ; 2       ;
; cpu:cpu_final|uc:unidadControl|WideOr4~2                                                       ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[1]~2                                ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~207                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~127                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~31                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~95                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~63                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~103                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~7                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~39                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~71                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~119                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~23                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~55                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~87                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~111                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~15                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~79                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~47                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~197                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~126                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~102                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~110                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~118                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~30                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~6                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~22                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~14                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~94                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~70                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~86                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~78                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~62                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~38                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~46                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~54                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~187                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~125                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~29                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~61                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~93                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~101                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~5                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~69                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~37                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~109                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~13                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~45                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~77                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~117                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~21                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~85                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~53                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~124                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~100                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~116                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~108                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~28                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~4                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~12                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~20                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~60                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~36                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~52                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~44                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~92                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~68                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~76                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~84                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~123                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~27                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~91                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~59                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~99                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~3                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~35                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~67                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~115                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~19                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~51                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~83                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~107                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~11                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~75                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~43                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~122                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~98                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~106                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~114                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~26                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~2                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~18                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~10                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~90                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~66                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~82                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~74                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~58                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~34                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~42                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~50                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~121                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~25                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~57                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~89                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~97                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~1                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~65                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~33                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~105                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~9                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~41                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~73                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~113                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~17                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~81                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~49                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~101                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~96                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~92                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~91                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~88                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~84                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~83                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~78                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~76                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~75                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~72                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~66                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~44                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~120                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~96                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~112                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~104                                         ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~24                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~0                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~8                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~16                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~56                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~32                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~48                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~40                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~33                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~88                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~64                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~72                                          ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~16                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~80                                          ; 2       ;
; control_io:control_es|registroWe:leds_v|q[7]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[6]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[5]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[4]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[3]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[2]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[1]                                                   ; 2       ;
; control_io:control_es|registroWe:leds_v|q[0]                                                   ; 2       ;
; timer:TIMER|cont[24]                                                                           ; 2       ;
; timer:TIMER|cont[23]                                                                           ; 2       ;
; timer:TIMER|cont[22]                                                                           ; 2       ;
; timer:TIMER|cont[21]                                                                           ; 2       ;
; timer:TIMER|cont[20]                                                                           ; 2       ;
; timer:TIMER|cont[19]                                                                           ; 2       ;
; timer:TIMER|cont[18]                                                                           ; 2       ;
; timer:TIMER|cont[17]                                                                           ; 2       ;
; timer:TIMER|cont[16]                                                                           ; 2       ;
; timer:TIMER|cont[15]                                                                           ; 2       ;
; timer:TIMER|cont[10]                                                                           ; 2       ;
; timer:TIMER|cont[9]                                                                            ; 2       ;
; timer:TIMER|cont[8]                                                                            ; 2       ;
; timer:TIMER|cont[7]                                                                            ; 2       ;
; timer:TIMER|cont[6]                                                                            ; 2       ;
; timer:TIMER|cont[5]                                                                            ; 2       ;
; timer:TIMER|cont[4]                                                                            ; 2       ;
; timer:TIMER|cont[3]                                                                            ; 2       ;
; timer:TIMER|cont[2]                                                                            ; 2       ;
; timer:TIMER|cont[1]                                                                            ; 2       ;
; timer:TIMER|cont[0]                                                                            ; 2       ;
; timer:TIMER|cont[14]                                                                           ; 2       ;
; timer:TIMER|cont[13]                                                                           ; 2       ;
; timer:TIMER|cont[12]                                                                           ; 2       ;
; timer:TIMER|cont[11]                                                                           ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|sp[4]                                    ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|sp[5]                                    ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|sp[3]                                    ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|sp[2]                                    ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|sp[0]                                    ; 2       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|sp[1]                                    ; 2       ;
; switches[4]                                                                                    ; 1       ;
; switches[8]                                                                                    ; 1       ;
; buttons[3]                                                                                     ; 1       ;
; switches[3]                                                                                    ; 1       ;
; switches[7]                                                                                    ; 1       ;
; buttons[2]                                                                                     ; 1       ;
; switches[2]                                                                                    ; 1       ;
; switches[6]                                                                                    ; 1       ;
; buttons[1]                                                                                     ; 1       ;
; switches[1]                                                                                    ; 1       ;
; switches[5]                                                                                    ; 1       ;
; buttons[0]                                                                                     ; 1       ;
; switches[0]                                                                                    ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[0]~5                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~148                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~147                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~146                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~145                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~144                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~143                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|comb~3                                   ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|memprog:MEMPROG|mem~142                                          ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZ|q~1                                                      ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZ|q~0                                                      ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZi|q~1                                                     ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|ffd:FFZi|q~0                                                     ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~290               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~288               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~286               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~284               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~282               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~280               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~278               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~276               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~274               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~272               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~270               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~268               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[2]~4                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[2]~3                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[3]~2                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp[3]~1                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~266               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~264               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~262               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|sp~0                                     ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_INST|memstack:MEM_STACK|mem~260               ; 1       ;
; cpu:cpu_final|uc:unidadControl|signals~1                                                       ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[7]~32                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~30                                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~319                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~318                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~317                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~316                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~315                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~314                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~313                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~312                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~311                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~310                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~847               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~846               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~845               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~511               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~844               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~415               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~479               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~447               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~843               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~842               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~487               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~841               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~391               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~423               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~455               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~840               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~503               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~839               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~407               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~439               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~471               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~838               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~495               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~837               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~399               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~463               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~431               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~836               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~835               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~834               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~127               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~833               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~103               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~119               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~111               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~832               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~831               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~31                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~830               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~7                 ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~15                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~23                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~829               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~63                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~828               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~39                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~55                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~47                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~827               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~95                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~826               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~71                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~79                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~87                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~825               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~824               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~383               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~823               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~359               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~367               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~375               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~822               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~821               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~287               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~820               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~263               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~279               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~271               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~819               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~351               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~818               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~327               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~343               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~335               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~817               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~319               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~816               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~295               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~303               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~311               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~815               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~814               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~255               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~813               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~159               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~191               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~223               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~812               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~811               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~231               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~810               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~135               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~199               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~167               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~809               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~239               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~808               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~143               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~175               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~207               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~807               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~247               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~806               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~151               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~215               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~183               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[6]~30                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~26                                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~309                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~308                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~307                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~306                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~305                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~304                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~303                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~302                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~301                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~300                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~805               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~804               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~803               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~510               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~802               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~414               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~478               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~446               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~801               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~800               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~486               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~799               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~390               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~422               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~454               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~798               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~502               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~797               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~406               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~438               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~470               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~796               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~494               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~795               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~398               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~462               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~430               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~794               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~793               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~792               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~126               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~791               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~102               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~118               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~110               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~790               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~789               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~30                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~788               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~6                 ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~14                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~22                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~787               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~62                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~786               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~38                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~54                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~46                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~785               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~94                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~784               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~70                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~78                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~86                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~783               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~782               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~254               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~781               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~158               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~190               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~222               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~780               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~779               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~230               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~778               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~134               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~198               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~166               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~777               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~238               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~776               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~142               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~174               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~206               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~775               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~246               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~774               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~150               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~214               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~182               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~773               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~772               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~382               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~771               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~358               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~366               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~374               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~770               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~769               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~286               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~768               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~262               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~278               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~270               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~767               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~350               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~766               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~326               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~342               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~334               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~765               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~318               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~764               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~294               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~302               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~310               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[5]~28                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~22                                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~299                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~298                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~297                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~296                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~295                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~294                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~293                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~292                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~291                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~290                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~763               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~762               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~761               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~509               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~760               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~413               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~477               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~445               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~759               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~758               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~485               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~757               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~389               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~421               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~453               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~756               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~501               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~755               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~405               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~437               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~469               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~754               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~493               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~753               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~397               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~461               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~429               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~752               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~751               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~750               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~125               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~749               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~101               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~117               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~109               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~748               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~747               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~29                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~746               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~5                 ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~13                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~21                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~745               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~61                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~744               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~37                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~53                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~45                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~743               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~93                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~742               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~69                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~77                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~85                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~741               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~740               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~381               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~739               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~357               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~365               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~373               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~738               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~737               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~285               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~736               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~261               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~277               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~269               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~735               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~349               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~734               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~325               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~341               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~333               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~733               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~317               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~732               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~293               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~301               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~309               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~731               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~730               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~253               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~729               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~157               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~189               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~221               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~728               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~727               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~229               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~726               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~133               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~197               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~165               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~725               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~237               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~724               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~141               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~173               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~205               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~723               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~245               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~722               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~149               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~213               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~181               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[4]~25                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~18                                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~289                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~288                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~287                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~286                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~285                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~284                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~283                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~282                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~281                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~280                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~721               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~720               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~719               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~508               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~718               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~412               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~476               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~444               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~717               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~716               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~484               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~715               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~388               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~420               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~452               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~714               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~500               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~713               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~404               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~436               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~468               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~712               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~492               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~711               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~396               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~460               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~428               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~710               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~709               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~708               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~124               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~707               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~100               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~116               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~108               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~706               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~705               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~28                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~704               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~4                 ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~12                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~20                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~703               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~60                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~702               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~36                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~52                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~44                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~701               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~92                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~700               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~68                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~76                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~84                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~699               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~698               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~252               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~697               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~156               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~188               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~220               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~696               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~695               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~228               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~694               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~132               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~196               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~164               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~693               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~236               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~692               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~140               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~172               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~204               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~691               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~244               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~690               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~148               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~212               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~180               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~689               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~688               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~380               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~687               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~356               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~364               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~372               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~686               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~685               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~284               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~684               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~260               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~276               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~268               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~683               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~348               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~682               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~324               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~340               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~332               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~681               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~316               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~680               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~292               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~300               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~308               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux2:MUX_4|y[4]~1                                                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux2:MUX_4|y[4]~0                                                ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[3]~23                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|alu:ALU|Add0~14                                                  ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~279                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~278                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~277                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~276                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~275                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~274                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~273                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~272                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~271                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|regfile:REGFILE|regb~270                                         ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[3]~22                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[3]~21                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|mux4:MUX_OF_INPUTS|mux2:m3|y[3]~20                               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~679               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~678               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~677               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~507               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~676               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~411               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~475               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~443               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~675               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~674               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~483               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~673               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~387               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~419               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~451               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~672               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~499               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~671               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~403               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~435               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~467               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~670               ; 1       ;
; cpu:cpu_final|cd:CAMINO_DATOS|stack_module:STACK_DATA|memstack:MEM_STACK|mem~491               ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,560 / 54,004 ( 5 % ) ;
; C16 interconnects           ; 16 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 1,352 / 36,000 ( 4 % ) ;
; Direct links                ; 285 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 628 / 18,752 ( 3 % )   ;
; R24 interconnects           ; 37 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 1,571 / 46,920 ( 3 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.34) ; Number of LABs  (Total = 114) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 0                             ;
; 3                                           ; 4                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 1                             ;
; 11                                          ; 4                             ;
; 12                                          ; 2                             ;
; 13                                          ; 5                             ;
; 14                                          ; 9                             ;
; 15                                          ; 15                            ;
; 16                                          ; 58                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 114) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 82                            ;
; 1 Clock                            ; 106                           ;
; 1 Clock enable                     ; 33                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 55                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.32) ; Number of LABs  (Total = 114) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 10                            ;
; 17                                           ; 8                             ;
; 18                                           ; 13                            ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 5                             ;
; 22                                           ; 7                             ;
; 23                                           ; 10                            ;
; 24                                           ; 6                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 7                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.67) ; Number of LABs  (Total = 114) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 5                             ;
; 2                                               ; 1                             ;
; 3                                               ; 6                             ;
; 4                                               ; 3                             ;
; 5                                               ; 6                             ;
; 6                                               ; 5                             ;
; 7                                               ; 5                             ;
; 8                                               ; 12                            ;
; 9                                               ; 13                            ;
; 10                                              ; 9                             ;
; 11                                              ; 14                            ;
; 12                                              ; 8                             ;
; 13                                              ; 6                             ;
; 14                                              ; 5                             ;
; 15                                              ; 6                             ;
; 16                                              ; 3                             ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.06) ; Number of LABs  (Total = 114) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 7                             ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 1                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 2                             ;
; 21                                           ; 2                             ;
; 22                                           ; 4                             ;
; 23                                           ; 6                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 6                             ;
; 27                                           ; 2                             ;
; 28                                           ; 13                            ;
; 29                                           ; 6                             ;
; 30                                           ; 10                            ;
; 31                                           ; 12                            ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "entorno_cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 34 total pins
    Info (169086): Pin switches[9] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'entorno_cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.92 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "led_v[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_v[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/DDP-ProcessorDesign/ProyectoQuartus/output_files/entorno_cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4843 megabytes
    Info: Processing ended: Sat Sep 10 11:48:09 2022
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/DDP-ProcessorDesign/ProyectoQuartus/output_files/entorno_cpu.fit.smsg.


