 2
中、英文摘要及關鍵詞 (keywords) 
電容感測技術被廣泛地應用於各式各樣的電容式感測元件，早期的感測器和其相關讀取電路大都
是以個別的元件整合在印刷電路板上，因此無法達到微小化。近年來由於半導體和微機電製程技術的
成熟，許多微感測器和其讀取電路都可以製作在單一的矽基板上，所以整合在同一晶片上具有微感測
器的智慧型系統晶片的發展會有相當大的成長，而電容式感測器有良好的特性與整合性，因此針對晶
片上的電容感測技術與其應用會有相當大的研究空間。 
本研究計畫以三年的時程，針對晶片上的電容發展其感測技術，再利用此電容感測技術，發展出
感測元件和感測讀取電路整合在同一個晶片上的應用，包括有陣列式感測元件的電容式指紋擷取晶
片，與單一感測元件的微流體偵測晶片。本年度計畫延續前兩年計畫，繼續完成晶片上電容的感測技
術的開發並配合應用進行最佳化設計，以能應用於陣列式電容指紋感測與微流體偵測晶片。 
Capacitance measurement is widely employed in a variety of capacitive sensors. In early days the sensor 
and its readout circuit are usually discrete components integrated in a printed- circuit board, hence they could 
not be miniaturized. The maturity of semiconductor technology and micro electromechanical technology 
nowadays can easily fabricate many micro-sensors and readout circuits in a single silicon substrate. The 
demand of smart system with micro-sensors and readout circuits integrated in a chip is expectedly growing 
fast. Capacitive sensors possess good electrical and integration characteristics, and therefore the research on 
techniques and applications of on-chip capacitance measurement have a great space to be explored. 
This project plans a three-year schedule. First we will develop the techniques for on-chip capacitance 
measurement. Then we will apply the developed techniques to two capacitive sensor applications, which are 
capacitive sensor array for fingerprint image grabber, and capacitive-based microfluid detection chip. This- 
year project is the last year project to finish the proposed three-year plan.  
關鍵詞：晶片上電容、電容式感測器、指紋擷取、電容耦合、微流體晶片 
Keywords: On-chip Capacitance, Capacitive Sensor, Fingerprint Image Grabber, Capacitive Coupling, 
microfluid detection chip 
 
1. 前言 
本研究計畫主要針對晶片上的微小電容發展其感測技術，再利用此電容感測技術，發展出感測元
件和感測讀取電路整合在同一個晶片上的應用，包括有陣列式感測元件的電容式指紋擷取晶片，與單
一感測元件的微流體偵測晶片。本年度計畫延續之前計畫完成晶片上電容的感測技術的開發並配合應
用進行最佳化設計，以應用於陣列式電容指紋感測與微流體偵測晶片。 
2. 研究目的 
電容式感應器(capacitive sensor)被廣泛地應用在加速度、壓力、濕度、震動、位置、流體…等環境
變化的偵測，而隨著半導體製程技術的進步，越來越多的研究將電容式感測器和感測電路整合在標準
CMOS 製程晶片上(on-chip)，因此更加拓展了其應用範疇。由於晶片基板與傳統電路板在結構與相關
寄生電容的不同，晶片上電容的感測相較於晶片外電容的感測，所要處理的電容級數都小了很多，晶
片上的電容在 fF 級，製程上的變動影響很大，因此在應用上需要調整或是加入新的電路技術，才能有
效地實現晶片上的電容讀取電路，因此針對各類不同的應用，晶片上電容感測技術仍有待開發。 
電容性感測器可以如圖一所示的模型，其中 CM為感測電容，可視為一隨著感應物理量變化而改變
的變容器，CP1和CP2則是位於CM兩端的寄生電容。如果感測訊號由CM兩端取出，稱為浮接電容(floating 
capacitor)；如有一端接上一固定參考電壓源，則該端的寄生電容為零，此時稱為接地電容(grounded 
capacitor)。不同類型感測器的 CM、CP1、及 CP2 值會因所使用的材料和結構不同而有所差異，而影響讀
取電路的設計。 
 
圖一 簡化的電容感測器模型 
 4
V
C
CV
D
S
D       (1) 
其中 CS是 source 端對地的電容；而 CD是 drain 端對地的電容。上述(1)式即是電容比值調變電壓，可
以用後續的處理電路來轉成數位值處理。 
                           
圖二 使用電荷轉移技術得到電容比值調變電壓變化    圖三 使用電荷轉移技術得到電容比值調變電流 
圖三說明使用電荷轉移技術得到電容比值調變電流，MCTT透過開關重置到初始電位，這些電位值
會直接影響 MCTT的操作區間。MCTT的 drain 端接著一個 diode-connected NMOS，以方便之後用電流鏡
的方式將 MCTT 的電流複製出來。先假設 MCTT 已經被重置過，接著將重置開關斷開，這時候 MCTT 的
gate 端用一個定電流 IR對 gate 端電容放電。由於 MCTT 的 source 是接到電容，這時候 MCTT類似 source 
follower 的工作型態。根據電荷守衡原理，流過 MCTT的電流可以寫成： 
G
S
R C
CII 1
        (2) 
IR是 gate 端的放電電流、I1 是流經 MCTT的電流、CS是 source 端的對地電容、而 CG是 gate 端的對地電
容。由上述可知，I1 便是一個電容比值調變的電流。 
根據上述的電荷轉移技術，吾人可以依據不同的應用需求設計出數種不同的電容讀取介面電路來
量測晶片上的電容。這些電容可粗分為陣列型元件或單一感測元件型。陣列元件可應用於指紋擷取及
晶片間耦合通訊定位；單一感測元件，可以配合微流道的微機電元件或是加速度計[13,22]進行研究。
針對單一感測元件的應用，通常是物理量轉換成電容量的靈敏度不足，所以要加大感測器的物理結構，
來獲取足夠大的靈敏度。然而物理結構增大，亦會造成寄生電容增加，造成讀取電路設計的複雜；相
對的，在陣列式的感測元件中，單一像素的感測器面積會受限於系統規範的像素大小，所以寄生電容
的大小，和最大的電容轉換範圍的倍數，相差並不多，這也會放寬讀取電路所需要的規格。單一感測
元件需要使用較複雜架構的讀取電路，來處理寄生電容的問題；而陣列式的讀取電路，受限於每個像
素有一定的尺寸，只能利用結構較簡單的讀取電路。 
讀取電路的介面可以準數位(quasi-digital)的訊號輸出，就是輸出訊號接近數位訊號的模樣，並非用
單純的電壓或電流位階來表示大小，而是用脈波寬度或是頻率變動的方波來呈現訊號的強弱，以擁有
較好的抗干擾及雜訊的能力。常見的種類有 pulsewidth modulation(PWM)和 pulse frequency 
modulation(PFM)的訊號。PFM 具有較好的線性度表現[11]，PWM 有較小的功率消耗和面積，但是對於
溫度和製程參數漂移的抵抗能力較弱[12]。若採用電流式雙斜率積分的技術，則可以降低溫度和製程參
數漂移的影響，是介於單斜率 PWM 和 PFM 之間的折衷辦法。依據前一年度計劃的經驗，單斜率積分
的 PWM 介面電路較適合於陣列型元件的電容讀取電路，而 PFM 或是雙斜率積分的 PWM 介面電路適
合單一元件的電容讀取電路，若基於低功耗的考量，則宜採用雙斜率積分的 PWM 輸出技術來做為單
一元件的電容讀取電路。 
 
陣列型電容式讀取電路 
結合電容比值調變電壓變化和積分電路，可以實現單斜率積分的 PWM 輸出的電容讀取電路，電
路動作原理如下所述，請參考圖四，在 MCCT的 gate 端用定電流放電以產生一個 ramp 波，斜率為 S。
所以 gate 端的電壓變化為 St，根據之前電荷轉移的說明，source 端的電壓變化為 St，而 drain 端的電壓
變化將會乘上一個電容比值項(CX+CXP)/CR，所以當 source 和 drain 之間的電壓相當接近時，這時候經
 6
也是電路的最低電位。假設皮膚的電位是和 substrate 相同，此時極板的電容因為指紋上的凸紋和凹紋
和極板之間距離不同，造成不同大小的變化電容，有寄生電容 CXP和變化電容 CX。由於指紋擷取用的
單元感測像素(unit cell)大小的尺寸，約在 50m50m。所以 CXP 的量約略在數十 fF 大小，而指紋凸
紋和凹紋所造成的電容變化量最大也約略在數十 fF 左右。 
實際電路製作時，由於比較器所消耗的面積和功率大，可以將它製作於陣列之外，用共用的方式
來切換連結到的 cell。觸發用的 ramp，也可用類比的 ramp generator 或是 digital to analog converter (DAC)
來實現，這也是採用共用的方式製作於陣列之外。所以在 cell 中所需要的元件便剩下 MCTT，以及接到
VS0 及 VD0 的開關，還有參考電容 CR，另外 CXP也可以在 cell 中額外製作以提高容值，增加 MCTT 的穩
定度。 
 
單一感測元件型電容式讀取電路 
電流式雙斜率積分的技術可以用來產生 PWM 的輸出，相較於單斜率積分容易受溫度和製程變異
影響，雙斜率積分具有以比值方式運作的特點，可以降低共模的干擾。圖七是電流式雙斜率積分，圖
中將非理想的電路結構和寄生效應省略。首先我們需要一個積分電流對積分電容充電，接著再用另一
個積分電流對積分電容放電。假設充電電流為 I1，放電電流為 I2，積分電容為 CINT，並設定充電時間
為 T1。一旦充電時間超過 T1，利用開關將充電電流流向積分電容的路徑關閉，並且用另一個開關將放
電電流流出 CINT的路徑開啟。等到積分電容上的電壓達到了剛充電時的起始電壓時，利用一個比較器
作判斷，並將判斷結果拿來控制放電路徑的開關，使其關閉。利用電荷守恆原理，放電時間 T2 在理論
上可以寫成： 
2
1
12 I
ITT 
          (5) 
假若 T1 是穩定的輸入週期(例如石英震盪器所產生的時脈)，那輸出週期 T2 會變異的量將來自於 I1 和 I2
的比值，此外積分電容的變化並不會對整個轉換函數造成影響。 
若將之前提到的電容比值調變電流用於圖七的 I1，便可以架構出電流式雙斜率積分具有 PWM 輸
出的電容讀取電路。待測電容的電性模型可以用圖八表示，CX是代表相對應的感測物理量變成電容值，
CP1 和 CP2 是感測器結構上所產生的對地電容。之後的設計均將待測電容其中一端直接接地，另一端接
到讀取電路的待測點，所以電容變化量會並聯一個固定的寄生電容，寄生電容值的大小則是依據電容
性感測器的材料和物理結構而有不同。將整個讀取電路接上感測器等效電性模型，如圖九所示，CR是
參考電容，CX是感測電容變化量，所有的固定寄生電容則用 CXP取代。圖九中的電流 I1 相當於圖七的
電流 I1，I2便是 I2。假設轉換週期 TCK的 duty cycle 是 50%，那麼 0.5TCK 就是圖七的 T1，至於 T2 則是
我們想要得到的脈波輸出，在這裡是 VPW的正週期寬度，稱做 TPW。所以理論上，TPW可以寫成： 
R
XPX
CK
RMP
R
XPX
CKPW
C
CCkT
I
I
C
CCTT


1
2
5.0
5.0
            (6) 
其中 k1 即為 IRMP/I2，視做轉換函數中調整增益的因子。要注意的是 CX+CXP 的量和 CR 若差距太大時，
電荷轉移的誤差量也會增加。一般來說，差距在 1 到 1.5 倍之間的範圍，線性誤差不至於過大。理想
的時序如圖十所示，當 clk 為高電位時，MCTT透過開關重置，source 的電位透過 buffer 提供輸入 VCT_RE
的大小。drain 的電位則是 diode-connected NMOS 的 VGS 電壓，gate 的電壓偏壓在電流約為 IRMP 大小。
接著，clk 低電位時所有重置開關關閉，MCTT 的 gate 和 source 電壓以 IRMP/CR 的斜率降低，然後 CINT
上的電位差以 I1/CINT 的變化量增加。接著，又到高電位時，I2 流向 CINT的電流路徑會因為 VPW位於高
準位而開啟，一直到 VPW因為比較器的正端輸入小於負端輸入(VCT)時，才會將 I2 流向 CINT 的路徑關閉。
總結以上論述，第一階段的積分 CINT的電位差是增加的，第二階段是減少的，而 TPW會和 CX+CXP/CR
成正比。 
 8
5. 結果與討論 
圖十四為單一感測元件型電容式讀取電路實作之晶片照相、量測波形與電容轉換結果。圖十五為所
設計電容式微水平感測器的晶片照相與量測結果。研究成果均已發表於研討會，並整理投稿至期刊。
本計畫相關成果目前有 1 篇期刊論文被接受與發表 3 篇研討會論文。另外有 1 篇期刊論文審稿中，2
篇期刊論文準備投稿。 
本研究計畫所提出之晶片上電容式感測讀取電路具有小面積與低功耗之優點，其性能可以適用在中
低速度之消費性產品和智慧型生活的環境感測應用，例如指紋影像攫取、加速度感測、傾斜偵測、濕
度感測、壓力感測…等。未來將針對各種不同類型的應用，整合各類型感測器與此電容式感測讀取電
路於單一晶片。 
  
圖十四為單一感測元件型電容式讀取電路實作之晶片照相、量測波形與電容轉換結果。 
       
圖十五 電容式微水平感測器晶片照相與量測結果 
6. 參考文獻 
[1] Bertram Rodgers, Sofjan Goenawan, Mohammad Yunus, Yoshikazu Kaneko, and Junichi Yoshiike, “A 16-A interface circuit 
for a capacitive flow sensor,” IEEE Journal of Solid-State Circuits, pp. 2121-2132, Dec. 1998. 
[2] Qi Jia, Gerard C. M. Meijer, Xiujun Li, and Chao Guan, “An integrated interface for grounded capacitive sensors,” IEEE 
Sensors 2005, pp. 1076-1079. 
[3] Ferry N. Toth and Gerard C. M. Meijer, “A low-cost, smart capacitive position sensor,” IEEE Journal of Solid-State Circuits, pp. 
1041-1044, Dec. 1992. 
[4] William Buller and Brian Wilson, “Measurement and modeling mutual capacitance of electrical wiring and humans,” IEEE 
Trans. on Instrumentation and Measurement, pp. 1519-1522, Oct. 2006. 
[5] Joost C. L¨otters, Wouter Olthuis, Peter H. Veltink, and Piet Bergveld, “A sensitive differential capacitance to voltage converter 
for sensor applications,” IEEE Trans. on Instrumentation and Measurement, pp.89-96, Feb. 1999. 
[6] Meng-Lieh Sheu, Chih-Kuan Lai, Wei-Hung Hsu and Hong-Ming Yang, “A novel capacitive sensing scheme for fingerprint 
acquisition,” in IEEE Conference on Electron Devices and Solid-State Circuits, Dec. 2005, pp. 627-630. 
[7] Ebrahim Ghafar-Zadeh, and Mohamad Sawan, “A CMOS-based capacitive sensor for laboratory-on-chips: design and 
experimental results,” in IEEE Int. Symp. Circuits and Systems, May 2007, pp. 85-88. 
[8] Iwan Evans and Trevor York, “Microelectronic capacitance transducer for particle detection,” IEEE Sensors Journal, vol. 4, 
Issue 3, pp. 364-372, Jun. 2004. 
[9] Wei-Hung Hsu and Meng-Lieh Sheu, “Using output-clamped amplifier to implement time-based interface circuit for measuring 
tiny grounded capacitance,” in Proceedings of the 18th VLSI Design/CAD symposium, Aug. 2007.  
[10] Wei-Hung Hsu and Meng-Lieh Sheu, “An Interface Circuit for Measuring Tiny Capacitance Based on Charging Current 
Integration,” proceeding of 17th VLSI Design/CAD Symposium pp.373-376, 2006.  
[11] F. Krummenacher, “A high-resolution capacitance-to-frequency converter,” IEEE J. Solid-State Circuits, vol. SC-20, no. 3, pp. 
666–670, Jun. 1985. 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/12/06
國科會補助計畫
計畫名稱: 晶片內電容量測技術之研究與其應用(III)
計畫主持人: 許孟烈
計畫編號: 98-2221-E-260-027- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
協助埔里榮民醫院 RFID 於醫療應用之研究 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
