<DOC>
<DOCNO>
EP-0012794
</DOCNO>
<TEXT>
<DATE>
19800709
</DATE>
<IPC-CLASSIFICATIONS>
G06F-11/00 <main>G06F-11/08</main> G06F-11/10 G06F-11/28 G06F-11/08 
</IPC-CLASSIFICATIONS>
<TITLE>
method and device for checking the control signals derived from an instruction of an electronic data processing unit.
</TITLE>
<APPLICANT>
ibmus   <sep>international business machines corporation<sep>international business machines corporationold orchard roadarmonk, n.y. 10504us<sep>international business machines corporation  <sep>
</APPLICANT>
<INVENTOR>
blum arnold<sep>blum, arnold<sep>blum, arnoldfinkenweg 16d-7261 gechingende<sep>blum, arnold<sep>blum, arnoldfinkenweg 16d-7261 gechingende<sep>
</INVENTOR>
<ABSTRACT>
1.  method for an electronic data processing system for checking the control signals derived from an instruction, wherein a check value is formed from these control signals which are combined with time clock signals according to a logic function, and this check value is compared with a desired check value associated with the instruction and denoting correct control signals, and wherein, in the event of a mismatch of the check value and the desired check value, an error signal is generated, characterized by the following method steps : a) for checking whether the control signals (ati to zti ) associated with the cycle times (to to tl) of an instruction occur at the proper times, control signals (ato to zto ) and an arbitrarily selectable fed back initial logic signal (aa) are combined according to an arbitrarily selectable logic function (f) in a logic circuit (107) in an initial step (i=0), forming a logic signal (ao) ; b) during the same cycle time (to), the logic signal (ao) is temporarily stored in a first storage element (101) at a first clock time (a-clock) ; c) during the same cycle time (to), the logic signal (ao) is transferred at a second clock time (b-clock) from the first storage element to a second storage element (104), whence it is fed back to the input of the logic circuit ; d) during the respective subsequent cycle times up to the penultimate cycle time (t1 to tl-1), the respective subsequent control signals (at1 to zt1 , . . .  atl-1 to ztl-1 ) and the logic signal, formed in the respective preceding cycle time within the validity slot of the first cycle time (to) to the antepenultimate cycle time (tl-2) of a logic instruction and fed back to the input of the logic circuit, are combined with each other according to the logic function (f) within the validity slot of the first (ao) to the penultimate (al-2) logic signal, forming a logic signal (a1 to al-1) ; e) during the respective subsequent cycle time up to the penultimate cycle time (t1 to tl-1), the respective subsequent signals (a1 to al-1) are temporarily stored in the first storage element at the respective first clock time ; f) during the respective subsequent cycle time up to the penultimate cycle time (t1 to tl-1), the respective subsequent logic signals (a1 to al-1) are transferred at the respective second clock time from the first storage element to the second storage element, whence they are fed back to the input of the logic circuit ; g) during the last cycle time (tl) of an instruction, the last control signals (atl to ztl ) and the logic signal (al-1), formed in the penultimate cycle time (tl-1) and fed back to the input of the logic circuit, are combined with each other according to the logic function (f), forming the check signal (al) ; h) during the last cycle time (tl), the check signal is temporarily stored in the first storage element at the first clock time ; i) during the last cycle time (tl), the check signal (al) is stored in the second storage element at the second cycle time ; j) subsequently, the desired check signal (cb) is compared with the check signal (al), the error signal, if any, resulting from a mismatch is stored, and the storage elements (101, 104) are reset. 
</ABSTRACT>
<DESCRIPTION>
verfahren und einrichtung für eine elektronische datenverarbeitungsanlage zur prüfung der aus einer instruktion abgeleiteten steuersignale die erfindung betrifft ein verfahren und eine einrichtung für eine elektronische datenverarbeitungsanlage zur prüfung der aus einer instruktion abgeleiteten steuersignale nach dem oberbegriff des anspruchs 1. bei der prüfung der operationssteuerwerke von elektronischen datenverarbeitungsanlagen, die beispielsweise aus dem operationscodefeld einer instruktion steuersignale für die ausführung von elementaroperationen erzeugen, besteht immer wieder das problem, die korrekte erzeugung dieser steuersignale und auch deren korrekte übertragung zu den orten ihres wirksamwerdens möglichst genau und umfassend auf fehlerfreiheit zu überprüfen. die bisher bekannt gewordenen lösungen (vgl. ieee transaction on computers", band c-19, nr. 12, dezember 1970, seiten 1153 bis 1159) verwenden ein paritätsbit, das aus den korrekt abgeleiteten operationssteuersignalen einer instruktion gebildet wird. dieses paritätsbit kennzeichnet daher korrekt abgeleitete operationssteuersignale der zugehörigen instruktion, wird in jeder instruktion mitgeführt und mit dem am ausgang des operationsdecodierers aus den dort auftretenden operationssteuersignalen der decodierten instruktion gebildeten paritätsbit verglichen. abweichungen zwischen dem in der instruktion mitgeführten und dem am ausgang des operationsdecodierers erneut aus den operationssteuersignalen gebildeten paritätsbit dienen als fehleranzeige, die für die einleitung von diagnostischen massnahmen verwendet werden kann. da die operationssteuersignale einer instruktion aber mit den instruktionszykluszeiten dieser instruktion verknüpft sind, ist es für eine umfassende prüfung dieser steuersignale bedeutsam, nicht nur das generelle vorliegen dieser steuersignale zu prüfen, sondern auch deren zeitbezogenheit und korrekte übertragung zu den orten ihres jeweiligen wirksamwerdens, d.h. zu den verschiedenen steuertoren des datenflusses der datenverarbeitungsanlage. so zeigen zwar die bekannten prüfeinrichtungen und verfahren, wie beispielsweise auch die in der zuvor zitierten druckschrift beschriebenen lösungen, die prüfung des generellen auftretens der steuersignale, nicht jedoch deren korrekte zeitbezogenheit und fehlerfreie übertragung zu den steuerelementen des datenflusses. eine umfassende prüfung des steuerwerks einer datenverarbeitungsanlage ist mit diesen lösungen jedenfalls nicht möglich. die erfindung hat sich daher die aufgabe gestellt, mit einfachen technischen mitteln eine umfassende prüfung von steuerwerken elektronischer datenverarbeitungsanlagen zu ermöglichen. hierzu gehört sowohl die prüfung der zeitbezogenheit der operationssteuersignale als auch deren korrekte übertragung zu den steuerelementen des datenflusses, an denen diese signale wirksam werden sollen. dieses soll mit einfachen technischen mitteln ermöglicht werden, die selbst, aufgrund ihrer nicht so komplexen schaltkreisstruktur, wenig fehleranfällig und ausserdem preisgünstig sind. gelöst wird diese aufgabe der erfindung für ein verfahren durch die im hauptanspruch angegebenen merkmale für eine einrichtung durch merkmale, die in dem patentanspruch 5 angegeben sind. vorteilhafte ausgestaltungen und weiterbildungen des gegenstandes der erfindung sind den übrigen patentansprüchen zu entnehmen. durch die erfindung wird somit der vorteil erzielt, dass operationssteuerwerke von elektronischen datenverarbeitungs anlagen trotz einfacher mittel sehr umfassend geprüft werden können, da, aufgrund des prüfens der zeitbezogenheit der operationssteuersignale auch der gesamte zeittakterzeugungsund -verteilungskomplex der anlage, jedenfalls soweit er zeitsteuersignale liefert, die mit operationssteuersignalen verknüpft sind, mitgeprüft wird. ausserdem werden die übertra- gungsstrecken, längs der die operationssteuersignale zu den in der maschine verteilten elementen des datenflusses übertragen werden, mitgeprüft. im folgenden wird ein ausführungsbeispiel der erfindung an hand der beiliegenden figuren beschrieben. es zeigen: fig. 1 ein blockschaltbild des steuerteiles einer elektronischen datenverarbeitungsanlage mit
</DESCRIPTION>
<CLAIMS>
 patentansprüche   1. verfahren für eine elektronische datenverarbeitungsan lage zur prüfung der aus einer instruktion abgeleiteten steuersignale, bei dem aus diesen steuersignalen ein prüfwert gebildet und dieser mit einem der instruktion zugeordneten soll-prüfwert, der korrekte steuersignale kennzeichnet, verglichen und bei nichtübereinstimmung von prüfwert und soll-prüfwert ein fehlersignal erzeugt wird, gekennzeichnet durch folgende verfahrensschritte: 1. zur prüfung des zykluszeitgerechten auftretens der mit den zykluszeiten   (to    bis tl) einer instruktion verknüpften steuersignale (ati bis zti) werden im anfangsschritt (i = 0) steuersignale   (auto    bis zto) und ein rückgeführtes anfangsverknüpfungssignal  (aa) in einer logischen schaltung gemäss einer logi schen funktion (f) zu einem verknüpfungssignal (ao) miteinander verknüpft.    2. in der gleichen zykluszeit (to) wird zu einer ersten taktzeit (a-takt) das verknüpfungssignal (ao) in einem ersten speicherelement zwischengespeichert.    3. in der gleichen zykluszeit (to) wird zu einer zweiten taktzeit (b-takt) das verknüpfungssignal (ao) von dem ersten speicherelement zu einem zweiten speicherelement  übertragen und von dort auf den eingang der logischen schaltung zurückgeführt.    4. in der jeweils nächsten bis zur vorletzten zykluszeit  (t1 bis tl-1) werden die jeweils nächsten steuersignale    (at1      1   bis   ztl1      .      at    bis   ztl-1)    und das in der je    weils    vorhergehenden zykluszeit   (to    bis tl-2) gebil dete und auf den eingang der logischen schaltung zurückgeführte verknüpfungssignal (ao bis al-2) gemäss der logischen funktion (f) jeweils zu einem verknüp fungssignal   fal    bis al-1) miteinander verknüpft.      5. in der jeweils nächsten bis zur vorletzten zykluszeit zeit (t1 bis tl-1) werden jeweils zur ersten taktzeit die jeweils nächsten verknüpfungssignale   (al    bis al-1) im ersten speicherelement zwischengespeichert.    6. in der jeweils nächsten bis zur vorletzten zykluszeit  (t1 bis tl-1) werden jeweils zur zweiten taktzeit die jeweils nächsten verknüpfungssignale (a1 bis al-1) von dem ersten speicherelement zu dem zweiten über tragen und von dort auf den eingang der logischen schaltung zurückgeführt.    7. in der letzten zykluszeit (tl) einer instruktion werden zur ersten taktzeit die letzten steuersignale    bis    bisztl) und das in der vorletzten zykluszeit  (tl-1) gebildete und auf den eingang der logischen schaltung zurückgeführte verknüpfungssignal (al-1) gemäss der logischen funktion (f) zu dem prüfsignal  (al) miteinander verknüpft.    8. in der letzten zykluszeit (tl) wird zur ersten takt zeit das prüfsignal im ersten speicherelement zwischen gespeichert.    9. in der letzten zykluszeit (tl) wird zur zweiten takt zeit das prüfsignal im zweiten speicherelement zwi schengespeichert.    10.danach werden ein vergleich des soll-prüfsignals mit dem prüfsignal durchgeführt, das evtl. aus einer un gleichheit resultierende fehlersignal gespeichert und die speicherelemente zurückgestellt.   2. verfahren nach anspruch 1, dadurch gekennzeichnet, dass der prüfwert (al) gemäss folgender beziehung gebildet wird: al =   ft5atl,      btl---ztls      f(atl#l,      btl-1...ztl-l, f#atl-2...      tl-2     ...f(ato, bto...zto,   +     wobei f eine eindeutige bool'sche funktion der steuer signale (a bis z) zu den verschiedenen zykluszeiten  (to bis tl) einer instruktion und fanf ein anfangswert sind, der null oder ein konstanter wert sein kann.   3. verfahren nach anspruch 2, dadurch gekennzeichnet, dass die bool'sche funktion (f) die exklusiv-oder-funktion ist.   4. verfahren nach anspruch 2, dadurch gekennzeichnet, dass die bool'sche funktion (f) die binäre additions funktion ist.   5. einrichtung in einer elektronischen datenverarbeitungs anlage zur prüfung der aus einer instruktion abgeleiteten steuersignale, die aus diesen steuersignalen einen prüf wert bildet und diesen mit einem der instruktion zugeord neten soll-prüfwert, der korrekte steuersignale kenn zeichnet, vergleicht und bei nichtübereinstimmung der prüfwerte ein fehlersignal erzeugt, zur durchführung des verfahrens nach einem oder mehreren der ansprüche 1 bis 4, gekennzeichnet durch:  - eine logische schaltung (107; fig. 2) zur ausführung einer bool'schen funktion (f) zwecks erzeugung eines verknüpfungssignales (ai) aus den zykluszeitabhängigen steuersignalen (ati bis   zti)      )    einer instruktion und eines rückgeführten verknüpfungssignales   (ai-1),     - eine erste torschaltung (102) zur übertragung des jeweiligen verknüpfungssignals (ai) zu einer ersten taktzeit (a-takt) in jeder zykluszeit (to bis tl) einer instruktion,    - ein erstes speicherelement (101) zum empfang des ver knüpfungssignals von der ersten torschaltung und zu dessen zwischenspeicherung,  - eine zweite torschaltung (103) zur übertragung des vom ersten speicherelement empfangenen verknüpfungssignals zu einer zweiten taktzeit (b-takt) in der gleichen zykluszeit,  - ein zweites speicherelement (104) zum empfang des verknüpfungssignals von der zweiten   torschaltung und zu dessen zwischenspeicherung und rückführung zur logischen schaltung (107),  - eine vergleichsschaltung (108)   zum vergleich    des prüf wertes   letztes    verknüpfungssignal (al) einer instruk    tionl    mit dem soll-prüfwert der instruktion,  - eine erste steuerschaltung (306), die ein erstes signal  (cs) erzeugt, das den inhalt des ersten speicherele ments zu beginn der ersten zykluszeit einer neuen instruktion löscht und die übertragung eines evtl.       ¯  <       fehlersi-gnals    in ein drittes speicherelement (110) vor nimmt und schliesslich  - eine zweite steuerschaltung (307), die ein zweites signal (rs1) erzeugt, das den inhalt des zweiten speicherelementes und eines speichers (18) für den soll-prüfwert der laufenden instruktion löscht und die  übernahme des soll-prüfwertes für die nächste instruk tion vorbereitet.   6. einrichtung nach anspruch 5, dadurch gekennzeichnet, dass die steuersignale (a bis z; fig. 2) unmittelbar vor dem ort (201, 202) ihres wirksamwerdens mittels prüflei tungen (206, 207) abgegriffen und zum eingang der prüf einrichtung (100) übertragen werden.  
</CLAIMS>
</TEXT>
</DOC>
