# FPGA-Quad-Frame-Remapper-PYNQ-Z1
本プロジェクトは、FPGAボード「PYNQ-Z1」を用いた映像処理の実装例である。 PCから入力された1920×1080のHDMI映像をDDRメモリへ格納し、自作HLS IPにより画面を4分割・縮小（0.8倍）・中央再配置した後、外部ディスプレイへリアルタイム出力する。  本プロジェクトは、単純なHDMIパススルーの拡張として、DDRフレームバッファを活用した座標再配置型映像処理の実装例となっている。
