|UART
clk => Rx:Rx_inst.clk
clk => tx_data_in[0].CLK
clk => tx_data_in[1].CLK
clk => tx_data_in[2].CLK
clk => tx_data_in[3].CLK
clk => tx_data_in[4].CLK
clk => tx_data_in[5].CLK
clk => tx_data_in[6].CLK
clk => tx_data_in[7].CLK
clk => tx_busy~reg0.CLK
clk => tx_running.CLK
clk => txstart_out.CLK
clk => tx_count[0].CLK
clk => tx_count[1].CLK
clk => Tx:Tx_inst.clk
reset => tx_running.ACLR
reset => txstart_out.ACLR
reset => tx_count[0].PRESET
reset => tx_count[1].PRESET
reset => tx_data_in[0].ENA
reset => tx_busy~reg0.ENA
reset => tx_data_in[7].ENA
reset => tx_data_in[6].ENA
reset => tx_data_in[5].ENA
reset => tx_data_in[4].ENA
reset => tx_data_in[3].ENA
reset => tx_data_in[2].ENA
reset => tx_data_in[1].ENA
txstart => tx_count.OUTPUTSELECT
txstart => tx_count.OUTPUTSELECT
txstart => tx_running.OUTPUTSELECT
txstart => tx_busy.OUTPUTSELECT
rxstart => Rx:Rx_inst.start
tx_busy <= tx_busy~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_busy <= Rx:Rx_inst.busy
tx_data[0] => tx_data_in.DATAB
tx_data[1] => tx_data_in.DATAB
tx_data[2] => tx_data_in.DATAB
tx_data[3] => tx_data_in.DATAB
tx_data[4] => tx_data_in.DATAB
tx_data[5] => tx_data_in.DATAB
tx_data[6] => tx_data_in.DATAB
tx_data[7] => tx_data_in.DATAB
tx_data[8] => tx_data_in.DATAB
tx_data[9] => tx_data_in.DATAB
tx_data[10] => tx_data_in.DATAB
tx_data[11] => tx_data_in.DATAB
tx_data[12] => tx_data_in.DATAB
tx_data[13] => tx_data_in.DATAB
tx_data[14] => tx_data_in.DATAB
tx_data[15] => tx_data_in.DATAB
tx_data[16] => tx_data_in.DATAB
tx_data[17] => tx_data_in.DATAB
tx_data[18] => tx_data_in.DATAB
tx_data[19] => tx_data_in.DATAB
tx_data[20] => tx_data_in.DATAB
tx_data[21] => tx_data_in.DATAB
tx_data[22] => tx_data_in.DATAB
tx_data[23] => tx_data_in.DATAB
tx_data[24] => tx_data_in.DATAB
tx_data[25] => tx_data_in.DATAB
tx_data[26] => tx_data_in.DATAB
tx_data[27] => tx_data_in.DATAB
tx_data[28] => tx_data_in.DATAB
tx_data[29] => tx_data_in.DATAB
tx_data[30] => tx_data_in.DATAB
tx_data[31] => tx_data_in.DATAB
rx_data[0] <= Rx:Rx_inst.data[0]
rx_data[1] <= Rx:Rx_inst.data[1]
rx_data[2] <= Rx:Rx_inst.data[2]
rx_data[3] <= Rx:Rx_inst.data[3]
rx_data[4] <= Rx:Rx_inst.data[4]
rx_data[5] <= Rx:Rx_inst.data[5]
rx_data[6] <= Rx:Rx_inst.data[6]
rx_data[7] <= Rx:Rx_inst.data[7]
tx_line <= Tx:Tx_inst.tx_line
rx_line => Rx:Rx_inst.rx_line
rx_new_data <= Rx:Rx_inst.new_data


|UART|Rx:Rx_inst
clk => data[0]~reg0.CLK
clk => data[1]~reg0.CLK
clk => data[2]~reg0.CLK
clk => data[3]~reg0.CLK
clk => data[4]~reg0.CLK
clk => data[5]~reg0.CLK
clk => data[6]~reg0.CLK
clk => data[7]~reg0.CLK
clk => rx_flag.CLK
clk => busy~reg0.CLK
clk => prscl[0].CLK
clk => prscl[1].CLK
clk => prscl[2].CLK
clk => prscl[3].CLK
clk => prscl[4].CLK
clk => prscl[5].CLK
clk => index[0].CLK
clk => index[1].CLK
clk => index[2].CLK
clk => index[3].CLK
clk => datafll[0].CLK
clk => datafll[1].CLK
clk => datafll[2].CLK
clk => datafll[3].CLK
clk => datafll[4].CLK
clk => datafll[5].CLK
clk => datafll[6].CLK
clk => datafll[7].CLK
clk => datafll[8].CLK
clk => datafll[9].CLK
clk => new_dat.CLK
clk => new_data~reg0.CLK
start => rx_flag.OUTPUTSELECT
start => new_dat.OUTPUTSELECT
rx_line => process_0.IN1
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => datafll.DATAB
rx_line => process_0.IN1
data[0] <= data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[1] <= data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[2] <= data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[3] <= data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[4] <= data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[5] <= data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[6] <= data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[7] <= data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
new_data <= new_data~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UART|Tx:Tx_inst
clk => index[0].CLK
clk => index[1].CLK
clk => index[2].CLK
clk => index[3].CLK
clk => tx_line~reg0.CLK
clk => prscl[0].CLK
clk => prscl[1].CLK
clk => prscl[2].CLK
clk => prscl[3].CLK
clk => prscl[4].CLK
clk => prscl[5].CLK
clk => datafll[0].CLK
clk => datafll[1].CLK
clk => datafll[2].CLK
clk => datafll[3].CLK
clk => datafll[4].CLK
clk => datafll[5].CLK
clk => datafll[6].CLK
clk => datafll[7].CLK
clk => datafll[8].CLK
clk => datafll[9].CLK
clk => busy~reg0.CLK
clk => tx_flag.CLK
clk => done~reg0.CLK
start => process_0.IN1
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[0] => datafll.DATAB
data[1] => datafll.DATAB
data[2] => datafll.DATAB
data[3] => datafll.DATAB
data[4] => datafll.DATAB
data[5] => datafll.DATAB
data[6] => datafll.DATAB
data[7] => datafll.DATAB
tx_line <= tx_line~reg0.DB_MAX_OUTPUT_PORT_TYPE


