---
tags:
  - 芯片设计
  - 综合
---
时序约束用的是**sdc**语法，可以理解为TCL语言的基础上增加的一组专门用于时序约束的函数。时序约束语句可以直接写到综合环境脚本中，但一般的做法是单独新建一个文件并将时序约束语句放进去，以sdc为扩展名。在综合环境脚本中直接使用source命令将其读入。选项-v的意思是Verbose即啰嗦的，如果工具有信息需要报告，则尽管报告出来，不需要缩减
```tcl
source -v timing.sdc
```
