
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module shift_register(

	//////////// CLOCK //////////
	input 		          		CLOCK_50,

	//////////// KEY //////////
	input 		     [3:0]		KEY,

	//////////// SW //////////
	input 		     [9:0]		SW,

	//////////// LED //////////
	output		     [9:0]		LEDR
);



//=======================================================
//  REG/WIRE declarations
//=======================================================




//=======================================================
//  Structural coding
//=======================================================
assign LEDR[8] = 0;
clock_1 clk(CLOCK_50, LEDR[9]);
ShiftReg SR(KEY[2:0], SW[7:0], LEDR[9], LEDR[7:0]);
//ShiftReg SR(KEY[2:0], SW[7:0], CLOCK_50, LEDR[7:0]);
endmodule
