TimeQuest Timing Analyzer report for SISTEMA_FINAL
Mon Jul 02 15:22:09 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SISTEMA_FINAL                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.32 MHz ; 51.32 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.536 ; -567.144      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.814 ; -135.937              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -9.536 ; Controle:controle|SELM        ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 10.587     ;
; -9.536 ; Controle:controle|SELM        ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 10.587     ;
; -9.353 ; Controle:controle|SELM        ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.405     ;
; -9.353 ; Controle:controle|SELM        ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.405     ;
; -9.353 ; Controle:controle|SELM        ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.405     ;
; -9.353 ; Controle:controle|SELM        ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.405     ;
; -9.345 ; Controle:controle|SELD        ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 10.396     ;
; -9.345 ; Controle:controle|SELD        ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 10.396     ;
; -9.242 ; regA:rega|saidaA[1]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.784      ;
; -9.242 ; regA:rega|saidaA[1]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.784      ;
; -9.215 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.005     ; 9.748      ;
; -9.215 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.005     ; 9.748      ;
; -9.162 ; Controle:controle|SELD        ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.214     ;
; -9.162 ; Controle:controle|SELD        ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.214     ;
; -9.162 ; Controle:controle|SELD        ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.214     ;
; -9.162 ; Controle:controle|SELD        ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 10.214     ;
; -9.138 ; regA:regb|saidaA[2]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.681      ;
; -9.138 ; regA:regb|saidaA[2]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.681      ;
; -9.100 ; regA:regb|saidaA[6]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.643      ;
; -9.100 ; regA:regb|saidaA[6]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.643      ;
; -9.073 ; regA:regb|saidaA[3]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.005     ; 9.606      ;
; -9.073 ; regA:regb|saidaA[3]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.005     ; 9.606      ;
; -9.059 ; regA:rega|saidaA[1]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.602      ;
; -9.059 ; regA:rega|saidaA[1]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.602      ;
; -9.059 ; regA:rega|saidaA[1]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.602      ;
; -9.059 ; regA:rega|saidaA[1]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.602      ;
; -9.032 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.566      ;
; -9.032 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.566      ;
; -9.032 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.566      ;
; -9.032 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.566      ;
; -8.955 ; regA:regb|saidaA[2]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.499      ;
; -8.955 ; regA:regb|saidaA[2]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.499      ;
; -8.955 ; regA:regb|saidaA[2]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.499      ;
; -8.955 ; regA:regb|saidaA[2]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.499      ;
; -8.931 ; regA:rega|saidaA[3]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.473      ;
; -8.931 ; regA:rega|saidaA[3]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.473      ;
; -8.917 ; regA:regb|saidaA[6]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.461      ;
; -8.917 ; regA:regb|saidaA[6]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.461      ;
; -8.917 ; regA:regb|saidaA[6]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.461      ;
; -8.917 ; regA:regb|saidaA[6]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.461      ;
; -8.911 ; regA:rega|saidaA[4]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.453      ;
; -8.911 ; regA:rega|saidaA[4]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.453      ;
; -8.890 ; regA:regb|saidaA[3]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.424      ;
; -8.890 ; regA:regb|saidaA[3]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.424      ;
; -8.890 ; regA:regb|saidaA[3]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.424      ;
; -8.890 ; regA:regb|saidaA[3]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.004     ; 9.424      ;
; -8.878 ; regA:rega|saidaA[5]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.420      ;
; -8.878 ; regA:rega|saidaA[5]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.420      ;
; -8.876 ; regA:rega|saidaA[0]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.418      ;
; -8.876 ; regA:rega|saidaA[0]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.418      ;
; -8.850 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.393      ;
; -8.850 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.393      ;
; -8.844 ; regA:rega|saidaA[2]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.386      ;
; -8.844 ; regA:rega|saidaA[2]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.386      ;
; -8.816 ; regA:regb|saidaA[4]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.359      ;
; -8.816 ; regA:regb|saidaA[4]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.359      ;
; -8.801 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.344      ;
; -8.801 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.344      ;
; -8.757 ; AntiLoop:antiloop|saidaA[6]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.300      ;
; -8.757 ; AntiLoop:antiloop|saidaA[6]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.300      ;
; -8.748 ; regA:rega|saidaA[3]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.291      ;
; -8.748 ; regA:rega|saidaA[3]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.291      ;
; -8.748 ; regA:rega|saidaA[3]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.291      ;
; -8.748 ; regA:rega|saidaA[3]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.291      ;
; -8.736 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.278      ;
; -8.736 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.278      ;
; -8.728 ; regA:rega|saidaA[4]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.271      ;
; -8.728 ; regA:rega|saidaA[4]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.271      ;
; -8.728 ; regA:rega|saidaA[4]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.271      ;
; -8.728 ; regA:rega|saidaA[4]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.271      ;
; -8.702 ; AntiLoop:antiloop|saidaA[2]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.245      ;
; -8.702 ; AntiLoop:antiloop|saidaA[2]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.245      ;
; -8.696 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.238      ;
; -8.696 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.238      ;
; -8.695 ; regA:rega|saidaA[5]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.238      ;
; -8.695 ; regA:rega|saidaA[5]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.238      ;
; -8.695 ; regA:rega|saidaA[5]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.238      ;
; -8.695 ; regA:rega|saidaA[5]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.238      ;
; -8.693 ; regA:rega|saidaA[0]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.236      ;
; -8.693 ; regA:rega|saidaA[0]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.236      ;
; -8.693 ; regA:rega|saidaA[0]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.236      ;
; -8.693 ; regA:rega|saidaA[0]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.236      ;
; -8.677 ; AntiLoop:antiloop|saidaA[1]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.220      ;
; -8.677 ; AntiLoop:antiloop|saidaA[1]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.220      ;
; -8.668 ; AntiLoopD:antiloopd|saidaA[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.210      ;
; -8.668 ; AntiLoopD:antiloopd|saidaA[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.210      ;
; -8.667 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.211      ;
; -8.667 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.211      ;
; -8.667 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.211      ;
; -8.667 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.211      ;
; -8.661 ; regA:rega|saidaA[2]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.204      ;
; -8.661 ; regA:rega|saidaA[2]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.204      ;
; -8.661 ; regA:rega|saidaA[2]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.204      ;
; -8.661 ; regA:rega|saidaA[2]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.204      ;
; -8.656 ; AntiLoopD:antiloopd|saidaA[2] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.198      ;
; -8.656 ; AntiLoopD:antiloopd|saidaA[2] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 9.198      ;
; -8.652 ; regA:regb|saidaA[5]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.195      ;
; -8.652 ; regA:regb|saidaA[5]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.195      ;
; -8.646 ; Controle:controle|SELM        ; Controle:controle|contador[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 9.697      ;
; -8.633 ; regA:regb|saidaA[4]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.177      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+--------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; RegResto:regResto|FimResto     ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnB          ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|resetResto   ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnA          ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.631 ; Controle:controle|state.s4     ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; AntiLoop:antiloop|saidaA[10]   ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; Controle:controle|state.s4     ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; AntiLoop:antiloop|saidaA[8]    ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.668 ; Controle:controle|multp        ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.668 ; Controle:controle|multp        ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.805 ; Controle:controle|state.s1     ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.831 ; Controle:controle|multp        ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.116      ;
; 0.871 ; Controle:controle|state.s3     ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.157      ;
; 0.969 ; AntiLoop:antiloop|saidaA[15]   ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.977 ; AntiLoop:antiloop|saidaA[12]   ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.010 ; AntiLoop:antiloop|saidaA[9]    ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.014 ; Controle:controle|multp        ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; Controle:controle|multp        ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.022 ; AntiLoop:antiloop|saidaA[14]   ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; AntiLoop:antiloop|saidaA[13]   ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.025 ; AntiLoop:antiloop|saidaA[11]   ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.128 ; Controle:controle|state.s1     ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.412      ;
; 1.167 ; regC:regc|FimC                 ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.953      ;
; 1.177 ; Controle:controle|multp        ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.462      ;
; 1.197 ; Controle:controle|menor        ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.222 ; Controle:controle|state.s3     ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.227 ; Controle:controle|state.s2     ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.266 ; Controle:controle|state.s2     ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.550      ;
; 1.270 ; Controle:controle|state.s1     ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.280 ; regA:rega|saidaA[7]            ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.564      ;
; 1.285 ; Controle:controle|EnC          ; regC:regc|FimC                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.071      ;
; 1.287 ; regA:rega|saidaA[1]            ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.571      ;
; 1.289 ; regA:rega|saidaA[3]            ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.573      ;
; 1.291 ; regA:rega|saidaA[6]            ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.575      ;
; 1.312 ; regA:rega|saidaA[5]            ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.596      ;
; 1.317 ; regA:rega|saidaA[0]            ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.601      ;
; 1.340 ; Controle:controle|state.s3     ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.393 ; regC:regc|FimC                 ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; -0.500       ; 0.001      ; 1.180      ;
; 1.394 ; regC:regc|FimC                 ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; -0.500       ; 0.001      ; 1.181      ;
; 1.410 ; regA:rega|FimA                 ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.196      ;
; 1.463 ; Controle:controle|multp        ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.749      ;
; 1.465 ; Controle:controle|multp        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.475 ; Controle:controle|contador[7]  ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.761      ;
; 1.493 ; Controle:controle|contador[1]  ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.779      ;
; 1.525 ; Controle:controle|EnA          ; regA:rega|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.311      ;
; 1.536 ; Controle:controle|EnC          ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.822      ;
; 1.573 ; AntiLoop:antiloop|saidaA[7]    ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.868      ;
; 1.591 ; Controle:controle|contador[4]  ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.877      ;
; 1.606 ; Controle:controle|Endereco[1]  ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.084      ; 1.440      ;
; 1.607 ; Controle:controle|EnResto      ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.893      ;
; 1.632 ; regA:rega|FimA                 ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.418      ;
; 1.632 ; regA:rega|FimA                 ; Controle:controle|menor                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.418      ;
; 1.647 ; Controle:controle|EnResto      ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; -0.007     ; 1.426      ;
; 1.658 ; Controle:controle|SELD         ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.444      ;
; 1.658 ; Controle:controle|SELD         ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.444      ;
; 1.663 ; regA:rega|saidaA[4]            ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.947      ;
; 1.675 ; AntiLoop:antiloop|saidaA[12]   ; AntiLoopD:antiloopd|saidaA[12]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.688 ; regA:regb|FimA                 ; Controle:controle|menor                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.474      ;
; 1.710 ; AntiLoopD:antiloopd|saidaA[11] ; AntiLoopD:antiloopd|saidaA[11]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.996      ;
; 1.719 ; AntiLoop:antiloop|saidaA[10]   ; AntiLoopD:antiloopd|saidaA[10]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.005      ;
; 1.729 ; AntiLoop:antiloop|saidaA[13]   ; AntiLoopD:antiloopd|saidaA[13]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.015      ;
; 1.735 ; regC:regc|FimC                 ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; -0.500       ; 0.001      ; 1.522      ;
; 1.737 ; regC:regc|FimC                 ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; -0.500       ; 0.001      ; 1.524      ;
; 1.782 ; Controle:controle|state.s1     ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 2.066      ;
; 1.815 ; AntiLoopD:antiloopd|saidaA[10] ; AntiLoopD:antiloopd|saidaA[10]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.101      ;
; 1.819 ; AntiLoopD:antiloopd|saidaA[8]  ; AntiLoopD:antiloopd|saidaA[8]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.105      ;
; 1.847 ; AntiLoopD:antiloopd|saidaA[9]  ; AntiLoopD:antiloopd|saidaA[9]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.852 ; Controle:controle|state.s3     ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 2.136      ;
; 1.858 ; Controle:controle|contador[0]  ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.865 ; regA:rega|FimA                 ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.651      ;
; 1.867 ; AntiLoop:antiloop|saidaA[6]    ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.009      ; 2.162      ;
; 1.875 ; AntiLoop:antiloop|saidaA[1]    ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.009      ; 2.170      ;
; 1.880 ; regA:regb|FimA                 ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.666      ;
; 1.895 ; Controle:controle|SELM         ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.180      ;
; 1.901 ; Controle:controle|SELD         ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.920 ; regA:regb|saidaA[5]            ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; -0.500       ; 0.006      ; 1.712      ;
; 1.925 ; AntiLoopD:antiloopd|saidaA[14] ; AntiLoopD:antiloopd|saidaA[14]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.211      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.927 ; Controle:controle|EnResto      ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; -0.500       ; -0.007     ; 1.706      ;
; 1.932 ; regA:rega|saidaA[2]            ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 2.216      ;
; 1.934 ; Controle:controle|SELM         ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.234      ;
; 1.934 ; Controle:controle|SELM         ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.234      ;
; 1.934 ; Controle:controle|SELM         ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.234      ;
; 1.934 ; Controle:controle|SELM         ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.234      ;
; 1.940 ; Controle:controle|multp        ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; -0.014     ; 2.212      ;
; 1.942 ; Controle:controle|Endereco[2]  ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.084      ; 1.776      ;
; 1.965 ; regA:regb|FimA                 ; Controle:controle|SELD                                                                       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.752      ;
; 2.001 ; Controle:controle|SELD         ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; -0.500       ; 0.014      ; 1.801      ;
; 2.001 ; Controle:controle|SELD         ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; -0.500       ; 0.014      ; 1.801      ;
; 2.001 ; Controle:controle|SELD         ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; -0.500       ; 0.014      ; 1.801      ;
; 2.001 ; Controle:controle|SELD         ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; -0.500       ; 0.014      ; 1.801      ;
; 2.001 ; Controle:controle|SELD         ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; -0.500       ; 0.014      ; 1.801      ;
; 2.001 ; Controle:controle|SELD         ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; -0.500       ; 0.014      ; 1.801      ;
; 2.002 ; Controle:controle|SELM         ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.788      ;
+-------+--------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[10]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[10]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[11]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[11]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[12]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[12]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[13]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[13]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[14]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[14]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[15]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[15]                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[4]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[4]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[5]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[5]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[6]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[6]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[7]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[7]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[8]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[8]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[9]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[9]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; saida[*]       ; clk        ; 7.178 ; 7.178 ; Rise       ; clk             ;
;  saida[0]      ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  saida[1]      ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  saida[2]      ; clk        ; 6.818 ; 6.818 ; Rise       ; clk             ;
;  saida[3]      ; clk        ; 7.178 ; 7.178 ; Rise       ; clk             ;
;  saida[4]      ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  saida[5]      ; clk        ; 6.775 ; 6.775 ; Rise       ; clk             ;
;  saida[6]      ; clk        ; 7.173 ; 7.173 ; Rise       ; clk             ;
;  saida[7]      ; clk        ; 6.765 ; 6.765 ; Rise       ; clk             ;
;  saida[8]      ; clk        ; 6.524 ; 6.524 ; Rise       ; clk             ;
;  saida[9]      ; clk        ; 6.484 ; 6.484 ; Rise       ; clk             ;
;  saida[10]     ; clk        ; 6.560 ; 6.560 ; Rise       ; clk             ;
;  saida[11]     ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  saida[12]     ; clk        ; 6.543 ; 6.543 ; Rise       ; clk             ;
;  saida[13]     ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  saida[14]     ; clk        ; 6.540 ; 6.540 ; Rise       ; clk             ;
;  saida[15]     ; clk        ; 7.109 ; 7.109 ; Rise       ; clk             ;
; saidaResto[*]  ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
;  saidaResto[0] ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  saidaResto[1] ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
;  saidaResto[2] ; clk        ; 7.340 ; 7.340 ; Rise       ; clk             ;
;  saidaResto[3] ; clk        ; 7.352 ; 7.352 ; Rise       ; clk             ;
;  saidaResto[4] ; clk        ; 7.015 ; 7.015 ; Rise       ; clk             ;
;  saidaResto[5] ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  saidaResto[6] ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  saidaResto[7] ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; saida[*]       ; clk        ; 6.484 ; 6.484 ; Rise       ; clk             ;
;  saida[0]      ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  saida[1]      ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  saida[2]      ; clk        ; 6.818 ; 6.818 ; Rise       ; clk             ;
;  saida[3]      ; clk        ; 7.178 ; 7.178 ; Rise       ; clk             ;
;  saida[4]      ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  saida[5]      ; clk        ; 6.775 ; 6.775 ; Rise       ; clk             ;
;  saida[6]      ; clk        ; 7.173 ; 7.173 ; Rise       ; clk             ;
;  saida[7]      ; clk        ; 6.765 ; 6.765 ; Rise       ; clk             ;
;  saida[8]      ; clk        ; 6.524 ; 6.524 ; Rise       ; clk             ;
;  saida[9]      ; clk        ; 6.484 ; 6.484 ; Rise       ; clk             ;
;  saida[10]     ; clk        ; 6.560 ; 6.560 ; Rise       ; clk             ;
;  saida[11]     ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  saida[12]     ; clk        ; 6.543 ; 6.543 ; Rise       ; clk             ;
;  saida[13]     ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  saida[14]     ; clk        ; 6.540 ; 6.540 ; Rise       ; clk             ;
;  saida[15]     ; clk        ; 7.109 ; 7.109 ; Rise       ; clk             ;
; saidaResto[*]  ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
;  saidaResto[0] ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  saidaResto[1] ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
;  saidaResto[2] ; clk        ; 7.340 ; 7.340 ; Rise       ; clk             ;
;  saidaResto[3] ; clk        ; 7.352 ; 7.352 ; Rise       ; clk             ;
;  saidaResto[4] ; clk        ; 7.015 ; 7.015 ; Rise       ; clk             ;
;  saidaResto[5] ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  saidaResto[6] ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  saidaResto[7] ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.210 ; -185.638      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -110.918              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.210 ; regA:rega|saidaA[1]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.746      ;
; -3.210 ; regA:rega|saidaA[1]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.746      ;
; -3.209 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.005     ; 3.736      ;
; -3.209 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.005     ; 3.736      ;
; -3.175 ; regA:regb|saidaA[2]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.711      ;
; -3.175 ; regA:regb|saidaA[2]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.711      ;
; -3.160 ; regA:regb|saidaA[3]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.005     ; 3.687      ;
; -3.160 ; regA:regb|saidaA[3]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.005     ; 3.687      ;
; -3.132 ; regA:rega|saidaA[1]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.669      ;
; -3.132 ; regA:rega|saidaA[1]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.669      ;
; -3.132 ; regA:rega|saidaA[1]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.669      ;
; -3.132 ; regA:rega|saidaA[1]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.669      ;
; -3.131 ; regA:regb|saidaA[6]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.667      ;
; -3.131 ; regA:regb|saidaA[6]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.667      ;
; -3.131 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.659      ;
; -3.131 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.659      ;
; -3.131 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.659      ;
; -3.131 ; AntiLoop:antiloop|saidaA[3]   ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.659      ;
; -3.106 ; regA:rega|saidaA[0]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.642      ;
; -3.106 ; regA:rega|saidaA[0]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.642      ;
; -3.100 ; regA:rega|saidaA[3]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.636      ;
; -3.100 ; regA:rega|saidaA[3]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.636      ;
; -3.097 ; regA:regb|saidaA[2]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.634      ;
; -3.097 ; regA:regb|saidaA[2]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.634      ;
; -3.097 ; regA:regb|saidaA[2]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.634      ;
; -3.097 ; regA:regb|saidaA[2]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.634      ;
; -3.088 ; regA:rega|saidaA[4]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.624      ;
; -3.088 ; regA:rega|saidaA[4]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.624      ;
; -3.082 ; regA:regb|saidaA[3]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.610      ;
; -3.082 ; regA:regb|saidaA[3]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.610      ;
; -3.082 ; regA:regb|saidaA[3]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.610      ;
; -3.082 ; regA:regb|saidaA[3]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.004     ; 3.610      ;
; -3.081 ; regA:rega|saidaA[2]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.617      ;
; -3.081 ; regA:rega|saidaA[2]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.617      ;
; -3.080 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.616      ;
; -3.080 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.616      ;
; -3.067 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.603      ;
; -3.067 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.603      ;
; -3.064 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.600      ;
; -3.064 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.600      ;
; -3.061 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.597      ;
; -3.061 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.597      ;
; -3.060 ; regA:rega|saidaA[5]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.596      ;
; -3.060 ; regA:rega|saidaA[5]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.596      ;
; -3.054 ; AntiLoopD:antiloopd|saidaA[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.590      ;
; -3.054 ; AntiLoopD:antiloopd|saidaA[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.590      ;
; -3.053 ; regA:regb|saidaA[6]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.590      ;
; -3.053 ; regA:regb|saidaA[6]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.590      ;
; -3.053 ; regA:regb|saidaA[6]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.590      ;
; -3.053 ; regA:regb|saidaA[6]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.590      ;
; -3.051 ; AntiLoop:antiloop|saidaA[2]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.587      ;
; -3.051 ; AntiLoop:antiloop|saidaA[2]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.587      ;
; -3.049 ; AntiLoopD:antiloopd|saidaA[2] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.585      ;
; -3.049 ; AntiLoopD:antiloopd|saidaA[2] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.585      ;
; -3.039 ; regA:regb|saidaA[4]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.575      ;
; -3.039 ; regA:regb|saidaA[4]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.575      ;
; -3.038 ; regA:regb|saidaA[0]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.574      ;
; -3.038 ; regA:regb|saidaA[0]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.574      ;
; -3.028 ; regA:rega|saidaA[0]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.565      ;
; -3.028 ; regA:rega|saidaA[0]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.565      ;
; -3.028 ; regA:rega|saidaA[0]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.565      ;
; -3.028 ; regA:rega|saidaA[0]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.565      ;
; -3.025 ; regA:regb|saidaA[5]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.561      ;
; -3.025 ; regA:regb|saidaA[5]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.561      ;
; -3.022 ; regA:rega|saidaA[3]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.559      ;
; -3.022 ; regA:rega|saidaA[3]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.559      ;
; -3.022 ; regA:rega|saidaA[3]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.559      ;
; -3.022 ; regA:rega|saidaA[3]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.559      ;
; -3.017 ; Controle:controle|SELM        ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.017 ; Controle:controle|SELM        ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.014 ; AntiLoop:antiloop|saidaA[1]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.550      ;
; -3.014 ; AntiLoop:antiloop|saidaA[1]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.550      ;
; -3.010 ; regA:rega|saidaA[4]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.547      ;
; -3.010 ; regA:rega|saidaA[4]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.547      ;
; -3.010 ; regA:rega|saidaA[4]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.547      ;
; -3.010 ; regA:rega|saidaA[4]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.547      ;
; -3.008 ; AntiLoop:antiloop|saidaA[6]   ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.544      ;
; -3.008 ; AntiLoop:antiloop|saidaA[6]   ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.544      ;
; -3.003 ; regA:rega|saidaA[2]           ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.540      ;
; -3.003 ; regA:rega|saidaA[2]           ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.540      ;
; -3.003 ; regA:rega|saidaA[2]           ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.540      ;
; -3.003 ; regA:rega|saidaA[2]           ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.540      ;
; -3.002 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.539      ;
; -3.002 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.539      ;
; -3.002 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.539      ;
; -3.002 ; AntiLoopD:antiloopd|saidaA[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.539      ;
; -2.989 ; regA:regb|saidaA[1]           ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.525      ;
; -2.989 ; regA:regb|saidaA[1]           ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.004      ; 3.525      ;
; -2.989 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.526      ;
; -2.989 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.526      ;
; -2.989 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.526      ;
; -2.989 ; AntiLoop:antiloop|saidaA[0]   ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.526      ;
; -2.986 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.523      ;
; -2.986 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.523      ;
; -2.986 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.523      ;
; -2.986 ; AntiLoopD:antiloopd|saidaA[4] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.523      ;
; -2.983 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.520      ;
; -2.983 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.520      ;
; -2.983 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.520      ;
; -2.983 ; AntiLoop:antiloop|saidaA[5]   ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.520      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                         ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; RegResto:regResto|FimResto     ; RegResto:regResto|FimResto      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnB          ; Controle:controle|EnB           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|resetResto   ; Controle:controle|resetResto    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnA          ; Controle:controle|EnA           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; AntiLoop:antiloop|saidaA[10]   ; regC:regc|saidaC[10]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Controle:controle|state.s4     ; Controle:controle|DIV           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Controle:controle|state.s4     ; Controle:controle|state.s1      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; AntiLoop:antiloop|saidaA[8]    ; regC:regc|saidaC[8]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.263 ; Controle:controle|multp        ; Controle:controle|contador[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; Controle:controle|multp        ; Controle:controle|contador[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.310 ; Controle:controle|state.s1     ; Controle:controle|state.s2      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.331 ; Controle:controle|multp        ; Controle:controle|contador[4]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.482      ;
; 0.334 ; Controle:controle|state.s3     ; Controle:controle|SELM          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.357 ; AntiLoop:antiloop|saidaA[15]   ; regC:regc|saidaC[15]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.364 ; AntiLoop:antiloop|saidaA[12]   ; regC:regc|saidaC[12]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.370 ; AntiLoop:antiloop|saidaA[9]    ; regC:regc|saidaC[9]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; AntiLoop:antiloop|saidaA[14]   ; regC:regc|saidaC[14]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; AntiLoop:antiloop|saidaA[11]   ; regC:regc|saidaC[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; AntiLoop:antiloop|saidaA[13]   ; regC:regc|saidaC[13]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; Controle:controle|multp        ; Controle:controle|contador[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; Controle:controle|multp        ; Controle:controle|contador[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.422 ; Controle:controle|state.s1     ; Controle:controle|Endereco[2]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.573      ;
; 0.447 ; Controle:controle|multp        ; Controle:controle|contador[7]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.598      ;
; 0.451 ; Controle:controle|menor        ; Controle:controle|menor         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.466 ; Controle:controle|state.s3     ; Controle:controle|state.s4      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.468 ; Controle:controle|state.s2     ; Controle:controle|state.s3      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; Controle:controle|state.s1     ; Controle:controle|Op            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; Controle:controle|state.s2     ; Controle:controle|Endereco[2]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.622      ;
; 0.496 ; Controle:controle|state.s3     ; Controle:controle|Op            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.515 ; regA:rega|saidaA[7]            ; RegResto:regResto|saidaResto[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.666      ;
; 0.516 ; regA:rega|saidaA[1]            ; RegResto:regResto|saidaResto[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.667      ;
; 0.519 ; regA:rega|saidaA[6]            ; RegResto:regResto|saidaResto[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.670      ;
; 0.523 ; regA:rega|saidaA[3]            ; RegResto:regResto|saidaResto[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.674      ;
; 0.530 ; regA:rega|saidaA[5]            ; RegResto:regResto|saidaResto[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.681      ;
; 0.547 ; Controle:controle|contador[1]  ; Controle:controle|contador[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; Controle:controle|multp        ; Controle:controle|multp         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; Controle:controle|multp        ; Controle:controle|EnResto       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; regA:rega|saidaA[0]            ; RegResto:regResto|saidaResto[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.706      ;
; 0.577 ; AntiLoop:antiloop|saidaA[7]    ; regC:regc|saidaC[7]             ; clk          ; clk         ; 0.000        ; 0.008      ; 0.737      ;
; 0.577 ; Controle:controle|contador[7]  ; Controle:controle|contador[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.587 ; Controle:controle|EnC          ; Controle:controle|EnC           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.608 ; Controle:controle|EnResto      ; Controle:controle|EnResto       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; Controle:controle|contador[4]  ; Controle:controle|contador[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; AntiLoop:antiloop|saidaA[12]   ; AntiLoopD:antiloopd|saidaA[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.617 ; AntiLoopD:antiloopd|saidaA[11] ; AntiLoopD:antiloopd|saidaA[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; AntiLoop:antiloop|saidaA[10]   ; AntiLoopD:antiloopd|saidaA[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.776      ;
; 0.631 ; AntiLoop:antiloop|saidaA[13]   ; AntiLoopD:antiloopd|saidaA[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.665 ; Controle:controle|contador[0]  ; Controle:controle|contador[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.676 ; regA:rega|saidaA[4]            ; RegResto:regResto|saidaResto[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.827      ;
; 0.676 ; Controle:controle|state.s1     ; Controle:controle|Endereco[1]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.827      ;
; 0.685 ; AntiLoopD:antiloopd|saidaA[10] ; AntiLoopD:antiloopd|saidaA[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.687 ; AntiLoopD:antiloopd|saidaA[8]  ; AntiLoopD:antiloopd|saidaA[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.688 ; AntiLoopD:antiloopd|saidaA[9]  ; AntiLoopD:antiloopd|saidaA[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.840      ;
; 0.690 ; AntiLoop:antiloop|saidaA[6]    ; regC:regc|saidaC[6]             ; clk          ; clk         ; 0.000        ; 0.008      ; 0.850      ;
; 0.691 ; Controle:controle|SELM         ; Controle:controle|menor         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.692 ; AntiLoop:antiloop|saidaA[1]    ; regC:regc|saidaC[1]             ; clk          ; clk         ; 0.000        ; 0.008      ; 0.852      ;
; 0.695 ; Controle:controle|SELD         ; Controle:controle|SELD          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.702 ; Controle:controle|state.s3     ; Controle:controle|Endereco[1]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.853      ;
; 0.705 ; AntiLoopD:antiloopd|saidaA[14] ; AntiLoopD:antiloopd|saidaA[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.857      ;
; 0.738 ; AntiLoop:antiloop|saidaA[9]    ; AntiLoopD:antiloopd|saidaA[9]   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.901      ;
; 0.744 ; Controle:controle|DIV          ; Controle:controle|menor         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.896      ;
; 0.745 ; Controle:controle|SELM         ; Controle:controle|multp         ; clk          ; clk         ; 0.000        ; 0.011      ; 0.908      ;
; 0.747 ; AntiLoop:antiloop|saidaA[8]    ; AntiLoopD:antiloopd|saidaA[8]   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.910      ;
; 0.751 ; AntiLoop:antiloop|saidaA[12]   ; AntiLoopD:antiloopd|saidaA[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.757 ; AntiLoopD:antiloopd|saidaA[11] ; AntiLoopD:antiloopd|saidaA[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.763 ; regC:regc|FimC                 ; Controle:controle|EnC           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.415      ;
; 0.764 ; AntiLoop:antiloop|saidaA[10]   ; AntiLoopD:antiloopd|saidaA[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.771 ; AntiLoop:antiloop|saidaA[13]   ; AntiLoopD:antiloopd|saidaA[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.775 ; regA:rega|saidaA[2]            ; RegResto:regResto|saidaResto[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.926      ;
; 0.777 ; Controle:controle|multp        ; Controle:controle|SELD          ; clk          ; clk         ; 0.000        ; -0.011     ; 0.918      ;
; 0.778 ; Controle:controle|SELM         ; Controle:controle|SELD          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.786 ; AntiLoop:antiloop|saidaA[12]   ; AntiLoopD:antiloopd|saidaA[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.792 ; AntiLoopD:antiloopd|saidaA[11] ; AntiLoopD:antiloopd|saidaA[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.799 ; AntiLoop:antiloop|saidaA[10]   ; AntiLoopD:antiloopd|saidaA[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.800 ; Controle:controle|SELM         ; Controle:controle|contador[3]   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.963      ;
; 0.800 ; Controle:controle|SELM         ; Controle:controle|contador[5]   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.963      ;
; 0.800 ; Controle:controle|SELM         ; Controle:controle|contador[6]   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.963      ;
; 0.800 ; Controle:controle|SELM         ; Controle:controle|contador[2]   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.963      ;
; 0.803 ; Controle:controle|SELM         ; Controle:controle|resetResto    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.954      ;
; 0.807 ; Controle:controle|multp        ; Controle:controle|menor         ; clk          ; clk         ; 0.000        ; -0.011     ; 0.948      ;
; 0.812 ; AntiLoopD:antiloopd|saidaA[13] ; AntiLoopD:antiloopd|saidaA[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.815 ; AntiLoop:antiloop|saidaA[3]    ; regC:regc|saidaC[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.966      ;
; 0.823 ; AntiLoopD:antiloopd|saidaA[10] ; AntiLoopD:antiloopd|saidaA[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.975      ;
; 0.825 ; AntiLoopD:antiloopd|saidaA[8]  ; AntiLoopD:antiloopd|saidaA[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.977      ;
; 0.827 ; AntiLoopD:antiloopd|saidaA[11] ; AntiLoopD:antiloopd|saidaA[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.828 ; AntiLoopD:antiloopd|saidaA[9]  ; AntiLoopD:antiloopd|saidaA[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.980      ;
; 0.831 ; Controle:controle|DIV          ; Controle:controle|SELD          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.832 ; Controle:controle|DIV          ; Controle:controle|resetResto    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.983      ;
; 0.834 ; AntiLoop:antiloop|saidaA[10]   ; AntiLoopD:antiloopd|saidaA[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.986      ;
; 0.835 ; Controle:controle|EnC          ; regC:regc|FimC                  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.487      ;
; 0.838 ; AntiLoop:antiloop|saidaA[15]   ; AntiLoopD:antiloopd|saidaA[15]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.990      ;
; 0.839 ; Controle:controle|multp        ; Controle:controle|contador[0]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.990      ;
; 0.844 ; regC:regc|FimC                 ; Controle:controle|state.s4      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.496      ;
; 0.845 ; regC:regc|FimC                 ; Controle:controle|state.s3      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.497      ;
; 0.849 ; AntiLoop:antiloop|saidaA[0]    ; regC:regc|saidaC[0]             ; clk          ; clk         ; 0.000        ; 0.008      ; 1.009      ;
; 0.856 ; regA:rega|FimA                 ; Controle:controle|EnA           ; clk          ; clk         ; -0.500       ; -0.001     ; 0.507      ;
; 0.858 ; AntiLoopD:antiloopd|saidaA[10] ; AntiLoopD:antiloopd|saidaA[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.010      ;
; 0.860 ; AntiLoopD:antiloopd|saidaA[8]  ; AntiLoopD:antiloopd|saidaA[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.012      ;
; 0.863 ; AntiLoopD:antiloopd|saidaA[9]  ; AntiLoopD:antiloopd|saidaA[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.865 ; AntiLoop:antiloop|saidaA[13]   ; AntiLoopD:antiloopd|saidaA[15]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[10]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[10]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[11]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[11]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[12]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[12]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[13]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[13]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[14]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[14]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[15]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[15]                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[4]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[4]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[5]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[5]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[6]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[6]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[7]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[7]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[8]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[8]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[9]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaA[9]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; saida[*]       ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  saida[0]      ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  saida[1]      ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  saida[2]      ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  saida[3]      ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  saida[4]      ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  saida[5]      ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  saida[6]      ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  saida[7]      ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  saida[8]      ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  saida[9]      ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  saida[10]     ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  saida[11]     ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  saida[12]     ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  saida[13]     ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  saida[14]     ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
;  saida[15]     ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
; saidaResto[*]  ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  saidaResto[0] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  saidaResto[1] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saidaResto[2] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  saidaResto[3] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  saidaResto[4] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  saidaResto[5] ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  saidaResto[6] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[7] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; saida[*]       ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  saida[0]      ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  saida[1]      ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  saida[2]      ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  saida[3]      ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  saida[4]      ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  saida[5]      ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  saida[6]      ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  saida[7]      ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  saida[8]      ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  saida[9]      ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  saida[10]     ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  saida[11]     ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  saida[12]     ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  saida[13]     ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  saida[14]     ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
;  saida[15]     ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
; saidaResto[*]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saidaResto[0] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  saidaResto[1] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saidaResto[2] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  saidaResto[3] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  saidaResto[4] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  saidaResto[5] ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  saidaResto[6] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[7] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.536   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
;  clk             ; -9.536   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -567.144 ; 0.0   ; 0.0      ; 0.0     ; -135.937            ;
;  clk             ; -567.144 ; 0.000 ; N/A      ; N/A     ; -135.937            ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; saida[*]       ; clk        ; 7.178 ; 7.178 ; Rise       ; clk             ;
;  saida[0]      ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  saida[1]      ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  saida[2]      ; clk        ; 6.818 ; 6.818 ; Rise       ; clk             ;
;  saida[3]      ; clk        ; 7.178 ; 7.178 ; Rise       ; clk             ;
;  saida[4]      ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  saida[5]      ; clk        ; 6.775 ; 6.775 ; Rise       ; clk             ;
;  saida[6]      ; clk        ; 7.173 ; 7.173 ; Rise       ; clk             ;
;  saida[7]      ; clk        ; 6.765 ; 6.765 ; Rise       ; clk             ;
;  saida[8]      ; clk        ; 6.524 ; 6.524 ; Rise       ; clk             ;
;  saida[9]      ; clk        ; 6.484 ; 6.484 ; Rise       ; clk             ;
;  saida[10]     ; clk        ; 6.560 ; 6.560 ; Rise       ; clk             ;
;  saida[11]     ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  saida[12]     ; clk        ; 6.543 ; 6.543 ; Rise       ; clk             ;
;  saida[13]     ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  saida[14]     ; clk        ; 6.540 ; 6.540 ; Rise       ; clk             ;
;  saida[15]     ; clk        ; 7.109 ; 7.109 ; Rise       ; clk             ;
; saidaResto[*]  ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
;  saidaResto[0] ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  saidaResto[1] ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
;  saidaResto[2] ; clk        ; 7.340 ; 7.340 ; Rise       ; clk             ;
;  saidaResto[3] ; clk        ; 7.352 ; 7.352 ; Rise       ; clk             ;
;  saidaResto[4] ; clk        ; 7.015 ; 7.015 ; Rise       ; clk             ;
;  saidaResto[5] ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  saidaResto[6] ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  saidaResto[7] ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; saida[*]       ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  saida[0]      ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  saida[1]      ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  saida[2]      ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  saida[3]      ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  saida[4]      ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  saida[5]      ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  saida[6]      ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  saida[7]      ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  saida[8]      ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  saida[9]      ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  saida[10]     ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  saida[11]     ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  saida[12]     ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  saida[13]     ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  saida[14]     ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
;  saida[15]     ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
; saidaResto[*]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saidaResto[0] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  saidaResto[1] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saidaResto[2] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  saidaResto[3] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  saidaResto[4] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  saidaResto[5] ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  saidaResto[6] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[7] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2977     ; 1964     ; 14272    ; 8309     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2977     ; 1964     ; 14272    ; 8309     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jul 02 15:22:07 2018
Info: Command: quartus_sta SISTEMA_FINAL -c SISTEMA_FINAL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SISTEMA_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.536
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.536      -567.144 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -135.937 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.210      -185.638 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -110.918 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Mon Jul 02 15:22:09 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


