Voltageboard settings: [1.15, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 266287710201, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	68	 6	165 	 1701 	 17.01	1656113787.3588638 
0	0	 4	 1	Row	68	 11	154 	 2970 	 29.7	1656113787.3588638 
0	0	 4	 17	Row	69	 8	64 	 2112 	 21.12	1656113787.3588638 
0	0	 4	 32	Row	90	 15	104 	 3944 	 39.44	1656113787.3588638 
0	0	 4	 0	Col	64	 4	32 	 1056 	 10.56	1656113787.3588638 
0	[0;31;40m11[0m	 [0;31;40m2[0m	 15	Row	104	 4	128 	 1152 	 11.52	1656113787.3588638 
0	0	 4	 0	Row	160	 7	119 	 1911 	 19.11	1656113787.3588638 
0	0	 4	 0	Col	160	 7	79 	 1871 	 18.71	1656113787.3588638 
1	0	 4	 0	Row	157	 8	126 	 2174 	 21.74	1656113787.9362204 
1	0	 4	 0	Col	156	 8	126 	 2174 	 21.74	1656113787.9362204 
2	0	 4	 0	Row	154	 3	140 	 908 	 9.08	1656113788.4172907 
2	0	 4	 0	Col	154	 3	128 	 896 	 8.96	1656113788.4172907 
3	0	 4	 0	Row	23	 5	208 	 1488 	 14.88	1656113788.9174728 
3	0	 4	 0	Col	23	 5	191 	 1471 	 14.71	1656113788.9174728 
4	0	 4	 0	Row	20	 13	245 	 3573 	 35.73	1656113789.4024985 
4	0	 4	 0	Col	20	 13	239 	 3567 	 35.67	1656113789.4024985 
5	0	 4	 0	Row	17	 2	161 	 673 	 6.73	1656113789.8672645 
5	0	 4	 0	Col	17	 2	142 	 654 	 6.54	1656113789.8672645 
6	0	 4	 0	Row	15	 3	249 	 1017 	 10.17	1656113790.3342972 
6	0	 4	 0	Col	14	 3	246 	 1014 	 10.14	1656113790.3342972 
7	0	 4	 0	Row	12	 3	55 	 823 	 8.23	1656113790.815843 
7	0	 4	 0	Col	12	 3	50 	 818 	 8.18	1656113790.815843 
8	0	 4	 0	Row	9	 1	110 	 366 	 3.66	1656113791.3001976 
8	0	 4	 0	Col	9	 1	78 	 334 	 3.34	1656113791.3001976 
9	0	 4	 0	Row	134	 7	122 	 1914 	 19.14	1656113791.7864823 
9	0	 4	 0	Col	134	 7	118 	 1910 	 19.1	1656113791.7864823 
10	0	 4	 0	Row	131	 5	154 	 1434 	 14.34	1656113792.2792077 
10	0	 4	 0	Col	131	 5	151 	 1431 	 14.31	1656113792.2792077 
11	0	 4	 0	Row	129	 1	154 	 410 	 4.1	1656113792.764262 
11	0	 4	 0	Col	129	 1	156 	 412 	 4.12	1656113792.764262 
