============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  04:10:25 pm
  Module:                 ms_serial_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
ms_serial_by4_mul_synth       392       1720         0        1720    <none> (D) 
  TOP                         392       1720         0        1720    <none> (D) 
    genblk2.stoch2bin         187       1143         0        1143    <none> (D) 
      par_ctr                 104        729         0         729    <none> (D) 
        p1                     49        340         0         340    <none> (D) 
          p1                   22        150         0         150    <none> (D) 
            p1                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
            p0                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
          p0                   22        150         0         150    <none> (D) 
            p1                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
            p0                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
        p0                     49        340         0         340    <none> (D) 
          p1                   22        150         0         150    <none> (D) 
            p1                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
            p0                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
          p0                   22        150         0         150    <none> (D) 
            p1                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
            p0                  9         59         0          59    <none> (D) 
              p1                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
              p0                3         18         0          18    <none> (D) 
                fa0             1          9         0           9    <none> (D) 
                ha1             1          5         0           5    <none> (D) 
                ha0             1          5         0           5    <none> (D) 
      ctr                      76        398         0         398    <none> (D) 
        add_55_25              15        130         0         130    <none> (D) 
    genblk1[2].genblk1.sng     42        130         0         130    <none> (D) 
      ctr                      18         82         0          82    <none> (D) 
    genblk1[1].genblk1.sng     42        130         0         130    <none> (D) 
      ctr                      17         79         0          79    <none> (D) 
    genblk1[0].genblk1.sng     41        128         0         128    <none> (D) 
      ctr                      17         79         0          79    <none> (D) 

 (D) = wireload is default in technology library
