 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000 ; RTC_CTRL0; pclk ; reset_n ;;; sw_sys_rst ; [31] ;1'h0; R/W ;;;;
;;;;;;; [30:25];6'h0; RO ;;;;
;;;;;;reg_pll_force_out ; [24] ;1'h0; R/W ;;;;
;;;;;;reg_xpd_bg_sel ; [23] ;1'h0; R/W ;;;;
;;;;;;reg_dg_wrap_force_norst ; [22] ;1'h0; R/W ;;;;
;;;;;;reg_dg_wrap_force_rst ; [21] ;1'h0; R/W ;;;;
;;;;;;reg_analog_force_noiso ; [20] ;1'h1; R/W ;;;;
;;;;;;reg_soc_pad_force_noiso ; [19] ;1'h1; R/W ;;;;
;;;;;;; [18:17];2'h0; RO ;;;;
;;;;;;reg_pll_force_noiso ; [16] ;1'h1; R/W ;;;;
;;;;;;reg_xtl_force_noiso ; [15] ;1'h1; R/W ;;;;
;;;;;;reg_bb_force_noiso ; [14] ;1'h1; R/W ;;;;
;;;;;;reg_analog_force_iso ; [13] ;1'h0; R/W ;;;;
;;;;;;reg_soc_pad_force_iso ; [12] ;1'h0; R/W ;;;;
;;;;;;; [11:10];2'h0; RO ;;;;
;;;;;;reg_pll_force_iso ; [9] ;1'h0; R/W ;;;;
;;;;;;reg_xtl_force_iso ; [8] ;1'h0; R/W ;;;;
;;;;;;reg_bb_force_iso ; [7] ;1'h0; R/W ;;;;
;;;;;;reg_bg_force_pu ; [6] ;1'h1; R/W ;;;;
;;;;;;reg_xtl_force_pu ; [5] ;1'h1; R/W ;;;;
;;;;;;reg_pll_force_pu ; [4] ;1'h0; R/W ;;;;
;;;;;;reg_bb_force_pu ; [3] ;1'h1; R/W ;;;;
;;;;;;; [2];1'h0; RO ;;;;
;;;;;;reg_soc_pad_force_pu ; [1] ;1'h1; R/W ;;;;
;;;;;;; [0];1'h0; RO ;;;;
 0x0004 ; RTC_SLP; pclk ; reset_n ;;;slp_val;[31:0];32'hfff; R/W ;;;;
 0x0008 ; RTC_CLP_CTRL; pclk ; reset_n ;;;; [31:24];8'h0; RO ;;;;
;;;;;;sdio_active_ind; [23];1'h0; RO ;;;;
;;;;;;slp_reject ; [22] ;1'h0; R/W ;;;;
;;;;;;slp_wakeup ; [21] ;1'h0; R/W ;;;;
;;;;;;reg_sleep_en ; [20] ;1'h0; R/W ;;;;
;;;;;;; [19:0];20'h0; RO ;;;;
 0x000c ; RTC_BUF_WAIT; pclk ; reset_n ;;;; [31:20];12'h0; RO ;;;;
;;;;;; pll_buf_wait; [19:12];8'h64; R/W ;;;;
;;;;;;; [11:10];2'h0; RO ;;;;
;;;;;;xtl_buf_wait ; [9:0] ;10'h0c8; R/W ;;;;
 0x0010 ; RTC_ANA_CONF; pclk ; reset_n ;;; rtc_ana_conf_tmp ; [31:25] ; 7'h78; R/W ;;;;
;;;;;;; [24:8] ; 17'h0; RO ;;;;
;;;;;; reg_core_work_vol ; [7:4] ; 4'h0; R/W ;;;;
;;;;;; reg_core_slp_vol ; [3:0] ; 4'h0; R/W ;;;;
 0x0014 ; RTC_RESET_CAUSE; pclk ; reset_n ;;;; [31:3] ; 29'h0; RO ;;;;
;;;;;; reset_cause ; [2:0] ; 3'h0; RO ;;;;
 0x0018 ; RTC_WAKEUP_ENA; pclk ; reset_n ;;;; [31:16] ; 16'h0; RO ;;;;
;;;;;; wakeup_cause ; [15:8] ; 8'h0; RO ;;;;
;;;;;; reg_rtc_wakeup_ena ; [7:0] ; 8'b100; R/W ;;;;
 0x001c ; RTC_SLP_CNT; pclk ; reset_n ;;; slp_cnt_val ; [31:0] ; 32'h0; RO ;;;;
 0x0020 ; RTC_INT_ENA; pclk ; reset_n ;;;; [31:7] ; 25'h0; RO ;;;;
;;;;;; rtc_core_int_ena ; [6:0] ; 7'b00; R/W ;;;;
 0x0024 ; RTC_INT_CLR; pclk ; reset_n ;;;; [31:7] ; 25'h0; RO ;;;;
;;;;;; rtc_core_int_clr ; [6:0] ; 7'h0; R/W ;;;;
 0x0028 ; RTC_INT_RAW; pclk ; reset_n ;;;; [31:7] ; 25'h0; RO ;;;;
;;;;;; rtc_core_int_raw ; [6:0] ; 7'h0; RO ;;;;
 0x002c ; RTC_REMAIN0; pclk ; reset_n ;;;; [31:0] ; 32'h0; RO ;;;;
 0x0030 ; RTC_SCRATCH0; pclk ; reset_n ;;; rtc_scratch0 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0034 ; RTC_SCRATCH1; pclk ; reset_n ;;; rtc_scratch1 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0038 ; RTC_SCRATCH2; pclk ; reset_n ;;; rtc_scratch2 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x003c ; RTC_SCRATCH3; pclk ; reset_n ;;; rtc_scratch3 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0040 ; RTC_CPU_RAM_PD_EN; pclk ; reset_n ;;;; [31:3] ; 29'h0; RO ;;;;
;;;;;; reg_cpu_ram_pd_en ; [2:0] ; 3'h0; R/W ;;;;
 0x0044 ; RTC_PD_EN ; pclk ; reset_n ;;;; [31:6] ; 26'h0; RO ;;;;
;;;;;; reg_soc_pad_pd_en ; [5] ; 1'h0; R/W ;;;;
;;;;;;; [4:3] ; 2'h0; RO ;;;;
;;;;;; reg_bb_pd_en ; [2] ; 1'h0; R/W ;;;;
;;;;;;; [1:0] ; 2'h0; RO ;;;;
 0x0048 ; RTC_CPU_TIMER ; pclk ; reset_n ;;; reg_cpu_ram_powerup_timer ; [31:25] ; 7'b10; R/W ;;;;
;;;;;; reg_cpu_ram_wait_timer ; [24:16] ; 9'h30; R/W ;;;;
;;;;;; reg_bb_powerup_timer ; [15:9] ; 7'h10; R/W ;;;;
;;;;;; reg_bb_wait_timer ; [8:0] ; 9'h20; R/W ;;;;
 0x004c ; RTC_SOC_TIMER ; pclk ; reset_n ;;; reg_soc_pad_powerup_timer ; [31:25] ; 7'h10; R/W ;;;;
;;;;;; reg_soc_pad_wait_timer ; [24:16] ; 9'h50; R/W ;;;;
;;;;;;; [15:0] ; 16'h0; RO ;;;;
 0x0050 ; RTC_REMAIN1; pclk ; reset_n ;;;; [31:0] ; 32'h0; RO ;;;;
 0x0054 ; RTC_LOW_POWER_DIAG; pclk ; reset_n ;;; rtc_low_power_diag ; [31:0] ; 32'h0; RO ;;;;
 0x0058 ; RTC_CPU_RAM_FORCE_ISO ; pclk ; reset_n ;;;; [31:3] ; 29'h0; RO ;;;;
;;;;;; reg_cpu_ram_force_iso ; [2:0] ; 3'h0; R/W ;;;;
 0x005c ; RTC_CPU_RAM_FORCE_NOISO ; pclk ; reset_n ;;;; [31:3] ; 29'h0; RO ;;;;
;;;;;; reg_cpu_ram_force_noiso ; [2:0] ; 3'h7; R/W ;;;;
 0x0060 ; RTC_CPU_RAM_FORCE_PU ; pclk ; reset_n ;;;; [31:3] ; 29'h0; RO ;;;;
;;;;;; reg_cpu_ram_force_pu ; [2:0] ; 3'h7; R/W ;;;;
 0x0064 ; RTC_XTAL_EXT_CTR ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; reg_xtl_ext_ctr_en ; [1] ; 1'b0; R/W ;;;;
;;;;;; reg_xtl_ext_ctr_lv ; [0] ; 1'b0; R/W ;;;;
 0x0068 ; RTC_GPIO_OUT_DATA ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; rtc_gpio_out_data ; [1:0] ; 2'h0; R/W ;;;;
 0x0074 ; RTC_GPIO_ENABLE ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; reg_rtc_gpio_enable ; [1:0] ; 2'h0; W ;;;;
 0x0080 ; RTC_GPIO_STATUS_INT ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; rtc_gpio_status_int ; [1:0] ; 2'h0; R/W ;;;;
 0x008c ; RTC_GPIO_IN_SYNC ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; rtc_gpio1_in_sync_1 ; [1] ; 1'h0; RO ;;;;
;;;;;; rtc_gpio0_in_sync_1 ; [0] ; 1'h0; RO ;;;;
 0x0090 ; RTC_GPIO_INT_TYPE ; pclk ; reset_n ;;;; [31:11] ; 21'h0; RO ;;;;
;;;;;; reg_rtc_gpio1_int_type ; [10:8] ; 3'd0; R/W ;;;;
;;;;;;; [7] ; 1'h0; RO ;;;;
;;;;;; reg_rtc_gpio0_int_type ; [6:4] ; 3'd0; R/W ;;;;
;;;;;;; [3:2] ; 2'h0; RO ;;;;
;;;;;; reg_rtc_gpio_pad_driver ; [1:0] ; 2'd0; R/W ;;;;
 0x0094 ; RTC_GPIO_WAKEUP ; pclk ; reset_n ;;;; [31:4] ; 28'h0; RO ;;;;
;;;;;; reg_rtc_gpio1_wakeup_lv ; [3] ; 1'b0; R/W ;;;;
;;;;;; reg_rtc_gpio1_wakeup_en ; [2] ; 1'b0; R/W ;;;;
;;;;;; reg_rtc_gpio0_wakeup_lv ; [1] ; 1'b0; R/W ;;;;
;;;;;; reg_rtc_gpio0_wakeup_en ; [0] ; 1'b0; R/W ;;;;
 0x0098 ; RTC_EXT_WAKEUP ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; reg_ext_wakeup1_lv ; [1] ; 1'b0; R/W ;;;;
;;;;;; reg_ext_wakeup0_lv ; [0] ; 1'b0; R/W ;;;;
 0x009c ; RTC_DEBUG_SEL ; pclk ; reset_n ;;;; [31:13] ; 19'h0; RO ;;;;
;;;;;; reg_rtc_debug_sel1 ; [12:8] ; 5'b0; R/W ;;;;
;;;;;;; [7:5] ; 3'h0; RO ;;;;
;;;;;; reg_rtc_debug_sel0 ; [4:0] ; 5'b0; R/W ;;;;
 0x00a0 ; RTC_PAD_XPD_DCDC ; pclk ; reset_n ;;;; [31:7] ; 25'h0; RO ;;;;
;;;;;; reg_pad_xpd_dcdc_sel_2 ; [6] ; 1'b0; R/W ;;;;
;;;;;; reg_pad_xpd_dcdc_slp_pd ; [5] ; 1'b0; R/W ;;;;
;;;;;; reg_pad_xpd_dcdc_slp_pu ; [4] ; 1'b0; R/W ;;;;
;;;;;; reg_pad_xpd_dcdc_fuc_pd ; [3] ; 1'b0; R/W ;;;;
;;;;;; reg_pad_xpd_dcdc_fuc_pu ; [2] ; 1'b0; R/W ;;;;
;;;;;; reg_pad_xpd_dcdc_sel ; [1:0] ; 2'b0; R/W ;;;;
 0x00a4 ; RTC_REMAIN2; pclk ; reset_n ;;;; [31:0] ; 32'h0; RO ;;;;
 0x00a8 ; RTC_SLP_REJECT ; pclk ; reset_n ;;;; [31:12] ; 20'h0; RO ;;;;
;;;;;; reject_cause ; [11:8] ; 4'b0; R/W ;;;;
;;;;;;; [7:3] ; 6'h0; RO ;;;;
;;;; Not ;; reg_rtcclk_en ; [2] ; 1'h0 ; R/W ;;;;
;;;;;; reg_deep_slp_reject_en ; [1] ; 1'b0; R/W ;;;;
;;;;;; reg_light_slp_reject_en ; [0] ; 1'b0; R/W ;;;;
 0x00ac ; RTC_CPU_RAM_FORCE_PD ; pclk ; reset_n ;;;; [31:3] ; 29'h0; RO ;;;;
;;;;;; reg_cpu_ram_force_pd ; [2:0] ; 3'b0; R/W ;;;;
 0x00b0 ; RTC_FORCE_PD ; pclk ; reset_n ;;;; [31:7] ; 25'h0; RO ;;;;
;;;;;; reg_bg_force_pd ; [6] ; 1'b0; R/W ;;;;
;;;;;; reg_xtl_force_pd ; [5] ; 1'b0; R/W ;;;;
;;;;;; reg_pll_force_pd ; [4] ; 1'b0; R/W ;;;;
;;;;;; reg_bb_force_pd ; [3] ; 1'b0; R/W ;;;;
;;;;;;; [2] ; 1'b0; RO ;;;;
;;;;;; reg_soc_pad_force_pd ; [1] ; 1'b0; R/W ;;;;
;;;;;; reg_DRam1_force_pd ; [0] ; 1'b0; R/W ;;;;
 0x00b4 ; RTC_CPU_PERIOD_SEL ; pclk ; reset_n ;;;; [31:2] ; 30'h0; RO ;;;;
;;;;;; reg_rtc_cpuperiod_sel ; [1] ; 1'b0; R/W ;;;;
;;;;;; reg_rtc_cpusel_conf ; [0] ; 1'b0; R/W ;;;;
 0x00bc ; RTC_SDIO_ACT_DNUM ; pclk ; reset_n ;;;; [31:10] ; 22'h0; RO ;;;;
;;;;;; reg_sdio_act_dnum ; [9:0] ; 10'b0; R/W ;;;;
