/***************************************************************************
 *     Copyright (c) 1999-2012, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_pcie_rc_cfg_aer.h $
 * $brcm_Revision: Hydra_Software_Devel/1 $
 * $brcm_Date: 2/28/12 5:44p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Tue Feb 28 11:03:20 2012
 *                 MD5 Checksum         d41d8cd98f00b204e9800998ecf8427e
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7435/rdb/b0/bchp_pcie_rc_cfg_aer.h $
 * 
 * Hydra_Software_Devel/1   2/28/12 5:44p tdo
 * SW7435-40: Need 7435B0 public/central RDB (magnum) headers checked into
 * clearcase
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_RC_CFG_AER_H__
#define BCHP_PCIE_RC_CFG_AER_H__

/***************************************************************************
 *PCIE_RC_CFG_AER
 ***************************************************************************/
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP         0x00410100 /* adv_err_cap */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS       0x00410104 /* uc_err_status */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK      0x00410108 /* ucorr_err_mask */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR      0x0041010c /* ucorr_err_sevr */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS     0x00410110 /* corr_err_status */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK       0x00410114 /* corr_err_mask */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL 0x00410118 /* adv_err_cap_control */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG1         0x0041011c /* header_log1 */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG2         0x00410120 /* header_log2 */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG3         0x00410124 /* header_log3 */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG4         0x00410128 /* header_log4 */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND  0x0041012c /* root_error_command */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS   0x00410130 /* root_error_status */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID         0x00410134 /* root_err_id */

/***************************************************************************
 *ADV_ERR_CAP - adv_err_cap
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: ADV_ERR_CAP :: NEXT [31:20] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_NEXT_MASK                 0xfff00000
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_NEXT_SHIFT                20
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_NEXT_DEFAULT              0x00000180

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP :: VER [19:16] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_VER_MASK                  0x000f0000
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_VER_SHIFT                 16
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_VER_DEFAULT               0x00000001

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP :: ADV_ERR_CAP_ID [15:00] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_ADV_ERR_CAP_ID_MASK       0x0000ffff
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_ADV_ERR_CAP_ID_SHIFT      0
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_ADV_ERR_CAP_ID_DEFAULT    0x00000001

/***************************************************************************
 *UC_ERR_STATUS - uc_err_status
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: RESERVED2 [31:21] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_RESERVED2_MASK          0xffe00000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_RESERVED2_SHIFT         21

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: URES [20:20] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_URES_MASK               0x00100000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_URES_SHIFT              20
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_URES_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: ECRCS [19:19] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_ECRCS_MASK              0x00080000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_ECRCS_SHIFT             19
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_ECRCS_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: MTLPS [18:18] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_MTLPS_MASK              0x00040000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_MTLPS_SHIFT             18
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_MTLPS_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: ROS [17:17] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_ROS_MASK                0x00020000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_ROS_SHIFT               17
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_ROS_DEFAULT             0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: UCS [16:16] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_UCS_MASK                0x00010000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_UCS_SHIFT               16
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_UCS_DEFAULT             0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: CAS [15:15] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_CAS_MASK                0x00008000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_CAS_SHIFT               15
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_CAS_DEFAULT             0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: CTS [14:14] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_CTS_MASK                0x00004000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_CTS_SHIFT               14
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_CTS_DEFAULT             0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: FCPES [13:13] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_FCPES_MASK              0x00002000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_FCPES_SHIFT             13
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_FCPES_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: PTLPS [12:12] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_PTLPS_MASK              0x00001000
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_PTLPS_SHIFT             12
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_PTLPS_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: RESERVED1 [11:05] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_RESERVED1_MASK          0x00000fe0
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_RESERVED1_SHIFT         5

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: DLPES [04:04] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_DLPES_MASK              0x00000010
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_DLPES_SHIFT             4
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_DLPES_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UC_ERR_STATUS :: RESERVED0 [03:00] */
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_RESERVED0_MASK          0x0000000f
#define BCHP_PCIE_RC_CFG_AER_UC_ERR_STATUS_RESERVED0_SHIFT         0

/***************************************************************************
 *UCORR_ERR_MASK - ucorr_err_mask
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: RESERVED2 [31:21] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_RESERVED2_MASK         0xffe00000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_RESERVED2_SHIFT        21

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: UREM [20:20] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_UREM_MASK              0x00100000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_UREM_SHIFT             20
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_UREM_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: ECRCEM [19:19] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_ECRCEM_MASK            0x00080000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_ECRCEM_SHIFT           19
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_ECRCEM_DEFAULT         0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: MTLPM [18:18] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_MTLPM_MASK             0x00040000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_MTLPM_SHIFT            18
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_MTLPM_DEFAULT          0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: ROM [17:17] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_ROM_MASK               0x00020000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_ROM_SHIFT              17
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_ROM_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: UCM [16:16] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_UCM_MASK               0x00010000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_UCM_SHIFT              16
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_UCM_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: CAM [15:15] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_CAM_MASK               0x00008000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_CAM_SHIFT              15
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_CAM_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: CTM [14:14] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_CTM_MASK               0x00004000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_CTM_SHIFT              14
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_CTM_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: FCPEM [13:13] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_FCPEM_MASK             0x00002000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_FCPEM_SHIFT            13
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_FCPEM_DEFAULT          0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: PTLPM [12:12] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_PTLPM_MASK             0x00001000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_PTLPM_SHIFT            12
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_PTLPM_DEFAULT          0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: RESERVED1 [11:06] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_RESERVED1_MASK         0x00000fc0
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_RESERVED1_SHIFT        6

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: SDEM [05:05] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_SDEM_MASK              0x00000020
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_SDEM_SHIFT             5
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_SDEM_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: DLPEM [04:04] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_DLPEM_MASK             0x00000010
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_DLPEM_SHIFT            4
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_DLPEM_DEFAULT          0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_MASK :: RESERVED0 [03:00] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_RESERVED0_MASK         0x0000000f
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_MASK_RESERVED0_SHIFT        0

/***************************************************************************
 *UCORR_ERR_SEVR - ucorr_err_sevr
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: RESERVED2 [31:21] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_RESERVED2_MASK         0xffe00000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_RESERVED2_SHIFT        21

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: URES [20:20] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_URES_MASK              0x00100000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_URES_SHIFT             20
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_URES_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: ECRCES [19:19] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_ECRCES_MASK            0x00080000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_ECRCES_SHIFT           19
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_ECRCES_DEFAULT         0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: MTLPS [18:18] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_MTLPS_MASK             0x00040000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_MTLPS_SHIFT            18
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_MTLPS_DEFAULT          0x00000001

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: ROS [17:17] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_ROS_MASK               0x00020000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_ROS_SHIFT              17
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_ROS_DEFAULT            0x00000001

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: UCS [16:16] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_UCS_MASK               0x00010000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_UCS_SHIFT              16
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_UCS_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: CAS [15:15] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_CAS_MASK               0x00008000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_CAS_SHIFT              15
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_CAS_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: CTS [14:14] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_CTS_MASK               0x00004000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_CTS_SHIFT              14
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_CTS_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: FCPES [13:13] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_FCPES_MASK             0x00002000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_FCPES_SHIFT            13
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_FCPES_DEFAULT          0x00000001

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: PTLPS [12:12] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_PTLPS_MASK             0x00001000
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_PTLPS_SHIFT            12
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_PTLPS_DEFAULT          0x00000000

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: RESERVED1 [11:06] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_RESERVED1_MASK         0x00000fc0
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_RESERVED1_SHIFT        6

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: SDES [05:05] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_SDES_MASK              0x00000020
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_SDES_SHIFT             5
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_SDES_DEFAULT           0x00000001

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: DLPES [04:04] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_DLPES_MASK             0x00000010
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_DLPES_SHIFT            4
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_DLPES_DEFAULT          0x00000001

/* PCIE_RC_CFG_AER :: UCORR_ERR_SEVR :: RESERVED0 [03:00] */
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_RESERVED0_MASK         0x0000000f
#define BCHP_PCIE_RC_CFG_AER_UCORR_ERR_SEVR_RESERVED0_SHIFT        0

/***************************************************************************
 *CORR_ERR_STATUS - corr_err_status
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: RESERVED2 [31:14] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RESERVED2_MASK        0xffffc000
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RESERVED2_SHIFT       14

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: ADVSRY_ERR_STATUS [13:13] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_ADVSRY_ERR_STATUS_MASK 0x00002000
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_ADVSRY_ERR_STATUS_SHIFT 13
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_ADVSRY_ERR_STATUS_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: RPLAY_TMR_TO_STATUS [12:12] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RPLAY_TMR_TO_STATUS_MASK 0x00001000
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RPLAY_TMR_TO_STATUS_SHIFT 12
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RPLAY_TMR_TO_STATUS_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: RESERVED1 [11:09] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RESERVED1_MASK        0x00000e00
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RESERVED1_SHIFT       9

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: RPLAY_NUM_RO_STATUS [08:08] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RPLAY_NUM_RO_STATUS_MASK 0x00000100
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RPLAY_NUM_RO_STATUS_SHIFT 8
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RPLAY_NUM_RO_STATUS_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: BAD_DLLP_STATUS [07:07] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_BAD_DLLP_STATUS_MASK  0x00000080
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_BAD_DLLP_STATUS_SHIFT 7
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_BAD_DLLP_STATUS_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: BAD_TLP_STATUS [06:06] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_BAD_TLP_STATUS_MASK   0x00000040
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_BAD_TLP_STATUS_SHIFT  6
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_BAD_TLP_STATUS_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: RESERVED0 [05:01] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RESERVED0_MASK        0x0000003e
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RESERVED0_SHIFT       1

/* PCIE_RC_CFG_AER :: CORR_ERR_STATUS :: RX_ERR_STATUS [00:00] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RX_ERR_STATUS_MASK    0x00000001
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RX_ERR_STATUS_SHIFT   0
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_STATUS_RX_ERR_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *CORR_ERR_MASK - corr_err_mask
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: RESERVED2 [31:14] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RESERVED2_MASK          0xffffc000
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RESERVED2_SHIFT         14

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: ANFM [13:13] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_ANFM_MASK               0x00002000
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_ANFM_SHIFT              13
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_ANFM_DEFAULT            0x00000001

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: RTTS [12:12] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RTTS_MASK               0x00001000
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RTTS_SHIFT              12
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RTTS_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: RESERVED1 [11:09] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RESERVED1_MASK          0x00000e00
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RESERVED1_SHIFT         9

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: RNRS [08:08] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RNRS_MASK               0x00000100
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RNRS_SHIFT              8
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RNRS_DEFAULT            0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: BDLLPS [07:07] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_BDLLPS_MASK             0x00000080
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_BDLLPS_SHIFT            7
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_BDLLPS_DEFAULT          0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: BTLPS [06:06] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_BTLPS_MASK              0x00000040
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_BTLPS_SHIFT             6
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_BTLPS_DEFAULT           0x00000000

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: RESERVED0 [05:01] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RESERVED0_MASK          0x0000003e
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RESERVED0_SHIFT         1

/* PCIE_RC_CFG_AER :: CORR_ERR_MASK :: RES [00:00] */
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RES_MASK                0x00000001
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RES_SHIFT               0
#define BCHP_PCIE_RC_CFG_AER_CORR_ERR_MASK_RES_DEFAULT             0x00000000

/***************************************************************************
 *ADV_ERR_CAP_CONTROL - adv_err_cap_control
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: ADV_ERR_CAP_CONTROL :: RESERVED0 [31:09] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_RESERVED0_MASK    0xfffffe00
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_RESERVED0_SHIFT   9

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP_CONTROL :: ECRCEN [08:08] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCEN_MASK       0x00000100
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCEN_SHIFT      8
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCEN_DEFAULT    0x00000000

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP_CONTROL :: ECRCCAP [07:07] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCCAP_MASK      0x00000080
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCCAP_SHIFT     7
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCCAP_DEFAULT   0x00000000

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP_CONTROL :: ECRCGEN [06:06] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCGEN_MASK      0x00000040
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCGEN_SHIFT     6
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCGEN_DEFAULT   0x00000000

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP_CONTROL :: ECRCGCAP [05:05] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCGCAP_MASK     0x00000020
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCGCAP_SHIFT    5
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_ECRCGCAP_DEFAULT  0x00000000

/* PCIE_RC_CFG_AER :: ADV_ERR_CAP_CONTROL :: FIRST_UERR_PTR [04:00] */
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_FIRST_UERR_PTR_MASK 0x0000001f
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_FIRST_UERR_PTR_SHIFT 0
#define BCHP_PCIE_RC_CFG_AER_ADV_ERR_CAP_CONTROL_FIRST_UERR_PTR_DEFAULT 0x00000000

/***************************************************************************
 *HEADER_LOG1 - header_log1
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: HEADER_LOG1 :: HEADER_LOG1 [31:00] */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG1_HEADER_LOG1_MASK          0xffffffff
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG1_HEADER_LOG1_SHIFT         0
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG1_HEADER_LOG1_DEFAULT       0x00000000

/***************************************************************************
 *HEADER_LOG2 - header_log2
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: HEADER_LOG2 :: HEADER_LOG2 [31:00] */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG2_HEADER_LOG2_MASK          0xffffffff
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG2_HEADER_LOG2_SHIFT         0
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG2_HEADER_LOG2_DEFAULT       0x00000000

/***************************************************************************
 *HEADER_LOG3 - header_log3
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: HEADER_LOG3 :: HEADER_LOG3 [31:00] */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG3_HEADER_LOG3_MASK          0xffffffff
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG3_HEADER_LOG3_SHIFT         0
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG3_HEADER_LOG3_DEFAULT       0x00000000

/***************************************************************************
 *HEADER_LOG4 - header_log4
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: HEADER_LOG4 :: HEADER_LOG4 [31:00] */
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG4_HEADER_LOG4_MASK          0xffffffff
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG4_HEADER_LOG4_SHIFT         0
#define BCHP_PCIE_RC_CFG_AER_HEADER_LOG4_HEADER_LOG4_DEFAULT       0x00000000

/***************************************************************************
 *ROOT_ERROR_COMMAND - root_error_command
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: ROOT_ERROR_COMMAND :: RESERVED0 [31:03] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RESERVED0_MASK     0xfffffff8
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RESERVED0_SHIFT    3

/* PCIE_RC_CFG_AER :: ROOT_ERROR_COMMAND :: RC_FATAL_INT_EN [02:02] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_FATAL_INT_EN_MASK 0x00000004
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_FATAL_INT_EN_SHIFT 2
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_FATAL_INT_EN_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_COMMAND :: RC_NONFATAL_INT_EN [01:01] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_NONFATAL_INT_EN_MASK 0x00000002
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_NONFATAL_INT_EN_SHIFT 1
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_NONFATAL_INT_EN_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_COMMAND :: RC_CORR_INT_EN [00:00] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_CORR_INT_EN_MASK 0x00000001
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_CORR_INT_EN_SHIFT 0
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_COMMAND_RC_CORR_INT_EN_DEFAULT 0x00000000

/***************************************************************************
 *ROOT_ERROR_STATUS - root_error_status
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_ERR_MSG_NUM [31:27] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_ERR_MSG_NUM_MASK 0xf8000000
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_ERR_MSG_NUM_SHIFT 27
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_ERR_MSG_NUM_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RESERVED0 [26:07] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RESERVED0_MASK      0x07ffff80
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RESERVED0_SHIFT     7

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_FATAL_ERR [06:06] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FATAL_ERR_MASK   0x00000040
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FATAL_ERR_SHIFT  6
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FATAL_ERR_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_NONFATAL_ERR [05:05] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_NONFATAL_ERR_MASK 0x00000020
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_NONFATAL_ERR_SHIFT 5
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_NONFATAL_ERR_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_FIRST_UNCOR_FATAL [04:04] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FIRST_UNCOR_FATAL_MASK 0x00000010
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FIRST_UNCOR_FATAL_SHIFT 4
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FIRST_UNCOR_FATAL_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_MULTI_FATAL_NONFATAL [03:03] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_MULTI_FATAL_NONFATAL_MASK 0x00000008
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_MULTI_FATAL_NONFATAL_SHIFT 3
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_MULTI_FATAL_NONFATAL_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_FATAL_NONFATAL [02:02] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FATAL_NONFATAL_MASK 0x00000004
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FATAL_NONFATAL_SHIFT 2
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_FATAL_NONFATAL_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_MULTI_CORR [01:01] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_MULTI_CORR_MASK  0x00000002
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_MULTI_CORR_SHIFT 1
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_MULTI_CORR_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERROR_STATUS :: RC_CORR_ERR [00:00] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_CORR_ERR_MASK    0x00000001
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_CORR_ERR_SHIFT   0
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERROR_STATUS_RC_CORR_ERR_DEFAULT 0x00000000

/***************************************************************************
 *ROOT_ERR_ID - root_err_id
 ***************************************************************************/
/* PCIE_RC_CFG_AER :: ROOT_ERR_ID :: RC_FATAL_NONFATAL_ID [31:16] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID_RC_FATAL_NONFATAL_ID_MASK 0xffff0000
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID_RC_FATAL_NONFATAL_ID_SHIFT 16
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID_RC_FATAL_NONFATAL_ID_DEFAULT 0x00000000

/* PCIE_RC_CFG_AER :: ROOT_ERR_ID :: RC_CORR_ID [15:00] */
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID_RC_CORR_ID_MASK           0x0000ffff
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID_RC_CORR_ID_SHIFT          0
#define BCHP_PCIE_RC_CFG_AER_ROOT_ERR_ID_RC_CORR_ID_DEFAULT        0x00000000

#endif /* #ifndef BCHP_PCIE_RC_CFG_AER_H__ */

/* End of File */
