Fitter report for Cyclone5_UNAMIGAPLUS_AGA
Mon Sep 21 11:36:27 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Sep 21 11:36:27 2020       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; Cyclone5_UNAMIGAPLUS_AGA                    ;
; Top-level Entity Name           ; Cyclone5_MIST_AGA_top                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA2F23I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 8,447 / 9,430 ( 90 % )                      ;
; Total registers                 ; 10794                                       ;
; Total pins                      ; 102 / 224 ( 46 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 292,312 / 1,802,240 ( 16 % )                ;
; Total RAM Blocks                ; 44 / 176 ( 25 % )                           ;
; Total DSP Blocks                ; 10 / 25 ( 40 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23I7         ;                                       ;
; Use smart compilation                                                      ; On                  ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                 ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Placement Effort Multiplier                                                ; 4.0                 ; 1.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS        ;                                       ;
; Perform Register Duplication for Performance                               ; On                  ; Off                                   ;
; Fitter Effort                                                              ; Fast Fit            ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.5%      ;
;     Processor 3            ;  12.3%      ;
;     Processor 4            ;  11.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                               ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll3_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[1]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[1]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[2]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[2]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[3]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[3]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[4]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[4]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[5]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[5]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[6]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[6]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[7]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[7]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[8]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[8]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[9]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[9]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[10]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[10]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[11]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[11]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[12]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[12]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[13]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[13]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[14]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[14]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[15]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[15]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[1]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[1]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[2]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[2]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[3]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[3]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[4]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[4]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[5]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[5]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[6]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[6]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[7]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[7]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[8]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[8]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[9]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[9]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[10]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[10]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[11]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[11]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[12]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[12]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[13]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[13]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[14]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[14]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[15]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[15]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|S_state[0]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|S_state[0]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[7]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[7]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|FAsign                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|FAsign~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|Flags[2]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|Flags[2]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|Flags[4]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|Flags[4]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_bset                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_bset~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_d32                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_d32~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_ins                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_ins~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[2]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[7]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[7]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[11]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[11]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[13]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[13]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[15]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[15]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[16]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[16]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[20]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[20]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[23]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[23]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[24]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[24]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[31]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[31]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[41]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[41]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[50]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[50]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[54]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[54]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[59]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[59]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[5]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[5]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[14]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[14]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[17]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[17]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[21]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[21]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[22]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[22]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[25]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[25]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[26]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[26]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[30]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[30]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|result_div[32]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|result_div[32]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[7]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[7]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[8]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[8]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[9]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[9]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[20]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[20]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[21]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[21]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[24]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[24]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[30]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[30]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[31]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[31]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[5]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[15]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[15]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[16]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[16]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[26]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[26]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[29]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[29]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[1]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[4]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[4]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[4]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[6]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[9]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[9]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[10]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[10]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[11]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[11]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[1]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[2]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[5]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[5]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[6]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[6]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[8]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[8]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[10]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[10]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[11]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[11]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[14]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[14]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[18]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[18]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[19]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[19]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[22]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[22]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[24]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[24]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[28]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[28]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[30]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[30]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[31]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[31]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[7]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[7]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[8]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[8]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[10]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[10]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[11]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[11]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[12]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[12]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[16]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[16]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[19]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[19]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[20]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[20]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[25]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[25]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[28]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[28]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[29]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[29]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[30]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[30]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[4]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[4]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[5]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[5]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[6]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[6]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[7]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[7]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[8]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[8]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[9]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[9]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[10]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[10]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[12]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[12]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[16]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[16]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[32]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[32]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[53]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[53]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[54]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[54]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[55]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[55]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[67]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[67]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[71]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[71]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[15]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[15]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[11]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[11]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[15]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[15]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[2]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[5]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[5]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[9]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[9]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[13]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[13]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[20]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[20]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[27]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[27]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.dbcc1                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.dbcc1~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div_end1                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div_end1~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.int1                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.int1~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_1                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_1~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_2                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_2~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movem2                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movem2~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movep5                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movep5~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.mul_end1                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.mul_end1~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.rte1                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.rte1~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.rte2                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.rte2~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_2                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_2~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_3                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_3~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_4                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_4~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.trap0                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.trap0~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.trap1                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.trap1~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|nextpass                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|nextpass~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[3]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[3]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[5]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[5]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[6]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[6]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[7]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[7]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[8]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[8]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[9]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[9]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[10]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[10]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[13]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[13]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[14]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[14]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|preSVmode                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|preSVmode~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[1]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[1]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[5]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[5]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[6]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[6]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[47]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[47]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[51]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[51]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[55]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[55]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[69]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[69]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[12]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[12]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[14]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[14]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[12]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[12]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[20]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[20]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_interrupt                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_interrupt~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; TG68K:tg68k|autoconfig_out[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|autoconfig_out[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; amiga_clk:amiga_clk|e_cnt[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; amiga_clk:amiga_clk|e_cnt[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; amiga_clk:amiga_clk|e_cnt[2]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; amiga_clk:amiga_clk|e_cnt[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; amiga_clk:amiga_clk|e_cnt[3]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; amiga_clk:amiga_clk|e_cnt[3]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[8]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[8]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[0]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[2]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[2]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_oversample_cnt[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_oversample_cnt[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[2]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[2]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[5]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[5]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[0]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[0]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[3]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[3]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[6]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[6]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[8]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[8]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[11]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[11]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[13]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[15]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[15]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[0]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[2]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[2]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_timer[6]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_timer[6]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[2]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[2]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[6]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[6]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[7]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[7]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[13]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|d_ack                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|d_ack~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|i_ack                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|i_ack~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_r                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_r~DUPLICATE                                               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[3]~DUPLICATE                                               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[5]~DUPLICATE                                               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[21]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[21]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[27]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[27]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[29]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[29]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[1]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[1]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[6]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[6]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[7]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[7]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[14]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[14]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[16]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[16]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[18]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[18]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[19]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[19]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[26]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[26]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[30]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[30]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[2]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[2]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[5]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[5]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[8]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[8]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[9]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[9]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[11]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[11]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[13]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[13]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[20]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[20]~DUPLICATE               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[23]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[23]~DUPLICATE               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[26]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[26]~DUPLICATE               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_opc_alu_o[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_opc_alu_o[0]~DUPLICATE                  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_opc_alu_o[2]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_opc_alu_o[2]~DUPLICATE                  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_opc_alu_secondary_o[1]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_opc_alu_secondary_o[1]~DUPLICATE        ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_rfd_adr_o[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_rfd_adr_o[1]~DUPLICATE                  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_rfd_adr_o[4]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_rfd_adr_o[4]~DUPLICATE                  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[11]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[11]~DUPLICATE                     ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[13]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[13]~DUPLICATE                     ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[14]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[14]~DUPLICATE                     ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_except_align_o                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_except_align_o~DUPLICATE                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_lsu_adr_o[4]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_lsu_adr_o[4]~DUPLICATE                         ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_op_lsu_load_o                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_op_lsu_load_o~DUPLICATE                        ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_rfd_adr_o[4]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_rfd_adr_o[4]~DUPLICATE                         ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|pc_ctrl_o[2]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|pc_ctrl_o[2]~DUPLICATE                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rfd_adr_o[4]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rfd_adr_o[4]~DUPLICATE                           ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[28]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[28]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[31]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[31]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_exception_taken_o                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_exception_taken_o~DUPLICATE                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetching_mispredicted_branch                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetching_mispredicted_branch~DUPLICATE                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[2]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[4]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[7]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[7]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[9]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[9]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[10]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[10]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[11]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[13]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[14]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[18]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[18]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[19]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[19]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[22]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[22]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[23]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[23]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_req                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_req~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.INVALIDATE ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.INVALIDATE~DUPLICATE ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.READ       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.READ~DUPLICATE       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[0]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[14]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[22]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[22]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[23]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[23]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[28]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[28]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[3]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[3]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[6]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[6]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[7]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[7]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[8]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[8]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[9]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[9]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[13]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[13]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[14]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[14]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[18]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[18]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[19]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[19]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[20]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[20]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[23]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[23]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[1]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[3]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[3]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_req_o                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_req_o~DUPLICATE                                                  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|rf_result[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|rf_result[1]~DUPLICATE                                          ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|rf_result[8]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|rf_result[8]~DUPLICATE                                          ;                  ;                       ;
; i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|i2s:i2s|bit_cnt[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|i2s:i2s|bit_cnt[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprdmastate                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprdmastate~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|amber:AMBER1|_hsync_out                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|_hsync_out~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[1]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[10]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[10]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[12]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[12]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[19]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[19]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[20]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[20]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_rd[3]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_rd[3]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_rd[4]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_rd[4]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_rd[7]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_rd[7]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_rd[8]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_rd[8]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_wr[3]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_wr[3]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_wr[6]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_wr[6]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[3]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[3]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[8]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[8]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[15]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[15]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[16]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[16]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[22]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[22]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|kstate.000                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|kstate.000~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|pclkc                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|pclkc~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[3]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[3]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[5]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[5]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[6]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[6]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[7]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[7]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|numlock                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|numlock~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|upstroke                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|upstroke~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|psend[6]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|psend[6]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|scroller[25]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|scroller[25]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|scroller[52]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|scroller[52]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|sh_scroller[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|sh_scroller[2]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|sh_scroller[5]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|sh_scroller[5]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[57]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[57]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|sh_scroller[6]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|sh_scroller[6]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[22]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[22]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[23]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[23]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[34]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[34]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[41]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[41]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|sh_scroller[3]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|sh_scroller[3]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|sh_scroller[6]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|sh_scroller[6]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[2]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[2]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[11]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[11]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[34]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[34]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[52]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[52]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|sh_scroller[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|sh_scroller[0]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[25]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[25]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[37]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[37]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[41]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[41]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|sh_scroller[6]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|sh_scroller[6]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|sh_scroller[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|sh_scroller[0]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|sh_scroller[6]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|sh_scroller[6]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[34]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[34]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[37]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[37]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|sh_scroller[5]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|sh_scroller[5]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[2]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[2]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[39]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[39]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[52]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[52]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|sh_scroller[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|sh_scroller[2]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf2h_del[4]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf2h_del[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf2h_del[5]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf2h_del[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf2h_del[6]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf2h_del[6]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[4]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[4]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|window_ena                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|window_ena~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|drv_cnt[0]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|drv_cnt[0]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|drv_cnt[1]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|drv_cnt[1]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|drv_cnt[2]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|drv_cnt[2]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|minimig_m68k_bridge:CPU1|halt                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|minimig_m68k_bridge:CPU1|halt~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|minimig_m68k_bridge:CPU1|l_lds                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|minimig_m68k_bridge:CPU1|l_lds~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_ACTIVE                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_ACTIVE~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_INT                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_INT~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|motor_on[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|motor_on[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|motor_on[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|motor_on[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rpm_pulse_cnt[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rpm_pulse_cnt[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[4]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[4]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[5]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[5]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[9]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[9]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[12]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[12]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[13]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[13]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data_cnt[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data_cnt[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[1]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[1]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[4]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[4]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[6]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[6]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[8]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[8]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[10]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[10]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[12]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[12]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[6]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[7]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[7]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[3]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[11]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[11]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[15]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[15]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|userio:USERIO1|_djoy1[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|_djoy1[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|userio:USERIO1|_djoy1[2]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|_djoy1[2]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|userio:USERIO1|autofire_cnt[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|autofire_cnt[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[5]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|verbeam[5]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|verbeam[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|intellimouse                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|intellimouse~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[4]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[8]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[8]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[8]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[8]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mstate.011                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mstate.011~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[6]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[6]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[11]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[11]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[12]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[12]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[14]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[14]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[15]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[15]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[17]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[17]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[20]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[20]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|state.ST_WAIT                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|state.ST_WAIT~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; sdram_ctrl:sdram|burst_addr[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|burst_addr[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|burst_addr[2]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|burst_addr[2]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|chip48_3[2]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|chip48_3[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|cpu_ack                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|cpu_ack~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[0]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[4]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[4]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.000                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.000~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_FILL                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_FILL~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_IDLE                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_IDLE~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|host_cache_addr[7]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|host_cache_addr[7]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; sdram_ctrl:sdram|initstate[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|initstate[1]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|initstate[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|initstate[3]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[3]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|sdram_state[0]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|sdram_state[0]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sdram_ctrl:sdram|sdram_state[1]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|sdram_state[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                               ;
+--------------+-----------------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity        ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+-----------------------+--------------+------------+---------------+----------------+
; Location     ;                       ;              ; AUDIO_L    ; PIN_E7        ; QSF Assignment ;
; Location     ;                       ;              ; AUDIO_R    ; PIN_D6        ; QSF Assignment ;
; I/O Standard ; Cyclone5_MIST_AGA_top ;              ; AUDIO_L    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Cyclone5_MIST_AGA_top ;              ; AUDIO_R    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+-----------------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 22829 ) ; 0.00 % ( 0 / 22829 )       ; 0.00 % ( 0 / 22829 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 22829 ) ; 0.00 % ( 0 / 22829 )       ; 0.00 % ( 0 / 22829 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22810 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/out/Cyclone5_UNAMIGAPLUS_AGA.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,447 / 9,430         ; 90 %  ;
; ALMs needed [=A-B+C]                                        ; 8,447                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,431 / 9,430         ; 100 % ;
;         [a] ALMs used for LUT logic and registers           ; 2,681                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,626                 ;       ;
;         [c] ALMs used for registers                         ; 2,124                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,159 / 9,430         ; 12 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 175 / 9,430           ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ;       ;
;         [c] Due to LAB input limits                         ; 170                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 943 / 943             ; 100 % ;
;     -- Logic LABs                                           ; 943                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 11,792                ;       ;
;     -- 7 input functions                                    ; 242                   ;       ;
;     -- 6 input functions                                    ; 2,030                 ;       ;
;     -- 5 input functions                                    ; 3,470                 ;       ;
;     -- 4 input functions                                    ; 1,787                 ;       ;
;     -- <=3 input functions                                  ; 4,263                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,471                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 10,794                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 9,608 / 18,860        ; 51 %  ;
;         -- Secondary logic registers                        ; 1,186 / 18,860        ; 6 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 10,368                ;       ;
;         -- Routing optimization registers                   ; 426                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 102 / 224             ; 46 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 44 / 176              ; 25 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 292,312 / 1,802,240   ; 16 %  ;
; Total block memory implementation bits                      ; 450,560 / 1,802,240   ; 25 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 25               ; 40 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 26.2% / 25.8% / 27.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 57.5% / 56.4% / 60.8% ;       ;
; Maximum fan-out                                             ; 7400                  ;       ;
; Highest non-global fan-out                                  ; 1119                  ;       ;
; Total fan-out                                               ; 92227                 ;       ;
; Average fan-out                                             ; 3.50                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8447 / 9430 ( 90 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 8447                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9430 / 9430 ( 100 % ) ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 2681                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4626                  ; 0                              ;
;         [c] ALMs used for registers                         ; 2124                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1159 / 9430 ( 12 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 175 / 9430 ( 2 % )    ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 170                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 943 / 943 ( 100 % )   ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 943                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 11792                 ; 0                              ;
;     -- 7 input functions                                    ; 242                   ; 0                              ;
;     -- 6 input functions                                    ; 2030                  ; 0                              ;
;     -- 5 input functions                                    ; 3470                  ; 0                              ;
;     -- 4 input functions                                    ; 1787                  ; 0                              ;
;     -- <=3 input functions                                  ; 4263                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3471                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 9608 / 18860 ( 51 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1186 / 18860 ( 6 % )  ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 10368                 ; 0                              ;
;         -- Routing optimization registers                   ; 426                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 98                    ; 4                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 292312                ; 0                              ;
; Total block memory implementation bits                      ; 450560                ; 0                              ;
; M10K block                                                  ; 44 / 176 ( 25 % )     ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 10 / 25 ( 40 % )      ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 4 / 104 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 4 / 36 ( 11 % )                ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 10759                 ; 0                              ;
;     -- Registered Input Connections                         ; 10682                 ; 0                              ;
;     -- Output Connections                                   ; 20                    ; 10739                          ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 93100                 ; 10819                          ;
;     -- Registered Connections                               ; 40040                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 40                    ; 10739                          ;
;     -- hard_block:auto_generated_inst                       ; 10739                 ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 19                    ; 2                              ;
;     -- Output Ports                                         ; 63                    ; 8                              ;
;     -- Bidir Ports                                          ; 20                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; BTN[0]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN[1]   ; V18   ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SD_MISO  ; L22   ; 5B       ; 54           ; 19           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; UART_RXD ; C6    ; 8A       ; 12           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; joy1[0]  ; D13   ; 7A       ; 36           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy1[1]  ; B13   ; 7A       ; 42           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy1[2]  ; A15   ; 7A       ; 46           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy1[3]  ; B15   ; 7A       ; 43           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy1[4]  ; B12   ; 7A       ; 36           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy1[5]  ; C11   ; 7A       ; 32           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy1[6]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[0]  ; A7    ; 8A       ; 12           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[1]  ; A9    ; 8A       ; 18           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[2]  ; B10   ; 8A       ; 16           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[3]  ; G10   ; 8A       ; 22           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[4]  ; B5    ; 8A       ; 16           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[5]  ; B6    ; 8A       ; 14           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; joy2[6]  ; E9    ; 8A       ; 10           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; BUZZER      ; C16   ; 7A       ; 52           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]      ; D17   ; 7A       ; 50           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]      ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]      ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LRCLK       ; M21   ; 5B       ; 54           ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MCLK        ; N20   ; 5B       ; 54           ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SCLK        ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIN        ; P16   ; 5A       ; 54           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; T9    ; 3B       ; 19           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; U7    ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; V9    ; 3B       ; 16           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK      ; M22   ; 5B       ; 54           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CS       ; L17   ; 5B       ; 54           ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_MOSI     ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TXD    ; D9    ; 8A       ; 10           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK   ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; G1    ; 2A       ; 0            ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLOCK   ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; D3    ; 2A       ; 0            ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; G2    ; 2A       ; 0            ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; F7    ; 8A       ; 8            ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; G6    ; 8A       ; 8            ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; H6    ; 8A       ; 8            ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; E2    ; 2A       ; 0            ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------+
; PS2_CLK      ; N16   ; 5B       ; 54           ; 18           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|WideOr2~0 (inverted)            ;
; PS2_DAT      ; M16   ; 5B       ; 54           ; 18           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|psend[0] (inverted)             ;
; PS2_MCLK     ; K22   ; 5B       ; 54           ; 21           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mstate.001                    ;
; PS2_MDAT     ; K21   ; 5B       ; 54           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[0]~DUPLICATE (inverted) ;
; SDRAM_DQ[0]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[10] ; U11   ; 3B       ; 24           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[11] ; R10   ; 3B       ; 25           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[12] ; R11   ; 3B       ; 25           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[13] ; U12   ; 3B       ; 24           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[14] ; R12   ; 3B       ; 24           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[15] ; P12   ; 3B       ; 24           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[1]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[2]  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[3]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[4]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[5]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[6]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[7]  ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[8]  ; U10   ; 3B       ; 19           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
; SDRAM_DQ[9]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 15 / 16 ( 94 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 7 / 48 ( 15 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 9 / 48 ( 19 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 16 / 32 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; LED[1]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; joy2[0]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 262        ; 8A       ; joy2[1]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 216        ; 7A       ; joy1[2]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; VGA_B[5]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; SDRAM_nCAS             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; SDRAM_DQ[7]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; SDRAM_DQ[5]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; SDRAM_DQ[2]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; SDRAM_DQ[0]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; SDRAM_nCS              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; SDRAM_nRAS             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; SDRAM_DQML             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; SDRAM_DQ[6]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; SDRAM_DQ[3]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; SDRAM_CLK              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; BTN[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AB14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; joy2[4]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B6       ; 268        ; 8A       ; joy2[5]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B7       ; 270        ; 8A       ; LED[2]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; joy2[2]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 240        ; 7A       ; joy1[4]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B13      ; 228        ; 7A       ; joy1[1]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; joy1[3]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; VGA_R[3]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; VGA_R[4]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; UART_RXD               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; joy1[5]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 206        ; 7A       ; BUZZER                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; VGA_G[0]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; UART_TXD               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 239        ; 7A       ; joy1[0]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; LED[0]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; VGA_R[5]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; joy2[6]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; joy1[6]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; E13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; VGA_HS                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; VGA_B[0]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; VGA_G[1]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; VGA_R[1]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_R[0]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; joy2[3]                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; VGA_R[2]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_VS                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 178        ; 5B       ; SD_MOSI                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 183        ; 5B       ; PS2_MDAT               ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; K22      ; 185        ; 5B       ; PS2_MCLK               ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; L1       ; 21         ; 2A       ; VGA_B[1]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; VGA_G[2]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L9       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; SD_CS                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; SD_MISO                ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; PS2_DAT                ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M21      ; 181        ; 5B       ; LRCLK                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; SD_CLK                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; VGA_B[2]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; VGA_G[3]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; SDRAM_A[3]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; SDRAM_A[2]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; PS2_CLK                ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N20      ; 171        ; 5B       ; MCLK                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P7       ; 73         ; 3A       ; SDRAM_A[1]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; SDRAM_A[0]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; SDRAM_BA[1]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; SDRAM_DQ[15]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; SDIN                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; VGA_R[7]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R6       ; 58         ; 3A       ; SDRAM_A[10]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R10      ; 99         ; 3B       ; SDRAM_DQ[11]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; SDRAM_DQ[12]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; SDRAM_DQ[14]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 160        ; 5A       ; VGA_G[6]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; SDRAM_BA[0]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; SDRAM_A[8]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; SDRAM_A[11]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; SDRAM_DQ[9]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 156        ; 5A       ; VGA_R[6]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 25         ; 2A       ; VGA_B[3]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; VGA_G[4]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; SDRAM_A[4]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; SDRAM_A[5]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; SDRAM_A[7]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; SDRAM_DQ[8]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; SDRAM_DQ[10]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; SDRAM_DQ[13]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U21      ; 151        ; 4A       ; VGA_G[7]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; VGA_B[7]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; SDRAM_A[6]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; SDRAM_CKE              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; SDRAM_DQMH             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; BTN[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V20      ; 131        ; 4A       ; VGA_B[6]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; VGA_G[5]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; SDRAM_A[9]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; SDRAM_nWE              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W22      ; 140        ; 4A       ; VGA_BLANK              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; VGA_B[4]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; SDRAM_A[12]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; SDRAM_DQ[4]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; SDRAM_DQ[1]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; VGA_CLOCK              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; VGA_HS       ; Missing drive strength and slew rate ;
; VGA_VS       ; Missing drive strength and slew rate ;
; VGA_R[0]     ; Missing drive strength and slew rate ;
; VGA_R[1]     ; Missing drive strength and slew rate ;
; VGA_R[2]     ; Missing drive strength and slew rate ;
; VGA_R[3]     ; Missing drive strength and slew rate ;
; VGA_R[4]     ; Missing drive strength and slew rate ;
; VGA_R[5]     ; Missing drive strength and slew rate ;
; VGA_R[6]     ; Missing drive strength and slew rate ;
; VGA_R[7]     ; Missing drive strength and slew rate ;
; VGA_G[0]     ; Missing drive strength and slew rate ;
; VGA_G[1]     ; Missing drive strength and slew rate ;
; VGA_G[2]     ; Missing drive strength and slew rate ;
; VGA_G[3]     ; Missing drive strength and slew rate ;
; VGA_G[4]     ; Missing drive strength and slew rate ;
; VGA_G[5]     ; Missing drive strength and slew rate ;
; VGA_G[6]     ; Missing drive strength and slew rate ;
; VGA_G[7]     ; Missing drive strength and slew rate ;
; VGA_B[0]     ; Missing drive strength and slew rate ;
; VGA_B[1]     ; Missing drive strength and slew rate ;
; VGA_B[2]     ; Missing drive strength and slew rate ;
; VGA_B[3]     ; Missing drive strength and slew rate ;
; VGA_B[4]     ; Missing drive strength and slew rate ;
; VGA_B[5]     ; Missing drive strength and slew rate ;
; VGA_B[6]     ; Missing drive strength and slew rate ;
; VGA_B[7]     ; Missing drive strength and slew rate ;
; VGA_CLOCK    ; Missing drive strength and slew rate ;
; SDRAM_CLK    ; Missing drive strength and slew rate ;
; BUZZER       ; Missing drive strength and slew rate ;
; MCLK         ; Missing drive strength and slew rate ;
; VGA_BLANK    ; Missing drive strength and slew rate ;
; SD_MOSI      ; Missing drive strength and slew rate ;
; SDRAM_A[0]   ; Missing drive strength and slew rate ;
; SDRAM_A[1]   ; Missing drive strength and slew rate ;
; SDRAM_A[2]   ; Missing drive strength and slew rate ;
; SDRAM_A[3]   ; Missing drive strength and slew rate ;
; SDRAM_A[4]   ; Missing drive strength and slew rate ;
; SDRAM_A[5]   ; Missing drive strength and slew rate ;
; SDRAM_A[6]   ; Missing drive strength and slew rate ;
; SDRAM_A[7]   ; Missing drive strength and slew rate ;
; SDRAM_A[8]   ; Missing drive strength and slew rate ;
; SDRAM_A[9]   ; Missing drive strength and slew rate ;
; SDRAM_A[10]  ; Missing drive strength and slew rate ;
; SDRAM_A[11]  ; Missing drive strength and slew rate ;
; SDRAM_A[12]  ; Missing drive strength and slew rate ;
; SDRAM_DQML   ; Missing drive strength and slew rate ;
; SDRAM_DQMH   ; Missing drive strength and slew rate ;
; SDRAM_nWE    ; Missing drive strength and slew rate ;
; SDRAM_nCAS   ; Missing drive strength and slew rate ;
; SDRAM_nRAS   ; Missing drive strength and slew rate ;
; SDRAM_nCS    ; Missing drive strength and slew rate ;
; SDRAM_BA[0]  ; Missing drive strength and slew rate ;
; SDRAM_BA[1]  ; Missing drive strength and slew rate ;
; SD_CS        ; Missing drive strength and slew rate ;
; UART_TXD     ; Missing drive strength and slew rate ;
; SD_CLK       ; Missing drive strength and slew rate ;
; SCLK         ; Missing drive strength and slew rate ;
; LRCLK        ; Missing drive strength and slew rate ;
; SDIN         ; Missing drive strength and slew rate ;
; SDRAM_CKE    ; Missing drive strength and slew rate ;
; LED[0]       ; Missing drive strength and slew rate ;
; LED[1]       ; Missing drive strength and slew rate ;
; LED[2]       ; Missing drive strength and slew rate ;
; PS2_MDAT     ; Missing drive strength and slew rate ;
; PS2_MCLK     ; Missing drive strength and slew rate ;
; PS2_CLK      ; Missing drive strength and slew rate ;
; PS2_DAT      ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[1]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[2]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[3]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[4]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[5]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[6]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[7]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[8]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[9]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[10] ; Missing drive strength and slew rate ;
; SDRAM_DQ[11] ; Missing drive strength and slew rate ;
; SDRAM_DQ[12] ; Missing drive strength and slew rate ;
; SDRAM_DQ[13] ; Missing drive strength and slew rate ;
; SDRAM_DQ[14] ; Missing drive strength and slew rate ;
; SDRAM_DQ[15] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                                             ;                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                                                             ; Integer PLL               ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock              ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                                                              ; 800000 to 400000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                            ; 49.999824 MHz             ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                                                    ; 457.141248 MHz            ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                    ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 35.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 87.500000 MHz             ;
;     -- PLL Enable                                                                                                                                           ; On                        ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                       ;
;     -- M Counter                                                                                                                                            ; 64                        ;
;     -- N Counter                                                                                                                                            ; 7                         ;
;     -- PLL Refclk Select                                                                                                                                    ;                           ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                       ;
;             -- CORECLKIN source                                                                                                                             ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                       ;
;             -- CLKIN(0) source                                                                                                                              ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                       ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                       ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                       ;
;     -- PLL Output Counter                                                                                                                                   ;                           ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 114.285312 MHz            ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y3_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                    ; 4                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                                                               ; 1                         ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 28.571328 MHz             ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y7_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                    ; 16                        ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                                                               ; 1                         ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll3~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 114.285312 MHz            ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 213.750000 degrees        ;
;             -- C Counter                                                                                                                                    ; 4                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 3                         ;
;             -- C Counter PRST                                                                                                                               ; 3                         ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll4~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 50.793472 MHz             ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; On                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                    ; 9                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                                                               ; 1                         ;
;                                                                                                                                                             ;                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; Compilation Hierarchy Node                                                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                      ; Library Name ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; |Cyclone5_MIST_AGA_top                                                                ; 8446.5 (1.7)         ; 9429.5 (1.7)                     ; 1157.5 (0.0)                                      ; 174.5 (0.0)                      ; 0.0 (0.0)            ; 11792 (5)           ; 10794 (0)                 ; 0 (0)         ; 292312            ; 44    ; 10         ; 102  ; 0            ; |Cyclone5_MIST_AGA_top                                                                                                                                                                                                                                                                                                                             ; Cyclone5_MIST_AGA_top            ; work         ;
;    |TG68K:tg68k|                                                                      ; 2801.3 (85.4)        ; 2937.2 (91.8)                    ; 237.2 (7.8)                                       ; 101.3 (1.3)                      ; 0.0 (0.0)            ; 4280 (171)          ; 1365 (81)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k                                                                                                                                                                                                                                                                                                                 ; TG68K                            ; work         ;
;       |TG68KdotC_Kernel:pf68K_Kernel_inst|                                            ; 2715.9 (1507.3)      ; 2845.4 (1627.4)                  ; 229.4 (181.3)                                     ; 99.9 (61.1)                      ; 0.0 (0.0)            ; 4109 (2352)         ; 1284 (1032)               ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst                                                                                                                                                                                                                                                                              ; TG68KdotC_Kernel                 ; work         ;
;          |TG68K_ALU:ALU|                                                              ; 1208.6 (1208.6)      ; 1218.0 (1218.0)                  ; 48.2 (48.2)                                       ; 38.8 (38.8)                      ; 0.0 (0.0)            ; 1757 (1757)         ; 252 (252)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU                                                                                                                                                                                                                                                                ; TG68K_ALU                        ; work         ;
;          |altsyncram:regfile_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                       ; work         ;
;             |altsyncram_6ar1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_6ar1:auto_generated                                                                                                                                                                                                                      ; altsyncram_6ar1                  ; work         ;
;          |altsyncram:regfile_rtl_1|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1                                                                                                                                                                                                                                                     ; altsyncram                       ; work         ;
;             |altsyncram_6ar1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_6ar1:auto_generated                                                                                                                                                                                                                      ; altsyncram_6ar1                  ; work         ;
;    |amiga_clk:amiga_clk|                                                              ; 5.0 (5.0)            ; 7.5 (7.5)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk                                                                                                                                                                                                                                                                                                         ; amiga_clk                        ; work         ;
;       |amiga_clk_altera:amiga_clk_i|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i                                                                                                                                                                                                                                                                            ; amiga_clk_altera                 ; work         ;
;          |altpll:altpll_component|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component                                                                                                                                                                                                                                                    ; altpll                           ; work         ;
;             |amiga_clk_altera_altpll1:auto_generated|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated                                                                                                                                                                                                            ; amiga_clk_altera_altpll1         ; work         ;
;    |ctrl_top:ctrl_top|                                                                ; 1259.0 (0.0)         ; 1240.0 (0.0)                     ; 0.0 (0.0)                                         ; 19.0 (0.0)                       ; 0.0 (0.0)            ; 1906 (0)            ; 1343 (0)                  ; 0 (0)         ; 72960             ; 11    ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top                                                                                                                                                                                                                                                                                                           ; ctrl_top                         ; work         ;
;       |ctrl_boot:ctrl_rom|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_boot:ctrl_rom                                                                                                                                                                                                                                                                                        ; ctrl_boot                        ; work         ;
;          |altsyncram:Ram0_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_boot:ctrl_rom|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                                                  ; altsyncram                       ; work         ;
;             |altsyncram_93f1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_boot:ctrl_rom|altsyncram:Ram0_rtl_0|altsyncram_93f1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_93f1                  ; work         ;
;       |ctrl_regs:ctrl_regs|                                                           ; 95.8 (95.8)          ; 104.2 (104.2)                    ; 8.7 (8.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 168 (168)           ; 153 (153)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_regs:ctrl_regs                                                                                                                                                                                                                                                                                       ; ctrl_regs                        ; work         ;
;       |ctrl_rst:ctrl_rst|                                                             ; 20.2 (20.2)          ; 21.4 (21.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_rst:ctrl_rst                                                                                                                                                                                                                                                                                         ; ctrl_rst                         ; work         ;
;       |mor1kx_wrapper:ctrl_cpu|                                                       ; 975.6 (1.8)          ; 956.9 (2.6)                      ; 0.0 (0.7)                                         ; 18.8 (0.0)                       ; 0.0 (0.0)            ; 1455 (3)            ; 1158 (4)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu                                                                                                                                                                                                                                                                                   ; mor1kx_wrapper                   ; work         ;
;          |mor1kx:mor1kx0|                                                             ; 973.1 (0.0)          ; 954.3 (0.0)                      ; 0.0 (0.0)                                         ; 18.8 (0.0)                       ; 0.0 (0.0)            ; 1452 (0)            ; 1154 (0)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0                                                                                                                                                                                                                                                                    ; mor1kx                           ; work         ;
;             |mor1kx_cpu:mor1kx_cpu|                                                   ; 973.1 (0.0)          ; 954.3 (0.0)                      ; 0.0 (0.0)                                         ; 18.8 (0.0)                       ; 0.0 (0.0)            ; 1452 (0)            ; 1154 (0)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu                                                                                                                                                                                                                                              ; mor1kx_cpu                       ; work         ;
;                |mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|                          ; 973.1 (0.0)          ; 954.3 (0.0)                      ; 0.0 (0.0)                                         ; 18.8 (0.0)                       ; 0.0 (0.0)            ; 1452 (0)            ; 1154 (0)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu                                                                                                                                                                                                  ; mor1kx_cpu_cappuccino            ; work         ;
;                   |mor1kx_branch_prediction:mor1kx_branch_prediction|                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_branch_prediction:mor1kx_branch_prediction                                                                                                                                                ; mor1kx_branch_prediction         ; work         ;
;                   |mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|                     ; 108.5 (108.5)        ; 123.6 (123.6)                    ; 23.0 (23.0)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 153 (153)           ; 233 (233)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino                                                                                                                                                    ; mor1kx_ctrl_cappuccino           ; work         ;
;                   |mor1kx_decode:mor1kx_decode|                                       ; 22.5 (22.5)          ; 22.5 (22.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode                                                                                                                                                                      ; mor1kx_decode                    ; work         ;
;                   |mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino| ; 77.0 (77.0)          ; 76.9 (76.9)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 87 (87)             ; 182 (182)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino                                                                                                                                ; mor1kx_decode_execute_cappuccino ; work         ;
;                   |mor1kx_execute_alu:mor1kx_execute_alu|                             ; 150.4 (150.4)        ; 148.9 (148.9)                    ; 0.0 (0.0)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 330 (330)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_alu:mor1kx_execute_alu                                                                                                                                                            ; mor1kx_execute_alu               ; work         ;
;                   |mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|     ; 56.2 (56.2)          ; 55.2 (55.2)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 169 (169)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino                                                                                                                                    ; mor1kx_execute_ctrl_cappuccino   ; work         ;
;                   |mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|                   ; 174.3 (133.2)        ; 171.7 (131.4)                    ; 0.0 (0.0)                                         ; 2.6 (1.8)                        ; 0.0 (0.0)            ; 278 (191)           ; 218 (195)                 ; 0 (0)         ; 38144             ; 5     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino                                                                                                                                                  ; mor1kx_fetch_cappuccino          ; work         ;
;                      |mor1kx_icache:icache_gen.mor1kx_icache|                         ; 41.1 (41.1)          ; 40.3 (40.3)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 87 (87)             ; 23 (23)                   ; 0 (0)         ; 38144             ; 5     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache                                                                                                           ; mor1kx_icache                    ; work         ;
;                         |mor1kx_simple_dpram_sclk:tag_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram                                                                          ; mor1kx_simple_dpram_sclk         ; work         ;
;                            |altsyncram:mem_rtl_0|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram|altsyncram:mem_rtl_0                                                     ; altsyncram                       ; work         ;
;                               |altsyncram_g6n1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram|altsyncram:mem_rtl_0|altsyncram_g6n1:auto_generated                      ; altsyncram_g6n1                  ; work         ;
;                         |mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram                                                     ; mor1kx_simple_dpram_sclk         ; work         ;
;                            |altsyncram:mem_rtl_0|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|altsyncram:mem_rtl_0                                ; altsyncram                       ; work         ;
;                               |altsyncram_qbn1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|altsyncram:mem_rtl_0|altsyncram_qbn1:auto_generated ; altsyncram_qbn1                  ; work         ;
;                   |mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|                       ; 79.2 (79.2)          ; 90.4 (90.4)                      ; 13.4 (13.4)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 133 (133)           ; 83 (83)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino                                                                                                                                                      ; mor1kx_lsu_cappuccino            ; work         ;
;                   |mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|                         ; 178.1 (178.1)        ; 179.4 (179.4)                    ; 2.0 (2.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 226 (226)           ; 235 (235)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino                                                                                                                                                        ; mor1kx_rf_cappuccino             ; work         ;
;                      |mor1kx_simple_dpram_sclk:rfa|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa                                                                                                                           ; mor1kx_simple_dpram_sclk         ; work         ;
;                         |altsyncram:mem_rtl_0|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa|altsyncram:mem_rtl_0                                                                                                      ; altsyncram                       ; work         ;
;                            |altsyncram_qvp1:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated                                                                       ; altsyncram_qvp1                  ; work         ;
;                      |mor1kx_simple_dpram_sclk:rfb|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb                                                                                                                           ; mor1kx_simple_dpram_sclk         ; work         ;
;                         |altsyncram:mem_rtl_0|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb|altsyncram:mem_rtl_0                                                                                                      ; altsyncram                       ; work         ;
;                            |altsyncram_qvp1:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated                                                                       ; altsyncram_qvp1                  ; work         ;
;                   |mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|                 ; 73.2 (73.2)          ; 85.1 (85.1)                      ; 14.5 (14.5)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 145 (145)           ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino                                                                                                                                                ; mor1kx_wb_mux_cappuccino         ; work         ;
;       |qmem_bus:ctrl_bus|                                                             ; 157.6 (0.3)          ; 157.6 (0.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (1)             ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus                                                                                                                                                                                                                                                                                         ; qmem_bus                         ; work         ;
;          |qmem_arbiter:s0_arbiter|                                                    ; 62.2 (62.2)          ; 62.2 (62.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s0_arbiter                                                                                                                                                                                                                                                                 ; qmem_arbiter                     ; work         ;
;          |qmem_arbiter:s1_arbiter|                                                    ; 77.2 (77.2)          ; 78.1 (78.1)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter                                                                                                                                                                                                                                                                 ; qmem_arbiter                     ; work         ;
;          |qmem_decoder:m0_decoder|                                                    ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_decoder:m0_decoder                                                                                                                                                                                                                                                                 ; qmem_decoder                     ; work         ;
;          |qmem_decoder:m1_decoder|                                                    ; 12.1 (12.1)          ; 14.3 (14.3)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_decoder:m1_decoder                                                                                                                                                                                                                                                                 ; qmem_decoder                     ; work         ;
;    |i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|                                      ; 50.6 (28.0)          ; 53.3 (28.0)                      ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (52)             ; 71 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf                                                                                                                                                                                                                                                                                 ; i2s_audio_out_sin_lpf            ; work         ;
;       |i2s:i2s|                                                                       ; 22.6 (22.6)          ; 25.3 (25.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|i2s:i2s                                                                                                                                                                                                                                                                         ; i2s                              ; work         ;
;    |minimig:minimig|                                                                  ; 4017.2 (193.7)       ; 4847.1 (212.7)                   ; 875.3 (30.0)                                      ; 45.4 (10.9)                      ; 0.0 (0.0)            ; 5135 (319)          ; 7465 (13)                 ; 0 (0)         ; 197976            ; 28    ; 8          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig                                                                                                                                                                                                                                                                                                             ; minimig                          ; work         ;
;       |agnus:AGNUS1|                                                                  ; 1032.3 (42.0)        ; 1069.0 (45.3)                    ; 50.5 (3.7)                                        ; 13.8 (0.4)                       ; 0.0 (0.0)            ; 1422 (83)           ; 1202 (15)                 ; 0 (0)         ; 280               ; 3     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1                                                                                                                                                                                                                                                                                                ; agnus                            ; work         ;
;          |agnus_audiodma:aud1|                                                        ; 103.7 (103.7)        ; 103.7 (103.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 160 (160)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1                                                                                                                                                                                                                                                                            ; agnus_audiodma                   ; work         ;
;          |agnus_beamcounter:bc1|                                                      ; 119.6 (119.6)        ; 132.5 (132.5)                    ; 13.3 (13.3)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 207 (207)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1                                                                                                                                                                                                                                                                          ; agnus_beamcounter                ; work         ;
;          |agnus_bitplanedma:bpd1|                                                     ; 214.7 (214.7)        ; 214.5 (214.5)                    ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 231 (231)           ; 271 (271)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1                                                                                                                                                                                                                                                                         ; agnus_bitplanedma                ; work         ;
;          |agnus_blitter:bl1|                                                          ; 331.1 (164.1)        ; 366.6 (176.4)                    ; 43.1 (16.2)                                       ; 7.6 (3.8)                        ; 0.0 (0.0)            ; 537 (255)           ; 372 (232)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1                                                                                                                                                                                                                                                                              ; agnus_blitter                    ; work         ;
;             |agnus_blitter_adrgen:address_generator_1|                                ; 110.4 (110.4)        ; 133.5 (133.5)                    ; 24.1 (24.1)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 158 (158)           ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1                                                                                                                                                                                                                                     ; agnus_blitter_adrgen             ; work         ;
;             |agnus_blitter_barrelshifter:barrel_shifter_A|                            ; 18.9 (18.9)          ; 19.4 (19.4)                      ; 1.9 (1.9)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A                                                                                                                                                                                                                                 ; agnus_blitter_barrelshifter      ; work         ;
;             |agnus_blitter_barrelshifter:barrel_shifter_B|                            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B                                                                                                                                                                                                                                 ; agnus_blitter_barrelshifter      ; work         ;
;             |agnus_blitter_fill:bltfl1|                                               ; 7.9 (7.9)            ; 8.0 (8.0)                        ; 0.7 (0.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_fill:bltfl1                                                                                                                                                                                                                                                    ; agnus_blitter_fill               ; work         ;
;             |agnus_blitter_minterm:bltmt1|                                            ; 20.9 (20.9)          ; 20.3 (20.3)                      ; 0.3 (0.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_minterm:bltmt1                                                                                                                                                                                                                                                 ; agnus_blitter_minterm            ; work         ;
;          |agnus_copper:cp1|                                                           ; 68.5 (68.5)          ; 75.8 (75.8)                      ; 8.8 (8.8)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 104 (104)           ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_copper:cp1                                                                                                                                                                                                                                                                               ; agnus_copper                     ; work         ;
;          |agnus_diskdma:dsk1|                                                         ; 15.9 (15.9)          ; 15.9 (15.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1                                                                                                                                                                                                                                                                             ; agnus_diskdma                    ; work         ;
;          |agnus_refresh:ref1|                                                         ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_refresh:ref1                                                                                                                                                                                                                                                                             ; agnus_refresh                    ; work         ;
;          |agnus_spritedma:spr1|                                                       ; 117.2 (117.2)        ; 113.7 (113.7)                    ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 147 (147)           ; 125 (125)                 ; 0 (0)         ; 280               ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1                                                                                                                                                                                                                                                                           ; agnus_spritedma                  ; work         ;
;             |altsyncram:sprctl_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprctl_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_bvj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprctl_rtl_0|altsyncram_bvj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_bvj1                  ; work         ;
;             |altsyncram:sprpos_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprpos_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_lsj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprpos_rtl_0|altsyncram_lsj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_lsj1                  ; work         ;
;             |altsyncram:sprptl_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprptl_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_hvj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprptl_rtl_0|altsyncram_hvj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_hvj1                  ; work         ;
;       |amber:AMBER1|                                                                  ; 196.5 (196.5)        ; 204.2 (204.2)                    ; 10.3 (10.3)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 357 (357)           ; 244 (244)                 ; 0 (0)         ; 58368             ; 6     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1                                                                                                                                                                                                                                                                                                ; amber                            ; work         ;
;          |altsyncram:sd_lbuf_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30720             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0                                                                                                                                                                                                                                                                       ; altsyncram                       ; work         ;
;             |altsyncram_i8q1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30720             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_i8q1                  ; work         ;
;          |altsyncram:vi_lbuf_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 27648             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0                                                                                                                                                                                                                                                                       ; altsyncram                       ; work         ;
;             |altsyncram_2cn1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 27648             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_2cn1                  ; work         ;
;       |cart:CART1|                                                                    ; 27.5 (27.5)          ; 30.1 (30.1)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 28 (28)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|cart:CART1                                                                                                                                                                                                                                                                                                  ; cart                             ; work         ;
;          |altsyncram:custom_mirror_rtl_0|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0                                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_o6n1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0|altsyncram_o6n1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_o6n1                  ; work         ;
;       |ciaa:CIAA1|                                                                    ; 190.7 (24.8)         ; 221.3 (27.7)                     ; 31.1 (2.9)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 328 (34)            ; 311 (45)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1                                                                                                                                                                                                                                                                                                  ; ciaa                             ; work         ;
;          |cia_int:cnt|                                                                ; 6.5 (6.5)            ; 6.6 (6.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_int:cnt                                                                                                                                                                                                                                                                                      ; cia_int                          ; work         ;
;          |cia_timera:tmra|                                                            ; 28.3 (28.3)          ; 31.7 (31.7)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_timera:tmra                                                                                                                                                                                                                                                                                  ; cia_timera                       ; work         ;
;          |cia_timerb:tmrb|                                                            ; 32.8 (32.8)          ; 35.3 (35.3)                      ; 2.7 (2.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 47 (47)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb                                                                                                                                                                                                                                                                                  ; cia_timerb                       ; work         ;
;          |cia_timerd:tmrd|                                                            ; 32.4 (32.4)          ; 46.1 (46.1)                      ; 14.0 (14.0)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 60 (60)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd                                                                                                                                                                                                                                                                                  ; cia_timerd                       ; work         ;
;          |ciaa_ps2keyboard:kbd1|                                                      ; 66.0 (42.0)          ; 74.0 (45.2)                      ; 8.0 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (76)            ; 102 (74)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1                                                                                                                                                                                                                                                                            ; ciaa_ps2keyboard                 ; work         ;
;             |ps2keyboardmap:km1|                                                      ; 24.0 (22.2)          ; 28.8 (27.3)                      ; 4.8 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (39)             ; 28 (28)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1                                                                                                                                                                                                                                                         ; ps2keyboardmap                   ; work         ;
;                |altsyncram:Ram0_rtl_0|                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                   |altsyncram_ddg1:auto_generated|                                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|altsyncram:Ram0_rtl_0|altsyncram_ddg1:auto_generated                                                                                                                                                                                                    ; altsyncram_ddg1                  ; work         ;
;       |ciab:CIAB1|                                                                    ; 122.9 (20.3)         ; 138.6 (22.6)                     ; 17.0 (2.5)                                        ; 1.2 (0.2)                        ; 0.0 (0.0)            ; 196 (26)            ; 199 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1                                                                                                                                                                                                                                                                                                  ; ciab                             ; work         ;
;          |cia_int:cnt|                                                                ; 6.5 (6.5)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_int:cnt                                                                                                                                                                                                                                                                                      ; cia_int                          ; work         ;
;          |cia_timera:tmra|                                                            ; 24.7 (24.7)          ; 27.3 (27.3)                      ; 2.8 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 51 (51)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_timera:tmra                                                                                                                                                                                                                                                                                  ; cia_timera                       ; work         ;
;          |cia_timerb:tmrb|                                                            ; 35.4 (35.4)          ; 38.2 (38.2)                      ; 3.0 (3.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 48 (48)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_timerb:tmrb                                                                                                                                                                                                                                                                                  ; cia_timerb                       ; work         ;
;          |cia_timerd:tmrd|                                                            ; 35.6 (35.6)          ; 44.2 (44.2)                      ; 8.9 (8.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 59 (59)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_timerd:tmrd                                                                                                                                                                                                                                                                                  ; cia_timerd                       ; work         ;
;       |denise:DENISE1|                                                                ; 1264.3 (74.9)        ; 1807.6 (92.8)                    ; 544.5 (18.2)                                      ; 1.2 (0.3)                        ; 0.0 (0.0)            ; 752 (142)           ; 4000 (92)                 ; 0 (0)         ; 12288             ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1                                                                                                                                                                                                                                                                                              ; denise                           ; work         ;
;          |denise_bitplanes:bplm0|                                                     ; 498.4 (53.5)         ; 723.1 (203.2)                    ; 224.7 (149.7)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 294 (83)            ; 1686 (568)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0                                                                                                                                                                                                                                                                       ; denise_bitplanes                 ; work         ;
;             |denise_bitplane_shifter:bplshft1|                                        ; 57.5 (57.5)          ; 69.0 (69.0)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft2|                                        ; 59.8 (59.8)          ; 67.5 (67.5)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft3|                                        ; 54.6 (54.6)          ; 63.7 (63.7)                      ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft4|                                        ; 57.0 (57.0)          ; 65.2 (65.2)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 141 (141)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft5|                                        ; 53.1 (53.1)          ; 63.7 (63.7)                      ; 10.5 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft6|                                        ; 54.8 (54.8)          ; 64.3 (64.3)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft7|                                        ; 53.2 (53.2)          ; 62.6 (62.6)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 139 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft8|                                        ; 55.0 (55.0)          ; 64.0 (64.0)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;          |denise_collision:col0|                                                      ; 20.6 (20.6)          ; 23.1 (23.1)                      ; 2.6 (2.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_collision:col0                                                                                                                                                                                                                                                                        ; denise_collision                 ; work         ;
;          |denise_colortable:clut0|                                                    ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0                                                                                                                                                                                                                                                                      ; denise_colortable                ; work         ;
;             |denise_colortable_ram_mf:clut|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut                                                                                                                                                                                                                                        ; denise_colortable_ram_mf         ; work         ;
;                |altsyncram:altsyncram_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component                                                                                                                                                                                                        ; altsyncram                       ; work         ;
;                   |altsyncram_h612:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated                                                                                                                                                                         ; altsyncram_h612                  ; work         ;
;          |denise_hamgenerator:ham0|                                                   ; 29.6 (29.6)          ; 32.1 (32.1)                      ; 2.7 (2.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 53 (53)             ; 33 (33)                   ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0                                                                                                                                                                                                                                                                     ; denise_hamgenerator              ; work         ;
;             |denise_colortable_ram_mf:clut|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut                                                                                                                                                                                                                                       ; denise_colortable_ram_mf         ; work         ;
;                |altsyncram:altsyncram_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component                                                                                                                                                                                                       ; altsyncram                       ; work         ;
;                   |altsyncram_h612:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated                                                                                                                                                                        ; altsyncram_h612                  ; work         ;
;          |denise_playfields:plfm0|                                                    ; 9.8 (9.8)            ; 12.7 (12.7)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_playfields:plfm0                                                                                                                                                                                                                                                                      ; denise_playfields                ; work         ;
;          |denise_spritepriority:spm0|                                                 ; 4.3 (4.3)            ; 5.3 (5.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_spritepriority:spm0                                                                                                                                                                                                                                                                   ; denise_spritepriority            ; work         ;
;          |denise_sprites:sprm0|                                                       ; 624.3 (9.8)          ; 915.9 (9.8)                      ; 292.1 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 184 (24)            ; 2152 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0                                                                                                                                                                                                                                                                         ; denise_sprites                   ; work         ;
;             |denise_sprites_shifter:sps0|                                             ; 74.2 (74.2)          ; 107.4 (107.4)                    ; 33.2 (33.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps1|                                             ; 74.3 (74.3)          ; 113.0 (113.0)                    ; 38.7 (38.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps2|                                             ; 76.2 (76.2)          ; 110.8 (110.8)                    ; 34.7 (34.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps3|                                             ; 76.1 (76.1)          ; 107.8 (107.8)                    ; 31.7 (31.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps4|                                             ; 73.3 (73.3)          ; 112.5 (112.5)                    ; 39.2 (39.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps5|                                             ; 73.6 (73.6)          ; 110.9 (110.9)                    ; 37.8 (37.8)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps6|                                             ; 93.6 (93.6)          ; 130.3 (130.3)                    ; 36.7 (36.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps7|                                             ; 73.1 (73.1)          ; 113.3 (113.3)                    ; 40.1 (40.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;       |gary:GARY1|                                                                    ; 42.9 (42.9)          ; 48.1 (48.1)                      ; 7.8 (7.8)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gary:GARY1                                                                                                                                                                                                                                                                                                  ; gary                             ; work         ;
;       |gayle:GAYLE1|                                                                  ; 88.5 (69.9)          ; 110.4 (89.6)                     ; 24.5 (22.3)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 150 (114)           ; 128 (101)                 ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1                                                                                                                                                                                                                                                                                                ; gayle                            ; work         ;
;          |gayle_fifo:SECBUF1|                                                         ; 18.7 (18.7)          ; 20.8 (20.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 27 (27)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1                                                                                                                                                                                                                                                                             ; gayle_fifo                       ; work         ;
;             |altsyncram:mem_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                        ; altsyncram                       ; work         ;
;                |altsyncram_m9q1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_m9q1:auto_generated                                                                                                                                                                                                                         ; altsyncram_m9q1                  ; work         ;
;       |minimig_bankmapper:BMAP1|                                                      ; 1.7 (1.7)            ; 2.3 (2.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_bankmapper:BMAP1                                                                                                                                                                                                                                                                                    ; minimig_bankmapper               ; work         ;
;       |minimig_m68k_bridge:CPU1|                                                      ; 32.6 (32.6)          ; 38.6 (38.6)                      ; 7.6 (7.6)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 56 (56)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_m68k_bridge:CPU1                                                                                                                                                                                                                                                                                    ; minimig_m68k_bridge              ; work         ;
;       |minimig_sram_bridge:RAM1|                                                      ; 4.3 (4.3)            ; 5.3 (5.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_sram_bridge:RAM1                                                                                                                                                                                                                                                                                    ; minimig_sram_bridge              ; work         ;
;       |minimig_syscontrol:CONTROL1|                                                   ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_syscontrol:CONTROL1                                                                                                                                                                                                                                                                                 ; minimig_syscontrol               ; work         ;
;       |paula:PAULA1|                                                                  ; 523.3 (9.6)          ; 640.6 (10.5)                     ; 122.2 (0.9)                                       ; 4.9 (0.0)                        ; 0.0 (0.0)            ; 924 (22)            ; 907 (15)                  ; 0 (0)         ; 32768             ; 4     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1                                                                                                                                                                                                                                                                                                ; paula                            ; work         ;
;          |paula_audio:ad1|                                                            ; 234.8 (5.8)          ; 314.6 (6.8)                      ; 80.0 (0.9)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 410 (6)             ; 498 (8)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1                                                                                                                                                                                                                                                                                ; paula_audio                      ; work         ;
;             |paula_audio_channel:ach0|                                                ; 52.2 (52.2)          ; 71.7 (71.7)                      ; 19.5 (19.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_channel:ach1|                                                ; 52.9 (52.9)          ; 72.2 (72.2)                      ; 19.5 (19.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 86 (86)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_channel:ach2|                                                ; 53.2 (53.2)          ; 71.8 (71.8)                      ; 18.5 (18.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (88)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_channel:ach3|                                                ; 50.5 (50.5)          ; 71.1 (71.1)                      ; 20.7 (20.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 90 (90)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_mixer:mix|                                                   ; 20.2 (20.2)          ; 21.1 (21.1)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix                                                                                                                                                                                                                                                          ; paula_audio_mixer                ; work         ;
;                |paula_audio_volume:sv0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;                |paula_audio_volume:sv1|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;                |paula_audio_volume:sv2|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;                |paula_audio_volume:sv3|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;          |paula_floppy:pf1|                                                           ; 164.4 (142.4)        ; 195.5 (173.0)                    ; 34.2 (33.7)                                       ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 299 (251)           ; 235 (210)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1                                                                                                                                                                                                                                                                               ; paula_floppy                     ; work         ;
;             |paula_floppy_fifo:db1|                                                   ; 22.0 (22.0)          ; 22.5 (22.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 25 (25)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1                                                                                                                                                                                                                                                         ; paula_floppy_fifo                ; work         ;
;                |altsyncram:mem_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                    ; altsyncram                       ; work         ;
;                   |altsyncram_a9q1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated                                                                                                                                                                                                     ; altsyncram_a9q1                  ; work         ;
;          |paula_intcontroller:pi1|                                                    ; 35.0 (35.0)          ; 36.6 (36.6)                      ; 3.1 (3.1)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 68 (68)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_intcontroller:pi1                                                                                                                                                                                                                                                                        ; paula_intcontroller              ; work         ;
;          |paula_uart:pu1|                                                             ; 79.5 (79.5)          ; 83.5 (83.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (125)           ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_uart:pu1                                                                                                                                                                                                                                                                                 ; paula_uart                       ; work         ;
;       |userio:USERIO1|                                                                ; 293.7 (94.1)         ; 314.7 (95.5)                     ; 24.5 (4.2)                                        ; 3.5 (2.8)                        ; 0.0 (0.0)            ; 494 (169)           ; 401 (78)                  ; 0 (0)         ; 16448             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1                                                                                                                                                                                                                                                                                              ; userio                           ; work         ;
;          |userio_osd:osd1|                                                            ; 103.5 (75.7)         ; 124.3 (90.5)                     ; 20.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 162 (128)           ; 225 (149)                 ; 0 (0)         ; 16448             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1                                                                                                                                                                                                                                                                              ; userio_osd                       ; work         ;
;             |altsyncram:osdbuf_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0                                                                                                                                                                                                                                                      ; altsyncram                       ; work         ;
;                |altsyncram_g9n1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0|altsyncram_g9n1:auto_generated                                                                                                                                                                                                                       ; altsyncram_g9n1                  ; work         ;
;             |sync_fifo:wr_fifo|                                                       ; 16.1 (16.1)          ; 20.3 (20.3)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 45 (45)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo                                                                                                                                                                                                                                                            ; sync_fifo                        ; work         ;
;                |altsyncram:fifo_mem_rtl_0|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0                                                                                                                                                                                                                                  ; altsyncram                       ; work         ;
;                   |altsyncram_9vj1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0|altsyncram_9vj1:auto_generated                                                                                                                                                                                                   ; altsyncram_9vj1                  ; work         ;
;             |userio_osd_spi:spi0|                                                     ; 11.8 (11.8)          ; 13.6 (13.6)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0                                                                                                                                                                                                                                                          ; userio_osd_spi                   ; work         ;
;          |userio_ps2mouse:pm1|                                                        ; 95.5 (95.5)          ; 94.8 (94.8)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 163 (163)           ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1                                                                                                                                                                                                                                                                          ; userio_ps2mouse                  ; work         ;
;    |qmem_bridge:qmem_bridge|                                                          ; 47.1 (47.1)          ; 63.1 (63.1)                      ; 16.4 (16.4)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 16 (16)             ; 170 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|qmem_bridge:qmem_bridge                                                                                                                                                                                                                                                                                                     ; qmem_bridge                      ; work         ;
;    |sdram_ctrl:sdram|                                                                 ; 238.5 (160.9)        ; 279.6 (197.4)                    ; 49.4 (39.2)                                       ; 8.3 (2.7)                        ; 0.0 (0.0)            ; 357 (216)           ; 367 (274)                 ; 0 (0)         ; 20352             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram                                                                                                                                                                                                                                                                                                            ; sdram_ctrl                       ; work         ;
;       |cpu_cache:cpu_cache|                                                           ; 77.6 (77.6)          ; 82.2 (82.2)                      ; 10.2 (10.2)                                       ; 5.6 (5.6)                        ; 0.0 (0.0)            ; 141 (141)           ; 93 (93)                   ; 0 (0)         ; 20352             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache                                                                                                                                                                                                                                                                                        ; cpu_cache                        ; work         ;
;          |tpram_128x32:tag_ram|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram                                                                                                                                                                                                                                                                   ; tpram_128x32                     ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_sav1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram|altsyncram:altsyncram_component|altsyncram_sav1:auto_generated                                                                                                                                                                                                    ; altsyncram_sav1                  ; work         ;
;          |tpram_be_512x16:mem_ram_0|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0                                                                                                                                                                                                                                                              ; tpram_be_512x16                  ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0|altsyncram:altsyncram_component                                                                                                                                                                                                                              ; altsyncram                       ; work         ;
;                |altsyncram_ac12:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated                                                                                                                                                                                               ; altsyncram_ac12                  ; work         ;
;          |tpram_be_512x16:mem_ram_1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1                                                                                                                                                                                                                                                              ; tpram_be_512x16                  ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1|altsyncram:altsyncram_component                                                                                                                                                                                                                              ; altsyncram                       ; work         ;
;                |altsyncram_ac12:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated                                                                                                                                                                                               ; altsyncram_ac12                  ; work         ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_HS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLOCK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BUZZER       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MCLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_MOSI      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_TXD     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LRCLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BTN[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SDRAM_CKE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; joy1[6]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[6]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_MDAT     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_MCLK     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SD_MISO      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy1[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy1[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy1[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy1[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy1[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[5]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RXD     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy1[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; joy2[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; BTN[1]                                                                                                                                              ;                   ;         ;
; joy1[6]                                                                                                                                             ;                   ;         ;
; joy2[6]                                                                                                                                             ;                   ;         ;
; PS2_MDAT                                                                                                                                            ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mdatr[0]                                                                                  ; 1                 ; 0       ;
; PS2_MCLK                                                                                                                                            ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mclkr[0]                                                                                  ; 1                 ; 0       ;
; PS2_CLK                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|pclkb                                                                                       ; 0                 ; 0       ;
; PS2_DAT                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|pdatb                                                                                       ; 0                 ; 0       ;
; SDRAM_DQ[0]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][0]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][0]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][0]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][0]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[0]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[1]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[1]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[2]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[2]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[3]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[3]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[4]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[4]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[5]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][5]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][5]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][5]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][5]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[5]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[6]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][6]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][6]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][6]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][6]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[6]~feeder                                                                                                         ; 0                 ; 0       ;
; SDRAM_DQ[7]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[7]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[8]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[8]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[9]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[9]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[10]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[10]                                                                                                               ; 1                 ; 0       ;
; SDRAM_DQ[11]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[11]                                                                                                               ; 1                 ; 0       ;
; SDRAM_DQ[12]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][12]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][12]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][12]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][12]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[12]                                                                                                               ; 0                 ; 0       ;
; SDRAM_DQ[13]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][13]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][13]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][13]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][13]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[13]~feeder                                                                                                        ; 0                 ; 0       ;
; SDRAM_DQ[14]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[14]                                                                                                               ; 1                 ; 0       ;
; SDRAM_DQ[15]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[15]                                                                                                               ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                            ;                   ;         ;
;      - MCLK~output                                                                                                                                  ; 1                 ; 0       ;
; BTN[0]                                                                                                                                              ;                   ;         ;
;      - sdctl_rst                                                                                                                                    ; 1                 ; 0       ;
;      - ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_ext_t                                                                                                ; 1                 ; 0       ;
;      - amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~FRACTIONAL_PLL ; 1                 ; 0       ;
; SD_MISO                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|sdin~0                                                                                         ; 1                 ; 0       ;
;      - SPI_DI~0                                                                                                                                     ; 1                 ; 0       ;
; joy1[4]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|_sjoy1[4]                                                                                                     ; 0                 ; 0       ;
; joy2[0]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|comb~5                                                                                                                       ; 0                 ; 0       ;
; joy2[2]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|comb~6                                                                                                                       ; 1                 ; 0       ;
; joy1[0]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|_sjoy1[0]                                                                                                     ; 1                 ; 0       ;
; joy1[2]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|_sjoy1[2]                                                                                                     ; 0                 ; 0       ;
; joy2[1]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|comb~7                                                                                                                       ; 1                 ; 0       ;
; joy2[3]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|comb~8                                                                                                                       ; 1                 ; 0       ;
; joy1[1]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|_sjoy1[1]                                                                                                     ; 0                 ; 0       ;
; joy1[3]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|_sjoy1[3]                                                                                                     ; 1                 ; 0       ;
; joy2[5]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|comb~9                                                                                                                       ; 0                 ; 0       ;
; UART_RXD                                                                                                                                            ;                   ;         ;
;      - minimig:minimig|paula:PAULA1|paula_uart:pu1|rxd_sync[0]~0                                                                                    ; 0                 ; 0       ;
; joy1[5]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|_sjoy1[5]                                                                                                     ; 1                 ; 0       ;
; joy2[4]                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|comb~10                                                                                                                      ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                          ; Location                  ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|CACR[1]~1                                                                                                                                                                      ; LABCELL_X39_Y31_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[2]~15                                                                                                                                                                  ; MLABCELL_X45_Y31_N54      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|IPL_vec[0]~0                                                                                                                                                                   ; MLABCELL_X42_Y31_N3       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|Reset                                                                                                                                                                          ; FF_X34_Y31_N11            ; 269     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|OP1_sign                                                                                                                                                         ; FF_X42_Y36_N2             ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_neg~0                                                                                                                                                        ; LABCELL_X50_Y27_N36       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[33]~1                                                                                                                                                   ; LABCELL_X52_Y18_N18       ; 72      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|result_div[51]~0                                                                                                                                                 ; MLABCELL_X49_Y34_N30      ; 65      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[6]~1                                                                                                                                                                   ; MLABCELL_X34_Y28_N3       ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|USP[0]~0                                                                                                                                                                       ; MLABCELL_X42_Y24_N36      ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[4]~0                                                                                                                                                                       ; LABCELL_X39_Y31_N3        ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_offset[0]~0                                                                                                                                                             ; MLABCELL_X45_Y23_N9       ; 50      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[0]~0                                                                                                                                                                     ; MLABCELL_X42_Y32_N0       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|clkena_lw                                                                                                                                                                      ; MLABCELL_X45_Y25_N3       ; 277     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|decodeOPC                                                                                                                                                                      ; FF_X41_Y28_N5             ; 112     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_pc[6]~0                                                                                                                                                                    ; MLABCELL_X34_Y31_N45      ; 135     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[30]                                                                                                                                                                       ; FF_X43_Y25_N50            ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[0]~0                                                                                                                                                              ; LABCELL_X48_Y29_N33       ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[12]~0                                                                                                                                                           ; MLABCELL_X45_Y29_N33      ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr[0]~0                                                                                                                                                                   ; LABCELL_X43_Y30_N18       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[24]~8                                                                                                                                                            ; LABCELL_X35_Y24_N6        ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[1]~1                                                                                                                                                                   ; LABCELL_X32_Y28_N39       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div1                                                                                                                                                               ; FF_X42_Y32_N38            ; 94      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div2                                                                                                                                                               ; FF_X41_Y28_N47            ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.mul1                                                                                                                                                               ; FF_X42_Y32_N32            ; 78      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state~149                                                                                                                                                                ; MLABCELL_X49_Y28_N9       ; 106     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|nLDS~0                                                                                                                                                                         ; MLABCELL_X37_Y27_N24      ; 52      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|oddout~1                                                                                                                                                                       ; LABCELL_X36_Y31_N30       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[10]~1                                                                                                                                                                   ; LABCELL_X40_Y29_N15       ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[12]                                                                                                                                                                     ; FF_X43_Y31_N50            ; 76      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[6]~0                                                                                                                                                                    ; LABCELL_X41_Y28_N6        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|process_2~3                                                                                                                                                                    ; LABCELL_X40_Y16_N15       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile~104                                                                                                                                                                    ; MLABCELL_X42_Y24_N42      ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_bits[0]~0                                                                                                                                                                  ; LABCELL_X41_Y33_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[2]~1                                                                                                                                                                   ; MLABCELL_X49_Y33_N0       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[11]                                                                                                                                                                     ; FF_X36_Y27_N5             ; 69      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|state[1]                                                                                                                                                                       ; FF_X45_Y29_N2             ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[0]~0                                                                                                                                                               ; LABCELL_X43_Y30_N9        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_SR[0]~0                                                                                                                                                                   ; LABCELL_X39_Y31_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_vector[2]~6                                                                                                                                                               ; MLABCELL_X45_Y31_N18      ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|use_base~0                                                                                                                                                                     ; LABCELL_X36_Y27_N0        ; 37      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|wbmemmask[0]~4                                                                                                                                                                 ; MLABCELL_X37_Y27_N21      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|clkena~0                                                                                                                                                                                                          ; MLABCELL_X28_Y17_N42      ; 59      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|cpuIPL[2]~0                                                                                                                                                                                                       ; LABCELL_X31_Y20_N27       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|turbokick_d~0                                                                                                                                                                                                     ; MLABCELL_X28_Y20_N54      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|z3ram_base~2                                                                                                                                                                                                      ; LABCELL_X26_Y22_N0        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_locked                                                                                     ; FRACTIONALPLL_X0_Y1_N0    ; 5       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk                                                                                     ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 1903    ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk                                                                                     ; PLLOUTPUTCOUNTER_X0_Y7_N1 ; 7400    ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk                                                                                     ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 1429    ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; amiga_clk:amiga_clk|clk7_cnt[1]                                                                                                                                                                                               ; FF_X29_Y13_N50            ; 12      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|clk7_en_reg                                                                                                                                                                                               ; FF_X29_Y13_N17            ; 733     ; Clock enable, Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|clk7n_en_reg                                                                                                                                                                                              ; FF_X29_Y13_N20            ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|WideNor2                                                                                                                                                                                ; LABCELL_X29_Y9_N9         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always11~0                                                                                                                                                                              ; LABCELL_X29_Y9_N27        ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always13~0                                                                                                                                                                              ; LABCELL_X25_Y10_N21       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always21~0                                                                                                                                                                              ; LABCELL_X24_Y10_N24       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always23~0                                                                                                                                                                              ; MLABCELL_X23_Y9_N36       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always25~0                                                                                                                                                                              ; LABCELL_X24_Y14_N33       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always26~1                                                                                                                                                                              ; LABCELL_X25_Y10_N27       ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[9]~0                                                                                                                                                                          ; LABCELL_X24_Y14_N36       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                                                              ; FF_X24_Y14_N59            ; 109     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[1]                                                                                                                                                                             ; FF_X24_Y15_N11            ; 5       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[2]                                                                                                                                                                             ; FF_X24_Y15_N47            ; 6       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[3]~1                                                                                                                                                                          ; LABCELL_X24_Y15_N18       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|sys_rst_en~1                                                                                                                                                                            ; LABCELL_X25_Y10_N57       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[15]~0                                                                                                                                                                             ; MLABCELL_X37_Y10_N36      ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer_en~1                                                                                                                                                                              ; LABCELL_X24_Y10_N33       ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst                                                                                                                                                                                       ; FF_X37_Y8_N35             ; 383     ; Async. clear, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[1]~16                                                                                                                                                                             ; MLABCELL_X37_Y8_N30       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_re                                         ; LABCELL_X20_Y6_N9         ; 60      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_re~0                                       ; LABCELL_X20_Y5_N57        ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|padv_decode_o~0                                      ; LABCELL_X20_Y6_N15        ; 224     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|padv_execute_o~2                                     ; LABCELL_X20_Y6_N21        ; 89      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_eear[13]~0                                       ; LABCELL_X12_Y5_N0         ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[29]~2                                       ; LABCELL_X12_Y5_N54        ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[4]~0                                         ; LABCELL_X12_Y5_N42        ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[30]~0                                      ; MLABCELL_X28_Y6_N36       ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_ppc[30]~0                                        ; LABCELL_X21_Y5_N27        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[11]~5                                         ; LABCELL_X21_Y5_N45        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[14]~9                                         ; LABCELL_X39_Y4_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[1]~1                                          ; LABCELL_X29_Y7_N27        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode|decode_immediate_o[15]~0                                               ; LABCELL_X10_Y4_N39        ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode|decode_immediate_o[31]~1                                               ; LABCELL_X10_Y4_N12        ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode|imm_sext_sel~1                                                         ; LABCELL_X12_Y2_N18        ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|always20~0                       ; MLABCELL_X18_Y2_N57       ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|decode_mispredict_target~0       ; MLABCELL_X18_Y4_N21       ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_except_ibus_err_o~0      ; LABCELL_X21_Y2_N3         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_jal_o                 ; FF_X18_Y4_N47             ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_mtspr_o~0             ; LABCELL_X20_Y6_N57        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_mul_signed_o~0        ; MLABCELL_X18_Y5_N15       ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_mul_signed_o~1        ; MLABCELL_X18_Y7_N0        ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|always2~0                            ; MLABCELL_X18_Y7_N42       ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_carry_set_o~0                   ; LABCELL_X21_Y5_N9         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_except_ipagefault_o~0           ; LABCELL_X20_Y4_N12        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_op_lsu_load_o~0                 ; MLABCELL_X18_Y7_N21       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|pc_ctrl_o[12]~0                      ; LABCELL_X19_Y2_N36        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rf_wb_o                           ; FF_X18_Y7_N55             ; 6       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|always15~0                                         ; MLABCELL_X13_Y5_N36       ; 44      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|always9~0                                          ; LABCELL_X17_Y5_N33        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[23]~0                                ; LABCELL_X17_Y5_N21        ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[23]~1                                ; LABCELL_X21_Y7_N21        ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[23]~2                                ; LABCELL_X21_Y7_N18        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_rf_adr_valid_o~0                             ; LABCELL_X17_Y5_N30        ; 12      ; Clock enable, Read enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_access                                        ; MLABCELL_X13_Y5_N0        ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[1]~1                                      ; LABCELL_X14_Y5_N45        ; 41      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[3]~0                                      ; LABCELL_X14_Y6_N3         ; 39      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[3]~2                                      ; LABCELL_X14_Y5_N42        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|Selector8~0 ; LABCELL_X16_Y6_N18        ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|always1~3   ; MLABCELL_X13_Y5_N51       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|way_we[0]~0 ; LABCELL_X14_Y5_N9         ; 9       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[0]~43                                     ; LABCELL_X19_Y2_N24        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[30]~2                                     ; LABCELL_X17_Y2_N24        ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|state.READ                                         ; FF_X14_Y5_N53             ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[15]~0                                         ; MLABCELL_X18_Y9_N12       ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[15]~2                                         ; MLABCELL_X18_Y9_N0        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[3]~1                                          ; LABCELL_X25_Y10_N9        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_bsel_o[1]~1                                       ; MLABCELL_X18_Y9_N54       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[14]~8                                         ; LABCELL_X24_Y8_N39        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[24]~5                                         ; LABCELL_X25_Y8_N18        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[24]~7                                         ; LABCELL_X19_Y8_N9         ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|state.WRITE                                            ; FF_X18_Y9_N20             ; 43      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|execute_hazard_a~0                                       ; LABCELL_X20_Y6_N27        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|wb_to_decode_result_a~0                                  ; LABCELL_X31_Y5_N15        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|wb_to_decode_result_b~0                                  ; LABCELL_X21_Y2_N51        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|rf_result[9]~6                                   ; LABCELL_X31_Y5_N12        ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter|ms[1]~0                                                                                                                                                           ; LABCELL_X14_Y9_N27        ; 40      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter|ms_reg[1]~1                                                                                                                                                       ; LABCELL_X14_Y10_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_decoder:m0_decoder|always0~0                                                                                                                                                         ; MLABCELL_X23_Y10_N9       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|LessThan0~5                                                                                                                                                                       ; MLABCELL_X34_Y38_N42      ; 26      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|i2s:i2s|bit_cnt[2]~0                                                                                                                                                              ; MLABCELL_X37_Y17_N24      ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|i2s:i2s|bit_cnt[2]~1                                                                                                                                                              ; LABCELL_X39_Y17_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; i2s_audio_out_sin_lpf:i2s_audio_out_sin_lpf|i2s:i2s|right[2]~0                                                                                                                                                                ; LABCELL_X32_Y16_N15       ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|_cpu_reset~1                                                                                                                                                                                                  ; LABCELL_X24_Y11_N15       ; 88      ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|ack_spr~2                                                                                                                                                                                        ; LABCELL_X17_Y27_N39       ; 81      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|Selector1~5                                                                                                                                                                  ; MLABCELL_X28_Y24_N48      ; 80      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~26                                                                                                                                                                    ; LABCELL_X19_Y34_N0        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~27                                                                                                                                                                    ; LABCELL_X20_Y34_N45       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~28                                                                                                                                                                    ; LABCELL_X19_Y34_N57       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~29                                                                                                                                                                    ; LABCELL_X20_Y34_N54       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~67                                                                                                                                                                    ; LABCELL_X20_Y27_N24       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~68                                                                                                                                                                    ; LABCELL_X19_Y31_N24       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~69                                                                                                                                                                    ; LABCELL_X20_Y27_N48       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~70                                                                                                                                                                    ; LABCELL_X20_Y27_N18       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~92                                                                                                                                                                     ; LABCELL_X10_Y39_N3        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~93                                                                                                                                                                     ; LABCELL_X10_Y39_N39       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~94                                                                                                                                                                     ; LABCELL_X10_Y39_N36       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~95                                                                                                                                                                     ; LABCELL_X10_Y39_N15       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|Equal3~1                                                                                                                                                                   ; LABCELL_X20_Y24_N48       ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|beamcon0_reg[7]~1                                                                                                                                                          ; LABCELL_X12_Y28_N3        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|eof                                                                                                                                                                        ; LABCELL_X19_Y30_N54       ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|ersy~1                                                                                                                                                                     ; LABCELL_X21_Y28_N12       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstop_reg[1]~4                                                                                                                                                            ; LABCELL_X19_Y27_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstrt_reg[1]~2                                                                                                                                                            ; LABCELL_X21_Y28_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hcenter_reg[8]~0                                                                                                                                                           ; LABCELL_X17_Y26_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hpos[1]~3                                                                                                                                                                  ; LABCELL_X19_Y30_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hpos[3]~0                                                                                                                                                                  ; LABCELL_X21_Y24_N33       ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstop_reg[8]~0                                                                                                                                                            ; LABCELL_X19_Y27_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstrt_reg[8]~0                                                                                                                                                            ; LABCELL_X7_Y24_N18        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|htotal_reg[1]~2                                                                                                                                                            ; LABCELL_X20_Y27_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|long_line~1                                                                                                                                                                ; LABCELL_X10_Y30_N57       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbstop_reg[10]~1                                                                                                                                                           ; LABCELL_X21_Y26_N33       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[10]~1                                                                                                                                                                 ; LABCELL_X19_Y30_N12       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[1]~4                                                                                                                                                                  ; LABCELL_X19_Y30_N51       ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[7]~5                                                                                                                                                                  ; LABCELL_X19_Y30_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstop_reg[10]~0                                                                                                                                                           ; LABCELL_X21_Y30_N54       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstrt_reg[10]~0                                                                                                                                                           ; MLABCELL_X23_Y26_N36      ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vtotal_reg[0]~0                                                                                                                                                            ; LABCELL_X21_Y26_N54       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bpl1mod[1]~0                                                                                                                                                              ; LABCELL_X12_Y26_N18       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bpl2mod[1]~1                                                                                                                                                              ; LABCELL_X14_Y24_N15       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplcon0[0]~1                                                                                                                                                              ; LABCELL_X14_Y24_N0        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~81                                                                                                                                                                 ; MLABCELL_X4_Y24_N3        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~82                                                                                                                                                                 ; MLABCELL_X4_Y24_N39       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~83                                                                                                                                                                 ; LABCELL_X7_Y24_N9         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~84                                                                                                                                                                 ; LABCELL_X7_Y24_N42        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~85                                                                                                                                                                 ; LABCELL_X7_Y24_N6         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~86                                                                                                                                                                 ; LABCELL_X7_Y24_N45        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~87                                                                                                                                                                 ; LABCELL_X7_Y24_N51        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~88                                                                                                                                                                 ; MLABCELL_X4_Y24_N57       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~209                                                                                                                                                                ; LABCELL_X7_Y24_N30        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~210                                                                                                                                                                ; LABCELL_X7_Y24_N54        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~211                                                                                                                                                                ; LABCELL_X7_Y24_N21        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~212                                                                                                                                                                ; LABCELL_X7_Y24_N12        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~245                                                                                                                                                                ; LABCELL_X7_Y24_N0         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~246                                                                                                                                                                ; LABCELL_X7_Y24_N39        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~247                                                                                                                                                                ; LABCELL_X7_Y24_N24        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~248                                                                                                                                                                ; LABCELL_X7_Y24_N48        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfstop[2]~1                                                                                                                                                              ; LABCELL_X14_Y24_N54       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfstrt[2]~0                                                                                                                                                              ; MLABCELL_X18_Y26_N57      ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|dma                                                                                                                                                                       ; LABCELL_X17_Y24_N24       ; 176     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|dmaena_delayed[1]~0                                                                                                                                                       ; LABCELL_X17_Y24_N3        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|fmode[14]~2                                                                                                                                                               ; LABCELL_X12_Y24_N30       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstop[0]~0                                                                                                                                                             ; LABCELL_X14_Y24_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstop[9]~2                                                                                                                                                             ; LABCELL_X14_Y24_N9        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstrt[0]~0                                                                                                                                                             ; MLABCELL_X13_Y25_N18      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstrt[8]~2                                                                                                                                                             ; LABCELL_X12_Y25_N51       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~68                                                                                                                             ; LABCELL_X14_Y26_N36       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~69                                                                                                                             ; LABCELL_X14_Y26_N30       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~70                                                                                                                             ; LABCELL_X14_Y26_N27       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~71                                                                                                                             ; LABCELL_X14_Y26_N57       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~26                                                                                                                             ; LABCELL_X20_Y23_N21       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~27                                                                                                                             ; LABCELL_X20_Y23_N54       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~28                                                                                                                             ; LABCELL_X20_Y23_N6        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~29                                                                                                                             ; LABCELL_X20_Y23_N3        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~69                                                                                                                             ; LABCELL_X20_Y23_N18       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~70                                                                                                                             ; LABCELL_X20_Y23_N24       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~71                                                                                                                             ; LABCELL_X20_Y23_N57       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~72                                                                                                                             ; LABCELL_X16_Y24_N3        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state.BLT_INIT                                                                                                                                                             ; FF_X5_Y28_N38             ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltadat[0]~1                                                                                                                                                                   ; LABCELL_X17_Y27_N0        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltafwm[0]~1                                                                                                                                                                   ; LABCELL_X17_Y27_N54       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltalwm[0]~0                                                                                                                                                                   ; LABCELL_X17_Y27_N21       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]~0                                                                                                                                                                   ; LABCELL_X5_Y28_N0         ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]~1                                                                                                                                                                   ; LABCELL_X6_Y27_N9         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[0]~0                                                                                                                                                                   ; MLABCELL_X18_Y27_N3       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbhold[0]~0                                                                                                                                                                  ; LABCELL_X1_Y27_N21        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]~0                                                                                                                                                                   ; MLABCELL_X13_Y28_N9       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcdat[0]~0                                                                                                                                                                   ; LABCELL_X12_Y22_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[0]~8                                                                                                                                                                   ; MLABCELL_X9_Y28_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[12]~4                                                                                                                                                                  ; MLABCELL_X9_Y28_N27       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[8]~1                                                                                                                                                                   ; MLABCELL_X9_Y28_N9        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[12]~3                                                                                                                                                                  ; MLABCELL_X9_Y28_N3        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[1]~0                                                                                                                                                                   ; MLABCELL_X9_Y28_N57       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|fcy~0                                                                                                                                                                          ; LABCELL_X7_Y28_N33        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|height[3]~0                                                                                                                                                                    ; LABCELL_X24_Y22_N0        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|height_cnt[3]~1                                                                                                                                                                ; MLABCELL_X18_Y24_N36      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|last_word_del~0                                                                                                                                                                ; LABCELL_X6_Y19_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width[0]~0                                                                                                                                                                     ; MLABCELL_X18_Y27_N9       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width_cnt[4]~0                                                                                                                                                                 ; LABCELL_X7_Y28_N3         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width_cnt_rld                                                                                                                                                                  ; LABCELL_X7_Y28_N24        ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|address_out[20]~2                                                                                                                                                               ; MLABCELL_X9_Y25_N18       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop1lch[16]~0                                                                                                                                                                   ; LABCELL_X17_Y27_N18       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop1lcl[1]~0                                                                                                                                                                    ; LABCELL_X17_Y27_N3        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop2lch[16]~1                                                                                                                                                                   ; LABCELL_X17_Y27_N57       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop2lcl[1]~1                                                                                                                                                                    ; LABCELL_X17_Y27_N36       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|ir2[0]~0                                                                                                                                                                        ; LABCELL_X21_Y24_N12       ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|skip_flag~0                                                                                                                                                                     ; MLABCELL_X9_Y25_N21       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|address_out[16]~3                                                                                                                                                             ; LABCELL_X14_Y26_N51       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|address_out[1]~4                                                                                                                                                              ; LABCELL_X14_Y26_N3        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|dma                                                                                                                                                                           ; LABCELL_X19_Y24_N21       ; 40      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|always0~0                                                                                                                                                                   ; LABCELL_X10_Y31_N27       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|always9~1                                                                                                                                                                   ; LABCELL_X10_Y31_N3        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|fmode[15]~3                                                                                                                                                                 ; LABCELL_X17_Y31_N15       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~2                                                                                                                                                                    ; MLABCELL_X23_Y30_N45      ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprite[2]~0                                                                                                                                                                 ; LABCELL_X2_Y25_N12        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~2                                                                                                                                                                    ; LABCELL_X16_Y27_N12       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~81                                                                                                                                                                   ; LABCELL_X2_Y26_N33        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~82                                                                                                                                                                   ; LABCELL_X2_Y26_N39        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~83                                                                                                                                                                   ; LABCELL_X2_Y26_N42        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~84                                                                                                                                                                   ; LABCELL_X2_Y26_N54        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~85                                                                                                                                                                   ; LABCELL_X2_Y26_N45        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~86                                                                                                                                                                   ; LABCELL_X2_Y26_N51        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~87                                                                                                                                                                   ; LABCELL_X2_Y26_N36        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~88                                                                                                                                                                   ; LABCELL_X2_Y26_N24        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~10                                                                                                                                                                   ; LABCELL_X2_Y26_N3         ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|bls_cnt[1]~2                                                                                                                                                                                     ; LABCELL_X20_Y22_N39       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|dmacon[0]~1                                                                                                                                                                                      ; LABCELL_X20_Y22_N42       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|strhor_denise                                                                                                                                                                                    ; LABCELL_X2_Y28_N6         ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|always3~0                                                                                                                                                                                                     ; MLABCELL_X23_Y15_N6       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|always3~0                                                                                                                                                                                        ; LABCELL_X2_Y17_N54        ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|always4~0                                                                                                                                                                                        ; LABCELL_X2_Y17_N45        ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|hss                                                                                                                                                                                              ; FF_X2_Y17_N59             ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|ns_r~0                                                                                                                                                                                           ; LABCELL_X5_Y18_N48        ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|ns_r~1                                                                                                                                                                                           ; LABCELL_X10_Y17_N30       ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|randval[13]~0                                                                                                                                                                                    ; LABCELL_X7_Y17_N39        ; 69      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|sd_lbuf_wr[0]                                                                                                                                                                                    ; FF_X2_Y17_N2              ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|vss                                                                                                                                                                                              ; FF_X13_Y14_N56            ; 69      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|always0~0                                                                                                                                                                                          ; LABCELL_X17_Y12_N48       ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_int:cnt|icrmask[0]~1                                                                                                                                                                           ; LABCELL_X26_Y13_N3        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmcr[1]~1                                                                                                                                                                          ; MLABCELL_X28_Y12_N12      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X29_Y15_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmll[0]~0                                                                                                                                                                          ; LABCELL_X26_Y13_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmr[0]~1                                                                                                                                                                           ; LABCELL_X29_Y12_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmcr[3]~0                                                                                                                                                                          ; LABCELL_X29_Y15_N45       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X31_Y15_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmll[0]~0                                                                                                                                                                          ; LABCELL_X26_Y13_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmr[0]~1                                                                                                                                                                           ; LABCELL_X31_Y11_N54       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[15]~3                                                                                                                                                                        ; LABCELL_X35_Y15_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[23]~1                                                                                                                                                                        ; LABCELL_X35_Y15_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[7]~6                                                                                                                                                                         ; LABCELL_X35_Y15_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|always3~0                                                                                                                                                                          ; LABCELL_X35_Y15_N24       ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[0]~2                                                                                                                                                                           ; LABCELL_X35_Y15_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[16]~0                                                                                                                                                                          ; LABCELL_X32_Y13_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[8]~1                                                                                                                                                                           ; LABCELL_X32_Y13_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod_latch[0]~0                                                                                                                                                                     ; LABCELL_X31_Y13_N6        ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|Selector1~1                                                                                                                                                                  ; MLABCELL_X28_Y11_N42      ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|keydat2[6]~0                                                                                                                                                                 ; LABCELL_X26_Y12_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|kstate.001                                                                                                                                                                   ; FF_X28_Y11_N8             ; 13      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[0]~11                                                                                                                                                               ; LABCELL_X36_Y11_N27       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|keyrom[0]~0                                                                                                                                               ; MLABCELL_X28_Y11_N30      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|mouse_emu_right~0                                                                                                                                         ; LABCELL_X16_Y15_N9        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|osd_ctrl[7]~0                                                                                                                                             ; LABCELL_X26_Y12_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|psend[0]~11                                                                                                                                                                  ; MLABCELL_X34_Y11_N48      ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ptimer[15]~1                                                                                                                                                                 ; MLABCELL_X28_Y11_N24      ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ddrporta[0]~0                                                                                                                                                                                      ; LABCELL_X29_Y15_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ddrportb[0]~0                                                                                                                                                                                      ; LABCELL_X29_Y15_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|regporta[0]~1                                                                                                                                                                                      ; LABCELL_X29_Y15_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|regportb[0]~0                                                                                                                                                                                      ; LABCELL_X29_Y15_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|sdr_latch[0]~0                                                                                                                                                                                     ; LABCELL_X25_Y13_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ser_tx_cnt[0]~1                                                                                                                                                                                    ; MLABCELL_X34_Y13_N48      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_int:cnt|icrmask[0]~1                                                                                                                                                                           ; LABCELL_X16_Y12_N30       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmcr[3]~1                                                                                                                                                                          ; MLABCELL_X18_Y13_N54      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X16_Y12_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmll[0]~0                                                                                                                                                                          ; LABCELL_X16_Y12_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmr[0]~1                                                                                                                                                                           ; LABCELL_X14_Y12_N57       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmcr[3]~0                                                                                                                                                                          ; MLABCELL_X18_Y13_N15      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X12_Y14_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmll[0]~0                                                                                                                                                                          ; LABCELL_X17_Y14_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmr[0]~1                                                                                                                                                                           ; LABCELL_X12_Y13_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[15]~3                                                                                                                                                                        ; MLABCELL_X13_Y11_N51      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[23]~1                                                                                                                                                                        ; MLABCELL_X13_Y11_N45      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[7]~6                                                                                                                                                                         ; MLABCELL_X13_Y11_N42      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|always3~0                                                                                                                                                                          ; MLABCELL_X18_Y13_N51      ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[0]~2                                                                                                                                                                           ; LABCELL_X14_Y14_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[16]~0                                                                                                                                                                          ; LABCELL_X14_Y13_N45       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[8]~1                                                                                                                                                                           ; LABCELL_X14_Y14_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod_latch[0]~0                                                                                                                                                                     ; MLABCELL_X34_Y14_N27      ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|ddrporta[0]~0                                                                                                                                                                                      ; LABCELL_X21_Y13_N27       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|ddrportb[6]~1                                                                                                                                                                                      ; LABCELL_X17_Y15_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|regporta[6]~0                                                                                                                                                                                      ; MLABCELL_X18_Y13_N33      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|regportb[0]~0                                                                                                                                                                                      ; LABCELL_X17_Y13_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|sdr_latch[0]~0                                                                                                                                                                                     ; LABCELL_X17_Y13_N15       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|comb~2                                                                                                                                                                                                        ; LABCELL_X5_Y16_N51        ; 45      ; Clock enable, Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon0[11]~1                                                                                                                                                                                  ; LABCELL_X14_Y28_N51       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon2[9]~0                                                                                                                                                                                   ; LABCELL_X14_Y28_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon3[1]~0                                                                                                                                                                                   ; LABCELL_X17_Y28_N45       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon4[0]~1                                                                                                                                                                                   ; MLABCELL_X18_Y28_N45      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|Equal2~1                                                                                                                                                                ; LABCELL_X21_Y27_N27       ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl1dat[0]~0                                                                                                                                                            ; LABCELL_X24_Y33_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl2dat[0]~0                                                                                                                                                            ; LABCELL_X24_Y33_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl3dat[0]~0                                                                                                                                                            ; LABCELL_X20_Y32_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl4dat[0]~1                                                                                                                                                            ; LABCELL_X20_Y32_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl5dat[0]~0                                                                                                                                                            ; LABCELL_X20_Y32_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl6dat[0]~0                                                                                                                                                            ; LABCELL_X21_Y29_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl7dat[0]~1                                                                                                                                                            ; LABCELL_X21_Y29_N21       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl8dat[27]~0                                                                                                                                                           ; LABCELL_X21_Y33_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bplcon1[14]~0                                                                                                                                                           ; LABCELL_X21_Y27_N51       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bplcon1[8]~1                                                                                                                                                            ; LABCELL_X21_Y27_N21       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|always2~0                                                                                                                              ; LABCELL_X24_Y33_N18       ; 513     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|shifter[63]~0                                                                                                                          ; LABCELL_X24_Y39_N9        ; 504     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|shift~0                                                                                                                                ; LABCELL_X24_Y33_N42       ; 540     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf1h[0]~0                                                                                                                                                               ; LABCELL_X24_Y33_N30       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|always3~0                                                                                                                                                                ; LABCELL_X12_Y19_N24       ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|clxcon2[1]~1                                                                                                                                                             ; MLABCELL_X18_Y28_N54      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|clxcon[0]~1                                                                                                                                                              ; MLABCELL_X18_Y28_N27      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|wr_en                                                                                                                                                                 ; LABCELL_X14_Y28_N12       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|always8~0                                                                                                                                     ; LABCELL_X14_Y31_N3        ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|datla[0]~0                                                                                                                                    ; LABCELL_X14_Y31_N21       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|datlb[0]~0                                                                                                                                    ; LABCELL_X14_Y31_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|hstart[0]~0                                                                                                                                   ; LABCELL_X14_Y31_N45       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|hstart[1]~1                                                                                                                                   ; LABCELL_X14_Y31_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|shifta[63]~0                                                                                                                                  ; LABCELL_X14_Y31_N9        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|always8~0                                                                                                                                     ; LABCELL_X16_Y32_N39       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|datla[0]~0                                                                                                                                    ; LABCELL_X16_Y30_N36       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|datlb[0]~0                                                                                                                                    ; LABCELL_X16_Y30_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|hstart[0]~0                                                                                                                                   ; LABCELL_X16_Y32_N30       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|hstart[1]~1                                                                                                                                   ; LABCELL_X12_Y31_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|shifta[49]~0                                                                                                                                  ; LABCELL_X19_Y39_N3        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|always8~0                                                                                                                                     ; LABCELL_X17_Y32_N6        ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|datla[0]~0                                                                                                                                    ; LABCELL_X17_Y32_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|datlb[0]~0                                                                                                                                    ; LABCELL_X17_Y32_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|hstart[0]~0                                                                                                                                   ; LABCELL_X16_Y31_N45       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|hstart[1]~1                                                                                                                                   ; LABCELL_X17_Y32_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|shiftb[23]~0                                                                                                                                  ; MLABCELL_X18_Y33_N33      ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|always8~0                                                                                                                                     ; LABCELL_X16_Y31_N39       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|datla[0]~0                                                                                                                                    ; MLABCELL_X13_Y30_N21      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|datlb[0]~0                                                                                                                                    ; LABCELL_X16_Y31_N21       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|hstart[0]~0                                                                                                                                   ; LABCELL_X16_Y31_N3        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|hstart[1]~1                                                                                                                                   ; LABCELL_X16_Y31_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|shifta[10]~0                                                                                                                                  ; LABCELL_X14_Y33_N36       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|always8~0                                                                                                                                     ; MLABCELL_X18_Y32_N12      ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|datla[0]~0                                                                                                                                    ; MLABCELL_X18_Y32_N36      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|datlb[0]~0                                                                                                                                    ; MLABCELL_X18_Y32_N9       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|hstart[0]~0                                                                                                                                   ; LABCELL_X16_Y29_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|hstart[1]~1                                                                                                                                   ; LABCELL_X16_Y29_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|shiftb[60]~0                                                                                                                                  ; MLABCELL_X18_Y32_N3       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|always8~0                                                                                                                                     ; MLABCELL_X18_Y32_N51      ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|datla[0]~0                                                                                                                                    ; LABCELL_X12_Y31_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|datlb[0]~0                                                                                                                                    ; LABCELL_X12_Y30_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|hstart[0]~0                                                                                                                                   ; MLABCELL_X18_Y32_N0       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|hstart[1]~1                                                                                                                                   ; MLABCELL_X18_Y32_N42      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|shiftb[41]~0                                                                                                                                  ; MLABCELL_X18_Y32_N57      ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|always8~0                                                                                                                                     ; MLABCELL_X18_Y34_N3       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|datla[0]~0                                                                                                                                    ; LABCELL_X14_Y37_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|datlb[0]~0                                                                                                                                    ; LABCELL_X14_Y37_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|hstart[0]~0                                                                                                                                   ; LABCELL_X17_Y31_N30       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|hstart[1]~1                                                                                                                                   ; LABCELL_X17_Y31_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|shifta[63]~0                                                                                                                                  ; LABCELL_X14_Y33_N15       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|always8~0                                                                                                                                     ; LABCELL_X16_Y32_N45       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|datla[0]~0                                                                                                                                    ; LABCELL_X17_Y32_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|datlb[0]~0                                                                                                                                    ; LABCELL_X17_Y32_N36       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|hstart[0]~0                                                                                                                                   ; LABCELL_X16_Y32_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|hstart[1]~1                                                                                                                                   ; LABCELL_X17_Y32_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|shiftb[63]~0                                                                                                                                  ; MLABCELL_X18_Y32_N33      ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|hdiwstop[7]~0                                                                                                                                                                                  ; LABCELL_X14_Y28_N33       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|hdiwstrt[7]~0                                                                                                                                                                                  ; LABCELL_X17_Y31_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|l_bpu[0]~1                                                                                                                                                                                     ; LABCELL_X14_Y28_N9        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|always3~0                                                                                                                                                                                        ; LABCELL_X29_Y17_N9        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|cfg[0]~1                                                                                                                                                                                         ; LABCELL_X25_Y15_N27       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|cs[0]~0                                                                                                                                                                                          ; LABCELL_X25_Y18_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|fifo_reset                                                                                                                                                                                       ; MLABCELL_X23_Y17_N33      ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[12]~0                                                                                                                                                                   ; MLABCELL_X28_Y15_N45      ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|mem~0                                                                                                                                                                         ; LABCELL_X24_Y15_N54       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[12]~0                                                                                                                                                                  ; LABCELL_X25_Y12_N42       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayleid_cnt[0]~1                                                                                                                                                                                 ; LABCELL_X25_Y18_N39       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|sector_count[1]~0                                                                                                                                                                                ; LABCELL_X29_Y17_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~131                                                                                                                                                                                          ; LABCELL_X20_Y16_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~132                                                                                                                                                                                          ; LABCELL_X20_Y16_N36       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~133                                                                                                                                                                                          ; LABCELL_X21_Y16_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~134                                                                                                                                                                                          ; LABCELL_X20_Y16_N12       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~135                                                                                                                                                                                          ; LABCELL_X20_Y16_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~136                                                                                                                                                                                          ; LABCELL_X20_Y17_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~137                                                                                                                                                                                          ; LABCELL_X20_Y16_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~138                                                                                                                                                                                          ; LABCELL_X20_Y17_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_m68k_bridge:CPU1|_as_and_cs~0                                                                                                                                                                         ; LABCELL_X29_Y22_N57       ; 2       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_m68k_bridge:CPU1|_ta_n~2                                                                                                                                                                              ; LABCELL_X31_Y16_N24       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_m68k_bridge:CPU1|always9~0                                                                                                                                                                            ; MLABCELL_X28_Y23_N15      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]                                                                                                                                                                        ; FF_X26_Y15_N32            ; 1119    ; Async. clear, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]~2                                                                                                                                                                      ; MLABCELL_X28_Y19_N9       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|adkcon[1]~1                                                                                                                                                                                      ; LABCELL_X14_Y25_N27       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|dmas[1]~0                                                                                                                                                                        ; MLABCELL_X28_Y24_N36      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|always5~1                                                                                                                                               ; MLABCELL_X28_Y28_N9       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|always6~1                                                                                                                                               ; MLABCELL_X28_Y28_N45      ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|auddat[0]~0                                                                                                                                             ; LABCELL_X24_Y31_N24       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audlen[0]~0                                                                                                                                             ; LABCELL_X24_Y31_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audper[0]~0                                                                                                                                             ; MLABCELL_X23_Y23_N33      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audvol[0]~0                                                                                                                                             ; LABCELL_X24_Y31_N51       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|datbuf[0]~2                                                                                                                                             ; LABCELL_X25_Y28_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|dmas~0                                                                                                                                                  ; MLABCELL_X28_Y24_N3       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|lencnt[0]~2                                                                                                                                             ; LABCELL_X26_Y26_N18       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|percnt[0]~0                                                                                                                                             ; MLABCELL_X28_Y28_N24      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|always5~1                                                                                                                                               ; LABCELL_X31_Y30_N21       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|always6~1                                                                                                                                               ; MLABCELL_X28_Y30_N24      ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|auddat[0]~0                                                                                                                                             ; LABCELL_X24_Y31_N15       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audlen[0]~0                                                                                                                                             ; LABCELL_X21_Y27_N0        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audper[0]~0                                                                                                                                             ; LABCELL_X21_Y27_N57       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audvol[0]~0                                                                                                                                             ; LABCELL_X17_Y29_N48       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|datbuf[0]~2                                                                                                                                             ; LABCELL_X25_Y27_N24       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|dmas~0                                                                                                                                                  ; MLABCELL_X28_Y30_N48      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|lencnt[0]~2                                                                                                                                             ; MLABCELL_X28_Y31_N6       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|percnt[0]~0                                                                                                                                             ; LABCELL_X31_Y30_N18       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|always5~1                                                                                                                                               ; LABCELL_X26_Y31_N3        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|always6~1                                                                                                                                               ; LABCELL_X26_Y31_N42       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|auddat[0]~0                                                                                                                                             ; MLABCELL_X28_Y25_N57      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audlen[0]~0                                                                                                                                             ; LABCELL_X24_Y31_N48       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audper[0]~0                                                                                                                                             ; MLABCELL_X23_Y28_N45      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audvol[0]~0                                                                                                                                             ; LABCELL_X24_Y31_N39       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|datbuf[0]~2                                                                                                                                             ; LABCELL_X21_Y25_N36       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|dmas~0                                                                                                                                                  ; LABCELL_X26_Y33_N0        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|lencnt[3]~2                                                                                                                                             ; LABCELL_X29_Y31_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|percnt[0]~0                                                                                                                                             ; LABCELL_X26_Y31_N51       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|always5~1                                                                                                                                               ; LABCELL_X29_Y32_N27       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|always6~1                                                                                                                                               ; LABCELL_X26_Y32_N36       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|auddat[0]~0                                                                                                                                             ; LABCELL_X17_Y29_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audlen[4]~1                                                                                                                                             ; LABCELL_X17_Y29_N39       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audper[0]~0                                                                                                                                             ; LABCELL_X17_Y29_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audvol[0]~0                                                                                                                                             ; LABCELL_X17_Y29_N18       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|datbuf[0]~2                                                                                                                                             ; MLABCELL_X23_Y27_N12      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|dmas~0                                                                                                                                                  ; LABCELL_X29_Y32_N33       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|intreq2~0                                                                                                                                               ; LABCELL_X29_Y32_N15       ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|lencnt[15]~2                                                                                                                                            ; LABCELL_X29_Y32_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|percnt[0]~0                                                                                                                                             ; LABCELL_X29_Y32_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal0~0                                                                                                                                                                        ; LABCELL_X25_Y15_N57       ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal16~0                                                                                                                                                                       ; LABCELL_X21_Y22_N42       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal1~0                                                                                                                                                                        ; LABCELL_X25_Y15_N36       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|always15~0                                                                                                                                                                      ; LABCELL_X24_Y15_N33       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_fdd~0                                                                                                                                                                       ; LABCELL_X24_Y18_N30       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|disk_writable[0]~1                                                                                                                                                              ; LABCELL_X24_Y18_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dmaen~2                                                                                                                                                                         ; LABCELL_X21_Y22_N39       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[0]~1                                                                                                                                                                     ; LABCELL_X21_Y22_N33       ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[0]~0                                                                                                                                                                    ; LABCELL_X21_Y21_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|fifo_reset                                                                                                                                                                      ; LABCELL_X24_Y20_N36       ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|in_ptr[10]~0                                                                                                                                              ; LABCELL_X25_Y20_N36       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|mem~0                                                                                                                                                     ; LABCELL_X25_Y20_N51       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out_ptr[10]~1                                                                                                                                             ; LABCELL_X25_Y20_N39       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data_cnt[0]~1                                                                                                                                                                ; LABCELL_X25_Y18_N36       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|scs                                                                                                                                                                             ; LABCELL_X24_Y15_N12       ; 9       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag_clr                                                                                                                                                                 ; LABCELL_X26_Y15_N0        ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_flag_clr                                                                                                                                                                 ; MLABCELL_X23_Y17_N45      ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|step_ena_cnt[8]                                                                                                                                                                 ; FF_X12_Y18_N56            ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|step_ena_cnt[8]~0                                                                                                                                                               ; LABCELL_X12_Y18_N24       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|wr_fifo_status[0]~1                                                                                                                                                             ; MLABCELL_X23_Y17_N54      ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intena[0]~2                                                                                                                                                              ; LABCELL_X14_Y22_N21       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intreq[2]~15                                                                                                                                                             ; MLABCELL_X23_Y22_N15      ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_data[1]~0                                                                                                                                                                      ; MLABCELL_X13_Y19_N39      ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serdat[0]~0                                                                                                                                                                       ; LABCELL_X25_Y24_N33       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serper[15]                                                                                                                                                                        ; FF_X23_Y32_N41            ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serper[15]~0                                                                                                                                                                      ; LABCELL_X25_Y24_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[0]~0                                                                                                                                                                       ; LABCELL_X29_Y26_N3        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[12]~2                                                                                                                                                                      ; LABCELL_X29_Y25_N57       ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[7]~1                                                                                                                                                                       ; LABCELL_X29_Y25_N9        ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_shift[0]~1                                                                                                                                                                     ; LABCELL_X29_Y25_N51       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_state.TX_SHIFT                                                                                                                                                                 ; FF_X25_Y24_N14            ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|autofire_cnt[0]~0                                                                                                                                                                              ; MLABCELL_X23_Y15_N30      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse0dat[15]~16                                                                                                                                                                              ; LABCELL_X6_Y32_N45        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse0dat[5]~9                                                                                                                                                                                ; MLABCELL_X13_Y17_N54      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse1dat[15]~13                                                                                                                                                                              ; MLABCELL_X13_Y20_N21      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse1dat[1]~1                                                                                                                                                                                ; MLABCELL_X13_Y24_N27      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse1dat[7]~4                                                                                                                                                                                ; LABCELL_X12_Y20_N42       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|potreg[8]~0                                                                                                                                                                                    ; LABCELL_X16_Y25_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always17~2                                                                                                                                                                     ; LABCELL_X26_Y17_N24       ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always22~0                                                                                                                                                                     ; LABCELL_X26_Y17_N57       ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always2~0                                                                                                                                                                      ; LABCELL_X7_Y12_N39        ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|autofire_config[0]~1                                                                                                                                                           ; LABCELL_X26_Y17_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[5]~0                                                                                                                                                                   ; LABCELL_X26_Y16_N27       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|floppy_config[0]~0                                                                                                                                                             ; LABCELL_X26_Y17_N9        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|highlight[0]~1                                                                                                                                                                 ; LABCELL_X10_Y14_N57       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|host_bs[0]~0                                                                                                                                                                   ; LABCELL_X26_Y15_N3        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|hr_filter[0]~0                                                                                                                                                                 ; LABCELL_X10_Y17_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|key_disable~1                                                                                                                                                                  ; LABCELL_X26_Y17_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[1]~4                                                                                                                                                                   ; LABCELL_X25_Y20_N45       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[23]~2                                                                                                                                                                  ; MLABCELL_X23_Y19_N48      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[8]~1                                                                                                                                                                   ; MLABCELL_X23_Y19_N42      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_dat_r[0]~0                                                                                                                                                                 ; LABCELL_X29_Y20_N12       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|memory_config[0]~0                                                                                                                                                             ; LABCELL_X25_Y21_N33       ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|osdbuf~0                                                                                                                                                                       ; LABCELL_X26_Y17_N15       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~17                                                                                                                                                  ; LABCELL_X25_Y17_N12       ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~18                                                                                                                                                  ; LABCELL_X24_Y17_N54       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_rp[0]~0                                                                                                                                                 ; MLABCELL_X28_Y22_N27      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_chipset_config[1]~0                                                                                                                                                          ; LABCELL_X16_Y11_N57       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_cpu_config[0]~0                                                                                                                                                              ; LABCELL_X26_Y17_N3        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_ide_config[0]~0                                                                                                                                                              ; LABCELL_X26_Y18_N42       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_memory_config[0]~0                                                                                                                                                           ; LABCELL_X26_Y17_N48       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|Equal0~0                                                                                                                                                   ; LABCELL_X25_Y16_N18       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|rx                                                                                                                                                         ; FF_X10_Y14_N38            ; 9       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|usrrst~0                                                                                                                                                                       ; LABCELL_X26_Y17_N39       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|vpos[3]~0                                                                                                                                                                      ; LABCELL_X10_Y14_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|_mleft~1                                                                                                                                                                   ; LABCELL_X14_Y15_N15       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[1]~0                                                                                                                                                              ; MLABCELL_X13_Y16_N12      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[0]~1                                                                                                                                                                 ; MLABCELL_X13_Y16_N15      ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mstate.001                                                                                                                                                                 ; FF_X12_Y15_N2             ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtreset~0                                                                                                                                                                  ; LABCELL_X14_Y17_N57       ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|xcount[0]~2                                                                                                                                                                ; LABCELL_X17_Y17_N27       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|xcount[2]~6                                                                                                                                                                ; MLABCELL_X18_Y18_N24      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|ycount[0]~2                                                                                                                                                                ; LABCELL_X14_Y15_N54       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|ycount[2]~8                                                                                                                                                                ; LABCELL_X17_Y17_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|zcount[0]~2                                                                                                                                                                ; LABCELL_X14_Y15_N12       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|vsync_t~0                                                                                                                                                                                                     ; LABCELL_X35_Y15_N36       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|Selector3~0                                                                                                                                                                                           ; MLABCELL_X18_Y12_N51      ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|cs_sync[1]                                                                                                                                                                                            ; FF_X14_Y11_N32            ; 59      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|s_adr[2]                                                                                                                                                                                              ; FF_X18_Y21_N56            ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|state.ST_SETUP                                                                                                                                                                                        ; FF_X18_Y12_N38            ; 66      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdctl_rst                                                                                                                                                                                                                     ; LABCELL_X29_Y9_N18        ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|Equal0~1                                                                                                                                                                                                     ; MLABCELL_X28_Y10_N15      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|Equal1~0                                                                                                                                                                                                     ; MLABCELL_X28_Y10_N12      ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cas_sd_we                                                                                                                                                                                                    ; FF_X19_Y21_N56            ; 75      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|casaddr[18]~1                                                                                                                                                                                                ; LABCELL_X25_Y18_N45       ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chip48_1[0]~0                                                                                                                                                                                                ; MLABCELL_X28_Y17_N12      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chip48_2[0]~0                                                                                                                                                                                                ; MLABCELL_X28_Y17_N27      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chip48_3[0]~0                                                                                                                                                                                                ; LABCELL_X20_Y15_N27       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chipRD[0]~0                                                                                                                                                                                                  ; MLABCELL_X28_Y17_N24      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|comb~0                                                                                                                                                                                                       ; LABCELL_X31_Y18_N27       ; 71      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|cpu_dat_r[0]~1                                                                                                                                                                           ; LABCELL_X24_Y17_N36       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[7]~2                                                                                                                                                                              ; LABCELL_X29_Y16_N48       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_mem_we_0                                                                                                                                                                              ; FF_X32_Y17_N25            ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_mem_we_1                                                                                                                                                                              ; FF_X32_Y17_N58            ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_tag_we                                                                                                                                                                                ; FF_X31_Y18_N19            ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|datawr[12]~2                                                                                                                                                                                                 ; LABCELL_X20_Y15_N15       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|ena7RDreg                                                                                                                                                                                                    ; FF_X28_Y17_N50            ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|ena7WRreg                                                                                                                                                                                                    ; FF_X28_Y17_N17            ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[0][15]~14                                                                                                                                                                                         ; MLABCELL_X23_Y13_N24      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[0][7]~12                                                                                                                                                                                          ; MLABCELL_X23_Y13_N27      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[1][15]~7                                                                                                                                                                                          ; LABCELL_X20_Y11_N15       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[1][7]~5                                                                                                                                                                                           ; LABCELL_X20_Y11_N36       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[2][15]~13                                                                                                                                                                                         ; MLABCELL_X23_Y13_N51      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[2][7]~9                                                                                                                                                                                           ; MLABCELL_X23_Y13_N48      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[3][15]~6                                                                                                                                                                                          ; LABCELL_X20_Y11_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[3][7]~3                                                                                                                                                                                           ; LABCELL_X20_Y11_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache_addr[24]~0                                                                                                                                                                                        ; MLABCELL_X23_Y13_N9       ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache_valid~0                                                                                                                                                                                           ; LABCELL_X20_Y15_N54       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_write_ack~0                                                                                                                                                                                             ; LABCELL_X20_Y15_N18       ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|init_done                                                                                                                                                                                                    ; FF_X19_Y13_N8             ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|init_done~0                                                                                                                                                                                                  ; LABCELL_X19_Y13_N42       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|reset                                                                                                                                                                                                        ; FF_X20_Y11_N47            ; 23      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|reset_sdstate                                                                                                                                                                                                ; FF_X20_Y11_N52            ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|sdwrite                                                                                                                                                                                                      ; FF_X28_Y17_N37            ; 16      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 1903    ; Global Clock         ; GCLK0            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X0_Y7_N1 ; 7400    ; Global Clock         ; GCLK4            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll3_outclk ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 1       ; Global Clock         ; GCLK5            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 1429    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]                                               ; 1119    ;
; amiga_clk:amiga_clk|clk7_en_reg                                                                      ; 733     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|shift~0       ; 540     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|always2~0     ; 513     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|shifter[63]~0 ; 504     ;
+------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                ; Location                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_6ar1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; db/Cyclone5_UNAMIGAPLUS_AGA.ram0_TG68KdotC_Kernel_abed7b79.hdl.mif ; M10K_X38_Y23_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_6ar1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; db/Cyclone5_UNAMIGAPLUS_AGA.ram0_TG68KdotC_Kernel_abed7b79.hdl.mif ; M10K_X38_Y24_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; ctrl_top:ctrl_top|ctrl_boot:ctrl_rom|altsyncram:Ram0_rtl_0|altsyncram_93f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; ROM              ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; db/Cyclone5_UNAMIGAPLUS_AGA.rom0_ctrl_boot_9b9c052.hdl.mif         ; M10K_X11_Y9_N0, M10K_X11_Y8_N0, M10K_X11_Y10_N0, M10K_X11_Y7_N0                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram|altsyncram:mem_rtl_0|altsyncram_g6n1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 21           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 5376  ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 1           ; 0     ; None                                                               ; M10K_X11_Y6_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|altsyncram:mem_rtl_0|altsyncram_qbn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                                                               ; M10K_X22_Y8_N0, M10K_X22_Y6_N0, M10K_X22_Y7_N0, M10K_X22_Y9_N0                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                               ; M10K_X30_Y4_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                               ; M10K_X30_Y3_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprctl_rtl_0|altsyncram_bvj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 12           ; 8            ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 96    ; 8                           ; 12                          ; 8                           ; 12                          ; 96                  ; 1           ; 0     ; None                                                               ; M10K_X22_Y26_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprpos_rtl_0|altsyncram_lsj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None                                                               ; M10K_X22_Y28_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprptl_rtl_0|altsyncram_hvj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 15           ; 8            ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 120   ; 8                           ; 15                          ; 8                           ; 15                          ; 120                 ; 1           ; 0     ; None                                                               ; M10K_X3_Y25_N0                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 30           ; 1024         ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 30720 ; 1024                        ; 30                          ; 1024                        ; 30                          ; 30720               ; 3           ; 0     ; None                                                               ; M10K_X3_Y16_N0, M10K_X3_Y17_N0, M10K_X3_Y18_N0                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 27           ; 1024         ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 27648 ; 1024                        ; 27                          ; 1024                        ; 27                          ; 27648               ; 3           ; 0     ; None                                                               ; M10K_X3_Y13_N0, M10K_X11_Y15_N0, M10K_X3_Y15_N0                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0|altsyncram_o6n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                                               ; M10K_X22_Y23_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|altsyncram:Ram0_rtl_0|altsyncram_ddg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; ROM              ; Single Clock ; 512          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 512                         ; 16                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; db/Cyclone5_UNAMIGAPLUS_AGA.rom0_ps2keyboardmap_8d0ca61e.hdl.mif   ; M10K_X22_Y11_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0     ; None                                                               ; M10K_X22_Y24_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0     ; None                                                               ; M10K_X22_Y25_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_m9q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; None                                                               ; M10K_X30_Y14_N0, M10K_X30_Y15_N0, M10K_X22_Y16_N0, M10K_X22_Y17_N0, M10K_X22_Y14_N0, M10K_X30_Y16_N0, M10K_X22_Y15_N0, M10K_X30_Y17_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4           ; 0     ; None                                                               ; M10K_X22_Y21_N0, M10K_X22_Y19_N0, M10K_X22_Y22_N0, M10K_X22_Y20_N0                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0|altsyncram_g9n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0     ; None                                                               ; M10K_X11_Y11_N0, M10K_X11_Y12_N0                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0|altsyncram_9vj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1           ; 0     ; None                                                               ; M10K_X30_Y19_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram|altsyncram:altsyncram_component|altsyncram_sav1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 31                          ; 128                         ; 31                          ; 3968                ; 1           ; 0     ; None                                                               ; M10K_X30_Y18_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                                                               ; M10K_X38_Y16_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                                                               ; M10K_X38_Y18_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 2           ;
; Two Independent 18x18           ; 8           ;
; Total number of DSP blocks      ; 10          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 10          ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                  ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s0_arbiter|Mult0~8                                   ; Independent 9x9       ; DSP_X8_Y9_N0   ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter|Mult0~8                                   ; Independent 9x9       ; DSP_X15_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1|Mult0~mac   ; Two Independent 18x18 ; DSP_X33_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2|Mult0~mac   ; Two Independent 18x18 ; DSP_X33_Y25_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0|Mult0~mac   ; Two Independent 18x18 ; DSP_X33_Y27_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3|Mult0~mac   ; Two Independent 18x18 ; DSP_X15_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|Mult0~mac ; Two Independent 18x18 ; DSP_X8_Y31_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|Mult1~mac ; Two Independent 18x18 ; DSP_X8_Y33_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|Mult0~mac ; Two Independent 18x18 ; DSP_X8_Y19_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|Mult1~mac ; Two Independent 18x18 ; DSP_X8_Y21_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 33,923 / 140,056 ( 24 % ) ;
; C12 interconnects            ; 1,002 / 6,048 ( 17 % )    ;
; C2 interconnects             ; 14,831 / 54,648 ( 27 % )  ;
; C4 interconnects             ; 7,636 / 25,920 ( 29 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 2,154 / 140,056 ( 2 % )   ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Local interconnects          ; 7,803 / 36,960 ( 21 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 1,324 / 5,984 ( 22 % )    ;
; R14/C12 interconnect drivers ; 2,089 / 9,504 ( 22 % )    ;
; R3 interconnects             ; 17,696 / 60,192 ( 29 % )  ;
; R6 interconnects             ; 26,582 / 127,072 ( 21 % ) ;
; Spine clocks                 ; 12 / 120 ( 10 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                               ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 102       ; 0            ; 102       ; 0            ; 0            ; 102       ; 102       ; 0            ; 102       ; 102       ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 102          ; 0         ; 102          ; 102          ; 0         ; 0         ; 102          ; 0         ; 0         ; 102          ; 102          ; 102          ; 81           ; 102          ; 102          ; 102          ; 102          ; 81           ; 102          ; 98           ; 102          ; 102          ; 102          ; 102          ; 102          ; 102          ; 102          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLOCK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUZZER             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MCLK               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_MOSI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SCLK               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LRCLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIN               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_MDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_MCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_MISO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; joy2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; On                          ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                            ; Destination Clock(s)                                                                                                                          ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                                                                                                           ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 419.0             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 368.6             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                 ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 155.0             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                  ; 127.5             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                  ; 116.2             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                                                                                                           ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                              ; 76.1              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                              ; 72.2              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                  ; 70.7              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk ; 66.2              ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                              ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 60.7              ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk:amiga_clk|clk7_cnt[1],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 60.6              ;
; amiga_clk:amiga_clk|clk7_cnt[1]                                                                                                                                                                                                                                            ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 55.7              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 55.3              ;
; amiga_clk:amiga_clk|clk7_cnt[1],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 44.0              ;
; amiga_clk:amiga_clk|clk7_cnt[1],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 39.6              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                  ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                  ; 35.7              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                  ; 34.1              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                  ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                  ; 31.3              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                      ; Destination Register                                                                                                                                    ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; amiga_clk:amiga_clk|clk7_cnt[1]                                                                                      ; amiga_clk:amiga_clk|clk7n_en_reg                                                                                                                        ; 4.531             ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[4]                                                  ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 4.335             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[2]                                                                                                        ; 4.147             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[6]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 4.078             ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[6]                                                  ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a7~porta_datain_reg0                                     ; 3.536             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[7]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 3.239             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[14]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 3.235             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[6]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 3.235             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[2]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 3.235             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[0]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 3.235             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[15]                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_hdd_rd                                                                                                ; 3.175             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[12]                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_hdd_rd                                                                                                ; 3.155             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[13]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 3.050             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[6]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|disk_writable[2]                                                                                          ; 2.956             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a6~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a5~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a4~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[4]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[5]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a3~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[3]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a2~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[2]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a1~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ram_block1a0~portb_address_reg0 ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[0]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[1]                                                                          ; minimig:minimig|amber:AMBER1|sl_b[0]                                                                                                                    ; 2.817             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[2]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a2~porta_datain_reg0  ; 2.813             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_flag_sync                                                                                              ; 2.806             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_cnt[0]                                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_cnt[0]                                                                                                 ; 2.784             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|cmd                                               ; minimig:minimig|userio:USERIO1|userio_osd:osd1|wr_state.00                                                                                              ; 2.780             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[11]                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a11~porta_datain_reg0 ; 2.766             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[5]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[4]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[3]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[2]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[1]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                        ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[0]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                                                                                           ; 2.753             ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intreq[13]                                                      ; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|_ipl[0]                                                                                            ; 2.693             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[3]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a3~porta_datain_reg0  ; 2.685             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|new_byte                                          ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|rx_sync                                                                              ; 2.676             ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[0]                                                  ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[1]                                                  ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|select_r[5]                                                  ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|bplcon0[11]                                                                           ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|l_bpu[0]                                                                              ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|l_bpu[1]                                                                              ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|l_bpu[2]                                                                              ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|denise:DENISE1|l_bpu[3]                                                                              ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 2.637             ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intena[13]                                                      ; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|_ipl[0]                                                                                            ; 2.629             ;
; minimig:minimig|amber:AMBER1|g_err[0]                                                                                ; minimig:minimig|amber:AMBER1|sl_g[0]                                                                                                                    ; 2.625             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_cnt[1]                                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_cnt[1]                                                                                                 ; 2.586             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[7]                                                             ; minimig:minimig|gayle:GAYLE1|pio_out                                                                                                                    ; 2.567             ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[1]                                                       ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[1]                                                                                          ; 2.546             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[9]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|trackrdok                                                                                                 ; 2.529             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt_del[1]                                                      ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_cnt[1]                                                                                                 ; 2.526             ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[2]                                                       ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[1]                                                                                          ; 2.517             ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[3]                                                       ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mcmd_cnt[1]                                                                                          ; 2.500             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[1]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a1~porta_datain_reg0  ; 2.470             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[0]                                                             ; minimig:minimig|gayle:GAYLE1|error                                                                                                                      ; 2.438             ;
; amiga_clk:amiga_clk|e_cnt[2]                                                                                         ; minimig:minimig|minimig_m68k_bridge:CPU1|vma                                                                                                            ; 2.422             ;
; amiga_clk:amiga_clk|e_cnt[1]                                                                                         ; minimig:minimig|minimig_m68k_bridge:CPU1|vma                                                                                                            ; 2.417             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[10]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.415             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[8]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.415             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[4]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.415             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[15]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.415             ;
; amiga_clk:amiga_clk|e_cnt[3]                                                                                         ; minimig:minimig|minimig_m68k_bridge:CPU1|vma                                                                                                            ; 2.406             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[13]                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|trackrdok                                                                                                 ; 2.392             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[6]                                            ; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem_rtl_0_bypass[11]                                                              ; 2.375             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[3]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[0]                                                                                                      ; 2.372             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[2]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[0]                                                                                                      ; 2.372             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[1]                                                                     ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[0]                                                                                                      ; 2.372             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[4]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a4~porta_datain_reg0  ; 2.372             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[14]                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|trackrdok                                                                                                 ; 2.362             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[1]                                            ; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem_rtl_0_bypass[6]                                                               ; 2.349             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[10]                                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a10~porta_datain_reg0 ; 2.346             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[8]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|trackrdok                                                                                                 ; 2.292             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[12]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[11]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[9]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[5]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[3]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[1]                                                                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[0]                                                              ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                        ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_rxd                                                                   ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_IDLE                                                         ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rxd_sync[1]                                                              ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]                                                               ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; amiga_clk:amiga_clk|clk7_en_reg                                                                                      ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                           ; 2.259             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[7]                                        ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_r[0]                                                                                                      ; 2.254             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[7]                                                                   ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[0]                                                                           ; 2.253             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[11]                                                                         ; minimig:minimig|amber:AMBER1|sl_g[0]                                                                                                                    ; 2.244             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                        ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_r[0]                                                                                                      ; 2.191             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[4]                                            ; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem_rtl_0_bypass[9]                                                               ; 2.186             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[2]                                            ; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_ide_config[2]                                                                                          ; 2.184             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[5]                                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ram_block1a5~porta_datain_reg0  ; 2.176             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[5]                                            ; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[3]                                                                                               ; 2.167             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|rx                                                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_cnt[1]                                                                            ; 2.161             ;
+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
    Info (16304): Mode behavior is affected by advanced setting Perform Physical Synthesis for Combinational Logic for Fitting (default for this mode is On)
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEFA2F23I7 for design "Cyclone5_UNAMIGAPLUS_AGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 1825 fanout uses global clock CLKCTRL_G0
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 7521 fanout uses global clock CLKCTRL_G4
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll3_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G5
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk~CLKENA0 with 1463 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'Constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -divide_by 7 -multiply_by 64 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 16 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -phase 213.78 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk}
Warning (332174): Ignored filter at Constraints.sdc(54): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[2] could not be matched with a pin File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 54
Warning (332049): Ignored create_generated_clock at Constraints.sdc(54): Argument -source is an empty collection File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 54
    Info (332050): create_generated_clock -name sd1clk_pin -source [get_pins {amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 54
Warning (332174): Ignored filter at Constraints.sdc(55): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[0] could not be matched with a pin File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 55
Warning (332049): Ignored create_generated_clock at Constraints.sdc(55): Argument -source is an empty collection File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 55
    Info (332050): create_generated_clock -name sysclock   -source [get_pins {amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[0]}] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 55
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at Constraints.sdc(73): sd1clk_pin could not be matched with a clock File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 73
Warning (332049): Ignored set_input_delay at Constraints.sdc(73): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 73
    Info (332050): set_input_delay -clock sd1clk_pin -max 5.8 [get_ports SDRAM_DQ[*]] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 73
Warning (332049): Ignored set_input_delay at Constraints.sdc(74): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 74
    Info (332050): set_input_delay -clock sd1clk_pin -min 3.2 [get_ports SDRAM_DQ[*]] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 74
Warning (332174): Ignored filter at Constraints.sdc(76): sysclock could not be matched with a clock File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 76
Warning (332049): Ignored set_input_delay at Constraints.sdc(76): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 76
    Info (332050): set_input_delay -clock sysclock -min 0.5 [get_ports SD_MISO] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 76
Warning (332049): Ignored set_input_delay at Constraints.sdc(77): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 77
    Info (332050): set_input_delay -clock sysclock -max 1.0 [get_ports SD_MISO] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 77
Warning (332049): Ignored set_output_delay at Constraints.sdc(83): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 83
    Info (332050): set_output_delay -clock sysclock -max 1.5 [get_ports SDRAM_*] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 83
Warning (332049): Ignored set_output_delay at Constraints.sdc(84): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 84
    Info (332050): set_output_delay -clock sysclock -min -0.8 [get_ports SDRAM_*] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 84
Warning (332049): Ignored set_output_delay at Constraints.sdc(85): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 85
    Info (332050): set_output_delay -clock sd1clk_pin -max 0.5 [get_ports SDRAM_CLK] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 85
Warning (332049): Ignored set_output_delay at Constraints.sdc(86): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 86
    Info (332050): set_output_delay -clock sd1clk_pin -min 0.5 [get_ports SDRAM_CLK] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 86
Warning (332049): Ignored set_output_delay at Constraints.sdc(88): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 88
    Info (332050): set_output_delay -clock sysclock -min 0.5 [get_ports VGA_*] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 88
Warning (332049): Ignored set_output_delay at Constraints.sdc(89): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 89
    Info (332050): set_output_delay -clock sysclock -max 1.0 [get_ports VGA_*] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 89
Warning (332049): Ignored set_output_delay at Constraints.sdc(91): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 91
    Info (332050): set_output_delay -clock sysclock -min 0.5 [get_ports SD_*] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 91
Warning (332049): Ignored set_output_delay at Constraints.sdc(92): Argument -clock is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 92
    Info (332050): set_output_delay -clock sysclock -max 1.0 [get_ports SD_*] File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 92
Warning (332174): Ignored filter at Constraints.sdc(105): btn_n_i[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 105
Warning (332049): Ignored set_false_path at Constraints.sdc(105): Argument <from> is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 105
    Info (332050): set_false_path -from {btn_n_i[*]} File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 105
Warning (332174): Ignored filter at Constraints.sdc(107): stm_tx_i could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 107
Warning (332049): Ignored set_false_path at Constraints.sdc(107): Argument <from> is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 107
    Info (332050): set_false_path -from {stm_tx_i} File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 107
Warning (332049): Ignored set_false_path at Constraints.sdc(109): Argument <to> is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 109
    Info (332050): set_false_path -to {btn_n_i[*]} File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 109
Warning (332174): Ignored filter at Constraints.sdc(111): stm_rx_o could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 111
Warning (332049): Ignored set_false_path at Constraints.sdc(111): Argument <to> is not an object ID File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 111
    Info (332050): set_false_path -to {stm_rx_o} File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 111
Warning (332174): Ignored filter at Constraints.sdc(119): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[1] could not be matched with a clock File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
Warning (332049): Ignored set_multicycle_path at Constraints.sdc(119): Argument <from> is an empty collection File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
    Info (332050): set_multicycle_path -from [get_clocks {sd1clk_pin}] -to [get_clocks {amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[1]}] -setup -end 2 File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
Warning (332049): Ignored set_multicycle_path at Constraints.sdc(119): Argument <to> is an empty collection File: E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 amiga_clk:amiga_clk|clk7_cnt[1]
    Info (332111):    2.187 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    8.750 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   35.000 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.750 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   19.687 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000       clk_50
    Info (332111):   20.000 ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]
    Info (332111):   20.000       SD_CLK
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type DSP block
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUDIO_L" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_R" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:45
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.6% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:00:35
Info (11888): Total time spent on timing analysis during the Fitter is 48.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:39
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/out/Cyclone5_UNAMIGAPLUS_AGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 35 warnings
    Info: Peak virtual memory: 2503 megabytes
    Info: Processing ended: Mon Sep 21 11:36:32 2020
    Info: Elapsed time: 00:03:41
    Info: Total CPU time (on all processors): 00:09:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/UnAmiga/UnamigaCyclone5/fpga/Cyclone5/out/Cyclone5_UNAMIGAPLUS_AGA.fit.smsg.


