Fitter report for DE1_SoC
Sat Mar 11 12:39:25 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Sat Mar 11 12:39:25 2017           ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                   ; DE1_SoC                                         ;
; Top-level Entity Name           ; lab5TopLevel                                    ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,877 / 32,070 ( 6 % )                          ;
; Total registers                 ; 2482                                            ;
; Total pins                      ; 128 / 457 ( 28 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,059,840 / 4,065,280 ( 26 % )                  ;
; Total RAM Blocks                ; 133 / 397 ( 34 % )                              ;
; Total DSP Blocks                ; 6 / 87 ( 7 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.7%      ;
;     Processor 4            ;   5.6%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; HEX0[0]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; HEX1[0]     ; Missing drive strength and slew rate ;
; HEX1[1]     ; Missing drive strength and slew rate ;
; HEX1[2]     ; Missing drive strength and slew rate ;
; HEX1[3]     ; Missing drive strength and slew rate ;
; HEX1[4]     ; Missing drive strength and slew rate ;
; HEX1[5]     ; Missing drive strength and slew rate ;
; HEX1[6]     ; Missing drive strength and slew rate ;
; HEX2[0]     ; Missing drive strength and slew rate ;
; HEX2[1]     ; Missing drive strength and slew rate ;
; HEX2[2]     ; Missing drive strength and slew rate ;
; HEX2[3]     ; Missing drive strength and slew rate ;
; HEX2[4]     ; Missing drive strength and slew rate ;
; HEX2[5]     ; Missing drive strength and slew rate ;
; HEX2[6]     ; Missing drive strength and slew rate ;
; HEX3[0]     ; Missing drive strength and slew rate ;
; HEX3[1]     ; Missing drive strength and slew rate ;
; HEX3[2]     ; Missing drive strength and slew rate ;
; HEX3[3]     ; Missing drive strength and slew rate ;
; HEX3[4]     ; Missing drive strength and slew rate ;
; HEX3[5]     ; Missing drive strength and slew rate ;
; HEX3[6]     ; Missing drive strength and slew rate ;
; HEX4[0]     ; Missing drive strength and slew rate ;
; HEX4[1]     ; Missing drive strength and slew rate ;
; HEX4[2]     ; Missing drive strength and slew rate ;
; HEX4[3]     ; Missing drive strength and slew rate ;
; HEX4[4]     ; Missing drive strength and slew rate ;
; HEX4[5]     ; Missing drive strength and slew rate ;
; HEX4[6]     ; Missing drive strength and slew rate ;
; HEX5[0]     ; Missing drive strength and slew rate ;
; HEX5[1]     ; Missing drive strength and slew rate ;
; HEX5[2]     ; Missing drive strength and slew rate ;
; HEX5[3]     ; Missing drive strength and slew rate ;
; HEX5[4]     ; Missing drive strength and slew rate ;
; HEX5[5]     ; Missing drive strength and slew rate ;
; HEX5[6]     ; Missing drive strength and slew rate ;
; LEDR[0]     ; Missing drive strength and slew rate ;
; LEDR[1]     ; Missing drive strength and slew rate ;
; LEDR[2]     ; Missing drive strength and slew rate ;
; LEDR[3]     ; Missing drive strength and slew rate ;
; LEDR[4]     ; Missing drive strength and slew rate ;
; LEDR[5]     ; Missing drive strength and slew rate ;
; LEDR[6]     ; Missing drive strength and slew rate ;
; LEDR[7]     ; Missing drive strength and slew rate ;
; LEDR[8]     ; Missing drive strength and slew rate ;
; LEDR[9]     ; Missing drive strength and slew rate ;
; VGA_R[0]    ; Missing drive strength and slew rate ;
; VGA_R[1]    ; Missing drive strength and slew rate ;
; VGA_R[2]    ; Missing drive strength and slew rate ;
; VGA_R[3]    ; Missing drive strength and slew rate ;
; VGA_R[4]    ; Missing drive strength and slew rate ;
; VGA_R[5]    ; Missing drive strength and slew rate ;
; VGA_R[6]    ; Missing drive strength and slew rate ;
; VGA_R[7]    ; Missing drive strength and slew rate ;
; VGA_G[0]    ; Missing drive strength and slew rate ;
; VGA_G[1]    ; Missing drive strength and slew rate ;
; VGA_G[2]    ; Missing drive strength and slew rate ;
; VGA_G[3]    ; Missing drive strength and slew rate ;
; VGA_G[4]    ; Missing drive strength and slew rate ;
; VGA_G[5]    ; Missing drive strength and slew rate ;
; VGA_G[6]    ; Missing drive strength and slew rate ;
; VGA_G[7]    ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing drive strength and slew rate ;
; VGA_B[1]    ; Missing drive strength and slew rate ;
; VGA_B[2]    ; Missing drive strength and slew rate ;
; VGA_B[3]    ; Missing drive strength and slew rate ;
; VGA_B[4]    ; Missing drive strength and slew rate ;
; VGA_B[5]    ; Missing drive strength and slew rate ;
; VGA_B[6]    ; Missing drive strength and slew rate ;
; VGA_B[7]    ; Missing drive strength and slew rate ;
; VGA_BLANK_N ; Missing drive strength and slew rate ;
; VGA_CLK     ; Missing drive strength and slew rate ;
; VGA_HS      ; Missing drive strength and slew rate ;
; VGA_SYNC_N  ; Missing drive strength and slew rate ;
; VGA_VS      ; Missing drive strength and slew rate ;
; GPIO_0[3]   ; Missing drive strength and slew rate ;
; GPIO_0[7]   ; Missing drive strength and slew rate ;
; GPIO_0[8]   ; Missing drive strength and slew rate ;
; GPIO_0[9]   ; Missing drive strength and slew rate ;
; GPIO_0[10]  ; Missing drive strength and slew rate ;
; GPIO_0[11]  ; Missing drive strength and slew rate ;
; GPIO_0[12]  ; Missing drive strength and slew rate ;
; GPIO_0[13]  ; Missing drive strength and slew rate ;
; GPIO_0[14]  ; Missing drive strength and slew rate ;
; GPIO_0[15]  ; Missing drive strength and slew rate ;
; GPIO_0[16]  ; Missing drive strength and slew rate ;
; GPIO_0[17]  ; Missing drive strength and slew rate ;
; GPIO_0[18]  ; Missing drive strength and slew rate ;
; GPIO_0[19]  ; Missing drive strength and slew rate ;
; GPIO_0[20]  ; Missing drive strength and slew rate ;
; GPIO_0[21]  ; Missing drive strength and slew rate ;
; GPIO_0[22]  ; Missing drive strength and slew rate ;
; GPIO_0[23]  ; Missing drive strength and slew rate ;
; GPIO_0[24]  ; Missing drive strength and slew rate ;
; GPIO_0[25]  ; Missing drive strength and slew rate ;
; GPIO_0[26]  ; Missing drive strength and slew rate ;
; GPIO_0[27]  ; Missing drive strength and slew rate ;
; GPIO_0[28]  ; Missing drive strength and slew rate ;
; GPIO_0[29]  ; Missing drive strength and slew rate ;
; GPIO_0[30]  ; Missing drive strength and slew rate ;
; GPIO_0[31]  ; Missing drive strength and slew rate ;
; GPIO_0[0]   ; Missing drive strength and slew rate ;
; GPIO_0[1]   ; Missing drive strength and slew rate ;
; GPIO_0[2]   ; Missing drive strength and slew rate ;
; GPIO_0[4]   ; Missing drive strength and slew rate ;
; GPIO_0[5]   ; Missing drive strength and slew rate ;
; GPIO_0[6]   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; GPIO_0[5]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; KEY[2]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; comms:com|dataInCounter[2]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; comms:com|dataInCounter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; comms:com|dataInCounter[4]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; comms:com|dataInCounter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[4]~DUPLICATE                                                                                                ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                         ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[0]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[2]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[2]~DUPLICATE                                                                                                      ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|woverflow                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|woverflow~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[6]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[9]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[9]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row4_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row4_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row5_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row5_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row6_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row6_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row7_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row7_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sendstate_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sendstate_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_cnt[4]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_cnt[4]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[3]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[6]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[7]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[19]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[21]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[23]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_alu_result[1]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_alu_result[17]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_alu_result[17]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[0]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[1]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[1]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[3]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[3]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[5]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_byteenable[1]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_byteenable[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_byteenable[2]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_byteenable[2]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_read                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[25]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[25]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[31]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|d_writedata[31]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|address[5]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|address[5]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg|oci_single_step_mode ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg|oci_single_step_mode~DUPLICATE ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug|jtag_break             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug|jtag_break~DUPLICATE             ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[9]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[9]~DUPLICATE                   ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[19]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[19]~DUPLICATE                  ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[21]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[21]~DUPLICATE                  ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[27]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[27]~DUPLICATE                  ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|writedata[5]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|writedata[5]~DUPLICATE                                                                                                                               ;                  ;                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row7|data_out[22]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row7|data_out[22]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; receiveFromReg[1]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; receiveFromReg[8]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; receiveFromReg[13]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[17]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[21]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[26]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[30]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[34]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[34]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[38]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[38]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[45]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[45]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[46]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[46]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[50]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[50]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[56]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[56]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[61]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[61]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[73]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[73]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[81]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[81]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[83]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[83]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[97]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[97]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; receiveFromReg[114]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[114]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[117]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[117]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[133]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[133]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[138]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[138]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[148]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[148]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[150]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[150]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[158]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[158]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[171]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[171]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[182]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[182]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[194]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[194]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[208]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[208]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[213]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[213]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[216]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[216]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[225]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[225]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[227]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[227]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; receiveFromReg[246]                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; receiveFromReg[246]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                  ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                  ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE                  ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Name                                    ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                     ; Ignored Source ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Location                                ;                ;              ; ADC_CS_N            ; PIN_AJ4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DIN             ; PIN_AK4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DOUT            ; PIN_AK3                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_SCLK            ; PIN_AK2                           ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCDAT          ; PIN_K7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCLRCK         ; PIN_K8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_BCLK            ; PIN_H7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACDAT          ; PIN_J7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACLRCK         ; PIN_H8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_XCK             ; PIN_G7                            ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK2_50           ; PIN_AA16                          ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK3_50           ; PIN_Y26                           ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK4_50           ; PIN_K14                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[0]        ; PIN_AK14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[10]       ; PIN_AG12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[11]       ; PIN_AH13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[12]       ; PIN_AJ14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[1]        ; PIN_AH14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[2]        ; PIN_AG15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[3]        ; PIN_AE14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[4]        ; PIN_AB15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[5]        ; PIN_AC14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[6]        ; PIN_AD14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[7]        ; PIN_AF15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[8]        ; PIN_AH15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[9]        ; PIN_AG13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[0]          ; PIN_AF13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[1]          ; PIN_AJ12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CAS_N          ; PIN_AF11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CKE            ; PIN_AK13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CLK            ; PIN_AH12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CS_N           ; PIN_AG11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[0]          ; PIN_AK6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[10]         ; PIN_AJ9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[11]         ; PIN_AH9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[12]         ; PIN_AH8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[13]         ; PIN_AH7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[14]         ; PIN_AJ6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[15]         ; PIN_AJ5                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[1]          ; PIN_AJ7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[2]          ; PIN_AK7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[3]          ; PIN_AK8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[4]          ; PIN_AK9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[5]          ; PIN_AG10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[6]          ; PIN_AK11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[7]          ; PIN_AJ11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[8]          ; PIN_AH10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[9]          ; PIN_AJ10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_LDQM           ; PIN_AB13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_RAS_N          ; PIN_AE13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_UDQM           ; PIN_AK12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_WE_N           ; PIN_AA13                          ; QSF Assignment ;
; Location                                ;                ;              ; FAN_CTRL            ; PIN_AA12                          ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SCLK       ; PIN_J12                           ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SDAT       ; PIN_K12                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[32]          ; PIN_AF18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[33]          ; PIN_AG20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[34]          ; PIN_AG18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[35]          ; PIN_AJ21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[0]           ; PIN_AB17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[10]          ; PIN_AG26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[11]          ; PIN_AH24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[12]          ; PIN_AH27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[13]          ; PIN_AJ27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[14]          ; PIN_AK29                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[15]          ; PIN_AK28                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[16]          ; PIN_AK27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[17]          ; PIN_AJ26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[18]          ; PIN_AK26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[19]          ; PIN_AH25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[1]           ; PIN_AA21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[20]          ; PIN_AJ25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[21]          ; PIN_AJ24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[22]          ; PIN_AK24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[23]          ; PIN_AG23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[24]          ; PIN_AK23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[25]          ; PIN_AH23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[26]          ; PIN_AK22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[27]          ; PIN_AJ22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[28]          ; PIN_AH22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[29]          ; PIN_AG22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[2]           ; PIN_AB21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[30]          ; PIN_AF24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[31]          ; PIN_AF23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[32]          ; PIN_AE22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[33]          ; PIN_AD21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[34]          ; PIN_AA20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[35]          ; PIN_AC22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[3]           ; PIN_AC23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[4]           ; PIN_AD24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[5]           ; PIN_AE23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[6]           ; PIN_AE24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[7]           ; PIN_AF25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[8]           ; PIN_AF26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[9]           ; PIN_AG25                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_RXD            ; PIN_AA30                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_TXD            ; PIN_AB30                          ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK             ; PIN_AD7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK2            ; PIN_AD9                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT             ; PIN_AE7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT2            ; PIN_AE9                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_CLK27            ; PIN_H15                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[0]          ; PIN_D2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[1]          ; PIN_B1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[2]          ; PIN_E2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[3]          ; PIN_B2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[4]          ; PIN_D1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[5]          ; PIN_E1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[6]          ; PIN_C2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[7]          ; PIN_B3                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_HS               ; PIN_A5                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_RESET_N          ; PIN_F6                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_VS               ; PIN_A3                            ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_CLK          ; PIN_AF4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[0]      ; PIN_AH4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[1]      ; PIN_AH3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[2]      ; PIN_AJ2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[3]      ; PIN_AJ1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[4]      ; PIN_AH2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[5]      ; PIN_AG3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[6]      ; PIN_AG2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[7]      ; PIN_AG1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_EMPTY           ; PIN_AF5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_FULL            ; PIN_AG5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_OE_N            ; PIN_AF6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RD_N            ; PIN_AG6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RESET_N         ; PIN_AG7                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SCL             ; PIN_AG8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SDA             ; PIN_AF8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_WR_N            ; PIN_AH5                           ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; ADC_CS_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; ADC_DIN             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; ADC_DOUT            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; ADC_SCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; AUD_ADCDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; AUD_ADCLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; AUD_BCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; AUD_DACDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; AUD_DACLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; AUD_XCK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; CLOCK2_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; CLOCK3_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; CLOCK4_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[0]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[10]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[11]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[12]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[1]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[2]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[3]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[4]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[5]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[6]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[7]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[8]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_ADDR[9]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_BA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_BA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_CAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_CKE            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_CLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_CS_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[10]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[11]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[12]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[13]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[14]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[15]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[8]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_DQ[9]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_LDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_RAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_UDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; DRAM_WE_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; FAN_CTRL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; FPGA_I2C_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; FPGA_I2C_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_0[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_0[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_0[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_0[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[0]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[10]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[11]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[12]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[13]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[14]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[15]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[16]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[17]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[1]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[2]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[3]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[4]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[5]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[6]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[7]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[8]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; GPIO_1[9]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_RZQ        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_GPIO[0]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_GPIO[1]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_KEY             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_LED             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_UART_RX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_UART_TX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; HPS_USB_STP         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; IRDA_RXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; IRDA_TXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; PS2_CLK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; PS2_CLK2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; PS2_DAT             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; PS2_DAT2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_CLK27            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_DATA[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_HS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_RESET_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; TD_VS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[4]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[5]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[6]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_B2_DATA[7]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_EMPTY           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_FULL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_OE_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_RD_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_RESET_N         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_SCL             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_SDA             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; lab5TopLevel   ;              ; USB_WR_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[0]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[10]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[11]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[12]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[13]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[14]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[1]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[2]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[3]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[4]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[5]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[6]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[7]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[8]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ADDR[9]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_BA[0]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_BA[1]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_BA[2]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_CAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_CKE        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_CS_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_ODT        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_RAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_RESET_N    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; lab5TopLevel   ;              ; HPS_DDR3_WE_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[0]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[10]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[11]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[12]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[13]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[14]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[15]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[16]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[17]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[18]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[19]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[1]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[20]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[21]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[22]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[23]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[24]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[25]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[26]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[27]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[28]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[29]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[2]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[30]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[31]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[3]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[4]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[5]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[6]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[7]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[8]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; lab5TopLevel   ;              ; HPS_DDR3_DQ[9]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_CK_N       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_CK_P       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DM[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DM[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DM[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DM[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_N[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQS_P[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[10]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[11]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[12]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[13]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[14]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[15]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[16]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[17]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[18]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[19]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[20]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[21]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[22]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[23]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[24]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[25]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[26]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[27]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[28]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[29]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[30]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[31]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[4]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[5]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[6]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[7]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[8]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; lab5TopLevel   ;              ; HPS_DDR3_DQ[9]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; lab5TopLevel   ;              ; HPS_DDR3_CK_N       ; 2                                 ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; lab5TopLevel   ;              ; HPS_DDR3_CK_P       ; 2                                 ; QSF Assignment ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6004 ) ; 0.00 % ( 0 / 6004 )        ; 0.00 % ( 0 / 6004 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6004 ) ; 0.00 % ( 0 / 6004 )        ; 0.00 % ( 0 / 6004 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5800 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 195 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/sleisle/Desktop/ee371_winter17/output_files/DE1_SoC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,877 / 32,070        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 1,877                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,421 / 32,070        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 519                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,240                 ;       ;
;         [c] ALMs used for registers                         ; 662                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 566 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 22 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 22                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 357 / 3,207           ; 11 %  ;
;     -- Logic LABs                                           ; 357                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,076                 ;       ;
;     -- 7 input functions                                    ; 14                    ;       ;
;     -- 6 input functions                                    ; 594                   ;       ;
;     -- 5 input functions                                    ; 501                   ;       ;
;     -- 4 input functions                                    ; 1,023                 ;       ;
;     -- <=3 input functions                                  ; 944                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 453                   ;       ;
; Dedicated logic registers                                   ; 2,482                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,360 / 64,140        ; 4 %   ;
;         -- Secondary logic registers                        ; 122 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,376                 ;       ;
;         -- Routing optimization registers                   ; 106                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 128 / 457             ; 28 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 4                     ;       ;
; M10K blocks                                                 ; 133 / 397             ; 34 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,059,840 / 4,065,280 ; 26 %  ;
; Total block memory implementation bits                      ; 1,361,920 / 4,065,280 ; 34 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 6 / 87                ; 7 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global clocks                                               ; 4 / 16                ; 25 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.9% / 2.9% / 2.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 19.3% / 20.2% / 17.3% ;       ;
; Maximum fan-out                                             ; 1748                  ;       ;
; Highest non-global fan-out                                  ; 1748                  ;       ;
; Total fan-out                                               ; 24027                 ;       ;
; Average fan-out                                             ; 3.72                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1983 / 32070 ( 6 % )  ; 73 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1983                  ; 73                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2340 / 32070 ( 7 % )  ; 81 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 492                   ; 27                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1201                  ; 39                   ; 0                              ;
;         [c] ALMs used for registers                         ; 647                   ; 15                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 379 / 32070 ( 1 % )   ; 8 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 22 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 22                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 348 / 3207 ( 11 % )   ; 11 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 348                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2964                  ; 112                  ; 0                              ;
;     -- 7 input functions                                    ; 11                    ; 3                    ; 0                              ;
;     -- 6 input functions                                    ; 570                   ; 24                   ; 0                              ;
;     -- 5 input functions                                    ; 478                   ; 23                   ; 0                              ;
;     -- 4 input functions                                    ; 1009                  ; 14                   ; 0                              ;
;     -- <=3 input functions                                  ; 896                   ; 48                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 448                   ; 5                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2277 / 64140 ( 4 % )  ; 83 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 117 / 64140 ( < 1 % ) ; 5 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2293                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 101                   ; 5                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 128                   ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1059840               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1361920               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 133 / 397 ( 33 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 6 / 87 ( 6 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 4 / 116 ( 3 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 340                   ; 132                  ; 1                              ;
;     -- Registered Input Connections                         ; 144                   ; 95                   ; 0                              ;
;     -- Output Connections                                   ; 38                    ; 210                  ; 225                            ;
;     -- Registered Output Connections                        ; 4                     ; 210                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 25491                 ; 934                  ; 234                            ;
;     -- Registered Connections                               ; 11043                 ; 712                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 64                    ; 214                  ; 100                            ;
;     -- sld_hub:auto_hub                                     ; 214                   ; 2                    ; 126                            ;
;     -- hard_block:auto_generated_inst                       ; 100                   ; 126                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 66                    ; 62                   ; 4                              ;
;     -- Output Ports                                         ; 88                    ; 79                   ; 9                              ;
;     -- Bidir Ports                                          ; 32                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 40                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 47                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 52                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 59                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 19                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 333                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 291                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 256                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 256                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 42                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]     ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]     ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]     ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]     ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]     ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]     ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]     ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]     ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]     ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]     ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]     ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]     ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_0[0]  ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14] ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15] ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16] ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17] ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21] ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22] ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23] ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24] ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25] ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26] ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27] ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28] ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29] ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]  ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30] ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31] ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]  ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]  ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 257                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]  ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 267                   ; 0                  ; yes    ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]  ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]  ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]  ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 39 / 80 ( 49 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+------------------------+
; Compilation Hierarchy Node                                                                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                                    ; Library Name           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+------------------------+
; |lab5TopLevel                                                                                                                                 ; 1876.5 (114.7)       ; 2419.5 (183.9)                   ; 565.0 (69.3)                                      ; 22.0 (0.0)                       ; 0.0 (0.0)            ; 3076 (258)          ; 2482 (290)                ; 0 (0)         ; 1059840           ; 133   ; 6          ; 128  ; 0            ; |lab5TopLevel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; lab5TopLevel                                                   ; work                   ;
;    |DFlipFlop:d1|                                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|DFlipFlop:d1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DFlipFlop                                                      ; work                   ;
;    |DFlipFlop:d2|                                                                                                                             ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|DFlipFlop:d2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DFlipFlop                                                      ; work                   ;
;    |board:boardGen|                                                                                                                           ; 304.2 (178.4)        ; 315.0 (188.0)                    ; 11.5 (10.3)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 542 (280)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |lab5TopLevel|board:boardGen                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; board                                                          ; work                   ;
;       |lpm_divide:Div0|                                                                                                                       ; 33.7 (0.0)           ; 33.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                                     ; work                   ;
;          |lpm_divide_gbm:auto_generated|                                                                                                      ; 33.7 (0.0)           ; 33.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div0|lpm_divide_gbm:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; lpm_divide_gbm                                                 ; work                   ;
;             |sign_div_unsign_mlh:divider|                                                                                                     ; 33.7 (0.0)           ; 33.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div0|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_mlh                                            ; work                   ;
;                |alt_u_div_ive:divider|                                                                                                        ; 33.7 (33.7)          ; 33.7 (33.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div0|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_u_div_ive                                                  ; work                   ;
;       |lpm_divide:Div1|                                                                                                                       ; 26.0 (0.0)           ; 26.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                                     ; work                   ;
;          |lpm_divide_8am:auto_generated|                                                                                                      ; 26.0 (0.0)           ; 26.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div1|lpm_divide_8am:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; lpm_divide_8am                                                 ; work                   ;
;             |sign_div_unsign_ekh:divider|                                                                                                     ; 26.0 (0.0)           ; 26.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div1|lpm_divide_8am:auto_generated|sign_div_unsign_ekh:divider                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_ekh                                            ; work                   ;
;                |alt_u_div_2te:divider|                                                                                                        ; 26.0 (26.0)          ; 26.6 (26.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Div1|lpm_divide_8am:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_2te:divider                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_u_div_2te                                                  ; work                   ;
;       |lpm_divide:Mod0|                                                                                                                       ; 36.0 (0.0)           ; 37.1 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                                     ; work                   ;
;          |lpm_divide_j3m:auto_generated|                                                                                                      ; 36.0 (0.0)           ; 37.1 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod0|lpm_divide_j3m:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; lpm_divide_j3m                                                 ; work                   ;
;             |sign_div_unsign_mlh:divider|                                                                                                     ; 36.0 (0.0)           ; 37.1 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod0|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_mlh                                            ; work                   ;
;                |alt_u_div_ive:divider|                                                                                                        ; 36.0 (36.0)          ; 37.1 (37.1)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod0|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_u_div_ive                                                  ; work                   ;
;       |lpm_divide:Mod1|                                                                                                                       ; 29.6 (0.0)           ; 29.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                                     ; work                   ;
;          |lpm_divide_b2m:auto_generated|                                                                                                      ; 29.6 (0.0)           ; 29.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod1|lpm_divide_b2m:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; lpm_divide_b2m                                                 ; work                   ;
;             |sign_div_unsign_ekh:divider|                                                                                                     ; 29.6 (0.0)           ; 29.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod1|lpm_divide_b2m:auto_generated|sign_div_unsign_ekh:divider                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_ekh                                            ; work                   ;
;                |alt_u_div_2te:divider|                                                                                                        ; 29.6 (29.6)          ; 29.6 (29.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|board:boardGen|lpm_divide:Mod1|lpm_divide_b2m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_2te:divider                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_u_div_2te                                                  ; work                   ;
;    |clock_divider:cdiv|                                                                                                                       ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|clock_divider:cdiv                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; clock_divider                                                  ; work                   ;
;    |comms:com|                                                                                                                                ; 252.5 (252.5)        ; 392.0 (392.0)                    ; 140.2 (140.2)                                     ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 434 (434)           ; 279 (279)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|comms:com                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; comms                                                          ; work                   ;
;    |nios_system_checkersv3:u0|                                                                                                                ; 1021.4 (0.0)         ; 1313.6 (0.0)                     ; 312.4 (0.0)                                       ; 20.2 (0.0)                       ; 0.0 (0.0)            ; 1525 (0)            ; 1691 (0)                  ; 0 (0)         ; 1059840           ; 133   ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3                                         ; nios_system_checkersv3 ;
;       |altera_reset_controller:rst_controller|                                                                                                ; 3.9 (3.2)            ; 8.4 (5.6)                        ; 4.6 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                        ; nios_system_checkersv3 ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                     ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                      ; nios_system_checkersv3 ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                      ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_jtag_uart_0:jtag_uart_0|                                                                                        ; 59.5 (13.0)          ; 89.8 (17.5)                      ; 30.3 (4.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (34)            ; 110 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; nios_system_checkersv3_jtag_uart_0                             ; nios_system_checkersv3 ;
;          |alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|                                                             ; 20.1 (20.1)          ; 36.0 (36.0)                      ; 15.9 (15.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                           ; alt_jtag_atlantic                                              ; work                   ;
;          |nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|                                        ; 13.6 (0.0)           ; 19.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                                                      ; nios_system_checkersv3_jtag_uart_0_scfifo_r                    ; nios_system_checkersv3 ;
;             |scfifo:rfifo|                                                                                                                    ; 13.6 (0.0)           ; 19.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                         ; work                   ;
;                |scfifo_4291:auto_generated|                                                                                                   ; 13.6 (0.0)           ; 19.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_4291                                                    ; work                   ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                      ; 13.6 (0.0)           ; 19.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_5771                                                  ; work                   ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                ; 7.6 (2.9)            ; 8.0 (3.0)                        ; 0.4 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                 ; a_fefifo_7cf                                                   ; work                   ;
;                         |cntr_vg7:count_usedw|                                                                                                ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                            ; cntr_vg7                                                       ; work                   ;
;                      |altsyncram_7pu1:FIFOram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                 ; altsyncram_7pu1                                                ; work                   ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                  ; 3.0 (3.0)            ; 6.0 (6.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                   ; cntr_jgb                                                       ; work                   ;
;                      |cntr_jgb:wr_ptr|                                                                                                        ; 3.0 (3.0)            ; 5.0 (5.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                         ; cntr_jgb                                                       ; work                   ;
;          |nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|                                        ; 12.8 (0.0)           ; 17.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                                                      ; nios_system_checkersv3_jtag_uart_0_scfifo_w                    ; nios_system_checkersv3 ;
;             |scfifo:wfifo|                                                                                                                    ; 12.8 (0.0)           ; 17.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                         ; work                   ;
;                |scfifo_4291:auto_generated|                                                                                                   ; 12.8 (0.0)           ; 17.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_4291                                                    ; work                   ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                      ; 12.8 (0.0)           ; 17.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_5771                                                  ; work                   ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                ; 6.8 (2.3)            ; 7.0 (2.4)                        ; 0.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                 ; a_fefifo_7cf                                                   ; work                   ;
;                         |cntr_vg7:count_usedw|                                                                                                ; 4.5 (4.5)            ; 4.6 (4.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                            ; cntr_vg7                                                       ; work                   ;
;                      |altsyncram_7pu1:FIFOram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                 ; altsyncram_7pu1                                                ; work                   ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                  ; 3.0 (3.0)            ; 5.7 (5.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                   ; cntr_jgb                                                       ; work                   ;
;                      |cntr_jgb:wr_ptr|                                                                                                        ; 3.0 (3.0)            ; 4.7 (4.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                         ; cntr_jgb                                                       ; work                   ;
;       |nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|                                                                            ; 270.1 (0.0)          ; 340.5 (0.0)                      ; 74.9 (0.0)                                        ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 444 (0)             ; 415 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; nios_system_checkersv3_mm_interconnect_0                       ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                                 ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:newdata_s1_agent_rsp_fifo|                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:newdata_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|                                                                  ; 4.4 (4.4)            ; 5.8 (5.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                           ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:receivestate_s1_agent_rsp_fifo|                                                                               ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:receivestate_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row1_s1_agent_rsp_fifo|                                                                                       ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row2_s1_agent_rsp_fifo|                                                                                       ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row3_s1_agent_rsp_fifo|                                                                                       ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row4_s1_agent_rsp_fifo|                                                                                       ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row5_s1_agent_rsp_fifo|                                                                                       ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row6_s1_agent_rsp_fifo|                                                                                       ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row7_s1_agent_rsp_fifo|                                                                                       ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row7_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:row8_s1_agent_rsp_fifo|                                                                                       ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row8_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_avalon_sc_fifo:sendstate_s1_agent_rsp_fifo|                                                                                  ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sendstate_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                          ; nios_system_checkersv3 ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                                     ; nios_system_checkersv3 ;
;          |altera_merlin_master_agent:nios2_qsys_0_instruction_master_agent|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_instruction_master_agent                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                                     ; nios_system_checkersv3 ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                                ; 4.2 (4.2)            ; 4.4 (4.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                                ; nios_system_checkersv3 ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                         ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_translator                                ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row1_s1_agent|                                                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row1_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row2_s1_agent|                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row2_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row3_s1_agent|                                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row3_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row4_s1_agent|                                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row4_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row5_s1_agent|                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row5_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row6_s1_agent|                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row6_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row7_s1_agent|                                                                                            ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row7_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:row8_s1_agent|                                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row8_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_agent:sendstate_s1_agent|                                                                                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sendstate_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                      ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                            ; 8.4 (8.4)            ; 8.8 (8.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:newdata_s1_translator|                                                                               ; 3.0 (3.0)            ; 3.9 (3.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:newdata_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|                                                             ; 3.5 (3.5)            ; 12.9 (12.9)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:receivestate_s1_translator|                                                                          ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:receivestate_s1_translator                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row1_s1_translator|                                                                                  ; 10.0 (10.0)          ; 13.6 (13.6)                      ; 4.3 (4.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row1_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row2_s1_translator|                                                                                  ; 3.1 (3.1)            ; 14.2 (14.2)                      ; 11.1 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row2_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row3_s1_translator|                                                                                  ; 7.7 (7.7)            ; 13.4 (13.4)                      ; 5.8 (5.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row3_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row4_s1_translator|                                                                                  ; 9.1 (9.1)            ; 13.1 (13.1)                      ; 4.1 (4.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row4_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row5_s1_translator|                                                                                  ; 7.9 (7.9)            ; 14.0 (14.0)                      ; 6.4 (6.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row5_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row6_s1_translator|                                                                                  ; 9.2 (9.2)            ; 13.8 (13.8)                      ; 4.9 (4.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row6_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row7_s1_translator|                                                                                  ; 5.2 (5.2)            ; 14.5 (14.5)                      ; 9.7 (9.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 4 (4)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row7_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:row8_s1_translator|                                                                                  ; 10.6 (10.6)          ; 12.2 (12.2)                      ; 1.9 (1.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row8_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |altera_merlin_slave_translator:sendstate_s1_translator|                                                                             ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sendstate_s1_translator                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                 ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_cmd_demux:cmd_demux|                                                                       ; 7.0 (7.0)            ; 7.5 (7.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                         ; nios_system_checkersv3_mm_interconnect_0_cmd_demux             ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3_mm_interconnect_0_cmd_demux_001         ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3_mm_interconnect_0_cmd_demux_001         ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3_mm_interconnect_0_cmd_demux_001         ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                   ; 17.1 (14.6)          ; 17.1 (14.6)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 52 (48)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                     ; nios_system_checkersv3_mm_interconnect_0_cmd_mux_001           ; nios_system_checkersv3 ;
;             |altera_merlin_arbitrator:arb|                                                                                                    ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                                       ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                   ; 24.9 (22.4)          ; 29.5 (26.8)                      ; 4.8 (4.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 59 (55)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                     ; nios_system_checkersv3_mm_interconnect_0_cmd_mux_001           ; nios_system_checkersv3 ;
;             |altera_merlin_arbitrator:arb|                                                                                                    ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                                       ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_router:router|                                                                             ; 11.5 (11.5)          ; 12.7 (12.7)                      ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                               ; nios_system_checkersv3_mm_interconnect_0_router                ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_router_001:router_001|                                                                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                                                       ; nios_system_checkersv3_mm_interconnect_0_router_001            ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_mm_interconnect_0_rsp_mux:rsp_mux|                                                                           ; 77.0 (77.0)          ; 77.1 (77.1)                      ; 2.3 (2.3)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 171 (171)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                             ; nios_system_checkersv3_mm_interconnect_0_rsp_mux               ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_newData:newdata|                                                                                                ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_newData:newdata                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; nios_system_checkersv3_newData                                 ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|                                                                                      ; 432.9 (0.0)          ; 531.7 (0.0)                      ; 112.7 (0.0)                                       ; 13.9 (0.0)                       ; 0.0 (0.0)            ; 642 (0)             ; 626 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_nios2_qsys_0                            ; nios_system_checkersv3 ;
;          |nios_system_checkersv3_nios2_qsys_0_cpu:cpu|                                                                                        ; 432.9 (298.8)        ; 531.7 (332.3)                    ; 112.7 (46.3)                                      ; 13.9 (12.9)                      ; 0.0 (0.0)            ; 642 (473)           ; 626 (349)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_checkersv3_nios2_qsys_0_cpu                        ; nios_system_checkersv3 ;
;             |nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|                         ; 134.1 (31.3)         ; 199.4 (33.1)                     ; 66.3 (1.8)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 169 (8)             ; 277 (82)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                                            ; nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci              ; nios_system_checkersv3 ;
;                |nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|  ; 42.6 (0.0)           ; 81.2 (0.0)                       ; 39.2 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper                                                                                                                                                                                ; nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper    ; nios_system_checkersv3 ;
;                   |nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk| ; 6.6 (6.2)            ; 25.1 (23.6)                      ; 18.5 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk                                                      ; nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk     ; nios_system_checkersv3 ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                   ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                        ; work                   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                   ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                        ; work                   ;
;                   |nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|       ; 34.5 (33.3)          ; 54.7 (53.2)                      ; 20.7 (20.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 57 (57)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck                                                            ; nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck        ; nios_system_checkersv3 ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                        ; work                   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                        ; work                   ;
;                   |sld_virtual_jtag_basic:nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_phy|                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_phy                                                                                                 ; sld_virtual_jtag_basic                                         ; work                   ;
;                |nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg|        ; 3.5 (3.5)            ; 4.8 (4.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg                                                                                                                                                                                      ; nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg       ; nios_system_checkersv3 ;
;                |nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break|          ; 0.7 (0.7)            ; 15.3 (15.3)                      ; 14.6 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break                                                                                                                                                                                        ; nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break        ; nios_system_checkersv3 ;
;                |nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug|          ; 3.8 (3.2)            ; 6.3 (5.7)                        ; 2.5 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug                                                                                                                                                                                        ; nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug        ; nios_system_checkersv3 ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                    ; altera_std_synchronizer                                        ; work                   ;
;                |nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|                ; 52.3 (52.3)          ; 58.7 (58.7)                      ; 6.9 (6.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 77 (77)             ; 53 (53)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem                                                                                                                                                                                              ; nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem           ; nios_system_checkersv3 ;
;                   |nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram_module:nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram_module:nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram                                                                           ; nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram_module   ; nios_system_checkersv3 ;
;                      |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram_module:nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                     ; work                   ;
;                         |altsyncram_qid1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram_module:nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                                ; work                   ;
;             |nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a                                                                                                                                                                                                                                                                                             ; nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a_module ; nios_system_checkersv3 ;
;                |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                   ; altsyncram                                                     ; work                   ;
;                   |altsyncram_msi1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_msi1                                                ; work                   ;
;             |nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b                                                                                                                                                                                                                                                                                             ; nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b_module ; nios_system_checkersv3 ;
;                |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                   ; altsyncram                                                     ; work                   ;
;                   |altsyncram_msi1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_msi1                                                ; work                   ;
;       |nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|                                                                              ; 36.2 (0.0)           ; 35.8 (0.3)                       ; 1.3 (0.3)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; nios_system_checkersv3_onchip_memory2_0                        ; nios_system_checkersv3 ;
;          |altsyncram:the_altsyncram|                                                                                                          ; 36.2 (0.0)           ; 35.5 (0.0)                       ; 1.0 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                     ; work                   ;
;             |altsyncram_8uk1:auto_generated|                                                                                                  ; 36.2 (0.5)           ; 35.5 (1.0)                       ; 1.0 (0.5)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                               ; altsyncram_8uk1                                                ; work                   ;
;                |decode_8la:decode3|                                                                                                           ; 3.0 (3.0)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                                                                                                                            ; decode_8la                                                     ; work                   ;
;                |mux_5hb:mux2|                                                                                                                 ; 32.2 (32.2)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                                                                                                                  ; mux_5hb                                                        ; work                   ;
;       |nios_system_checkersv3_row1:row1|                                                                                                      ; 26.1 (26.1)          ; 36.6 (36.6)                      ; 10.5 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row2|                                                                                                      ; 24.5 (24.5)          ; 36.6 (36.6)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row3|                                                                                                      ; 26.1 (26.1)          ; 36.3 (36.3)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row4|                                                                                                      ; 27.0 (27.0)          ; 38.4 (38.4)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row5|                                                                                                      ; 25.4 (25.4)          ; 37.4 (37.4)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row6|                                                                                                      ; 25.5 (25.5)          ; 38.3 (38.3)                      ; 12.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row7|                                                                                                      ; 27.8 (27.8)          ; 37.5 (37.5)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_row1:row8|                                                                                                      ; 30.6 (30.6)          ; 39.3 (39.3)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_row1:row8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3_row1                                    ; nios_system_checkersv3 ;
;       |nios_system_checkersv3_sendState:sendstate|                                                                                            ; 5.5 (5.5)            ; 6.4 (6.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|nios_system_checkersv3:u0|nios_system_checkersv3_sendState:sendstate                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; nios_system_checkersv3_sendState                               ; nios_system_checkersv3 ;
;    |seg7:h0|                                                                                                                                  ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|seg7:h0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; seg7                                                           ; work                   ;
;    |seg7:h1|                                                                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|seg7:h1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; seg7                                                           ; work                   ;
;    |seg7:h2|                                                                                                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|seg7:h2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; seg7                                                           ; work                   ;
;    |seg7:h3|                                                                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|seg7:h3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; seg7                                                           ; work                   ;
;    |seg7:h4|                                                                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|seg7:h4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; seg7                                                           ; work                   ;
;    |seg7:h5|                                                                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|seg7:h5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; seg7                                                           ; work                   ;
;    |sld_hub:auto_hub|                                                                                                                         ; 69.5 (0.5)           ; 80.5 (0.5)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_hub                                                        ; altera_sld             ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|       ; 69.0 (0.0)           ; 80.0 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                          ; alt_sld_fab_with_jtag_input                                    ; altera_sld             ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                 ; 69.0 (0.0)           ; 80.0 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                       ; alt_sld_fab                                                    ; alt_sld_fab            ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                             ; 69.0 (2.0)           ; 80.0 (3.5)                       ; 11.0 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (1)             ; 88 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                   ; alt_sld_fab_alt_sld_fab                                        ; alt_sld_fab            ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                  ; 67.0 (0.0)           ; 76.5 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (0)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab_sldfabric                              ; alt_sld_fab            ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                              ; 67.0 (46.2)          ; 76.5 (52.6)                      ; 9.5 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (75)            ; 82 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                          ; sld_jtag_hub                                                   ; work                   ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                ; 10.3 (10.3)          ; 11.0 (11.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                  ; sld_rom_sr                                                     ; work                   ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                              ; 10.4 (10.4)          ; 12.9 (12.9)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                ; sld_shadow_jsm                                                 ; altera_sld             ;
;    |video_driver:vga|                                                                                                                         ; 83.8 (47.4)          ; 104.0 (59.2)                     ; 20.7 (11.8)                                       ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 144 (80)            ; 114 (65)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|video_driver:vga                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; video_driver                                                   ; work                   ;
;       |altera_up_avalon_video_vga_timing:video|                                                                                               ; 36.4 (36.4)          ; 44.8 (44.8)                      ; 8.8 (8.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 64 (64)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab5TopLevel|video_driver:vga|altera_up_avalon_video_vga_timing:video                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_up_avalon_video_vga_timing                              ; work                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; KEY[3]                                                                                  ;                   ;         ;
; SW[4]                                                                                   ;                   ;         ;
; SW[5]                                                                                   ;                   ;         ;
; SW[6]                                                                                   ;                   ;         ;
; SW[7]                                                                                   ;                   ;         ;
; SW[8]                                                                                   ;                   ;         ;
; GPIO_0[3]                                                                               ;                   ;         ;
; GPIO_0[7]                                                                               ;                   ;         ;
; GPIO_0[8]                                                                               ;                   ;         ;
; GPIO_0[9]                                                                               ;                   ;         ;
; GPIO_0[10]                                                                              ;                   ;         ;
; GPIO_0[11]                                                                              ;                   ;         ;
; GPIO_0[12]                                                                              ;                   ;         ;
; GPIO_0[13]                                                                              ;                   ;         ;
; GPIO_0[14]                                                                              ;                   ;         ;
; GPIO_0[15]                                                                              ;                   ;         ;
; GPIO_0[16]                                                                              ;                   ;         ;
; GPIO_0[17]                                                                              ;                   ;         ;
; GPIO_0[18]                                                                              ;                   ;         ;
; GPIO_0[19]                                                                              ;                   ;         ;
; GPIO_0[20]                                                                              ;                   ;         ;
; GPIO_0[21]                                                                              ;                   ;         ;
; GPIO_0[22]                                                                              ;                   ;         ;
; GPIO_0[23]                                                                              ;                   ;         ;
; GPIO_0[24]                                                                              ;                   ;         ;
; GPIO_0[25]                                                                              ;                   ;         ;
; GPIO_0[26]                                                                              ;                   ;         ;
; GPIO_0[27]                                                                              ;                   ;         ;
; GPIO_0[28]                                                                              ;                   ;         ;
; GPIO_0[29]                                                                              ;                   ;         ;
; GPIO_0[30]                                                                              ;                   ;         ;
; GPIO_0[31]                                                                              ;                   ;         ;
; GPIO_0[0]                                                                               ;                   ;         ;
; GPIO_0[1]                                                                               ;                   ;         ;
; GPIO_0[2]                                                                               ;                   ;         ;
;      - comms:com|transfer~2                                                             ; 1                 ; 0       ;
;      - comms:com|transfer~1                                                             ; 1                 ; 0       ;
;      - LEDR[0]~output                                                                   ; 1                 ; 0       ;
; GPIO_0[4]                                                                               ;                   ;         ;
;      - comms:com|receiveBuffer[0]~0                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[1]~1                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[2]~2                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[3]~3                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[4]~4                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[5]~5                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[6]~6                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[7]~7                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[8]~8                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[9]~9                                                     ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[10]~10                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[11]~11                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[12]~12                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[13]~13                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[14]~14                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[15]~15                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[16]~16                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[17]~17                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[18]~18                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[19]~19                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[20]~20                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[21]~21                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[22]~22                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[23]~23                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[24]~24                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[26]~25                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[28]~26                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[30]~27                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[32]~28                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[40]~29                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[48]~30                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[56]~31                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[34]~32                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[42]~33                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[50]~34                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[58]~35                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[36]~36                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[44]~37                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[52]~38                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[60]~39                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[38]~40                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[46]~41                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[54]~42                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[62]~43                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[64]~44                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[66]~45                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[68]~46                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[70]~47                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[72]~48                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[74]~49                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[76]~50                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[78]~51                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[80]~52                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[82]~53                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[84]~54                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[86]~55                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[88]~56                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[90]~57                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[92]~58                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[94]~59                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[96]~60                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[104]~61                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[112]~62                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[120]~63                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[98]~64                                                   ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[106]~65                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[114]~66                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[122]~67                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[100]~68                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[108]~69                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[116]~70                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[124]~71                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[102]~72                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[110]~73                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[118]~74                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[126]~75                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[128]~77                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[160]~78                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[192]~80                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[224]~81                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[136]~82                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[168]~83                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[200]~84                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[232]~85                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[144]~86                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[176]~87                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[208]~88                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[240]~89                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[152]~90                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[184]~91                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[216]~92                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[248]~93                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[130]~94                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[162]~95                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[194]~96                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[226]~97                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[138]~98                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[170]~99                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[202]~100                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[234]~101                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[146]~102                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[178]~103                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[210]~104                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[242]~105                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[154]~106                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[186]~107                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[218]~108                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[250]~109                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[132]~110                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[164]~111                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[196]~112                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[228]~113                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[140]~114                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[172]~115                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[204]~116                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[236]~117                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[148]~118                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[180]~119                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[212]~120                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[244]~121                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[156]~122                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[188]~123                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[220]~124                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[252]~125                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[134]~126                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[166]~127                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[198]~128                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[230]~129                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[142]~130                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[174]~131                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[206]~132                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[238]~133                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[150]~134                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[182]~135                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[214]~136                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[246]~137                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[158]~138                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[190]~139                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[222]~140                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[254]~141                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[33]~142                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[35]~143                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[37]~144                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[39]~145                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[65]~146                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[67]~147                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[69]~148                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[71]~149                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[97]~150                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[99]~151                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[101]~152                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[103]~153                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[41]~154                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[43]~155                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[45]~156                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[47]~157                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[73]~158                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[75]~159                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[77]~160                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[79]~161                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[105]~162                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[107]~163                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[109]~164                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[111]~165                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[49]~166                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[81]~167                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[113]~168                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[51]~169                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[83]~170                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[115]~171                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[53]~172                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[85]~173                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[117]~174                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[55]~175                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[87]~176                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[119]~177                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[25]~178                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[27]~179                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[29]~180                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[31]~181                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[57]~182                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[59]~183                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[61]~184                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[63]~185                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[89]~186                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[91]~187                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[93]~188                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[95]~189                                                  ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[121]~190                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[123]~191                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[125]~192                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[127]~193                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[129]~194                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[137]~195                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[145]~196                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[153]~197                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[131]~198                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[139]~199                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[147]~200                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[155]~201                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[133]~202                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[141]~203                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[149]~204                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[157]~205                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[135]~206                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[143]~207                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[151]~208                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[159]~209                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[161]~210                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[169]~211                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[177]~212                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[185]~213                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[163]~214                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[171]~215                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[179]~216                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[187]~217                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[165]~218                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[173]~219                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[181]~220                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[189]~221                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[167]~222                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[175]~223                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[183]~224                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[191]~225                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[193]~226                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[201]~227                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[209]~228                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[217]~229                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[195]~230                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[203]~231                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[211]~232                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[219]~233                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[197]~234                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[205]~235                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[213]~236                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[221]~237                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[199]~238                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[207]~239                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[215]~240                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[223]~241                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[225]~242                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[227]~243                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[229]~244                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[231]~245                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[233]~246                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[235]~247                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[237]~248                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[239]~249                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[241]~250                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[243]~251                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[245]~252                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[247]~253                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[249]~254                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[251]~255                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[253]~256                                                 ; 1                 ; 0       ;
;      - comms:com|receiveBuffer[255]~257                                                 ; 1                 ; 0       ;
;      - LEDR[6]~output                                                                   ; 1                 ; 0       ;
; GPIO_0[5]                                                                               ;                   ;         ;
;      - GPIO_0[5]~inputCLKENA0                                                           ; 0                 ; 0       ;
; GPIO_0[6]                                                                               ;                   ;         ;
; SW[2]                                                                                   ;                   ;         ;
;      - LEDR[2]~output                                                                   ; 0                 ; 0       ;
; KEY[0]                                                                                  ;                   ;         ;
;      - video_driver:vga|yt[8]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[0]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[7]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[5]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[6]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[3]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[1]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[2]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|yt[4]                                                           ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|blanking_pulse          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|hblanking_pulse         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|vblanking_pulse         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|early_hsync_pulse       ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|early_vsync_pulse       ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|end_of_active_frame     ; 1                 ; 0       ;
;      - comms:com|dataOut~2                                                              ; 1                 ; 0       ;
;      - comms:com|clkOut                                                                 ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|vga_green[2]~0          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|vga_blank~0             ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|vga_h_sync~0            ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|vga_v_sync~0            ; 1                 ; 0       ;
;      - comms:com|transfer~2                                                             ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|hsync_pulse~0           ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|vsync_pulse~0           ; 1                 ; 0       ;
;      - comms:com|dataBitCounter[8]                                                      ; 1                 ; 0       ;
;      - comms:com|transfer~0                                                             ; 1                 ; 0       ;
;      - video_driver:vga|read_enable_last                                                ; 1                 ; 0       ;
;      - video_driver:vga|yt[8]~1                                                         ; 1                 ; 0       ;
;      - video_driver:vga|y[4]~0                                                          ; 1                 ; 0       ;
;      - video_driver:vga|y[4]~2                                                          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~0         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~1         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~2         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~3         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~4         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~5         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~6         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~7         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~8         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter~9         ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~0          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter[9]~10     ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~1          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~2          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~3          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~4          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~5          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~6          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~7          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~8          ; 1                 ; 0       ;
;      - video_driver:vga|altera_up_avalon_video_vga_timing:video|line_counter~9          ; 1                 ; 0       ;
;      - video_driver:vga|yd[4]~0                                                         ; 1                 ; 0       ;
;      - nios_system_checkersv3:u0|altera_reset_controller:rst_controller|merged_reset~0  ; 1                 ; 0       ;
;      - comms:com|dataOut~1                                                              ; 1                 ; 0       ;
;      - comms:com|transfer~1                                                             ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                              ; 1                 ; 0       ;
; SW[0]                                                                                   ;                   ;         ;
;      - Mux253~0                                                                         ; 0                 ; 0       ;
;      - Mux251~0                                                                         ; 0                 ; 0       ;
;      - Mux249~0                                                                         ; 0                 ; 0       ;
;      - Mux247~0                                                                         ; 0                 ; 0       ;
;      - Mux245~0                                                                         ; 0                 ; 0       ;
;      - Mux243~0                                                                         ; 0                 ; 0       ;
;      - Mux241~0                                                                         ; 0                 ; 0       ;
;      - Mux239~0                                                                         ; 0                 ; 0       ;
;      - Mux237~0                                                                         ; 0                 ; 0       ;
;      - Mux235~0                                                                         ; 0                 ; 0       ;
;      - Mux233~0                                                                         ; 0                 ; 0       ;
;      - Mux231~0                                                                         ; 0                 ; 0       ;
;      - Mux229~0                                                                         ; 0                 ; 0       ;
;      - Mux227~0                                                                         ; 0                 ; 0       ;
;      - Mux225~0                                                                         ; 0                 ; 0       ;
;      - Mux223~0                                                                         ; 0                 ; 0       ;
;      - Mux215~0                                                                         ; 0                 ; 0       ;
;      - Mux207~0                                                                         ; 0                 ; 0       ;
;      - Mux199~0                                                                         ; 0                 ; 0       ;
;      - Mux221~0                                                                         ; 0                 ; 0       ;
;      - Mux213~0                                                                         ; 0                 ; 0       ;
;      - Mux205~0                                                                         ; 0                 ; 0       ;
;      - Mux197~0                                                                         ; 0                 ; 0       ;
;      - Mux219~0                                                                         ; 0                 ; 0       ;
;      - Mux211~0                                                                         ; 0                 ; 0       ;
;      - Mux203~0                                                                         ; 0                 ; 0       ;
;      - Mux195~0                                                                         ; 0                 ; 0       ;
;      - Mux217~0                                                                         ; 0                 ; 0       ;
;      - Mux209~0                                                                         ; 0                 ; 0       ;
;      - Mux201~0                                                                         ; 0                 ; 0       ;
;      - Mux193~0                                                                         ; 0                 ; 0       ;
;      - Mux191~0                                                                         ; 0                 ; 0       ;
;      - Mux189~0                                                                         ; 0                 ; 0       ;
;      - Mux187~0                                                                         ; 0                 ; 0       ;
;      - Mux185~0                                                                         ; 0                 ; 0       ;
;      - Mux183~0                                                                         ; 0                 ; 0       ;
;      - Mux181~0                                                                         ; 0                 ; 0       ;
;      - Mux179~0                                                                         ; 0                 ; 0       ;
;      - Mux177~0                                                                         ; 0                 ; 0       ;
;      - Mux175~0                                                                         ; 0                 ; 0       ;
;      - Mux173~0                                                                         ; 0                 ; 0       ;
;      - Mux171~0                                                                         ; 0                 ; 0       ;
;      - Mux169~0                                                                         ; 0                 ; 0       ;
;      - Mux167~0                                                                         ; 0                 ; 0       ;
;      - Mux165~0                                                                         ; 0                 ; 0       ;
;      - Mux163~0                                                                         ; 0                 ; 0       ;
;      - Mux161~0                                                                         ; 0                 ; 0       ;
;      - Mux159~0                                                                         ; 0                 ; 0       ;
;      - Mux151~0                                                                         ; 0                 ; 0       ;
;      - Mux143~0                                                                         ; 0                 ; 0       ;
;      - Mux135~0                                                                         ; 0                 ; 0       ;
;      - Mux157~0                                                                         ; 0                 ; 0       ;
;      - Mux149~0                                                                         ; 0                 ; 0       ;
;      - Mux141~0                                                                         ; 0                 ; 0       ;
;      - Mux133~0                                                                         ; 0                 ; 0       ;
;      - Mux155~0                                                                         ; 0                 ; 0       ;
;      - Mux147~0                                                                         ; 0                 ; 0       ;
;      - Mux139~0                                                                         ; 0                 ; 0       ;
;      - Mux131~0                                                                         ; 0                 ; 0       ;
;      - Mux153~0                                                                         ; 0                 ; 0       ;
;      - Mux145~0                                                                         ; 0                 ; 0       ;
;      - Mux137~0                                                                         ; 0                 ; 0       ;
;      - Mux129~0                                                                         ; 0                 ; 0       ;
;      - Mux127~0                                                                         ; 0                 ; 0       ;
;      - Mux95~0                                                                          ; 0                 ; 0       ;
;      - Mux63~0                                                                          ; 0                 ; 0       ;
;      - Mux31~0                                                                          ; 0                 ; 0       ;
;      - Mux119~0                                                                         ; 0                 ; 0       ;
;      - Mux87~0                                                                          ; 0                 ; 0       ;
;      - Mux55~0                                                                          ; 0                 ; 0       ;
;      - Mux23~0                                                                          ; 0                 ; 0       ;
;      - Mux111~0                                                                         ; 0                 ; 0       ;
;      - Mux79~0                                                                          ; 0                 ; 0       ;
;      - Mux47~0                                                                          ; 0                 ; 0       ;
;      - Mux15~0                                                                          ; 0                 ; 0       ;
;      - Mux103~0                                                                         ; 0                 ; 0       ;
;      - Mux71~0                                                                          ; 0                 ; 0       ;
;      - Mux39~0                                                                          ; 0                 ; 0       ;
;      - Mux7~0                                                                           ; 0                 ; 0       ;
;      - Mux125~0                                                                         ; 0                 ; 0       ;
;      - Mux93~0                                                                          ; 0                 ; 0       ;
;      - Mux61~0                                                                          ; 0                 ; 0       ;
;      - Mux29~0                                                                          ; 0                 ; 0       ;
;      - Mux117~0                                                                         ; 0                 ; 0       ;
;      - Mux85~0                                                                          ; 0                 ; 0       ;
;      - Mux53~0                                                                          ; 0                 ; 0       ;
;      - Mux21~0                                                                          ; 0                 ; 0       ;
;      - Mux109~0                                                                         ; 0                 ; 0       ;
;      - Mux77~0                                                                          ; 0                 ; 0       ;
;      - Mux45~0                                                                          ; 0                 ; 0       ;
;      - Mux13~0                                                                          ; 0                 ; 0       ;
;      - Mux101~0                                                                         ; 0                 ; 0       ;
;      - Mux69~0                                                                          ; 0                 ; 0       ;
;      - Mux37~0                                                                          ; 0                 ; 0       ;
;      - Mux5~0                                                                           ; 0                 ; 0       ;
;      - Mux123~0                                                                         ; 0                 ; 0       ;
;      - Mux91~0                                                                          ; 0                 ; 0       ;
;      - Mux59~0                                                                          ; 0                 ; 0       ;
;      - Mux27~0                                                                          ; 0                 ; 0       ;
;      - Mux115~0                                                                         ; 0                 ; 0       ;
;      - Mux83~0                                                                          ; 0                 ; 0       ;
;      - Mux51~0                                                                          ; 0                 ; 0       ;
;      - Mux19~0                                                                          ; 0                 ; 0       ;
;      - Mux107~0                                                                         ; 0                 ; 0       ;
;      - Mux75~0                                                                          ; 0                 ; 0       ;
;      - Mux43~0                                                                          ; 0                 ; 0       ;
;      - Mux11~0                                                                          ; 0                 ; 0       ;
;      - Mux99~0                                                                          ; 0                 ; 0       ;
;      - Mux67~0                                                                          ; 0                 ; 0       ;
;      - Mux35~0                                                                          ; 0                 ; 0       ;
;      - Mux3~0                                                                           ; 0                 ; 0       ;
;      - Mux121~0                                                                         ; 0                 ; 0       ;
;      - Mux89~0                                                                          ; 0                 ; 0       ;
;      - Mux57~0                                                                          ; 0                 ; 0       ;
;      - Mux25~0                                                                          ; 0                 ; 0       ;
;      - Mux113~0                                                                         ; 0                 ; 0       ;
;      - Mux81~0                                                                          ; 0                 ; 0       ;
;      - Mux49~0                                                                          ; 0                 ; 0       ;
;      - Mux17~0                                                                          ; 0                 ; 0       ;
;      - Mux105~0                                                                         ; 0                 ; 0       ;
;      - Mux73~0                                                                          ; 0                 ; 0       ;
;      - Mux41~0                                                                          ; 0                 ; 0       ;
;      - Mux9~0                                                                           ; 0                 ; 0       ;
;      - Mux97~0                                                                          ; 0                 ; 0       ;
;      - Mux65~0                                                                          ; 0                 ; 0       ;
;      - Mux33~0                                                                          ; 0                 ; 0       ;
;      - Mux1~0                                                                           ; 0                 ; 0       ;
;      - Mux254~0                                                                         ; 0                 ; 0       ;
;      - Mux252~0                                                                         ; 0                 ; 0       ;
;      - Mux250~0                                                                         ; 0                 ; 0       ;
;      - Mux248~0                                                                         ; 0                 ; 0       ;
;      - Mux222~0                                                                         ; 0                 ; 0       ;
;      - Mux220~0                                                                         ; 0                 ; 0       ;
;      - Mux218~0                                                                         ; 0                 ; 0       ;
;      - Mux216~0                                                                         ; 0                 ; 0       ;
;      - Mux190~0                                                                         ; 0                 ; 0       ;
;      - Mux188~0                                                                         ; 0                 ; 0       ;
;      - Mux186~0                                                                         ; 0                 ; 0       ;
;      - Mux184~0                                                                         ; 0                 ; 0       ;
;      - Mux158~0                                                                         ; 0                 ; 0       ;
;      - Mux156~0                                                                         ; 0                 ; 0       ;
;      - Mux154~0                                                                         ; 0                 ; 0       ;
;      - Mux152~0                                                                         ; 0                 ; 0       ;
;      - Mux246~0                                                                         ; 0                 ; 0       ;
;      - Mux244~0                                                                         ; 0                 ; 0       ;
;      - Mux242~0                                                                         ; 0                 ; 0       ;
;      - Mux240~0                                                                         ; 0                 ; 0       ;
;      - Mux214~0                                                                         ; 0                 ; 0       ;
;      - Mux212~0                                                                         ; 0                 ; 0       ;
;      - Mux210~0                                                                         ; 0                 ; 0       ;
;      - Mux208~0                                                                         ; 0                 ; 0       ;
;      - Mux182~0                                                                         ; 0                 ; 0       ;
;      - Mux180~0                                                                         ; 0                 ; 0       ;
;      - Mux178~0                                                                         ; 0                 ; 0       ;
;      - Mux176~0                                                                         ; 0                 ; 0       ;
;      - Mux150~0                                                                         ; 0                 ; 0       ;
;      - Mux148~0                                                                         ; 0                 ; 0       ;
;      - Mux146~0                                                                         ; 0                 ; 0       ;
;      - Mux144~0                                                                         ; 0                 ; 0       ;
;      - Mux238~0                                                                         ; 0                 ; 0       ;
;      - Mux206~0                                                                         ; 0                 ; 0       ;
;      - Mux174~0                                                                         ; 0                 ; 0       ;
;      - Mux142~0                                                                         ; 0                 ; 0       ;
;      - Mux236~0                                                                         ; 0                 ; 0       ;
;      - Mux204~0                                                                         ; 0                 ; 0       ;
;      - Mux172~0                                                                         ; 0                 ; 0       ;
;      - Mux140~0                                                                         ; 0                 ; 0       ;
;      - Mux234~0                                                                         ; 0                 ; 0       ;
;      - Mux202~0                                                                         ; 0                 ; 0       ;
;      - Mux170~0                                                                         ; 0                 ; 0       ;
;      - Mux138~0                                                                         ; 0                 ; 0       ;
;      - Mux232~0                                                                         ; 0                 ; 0       ;
;      - Mux200~0                                                                         ; 0                 ; 0       ;
;      - Mux168~0                                                                         ; 0                 ; 0       ;
;      - Mux136~0                                                                         ; 0                 ; 0       ;
;      - Mux230~0                                                                         ; 0                 ; 0       ;
;      - Mux228~0                                                                         ; 0                 ; 0       ;
;      - Mux226~0                                                                         ; 0                 ; 0       ;
;      - Mux224~0                                                                         ; 0                 ; 0       ;
;      - Mux198~0                                                                         ; 0                 ; 0       ;
;      - Mux196~0                                                                         ; 0                 ; 0       ;
;      - Mux194~0                                                                         ; 0                 ; 0       ;
;      - Mux192~0                                                                         ; 0                 ; 0       ;
;      - Mux166~0                                                                         ; 0                 ; 0       ;
;      - Mux164~0                                                                         ; 0                 ; 0       ;
;      - Mux162~0                                                                         ; 0                 ; 0       ;
;      - Mux160~0                                                                         ; 0                 ; 0       ;
;      - Mux134~0                                                                         ; 0                 ; 0       ;
;      - Mux132~0                                                                         ; 0                 ; 0       ;
;      - Mux130~0                                                                         ; 0                 ; 0       ;
;      - Mux128~0                                                                         ; 0                 ; 0       ;
;      - Mux126~0                                                                         ; 0                 ; 0       ;
;      - Mux118~0                                                                         ; 0                 ; 0       ;
;      - Mux110~0                                                                         ; 0                 ; 0       ;
;      - Mux102~0                                                                         ; 0                 ; 0       ;
;      - Mux124~0                                                                         ; 0                 ; 0       ;
;      - Mux116~0                                                                         ; 0                 ; 0       ;
;      - Mux108~0                                                                         ; 0                 ; 0       ;
;      - Mux100~0                                                                         ; 0                 ; 0       ;
;      - Mux122~0                                                                         ; 0                 ; 0       ;
;      - Mux114~0                                                                         ; 0                 ; 0       ;
;      - Mux106~0                                                                         ; 0                 ; 0       ;
;      - Mux98~0                                                                          ; 0                 ; 0       ;
;      - Mux120~0                                                                         ; 0                 ; 0       ;
;      - Mux112~0                                                                         ; 0                 ; 0       ;
;      - Mux104~0                                                                         ; 0                 ; 0       ;
;      - Mux96~0                                                                          ; 0                 ; 0       ;
;      - Mux94~0                                                                          ; 0                 ; 0       ;
;      - Mux86~0                                                                          ; 0                 ; 0       ;
;      - Mux78~0                                                                          ; 0                 ; 0       ;
;      - Mux70~0                                                                          ; 0                 ; 0       ;
;      - Mux92~0                                                                          ; 0                 ; 0       ;
;      - Mux84~0                                                                          ; 0                 ; 0       ;
;      - Mux76~0                                                                          ; 0                 ; 0       ;
;      - Mux68~0                                                                          ; 0                 ; 0       ;
;      - Mux90~0                                                                          ; 0                 ; 0       ;
;      - Mux82~0                                                                          ; 0                 ; 0       ;
;      - Mux74~0                                                                          ; 0                 ; 0       ;
;      - Mux66~0                                                                          ; 0                 ; 0       ;
;      - Mux88~0                                                                          ; 0                 ; 0       ;
;      - Mux80~0                                                                          ; 0                 ; 0       ;
;      - Mux72~0                                                                          ; 0                 ; 0       ;
;      - Mux64~0                                                                          ; 0                 ; 0       ;
;      - Mux62~0                                                                          ; 0                 ; 0       ;
;      - Mux54~0                                                                          ; 0                 ; 0       ;
;      - Mux46~0                                                                          ; 0                 ; 0       ;
;      - Mux38~0                                                                          ; 0                 ; 0       ;
;      - Mux60~0                                                                          ; 0                 ; 0       ;
;      - Mux52~0                                                                          ; 0                 ; 0       ;
;      - Mux44~0                                                                          ; 0                 ; 0       ;
;      - Mux36~0                                                                          ; 0                 ; 0       ;
;      - Mux58~0                                                                          ; 0                 ; 0       ;
;      - Mux50~0                                                                          ; 0                 ; 0       ;
;      - Mux42~0                                                                          ; 0                 ; 0       ;
;      - Mux34~0                                                                          ; 0                 ; 0       ;
;      - Mux56~0                                                                          ; 0                 ; 0       ;
;      - Mux48~0                                                                          ; 0                 ; 0       ;
;      - Mux40~0                                                                          ; 0                 ; 0       ;
;      - Mux32~0                                                                          ; 0                 ; 0       ;
;      - Mux30~0                                                                          ; 0                 ; 0       ;
;      - Mux28~0                                                                          ; 0                 ; 0       ;
;      - Mux26~0                                                                          ; 0                 ; 0       ;
;      - Mux24~0                                                                          ; 0                 ; 0       ;
;      - Mux22~0                                                                          ; 0                 ; 0       ;
;      - Mux20~0                                                                          ; 0                 ; 0       ;
;      - Mux18~0                                                                          ; 0                 ; 0       ;
;      - Mux16~0                                                                          ; 0                 ; 0       ;
;      - Mux14~0                                                                          ; 0                 ; 0       ;
;      - Mux12~0                                                                          ; 0                 ; 0       ;
;      - Mux10~0                                                                          ; 0                 ; 0       ;
;      - Mux8~0                                                                           ; 0                 ; 0       ;
;      - Mux6~0                                                                           ; 0                 ; 0       ;
;      - Mux4~0                                                                           ; 0                 ; 0       ;
;      - Mux2~0                                                                           ; 0                 ; 0       ;
;      - Mux0~0                                                                           ; 0                 ; 0       ;
;      - Mux255~0                                                                         ; 0                 ; 0       ;
; SW[1]                                                                                   ;                   ;         ;
;      - Mux253~0                                                                         ; 1                 ; 0       ;
;      - Mux251~0                                                                         ; 1                 ; 0       ;
;      - Mux249~0                                                                         ; 1                 ; 0       ;
;      - Mux247~0                                                                         ; 1                 ; 0       ;
;      - Mux245~0                                                                         ; 1                 ; 0       ;
;      - Mux243~0                                                                         ; 1                 ; 0       ;
;      - Mux241~0                                                                         ; 1                 ; 0       ;
;      - Mux239~0                                                                         ; 1                 ; 0       ;
;      - Mux237~0                                                                         ; 1                 ; 0       ;
;      - Mux235~0                                                                         ; 1                 ; 0       ;
;      - Mux233~0                                                                         ; 1                 ; 0       ;
;      - Mux231~0                                                                         ; 1                 ; 0       ;
;      - Mux229~0                                                                         ; 1                 ; 0       ;
;      - Mux227~0                                                                         ; 1                 ; 0       ;
;      - Mux225~0                                                                         ; 1                 ; 0       ;
;      - Mux223~0                                                                         ; 1                 ; 0       ;
;      - Mux215~0                                                                         ; 1                 ; 0       ;
;      - Mux207~0                                                                         ; 1                 ; 0       ;
;      - Mux199~0                                                                         ; 1                 ; 0       ;
;      - Mux221~0                                                                         ; 1                 ; 0       ;
;      - Mux213~0                                                                         ; 1                 ; 0       ;
;      - Mux205~0                                                                         ; 1                 ; 0       ;
;      - Mux197~0                                                                         ; 1                 ; 0       ;
;      - Mux219~0                                                                         ; 1                 ; 0       ;
;      - Mux211~0                                                                         ; 1                 ; 0       ;
;      - Mux203~0                                                                         ; 1                 ; 0       ;
;      - Mux195~0                                                                         ; 1                 ; 0       ;
;      - Mux217~0                                                                         ; 1                 ; 0       ;
;      - Mux209~0                                                                         ; 1                 ; 0       ;
;      - Mux201~0                                                                         ; 1                 ; 0       ;
;      - Mux193~0                                                                         ; 1                 ; 0       ;
;      - Mux191~0                                                                         ; 1                 ; 0       ;
;      - Mux189~0                                                                         ; 1                 ; 0       ;
;      - Mux187~0                                                                         ; 1                 ; 0       ;
;      - Mux185~0                                                                         ; 1                 ; 0       ;
;      - Mux183~0                                                                         ; 1                 ; 0       ;
;      - Mux181~0                                                                         ; 1                 ; 0       ;
;      - Mux179~0                                                                         ; 1                 ; 0       ;
;      - Mux177~0                                                                         ; 1                 ; 0       ;
;      - Mux175~0                                                                         ; 1                 ; 0       ;
;      - Mux173~0                                                                         ; 1                 ; 0       ;
;      - Mux171~0                                                                         ; 1                 ; 0       ;
;      - Mux169~0                                                                         ; 1                 ; 0       ;
;      - Mux167~0                                                                         ; 1                 ; 0       ;
;      - Mux165~0                                                                         ; 1                 ; 0       ;
;      - Mux163~0                                                                         ; 1                 ; 0       ;
;      - Mux161~0                                                                         ; 1                 ; 0       ;
;      - Mux159~0                                                                         ; 1                 ; 0       ;
;      - Mux151~0                                                                         ; 1                 ; 0       ;
;      - Mux143~0                                                                         ; 1                 ; 0       ;
;      - Mux135~0                                                                         ; 1                 ; 0       ;
;      - Mux157~0                                                                         ; 1                 ; 0       ;
;      - Mux149~0                                                                         ; 1                 ; 0       ;
;      - Mux141~0                                                                         ; 1                 ; 0       ;
;      - Mux133~0                                                                         ; 1                 ; 0       ;
;      - Mux155~0                                                                         ; 1                 ; 0       ;
;      - Mux147~0                                                                         ; 1                 ; 0       ;
;      - Mux139~0                                                                         ; 1                 ; 0       ;
;      - Mux131~0                                                                         ; 1                 ; 0       ;
;      - Mux153~0                                                                         ; 1                 ; 0       ;
;      - Mux145~0                                                                         ; 1                 ; 0       ;
;      - Mux137~0                                                                         ; 1                 ; 0       ;
;      - Mux129~0                                                                         ; 1                 ; 0       ;
;      - Mux127~0                                                                         ; 1                 ; 0       ;
;      - Mux95~0                                                                          ; 1                 ; 0       ;
;      - Mux63~0                                                                          ; 1                 ; 0       ;
;      - Mux31~0                                                                          ; 1                 ; 0       ;
;      - Mux119~0                                                                         ; 1                 ; 0       ;
;      - Mux87~0                                                                          ; 1                 ; 0       ;
;      - Mux55~0                                                                          ; 1                 ; 0       ;
;      - Mux23~0                                                                          ; 1                 ; 0       ;
;      - Mux111~0                                                                         ; 1                 ; 0       ;
;      - Mux79~0                                                                          ; 1                 ; 0       ;
;      - Mux47~0                                                                          ; 1                 ; 0       ;
;      - Mux15~0                                                                          ; 1                 ; 0       ;
;      - Mux103~0                                                                         ; 1                 ; 0       ;
;      - Mux71~0                                                                          ; 1                 ; 0       ;
;      - Mux39~0                                                                          ; 1                 ; 0       ;
;      - Mux7~0                                                                           ; 1                 ; 0       ;
;      - Mux125~0                                                                         ; 1                 ; 0       ;
;      - Mux93~0                                                                          ; 1                 ; 0       ;
;      - Mux61~0                                                                          ; 1                 ; 0       ;
;      - Mux29~0                                                                          ; 1                 ; 0       ;
;      - Mux117~0                                                                         ; 1                 ; 0       ;
;      - Mux85~0                                                                          ; 1                 ; 0       ;
;      - Mux53~0                                                                          ; 1                 ; 0       ;
;      - Mux21~0                                                                          ; 1                 ; 0       ;
;      - Mux109~0                                                                         ; 1                 ; 0       ;
;      - Mux77~0                                                                          ; 1                 ; 0       ;
;      - Mux45~0                                                                          ; 1                 ; 0       ;
;      - Mux13~0                                                                          ; 1                 ; 0       ;
;      - Mux101~0                                                                         ; 1                 ; 0       ;
;      - Mux69~0                                                                          ; 1                 ; 0       ;
;      - Mux37~0                                                                          ; 1                 ; 0       ;
;      - Mux5~0                                                                           ; 1                 ; 0       ;
;      - Mux123~0                                                                         ; 1                 ; 0       ;
;      - Mux91~0                                                                          ; 1                 ; 0       ;
;      - Mux59~0                                                                          ; 1                 ; 0       ;
;      - Mux27~0                                                                          ; 1                 ; 0       ;
;      - Mux115~0                                                                         ; 1                 ; 0       ;
;      - Mux83~0                                                                          ; 1                 ; 0       ;
;      - Mux51~0                                                                          ; 1                 ; 0       ;
;      - Mux19~0                                                                          ; 1                 ; 0       ;
;      - Mux107~0                                                                         ; 1                 ; 0       ;
;      - Mux75~0                                                                          ; 1                 ; 0       ;
;      - Mux43~0                                                                          ; 1                 ; 0       ;
;      - Mux11~0                                                                          ; 1                 ; 0       ;
;      - Mux99~0                                                                          ; 1                 ; 0       ;
;      - Mux67~0                                                                          ; 1                 ; 0       ;
;      - Mux35~0                                                                          ; 1                 ; 0       ;
;      - Mux3~0                                                                           ; 1                 ; 0       ;
;      - Mux121~0                                                                         ; 1                 ; 0       ;
;      - Mux89~0                                                                          ; 1                 ; 0       ;
;      - Mux57~0                                                                          ; 1                 ; 0       ;
;      - Mux25~0                                                                          ; 1                 ; 0       ;
;      - Mux113~0                                                                         ; 1                 ; 0       ;
;      - Mux81~0                                                                          ; 1                 ; 0       ;
;      - Mux49~0                                                                          ; 1                 ; 0       ;
;      - Mux17~0                                                                          ; 1                 ; 0       ;
;      - Mux105~0                                                                         ; 1                 ; 0       ;
;      - Mux73~0                                                                          ; 1                 ; 0       ;
;      - Mux41~0                                                                          ; 1                 ; 0       ;
;      - Mux9~0                                                                           ; 1                 ; 0       ;
;      - Mux97~0                                                                          ; 1                 ; 0       ;
;      - Mux65~0                                                                          ; 1                 ; 0       ;
;      - Mux33~0                                                                          ; 1                 ; 0       ;
;      - Mux1~0                                                                           ; 1                 ; 0       ;
;      - Mux254~0                                                                         ; 1                 ; 0       ;
;      - Mux252~0                                                                         ; 1                 ; 0       ;
;      - Mux250~0                                                                         ; 1                 ; 0       ;
;      - Mux248~0                                                                         ; 1                 ; 0       ;
;      - Mux222~0                                                                         ; 1                 ; 0       ;
;      - Mux220~0                                                                         ; 1                 ; 0       ;
;      - Mux218~0                                                                         ; 1                 ; 0       ;
;      - Mux216~0                                                                         ; 1                 ; 0       ;
;      - Mux190~0                                                                         ; 1                 ; 0       ;
;      - Mux188~0                                                                         ; 1                 ; 0       ;
;      - Mux186~0                                                                         ; 1                 ; 0       ;
;      - Mux184~0                                                                         ; 1                 ; 0       ;
;      - Mux158~0                                                                         ; 1                 ; 0       ;
;      - Mux156~0                                                                         ; 1                 ; 0       ;
;      - Mux154~0                                                                         ; 1                 ; 0       ;
;      - Mux152~0                                                                         ; 1                 ; 0       ;
;      - Mux246~0                                                                         ; 1                 ; 0       ;
;      - Mux244~0                                                                         ; 1                 ; 0       ;
;      - Mux242~0                                                                         ; 1                 ; 0       ;
;      - Mux240~0                                                                         ; 1                 ; 0       ;
;      - Mux214~0                                                                         ; 1                 ; 0       ;
;      - Mux212~0                                                                         ; 1                 ; 0       ;
;      - Mux210~0                                                                         ; 1                 ; 0       ;
;      - Mux208~0                                                                         ; 1                 ; 0       ;
;      - Mux182~0                                                                         ; 1                 ; 0       ;
;      - Mux180~0                                                                         ; 1                 ; 0       ;
;      - Mux178~0                                                                         ; 1                 ; 0       ;
;      - Mux176~0                                                                         ; 1                 ; 0       ;
;      - Mux150~0                                                                         ; 1                 ; 0       ;
;      - Mux148~0                                                                         ; 1                 ; 0       ;
;      - Mux146~0                                                                         ; 1                 ; 0       ;
;      - Mux144~0                                                                         ; 1                 ; 0       ;
;      - Mux238~0                                                                         ; 1                 ; 0       ;
;      - Mux206~0                                                                         ; 1                 ; 0       ;
;      - Mux174~0                                                                         ; 1                 ; 0       ;
;      - Mux142~0                                                                         ; 1                 ; 0       ;
;      - Mux236~0                                                                         ; 1                 ; 0       ;
;      - Mux204~0                                                                         ; 1                 ; 0       ;
;      - Mux172~0                                                                         ; 1                 ; 0       ;
;      - Mux140~0                                                                         ; 1                 ; 0       ;
;      - Mux234~0                                                                         ; 1                 ; 0       ;
;      - Mux202~0                                                                         ; 1                 ; 0       ;
;      - Mux170~0                                                                         ; 1                 ; 0       ;
;      - Mux138~0                                                                         ; 1                 ; 0       ;
;      - Mux232~0                                                                         ; 1                 ; 0       ;
;      - Mux200~0                                                                         ; 1                 ; 0       ;
;      - Mux168~0                                                                         ; 1                 ; 0       ;
;      - Mux136~0                                                                         ; 1                 ; 0       ;
;      - Mux230~0                                                                         ; 1                 ; 0       ;
;      - Mux228~0                                                                         ; 1                 ; 0       ;
;      - Mux226~0                                                                         ; 1                 ; 0       ;
;      - Mux224~0                                                                         ; 1                 ; 0       ;
;      - Mux198~0                                                                         ; 1                 ; 0       ;
;      - Mux196~0                                                                         ; 1                 ; 0       ;
;      - Mux194~0                                                                         ; 1                 ; 0       ;
;      - Mux192~0                                                                         ; 1                 ; 0       ;
;      - Mux166~0                                                                         ; 1                 ; 0       ;
;      - Mux164~0                                                                         ; 1                 ; 0       ;
;      - Mux162~0                                                                         ; 1                 ; 0       ;
;      - Mux160~0                                                                         ; 1                 ; 0       ;
;      - Mux134~0                                                                         ; 1                 ; 0       ;
;      - Mux132~0                                                                         ; 1                 ; 0       ;
;      - Mux130~0                                                                         ; 1                 ; 0       ;
;      - Mux128~0                                                                         ; 1                 ; 0       ;
;      - Mux126~0                                                                         ; 1                 ; 0       ;
;      - Mux118~0                                                                         ; 1                 ; 0       ;
;      - Mux110~0                                                                         ; 1                 ; 0       ;
;      - Mux102~0                                                                         ; 1                 ; 0       ;
;      - Mux124~0                                                                         ; 1                 ; 0       ;
;      - Mux116~0                                                                         ; 1                 ; 0       ;
;      - Mux108~0                                                                         ; 1                 ; 0       ;
;      - Mux100~0                                                                         ; 1                 ; 0       ;
;      - Mux122~0                                                                         ; 1                 ; 0       ;
;      - Mux114~0                                                                         ; 1                 ; 0       ;
;      - Mux106~0                                                                         ; 1                 ; 0       ;
;      - Mux98~0                                                                          ; 1                 ; 0       ;
;      - Mux120~0                                                                         ; 1                 ; 0       ;
;      - Mux112~0                                                                         ; 1                 ; 0       ;
;      - Mux104~0                                                                         ; 1                 ; 0       ;
;      - Mux96~0                                                                          ; 1                 ; 0       ;
;      - Mux94~0                                                                          ; 1                 ; 0       ;
;      - Mux86~0                                                                          ; 1                 ; 0       ;
;      - Mux78~0                                                                          ; 1                 ; 0       ;
;      - Mux70~0                                                                          ; 1                 ; 0       ;
;      - Mux92~0                                                                          ; 1                 ; 0       ;
;      - Mux84~0                                                                          ; 1                 ; 0       ;
;      - Mux76~0                                                                          ; 1                 ; 0       ;
;      - Mux68~0                                                                          ; 1                 ; 0       ;
;      - Mux90~0                                                                          ; 1                 ; 0       ;
;      - Mux82~0                                                                          ; 1                 ; 0       ;
;      - Mux74~0                                                                          ; 1                 ; 0       ;
;      - Mux66~0                                                                          ; 1                 ; 0       ;
;      - Mux88~0                                                                          ; 1                 ; 0       ;
;      - Mux80~0                                                                          ; 1                 ; 0       ;
;      - Mux72~0                                                                          ; 1                 ; 0       ;
;      - Mux64~0                                                                          ; 1                 ; 0       ;
;      - Mux62~0                                                                          ; 1                 ; 0       ;
;      - Mux54~0                                                                          ; 1                 ; 0       ;
;      - Mux46~0                                                                          ; 1                 ; 0       ;
;      - Mux38~0                                                                          ; 1                 ; 0       ;
;      - Mux60~0                                                                          ; 1                 ; 0       ;
;      - Mux52~0                                                                          ; 1                 ; 0       ;
;      - Mux44~0                                                                          ; 1                 ; 0       ;
;      - Mux36~0                                                                          ; 1                 ; 0       ;
;      - Mux58~0                                                                          ; 1                 ; 0       ;
;      - Mux50~0                                                                          ; 1                 ; 0       ;
;      - Mux42~0                                                                          ; 1                 ; 0       ;
;      - Mux34~0                                                                          ; 1                 ; 0       ;
;      - Mux56~0                                                                          ; 1                 ; 0       ;
;      - Mux48~0                                                                          ; 1                 ; 0       ;
;      - Mux40~0                                                                          ; 1                 ; 0       ;
;      - Mux32~0                                                                          ; 1                 ; 0       ;
;      - Mux30~0                                                                          ; 1                 ; 0       ;
;      - Mux28~0                                                                          ; 1                 ; 0       ;
;      - Mux26~0                                                                          ; 1                 ; 0       ;
;      - Mux24~0                                                                          ; 1                 ; 0       ;
;      - Mux22~0                                                                          ; 1                 ; 0       ;
;      - Mux20~0                                                                          ; 1                 ; 0       ;
;      - Mux18~0                                                                          ; 1                 ; 0       ;
;      - Mux16~0                                                                          ; 1                 ; 0       ;
;      - Mux14~0                                                                          ; 1                 ; 0       ;
;      - Mux12~0                                                                          ; 1                 ; 0       ;
;      - Mux10~0                                                                          ; 1                 ; 0       ;
;      - Mux8~0                                                                           ; 1                 ; 0       ;
;      - Mux6~0                                                                           ; 1                 ; 0       ;
;      - Mux4~0                                                                           ; 1                 ; 0       ;
;      - Mux2~0                                                                           ; 1                 ; 0       ;
;      - Mux0~0                                                                           ; 1                 ; 0       ;
;      - Mux255~0                                                                         ; 1                 ; 0       ;
; CLOCK_50                                                                                ;                   ;         ;
;      - clock_divider:cdiv|divided_clocks[17]                                            ; 0                 ; 0       ;
;      - video_driver:vga|CLOCK_25                                                        ; 1                 ; 0       ;
; KEY[2]                                                                                  ;                   ;         ;
;      - nios_system_checkersv3:u0|nios_system_checkersv3_newData:newdata|read_mux_out[0] ; 1                 ; 0       ;
; SW[9]                                                                                   ;                   ;         ;
;      - board:boardGen|Mux0~20                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~25                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~30                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~31                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~32                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~33                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~34                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~36                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~37                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~38                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux0~39                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~5                                                            ; 1                 ; 0       ;
;      - board:boardGen|Mux3~10                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~15                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~20                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~26                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~31                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~32                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~33                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~34                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~35                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~37                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~38                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~39                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux3~40                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~4                                                            ; 1                 ; 0       ;
;      - board:boardGen|Mux1~9                                                            ; 1                 ; 0       ;
;      - board:boardGen|Mux1~14                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~15                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~16                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~17                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~18                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~25                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~30                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~31                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~32                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~33                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~34                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~36                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~37                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~38                                                           ; 1                 ; 0       ;
;      - board:boardGen|Mux1~39                                                           ; 1                 ; 0       ;
; SW[3]                                                                                   ;                   ;         ;
;      - GPIO_0[6]~output                                                                 ; 1                 ; 0       ;
; KEY[1]                                                                                  ;                   ;         ;
;      - comms:com|transfer~6                                                             ; 1                 ; 0       ;
;      - DFlipFlop:d1|q~0                                                                 ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Location             ; Fan-Out ; Usage                                                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_AF14             ; 3       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_AF14             ; 17      ; Clock                                                             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; GPIO_0[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_AK18             ; 267     ; Clock                                                             ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_AA14             ; 56      ; Async. clear, Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_AA14             ; 278     ; Async. clear                                                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_W15              ; 290     ; Clock                                                             ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y2_N3        ; 175     ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y2_N3        ; 28      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; clock_divider:cdiv|divided_clocks[17]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X37_Y11_N50       ; 1744    ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; comms:com|clkOut                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X42_Y6_N20        ; 11      ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; comms:com|dataBitCounter[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X45_Y6_N29        ; 3       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; comms:com|transfer~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y6_N57   ; 1       ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; comms:com|transfer~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X43_Y6_N27   ; 3       ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y11_N42  ; 3       ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X24_Y11_N38       ; 131     ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X37_Y14_N8        ; 1364    ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y7_N27   ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X1_Y4_N33    ; 21      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X1_Y5_N54    ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X1_Y4_N9     ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y8_N15   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X29_Y8_N17        ; 17      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y10_N21  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                                                               ; LABCELL_X31_Y8_N3    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                               ; LABCELL_X29_Y8_N9    ; 7       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y8_N21   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X31_Y10_N56       ; 16      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y8_N9    ; 14      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y11_N33  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y11_N6   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y12_N48  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y11_N42  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y11_N42 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_mm_interconnect_0:mm_interconnect_0|nios_system_checkersv3_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y11_N36 ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y10_N36  ; 20      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                              ; FF_X31_Y12_N29       ; 35      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y15_N33 ; 65      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                                                           ; FF_X34_Y13_N44       ; 60      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src1[28]~0                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y14_N21  ; 18      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_src2[6]~0                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y14_N6   ; 11      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y12_N3   ; 8       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                                                       ; FF_X33_Y14_N5        ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y11_N6   ; 35      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                     ; FF_X31_Y15_N38       ; 21      ; Sync. clear, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y14_N9   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                                                       ; FF_X29_Y15_N56       ; 28      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y15_N39 ; 2       ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                                                              ; FF_X34_Y14_N2        ; 20      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                                                                  ; FF_X34_Y11_N26       ; 30      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[5]~0                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y11_N36  ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y10_N9   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X29_Y11_N39  ; 19      ; Clock enable, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y10_N45  ; 23      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                   ; FF_X22_Y12_N44       ; 35      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X24_Y10_N34       ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X24_Y10_N45  ; 16      ; Clock enable, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X24_Y8_N18   ; 14      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X24_Y10_N30  ; 38      ; Clock enable, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X21_Y11_N29       ; 39      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[13]~10                    ; LABCELL_X16_Y3_N18   ; 13      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[13]~11                    ; LABCELL_X16_Y3_N51   ; 13      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[25]~22                    ; LABCELL_X16_Y3_N33   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[34]~20                    ; LABCELL_X16_Y3_N12   ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~16                    ; LABCELL_X16_Y2_N51   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                        ; MLABCELL_X25_Y10_N18 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[17]~0                                                                                                                                      ; LABCELL_X24_Y8_N24   ; 33      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[17]~1                                                                                                                                      ; LABCELL_X19_Y10_N39  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                                                   ; LABCELL_X24_Y10_N51  ; 34      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[17]~8                                                                                                                                                  ; LABCELL_X24_Y10_N48  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[3]~4                                                                                                                                                   ; LABCELL_X24_Y10_N3   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                               ; LABCELL_X19_Y9_N45   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                 ; MLABCELL_X25_Y10_N6  ; 2       ; Read enable, Write enable                                         ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|decode_8la:decode3|w_anode1074w[2]                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N54  ; 32      ; Write enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|decode_8la:decode3|w_anode1087w[2]                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N12  ; 32      ; Write enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|decode_8la:decode3|w_anode1095w[2]                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N45  ; 32      ; Write enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|decode_8la:decode3|w_anode1103w[2]                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N24  ; 32      ; Write enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row1|data_out[31]~2                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y8_N24   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row2|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X29_Y7_N3    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row3|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y9_N33   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row4|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y6_N36  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row5|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y6_N6   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row6|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y7_N30  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row7|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y8_N12   ; 33      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row8|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y12_N57 ; 256     ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_row1:row8|data_out[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y7_N42   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; nios_system_checkersv3:u0|nios_system_checkersv3_sendState:sendstate|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y10_N24  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                    ; FF_X2_Y2_N50         ; 58      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                                                                                                                                       ; LABCELL_X2_Y3_N48    ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                         ; MLABCELL_X6_Y2_N48   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                                                                                            ; LABCELL_X4_Y2_N27    ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                                                                                                            ; LABCELL_X2_Y3_N6     ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                                                                                                                                                                              ; MLABCELL_X6_Y2_N51   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1                                                                                                                                                               ; MLABCELL_X3_Y2_N45   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                                                                                 ; LABCELL_X2_Y3_N24    ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                                                                                                                                                                     ; LABCELL_X4_Y3_N9     ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                                                                                                                                       ; MLABCELL_X6_Y2_N0    ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~1                                                                                                                                                  ; MLABCELL_X6_Y2_N3    ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                         ; FF_X2_Y2_N56         ; 17      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                        ; FF_X2_Y3_N17         ; 14      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                         ; FF_X2_Y3_N2          ; 37      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                         ; FF_X2_Y3_N29         ; 55      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                  ; LABCELL_X1_Y3_N6     ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                        ; FF_X1_Y3_N26         ; 41      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                      ; LABCELL_X4_Y2_N6     ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|CLOCK_25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X30_Y19_N14       ; 115     ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|altera_up_avalon_video_vga_timing:video|pixel_counter[9]~10                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y20_N57  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|altera_up_avalon_video_vga_timing:video|vga_green[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X30_Y18_N36  ; 29      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|always2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y19_N6  ; 6       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|x[9]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y19_N9  ; 11      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|x[9]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X27_Y19_N12  ; 20      ; Clock enable, Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|y[4]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X30_Y17_N51  ; 9       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|y[4]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X30_Y17_N45  ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|yd[4]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y17_N42  ; 9       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; video_driver:vga|yt[8]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y17_N48  ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50  ; PIN_AF14 ; 17      ; Global Clock         ; GCLK4            ; --                        ;
; GPIO_0[5] ; PIN_AK18 ; 267     ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]    ; PIN_AA14 ; 278     ; Global Clock         ; GCLK6            ; --                        ;
; KEY[2]    ; PIN_W15  ; 290     ; Global Clock         ; GCLK7            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; clock_divider:cdiv|divided_clocks[17]                                       ; 1748    ;
; nios_system_checkersv3:u0|altera_reset_controller:rst_controller|r_sync_rst ; 1364    ;
+-----------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_r:the_nios_system_checkersv3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                        ; M10K_X38_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|nios_system_checkersv3_jtag_uart_0_scfifo_w:the_nios_system_checkersv3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_4291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                        ; M10K_X38_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_ocimem|nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram_module:nios_system_checkersv3_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None                                        ; M10K_X26_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth    ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                        ; M10K_X26_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b_module:nios_system_checkersv3_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                        ; M10K_X38_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; nios_system_checkersv3:u0|nios_system_checkersv3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8uk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128         ; 0          ; nios_system_checkersv3_onchip_memory2_0.hex ; M10K_X41_Y15_N0, M10K_X41_Y13_N0, M10K_X26_Y17_N0, M10K_X41_Y19_N0, M10K_X41_Y5_N0, M10K_X41_Y4_N0, M10K_X49_Y7_N0, M10K_X41_Y6_N0, M10K_X49_Y25_N0, M10K_X38_Y19_N0, M10K_X41_Y21_N0, M10K_X38_Y25_N0, M10K_X41_Y23_N0, M10K_X49_Y22_N0, M10K_X49_Y21_N0, M10K_X49_Y16_N0, M10K_X41_Y24_N0, M10K_X41_Y22_N0, M10K_X49_Y23_N0, M10K_X49_Y24_N0, M10K_X38_Y21_N0, M10K_X58_Y21_N0, M10K_X49_Y13_N0, M10K_X26_Y12_N0, M10K_X41_Y16_N0, M10K_X41_Y14_N0, M10K_X41_Y17_N0, M10K_X38_Y14_N0, M10K_X14_Y9_N0, M10K_X14_Y11_N0, M10K_X5_Y11_N0, M10K_X5_Y9_N0, M10K_X49_Y4_N0, M10K_X58_Y3_N0, M10K_X49_Y1_N0, M10K_X49_Y3_N0, M10K_X14_Y14_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X5_Y14_N0, M10K_X58_Y15_N0, M10K_X58_Y16_N0, M10K_X58_Y14_N0, M10K_X49_Y14_N0, M10K_X58_Y9_N0, M10K_X58_Y8_N0, M10K_X49_Y8_N0, M10K_X49_Y9_N0, M10K_X49_Y19_N0, M10K_X58_Y20_N0, M10K_X58_Y19_N0, M10K_X58_Y17_N0, M10K_X49_Y15_N0, M10K_X58_Y18_N0, M10K_X49_Y17_N0, M10K_X49_Y18_N0, M10K_X49_Y20_N0, M10K_X26_Y20_N0, M10K_X41_Y20_N0, M10K_X14_Y19_N0, M10K_X5_Y10_N0, M10K_X14_Y10_N0, M10K_X26_Y6_N0, M10K_X38_Y6_N0, M10K_X38_Y9_N0, M10K_X38_Y5_N0, M10K_X38_Y11_N0, M10K_X41_Y7_N0, M10K_X41_Y11_N0, M10K_X38_Y15_N0, M10K_X38_Y12_N0, M10K_X49_Y11_N0, M10K_X49_Y10_N0, M10K_X58_Y13_N0, M10K_X49_Y12_N0, M10K_X58_Y12_N0, M10K_X14_Y7_N0, M10K_X26_Y7_N0, M10K_X14_Y8_N0, M10K_X26_Y8_N0, M10K_X26_Y4_N0, M10K_X41_Y2_N0, M10K_X26_Y1_N0, M10K_X49_Y2_N0, M10K_X38_Y4_N0, M10K_X26_Y3_N0, M10K_X26_Y2_N0, M10K_X26_Y5_N0, M10K_X26_Y22_N0, M10K_X26_Y21_N0, M10K_X26_Y18_N0, M10K_X38_Y18_N0, M10K_X41_Y18_N0, M10K_X38_Y20_N0, M10K_X14_Y18_N0, M10K_X14_Y22_N0, M10K_X41_Y25_N0, M10K_X38_Y22_N0, M10K_X26_Y23_N0, M10K_X26_Y25_N0, M10K_X14_Y16_N0, M10K_X26_Y15_N0, M10K_X38_Y17_N0, M10K_X14_Y15_N0, M10K_X26_Y24_N0, M10K_X26_Y19_N0, M10K_X38_Y23_N0, M10K_X38_Y24_N0, M10K_X58_Y7_N0, M10K_X41_Y1_N0, M10K_X38_Y1_N0, M10K_X38_Y3_N0, M10K_X58_Y10_N0, M10K_X26_Y11_N0, M10K_X41_Y10_N0, M10K_X58_Y11_N0, M10K_X26_Y16_N0, M10K_X41_Y12_N0, M10K_X26_Y14_N0, M10K_X38_Y16_N0, M10K_X41_Y9_N0, M10K_X41_Y8_N0, M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X49_Y6_N0, M10K_X49_Y5_N0, M10K_X41_Y3_N0, M10K_X38_Y2_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Sum of two 18x18                ; 3           ;
; Total number of DSP blocks      ; 6           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 9           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                     ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; board:boardGen|Mult0~12  ; Two Independent 18x18 ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; board:boardGen|Mult1~64  ; Two Independent 18x18 ; DSP_X20_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; board:boardGen|Mult2~64  ; Two Independent 18x18 ; DSP_X32_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; board:boardGen|Mult0~405 ; Sum of two 18x18      ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; board:boardGen|Mult2~405 ; Sum of two 18x18      ; DSP_X32_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; board:boardGen|Mult1~405 ; Sum of two 18x18      ; DSP_X20_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,907 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 144 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 2,799 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 2,037 / 56,300 ( 4 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 642 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 4 / 16 ( 25 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,918 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 302 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 379 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 4,121 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 6,668 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 8 / 360 ( 2 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 128          ; 0            ; 128          ; 0            ; 0            ; 132       ; 128          ; 0            ; 132       ; 132       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 132          ; 4            ; 132          ; 132          ; 0         ; 4            ; 132          ; 0         ; 0         ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ; 103          ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 213.4             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 21.6              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                    ; 1.694             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                    ; 1.665             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 1.224             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[31]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[30]                                                       ; 1.130             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                         ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                         ; 1.109             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 1.104             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                                ; 1.103             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                         ; 1.099             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[34]                                                       ; 1.091             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                        ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 1.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                         ; 1.077             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                                              ; 1.064             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[4]                                                        ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[3]                                                        ; 1.061             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 1.058             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                         ; 1.054             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[11]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[10]                                                       ; 1.036             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                         ; 1.033             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.033             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                                ; 1.031             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                                       ; 1.026             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                                                                                                                                       ; 1.026             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[3]                                                        ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[2]                                                        ; 1.026             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[18]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[17]                                                       ; 1.026             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[20]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[19]                                                       ; 1.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 1.016             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                         ; 1.012             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                                                                                                                                                    ; 1.012             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                                       ; 1.010             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[21]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[20]                                                       ; 1.006             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                         ; 0.995             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                         ; 0.993             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                         ; 0.991             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                         ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                                                                                                                         ; 0.976             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.973             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; 0.970             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[6]                                                        ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[5]                                                        ; 0.966             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                         ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                        ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 0.962             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                                                                                                                         ; 0.955             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                        ; 0.953             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                                    ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                                                ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                         ; 0.941             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.927             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                                         ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.927             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                         ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.927             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                         ; 0.926             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                         ; 0.926             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.913             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                            ; 0.908             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[14]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[13]                                                       ; 0.895             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                                                                             ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                              ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                                                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.889             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.887             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.886             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                                                                                                                                                              ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                        ; 0.869             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 0.868             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                                                                                                                                              ; 0.862             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                         ; 0.860             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|ir_out[0]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                                ; 0.857             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                                                                                              ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.852             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[1]                                                        ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.851             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                              ; 0.850             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; 0.823             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                                              ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[30]                                                       ; 0.820             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                                                                             ; 0.816             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.812             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 0.804             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                                                                                                             ; 0.804             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 0.797             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                        ; 0.796             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[28]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[27]                                                       ; 0.771             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.759             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_checkersv3:u0|nios_system_checkersv3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_checkersv3_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                                                                                 ; 0.745             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                                              ; 0.733             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[19]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[18]                                                       ; 0.731             ;
; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[10]                                                       ; nios_system_checkersv3:u0|nios_system_checkersv3_nios2_qsys_0:nios2_qsys_0|nios_system_checkersv3_nios2_qsys_0_cpu:cpu|nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci:the_nios_system_checkersv3_nios2_qsys_0_cpu_nios2_oci|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_wrapper|nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck:the_nios_system_checkersv3_nios2_qsys_0_cpu_debug_slave_tck|sr[9]                                                        ; 0.725             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 4 clocks (4 global)
    Info (11162): GPIO_0[5]~inputCLKENA0 with 265 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): KEY[2]~inputCLKENA0 with 256 fanout uses global clock CLKCTRL_G7
    Info (11162): KEY[0]~inputCLKENA0 with 276 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 17 fanout uses global clock CLKCTRL_G4
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver GPIO_0[5]~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad GPIO_0[5] is placed onto PIN_AK18
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu-lab4/nios_system_checkersv3/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'cpu-lab4/nios_system_checkersv3/synthesis/submodules/nios_system_checkersv3_nios2_qsys_0_cpu.sdc'
Info (332104): Reading SDC File: 'DE1_SoC.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 2.93 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (169064): Following 32 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
    Info (169065): Pin GPIO_0[6] has a permanently enabled output enable File: C:/Users/sleisle/Desktop/ee371_winter17/lab5TopLevel.v Line: 5
Info (144001): Generated suppressed messages file C:/Users/sleisle/Desktop/ee371_winter17/output_files/DE1_SoC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2881 megabytes
    Info: Processing ended: Sat Mar 11 12:39:27 2017
    Info: Elapsed time: 00:01:34
    Info: Total CPU time (on all processors): 00:03:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/sleisle/Desktop/ee371_winter17/output_files/DE1_SoC.fit.smsg.


