module muxtest();
reg d0, d1, d2, d3;
reg [1:0] s;
wire out;

mux test(d0, d1, d2, d3, s, out);
initial
begin
d0 = 0;
d1 = 0;
d2 = 1; 
d3 = 1;

s = 2'b00;
#50;
s = 2'b01;
#50;
s = 2'b10;
#50;
s = 2'b11;
#50;
$finish;

end

endmodule