and r0, r1, #1 
mvn r2, r1 
orr r0, r1, r0 
lsl r0, r0, r0 
lsl r2, r2, #2 
rsb r1, r2, #8 
add r2, r0, r1 
