Fitter report for add
Thu Oct 13 15:08:25 2022
Quartus Prime Version 22.2.0 Build 94 06/08/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
  6. Fitter Netlist Optimizations
---- Plan Stage Reports ----
       7. Fitter Device Options
       8. Operating Settings and Conditions
       9. Pin-Out File
      10. Input Pins
      11. Output Pins
      12. I/O Bank Usage
      13. All Package Pins
      14. Control Signals
      15. Global & Other Fast Signals Summary
      16. Global & Other Fast Signals Details
---- Place Stage Reports ----
      17. Fitter Partition Statistics
      18. Non-Global High Fan-Out Signals
      19. Fitter RAM Summary
      20. Fitter Physical RAM Information
      21. Fitter Resource Usage Summary
      22. Fitter Resource Utilization by Entity
---- Route Stage Reports ----
      23. Delay Chain Summary
      24. Routing Usage Summary
      25. Estimated Delay Added for Hold Timing Summary
      26. Estimated Delay Added for Hold Timing Details
---- Finalize Stage Reports ----
      27. Fitter HSLP Summary
 28. Ignored Assignments
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-----------------------------+-------------------------------------------+
; Fitter Status               ; Successful - Thu Oct 13 15:08:25 2022     ;
; Quartus Prime Version       ; 22.2.0 Build 94 06/08/2022 SC Pro Edition ;
; Revision Name               ; add                                       ;
; Top-level Entity Name       ; add                                       ;
; Family                      ; Arria 10                                  ;
; Device                      ; 10AS066N3F40E2SG                          ;
; Timing Models               ; Final                                     ;
; Power Models                ; Final                                     ;
; Device Status               ; Final                                     ;
; Logic utilization (in ALMs) ; 2,118 / 251,680 ( < 1 % )                 ;
; Total registers             ; 5144                                      ;
; Total pins                  ; 4 / 812 ( < 1 % )                         ;
; Total virtual pins          ; 0                                         ;
; Total block memory bits     ; 512 / 43,642,880 ( < 1 % )                ;
; Total RAM Blocks            ; 1 / 2,131 ( < 1 % )                       ;
; Total DSP Blocks            ; 0 / 1,687 ( 0 % )                         ;
; Total HSSI RX channels      ; 0 / 48 ( 0 % )                            ;
; Total HSSI TX channels      ; 0 / 48 ( 0 % )                            ;
; Total PLLs                  ; 0 / 96 ( 0 % )                            ;
+-----------------------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; 10AS066N3F40E2SG                      ;                                       ;
; Minimum Core Junction Temperature                                            ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                            ; 100                                   ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 5000                                  ; 5000                                  ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Optimization Mode                                                            ; Balanced                              ; Balanced                              ;
; Allow Register Merging                                                       ; On                                    ; On                                    ;
; Allow Register Duplication                                                   ; On                                    ; On                                    ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                            ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; Off                                   ; Off                                   ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; Off                                   ; Off                                   ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Automatically reserve CLKUSR pin for calibration purposes                    ; On                                    ; On                                    ;
; Configuration clock source                                                   ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                   ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles             ; 1.0                                   ; 1.0                                   ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                         ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Fitter Effort                                                                ; Auto Fit                              ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                     ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                    ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Analyze Auto-Detected Synchronizers for Metastability                        ; Off                                   ; Off                                   ;
; Active Serial clock source                                                   ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Enable input tri-state on active configuration pins in user mode             ; Off                                   ; Off                                   ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Enable Intermediate Fitter Snapshots                                         ; Off                                   ; Off                                   ;
; Enable Time Borrowing Optimization                                           ; Off                                   ; Off                                   ;
; The Maximum physical M20Ks reported in the physical RAM report               ; 500                                   ; 500                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 6      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                   ; Node Port ; Destination Node                                                                                                                                                               ; Destination Port ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; u0|master_0|master_0|fifo|out_payload[0]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[1]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[2]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[3]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[4]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[5]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[6]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6                                                             ; PORTBDATAOUT     ;
; u0|master_0|master_0|fifo|out_payload[7]                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7                                                             ; PORTBDATAOUT     ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]~DUPLICATE                                                                          ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[1]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[1]~DUPLICATE                                                                  ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][10]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][10]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][1]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][2]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][5]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][5]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][7]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][7]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][9]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[0][9]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][15]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][15]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][1]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][5]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][5]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][6]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][6]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][7]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[1][7]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[2][13]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[2][13]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[2][2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[2][2]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[2][7]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[2][7]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][14]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][14]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][18]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][18]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][5]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][5]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][8]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][8]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][9]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[3][9]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][0]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][0]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][10]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][10]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][4]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][4]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][8]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|stages[4][8]~DUPLICATE                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[0][11]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[0][11]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[0][1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[0][1]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[0][2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[0][2]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][10]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][10]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][12]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][12]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][5]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[1][7]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][0]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][1]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][7]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][8]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[2][8]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][10]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][10]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][11]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][11]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][13]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][13]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[3][4]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[4][10]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[4][10]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[4][11]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[4][11]~DUPLICATE                                     ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[4][2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|stages[4][2]~DUPLICATE                                      ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_0[14]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_0[14]~DUPLICATE                              ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_0[22]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_0[22]~DUPLICATE                              ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_0[2]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_0[2]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_1[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_1[0]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_1[22]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_1[22]~DUPLICATE                              ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_1[2]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_1[2]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_2[25]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_2[25]~DUPLICATE                              ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_2[26]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_2[26]~DUPLICATE                              ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_2[2]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[2][3]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[2][3]~DUPLICATE                                           ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|cra_root|ro_data[51]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|cra_root|ro_data[51]~DUPLICATE                                                                                  ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_byteena[6]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_byteena[6]~DUPLICATE                                               ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_writedata[57]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_writedata[57]~DUPLICATE                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_1_q[0]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_1_q[0]~DUPLICATE                                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][1]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][1]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][4]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][4]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][5]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][5]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][7]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[0][7]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[1][6]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[1][6]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[1][7]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[1][7]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[1][9]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[1][9]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][10]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][10]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][13]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][13]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][3]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][3]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][7]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[2][7]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[3][0]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[3][0]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[3][14]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[3][14]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[3][17]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[3][17]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][0]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][0]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][10]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][10]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][13]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][13]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][2]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][2]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][6]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][6]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][8]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|stages[4][8]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1]~DUPLICATE ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altshift_taps_counter1|count[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altshift_taps_counter1|count[0]~DUPLICATE ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][10]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][10]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][11]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][11]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][13]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][13]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][14]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][14]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][15]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][15]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][8]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[0][8]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][14]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][14]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][18]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][18]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][1]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][6]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[1][6]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][17]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][17]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][1]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][2]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][4]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][4]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][8]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[2][8]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][14]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][14]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][17]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][17]~DUPLICATE                                                       ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][2]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][3]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][4]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][4]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][7]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[3][7]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[4][5]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[4][5]~DUPLICATE                                                        ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[1]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[1]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[21]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[21]~DUPLICATE                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[22]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[22]~DUPLICATE                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[24]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[24]~DUPLICATE                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[26]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_0[26]~DUPLICATE                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_1[20]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_1[20]~DUPLICATE                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE                                                 ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_2[10]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_2[10]~DUPLICATE                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_2[24]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_2[24]~DUPLICATE                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[0][13]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[0][13]~DUPLICATE                                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[0][1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[0][1]~DUPLICATE                                                             ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[2][16]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[2][16]~DUPLICATE                                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[2][4]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|group_id[2][4]~DUPLICATE                                                             ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|cra_root|avs_readdatavalid                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|cra_root|avs_readdatavalid~DUPLICATE                                                                            ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|cra_root|ro_data[58]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|cra_root|ro_data[58]~DUPLICATE                                                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_addr[4]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_addr[4]~DUPLICATE                                                  ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_byteena[6]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_byteena[6]~DUPLICATE                                               ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_writedata[7]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_writedata[7]~DUPLICATE                                             ;                  ;
; u0|master_0|master_0|b2p|out_startofpacket                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|b2p|out_startofpacket~DUPLICATE                                                                                                                           ;                  ;
; u0|master_0|master_0|fifo|next_incremented_wr_ptr[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|fifo|next_incremented_wr_ptr[0]~DUPLICATE                                                                                                                 ;                  ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[1]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[1]~DUPLICATE                                              ;                  ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length_byte_counter[16]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length_byte_counter[16]~DUPLICATE                                           ;                  ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length_byte_counter[17]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length_byte_counter[17]~DUPLICATE                                           ;                  ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[16]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[16]~DUPLICATE                               ;                  ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[2]~DUPLICATE                                ;                  ;
; u0|master_0|master_0|transacto|p2m|address[3]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|address[3]~DUPLICATE                                                                                                                        ;                  ;
; u0|master_0|master_0|transacto|p2m|counter[12]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|counter[12]~DUPLICATE                                                                                                                       ;                  ;
; u0|master_0|master_0|transacto|p2m|counter[2]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|counter[2]~DUPLICATE                                                                                                                        ;                  ;
; u0|master_0|master_0|transacto|p2m|counter[5]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|counter[5]~DUPLICATE                                                                                                                        ;                  ;
; u0|master_0|master_0|transacto|p2m|counter[9]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|counter[9]~DUPLICATE                                                                                                                        ;                  ;
; u0|master_0|master_0|transacto|p2m|current_byte[0]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|current_byte[0]~DUPLICATE                                                                                                                   ;                  ;
; u0|master_0|master_0|transacto|p2m|state.GET_EXTRA                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|state.GET_EXTRA~DUPLICATE                                                                                                                   ;                  ;
; u0|master_0|master_0|transacto|p2m|state.GET_WRITE_DATA                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|state.GET_WRITE_DATA~DUPLICATE                                                                                                              ;                  ;
; u0|master_0|master_0|transacto|p2m|state.READ_ASSERT                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|state.READ_ASSERT~DUPLICATE                                                                                                                 ;                  ;
; u0|master_0|master_0|transacto|p2m|state.READ_CMD_WAIT                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|state.READ_CMD_WAIT~DUPLICATE                                                                                                               ;                  ;
; u0|master_0|master_0|transacto|p2m|state.READ_SEND_ISSUE                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|master_0|master_0|transacto|p2m|state.READ_SEND_ISSUE~DUPLICATE                                                                                                             ;                  ;
; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][65]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                  ;                  ;
; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][69]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                  ;                  ;
; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][66]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                                                  ;                  ;
; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][70]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem[0][70]~DUPLICATE                                                                                  ;                  ;
; u0|mm_interconnect_0|master_0_master_agent|hold_waitrequest                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|master_0_master_agent|hold_waitrequest~DUPLICATE                                                                                                          ;                  ;
; u0|mm_interconnect_0|master_0_master_limiter|last_channel[0]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|master_0_master_limiter|last_channel[0]~DUPLICATE                                                                                                         ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF       ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF       ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF       ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF       ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF                         ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF                         ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF                         ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_1_FITTER_CREATED_FF                         ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                ;                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
Note: Retiming optimizations are not included in this table. 


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Configuration clock source                                       ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; i_clk          ; AM10  ; 3A       ; 148          ; 16           ; 31           ; 4847                  ; 0                  ; yes    ; no             ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; i_clk(n)       ; AL10  ; 3A       ; 148          ; 17           ; 31           ; 0                     ; 0                  ; yes    ; no             ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; reset_button_n ; AV21  ; 2A       ; 78           ; 6            ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; fpga_led ; AR23  ; 2I       ; 78           ; 123          ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; 1.8 V        ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1J       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1I       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1H       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1G       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1F       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1E       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1D       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1C       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 2L       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 2K       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 2J       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 2I       ; 1 / 12 ( 8 % ) ; 1.8V          ; --           ;
; 2A       ; 2 / 48 ( 4 % ) ; 1.8V          ; --           ;
; 3H       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3G       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3F       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3E       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3D       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3C       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3B       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3A       ; 2 / 48 ( 4 % ) ; 1.8V          ; --           ;
; HPS      ; 0 / 17 ( 0 % ) ; --            ; --           ;
+----------+----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                         ;
+----------+------------+----------+-----------------------------------------------------------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                    ; Dir.   ; I/O Standard ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A4       ; 667        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A5       ; 665        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A6       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A7       ; 653        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A8       ; 652        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A9       ; 647        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A10      ; 645        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A12      ; 651        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A13      ; 650        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A14      ;            ;          ; VSIGP_1                                                                           ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A15      ;            ;          ; VSIGP_0                                                                           ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A17      ; 309        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A18      ; 308        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A19      ; 318        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A20      ; 319        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A22      ; 317        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A23      ; 312        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A24      ; 313        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A25      ; 314        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A26      ; 315        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A28      ;            ;          ; RREF                                                                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A29      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A32      ; 2          ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; A33      ; 3          ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; A34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A36      ; 14         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; A37      ; 15         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA2      ; 831        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA3      ; 830        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA4      ; 828        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA5      ; 815        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA6      ;            ; 3D       ; VCCIO3D                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA7      ; 807        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA8      ; 806        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA9      ; 803        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA10     ; 805        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA14     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA16     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA18     ;            ;          ; GNDSENSE                                                                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA19     ;            ;          ; VCCLSENSE                                                                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA22     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA24     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA28     ; 113        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AA29     ; 112        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AA30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA32     ; 120        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AA33     ; 121        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AA34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA36     ; 118        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AA37     ; 119        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AA38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB1      ; 833        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB2      ; 832        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB3      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB4      ; 829        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB5      ; 823        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB6      ; 822        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB7      ; 810        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB8      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB9      ; 809        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB10     ; 808        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB11     ; 804        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB12     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB13     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AB15     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB17     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB18     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB19     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB25     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB28     ;            ; --       ; VCCR_GXBL1F                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AB29     ;            ; --       ; VCCR_GXBL1F                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AB30     ; 128        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AB31     ; 129        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AB32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB34     ; 124        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AB35     ; 125        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AB36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB38     ; 122        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AB39     ; 123        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC1      ; 836        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC2      ; 839        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC3      ; 835        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC4      ; 834        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC5      ;            ; 3D       ; VCCIO3D                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC6      ; 820        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC7      ; 811        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC8      ; 849        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC9      ; 848        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC10     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC11     ; 856        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC12     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC13     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC14     ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC16     ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC18     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC24     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC25     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC28     ; 139        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC29     ; 138        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC32     ; 132        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC33     ; 133        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC36     ; 126        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC37     ; 127        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AC38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD1      ; 837        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD2      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD3      ; 838        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD4      ; 817        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD5      ; 816        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD6      ; 821        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD7      ;            ; 3C       ; VCCIO3C                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AD8      ; 853        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD9      ; 852        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD10     ; 857        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD11     ;            ; 3C       ; VREFB3CN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; AD12     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD13     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD14     ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD17     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD18     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD19     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD20     ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD21     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD22     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD23     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD24     ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD25     ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD27     ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AD28     ;            ; --       ; VCCT_GXBL1E                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AD29     ;            ; --       ; VCCT_GXBL1E                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AD30     ; 144        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AD31     ; 145        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AD32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD34     ; 136        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AD35     ; 137        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AD36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD38     ; 130        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AD39     ; 131        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE1      ; 845        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE2      ; 844        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE3      ; 846        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE4      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE5      ; 819        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE6      ; 818        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE7      ; 864        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE8      ; 854        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE9      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE10     ; 851        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE11     ; 850        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE12     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE13     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE14     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE15     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE16     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE17     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE18     ;            ; --       ; VCCBAT                                                                            ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AE19     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE20     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE22     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE23     ;            ; 2I       ; VREFB2IN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; AE24     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE25     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE28     ; 141        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE29     ; 140        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE32     ; 148        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE33     ; 149        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE36     ; 134        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE37     ; 135        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AE38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF2      ; 840        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF3      ; 847        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF4      ; 863        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF5      ; 862        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF6      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF7      ; 865        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF8      ; 855        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF9      ; 859        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF10     ; 858        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF11     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF12     ; 900        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF13     ;            ; 3B       ; VREFB3BN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; AF14     ; 986        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF15     ; 990        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF16     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF17     ;            ;          ; DNU                                                                               ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF18     ;            ; --       ; VCCPGM                                                                            ; power  ;              ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; AF19     ;            ; --       ; VCCPGM                                                                            ; power  ;              ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; AF20     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF21     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AF22     ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AF23     ;            ; 2J       ; VREFB2JN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; AF24     ; 366        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF25     ; 364        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF28     ;            ; --       ; VCCR_GXBL1E                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AF29     ;            ; --       ; VCCR_GXBL1E                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AF30     ; 156        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AF31     ; 157        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AF32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF34     ; 152        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AF35     ; 153        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AF36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF38     ; 142        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AF39     ; 143        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG1      ; 842        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG2      ; 841        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG3      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG4      ; 860        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG5      ; 871        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG6      ; 870        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG7      ; 868        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG8      ;            ; 3C       ; VCCIO3C                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AG9      ; 903        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG10     ; 902        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG11     ; 904        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG12     ; 901        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG14     ; 987        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG15     ; 991        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG16     ;            ;          ; DNU                                                                               ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG17     ;            ;          ; DNU                                                                               ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG18     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG19     ;            ; 2A       ; VREFB2AN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; AG20     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG21     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG22     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG23     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG24     ; 367        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG25     ; 365        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG28     ; 167        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG29     ; 166        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG32     ; 160        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG33     ; 161        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG36     ; 146        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG37     ; 147        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AG38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH1      ; 843        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH2      ; 884        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH3      ; 866        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH4      ; 861        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH5      ;            ; 3C       ; VCCIO3C                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AH6      ; 872        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH7      ; 869        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH8      ; 896        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH9      ; 898        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH10     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH11     ; 905        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH12     ; 983        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH13     ; 982        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH14     ; 988        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH15     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH16     ;            ; 3A       ; VREFB3AN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; AH17     ; 562        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH18     ; 560        ; 2A       ; ~ALTERA_DATA0~ / RESERVED_INPUT                                                   ; input  ; 1.8 V        ; 1.8V           ; --           ; N               ; no       ; Off          ;
; AH19     ; 568        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH20     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH21     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH22     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH23     ; 358        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH24     ; 359        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH25     ; 356        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH27     ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AH28     ;            ; --       ; VCCT_GXBL1D                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AH29     ;            ; --       ; VCCT_GXBL1D                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AH30     ; 172        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AH31     ; 173        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AH32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH34     ; 164        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AH35     ; 165        ; 1E       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AH36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH38     ; 150        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AH39     ; 151        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ1      ; 885        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ2      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ3      ; 867        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ4      ; 874        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ5      ; 873        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ6      ; 876        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ8      ; 897        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ9      ; 899        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ10     ; 907        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ11     ; 906        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ13     ; 984        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ14     ; 989        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ15     ; 980        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ16     ; 563        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ17     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ18     ; 561        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ19     ; 569        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ20     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ21     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ22     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ23     ; 360        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ24     ; 361        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ25     ; 362        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ26     ; 357        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ28     ; 169        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ29     ; 168        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ32     ; 176        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ33     ; 177        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ36     ; 154        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ37     ; 155        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AJ38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK1      ; 887        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK2      ; 886        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK3      ; 875        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK4      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK5      ; 878        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK6      ; 877        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK7      ; 908        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK8      ; 912        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK9      ;            ; 3B       ; VCCIO3B                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AK10     ; 918        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK11     ; 971        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK12     ; 970        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK13     ; 985        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK14     ;            ; 3A       ; VCCIO3A                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AK15     ; 981        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK16     ; 565        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK17     ; 564        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK18     ; 566        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK19     ;            ; 2A       ; VCCIO2A                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AK20     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK21     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK22     ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK23     ; 352        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK24     ;            ; 2J       ; VCCIO2J                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AK25     ; 363        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK26     ; 348        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AK27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK28     ;            ; --       ; VCCR_GXBL1D                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AK29     ;            ; --       ; VCCR_GXBL1D                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AK30     ; 184        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AK31     ; 185        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AK32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK34     ; 180        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AK35     ; 181        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AK36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK38     ; 158        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AK39     ; 159        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL1      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL2      ; 892        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL3      ; 881        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL4      ; 880        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL5      ; 879        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL6      ;            ; 3B       ; VCCIO3B                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AL7      ; 909        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL8      ; 913        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL9      ; 919        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL10     ; 968        ; 3A       ; i_clk(n)                                                                          ; input  ; LVDS         ; 1.8V           ; --           ; Y               ; no       ; Off          ;
; AL11     ;            ; 3A       ; VCCIO3A                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AL12     ; 972        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL13     ; 977        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL14     ; 976        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL15     ; 997        ; CSS      ; altera_reserved_tdi                                                               ; input  ; 1.8 V        ; 0V             ; --           ; N               ; no       ; Off          ;
; AL16     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL17     ; 567        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL18     ; 571        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL19     ; 570        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL20     ; 390        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL21     ;            ; 2I       ; VCCIO2I                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AL22     ; 384        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL23     ; 353        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL24     ; 355        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL25     ; 350        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL26     ; 349        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AL27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL28     ; 195        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL29     ; 194        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL32     ; 188        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL33     ; 189        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL36     ; 162        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL37     ; 163        ; 1E       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AL38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM1      ; 889        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM2      ; 893        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM3      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM4      ; 882        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM5      ; 920        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM6      ; 910        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM7      ; 914        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM8      ;            ; 3B       ; VCCIO3B                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AM9      ; 916        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM10     ; 969        ; 3A       ; i_clk                                                                             ; input  ; LVDS         ; 1.8V           ; --           ; Y               ; no       ; Off          ;
; AM11     ; 974        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM12     ; 973        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM13     ;            ; 3A       ; VCCIO3A                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AM14     ; 1005       ; CSS      ; ^nCONFIG                                                                          ; input  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM15     ; 1006       ; CSS      ; ^nCE                                                                              ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM16     ; 576        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM17     ; 572        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM18     ;            ; 2A       ; VCCIO2A                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AM19     ; 575        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM20     ; 574        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM21     ; 391        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM22     ; 385        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM23     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM24     ; 354        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM25     ; 351        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AM26     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM27     ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AM28     ;            ; --       ; VCCT_GXBL1C                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AM29     ;            ; --       ; VCCT_GXBL1C                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AM30     ; 200        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM31     ; 201        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM34     ; 192        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM35     ; 193        ; 1D       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM38     ; 170        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AM39     ; 171        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN1      ; 888        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN2      ; 894        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN3      ; 883        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN4      ; 921        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN5      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN6      ; 911        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN7      ; 915        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN8      ; 917        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN9      ; 960        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN10     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN11     ; 975        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN12     ; 979        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN13     ; 978        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN14     ; 1014       ; CSS      ; ^DCLK                                                                             ; bidir  ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AN15     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN16     ; 577        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN17     ; 573        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN18     ; 582        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN19     ; 580        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN20     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN21     ; 389        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN22     ; 388        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN23     ; 346        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN24     ; 347        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN25     ;            ; 2J       ; VCCIO2J                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AN26     ; 344        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AN27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN28     ; 197        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN29     ; 196        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN32     ; 204        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN33     ; 205        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN36     ; 174        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN37     ; 175        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AN38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP1      ; 895        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP2      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP3      ; 922        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP4      ; 925        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP5      ; 924        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP6      ; 926        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP7      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP8      ; 956        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP9      ; 961        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP10     ; 962        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP11     ; 966        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP12     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP13     ; 1010       ; CSS      ; ^AS_DATA0, ASDO                                                                   ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AP14     ; 1004       ; CSS      ; ^GND                                                                              ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP15     ; 999        ; CSS      ; ^MSEL1                                                                            ; input  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP16     ; 578        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP17     ;            ; 2A       ; VCCIO2A                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AP18     ; 583        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP19     ; 581        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP20     ; 594        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP21     ; 386        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP22     ;            ; 2I       ; VCCIO2I                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AP23     ; 342        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP24     ; 343        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP25     ; 340        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP26     ; 345        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AP27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP28     ;            ; --       ; VCCR_GXBL1C                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AP29     ;            ; --       ; VCCR_GXBL1C                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; AP30     ; 208        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP31     ; 209        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP34     ; 182        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP35     ; 183        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP38     ; 178        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AP39     ; 179        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR1      ; 891        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR2      ; 890        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR3      ; 923        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR4      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR5      ; 927        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR6      ; 935        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR7      ; 934        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR8      ; 957        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR10     ; 963        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR11     ; 967        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR12     ; 964        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR13     ; 995        ; CSS      ; #TRST                                                                             ; input  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR14     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR15     ; 992        ; CSS      ; ^GND                                                                              ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR16     ; 579        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR17     ; 586        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR18     ; 584        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR19     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR20     ; 595        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR21     ; 387        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR22     ; 382        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR23     ; 383        ; 2I       ; fpga_led                                                                          ; output ; 1.8 V        ; 1.8V           ; --           ; Y               ; no       ; Off          ;
; AR24     ;            ; 2J       ; VCCIO2J                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AR25     ; 341        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR26     ; 334        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AR27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR28     ; 223        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR29     ; 222        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR32     ; 212        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR33     ; 213        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR36     ; 186        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR37     ; 187        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AR38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT1      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT2      ; 931        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT3      ; 930        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT4      ; 933        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT5      ; 932        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT6      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT7      ; 947        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT8      ; 946        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT9      ; 949        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT10     ; 948        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT11     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT12     ; 965        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT13     ; 1003       ; CSS      ; ^CONF_DONE                                                                        ; bidir  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT14     ; 1001       ; CSS      ; ^nIO_PULLUP                                                                       ; input  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT15     ; 1000       ; CSS      ; ^MSEL2                                                                            ; input  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT16     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT17     ; 587        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT18     ; 585        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT19     ; 588        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT20     ; 590        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT21     ;            ; 2I       ; VCCIO2I                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AT22     ; 380        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT23     ; 336        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT24     ; 338        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT25     ; 339        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT26     ; 335        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AT27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT28     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT29     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT30     ; 216        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT31     ; 217        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT34     ; 198        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT35     ; 199        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT38     ; 190        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AT39     ; 191        ; 1D       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU1      ; 929        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU2      ; 928        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU3      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU4      ; 936        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU5      ; 941        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU6      ; 940        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU7      ; 944        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU8      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU9      ; 952        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU10     ; 959        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU11     ; 958        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU12     ; 1002       ; CSS      ; ^nSTATUS                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU13     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU14     ; 1007       ; CSS      ; ^nCSO0                                                                            ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AU15     ; 998        ; CSS      ; ^MSEL0                                                                            ; input  ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU16     ; 593        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU17     ; 592        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU18     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU19     ; 589        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU20     ; 591        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU21     ; 606        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU22     ; 381        ; 2I       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU23     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU24     ; 337        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU25     ; 332        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU26     ; 333        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU27     ; 322        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU28     ; 323        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AU29     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU30     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU32     ; 220        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU33     ; 221        ; 1C       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU36     ; 202        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU37     ; 203        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AU38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU39     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV1      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV2      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV3      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV4      ; 937        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV5      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV6      ; 938        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV7      ; 945        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV8      ; 950        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV9      ; 953        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV10     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV11     ; 1012       ; CSS      ; ^AS_DATA2                                                                         ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AV12     ; 1008       ; CSS      ; ^nCSO1                                                                            ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AV13     ; 994        ; CSS      ; altera_reserved_tms                                                               ; input  ; 1.8 V        ; 0V             ; --           ; N               ; no       ; Off          ;
; AV14     ; 1009       ; CSS      ; ^nCSO2                                                                            ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AV15     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV16     ; 596        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV17     ; 600        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV18     ; 599        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV19     ; 598        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV20     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV21     ; 607        ; 2A       ; reset_button_n                                                                    ; input  ; 1.8 V        ; 1.8V           ; --           ; Y               ; no       ; Off          ;
; AV22     ; 602        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV23     ; 330        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV24     ; 328        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV25     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV26     ; 320        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV27     ; 321        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV28     ; 324        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AV29     ;            ;          ; DNU                                                                               ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV30     ;            ;          ; DNU                                                                               ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV32     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV33     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV34     ; 210        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AV35     ; 211        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AV36     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV38     ; 206        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AV39     ; 207        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AW2      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW3      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW4      ; 943        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW5      ; 942        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW6      ; 939        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW7      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW8      ; 951        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW9      ; 955        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW10     ; 954        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW11     ; 1011       ; CSS      ; ^AS_DATA1                                                                         ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AW12     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW13     ; 1013       ; CSS      ; ^AS_DATA3                                                                         ;        ;              ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AW14     ; 993        ; CSS      ; altera_reserved_tdo                                                               ; output ; 1.8 V        ; 0V             ; --           ; N               ; no       ; Off          ;
; AW15     ; 996        ; CSS      ; altera_reserved_tck                                                               ; input  ; 1.8 V        ; 0V             ; --           ; N               ; no       ; Off          ;
; AW16     ; 597        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW17     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW18     ; 601        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW19     ; 605        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW20     ; 604        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW21     ; 603        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW22     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW23     ; 331        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW24     ; 329        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW25     ; 326        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW26     ; 327        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW27     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW28     ; 325        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AW29     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW30     ;            ;          ; RREF                                                                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW31     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW32     ; 218        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AW33     ; 219        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AW34     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW35     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW36     ; 214        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AW37     ; 215        ; 1C       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; AW38     ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B4       ; 666        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B5       ; 664        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B6       ; 663        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B7       ; 659        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B9       ; 646        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B10      ; 644        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B11      ; 649        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B12      ; 648        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B14      ;            ;          ; VSIGN_1                                                                           ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B15      ;            ;          ; VSIGN_0                                                                           ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B16      ;            ;          ; TEMPDIODEn                                                                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B17      ;            ;          ; ADCGND                                                                            ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B19      ; 310        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B20      ; 311        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B21      ; 316        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B22      ; 301        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B24      ; 302        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B25      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B26      ; 307        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B28      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B30      ; 4          ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; B31      ; 5          ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; B32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B34      ; 10         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; B35      ; 11         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; B36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B38      ; 18         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; B39      ; 19         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; C1       ; 707        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C2       ; 671        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C3       ; 669        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C4       ; 668        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C6       ; 662        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C7       ; 658        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C8       ; 661        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C9       ; 655        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C10      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C11      ; 633        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C12      ; 632        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C13      ; 625        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C14      ; 623        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C16      ;            ;          ; TEMPDIODEp                                                                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C17      ; 265        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C18      ; 264        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C19      ; 269        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C20      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C21      ; 304        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C22      ; 305        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C23      ; 300        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C24      ; 297        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C25      ; 303        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C26      ; 306        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C28      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C29      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C32      ; 6          ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; C33      ; 7          ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; C34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C36      ; 22         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; C37      ; 23         ; 1J       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; C38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D1       ; 706        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D3       ; 670        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D4       ; 675        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D5       ; 674        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D6       ; 677        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D8       ; 660        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D9       ; 654        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D10      ; 641        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D11      ; 635        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D12      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D13      ; 624        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D14      ; 622        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D15      ;            ;          ; VREFN_ADC                                                                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D16      ;            ;          ; VREFP_ADC                                                                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D17      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D18      ; 271        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D19      ; 268        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D20      ; 262        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D21      ; 263        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D22      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D23      ; 299        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D24      ; 296        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D25      ; 287        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D27      ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; D28      ;            ; --       ; VCCT_GXBL1J                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; D29      ;            ; --       ; VCCT_GXBL1J                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; D30      ; 8          ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; D31      ; 9          ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; D32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D34      ; 30         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; D35      ; 31         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; D36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D38      ; 34         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; D39      ; 35         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E1       ; 709        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E2       ; 708        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E3       ; 711        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E4       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E5       ; 679        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E6       ; 676        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E7       ; 673        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E8       ; 657        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E10      ; 640        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E11      ; 634        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E12      ; 627        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E13      ; 626        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E15      ; 1027       ; HPS      ; GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL    ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; E16      ; 1018       ; HPS      ; GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK                                          ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; E17      ; 267        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E18      ; 270        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E19      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E20      ; 255        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E21      ; 261        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E22      ; 260        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E23      ; 298        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E24      ;            ; 2K       ; VCCIO2K                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; E25      ; 286        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E26      ; 293        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E28      ; 1          ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E29      ; 0          ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E32      ; 12         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E33      ; 13         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E36      ; 38         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E37      ; 39         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; E38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F2       ; 713        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F3       ; 710        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F4       ; 705        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F5       ; 678        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F7       ; 672        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F8       ; 656        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F9       ; 683        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F10      ; 639        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F11      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F12      ; 637        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F13      ; 631        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F14      ; 630        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F15      ; 1023       ; HPS      ; GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD                                     ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F17      ; 266        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F18      ; 257        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F19      ; 251        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F20      ; 254        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F21      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F22      ; 249        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F23      ; 288        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F24      ; 289        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F25      ; 295        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F26      ; 292        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F28      ;            ; --       ; VCCR_GXBL1J                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; F29      ;            ; --       ; VCCR_GXBL1J                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; F30      ; 16         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; F31      ; 17         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; F32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F34      ; 42         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; F35      ; 43         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; F36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F38      ; 46         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; F39      ; 47         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G1       ; 715        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G2       ; 712        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G4       ; 704        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G5       ; 687        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G6       ; 686        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G7       ; 689        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G8       ;            ; 3G       ; VCCIO3G                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; G9       ; 682        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G10      ; 638        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G11      ; 643        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G12      ; 636        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G13      ;            ; 3H       ; VCCIO3H                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; G14      ; 621        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G15      ; 1015       ; HPS      ; HPS_CLK1                                                                          ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; G16      ; 1021       ; HPS      ; GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1                                          ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; G17      ; 256        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G19      ; 250        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G20      ; 253        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G21      ; 252        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G22      ; 248        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G24      ; 294        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G25      ; 290        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G26      ; 291        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G28      ; 27         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G29      ; 26         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G32      ; 20         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G33      ; 21         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G36      ; 50         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G37      ; 51         ; 1I       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; G38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H1       ; 719        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H2       ; 714        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H3       ; 721        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H4       ; 720        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H5       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H6       ; 691        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H7       ; 688        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H8       ; 681        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H9       ; 680        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H10      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H11      ; 642        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H12      ; 629        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H13      ; 628        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H14      ; 620        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H16      ; 1019       ; HPS      ; GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0                                            ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; H17      ; 1022       ; HPS      ; GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN                                      ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; H18      ; 259        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H19      ; 258        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H20      ;            ; 2L       ; VCCIO2L                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; H21      ; 244        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H22      ; 245        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H23      ; 239        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H24      ; 285        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H25      ;            ; 2K       ; VCCIO2K                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; H26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H27      ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; H28      ;            ; --       ; VCCT_GXBL1I                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; H29      ;            ; --       ; VCCT_GXBL1I                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; H30      ; 24         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; H31      ; 25         ; 1J       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; H32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H34      ; 32         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; H35      ; 33         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; H36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H38      ; 58         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; H39      ; 59         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J1       ; 718        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J3       ; 727        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J4       ; 717        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J5       ; 716        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J6       ; 690        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J8       ; 685        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J9       ; 701        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J10      ; 700        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J11      ; 695        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J12      ;            ; 3H       ; VCCIO3H                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; J13      ; 613        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J14      ; 612        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J15      ; 1016       ; HPS      ; HPS_nPOR                                                                          ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; J16      ; 1028       ; HPS      ; GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; J17      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J18      ; 241        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J19      ; 240        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J20      ; 242        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J21      ; 243        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J22      ;            ; 2L       ; VCCIO2L                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; J23      ; 238        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J24      ; 284        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J25      ; 282        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J26      ; 283        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J28      ; 29         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J29      ; 28         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J32      ; 36         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J33      ; 37         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J36      ; 62         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J37      ; 63         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; J38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K1       ; 723        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K2       ; 722        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K3       ; 726        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K4       ;            ; 3F       ; VCCIO3F                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; K5       ; 731        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K6       ; 730        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K7       ; 733        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K8       ; 684        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K9       ;            ; 3G       ; VCCIO3G                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; K10      ; 693        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K11      ; 694        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K12      ; 619        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K13      ; 618        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K14      ;            ; 3H       ; VCCIO3H                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; K15      ; 1017       ; HPS      ; HPS_nRST                                                                          ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; K16      ; 1020       ; HPS      ; GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2                                  ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; K17      ; 1031       ; HPS      ; GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL        ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; K18      ; 247        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K19      ;            ; 2L       ; VCCIO2L                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; K20      ; 236        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K21      ; 237        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K22      ; 227        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K23      ; 231        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K24      ;            ; 2K       ; VCCIO2K                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; K25      ; 279        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K26      ; 275        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K28      ;            ; --       ; VCCR_GXBL1I                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; K29      ;            ; --       ; VCCR_GXBL1I                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; K30      ; 40         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; K31      ; 41         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; K32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K34      ; 44         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; K35      ; 45         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; K36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K38      ; 66         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; K39      ; 67         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L2       ; 725        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L3       ; 724        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L4       ; 737        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L5       ; 739        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L6       ;            ; 3F       ; VCCIO3F                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; L7       ; 732        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L8       ; 751        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L9       ; 750        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L10      ; 692        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L11      ;            ; 3G       ; VCCIO3G                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; L12      ; 617        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L13      ; 616        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L14      ; 615        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L15      ; 614        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L16      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L17      ; 1024       ; HPS      ; GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1                  ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; L18      ; 1029       ; HPS      ; GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL       ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; L19      ; 246        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L20      ; 235        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L22      ; 226        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L23      ; 230        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L24      ; 278        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L25      ; 277        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L26      ; 274        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L28      ; 55         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L29      ; 54         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L32      ; 48         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L33      ; 49         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L36      ; 70         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L37      ; 71         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; L38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M1       ; 753        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M2       ; 752        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M3       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M4       ; 736        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M5       ; 738        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M6       ; 735        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M7       ; 734        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M8       ;            ; 3F       ; VCCIO3F                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; M9       ; 742        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M10      ; 699        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M11      ; 703        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M12      ; 697        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M14      ; 611        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M15      ;            ; 3H       ; VREFB3HN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCCIO_HPS                                                                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; M17      ; 1030       ; HPS      ; GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA        ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M19      ; 1026       ; HPS      ; GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA        ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; M20      ; 234        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M21      ; 224        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M22      ; 225        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M23      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M24      ; 281        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M25      ; 276        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M27      ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; M28      ;            ; --       ; VCCT_GXBL1H                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; M29      ;            ; --       ; VCCT_GXBL1H                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; M30      ; 52         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; M31      ; 53         ; 1I       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; M32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M34      ; 60         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; M35      ; 61         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; M36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M38      ; 74         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; M39      ; 75         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N1       ; 759        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N2       ; 758        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N3       ; 755        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N4       ; 754        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N5       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N6       ; 729        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N7       ; 728        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N8       ; 743        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N9       ; 741        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N11      ; 698        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N12      ; 702        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N13      ; 696        ; 3G       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N14      ; 610        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N15      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCCIOREF_HPS                                                                      ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCL_HPS                                                                          ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCCPLL_HPS                                                                        ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; N19      ; 1025       ; HPS      ; GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0                                    ;        ;              ; 0V             ; --           ;                 ; no       ; On           ;
; N20      ; 233        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N22      ; 228        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N23      ; 229        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N24      ; 280        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N25      ; 273        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N28      ; 57         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N29      ; 56         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N32      ; 64         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N33      ; 65         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N36      ; 78         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N37      ; 79         ; 1H       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; N38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P1       ; 761        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P3       ; 763        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P4       ; 762        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P5       ; 765        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P6       ; 764        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P7       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P8       ; 747        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P9       ; 745        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P10      ; 740        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P11      ; 749        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P13      ;            ; 3G       ; VREFB3GN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; P14      ; 609        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P15      ; 608        ; 3H       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P16      ;            ; --       ; VCCL_HPS                                                                          ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCL_HPS                                                                          ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P20      ; 232        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P21      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P22      ;            ; 2L       ; VREFB2LN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; P23      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P24      ;            ; 2K       ; VREFB2KN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; P25      ; 272        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P28      ;            ; --       ; VCCR_GXBL1H                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; P29      ;            ; --       ; VCCR_GXBL1H                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; P30      ; 68         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; P31      ; 69         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; P32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P34      ; 72         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; P35      ; 73         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; P36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P38      ; 86         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; P39      ; 87         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R1       ; 760        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R2       ; 757        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R3       ; 756        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R4       ;            ; 3E       ; VCCIO3E                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; R5       ; 767        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R6       ; 799        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R7       ; 798        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R8       ; 746        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R9       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R10      ; 744        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R11      ; 748        ; 3F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R12      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCCL_HPS                                                                          ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R21      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R22      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R23      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R24      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R25      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R28      ; 83         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R29      ; 82         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R32      ; 76         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R33      ; 77         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R36      ; 90         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R37      ; 91         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; R38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T2       ; 779        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T3       ; 778        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T4       ; 777        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T5       ; 766        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T6       ;            ; 3E       ; VCCIO3E                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; T7       ; 769        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T8       ; 793        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T9       ; 792        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T10      ;            ; 3F       ; VREFB3FN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T12      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T23      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCCP                                                                              ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T25      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T27      ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; T28      ;            ; --       ; VCCT_GXBL1G                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; T29      ;            ; --       ; VCCT_GXBL1G                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; T30      ; 80         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; T31      ; 81         ; 1H       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; T32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T34      ; 88         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; T35      ; 89         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; T36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T38      ; 94         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; T39      ; 95         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U1       ; 781        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U2       ; 780        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U4       ; 776        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U5       ; 771        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U6       ; 770        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U7       ; 768        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U9       ; 789        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U10      ; 788        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U11      ; 797        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U12      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U22      ;            ; --       ; VCCPT                                                                             ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U24      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U26      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U28      ; 85         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U29      ; 84         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U32      ; 92         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U33      ; 93         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U36      ; 98         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U37      ; 99         ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; U38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V1       ; 783        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V2       ; 782        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V3       ; 787        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V4       ; 786        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V5       ;            ; 3E       ; VCCIO3E                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; V6       ; 773        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V7       ; 772        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V8       ; 791        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V9       ; 790        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V10      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V11      ; 796        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V12      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V19      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V21      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V23      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V28      ;            ; --       ; VCCR_GXBL1G                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; V29      ;            ; --       ; VCCR_GXBL1G                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; V30      ; 96         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; V31      ; 97         ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; V32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V34      ; 100        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; V35      ; 101        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; V36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V38      ; 102        ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; V39      ; 103        ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W1       ; 826        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W2       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W3       ; 785        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W4       ; 784        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W5       ; 775        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W6       ; 774        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W7       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W8       ; 800        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W9       ; 795        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W10      ; 794        ; 3E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W11      ;            ; 3E       ; VREFB3EN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W15      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W16      ;            ;          ; NC                                                                                ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCA_PLL                                                                          ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCA_PLL                                                                          ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; W20      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W24      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W27      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W28      ; 111        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W29      ; 110        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W30      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W31      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W32      ; 104        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W33      ; 105        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W34      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W35      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W36      ; 106        ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W37      ; 107        ; 1G       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; W38      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W39      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y1       ; 827        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y2       ; 825        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y3       ; 824        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y4       ;            ; 3D       ; VCCIO3D                                                                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; Y5       ; 814        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y6       ; 813        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y7       ; 812        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y8       ; 801        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y10      ; 802        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                   ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y11      ;            ; 3D       ; VREFB3DN0                                                                         ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; Y12      ;            ; --       ; VCCERAM                                                                           ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCERAM                                                                           ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y17      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCCERAM                                                                           ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCERAM                                                                           ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCCERAM                                                                           ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y23      ;            ; --       ; VCCERAM                                                                           ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y25      ;            ; --       ; VCC                                                                               ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y26      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y27      ;            ; --       ; VCCH_GXBL                                                                         ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; Y28      ;            ; --       ; VCCT_GXBL1F                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; Y29      ;            ; --       ; VCCT_GXBL1F                                                                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; Y30      ; 108        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; Y31      ; 109        ; 1G       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y33      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y34      ; 116        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; Y35      ; 117        ; 1F       ; GXB_GND*                                                                          ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; Y36      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y37      ;            ;          ; GND                                                                               ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y38      ; 114        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
; Y39      ; 115        ; 1F       ; GXB_NC                                                                            ;        ;              ; 0V             ; --           ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+----------------------------+
; Name                                                                                                                                                                                                                                                        ; Location        ; Fan-Out ; Usage                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|universal.lc                                                                                                                                                                        ; Unassigned      ; 4       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                          ; JTAG_X118_Y0_N2 ; 296     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                          ; JTAG_X118_Y0_N2 ; 24      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|Decoder_0~0                                                                                                                                                                 ; Unassigned      ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                     ; Unassigned      ; 11      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i106~1                                                                                                                                                         ; Unassigned      ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i98~1                                                                                                                                                          ; Unassigned      ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i212~3                                                                                                                                                                      ; Unassigned      ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i231~1                                                                                                                                                                      ; Unassigned      ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337                                                                                                                                                                        ; Unassigned      ; 1       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79                                                                                                                                                                         ; Unassigned      ; 2       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i81~0                                                                                                                                                                       ; Unassigned      ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i94                                                                                                                                                                         ; Unassigned      ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~1                                                                                                                                             ; Unassigned      ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~0                                                                                                                                                               ; Unassigned      ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1                                                                                                                                                          ; Unassigned      ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                         ; Unassigned      ; 13      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                        ; Unassigned      ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                         ; Unassigned      ; 41      ; Async. clear, Clock enable ;
; i_clk                                                                                                                                                                                                                                                       ; PIN_AM10        ; 4847    ; Clock                      ;
; reset_button_d2                                                                                                                                                                                                                                             ; Unassigned      ; 10      ; Async. clear               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_readdatavalid_reg_q[0]                                                                                                                     ; Unassigned      ; 65      ; Sync. clear, Sync. load    ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]                                                                                                 ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_15_q[0]~0                                                                                                                   ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_15_q[16]~2                                                                                                                  ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_15_q[24]~3                                                                                                                  ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_15_q[8]~1                                                                                                                   ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_17_q[0]~0                                                                                                                   ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_17_q[16]~2                                                                                                                  ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_17_q[24]~3                                                                                                                  ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|hostpipe_input_data_lower_17_q[8]~1                                                                                                                   ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_0_buffered_q[0]~0                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_0_buffered_q[16]~2                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_0_buffered_q[24]~1                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_0_buffered_q[8]~3                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_1_buffered_q[0]~0                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_1_buffered_q[16]~2                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_1_buffered_q[24]~3                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_1_buffered_q[8]~1                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_2_buffered_q[0]~0                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_2_buffered_q[16]~2                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_2_buffered_q[24]~3                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|local_size_reg_2_buffered_q[8]~1                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_0_buffered_q[0]~0                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_0_buffered_q[16]~2                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_0_buffered_q[24]~1                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_0_buffered_q[8]~3                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[0]~0                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[16]~2                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[24]~1                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[8]~3                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_2_buffered_q[0]~0                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_2_buffered_q[16]~2                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_2_buffered_q[24]~3                                                                                                                     ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_2_buffered_q[8]~1                                                                                                                      ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|readdata_bus_out_q[0]~0                                                                                                                               ; Unassigned      ; 15      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|reduce_nor_1                                                                                                                                          ; Unassigned      ; 29      ; Sync. load                 ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|reduce_nor_2                                                                                                                                          ; Unassigned      ; 16      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_NO_SHIFT_REG_q[0]                                                                                                                               ; Unassigned      ; 645     ; Clock enable, Sync. clear  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]                                                                                                           ; Unassigned      ; 226     ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[11]~1                                                                                                                           ; Unassigned      ; 4       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[3]~0                                                                                                                            ; Unassigned      ; 3       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_select_q[14]~8                                                                                                                                 ; Unassigned      ; 3       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_select_q[6]~1                                                                                                                                  ; Unassigned      ; 4       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[0]~1                                                                                                           ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[16]~3                                                                                                          ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[24]~0                                                                                                          ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[8]~2                                                                                                           ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|i1319~0                                                                                                                            ; Unassigned      ; 96      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|i185~0                                                                                                                             ; Unassigned      ; 1       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|i185~1                                                                                                                             ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|i185~2                                                                                                                             ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|i185~3                                                                                                                             ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|i185~4                                                                                                                             ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i1319~0                                                                                                                                  ; Unassigned      ; 96      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i185~0                                                                                                                                   ; Unassigned      ; 1       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i185~1                                                                                                                                   ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i185~2                                                                                                                                   ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i185~3                                                                                                                                   ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i185~4                                                                                                                                   ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|i185~5                                                                                                                                   ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|acl_valid|i8~1                                                                                                                                        ; Unassigned      ; 3       ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                   ; Unassigned      ; 6       ; Async. clear               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                   ; Unassigned      ; 3       ; Async. clear               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1] ; Unassigned      ; 4       ; Async. clear               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                              ; Unassigned      ; 3       ; Async. clear               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|i523~0                                                                                                                             ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|i523~7                                                                                                                             ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|i555~0                                                                                                                             ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|i555~8                                                                                                                             ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|i587~0                                                                                                                             ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator|i587~7                                                                                                                             ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i787~1                                                                                                                                          ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i787~2                                                                                                                                          ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i787~3                                                                                                                                          ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i787~4                                                                                                                                          ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i787~5                                                                                                                                          ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i787~6                                                                                                                                          ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|i980~0                                                                                                                                          ; Unassigned      ; 2       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_0_buffered_q[0]~0                                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_0_buffered_q[16]~2                                                                                                                                            ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_0_buffered_q[24]~3                                                                                                                                            ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_0_buffered_q[8]~1                                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_1_buffered_q[0]~0                                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_1_buffered_q[16]~2                                                                                                                                            ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_1_buffered_q[24]~3                                                                                                                                            ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|arguments_1_buffered_q[8]~1                                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdatavalid_reg_q[0]                                                                                                                                       ; Unassigned      ; 65      ; Sync. clear, Sync. load    ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]                                                                                                                   ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_0_buffered_q[0]~0                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_0_buffered_q[16]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_0_buffered_q[24]~1                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_0_buffered_q[8]~3                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_1_buffered_q[0]~0                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_1_buffered_q[16]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_1_buffered_q[24]~3                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_1_buffered_q[8]~1                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_2_buffered_q[0]~0                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_2_buffered_q[16]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_2_buffered_q[24]~3                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|local_size_reg_2_buffered_q[8]~1                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_0_buffered_q[0]~0                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_0_buffered_q[16]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_0_buffered_q[24]~1                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_0_buffered_q[8]~3                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_1_buffered_q[0]~0                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_1_buffered_q[16]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_1_buffered_q[24]~1                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_1_buffered_q[8]~3                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_2_buffered_q[0]~0                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_2_buffered_q[16]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_2_buffered_q[24]~3                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|num_groups_reg_2_buffered_q[8]~1                                                                                                                                        ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_bus_out_q[0]~0                                                                                                                                                 ; Unassigned      ; 15      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|reduce_nor_1                                                                                                                                                            ; Unassigned      ; 30      ; Sync. load                 ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|reduce_nor_2                                                                                                                                                            ; Unassigned      ; 18      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|start_NO_SHIFT_REG_q[0]                                                                                                                                                 ; Unassigned      ; 645     ; Clock enable, Sync. clear  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]                                                                                                                             ; Unassigned      ; 290     ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|status_NO_SHIFT_REG_q[11]~1                                                                                                                                             ; Unassigned      ; 4       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|status_NO_SHIFT_REG_q[3]~0                                                                                                                                              ; Unassigned      ; 3       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|status_select_q[14]~8                                                                                                                                                   ; Unassigned      ; 3       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|status_select_q[6]~1                                                                                                                                                    ; Unassigned      ; 4       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[0]~0                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[16]~2                                                                                                                            ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[24]~3                                                                                                                            ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|workgroup_size_NO_SHIFT_REG_buffered_q[8]~1                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|i1319~0                                                                                                                                              ; Unassigned      ; 96      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|i185~0                                                                                                                                               ; Unassigned      ; 1       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|i185~1                                                                                                                                               ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|i185~2                                                                                                                                               ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|i185~3                                                                                                                                               ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|i185~4                                                                                                                                               ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i1319~0                                                                                                                                                    ; Unassigned      ; 96      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i185~0                                                                                                                                                     ; Unassigned      ; 1       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i185~1                                                                                                                                                     ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i185~2                                                                                                                                                     ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i185~3                                                                                                                                                     ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i185~4                                                                                                                                                     ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|i185~5                                                                                                                                                     ; Unassigned      ; 20      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|acl_valid|i8~1                                                                                                                                                          ; Unassigned      ; 3       ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                     ; Unassigned      ; 6       ; Async. clear               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                     ; Unassigned      ; 3       ; Async. clear               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                   ; Unassigned      ; 4       ; Async. clear               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                ; Unassigned      ; 3       ; Async. clear               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i523~0                                                                                                                                               ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i523~7                                                                                                                                               ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i555~0                                                                                                                                               ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i555~8                                                                                                                                               ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~0                                                                                                                                               ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8                                                                                                                                               ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i787~1                                                                                                                                                            ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i787~2                                                                                                                                                            ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i787~3                                                                                                                                                            ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i787~4                                                                                                                                                            ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i787~5                                                                                                                                                            ; Unassigned      ; 32      ; Sync. clear                ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i787~6                                                                                                                                                            ; Unassigned      ; 32      ; Clock enable               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher|i980~0                                                                                                                                                            ; Unassigned      ; 2       ; Clock enable               ;
; u0|master_0|master_0|b2p|i39~0                                                                                                                                                                                                                              ; Unassigned      ; 6       ; Clock enable               ;
; u0|master_0|master_0|b2p|out_channel[0]~1                                                                                                                                                                                                                   ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|fifo|i41                                                                                                                                                                                                                               ; Unassigned      ; 15      ; Write enable               ;
; u0|master_0|master_0|fifo|internal_out_ready                                                                                                                                                                                                                ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[1]~0                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n                                                                                                                                           ; Unassigned      ; 8       ; Async. clear               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                                                                                                                      ; Unassigned      ; 1       ; Async. clear               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~0                                                                                                                                               ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[7]~0                                                                                                                                               ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]~3                                                                                                                                              ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]~0                                                                                                                                                 ; Unassigned      ; 2       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]~0                                                                                                                                                  ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[15]~0                                                                                                                                               ; Unassigned      ; 12      ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in_bit_counter[0]~0                                                                                                                                    ; Unassigned      ; 4       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[0]~0                                                                                                                                   ; Unassigned      ; 4       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i391~0                                                                                                                                                        ; Unassigned      ; 9       ; Sync. load                 ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i494~4                                                                                                                                                        ; Unassigned      ; 2       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i868~1                                                                                                                                                        ; Unassigned      ; 19      ; Sync. load                 ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[7]~0                                                                                                                                   ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover|out_valid~0                                                                                                                                      ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]~0                                                                                                                                                   ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|padded_bit_counter[0]~1                                                                                                                                       ; Unassigned      ; 8       ; Sync. load                 ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|padded_bit_counter[0]~2                                                                                                                                       ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[0]~1                                                                                                                                    ; Unassigned      ; 3       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]~2                                                                                                                                         ; Unassigned      ; 13      ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~0                                                                                                                                                ; Unassigned      ; 31      ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~1                                                                                                                                                ; Unassigned      ; 3       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length_byte_counter[0]~2                                                                                                                                 ; Unassigned      ; 10      ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~0                                                                                                                     ; Unassigned      ; 19      ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                                                                     ; Unassigned      ; 12      ; Sync. clear                ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[0]~0                                                                                                                                   ; Unassigned      ; 3       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~1                                                                                                                                        ; Unassigned      ; 3       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0                                                                                                                                              ; Unassigned      ; 19      ; Clock enable, Sync. load   ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|i26~0                                                                                                                                              ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|take_in_data                                                                                                                                                    ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|i9                                                                                                                                                    ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                                                                                                                                                         ; Unassigned      ; 25      ; Async. clear               ;
; u0|master_0|master_0|p2b|i46~0                                                                                                                                                                                                                              ; Unassigned      ; 13      ; Clock enable               ;
; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                ; Unassigned      ; 219     ; Async. clear               ;
; u0|master_0|master_0|transacto|p2m|Select_26~0                                                                                                                                                                                                              ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|Select_31~1                                                                                                                                                                                                              ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|Select_56~0                                                                                                                                                                                                              ; Unassigned      ; 1       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|Select_69~1                                                                                                                                                                                                              ; Unassigned      ; 6       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|Select_80~17                                                                                                                                                                                                             ; Unassigned      ; 7       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|Select_80~2                                                                                                                                                                                                              ; Unassigned      ; 34      ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|address[2]                                                                                                                                                                                                               ; Unassigned      ; 149     ; Sync. clear                ;
; u0|master_0|master_0|transacto|p2m|i31~0                                                                                                                                                                                                                    ; Unassigned      ; 4       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|i768                                                                                                                                                                                                                     ; Unassigned      ; 14      ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|state.GET_ADDR3                                                                                                                                                                                                          ; Unassigned      ; 5       ; Sync. load                 ;
; u0|master_0|master_0|transacto|p2m|state.GET_ADDR4                                                                                                                                                                                                          ; Unassigned      ; 17      ; Sync. load                 ;
; u0|master_0|master_0|transacto|p2m|state.READ_SEND_WAIT                                                                                                                                                                                                     ; Unassigned      ; 27      ; Sync. load                 ;
; u0|master_0|master_0|transacto|p2m|writedata[11]~2                                                                                                                                                                                                          ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|writedata[19]~3                                                                                                                                                                                                          ; Unassigned      ; 8       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|writedata[27]~1                                                                                                                                                                                                          ; Unassigned      ; 9       ; Clock enable               ;
; u0|master_0|master_0|transacto|p2m|writedata[3]~0                                                                                                                                                                                                           ; Unassigned      ; 8       ; Clock enable               ;
; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo|i320~0                                                                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_cmd_width_adapter|i808~0                                                                                                                                                                          ; Unassigned      ; 37      ; Clock enable               ;
; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|i320~0                                                                                                                                                                             ; Unassigned      ; 8       ; Clock enable               ;
; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_cmd_width_adapter|i808~0                                                                                                                                                                          ; Unassigned      ; 37      ; Clock enable               ;
; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[0]~0                                                                                                                                                                                    ; Unassigned      ; 2       ; Clock enable               ;
; u0|mm_interconnect_0|master_0_master_limiter|save_dest_id~1                                                                                                                                                                                                 ; Unassigned      ; 4       ; Clock enable               ;
; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                  ; Unassigned      ; 3093    ; Async. clear               ;
; u0|rst_controller|i4                                                                                                                                                                                                                                        ; Unassigned      ; 3       ; Async. clear               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                     ;
+----------------------------------------------------------------------------+------------+---------+-------------+----------------+----------------------+
; Name                                                                       ; Location   ; Fan-Out ; Signal Type ; Promotion Type ; Global Resource Used ;
+----------------------------------------------------------------------------+------------+---------+-------------+----------------+----------------------+
; i_clk                                                                      ; PIN_AM10   ; 4855    ; Global      ; Automatic      ; Global Clock Region  ;
; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Unassigned ; 3093    ; Global      ; Automatic      ; Global Clock Region  ;
+----------------------------------------------------------------------------+------------+---------+-------------+----------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                         ;
+----------------------------------------+------------------------------------------------------------------------------------+
; Property                               ; Value                                                                              ;
+----------------------------------------+------------------------------------------------------------------------------------+
; Name                                   ; i_clk                                                                              ;
;     -- Source Type                     ; I/O pad                                                                            ;
;     -- Source Location                 ; PIN_AM10                                                                           ;
;     -- Fan-Out                         ; 4855                                                                               ;
;     -- Promotion Type                  ; Automatic Promotion                                                                ;
;     -- Global Buffer                   ; i_clk~inputCLKENA0                                                                 ;
;     -- Global Buffer Location          ; CLKCTRL_3A_G_I20                                                                   ;
;     -- Global Signal Type              ; Global                                                                             ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (148, 224)                                                               ;
;     -- Clock Region Line               ; 20                                                                                 ;
;                                        ;                                                                                    ;
; Name                                   ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out         ;
;     -- Source Type                     ; Register cell                                                                      ;
;     -- Source Location                 ; Unassigned                                                                         ;
;     -- Fan-Out                         ; 3093                                                                               ;
;     -- Promotion Type                  ; Automatic Promotion                                                                ;
;     -- Global Buffer                   ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 ;
;     -- Global Buffer Location          ; CLKCTRL_3A_G_I21                                                                   ;
;     -- Global Signal Type              ; Global                                                                             ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (148, 224)                                                               ;
;     -- Clock Region Line               ; 21                                                                                 ;
+----------------------------------------+------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 2117.5 / 251680 ( < 1 % ) ; 59.5 / 251680 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 2678.5 / 251680 ( 1 % )   ; 68.0 / 251680 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 565.5 / 251680 ( < 1 % )  ; 8.5 / 251680 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 4.5 / 251680 ( < 1 % )    ; 0.0 / 251680 ( 0 % )    ;
; ALMs used for memory                                  ; 80.0                      ; 0.0                     ;
; Combinational ALUTs                                   ; 2726                      ; 95                      ;
; Dedicated Logic Registers                             ; 4999 / 1006720 ( < 1 % )  ; 77 / 1006720 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 512                       ; 0                       ;
; M20Ks                                                 ; 1 / 2131 ( < 1 % )        ; 0 / 2131 ( 0 % )        ;
; DSP Blocks                                            ; 0 / 1687 ( 0 % )          ; 0 / 1687 ( 0 % )        ;
; Pins                                                  ; 4                         ; 0                       ;
; Virtual Pins                                          ; 0                         ; 0                       ;
; IOPLLs                                                ; 0                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 5                         ; 8                       ;
;     -- Output Ports                                   ; 2                         ; 27                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 8                         ; 347                     ;
;     -- Registered Input Connections                   ; 0                         ; 108                     ;
;     -- Output Connections                             ; 347                       ; 8                       ;
;     -- Registered Output Connections                  ; 224                       ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 27387                     ; 939                     ;
;     -- Registered Connections                         ; 11619                     ; 432                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 355                     ;
;     -- auto_fab_0                                     ; 355                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                          ; Fan-Out ; Physical Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_NO_SHIFT_REG_q[0] ; 645     ; 80               ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|start_NO_SHIFT_REG_q[0]                   ; 645     ; 80               ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------+---------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; Name                                                                                                                                                                                                ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location         ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------+---------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X109_Y44_N0  ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X116_Y42_N0  ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM       ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X109_Y42_N0  ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM       ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X115_Y39_N0  ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM                   ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X92_Y45_N0   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM                   ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X94_Y45_N0   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM                         ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X91_Y41_N0   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM                         ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; no                     ; yes                     ; 76   ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 0           ; 1     ; None ; LAB_X94_Y41_N0   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                    ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 7                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M20K_X108_Y24_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------+---------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                    ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                 ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------+
; M20K_X108_Y24_N0      ; 512                     ; 2.5                           ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,118 / 251,680       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 2,118                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,679 / 251,680       ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,020                 ;       ;
;         [b] ALMs used for LUT logic                         ; 510                   ;       ;
;         [c] ALMs used for registers                         ; 1,069                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 80                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 566 / 251,680         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 251,680           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 4                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 336 / 25,168          ; 1 %   ;
;     -- Logic LABs                                           ; 328                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 8                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,726                 ;       ;
;     -- 7 input functions                                    ; 4                     ;       ;
;     -- 6 input functions                                    ; 358                   ;       ;
;     -- 5 input functions                                    ; 226                   ;       ;
;     -- 4 input functions                                    ; 329                   ;       ;
;     -- <=3 input functions                                  ; 1,809                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,466                 ;       ;
; Memory ALUT usage                                           ; 152                   ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 152                   ;       ;
;                                                             ;                       ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 5,144                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,178 / 503,360       ; < 1 % ;
;         -- Secondary logic registers                        ; 966 / 503,360         ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,999                 ;       ;
;         -- Routing optimization registers                   ; 145                   ;       ;
;                                                             ;                       ;       ;
; ALMs adjustment for power estimation                        ; 245                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 4 / 812               ; < 1 % ;
;     -- Clock pins                                           ; 1 / 41                ; 2 %   ;
;     -- Dedicated input pins                                 ; 0 / 107               ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M20K blocks                                                 ; 1 / 2,131             ; < 1 % ;
; Total MLAB memory bits                                      ; 608                   ;       ;
; Total block memory bits                                     ; 512 / 43,642,880      ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 43,642,880   ; < 1 % ;
;                                                             ;                       ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 1,687             ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                     ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                     ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                     ;       ;
;                                                             ;                       ;       ;
; IOPLLs                                                      ; 0 / 16                ; 0 %   ;
; FPLLs                                                       ; 0 / 16                ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 32                ; 0 %   ;
;     -- Regional clocks                                      ; 0 / 16                ; 0 %   ;
;     -- Periphery clocks                                     ; 0 / 288               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 2                 ; 0 %   ;
; HSSI RX PCSs                                                ; 0 / 48                ; 0 %   ;
; HSSI PMA RX DESERs                                          ; 0 / 48                ; 0 %   ;
; HSSI TX PCSs                                                ; 0 / 48                ; 0 %   ;
; HSSI PMA TX SERs                                            ; 0 / 48                ; 0 %   ;
; HSSI CDR PLL                                                ; 0 / 48                ; 0 %   ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 48                ; 0 %   ;
; HSSI ATX PLL                                                ; 0 / 16                ; 0 %   ;
; Impedance control blocks                                    ; 0 / 14                ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.8% / 8.0% / 2.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.8% / 21.0% / 10.9% ;       ;
; Maximum fan-out                                             ; 689                   ;       ;
; Highest non-global fan-out                                  ; 689                   ;       ;
; Total fan-out                                               ; 19487                 ;       ;
; Average fan-out                                             ; 2.52                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel Quartus Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+
; Compilation Hierarchy Node                                                                                                                                                                                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                                                                                    ; Library Name                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+
; |                                                                                                                                                                                                                                                             ; 2117.5 (2.1)         ; 2678.5 (2.1)                     ; 565.5 (0.0)                                       ; 4.5 (0.0)                        ; 80.0 (0.0)           ; 2726 (4)            ; 5144 (3)                  ; 0 (0)         ; 512               ; 1     ; 0          ; 4    ; 0            ; 0 (0)  ; |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; add                                                                                            ; altera_work                            ;
;    |auto_fab_0|                                                                                                                                                                                                                                               ; 59.5 (0.5)           ; 68.0 (0.5)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (1)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0                                                                                  ; N/A                                    ;
;       |alt_sld_fab_0|                                                                                                                                                                                                                                         ; 59.0 (0.0)           ; 67.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                                         ; N/A                                    ;
;          |alt_sld_fab_0|                                                                                                                                                                                                                                      ; 59.0 (0.0)           ; 67.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_sld_fab_0_alt_sld_fab_1920_gv2tjqi                                                         ; N/A                                    ;
;             |configresetfabric|                                                                                                                                                                                                                               ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_n4xfcwi                          ; N/A                                    ;
;                |conf_reset_src|                                                                                                                                                                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; intel_configuration_reset_release_for_debug                                                    ; N/A                                    ;
;             |jtagpins|                                                                                                                                                                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_jtag_wys_atom                                                                           ; N/A                                    ;
;                |atom_inst|                                                                                                                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_jtag_wys_atom_bare                                                                      ; N/A                                    ;
;             |sldfabric|                                                                                                                                                                                                                                       ; 58.7 (0.0)           ; 66.7 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; alt_sld_fab_0_altera_sld_jtag_hub_1920_qpopszi                                                 ; N/A                                    ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                                                                                                                                                                               ; 58.7 (38.3)          ; 66.7 (45.1)                      ; 8.0 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (60)             ; 78 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_jtag_hub                                                                                   ; N/A                                    ;
;                   |hub_info_reg|                                                                                                                                                                                                                              ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_rom_sr                                                                                     ; N/A                                    ;
;                   |shadow_jsm|                                                                                                                                                                                                                                ; 9.7 (9.7)            ; 10.7 (10.7)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; sld_shadow_jsm                                                                                 ; N/A                                    ;
;    |u0|                                                                                                                                                                                                                                                       ; 2055.7 (0.0)         ; 2608.4 (0.0)                     ; 557.2 (0.0)                                       ; 4.5 (0.0)                        ; 80.0 (0.0)           ; 2627 (0)            ; 5062 (0)                  ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; add_kernels                                                                                    ; add_kernels                            ;
;       |add_fpga_ip_1_di_0|                                                                                                                                                                                                                                    ; 790.3 (0.0)          ; 1041.7 (0.0)                     ; 252.9 (0.0)                                       ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 942 (0)             ; 2203 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; add_kernels_add_fpga_ip_1_di_0                                                                 ; add_kernels_add_fpga_ip_1_di_0         ;
;          |add_fpga_ip_1_di_0|                                                                                                                                                                                                                                 ; 790.3 (0.0)          ; 1041.7 (0.0)                     ; 252.9 (0.0)                                       ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 942 (0)             ; 2203 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; add_fpga_ip_1_di                                                                               ; add_fpga_ip_1_di_10                    ;
;             |ZTS11AddCSRPipes_std_ic_inst|                                                                                                                                                                                                                    ; 744.8 (0.0)          ; 942.5 (0.0)                      ; 199.2 (0.0)                                       ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 939 (0)             ; 1911 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; ZTS11AddCSRPipes_std_ic_partition_wrapper                                                      ; add_fpga_ip_1_di_10                    ;
;                |ZTS11AddCSRPipes_csr_agent_inst|                                                                                                                                                                                                              ; 141.9 (141.9)        ; 280.9 (280.9)                    ; 139.5 (139.5)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 84 (84)             ; 673 (673)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; ZTS11AddCSRPipes_function_cra_agent                                                            ; add_fpga_ip_1_di_10                    ;
;                |ZTS11AddCSRPipes_finish_detector|                                                                                                                                                                                                             ; 279.2 (30.2)         ; 338.0 (31.5)                     ; 59.2 (1.3)                                        ; 0.5 (0.0)                        ; 40.0 (0.0)           ; 288 (56)            ; 802 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; acl_kernel_finish_detector                                                                     ; add_fpga_ip_1_di_10                    ;
;                   |ndrange_completed|                                                                                                                                                                                                                         ; 125.1 (100.6)        ; 150.7 (125.7)                    ; 26.1 (25.6)                                       ; 0.5 (0.5)                        ; 20.0 (0.0)           ; 115 (107)           ; 390 (378)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; acl_multistage_accumulator                                                                     ; add_fpga_ip_1_di_10                    ;
;                      |pipelined_data_rtl_0|                                                                                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.5 (1.0)           ; 12.5 (1.1)                       ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; shift_taps_1ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altshift_taps_counter                                                                          ; altera_work                            ;
;                      |pipelined_data_rtl_1|                                                                                                                                                                                                                   ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.0 (0.5)           ; 12.5 (1.0)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; shift_taps_0ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altshift_taps_counter                                                                          ; altera_work                            ;
;                   |ndrange_sum|                                                                                                                                                                                                                               ; 123.9 (98.9)         ; 155.8 (130.8)                    ; 31.8 (31.8)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 117 (109)           ; 385 (373)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; acl_multistage_accumulator                                                                     ; add_fpga_ip_1_di_10                    ;
;                      |pipelined_data_rtl_0|                                                                                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.5 (0.8)           ; 12.5 (0.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; shift_taps_1ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.4 (0.0)           ; 10.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.4 (10.4)          ; 10.4 (10.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altshift_taps_counter                                                                          ; altera_work                            ;
;                      |pipelined_data_rtl_1|                                                                                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.5 (1.0)           ; 12.5 (1.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; shift_taps_0ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altshift_taps_counter                                                                          ; altera_work                            ;
;                |ZTS11AddCSRPipes_id_iter_inst_0|                                                                                                                                                                                                              ; 168.3 (0.9)          ; 169.0 (1.0)                      ; 0.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 276 (2)             ; 223 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; acl_id_iterator                                                                                ; add_fpga_ip_1_di_10                    ;
;                   |acl_valid|                                                                                                                                                                                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|acl_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; acl_shift_register                                                                             ; add_fpga_ip_1_di_10                    ;
;                   |group_id_fifo|                                                                                                                                                                                                                             ; 7.8 (0.0)            ; 14.5 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; acl_fifo                                                                                       ; add_fpga_ip_1_di_10                    ;
;                      |hld_fifo_inst|                                                                                                                                                                                                                          ; 7.8 (0.0)            ; 14.5 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; hld_fifo                                                                                       ; add_fpga_ip_1_di_10                    ;
;                         |ms.acl_mid_speed_fifo_inst|                                                                                                                                                                                                          ; 7.8 (1.8)            ; 14.5 (2.5)                       ; 6.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 19 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_mid_speed_fifo                                                                             ; add_fpga_ip_1_di_10                    ;
;                            |acl_reset_handler_inst|                                                                                                                                                                                                           ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                                              ; add_fpga_ip_1_di_10                    ;
;                            |addr_match_inst|                                                                                                                                                                                                                  ; 3.5 (3.5)            ; 5.0 (3.5)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_tessellated_incr_decr_threshold                                                            ; add_fpga_ip_1_di_10                    ;
;                               |acl_reset_handler_inst|                                                                                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                                              ; add_fpga_ip_1_di_10                    ;
;                            |gen_real_stall_out.stall_out_inst|                                                                                                                                                                                                ; 2.5 (2.5)            ; 5.5 (4.0)                        ; 3.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_tessellated_incr_decr_threshold                                                            ; add_fpga_ip_1_di_10                    ;
;                               |acl_reset_handler_inst|                                                                                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                 ; acl_reset_handler                                                                              ; add_fpga_ip_1_di_10                    ;
;                   |work_item_iterator|                                                                                                                                                                                                                        ; 151.5 (151.5)        ; 151.5 (151.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 258 (258)           ; 201 (201)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|work_item_iterator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; acl_work_item_iterator                                                                         ; add_fpga_ip_1_di_10                    ;
;                |ZTS11AddCSRPipes_inst_0|                                                                                                                                                                                                                      ; 17.3 (0.0)           ; 17.6 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; ZTS11AddCSRPipes_top_wrapper_0                                                                 ; add_fpga_ip_1_di_10                    ;
;                   |kernel|                                                                                                                                                                                                                                    ; 17.3 (0.0)           ; 17.6 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; ZTS11AddCSRPipes_function_wrapper                                                              ; add_fpga_ip_1_di_10                    ;
;                      |theZTS11AddCSRPipes_function|                                                                                                                                                                                                           ; 17.1 (0.0)           ; 17.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ZTS11AddCSRPipes_function                                                                      ; add_fpga_ip_1_di_10                    ;
;                         |thebb_ZTS11AddCSRPipes_B0|                                                                                                                                                                                                           ; 17.1 (0.0)           ; 17.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; ZTS11AddCSRPipes_bb_B0                                                                         ; add_fpga_ip_1_di_10                    ;
;                            |thebb_ZTS11AddCSRPipes_B0_stall_region|                                                                                                                                                                                           ; 17.1 (12.1)          ; 17.1 (12.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (42)             ; 16 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; ZTS11AddCSRPipes_bb_B0_stall_region                                                            ; add_fpga_ip_1_di_10                    ;
;                               |theZTS11AddCSRPipes_B0_merge_reg|                                                                                                                                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|theZTS11AddCSRPipes_B0_merge_reg                                                                                                                                                                                                                                                                                                                                                                                                                   ; ZTS11AddCSRPipes_B0_merge_reg                                                                  ; add_fpga_ip_1_di_10                    ;
;                               |thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes2_zts11addcsrpipes_24_4gr|       ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes2_zts11addcsrpipes_24_4gr                                                                                                                                                                                                                            ; ZTS11AddCSRPipes_i_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail1000000r ; add_fpga_ip_1_di_10                    ;
;                                  |thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes2_zts11addcsrpipes_24_4gr_sr| ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes2_zts11addcsrpipes_24_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes2_zts11addcsrpipes_24_4gr_sr ; ZTS11AddCSRPipes_i_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail1000001r ; add_fpga_ip_1_di_10                    ;
;                               |thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes3_zts11addcsrpipes_24_5gr|       ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes3_zts11addcsrpipes_24_5gr                                                                                                                                                                                                                            ; ZTS11AddCSRPipes_i_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail1000000r ; add_fpga_ip_1_di_10                    ;
;                                  |theiowr_nb|                                                                                                                                                                                                                 ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes3_zts11addcsrpipes_24_5gr|theiowr_nb                                                                                                                                                                                                                 ; hld_iowr                                                                                       ; add_fpga_ip_1_di_10                    ;
;                                     |GEN_STALL_VALID.hld_iowr_stall_valid_inst|                                                                                                                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi4id_ceeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts11addcsrpipes3_zts11addcsrpipes_24_5gr|theiowr_nb|GEN_STALL_VALID.hld_iowr_stall_valid_inst                                                                                                                                                                       ; hld_iowr_stall_valid                                                                           ; add_fpga_ip_1_di_10                    ;
;                               |thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_24_0gr|                                                                                                                                                           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_24_0gr                                                                                                                                                                                                                                                                                                                                                                                ; ZTS11AddCSRPipes_i_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_39_0gr              ; add_fpga_ip_1_di_10                    ;
;                                  |thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_24_0gr_reg|                                                                                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_24_0gr|thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_24_0gr_reg                                                                                                                                                                                                                                                                                                        ; ZTS11AddCSRPipes_i_llvm_fpga_pop_throttle_i1_throttle_pop_zts11addcsrpipes_24_0gr_reg          ; add_fpga_ip_1_di_10                    ;
;                               |thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_24_6gr|                                                                                                                                                            ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_24_6gr                                                                                                                                                                                                                                                                                                                                                                                 ; ZTS11AddCSRPipes_i_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_96_0gr               ; add_fpga_ip_1_di_10                    ;
;                                  |thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_96_1gr|                                                                                                                                                         ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_24_6gr|thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_96_1gr                                                                                                                                                                                                                                                                                                              ; acl_push                                                                                       ; add_fpga_ip_1_di_10                    ;
;                                     |fifo|                                                                                                                                                                                                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theZTS11AddCSRPipes_function|thebb_ZTS11AddCSRPipes_B0|thebb_ZTS11AddCSRPipes_B0_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_24_6gr|thei_llvm_fpga_push_token_i1_throttle_push_zts11addcsrpipes_96_1gr|fifo                                                                                                                                                                                                                                                                                                         ; acl_token_fifo_counter                                                                         ; add_fpga_ip_1_di_10                    ;
;                      |theacl_clock2x_dummy_consumer|                                                                                                                                                                                                          ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_inst_0|kernel|theacl_clock2x_dummy_consumer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; acl_clock2x_holder                                                                             ; add_fpga_ip_1_di_10                    ;
;                |ZTS11AddCSRPipes_workgroup_dispatcher|                                                                                                                                                                                                        ; 137.5 (137.5)        ; 137.0 (137.0)                    ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 243 (243)           ; 196 (196)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; acl_work_group_dispatcher                                                                      ; add_fpga_ip_1_di_10                    ;
;             |cra_ring_wrapper_inst|                                                                                                                                                                                                                           ; 45.5 (0.0)           ; 99.2 (0.0)                       ; 53.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 292 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; cra_ring_wrapper                                                                               ; add_fpga_ip_1_di_10                    ;
;                |cra_root|                                                                                                                                                                                                                                     ; 27.5 (27.5)          ; 48.9 (48.9)                      ; 21.3 (21.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 146 (146)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|cra_root                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; cra_ring_root                                                                                  ; add_fpga_ip_1_di_10                    ;
;                |csr_ring_node_avm_wire_0_cra_ring_inst_0|                                                                                                                                                                                                     ; 18.0 (18.0)          ; 50.3 (50.3)                      ; 32.4 (32.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 146 (146)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; cra_ring_node                                                                                  ; add_fpga_ip_1_di_10                    ;
;       |add_fpga_ip_5_di_0|                                                                                                                                                                                                                                    ; 821.7 (0.0)          ; 1071.4 (0.0)                     ; 250.9 (0.0)                                       ; 1.2 (0.0)                        ; 40.0 (0.0)           ; 943 (0)             ; 2275 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; add_kernels_add_fpga_ip_5_di_0                                                                 ; add_kernels_add_fpga_ip_5_di_0         ;
;          |add_fpga_ip_5_di_0|                                                                                                                                                                                                                                 ; 821.7 (0.0)          ; 1071.4 (0.0)                     ; 250.9 (0.0)                                       ; 1.2 (0.0)                        ; 40.0 (0.0)           ; 943 (0)             ; 2275 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; add_fpga_ip_5_di                                                                               ; add_fpga_ip_5_di_10                    ;
;             |ZTS3Add_std_ic_inst|                                                                                                                                                                                                                             ; 778.4 (0.0)          ; 968.5 (0.0)                      ; 191.1 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 940 (0)             ; 1981 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; ZTS3Add_std_ic_partition_wrapper                                                               ; add_fpga_ip_5_di_10                    ;
;                |ZTS3Add_csr_agent_inst|                                                                                                                                                                                                                       ; 148.0 (148.0)        ; 297.7 (297.7)                    ; 149.7 (149.7)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 735 (735)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; ZTS3Add_function_cra_agent                                                                     ; add_fpga_ip_5_di_10                    ;
;                |ZTS3Add_finish_detector|                                                                                                                                                                                                                      ; 298.6 (29.4)         ; 337.6 (31.3)                     ; 39.5 (1.9)                                        ; 0.5 (0.0)                        ; 40.0 (0.0)           ; 288 (56)            ; 805 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_kernel_finish_detector                                                                     ; add_fpga_ip_5_di_10                    ;
;                   |ndrange_completed|                                                                                                                                                                                                                         ; 134.4 (109.4)        ; 152.4 (127.4)                    ; 18.0 (18.0)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 115 (107)           ; 387 (375)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; acl_multistage_accumulator                                                                     ; add_fpga_ip_5_di_10                    ;
;                      |pipelined_data_rtl_0|                                                                                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.5 (0.9)           ; 12.5 (0.9)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; shift_taps_1ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.4 (0.0)           ; 10.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.4 (10.4)          ; 10.4 (10.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altshift_taps_counter                                                                          ; altera_work                            ;
;                      |pipelined_data_rtl_1|                                                                                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.5 (1.0)           ; 12.5 (1.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; shift_taps_0ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altshift_taps_counter                                                                          ; altera_work                            ;
;                   |ndrange_sum|                                                                                                                                                                                                                               ; 134.8 (109.9)        ; 153.8 (128.8)                    ; 19.6 (19.3)                                       ; 0.5 (0.4)                        ; 20.0 (0.0)           ; 117 (109)           ; 391 (377)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_multistage_accumulator                                                                     ; add_fpga_ip_5_di_10                    ;
;                      |pipelined_data_rtl_0|                                                                                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.5 (0.8)           ; 12.5 (0.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 4 (2)               ; 7 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; shift_taps_1ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.4 (0.0)           ; 10.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.4 (10.4)          ; 10.4 (10.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altshift_taps_counter                                                                          ; altera_work                            ;
;                      |pipelined_data_rtl_1|                                                                                                                                                                                                                   ; 12.3 (0.0)           ; 12.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 10.0 (0.0)           ; 4 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altshift_taps                                                                                  ; work                                   ;
;                         |auto_generated|                                                                                                                                                                                                                      ; 12.3 (0.6)           ; 12.5 (1.0)                       ; 0.3 (0.4)                                         ; 0.1 (0.1)                        ; 10.0 (0.0)           ; 4 (2)               ; 7 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; shift_taps_0ms                                                                                 ; work                                   ;
;                            |altera_syncram4|                                                                                                                                                                                                                  ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_syncram_4j61                                                                            ; altera_work                            ;
;                               |altsyncram5|                                                                                                                                                                                                                   ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_0e64                                                                                ; altera_work                            ;
;                            |altshift_taps_counter1|                                                                                                                                                                                                           ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altshift_taps_counter1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altshift_taps_counter                                                                          ; altera_work                            ;
;                |ZTS3Add_id_iter_inst_0|                                                                                                                                                                                                                       ; 172.3 (1.3)          ; 174.7 (1.3)                      ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 280 (3)             ; 224 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; acl_id_iterator                                                                                ; add_fpga_ip_5_di_10                    ;
;                   |acl_valid|                                                                                                                                                                                                                                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|acl_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; acl_shift_register                                                                             ; add_fpga_ip_5_di_10                    ;
;                   |group_id_fifo|                                                                                                                                                                                                                             ; 11.2 (0.0)           ; 15.2 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; acl_fifo                                                                                       ; add_fpga_ip_5_di_10                    ;
;                      |hld_fifo_inst|                                                                                                                                                                                                                          ; 11.2 (0.0)           ; 15.2 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; hld_fifo                                                                                       ; add_fpga_ip_5_di_10                    ;
;                         |ms.acl_mid_speed_fifo_inst|                                                                                                                                                                                                          ; 11.2 (2.1)           ; 15.2 (2.2)                       ; 4.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (2)              ; 19 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; acl_mid_speed_fifo                                                                             ; add_fpga_ip_5_di_10                    ;
;                            |acl_reset_handler_inst|                                                                                                                                                                                                           ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; acl_reset_handler                                                                              ; add_fpga_ip_5_di_10                    ;
;                            |addr_match_inst|                                                                                                                                                                                                                  ; 4.0 (4.0)            ; 5.5 (4.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; acl_tessellated_incr_decr_threshold                                                            ; add_fpga_ip_5_di_10                    ;
;                               |acl_reset_handler_inst|                                                                                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; acl_reset_handler                                                                              ; add_fpga_ip_5_di_10                    ;
;                            |gen_real_stall_out.stall_out_inst|                                                                                                                                                                                                ; 4.7 (4.5)            ; 6.2 (5.0)                        ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_tessellated_incr_decr_threshold                                                            ; add_fpga_ip_5_di_10                    ;
;                               |acl_reset_handler_inst|                                                                                                                                                                                                        ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                                              ; add_fpga_ip_5_di_10                    ;
;                   |work_item_iterator|                                                                                                                                                                                                                        ; 155.5 (155.5)        ; 155.5 (155.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 260 (260)           ; 202 (202)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; acl_work_item_iterator                                                                         ; add_fpga_ip_5_di_10                    ;
;                |ZTS3Add_inst_0|                                                                                                                                                                                                                               ; 19.2 (0.0)           ; 19.1 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; ZTS3Add_top_wrapper_0                                                                          ; add_fpga_ip_5_di_10                    ;
;                   |kernel|                                                                                                                                                                                                                                    ; 19.2 (0.0)           ; 19.1 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; ZTS3Add_function_wrapper                                                                       ; add_fpga_ip_5_di_10                    ;
;                      |theZTS3Add_function|                                                                                                                                                                                                                    ; 19.1 (0.0)           ; 18.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; ZTS3Add_function                                                                               ; add_fpga_ip_5_di_10                    ;
;                         |thebb_ZTS3Add_B0|                                                                                                                                                                                                                    ; 19.1 (0.0)           ; 18.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; ZTS3Add_bb_B0                                                                                  ; add_fpga_ip_5_di_10                    ;
;                            |thebb_ZTS3Add_B0_stall_region|                                                                                                                                                                                                    ; 19.1 (14.6)          ; 18.6 (14.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 53 (46)             ; 17 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; ZTS3Add_bb_B0_stall_region                                                                     ; add_fpga_ip_5_di_10                    ;
;                               |theZTS3Add_B0_merge_reg|                                                                                                                                                                                                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; ZTS3Add_B0_merge_reg                                                                           ; add_fpga_ip_5_di_10                    ;
;                               |thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|                  ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr                                                                                                                                                                                                                                                                                    ; ZTS3Add_i_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipe000000r ; add_fpga_ip_5_di_10                    ;
;                                  |thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr                                                                    ; ZTS3Add_i_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipe000001r ; add_fpga_ip_5_di_10                    ;
;                               |thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add1_zts3add_26_5gr|                  ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add1_zts3add_26_5gr                                                                                                                                                                                                                                                                                    ; ZTS3Add_i_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipe000000r ; add_fpga_ip_5_di_10                    ;
;                                  |theiowr_nb|                                                                                                                                                                                                                 ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add1_zts3add_26_5gr|theiowr_nb                                                                                                                                                                                                                                                                         ; hld_iowr                                                                                       ; add_fpga_ip_5_di_10                    ;
;                                     |GEN_STALL_VALID.hld_iowr_stall_valid_inst|                                                                                                                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_iowr_nb_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add1_zts3add_26_5gr|theiowr_nb|GEN_STALL_VALID.hld_iowr_stall_valid_inst                                                                                                                                                                                                                               ; hld_iowr_stall_valid                                                                           ; add_fpga_ip_5_di_10                    ;
;                               |thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_26_0gr|                                                                                                                                                                    ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_26_0gr                                                                                                                                                                                                                                                                                                                                                                                                                                      ; ZTS3Add_i_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_41_0gr                                ; add_fpga_ip_5_di_10                    ;
;                                  |thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_26_0gr_reg|                                                                                                                                                             ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_26_0gr|thei_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_26_0gr_reg                                                                                                                                                                                                                                                                                                                                                                       ; ZTS3Add_i_llvm_fpga_pop_throttle_i1_throttle_pop_zts3add_26_0gr_reg                            ; add_fpga_ip_5_di_10                    ;
;                               |thei_llvm_fpga_push_token_i1_throttle_push_zts3add_26_6gr|                                                                                                                                                                     ; 1.8 (0.0)            ; 1.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_zts3add_26_6gr                                                                                                                                                                                                                                                                                                                                                                                                                                       ; ZTS3Add_i_llvm_fpga_push_token_i1_throttle_push_zts3add_94_0gr                                 ; add_fpga_ip_5_di_10                    ;
;                                  |thei_llvm_fpga_push_token_i1_throttle_push_zts3add_94_1gr|                                                                                                                                                                  ; 1.8 (0.0)            ; 1.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_zts3add_26_6gr|thei_llvm_fpga_push_token_i1_throttle_push_zts3add_94_1gr                                                                                                                                                                                                                                                                                                                                                                             ; acl_push                                                                                       ; add_fpga_ip_5_di_10                    ;
;                                     |fifo|                                                                                                                                                                                                                    ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_zts3add_26_6gr|thei_llvm_fpga_push_token_i1_throttle_push_zts3add_94_1gr|fifo                                                                                                                                                                                                                                                                                                                                                                        ; acl_token_fifo_counter                                                                         ; add_fpga_ip_5_di_10                    ;
;                      |theacl_clock2x_dummy_consumer|                                                                                                                                                                                                          ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theacl_clock2x_dummy_consumer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_clock2x_holder                                                                             ; add_fpga_ip_5_di_10                    ;
;                |ZTS3Add_workgroup_dispatcher|                                                                                                                                                                                                                 ; 139.4 (139.4)        ; 139.4 (139.4)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (243)           ; 199 (199)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_workgroup_dispatcher                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; acl_work_group_dispatcher                                                                      ; add_fpga_ip_5_di_10                    ;
;             |cra_ring_wrapper_inst|                                                                                                                                                                                                                           ; 43.3 (0.0)           ; 102.9 (0.0)                      ; 59.8 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 294 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; cra_ring_wrapper                                                                               ; add_fpga_ip_5_di_10                    ;
;                |cra_root|                                                                                                                                                                                                                                     ; 24.9 (24.9)          ; 51.2 (51.2)                      ; 26.4 (26.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 147 (147)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|cra_root                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; cra_ring_root                                                                                  ; add_fpga_ip_5_di_10                    ;
;                |csr_ring_node_avm_wire_0_cra_ring_inst_0|                                                                                                                                                                                                     ; 18.4 (18.4)          ; 51.7 (51.7)                      ; 33.4 (33.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 147 (147)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; cra_ring_node                                                                                  ; add_fpga_ip_5_di_10                    ;
;       |master_0|                                                                                                                                                                                                                                              ; 364.4 (0.0)          ; 406.7 (0.0)                      ; 43.8 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 556 (0)             ; 469 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; add_kernels_master_0                                                                           ; add_kernels_master_0                   ;
;          |master_0|                                                                                                                                                                                                                                           ; 364.4 (0.0)          ; 406.7 (0.0)                      ; 43.8 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 556 (0)             ; 469 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; add_kernels_master_0_altera_jtag_avalon_master_191_3zppvky                                     ; altera_jtag_avalon_master_191          ;
;             |b2p|                                                                                                                                                                                                                                             ; 7.1 (7.1)            ; 8.8 (8.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|b2p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_bytes_to_packets                                                              ; altera_avalon_st_bytes_to_packets_1920 ;
;             |b2p_adapter|                                                                                                                                                                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|b2p_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; add_kernels_master_0_channel_adapter_1921_5wnzrci                                              ; channel_adapter_1921                   ;
;             |fifo|                                                                                                                                                                                                                                            ; 19.7 (19.7)          ; 19.7 (19.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 29 (29)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; add_kernels_master_0_altera_avalon_sc_fifo_1931_fzgstwy                                        ; altera_avalon_sc_fifo_1931             ;
;                |gen_blk9.gen_blk10_else.altera_syncram_component|                                                                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_syncram                                                                                 ; altera_avalon_sc_fifo_1931             ;
;                   |auto_generated|                                                                                                                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_syncram_vt12                                                                            ; altera_avalon_sc_fifo_1931             ;
;                      |altsyncram1|                                                                                                                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altsyncram_7664                                                                                ; altera_work                            ;
;             |jtag_phy_embedded_in_jtag_master|                                                                                                                                                                                                                ; 190.9 (0.0)          ; 221.6 (0.0)                      ; 30.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 277 (0)             ; 269 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_st_jtag_interface                                                                ; altera_jtag_dc_streaming_191           ;
;                |node|                                                                                                                                                                                                                                         ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_jtag_sld_node                                                                           ; altera_jtag_dc_streaming_191           ;
;                   |sld_virtual_jtag_component|                                                                                                                                                                                                                ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_virtual_jtag_basic                                                                         ; altera_work                            ;
;                      |sld_virtual_jtag_impl_inst|                                                                                                                                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; sld_virtual_jtag_impl                                                                          ; altera_work                            ;
;                |normal.jtag_dc_streaming|                                                                                                                                                                                                                     ; 189.6 (0.0)          ; 220.2 (0.0)                      ; 30.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 269 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_jtag_dc_streaming                                                                       ; altera_jtag_dc_streaming_191           ;
;                   |jtag_streaming|                                                                                                                                                                                                                            ; 176.0 (169.2)        ; 185.7 (174.2)                    ; 9.7 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 266 (257)           ; 192 (173)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_jtag_streaming                                                                          ; altera_jtag_dc_streaming_191           ;
;                      |clock_sense_reset_n_synchronizer|                                                                                                                                                                                                       ; 2.0 (2.0)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer                                                                        ; altera_work                            ;
;                      |clock_sensor_synchronizer|                                                                                                                                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer                                                                        ; altera_work                            ;
;                      |clock_to_sample_div2_synchronizer|                                                                                                                                                                                                      ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer                                                                        ; altera_work                            ;
;                      |idle_inserter|                                                                                                                                                                                                                          ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_idle_inserter                                                                 ; altera_jtag_dc_streaming_191           ;
;                      |idle_remover|                                                                                                                                                                                                                           ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_st_idle_remover                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |reset_to_sample_synchronizer|                                                                                                                                                                                                           ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer                                                                        ; altera_work                            ;
;                   |sink_crosser|                                                                                                                                                                                                                              ; 12.5 (4.3)           ; 21.2 (8.2)                       ; 8.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 47 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_clock_crosser                                                                 ; altera_jtag_dc_streaming_191           ;
;                      |in_to_out_synchronizer|                                                                                                                                                                                                                 ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |out_to_in_synchronizer|                                                                                                                                                                                                                 ; 0.3 (0.3)            ; 3.0 (3.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |output_stage|                                                                                                                                                                                                                           ; 7.8 (7.8)            ; 9.2 (9.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_pipeline_base                                                                 ; altera_jtag_dc_streaming_191           ;
;                   |source_crosser|                                                                                                                                                                                                                            ; 1.1 (0.8)            ; 11.8 (8.3)                       ; 10.8 (7.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_jtag_src_crosser                                                                        ; altera_jtag_dc_streaming_191           ;
;                      |crosser|                                                                                                                                                                                                                                ; 0.2 (0.5)            ; 3.5 (0.7)                        ; 3.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_jtag_control_signal_crosser                                                             ; altera_jtag_dc_streaming_191           ;
;                         |synchronizer|                                                                                                                                                                                                                        ; -0.2 (-0.2)          ; 2.8 (2.8)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                        ; altera_work                            ;
;                   |synchronizer|                                                                                                                                                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer                                                                        ; altera_work                            ;
;             |p2b|                                                                                                                                                                                                                                             ; 13.8 (13.8)          ; 14.0 (14.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|p2b                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_packets_to_bytes                                                              ; altera_avalon_st_packets_to_bytes_1920 ;
;             |rst_controller|                                                                                                                                                                                                                                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                                                                        ; altera_reset_controller_1921           ;
;                |alt_rst_sync_uq1|                                                                                                                                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                                                                      ; altera_reset_controller_1921           ;
;             |transacto|                                                                                                                                                                                                                                       ; 131.2 (0.0)          ; 141.4 (0.0)                      ; 10.7 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 206 (0)             ; 140 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|transacto                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_packets_to_master                                                                ; altera_avalon_packets_to_master_1920   ;
;                |p2m|                                                                                                                                                                                                                                          ; 131.2 (131.2)        ; 141.4 (141.4)                    ; 10.7 (10.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 206 (206)           ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|master_0|master_0|transacto|p2m                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; packets_to_master                                                                              ; altera_avalon_packets_to_master_1920   ;
;       |mm_interconnect_0|                                                                                                                                                                                                                                     ; 78.6 (0.0)           ; 87.3 (0.0)                       ; 9.1 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 112 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; add_kernels_altera_mm_interconnect_1920_zeitgzi                                                ; altera_mm_interconnect_1920            ;
;          |add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo|                                                                                                                                                                                                ; 7.0 (7.0)            ; 9.1 (9.1)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; add_kernels_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; altera_avalon_sc_fifo_1931             ;
;          |add_fpga_ip_1_di_0_csr_ring_root_avs_cmd_width_adapter|                                                                                                                                                                                             ; 17.8 (17.8)          ; 18.5 (18.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|add_fpga_ip_1_di_0_csr_ring_root_avs_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; add_kernels_altera_merlin_width_adapter_1920_qo37njq                                           ; altera_merlin_width_adapter_1920       ;
;          |add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|                                                                                                                                                                                                ; 7.0 (7.0)            ; 10.7 (10.7)                      ; 3.9 (3.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; add_kernels_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; altera_avalon_sc_fifo_1931             ;
;          |add_fpga_ip_5_di_0_csr_ring_root_avs_cmd_width_adapter|                                                                                                                                                                                             ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; add_kernels_altera_merlin_width_adapter_1920_qo37njq                                           ; altera_merlin_width_adapter_1920       ;
;          |cmd_demux|                                                                                                                                                                                                                                          ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; add_kernels_altera_merlin_demultiplexer_1921_72smspi                                           ; altera_merlin_demultiplexer_1921       ;
;          |master_0_master_agent|                                                                                                                                                                                                                              ; 2.1 (2.1)            ; 2.9 (2.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|master_0_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; add_kernels_altera_merlin_master_agent_191_mpbm6tq                                             ; altera_merlin_master_agent_191         ;
;          |master_0_master_limiter|                                                                                                                                                                                                                            ; 4.8 (4.8)            ; 5.5 (5.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|master_0_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; add_kernels_altera_merlin_traffic_limiter_191_kcba44q                                          ; altera_merlin_traffic_limiter_191      ;
;          |rsp_mux|                                                                                                                                                                                                                                            ; 18.2 (18.2)          ; 19.5 (19.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; add_kernels_altera_merlin_multiplexer_1921_mycvn4a                                             ; altera_merlin_multiplexer_1921         ;
;       |rst_controller|                                                                                                                                                                                                                                        ; 0.8 (0.2)            ; 1.2 (0.2)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_reset_controller                                                                        ; altera_reset_controller_1921           ;
;          |alt_rst_sync_uq1|                                                                                                                                                                                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                                                                      ; altera_reset_controller_1921           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                             ;
+----------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name           ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+----------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; fpga_led       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; i_clk          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; reset_button_n ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; i_clk(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+----------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+------------------------------+-----------------------------+
; Routing Resource Type        ; Usage                       ;
+------------------------------+-----------------------------+
; Block interconnects          ; 8,448 / 2,248,138 ( < 1 % ) ;
; C27 interconnects            ; 1 / 35,203 ( < 1 % )        ;
; C4 interconnects             ; 3,623 / 1,597,544 ( < 1 % ) ;
; Direct links                 ; 2,652 / 2,248,138 ( < 1 % ) ;
; Global clocks                ; 2 / 32 ( 6 % )              ;
; Periphery clocks             ; 0 / 739 ( 0 % )             ;
; R3 interconnects             ; 2,269 / 758,112 ( < 1 % )   ;
; R32 interconnects            ; 0 / 66,605 ( 0 % )          ;
; R32/C27 interconnect drivers ; 1 / 239,816 ( < 1 % )       ;
; R6 interconnects             ; 3,447 / 1,488,576 ( < 1 % ) ;
; Regional clock lefts         ; 0 / 16 ( 0 % )              ;
; Regional clock out bottoms   ; 0 / 16 ( 0 % )              ;
; Regional clock out tops      ; 0 / 16 ( 0 % )              ;
; Regional clock rights        ; 0 / 16 ( 0 % )              ;
; Regional clocks              ; 0 / 16 ( 0 % )              ;
; Spine buffers                ; 5 / 660 ( < 1 % )           ;
; Spine clocks                 ; 9 / 990 ( < 1 % )           ;
; Spine feedthroughs           ; 0 / 736 ( 0 % )             ;
+------------------------------+-----------------------------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 603.8             ;
; i_clk               ; i_clk                ; 532.0             ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                         ; Destination Register                                                                                                                   ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[1]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[4]                      ; 1.196             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer|dreg[1]      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]                              ; 1.190             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reset_ena_reg                                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]                                        ; 1.161             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer|dreg[1]         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[2]                              ; 1.147             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[2]                            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[1]                           ; 1.110             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[6]                            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[5]                           ; 1.085             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[3]                            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[2]                           ; 1.065             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[2]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[2]                           ; 1.065             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[3]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[3]                           ; 1.064             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data0[1]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[1]                      ; 1.052             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[4]                              ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length[0]                           ; 1.043             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data0[7]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[7]                      ; 1.038             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[5]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[4]                      ; 1.037             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[6]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[6]                           ; 1.019             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data0[4]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[4]                      ; 1.017             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data0[6]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[6]                      ; 1.014             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[2]                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[4]                             ; 0.976             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data0[5]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[5]                      ; 0.974             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data0[2]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[2]                      ; 0.969             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[1]                            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]                           ; 0.965             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[6]                                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[5]                               ; 0.959             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[3]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[2]                            ; 0.958             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[0]                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[0]                                       ; 0.958             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[0]                 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[0]                ; 0.956             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[7]                                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[6]                               ; 0.956             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer|dreg[0]      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer|dreg[1]     ; 0.955             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[2]                                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[1]                               ; 0.955             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[1]                                      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[0]                                     ; 0.955             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                                         ; 0.955             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_minor_ver_reg[3]                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_minor_ver_reg[2]                                   ; 0.955             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[4]                                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[3]                               ; 0.955             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_all_valid                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[7]                           ; 0.952             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[6]                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[7]                                    ; 0.951             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[2]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[1]                            ; 0.951             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[1]                                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]                               ; 0.951             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[1]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[0]                ; 0.948             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]                                         ; 0.948             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[1]                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[1]                                       ; 0.947             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[2]                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[2]                                     ; 0.947             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]                                         ; 0.944             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[2]                          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[2]                      ; 0.943             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[1]                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[1]                                     ; 0.943             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]                                         ; 0.940             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]                                         ; 0.940             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[3]                                      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[2]                                     ; 0.938             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[6]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[5]                            ; 0.938             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[8]                                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[8]                               ; 0.938             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[5]                          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[5]                      ; 0.937             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|decode_header_1                           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|decode_header_1                          ; 0.936             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[0]                                     ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                                    ; 0.936             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[0]                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[0]                                     ; 0.936             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_valid                           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[7]                           ; 0.936             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]                                         ; 0.936             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[4]                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[4]                             ; 0.934             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[2]                                      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[1]                                     ; 0.934             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[1]                  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[2]                 ; 0.933             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[0]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]                           ; 0.932             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer|din_s1          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer|dreg[0]        ; 0.932             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_minor_ver_reg[1]                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_minor_ver_reg[0]                                   ; 0.927             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[3]                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[4]                             ; 0.927             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[2]                               ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[2]                              ; 0.927             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[3]                                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[2]                                ; 0.922             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[0]                  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[2]                 ; 0.922             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[1]                          ; 0.922             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_valid                          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[15] ; 0.919             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[13]                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[13]                                   ; 0.918             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_minor_ver_reg[2]                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_minor_ver_reg[1]                                   ; 0.918             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|design_hash_reg[3]                                     ; 0.918             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[2]                 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[2]                ; 0.918             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|din_s1                                      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[0]                                    ; 0.916             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[1]                 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[1]                ; 0.916             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[1]                              ; 0.916             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_loopback                               ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_loopback                              ; 0.916             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]                                         ; 0.914             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[10]                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                   ; 0.914             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[0]                                ; 0.905             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[4]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[3]                            ; 0.900             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]                          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[3]                      ; 0.900             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]                          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[1]                      ; 0.897             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[1]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[1]                                ; 0.897             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8]                              ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]                             ; 0.897             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[4]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[4]                      ; 0.893             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]                          ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|data1[6]                      ; 0.893             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[1]                                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]                                ; 0.891             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]                                         ; 0.890             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                    ; 0.883             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[1]                               ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]                              ; 0.883             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer|din_s1       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer|dreg[0]     ; 0.879             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[0]                            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[1]                           ; 0.879             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[0]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_all_valid                      ; 0.878             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]                                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]                                         ; 0.878             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[1]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_all_valid                      ; 0.872             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_all_valid                      ; 0.871             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[0]              ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]             ; 0.871             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer|dreg[0]         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer|dreg[1]        ; 0.865             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[5]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[4]                ; 0.865             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[7]                             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[6]                ; 0.858             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1               ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[0]             ; 0.851             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]                              ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length[2]                           ; 0.850             ;
; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[7]                            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[6]                           ; 0.850             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+----------------------------------------------------------------------------------+
; Fitter HSLP Summary                                                              ;
+--------------------------------------------------------+-----------------+-------+
; Resource                                               ; Usage           ; %     ;
+--------------------------------------------------------+-----------------+-------+
;                                                        ;                 ;       ;
; Programmable power technology high-speed tiles         ; 23 / 13,367     ; < 1 % ;
; Programmable power technology low-power tiles          ; 13,344 / 13,367 ; 100 % ;
;     -- low-power tiles that are used by the design     ; 316 / 13,344    ; 2 %   ;
;     -- unused tiles (low-power)                        ; 13,028 / 13,344 ; 98 %  ;
;                                                        ;                 ;       ;
; Programmable power technology high-speed LAB tiles     ; 22 / 9,417      ; < 1 % ;
; Programmable power technology low-power LAB tiles      ; 9,395 / 9,417   ; 100 % ;
;     -- low-power LAB tiles that are used by the design ; 311 / 9,395     ; 3 %   ;
;     -- unused LAB tiles (low-power)                    ; 9,084 / 9,395   ; 97 %  ;
;                                                        ;                 ;       ;
+--------------------------------------------------------+-----------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------+----------------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To                                                                                                                                                                                                                                               ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Synchronizer Identification ; add            ;              ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_head ; FORCED        ; Compiler or HDL Assignment ;
; Synchronizer Identification ; add            ;              ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_head                   ; FORCED        ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:04.
Info (119006): Selected device 10AS066N3F40E2SG for design "add"
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '0.9V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:38
Info (12627): Pin ~ALTERA_DATA0~ is reserved at location AH18
Info (11685): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "i_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "i_clk(n)" File: C:/oneAPI_Examples/whitepau.oneapi-csr-add/add-quartus/add.v Line: 5
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:00
Critical Warning (17951): There are 48 unused RX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Critical Warning (18655): There are 48 unused TX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (13173): i_clk~inputCLKENA0 (4855 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3A_G_I20
    Info (13173): u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 (3093 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3A_G_I21
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'add_kernels/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'jtag.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'add.sdc'
Info (332104): Reading SDC File: 'ip/add_kernels/add_kernels_master_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'ip/add_kernels/add_kernels_master_0/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/intelfpga_pro/22.2/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   41.666 altera_reserved_tck
    Info (332111):   10.000        i_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.
Info (12517): Periphery placement operations ending: elapsed time is 00:01:06
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:01
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:18
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during Placement is 1.97 seconds.
Info (170193): Fitter routing operations beginning
Info (11888): Total time spent on timing analysis during Routing is 1.54 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:00:43
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (11888): Total time spent on timing analysis during Post-Routing is 0.00 seconds.
Info (16557): Fitter post-fit operations ending: elapsed time is 00:00:24
Info (20274): Successfully committed final database.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5135 megabytes
    Info: Processing ended: Thu Oct 13 15:08:26 2022
    Info: Elapsed time: 00:03:24
    Info: System process ID: 30260
Info (19538): Reading SDC files took 00:00:01 cumulatively in this process.


