DIC, 29.4.12 
------------------------------------------------------------------------------------------------------------------------

Einflankengesteuerte Flipflops

Flankengesteuerte Flipflops sind getaktete Flipflops, die in Abhängigkeit von den vorbereitenden Eingängen (D; R,S; J,K;T) mit der positiven bzw. negativen Flanke des Taktes gesetzt oder rückgesetzt werden. Der Ausgangszustand des flankengesteuerten Flipflops kann sich nur mit der schaltenden Flanke ändern.

Während beim zustandsgesteuerten Flipflop der Takt als unabhängige Variable, verleichbar mit einer Eingangsvariable, auf der rechten Seite der Übergangsbedingung auftritt, ist diese Darstellung bim flankengesteuerten Flipflop nicht mehr möglich. Der Übergang der Ausgangsvariablen wird mit der schaltenden Flanke vollzogen. Das Flipflop wird gesetzt, falls die Übergangsbedingung erfüllt ist (Qm+1 = 1), andernfalls wird es rückgesetzt (Qm+1 = 0). Der Ausgangszustand bleibt für eine Taktperiode, bis zur nächsten schaltenden Flanke, unverändert.

Beim Einsatz flankengesteuerter Flipflops dürfen sich die vorbereitenden Eingänge eine kurze Zeitspanne (Setzzeit) vor der aktiven Takflanke nicht mehr ändern, damit am Ausgang das gewünschte Ergebnis sich einstellt.

Die Setzteit (Setup Zeit tS) eines flankengesteuerten Flipflops gibt an wie viel Nanosekunden vor der aktiven Flanke sich die Eingangssignale nicht änderndürfen.

Auch die Haltezeit (Hold Time tH) ist zu beachten. Sie gibt an, wie viele Nanosekunden nach der aktiven Flanke sich die Eingangssignale nicht ändern dürfen.

Mit der Takt-Ausgangszeit (Clock to Ouput Time tCO) wird die Verzögerungszeit am Flipflopausgang in Abhängigkeit von der Taktflanke bezeichnet.

(BILD)

######################################################
VHDL-PROGRAM D-FLipflop:
######################################################

LIBARY ieee;
use ieee.std_logic_1164.all;

entity f_dff is port (
	clk,d:in std_logic;
	q:out std_logic);
end f_dff;

architecture beh_dff of f_dff is
begin
	process (clk)
	begin
		if(clk'event and clk ='1') then
			q <= d;
		end if;
	end process;
end beh_dff;

######################################################








