
## üìò Descripci√≥n general

En esta carpeta se encuentran todos los archivos necesarios para el correcto funcionamiento de una calculadora.
la estructura del proyecto se muestra acontinuaci√≥n: 

```Bash
\Calculadora
  \firmware
    \asm
      archivos .S cada periferico
      calculator.S
  \rtl
    \cores
      ...
      \binario-BCD
      \divisor
      \multiplicador
      \raiz
  ...
  SOC.v
```
Para cada periferico se crearon los siguientes archivos:

- Los m√≥dulos necesarios para su funcionamiento
- Un m√≥dulo TOP
- Un testbench para simulaci√≥n
- Archivo en assembler adicional utilizado por la calculadora completa
- Periferico para su implementacion 

Adem√°s, se encuentran 4 archivos adicionales necesarios para el funcionamiento de la calculadora.

---

### ‚úñÔ∏è Multiplicador 

El m√≥dulo multiplicador implementa un multiplicador secuencial basado en corrimientos y sumas parciales.
La mayor√≠a de los archivos fueron suministrados como ejemplo por el docente, pero est√°n totalmente integrados como un perif√©rico funcional para un procesador RISC-V.

Este m√≥dulo toma dos operandos de 16 bits y produce un resultado de 32 bits utilizando un proceso iterativo controlado por una m√°quina de estados.

Se describe con mas detalle el funcionamiento del modulo mediante el uso de 3 diagramas, Diagrama de flujo, Datapath y Diagrama de estados; a continuaci√≥n se anexan estos 3 diagramas.

<p align="center">
  <img src="./Diagramas%20de%20bloques/Diagrama%20de%20flujo%20MULT.jpeg" width="350">
  <img src="./Diagramas%20de%20bloques/D_ESTADOS%20MULT.jpeg" width="350"> 
  <img src="./Diagramas%20de%20bloques/Camino%20de%20datos%20MULT.jpeg" width="350">
</p>


A modo de resumen, se espec√≠fica en la siguiente tabla las diferentes variables presentes en el dise√±o.

| Se√±al    | I/O    | Bits | Descripci√≥n                     |
| -------- | ------ | ---- | ------------------------------- |
| `a`      | Input  | 16   | Multiplicando                   |
| `b`      | Input  | 16   | Multiplicador                   |
| `init`   | Input  | 1    | Inicia la operaci√≥n             |
| `clk`    | Input  | 1    | Se√±al de reloj                  |
| `done`   | Output | 1    | Indica que la operaci√≥n termin√≥ |
| `PP`     | Output | 32   | Resultado final                 |


Hay 9 archivos relacionados a este Periferico:

- `Multiplicador.S` ‚Äî Archivo en Assembler con el objetivo de realizar la comunicaci√≥n entre el perif√©rico y el procesador.

- `Periferico_multiplicador.v` ‚Äî Archivo que instancia el m√≥dulo multiplicador como un perif√©rico de un procesador RISC-V.

- `multiplicador.v` ‚Äî M√≥dulo TOP del multiplicador, el cual declara las variables de entrada y salida del m√≥dulo, adem√°s de llamar el resto de m√≥dulos necesarios.

- `acc.v` ‚Äî Acumulador del producto parcial para la creaci√≥n del resultado final.

- `comp.v` ‚Äî Comparador para verificar cuantos ciclos restantes quedan de ejecuci√≥n. 

- `control_mult.v` ‚Äî M√°quina de control del perif√©rico. Genera se√±ales de control para el correcto funcionamiento del perif√©rico (basado en el diagrama de estados).

- `lsr.v` ‚Äî Corrimiento del registro hacia la izquierda, empleado en el multiplicando.
  
- `rsr.v` ‚Äî Corrimiento del registro hacia la derecha, empleado en el multiplicador.

- `TB_multiplicador.v` ‚Äî M√≥dulo TESTBENCH para probar el funcionamiento del perif√©rico. Crea un archivo .vcd que puede ser visualizado en GTKWave.

Si se quiere simular, basta con abrir una terminal en la carpeta Multiplicador y ejecutar el siguiente c√≥digo:

```
iverilog -o sim testbench.v Periferico_multiplicador.v multiplicador.v acc.v comp.v control_mult.v lsr.v rsr.v
vvp sim
```
Para visualizar en GTKWave, ejecutar en la terminal:

```
gtkwave TB_mult.vcd &
```

El testbench posee dos n√∫meros predeterminados de prueba que pueden ser cambiados; se encuentran en las l√≠neas 47 y 50 de este mismo archivo.

---

### ‚ûó Divisor

Este m√≥dulo implementa una divisi√≥n larga binaria mediante corrimientos concatenados, comparador con el uso de un sumador en complemento a dos y una m√°quina de control que coordina las etapas.

Se describe con mas detalle el funcionamiento del m√≥dulo mediante el uso de 3 diagramas, Diagrama de flujo, Datapath y Diagrama de estados; a continuaci√≥n se anexan estos 3 diagramas.


<p align="center">
  <img src="./Diagramas%20de%20bloques/Diagrama%20de%20flujo%20Div.jpeg" width="350">
  <img src="./Diagramas%20de%20bloques/D_ESTADOS%20DIV.jpeg" width="350">
  <img src="./Diagramas%20de%20bloques/Camino%20de%20datos%20DV.jpeg" width="350">

</p>

A modo de resumen, se espec√≠fica en la siguiente tabla las diferentes variables presentes en el dise√±o.

| Se√±al    | I/O    | Bits | Descripci√≥n                     |
| -------- | ------ | ---- | ------------------------------- |
| `DV`     | Input  | 16   | Dividendo                       |
| `DR`     | Input  | 16   | Divisor                         |
| `START`  | Input  | 1    | Inicia la operaci√≥n             |
| `CLK`    | Input  | 1    | Se√±al de reloj                  |
| `DONE`   | Output | 1    | Indica que la operaci√≥n termin√≥ |
| `R`      | Output | 16   | Resultado final                 |



Hay 9 archivos relacionados a este Periferico:

- `Divisor.S` ‚Äî Archivo en Assembler con el objetivo de realizar la comunicaci√≥n entre el perif√©rico y el procesador.

- `Periferico_DIVISOR.v` ‚Äî Archivo que instancia el m√≥dulo divisor como un perif√©rico de un procesador RISC-V.

- `DIVISOR.v` ‚Äî M√≥dulo TOP del divisor, el cual declara las variables de entrada y salida del m√≥dulo, adem√°s de llamar el resto de m√≥dulos necesarios.

- `COMPARADOR_DIVISOR.v` ‚Äî  Comparador para verificar cu√°ntos ciclos restantes quedan de ejecuci√≥n.

- `CONTADOR_DIVISOR.v` ‚Äî Contador descendente para llevar un registro de ciclos de ejecuci√≥n realizados.

- `CONTROL_DIVISOR.v` ‚Äî M√°quina de control del perif√©rico. Genera se√±ales de control para el correcto funcionamiento del perif√©rico (basado en el diagrama de estados).

- `SHIFT_DEC_DIVISOR.v` ‚Äî M√≥dulo que realiza un corrimiento concatenado para el divisor, con la finalidad de comparar bit a bit con respecto al dividendo y realizar un proceso de divisi√≥n larga.

- `SUMADOR_DIVISOR.v` ‚Äî Sumador en complemento a dos que realiza la comparaci√≥n directa de los bits del divisor con el dividendo para validar la operaci√≥n.
  
- `tb_Periferico_DIVISOR.v` ‚Äî M√≥dulo TESTBENCH para probar el funcionamiento del perif√©rico. Crea un archivo .vcd que puede ser visualizado en GTKWave.

Si se quiere simular, basta con abrir una terminal en la carpeta Divisor y ejecutar el siguiente c√≥digo:

```
iverilog -o sim tb_divisor.v SUMADOR_DIVISOR.v SHIFT_DEC_DIVISOR.v Periferico_divisor.v DIVISOR.v CONTROL_DIVISOR.v CONTADOR_DIVISOR.v COMPARADOR_DIVISOR.v 
vvp sim
```
Para visualizar en GTKWave, ejecutar en la terminal:

```
gtkwave tb_Periferico_DIVISOR.vcd &
```

El testbench posee dos n√∫meros predeterminados de prueba que pueden ser cambiados; se encuentran en las l√≠neas 101 y 102 de este mismo archivo. A continuacion se observan las se√±ales mediante el uso de GTKwave

<img width="1639" height="327" alt="imagen" src="https://github.com/user-attachments/assets/dfe64f36-8a17-4f23-a3ea-22fe1ff48297" />

#### Limitaciones y posibles mejoras

Este modulo NO pose ningun aviso o proteccion ante divisiones entre cero, por lo que fallaria o arrojaria un valor erroneo aleatorio. Por otro lado, tampoco acepta numeros negativos como un numero valido para realizar la operacion.

Una posible mejora de forma eficiente es corroborar en el assembler de la calculadora el segundo numero si el oerador es / y el segundo numero es cero, Lanzar una advertencia rechazando esa operaci√≥n

---

### ‚úîÔ∏è Ra√≠z

Este m√≥dulo implementa la Ra√≠z cuadrada binaria mediante un procedimiento similar a una division larga, utiliza corrimientos, comparador con el uso de un sumador en complemento a dos y una m√°quina de control que coordina las etapas.

Se describe con mas detalle el funcionamiento del m√≥dulo mediante el uso de 3 diagramas, Diagrama de flujo, Datapath y Diagrama de estados; a continuaci√≥n se anexan estos 3 diagramas.

<p align="center">
  <img src="./Diagramas%20de%20bloques/Diagrama%20de%20flujo%20Raiz.jpeg" width="350">
  <img src="./Diagramas%20de%20bloques/D_ESTADOS%20RAIZ.jpeg" width="350"> 
  <img src="./Diagramas%20de%20bloques/Camino%20de%20datos%20Raiz.jpeg" width="350">
</p>




A modo de resumen, se espec√≠fica en la siguiente tabla las diferentes variables presentes en el dise√±o.

| Se√±al      | I/O    | Bits | Descripci√≥n                     |
| --------   | ------ | ---- | ------------------------------- |
| `Op_A`     | Input  | 16   | Numero del cual obtener su ra√≠z |
| `INIT`     | Input  | 1    | Inicia la operaci√≥n             |
| `CLK`      | Input  | 1    | Se√±al de reloj                  |
| `DONE`     | Output | 1    | Indica que la operaci√≥n termin√≥ |
| `Resultado`| Output | 16   | Resultado final                 |



Hay 10 archivos relacionados a este Periferico:

- `Raiz.S` ‚Äî Archivo en Assembler con el objetivo de realizar la comunicaci√≥n entre el perif√©rico y el procesador.

- `Periferico_raiz.v` ‚Äî Archivo que instancia el m√≥dulo Ra√≠z como un perif√©rico de un procesador RISC-V.

- `RAIZ.v` ‚Äî M√≥dulo TOP de la Ra√≠z cuadrada, el cual declara las variables de entrada y salida del m√≥dulo, adem√°s de llamar el resto de m√≥dulos necesarios.

- `CONTROL_RAIZ.v` ‚Äî   M√°quina de control del perif√©rico. Genera se√±ales de control para el correcto funcionamiento del perif√©rico (basado en el diagrama de estados).

- `COUNT_RAIZ.v` ‚Äî Contador descendente para llevar un registro de ciclos de ejecuci√≥n realizados.

- `LSR_A_RAIZ.v` ‚Äî Toma el valor original y realiza un desplazamiento de dos bits para realizar la comparaci√≥n del n√∫mero con el resultado parcial.

- `LSR_R_RAIZ.v` ‚Äî Se va construyendo el resultado mediante un corrimiento bit a bit y una se√±al de control R0.
 
- `LSR_TMP_RAIZ.v` ‚Äî Registro de almacenamiento temporal del resultado parcial para su posterior uso en el sumador en complemento a dos. 

- `SUM_C2_RAIZ.v` ‚Äî Sumador en complemento a dos que realiza la comparaci√≥n directa de la pareja de bits en LSR_A_RAIZ y LSR_TMP_RAIZ concatenado con un uno para validar la operaci√≥n.
 
- `tb_Periferico_DIVISOR.v` ‚Äî M√≥dulo TESTBENCH para probar el funcionamiento del perif√©rico. Crea un archivo .vcd que puede ser visualizado en GTKWave.

Si se quiere simular, basta con abrir una terminal en la carpeta Ra√≠z y ejecutar el siguiente c√≥digo:

```
 iverilog -o sim CONTROL_RAIZ.v COUNT_RAIZ.v LSR_A_RAIZ.v LSR_R_RAIZ.v LSR_TMP_RAIZ.v Periferico_raiz.v RAIZ.v SUM_C2_RAIZ.v tb_Periferico_raiz.v
 vvp sim
```
Para visualizar en GTKWave, ejecutar en la terminal:

```
gtkwave raiz.vcd &
```

El testbench posee un n√∫mero predeterminado de prueba que puede ser cambiado; se encuentra en la l√≠nea 106 de este mismo archivo. A continuacion se observan las se√±ales mediante el uso de GTKwave

<img width="1639" height="327" alt="imagen" src="https://github.com/user-attachments/assets/bad48a63-f694-4fd6-8ffe-8c2718cd5fa5" />



#### Limitaciones y posibles mejoras

Este modulo NO pose ningun aviso o proteccion ante numeros negativos, por lo que fallaria directamente.

para poder solucionar esto es nesesario bloquear la opcion de usar numero negativos como numerador valido. si se buscara una calculadora que acepte numeros negativos, aun asi debera ser necesario bloquear esta opcion. 

---

### üî¢ Binario a BCD

Este m√≥dulo convierte un n√∫mero binario de 16 bits a su representaci√≥n en BCD (Binary-Coded Decimal) empleando el algoritmo Double Dabble (Shift-and-Add-3). funciona principalmente con el uso de corrimientos concatenados, comparador mediante el uso de un sumador en complemento a dos y una m√°quina de control que coordina las etapas.

Se describe con m√°s detalle el funcionamiento del m√≥dulo mediante el uso de 3 diagramas, Diagrama de flujo, Datapath y Diagrama de estados; a continuaci√≥n se anexan estos 3 diagramas.

<p align="center">
  <img src="./Diagramas%20de%20bloques/Diagrama%20de%20flujo%20BBCD.jpeg" width="350">
  <img src="./Diagramas%20de%20bloques/D_ESTADOS%20BBCD.jpeg" width="350"> 
  <img src="./Diagramas%20de%20bloques/Camino%20de%20datos%20BBCD.jpeg" width="350">
</p>




A modo de resumen, se espec√≠fica en la siguiente tabla las diferentes variables presentes en el dise√±o.

| Se√±al      | I/O    | Bits | Descripci√≥n                     |
| --------   | ------ | ---- | ------------------------------- |
| `Op_A`     | Input  | 16   | binario al cual pasar a bcd     |
| `INIT`     | Input  | 1    | Inicia la operaci√≥n             |
| `CLK`      | Input  | 1    | Se√±al de reloj                  |
| `DONE`     | Output | 1    | Indica que la operaci√≥n termin√≥ |
| `UNIT`     | Output | 4    | UNIDADES                        |
| `DEC`      | Output | 4    | DECENAS                         |
| `CENT`     | Output | 4    | CENTENAS                        |
| `MIL`      | Output | 4    | MILES                           |


Hay 8 archivos relacionados a este Periferico:

- `B_BCD.S` ‚Äî Archivo en Assembler con el objetivo de realizar la comunicaci√≥n entre el perif√©rico y el procesador.

- `Periferico_BBCD.v` ‚Äî Archivo que instancia el m√≥dulo Binario-BCD como un perif√©rico de un procesador RISC-V.

- `Binario-BCD.v` ‚Äî M√≥dulo TOP del Binario-BCD, el cual declara las variables de entrada y salida del m√≥dulo, adem√°s de llamar el resto de m√≥dulos necesarios.

- `CONTADOR_BBCD.v` ‚Äî Contador descendente para llevar un registro de ciclos de ejecuci√≥n realizados.

- `CONTROL_BBCD.v` ‚Äî M√°quina de control del perif√©rico. Genera se√±ales de control para el correcto funcionamiento del perif√©rico (basado en el diagrama de estados).

- `LSR_BBCD.v` ‚Äî M√≥dulo donde se va contruyendo el nuevo n√∫mero en BCD, se realizan corrimientos bit a bit y luego se compara el valor con un sumador en complemento a dos.

- `SUM_C2_BBCD.v` ‚Äî M√≥dulo donde se compara el valor de cada secci√≥n del n√∫mero con 5 para saber si es mayor, menor o igual, si es mayor o igual en este mismo m√≥dulo se le suma 3 al n√∫mero actual.
  
- `testbench.v` ‚Äî M√≥dulo TESTBENCH para probar el funcionamiento del perif√©rico. Crea un archivo .vcd que puede ser visualizado en GTKWave.

Si se quiere simular, basta con abrir una terminal en la carpeta Divisor y ejecutar el siguiente c√≥digo:

```
 iverilog -o sim Binario-BCD.v CONTADOR_BBCD.v CONTROL_BBCD.v LSR_BBCD.v Periferico_BBCD.v SUM_C2_BBCD.v testbench.v
 vvp sim
```
Para visualizar en GTKWave, ejecutar en la terminal:

```
gtkwave tb_Periferico_BinarioABCD.vcd &
```

El testbench posee un n√∫mero predeterminado de prueba que puede ser cambiado; se encuentra en la l√≠nea 107 de este mismo archivo. A continuacion se observan las se√±ales mediante el uso de GTKwave

<img width="1537" height="391" alt="imagen" src="https://github.com/user-attachments/assets/6249a998-d8bf-4cbe-873e-5b5a3c25ebd7" />

#### Limitaciones y posibles mejoras

La entrada maxima posible es de 16 bits (65.535), sin embargo la salida en codigo BCD solo pose las opciones de unidades, decenas, centenas y miles donde cada una utiliza 4 bits para expresar un numero del 0 al 9 por lo que la salida maxima corresponde al valor 9999 una limitacion importante a la hora de optener un mayor rango de resultados posibles. 


para poder solucionar esto es nesesario modificar el modulo de corrimiento concatenado agregando una variable mas, ademas de el sumador en complemento a dos y los cables necesarios para esto. la salida total corresponderia a un arreglo de 20 bits por lo que seria necesario modificar ese tama√±o en el periferico. 

---
### ARCHIVOS ADICIONALES PARA FUNCIONAMIENTO CALCULADORA 

Los siguientes archivos son necesarios para el correcto funcionamiento de una calculadora por hardware implementada mediante el uso de perif√©ricos de un procesador RISC-V. 

- `Calculadora.S` ‚Äî Archivo principal de la calculadora en Assembler, este se encarga de solicitar los n√∫meros y el operador por consola, seguido de esto, redirigir la informaci√≥n a el modulo necesario y espera el resultado, una vez lo recibe, imprime este resultado y vuelve a solicitar dos n√∫meros y un operador.

- `Makefile` ‚Äî Este archivo se encarga de compilar todos los archivos .S y crear su respectivo .o para luego unir todos los archivos .o en un √∫nico archivo ejecutable RISC-V (firmware.elf)
  
- `Makefile( carpeta rtl)` ‚Äî Este archivo se encarga de unir todos los archivos .v en un archivo .SOC el cual va a la FPGA.
  
- `SOC.v` ‚Äî El SOC ejecuta el programa RISC-V y conecta el CPU con los perif√©ricos hardware que realizan las operaciones, este ejecuta el programa del ensamblador, proporciona el BUS que conecta el RAM con los perif√©ricos, convierte direcciones del CPU en un chip-select al perif√©rico, controla los perif√©ricos, selecciona que perif√©rico envia datos al CPU, proporciona una interfaz UART para hablar con la PC y finalmente integra en un √∫nico sistema funcional lo que permite correr la calculadora totalmente en hardware.


Cabe aclarar que el uso y la implementacion fueron realizados en una FPGA lattice ECP5 mas especificamente una colorlight 5A-75E, para poder ejecutar la calculadora es necesario Realizar los siguientes pasos:

- Abrir una terminal en la carpeta asm y poner el siguiente comando

```
  make clean
  make
```

- a continuacion en la carpeta rtl hay dos posibilidades:

- si se busca simular basta con poner el comando 

```
  make clean
  make sim_quark
```
este genera una simulacion de una entrada desde consola, posterior a esto se abre una ventana en gtkwave para poder analizar todo como en la siguiente imagen:



Por otro lado si se busca ejecutar la calculadora es necesario poner el siguiente comando:

```
  make clean
  make configure_lattice
```
