{"variables": [], "instructions": [], "planning": "- 概述\n  这个功能块名为 `PWM_DC`，用于生成脉宽调制（PWM）信号。它根据输入的频率 `F` 和占空比 `DC` 来生成一个布尔输出 `Q`，表示 PWM 信号的高低电平。\n\n- 变量定义\n  代码中定义了以下几类变量：\n  - 输入变量：`F`（频率，单位为 Hz），`DC`（占空比，范围为 0.0 到 1.0）。\n  - 输出变量：`Q`（PWM 信号的输出，布尔值）。\n  - 内部变量：`clk`（用于生成时钟信号的功能块），`pulse`（用于生成脉冲的功能块），`tmp`（临时变量，用于存储周期时间）。\n\n- 主逻辑部分\n  -- REGION 主逻辑\n     - 首先，检查输入的频率 `F` 是否大于 0。如果大于 0，则执行以下逻辑：\n       1. 计算周期时间 `tmp`，公式为 `1000.0 / F`。这里假设频率的单位是 Hz，因此周期时间的单位是毫秒。\n       2. 使用 `CLK` 功能块生成一个周期为 `tmp` 的时钟信号。`CLK` 功能块的输出 `clk.Q` 是一个周期性变化的布尔信号。\n       3. 使用 `Pulse` 功能块生成一个脉冲信号。`Pulse` 功能块的输入 `in` 是 `clk.Q`，脉冲宽度 `pt` 为 `tmp * DC`（即占空比乘以周期时间）。\n       4. 将 `pulse.Q`（脉冲信号）赋值给输出 `Q`，作为 PWM 信号的输出。\n     - 如果输入的频率 `F` 不大于 0，则不执行任何操作，输出 `Q` 保持默认值（通常为假）。\n\n  这个功能块的核心逻辑是通过 `CLK` 和 `Pulse` 功能块生成一个周期性的 PWM 信号，其频率和占空比由输入参数 `F` 和 `DC` 控制。", "name": "PWM_DC"}