{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 11,
    "month": 12,
    "day": 9
  },
  "case_number": "平成10(行ケ)379",
  "case_name": "審決取消請求事件",
  "court_name": "東京高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "13489",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=13489",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/489/013489_hanrei.pdf",
  "contents": "平成１０年（行ケ）第３７９号　審決取消請求事件\n判　　　　決\n原　　　告　　　　　　　　株式会社　東芝\n代表者代表取締役　　　　　【Ａ】\n原　　　告　　　　　　　　東芝マイクロエレクトロニクス株式会社\n代表者代表取締役　　　　　【Ｂ】\n原告ら訴訟代理人弁理士　　【Ｃ】\n弁護士　　　　　吉　　武　　賢　　次\n神　　谷　　　　　巌\n弁理士　　　　　【Ｄ】\n【Ｅ】\n被　　　告　　　　　　　　特許庁長官　【Ｆ】\n指定代理人　　　　　　　　【Ｇ】\n【Ｈ】\n【Ｉ】\n主　　　　文\n原告らの請求を棄却する。\n訴訟費用は原告らの負担とする。\n事実及び理由\n第１　原告らの求めた裁判\n「特許庁が平成７年審判第９６１８号事件について平成１０年１０月１６日にし\nた審決を取り消す。」との判決。\n第２　事案の概要\n１　特許庁における手続の経緯\n原告らは、昭和６３年１１月１５日、名称を「半導体装置」とする発明（本願発\n明。後に名称を「半導体記憶装置」と補正）について特許出願（特願昭６３－２８\n８４３８号）をしたが、平成７年３月３日拒絶査定があったので、同年５月８日審\n判を請求し（平成７年審判第９６１８号）、平成８年３月２１日出願公告されたが\n（特公平８－２８４６７号）、特許異議の申立てがあって、平成１０年１０月１６\n日「本件審判の請求は、成り立たない。」との審決があり、その謄本は同年１１月\n９日原告らに送達された。\n２　本願発明の要旨\n一定間隔で形成された複数のワード線を選択するローデコーダと、\n一定間隔で形成された複数のビット線を選択するカラムデコーダと、\n前記ワード線およびビット線が格子状に配され、前記ワード線方向に設けられた\n複数のメモリセルアレイと、\n前記メモリセルアレイの相互間に設けられ、前記ワード線とこのワード線の延長\n方向に沿ってワード線上にワード線遅延の軽減のために絶縁膜を介して配された配\n線とのコンタクト部と、\n少なくとも、前記コンタクト部と前記メモリセルアレイの規則的なパターン領域\nに形成された昀も端のビット線との間に、前記複数のビット線の間隔と同じ間隔だ\nけ離して形成され、それぞれ電気的に一定の電位に固定されたダミーパターンと\nを具備したことを特徴とする半導体記憶装置。\n３　審決の理由の要点\n(1)　本願発明の要旨\n前項のとおりと認める。\n(2)　拒絶理由の概要\n審判で発見した理由により通知した拒絶理由の概要は次のとおりである。\n本願発明は、その出願前に国内において頒布された下記の刊行物に記載された発\n明に基づいて、その出願前にその発明の属する技術における通常の知識を有する者\nが、容易に発明をすることができたものと認められるから、特許法２９条２項の規\n定により特許を受けることができない。\n引用例１　特開昭６３－１５５４９３号公報\n引用例２　特開昭６３－２２４２５０号公報\n引用例３　特開昭６１－２１４５５９号公報\n引用例４　特開昭６２－１４５８６２号公報\n引用例５　特開昭６１－１９４７７１号公報\n(3)　刊行物記載の発明\n引用例１には、ＤＲＡＭに関し、「列デコーダと接続されるビットライン４０\nと、行デコーダと接続されるワードライン５０と、上記ビットラインとワードライ\nン間に接続され情報を記憶するメモリセル１１と、上記行デコーダと列デコーダの\nアドレス指定により上記メモリセル１１に記憶された情報を感知するセンス増幅器\n１０とを具備するダイナミックランダムアクセスメモリアレイにおいて、上記ビッ\nトライン４０の昀外郭辺の外側に、上記センス増幅器１０とは接続されないダミー\nビットライン３を有することを特徴とするダイナミックランダムアクセスメモリア\nレイ。」（１頁左欄５行～１６行）、「上記ダミービットライン３は所定のバイア\nス電圧が供給される」（１頁右欄１行～２行）と記載されている（別紙引用例１図\n面参照）。\nそして、「（従来の）メモリセルアレイと周辺回路も同じく近接するようになっ\nた。上記のごときビットライン間及び周辺回路とビットラインの近接による半導体\nメモリ装置の近接効果（Fringing Effect）はビットラインの不均衡によって動作マ\nージンに深刻な影響を与える。特にＤＲＡＭのごとき電荷分配（Charging\nSharing）によるデータセンシングにおいてはビットラインの不均衡は、データ感知\nに誤動作を与え得る重要な問題が発生する。」（２頁左上欄２行～１１行）と、\n「前記メモリセルアレイブロックの回路図を第２図に示し、更に詳述する。」（４\n頁左上欄４行～５行）と、「かかる構成によれば、ダミービットライン３を除く内\n部のすべてのビットライン４０は、すべて半導体基板との間で自己の寄生キャパシ\nタンスＣｓと隣接したビットラインとの近接効果による寄生キャパシタンスＣｆと\nの合成キャパシタンスＣｓ＋２Ｃｆの値を有するようになる。従って、ダミービッ\nトライン３と近接した昀外郭辺のビットライン４０も従来のようなキャパシタンス\n値の不均衡現象がおこらないようになり、昀外郭のセンス増幅器１０も正常動作が\nできるようになる。なお、メモリセルアレイブロック２ａ～２ｄの昀外郭辺に配置\nされたダミービットライン３とメモリセル１１は、通常のビットライン４０とメモ\nリセル１１と同一に製造され、寸法もまた同一であることを留意すべきである。」\n（４頁左下欄１行～１６行）とそれぞれ記載されている。\n引用例２には、「半導体基板上に複数個のＤＲＡＭメモリセルをマトリクス状に\n配列したセルアレイブロックを複数有し、このセルアレイブロックをセルピッチ分\nずらして配列し、メモリセルのゲート電極を各ブロックで共有して延在させ、この\nずらしたセルアレイブロック間でセンスアンプの一対のビット線を配設し、前記ゲ\nート電極上に低抵抗配線によりワードラインを設け、所望数のブロック境界部を飛\nび越えながら、ブロック境界部で前記ワードラインをゲート電極にコンタクトさせ\nた事を特徴とする半導体記憶装置」（１頁左欄５行～１５行）と、「コンタクト領\n域を増大させる必要がなく、セルアレイブロックのロウ方向幅が比較的小さく取れ\nつなぎ換え領域の増大やビット線容量の不均衡が解決される。」（２頁右下欄１０\n行～１３行）と、「各セルアレイブロックに共有され連続してゲート電極（６）が\n配設され（ポリシリコン層）、その上層にＡｌのワードライン（７）が設けられて\nいる。Ａｌワードライン（７）はロウ方向について信号遅延を抑える為、所望間\n隔、例えば１２８本のビット線毎にゲート電極（６）とスルーホール（８）でコン\nタクトする。」（３頁左上欄８行～１３行）と記載されている。\n引用例３には、ＳＲＡＭに際し「メモリセルの動作特性試験解析の結果、本発明\n者は、メモリセルアレイの周辺部でメモリセルの欠陥が発生し易いので、ＳＲＡＭ\nの歩留りが低下するという問題点を見い出した。本発明者によれば、この問題点\nは、以下に述べる原因によって生じると考察している。すなわち、メモリセルが連\n続的に配置された領域（メモリセルアレイ）と、それを囲むフィールド絶縁膜等の\nそれ以外の領域との境界部で、前記メモリセルを構成するマスクパターンの連続性\nが失われる。このため前記境界部における写真蝕刻条件等に変動が生じるので、例\nえば、ＭＩＳＦＥＴゲート電極幅、接続孔径がメモリセルアレイの内部と周辺部と\nで異なる寸法で構成される。」（２頁左上欄７行～２０行）と記載されている。\nそして、「１つ又は複数の半導体素子で構成される単位セルが連続的に複数配置\nされてなる半導体集積回路装置であって、前記単位セルが連続的に配置された領域\nとそれ以外の非連続的な領域との境界部に、前記単位セルと略同一のパターンで構\n成され、回路動作をしないダミーセルを設けたことを特徴とする半導体集積回路装\n置。」（１頁左欄４行～１０行）と、「前記ダミーセルは、前記境界部となるメモ\nリセルアレイの周辺部の所定の行又は列に配置されてなる。」（１頁左欄２０行～\n右欄２行）と、「５Ａ及び５ＢはＸデコーダであり、メモリセルアレイ３Ａ、３Ｂ\n間及びメモリセルアレイ３Ｃ、３Ｄ間に設けられている。Ｘデコーダ５Ａ及び５Ｂ\nは、メモリセルアレイ３Ａ乃至３Ｄのそれぞれを行方向に延在する複数のワード線\nＷＬと接続するように構成されている。Ｘデコーダ５Ａ及び５Ｂは、ワード線選択\n駆動回路等によって構成されている。６Ａ乃至６ＤはＹデコーダであり、メモリセ\nルアレイ３Ａ乃至３Ｄのそれぞれの下部に設けられている。Ｙデコーダ６Ａ乃至６\nＤは、メモリセルアレイ部３Ａ乃至３Ｄのそれぞれ列方向に延在する複数の一対の\nデータ線Ｄ、Ｄ（以下、ＤＬと称す）と接続するように構成されてる。」（４頁左\n上欄６行～１９行）とそれぞれ記載されている。\n引用例４には、ポリシリコンから成るワード線の抵抗を緩和する目的で、アルミ\nニウムの配線を平行に設け任意の箇所でコンタクトして短絡したメモリが記載され\nている。\nそして、「ワード線（ＷＬ１）～（ＷＬ４）に第２ポリシリコン膜（７）を用\nい、その上に平行して点線で示すアルミニウムより成る第３の配線層（１１）を設\nけている。メモリセル間には図面上では４セル毎、実際には６４セル毎にコンタク\nト孔（１２）を形成するためのスペース（１３）を設け、スペース（１３）上では\n第２ポリシリコン膜（７）と第３の配線層（１１）のコンタクトを形成するために\n第２ポリシリコン膜（７）に拡張部（１４）を形成している。一方第３の配線層\n（１１）は第２ポリシリコン膜（７）より巾広く形成され、実際には拡張部（１\n４）の巾と同様に形成して加工精度を緩めている。従ってワード線（ＷＬ１）～\n（ＷＬ４）はポリシリコンで形成してもアルミニウムより成る第３の配線層（１\n１）で裏打ちをしている。具体的には１０２４セルを１６ケ所で裏打ちするのでワ\nード線（ＷＬ１）～（ＷＬ４）の抵抗を１／３２に低下できる。」（２頁左下欄１\n８行～同頁右下欄１４行）と記載されている。\n引用例５には、Ｘデコーダ３，Ｙデコーダ４及びメモリセルアレイ２を有する半\n導体記憶装置において、昀も端のワード線ＷＬ０の周囲のパターン状態を他のワー\nド線のパターン状態とほぼ同一にするために、追加のワード線１１（ＷＬＡＤＤ\n１）を設けること、ワード線と追加のワード線は同時に形成すること、追加のワー\nド線には、他の固定電位と同電位にすることが記載されている。\n(4)　本願発明と引用例１記載の発明との対比\n引用例１記載の発明において、その従来例を示す第４図で隣設したビットライン\nとの相互キャパシタンスＣｆとし、ビットライン夫々の合成キャパシタンスはＣｓ\n＋２Ｃｆとしており、同じ相互キャパシタンスＣｆを有するから、ビットライン間\n隔は一定であることと認められ、引用例１の第２図においてもビットライン間隔は\n一定であると認められる。そして、ワード線とビット線は格子状になっており、メ\nモリセルアレイ１１は、ワード線方向及びビット線方向に設けられていることは、\n第２図からも明らかである。\nまた、第１図に示されるように、メモリセルアレイ２ａ、２ｂ、２ｃ、２ｄは上\n下左右に配置されており、ワード線方向及びビット線方向にそれぞれ複数のメモリ\nセルが設けていると認められ、また、ダミービットラインが設けられた内側のメモ\nリセルアレイの内部は規則的なパターン領域が形成された領域といえる。\nそして、ダミービットライン３は所定のバイアス電圧が供給されるので、電気的\nに一定の電位に固定されたダミービットラインであるといえ、ダミービットライン\nは本願発明のダミーパターンに相当する。\nしてみると、引用例１には、\n「複数のワード線を選択するローデコーダと、\n一定の間隔で形成された複数のビット線とを選択するカラムデコーダと、\nワード線及びビット線が格子状に配され、ワード線方向に設けられた複数のメモ\nリセルアレイと、\nメモリセルアレイの規則的なパターン領域に形成された昀も端のビット線の外側\nに、複数のビット線の間隔だけ離して形成され、それぞれ電気的に一定の電位に固\n定されたダミーパターンと\nを具備したことを特徴とする半導体記憶装置」\nが記載されており、本願発明と引用例１記載の発明とは、この点で一致する。\nそして、両者は、次の点で相違する。\n①　本願発明は、「前記メモリセルアレイの相互間に設けられ、前記ワード線の\n延長方向に沿ってワード線上にワード線遅延の軽減のために絶縁膜を介して配され\nた配線とのコンタクト部」を有するのに対して、引用例１にはその記載がない点。\n②　本願発明は、ダミーパターンが「少なくとも、前記コンタクト部と前記メモ\nリセルアレイの規則的なパターン領域に形成された昀も端のビット線との間に」あ\nるのに対して、引用例１は、「行デコーダとメモリセルアレイの規則的なパターン\n領域に形成された昀も端のビット線との間に」ある点。\n③　本願発明は、「一定間隔で形成された複数のワード線」であるのに対して、\n引用例１は、ワード線の間隔についての記載はない点。\n(5)　相違点についての審決の判断\n相違点①について\n引用例２には、「メモリセルのゲート電極を各ブロックで共有して延在させ、こ\nのずらしたセルアレイブロック間でセンスアンプの一対のビット線を配設し、前記\nゲート電極上に低抵抗配線によりワードラインを設け、所望数のブロック境界を飛\nび越えながら、ブロック境界部で前記ワードラインをゲート電極にコンタクトさせ\nた半導体記憶装置」が記載されている。そして、「各セルアレイブロックに共有さ\nれ連続してゲート電極（６）が配設され（ポリシリコン層）、その上層にＡｌのワ\nードライン（７）が設けられている。Ａｌワードライン（７）はロウ方向について\n信号遅延を抑える為、所望間隔、例えば１２８本のビット線毎にゲート電極（６）\nとスルーホール（８）でコンタクトする。」の記載をみると、スルーホールでコン\nタクトしていることから絶縁膜を介していることは明らかである。\nしてみると、引用例２にはメモリセルアレイ相互間に遅延軽減用の配線とコンタ\nクトを介してワード線を接続する構造は示されており、また、引用例４にも、ポリ\nシリコンから成るワード線の抵抗を緩和する目的で、アルミニウムの配線を平行に\n設け任意の箇所でコンタクトして短絡したメモリが記載されているので、引用例１\nのワード線にワードシャント法といわれる、遅延軽減の配線と接続するコンタクト\n部をメモリセルアレイの相互間に設けることに格別の工夫を要するとは認められな\nい。\nしたがって、相違点①は格別のものではない。\n相違点②について\n引用例１のダミービットライン３は、メモリセルアレイブロック２ａ、２ｃと行\nデコーダ６との間に設けられている。そして、行デコーダは、信号を組み替える働\nきから、コンタクト孔を有するのが普通の形状である。\nまた、引用例４には、「ワード線（ＷＬ１）～（ＷＬ４）に第２ポリシリコン膜\n（７）を用い、その上に平行して点線で示すアルミニウムより成る第２の配線層\n（１１）を設けている。メモリセル間には・・・６４セルごとにコンタクト孔（１\n２）を形成するためのスペース（１３）を設け、スペース（１３）上では第２ポリ\nシリコン膜（７）と第３の配線層（１１）のコンタクトを形成するために第２ポリ\nシリコン膜（７）に拡張部（１４）を形成している。」（２頁左下欄１８行～右下\n欄１４行）と記載されている。そして、コンタクト孔を形成するためのスペースに\nおいては、メモリセルの規則的なパターンにはなっていないものと認められ、メモ\nリセルに隣接してコンタクト孔を有するものは周知の構造であると認められる。\nしたがって、規則的なパターン領域の端の外側にある行デコーダにも、コンタク\nト孔が形成されているものと認められ、ダミーパターンを少なくとも、前記コンタ\nクト部と前記メモリセルアレイの規則的なパターン領域に形成された昀も端のビッ\nト線との間に形成することは、格別のものでない。そして、そこに設ける効果も、\n明細書に示されておらず、この相違点は、格別のことではない。\n原告らは、上申書において、「ビット線が設けられない余分なスペースにダミー\nパターンを形成するようにしているので、このダミーパターンを形成することによ\nるチップ面積の増加を防ぐことができます。」と主張しているが、このことは、明\n細書に記載のないものであるとともに、ダミーパターンを形成する以上、そのため\nのマージンを必要とし、余分なスペースに形成できるとはいえないので、この主張\nは採用できない。\n相違点③について\nメモリセルアレイの中のワード線を一定間隔で形成することは周知の形状であ\nり、本願発明において、ワード線を一定間隔とすることは当業者が任意に設計でき\nた事項であると認められ、この相違点に格別のことが認められない。\n以上のとおり各相違点は格別のものではなく、それらを総合的にみても、格別の\nことが認められないので、本願発明は、上記各引用例に記載の発明に基づいて、容\n易に発明をすることができたものである。\n(6)　審決のまとめ\n以上のとおりであるから、本願発明は、引用例に記載された各発明に基づいて当\n業者が容易に発明できたものであるから、特許法２９条２項の規定により特許を受\nけることができない。\n第３　原告ら主張の審決取消事由\n１　取消事由１（相違点①に対する判断の誤り）\n審決は、本願発明と引用例１記載の発明との間の相違点①について、「引用例２\nにはメモリセルアレイ相互間に遅延軽減用の配線とコンタクトを介してワード線を\n接続する構造が示されており、また、引用例４にも、ポリシリコンから成るワード\n線の抵抗を緩和する目的で、アルミニウムの配線を平行に設け任意の箇所でコンタ\nクトして短絡したメモリが記載されているので、引用例１のワード線にコンタクト\n部をメモリセルアレイの相互間に設けることに格別の工夫を要するとは認められな\nい。したがって、相違点①は格別のものではない」と判断したが、誤りである。\nすなわち、引用例１には、メモリセルアレイ相互間にワード線シャントのための\nコンタクト部が全く示されていないが、ワード線シャントのためのコンタクト部を\nメモリセルアレイ２ａ～２ｄ相互間に設ける場合、引用例１の第１図に示されるよ\nうに、メモリセルアレイブロック２ａと２ｃ又は２ｂと２ｄの間には行デコーダ６\nが存在するため、その位置にワード線シャントのためのコンタクト部を形成するこ\nとはできない。\nしたがって、引用例１記載の発明に引用例２及び引用例４記載の発明を単純に組\nみ合わせることはできない。\n２　取消事由２（相違点②に対する判断の誤り）\n本願発明と引用例１記載の発明との間の相違点②に関してした審決の判断は誤り\nである。すなわち、ワード線シャントのためのコンタクトを全く示しておらず本願\n発明の解決する課題を開示・示唆していない引用例１記載の発明と、ダミービット\n線について全く言及しておらず本願発明の解決する課題を開示・示唆していない引\n用例４記載の発明とは、相互に全く関係のないものであって、両者を組み合わせる\nことはできない。たとえ両者を組み合わせることができたとしても、本願発明の構\n成は得られず、その組合せにより、上述したような本願発明の特有の効果を奏する\nことは決してできない。詳細は、以下のとおりである。\n(1)　本願発明におけるワード線シャントのためのコンタクト部は、審決でいうコ\nンタクト孔とはその意味及び目的が全く異なる。\nすなわち、審決で言及された、行デコーダに普通に設けられるコンタクト孔は、\n行デコーダを構成するトランジスタのために必要なコンタクト孔の意である。した\nがって、引用例４記載の発明では、素子領域に対する引出しを行う通常のコンタク\nト孔を意味し、本願発明のようなワード線シャントのためのコンタクト部、すなわ\nち、ワード線の抵抗値低減の目的で設けられるものではない。\n(2)　さらに、引用例１記載の発明及び引用例４記載の発明は、本願発明の技術的\n課題を認識しておらず、本願発明の奏する効果も開示されていない。\nすなわち、半導体装置の集積化の向上とともにビット線間隔が縮小されていっ\nた。これに対して、ワード線タップのスペースは、合わせずれのマージンを取る必\n要性等の問題により、ビット線間隔の縮小化に比べると縮小化の割合が小さかっ\nた。これにより、従来は問題とならなかったワード線タップ付近におけるビット線\n不良の発生が大きな問題となることが、本願発明の発明者により明らかになった。\n具体的には、例えばワード線タップ付近では、ビット線の繰返し部分とは異なっ\nて隣接パターンとの距離が急に広がり、その場所にはエッチング液が溜まりやすく\nなったり、露光状態が異なったりしてエッチングが進みやすく、配線の細りや断線\nが生じやすくなった。また、ワード線タップ付近では、配線間容量の違いによるビ\nット線間のアンバランス及びこれに伴う動作不良等を生じやすくなった。\nそこで、本願発明は、コンタクトと繰返しパターンであるビット線との間にダミ\nービット線（ダミーパターン）を配設したことにより、セルアレイ端での配線の細\nりや断線を防止でき、端のビット線対の配線間容量の違いによるアンバランスをな\nくすことができるという、各引用例では決して得ることのできない格別の効果を奏\nすることができるのである。\n一方、引用例１記載の発明及び引用例４記載の発明においては、このようなセル\nアレイ端部やワード線のタップ（コンタクト）付近での種々の問題は全く認識され\nておらず、両引用例には本願発明が解決しようとする課題自体が示されていない。\n(3)　被告は、ワード線タップ付近では、配線間容量の違いによるビット線間のア\nンバランス及びこれに伴う動作不良を生じやすくなったとの点は、明細書に記載さ\nれていない事項である旨主張する。\nしかしながら、本願明細書には「発明が解決しようとする課題」の欄に「セルア\nレイ１～５の外周や、ワード線WLのタップ（ワード線のCRによる遅延小さくするた\nめ、ポリシリコンのワード線上のAl配線を沿わせて走らせ、これら両配線間で間隔\n的にコンタクトをとっている部分）付近で集中してビット不良が存在しやすい。ま\nた一番端に位置したビット線のみ、他のビット線に比べて細り、ビット線どうしの\n配線容量が異なるため、端のビット線対のセンスマージンが悪化するなどの問題も\n生じてくる。」（公告公報２頁３欄１２～１９行）と記載されており、当該記載か\nら、セルアレイの外周やワード線WLタップ付近においてビット不良が存在しやすい\nだけでなく、その双方において、端のビット線対のセンスマージンが悪化するなど\nの問題が生じる旨認識することができる。\nまた、本願明細書の「ワード線ＷＬのタップ付近でのビット線不良を防ぐだけで\nなく、端のビット線対での容量のアンバランスによるセンスマージンの悪化を防ぐ\nとともに、カップリングの影響を抑えて、読み出しの誤動作を防止するようにした\nものである。」（平成９年４月７日手続補正書２頁２５～２８行）との記載中、\n「端のビット線対での容量のアンバランスによるセンスマージンの悪化を防ぐとと\nもに、カップリングの影響を抑えて、読み出しの誤動作を防止するようにしたもの\nである。」との箇所は、繰返しパターン領域から非繰返しパターンとなる部分にお\nいて生じる問題として総括して記載されているが、発明の効果の欄における「ダミ\nーパターンを設けることにより、従来問題となっているセルアレイ外周やワード線\nタップ付近などに発生しやすい不良を防止できる。また端のビット線対の配線間容\n量によるアンバランスをなくすことができる。」との記載（公告公報３頁５欄１～\n６行）などから、ワード線タップ付近においても生じる問題点の記載と理解するこ\nとができる。\n(4)　被告はまた、「メモリセルが連続的に配置された領域と、それを囲む領域と\nの境界部で、マスクパターンの連続性が失われ、写真蝕刻条件等に変動が生じると\nいう問題点は、引用例３にも示されているように、周知のものである。」と主張す\nるが、一般にはただ一つの引用例をもって周知とは認定し得ないはずであり、引用\n例３に記載のもののみをもって周知とするのは論理の飛躍である。\n第４　審決取消事由に対する被告の反論\n１　取消事由１について\n引用例２の「Ａｌワードライン（７）はロウ方向について信号遅延を抑える為、\n所望間隔、例えば１２８本のビット線毎にゲート電極（６）とスルーホール（８）\nでコンタクトする。」との記載（３頁左上欄１１～１３行）、及び、引用例４の\n「ワード線（ＷＬ１）～（ＷＬ４）に第２ポリシリコン膜（７）を用い、その上に\n平行して点線で示すアルミニウムより成る第２の配線層（１１）を設けている。メ\nモリセル間には図面上では４セル毎、実際には６４セル毎にコンタクト孔（１２）\nを形成するためのスペース（１３）を設け、スペース（１３）上では第２ポリシリ\nコン膜（７）と第３の配線層（１１）のコンタクトを形成するために第２ポリシリ\nコン膜（７）に拡張部（１４）を形成している。」との記載（２頁左下欄１８行～\n右下欄７行）を見ても、その効果が奏するような適宜単位で、ワード線の抵抗を軽\n減するためのコンタクト孔をメモリセルアレイ内に設けている。\nしたがって、引用例１記載の発明のメモリセルアレイに対して、引用例２又は引\n用例４記載のメモリセルアレイを適用することは、同じメモリの分野であり、メモ\nリセルアレイ内部をどのようなものにするかの選択であり、当業者が容易にできる\nことであるから、審決が「相違点①は格別でない」と判断した点に誤りはない。\n２　取消事由２について\n(1)　本願発明において、ワード線のタップ付近の問題については、問題点がある\nことは指摘されているが、具体的にどのような問題なのか本願明細書に明記されて\nいない。「本願発明における『配線とのコンタクト部』と、『行デコーダにあるコ\nンタクト孔』とは、意味及び目的が異なる」旨の原告らの主張は、明細書の記載に\n基づかないものである。詳細は以下のとおりである。\n①　本件公告公報には、「・・間隔ｌ１に合わせてエッチングした場合、ｌ１に\n比べてｌ２（ｌ１＜ｌ２）の方が、ドライエッチング用のガスがたまりやすく、エ\nッチングレートが異なって、斜線部分２２がオーバーエッチングとなり、配線２１\n２、２２３が細る。」（３欄２５行～２９行）と記載されているのみで、原告ら主\n張の「ワード線タップ（コンタクト）付近」についての記載はない。\n②　「ワード線ＷＬのタップ（・・・部分）付近で集中してビット不良が存在し\nやすい。」点、「一番端に位置したビット線のみ、他のビット線に比べて細り、端\nのビット線対のセンスマージンが悪化するなどの問題も生じてくる。」点の記載\n（３欄１６～１９行）があるのみで、ワード線タップ付近では、配線間容量の違い\nによるビット線間のアンバランス及びこれに伴う動作不良を生じやすくなったとす\nる原告ら主張の記載はない。\n③　コンタクトと繰返しパターンであるビット線との間にダミービット線（ダミ\nーパターン）を配設することが、従来の問題を解決し格別な効果を奏するとの原告\nら主張の記載はない。\n④　原告らは、本願発明はコンタクトと繰返しパターンであるビット線との間に\nダミービット線（ダミーパターン）を配設したことにより、セルアレイ端での配線\nの細りや断線を防止でき、端のビット線対の配線間容量の違いによるアンバランス\nをなくすことができるという、各引用例では決して得ることのできない格別の効果\nを奏することができるとするが、これは、メモリセルアレイの昀も端のビット線の\n外側にダミーパターンを設けたことによる効果であって、コンタクト孔と端のビッ\nト線との間に設けた効果であるとは明細書に記載されていない。\n(2)　引用例１記載の発明と引用例４記載の発明との組合せの容易性に関して、原\n告らは、ワード線シャントのためのコンタクト孔を全く示しておらず本願発明の解\n決する課題を開示・示唆していない引用例１記載の発明と、ダミービット線につい\nて全く言及しておらず本願発明の解決する課題を開示・示唆していない引用例４記\n載の発明とは、相互に関係ないものであって、これらの引用例１記載の発明及び引\n用例４記載の発明を組み合わせることができない旨主張する。\nしかしながら、引用例１にも、「メモリセルアレイと周辺回路も同じく近接する\nようになった。上記のごときビットライン間及び周辺回路とビットラインの近接に\nよる半導体メモリ装置の近接効果（Fringing Effect）はビットラインの不均衡によ\nって動作マージンに深刻な影響を与える。特にＤＲＡＭのごとき電荷分\n配（Charging Sharing）によるデータセンシングにおいてはビットラインの不均衡\nは、データ感知に誤動作を与え得る重要な問題が発生する。」（２頁左上欄２～１\n１行）と記載されている。\nこのことは、本願発明でいう「ビット線どうしの配線容量が異なるため、端のビ\nット線対のセンスマージンが悪化する」との課題と同じである。したがって、引用\n例１記載の発明も、メモリセルアレイの端部におけるビット線の問題点を認識して\nいる。\nまた、メモリセルが連続的に配置された領域と、それを囲む領域との境界部で、\nマスクパターンの連続性が失われ、写真蝕刻条件等に変動が生じるという問題点\nは、引用例３にも示されているように、周知のものである。\nさらに、引用例４には、「ポリシリコンから成るワード線の抵抗を緩和する目的\nで、アルミニウムの配線を平行に設け任意の箇所でコンタクトして短絡したメモ\nリ」が記載され、しかも、メモリセルアレイには、ビット線とワード線があること\nは良く知られた事実である。そして、そのメモリセルアレイのビット線とワード線\nをどのように構成するかは、メモリセルアレイの分野で、当業者が考慮すべきもの\nであり、ビット線の不均衡について記載された引用例１に記載のものと、ワード線\nの抵抗の緩和について記載された引用例４に記載のものを組み合わせて、メモリセ\nルアレイを構成することに何の困難もない。\n第５　当裁判所の判断\n１　取消事由１について\n(1)　引用例１に、審決が認定したとおり、\n「複数のワード線を選択するローデコーダと、\n一定の間隔で形成された複数のビット線とを選択するカラムデコーダと、\nワード線及びビット線が格子状に配され、ワード線方向に設けられた複数のメモ\nリセルアレイと、\nメモリセルアレイの規則的なパターン領域に形成された昀も端のビット線の外側\nに、複数のビット線の間隔だけ離して形成され、それぞれ電気的に一定の電位に固\n定されたダミーパターンと\nを具備したことを特徴とする半導体記憶装置」\nが記載されており、本願発明と引用例１記載の発明とはこの点で一致することは、\n原告らも争っていない。\n(2)　原告らは、本願発明と引用例１記載の発明との間の相違点①についてした審\n決の判断が誤りであると主張するので検討するに、甲第６号証によれば、引用例４\nの発明の詳細な説明の欄に次のとおりの記載があることが認められる（別紙引用例\n４図面参照）。\n「（ハ）発明が解決しようとする問題点」として、\n「斯上した従来の折返しビット線方式のダイナミックＲＡＭでは、ワード線の立\nち上がりからセンス回路を動作させるまでの時間が長くなり、アクセス時間が遅く\nなる欠点があった」\n「（ニ）問題点を解決するための手段」として、\n「本発明は斯上した欠点に鑑みてなされ、ポリシリコンより成るワード線である\n第１の配線層(7)に平行にアルミニウムの第３の配線層(11)を設け、第１の配線\n層(7)と第３の配線層(11)を任意の箇所でコンタクトして短絡することにより、従来\nの欠点を除去した半導体記憶装置を提供するものである。」\n「（ホ）作用」として、\n「本発明に依ればアルミニウムの第３の配線層(11)によりワード線の抵抗を大巾\nに低減でき、折返しビット線方式におけるワード線の遅延を小さくして……」\n「（ヘ）実施例」として、\n「ワード線（ＷＬ１）～（ＷＬ４）に第２ポリシリコン膜（７）を用い、その上\nに平行して点線で示すアルミニウムより成る第２の配線層（１１）を設けている。\nメモリセル間には図面上では４セル毎、実際には６４セル毎にコンタクト孔（１\n２）を形成するためのスペース（１３）を設け、スペース（１３）上では第２ポリ\nシリコン膜（７）と第３の配線層（１１）のコンタクトを形成するために第２ポリ\nシリコン膜（７）に拡張部（１４）を形成している。」\nこれらの記載からすると、引用例４記載の発明では、ワード線の遅延を小さくす\nるためにワード線シャント用コンタクト孔を任意箇所、すなわち、適宜間隔で設け\nている点が読み取れる。そして、引用例１に記載されたメモリのワード線にも「ワ\nード線の遅延」が生じることは当業者にとっては自明のことと認められるから、遅\n延除去のために、引用例４記載の発明に、コンタクト孔を介するワード線シャント\nの構成を適用することは、当業者にとっては容易になし得る事項であると認められ\nる。\nそして、コンタクト孔の配設位置を、本願発明のようにメモリセルアレイの相互\n間に限定することによる格別の効果が、本願明細書に記載されているものとは認め\nられないこと（甲第２、第３及び第９号証）、このように限定した箇所にコンタク\nト孔を配設することが技術的に困難であることを認めるべき証拠はないこと、さら\nに、そもそも、コンタクト孔はワード線の抵抗を小さくするとの目的に合致するよ\nう、適宜配設されればよいものと認められるのであり、これらの点からすると、コ\nンタクト孔の配設位置に関する本願発明の限定は、当業者が必要に応じてなし得る\n設計的事項であるというべきである。\nしたがって、本願発明と引用例１記載の発明との間の相違点①は格別のものでは\nないとした審決の判断に、原告ら主張の誤りはない。\n(3)　コンタクト孔配設箇所に関して、原告らは、引用例１記載の発明では、メモ\nリセルアレイブロック２ａと２ｃ又は２ｂと２ｄの間に行デコーダ６が存在するた\nめ、その位置にワード線シャントのためのコンタクト部を形成することはできない\n旨主張する。\nしかしながら、メモリセルアレイブロック－行デコーダ間距離を、コンタクト孔\nが配設できる程度の間隔を設け得ない技術上の理由があるものとは認められないか\nら、当該距離は適宜設定し得るものであり、必要に応じてコンタクト部の形成も可\n能というべきであり、原告らの主張は理由がない。\n２　取消事由２について\n(1)　原告らは、本願発明と引用例１記載の発明との間の相違点②に関してした審\n決の判断は誤りであるとし、まず、本願発明におけるワード線シャントのためのコ\nンタクト部は、審決が説示した引用例４に記載されているコンタクト孔とはその意\n味及び目的が異なる旨主張する。\nしかしながら、取消事由１について判断したとおり、引用例４の記載から、ワー\nド線の遅延を小さくするためにワード線シャントのためのコンタクト孔を任意箇\n所、すなわち、適宜間隔で設けているとの技術的事項が読み取れるのであり、引用\n例４に記載されたコンタクト孔の意味及び目的は、本願発明における「ワード線遅\n延の軽減のために絶縁膜を介して配された配線とのコンタクト部」の意味及び目的\nと異なるものとは認められない。したがって、審決が、このような意味及び目的を\n有するコンタクト孔をもって、本願発明のコンタクト部と対比した点に誤りはない\nというべきである。\n(2)　原告らは、引用例１記載の発明及び引用例４記載の発明は本願発明の技術的\n課題を認識しておらず、本願発明の奏する作用効果も開示していない旨主張するの\nで検討するに、甲第２号証によれば、本願発明の技術的課題ないし目的として本願\n明細書に次の記載があることが認められる。\n発明が解決しようとする課題として、\n「上記のような構成において、繰り返しから非繰り返しとなる部分をパターニン\nグする場合、配線が細ってしまうなどの問題点が生じている。特にデザインルール\nの厳しいコア部においては、このような現象が起こりやすくセルアレイ１～５の外\n周や、ワード線WLのタップ（ワード線のCRによる遅延を小さくするため、ポリシリ\nコンのワード線上のAl配線を沿わせて走らせ、これら両配線間で間隔的にコンタク\nトをとっている部分）付近で集中してビット不良が存在しやすい。また一番端に位\n置したビット線のみ、他のビット線に比べて細り、ビット線どうしの配線容量が異\nなるため、端のビット線対のセンスマージンが悪化するなどの問題も生じてく\nる。」（特許出願公告公報２頁３欄８～１９行）、\n発明の目的として、\n「本発明の目的は、繰り返しパターン領域から非繰り返しパターンとなる部分に\nおいて、製造装置やプロセスを変えずに、配線の細りやパターン相互の容量のアン\nバランス等の従来の問題点を改善することにある。」（同３５～３８行）\n(3)　一方、甲第７号証によれば、引用例３に次のとおりの記載があることが認め\nられる。\n◇　発明の詳細な説明の「背景技術」の項の記載として、\n「パターンの微細化に伴って、製造歩留は低くなるため、不良ビット、不良行又\nは不良列を予備エレメントで置換する。所謂、冗長構成が採用されている。」（１\n頁右下欄１８～２頁左上欄１行）\n「メモリセルの動作特性試験解析の結果、本発明者は、メモリセルアレイの周辺\n部でメモリセルの欠陥が発生し易いので、ＳＲＡＭの歩留りが低下するという問題\n点を見出した。\n本発明者によれば、この問題点は、以下に述べる原因によって生じると考察して\nいる。\nすなわち、メモリセルが連続的に配置された領域（メモリセルアレイ）と、それ\nを囲むフィールド絶縁膜等のそれ以外の領域との境界部で、前記メモリセルを構成\nするマスクパターンの連続性が失われる。このため、前記境界部における写真蝕刻\n条件等に変動が生じるので、例えば、ＭＩＳＦＥＴのゲート電極幅、接続孔径がメ\nモリセルアレイの内部と周辺部とで異なる寸法で構成される。」（２頁左上欄７～\n２０行）\n◇　特許請求の範囲の記載として、\n「１つ又は複数の半導体素子で構成される単位セルが連続的に複数配置されてな\nる半導体集積回路装置であって、前記単位セルが連続的に配置された領域とそれ以\n外の非連続的な領域との境界部に、前記単位セルと略同一のパターンで構成され、\n回路動作をしないダミーセルを設けたことを特徴とする半導体集積回路装置。」\n（特許請求の範囲第１項））\n「前記ダミーセルは、前記境界部となるメモリセルアレイの周辺部の所定の行又\nは列に配置されてなる……半導体集積回路装置。」（特許請求の範囲第４項）\n(4)　また、甲第８号証によれば、引用例５に次の記載があることが認められる。\n「パターンの微細化に伴って、製造の歩留は低くなる。このため、不良ビット、\n不良行又は不良列を予備エレメントで置換するいわゆる冗長構成が採用されてい\nる。\n本発明者の研究によれば、昀も多く置換される部分は、各メモリセルアレイの端\n部にあるワード線である。」（１頁右下欄８～１４行）\n「導出した層間絶縁膜は容易にエッチされる。このため、層間絶縁膜の下にある\nワード線がエッチされ、断線等の不良が発生する。\nワード線が断線するような不良は、レジスト膜の特に薄いところで、局所的に発\n生する。」（２頁右上欄２～７行）\n(5)　これらの記載からみると、引用例３及び５記載の発明においても、パターン\nの微細化に伴い、エッチングに起因して、不良ビット、不良行、不良列、断線等が\n生じることから、ゲート電極幅、接続孔径がメモリセルアレイの内部と周辺部とで\n異なる寸法で構成させる点は認識されており、本願発明の技術的課題と同様の認識\nがあったことが明らかであり、さらにその解決策として、セルの連続的領域と非連\n続的な領域との境界部に、単位セルと略同一のパターンで構成され、回路動作をし\nないダミーセル、すなわち、ダミーパターンを配置すること（冗長構成）により製\n造歩留まりを向上させることも、本願発明と同様の解決手段であり、同様の効果で\nあると認められる。\nそして、甲第４号証によれば、引用例１に「セルの大きさはもとよりメモリセル\nの接続されるビットラインの間隔もますます近接するようになり、メモリセルアレ\nイと周辺回路も同じく接近するようになった。」（１頁右下欄２０行～２頁左上欄\n３行）と記載されていることが認められ、引用例１もパターンの微細化について記\n載しているが、パターンの微細化に伴い、エッチング等に起因して生じるメモリに\n関する上記技術的課題は、当業者ならば当然想起するものであるというべきであ\nる。\nしたがって、引用例１及び４は本願発明の技術的課題を全く認識していないとす\nる原告らの主張は、理由がない。\n(6)　効果に関してみるに、甲第７号証によれば、引用例３に次の記載があること\nが認められる。\n「１つ又は複数の半導体素子で構成される単位セルが連続的に複数マトリックス\n状に配置された領域と、それ以外の領域との境界部に、前記単位セルと同一のパタ\nーンで構成された回路動作をしないダミーセルを設ける。\nこれにより、回路動作するメモリセルアレイ端で単位セルの連続性を保持し、写\n真蝕刻条件等を上記メモリセルアレイ端とメモリセルアレイ中央で均一にできるの\nで、メモリセルアレイ端の単位セルの欠陥の発生を防止し、半導体集積回路装置の\n歩留まりの低下を抑制することができる。」（２頁右上欄１６行～左下欄６行）\nそして、本願明細書には、発明が解決しようとする課題の項に「・・・間隔ｌ１\nに合わせてエッチングした場合、ｌ１に比べてｌ２（ｌ１＜ｌ２）の方が、ドライ\nエッチング用のガスがたまりやすく、エッチングレートが異なって、斜線部分２２\nがオーバーエッチングとなり、配線２１２、２２３が細る。」（甲第２号証３欄２\n５～２９行）と記載されていることが認められるが、引用例３に記載の上記目的は\n本願発明のこの技術的課題問題と同様といえるから、引用例３のダミーセルも、本\n願発明と同様の効果が生じることは当然のことと認められることができる。\nそして、前記のとおり（１の(1)）、引用例１においては、メモリセルアレイの規\n則的なパターン領域に形成された昀も端のビット線の外側に、複数のビット線の間\n隔だけ離して形成され、それぞれ電気的に一定の電位に固定されたダミーパターン\nの記載があるが、パターンの微細化に伴い、エッチング等に起因して生じるメモリ\nに関して生じる不都合を解消するためのものと理解されるダミーパターンが構成と\nなっている引用例１記載の発明においても、同様のダミーパターンを設けた引用例\n３記載の発明及び本願発明と同様の作用効果を生じることは、当業者にとっては明\nらかな事項と認められる。\nしたがって、引用例１及び４には本願発明の奏する効果が開示されていないとの\n原告らの主張は、前記のように広く知られた課題と、及びその解決手段である「ダ\nミーパターン」の存在とを考慮すれば理由がない。\n(7)　なお、効果に関して、原告らは、本願明細書においては、「ワード線タップ\n付近では、配線間容量の違いによるビット線間のアンバランス及びこれに伴う動作\n不良を生じやすくなった」旨の記載があると主張する。\n原告らのこの主張は、「動作不良」は「配線間容量の違いに依るビット線間のア\nンバランス」によるもので、それは「ワード線タップ付近」に起因するものである\nと理解し得るが、甲第２号証によれば、この点に関する本願明細書の記載として\nは、「また一番端に位置したビット線のみ、他のビット線に比べて細り、ビット線\nどうしの配線容量が異なる」（２頁３欄１６～１８行）との部分があるのみであ\nり、配線容量の違いの原因として「ワード線タップ付近」に起因することについて\nの記載は認められない。\n(8)　したがって、本願発明と引用例１記載の発明との間の相違点②に関してした\n審決の判断が誤りであるとする原告らの取消事由２も理由がない。\n第６　結論\n以上のとおり、原告ら主張の審決取消事由は理由がないので、原告らの請求は棄\n却されるべきである。\n（平成１１年１１月２５日口頭弁論終結）\n東京高等裁判所第１８民事部\n裁判長裁判官　　　永　　　井　　　紀　　　昭\n裁判官　　　塩　　　月　　　秀　　　平\n裁判官　　　市　　　川　　　正　　　巳\n"
}