# Files Hierarchy

├── [riscv_top.sv](riscv_top.sv)  
│   ├── [riscv_core.sv](riscv_core.sv)  
│   │   ├── [riscv_datapath.sv](riscv_datapath.sv)  
│   │   │   ├── [riscv_control_unit.sv](riscv_control_unit.sv)  
│   │   │   ├── [riscv_fetch_stage.sv](riscv_fetch_stage.sv)  
│   │   │   │   ├── [riscv_mux2.sv](riscv_mux2.sv)  
│   │   │   │   ├── [riscv_pc.sv](riscv_pc.sv)  
│   │   │   │   ├── [riscv_pcadder.sv](riscv_pcadder.sv)  
│   │   │   │   ├── [riscv_compressed_decoder.sv](riscv_compressed_decoder.sv)  
│   │   │   │   └── [riscv_mux4.sv](riscv_mux4.sv)  
│   │   │   ├── [riscv_ppreg_fd.sv](riscv_ppreg_fd.sv)  
│   │   │   ├── [riscv_decode_stage.sv](riscv_decode_stage.sv)  
│   │   │   │   ├── [riscv_rf.sv](riscv_rf.sv)  
│   │   │   │   ├── [riscv_extend.sv](riscv_extend.sv)  
│   │   │   │   └── [riscv_zeroextend.sv](riscv_zeroextend.sv)  
│   │   │   ├── [riscv_ppreg_de.sv](riscv_ppreg_de.sv)  
│   │   │   ├── [riscv_execute_stage.sv](riscv_execute_stage.sv)  
│   │   │   │   ├── [riscv_mux2.sv](riscv_mux2.sv)  
│   │   │   │   ├── [riscv_mux4.sv](riscv_mux4.sv)  
│   │   │   │   ├── [riscv_lsu.sv](riscv_lsu.sv)  
│   │   │   │   ├── [riscv_misalignment_unit.sv](riscv_misalignment_unit.sv)  
│   │   │   │   └── [riscv_icu.sv](riscv_ICU.sv)  
│   │   │   │   │   ├── [riscv_alu.sv](riscv_alu.sv)  
│   │   │   │   │   ├── [riscv_branch.sv](riscv_branch.sv)  
│   │   │   │   │   ├── [riscv_multipliers.sv](riscv_multipliers.sv)  
│   │   │   │   │   ├── [riscv_divider.sv](riscv_divider.sv)  
│   │   │   │   │   └── [riscv_mux3.sv](riscv_mux3.sv)  
│   │   │   ├── [riscv_ppreg_em.sv](riscv_ppreg_em.sv)  
│   │   │   ├── [riscv_mem_stage.sv](riscv_mem_stage.sv)  
│   │   │   │   ├── [riscv_mux8.sv](riscv_mux8.sv)  
│   │   │   │   ├── [riscv_memext.sv](riscv_memext.sv)  
│   │   │   │   └── [riscv_mux2.sv](riscv_mux2.sv)  
│   │   │   ├── [riscv_ppreg_mw.sv](riscv_ppreg_mw.sv)  
│   │   │   ├── [riscv_wb_stage.sv](riscv_wb_stage.sv)  
│   │   │   │   ├── [riscv_mux5.sv](riscv_mux5.sv)  
│   │   │   │   ├── [riscv_trap_wb.sv](riscv_trap_wb.sv)  
│   │   │   │   └── [riscv_mux2.sv](riscv_mux2.sv)  
│   │   │   ├── [riscv_csrfile.sv](riscv_csrfile.sv)  
│   │   │   │   └── [riscv_counter.sv](riscv_counter.sv)  
│   │   │   └── [riscv_hazardunit.sv](riscv_hazardunit.sv)  
│   │   ├── [riscv_dcache_top.sv](riscv_dcache_top.sv)  
│   │   │   ├── [riscv_dcache_tag.sv](riscv_dcache_tag.sv)  
│   │   │   ├── [riscv_dcache_data.sv](riscv_dcache_data.sv)  
│   │   │   ├── [riscv_dcache_fsm.sv](riscv_dcache_fsm.sv)  
│   │   │   └── [riscv_dcache_amo.sv](riscv_dcache_amo.sv)  
│   │   ├── [riscv_icache_top.sv](riscv_icache_top.sv)  
│   │   │   ├── [riscv_icache_tag.sv](riscv_icache_tag.sv)  
│   │   │   ├── [riscv_icache_inst.sv](riscv_icache_inst.sv)  
│   │   │   └── [riscv_icache_fsm.sv](riscv_icache_fsm.sv)  
│   │   └── [riscv_timer_irq.sv](riscv_timer_irq.sv)  
│   ├── [riscv_dram_model.sv](riscv_dram_model.sv)  
│   │   ├── [riscv_dram_data.sv](riscv_dram_data.sv)  
│   │   └── [riscv_dram_counter.sv](riscv_dram_counter.sv)  
│   └── [riscv_iram_model.sv](riscv_iram_model.sv)  
│   │   ├── [riscv_iram_data.sv](riscv_iram_data.sv)  
│   │   └── [riscv_iram_counter.sv](riscv_iram_counter.sv)  
