module registers (
	input wire [4:0] readRegister1, readRegister2, writeRegister,
	input wire clk_fpga, writeRegister,
	output wire [31:0] readData1, readData2,
);

	wire clock;
	divisorfrequencia df(clk_fpga, clock);
	
	wire [3:0] proximo_estado;
	registrador r(.clock(clock), .reset(reset),
    					.D(estado_atual), .Q(proximo_estado));

	proximoestado pe(.estado_atual(proximo_estado),
						.proximo_estado(estado_atual),
						.in(in));
						  
	wire [3:0] sequencia;
	funcao_saida fs(.estado(estado_atual), .sequencia(sequencia));
	
	bcd_7seg_display display_sequencia(sequencia, disp_sequencia, in);

endmodule