# Vorlesung am 24.11.2022
## Weiterführung Verifikation
Testbenches in BSV werden oft doppelt ausgeführt: Im BSV-Sim (prä-Synthese), 
und in einem SV-Sim (post-Synthese). Ergebnis *sollte* gleich sein, kann jedoch
bei inkorrekter Hardwarebeschreibung unterscheiden, wodurch Fehler gefunden
werden können.

Das Verhalten von Testbenches kann auch aufgrund Timing unterschiedlich sein;
Prä-Synthese geht oft davon aus, dass alle kombinatorische Logik instantan
ist, post-Synthese nicht. Verzögerung kann somit zu Verhaltensunterschieden
dank veralteter/ungewünschter Werte führen.

Letztlich lassen sich Testbenches zusätzlich auch Post-Layout testen.
Genaue Timings durch Layout/Verdrahtung kann erneut insbesondere Timing-Fehler
auffangen, da zusätzlich zu Gatter-Timings auch Leitungsverzögerung und
physikalische Aspekte (Widerstand, Kapazität, Induktivität) beachtet sind. 


## Design Constraints
- Beachten: Konstrukte können verschieden ausgedrückt werden, verschiedene
  Syntheseergebnisse, die verschieden effizient sind
- Ziele von Chips meist Flächenbedarf, Geschwindigkeit
- Weitere/Seltenere Zeile auch Energieverbrauch, Ausfallsicherheit
- Stromverbrauch durch Wärmeabfuhr/Kühlung limitiert
- Verilog erlaubt Optimierung auf Size oder Geschwindigkeit


## System-on-Chip / SoCs
Klassische Variante: System-on-Board, mehrere getrennte Chips auf PCB, die
verschiedene Aufgaben lösen.

Trend: SoCs, so viele Aufgaben wie möglich innerhalb eines Chip zu lösen.  
SoCs sind generell günstiger, platzsparender und effizienter, jedoch komplex.  
Als Ergebnis: Oft viele Chips in einem Die, die mit Interconnects direkt im
Silizium kommunizieren. Moderne Smartphone-SOCs oft mit dutzenden
CPUs/Accelerators verschiedener Subsysteme!

Beispiel: Apple A4 enthält 9 Accelerators, A8 bereits 29. Jeweils genutzt für
spezifische Funktionen (Audio, Display, Camera, Face detection, etc.)

### Rekonfigurierbare SoCs
Problem: Verschiedene Anwendungen brauchen verschiedene Teile eines SoC, je
nach Anwendung verschiedene Accelerators benötigt

Lösung: Rekonfigurierbare SoCs mit festen Teilen, die breitflächig
benötigt werden, und mit rekonfigurierbaren Teilen, die spezialisiert werden
können. Nachteil ist, dass rekonfigurierbare Teile mehr Platz benötigen
als festes Silizium.

### SoC-Basisarchitektur
- High-performance System Bus zwischen CPU und Speicher
- Low-performance Peripheral Bus für Peripherals, verbunden durch Bridge mit SB
- Einige Protokolle für diese Buses z.B. von ARM (AHB, APB) 

### FPGAs: Xilinx ZYNQ 7000 RSoC
- *Reconfigurable SoC*, fester Teil und Programmable Logic.  
- Funktionen im festen Teil schneller; programmable logic für eigene Logik.
- Je nach SoC im festen Teil CPU-Cores; Ausführen von OSes wie Linux möglich.
- Entwicklung für rSoCs benötigt HW- und SW-Entwicklung
- Integration und Debugging oft schwierig
- MMIO bei festen Cores oft angewendet
