
由于 VMX 架构下支持对 guest-physical address 的转换, 在原有处理器架构上, 需要增加基于 EPT 扩展页表机制的 cache 管理.

对地址的转换(如线性地址转换物理地址), 处理器可以缓存两类 cache 信息.

- TLB cache, 或称为 "translation cache". 这类 cache 信息缓存线性地址到物理地址的转换结果. 包括了**线性page number**对应的**物理 page frame 地址值**及 **page frame** 的**访问权限与内存类型**. 例如在4K页面下, 有下面的TLB cache信息:
    - page number(线性地址 `bits 47:12`)对应的4K **page frame**.
    - 合成后的page frame访问权限和内存类型.

- paging-structure cache, 这类 cache 信息缓存 paging structure 页表项内容. 例如在4K页面下, 有下面的paging-structure cache 信息:
    - PML4E number(线性地址的 bits 47:39)对应的PML4E.
    - PDPTE number(线性地址的 bits 47:30)对应的PDPTE.
    - PDE number(线性地址的 bits 47:21)对应的PDE.