Fitter report for mp4
Fri Nov 20 22:52:24 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |mp4|cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ALTSYNCRAM
 26. |mp4|cache:i_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+-----------------------------------+-------------------------------------------------+
; Fitter Status                     ; Successful - Fri Nov 20 22:52:24 2020           ;
; Quartus Prime Version             ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                     ; mp4                                             ;
; Top-level Entity Name             ; mp4                                             ;
; Family                            ; Arria II GX                                     ;
; Device                            ; EP2AGX45DF25I3                                  ;
; Timing Models                     ; Final                                           ;
; Logic utilization                 ; 22 %                                            ;
;     Combinational ALUTs           ; 4,097 / 36,100 ( 11 % )                         ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                              ;
;     Dedicated logic registers     ; 6,005 / 36,100 ( 17 % )                         ;
; Total registers                   ; 6005                                            ;
; Total pins                        ; 165 / 292 ( 57 % )                              ;
; Total virtual pins                ; 0                                               ;
; Total block memory bits           ; 384 / 2,939,904 ( < 1 % )                       ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                                 ;
; Total GXB Receiver Channel PCS    ; 0 / 8 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA    ; 0 / 8 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS ; 0 / 8 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA ; 0 / 8 ( 0 % )                                   ;
; Total PLLs                        ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                        ; 0 / 2 ( 0 % )                                   ;
+-----------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP2AGX45DF25I3                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.39        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.5%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   3.8%      ;
;     Processor 5            ;   3.6%      ;
;     Processor 6            ;   3.5%      ;
;     Processor 7            ;   3.5%      ;
;     Processor 8            ;   3.4%      ;
;     Processor 9            ;   3.1%      ;
;     Processors 10-12       ;   3.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                       ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                    ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+
; cache:d_cache|cache_control:control|dirty_load~2                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_control:control|dirty_load~2DUPLICATE                           ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|array:tag|data_rtl_0_bypass[10]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|array:tag|data_rtl_0_bypass[10]~DUPLICATE     ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[1]~27    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[1]~27DUPLICATE    ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[2]~39    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[2]~39DUPLICATE    ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[5]~75    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[5]~75DUPLICATE    ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[17]~227  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[17]~227DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[22]~214  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[22]~214DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[26]~339  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[26]~339DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[33]~427  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[33]~427DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[34]~439  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[34]~439DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[37]~475  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[37]~475DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[38]~487  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[38]~487DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[46]~587  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[46]~587DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[50]~639  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[50]~639DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[52]~663  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[52]~663DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[65]~21   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[65]~21DUPLICATE   ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[67]~45   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[67]~45DUPLICATE   ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[69]~69   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[69]~69DUPLICATE   ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[75]~145  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[75]~145DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[77]~169  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[77]~169DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[81]~206  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[81]~206DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[98]~433  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[98]~433DUPLICATE  ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[101]~469 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[101]~469DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[113]~621 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[113]~621DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[116]~657 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[116]~657DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[121]~721 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[121]~721DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[123]~745 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[123]~745DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[124]~757 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[124]~757DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[125]~769 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[125]~769DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[136]~111 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[136]~111DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[137]~124 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[137]~124DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[141]~172 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[141]~172DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[142]~184 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[142]~184DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[143]~196 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[143]~196DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[153]~324 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[153]~324DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[166]~484 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[166]~484DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[170]~536 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[170]~536DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[174]~584 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[174]~584DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[177]~624 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[177]~624DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[180]~660 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[180]~660DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[191]~796 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[191]~796DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[210]~202 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[210]~202DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[215]~290 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[215]~290DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[232]~503 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[232]~503DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[238]~578 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[238]~578DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[239]~590 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[239]~590DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[243]~642 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[243]~642DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[244]~602 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[244]~602DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[250]~730 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[250]~730DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[251]~742 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[251]~742DUPLICATE ;                  ;                       ;
; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[252]~754 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|cache_datapath:datapath|data_array:DM_cache|dataout[252]~754DUPLICATE ;                  ;                       ;
; cache:d_cache|line_adapter:bus|Mux6~2                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|line_adapter:bus|Mux6~2DUPLICATE                                      ;                  ;                       ;
; cache:d_cache|line_adapter:bus|Mux8~0                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|line_adapter:bus|Mux8~0DUPLICATE                                      ;                  ;                       ;
; cache:d_cache|line_adapter:bus|Mux10~0                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|line_adapter:bus|Mux10~0DUPLICATE                                     ;                  ;                       ;
; cache:d_cache|line_adapter:bus|Mux11~1                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cache:d_cache|line_adapter:bus|Mux11~1DUPLICATE                                     ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|Selector31~1                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|Selector31~1DUPLICATE                         ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~0                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~0DUPLICATE                 ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~7                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~7DUPLICATE                 ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~13                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~13DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~14                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~14DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~15                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~15DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~18                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~18DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~20                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~20DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~21                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~21DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~27                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftLeft0~27DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight0~25               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight0~25DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~3                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~3DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~4                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~4DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~5                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~5DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~6                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~6DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~8                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~8DUPLICATE                ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~12               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~12DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~13               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~13DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~16               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~16DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~17               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~17DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~19               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~19DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~35               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU|ShiftRight1~35DUPLICATE               ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|alumux1_out[9]~18                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|alumux1_out[9]~18DUPLICATE                    ;                  ;                       ;
; cpu_datapath:cpu_datapath|EX:stage_EX|cmp:CMP|LessThan2~7                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|EX:stage_EX|cmp:CMP|LessThan2~7DUPLICATE                  ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|Mux0~2                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|Mux0~2DUPLICATE                   ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|Mux0~4                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|Mux0~4DUPLICATE                   ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|Mux0~6                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|Mux0~6DUPLICATE                   ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|Selector31~3             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|Selector31~3DUPLICATE             ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|Selector31~5             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|Selector31~5DUPLICATE             ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[7]~53    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[7]~53DUPLICATE    ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[14]~90   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[14]~90DUPLICATE   ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[27]~16   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[27]~16DUPLICATE   ;                  ;                       ;
; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[31]~18   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cpu_datapath:cpu_datapath|hazard_detection:hazard|hazard_MEM_data[31]~18DUPLICATE   ;                  ;                       ;
+----------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10348 ) ; 0.00 % ( 0 / 10348 )       ; 0.00 % ( 0 / 10348 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10348 ) ; 0.00 % ( 0 / 10348 )       ; 0.00 % ( 0 / 10348 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10346 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/scottl4/hydration_is_key/mp4/output_files/mp4.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+-----------------------------------------------------------------------------------+------------------------------+
; Resource                                                                          ; Usage                        ;
+-----------------------------------------------------------------------------------+------------------------------+
; ALUTs Used                                                                        ; 4,097 / 36,100 ( 11 % )      ;
;     -- Combinational ALUTs                                                        ; 4,097 / 36,100 ( 11 % )      ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )           ;
; Dedicated logic registers                                                         ; 6,005 / 36,100 ( 17 % )      ;
;                                                                                   ;                              ;
; Combinational ALUT usage by number of inputs                                      ;                              ;
;     -- 7 input functions                                                          ; 40                           ;
;     -- 6 input functions                                                          ; 2500                         ;
;     -- 5 input functions                                                          ; 797                          ;
;     -- 4 input functions                                                          ; 271                          ;
;     -- <=3 input functions                                                        ; 489                          ;
;                                                                                   ;                              ;
; Combinational ALUTs by mode                                                       ;                              ;
;     -- normal mode                                                                ; 3934                         ;
;     -- extended LUT mode                                                          ; 40                           ;
;     -- arithmetic mode                                                            ; 123                          ;
;     -- shared arithmetic mode                                                     ; 0                            ;
;                                                                                   ;                              ;
; Logic utilization                                                                 ; 7,858 / 36,100 ( 22 % )      ;
;     -- Difficulty Clustering Design                                               ; Low                          ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 7714                         ;
;         -- Combinational with no register                                         ; 1709                         ;
;         -- Register only                                                          ; 3617                         ;
;         -- Combinational with a register                                          ; 2388                         ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -885                         ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 1029                         ;
;         -- Unavailable due to Memory LAB use                                      ; 0                            ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 40                           ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 931                          ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 14                           ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 35                           ;
;         -- Unavailable due to LAB input limits                                    ; 9                            ;
;                                                                                   ;                              ;
; Total registers*                                                                  ; 6005                         ;
;     -- Dedicated logic registers                                                  ; 6,005 / 36,100 ( 17 % )      ;
;     -- I/O registers                                                              ; 0 / 1,560 ( 0 % )            ;
;     -- LUT_REGs                                                                   ; 0                            ;
;                                                                                   ;                              ;
; ALMs:  partially or completely used                                               ; 4,861 / 18,050 ( 27 % )      ;
;                                                                                   ;                              ;
; Total LABs:  partially or completely used                                         ; 575 / 1,805 ( 32 % )         ;
;     -- Logic LABs                                                                 ; 575 / 575 ( 100 % )          ;
;     -- Memory LABs                                                                ; 0 / 575 ( 0 % )              ;
;                                                                                   ;                              ;
; Virtual pins                                                                      ; 0                            ;
; I/O pins                                                                          ; 165 / 292 ( 57 % )           ;
;     -- Clock pins                                                                 ; 1 / 10 ( 10 % )              ;
;     -- Dedicated input pins                                                       ; 0 / 28 ( 0 % )               ;
;                                                                                   ;                              ;
; M9K blocks                                                                        ; 2 / 319 ( < 1 % )            ;
; Total MLAB memory bits                                                            ; 0                            ;
; Total block memory bits                                                           ; 384 / 2,939,904 ( < 1 % )    ;
; Total block memory implementation bits                                            ; 18,432 / 2,939,904 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )              ;
; PLLs                                                                              ; 0 / 4 ( 0 % )                ;
; Global signals                                                                    ; 2                            ;
;     -- Global clocks                                                              ; 2 / 16 ( 13 % )              ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )               ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )               ;
; SERDES receivers                                                                  ; 0 / 24 ( 0 % )               ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                                                         ; 0 / 8 ( 0 % )                ;
; GXB Receiver channel PMAs                                                         ; 0 / 8 ( 0 % )                ;
; GXB Transmitter channel PCSs                                                      ; 0 / 8 ( 0 % )                ;
; GXB Transmitter channel PMAs                                                      ; 0 / 8 ( 0 % )                ;
; HSSI CMU PLLs                                                                     ; 0 / 4 ( 0 % )                ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)                                            ; 5.0% / 4.9% / 5.2%           ;
; Peak interconnect usage (total/H/V)                                               ; 33.0% / 31.7% / 35.2%        ;
; Maximum fan-out                                                                   ; 6007                         ;
; Highest non-global fan-out                                                        ; 1200                         ;
; Total fan-out                                                                     ; 42577                        ;
; Average fan-out                                                                   ; 3.70                         ;
+-----------------------------------------------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 7858 / 36100 ( 22 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 7714                  ; 0                              ;
;         -- Combinational with no register                                         ; 1709                  ; 0                              ;
;         -- Register only                                                          ; 3617                  ; 0                              ;
;         -- Combinational with a register                                          ; 2388                  ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -885                  ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 1029                  ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 40                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 931                   ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 14                    ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 35                    ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 9                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 4097 / 36100 ( 11 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 4097 / 36100 ( 11 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )     ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 6005 / 36100 ( 17 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 40                    ; 0                              ;
;     -- 6 input functions                                                          ; 2500                  ; 0                              ;
;     -- 5 input functions                                                          ; 797                   ; 0                              ;
;     -- 4 input functions                                                          ; 271                   ; 0                              ;
;     -- <=3 input functions                                                        ; 489                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 3934                  ; 0                              ;
;     -- extended LUT mode                                                          ; 40                    ; 0                              ;
;     -- arithmetic mode                                                            ; 123                   ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 6005                  ; 0                              ;
;     -- Dedicated logic registers                                                  ; 6005 / 36100 ( 17 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 4861 / 18050 ( 27 % ) ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 575 / 1805 ( 32 % )   ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 575                   ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 165                   ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )       ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 384                   ; 0                              ;
; Total block memory implementation bits                                            ; 18432                 ; 0                              ;
; M9K block                                                                         ; 2 / 319 ( < 1 % )     ; 0 / 319 ( 0 % )                ;
; Clock enable block                                                                ; 2 / 126 ( 1 % )       ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 42576                 ; 1                              ;
;     -- Registered Connections                                                     ; 13587                 ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 67                    ; 0                              ;
;     -- Output Ports                                                               ; 98                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk           ; Y13   ; 3A       ; 26           ; 0            ; 31           ; 6007                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[0]  ; AB1   ; 5A       ; 59           ; 22           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[10] ; T3    ; 5A       ; 59           ; 22           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[11] ; U9    ; 4A       ; 48           ; 0            ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[12] ; AA10  ; 4A       ; 43           ; 0            ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[13] ; W4    ; 5A       ; 59           ; 7            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[14] ; AD8   ; 4A       ; 45           ; 0            ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[15] ; E4    ; 6A       ; 59           ; 49           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[16] ; D8    ; 7A       ; 42           ; 56           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[17] ; K3    ; 6A       ; 59           ; 33           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[18] ; H4    ; 6A       ; 59           ; 37           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[19] ; A5    ; 7A       ; 42           ; 56           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[1]  ; M4    ; 6A       ; 59           ; 28           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[20] ; F1    ; 6A       ; 59           ; 37           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[21] ; F3    ; 6A       ; 59           ; 39           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[22] ; J6    ; 6A       ; 59           ; 36           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[23] ; C7    ; 7A       ; 42           ; 56           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[24] ; J5    ; 6A       ; 59           ; 36           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[25] ; K5    ; 6A       ; 59           ; 33           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[26] ; R3    ; 5A       ; 59           ; 23           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[27] ; E1    ; 6A       ; 59           ; 37           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[28] ; M3    ; 6A       ; 59           ; 28           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[29] ; D7    ; 7A       ; 56           ; 56           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[2]  ; N7    ; 5A       ; 59           ; 26           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[30] ; AA8   ; 4A       ; 47           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[31] ; G1    ; 6A       ; 59           ; 36           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[32] ; R5    ; 5A       ; 59           ; 21           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[33] ; F4    ; 6A       ; 59           ; 48           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[34] ; F8    ; 7A       ; 56           ; 56           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[35] ; U6    ; 5A       ; 59           ; 9            ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[36] ; V9    ; 4A       ; 48           ; 0            ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[37] ; D4    ; 6A       ; 59           ; 49           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[38] ; R6    ; 5A       ; 59           ; 21           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[39] ; V5    ; 5A       ; 59           ; 6            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[3]  ; G7    ; 6A       ; 59           ; 51           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[40] ; AB11  ; 4A       ; 32           ; 0            ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[41] ; A11   ; 8A       ; 23           ; 56           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[42] ; AD6   ; 4A       ; 48           ; 0            ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[43] ; AC4   ; 5A       ; 59           ; 9            ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[44] ; T4    ; 5A       ; 59           ; 18           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[45] ; AB5   ; 5A       ; 59           ; 4            ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[46] ; T5    ; 5A       ; 59           ; 18           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[47] ; A9    ; 7A       ; 28           ; 56           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[48] ; AB10  ; 4A       ; 43           ; 0            ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[49] ; AD7   ; 4A       ; 45           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[4]  ; J4    ; 6A       ; 59           ; 34           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[50] ; AD4   ; 5A       ; 59           ; 4            ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[51] ; R1    ; 5A       ; 59           ; 26           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[52] ; AA7   ; 4A       ; 47           ; 0            ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[53] ; W2    ; 5A       ; 59           ; 19           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[54] ; R4    ; 5A       ; 59           ; 23           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[55] ; P7    ; 5A       ; 59           ; 23           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[56] ; U1    ; 5A       ; 59           ; 25           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[57] ; U4    ; 5A       ; 59           ; 16           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[58] ; P1    ; 6A       ; 59           ; 28           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[59] ; Y3    ; 5A       ; 59           ; 18           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[5]  ; N6    ; 5A       ; 59           ; 26           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[60] ; AB3   ; 5A       ; 59           ; 19           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[61] ; AA1   ; 5A       ; 59           ; 22           ; 31           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[62] ; T2    ; 5A       ; 59           ; 22           ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[63] ; AC3   ; 5A       ; 59           ; 9            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[6]  ; V1    ; 5A       ; 59           ; 25           ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[7]  ; W10   ; 4A       ; 45           ; 0            ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[8]  ; AB4   ; 5A       ; 59           ; 7            ; 93           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_rdata[9]  ; AC9   ; 4A       ; 43           ; 0            ; 62           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_resp      ; U3    ; 5A       ; 59           ; 16           ; 62           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst           ; AA13  ; 3A       ; 26           ; 0            ; 93           ; 1467                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; mem_addr[0]   ; AB8   ; 4A       ; 47           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[10]  ; K2    ; 6A       ; 59           ; 33           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[11]  ; L1    ; 6A       ; 59           ; 31           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[12]  ; K1    ; 6A       ; 59           ; 31           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[13]  ; L3    ; 6A       ; 59           ; 31           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[14]  ; L4    ; 6A       ; 59           ; 31           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[15]  ; AC1   ; 5A       ; 59           ; 21           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[16]  ; K4    ; 6A       ; 59           ; 33           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[17]  ; A13   ; 8A       ; 21           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[18]  ; AC6   ; 4A       ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[19]  ; H9    ; 7A       ; 48           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[1]   ; W9    ; 4A       ; 45           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[20]  ; V7    ; 5A       ; 59           ; 6            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[21]  ; AD2   ; 5A       ; 59           ; 16           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[22]  ; Y4    ; 5A       ; 59           ; 7            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[23]  ; AA4   ; 5A       ; 59           ; 7            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[24]  ; R7    ; 5A       ; 59           ; 23           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[25]  ; C3    ; 6A       ; 59           ; 49           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[26]  ; AD5   ; 5A       ; 59           ; 4            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[27]  ; W1    ; 5A       ; 59           ; 25           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[28]  ; H1    ; 6A       ; 59           ; 34           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[29]  ; AD3   ; 5A       ; 59           ; 16           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[2]   ; G13   ; 8A       ; 21           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[30]  ; T1    ; 5A       ; 59           ; 26           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[31]  ; AB2   ; 5A       ; 59           ; 21           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[3]   ; N2    ; 6A       ; 59           ; 30           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[4]   ; M7    ; 6A       ; 59           ; 30           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[5]   ; N1    ; 6A       ; 59           ; 28           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[6]   ; Y1    ; 5A       ; 59           ; 25           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[7]   ; J1    ; 6A       ; 59           ; 34           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[8]   ; T6    ; 5A       ; 59           ; 9            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_addr[9]   ; V4    ; 5A       ; 59           ; 6            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read      ; V6    ; 5A       ; 59           ; 6            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[0]  ; A16   ; 8A       ; 8            ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[10] ; E12   ; 8A       ; 25           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[11] ; A12   ; 8A       ; 23           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[12] ; E13   ; 8A       ; 25           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[13] ; F13   ; 8A       ; 21           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[14] ; B10   ; 7A       ; 28           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[15] ; G10   ; 7A       ; 33           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[16] ; B9    ; 7A       ; 28           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[17] ; G11   ; 7A       ; 33           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[18] ; W3    ; 5A       ; 59           ; 18           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[19] ; M1    ; 6A       ; 59           ; 30           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[1]  ; C9    ; 7A       ; 33           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[20] ; AA3   ; 5A       ; 59           ; 19           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[21] ; D3    ; 6A       ; 59           ; 46           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[22] ; H6    ; 6A       ; 59           ; 39           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[23] ; C2    ; 6A       ; 59           ; 49           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[24] ; C6    ; 7A       ; 48           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[25] ; D2    ; 6A       ; 59           ; 46           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[26] ; G8    ; 7A       ; 56           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[27] ; B3    ; 7A       ; 46           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[28] ; F7    ; 6A       ; 59           ; 51           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[29] ; D6    ; 7A       ; 48           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[2]  ; W11   ; 4A       ; 33           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[30] ; G9    ; 7A       ; 48           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[31] ; D12   ; 8A       ; 25           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[32] ; H3    ; 6A       ; 59           ; 37           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[33] ; A6    ; 7A       ; 42           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[34] ; C4    ; 7A       ; 46           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[35] ; A15   ; 8A       ; 8            ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[36] ; G4    ; 6A       ; 59           ; 48           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[37] ; A4    ; 7A       ; 46           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[38] ; J3    ; 6A       ; 59           ; 34           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[39] ; A10   ; 7A       ; 28           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[3]  ; B1    ; 6A       ; 59           ; 51           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[40] ; A3    ; 7A       ; 44           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[41] ; B7    ; 7A       ; 31           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[42] ; D13   ; 8A       ; 25           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[43] ; A8    ; 7A       ; 31           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[44] ; B12   ; 8A       ; 23           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[45] ; D14   ; 8A       ; 19           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[46] ; B6    ; 7A       ; 31           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[47] ; G5    ; 6A       ; 59           ; 48           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[48] ; C10   ; 7A       ; 30           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[49] ; E10   ; 7A       ; 30           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[4]  ; C1    ; 6A       ; 59           ; 51           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[50] ; C12   ; 8A       ; 23           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[51] ; D10   ; 7A       ; 30           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[52] ; F10   ; 7A       ; 30           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[53] ; E9    ; 7A       ; 44           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[54] ; H7    ; 6A       ; 59           ; 39           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[55] ; E3    ; 6A       ; 59           ; 46           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[56] ; B4    ; 7A       ; 46           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[57] ; G2    ; 6A       ; 59           ; 36           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[58] ; G3    ; 6A       ; 59           ; 39           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[59] ; C13   ; 8A       ; 19           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[5]  ; A2    ; 7A       ; 44           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[60] ; D1    ; 6A       ; 59           ; 46           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[61] ; E7    ; 7A       ; 56           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[62] ; V3    ; 5A       ; 59           ; 19           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[63] ; G6    ; 6A       ; 59           ; 48           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[6]  ; L7    ; 6A       ; 59           ; 30           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[7]  ; E15   ; 8A       ; 7            ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[8]  ; D9    ; 7A       ; 33           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_wdata[9]  ; A7    ; 7A       ; 31           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write     ; F9    ; 7A       ; 44           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                               ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; V20      ; nCONFIG                                    ; -                      ; -                ; Dedicated Programming Pin ;
; W19      ; CONF_DONE                                  ; -                      ; -                ; Dedicated Programming Pin ;
; T20      ; MSEL3                                      ; -                      ; -                ; Dedicated Programming Pin ;
; W20      ; MSEL2                                      ; -                      ; -                ; Dedicated Programming Pin ;
; T19      ; MSEL1                                      ; -                      ; -                ; Dedicated Programming Pin ;
; Y19      ; MSEL0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; U18      ; nSTATUS                                    ; -                      ; -                ; Dedicated Programming Pin ;
; U19      ; nIO_PULLUP                                 ; -                      ; -                ; Dedicated Programming Pin ;
; V18      ; nCE                                        ; -                      ; -                ; Dedicated Programming Pin ;
; AA19     ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO           ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; D1       ; DIFFIO_TX_R29n, DIFFIN_R29n, DQ2R, DATA7   ; Use as regular IO      ; mem_wdata[60]    ; Dual Purpose Pin          ;
; E3       ; DIFFIO_RX_R29n, DIFFOUT_R29n, DQ2R, DATA6  ; Use as regular IO      ; mem_wdata[55]    ; Dual Purpose Pin          ;
; D2       ; DIFFIO_TX_R29p, DIFFIN_R29p, DQ2R, DATA5   ; Use as regular IO      ; mem_wdata[25]    ; Dual Purpose Pin          ;
; D3       ; DIFFIO_RX_R29p, DIFFOUT_R29p, DATA4        ; Use as regular IO      ; mem_wdata[21]    ; Dual Purpose Pin          ;
; G5       ; DIFFIO_TX_R30n, DIFFIN_R30n, DQSn2R, DATA3 ; Use as regular IO      ; mem_wdata[47]    ; Dual Purpose Pin          ;
; G4       ; DIFFIO_RX_R30n, DIFFOUT_R30n, DQ2R, DATA2  ; Use as regular IO      ; mem_wdata[36]    ; Dual Purpose Pin          ;
; G6       ; DIFFIO_TX_R30p, DIFFIN_R30p, DQS2R, DATA1  ; Use as regular IO      ; mem_wdata[63]    ; Dual Purpose Pin          ;
; F4       ; DIFFIO_RX_R30p, DIFFOUT_R30p, CLKUSR       ; Use as regular IO      ; mem_rdata[33]    ; Dual Purpose Pin          ;
; D4       ; DIFFIO_RX_R31p, DIFFOUT_R31p, DEV_OE       ; Use as regular IO      ; mem_rdata[37]    ; Dual Purpose Pin          ;
; F7       ; DIFFIO_TX_R32p, DIFFIN_R32p, DEV_CLRn      ; Use as regular IO      ; mem_wdata[28]    ; Dual Purpose Pin          ;
; J20      ; ASDO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; H19      ; nCSO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; J19      ; DATA0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; F20      ; DCLK                                       ; -                      ; -                ; Dedicated Programming Pin ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 38 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 16 / 38 ( 42 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 47 / 50 ( 94 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 48 / 50 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 36 / 38 ( 95 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 16 / 38 ( 42 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ; 335        ; 7A       ; mem_wdata[5]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 333        ; 7A       ; mem_wdata[40]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 331        ; 7A       ; mem_wdata[37]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 340        ; 7A       ; mem_rdata[19]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 338        ; 7A       ; mem_wdata[33]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 363        ; 7A       ; mem_wdata[9]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 361        ; 7A       ; mem_wdata[43]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 371        ; 7A       ; mem_rdata[47]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 372        ; 7A       ; mem_wdata[39]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 384        ; 8A       ; mem_rdata[41]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 382        ; 8A       ; mem_wdata[11]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 387        ; 8A       ; mem_addr[17]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 392        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 416        ; 8A       ; mem_wdata[35]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 414        ; 8A       ; mem_wdata[0]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 223        ; 5A       ; mem_rdata[61]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA3      ; 216        ; 5A       ; mem_wdata[20]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 183        ; 5A       ; mem_addr[23]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 147        ; 4A       ; mem_rdata[52]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 148        ; 4A       ; mem_rdata[30]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 139        ; 4A       ; mem_rdata[12]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 101        ; 3A       ; rst                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 95         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 87         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA18     ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ; 221        ; 5A       ; mem_rdata[0]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 220        ; 5A       ; mem_addr[31]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB3      ; 214        ; 5A       ; mem_rdata[60]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB4      ; 181        ; 5A       ; mem_rdata[8]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB5      ; 174        ; 5A       ; mem_rdata[45]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB6      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 146        ; 4A       ; mem_addr[0]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 137        ; 4A       ; mem_rdata[48]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 113        ; 4A       ; mem_rdata[40]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 93         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 96         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 85         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB24     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC1      ; 218        ; 5A       ; mem_addr[15]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ; 188        ; 5A       ; mem_rdata[63]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC4      ; 186        ; 5A       ; mem_rdata[43]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ; 152        ; 4A       ; mem_addr[18]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC7      ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ; 138        ; 4A       ; mem_rdata[9]                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 94         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 88         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ; 207        ; 5A       ; mem_addr[21]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD3      ; 205        ; 5A       ; mem_addr[29]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD4      ; 175        ; 5A       ; mem_rdata[50]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD5      ; 173        ; 5A       ; mem_addr[26]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD6      ; 150        ; 4A       ; mem_rdata[42]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD7      ; 144        ; 4A       ; mem_rdata[49]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD8      ; 142        ; 4A       ; mem_rdata[14]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD9      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD15     ; 100        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ; 98         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ; 92         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 90         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 86         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD21     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 304        ; 6A       ; mem_wdata[3]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 329        ; 7A       ; mem_wdata[27]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 332        ; 7A       ; mem_wdata[56]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 364        ; 7A       ; mem_wdata[46]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 362        ; 7A       ; mem_wdata[41]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 369        ; 7A       ; mem_wdata[16]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 370        ; 7A       ; mem_wdata[14]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 383        ; 8A       ; mem_wdata[44]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 385        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 390        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 1          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ; 0          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 302        ; 6A       ; mem_wdata[4]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 297        ; 6A       ; mem_wdata[23]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 299        ; 6A       ; mem_addr[25]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 330        ; 7A       ; mem_wdata[34]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C6       ; 327        ; 7A       ; mem_wdata[24]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 339        ; 7A       ; mem_rdata[23]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C9       ; 359        ; 7A       ; mem_wdata[1]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 367        ; 7A       ; mem_wdata[48]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ; 381        ; 8A       ; mem_wdata[50]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 391        ; 8A       ; mem_wdata[59]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C15      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C23      ; 3          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C24      ; 2          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 289        ; 6A       ; mem_wdata[60]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 291        ; 6A       ; mem_wdata[25]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 292        ; 6A       ; mem_wdata[21]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 300        ; 6A       ; mem_rdata[37]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 325        ; 7A       ; mem_wdata[29]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 307        ; 7A       ; mem_rdata[29]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 337        ; 7A       ; mem_rdata[16]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 357        ; 7A       ; mem_wdata[8]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 365        ; 7A       ; mem_wdata[51]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 379        ; 8A       ; mem_wdata[31]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 380        ; 8A       ; mem_wdata[42]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 389        ; 8A       ; mem_wdata[45]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D18      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 5          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D22      ; 4          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 267        ; 6A       ; mem_rdata[27]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 290        ; 6A       ; mem_wdata[55]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 298        ; 6A       ; mem_rdata[15]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 305        ; 7A       ; mem_wdata[61]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 336        ; 7A       ; mem_wdata[53]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 368        ; 7A       ; mem_wdata[49]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 377        ; 8A       ; mem_wdata[10]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 378        ; 8A       ; mem_wdata[12]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 420        ; 8A       ; mem_wdata[7]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E19      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E23      ; 7          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 6          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 265        ; 6A       ; mem_rdata[20]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F3       ; 272        ; 6A       ; mem_rdata[21]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 296        ; 6A       ; mem_rdata[33]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 303        ; 6A       ; mem_wdata[28]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ; 308        ; 7A       ; mem_rdata[34]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 334        ; 7A       ; mem_write                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 366        ; 7A       ; mem_wdata[52]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F12      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F13      ; 388        ; 8A       ; mem_wdata[13]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 9          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F22      ; 8          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 262        ; 6A       ; mem_rdata[31]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 264        ; 6A       ; mem_wdata[57]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 270        ; 6A       ; mem_wdata[58]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 294        ; 6A       ; mem_wdata[36]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 293        ; 6A       ; mem_wdata[47]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 295        ; 6A       ; mem_wdata[63]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ; 301        ; 6A       ; mem_rdata[3]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G8       ; 306        ; 7A       ; mem_wdata[26]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 328        ; 7A       ; mem_wdata[30]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 360        ; 7A       ; mem_wdata[15]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 358        ; 7A       ; mem_wdata[17]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G13      ; 386        ; 8A       ; mem_addr[2]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ; 11         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G24      ; 10         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 259        ; 6A       ; mem_addr[28]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 266        ; 6A       ; mem_wdata[32]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 268        ; 6A       ; mem_rdata[18]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 269        ; 6A       ; mem_wdata[22]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 271        ; 6A       ; mem_wdata[54]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 326        ; 7A       ; mem_addr[19]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H16      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 13         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ; 12         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 257        ; 6A       ; mem_addr[7]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J3       ; 258        ; 6A       ; mem_wdata[38]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 260        ; 6A       ; mem_rdata[4]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 261        ; 6A       ; mem_rdata[24]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 263        ; 6A       ; mem_rdata[22]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J19      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J23      ; 15         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ; 14         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 251        ; 6A       ; mem_addr[12]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 254        ; 6A       ; mem_addr[10]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 256        ; 6A       ; mem_rdata[17]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 253        ; 6A       ; mem_addr[16]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 255        ; 6A       ; mem_rdata[25]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K7       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 17         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 16         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 249        ; 6A       ; mem_addr[11]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 250        ; 6A       ; mem_addr[13]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 252        ; 6A       ; mem_addr[14]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ; 247        ; 6A       ; mem_wdata[6]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 19         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 18         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 246        ; 6A       ; mem_wdata[19]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ; 242        ; 6A       ; mem_rdata[28]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 244        ; 6A       ; mem_rdata[1]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M7       ; 245        ; 6A       ; mem_addr[4]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M22      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 243        ; 6A       ; mem_addr[5]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 248        ; 6A       ; mem_addr[3]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 233        ; 5A       ; mem_rdata[5]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 235        ; 5A       ; mem_rdata[2]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; N21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 241        ; 6A       ; mem_rdata[58]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 227        ; 5A       ; mem_rdata[55]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 236        ; 5A       ; mem_rdata[51]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R3       ; 226        ; 5A       ; mem_rdata[26]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 228        ; 5A       ; mem_rdata[54]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 217        ; 5A       ; mem_rdata[32]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 219        ; 5A       ; mem_rdata[38]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 225        ; 5A       ; mem_addr[24]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 234        ; 5A       ; mem_addr[30]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 222        ; 5A       ; mem_rdata[62]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 224        ; 5A       ; mem_rdata[10]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 209        ; 5A       ; mem_rdata[44]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 211        ; 5A       ; mem_rdata[46]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 187        ; 5A       ; mem_addr[8]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T8       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T16      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 231        ; 5A       ; mem_rdata[56]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ; 206        ; 5A       ; mem_resp                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 208        ; 5A       ; mem_rdata[57]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 185        ; 5A       ; mem_rdata[35]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 151        ; 4A       ; mem_rdata[11]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U16      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ; 229        ; 5A       ; mem_rdata[6]                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V3       ; 215        ; 5A       ; mem_wdata[62]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 178        ; 5A       ; mem_addr[9]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 180        ; 5A       ; mem_rdata[39]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 179        ; 5A       ; mem_read                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V7       ; 177        ; 5A       ; mem_addr[20]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 149        ; 4A       ; mem_rdata[36]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 99         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 91         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 232        ; 5A       ; mem_addr[27]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 213        ; 5A       ; mem_rdata[53]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 212        ; 5A       ; mem_wdata[18]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 184        ; 5A       ; mem_rdata[13]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 143        ; 4A       ; mem_addr[1]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ; 141        ; 4A       ; mem_rdata[7]                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 117        ; 4A       ; mem_wdata[2]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 97         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 89         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 230        ; 5A       ; mem_addr[6]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 210        ; 5A       ; mem_rdata[59]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 182        ; 5A       ; mem_addr[22]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 103        ; 3A       ; clk                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; Y19      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; mem_read      ; Incomplete set of assignments ;
; mem_write     ; Incomplete set of assignments ;
; mem_addr[0]   ; Incomplete set of assignments ;
; mem_addr[1]   ; Incomplete set of assignments ;
; mem_addr[2]   ; Incomplete set of assignments ;
; mem_addr[3]   ; Incomplete set of assignments ;
; mem_addr[4]   ; Incomplete set of assignments ;
; mem_addr[5]   ; Incomplete set of assignments ;
; mem_addr[6]   ; Incomplete set of assignments ;
; mem_addr[7]   ; Incomplete set of assignments ;
; mem_addr[8]   ; Incomplete set of assignments ;
; mem_addr[9]   ; Incomplete set of assignments ;
; mem_addr[10]  ; Incomplete set of assignments ;
; mem_addr[11]  ; Incomplete set of assignments ;
; mem_addr[12]  ; Incomplete set of assignments ;
; mem_addr[13]  ; Incomplete set of assignments ;
; mem_addr[14]  ; Incomplete set of assignments ;
; mem_addr[15]  ; Incomplete set of assignments ;
; mem_addr[16]  ; Incomplete set of assignments ;
; mem_addr[17]  ; Incomplete set of assignments ;
; mem_addr[18]  ; Incomplete set of assignments ;
; mem_addr[19]  ; Incomplete set of assignments ;
; mem_addr[20]  ; Incomplete set of assignments ;
; mem_addr[21]  ; Incomplete set of assignments ;
; mem_addr[22]  ; Incomplete set of assignments ;
; mem_addr[23]  ; Incomplete set of assignments ;
; mem_addr[24]  ; Incomplete set of assignments ;
; mem_addr[25]  ; Incomplete set of assignments ;
; mem_addr[26]  ; Incomplete set of assignments ;
; mem_addr[27]  ; Incomplete set of assignments ;
; mem_addr[28]  ; Incomplete set of assignments ;
; mem_addr[29]  ; Incomplete set of assignments ;
; mem_addr[30]  ; Incomplete set of assignments ;
; mem_addr[31]  ; Incomplete set of assignments ;
; mem_wdata[0]  ; Incomplete set of assignments ;
; mem_wdata[1]  ; Incomplete set of assignments ;
; mem_wdata[2]  ; Incomplete set of assignments ;
; mem_wdata[3]  ; Incomplete set of assignments ;
; mem_wdata[4]  ; Incomplete set of assignments ;
; mem_wdata[5]  ; Incomplete set of assignments ;
; mem_wdata[6]  ; Incomplete set of assignments ;
; mem_wdata[7]  ; Incomplete set of assignments ;
; mem_wdata[8]  ; Incomplete set of assignments ;
; mem_wdata[9]  ; Incomplete set of assignments ;
; mem_wdata[10] ; Incomplete set of assignments ;
; mem_wdata[11] ; Incomplete set of assignments ;
; mem_wdata[12] ; Incomplete set of assignments ;
; mem_wdata[13] ; Incomplete set of assignments ;
; mem_wdata[14] ; Incomplete set of assignments ;
; mem_wdata[15] ; Incomplete set of assignments ;
; mem_wdata[16] ; Incomplete set of assignments ;
; mem_wdata[17] ; Incomplete set of assignments ;
; mem_wdata[18] ; Incomplete set of assignments ;
; mem_wdata[19] ; Incomplete set of assignments ;
; mem_wdata[20] ; Incomplete set of assignments ;
; mem_wdata[21] ; Incomplete set of assignments ;
; mem_wdata[22] ; Incomplete set of assignments ;
; mem_wdata[23] ; Incomplete set of assignments ;
; mem_wdata[24] ; Incomplete set of assignments ;
; mem_wdata[25] ; Incomplete set of assignments ;
; mem_wdata[26] ; Incomplete set of assignments ;
; mem_wdata[27] ; Incomplete set of assignments ;
; mem_wdata[28] ; Incomplete set of assignments ;
; mem_wdata[29] ; Incomplete set of assignments ;
; mem_wdata[30] ; Incomplete set of assignments ;
; mem_wdata[31] ; Incomplete set of assignments ;
; mem_wdata[32] ; Incomplete set of assignments ;
; mem_wdata[33] ; Incomplete set of assignments ;
; mem_wdata[34] ; Incomplete set of assignments ;
; mem_wdata[35] ; Incomplete set of assignments ;
; mem_wdata[36] ; Incomplete set of assignments ;
; mem_wdata[37] ; Incomplete set of assignments ;
; mem_wdata[38] ; Incomplete set of assignments ;
; mem_wdata[39] ; Incomplete set of assignments ;
; mem_wdata[40] ; Incomplete set of assignments ;
; mem_wdata[41] ; Incomplete set of assignments ;
; mem_wdata[42] ; Incomplete set of assignments ;
; mem_wdata[43] ; Incomplete set of assignments ;
; mem_wdata[44] ; Incomplete set of assignments ;
; mem_wdata[45] ; Incomplete set of assignments ;
; mem_wdata[46] ; Incomplete set of assignments ;
; mem_wdata[47] ; Incomplete set of assignments ;
; mem_wdata[48] ; Incomplete set of assignments ;
; mem_wdata[49] ; Incomplete set of assignments ;
; mem_wdata[50] ; Incomplete set of assignments ;
; mem_wdata[51] ; Incomplete set of assignments ;
; mem_wdata[52] ; Incomplete set of assignments ;
; mem_wdata[53] ; Incomplete set of assignments ;
; mem_wdata[54] ; Incomplete set of assignments ;
; mem_wdata[55] ; Incomplete set of assignments ;
; mem_wdata[56] ; Incomplete set of assignments ;
; mem_wdata[57] ; Incomplete set of assignments ;
; mem_wdata[58] ; Incomplete set of assignments ;
; mem_wdata[59] ; Incomplete set of assignments ;
; mem_wdata[60] ; Incomplete set of assignments ;
; mem_wdata[61] ; Incomplete set of assignments ;
; mem_wdata[62] ; Incomplete set of assignments ;
; mem_wdata[63] ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; rst           ; Incomplete set of assignments ;
; mem_resp      ; Incomplete set of assignments ;
; mem_rdata[0]  ; Incomplete set of assignments ;
; mem_rdata[1]  ; Incomplete set of assignments ;
; mem_rdata[2]  ; Incomplete set of assignments ;
; mem_rdata[3]  ; Incomplete set of assignments ;
; mem_rdata[4]  ; Incomplete set of assignments ;
; mem_rdata[5]  ; Incomplete set of assignments ;
; mem_rdata[6]  ; Incomplete set of assignments ;
; mem_rdata[7]  ; Incomplete set of assignments ;
; mem_rdata[8]  ; Incomplete set of assignments ;
; mem_rdata[9]  ; Incomplete set of assignments ;
; mem_rdata[10] ; Incomplete set of assignments ;
; mem_rdata[11] ; Incomplete set of assignments ;
; mem_rdata[12] ; Incomplete set of assignments ;
; mem_rdata[13] ; Incomplete set of assignments ;
; mem_rdata[14] ; Incomplete set of assignments ;
; mem_rdata[15] ; Incomplete set of assignments ;
; mem_rdata[16] ; Incomplete set of assignments ;
; mem_rdata[17] ; Incomplete set of assignments ;
; mem_rdata[18] ; Incomplete set of assignments ;
; mem_rdata[19] ; Incomplete set of assignments ;
; mem_rdata[20] ; Incomplete set of assignments ;
; mem_rdata[21] ; Incomplete set of assignments ;
; mem_rdata[22] ; Incomplete set of assignments ;
; mem_rdata[23] ; Incomplete set of assignments ;
; mem_rdata[24] ; Incomplete set of assignments ;
; mem_rdata[25] ; Incomplete set of assignments ;
; mem_rdata[26] ; Incomplete set of assignments ;
; mem_rdata[27] ; Incomplete set of assignments ;
; mem_rdata[28] ; Incomplete set of assignments ;
; mem_rdata[29] ; Incomplete set of assignments ;
; mem_rdata[30] ; Incomplete set of assignments ;
; mem_rdata[31] ; Incomplete set of assignments ;
; mem_rdata[32] ; Incomplete set of assignments ;
; mem_rdata[33] ; Incomplete set of assignments ;
; mem_rdata[34] ; Incomplete set of assignments ;
; mem_rdata[35] ; Incomplete set of assignments ;
; mem_rdata[36] ; Incomplete set of assignments ;
; mem_rdata[37] ; Incomplete set of assignments ;
; mem_rdata[38] ; Incomplete set of assignments ;
; mem_rdata[39] ; Incomplete set of assignments ;
; mem_rdata[40] ; Incomplete set of assignments ;
; mem_rdata[41] ; Incomplete set of assignments ;
; mem_rdata[42] ; Incomplete set of assignments ;
; mem_rdata[43] ; Incomplete set of assignments ;
; mem_rdata[44] ; Incomplete set of assignments ;
; mem_rdata[45] ; Incomplete set of assignments ;
; mem_rdata[46] ; Incomplete set of assignments ;
; mem_rdata[47] ; Incomplete set of assignments ;
; mem_rdata[48] ; Incomplete set of assignments ;
; mem_rdata[49] ; Incomplete set of assignments ;
; mem_rdata[50] ; Incomplete set of assignments ;
; mem_rdata[51] ; Incomplete set of assignments ;
; mem_rdata[52] ; Incomplete set of assignments ;
; mem_rdata[53] ; Incomplete set of assignments ;
; mem_rdata[54] ; Incomplete set of assignments ;
; mem_rdata[55] ; Incomplete set of assignments ;
; mem_rdata[56] ; Incomplete set of assignments ;
; mem_rdata[57] ; Incomplete set of assignments ;
; mem_rdata[58] ; Incomplete set of assignments ;
; mem_rdata[59] ; Incomplete set of assignments ;
; mem_rdata[60] ; Incomplete set of assignments ;
; mem_rdata[61] ; Incomplete set of assignments ;
; mem_rdata[62] ; Incomplete set of assignments ;
; mem_rdata[63] ; Incomplete set of assignments ;
; mem_read      ; Missing location assignment   ;
; mem_write     ; Missing location assignment   ;
; mem_addr[0]   ; Missing location assignment   ;
; mem_addr[1]   ; Missing location assignment   ;
; mem_addr[2]   ; Missing location assignment   ;
; mem_addr[3]   ; Missing location assignment   ;
; mem_addr[4]   ; Missing location assignment   ;
; mem_addr[5]   ; Missing location assignment   ;
; mem_addr[6]   ; Missing location assignment   ;
; mem_addr[7]   ; Missing location assignment   ;
; mem_addr[8]   ; Missing location assignment   ;
; mem_addr[9]   ; Missing location assignment   ;
; mem_addr[10]  ; Missing location assignment   ;
; mem_addr[11]  ; Missing location assignment   ;
; mem_addr[12]  ; Missing location assignment   ;
; mem_addr[13]  ; Missing location assignment   ;
; mem_addr[14]  ; Missing location assignment   ;
; mem_addr[15]  ; Missing location assignment   ;
; mem_addr[16]  ; Missing location assignment   ;
; mem_addr[17]  ; Missing location assignment   ;
; mem_addr[18]  ; Missing location assignment   ;
; mem_addr[19]  ; Missing location assignment   ;
; mem_addr[20]  ; Missing location assignment   ;
; mem_addr[21]  ; Missing location assignment   ;
; mem_addr[22]  ; Missing location assignment   ;
; mem_addr[23]  ; Missing location assignment   ;
; mem_addr[24]  ; Missing location assignment   ;
; mem_addr[25]  ; Missing location assignment   ;
; mem_addr[26]  ; Missing location assignment   ;
; mem_addr[27]  ; Missing location assignment   ;
; mem_addr[28]  ; Missing location assignment   ;
; mem_addr[29]  ; Missing location assignment   ;
; mem_addr[30]  ; Missing location assignment   ;
; mem_addr[31]  ; Missing location assignment   ;
; mem_wdata[0]  ; Missing location assignment   ;
; mem_wdata[1]  ; Missing location assignment   ;
; mem_wdata[2]  ; Missing location assignment   ;
; mem_wdata[3]  ; Missing location assignment   ;
; mem_wdata[4]  ; Missing location assignment   ;
; mem_wdata[5]  ; Missing location assignment   ;
; mem_wdata[6]  ; Missing location assignment   ;
; mem_wdata[7]  ; Missing location assignment   ;
; mem_wdata[8]  ; Missing location assignment   ;
; mem_wdata[9]  ; Missing location assignment   ;
; mem_wdata[10] ; Missing location assignment   ;
; mem_wdata[11] ; Missing location assignment   ;
; mem_wdata[12] ; Missing location assignment   ;
; mem_wdata[13] ; Missing location assignment   ;
; mem_wdata[14] ; Missing location assignment   ;
; mem_wdata[15] ; Missing location assignment   ;
; mem_wdata[16] ; Missing location assignment   ;
; mem_wdata[17] ; Missing location assignment   ;
; mem_wdata[18] ; Missing location assignment   ;
; mem_wdata[19] ; Missing location assignment   ;
; mem_wdata[20] ; Missing location assignment   ;
; mem_wdata[21] ; Missing location assignment   ;
; mem_wdata[22] ; Missing location assignment   ;
; mem_wdata[23] ; Missing location assignment   ;
; mem_wdata[24] ; Missing location assignment   ;
; mem_wdata[25] ; Missing location assignment   ;
; mem_wdata[26] ; Missing location assignment   ;
; mem_wdata[27] ; Missing location assignment   ;
; mem_wdata[28] ; Missing location assignment   ;
; mem_wdata[29] ; Missing location assignment   ;
; mem_wdata[30] ; Missing location assignment   ;
; mem_wdata[31] ; Missing location assignment   ;
; mem_wdata[32] ; Missing location assignment   ;
; mem_wdata[33] ; Missing location assignment   ;
; mem_wdata[34] ; Missing location assignment   ;
; mem_wdata[35] ; Missing location assignment   ;
; mem_wdata[36] ; Missing location assignment   ;
; mem_wdata[37] ; Missing location assignment   ;
; mem_wdata[38] ; Missing location assignment   ;
; mem_wdata[39] ; Missing location assignment   ;
; mem_wdata[40] ; Missing location assignment   ;
; mem_wdata[41] ; Missing location assignment   ;
; mem_wdata[42] ; Missing location assignment   ;
; mem_wdata[43] ; Missing location assignment   ;
; mem_wdata[44] ; Missing location assignment   ;
; mem_wdata[45] ; Missing location assignment   ;
; mem_wdata[46] ; Missing location assignment   ;
; mem_wdata[47] ; Missing location assignment   ;
; mem_wdata[48] ; Missing location assignment   ;
; mem_wdata[49] ; Missing location assignment   ;
; mem_wdata[50] ; Missing location assignment   ;
; mem_wdata[51] ; Missing location assignment   ;
; mem_wdata[52] ; Missing location assignment   ;
; mem_wdata[53] ; Missing location assignment   ;
; mem_wdata[54] ; Missing location assignment   ;
; mem_wdata[55] ; Missing location assignment   ;
; mem_wdata[56] ; Missing location assignment   ;
; mem_wdata[57] ; Missing location assignment   ;
; mem_wdata[58] ; Missing location assignment   ;
; mem_wdata[59] ; Missing location assignment   ;
; mem_wdata[60] ; Missing location assignment   ;
; mem_wdata[61] ; Missing location assignment   ;
; mem_wdata[62] ; Missing location assignment   ;
; mem_wdata[63] ; Missing location assignment   ;
; clk           ; Missing location assignment   ;
; rst           ; Missing location assignment   ;
; mem_resp      ; Missing location assignment   ;
; mem_rdata[0]  ; Missing location assignment   ;
; mem_rdata[1]  ; Missing location assignment   ;
; mem_rdata[2]  ; Missing location assignment   ;
; mem_rdata[3]  ; Missing location assignment   ;
; mem_rdata[4]  ; Missing location assignment   ;
; mem_rdata[5]  ; Missing location assignment   ;
; mem_rdata[6]  ; Missing location assignment   ;
; mem_rdata[7]  ; Missing location assignment   ;
; mem_rdata[8]  ; Missing location assignment   ;
; mem_rdata[9]  ; Missing location assignment   ;
; mem_rdata[10] ; Missing location assignment   ;
; mem_rdata[11] ; Missing location assignment   ;
; mem_rdata[12] ; Missing location assignment   ;
; mem_rdata[13] ; Missing location assignment   ;
; mem_rdata[14] ; Missing location assignment   ;
; mem_rdata[15] ; Missing location assignment   ;
; mem_rdata[16] ; Missing location assignment   ;
; mem_rdata[17] ; Missing location assignment   ;
; mem_rdata[18] ; Missing location assignment   ;
; mem_rdata[19] ; Missing location assignment   ;
; mem_rdata[20] ; Missing location assignment   ;
; mem_rdata[21] ; Missing location assignment   ;
; mem_rdata[22] ; Missing location assignment   ;
; mem_rdata[23] ; Missing location assignment   ;
; mem_rdata[24] ; Missing location assignment   ;
; mem_rdata[25] ; Missing location assignment   ;
; mem_rdata[26] ; Missing location assignment   ;
; mem_rdata[27] ; Missing location assignment   ;
; mem_rdata[28] ; Missing location assignment   ;
; mem_rdata[29] ; Missing location assignment   ;
; mem_rdata[30] ; Missing location assignment   ;
; mem_rdata[31] ; Missing location assignment   ;
; mem_rdata[32] ; Missing location assignment   ;
; mem_rdata[33] ; Missing location assignment   ;
; mem_rdata[34] ; Missing location assignment   ;
; mem_rdata[35] ; Missing location assignment   ;
; mem_rdata[36] ; Missing location assignment   ;
; mem_rdata[37] ; Missing location assignment   ;
; mem_rdata[38] ; Missing location assignment   ;
; mem_rdata[39] ; Missing location assignment   ;
; mem_rdata[40] ; Missing location assignment   ;
; mem_rdata[41] ; Missing location assignment   ;
; mem_rdata[42] ; Missing location assignment   ;
; mem_rdata[43] ; Missing location assignment   ;
; mem_rdata[44] ; Missing location assignment   ;
; mem_rdata[45] ; Missing location assignment   ;
; mem_rdata[46] ; Missing location assignment   ;
; mem_rdata[47] ; Missing location assignment   ;
; mem_rdata[48] ; Missing location assignment   ;
; mem_rdata[49] ; Missing location assignment   ;
; mem_rdata[50] ; Missing location assignment   ;
; mem_rdata[51] ; Missing location assignment   ;
; mem_rdata[52] ; Missing location assignment   ;
; mem_rdata[53] ; Missing location assignment   ;
; mem_rdata[54] ; Missing location assignment   ;
; mem_rdata[55] ; Missing location assignment   ;
; mem_rdata[56] ; Missing location assignment   ;
; mem_rdata[57] ; Missing location assignment   ;
; mem_rdata[58] ; Missing location assignment   ;
; mem_rdata[59] ; Missing location assignment   ;
; mem_rdata[60] ; Missing location assignment   ;
; mem_rdata[61] ; Missing location assignment   ;
; mem_rdata[62] ; Missing location assignment   ;
; mem_rdata[63] ; Missing location assignment   ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                      ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs        ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                       ; Entity Name      ; Library Name ;
;                                                 ;                     ;              ;          ;             ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                           ;                  ;              ;
+-------------------------------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+--------------+
; |mp4                                            ; 4097 (0)            ; 0 (0)        ; 0 (0)    ; 4861 (0)    ; 6005 (0)                  ; 0 (0)         ; 384               ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 165  ; 0            ; 1709 (0)                       ; 3617 (0)           ; 2388 (0)                      ; |mp4                                                                                                      ; mp4              ; work         ;
;    |arbiter:arbiter|                            ; 174 (174)           ; 0 (0)        ; 0 (0)    ; 366 (366)   ; 267 (267)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 128 (128)                      ; 190 (190)          ; 118 (118)                     ; |mp4|arbiter:arbiter                                                                                      ; arbiter          ; work         ;
;    |cache:d_cache|                              ; 1138 (0)            ; 0 (0)        ; 0 (0)    ; 1726 (0)    ; 2121 (0)                  ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 496 (0)                        ; 1526 (0)           ; 688 (0)                       ; |mp4|cache:d_cache                                                                                        ; cache            ; work         ;
;       |cache_control:control|                   ; 28 (28)             ; 0 (0)        ; 0 (0)    ; 26 (26)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 26 (26)                        ; 0 (0)              ; 2 (2)                         ; |mp4|cache:d_cache|cache_control:control                                                                  ; cache_control    ; work         ;
;       |cache_datapath:datapath|                 ; 987 (59)            ; 0 (0)        ; 0 (0)    ; 1629 (31)   ; 2120 (0)                  ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 374 (49)                       ; 1526 (0)           ; 663 (10)                      ; |mp4|cache:d_cache|cache_datapath:datapath                                                                ; cache_datapath   ; work         ;
;          |array:dirty|                          ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 9 (9)                         ; |mp4|cache:d_cache|cache_datapath:datapath|array:dirty                                                    ; array            ; work         ;
;          |array:tag|                            ; 51 (51)             ; 0 (0)        ; 0 (0)    ; 61 (61)     ; 56 (56)                   ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 25 (25)            ; 31 (31)                       ; |mp4|cache:d_cache|cache_datapath:datapath|array:tag                                                      ; array            ; work         ;
;             |altsyncram:data_rtl_0|             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |mp4|cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0                                ; altsyncram       ; work         ;
;                |altsyncram_5km1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |mp4|cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated ; altsyncram_5km1  ; work         ;
;          |array:valid|                          ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 2 (2)              ; 6 (6)                         ; |mp4|cache:d_cache|cache_datapath:datapath|array:valid                                                    ; array            ; work         ;
;          |data_array:DM_cache|                  ; 849 (849)           ; 0 (0)        ; 0 (0)    ; 1526 (1526) ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 287 (287)                      ; 1499 (1499)        ; 611 (611)                     ; |mp4|cache:d_cache|cache_datapath:datapath|data_array:DM_cache                                            ; data_array       ; work         ;
;       |line_adapter:bus|                        ; 123 (123)           ; 0 (0)        ; 0 (0)    ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 96 (96)                        ; 0 (0)              ; 27 (27)                       ; |mp4|cache:d_cache|line_adapter:bus                                                                       ; line_adapter     ; work         ;
;    |cache:i_cache|                              ; 864 (0)             ; 0 (0)        ; 0 (0)    ; 1359 (0)    ; 2112 (0)                  ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 74 (0)                         ; 1314 (0)           ; 807 (0)                       ; |mp4|cache:i_cache                                                                                        ; cache            ; work         ;
;       |cache_control:control|                   ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 16 (16)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 0 (0)              ; 2 (2)                         ; |mp4|cache:i_cache|cache_control:control                                                                  ; cache_control    ; work         ;
;       |cache_datapath:datapath|                 ; 848 (13)            ; 0 (0)        ; 0 (0)    ; 1352 (9)    ; 2111 (0)                  ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 60 (12)                        ; 1314 (0)           ; 805 (1)                       ; |mp4|cache:i_cache|cache_datapath:datapath                                                                ; cache_datapath   ; work         ;
;          |array:dirty|                          ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 2 (2)                         ; |mp4|cache:i_cache|cache_datapath:datapath|array:dirty                                                    ; array            ; work         ;
;          |array:tag|                            ; 49 (49)             ; 0 (0)        ; 0 (0)    ; 53 (53)     ; 55 (55)                   ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 4 (4)              ; 51 (51)                       ; |mp4|cache:i_cache|cache_datapath:datapath|array:tag                                                      ; array            ; work         ;
;             |altsyncram:data_rtl_0|             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |mp4|cache:i_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0                                ; altsyncram       ; work         ;
;                |altsyncram_5km1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |mp4|cache:i_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated ; altsyncram_5km1  ; work         ;
;          |array:valid|                          ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |mp4|cache:i_cache|cache_datapath:datapath|array:valid                                                    ; array            ; work         ;
;          |data_array:DM_cache|                  ; 768 (768)           ; 0 (0)        ; 0 (0)    ; 1279 (1279) ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (41)                        ; 1310 (1310)        ; 744 (744)                     ; |mp4|cache:i_cache|cache_datapath:datapath|data_array:DM_cache                                            ; data_array       ; work         ;
;    |cpu_datapath:cpu_datapath|                  ; 1921 (0)            ; 0 (0)        ; 0 (0)    ; 1782 (0)    ; 1505 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1011 (0)                       ; 587 (0)            ; 941 (0)                       ; |mp4|cpu_datapath:cpu_datapath                                                                            ; cpu_datapath     ; work         ;
;       |EX:stage_EX|                             ; 456 (198)           ; 0 (0)        ; 0 (0)    ; 353 (161)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 415 (164)                      ; 0 (0)              ; 41 (34)                       ; |mp4|cpu_datapath:cpu_datapath|EX:stage_EX                                                                ; EX               ; work         ;
;          |alu:ALU|                              ; 201 (201)           ; 0 (0)        ; 0 (0)    ; 148 (148)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 195 (195)                      ; 0 (0)              ; 6 (6)                         ; |mp4|cpu_datapath:cpu_datapath|EX:stage_EX|alu:ALU                                                        ; alu              ; work         ;
;          |cmp:CMP|                              ; 57 (57)             ; 0 (0)        ; 0 (0)    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 56 (56)                        ; 0 (0)              ; 1 (1)                         ; |mp4|cpu_datapath:cpu_datapath|EX:stage_EX|cmp:CMP                                                        ; cmp              ; work         ;
;       |ID:stage_ID|                             ; 86 (0)              ; 0 (0)        ; 0 (0)    ; 748 (0)     ; 992 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 63 (0)                         ; 450 (0)            ; 554 (0)                       ; |mp4|cpu_datapath:cpu_datapath|ID:stage_ID                                                                ; ID               ; work         ;
;          |control_rom:control_rom|              ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 11 (11)                       ; |mp4|cpu_datapath:cpu_datapath|ID:stage_ID|control_rom:control_rom                                        ; control_rom      ; work         ;
;          |regfile:regfile|                      ; 66 (66)             ; 0 (0)        ; 0 (0)    ; 734 (734)   ; 992 (992)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 54 (54)                        ; 450 (450)          ; 543 (543)                     ; |mp4|cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile                                                ; regfile          ; work         ;
;       |IF:stage_IF|                             ; 43 (36)             ; 0 (0)        ; 0 (0)    ; 31 (7)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (8)                         ; 1 (0)              ; 33 (28)                       ; |mp4|cpu_datapath:cpu_datapath|IF:stage_IF                                                                ; IF               ; work         ;
;          |pc_register:PC|                       ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 24 (24)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 32 (32)                       ; |mp4|cpu_datapath:cpu_datapath|IF:stage_IF|pc_register:PC                                                 ; pc_register      ; work         ;
;       |MEM:stage_MEM|                           ; 36 (36)             ; 0 (0)        ; 0 (0)    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (28)                        ; 0 (0)              ; 8 (8)                         ; |mp4|cpu_datapath:cpu_datapath|MEM:stage_MEM                                                              ; MEM              ; work         ;
;       |WB:stage_WB|                             ; 132 (132)           ; 0 (0)        ; 0 (0)    ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 61 (61)                        ; 0 (0)              ; 71 (71)                       ; |mp4|cpu_datapath:cpu_datapath|WB:stage_WB                                                                ; WB               ; work         ;
;       |hazard_detection:hazard|                 ; 202 (202)           ; 0 (0)        ; 0 (0)    ; 164 (164)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 145 (145)                      ; 0 (0)              ; 57 (57)                       ; |mp4|cpu_datapath:cpu_datapath|hazard_detection:hazard                                                    ; hazard_detection ; work         ;
;       |sreg_EX_MEM:sreg_EX_MEM|                 ; 148 (148)           ; 0 (0)        ; 0 (0)    ; 220 (220)   ; 138 (138)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 115 (115)                      ; 43 (43)            ; 97 (97)                       ; |mp4|cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM                                                    ; sreg_EX_MEM      ; work         ;
;       |sreg_ID_EX:sreg_ID_EX|                   ; 718 (718)           ; 0 (0)        ; 0 (0)    ; 751 (751)   ; 148 (148)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 119 (119)                      ; 32 (32)            ; 645 (645)                     ; |mp4|cpu_datapath:cpu_datapath|sreg_ID_EX:sreg_ID_EX                                                      ; sreg_ID_EX       ; work         ;
;       |sreg_IF_ID:sreg_IF_ID|                   ; 98 (98)             ; 0 (0)        ; 0 (0)    ; 125 (125)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 51 (51)                        ; 22 (22)            ; 57 (57)                       ; |mp4|cpu_datapath:cpu_datapath|sreg_IF_ID:sreg_IF_ID                                                      ; sreg_IF_ID       ; work         ;
;       |sreg_MEM_WB:sreg_MEM_WB|                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 104 (104)   ; 131 (131)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 39 (39)            ; 92 (92)                       ; |mp4|cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB                                                    ; sreg_MEM_WB      ; work         ;
+-------------------------------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                       ;
+---------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; mem_read      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_write     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[0]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[1]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[2]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[3]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[4]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[5]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[6]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[7]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[8]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[9]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[10]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[11]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[12]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[13]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[14]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[15]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[16]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[17]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[18]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[19]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[20]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[21]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[22]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[23]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[24]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[25]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[26]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[27]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[28]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[29]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[30]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_addr[31]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[0]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[1]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[2]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[3]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[4]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[5]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[6]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[7]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[8]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[9]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[10] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[11] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[12] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[13] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[14] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[15] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[16] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[17] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[18] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[19] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[20] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[21] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[22] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[23] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[24] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[25] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[26] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[27] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[28] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[29] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[30] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[31] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[32] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[33] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[34] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[35] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[36] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[37] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[38] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[39] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[40] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[41] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[42] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[43] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[44] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[45] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[46] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[47] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[48] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[49] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[50] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[51] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[52] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[53] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[54] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[55] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[56] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[57] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[58] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[59] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[60] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[61] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[62] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_wdata[63] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; clk           ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rst           ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_resp      ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[0]  ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[1]  ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[2]  ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[3]  ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[4]  ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[5]  ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[6]  ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[7]  ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[8]  ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[9]  ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[10] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[11] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[12] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[13] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[14] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[15] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[16] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[17] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[18] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[19] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[20] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[21] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[22] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[23] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[24] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[25] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[26] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[27] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[28] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[29] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[30] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[31] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[32] ; Input    ; (51) 1977 ps  ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[33] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[34] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[35] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[36] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[37] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[38] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[39] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[40] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[41] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[42] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[43] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[44] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[45] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[46] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[47] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[48] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[49] ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[50] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[51] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[52] ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[53] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[54] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[55] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[56] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[57] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[58] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[59] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[60] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[61] ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[62] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; mem_rdata[63] ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+---------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; clk                                         ;                   ;         ;
; rst                                         ;                   ;         ;
; mem_resp                                    ;                   ;         ;
;      - arbiter:arbiter|state.READ1          ; 0                 ; 51      ;
;      - arbiter:arbiter|state.READ2          ; 0                 ; 51      ;
;      - arbiter:arbiter|state.READ3          ; 0                 ; 51      ;
;      - arbiter:arbiter|state.WRITE1         ; 0                 ; 51      ;
;      - arbiter:arbiter|state.WRITE2         ; 0                 ; 51      ;
;      - arbiter:arbiter|state.WRITE3         ; 0                 ; 51      ;
;      - arbiter:arbiter|Selector67~0         ; 0                 ; 51      ;
;      - arbiter:arbiter|Selector71~0         ; 0                 ; 51      ;
;      - arbiter:arbiter|next.READ4~0         ; 0                 ; 51      ;
;      - arbiter:arbiter|next.WRITE4~0        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[64]~0       ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[128]~1      ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[0]~2        ; 0                 ; 51      ;
; mem_rdata[0]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[128]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[0]          ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[192]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[64]~feeder  ; 1                 ; 51      ;
; mem_rdata[1]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[1]          ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[65]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[193]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[129]~feeder ; 1                 ; 51      ;
; mem_rdata[2]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[130]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[2]~feeder   ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[66]~feeder  ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[194]~feeder ; 0                 ; 51      ;
; mem_rdata[3]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[3]          ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[195]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[67]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[131]~feeder ; 1                 ; 51      ;
; mem_rdata[4]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[132]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[4]          ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[196]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[68]         ; 0                 ; 51      ;
; mem_rdata[5]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[133]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[197]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[69]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[5]~feeder   ; 1                 ; 51      ;
; mem_rdata[6]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[198]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[134]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[70]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[6]~feeder   ; 1                 ; 51      ;
; mem_rdata[7]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[7]          ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[71]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[135]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[199]~feeder ; 1                 ; 51      ;
; mem_rdata[8]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[136]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[8]          ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[200]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[72]         ; 0                 ; 51      ;
; mem_rdata[9]                                ;                   ;         ;
;      - arbiter:arbiter|read_out[137]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[9]          ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[201]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[73]         ; 0                 ; 51      ;
; mem_rdata[10]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[138]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[10]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[202]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[74]         ; 1                 ; 51      ;
; mem_rdata[11]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[139]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[11]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[203]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[75]~feeder  ; 0                 ; 51      ;
; mem_rdata[12]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[140]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[12]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[204]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[76]~feeder  ; 1                 ; 51      ;
; mem_rdata[13]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[141]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[13]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[205]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[77]         ; 1                 ; 51      ;
; mem_rdata[14]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[14]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[142]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[78]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[206]~feeder ; 1                 ; 51      ;
; mem_rdata[15]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[15]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[207]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[79]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[143]~feeder ; 1                 ; 51      ;
; mem_rdata[16]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[144]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[16]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[208]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[80]         ; 0                 ; 51      ;
; mem_rdata[17]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[145]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[17]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[209]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[81]         ; 0                 ; 51      ;
; mem_rdata[18]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[146]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[18]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[210]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[82]         ; 0                 ; 51      ;
; mem_rdata[19]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[147]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[19]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[211]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[83]         ; 0                 ; 51      ;
; mem_rdata[20]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[148]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[20]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[212]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[84]         ; 1                 ; 51      ;
; mem_rdata[21]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[149]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[21]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[213]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[85]         ; 0                 ; 51      ;
; mem_rdata[22]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[150]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[22]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[214]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[86]         ; 0                 ; 51      ;
; mem_rdata[23]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[151]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[23]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[215]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[87]         ; 0                 ; 51      ;
; mem_rdata[24]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[152]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[24]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[216]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[88]         ; 1                 ; 51      ;
; mem_rdata[25]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[153]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[25]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[217]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[89]         ; 1                 ; 51      ;
; mem_rdata[26]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[154]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[90]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[218]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[26]~feeder  ; 1                 ; 51      ;
; mem_rdata[27]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[155]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[219]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[91]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[27]~feeder  ; 0                 ; 51      ;
; mem_rdata[28]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[156]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[28]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[92]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[220]~feeder ; 1                 ; 51      ;
; mem_rdata[29]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[157]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[29]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[221]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[93]         ; 1                 ; 51      ;
; mem_rdata[30]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[158]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[222]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[94]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[30]~feeder  ; 1                 ; 51      ;
; mem_rdata[31]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[159]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[31]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[223]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[95]         ; 1                 ; 51      ;
; mem_rdata[32]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[160]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[224]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[32]~feeder  ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[96]~feeder  ; 1                 ; 51      ;
; mem_rdata[33]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[161]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[33]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[225]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[97]         ; 1                 ; 51      ;
; mem_rdata[34]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[162]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[34]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[226]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[98]         ; 0                 ; 51      ;
; mem_rdata[35]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[163]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[35]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[227]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[99]         ; 1                 ; 51      ;
; mem_rdata[36]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[164]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[36]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[228]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[100]        ; 0                 ; 51      ;
; mem_rdata[37]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[165]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[37]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[229]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[101]        ; 1                 ; 51      ;
; mem_rdata[38]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[38]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[102]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[230]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[166]~feeder ; 0                 ; 51      ;
; mem_rdata[39]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[167]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[231]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[103]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[39]~feeder  ; 1                 ; 51      ;
; mem_rdata[40]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[168]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[40]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[232]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[104]        ; 0                 ; 51      ;
; mem_rdata[41]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[169]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[41]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[105]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[233]~feeder ; 1                 ; 51      ;
; mem_rdata[42]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[170]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[42]~feeder  ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[106]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[234]~feeder ; 0                 ; 51      ;
; mem_rdata[43]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[171]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[43]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[235]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[107]        ; 0                 ; 51      ;
; mem_rdata[44]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[172]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[108]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[236]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[44]~feeder  ; 0                 ; 51      ;
; mem_rdata[45]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[45]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[237]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[109]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[173]~feeder ; 0                 ; 51      ;
; mem_rdata[46]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[110]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[238]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[174]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[46]~feeder  ; 1                 ; 51      ;
; mem_rdata[47]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[175]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[111]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[47]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[239]~feeder ; 1                 ; 51      ;
; mem_rdata[48]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[176]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[48]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[240]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[112]        ; 0                 ; 51      ;
; mem_rdata[49]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[177]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[241]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[49]~feeder  ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[113]~feeder ; 0                 ; 51      ;
; mem_rdata[50]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[242]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[50]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[178]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[114]~feeder ; 1                 ; 51      ;
; mem_rdata[51]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[115]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[51]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[179]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[243]~feeder ; 1                 ; 51      ;
; mem_rdata[52]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[180]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[244]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[52]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[116]~feeder ; 1                 ; 51      ;
; mem_rdata[53]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[53]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[117]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[181]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[245]~feeder ; 1                 ; 51      ;
; mem_rdata[54]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[54]         ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[118]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[246]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[182]~feeder ; 1                 ; 51      ;
; mem_rdata[55]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[55]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[247]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[183]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[119]~feeder ; 0                 ; 51      ;
; mem_rdata[56]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[184]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[56]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[248]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[120]        ; 0                 ; 51      ;
; mem_rdata[57]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[249]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[185]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[121]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[57]~feeder  ; 1                 ; 51      ;
; mem_rdata[58]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[186]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[122]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[250]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[58]~feeder  ; 1                 ; 51      ;
; mem_rdata[59]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[59]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[251]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[123]        ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[187]~feeder ; 0                 ; 51      ;
; mem_rdata[60]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[252]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[188]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[60]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[124]~feeder ; 1                 ; 51      ;
; mem_rdata[61]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[61]         ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[189]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[253]~feeder ; 0                 ; 51      ;
;      - arbiter:arbiter|read_out[125]~feeder ; 0                 ; 51      ;
; mem_rdata[62]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[190]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[126]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[254]~feeder ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[62]~feeder  ; 1                 ; 51      ;
; mem_rdata[63]                               ;                   ;         ;
;      - arbiter:arbiter|read_out[255]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[127]        ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[63]~feeder  ; 1                 ; 51      ;
;      - arbiter:arbiter|read_out[191]~feeder ; 1                 ; 51      ;
+---------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+-----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; arbiter:arbiter|next.READ4~0                                          ; LABCELL_X55_Y34_N2   ; 65      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|read_out[0]~2                                         ; LABCELL_X55_Y34_N28  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|read_out[128]~1                                       ; LABCELL_X55_Y34_N34  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|read_out[64]~0                                        ; LABCELL_X55_Y34_N12  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_control:control|tag_load~0                        ; LABCELL_X50_Y30_N22  ; 55      ; Write enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~16             ; LABCELL_X53_Y33_N24  ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~17             ; LABCELL_X53_Y33_N6   ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~18             ; LABCELL_X53_Y33_N26  ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~19             ; LABCELL_X53_Y33_N4   ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~20             ; LABCELL_X53_Y33_N32  ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~21             ; LABCELL_X53_Y33_N14  ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~22             ; LABCELL_X53_Y33_N34  ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:d_cache|cache_datapath:datapath|array:dirty|data~23             ; LABCELL_X53_Y33_N12  ; 258     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_control:control|tag_load~0                        ; MLABCELL_X46_Y28_N24 ; 23      ; Write enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~10             ; MLABCELL_X44_Y19_N8  ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~11             ; MLABCELL_X42_Y20_N26 ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~12             ; MLABCELL_X54_Y20_N24 ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~13             ; LABCELL_X38_Y21_N28  ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~14             ; LABCELL_X53_Y21_N32  ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~15             ; LABCELL_X43_Y25_N10  ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~8              ; MLABCELL_X46_Y22_N10 ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cache:i_cache|cache_datapath:datapath|array:dirty|data~9              ; LABCELL_X38_Y21_N0   ; 257     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                   ; PIN_Y13              ; 6007    ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[10][15]~18 ; LABCELL_X27_Y28_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[11][2]~19  ; LABCELL_X27_Y28_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[12][13]~23 ; MLABCELL_X26_Y32_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[13][18]~24 ; LABCELL_X27_Y28_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[14][24]~25 ; LABCELL_X27_Y28_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[15][20]~26 ; LABCELL_X30_Y28_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[16][0]~0   ; MLABCELL_X34_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[17][24]~4  ; LABCELL_X30_Y28_N26  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[18][2]~8   ; LABCELL_X27_Y28_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[19][0]~12  ; LABCELL_X27_Y28_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[1][10]~20  ; LABCELL_X27_Y28_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[20][12]~1  ; LABCELL_X30_Y28_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[21][13]~5  ; MLABCELL_X29_Y26_N34 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[22][14]~9  ; MLABCELL_X29_Y28_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[23][29]~13 ; LABCELL_X27_Y28_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[24][23]~2  ; LABCELL_X30_Y28_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[25][15]~6  ; LABCELL_X30_Y28_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[26][4]~10  ; MLABCELL_X29_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[27][28]~14 ; LABCELL_X27_Y28_N32  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[28][3]~3   ; LABCELL_X30_Y28_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[29][11]~7  ; MLABCELL_X29_Y26_N32 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[2][12]~21  ; LABCELL_X30_Y28_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[30][19]~11 ; MLABCELL_X29_Y28_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[31][27]~15 ; LABCELL_X30_Y28_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[3][4]~22   ; MLABCELL_X29_Y28_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[4][16]~27  ; MLABCELL_X29_Y31_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[5][26]~28  ; MLABCELL_X29_Y29_N38 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[6][20]~29  ; MLABCELL_X29_Y29_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[7][19]~30  ; LABCELL_X32_Y29_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[8][17]~16  ; LABCELL_X27_Y28_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|ID:stage_ID|regfile:regfile|data[9][28]~17  ; LABCELL_X27_Y28_N34  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|IF:stage_IF|Equal0~1                        ; MLABCELL_X46_Y29_N34 ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|IF:stage_IF|pc_register:PC|data[24]~2       ; LABCELL_X50_Y28_N30  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|alu[22]~52          ; LABCELL_X38_Y33_N4   ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|always0~0           ; LABCELL_X38_Y29_N24  ; 266     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_ID_EX:sreg_ID_EX|rs1[29]~11            ; LABCELL_X38_Y29_N6   ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_ID_EX:sreg_ID_EX|rs2[2]~11             ; LABCELL_X38_Y29_N4   ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_IF_ID:sreg_IF_ID|pc[1]~0               ; MLABCELL_X46_Y28_N28 ; 345     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[10]~0          ; LABCELL_X50_Y30_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|pc[5]~0             ; MLABCELL_X46_Y28_N14 ; 99      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_resp                                                              ; PIN_U3               ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                   ; PIN_AA13             ; 1201    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst                                                                   ; PIN_AA13             ; 267     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y13  ; 6007    ; 395                                  ; Global Clock         ; GCLK7            ; --                        ;
; rst  ; PIN_AA13 ; 267     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; rst~input                                                    ; 1200    ;
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|alu[6]     ; 531     ;
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|alu[5]     ; 529     ;
; cpu_datapath:cpu_datapath|IF:stage_IF|pc_register:PC|data[6] ; 528     ;
; cpu_datapath:cpu_datapath|IF:stage_IF|pc_register:PC|data[5] ; 527     ;
+--------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLABs ; MIF                                ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 24           ; 8            ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 192  ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1          ; 0     ; db/mp4.ram0_array_32a7bb4d.hdl.mif ; M9K_X48_Y33_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; cache:i_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 24           ; 8            ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 192  ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1          ; 0     ; db/mp4.ram0_array_32a7bb4d.hdl.mif ; M9K_X48_Y28_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |mp4|cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ALTSYNCRAM                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |mp4|cache:i_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ALTSYNCRAM                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 14,630 / 213,100 ( 7 % )  ;
; C12 interconnects                 ; 370 / 7,906 ( 5 % )       ;
; C4 interconnects                  ; 6,853 / 139,240 ( 5 % )   ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )            ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )             ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )             ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )            ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )             ;
; Direct links                      ; 1,512 / 213,100 ( < 1 % ) ;
; Global clocks                     ; 2 / 16 ( 13 % )           ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )         ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )            ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )             ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )            ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )            ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )             ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )             ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )            ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 3,745 / 50,600 ( 7 % )    ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )            ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )             ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )             ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )            ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )             ;
; Periphery clocks                  ; 0 / 50 ( 0 % )            ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )            ;
; R20 interconnects                 ; 131 / 8,690 ( 2 % )       ;
; R20/C12 interconnect drivers      ; 409 / 12,980 ( 3 % )      ;
; R4 interconnects                  ; 11,957 / 235,620 ( 5 % )  ;
; Spine clocks                      ; 6 / 104 ( 6 % )           ;
+-----------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 8.45) ; Number of LABs  (Total = 575) ;
+----------------------------------+-------------------------------+
; 1                                ; 22                            ;
; 2                                ; 24                            ;
; 3                                ; 13                            ;
; 4                                ; 13                            ;
; 5                                ; 24                            ;
; 6                                ; 22                            ;
; 7                                ; 13                            ;
; 8                                ; 25                            ;
; 9                                ; 33                            ;
; 10                               ; 386                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 575) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 51                            ;
; 1 Clock                            ; 557                           ;
; 1 Clock enable                     ; 97                            ;
; 1 Sync. clear                      ; 201                           ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 53                            ;
; 3 Clock enables                    ; 393                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.24) ; Number of LABs  (Total = 575) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 13                            ;
; 3                                            ; 9                             ;
; 4                                            ; 10                            ;
; 5                                            ; 15                            ;
; 6                                            ; 10                            ;
; 7                                            ; 10                            ;
; 8                                            ; 9                             ;
; 9                                            ; 10                            ;
; 10                                           ; 12                            ;
; 11                                           ; 8                             ;
; 12                                           ; 15                            ;
; 13                                           ; 12                            ;
; 14                                           ; 17                            ;
; 15                                           ; 25                            ;
; 16                                           ; 20                            ;
; 17                                           ; 20                            ;
; 18                                           ; 17                            ;
; 19                                           ; 27                            ;
; 20                                           ; 29                            ;
; 21                                           ; 23                            ;
; 22                                           ; 21                            ;
; 23                                           ; 21                            ;
; 24                                           ; 24                            ;
; 25                                           ; 17                            ;
; 26                                           ; 22                            ;
; 27                                           ; 20                            ;
; 28                                           ; 24                            ;
; 29                                           ; 28                            ;
; 30                                           ; 38                            ;
; 31                                           ; 20                            ;
; 32                                           ; 11                            ;
; 33                                           ; 5                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.74) ; Number of LABs  (Total = 575) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 30                            ;
; 2                                               ; 24                            ;
; 3                                               ; 20                            ;
; 4                                               ; 20                            ;
; 5                                               ; 23                            ;
; 6                                               ; 39                            ;
; 7                                               ; 53                            ;
; 8                                               ; 58                            ;
; 9                                               ; 49                            ;
; 10                                              ; 41                            ;
; 11                                              ; 28                            ;
; 12                                              ; 34                            ;
; 13                                              ; 29                            ;
; 14                                              ; 20                            ;
; 15                                              ; 23                            ;
; 16                                              ; 12                            ;
; 17                                              ; 16                            ;
; 18                                              ; 8                             ;
; 19                                              ; 8                             ;
; 20                                              ; 11                            ;
; 21                                              ; 7                             ;
; 22                                              ; 2                             ;
; 23                                              ; 8                             ;
; 24                                              ; 5                             ;
; 25                                              ; 3                             ;
; 26                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.82) ; Number of LABs  (Total = 575) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 10                            ;
; 4                                            ; 14                            ;
; 5                                            ; 11                            ;
; 6                                            ; 7                             ;
; 7                                            ; 7                             ;
; 8                                            ; 12                            ;
; 9                                            ; 17                            ;
; 10                                           ; 11                            ;
; 11                                           ; 18                            ;
; 12                                           ; 17                            ;
; 13                                           ; 14                            ;
; 14                                           ; 15                            ;
; 15                                           ; 14                            ;
; 16                                           ; 9                             ;
; 17                                           ; 13                            ;
; 18                                           ; 10                            ;
; 19                                           ; 17                            ;
; 20                                           ; 13                            ;
; 21                                           ; 29                            ;
; 22                                           ; 14                            ;
; 23                                           ; 25                            ;
; 24                                           ; 22                            ;
; 25                                           ; 14                            ;
; 26                                           ; 22                            ;
; 27                                           ; 10                            ;
; 28                                           ; 11                            ;
; 29                                           ; 16                            ;
; 30                                           ; 7                             ;
; 31                                           ; 10                            ;
; 32                                           ; 12                            ;
; 33                                           ; 10                            ;
; 34                                           ; 12                            ;
; 35                                           ; 11                            ;
; 36                                           ; 15                            ;
; 37                                           ; 6                             ;
; 38                                           ; 12                            ;
; 39                                           ; 5                             ;
; 40                                           ; 11                            ;
; 41                                           ; 12                            ;
; 42                                           ; 17                            ;
; 43                                           ; 12                            ;
; 44                                           ; 13                            ;
; 45                                           ; 13                            ;
; 46                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 165       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 98           ; 0            ; 0            ; 0            ; 0            ; 0            ; 98           ; 0            ; 0            ; 0            ; 0            ; 98           ; 0            ; 165       ; 165       ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 165          ; 165          ; 165          ; 165          ; 165          ; 0         ; 165          ; 165          ; 165          ; 165          ; 165          ; 165          ; 67           ; 165          ; 165          ; 165          ; 165          ; 165          ; 67           ; 165          ; 165          ; 165          ; 165          ; 67           ; 165          ; 0         ; 0         ; 165          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; mem_read           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_write          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_addr[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[32]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[33]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[34]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[35]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[36]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[37]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[38]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[39]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[40]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[41]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[42]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[43]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[44]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[45]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[46]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[47]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[48]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[49]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[50]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[51]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[52]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[53]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[54]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[55]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[56]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[57]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[58]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[59]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[60]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[61]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[62]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_wdata[63]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_resp           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[32]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[33]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[34]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[35]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[36]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[37]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[38]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[39]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[40]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[41]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[42]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[43]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[44]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[45]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[46]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[47]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[48]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[49]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[50]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[51]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[52]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[53]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[54]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[55]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[56]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[57]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[58]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[59]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[60]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[61]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[62]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_rdata[63]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                         ;
+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                                                                                                  ; Delay Added in ns ;
+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|alu[6]  ; cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.052             ;
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|alu[22] ; cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ram_block1a14~porta_datain_reg0  ; 0.016             ;
; cpu_datapath:cpu_datapath|sreg_EX_MEM:sreg_EX_MEM|alu[23] ; cache:d_cache|cache_datapath:datapath|array:tag|altsyncram:data_rtl_0|altsyncram_5km1:auto_generated|ram_block1a15~porta_datain_reg0  ; 0.016             ;
+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EP2AGX45DF25I3 for design "mp4"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65DF25I3 is compatible
    Info (176445): Device EP2AGX95DF25I3 is compatible
    Info (176445): Device EP2AGX125DF25I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location AA19
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 165 pins of 165 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mp4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y13 (CLK6, DIFFCLK_0p)) File: /home/scottl4/hydration_is_key/mp4/hdl/mp4.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node rst~input (placed in PIN AA13 (CLK4, DIFFCLK_0n)) File: /home/scottl4/hydration_is_key/mp4/hdl/mp4.sv Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[10] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[0] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[5] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[23] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[13] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[21] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[29] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[12] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[20] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176357): Destination node cpu_datapath:cpu_datapath|sreg_MEM_WB:sreg_MEM_WB|data[25] File: /home/scottl4/hydration_is_key/mp4/hdl/pipeline/sreg_MEM_WB.sv Line: 28
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 163 (unused VREF, 2.5V VCCIO, 65 input, 98 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:38
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X36_Y34 to location X47_Y44
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:27
Info (11888): Total time spent on timing analysis during the Fitter is 11.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file /home/scottl4/hydration_is_key/mp4/output_files/mp4.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 2567 megabytes
    Info: Processing ended: Fri Nov 20 22:52:27 2020
    Info: Elapsed time: 00:01:49
    Info: Total CPU time (on all processors): 00:03:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/scottl4/hydration_is_key/mp4/output_files/mp4.fit.smsg.


