TimeQuest Timing Analyzer report for projeto_6
Thu Dec 14 18:47:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CK'
 12. Slow Model Setup: 'ck_div:CLOCK|ax'
 13. Slow Model Hold: 'CK'
 14. Slow Model Hold: 'ck_div:CLOCK|ax'
 15. Slow Model Minimum Pulse Width: 'CK'
 16. Slow Model Minimum Pulse Width: 'ck_div:CLOCK|ax'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CK'
 27. Fast Model Setup: 'ck_div:CLOCK|ax'
 28. Fast Model Hold: 'CK'
 29. Fast Model Hold: 'ck_div:CLOCK|ax'
 30. Fast Model Minimum Pulse Width: 'CK'
 31. Fast Model Minimum Pulse Width: 'ck_div:CLOCK|ax'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto_6                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; CK              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK }              ;
; ck_div:CLOCK|ax ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ck_div:CLOCK|ax } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------------+
; Slow Model Fmax Summary                               ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 270.34 MHz ; 270.34 MHz      ; CK              ;      ;
; 363.64 MHz ; 363.64 MHz      ; ck_div:CLOCK|ax ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow Model Setup Summary                 ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CK              ; -2.699 ; -46.543       ;
; ck_div:CLOCK|ax ; -1.750 ; -172.684      ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow Model Hold Summary                  ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CK              ; -2.548 ; -2.548        ;
; ck_div:CLOCK|ax ; 0.391  ; 0.000         ;
+-----------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CK              ; -1.380 ; -26.380       ;
; ck_div:CLOCK|ax ; -0.500 ; -113.000      ;
+-----------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CK'                                                                                                     ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.699 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.729      ;
; -2.666 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.696      ;
; -2.632 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.662      ;
; -2.599 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.629      ;
; -2.595 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.625      ;
; -2.528 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.558      ;
; -2.493 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.523      ;
; -2.430 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.461      ;
; -2.426 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.456      ;
; -2.389 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.419      ;
; -2.381 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.427      ;
; -2.375 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.405      ;
; -2.364 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.394      ;
; -2.363 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.394      ;
; -2.356 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.386      ;
; -2.351 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.397      ;
; -2.342 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.372      ;
; -2.297 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.327      ;
; -2.285 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.315      ;
; -2.277 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.313      ;
; -2.276 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.312      ;
; -2.275 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.311      ;
; -2.271 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.301      ;
; -2.264 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.310      ;
; -2.247 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.283      ;
; -2.246 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.282      ;
; -2.245 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.281      ;
; -2.226 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.261      ;
; -2.225 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.260      ;
; -2.225 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.260      ;
; -2.223 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.253      ;
; -2.212 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.258      ;
; -2.197 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.011      ; 3.244      ;
; -2.196 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.231      ;
; -2.195 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.230      ;
; -2.195 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.230      ;
; -2.190 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.220      ;
; -2.183 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.213      ;
; -2.172 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[15] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.202      ;
; -2.169 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.199      ;
; -2.168 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.214      ;
; -2.160 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.196      ;
; -2.159 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.195      ;
; -2.158 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.194      ;
; -2.157 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.187      ;
; -2.156 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.186      ;
; -2.139 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[15] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.169      ;
; -2.120 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.151      ;
; -2.117 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.163      ;
; -2.110 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.141      ;
; -2.109 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.144      ;
; -2.108 ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.138      ;
; -2.108 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.143      ;
; -2.108 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.143      ;
; -2.107 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.143      ;
; -2.107 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.153      ;
; -2.106 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.137      ;
; -2.106 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.142      ;
; -2.100 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[14] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.130      ;
; -2.097 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[21] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.127      ;
; -2.097 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.127      ;
; -2.096 ; ck_div:CLOCK|cnt[12] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.016      ; 3.148      ;
; -2.093 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.001      ; 3.130      ;
; -2.092 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.001      ; 3.129      ;
; -2.091 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.001      ; 3.128      ;
; -2.090 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[12] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.120      ;
; -2.086 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.116      ;
; -2.077 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.107      ;
; -2.076 ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 3.122      ;
; -2.071 ; ck_div:CLOCK|cnt[13] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.016      ; 3.123      ;
; -2.068 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[15] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.098      ;
; -2.067 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[14] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.097      ;
; -2.067 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.097      ;
; -2.066 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.096      ;
; -2.065 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.095      ;
; -2.064 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.100      ;
; -2.064 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[21] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.094      ;
; -2.063 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.099      ;
; -2.062 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.098      ;
; -2.057 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[12] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.087      ;
; -2.056 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.091      ;
; -2.056 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.091      ;
; -2.054 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.084      ;
; -2.043 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.074      ;
; -2.042 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; 0.000      ; 3.078      ;
; -2.041 ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.071      ;
; -2.041 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.076      ;
; -2.041 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; 0.000      ; 3.077      ;
; -2.041 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.077      ;
; -2.040 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.070      ;
; -2.035 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.065      ;
; -2.035 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.065      ;
; -2.030 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[13] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.060      ;
; -2.026 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[20] ; CK           ; CK          ; 1.000        ; -0.006     ; 3.056      ;
; -2.022 ; ck_div:CLOCK|cnt[23] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.016      ; 3.074      ;
; -2.020 ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 3.051      ;
; -2.013 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 3.048      ;
; -2.013 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 3.049      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ck_div:CLOCK|ax'                                                                                                                                                                                         ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.750 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.788      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.780      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.765      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.762      ;
; -1.721 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.756      ;
; -1.721 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.756      ;
; -1.721 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.756      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 2.757      ;
; -1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.749      ;
; -1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.749      ;
; -1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.749      ;
; -1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.749      ;
; -1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.749      ;
; -1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.749      ;
; -1.709 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.743      ;
; -1.709 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.743      ;
; -1.709 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.743      ;
; -1.709 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.743      ;
; -1.709 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.743      ;
; -1.709 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.743      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.741      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.741      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.741      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.741      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.741      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.741      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.700 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.003      ; 2.739      ;
; -1.698 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.733      ;
; -1.698 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.733      ;
; -1.698 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.733      ;
; -1.692 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.726      ;
; -1.692 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.726      ;
; -1.692 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.726      ;
; -1.692 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.726      ;
; -1.692 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.726      ;
; -1.692 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.726      ;
; -1.686 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.720      ;
; -1.686 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.720      ;
; -1.686 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.720      ;
; -1.686 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.720      ;
; -1.686 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.720      ;
; -1.686 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.002     ; 2.720      ;
; -1.683 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.718      ;
; -1.683 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.718      ;
; -1.683 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.718      ;
; -1.683 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.718      ;
; -1.683 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.718      ;
; -1.683 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.718      ;
; -1.672 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.707      ;
; -1.658 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.683      ;
; -1.658 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.683      ;
; -1.658 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.683      ;
; -1.658 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.683      ;
; -1.658 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.683      ;
; -1.652 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.677      ;
; -1.652 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.677      ;
; -1.652 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.677      ;
; -1.652 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.677      ;
; -1.652 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.677      ;
; -1.651 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 2.686      ;
; -1.643 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.668      ;
; -1.643 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.668      ;
; -1.643 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.668      ;
; -1.643 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.011     ; 2.668      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CK'                                                                                                         ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; -2.548 ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax ; CK          ; 0.000        ; 2.689      ; 0.657      ;
; -2.048 ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax ; CK          ; -0.500       ; 2.689      ; 0.657      ;
; 0.801  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.067      ;
; 0.810  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.076      ;
; 0.835  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[1]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[2]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.108      ;
; 0.924  ; ck_div:CLOCK|cnt[23] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.190      ;
; 1.184  ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.450      ;
; 1.190  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[1]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.456      ;
; 1.223  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.489      ;
; 1.228  ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[2]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.494      ;
; 1.234  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.500      ;
; 1.261  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[2]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.527      ;
; 1.281  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.547      ;
; 1.285  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.551      ;
; 1.296  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.562      ;
; 1.297  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.563      ;
; 1.299  ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.565      ;
; 1.299  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.565      ;
; 1.328  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.594      ;
; 1.332  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.598      ;
; 1.338  ; ck_div:CLOCK|cnt[22] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.604      ;
; 1.352  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.618      ;
; 1.366  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.632      ;
; 1.369  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.635      ;
; 1.379  ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[6]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.645      ;
; 1.385  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.651      ;
; 1.387  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.653      ;
; 1.391  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.657      ;
; 1.392  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.658      ;
; 1.435  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.701      ;
; 1.435  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.001      ; 1.702      ;
; 1.436  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.702      ;
; 1.440  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.706      ;
; 1.451  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.717      ;
; 1.456  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.722      ;
; 1.458  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.724      ;
; 1.469  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.735      ;
; 1.470  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.736      ;
; 1.470  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.736      ;
; 1.474  ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[9]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.740      ;
; 1.484  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[0]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.750      ;
; 1.491  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.757      ;
; 1.498  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.764      ;
; 1.506  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.001      ; 1.773      ;
; 1.507  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.773      ;
; 1.522  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.788      ;
; 1.539  ; ck_div:CLOCK|cnt[14] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.805      ;
; 1.560  ; ck_div:CLOCK|cnt[13] ; ck_div:CLOCK|cnt[13] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.826      ;
; 1.569  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.835      ;
; 1.570  ; ck_div:CLOCK|cnt[13] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.836      ;
; 1.578  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.844      ;
; 1.583  ; ck_div:CLOCK|cnt[22] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.849      ;
; 1.600  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.866      ;
; 1.602  ; ck_div:CLOCK|cnt[14] ; ck_div:CLOCK|cnt[14] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.868      ;
; 1.605  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[15] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.871      ;
; 1.607  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.873      ;
; 1.608  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.874      ;
; 1.615  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.881      ;
; 1.645  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.911      ;
; 1.645  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.911      ;
; 1.667  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.933      ;
; 1.671  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.937      ;
; 1.671  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.937      ;
; 1.673  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.939      ;
; 1.673  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.939      ;
; 1.704  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.970      ;
; 1.704  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 1.970      ;
; 1.706  ; ck_div:CLOCK|cnt[12] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.972      ;
; 1.717  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 1.983      ;
; 1.738  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.004      ;
; 1.742  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 2.008      ;
; 1.746  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[9]  ; CK              ; CK          ; 0.000        ; 0.006      ; 2.018      ;
; 1.746  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[0]  ; CK              ; CK          ; 0.000        ; 0.006      ; 2.018      ;
; 1.756  ; ck_div:CLOCK|cnt[12] ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.022      ;
; 1.770  ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; -0.006     ; 2.030      ;
; 1.771  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.037      ;
; 1.772  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; -0.005     ; 2.033      ;
; 1.773  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; -0.005     ; 2.034      ;
; 1.775  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 2.041      ;
; 1.783  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.788  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.054      ;
; 1.788  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.054      ;
; 1.799  ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; -0.005     ; 2.060      ;
; 1.800  ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; -0.005     ; 2.061      ;
; 1.803  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.069      ;
; 1.804  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.070      ;
; 1.811  ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[11] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.077      ;
; 1.812  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[14] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.078      ;
; 1.813  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[15] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.079      ;
; 1.814  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[13] ; CK              ; CK          ; 0.000        ; 0.000      ; 2.080      ;
; 1.816  ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; -0.005     ; 2.077      ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ck_div:CLOCK|ax'                                                                                                                                                                                         ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.549 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.816      ;
; 0.663 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.929      ;
; 0.824 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.090      ;
; 0.994 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.260      ;
; 1.279 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.545      ;
; 1.280 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.546      ;
; 1.280 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.546      ;
; 1.281 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.547      ;
; 1.533 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.799      ;
; 1.575 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 1.851      ;
; 1.578 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 1.854      ;
; 1.619 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 1.895      ;
; 1.631 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 1.907      ;
; 1.667 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.933      ;
; 1.714 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.980      ;
; 1.715 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.981      ;
; 1.716 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.982      ;
; 1.725 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.991      ;
; 1.748 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 2.024      ;
; 1.760 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 2.036      ;
; 1.793 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.059      ;
; 1.793 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.059      ;
; 1.793 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.059      ;
; 1.793 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.059      ;
; 1.793 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.059      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.061      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.067      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.089      ;
; 1.829 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 2.105      ;
; 1.839 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.105      ;
; 1.839 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.105      ;
; 1.839 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.105      ;
; 1.839 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.105      ;
; 1.839 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.105      ;
; 1.858 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 2.134      ;
; 1.861 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.010      ; 2.137      ;
; 1.886 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.152      ;
; 1.886 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.152      ;
; 1.886 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.152      ;
; 1.886 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.152      ;
; 1.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.003      ; 2.174      ;
; 1.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.003      ; 2.174      ;
; 1.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.003      ; 2.174      ;
; 1.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.003      ; 2.174      ;
; 1.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.003      ; 2.174      ;
; 1.920 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.186      ;
; 1.923 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.189      ;
; 1.935 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.201      ;
; 1.935 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.201      ;
; 1.935 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.201      ;
; 1.935 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.201      ;
; 1.935 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.201      ;
; 1.968 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.234      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
; 1.997 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 2.263      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CK'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|ax      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|ax      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[6]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ck_div:CLOCK|ax'                                                                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+------------+-----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-----------------+-------+-------+------------+-----------------+
; RD         ; ck_div:CLOCK|ax ; 3.968 ; 3.968 ; Rise       ; ck_div:CLOCK|ax ;
; SW_13[*]   ; ck_div:CLOCK|ax ; 4.943 ; 4.943 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[0]  ; ck_div:CLOCK|ax ; 4.086 ; 4.086 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[1]  ; ck_div:CLOCK|ax ; 4.174 ; 4.174 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[2]  ; ck_div:CLOCK|ax ; 4.682 ; 4.682 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[3]  ; ck_div:CLOCK|ax ; 4.372 ; 4.372 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[4]  ; ck_div:CLOCK|ax ; 4.129 ; 4.129 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[5]  ; ck_div:CLOCK|ax ; 4.348 ; 4.348 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[6]  ; ck_div:CLOCK|ax ; 4.065 ; 4.065 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[7]  ; ck_div:CLOCK|ax ; 4.100 ; 4.100 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[8]  ; ck_div:CLOCK|ax ; 4.178 ; 4.178 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[9]  ; ck_div:CLOCK|ax ; 4.943 ; 4.943 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[10] ; ck_div:CLOCK|ax ; 0.981 ; 0.981 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[11] ; ck_div:CLOCK|ax ; 1.228 ; 1.228 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[12] ; ck_div:CLOCK|ax ; 4.880 ; 4.880 ; Rise       ; ck_div:CLOCK|ax ;
; WR         ; ck_div:CLOCK|ax ; 3.842 ; 3.842 ; Rise       ; ck_div:CLOCK|ax ;
+------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------+-----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-----------------+--------+--------+------------+-----------------+
; RD         ; ck_div:CLOCK|ax ; -3.738 ; -3.738 ; Rise       ; ck_div:CLOCK|ax ;
; SW_13[*]   ; ck_div:CLOCK|ax ; -0.338 ; -0.338 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[0]  ; ck_div:CLOCK|ax ; -3.457 ; -3.457 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[1]  ; ck_div:CLOCK|ax ; -3.468 ; -3.468 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[2]  ; ck_div:CLOCK|ax ; -3.486 ; -3.486 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[3]  ; ck_div:CLOCK|ax ; -3.658 ; -3.658 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[4]  ; ck_div:CLOCK|ax ; -3.491 ; -3.491 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[5]  ; ck_div:CLOCK|ax ; -3.500 ; -3.500 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[6]  ; ck_div:CLOCK|ax ; -3.609 ; -3.609 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[7]  ; ck_div:CLOCK|ax ; -3.661 ; -3.661 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[8]  ; ck_div:CLOCK|ax ; -3.515 ; -3.515 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[9]  ; ck_div:CLOCK|ax ; -3.917 ; -3.917 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[10] ; ck_div:CLOCK|ax ; -0.338 ; -0.338 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[11] ; ck_div:CLOCK|ax ; -0.475 ; -0.475 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[12] ; ck_div:CLOCK|ax ; -3.760 ; -3.760 ; Rise       ; ck_div:CLOCK|ax ;
; WR         ; ck_div:CLOCK|ax ; -3.612 ; -3.612 ; Rise       ; ck_div:CLOCK|ax ;
+------------+-----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; EM        ; ck_div:CLOCK|ax ; 7.469  ; 7.469  ; Rise       ; ck_div:CLOCK|ax ;
; FU        ; ck_div:CLOCK|ax ; 7.494  ; 7.494  ; Rise       ; ck_div:CLOCK|ax ;
; HEX0[*]   ; ck_div:CLOCK|ax ; 19.076 ; 19.076 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[0]  ; ck_div:CLOCK|ax ; 18.578 ; 18.578 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[1]  ; ck_div:CLOCK|ax ; 18.581 ; 18.581 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[2]  ; ck_div:CLOCK|ax ; 19.076 ; 19.076 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[3]  ; ck_div:CLOCK|ax ; 18.813 ; 18.813 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[4]  ; ck_div:CLOCK|ax ; 18.850 ; 18.850 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[5]  ; ck_div:CLOCK|ax ; 18.542 ; 18.542 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[6]  ; ck_div:CLOCK|ax ; 18.583 ; 18.583 ; Rise       ; ck_div:CLOCK|ax ;
; HEX1[*]   ; ck_div:CLOCK|ax ; 19.234 ; 19.234 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[0]  ; ck_div:CLOCK|ax ; 19.063 ; 19.063 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[1]  ; ck_div:CLOCK|ax ; 19.022 ; 19.022 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[2]  ; ck_div:CLOCK|ax ; 19.014 ; 19.014 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[3]  ; ck_div:CLOCK|ax ; 19.060 ; 19.060 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[4]  ; ck_div:CLOCK|ax ; 19.234 ; 19.234 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[5]  ; ck_div:CLOCK|ax ; 19.078 ; 19.078 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[6]  ; ck_div:CLOCK|ax ; 19.059 ; 19.059 ; Rise       ; ck_div:CLOCK|ax ;
; HEX2[*]   ; ck_div:CLOCK|ax ; 19.876 ; 19.876 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[0]  ; ck_div:CLOCK|ax ; 19.664 ; 19.664 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[1]  ; ck_div:CLOCK|ax ; 19.415 ; 19.415 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[2]  ; ck_div:CLOCK|ax ; 19.617 ; 19.617 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[3]  ; ck_div:CLOCK|ax ; 19.423 ; 19.423 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[4]  ; ck_div:CLOCK|ax ; 19.426 ; 19.426 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[5]  ; ck_div:CLOCK|ax ; 19.876 ; 19.876 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[6]  ; ck_div:CLOCK|ax ; 19.439 ; 19.439 ; Rise       ; ck_div:CLOCK|ax ;
; HEX3[*]   ; ck_div:CLOCK|ax ; 19.858 ; 19.858 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[0]  ; ck_div:CLOCK|ax ; 19.672 ; 19.672 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[1]  ; ck_div:CLOCK|ax ; 19.389 ; 19.389 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[2]  ; ck_div:CLOCK|ax ; 19.858 ; 19.858 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[3]  ; ck_div:CLOCK|ax ; 19.463 ; 19.463 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[4]  ; ck_div:CLOCK|ax ; 19.857 ; 19.857 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[5]  ; ck_div:CLOCK|ax ; 19.438 ; 19.438 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[6]  ; ck_div:CLOCK|ax ; 19.470 ; 19.470 ; Rise       ; ck_div:CLOCK|ax ;
+-----------+-----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; EM        ; ck_div:CLOCK|ax ; 6.465  ; 6.465  ; Rise       ; ck_div:CLOCK|ax ;
; FU        ; ck_div:CLOCK|ax ; 6.493  ; 6.493  ; Rise       ; ck_div:CLOCK|ax ;
; HEX0[*]   ; ck_div:CLOCK|ax ; 7.620  ; 7.620  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[0]  ; ck_div:CLOCK|ax ; 7.673  ; 7.673  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[1]  ; ck_div:CLOCK|ax ; 7.629  ; 7.629  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[2]  ; ck_div:CLOCK|ax ; 8.122  ; 8.122  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[3]  ; ck_div:CLOCK|ax ; 7.895  ; 7.895  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[4]  ; ck_div:CLOCK|ax ; 7.896  ; 7.896  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[5]  ; ck_div:CLOCK|ax ; 7.620  ; 7.620  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[6]  ; ck_div:CLOCK|ax ; 7.660  ; 7.660  ; Rise       ; ck_div:CLOCK|ax ;
; HEX1[*]   ; ck_div:CLOCK|ax ; 8.707  ; 8.707  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[0]  ; ck_div:CLOCK|ax ; 8.721  ; 8.721  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[1]  ; ck_div:CLOCK|ax ; 8.721  ; 8.721  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[2]  ; ck_div:CLOCK|ax ; 8.709  ; 8.709  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[3]  ; ck_div:CLOCK|ax ; 8.707  ; 8.707  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[4]  ; ck_div:CLOCK|ax ; 8.927  ; 8.927  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[5]  ; ck_div:CLOCK|ax ; 8.729  ; 8.729  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[6]  ; ck_div:CLOCK|ax ; 8.711  ; 8.711  ; Rise       ; ck_div:CLOCK|ax ;
; HEX2[*]   ; ck_div:CLOCK|ax ; 9.766  ; 9.766  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[0]  ; ck_div:CLOCK|ax ; 9.995  ; 9.995  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[1]  ; ck_div:CLOCK|ax ; 9.766  ; 9.766  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[2]  ; ck_div:CLOCK|ax ; 9.968  ; 9.968  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[3]  ; ck_div:CLOCK|ax ; 9.774  ; 9.774  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[4]  ; ck_div:CLOCK|ax ; 9.777  ; 9.777  ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[5]  ; ck_div:CLOCK|ax ; 10.227 ; 10.227 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[6]  ; ck_div:CLOCK|ax ; 9.781  ; 9.781  ; Rise       ; ck_div:CLOCK|ax ;
; HEX3[*]   ; ck_div:CLOCK|ax ; 10.387 ; 10.387 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[0]  ; ck_div:CLOCK|ax ; 10.622 ; 10.622 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[1]  ; ck_div:CLOCK|ax ; 10.390 ; 10.390 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[2]  ; ck_div:CLOCK|ax ; 10.860 ; 10.860 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[3]  ; ck_div:CLOCK|ax ; 10.414 ; 10.414 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[4]  ; ck_div:CLOCK|ax ; 10.857 ; 10.857 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[5]  ; ck_div:CLOCK|ax ; 10.387 ; 10.387 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[6]  ; ck_div:CLOCK|ax ; 10.418 ; 10.418 ; Rise       ; ck_div:CLOCK|ax ;
+-----------+-----------------+--------+--------+------------+-----------------+


+------------------------------------------+
; Fast Model Setup Summary                 ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CK              ; -0.772 ; -9.472        ;
; ck_div:CLOCK|ax ; -0.331 ; -27.734       ;
+-----------------+--------+---------------+


+------------------------------------------+
; Fast Model Hold Summary                  ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CK              ; -1.591 ; -1.591        ;
; ck_div:CLOCK|ax ; 0.215  ; 0.000         ;
+-----------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CK              ; -1.380 ; -26.380       ;
; ck_div:CLOCK|ax ; -0.500 ; -113.000      ;
+-----------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CK'                                                                                                     ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.772 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.799      ;
; -0.751 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.778      ;
; -0.728 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.755      ;
; -0.716 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.743      ;
; -0.707 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.734      ;
; -0.672 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.699      ;
; -0.664 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.691      ;
; -0.620 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.647      ;
; -0.614 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.642      ;
; -0.603 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.630      ;
; -0.589 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.616      ;
; -0.585 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.612      ;
; -0.582 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.609      ;
; -0.570 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.598      ;
; -0.568 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.595      ;
; -0.547 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.574      ;
; -0.541 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.568      ;
; -0.533 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.560      ;
; -0.532 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.573      ;
; -0.520 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.547      ;
; -0.520 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.561      ;
; -0.495 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[21] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.522      ;
; -0.495 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.522      ;
; -0.495 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.522      ;
; -0.489 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.530      ;
; -0.481 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.508      ;
; -0.478 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[15] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.505      ;
; -0.476 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.503      ;
; -0.474 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[21] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.501      ;
; -0.474 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.501      ;
; -0.467 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.499      ;
; -0.466 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.493      ;
; -0.460 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[20] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.487      ;
; -0.460 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.010      ; 1.502      ;
; -0.460 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.501      ;
; -0.457 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[15] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.484      ;
; -0.455 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.487      ;
; -0.454 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.495      ;
; -0.454 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.486      ;
; -0.454 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.486      ;
; -0.450 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.478      ;
; -0.449 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[12] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.476      ;
; -0.447 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.474      ;
; -0.445 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.473      ;
; -0.445 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.486      ;
; -0.443 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.474      ;
; -0.443 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.474      ;
; -0.442 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[14] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.469      ;
; -0.441 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.472      ;
; -0.439 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[21] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.466      ;
; -0.439 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.466      ;
; -0.439 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[20] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.466      ;
; -0.431 ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.459      ;
; -0.431 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.462      ;
; -0.431 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.462      ;
; -0.429 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.460      ;
; -0.428 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[12] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.455      ;
; -0.424 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.456      ;
; -0.423 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.455      ;
; -0.422 ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.449      ;
; -0.422 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[15] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.449      ;
; -0.421 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[14] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.448      ;
; -0.416 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.443      ;
; -0.414 ; ck_div:CLOCK|cnt[12] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.014      ; 1.460      ;
; -0.408 ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.436      ;
; -0.407 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[13] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.434      ;
; -0.406 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.434      ;
; -0.405 ; ck_div:CLOCK|cnt[13] ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.014      ; 1.451      ;
; -0.404 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[20] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.431      ;
; -0.403 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.430      ;
; -0.402 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[22] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.429      ;
; -0.402 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[16] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.429      ;
; -0.400 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[5]  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.431      ;
; -0.399 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.440      ;
; -0.398 ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|ax      ; CK           ; CK          ; 1.000        ; 0.009      ; 1.439      ;
; -0.398 ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[10] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.429      ;
; -0.395 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.428      ;
; -0.395 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.427      ;
; -0.394 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.427      ;
; -0.394 ; ck_div:CLOCK|cnt[10] ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.427      ;
; -0.394 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.426      ;
; -0.394 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.426      ;
; -0.393 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[12] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.420      ;
; -0.392 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.419      ;
; -0.392 ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.419      ;
; -0.391 ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[11] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.422      ;
; -0.389 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.421      ;
; -0.388 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[6]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.420      ;
; -0.388 ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[9]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.420      ;
; -0.387 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[21] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.414      ;
; -0.387 ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[18] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.414      ;
; -0.386 ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[14] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.413      ;
; -0.386 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[13] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.413      ;
; -0.380 ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[0]  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.412      ;
; -0.380 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[23] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.407      ;
; -0.380 ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[19] ; CK           ; CK          ; 1.000        ; -0.005     ; 1.407      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ck_div:CLOCK|ax'                                                                                                                                                                                         ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.331 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.365      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.362      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.352      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.351      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.351      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.352      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.351      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.351      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.351      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.352      ;
; -0.320 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.351      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.320 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.354      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.317 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.002      ; 1.351      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.341      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.341      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.341      ;
; -0.309 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.340      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.001     ; 1.337      ;
; -0.299 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.331      ;
; -0.295 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; 0.000      ; 1.327      ;
; -0.294 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.313      ;
; -0.294 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.313      ;
; -0.294 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.313      ;
; -0.294 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.313      ;
; -0.294 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.313      ;
; -0.291 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.310      ;
; -0.291 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.310      ;
; -0.291 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.310      ;
; -0.291 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.310      ;
; -0.291 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.310      ;
; -0.288 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.307      ;
; -0.288 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.307      ;
; -0.288 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.307      ;
; -0.288 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 1.000        ; -0.013     ; 1.307      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CK'                                                                                                         ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; -1.591 ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax ; CK          ; 0.000        ; 1.665      ; 0.367      ;
; -1.091 ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax      ; ck_div:CLOCK|ax ; CK          ; -0.500       ; 1.665      ; 0.367      ;
; 0.358  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.512      ;
; 0.363  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.522      ;
; 0.372  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[1]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[2]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.526      ;
; 0.406  ; ck_div:CLOCK|cnt[23] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.558      ;
; 0.498  ; ck_div:CLOCK|cnt[7]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[1]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.652      ;
; 0.510  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.662      ;
; 0.514  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[2]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.666      ;
; 0.517  ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.669      ;
; 0.535  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[2]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.687      ;
; 0.538  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.690      ;
; 0.549  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.708      ;
; 0.570  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[3]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.722      ;
; 0.578  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.730      ;
; 0.582  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.734      ;
; 0.585  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.737      ;
; 0.587  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.739      ;
; 0.589  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.741      ;
; 0.598  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.750      ;
; 0.603  ; ck_div:CLOCK|cnt[22] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.755      ;
; 0.608  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.760      ;
; 0.608  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.760      ;
; 0.611  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.001      ; 0.764      ;
; 0.617  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.769      ;
; 0.625  ; ck_div:CLOCK|cnt[6]  ; ck_div:CLOCK|cnt[6]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.777      ;
; 0.631  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.783      ;
; 0.638  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.790      ;
; 0.640  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.792      ;
; 0.640  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.792      ;
; 0.642  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.794      ;
; 0.643  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.795      ;
; 0.645  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.797      ;
; 0.646  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.798      ;
; 0.646  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.001      ; 0.799      ;
; 0.651  ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[9]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.803      ;
; 0.653  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[0]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.805      ;
; 0.661  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.813      ;
; 0.662  ; ck_div:CLOCK|cnt[22] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.814      ;
; 0.664  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[4]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.816      ;
; 0.665  ; ck_div:CLOCK|cnt[14] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.817      ;
; 0.673  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.825      ;
; 0.673  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.825      ;
; 0.683  ; ck_div:CLOCK|cnt[13] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.835      ;
; 0.689  ; ck_div:CLOCK|cnt[13] ; ck_div:CLOCK|cnt[13] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.841      ;
; 0.696  ; ck_div:CLOCK|cnt[3]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.848      ;
; 0.701  ; ck_div:CLOCK|cnt[19] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.853      ;
; 0.701  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.853      ;
; 0.702  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.854      ;
; 0.708  ; ck_div:CLOCK|cnt[14] ; ck_div:CLOCK|cnt[14] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.860      ;
; 0.710  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[15] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.862      ;
; 0.713  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.865      ;
; 0.715  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.867      ;
; 0.725  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.877      ;
; 0.726  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.878      ;
; 0.742  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.894      ;
; 0.742  ; ck_div:CLOCK|cnt[12] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.894      ;
; 0.748  ; ck_div:CLOCK|cnt[2]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.900      ;
; 0.748  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.900      ;
; 0.768  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.920      ;
; 0.768  ; ck_div:CLOCK|cnt[17] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.920      ;
; 0.769  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[9]  ; CK              ; CK          ; 0.000        ; 0.005      ; 0.926      ;
; 0.769  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[7]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.921      ;
; 0.770  ; ck_div:CLOCK|cnt[18] ; ck_div:CLOCK|cnt[0]  ; CK              ; CK          ; 0.000        ; 0.005      ; 0.927      ;
; 0.770  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[23] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.922      ;
; 0.770  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[18] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.922      ;
; 0.777  ; ck_div:CLOCK|cnt[16] ; ck_div:CLOCK|cnt[21] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.929      ;
; 0.781  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[19] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.933      ;
; 0.782  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; -0.004     ; 0.930      ;
; 0.782  ; ck_div:CLOCK|cnt[20] ; ck_div:CLOCK|cnt[22] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.934      ;
; 0.782  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; -0.004     ; 0.930      ;
; 0.783  ; ck_div:CLOCK|cnt[1]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.935      ;
; 0.790  ; ck_div:CLOCK|cnt[12] ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.942      ;
; 0.795  ; ck_div:CLOCK|cnt[4]  ; ck_div:CLOCK|cnt[6]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.947      ;
; 0.795  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[20] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.947      ;
; 0.797  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[12] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.949      ;
; 0.797  ; ck_div:CLOCK|cnt[15] ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.949      ;
; 0.799  ; ck_div:CLOCK|cnt[8]  ; ck_div:CLOCK|cnt[9]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.951      ;
; 0.804  ; ck_div:CLOCK|cnt[0]  ; ck_div:CLOCK|cnt[8]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.956      ;
; 0.805  ; ck_div:CLOCK|cnt[5]  ; ck_div:CLOCK|cnt[5]  ; CK              ; CK          ; 0.000        ; 0.000      ; 0.957      ;
; 0.806  ; ck_div:CLOCK|cnt[9]  ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; -0.005     ; 0.953      ;
; 0.809  ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[11] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.961      ;
; 0.812  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[15] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.964      ;
; 0.812  ; ck_div:CLOCK|cnt[11] ; ck_div:CLOCK|cnt[17] ; CK              ; CK          ; 0.000        ; -0.004     ; 0.960      ;
; 0.813  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[14] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.965      ;
; 0.813  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[16] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.965      ;
; 0.814  ; ck_div:CLOCK|cnt[21] ; ck_div:CLOCK|cnt[13] ; CK              ; CK          ; 0.000        ; 0.000      ; 0.966      ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ck_div:CLOCK|ax'                                                                                                                                                                                         ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.409      ;
; 0.277 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.429      ;
; 0.293 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.445      ;
; 0.376 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.528      ;
; 0.448 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.600      ;
; 0.569 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.721      ;
; 0.603 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.756      ;
; 0.695 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.858      ;
; 0.699 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.862      ;
; 0.704 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.867      ;
; 0.721 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.884      ;
; 0.735 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.887      ;
; 0.765 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.918      ;
; 0.766 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.918      ;
; 0.774 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.926      ;
; 0.783 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.946      ;
; 0.800 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.963      ;
; 0.807 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.970      ;
; 0.820 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.983      ;
; 0.824 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 0.987      ;
; 0.838 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.990      ;
; 0.838 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.990      ;
; 0.838 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.990      ;
; 0.838 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.990      ;
; 0.838 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 0.990      ;
; 0.850 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.002      ;
; 0.854 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.006      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.031      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.049      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.908 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.061      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.911 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.001      ; 1.064      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.074      ;
; 0.936 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.011      ; 1.099      ;
; 0.942 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.094      ;
; 0.942 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.094      ;
; 0.942 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.094      ;
; 0.942 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.094      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.002      ; 1.105      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.002      ; 1.105      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.002      ; 1.105      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.002      ; 1.105      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.002      ; 1.105      ;
; 0.956 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.108      ;
; 0.956 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.108      ;
; 0.956 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.108      ;
; 0.956 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.108      ;
; 0.956 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.108      ;
; 0.963 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.115      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
; 0.965 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 0.000        ; 0.000      ; 1.117      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CK'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|ax      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|ax      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; ck_div:CLOCK|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; ck_div:CLOCK|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CLOCK|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CLOCK|cnt[6]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ck_div:CLOCK|ax'                                                                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck_div:CLOCK|ax ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+------------+-----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-----------------+-------+-------+------------+-----------------+
; RD         ; ck_div:CLOCK|ax ; 2.171 ; 2.171 ; Rise       ; ck_div:CLOCK|ax ;
; SW_13[*]   ; ck_div:CLOCK|ax ; 2.633 ; 2.633 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[0]  ; ck_div:CLOCK|ax ; 2.223 ; 2.223 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[1]  ; ck_div:CLOCK|ax ; 2.285 ; 2.285 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[2]  ; ck_div:CLOCK|ax ; 2.508 ; 2.508 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[3]  ; ck_div:CLOCK|ax ; 2.372 ; 2.372 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[4]  ; ck_div:CLOCK|ax ; 2.262 ; 2.262 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[5]  ; ck_div:CLOCK|ax ; 2.348 ; 2.348 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[6]  ; ck_div:CLOCK|ax ; 2.212 ; 2.212 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[7]  ; ck_div:CLOCK|ax ; 2.242 ; 2.242 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[8]  ; ck_div:CLOCK|ax ; 2.295 ; 2.295 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[9]  ; ck_div:CLOCK|ax ; 2.633 ; 2.633 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[10] ; ck_div:CLOCK|ax ; 0.265 ; 0.265 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[11] ; ck_div:CLOCK|ax ; 0.369 ; 0.369 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[12] ; ck_div:CLOCK|ax ; 2.598 ; 2.598 ; Rise       ; ck_div:CLOCK|ax ;
; WR         ; ck_div:CLOCK|ax ; 2.118 ; 2.118 ; Rise       ; ck_div:CLOCK|ax ;
+------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------+-----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-----------------+--------+--------+------------+-----------------+
; RD         ; ck_div:CLOCK|ax ; -2.051 ; -2.051 ; Rise       ; ck_div:CLOCK|ax ;
; SW_13[*]   ; ck_div:CLOCK|ax ; 0.070  ; 0.070  ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[0]  ; ck_div:CLOCK|ax ; -1.894 ; -1.894 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[1]  ; ck_div:CLOCK|ax ; -1.910 ; -1.910 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[2]  ; ck_div:CLOCK|ax ; -1.920 ; -1.920 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[3]  ; ck_div:CLOCK|ax ; -2.033 ; -2.033 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[4]  ; ck_div:CLOCK|ax ; -1.930 ; -1.930 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[5]  ; ck_div:CLOCK|ax ; -1.921 ; -1.921 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[6]  ; ck_div:CLOCK|ax ; -1.993 ; -1.993 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[7]  ; ck_div:CLOCK|ax ; -2.025 ; -2.025 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[8]  ; ck_div:CLOCK|ax ; -1.949 ; -1.949 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[9]  ; ck_div:CLOCK|ax ; -2.160 ; -2.160 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[10] ; ck_div:CLOCK|ax ; 0.070  ; 0.070  ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[11] ; ck_div:CLOCK|ax ; -0.017 ; -0.017 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[12] ; ck_div:CLOCK|ax ; -2.063 ; -2.063 ; Rise       ; ck_div:CLOCK|ax ;
; WR         ; ck_div:CLOCK|ax ; -1.998 ; -1.998 ; Rise       ; ck_div:CLOCK|ax ;
+------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+-----------+-----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-----------------+-------+-------+------------+-----------------+
; EM        ; ck_div:CLOCK|ax ; 4.070 ; 4.070 ; Rise       ; ck_div:CLOCK|ax ;
; FU        ; ck_div:CLOCK|ax ; 4.089 ; 4.089 ; Rise       ; ck_div:CLOCK|ax ;
; HEX0[*]   ; ck_div:CLOCK|ax ; 9.088 ; 9.088 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[0]  ; ck_div:CLOCK|ax ; 8.857 ; 8.857 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[1]  ; ck_div:CLOCK|ax ; 8.850 ; 8.850 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[2]  ; ck_div:CLOCK|ax ; 9.088 ; 9.088 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[3]  ; ck_div:CLOCK|ax ; 8.978 ; 8.978 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[4]  ; ck_div:CLOCK|ax ; 8.989 ; 8.989 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[5]  ; ck_div:CLOCK|ax ; 8.836 ; 8.836 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[6]  ; ck_div:CLOCK|ax ; 8.857 ; 8.857 ; Rise       ; ck_div:CLOCK|ax ;
; HEX1[*]   ; ck_div:CLOCK|ax ; 9.128 ; 9.128 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[0]  ; ck_div:CLOCK|ax ; 9.054 ; 9.054 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[1]  ; ck_div:CLOCK|ax ; 9.041 ; 9.041 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[2]  ; ck_div:CLOCK|ax ; 9.033 ; 9.033 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[3]  ; ck_div:CLOCK|ax ; 9.050 ; 9.050 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[4]  ; ck_div:CLOCK|ax ; 9.128 ; 9.128 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[5]  ; ck_div:CLOCK|ax ; 9.067 ; 9.067 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[6]  ; ck_div:CLOCK|ax ; 9.049 ; 9.049 ; Rise       ; ck_div:CLOCK|ax ;
; HEX2[*]   ; ck_div:CLOCK|ax ; 9.448 ; 9.448 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[0]  ; ck_div:CLOCK|ax ; 9.361 ; 9.361 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[1]  ; ck_div:CLOCK|ax ; 9.225 ; 9.225 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[2]  ; ck_div:CLOCK|ax ; 9.309 ; 9.309 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[3]  ; ck_div:CLOCK|ax ; 9.265 ; 9.265 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[4]  ; ck_div:CLOCK|ax ; 9.238 ; 9.238 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[5]  ; ck_div:CLOCK|ax ; 9.448 ; 9.448 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[6]  ; ck_div:CLOCK|ax ; 9.257 ; 9.257 ; Rise       ; ck_div:CLOCK|ax ;
; HEX3[*]   ; ck_div:CLOCK|ax ; 9.447 ; 9.447 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[0]  ; ck_div:CLOCK|ax ; 9.359 ; 9.359 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[1]  ; ck_div:CLOCK|ax ; 9.228 ; 9.228 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[2]  ; ck_div:CLOCK|ax ; 9.447 ; 9.447 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[3]  ; ck_div:CLOCK|ax ; 9.272 ; 9.272 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[4]  ; ck_div:CLOCK|ax ; 9.446 ; 9.446 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[5]  ; ck_div:CLOCK|ax ; 9.246 ; 9.246 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[6]  ; ck_div:CLOCK|ax ; 9.277 ; 9.277 ; Rise       ; ck_div:CLOCK|ax ;
+-----------+-----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+-----------+-----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-----------------+-------+-------+------------+-----------------+
; EM        ; ck_div:CLOCK|ax ; 3.611 ; 3.611 ; Rise       ; ck_div:CLOCK|ax ;
; FU        ; ck_div:CLOCK|ax ; 3.622 ; 3.622 ; Rise       ; ck_div:CLOCK|ax ;
; HEX0[*]   ; ck_div:CLOCK|ax ; 4.123 ; 4.123 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[0]  ; ck_div:CLOCK|ax ; 4.155 ; 4.155 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[1]  ; ck_div:CLOCK|ax ; 4.127 ; 4.127 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[2]  ; ck_div:CLOCK|ax ; 4.367 ; 4.367 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[3]  ; ck_div:CLOCK|ax ; 4.264 ; 4.264 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[4]  ; ck_div:CLOCK|ax ; 4.268 ; 4.268 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[5]  ; ck_div:CLOCK|ax ; 4.123 ; 4.123 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[6]  ; ck_div:CLOCK|ax ; 4.143 ; 4.143 ; Rise       ; ck_div:CLOCK|ax ;
; HEX1[*]   ; ck_div:CLOCK|ax ; 4.584 ; 4.584 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[0]  ; ck_div:CLOCK|ax ; 4.596 ; 4.596 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[1]  ; ck_div:CLOCK|ax ; 4.599 ; 4.599 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[2]  ; ck_div:CLOCK|ax ; 4.586 ; 4.586 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[3]  ; ck_div:CLOCK|ax ; 4.584 ; 4.584 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[4]  ; ck_div:CLOCK|ax ; 4.683 ; 4.683 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[5]  ; ck_div:CLOCK|ax ; 4.606 ; 4.606 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[6]  ; ck_div:CLOCK|ax ; 4.588 ; 4.588 ; Rise       ; ck_div:CLOCK|ax ;
; HEX2[*]   ; ck_div:CLOCK|ax ; 5.074 ; 5.074 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[0]  ; ck_div:CLOCK|ax ; 5.179 ; 5.179 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[1]  ; ck_div:CLOCK|ax ; 5.074 ; 5.074 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[2]  ; ck_div:CLOCK|ax ; 5.158 ; 5.158 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[3]  ; ck_div:CLOCK|ax ; 5.082 ; 5.082 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[4]  ; ck_div:CLOCK|ax ; 5.087 ; 5.087 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[5]  ; ck_div:CLOCK|ax ; 5.286 ; 5.286 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[6]  ; ck_div:CLOCK|ax ; 5.088 ; 5.088 ; Rise       ; ck_div:CLOCK|ax ;
; HEX3[*]   ; ck_div:CLOCK|ax ; 5.324 ; 5.324 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[0]  ; ck_div:CLOCK|ax ; 5.438 ; 5.438 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[1]  ; ck_div:CLOCK|ax ; 5.326 ; 5.326 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[2]  ; ck_div:CLOCK|ax ; 5.546 ; 5.546 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[3]  ; ck_div:CLOCK|ax ; 5.352 ; 5.352 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[4]  ; ck_div:CLOCK|ax ; 5.544 ; 5.544 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[5]  ; ck_div:CLOCK|ax ; 5.324 ; 5.324 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[6]  ; ck_div:CLOCK|ax ; 5.354 ; 5.354 ; Rise       ; ck_div:CLOCK|ax ;
+-----------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.699   ; -2.548 ; N/A      ; N/A     ; -1.380              ;
;  CK              ; -2.699   ; -2.548 ; N/A      ; N/A     ; -1.380              ;
;  ck_div:CLOCK|ax ; -1.750   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS  ; -219.227 ; -2.548 ; 0.0      ; 0.0     ; -139.38             ;
;  CK              ; -46.543  ; -2.548 ; N/A      ; N/A     ; -26.380             ;
;  ck_div:CLOCK|ax ; -172.684 ; 0.000  ; N/A      ; N/A     ; -113.000            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+------------+-----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-----------------+-------+-------+------------+-----------------+
; RD         ; ck_div:CLOCK|ax ; 3.968 ; 3.968 ; Rise       ; ck_div:CLOCK|ax ;
; SW_13[*]   ; ck_div:CLOCK|ax ; 4.943 ; 4.943 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[0]  ; ck_div:CLOCK|ax ; 4.086 ; 4.086 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[1]  ; ck_div:CLOCK|ax ; 4.174 ; 4.174 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[2]  ; ck_div:CLOCK|ax ; 4.682 ; 4.682 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[3]  ; ck_div:CLOCK|ax ; 4.372 ; 4.372 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[4]  ; ck_div:CLOCK|ax ; 4.129 ; 4.129 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[5]  ; ck_div:CLOCK|ax ; 4.348 ; 4.348 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[6]  ; ck_div:CLOCK|ax ; 4.065 ; 4.065 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[7]  ; ck_div:CLOCK|ax ; 4.100 ; 4.100 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[8]  ; ck_div:CLOCK|ax ; 4.178 ; 4.178 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[9]  ; ck_div:CLOCK|ax ; 4.943 ; 4.943 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[10] ; ck_div:CLOCK|ax ; 0.981 ; 0.981 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[11] ; ck_div:CLOCK|ax ; 1.228 ; 1.228 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[12] ; ck_div:CLOCK|ax ; 4.880 ; 4.880 ; Rise       ; ck_div:CLOCK|ax ;
; WR         ; ck_div:CLOCK|ax ; 3.842 ; 3.842 ; Rise       ; ck_div:CLOCK|ax ;
+------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------+-----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-----------------+--------+--------+------------+-----------------+
; RD         ; ck_div:CLOCK|ax ; -2.051 ; -2.051 ; Rise       ; ck_div:CLOCK|ax ;
; SW_13[*]   ; ck_div:CLOCK|ax ; 0.070  ; 0.070  ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[0]  ; ck_div:CLOCK|ax ; -1.894 ; -1.894 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[1]  ; ck_div:CLOCK|ax ; -1.910 ; -1.910 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[2]  ; ck_div:CLOCK|ax ; -1.920 ; -1.920 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[3]  ; ck_div:CLOCK|ax ; -2.033 ; -2.033 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[4]  ; ck_div:CLOCK|ax ; -1.930 ; -1.930 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[5]  ; ck_div:CLOCK|ax ; -1.921 ; -1.921 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[6]  ; ck_div:CLOCK|ax ; -1.993 ; -1.993 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[7]  ; ck_div:CLOCK|ax ; -2.025 ; -2.025 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[8]  ; ck_div:CLOCK|ax ; -1.949 ; -1.949 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[9]  ; ck_div:CLOCK|ax ; -2.160 ; -2.160 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[10] ; ck_div:CLOCK|ax ; 0.070  ; 0.070  ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[11] ; ck_div:CLOCK|ax ; -0.017 ; -0.017 ; Rise       ; ck_div:CLOCK|ax ;
;  SW_13[12] ; ck_div:CLOCK|ax ; -2.063 ; -2.063 ; Rise       ; ck_div:CLOCK|ax ;
; WR         ; ck_div:CLOCK|ax ; -1.998 ; -1.998 ; Rise       ; ck_div:CLOCK|ax ;
+------------+-----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; EM        ; ck_div:CLOCK|ax ; 7.469  ; 7.469  ; Rise       ; ck_div:CLOCK|ax ;
; FU        ; ck_div:CLOCK|ax ; 7.494  ; 7.494  ; Rise       ; ck_div:CLOCK|ax ;
; HEX0[*]   ; ck_div:CLOCK|ax ; 19.076 ; 19.076 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[0]  ; ck_div:CLOCK|ax ; 18.578 ; 18.578 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[1]  ; ck_div:CLOCK|ax ; 18.581 ; 18.581 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[2]  ; ck_div:CLOCK|ax ; 19.076 ; 19.076 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[3]  ; ck_div:CLOCK|ax ; 18.813 ; 18.813 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[4]  ; ck_div:CLOCK|ax ; 18.850 ; 18.850 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[5]  ; ck_div:CLOCK|ax ; 18.542 ; 18.542 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[6]  ; ck_div:CLOCK|ax ; 18.583 ; 18.583 ; Rise       ; ck_div:CLOCK|ax ;
; HEX1[*]   ; ck_div:CLOCK|ax ; 19.234 ; 19.234 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[0]  ; ck_div:CLOCK|ax ; 19.063 ; 19.063 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[1]  ; ck_div:CLOCK|ax ; 19.022 ; 19.022 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[2]  ; ck_div:CLOCK|ax ; 19.014 ; 19.014 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[3]  ; ck_div:CLOCK|ax ; 19.060 ; 19.060 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[4]  ; ck_div:CLOCK|ax ; 19.234 ; 19.234 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[5]  ; ck_div:CLOCK|ax ; 19.078 ; 19.078 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[6]  ; ck_div:CLOCK|ax ; 19.059 ; 19.059 ; Rise       ; ck_div:CLOCK|ax ;
; HEX2[*]   ; ck_div:CLOCK|ax ; 19.876 ; 19.876 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[0]  ; ck_div:CLOCK|ax ; 19.664 ; 19.664 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[1]  ; ck_div:CLOCK|ax ; 19.415 ; 19.415 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[2]  ; ck_div:CLOCK|ax ; 19.617 ; 19.617 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[3]  ; ck_div:CLOCK|ax ; 19.423 ; 19.423 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[4]  ; ck_div:CLOCK|ax ; 19.426 ; 19.426 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[5]  ; ck_div:CLOCK|ax ; 19.876 ; 19.876 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[6]  ; ck_div:CLOCK|ax ; 19.439 ; 19.439 ; Rise       ; ck_div:CLOCK|ax ;
; HEX3[*]   ; ck_div:CLOCK|ax ; 19.858 ; 19.858 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[0]  ; ck_div:CLOCK|ax ; 19.672 ; 19.672 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[1]  ; ck_div:CLOCK|ax ; 19.389 ; 19.389 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[2]  ; ck_div:CLOCK|ax ; 19.858 ; 19.858 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[3]  ; ck_div:CLOCK|ax ; 19.463 ; 19.463 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[4]  ; ck_div:CLOCK|ax ; 19.857 ; 19.857 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[5]  ; ck_div:CLOCK|ax ; 19.438 ; 19.438 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[6]  ; ck_div:CLOCK|ax ; 19.470 ; 19.470 ; Rise       ; ck_div:CLOCK|ax ;
+-----------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+-----------+-----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-----------------+-------+-------+------------+-----------------+
; EM        ; ck_div:CLOCK|ax ; 3.611 ; 3.611 ; Rise       ; ck_div:CLOCK|ax ;
; FU        ; ck_div:CLOCK|ax ; 3.622 ; 3.622 ; Rise       ; ck_div:CLOCK|ax ;
; HEX0[*]   ; ck_div:CLOCK|ax ; 4.123 ; 4.123 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[0]  ; ck_div:CLOCK|ax ; 4.155 ; 4.155 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[1]  ; ck_div:CLOCK|ax ; 4.127 ; 4.127 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[2]  ; ck_div:CLOCK|ax ; 4.367 ; 4.367 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[3]  ; ck_div:CLOCK|ax ; 4.264 ; 4.264 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[4]  ; ck_div:CLOCK|ax ; 4.268 ; 4.268 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[5]  ; ck_div:CLOCK|ax ; 4.123 ; 4.123 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX0[6]  ; ck_div:CLOCK|ax ; 4.143 ; 4.143 ; Rise       ; ck_div:CLOCK|ax ;
; HEX1[*]   ; ck_div:CLOCK|ax ; 4.584 ; 4.584 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[0]  ; ck_div:CLOCK|ax ; 4.596 ; 4.596 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[1]  ; ck_div:CLOCK|ax ; 4.599 ; 4.599 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[2]  ; ck_div:CLOCK|ax ; 4.586 ; 4.586 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[3]  ; ck_div:CLOCK|ax ; 4.584 ; 4.584 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[4]  ; ck_div:CLOCK|ax ; 4.683 ; 4.683 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[5]  ; ck_div:CLOCK|ax ; 4.606 ; 4.606 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX1[6]  ; ck_div:CLOCK|ax ; 4.588 ; 4.588 ; Rise       ; ck_div:CLOCK|ax ;
; HEX2[*]   ; ck_div:CLOCK|ax ; 5.074 ; 5.074 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[0]  ; ck_div:CLOCK|ax ; 5.179 ; 5.179 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[1]  ; ck_div:CLOCK|ax ; 5.074 ; 5.074 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[2]  ; ck_div:CLOCK|ax ; 5.158 ; 5.158 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[3]  ; ck_div:CLOCK|ax ; 5.082 ; 5.082 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[4]  ; ck_div:CLOCK|ax ; 5.087 ; 5.087 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[5]  ; ck_div:CLOCK|ax ; 5.286 ; 5.286 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX2[6]  ; ck_div:CLOCK|ax ; 5.088 ; 5.088 ; Rise       ; ck_div:CLOCK|ax ;
; HEX3[*]   ; ck_div:CLOCK|ax ; 5.324 ; 5.324 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[0]  ; ck_div:CLOCK|ax ; 5.438 ; 5.438 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[1]  ; ck_div:CLOCK|ax ; 5.326 ; 5.326 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[2]  ; ck_div:CLOCK|ax ; 5.546 ; 5.546 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[3]  ; ck_div:CLOCK|ax ; 5.352 ; 5.352 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[4]  ; ck_div:CLOCK|ax ; 5.544 ; 5.544 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[5]  ; ck_div:CLOCK|ax ; 5.324 ; 5.324 ; Rise       ; ck_div:CLOCK|ax ;
;  HEX3[6]  ; ck_div:CLOCK|ax ; 5.354 ; 5.354 ; Rise       ; ck_div:CLOCK|ax ;
+-----------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; CK              ; CK              ; 684      ; 0        ; 0        ; 0        ;
; ck_div:CLOCK|ax ; CK              ; 1        ; 1        ; 0        ; 0        ;
; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 667      ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; CK              ; CK              ; 684      ; 0        ; 0        ; 0        ;
; ck_div:CLOCK|ax ; CK              ; 1        ; 1        ; 0        ; 0        ;
; ck_div:CLOCK|ax ; ck_div:CLOCK|ax ; 667      ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 219   ; 219  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 2670  ; 2670 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 14 18:47:09 2023
Info: Command: quartus_sta projeto_6 -c projeto_6
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK CK
    Info (332105): create_clock -period 1.000 -name ck_div:CLOCK|ax ck_div:CLOCK|ax
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.699       -46.543 CK 
    Info (332119):    -1.750      -172.684 ck_div:CLOCK|ax 
Info (332146): Worst-case hold slack is -2.548
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.548        -2.548 CK 
    Info (332119):     0.391         0.000 ck_div:CLOCK|ax 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -26.380 CK 
    Info (332119):    -0.500      -113.000 ck_div:CLOCK|ax 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.772        -9.472 CK 
    Info (332119):    -0.331       -27.734 ck_div:CLOCK|ax 
Info (332146): Worst-case hold slack is -1.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.591        -1.591 CK 
    Info (332119):     0.215         0.000 ck_div:CLOCK|ax 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -26.380 CK 
    Info (332119):    -0.500      -113.000 ck_div:CLOCK|ax 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Thu Dec 14 18:47:11 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


