# 4.2논리설계와하드웨어제어언어HCL

* HCL(hardware control language)
* digital system 3 요소
	* 조합회로
	* 메모리 소자
	* 클럭 신호

## 4.2.1 논리게이트

* 논리게이트는 디지털 회로에서 기초 연산 소자이다
	* boolean 함수와 같은 출력을 만든다
	* 단일 비트 연산으로 항상 작동한다
	* (입력-gate-출력)

## 4.2.2 조합회로와 HCL bool 수식

* 조합회로는 논리게이트를 모아 네트워크를 만들었다고 할 수 있다
	* 모든 논리 게이트 입력은 아래 3가지 중 하나에 연결되어야함
		* 주요 입력
		* 메모리 소자의 출력 연결
		* 일부 논리 게이트 출력
	* 논리게이트 출력 간 연결은 안됨
	* 순환 회로이면 안된다
* HCL(제어 회로 기술에 사용 되는 언어)
	* C 스타일 문법 사용
	* 0과 1 만 계산
	* 입력 변화에 연속적이다
* MUX
	* 제어 입력 신호에 따라 여러 데이터 중 한 값을 선택한다
* 제어 입력 신호에 따라 여러 데이터 중 한 값 선택

## 워드 수준 조합회로와 HCL 정수 수식

* 조합회로들을 엮어 데이터 워드를 가지고 동작하는 회로 설계 가능
	* 비트 수준 신호의 그룹
* HCL 워드 크기 명시 X, 모든 워드 수준 신호는 int 선언
	* 동일성 비교를 위해 허락
		* 비트 수준 구현의 추상화(워드 수준)
* Mux(HCL 식 표현)
	* case을 사용해 표현

```c
[
select1 : exp:
]
```

	* 순차적으로 실행된다
		* default case 명시하는 방법

## 집합의 원소 관계

* 프로세스에서 신호가 일치하는지 여부 확인
	* 원소 관계 파악
	* 제어 신호를 조절하는 코드와 제어신호간의 관계 파악
	* 정수로만 수식 표현
	* iexpr in {iexpr1,iexpr2 • • • iexpr3}

## 4.2.5  메모리와 클럭

* 순차회로
	* 비트에 표시된 정보저장
	* 클럭에 의한 제어
* 클럭 사용 레지스터
	* 워드나 개별 비트 저장
	* 클럭 신호는 레지스터에 입력 값 적재
* 랜덤 엑세스 메모리(메모리)
	* 가상 메모리 시스템
	* 레지스트 파일
* 레지스터
	* 하드웨어 수준
		* 입력과 출력 전선들로 회로의 나머지 부분과 직접 연결
	* 기계어 프로그래밍
		* CPU 내의 주소 지정이 가능한 워드들의 작은 집합
		* 레지스터가 ID
* 레지스터는 클럭이  상승할 때까지 현상태를 유지한다
	* 클럭이 상승 에지에서만 신호가 바뀐다
* 레지스터 파일
	* 두 개의 읽기 포트, 한 개의 쓰기 포트를 갖는다
		* 다중 포트 랜덤 액세스 메모리는 여러 번의 읽기와 쓰기 연산이 동시에 일어나도록함
	* 주소와 레지스터에 넣을 값 = 입력, 레지스터 값 = 출력
	* 쓰기 포트는 레지스터 상태 갱신
	* 읽기 포트는 데이터(주소)를 레지스터로부터 읽음
	* 내부에 저장장치를 가지고 있어, 조합회로가 아니다
