Timing Analyzer report for ShiftRegister_Demo
Thu Apr  4 14:25:31 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:ClkDividerN|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:ClkDividerN|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:ClkDividerN|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:ClkDividerN|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:ClkDividerN|clkOut'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'ClkDividerN:ClkDividerN|clkOut'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ShiftRegister_Demo                                     ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; ClkDividerN:ClkDividerN|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:ClkDividerN|clkOut } ;
; CLOCK_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                       ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 210.17 MHz ; 210.17 MHz      ; CLOCK_50                       ;                                                ;
; 795.54 MHz ; 437.64 MHz      ; ClkDividerN:ClkDividerN|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.758 ; -81.005       ;
; ClkDividerN:ClkDividerN|clkOut ; -0.257 ; -1.228        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.441 ; 0.000         ;
; ClkDividerN:ClkDividerN|clkOut ; 0.454 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -37.695       ;
; ClkDividerN:ClkDividerN|clkOut ; -1.285 ; -10.280       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.758 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.677      ;
; -3.757 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.676      ;
; -3.743 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.662      ;
; -3.689 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.608      ;
; -3.658 ; ClkDividerN:ClkDividerN|s_divCounter[15] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.575      ;
; -3.639 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.558      ;
; -3.611 ; ClkDividerN:ClkDividerN|s_divCounter[25] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.530      ;
; -3.611 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.529      ;
; -3.570 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.489      ;
; -3.546 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.465      ;
; -3.516 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.482 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.476 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.395      ;
; -3.470 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.388      ;
; -3.423 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.341      ;
; -3.415 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.333      ;
; -3.367 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.286      ;
; -3.235 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.153      ;
; -3.204 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.122      ;
; -3.121 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.039      ;
; -3.117 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.035      ;
; -3.115 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.033      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.048 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.043 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.029 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.946      ;
; -3.014 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.932      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.960 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.875      ;
; -2.948 ; ClkDividerN:ClkDividerN|s_divCounter[14] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.865      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.925 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.902 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.820      ;
; -2.889 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.807      ;
; -2.878 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.796      ;
; -2.878 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.796      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:ClkDividerN|clkOut'                                                                                                                   ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.257 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 1.176      ;
; -0.257 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 1.176      ;
; -0.228 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 1.147      ;
; -0.217 ; ShiftRegisterN:system|aux[7] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 1.136      ;
; -0.212 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 1.131      ;
; -0.057 ; ShiftRegisterN:system|aux[0] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.976      ;
; 0.089  ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.830      ;
; 0.092  ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[7] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.827      ;
; 0.092  ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.827      ;
; 0.095  ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[0] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.824      ;
; 0.095  ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.824      ;
; 0.096  ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.823      ;
; 0.096  ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.823      ;
; 0.105  ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.079     ; 0.814      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; ClkDividerN:ClkDividerN|s_divCounter[25] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.708      ;
; 0.641 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.648 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.656 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.660 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.665 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.667 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.934      ;
; 0.675 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.680 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.947      ;
; 0.687 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.954      ;
; 0.958 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.979 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.987 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.992 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 1.007 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.274      ;
; 1.014 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.281      ;
; 1.019 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.286      ;
; 1.079 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.084 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.095 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.100 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.105 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.105 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.108 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.113 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.118 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.140 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.145 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.412      ;
; 1.206 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.208 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.475      ;
; 1.211 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:ClkDividerN|clkOut'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.454 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.719      ;
; 0.460 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.725      ;
; 0.460 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.725      ;
; 0.461 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[0] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.461 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.461 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.462 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[7] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.727      ;
; 0.463 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.728      ;
; 0.577 ; ShiftRegisterN:system|aux[0] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.842      ;
; 0.669 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.934      ;
; 0.669 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.934      ;
; 0.680 ; ShiftRegisterN:system|aux[7] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.945      ;
; 0.688 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 0.953      ;
; 0.753 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.079      ; 1.018      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 226.24 MHz ; 226.24 MHz      ; CLOCK_50                       ;                                                ;
; 887.31 MHz ; 437.64 MHz      ; ClkDividerN:ClkDividerN|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.420 ; -72.358       ;
; ClkDividerN:ClkDividerN|clkOut ; -0.127 ; -0.538        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.400 ; 0.000         ;
; ClkDividerN:ClkDividerN|clkOut ; 0.418 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -37.695       ;
; ClkDividerN:ClkDividerN|clkOut ; -1.285 ; -10.280       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.420 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.348      ;
; -3.361 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.289      ;
; -3.343 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.271      ;
; -3.341 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.269      ;
; -3.291 ; ClkDividerN:ClkDividerN|s_divCounter[15] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.217      ;
; -3.286 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.213      ;
; -3.261 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.189      ;
; -3.243 ; ClkDividerN:ClkDividerN|s_divCounter[25] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.171      ;
; -3.215 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.143      ;
; -3.180 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.107      ;
; -3.175 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.103      ;
; -3.144 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.072      ;
; -3.088 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.015      ;
; -3.081 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.008      ;
; -3.079 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.006      ;
; -3.076 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.003      ;
; -3.057 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.985      ;
; -2.929 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.856      ;
; -2.881 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.808      ;
; -2.817 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.744      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.721      ;
; -2.786 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.713      ;
; -2.767 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.694      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.717 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.644      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.705 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.632      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.703 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.630      ;
; -2.665 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.592      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.646 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.571      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.623 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.584 ; ClkDividerN:ClkDividerN|s_divCounter[14] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.510      ;
; -2.563 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.491      ;
; -2.563 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.491      ;
; -2.563 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.491      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:ClkDividerN|clkOut'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.127 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 1.055      ;
; -0.127 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 1.055      ;
; -0.104 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 1.032      ;
; -0.094 ; ShiftRegisterN:system|aux[7] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 1.022      ;
; -0.086 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 1.014      ;
; 0.047  ; ShiftRegisterN:system|aux[0] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.881      ;
; 0.180  ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.748      ;
; 0.183  ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.745      ;
; 0.184  ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[7] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.744      ;
; 0.186  ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.742      ;
; 0.187  ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[0] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.741      ;
; 0.187  ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.741      ;
; 0.188  ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.740      ;
; 0.196  ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.071     ; 0.732      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; ClkDividerN:ClkDividerN|s_divCounter[25] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.643      ;
; 0.585 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.599 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.604 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.609 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.853      ;
; 0.618 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.620 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.863      ;
; 0.625 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.868      ;
; 0.872 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.879 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.884 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.890 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.896 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.908 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.151      ;
; 0.913 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.156      ;
; 0.924 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.167      ;
; 0.971 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.973 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.976 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.219      ;
; 0.982 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.984 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.989 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.995 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.006 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.249      ;
; 1.008 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.251      ;
; 1.009 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.013 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.023 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.266      ;
; 1.034 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.277      ;
; 1.081 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.324      ;
; 1.083 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.326      ;
; 1.084 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.085 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.086 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.329      ;
; 1.092 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.094 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.095 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:ClkDividerN|clkOut'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.418 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.660      ;
; 0.424 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[0] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.667      ;
; 0.425 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[7] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.667      ;
; 0.426 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.668      ;
; 0.428 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.670      ;
; 0.529 ; ShiftRegisterN:system|aux[0] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.771      ;
; 0.611 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.853      ;
; 0.611 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.853      ;
; 0.624 ; ShiftRegisterN:system|aux[7] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.866      ;
; 0.631 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.873      ;
; 0.700 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.071      ; 0.942      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.464 ; -24.976       ;
; ClkDividerN:ClkDividerN|clkOut ; 0.384  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.199 ; 0.000         ;
; ClkDividerN:ClkDividerN|clkOut ; 0.202 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -31.661       ;
; ClkDividerN:ClkDividerN|clkOut ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.410      ;
; -1.459 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.405      ;
; -1.437 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.383      ;
; -1.408 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.354      ;
; -1.398 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.344      ;
; -1.348 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.293      ;
; -1.325 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.270      ;
; -1.324 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.270      ;
; -1.311 ; ClkDividerN:ClkDividerN|s_divCounter[15] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.256      ;
; -1.311 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.256      ;
; -1.307 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.252      ;
; -1.298 ; ClkDividerN:ClkDividerN|s_divCounter[25] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.244      ;
; -1.274 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.220      ;
; -1.273 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.219      ;
; -1.252 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.198      ;
; -1.206 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.151      ;
; -1.206 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.151      ;
; -1.173 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.118      ;
; -1.139 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.084      ;
; -1.120 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.065      ;
; -1.081 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.026      ;
; -1.076 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.021      ;
; -1.062 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.007      ;
; -1.045 ; ClkDividerN:ClkDividerN|s_divCounter[14] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.990      ;
; -0.994 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.939      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.964 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.909      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.926 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.871      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.900 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.845      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.891 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.836      ;
; -0.880 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.825      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.818      ;
; -0.869 ; ClkDividerN:ClkDividerN|s_divCounter[13] ; ClkDividerN:ClkDividerN|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:ClkDividerN|clkOut'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.384 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.562      ;
; 0.384 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.562      ;
; 0.401 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.545      ;
; 0.404 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.542      ;
; 0.406 ; ShiftRegisterN:system|aux[7] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.540      ;
; 0.487 ; ShiftRegisterN:system|aux[0] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.459      ;
; 0.550 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.396      ;
; 0.553 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[7] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.393      ;
; 0.553 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.393      ;
; 0.554 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.392      ;
; 0.555 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[0] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.391      ;
; 0.556 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.390      ;
; 0.557 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.389      ;
; 0.559 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 1.000        ; -0.041     ; 0.387      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; ClkDividerN:ClkDividerN|s_divCounter[25] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.291 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.298 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.432      ;
; 0.308 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.312 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.315 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.441      ;
; 0.440 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; ClkDividerN:ClkDividerN|s_divCounter[11] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; ClkDividerN:ClkDividerN|s_divCounter[10] ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.457 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.470 ; ClkDividerN:ClkDividerN|s_divCounter[24] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.599      ;
; 0.476 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.602      ;
; 0.503 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.517 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:ClkDividerN|s_divCounter[23] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; ClkDividerN:ClkDividerN|s_divCounter[22] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; ClkDividerN:ClkDividerN|s_divCounter[17] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:ClkDividerN|s_divCounter[2]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; ClkDividerN:ClkDividerN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; ClkDividerN:ClkDividerN|s_divCounter[20] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:ClkDividerN|s_divCounter[12] ; ClkDividerN:ClkDividerN|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; ClkDividerN:ClkDividerN|s_divCounter[0]  ; ClkDividerN:ClkDividerN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:ClkDividerN|s_divCounter[16] ; ClkDividerN:ClkDividerN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.539 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.665      ;
; 0.542 ; ClkDividerN:ClkDividerN|s_divCounter[18] ; ClkDividerN:ClkDividerN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.668      ;
; 0.566 ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; ClkDividerN:ClkDividerN|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.692      ;
; 0.569 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.695      ;
; 0.570 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.570 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.571 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:ClkDividerN|s_divCounter[7]  ; ClkDividerN:ClkDividerN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:ClkDividerN|s_divCounter[21] ; ClkDividerN:ClkDividerN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; ClkDividerN:ClkDividerN|s_divCounter[3]  ; ClkDividerN:ClkDividerN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.698      ;
; 0.573 ; ClkDividerN:ClkDividerN|s_divCounter[19] ; ClkDividerN:ClkDividerN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.573 ; ClkDividerN:ClkDividerN|s_divCounter[5]  ; ClkDividerN:ClkDividerN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; ClkDividerN:ClkDividerN|s_divCounter[1]  ; ClkDividerN:ClkDividerN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:ClkDividerN|clkOut'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.202 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.327      ;
; 0.204 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.329      ;
; 0.204 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; ShiftRegisterN:system|aux[1] ; ShiftRegisterN:system|aux[0] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; ShiftRegisterN:system|aux[2] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[7] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.331      ;
; 0.208 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.333      ;
; 0.260 ; ShiftRegisterN:system|aux[0] ; ShiftRegisterN:system|aux[1] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.385      ;
; 0.306 ; ShiftRegisterN:system|aux[3] ; ShiftRegisterN:system|aux[2] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; ShiftRegisterN:system|aux[5] ; ShiftRegisterN:system|aux[4] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.432      ;
; 0.309 ; ShiftRegisterN:system|aux[7] ; ShiftRegisterN:system|aux[6] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.434      ;
; 0.312 ; ShiftRegisterN:system|aux[6] ; ShiftRegisterN:system|aux[5] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.437      ;
; 0.334 ; ShiftRegisterN:system|aux[4] ; ShiftRegisterN:system|aux[3] ; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 0.000        ; 0.041      ; 0.459      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -3.758  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                       ; -3.758  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:ClkDividerN|clkOut ; -0.257  ; 0.202 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -82.233 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                       ; -81.005 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:ClkDividerN|clkOut ; -1.228  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 14       ; 0        ; 0        ; 0        ;
; ClkDividerN:ClkDividerN|clkOut ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; 14       ; 0        ; 0        ; 0        ;
; ClkDividerN:ClkDividerN|clkOut ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; CLOCK_50                       ; CLOCK_50                       ; Base ; Constrained ;
; ClkDividerN:ClkDividerN|clkOut ; ClkDividerN:ClkDividerN|clkOut ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Thu Apr  4 14:25:29 2024
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:ClkDividerN|clkOut ClkDividerN:ClkDividerN|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.758
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.758             -81.005 CLOCK_50 
    Info (332119):    -0.257              -1.228 ClkDividerN:ClkDividerN|clkOut 
Info (332146): Worst-case hold slack is 0.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.441               0.000 CLOCK_50 
    Info (332119):     0.454               0.000 ClkDividerN:ClkDividerN|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:ClkDividerN|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.420             -72.358 CLOCK_50 
    Info (332119):    -0.127              -0.538 ClkDividerN:ClkDividerN|clkOut 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 CLOCK_50 
    Info (332119):     0.418               0.000 ClkDividerN:ClkDividerN|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:ClkDividerN|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.464             -24.976 CLOCK_50 
    Info (332119):     0.384               0.000 ClkDividerN:ClkDividerN|clkOut 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 CLOCK_50 
    Info (332119):     0.202               0.000 ClkDividerN:ClkDividerN|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.661 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:ClkDividerN|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4859 megabytes
    Info: Processing ended: Thu Apr  4 14:25:31 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


