module wait_2s(clk, r, l, p, t, d, q1, q2, c, c_100);
//clk输入为50HZ
input clk;
input r, l, p, t;
input[3:0] d;
output[3:0] q1;
output[3:0] q2;
output c;
output c_100;
//组合100进制
_74160 u1(clk, r, l, p, t, d, q1, c); 
_74160 u2(c, r, l, p, t, d, q2, c_100); 
//在100时高电平,即c_100下降沿为2s末


endmodule