v 20130925 2
T 28900 47900 9 10 1 0 0 0 2
dekoder
adresu
N 28000 51100 36000 51100 4
{
T 28300 51200 5 10 1 1 0 0 1
netname=DANE
}
N 28000 50400 36000 50400 4
{
T 28300 50500 5 10 1 1 0 0 1
netname=Adres
}
N 29000 50400 29000 48400 4
B 28800 47700 900 700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
C 26900 49900 1 0 0 buf-1.sym
{
T 27400 50200 5 10 0 1 0 2 1
refdes=U?
}
N 28000 49000 36000 49000 4
{
T 28300 49100 5 10 1 1 0 0 1
netname=Strobe
}
C 26900 48500 1 0 0 buf-1.sym
{
T 27400 48800 5 10 0 1 0 2 1
refdes=U?
}
T 26500 49000 9 10 1 0 90 0 1
kontroler magistrali / master
N 26900 50400 26800 50400 4
{
T 26900 50400 5 10 0 0 0 0 1
netname=1
}
N 26900 49000 26800 49000 4
{
T 26900 49000 5 10 0 0 0 0 1
netname=1
}
N 29000 47300 29000 47700 4
{
T 29100 46800 5 10 1 1 0 0 2
netname=1 (TRUE) gdy
adres zgodny
}
B 26100 48600 2100 2900 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
T 33200 48400 9 10 1 0 0 0 1
rejestr przesówny
B 32900 48100 2000 700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
N 31700 46300 31700 48300 4
N 31700 48300 32900 48300 4
{
T 32800 48500 5 10 1 1 180 0 1
netname=clk
}
N 32000 51100 32000 48600 4
N 32000 48600 32900 48600 4
{
T 32800 48800 5 10 1 1 180 0 1
netname=serial_in
}
C 26900 50600 1 0 0 buf-1.sym
{
T 27400 50900 5 10 0 1 0 2 1
refdes=U?
}
N 26900 51100 26800 51100 4
{
T 26900 51100 5 10 0 0 0 0 1
netname=1
}
N 28000 49700 36000 49700 4
{
T 28300 49800 5 10 1 1 0 0 1
netname=Clock
}
C 26900 49200 1 0 0 buf-1.sym
{
T 27400 49500 5 10 0 1 0 2 1
refdes=U?
}
N 26900 49700 26800 49700 4
{
T 26900 49700 5 10 0 0 0 0 1
netname=1
}
B 32900 47200 2000 600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
U 33200 48100 33200 47800 10 0
U 33400 48100 33400 47800 10 0
U 33800 48100 33800 47800 10 0
U 33600 48100 33600 47800 10 0
U 34200 48100 34200 47800 10 0
U 34000 48100 34000 47800 10 0
U 34400 48100 34400 47800 10 0
U 34600 48100 34600 47800 10 0
T 33300 47400 9 10 1 0 0 0 1
bufor wyjściowy
N 31400 45500 31400 47500 4
N 31400 47500 32900 47500 4
{
T 32800 47700 5 10 1 1 180 0 1
netname=clk
}
N 31700 46300 32900 46300 4
{
T 32800 46500 5 10 1 1 180 0 1
netname=clk
}
N 32000 46600 32900 46600 4
{
T 32800 46800 5 10 1 1 180 0 1
netname=serial_in
}
N 31400 45500 32900 45500 4
{
T 32800 45700 5 10 1 1 180 0 1
netname=clk
}
N 32000 46600 32000 47000 4
N 32000 47000 35500 47000 4
N 35500 47000 35500 48600 4
N 35500 48600 34900 48600 4
{
T 35000 48800 5 10 1 1 180 6 1
netname=serial_out
}
N 30100 47300 29000 47300 4
C 30400 48000 1 0 0 and2-1.sym
{
T 30800 47900 5 10 0 1 0 2 1
refdes=U?
}
N 30100 47700 30100 49000 4
C 30100 47200 1 0 0 and2-1.sym
{
T 30500 47100 5 10 0 1 0 2 1
refdes=U?
}
N 30400 48100 29900 48100 4
N 29900 48100 29900 47300 4
N 30400 48500 30400 49700 4
B 32900 46100 2000 700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
B 32900 45200 2000 600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
U 33200 46100 33200 45800 10 0
U 33400 46100 33400 45800 10 0
U 33800 46100 33800 45800 10 0
U 33600 46100 33600 45800 10 0
U 34200 46100 34200 45800 10 0
U 34000 46100 34000 45800 10 0
U 34400 46100 34400 45800 10 0
U 34600 46100 34600 45800 10 0
T 33200 46400 9 10 1 0 0 0 1
rejestr przesówny
T 33300 45400 9 10 1 0 0 0 1
bufor wyjściowy
