RD4,FUNC_0
WR4,FUNC_1
ZSLCR_LOCK,FUNC_2
ZSLCR_UNLOCK,FUNC_3
ZY7_SLCR_FPGA_CLK_CTRL,FUNC_4
ZY7_SLCR_FPGA_CLK_CTRL_SRCSEL_MASK,VAR_0
ZY7_SLCR_FPGA_CLK_CTRL_SRCSEL_SHIFT,VAR_1
zy7_slcr_lock,FUNC_5
zy7_slcr_softc_p,VAR_2
zy7_slcr_unlock,FUNC_6
zy7_pl_fclk_set_source,FUNC_7
unit,VAR_3
source,VAR_4
sc,VAR_5
reg,VAR_6
