TimeQuest Timing Analyzer report for M6800_MIKBUG
Fri Jun 25 10:01:29 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClock'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Setup: 'J8IO8[7]'
 14. Slow Model Hold: 'J8IO8[7]'
 15. Slow Model Hold: 'w_cpuClock'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'w_cpuClock'
 19. Slow Model Recovery: 'J8IO8[7]'
 20. Slow Model Removal: 'J8IO8[7]'
 21. Slow Model Removal: 'w_cpuClock'
 22. Slow Model Removal: 'i_CLOCK_50'
 23. Slow Model Minimum Pulse Width: 'J8IO8[7]'
 24. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'w_cpuClock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'w_cpuClock'
 40. Fast Model Setup: 'i_CLOCK_50'
 41. Fast Model Setup: 'J8IO8[7]'
 42. Fast Model Hold: 'J8IO8[7]'
 43. Fast Model Hold: 'i_CLOCK_50'
 44. Fast Model Hold: 'w_cpuClock'
 45. Fast Model Recovery: 'i_CLOCK_50'
 46. Fast Model Recovery: 'w_cpuClock'
 47. Fast Model Recovery: 'J8IO8[7]'
 48. Fast Model Removal: 'J8IO8[7]'
 49. Fast Model Removal: 'w_cpuClock'
 50. Fast Model Removal: 'i_CLOCK_50'
 51. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 52. Fast Model Minimum Pulse Width: 'J8IO8[7]'
 53. Fast Model Minimum Pulse Width: 'w_cpuClock'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Recovery Transfers
 70. Removal Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; i_CLOCK_50 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 } ;
; J8IO8[7]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { J8IO8[7] }   ;
; w_cpuClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 42.28 MHz  ; 42.28 MHz       ; w_cpuClock ;      ;
; 52.36 MHz  ; 52.36 MHz       ; i_CLOCK_50 ;      ;
; 140.41 MHz ; 140.41 MHz      ; J8IO8[7]   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; w_cpuClock ; -22.065 ; -2954.501     ;
; i_CLOCK_50 ; -21.390 ; -8340.460     ;
; J8IO8[7]   ; -6.122  ; -150.146      ;
+------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; J8IO8[7]   ; -11.130 ; -450.766      ;
; w_cpuClock ; -1.237  ; -11.478       ;
; i_CLOCK_50 ; -0.215  ; -0.401        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -3.660 ; -153.421      ;
; w_cpuClock ; 0.980  ; 0.000         ;
; J8IO8[7]   ; 9.759  ; 0.000         ;
+------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; J8IO8[7]   ; -11.462 ; -104.818      ;
; w_cpuClock ; -0.724  ; -5.274        ;
; i_CLOCK_50 ; 1.668   ; 0.000         ;
+------------+---------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; J8IO8[7]   ; -3.000 ; -77.200          ;
; i_CLOCK_50 ; -2.567 ; -2789.777        ;
; w_cpuClock ; -0.742 ; -359.128         ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                                   ;
+---------+------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -22.065 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.827      ;
; -21.979 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.741      ;
; -21.893 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.655      ;
; -21.807 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.569      ;
; -21.721 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.483      ;
; -21.635 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.397      ;
; -21.549 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.311      ;
; -21.546 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.308      ;
; -21.463 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.225      ;
; -21.460 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.222      ;
; -21.374 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.136      ;
; -21.288 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.050      ;
; -21.273 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 7.035      ;
; -21.251 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.359      ;
; -21.202 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.964      ;
; -21.187 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[6]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.949      ;
; -21.174 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.282      ;
; -21.165 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.273      ;
; -21.116 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.878      ;
; -21.088 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.196      ;
; -21.079 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.187      ;
; -21.078 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.793      ;
; -21.059 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.777      ;
; -21.055 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.816      ;
; -21.030 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.792      ;
; -21.002 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.110      ;
; -20.993 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.101      ;
; -20.992 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.707      ;
; -20.973 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.691      ;
; -20.969 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.730      ;
; -20.944 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.706      ;
; -20.925 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.687      ;
; -20.916 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.024      ;
; -20.910 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.672      ;
; -20.907 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 7.015      ;
; -20.906 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.621      ;
; -20.887 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.605      ;
; -20.883 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.644      ;
; -20.839 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.601      ;
; -20.830 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.938      ;
; -20.824 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.586      ;
; -20.821 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.929      ;
; -20.820 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.535      ;
; -20.801 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.519      ;
; -20.797 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.558      ;
; -20.790 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.476    ; 6.854      ;
; -20.766 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.528      ;
; -20.758 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.433    ; 6.865      ;
; -20.754 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.516      ;
; -20.753 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.515      ;
; -20.744 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.852      ;
; -20.738 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.500      ;
; -20.735 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.843      ;
; -20.734 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.449      ;
; -20.715 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.433      ;
; -20.711 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.472      ;
; -20.706 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.814      ;
; -20.704 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.476    ; 6.768      ;
; -20.700 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[5]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.462      ;
; -20.680 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.442      ;
; -20.672 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.433    ; 6.779      ;
; -20.668 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[6]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.430      ;
; -20.667 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.429      ;
; -20.658 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.766      ;
; -20.652 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.414      ;
; -20.649 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.757      ;
; -20.648 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.363      ;
; -20.645 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.753      ;
; -20.629 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.347      ;
; -20.625 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.386      ;
; -20.620 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.728      ;
; -20.618 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.476    ; 6.682      ;
; -20.594 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.356      ;
; -20.586 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.433    ; 6.693      ;
; -20.582 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[5]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.344      ;
; -20.581 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.343      ;
; -20.572 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.680      ;
; -20.566 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.328      ;
; -20.562 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.277      ;
; -20.559 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.667      ;
; -20.543 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.261      ;
; -20.539 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.300      ;
; -20.534 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.642      ;
; -20.532 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.476    ; 6.596      ;
; -20.514 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.479    ; 6.575      ;
; -20.508 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.270      ;
; -20.500 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.433    ; 6.607      ;
; -20.496 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[4]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.258      ;
; -20.495 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.257      ;
; -20.480 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.242      ;
; -20.476 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.825    ; 6.191      ;
; -20.473 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.581      ;
; -20.459 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.567      ;
; -20.457 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.822    ; 6.175      ;
; -20.453 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.779    ; 6.214      ;
; -20.448 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.556      ;
; -20.446 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.476    ; 6.510      ;
; -20.444 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.432    ; 6.552      ;
; -20.428 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.479    ; 6.489      ;
; -20.422 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -14.778    ; 6.184      ;
+---------+------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                     ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 10.494     ;
; -21.233 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 10.333     ;
; -21.163 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 10.267     ;
; -21.152 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 10.263     ;
; -21.152 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 10.263     ;
; -21.148 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 10.259     ;
; -21.115 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 10.219     ;
; -21.060 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 10.161     ;
; -21.031 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 10.128     ;
; -21.031 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 10.128     ;
; -21.025 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 10.126     ;
; -21.006 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 10.106     ;
; -20.970 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 10.074     ;
; -20.953 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 10.056     ;
; -20.931 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 10.035     ;
; -20.925 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 10.036     ;
; -20.925 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 10.036     ;
; -20.921 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 10.032     ;
; -20.843 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.940      ;
; -20.843 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.940      ;
; -20.815 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.915      ;
; -20.813 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.913      ;
; -20.795 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[1]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.445    ; 9.890      ;
; -20.774 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.875      ;
; -20.745 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.842      ;
; -20.745 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.842      ;
; -20.739 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.840      ;
; -20.732 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.843      ;
; -20.732 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.843      ;
; -20.731 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.831      ;
; -20.728 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.839      ;
; -20.727 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.828      ;
; -20.716 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.812      ;
; -20.714 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.810      ;
; -20.713 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.809      ;
; -20.710 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.806      ;
; -20.708 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.804      ;
; -20.707 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.803      ;
; -20.704 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.800      ;
; -20.700 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.801      ;
; -20.692 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.793      ;
; -20.677 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 9.781      ;
; -20.671 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.768      ;
; -20.671 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.768      ;
; -20.667 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 9.770      ;
; -20.665 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.766      ;
; -20.659 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.756      ;
; -20.659 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.756      ;
; -20.648 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.748      ;
; -20.620 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 9.723      ;
; -20.593 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 9.696      ;
; -20.588 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.688      ;
; -20.581 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.682      ;
; -20.568 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVertRestore[1]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.445    ; 9.663      ;
; -20.567 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.678      ;
; -20.567 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.678      ;
; -20.563 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.674      ;
; -20.552 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.649      ;
; -20.552 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.443    ; 9.649      ;
; -20.546 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.647      ;
; -20.543 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.643      ;
; -20.543 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.643      ;
; -20.543 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.644      ;
; -20.508 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.439    ; 9.609      ;
; -20.504 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.436    ; 9.608      ;
; -20.489 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.585      ;
; -20.487 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.583      ;
; -20.486 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.582      ;
; -20.483 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.579      ;
; -20.481 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.577      ;
; -20.480 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.576      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.573      ;
; -20.474 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 9.577      ;
; -20.464 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.564      ;
; -20.445 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.545      ;
; -20.436 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 9.539      ;
; -20.395 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.495      ;
; -20.386 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[0]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.486      ;
; -20.386 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[2]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.486      ;
; -20.386 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[3]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.486      ;
; -20.386 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[4]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.486      ;
; -20.383 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.494      ;
; -20.383 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.494      ;
; -20.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.490      ;
; -20.377 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.488      ;
; -20.377 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.488      ;
; -20.377 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.429    ; 9.488      ;
; -20.375 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVertRestore[1]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.445    ; 9.470      ;
; -20.371 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.471      ;
; -20.371 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.471      ;
; -20.371 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.471      ;
; -20.359 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.459      ;
; -20.359 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.440    ; 9.459      ;
; -20.350 ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.437    ; 9.453      ;
; -20.296 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.392      ;
; -20.294 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.390      ;
; -20.293 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.389      ;
; -20.290 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.386      ;
; -20.288 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.384      ;
; -20.287 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.444    ; 9.383      ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'J8IO8[7]'                                                                                                                                   ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.122 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 7.140      ;
; -6.116 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 7.129      ;
; -6.022 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 7.040      ;
; -5.901 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 6.919      ;
; -5.898 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.943      ;
; -5.898 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.943      ;
; -5.898 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.943      ;
; -5.895 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.025      ; 6.960      ;
; -5.881 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 6.899      ;
; -5.852 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 6.865      ;
; -5.770 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 6.788      ;
; -5.701 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.025      ; 6.766      ;
; -5.692 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 6.705      ;
; -5.683 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 6.701      ;
; -5.661 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 6.679      ;
; -5.542 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.587      ;
; -5.542 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.587      ;
; -5.542 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.587      ;
; -5.541 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.586      ;
; -5.541 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.586      ;
; -5.541 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 6.586      ;
; -5.539 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 6.558      ;
; -5.520 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.560      ;
; -5.520 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.560      ;
; -5.520 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.560      ;
; -5.347 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 6.366      ;
; -5.329 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 6.347      ;
; -5.311 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.351      ;
; -5.311 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.351      ;
; -5.311 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.351      ;
; -5.177 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.017      ; 6.234      ;
; -5.164 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.204      ;
; -5.164 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.204      ;
; -5.164 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.204      ;
; -5.163 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.203      ;
; -5.163 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.203      ;
; -5.163 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.203      ;
; -5.154 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.194      ;
; -5.154 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.194      ;
; -5.154 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.194      ;
; -4.973 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 5.991      ;
; -4.966 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.006      ;
; -4.966 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.006      ;
; -4.966 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.006      ;
; -4.933 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.968      ;
; -4.933 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.968      ;
; -4.933 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.968      ;
; -4.776 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.811      ;
; -4.776 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.811      ;
; -4.776 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.811      ;
; -4.742 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 5.755      ;
; -4.711 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.022      ; 5.773      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 5.639      ;
; -4.588 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.623      ;
; -4.588 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.623      ;
; -4.588 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.005     ; 5.623      ;
; -4.397 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 5.410      ;
; -4.365 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.410      ;
; -4.340 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.385      ;
; -4.332 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 5.350      ;
; -4.324 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 5.338      ;
; -4.283 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 5.301      ;
; -4.233 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 5.247      ;
; -4.216 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.261      ;
; -4.192 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.237      ;
; -4.167 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.212      ;
; -4.145 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.190      ;
; -4.140 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 5.185      ;
; -3.989 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 5.033      ;
; -3.979 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 4.993      ;
; -3.979 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 5.023      ;
; -3.975 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 5.019      ;
; -3.934 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 4.979      ;
; -3.908 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 4.953      ;
; -3.905 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 4.949      ;
; -3.860 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.020      ; 4.920      ;
; -3.815 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 4.860      ;
; -3.772 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.812      ;
; -3.771 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.025      ; 4.836      ;
; -3.736 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.776      ;
; -3.698 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.019     ; 4.719      ;
; -3.662 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.019     ; 4.683      ;
; -3.611 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 4.624      ;
; -3.570 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 4.588      ;
; -3.545 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.027     ; 4.558      ;
; -3.526 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 4.544      ;
; -3.492 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.532      ;
; -3.491 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.531      ;
; -3.461 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 4.479      ;
; -3.457 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 4.475      ;
; -3.456 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.496      ;
; -3.455 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.495      ;
; -3.384 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.424      ;
; -3.348 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.388      ;
; -3.007 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.022      ; 4.069      ;
; -2.973 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.503      ; 4.016      ;
; -2.896 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.479      ; 3.915      ;
; -2.821 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.014      ; 3.875      ;
; -2.815 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.013      ; 3.868      ;
; -2.815 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.013      ; 3.868      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'J8IO8[7]'                                                                                                                                ;
+---------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.130 ; bufferedUART:acia|rxBuffer~111     ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.507     ; 2.683      ;
; -11.102 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[3]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.534     ; 2.738      ;
; -11.090 ; bufferedUART:acia|rxBuffer~119     ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.508     ; 2.724      ;
; -10.860 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[5]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.155     ; 3.101      ;
; -10.859 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[4]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.155     ; 3.102      ;
; -10.856 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[6]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.155     ; 3.105      ;
; -10.757 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.531     ; 3.080      ;
; -10.706 ; bufferedUART:acia|rxBuffer~66      ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 3.082      ;
; -10.698 ; bufferedUART:acia|rxBuffer~73      ; bufferedUART:acia|dataOut[4]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 3.076      ;
; -10.665 ; bufferedUART:acia|rxBuffer~69      ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 3.109      ;
; -10.640 ; bufferedUART:acia|rxBuffer~103     ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.513     ; 3.179      ;
; -10.629 ; bufferedUART:acia|rxBuffer~70      ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 3.145      ;
; -10.540 ; bufferedUART:acia|rxBuffer~117     ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.464     ; 3.230      ;
; -10.533 ; bufferedUART:acia|rxBuffer~23      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.508     ; 3.281      ;
; -10.514 ; bufferedUART:acia|rxBuffer~140     ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.463     ; 3.255      ;
; -10.505 ; bufferedUART:acia|rxBuffer~63      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.526     ; 3.327      ;
; -10.496 ; bufferedUART:acia|rxBuffer~134     ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.462     ; 3.272      ;
; -10.419 ; bufferedUART:acia|rxBuffer~67      ; bufferedUART:acia|dataOut[6]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 3.369      ;
; -10.359 ; bufferedUART:acia|rxBuffer~93      ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 3.429      ;
; -10.355 ; bufferedUART:acia|rxBuffer~97      ; bufferedUART:acia|dataOut[4]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.467     ; 3.418      ;
; -10.348 ; bufferedUART:acia|rxBuffer~96      ; bufferedUART:acia|dataOut[3]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.514     ; 3.472      ;
; -10.348 ; bufferedUART:acia|rxBuffer~120     ; bufferedUART:acia|dataOut[3]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.511     ; 3.469      ;
; -10.330 ; bufferedUART:acia|rxBuffer~86      ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.467     ; 3.443      ;
; -10.306 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[6]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.487     ; 3.487      ;
; -10.306 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.487     ; 3.487      ;
; -10.306 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[4]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.487     ; 3.487      ;
; -10.306 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.487     ; 3.487      ;
; -10.306 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.487     ; 3.487      ;
; -10.300 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.488     ; 3.494      ;
; -10.295 ; bufferedUART:acia|rxBuffer~57      ; bufferedUART:acia|dataOut[4]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 3.479      ;
; -10.274 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|txByteWritten       ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 12.375     ; 1.907      ;
; -10.255 ; bufferedUART:acia|rxBuffer~15      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.510     ; 3.561      ;
; -10.235 ; bufferedUART:acia|rxBuffer~76      ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.469     ; 3.540      ;
; -10.179 ; bufferedUART:acia|rxBuffer~130     ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.462     ; 3.589      ;
; -10.137 ; bufferedUART:acia|rxBuffer~127     ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.506     ; 3.675      ;
; -10.125 ; bufferedUART:acia|rxBuffer~36      ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.467     ; 3.648      ;
; -10.075 ; bufferedUART:acia|rxInPointer[1]   ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 3.713      ;
; -10.053 ; bufferedUART:acia|rxBuffer~107     ; bufferedUART:acia|dataOut[6]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.469     ; 3.722      ;
; -10.016 ; SBCTextDisplayRGB:vdu|kbBuffer~28  ; SBCTextDisplayRGB:vdu|dataOut[3]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.229      ;
; -10.015 ; bufferedUART:acia|rxBuffer~31      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.510     ; 3.801      ;
; -10.008 ; bufferedUART:acia|rxBuffer~32      ; bufferedUART:acia|dataOut[3]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.513     ; 3.811      ;
; -10.003 ; SBCTextDisplayRGB:vdu|kbBuffer~29  ; SBCTextDisplayRGB:vdu|dataOut[4]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.938     ; 2.241      ;
; -10.002 ; SBCTextDisplayRGB:vdu|kbBuffer~27  ; SBCTextDisplayRGB:vdu|dataOut[2]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.938     ; 2.242      ;
; -9.998  ; SBCTextDisplayRGB:vdu|kbBuffer~30  ; SBCTextDisplayRGB:vdu|dataOut[5]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.247      ;
; -9.992  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[2]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.199     ; 4.013      ;
; -9.967  ; bufferedUART:acia|rxReadPointer[5] ; bufferedUART:acia|rxReadPointer[5]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 10.738     ; 1.077      ;
; -9.894  ; bufferedUART:acia|rxBuffer~91      ; bufferedUART:acia|dataOut[6]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.470     ; 3.882      ;
; -9.869  ; bufferedUART:acia|rxInPointer[0]   ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 3.919      ;
; -9.842  ; bufferedUART:acia|rxBuffer~26      ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.462     ; 3.926      ;
; -9.839  ; bufferedUART:acia|rxBuffer~81      ; bufferedUART:acia|dataOut[4]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.466     ; 3.933      ;
; -9.839  ; SBCTextDisplayRGB:vdu|kbBuffer~62  ; SBCTextDisplayRGB:vdu|dataOut[2]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.943     ; 2.410      ;
; -9.837  ; SBCTextDisplayRGB:vdu|kbBuffer~61  ; SBCTextDisplayRGB:vdu|dataOut[1]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.944     ; 2.413      ;
; -9.834  ; SBCTextDisplayRGB:vdu|kbBuffer~60  ; SBCTextDisplayRGB:vdu|dataOut[0]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.944     ; 2.416      ;
; -9.832  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[0]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.155     ; 4.129      ;
; -9.832  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[1]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.155     ; 4.129      ;
; -9.828  ; SBCTextDisplayRGB:vdu|kbBuffer~64  ; SBCTextDisplayRGB:vdu|dataOut[4]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.943     ; 2.421      ;
; -9.819  ; bufferedUART:acia|rxBuffer~47      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.513     ; 4.000      ;
; -9.796  ; bufferedUART:acia|rxBuffer~61      ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 3.992      ;
; -9.790  ; bufferedUART:acia|rxBuffer~22      ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.462     ; 3.978      ;
; -9.783  ; bufferedUART:acia|rxBuffer~88      ; bufferedUART:acia|dataOut[3]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.514     ; 4.037      ;
; -9.769  ; bufferedUART:acia|rxBuffer~94      ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.467     ; 4.004      ;
; -9.750  ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.488     ; 4.044      ;
; -9.746  ; bufferedUART:acia|rxBuffer~56      ; bufferedUART:acia|dataOut[3]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.515     ; 4.075      ;
; -9.731  ; bufferedUART:acia|rxBuffer~87      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.508     ; 4.083      ;
; -9.702  ; SBCTextDisplayRGB:vdu|kbBuffer~33  ; SBCTextDisplayRGB:vdu|dataOut[1]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.543      ;
; -9.695  ; SBCTextDisplayRGB:vdu|kbBuffer~32  ; SBCTextDisplayRGB:vdu|dataOut[0]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.550      ;
; -9.675  ; bufferedUART:acia|rxBuffer~90      ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.464     ; 4.095      ;
; -9.674  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.441     ; 1.573      ;
; -9.670  ; SBCTextDisplayRGB:vdu|kbBuffer~66  ; SBCTextDisplayRGB:vdu|dataOut[6]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.944     ; 2.580      ;
; -9.650  ; bufferedUART:acia|rxBuffer~132     ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.463     ; 4.119      ;
; -9.604  ; bufferedUART:acia|rxBuffer~126     ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.462     ; 4.164      ;
; -9.590  ; bufferedUART:acia|rxBuffer~55      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.512     ; 4.228      ;
; -9.588  ; bufferedUART:acia|rxBuffer~54      ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 4.186      ;
; -9.581  ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.487     ; 4.212      ;
; -9.580  ; bufferedUART:acia|rxInPointer[3]   ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 4.208      ;
; -9.563  ; bufferedUART:acia|rxInPointer[5]   ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 4.225      ;
; -9.561  ; bufferedUART:acia|rxBuffer~20      ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.467     ; 4.212      ;
; -9.560  ; bufferedUART:acia|rxBuffer~60      ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.469     ; 4.215      ;
; -9.544  ; bufferedUART:acia|rxReadPointer[4] ; bufferedUART:acia|rxReadPointer[4]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 10.738     ; 1.500      ;
; -9.524  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[7]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.156     ; 4.438      ;
; -9.504  ; bufferedUART:acia|rxReadPointer[3] ; bufferedUART:acia|rxReadPointer[3]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 10.738     ; 1.540      ;
; -9.481  ; bufferedUART:acia|rxBuffer~33      ; bufferedUART:acia|dataOut[4]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.466     ; 4.291      ;
; -9.472  ; SBCTextDisplayRGB:vdu|kbBuffer~51  ; SBCTextDisplayRGB:vdu|dataOut[5]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.945     ; 2.779      ;
; -9.469  ; bufferedUART:acia|rxBuffer~95      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.511     ; 4.348      ;
; -9.467  ; SBCTextDisplayRGB:vdu|kbBuffer~63  ; SBCTextDisplayRGB:vdu|dataOut[3]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.945     ; 2.784      ;
; -9.423  ; bufferedUART:acia|rxBuffer~58      ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 4.351      ;
; -9.420  ; bufferedUART:acia|rxBuffer~109     ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.463     ; 4.349      ;
; -9.414  ; bufferedUART:acia|rxInPointer[2]   ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 4.374      ;
; -9.408  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[3]          ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 14.202     ; 4.600      ;
; -9.402  ; bufferedUART:acia|rxBuffer~51      ; bufferedUART:acia|dataOut[6]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.466     ; 4.370      ;
; -9.387  ; bufferedUART:acia|rxBuffer~39      ; bufferedUART:acia|dataOut[2]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.514     ; 4.433      ;
; -9.359  ; bufferedUART:acia|rxBuffer~37      ; bufferedUART:acia|dataOut[0]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.467     ; 4.414      ;
; -9.359  ; bufferedUART:acia|rxBuffer~100     ; bufferedUART:acia|dataOut[7]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.463     ; 4.410      ;
; -9.357  ; SBCTextDisplayRGB:vdu|kbBuffer~38  ; SBCTextDisplayRGB:vdu|dataOut[6]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.888      ;
; -9.346  ; SBCTextDisplayRGB:vdu|kbBuffer~35  ; SBCTextDisplayRGB:vdu|dataOut[3]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.899      ;
; -9.336  ; bufferedUART:acia|rxBuffer~62      ; bufferedUART:acia|dataOut[1]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.482     ; 4.452      ;
; -9.329  ; SBCTextDisplayRGB:vdu|kbBuffer~36  ; SBCTextDisplayRGB:vdu|dataOut[4]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.938     ; 2.915      ;
; -9.327  ; SBCTextDisplayRGB:vdu|kbBuffer~34  ; SBCTextDisplayRGB:vdu|dataOut[2]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.938     ; 2.917      ;
; -9.324  ; SBCTextDisplayRGB:vdu|kbBuffer~37  ; SBCTextDisplayRGB:vdu|dataOut[5]      ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.939     ; 2.921      ;
; -9.275  ; bufferedUART:acia|rxBuffer~74      ; bufferedUART:acia|dataOut[5]          ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.468     ; 4.499      ;
+---------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.237 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.229      ;
; -1.224 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.159      ; 2.241      ;
; -1.223 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.159      ; 2.242      ;
; -1.219 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.247      ;
; -1.078 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.179      ; 1.907      ;
; -1.060 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 2.410      ;
; -1.058 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 2.413      ;
; -1.055 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 2.416      ;
; -1.049 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 2.421      ;
; -0.923 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.543      ;
; -0.916 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.550      ;
; -0.891 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 2.580      ;
; -0.891 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 2.658      ; 1.573      ;
; -0.693 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 2.779      ;
; -0.688 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 2.784      ;
; -0.578 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.888      ;
; -0.567 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.899      ;
; -0.550 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.159      ; 2.915      ;
; -0.548 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.159      ; 2.917      ;
; -0.545 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 2.921      ;
; -0.392 ; bufferedUART:acia|rxBuffer~111       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.769      ; 2.683      ;
; -0.364 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.796      ; 2.738      ;
; -0.352 ; bufferedUART:acia|rxBuffer~119       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.770      ; 2.724      ;
; -0.256 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.210      ;
; -0.249 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.217      ;
; -0.248 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.218      ;
; -0.194 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.272      ;
; -0.166 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 3.305      ;
; -0.122 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 3.417      ; 3.101      ;
; -0.121 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[4]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 3.417      ; 3.102      ;
; -0.118 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.348      ;
; -0.118 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[6]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 3.417      ; 3.105      ;
; -0.116 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 3.355      ;
; -0.094 ; SBCTextDisplayRGB:vdu|kbBuffer~24    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.376      ;
; -0.087 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.379      ;
; -0.086 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.380      ;
; -0.060 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 3.411      ;
; -0.031 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 3.441      ;
; -0.030 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 3.442      ;
; -0.022 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 3.450      ;
; -0.021 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.445      ;
; -0.019 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.793      ; 3.080      ;
; -0.018 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.452      ;
; 0.004  ; SBCTextDisplayRGB:vdu|kbBuffer~20    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.473      ;
; 0.012  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[3]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.117      ; 2.435      ;
; 0.013  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[1]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.117      ; 2.436      ;
; 0.016  ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.486      ;
; 0.032  ; bufferedUART:acia|rxBuffer~66        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.744      ; 3.082      ;
; 0.033  ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 3.505      ;
; 0.040  ; bufferedUART:acia|rxBuffer~73        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.730      ; 3.076      ;
; 0.055  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.521      ;
; 0.070  ; SBCTextDisplayRGB:vdu|kbBuffer~22    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.539      ;
; 0.073  ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.730      ; 3.109      ;
; 0.079  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.134      ; 3.519      ;
; 0.081  ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.141      ; 3.528      ;
; 0.086  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.552      ;
; 0.087  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.553      ;
; 0.098  ; bufferedUART:acia|rxBuffer~103       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.775      ; 3.179      ;
; 0.109  ; bufferedUART:acia|rxBuffer~70        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.730      ; 3.145      ;
; 0.113  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 3.584      ;
; 0.120  ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.166      ; 3.592      ;
; 0.120  ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.141      ; 3.567      ;
; 0.155  ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 3.626      ;
; 0.159  ; SBCTextDisplayRGB:vdu|kbBuffer~41    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.162      ; 3.627      ;
; 0.167  ; SBCTextDisplayRGB:vdu|kbBuffer~57    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.162      ; 3.635      ;
; 0.173  ; SBCTextDisplayRGB:vdu|kbBuffer~39    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.642      ;
; 0.185  ; SBCTextDisplayRGB:vdu|kbBuffer~40    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.654      ;
; 0.198  ; bufferedUART:acia|rxBuffer~117       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.726      ; 3.230      ;
; 0.205  ; bufferedUART:acia|rxBuffer~23        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.770      ; 3.281      ;
; 0.224  ; bufferedUART:acia|rxBuffer~140       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.725      ; 3.255      ;
; 0.231  ; SBCTextDisplayRGB:vdu|kbBuffer~14    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.701      ;
; 0.233  ; bufferedUART:acia|rxBuffer~63        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.788      ; 3.327      ;
; 0.237  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.703      ;
; 0.242  ; bufferedUART:acia|rxBuffer~134       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.724      ; 3.272      ;
; 0.247  ; SBCTextDisplayRGB:vdu|kbBuffer~13    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.716      ;
; 0.261  ; SBCTextDisplayRGB:vdu|kbBuffer~16    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.731      ;
; 0.281  ; SBCTextDisplayRGB:vdu|kbBuffer~19    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.751      ;
; 0.293  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.141      ; 3.740      ;
; 0.306  ; SBCTextDisplayRGB:vdu|kbBuffer~48    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.165      ; 3.777      ;
; 0.306  ; SBCTextDisplayRGB:vdu|kbBuffer~11    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.164      ; 3.776      ;
; 0.313  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.779      ;
; 0.319  ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.744      ; 3.369      ;
; 0.320  ; SBCTextDisplayRGB:vdu|kbBuffer~15    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.789      ;
; 0.320  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[2]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.117      ; 2.743      ;
; 0.328  ; SBCTextDisplayRGB:vdu|kbBuffer~59    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.797      ;
; 0.344  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.810      ;
; 0.345  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.160      ; 3.811      ;
; 0.379  ; bufferedUART:acia|rxBuffer~93        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.744      ; 3.429      ;
; 0.383  ; bufferedUART:acia|rxBuffer~97        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.729      ; 3.418      ;
; 0.385  ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.937      ; 2.628      ;
; 0.386  ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.937      ; 2.629      ;
; 0.390  ; bufferedUART:acia|rxBuffer~96        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.776      ; 3.472      ;
; 0.390  ; bufferedUART:acia|rxBuffer~120       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.773      ; 3.469      ;
; 0.403  ; SBCTextDisplayRGB:vdu|kbBuffer~55    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.162      ; 3.871      ;
; 0.408  ; bufferedUART:acia|rxBuffer~86        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.729      ; 3.443      ;
; 0.410  ; SBCTextDisplayRGB:vdu|kbBuffer~43    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.162      ; 3.878      ;
; 0.417  ; SBCTextDisplayRGB:vdu|kbBuffer~53    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.163      ; 3.886      ;
; 0.430  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[7]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.114      ; 2.850      ;
; 0.430  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[6]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.114      ; 2.850      ;
; 0.432  ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.749      ; 3.487      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.215 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.724      ; 3.119      ;
; -0.186 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.741      ; 3.165      ;
; 0.285  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.724      ; 3.119      ;
; 0.314  ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.741      ; 3.165      ;
; 0.472  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.731      ; 3.813      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.494  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.841      ;
; 0.499  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_serialCt[4]                             ; w_serialCt[4]                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.501  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.723      ; 3.834      ;
; 0.501  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.723      ; 3.834      ;
; 0.510  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.857      ;
; 0.510  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.857      ;
; 0.510  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.857      ;
; 0.510  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.857      ;
; 0.510  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.857      ;
; 0.510  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.857      ;
; 0.513  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.871      ;
; 0.527  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.762      ; 3.899      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.660 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.459     ; 3.241      ;
; -3.660 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.459     ; 3.241      ;
; -3.660 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.459     ; 3.241      ;
; -3.660 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.459     ; 3.241      ;
; -3.586 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.457     ; 3.169      ;
; -3.577 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.445     ; 3.172      ;
; -3.577 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.445     ; 3.172      ;
; -3.577 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.445     ; 3.172      ;
; -3.568 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.457     ; 3.151      ;
; -3.555 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.426     ; 3.169      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.551 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.451     ; 3.140      ;
; -3.548 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.440     ; 3.148      ;
; -3.548 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.440     ; 3.148      ;
; -3.251 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.434     ; 2.857      ;
; -3.251 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.434     ; 2.857      ;
; -3.209 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.452     ; 2.797      ;
; -3.209 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.452     ; 2.797      ;
; -3.196 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.464     ; 2.772      ;
; -3.161 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.465     ; 2.736      ;
; -3.161 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.465     ; 2.736      ;
; -1.361 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.395      ;
; -1.361 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.395      ;
; -1.361 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.395      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.354 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.418      ;
; -1.348 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.381      ;
; -1.348 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.381      ;
; -1.348 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.381      ;
; -1.348 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.381      ;
; -1.348 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.381      ;
; -1.348 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.381      ;
; -1.311 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.351      ;
; -1.311 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.351      ;
; -1.311 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.351      ;
; -1.311 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.351      ;
; -1.311 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.351      ;
; -1.306 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 2.352      ;
; -1.306 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 2.352      ;
; -1.306 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 2.352      ;
; -1.306 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 2.352      ;
; -1.306 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 2.352      ;
; -1.306 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 2.352      ;
; -0.934 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.972      ;
; -0.934 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.972      ;
; -0.934 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.972      ;
; -0.934 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.972      ;
; -0.934 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.972      ;
; -0.934 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.972      ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.980 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.153      ; 3.213      ;
; 0.980 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.153      ; 3.213      ;
; 0.980 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.153      ; 3.213      ;
; 0.980 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.153      ; 3.213      ;
; 1.440 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.771      ; 2.371      ;
; 1.440 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.771      ; 2.371      ;
; 1.440 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.771      ; 2.371      ;
; 1.458 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.776      ; 2.358      ;
; 1.458 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.776      ; 2.358      ;
; 1.458 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.776      ; 2.358      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'J8IO8[7]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.759  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.932     ; 3.213      ;
; 9.759  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.932     ; 3.213      ;
; 9.759  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.932     ; 3.213      ;
; 9.759  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.932     ; 3.213      ;
; 12.178 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 13.509     ; 2.371      ;
; 12.178 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 13.509     ; 2.371      ;
; 12.178 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 13.509     ; 2.371      ;
; 12.196 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 13.514     ; 2.358      ;
; 12.196 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 13.514     ; 2.358      ;
; 12.196 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 13.514     ; 2.358      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'J8IO8[7]'                                                                                                                            ;
+---------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.462 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.514     ; 2.358      ;
; -11.462 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.514     ; 2.358      ;
; -11.462 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.514     ; 2.358      ;
; -11.444 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.509     ; 2.371      ;
; -11.444 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.509     ; 2.371      ;
; -11.444 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 13.509     ; 2.371      ;
; -9.025  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.932     ; 3.213      ;
; -9.025  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.932     ; 3.213      ;
; -9.025  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.932     ; 3.213      ;
; -9.025  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.932     ; 3.213      ;
+---------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.724 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.776      ; 2.358      ;
; -0.724 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.776      ; 2.358      ;
; -0.724 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.776      ; 2.358      ;
; -0.706 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.771      ; 2.371      ;
; -0.706 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.771      ; 2.371      ;
; -0.706 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.771      ; 2.371      ;
; -0.246 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.153      ; 3.213      ;
; -0.246 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.153      ; 3.213      ;
; -0.246 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.153      ; 3.213      ;
; -0.246 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.153      ; 3.213      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.668 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.972      ;
; 1.668 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.972      ;
; 1.668 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.972      ;
; 1.668 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.972      ;
; 1.668 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.972      ;
; 1.668 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.972      ;
; 2.040 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 2.352      ;
; 2.040 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 2.352      ;
; 2.040 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 2.352      ;
; 2.040 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 2.352      ;
; 2.040 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 2.352      ;
; 2.040 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 2.352      ;
; 2.045 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.351      ;
; 2.045 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.351      ;
; 2.045 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.351      ;
; 2.045 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.351      ;
; 2.045 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.351      ;
; 2.082 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.381      ;
; 2.082 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.381      ;
; 2.082 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.381      ;
; 2.082 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.381      ;
; 2.082 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.381      ;
; 2.082 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.381      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.088 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.418      ;
; 2.095 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.395      ;
; 2.095 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.395      ;
; 2.095 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.395      ;
; 3.895 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.465     ; 2.736      ;
; 3.895 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.465     ; 2.736      ;
; 3.930 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.464     ; 2.772      ;
; 3.943 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.452     ; 2.797      ;
; 3.943 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.452     ; 2.797      ;
; 3.985 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.434     ; 2.857      ;
; 3.985 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.434     ; 2.857      ;
; 4.282 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.440     ; 3.148      ;
; 4.282 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.440     ; 3.148      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.285 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.451     ; 3.140      ;
; 4.289 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.426     ; 3.169      ;
; 4.302 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.457     ; 3.151      ;
; 4.311 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.445     ; 3.172      ;
; 4.311 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.445     ; 3.172      ;
; 4.311 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.445     ; 3.172      ;
; 4.320 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.457     ; 3.169      ;
; 4.394 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.459     ; 3.241      ;
; 4.394 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.459     ; 3.241      ;
; 4.394 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.459     ; 3.241      ;
; 4.394 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.459     ; 3.241      ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'J8IO8[7]'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; J8IO8[7] ; Rise       ; J8IO8[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 10.157 ; 10.157 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 10.157 ; 10.157 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.634  ; 7.634  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.584  ; 7.584  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 5.474  ; 5.474  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 4.024  ; 4.024  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 18.311 ; 18.311 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 18.311 ; 18.311 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 12.447 ; 12.447 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 12.147 ; 12.147 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 12.105 ; 12.105 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.552 ; 11.552 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 12.216 ; 12.216 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.566 ; 11.566 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 12.447 ; 12.447 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 11.128 ; 11.128 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.991 ; 10.991 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+--------------------+------------+---------+---------+------------+-----------------+
; Data Port          ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------------+------------+---------+---------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -8.597  ; -8.597  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -8.597  ; -8.597  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -4.974  ; -4.974  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -5.059  ; -5.059  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -5.208  ; -5.208  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -3.758  ; -3.758  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -10.453 ; -10.453 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -10.453 ; -10.453 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -5.619  ; -5.619  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -6.679  ; -6.679  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -6.987  ; -6.987  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -6.202  ; -6.202  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -5.645  ; -5.645  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -6.385  ; -6.385  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -6.337  ; -6.337  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -5.619  ; -5.619  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -5.740  ; -5.740  ; Fall       ; w_cpuClock      ;
+--------------------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.611  ; 8.611  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.274  ; 8.274  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.198  ; 9.198  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.694  ; 8.694  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 8.910  ; 8.910  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 8.649  ; 8.649  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 9.198  ; 9.198  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.897  ; 8.897  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.030  ; 9.030  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.486  ; 8.486  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.901  ; 8.901  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.449  ; 8.449  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.091  ; 9.091  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 8.279  ; 8.279  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.596  ; 8.596  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.106  ; 8.106  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 9.294  ; 9.294  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 9.575  ; 9.575  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.905  ; 7.905  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 7.235  ; 7.235  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 7.602  ; 7.602  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 7.614  ; 7.614  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 7.236  ; 7.236  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 7.636  ; 7.636  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 7.618  ; 7.618  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 10.353 ; 10.353 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 5.867  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 7.776  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 7.458  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 10.353 ; 10.353 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.469  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.216  ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 14.353 ; 14.353 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 5.867  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 13.946 ; 13.946 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 13.629 ; 13.629 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 12.635 ; 12.635 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 14.353 ; 14.353 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 17.210 ; 17.210 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 16.032 ; 16.032 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 16.018 ; 16.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 16.941 ; 16.941 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 17.210 ; 17.210 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 16.725 ; 16.725 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 16.242 ; 16.242 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 15.031 ; 15.031 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 17.084 ; 17.084 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 14.516 ; 14.516 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 14.516 ; 14.516 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 12.074 ; 12.074 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 12.728 ; 12.728 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 12.258 ; 12.258 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 13.067 ; 13.067 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 13.000 ; 13.000 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 13.009 ; 13.009 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 13.388 ; 13.388 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 12.938 ; 12.938 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.224 ; 13.224 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.828 ; 12.828 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 12.862 ; 12.862 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 13.013 ; 13.013 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 12.798 ; 12.798 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 12.982 ; 12.982 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 12.521 ; 12.521 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 16.968 ; 16.968 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 17.335 ; 17.335 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 18.081 ; 18.081 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.611  ; 8.611  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.274  ; 8.274  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 8.486  ; 8.486  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.694  ; 8.694  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 8.910  ; 8.910  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 8.649  ; 8.649  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 9.198  ; 9.198  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.897  ; 8.897  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.030  ; 9.030  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.486  ; 8.486  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.901  ; 8.901  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.449  ; 8.449  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.091  ; 9.091  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 8.279  ; 8.279  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.596  ; 8.596  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.106  ; 8.106  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 9.294  ; 9.294  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 9.575  ; 9.575  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.905  ; 7.905  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 7.235  ; 7.235  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 7.602  ; 7.602  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 7.614  ; 7.614  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 7.236  ; 7.236  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 7.636  ; 7.636  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 7.618  ; 7.618  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 5.867  ; 10.353 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 5.867  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 7.776  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 7.458  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 10.353 ; 10.353 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.469  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.216  ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 9.748  ; 5.867  ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 5.867  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 11.156 ; 7.776  ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 10.839 ; 7.458  ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 9.845  ; 9.845  ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 9.748  ; 9.748  ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 10.255 ; 10.255 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 11.597 ; 11.597 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 11.335 ; 11.335 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 11.645 ; 11.645 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 12.132 ; 12.132 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 11.652 ; 11.652 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 11.667 ; 11.667 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 10.255 ; 10.255 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 12.541 ; 12.541 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 8.566  ; 8.566  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 10.714 ; 10.714 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 9.108  ; 9.108  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 9.300  ; 9.300  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 8.566  ; 8.566  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 8.574  ; 8.574  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 9.943  ; 9.943  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 10.669 ; 10.669 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 10.498 ; 10.498 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 9.265  ; 9.265  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 9.542  ; 9.542  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 8.854  ; 8.854  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 9.707  ; 9.707  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 8.575  ; 8.575  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 9.823  ; 9.823  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 10.024 ; 10.024 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 9.064  ; 9.064  ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 9.627  ; 9.627  ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 7.469  ; 10.845 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 8.216  ; 11.592 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 17.809 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 18.212 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 18.197 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 17.809 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 17.809 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 17.813 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 18.202 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 18.613 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 18.613 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 10.757 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.160 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.145 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.757 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.757 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.761 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 11.150 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 11.561 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 11.561 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 17.809    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 18.212    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 18.197    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 17.809    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 17.809    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 17.813    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 18.202    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 18.613    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 18.613    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 10.757    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.160    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.145    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.757    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.757    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.761    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 11.150    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 11.561    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 11.561    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -8.287 ; -999.699      ;
; i_CLOCK_50 ; -7.577 ; -2290.765     ;
; J8IO8[7]   ; -1.236 ; -24.947       ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; J8IO8[7]   ; -4.701 ; -206.482      ;
; i_CLOCK_50 ; -0.608 ; -9.696        ;
; w_cpuClock ; -0.201 ; -1.870        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.542 ; -14.811       ;
; w_cpuClock ; 0.604  ; 0.000         ;
; J8IO8[7]   ; 4.772  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; J8IO8[7]   ; -4.668 ; -43.540       ;
; w_cpuClock ; 0.103  ; 0.000         ;
; i_CLOCK_50 ; 0.681  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.000 ; -1982.820        ;
; J8IO8[7]   ; -1.777 ; -51.777          ;
; w_cpuClock ; -0.500 ; -242.000         ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                                  ;
+--------+------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -8.287 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.554      ;
; -8.252 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.519      ;
; -8.217 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.484      ;
; -8.182 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.449      ;
; -8.147 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.414      ;
; -8.133 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.400      ;
; -8.112 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.379      ;
; -8.098 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.365      ;
; -8.077 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.344      ;
; -8.063 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.330      ;
; -8.042 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.309      ;
; -8.028 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.295      ;
; -8.025 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.422      ;
; -8.023 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.253      ;
; -8.012 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.409      ;
; -7.999 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.225      ;
; -7.993 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.260      ;
; -7.990 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.387      ;
; -7.988 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.218      ;
; -7.977 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.374      ;
; -7.964 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.190      ;
; -7.958 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.225      ;
; -7.955 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.352      ;
; -7.953 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.220      ;
; -7.953 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.183      ;
; -7.948 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.215      ;
; -7.942 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.339      ;
; -7.936 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 2.202      ;
; -7.930 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.197      ;
; -7.929 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.155      ;
; -7.923 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.190      ;
; -7.920 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.317      ;
; -7.918 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.185      ;
; -7.918 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.148      ;
; -7.913 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[6]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.180      ;
; -7.907 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.304      ;
; -7.902 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.172     ; 2.262      ;
; -7.901 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 2.167      ;
; -7.895 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.162      ;
; -7.894 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.120      ;
; -7.888 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.155      ;
; -7.885 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.282      ;
; -7.883 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.150      ;
; -7.883 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.113      ;
; -7.872 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.139      ;
; -7.872 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.269      ;
; -7.867 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.172     ; 2.227      ;
; -7.866 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 2.132      ;
; -7.860 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.127      ;
; -7.859 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.085      ;
; -7.850 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.247      ;
; -7.848 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.115      ;
; -7.848 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.078      ;
; -7.837 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.104      ;
; -7.837 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.234      ;
; -7.832 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.172     ; 2.192      ;
; -7.831 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 2.097      ;
; -7.826 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.223      ;
; -7.825 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.092      ;
; -7.824 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.050      ;
; -7.815 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.212      ;
; -7.813 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.080      ;
; -7.813 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.043      ;
; -7.812 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.209      ;
; -7.805 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.136     ; 2.201      ;
; -7.802 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.069      ;
; -7.802 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.199      ;
; -7.797 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.176     ; 2.153      ;
; -7.797 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.172     ; 2.157      ;
; -7.796 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 2.062      ;
; -7.794 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.061      ;
; -7.791 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.188      ;
; -7.790 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.057      ;
; -7.789 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 2.015      ;
; -7.780 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|pc[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.177      ;
; -7.778 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.045      ;
; -7.778 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.302     ; 2.008      ;
; -7.777 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.174      ;
; -7.775 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|ea[5]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.042      ;
; -7.770 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.136     ; 2.166      ;
; -7.767 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.034      ;
; -7.767 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|pc[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.164      ;
; -7.762 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.176     ; 2.118      ;
; -7.762 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.172     ; 2.122      ;
; -7.761 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 2.027      ;
; -7.759 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[6]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.026      ;
; -7.756 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.153      ;
; -7.755 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.022      ;
; -7.754 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.306     ; 1.980      ;
; -7.753 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.150      ;
; -7.743 ; bufferedUART:acia|dataOut[0] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 2.010      ;
; -7.742 ; bufferedUART:acia|dataOut[5] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.139      ;
; -7.735 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.136     ; 2.131      ;
; -7.732 ; bufferedUART:acia|dataOut[6] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 1.999      ;
; -7.727 ; bufferedUART:acia|dataOut[3] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.176     ; 2.083      ;
; -7.727 ; bufferedUART:acia|dataOut[2] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.172     ; 2.087      ;
; -7.726 ; bufferedUART:acia|dataOut[7] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.266     ; 1.992      ;
; -7.724 ; bufferedUART:acia|dataOut[1] ; cpu68:cpu1|ea[5]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 1.991      ;
; -7.721 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.135     ; 2.118      ;
; -7.720 ; bufferedUART:acia|dataOut[4] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -6.265     ; 1.987      ;
+--------+------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.577 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.256      ;
; -7.575 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.249      ;
; -7.575 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.249      ;
; -7.565 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.239      ;
; -7.565 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.239      ;
; -7.563 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.242      ;
; -7.545 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.224      ;
; -7.515 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.189      ;
; -7.515 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.189      ;
; -7.490 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.164      ;
; -7.489 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.173      ;
; -7.489 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.173      ;
; -7.486 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.170      ;
; -7.486 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.170      ;
; -7.486 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.170      ;
; -7.485 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.169      ;
; -7.479 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.153      ;
; -7.479 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.153      ;
; -7.476 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.150      ;
; -7.476 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.150      ;
; -7.476 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.150      ;
; -7.467 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.146      ;
; -7.466 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.140      ;
; -7.466 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.140      ;
; -7.465 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.139      ;
; -7.465 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.139      ;
; -7.460 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.139      ;
; -7.458 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.132      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.129      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.141      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.141      ;
; -7.453 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.137      ;
; -7.439 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.118      ;
; -7.430 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.104      ;
; -7.430 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.104      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.425 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.097      ;
; -7.416 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.857     ; 3.091      ;
; -7.416 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.090      ;
; -7.416 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.090      ;
; -7.415 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.857     ; 3.090      ;
; -7.412 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.857     ; 3.087      ;
; -7.411 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.857     ; 3.086      ;
; -7.396 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.075      ;
; -7.392 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.071      ;
; -7.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.074      ;
; -7.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.074      ;
; -7.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.074      ;
; -7.380 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.054      ;
; -7.380 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.054      ;
; -7.380 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.054      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[1]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.051      ;
; -7.376 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.060      ;
; -7.376 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.060      ;
; -7.376 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.060      ;
; -7.373 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.047      ;
; -7.372 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.056      ;
; -7.372 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.056      ;
; -7.369 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[0]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.045      ;
; -7.369 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[2]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.045      ;
; -7.369 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[3]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.045      ;
; -7.369 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVertRestore[4]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.045      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.848     ; 3.052      ;
; -7.366 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.040      ;
; -7.366 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.040      ;
; -7.366 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.040      ;
; -7.362 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.857     ; 3.037      ;
; -7.361 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.857     ; 3.036      ;
; -7.352 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.026      ;
; -7.352 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.026      ;
; -7.347 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVertRestore[1]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.019      ;
; -7.342 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.021      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.853     ; 3.019      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.340 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 3.012      ;
; -7.337 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVertRestore[0]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.013      ;
; -7.337 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVertRestore[2]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.013      ;
; -7.337 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVertRestore[3]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.013      ;
; -7.337 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorVertRestore[4]                ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.856     ; 3.013      ;
; -7.333 ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.007      ;
; -7.333 ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.007      ;
; -7.331 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.005      ;
; -7.331 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.858     ; 3.005      ;
; -7.325 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.860     ; 2.997      ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'J8IO8[7]'                                                                                                                                   ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.236 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.272      ;
; -1.236 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.272      ;
; -1.236 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.272      ;
; -1.205 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 2.211      ;
; -1.201 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.211      ;
; -1.198 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.208      ;
; -1.195 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.205      ;
; -1.152 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.162      ;
; -1.137 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.173      ;
; -1.137 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.173      ;
; -1.137 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.173      ;
; -1.136 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 2.142      ;
; -1.133 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.169      ;
; -1.133 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.169      ;
; -1.133 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.169      ;
; -1.126 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.158      ;
; -1.115 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.147      ;
; -1.112 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.122      ;
; -1.106 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.116      ;
; -1.102 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 2.112      ;
; -1.081 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 2.087      ;
; -1.078 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.019      ; 2.129      ;
; -1.027 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.059      ;
; -1.023 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.055      ;
; -1.023 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.055      ;
; -1.023 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.055      ;
; -1.017 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.049      ;
; -1.017 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.049      ;
; -1.017 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.049      ;
; -1.005 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 2.033      ;
; -1.005 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 2.033      ;
; -1.005 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 2.033      ;
; -1.005 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.019      ; 2.056      ;
; -0.996 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 2.007      ;
; -0.994 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 2.005      ;
; -0.985 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.017      ;
; -0.985 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.017      ;
; -0.985 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.017      ;
; -0.961 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.971      ;
; -0.907 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 1.935      ;
; -0.907 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 1.935      ;
; -0.907 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 1.935      ;
; -0.877 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.011      ; 1.920      ;
; -0.875 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 1.903      ;
; -0.875 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 1.903      ;
; -0.875 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.004     ; 1.903      ;
; -0.862 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.872      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 1.846      ;
; -0.750 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 1.761      ;
; -0.745 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.015      ; 1.792      ;
; -0.710 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 1.716      ;
; -0.680 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.156      ; 1.368      ;
; -0.666 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.025     ; 1.673      ;
; -0.658 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.668      ;
; -0.648 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.685      ;
; -0.645 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.655      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.025     ; 1.641      ;
; -0.633 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.670      ;
; -0.614 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.651      ;
; -0.602 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.639      ;
; -0.578 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.135      ; 1.245      ;
; -0.574 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.611      ;
; -0.573 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.610      ;
; -0.562 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.599      ;
; -0.540 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 1.576      ;
; -0.536 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.025     ; 1.543      ;
; -0.531 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 1.567      ;
; -0.527 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 1.563      ;
; -0.524 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.561      ;
; -0.510 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.547      ;
; -0.509 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.005      ; 1.546      ;
; -0.501 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.533      ;
; -0.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.015      ; 1.547      ;
; -0.498 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 1.534      ;
; -0.494 ; SBCTextDisplayRGB:vdu|controlReg[6]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.136      ; 1.162      ;
; -0.490 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.506      ;
; -0.480 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.512      ;
; -0.476 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 1.482      ;
; -0.474 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.026     ; 1.480      ;
; -0.474 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.019      ; 1.525      ;
; -0.469 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.485      ;
; -0.461 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.471      ;
; -0.453 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.463      ;
; -0.452 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.462      ;
; -0.434 ; bufferedUART:acia|controlReg[7]        ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.318      ; 1.284      ;
; -0.415 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.022     ; 1.425      ;
; -0.386 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.418      ;
; -0.383 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.415      ;
; -0.381 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.413      ;
; -0.365 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.397      ;
; -0.362 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.394      ;
; -0.360 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.392      ;
; -0.338 ; SBCTextDisplayRGB:vdu|controlReg[5]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.136      ; 1.006      ;
; -0.330 ; bufferedUART:acia|controlReg[6]        ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.318      ; 1.180      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'J8IO8[7]'                                                                                                                            ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.701 ; bufferedUART:acia|rxBuffer~111     ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.460      ; 0.911      ;
; -4.682 ; bufferedUART:acia|rxBuffer~119     ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.461      ; 0.931      ;
; -4.598 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[5]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.000      ; 1.054      ;
; -4.594 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[4]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.000      ; 1.058      ;
; -4.590 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[6]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.000      ; 1.062      ;
; -4.584 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.481      ; 1.049      ;
; -4.567 ; bufferedUART:acia|rxBuffer~63      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.473      ; 1.058      ;
; -4.555 ; bufferedUART:acia|rxBuffer~103     ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.465      ; 1.062      ;
; -4.552 ; bufferedUART:acia|rxBuffer~66      ; bufferedUART:acia|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.036      ;
; -4.527 ; bufferedUART:acia|rxBuffer~69      ; bufferedUART:acia|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.053      ;
; -4.524 ; bufferedUART:acia|rxBuffer~70      ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.056      ;
; -4.522 ; bufferedUART:acia|rxBuffer~73      ; bufferedUART:acia|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.058      ;
; -4.522 ; bufferedUART:acia|rxBuffer~23      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.461      ; 1.091      ;
; -4.521 ; bufferedUART:acia|rxReadPointer[5] ; bufferedUART:acia|rxReadPointer[5] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.402      ;
; -4.487 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.477      ; 1.142      ;
; -4.482 ; bufferedUART:acia|rxBuffer~96      ; bufferedUART:acia|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.468      ; 1.138      ;
; -4.477 ; bufferedUART:acia|rxBuffer~120     ; bufferedUART:acia|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.465      ; 1.140      ;
; -4.459 ; bufferedUART:acia|rxBuffer~140     ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.423      ; 1.116      ;
; -4.452 ; bufferedUART:acia|rxBuffer~15      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.463      ; 1.163      ;
; -4.448 ; bufferedUART:acia|rxBuffer~127     ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.458      ; 1.162      ;
; -4.448 ; bufferedUART:acia|rxBuffer~117     ; bufferedUART:acia|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.424      ; 1.128      ;
; -4.442 ; bufferedUART:acia|rxBuffer~67      ; bufferedUART:acia|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.146      ;
; -4.439 ; bufferedUART:acia|rxBuffer~93      ; bufferedUART:acia|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.149      ;
; -4.431 ; bufferedUART:acia|rxBuffer~97      ; bufferedUART:acia|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.427      ; 1.148      ;
; -4.427 ; bufferedUART:acia|rxBuffer~57      ; bufferedUART:acia|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.153      ;
; -4.421 ; bufferedUART:acia|rxBuffer~86      ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.427      ; 1.158      ;
; -4.411 ; bufferedUART:acia|rxBuffer~134     ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.422      ; 1.163      ;
; -4.408 ; bufferedUART:acia|rxBuffer~76      ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.429      ; 1.173      ;
; -4.404 ; bufferedUART:acia|rxReadPointer[4] ; bufferedUART:acia|rxReadPointer[4] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.519      ;
; -4.397 ; bufferedUART:acia|rxReadPointer[3] ; bufferedUART:acia|rxReadPointer[3] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.526      ;
; -4.392 ; bufferedUART:acia|rxInPointer[1]   ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.196      ;
; -4.385 ; bufferedUART:acia|rxBuffer~31      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.463      ; 1.230      ;
; -4.381 ; bufferedUART:acia|rxBuffer~47      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.465      ; 1.236      ;
; -4.369 ; SBCTextDisplayRGB:vdu|kbBuffer~28  ; SBCTextDisplayRGB:vdu|dataOut[3]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.785      ;
; -4.364 ; SBCTextDisplayRGB:vdu|kbBuffer~27  ; SBCTextDisplayRGB:vdu|dataOut[2]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.001      ; 0.789      ;
; -4.362 ; SBCTextDisplayRGB:vdu|kbBuffer~30  ; SBCTextDisplayRGB:vdu|dataOut[5]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.792      ;
; -4.362 ; bufferedUART:acia|rxBuffer~130     ; bufferedUART:acia|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.421      ; 1.211      ;
; -4.361 ; SBCTextDisplayRGB:vdu|kbBuffer~29  ; SBCTextDisplayRGB:vdu|dataOut[4]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.001      ; 0.792      ;
; -4.359 ; bufferedUART:acia|rxBuffer~32      ; bufferedUART:acia|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.467      ; 1.260      ;
; -4.357 ; bufferedUART:acia|rxBuffer~36      ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.427      ; 1.222      ;
; -4.342 ; bufferedUART:acia|rxBuffer~107     ; bufferedUART:acia|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.238      ;
; -4.330 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[2]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.037      ; 1.359      ;
; -4.325 ; bufferedUART:acia|rxInPointer[0]   ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.263      ;
; -4.323 ; bufferedUART:acia|rxBuffer~87      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.461      ; 1.290      ;
; -4.321 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.440      ; 1.271      ;
; -4.321 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.440      ; 1.271      ;
; -4.321 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.440      ; 1.271      ;
; -4.321 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.440      ; 1.271      ;
; -4.321 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.440      ; 1.271      ;
; -4.321 ; SBCTextDisplayRGB:vdu|kbBuffer~61  ; SBCTextDisplayRGB:vdu|dataOut[1]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.007      ; 0.838      ;
; -4.320 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.441      ; 1.273      ;
; -4.320 ; SBCTextDisplayRGB:vdu|kbBuffer~62  ; SBCTextDisplayRGB:vdu|dataOut[2]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.006      ; 0.838      ;
; -4.319 ; bufferedUART:acia|rxBuffer~88      ; bufferedUART:acia|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.468      ; 1.301      ;
; -4.318 ; SBCTextDisplayRGB:vdu|kbBuffer~60  ; SBCTextDisplayRGB:vdu|dataOut[0]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.007      ; 0.841      ;
; -4.317 ; SBCTextDisplayRGB:vdu|kbBuffer~64  ; SBCTextDisplayRGB:vdu|dataOut[4]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.006      ; 0.841      ;
; -4.312 ; bufferedUART:acia|rxBuffer~91      ; bufferedUART:acia|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.430      ; 1.270      ;
; -4.298 ; bufferedUART:acia|rxBuffer~56      ; bufferedUART:acia|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.469      ; 1.323      ;
; -4.291 ; bufferedUART:acia|rxBuffer~55      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.465      ; 1.326      ;
; -4.288 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[0]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.000      ; 1.364      ;
; -4.288 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[1]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.000      ; 1.364      ;
; -4.285 ; SBCTextDisplayRGB:vdu|kbBuffer~33  ; SBCTextDisplayRGB:vdu|dataOut[1]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.869      ;
; -4.281 ; SBCTextDisplayRGB:vdu|kbBuffer~32  ; SBCTextDisplayRGB:vdu|dataOut[0]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.873      ;
; -4.280 ; bufferedUART:acia|rxBuffer~81      ; bufferedUART:acia|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.425      ; 1.297      ;
; -4.280 ; bufferedUART:acia|rxBuffer~95      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.464      ; 1.336      ;
; -4.276 ; bufferedUART:acia|rxBuffer~61      ; bufferedUART:acia|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.312      ;
; -4.276 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.441      ; 1.317      ;
; -4.271 ; SBCTextDisplayRGB:vdu|kbBuffer~66  ; SBCTextDisplayRGB:vdu|dataOut[6]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.007      ; 0.888      ;
; -4.266 ; bufferedUART:acia|rxReadPointer[4] ; bufferedUART:acia|rxReadPointer[5] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.657      ;
; -4.260 ; bufferedUART:acia|rxBuffer~60      ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.429      ; 1.321      ;
; -4.259 ; bufferedUART:acia|rxBuffer~94      ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.427      ; 1.320      ;
; -4.257 ; bufferedUART:acia|rxReadPointer[3] ; bufferedUART:acia|rxReadPointer[4] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.666      ;
; -4.256 ; cpu68:cpu1|state.execute_state     ; bufferedUART:acia|txByteLatch[3]   ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.684      ; 1.580      ;
; -4.252 ; bufferedUART:acia|rxBuffer~22      ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.422      ; 1.322      ;
; -4.249 ; cpu68:cpu1|state.execute_state     ; bufferedUART:acia|txByteLatch[0]   ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.684      ; 1.587      ;
; -4.246 ; bufferedUART:acia|rxInPointer[5]   ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.342      ;
; -4.241 ; bufferedUART:acia|rxBuffer~26      ; bufferedUART:acia|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.422      ; 1.333      ;
; -4.240 ; bufferedUART:acia|rxInPointer[3]   ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.348      ;
; -4.232 ; bufferedUART:acia|rxBuffer~54      ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.348      ;
; -4.228 ; SBCTextDisplayRGB:vdu|kbBuffer~38  ; SBCTextDisplayRGB:vdu|dataOut[6]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.926      ;
; -4.226 ; SBCTextDisplayRGB:vdu|kbBuffer~35  ; SBCTextDisplayRGB:vdu|dataOut[3]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.928      ;
; -4.222 ; bufferedUART:acia|rxReadPointer[3] ; bufferedUART:acia|rxReadPointer[5] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.701      ;
; -4.216 ; SBCTextDisplayRGB:vdu|kbBuffer~34  ; SBCTextDisplayRGB:vdu|dataOut[2]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.001      ; 0.937      ;
; -4.216 ; SBCTextDisplayRGB:vdu|kbBuffer~37  ; SBCTextDisplayRGB:vdu|dataOut[5]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.002      ; 0.938      ;
; -4.215 ; SBCTextDisplayRGB:vdu|kbBuffer~36  ; SBCTextDisplayRGB:vdu|dataOut[4]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.001      ; 0.938      ;
; -4.213 ; bufferedUART:acia|rxBuffer~132     ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.422      ; 1.361      ;
; -4.213 ; SBCTextDisplayRGB:vdu|kbBuffer~51  ; SBCTextDisplayRGB:vdu|dataOut[5]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.008      ; 0.947      ;
; -4.211 ; SBCTextDisplayRGB:vdu|kbBuffer~63  ; SBCTextDisplayRGB:vdu|dataOut[3]   ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.008      ; 0.949      ;
; -4.210 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.440      ; 1.382      ;
; -4.209 ; bufferedUART:acia|rxBuffer~135     ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.459      ; 1.402      ;
; -4.204 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[7]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 6.001      ; 1.449      ;
; -4.199 ; bufferedUART:acia|rxBuffer~90      ; bufferedUART:acia|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.424      ; 1.377      ;
; -4.198 ; cpu68:cpu1|pc[3]                   ; bufferedUART:acia|txByteLatch[3]   ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.827      ; 1.781      ;
; -4.196 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[0]   ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.804      ; 1.760      ;
; -4.194 ; bufferedUART:acia|rxBuffer~20      ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.427      ; 1.385      ;
; -4.193 ; bufferedUART:acia|rxBuffer~62      ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.395      ;
; -4.192 ; bufferedUART:acia|rxBuffer~126     ; bufferedUART:acia|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.421      ; 1.381      ;
; -4.192 ; bufferedUART:acia|rxInPointer[2]   ; bufferedUART:acia|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.436      ; 1.396      ;
; -4.191 ; bufferedUART:acia|rxBuffer~109     ; bufferedUART:acia|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.423      ; 1.384      ;
; -4.190 ; bufferedUART:acia|rxBuffer~39      ; bufferedUART:acia|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.467      ; 1.429      ;
; -4.186 ; bufferedUART:acia|rxBuffer~74      ; bufferedUART:acia|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.428      ; 1.394      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                  ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.608 ; w_cpuClock                             ; SBCTextDisplayRGB:vdu|func_reset       ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.424      ; 1.109      ;
; -0.576 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.129      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.351      ;
; -0.361 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.358      ;
; -0.361 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.358      ;
; -0.361 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.358      ;
; -0.361 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.358      ;
; -0.361 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.358      ;
; -0.361 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.358      ;
; -0.354 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.375      ;
; -0.348 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.406      ; 1.351      ;
; -0.348 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.406      ; 1.351      ;
; -0.346 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.445      ; 1.392      ;
; -0.343 ; w_cpuClock                             ; bufferedUART:acia|func_reset           ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.427      ; 1.377      ;
; -0.342 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.382      ;
; -0.342 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.382      ;
; -0.342 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.382      ;
; -0.339 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.416      ; 1.370      ;
; -0.338 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.391      ;
; -0.328 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.416      ; 1.381      ;
; -0.108 ; w_cpuClock                             ; SBCTextDisplayRGB:vdu|func_reset       ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.424      ; 1.109      ;
; -0.076 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.129      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.351      ;
; 0.139  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.358      ;
; 0.139  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.358      ;
; 0.139  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.358      ;
; 0.139  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.358      ;
; 0.139  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.358      ;
; 0.139  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.426      ; 1.358      ;
; 0.146  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.375      ;
; 0.152  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.406      ; 1.351      ;
; 0.152  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.406      ; 1.351      ;
; 0.154  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.445      ; 1.392      ;
; 0.157  ; w_cpuClock                             ; bufferedUART:acia|func_reset           ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.427      ; 1.377      ;
; 0.158  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.431      ; 1.382      ;
; 0.158  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.431      ; 1.382      ;
; 0.158  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.431      ; 1.382      ;
; 0.161  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.416      ; 1.370      ;
; 0.162  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.391      ;
; 0.172  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.416      ; 1.381      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive          ; SBCTextDisplayRGB:vdu|hActive          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive          ; SBCTextDisplayRGB:vdu|vActive          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]  ; SBCTextDisplayRGB:vdu|charScanLine[0]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]  ; SBCTextDisplayRGB:vdu|charScanLine[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]  ; SBCTextDisplayRGB:vdu|charScanLine[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]  ; SBCTextDisplayRGB:vdu|charScanLine[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10] ; SBCTextDisplayRGB:vdu|kbWriteTimer[10] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11] ; SBCTextDisplayRGB:vdu|kbWriteTimer[11] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12] ; SBCTextDisplayRGB:vdu|kbWriteTimer[12] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13] ; SBCTextDisplayRGB:vdu|kbWriteTimer[13] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14] ; SBCTextDisplayRGB:vdu|kbWriteTimer[14] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15] ; SBCTextDisplayRGB:vdu|kbWriteTimer[15] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16] ; SBCTextDisplayRGB:vdu|kbWriteTimer[16] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17] ; SBCTextDisplayRGB:vdu|kbWriteTimer[17] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18] ; SBCTextDisplayRGB:vdu|kbWriteTimer[18] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20] ; SBCTextDisplayRGB:vdu|kbWriteTimer[20] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21] ; SBCTextDisplayRGB:vdu|kbWriteTimer[21] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22] ; SBCTextDisplayRGB:vdu|kbWriteTimer[22] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23] ; SBCTextDisplayRGB:vdu|kbWriteTimer[23] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24] ; SBCTextDisplayRGB:vdu|kbWriteTimer[24] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25] ; SBCTextDisplayRGB:vdu|kbWriteTimer[25] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut        ; SBCTextDisplayRGB:vdu|ps2ClkOut        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered   ; SBCTextDisplayRGB:vdu|ps2ClkFiltered   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3] ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps          ; SBCTextDisplayRGB:vdu|ps2Caps          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll        ; SBCTextDisplayRGB:vdu|ps2Scroll        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num           ; SBCTextDisplayRGB:vdu|ps2Num           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity       ; SBCTextDisplayRGB:vdu|kbWRParity       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR           ; SBCTextDisplayRGB:vdu|n_kbWR           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19] ; SBCTextDisplayRGB:vdu|kbWriteTimer[19] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift         ; SBCTextDisplayRGB:vdu|ps2Shift         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                                ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.201 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.785      ;
; -0.196 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.789      ;
; -0.194 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.792      ;
; -0.193 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.792      ;
; -0.153 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 0.838      ;
; -0.152 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.838      ; 0.838      ;
; -0.150 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 0.841      ;
; -0.149 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.838      ; 0.841      ;
; -0.137 ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.868      ; 0.883      ;
; -0.136 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[3]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.858      ; 0.874      ;
; -0.136 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[1]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.858      ; 0.874      ;
; -0.135 ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.868      ; 0.885      ;
; -0.117 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.869      ;
; -0.113 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.873      ;
; -0.103 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 0.888      ;
; -0.074 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[2]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.858      ; 0.936      ;
; -0.060 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.926      ;
; -0.058 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.928      ;
; -0.048 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.937      ;
; -0.048 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 0.938      ;
; -0.047 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.938      ;
; -0.045 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 0.947      ;
; -0.043 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 0.949      ;
; -0.033 ; cpu68:cpu1|state.execute_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.461      ; 1.580      ;
; -0.026 ; cpu68:cpu1|state.execute_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.461      ; 1.587      ;
; -0.002 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[6]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.858      ; 1.008      ;
; -0.001 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[7]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.858      ; 1.009      ;
; 0.003  ; cpu68:cpu1|state.mul6_state          ; cpu68:cpu1|md[3]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.033      ; 1.188      ;
; 0.020  ; cpu68:cpu1|state.rti_cc_state        ; cpu68:cpu1|cc[6]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.020      ; 1.192      ;
; 0.025  ; cpu68:cpu1|pc[3]                     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.604      ; 1.781      ;
; 0.027  ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.581      ; 1.760      ;
; 0.029  ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.015      ;
; 0.029  ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.015      ;
; 0.030  ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.016      ;
; 0.048  ; cpu68:cpu1|state.rti_acca_state      ; cpu68:cpu1|acca[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.986      ; 1.186      ;
; 0.048  ; cpu68:cpu1|state.rti_acca_state      ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.986      ; 1.186      ;
; 0.057  ; cpu68:cpu1|state.mul5_state          ; cpu68:cpu1|md[3]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.033      ; 1.242      ;
; 0.068  ; cpu68:cpu1|state.execute_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.461      ; 1.681      ;
; 0.070  ; bufferedUART:acia|rxBuffer~111       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.689      ; 0.911      ;
; 0.074  ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 1.065      ;
; 0.076  ; cpu68:cpu1|state.execute_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.461      ; 1.689      ;
; 0.078  ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.064      ;
; 0.080  ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.066      ;
; 0.082  ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.068      ;
; 0.083  ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.069      ;
; 0.086  ; cpu68:cpu1|state.rti_ixh_state       ; cpu68:cpu1|xreg[9]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.008      ; 1.246      ;
; 0.087  ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 1.079      ;
; 0.088  ; cpu68:cpu1|state.rti_ixh_state       ; cpu68:cpu1|xreg[10]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.008      ; 1.248      ;
; 0.089  ; bufferedUART:acia|rxBuffer~119       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.690      ; 0.931      ;
; 0.090  ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 1.082      ;
; 0.093  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 1.084      ;
; 0.096  ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 1.088      ;
; 0.101  ; cpu68:cpu1|state.rti_cc_state        ; cpu68:cpu1|cc[7]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.020      ; 1.273      ;
; 0.103  ; cpu68:cpu1|state.execute_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.461      ; 1.716      ;
; 0.112  ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 0.908      ; 0.672      ;
; 0.113  ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 1.105      ;
; 0.115  ; cpu68:cpu1|state.execute_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.461      ; 1.728      ;
; 0.121  ; cpu68:cpu1|state.mul7_state          ; cpu68:cpu1|md[3]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.033      ; 1.306      ;
; 0.128  ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 1.120      ;
; 0.128  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.114      ;
; 0.130  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.116      ;
; 0.132  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.118      ;
; 0.133  ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.834      ; 1.119      ;
; 0.134  ; cpu68:cpu1|state.pulx_hi_state       ; cpu68:cpu1|xreg[9]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.008      ; 1.294      ;
; 0.136  ; cpu68:cpu1|state.pulx_hi_state       ; cpu68:cpu1|xreg[10]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.008      ; 1.296      ;
; 0.143  ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.823      ; 1.118      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.470      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.144  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.469      ; 1.765      ;
; 0.145  ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.581      ; 1.878      ;
; 0.146  ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.837      ; 1.135      ;
; 0.149  ; cpu68:cpu1|state.rti_cc_state        ; cpu68:cpu1|cc[1]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.020      ; 1.321      ;
; 0.152  ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 1.143      ;
; 0.154  ; SBCTextDisplayRGB:vdu|kbBuffer~20    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.836      ; 1.142      ;
; 0.154  ; SBCTextDisplayRGB:vdu|kbBuffer~24    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.837      ; 1.143      ;
; 0.163  ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.837      ; 1.152      ;
; 0.164  ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 0.730      ; 0.546      ;
; 0.173  ; SBCTextDisplayRGB:vdu|kbBuffer~14    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.837      ; 1.162      ;
; 0.173  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.229      ; 1.054      ;
; 0.174  ; cpu68:cpu1|state.rti_ixh_state       ; cpu68:cpu1|xreg[13]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.017      ; 1.343      ;
; 0.177  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[4]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.229      ; 1.058      ;
; 0.179  ; SBCTextDisplayRGB:vdu|kbBuffer~13    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.836      ; 1.167      ;
; 0.179  ; cpu68:cpu1|state.rti_ixh_state       ; cpu68:cpu1|xreg[15]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.017      ; 1.348      ;
; 0.181  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[6]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.229      ; 1.062      ;
; 0.181  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.613      ; 1.946      ;
; 0.182  ; SBCTextDisplayRGB:vdu|kbBuffer~48    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.839      ; 1.173      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.182  ; cpu68:cpu1|state.rti_state           ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.612      ; 1.946      ;
; 0.186  ; cpu68:cpu1|state.write16_state       ; cpu68:cpu1|ea[0]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.860      ; 1.198      ;
; 0.187  ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.710      ; 1.049      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.542 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.316     ; 1.258      ;
; -0.542 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.316     ; 1.258      ;
; -0.542 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.316     ; 1.258      ;
; -0.542 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.316     ; 1.258      ;
; -0.500 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.314     ; 1.218      ;
; -0.490 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.314     ; 1.208      ;
; -0.488 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.299     ; 1.221      ;
; -0.488 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.299     ; 1.221      ;
; -0.488 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.299     ; 1.221      ;
; -0.476 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.285     ; 1.223      ;
; -0.473 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.294     ; 1.211      ;
; -0.473 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.294     ; 1.211      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.470 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.304     ; 1.198      ;
; -0.403 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.295     ; 1.140      ;
; -0.403 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.295     ; 1.140      ;
; -0.379 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.311     ; 1.100      ;
; -0.379 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.311     ; 1.100      ;
; -0.377 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.318     ; 1.091      ;
; -0.358 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.324     ; 1.066      ;
; -0.358 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.324     ; 1.066      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.057  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.992      ;
; 0.059  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 0.967      ;
; 0.059  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 0.967      ;
; 0.059  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 0.967      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 0.960      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 0.960      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 0.960      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 0.960      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 0.960      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 0.960      ;
; 0.085  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.947      ;
; 0.085  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.947      ;
; 0.085  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.947      ;
; 0.085  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.947      ;
; 0.085  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.947      ;
; 0.092  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.945      ;
; 0.092  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.945      ;
; 0.092  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.945      ;
; 0.092  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.945      ;
; 0.092  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.945      ;
; 0.092  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.945      ;
; 0.199  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.832      ;
; 0.199  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.832      ;
; 0.199  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.832      ;
; 0.199  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.832      ;
; 0.199  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.832      ;
; 0.199  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.832      ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.604 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.830      ; 1.258      ;
; 0.604 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.830      ; 1.258      ;
; 0.604 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.830      ; 1.258      ;
; 0.604 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.830      ; 1.258      ;
; 0.765 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.691      ; 0.958      ;
; 0.765 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.691      ; 0.958      ;
; 0.765 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.691      ; 0.958      ;
; 0.777 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.695      ; 0.950      ;
; 0.777 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.695      ; 0.950      ;
; 0.777 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.695      ; 0.950      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'J8IO8[7]'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.772 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.998      ; 1.258      ;
; 4.772 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.998      ; 1.258      ;
; 4.772 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.998      ; 1.258      ;
; 4.772 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.998      ; 1.258      ;
; 5.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 5.462      ; 0.958      ;
; 5.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 5.462      ; 0.958      ;
; 5.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 5.462      ; 0.958      ;
; 5.548 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 5.466      ; 0.950      ;
; 5.548 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 5.466      ; 0.950      ;
; 5.548 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 5.466      ; 0.950      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'J8IO8[7]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.668 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.466      ; 0.950      ;
; -4.668 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.466      ; 0.950      ;
; -4.668 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.466      ; 0.950      ;
; -4.656 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.462      ; 0.958      ;
; -4.656 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.462      ; 0.958      ;
; -4.656 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 5.462      ; 0.958      ;
; -3.892 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.998      ; 1.258      ;
; -3.892 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.998      ; 1.258      ;
; -3.892 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.998      ; 1.258      ;
; -3.892 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.998      ; 1.258      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                        ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.103 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.695      ; 0.950      ;
; 0.103 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.695      ; 0.950      ;
; 0.103 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.695      ; 0.950      ;
; 0.115 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.691      ; 0.958      ;
; 0.115 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.691      ; 0.958      ;
; 0.115 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.691      ; 0.958      ;
; 0.276 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.830      ; 1.258      ;
; 0.276 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.830      ; 1.258      ;
; 0.276 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.830      ; 1.258      ;
; 0.276 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.830      ; 1.258      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.681 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.832      ;
; 0.681 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.832      ;
; 0.681 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.832      ;
; 0.681 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.832      ;
; 0.681 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.832      ;
; 0.681 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.832      ;
; 0.788 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.945      ;
; 0.788 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.945      ;
; 0.788 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.945      ;
; 0.788 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.945      ;
; 0.788 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.945      ;
; 0.788 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.945      ;
; 0.795 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.947      ;
; 0.795 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.947      ;
; 0.795 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.947      ;
; 0.795 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.947      ;
; 0.795 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.947      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 0.960      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 0.960      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 0.960      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 0.960      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 0.960      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 0.960      ;
; 0.821 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 0.967      ;
; 0.821 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 0.967      ;
; 0.821 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 0.967      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 0.823 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.992      ;
; 1.238 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.324     ; 1.066      ;
; 1.238 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.324     ; 1.066      ;
; 1.257 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.318     ; 1.091      ;
; 1.259 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.311     ; 1.100      ;
; 1.259 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.311     ; 1.100      ;
; 1.283 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.295     ; 1.140      ;
; 1.283 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.295     ; 1.140      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.350 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.304     ; 1.198      ;
; 1.353 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.294     ; 1.211      ;
; 1.353 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.294     ; 1.211      ;
; 1.356 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.285     ; 1.223      ;
; 1.368 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.299     ; 1.221      ;
; 1.368 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.299     ; 1.221      ;
; 1.368 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.299     ; 1.221      ;
; 1.370 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.314     ; 1.208      ;
; 1.380 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.314     ; 1.218      ;
; 1.422 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.316     ; 1.258      ;
; 1.422 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.316     ; 1.258      ;
; 1.422 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.316     ; 1.258      ;
; 1.422 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.316     ; 1.258      ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'J8IO8[7]'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; J8IO8[7] ; Rise       ; J8IO8[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 4.000 ; 4.000 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 4.000 ; 4.000 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 3.171 ; 3.171 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 3.221 ; 3.221 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 2.453 ; 2.453 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 2.144 ; 2.144 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 7.056 ; 7.056 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 7.056 ; 7.056 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 5.014 ; 5.014 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.014 ; 5.014 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.971 ; 4.971 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.790 ; 4.790 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.990 ; 4.990 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.811 ; 4.811 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.978 ; 4.978 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.587 ; 4.587 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.523 ; 4.523 ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.518 ; -3.518 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.518 ; -3.518 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.220 ; -2.220 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.262 ; -2.262 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.333 ; -2.333 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -2.024 ; -2.024 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -4.161 ; -4.161 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -4.161 ; -4.161 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.488 ; -2.488 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.939 ; -2.939 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.977 ; -2.977 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.714 ; -2.714 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.532 ; -2.532 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.875 ; -2.875 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.680 ; -2.680 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.488 ; -2.488 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.520 ; -2.520 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.865 ; 3.865 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.762 ; 3.762 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 4.075 ; 4.075 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.842 ; 3.842 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 3.982 ; 3.982 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 3.931 ; 3.931 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 4.075 ; 4.075 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.997 ; 3.997 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.055 ; 4.055 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.869 ; 3.869 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 4.010 ; 4.010 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.855 ; 3.855 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 3.964 ; 3.964 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 3.701 ; 3.701 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.785 ; 3.785 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.743 ; 3.743 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 4.099 ; 4.099 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 4.157 ; 4.157 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.635 ; 3.635 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.438 ; 3.438 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.546 ; 3.546 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.552 ; 3.552 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.438 ; 3.438 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.572 ; 3.572 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.559 ; 3.559 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 4.294 ; 4.294 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.433 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 3.062 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.971 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.294 ; 4.294 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.981 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.163 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 5.453 ; 5.453 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.433 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 5.183 ; 5.183 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 5.093 ; 5.093 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 4.785 ; 4.785 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 5.453 ; 5.453 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 6.424 ; 6.424 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 5.958 ; 5.958 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 5.851 ; 5.851 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 6.114 ; 6.114 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 6.268 ; 6.268 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 6.424 ; 6.424 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 5.944 ; 5.944 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 5.606 ; 5.606 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 6.232 ; 6.232 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 5.605 ; 5.605 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 5.605 ; 5.605 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 4.680 ; 4.680 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 4.867 ; 4.867 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.794 ; 4.794 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 5.022 ; 5.022 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.921 ; 4.921 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.996 ; 4.996 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 5.089 ; 5.089 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.938 ; 4.938 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 5.024 ; 5.024 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.917 ; 4.917 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.899 ; 4.899 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.849 ; 4.849 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 4.837 ; 4.837 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.929 ; 4.929 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 4.680 ; 4.680 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 6.395 ; 6.395 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 6.393 ; 6.393 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 6.576 ; 6.576 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.865 ; 3.865 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.762 ; 3.762 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 3.842 ; 3.842 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.842 ; 3.842 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 3.982 ; 3.982 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 3.931 ; 3.931 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 4.075 ; 4.075 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.997 ; 3.997 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.055 ; 4.055 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.869 ; 3.869 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 4.010 ; 4.010 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.855 ; 3.855 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 3.964 ; 3.964 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 3.701 ; 3.701 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.785 ; 3.785 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.743 ; 3.743 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 4.099 ; 4.099 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 4.157 ; 4.157 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.635 ; 3.635 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.438 ; 3.438 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.546 ; 3.546 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.552 ; 3.552 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.438 ; 3.438 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.572 ; 3.572 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.559 ; 3.559 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 2.433 ; 4.294 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.433 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 3.062 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.971 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.294 ; 4.294 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.981 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.163 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 3.841 ; 2.433 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.433 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 4.294 ; 3.062 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 4.204 ; 2.971 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 3.896 ; 3.896 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 3.841 ; 3.841 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.939 ; 3.939 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.350 ; 4.350 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.292 ; 4.292 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.429 ; 4.429 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.560 ; 4.560 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.387 ; 4.387 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.387 ; 4.387 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.939 ; 3.939 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.706 ; 4.706 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.374 ; 3.374 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 4.404 ; 4.404 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.632 ; 3.632 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.697 ; 3.697 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 3.456 ; 3.456 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 3.457 ; 3.457 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 3.835 ; 3.835 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.169 ; 4.169 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.060 ; 4.060 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.705 ; 3.705 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.764 ; 3.764 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.571 ; 3.571 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 3.794 ; 3.794 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.374 ; 3.374 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.816 ; 3.816 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.893 ; 3.893 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.491 ; 3.491 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 3.800 ; 3.800 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 2.981 ; 4.207 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.163 ; 4.388 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 6.471 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 6.604 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 6.591 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 6.471 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 6.471 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 6.472 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 6.594 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 6.733 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 6.733 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 4.322 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.455 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.442 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.322 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.322 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.323 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.445 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.584 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.584 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 6.471     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 6.604     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 6.591     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 6.471     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 6.471     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 6.472     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 6.594     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 6.733     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 6.733     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 4.322     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.455     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.442     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.322     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.322     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.323     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.445     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.584     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.584     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+------------------+------------+----------+----------+----------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal  ; Minimum Pulse Width ;
+------------------+------------+----------+----------+----------+---------------------+
; Worst-case Slack ; -22.065    ; -11.130  ; -3.660   ; -11.462  ; -3.000              ;
;  J8IO8[7]        ; -6.122     ; -11.130  ; 4.772    ; -11.462  ; -3.000              ;
;  i_CLOCK_50      ; -21.390    ; -0.608   ; -3.660   ; 0.681    ; -2.567              ;
;  w_cpuClock      ; -22.065    ; -1.237   ; 0.604    ; -0.724   ; -0.742              ;
; Design-wide TNS  ; -11445.107 ; -462.645 ; -153.421 ; -110.092 ; -3226.105           ;
;  J8IO8[7]        ; -150.146   ; -450.766 ; 0.000    ; -104.818 ; -77.200             ;
;  i_CLOCK_50      ; -8340.460  ; -9.696   ; -153.421 ; 0.000    ; -2789.777           ;
;  w_cpuClock      ; -2954.501  ; -11.478  ; 0.000    ; -5.274   ; -359.128            ;
+------------------+------------+----------+----------+----------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 10.157 ; 10.157 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 10.157 ; 10.157 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.634  ; 7.634  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.584  ; 7.584  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 5.474  ; 5.474  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 4.024  ; 4.024  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 18.311 ; 18.311 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 18.311 ; 18.311 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 12.447 ; 12.447 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 12.147 ; 12.147 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 12.105 ; 12.105 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.552 ; 11.552 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 12.216 ; 12.216 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.566 ; 11.566 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 12.447 ; 12.447 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 11.128 ; 11.128 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.991 ; 10.991 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.518 ; -3.518 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.518 ; -3.518 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.220 ; -2.220 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.262 ; -2.262 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.333 ; -2.333 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -2.024 ; -2.024 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -4.161 ; -4.161 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -4.161 ; -4.161 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.488 ; -2.488 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.939 ; -2.939 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.977 ; -2.977 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.714 ; -2.714 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.532 ; -2.532 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.875 ; -2.875 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.680 ; -2.680 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.488 ; -2.488 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.520 ; -2.520 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.611  ; 8.611  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.274  ; 8.274  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.198  ; 9.198  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.694  ; 8.694  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 8.910  ; 8.910  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 8.649  ; 8.649  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 9.198  ; 9.198  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.897  ; 8.897  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.030  ; 9.030  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.486  ; 8.486  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.901  ; 8.901  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.449  ; 8.449  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.091  ; 9.091  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 8.279  ; 8.279  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.596  ; 8.596  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.106  ; 8.106  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 9.294  ; 9.294  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 9.575  ; 9.575  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.905  ; 7.905  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 7.235  ; 7.235  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 7.602  ; 7.602  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 7.614  ; 7.614  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 7.236  ; 7.236  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 7.636  ; 7.636  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 7.618  ; 7.618  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 10.353 ; 10.353 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 5.867  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 7.776  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 7.458  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 10.353 ; 10.353 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.469  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.216  ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 14.353 ; 14.353 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 5.867  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 13.946 ; 13.946 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 13.629 ; 13.629 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 12.635 ; 12.635 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 14.353 ; 14.353 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 17.210 ; 17.210 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 16.032 ; 16.032 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 16.018 ; 16.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 16.941 ; 16.941 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 17.210 ; 17.210 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 16.725 ; 16.725 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 16.242 ; 16.242 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 15.031 ; 15.031 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 17.084 ; 17.084 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 14.516 ; 14.516 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 14.516 ; 14.516 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 12.074 ; 12.074 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 12.728 ; 12.728 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 12.258 ; 12.258 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 13.067 ; 13.067 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 13.000 ; 13.000 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 13.009 ; 13.009 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 13.388 ; 13.388 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 12.938 ; 12.938 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.224 ; 13.224 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.828 ; 12.828 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 12.862 ; 12.862 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 13.013 ; 13.013 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 12.798 ; 12.798 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 12.982 ; 12.982 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 12.521 ; 12.521 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 16.968 ; 16.968 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 17.335 ; 17.335 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 18.081 ; 18.081 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.865 ; 3.865 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.762 ; 3.762 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 3.842 ; 3.842 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.842 ; 3.842 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 3.982 ; 3.982 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 3.931 ; 3.931 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 4.075 ; 4.075 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.997 ; 3.997 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.055 ; 4.055 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.869 ; 3.869 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 4.010 ; 4.010 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.855 ; 3.855 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 3.964 ; 3.964 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 3.701 ; 3.701 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.785 ; 3.785 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.743 ; 3.743 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 4.099 ; 4.099 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 4.157 ; 4.157 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.635 ; 3.635 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.438 ; 3.438 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.546 ; 3.546 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.552 ; 3.552 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.438 ; 3.438 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.572 ; 3.572 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.559 ; 3.559 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 2.433 ; 4.294 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.433 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 3.062 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.971 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.294 ; 4.294 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.981 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.163 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 3.841 ; 2.433 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.433 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 4.294 ; 3.062 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 4.204 ; 2.971 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 3.896 ; 3.896 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 3.841 ; 3.841 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.939 ; 3.939 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.350 ; 4.350 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.292 ; 4.292 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.429 ; 4.429 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.560 ; 4.560 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.387 ; 4.387 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.387 ; 4.387 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.939 ; 3.939 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.706 ; 4.706 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.374 ; 3.374 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 4.404 ; 4.404 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.632 ; 3.632 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.697 ; 3.697 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 3.456 ; 3.456 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 3.457 ; 3.457 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 3.835 ; 3.835 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.169 ; 4.169 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.060 ; 4.060 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.705 ; 3.705 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.764 ; 3.764 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.571 ; 3.571 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 3.794 ; 3.794 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.374 ; 3.374 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.816 ; 3.816 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.893 ; 3.893 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.491 ; 3.491 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 3.800 ; 3.800 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 2.981 ; 4.207 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.163 ; 4.388 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141648 ; 0        ; 0        ; 0        ;
; J8IO8[7]   ; i_CLOCK_50 ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36447    ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 273      ; 0        ; 10       ; 0        ;
; J8IO8[7]   ; J8IO8[7]   ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClock ; J8IO8[7]   ; 315      ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; J8IO8[7]   ; w_cpuClock ; 315      ; 10       ; 1904     ; 1328     ;
; w_cpuClock ; w_cpuClock ; 666      ; 1576     ; 640      ; 3207638  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141648 ; 0        ; 0        ; 0        ;
; J8IO8[7]   ; i_CLOCK_50 ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36447    ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 273      ; 0        ; 10       ; 0        ;
; J8IO8[7]   ; J8IO8[7]   ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClock ; J8IO8[7]   ; 315      ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; J8IO8[7]   ; w_cpuClock ; 315      ; 10       ; 1904     ; 1328     ;
; w_cpuClock ; w_cpuClock ; 666      ; 1576     ; 640      ; 3207638  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 10       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 10       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 272   ; 272  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 1622  ; 1622 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 10:01:26 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name J8IO8[7] J8IO8[7]
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_vduCSN~0  from: datab  to: combout
    Info (332098): Cell: w_n_aciaCSN~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.065     -2954.501 w_cpuClock 
    Info (332119):   -21.390     -8340.460 i_CLOCK_50 
    Info (332119):    -6.122      -150.146 J8IO8[7] 
Info (332146): Worst-case hold slack is -11.130
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.130      -450.766 J8IO8[7] 
    Info (332119):    -1.237       -11.478 w_cpuClock 
    Info (332119):    -0.215        -0.401 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -3.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.660      -153.421 i_CLOCK_50 
    Info (332119):     0.980         0.000 w_cpuClock 
    Info (332119):     9.759         0.000 J8IO8[7] 
Info (332146): Worst-case removal slack is -11.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.462      -104.818 J8IO8[7] 
    Info (332119):    -0.724        -5.274 w_cpuClock 
    Info (332119):     1.668         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -77.200 J8IO8[7] 
    Info (332119):    -2.567     -2789.777 i_CLOCK_50 
    Info (332119):    -0.742      -359.128 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_vduCSN~0  from: datab  to: combout
    Info (332098): Cell: w_n_aciaCSN~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.287
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.287      -999.699 w_cpuClock 
    Info (332119):    -7.577     -2290.765 i_CLOCK_50 
    Info (332119):    -1.236       -24.947 J8IO8[7] 
Info (332146): Worst-case hold slack is -4.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.701      -206.482 J8IO8[7] 
    Info (332119):    -0.608        -9.696 i_CLOCK_50 
    Info (332119):    -0.201        -1.870 w_cpuClock 
Info (332146): Worst-case recovery slack is -0.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.542       -14.811 i_CLOCK_50 
    Info (332119):     0.604         0.000 w_cpuClock 
    Info (332119):     4.772         0.000 J8IO8[7] 
Info (332146): Worst-case removal slack is -4.668
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.668       -43.540 J8IO8[7] 
    Info (332119):     0.103         0.000 w_cpuClock 
    Info (332119):     0.681         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1982.820 i_CLOCK_50 
    Info (332119):    -1.777       -51.777 J8IO8[7] 
    Info (332119):    -0.500      -242.000 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4571 megabytes
    Info: Processing ended: Fri Jun 25 10:01:29 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


