TimeQuest Timing Analyzer report for test
Fri Dec 01 16:34:01 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'op_code[1]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'op_code[1]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'op_code[1]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'op_code[1]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'op_code[1]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'op_code[1]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; test                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; op_code[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { op_code[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 275.25 MHz ; 250.0 MHz       ; op_code[1] ; limit due to minimum period restriction (max I/O toggle rate) ;
; 961.54 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; op_code[1] ; -3.132 ; -37.924       ;
; clk        ; -1.682 ; -9.910        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; op_code[1] ; 0.120 ; 0.000         ;
; clk        ; 0.358 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -14.000                     ;
; op_code[1] ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'op_code[1]'                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.132 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.283      ; 2.933      ;
; -3.107 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.066      ; 2.691      ;
; -3.018 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.283      ; 2.819      ;
; -2.881 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.066      ; 2.465      ;
; -2.869 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.479      ; 3.043      ;
; -2.854 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.262      ; 2.811      ;
; -2.794 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.604      ; 6.098      ;
; -2.757 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.283      ; 2.558      ;
; -2.751 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.648      ; 6.262      ;
; -2.749 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.479      ; 2.923      ;
; -2.696 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.769      ; 3.166      ;
; -2.689 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.821      ; 6.210      ;
; -2.671 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.500      ; 2.689      ;
; -2.646 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.865      ; 6.374      ;
; -2.633 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.577     ; 2.094      ;
; -2.615 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.500      ; 2.633      ;
; -2.612 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.262      ; 2.569      ;
; -2.571 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.821      ; 6.092      ;
; -2.564 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.051      ; 3.465      ;
; -2.560 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.868      ; 6.130      ;
; -2.552 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.604      ; 5.856      ;
; -2.528 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.865      ; 6.256      ;
; -2.509 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.648      ; 6.020      ;
; -2.504 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.479      ; 2.678      ;
; -2.472 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.914      ; 3.078      ;
; -2.467 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.603      ; 5.772      ;
; -2.463 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.500      ; 2.481      ;
; -2.459 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.268      ; 3.577      ;
; -2.444 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.821      ; 5.965      ;
; -2.432 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.769      ; 2.902      ;
; -2.429 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.552      ; 2.682      ;
; -2.410 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.820      ; 5.932      ;
; -2.403 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.696      ; 2.794      ;
; -2.401 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.865      ; 6.129      ;
; -2.387 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.696      ; 2.778      ;
; -2.367 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.131      ; 3.190      ;
; -2.366 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.298      ; 3.356      ;
; -2.355 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.381     ; 2.189      ;
; -2.354 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.131      ; 3.177      ;
; -2.341 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.268      ; 3.459      ;
; -2.335 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.552      ; 2.588      ;
; -2.333 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.647      ; 5.843      ;
; -2.322 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.051      ; 3.223      ;
; -2.322 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.091     ; 2.452      ;
; -2.319 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.603      ; 5.624      ;
; -2.314 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.515      ; 3.521      ;
; -2.303 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.827      ; 5.992      ;
; -2.302 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.348      ; 3.342      ;
; -2.281 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.081      ; 3.054      ;
; -2.276 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.864      ; 6.003      ;
; -2.264 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.868      ; 5.834      ;
; -2.258 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.733     ; 1.575      ;
; -2.244 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.651      ; 5.597      ;
; -2.235 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.696      ; 2.626      ;
; -2.235 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.986      ; 2.922      ;
; -2.230 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.914      ; 2.836      ;
; -2.221 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.651      ; 5.574      ;
; -2.214 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.268      ; 3.332      ;
; -2.210 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.298      ; 3.200      ;
; -2.198 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.515      ; 3.405      ;
; -2.192 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.986      ; 2.879      ;
; -2.186 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.348      ; 3.226      ;
; -2.185 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.647      ; 5.695      ;
; -2.182 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.355      ; 2.744      ;
; -2.177 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.070      ; 3.105      ;
; -2.137 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.769      ; 2.607      ;
; -2.125 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.820      ; 5.647      ;
; -2.122 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.131      ; 2.945      ;
; -2.119 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.081      ; 2.892      ;
; -2.115 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.485      ; 3.450      ;
; -2.094 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 4.085      ; 5.881      ;
; -2.086 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.287      ; 3.231      ;
; -2.078 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 4.085      ; 5.865      ;
; -2.040 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.986      ; 2.727      ;
; -2.026 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.287      ; 3.171      ;
; -2.023 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.868      ; 5.593      ;
; -2.018 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.827      ; 5.707      ;
; -2.015 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.610      ; 5.487      ;
; -2.004 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.769     ; 1.285      ;
; -2.001 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.123     ; 1.928      ;
; -1.999 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.485      ; 3.334      ;
; -1.992 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.515      ; 3.199      ;
; -1.991 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.864      ; 5.718      ;
; -1.980 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.348      ; 3.020      ;
; -1.969 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.438      ; 2.619      ;
; -1.968 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.504      ; 3.330      ;
; -1.964 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.610      ; 5.436      ;
; -1.957 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.271      ; 2.440      ;
; -1.949 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.070      ; 2.877      ;
; -1.931 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.298      ; 2.921      ;
; -1.929 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.729     ; 1.250      ;
; -1.926 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 4.085      ; 5.713      ;
; -1.889 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 4.038      ; 5.627      ;
; -1.852 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.504      ; 3.214      ;
; -1.846 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 4.082      ; 5.791      ;
; -1.837 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 4.044      ; 5.743      ;
; -1.830 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.820      ; 5.352      ;
; -1.827 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.287      ; 2.972      ;
; -1.821 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 4.044      ; 5.727      ;
; -1.793 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.485      ; 3.128      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.682 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; 0.500        ; -1.408     ; 0.749      ;
; -1.531 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; 0.500        ; -1.577     ; 0.429      ;
; -1.420 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; 0.500        ; -1.461     ; 0.434      ;
; -1.366 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; 0.500        ; -1.406     ; 0.435      ;
; -1.342 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; 0.500        ; -1.372     ; 0.445      ;
; -1.126 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; 0.500        ; -1.178     ; 0.423      ;
; -0.834 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; 0.500        ; -0.875     ; 0.434      ;
; -0.569 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; 0.500        ; -0.602     ; 0.442      ;
; -0.040 ; counter:counter1|temp[1]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 0.973      ;
; 0.210  ; counter:counter1|temp[0]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 0.723      ;
; 0.212  ; counter:counter1|temp[0]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 0.721      ;
; 0.274  ; counter:counter1|temp[0]              ; counter:counter1|temp[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; counter:counter1|temp[2]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; counter:counter1|temp[1]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 0.659      ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'op_code[1]'                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.120 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.111      ; 3.231      ;
; 0.209 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.151      ; 3.360      ;
; 0.230 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.940      ; 3.170      ;
; 0.272 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.995      ; 3.267      ;
; 0.330 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.115      ; 3.445      ;
; 0.378 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.505      ; 2.883      ;
; 0.418 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.111      ; 3.049      ;
; 0.495 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.202      ; 2.697      ;
; 0.526 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.577      ; 1.643      ;
; 0.530 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.151      ; 3.201      ;
; 0.539 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.788      ; 1.867      ;
; 0.550 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.940      ; 3.010      ;
; 0.563 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.784      ; 1.887      ;
; 0.583 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.995      ; 3.098      ;
; 0.632 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.788      ; 1.960      ;
; 0.633 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.115      ; 3.268      ;
; 0.637 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.929      ; 2.566      ;
; 0.656 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.784      ; 1.980      ;
; 0.665 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.668      ; 1.873      ;
; 0.681 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.505      ; 2.706      ;
; 0.732 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; clk          ; op_code[1]  ; -0.500       ; 1.406      ; 1.678      ;
; 0.758 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.668      ; 1.966      ;
; 0.763 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.202      ; 2.485      ;
; 0.831 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.461      ; 1.832      ;
; 0.855 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.824      ; 2.219      ;
; 0.916 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 1.178      ; 1.634      ;
; 0.917 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.019      ; 0.936      ;
; 0.940 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.929      ; 2.389      ;
; 0.941 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.372      ; 1.853      ;
; 0.948 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.824      ; 2.312      ;
; 0.950 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.408      ; 1.898      ;
; 0.982 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 4.288      ; 4.810      ;
; 1.009 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.577      ; 1.586      ;
; 1.031 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 4.333      ; 4.904      ;
; 1.039 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.333      ; 4.912      ;
; 1.062 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.788      ; 2.390      ;
; 1.068 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.875      ; 1.483      ;
; 1.075 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 4.288      ; 4.903      ;
; 1.079 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.784      ; 2.403      ;
; 1.097 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.381      ; 1.478      ;
; 1.106 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.286      ; 4.932      ;
; 1.124 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 4.333      ; 4.997      ;
; 1.160 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.333      ; 5.033      ;
; 1.191 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.668      ; 2.399      ;
; 1.227 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.293      ; 5.060      ;
; 1.227 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.286      ; 5.053      ;
; 1.298 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.617      ; 2.455      ;
; 1.304 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.824      ; 2.668      ;
; 1.313 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.875      ; 1.728      ;
; 1.315 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.336      ; 5.191      ;
; 1.318 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.333      ; 5.191      ;
; 1.332 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.271     ; 1.061      ;
; 1.350 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.581      ; 2.471      ;
; 1.356 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.617      ; 2.513      ;
; 1.368 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.577      ; 2.485      ;
; 1.385 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.286      ; 5.211      ;
; 1.387 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; -0.500       ; 0.602      ; 1.529      ;
; 1.391 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.461      ; 2.392      ;
; 1.391 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.293      ; 5.224      ;
; 1.439 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.126      ; 5.105      ;
; 1.441 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.368      ; 2.349      ;
; 1.451 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.336      ; 5.327      ;
; 1.480 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.581      ; 2.601      ;
; 1.480 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; -0.500       ; 0.602      ; 1.622      ;
; 1.497 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.617      ; 2.654      ;
; 1.498 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 4.288      ; 5.326      ;
; 1.502 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.372      ; 2.414      ;
; 1.506 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.079      ; 5.125      ;
; 1.507 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.086      ; 5.133      ;
; 1.509 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.577      ; 2.626      ;
; 1.513 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.293      ; 5.346      ;
; 1.521 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.461      ; 2.522      ;
; 1.527 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.355     ; 1.172      ;
; 1.530 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.408      ; 2.478      ;
; 1.537 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.729      ; 2.266      ;
; 1.542 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.368      ; 2.450      ;
; 1.543 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.252      ; 2.335      ;
; 1.567 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.129      ; 5.236      ;
; 1.570 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 4.333      ; 5.443      ;
; 1.573 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.336      ; 5.449      ;
; 1.584 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.126      ; 5.250      ;
; 1.588 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.408     ; 1.180      ;
; 1.599 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.427     ; 1.172      ;
; 1.612 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.086      ; 5.238      ;
; 1.618 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.581      ; 2.739      ;
; 1.628 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 1.178      ; 2.346      ;
; 1.643 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.769      ; 2.412      ;
; 1.651 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 4.079      ; 5.270      ;
; 1.659 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.877      ; 5.076      ;
; 1.695 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.252      ; 2.487      ;
; 1.702 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.129      ; 5.371      ;
; 1.702 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.613      ; 2.315      ;
; 1.711 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.091      ; 1.802      ;
; 1.719 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.920      ; 5.179      ;
; 1.738 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.917      ; 5.195      ;
; 1.752 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.733      ; 2.485      ;
; 1.753 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 4.086      ; 5.379      ;
; 1.756 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.875      ; 2.171      ;
; 1.786 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.877      ; 5.203      ;
; 1.805 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.870      ; 5.215      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                               ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; counter:counter1|temp[2]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter:counter1|temp[1]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; counter:counter1|temp[0]              ; counter:counter1|temp[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.397 ; counter:counter1|temp[0]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.616      ;
; 0.399 ; counter:counter1|temp[0]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.623 ; counter:counter1|temp[1]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.842      ;
; 1.194 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; -0.500       ; -0.500     ; 0.391      ;
; 1.378 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; -0.500       ; -0.696     ; 0.379      ;
; 1.661 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; -0.500       ; -0.986     ; 0.372      ;
; 1.777 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; -0.500       ; -1.081     ; 0.393      ;
; 1.813 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; -0.500       ; -1.131     ; 0.379      ;
; 1.897 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; -0.500       ; -1.215     ; 0.379      ;
; 1.967 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; -0.500       ; -1.287     ; 0.377      ;
; 2.051 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; -0.500       ; -1.051     ; 0.697      ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 301.66 MHz  ; 250.0 MHz       ; op_code[1] ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1076.43 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; op_code[1] ; -2.773 ; -33.539       ;
; clk        ; -1.472 ; -8.408        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; op_code[1] ; 0.119 ; 0.000         ;
; clk        ; 0.312 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -14.000                    ;
; op_code[1] ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'op_code[1]'                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.773 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.255      ; 2.629      ;
; -2.747 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.060      ; 2.408      ;
; -2.670 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.255      ; 2.526      ;
; -2.553 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.060      ; 2.214      ;
; -2.537 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.427      ; 2.741      ;
; -2.512 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.232      ; 2.521      ;
; -2.506 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.403      ; 5.690      ;
; -2.475 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.208      ; 5.464      ;
; -2.452 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.432      ; 5.801      ;
; -2.435 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.427      ; 2.639      ;
; -2.428 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.255      ; 2.284      ;
; -2.421 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.237      ; 5.575      ;
; -2.406 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.682      ; 2.864      ;
; -2.401 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.208      ; 5.390      ;
; -2.372 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.403      ; 5.556      ;
; -2.363 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.444      ; 2.408      ;
; -2.347 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.237      ; 5.501      ;
; -2.339 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.436      ; 5.558      ;
; -2.324 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.444      ; 2.369      ;
; -2.318 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.432      ; 5.667      ;
; -2.315 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.541     ; 1.895      ;
; -2.299 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.232      ; 2.308      ;
; -2.214 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.403      ; 5.398      ;
; -2.212 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.955      ; 3.071      ;
; -2.193 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.427      ; 2.397      ;
; -2.185 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.444      ; 2.230      ;
; -2.169 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.207      ; 5.159      ;
; -2.160 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.432      ; 5.509      ;
; -2.153 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.487      ; 2.416      ;
; -2.148 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.150      ; 3.202      ;
; -2.147 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.409      ; 5.472      ;
; -2.146 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.682      ; 2.604      ;
; -2.122 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.616      ; 2.515      ;
; -2.119 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.835      ; 2.728      ;
; -2.113 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.402      ; 5.298      ;
; -2.106 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.241      ; 5.130      ;
; -2.099 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.436      ; 5.318      ;
; -2.088 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.616      ; 2.481      ;
; -2.084 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.162      ; 3.013      ;
; -2.076 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.487      ; 2.339      ;
; -2.073 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.030      ; 2.877      ;
; -2.064 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.351      ; 3.182      ;
; -2.056 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.237      ; 5.210      ;
; -2.049 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.114     ; 2.231      ;
; -2.045 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.369     ; 1.973      ;
; -2.044 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.150      ; 3.098      ;
; -2.043 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.955      ; 2.902      ;
; -2.039 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.207      ; 5.029      ;
; -2.039 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.030      ; 2.843      ;
; -2.019 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.219      ; 3.012      ;
; -2.012 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.967      ; 2.746      ;
; -1.993 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.432      ; 5.342      ;
; -1.983 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.871      ; 2.630      ;
; -1.968 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.835      ; 2.577      ;
; -1.957 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.871      ; 2.604      ;
; -1.957 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.351      ; 3.075      ;
; -1.950 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.241      ; 4.974      ;
; -1.949 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.616      ; 2.342      ;
; -1.941 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.162      ; 2.870      ;
; -1.931 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.625      ; 5.339      ;
; -1.929 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.286      ; 2.505      ;
; -1.926 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.237      ; 5.080      ;
; -1.914 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.214      ; 5.044      ;
; -1.912 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.219      ; 2.905      ;
; -1.912 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.631     ; 1.431      ;
; -1.907 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.409      ; 5.232      ;
; -1.898 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.967      ; 2.779      ;
; -1.893 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.150      ; 2.947      ;
; -1.891 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.682      ; 2.349      ;
; -1.881 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.339      ; 3.124      ;
; -1.880 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.402      ; 5.065      ;
; -1.874 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.967      ; 2.608      ;
; -1.831 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.625      ; 5.239      ;
; -1.827 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.162      ; 2.903      ;
; -1.824 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.436      ; 5.043      ;
; -1.818 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.871      ; 2.465      ;
; -1.800 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.030      ; 2.604      ;
; -1.795 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.592      ; 5.168      ;
; -1.775 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.162      ; 2.851      ;
; -1.774 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.339      ; 3.017      ;
; -1.768 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.351      ; 2.886      ;
; -1.758 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.214      ; 4.888      ;
; -1.745 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.432      ; 5.094      ;
; -1.741 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 3.621      ; 5.279      ;
; -1.739 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.598      ; 5.253      ;
; -1.735 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.351      ; 3.000      ;
; -1.735 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.366      ; 2.388      ;
; -1.723 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.219      ; 2.716      ;
; -1.722 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.967      ; 2.603      ;
; -1.718 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.625      ; 5.126      ;
; -1.718 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.402      ; 4.903      ;
; -1.695 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.162      ; 2.624      ;
; -1.690 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.234      ; 2.218      ;
; -1.651 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.074     ; 1.727      ;
; -1.651 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.658     ; 1.143      ;
; -1.639 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.598      ; 5.153      ;
; -1.632 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 3.409      ; 4.957      ;
; -1.628 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.351      ; 2.893      ;
; -1.617 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 3.591      ; 4.991      ;
; -1.607 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.635     ; 1.122      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.472 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; 0.500        ; -1.255     ; 0.692      ;
; -1.324 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; 0.500        ; -1.420     ; 0.379      ;
; -1.212 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; 0.500        ; -1.303     ; 0.384      ;
; -1.180 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; 0.500        ; -1.270     ; 0.385      ;
; -1.147 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; 0.500        ; -1.228     ; 0.394      ;
; -0.939 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; 0.500        ; -1.040     ; 0.374      ;
; -0.683 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; 0.500        ; -0.775     ; 0.383      ;
; -0.451 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; 0.500        ; -0.534     ; 0.392      ;
; 0.071  ; counter:counter1|temp[1]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 0.869      ;
; 0.291  ; counter:counter1|temp[0]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 0.649      ;
; 0.292  ; counter:counter1|temp[0]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 0.648      ;
; 0.357  ; counter:counter1|temp[0]              ; counter:counter1|temp[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; counter:counter1|temp[2]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; counter:counter1|temp[1]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'op_code[1]'                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.119 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.831      ; 2.950      ;
; 0.204 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.854      ; 3.058      ;
; 0.205 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.681      ; 2.886      ;
; 0.272 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.714      ; 2.986      ;
; 0.326 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.827      ; 3.153      ;
; 0.369 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.270      ; 2.639      ;
; 0.415 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.831      ; 2.766      ;
; 0.455 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.005      ; 2.460      ;
; 0.538 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.597      ; 1.675      ;
; 0.544 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.420      ; 1.504      ;
; 0.546 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.854      ; 2.920      ;
; 0.555 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.681      ; 2.756      ;
; 0.567 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.601      ; 1.708      ;
; 0.574 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.764      ; 2.338      ;
; 0.578 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.714      ; 2.812      ;
; 0.619 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.597      ; 1.756      ;
; 0.627 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.827      ; 2.974      ;
; 0.648 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.601      ; 1.789      ;
; 0.684 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.270      ; 2.474      ;
; 0.693 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; clk          ; op_code[1]  ; -0.500       ; 1.270      ; 1.503      ;
; 0.702 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.484      ; 1.726      ;
; 0.735 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.005      ; 2.260      ;
; 0.783 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.484      ; 1.807      ;
; 0.820 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.016      ; 0.836      ;
; 0.838 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.303      ; 1.681      ;
; 0.875 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.624      ; 2.039      ;
; 0.889 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.764      ; 2.173      ;
; 0.907 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.541      ; 1.448      ;
; 0.909 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.228      ; 1.677      ;
; 0.914 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.255      ; 1.709      ;
; 0.920 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 1.040      ; 1.500      ;
; 0.956 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.624      ; 2.120      ;
; 0.979 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.369      ; 1.348      ;
; 1.012 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 3.813      ; 4.365      ;
; 1.016 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.597      ; 2.153      ;
; 1.017 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.601      ; 2.158      ;
; 1.031 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.775      ; 1.346      ;
; 1.078 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 3.843      ; 4.461      ;
; 1.097 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.843      ; 4.480      ;
; 1.109 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.811      ; 4.460      ;
; 1.110 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.484      ; 2.134      ;
; 1.114 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 3.813      ; 4.467      ;
; 1.166 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.819      ; 4.525      ;
; 1.180 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 3.843      ; 4.563      ;
; 1.182 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.843      ; 4.565      ;
; 1.193 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.234     ; 0.959      ;
; 1.194 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.811      ; 4.545      ;
; 1.236 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.775      ; 1.551      ;
; 1.246 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.443      ; 2.229      ;
; 1.249 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.624      ; 2.413      ;
; 1.265 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.847      ; 4.652      ;
; 1.296 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; -0.500       ; 0.534      ; 1.370      ;
; 1.298 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.420      ; 2.258      ;
; 1.301 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.443      ; 2.284      ;
; 1.316 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.416      ; 2.272      ;
; 1.345 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.843      ; 4.728      ;
; 1.347 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.232      ; 2.119      ;
; 1.357 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.811      ; 4.708      ;
; 1.357 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.286     ; 1.071      ;
; 1.361 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.303      ; 2.204      ;
; 1.375 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.416      ; 2.331      ;
; 1.377 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; -0.500       ; 0.534      ; 1.451      ;
; 1.392 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.819      ; 4.751      ;
; 1.409 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 3.813      ; 4.762      ;
; 1.411 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.635      ; 2.046      ;
; 1.419 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.420      ; 2.379      ;
; 1.422 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.443      ; 2.405      ;
; 1.424 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.354     ; 1.070      ;
; 1.426 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.303      ; 2.269      ;
; 1.435 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.662      ; 4.637      ;
; 1.436 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.232      ; 2.208      ;
; 1.436 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.228      ; 2.204      ;
; 1.439 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.255      ; 2.234      ;
; 1.441 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.366     ; 1.075      ;
; 1.447 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.630      ; 4.617      ;
; 1.465 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.638      ; 4.643      ;
; 1.475 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 3.843      ; 4.858      ;
; 1.481 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.115      ; 2.136      ;
; 1.491 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.847      ; 4.878      ;
; 1.496 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.416      ; 2.452      ;
; 1.496 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.658      ; 2.154      ;
; 1.518 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.638      ; 4.696      ;
; 1.524 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.819      ; 4.883      ;
; 1.530 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.114      ; 1.644      ;
; 1.552 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 1.040      ; 2.132      ;
; 1.564 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.666      ; 4.770      ;
; 1.564 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.115      ; 2.219      ;
; 1.564 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.518      ; 2.082      ;
; 1.617 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.666      ; 4.823      ;
; 1.618 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.631      ; 2.249      ;
; 1.623 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.847      ; 5.010      ;
; 1.633 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.775      ; 1.948      ;
; 1.639 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.638      ; 4.817      ;
; 1.641 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.450      ; 4.631      ;
; 1.652 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.662      ; 4.854      ;
; 1.656 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.450      ; 4.646      ;
; 1.680 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 3.630      ; 4.850      ;
; 1.714 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 1.040      ; 2.294      ;
; 1.714 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.366     ; 1.348      ;
; 1.738 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 3.666      ; 4.944      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; counter:counter1|temp[2]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:counter1|temp[1]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; counter:counter1|temp[0]              ; counter:counter1|temp[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.354 ; counter:counter1|temp[0]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.356 ; counter:counter1|temp[0]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.562 ; counter:counter1|temp[1]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.761      ;
; 1.116 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; -0.500       ; -0.444     ; 0.356      ;
; 1.275 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; -0.500       ; -0.616     ; 0.343      ;
; 1.526 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; -0.500       ; -0.871     ; 0.339      ;
; 1.641 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; -0.500       ; -0.967     ; 0.358      ;
; 1.689 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; -0.500       ; -1.030     ; 0.343      ;
; 1.743 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; -0.500       ; -1.082     ; 0.345      ;
; 1.821 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; -0.500       ; -1.162     ; 0.343      ;
; 1.893 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; -0.500       ; -0.955     ; 0.622      ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; op_code[1] ; -1.282 ; -14.432       ;
; clk        ; -1.014 ; -5.981        ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; op_code[1] ; 0.053 ; 0.000         ;
; clk        ; 0.186 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -14.430                    ;
; op_code[1] ; -3.000 ; -5.372                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'op_code[1]'                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.282 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.412      ; 1.626      ;
; -1.264 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.282      ; 1.478      ;
; -1.213 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.412      ; 1.557      ;
; -1.141 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.503      ; 3.683      ;
; -1.129 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.282      ; 1.343      ;
; -1.126 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.518      ; 3.777      ;
; -1.115 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.518      ; 1.667      ;
; -1.114 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.388      ; 1.536      ;
; -1.063 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.412      ; 1.407      ;
; -1.055 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.633      ; 3.727      ;
; -1.051 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.518      ; 1.603      ;
; -1.040 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.648      ; 3.821      ;
; -1.028 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.696      ; 1.760      ;
; -1.024 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.310     ; 1.166      ;
; -1.005 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.541      ; 1.478      ;
; -1.001 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.836      ; 1.962      ;
; -0.999 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.503      ; 3.541      ;
; -0.984 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.651      ; 3.674      ;
; -0.984 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.518      ; 3.635      ;
; -0.972 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.633      ; 3.644      ;
; -0.972 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.388      ; 1.394      ;
; -0.969 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.541      ; 1.442      ;
; -0.957 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.648      ; 3.738      ;
; -0.952 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.757      ; 1.742      ;
; -0.940 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.633      ; 3.612      ;
; -0.932 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.501      ; 3.472      ;
; -0.925 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.648      ; 3.706      ;
; -0.915 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.966      ; 2.006      ;
; -0.913 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.518      ; 1.465      ;
; -0.895 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.631      ; 3.565      ;
; -0.886 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; 0.500        ; 0.541      ; 1.359      ;
; -0.883 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.518      ; 3.534      ;
; -0.877 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.696      ; 1.609      ;
; -0.874 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.566      ; 1.476      ;
; -0.871 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.204     ; 1.221      ;
; -0.866 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.647      ; 1.547      ;
; -0.866 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.887      ; 1.786      ;
; -0.859 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.836      ; 1.820      ;
; -0.852 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.647      ; 1.533      ;
; -0.851 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.425     ; 0.888      ;
; -0.847 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.501      ; 3.387      ;
; -0.846 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.648      ; 3.627      ;
; -0.832 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.966      ; 1.923      ;
; -0.830 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.026     ; 1.360      ;
; -0.829 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.521      ; 3.389      ;
; -0.828 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.651      ; 3.518      ;
; -0.826 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.990      ; 1.848      ;
; -0.826 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.521      ; 3.386      ;
; -0.825 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.887      ; 1.745      ;
; -0.822 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.637      ; 3.593      ;
; -0.810 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.757      ; 1.600      ;
; -0.807 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.566      ; 1.409      ;
; -0.800 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 0.966      ; 1.891      ;
; -0.798 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.518      ; 3.449      ;
; -0.786 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.860      ; 1.678      ;
; -0.783 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; 0.500        ; 0.647      ; 1.464      ;
; -0.783 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.016      ; 1.832      ;
; -0.768 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.119      ; 1.919      ;
; -0.751 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.825      ; 1.612      ;
; -0.751 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 0.887      ; 1.671      ;
; -0.747 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.845      ; 1.726      ;
; -0.742 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.631      ; 3.412      ;
; -0.742 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.225      ; 1.520      ;
; -0.736 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.990      ; 1.758      ;
; -0.735 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.780      ; 3.554      ;
; -0.721 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.780      ; 3.540      ;
; -0.720 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.651      ; 3.410      ;
; -0.716 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.825      ; 1.577      ;
; -0.715 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.016      ; 1.764      ;
; -0.710 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.087     ; 1.085      ;
; -0.707 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.119      ; 1.858      ;
; -0.704 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.451     ; 0.715      ;
; -0.701 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.696      ; 1.433      ;
; -0.693 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.648      ; 3.474      ;
; -0.688 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.860      ; 1.580      ;
; -0.667 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.507      ; 3.308      ;
; -0.666 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.637      ; 3.437      ;
; -0.665 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.975      ; 1.774      ;
; -0.664 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.507      ; 3.305      ;
; -0.661 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.095      ; 1.881      ;
; -0.652 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.780      ; 3.471      ;
; -0.651 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.414     ; 0.699      ;
; -0.644 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.165      ; 1.362      ;
; -0.643 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.975      ; 1.752      ;
; -0.633 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; 0.500        ; 0.825      ; 1.494      ;
; -0.625 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.268      ; 1.445      ;
; -0.609 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.762      ; 3.410      ;
; -0.605 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.845      ; 1.584      ;
; -0.600 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; 0.500        ; 1.016      ; 1.649      ;
; -0.597 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 1.119      ; 1.748      ;
; -0.594 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; 0.500        ; 2.777      ; 3.504      ;
; -0.593 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; 0.500        ; 1.095      ; 1.813      ;
; -0.591 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 1.104      ; 1.829      ;
; -0.585 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; 0.500        ; 0.990      ; 1.607      ;
; -0.573 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.766      ; 3.473      ;
; -0.564 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.323     ; 0.703      ;
; -0.559 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; 0.500        ; 2.631      ; 3.229      ;
; -0.559 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.766      ; 3.459      ;
; -0.558 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; 0.500        ; 2.637      ; 3.329      ;
; -0.546 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; 0.500        ; 0.975      ; 1.655      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.014 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; 0.500        ; -1.045     ; 0.436      ;
; -0.905 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; 0.500        ; -1.134     ; 0.238      ;
; -0.852 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; 0.500        ; -1.080     ; 0.239      ;
; -0.817 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; 0.500        ; -1.043     ; 0.241      ;
; -0.801 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; 0.500        ; -1.019     ; 0.249      ;
; -0.697 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; 0.500        ; -0.930     ; 0.234      ;
; -0.520 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; 0.500        ; -0.745     ; 0.242      ;
; -0.375 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; 0.500        ; -0.597     ; 0.245      ;
; 0.420  ; counter:counter1|temp[1]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.530      ;
; 0.557  ; counter:counter1|temp[0]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.393      ;
; 0.558  ; counter:counter1|temp[0]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.392      ;
; 0.591  ; counter:counter1|temp[0]              ; counter:counter1|temp[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; counter:counter1|temp[2]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; counter:counter1|temp[1]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.359      ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'op_code[1]'                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.053 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.963      ; 2.016      ;
; 0.086 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.000      ; 2.086      ;
; 0.122 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.872      ; 1.994      ;
; 0.129 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.909      ; 2.038      ;
; 0.145 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.974      ; 2.119      ;
; 0.174 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.963      ; 1.657      ;
; 0.184 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.636      ; 1.820      ;
; 0.196 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.134      ; 0.870      ;
; 0.214 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.268      ; 1.022      ;
; 0.216 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.000      ; 1.736      ;
; 0.224 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.872      ; 1.616      ;
; 0.230 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.257      ; 1.027      ;
; 0.250 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.203      ; 0.993      ;
; 0.256 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.911      ; 2.707      ;
; 0.256 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.909      ; 1.685      ;
; 0.263 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.451      ; 1.714      ;
; 0.265 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.268      ; 1.073      ;
; 0.281 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.257      ; 1.078      ;
; 0.287 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.974      ; 1.781      ;
; 0.293 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; clk          ; op_code[1]  ; -0.500       ; 1.043      ; 0.876      ;
; 0.295 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.636      ; 1.451      ;
; 0.296 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.925      ; 2.761      ;
; 0.301 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.203      ; 1.044      ;
; 0.307 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.911      ; 2.758      ;
; 0.325 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.910      ; 2.775      ;
; 0.327 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.925      ; 2.792      ;
; 0.342 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.294      ; 1.176      ;
; 0.347 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.925      ; 2.812      ;
; 0.351 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.080      ; 0.971      ;
; 0.352 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.303      ; 1.655      ;
; 0.361 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.451      ; 1.332      ;
; 0.383 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.916      ; 2.839      ;
; 0.393 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 0.930      ; 0.863      ;
; 0.393 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.294      ; 1.227      ;
; 0.402 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.910      ; 2.852      ;
; 0.404 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.925      ; 2.869      ;
; 0.414 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.045      ; 0.999      ;
; 0.416 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.019      ; 0.975      ;
; 0.429 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.916      ; 2.885      ;
; 0.430 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.928      ; 2.898      ;
; 0.456 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.303      ; 1.279      ;
; 0.468 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.910      ; 2.918      ;
; 0.470 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.925      ; 2.935      ;
; 0.476 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.928      ; 2.944      ;
; 0.496 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.268      ; 1.304      ;
; 0.499 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.793      ; 2.832      ;
; 0.499 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.916      ; 2.955      ;
; 0.502 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.745      ; 0.787      ;
; 0.504 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.009      ; 0.513      ;
; 0.525 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.257      ; 1.322      ;
; 0.536 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.310      ; 0.846      ;
; 0.545 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.203      ; 1.288      ;
; 0.546 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.805      ; 2.891      ;
; 0.546 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.787      ; 2.873      ;
; 0.546 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.928      ; 3.014      ;
; 0.548 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.802      ; 2.890      ;
; 0.551 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.911      ; 3.002      ;
; 0.574 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.204      ; 0.778      ;
; 0.591 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.925      ; 3.056      ;
; 0.604 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.667      ; 2.811      ;
; 0.607 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.171      ; 1.318      ;
; 0.607 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.294      ; 1.441      ;
; 0.613 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.787      ; 2.940      ;
; 0.613 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.793      ; 2.946      ;
; 0.615 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.802      ; 2.957      ;
; 0.617 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.145      ; 1.302      ;
; 0.643 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.080      ; 1.263      ;
; 0.645 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.171      ; 1.356      ;
; 0.651 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.679      ; 2.870      ;
; 0.660 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.805      ; 3.005      ;
; 0.664 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; clk          ; op_code[1]  ; -0.500       ; 0.745      ; 0.949      ;
; 0.667 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.134      ; 1.341      ;
; 0.670 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.793      ; 3.003      ;
; 0.701 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; -0.500       ; 0.597      ; 0.838      ;
; 0.710 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.667      ; 2.917      ;
; 0.716 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.661      ; 2.917      ;
; 0.717 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.805      ; 3.062      ;
; 0.718 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.676      ; 2.934      ;
; 0.720 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.165     ; 0.555      ;
; 0.722 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.019      ; 1.281      ;
; 0.724 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.008      ; 1.272      ;
; 0.730 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.171      ; 1.441      ;
; 0.731 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.145      ; 1.416      ;
; 0.734 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; clk          ; op_code[1]  ; -0.500       ; 0.597      ; 0.871      ;
; 0.748 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 0.954      ; 1.242      ;
; 0.752 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.134      ; 1.426      ;
; 0.754 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.787      ; 3.081      ;
; 0.756 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.802      ; 3.098      ;
; 0.757 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; clk          ; op_code[1]  ; -0.500       ; 1.080      ; 1.377      ;
; 0.757 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[0]   ; clk          ; op_code[1]  ; -0.500       ; 2.679      ; 2.976      ;
; 0.769 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; clk          ; op_code[1]  ; -0.500       ; 1.045      ; 1.354      ;
; 0.788 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; clk          ; op_code[1]  ; -0.500       ; 1.145      ; 1.473      ;
; 0.791 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; clk          ; op_code[1]  ; -0.500       ; 1.008      ; 1.339      ;
; 0.793 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|SM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.661      ; 2.994      ;
; 0.795 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[2]   ; clk          ; op_code[1]  ; -0.500       ; 2.676      ; 3.011      ;
; 0.797 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; clk          ; op_code[1]  ; -0.500       ; 0.930      ; 1.267      ;
; 0.803 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.788      ; 3.131      ;
; 0.808 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.414      ; 1.222      ;
; 0.837 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; LM_SM_logic:lsm_block|start           ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.225     ; 0.612      ;
; 0.843 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[1]   ; clk          ; op_code[1]  ; -0.500       ; 2.802      ; 3.185      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; counter:counter1|temp[2]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; counter:counter1|temp[1]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; counter:counter1|temp[0]              ; counter:counter1|temp[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.209 ; counter:counter1|temp[0]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; counter:counter1|temp[0]              ; counter:counter1|temp[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.333 ; counter:counter1|temp[1]              ; counter:counter1|temp[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 1.123 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; -0.500       ; -0.541     ; 0.206      ;
; 1.224 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; -0.500       ; -0.647     ; 0.201      ;
; 1.397 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; -0.500       ; -0.825     ; 0.196      ;
; 1.446 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; -0.500       ; -0.860     ; 0.210      ;
; 1.462 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; -0.500       ; -0.887     ; 0.199      ;
; 1.522 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; -0.500       ; -0.947     ; 0.199      ;
; 1.549 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; -0.500       ; -0.975     ; 0.198      ;
; 1.580 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; -0.500       ; -0.836     ; 0.368      ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.132  ; 0.053 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.682  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  op_code[1]      ; -3.132  ; 0.053 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -47.834 ; 0.0   ; 0.0      ; 0.0     ; -19.802             ;
;  clk             ; -9.910  ; 0.000 ; N/A      ; N/A     ; -14.430             ;
;  op_code[1]      ; -37.924 ; 0.000 ; N/A      ; N/A     ; -5.372              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LM_address[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LM_address[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LM_address[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_IFID       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_PC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; op_code[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 6        ; 0        ; 0        ; 0        ;
; op_code[1] ; clk        ; 0        ; 8        ; 0        ; 0        ;
; clk        ; op_code[1] ; 0        ; 0        ; 210      ; 0        ;
; op_code[1] ; op_code[1] ; 0        ; 0        ; 8        ; 25       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 6        ; 0        ; 0        ; 0        ;
; op_code[1] ; clk        ; 0        ; 8        ; 0        ; 0        ;
; clk        ; op_code[1] ; 0        ; 0        ; 210      ; 0        ;
; op_code[1] ; op_code[1] ; 0        ; 0        ; 8        ; 25       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+----------------------------------------------+
; Clock Status Summary                         ;
+------------+------------+------+-------------+
; Target     ; Clock      ; Type ; Status      ;
+------------+------------+------+-------------+
; clk        ; clk        ; Base ; Constrained ;
; op_code[1] ; op_code[1] ; Base ; Constrained ;
+------------+------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; imm_ir_8[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; LM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_PC         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; imm_ir_8[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; LM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_PC         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 01 16:33:58 2017
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name op_code[1] op_code[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.132             -37.924 op_code[1] 
    Info (332119):    -1.682              -9.910 clk 
Info (332146): Worst-case hold slack is 0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.120               0.000 op_code[1] 
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk 
    Info (332119):    -3.000              -3.000 op_code[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.773             -33.539 op_code[1] 
    Info (332119):    -1.472              -8.408 clk 
Info (332146): Worst-case hold slack is 0.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.119               0.000 op_code[1] 
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk 
    Info (332119):    -3.000              -3.000 op_code[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.282             -14.432 op_code[1] 
    Info (332119):    -1.014              -5.981 clk 
Info (332146): Worst-case hold slack is 0.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.053               0.000 op_code[1] 
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.430 clk 
    Info (332119):    -3.000              -5.372 op_code[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 643 megabytes
    Info: Processing ended: Fri Dec 01 16:34:01 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


