TimeQuest Timing Analyzer report for pipeline_risc
Thu Nov 29 16:25:37 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; pipeline_risc                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 120.6 MHz ; 120.6 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.292 ; -615.777           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.345 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -7.950 ; -119.827              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.146 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -320.000                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                  ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -7.292 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.075     ; 8.212      ;
; -7.292 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.075     ; 8.212      ;
; -7.284 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.204      ;
; -7.284 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.204      ;
; -7.280 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.200      ;
; -7.280 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.200      ;
; -7.280 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 8.200      ;
; -7.252 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 8.173      ;
; -7.249 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 8.170      ;
; -7.248 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 8.169      ;
; -7.248 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 8.169      ;
; -7.185 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.066     ; 8.114      ;
; -7.185 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 8.114      ;
; -7.179 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.066     ; 8.108      ;
; -7.179 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 8.108      ;
; -7.177 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.106      ;
; -7.177 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.106      ;
; -7.173 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.102      ;
; -7.173 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.102      ;
; -7.173 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 8.102      ;
; -7.171 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.100      ;
; -7.171 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.100      ;
; -7.167 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.096      ;
; -7.167 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.096      ;
; -7.167 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 8.096      ;
; -7.160 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.297      ; 8.452      ;
; -7.145 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.075      ;
; -7.144 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.251      ; 8.390      ;
; -7.142 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.072      ;
; -7.141 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.071      ;
; -7.141 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.071      ;
; -7.139 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.251      ; 8.385      ;
; -7.139 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.069      ;
; -7.136 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.066      ;
; -7.135 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.065      ;
; -7.135 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.065      ;
; -7.085 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.274      ; 8.354      ;
; -7.079 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.274      ; 8.348      ;
; -7.071 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.075     ; 7.991      ;
; -7.071 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.075     ; 7.991      ;
; -7.063 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 7.983      ;
; -7.063 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 7.983      ;
; -7.059 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 7.979      ;
; -7.059 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 7.979      ;
; -7.059 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 7.979      ;
; -7.052 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.252      ; 8.299      ;
; -7.052 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.252      ; 8.299      ;
; -7.050 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.252      ; 8.297      ;
; -7.050 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.252      ; 8.297      ;
; -7.049 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.252      ; 8.296      ;
; -7.037 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.252      ; 8.284      ;
; -7.037 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.260      ; 8.292      ;
; -7.032 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.260      ; 8.287      ;
; -7.031 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 7.952      ;
; -7.031 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.260      ; 8.286      ;
; -7.028 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 7.949      ;
; -7.027 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 7.948      ;
; -7.027 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 7.948      ;
; -7.026 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.260      ; 8.281      ;
; -6.972 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; 0.251      ; 8.218      ;
; -6.972 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.251      ; 8.218      ;
; -6.971 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.251      ; 8.217      ;
; -6.971 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.251      ; 8.217      ;
; -6.971 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.251      ; 8.217      ;
; -6.971 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.251      ; 8.217      ;
; -6.945 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.261      ; 8.201      ;
; -6.945 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.261      ; 8.201      ;
; -6.943 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.261      ; 8.199      ;
; -6.943 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.261      ; 8.199      ;
; -6.942 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.261      ; 8.198      ;
; -6.939 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.297      ; 8.231      ;
; -6.939 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.261      ; 8.195      ;
; -6.939 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.261      ; 8.195      ;
; -6.937 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.066     ; 7.866      ;
; -6.937 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 7.866      ;
; -6.937 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.261      ; 8.193      ;
; -6.937 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.261      ; 8.193      ;
; -6.936 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.261      ; 8.192      ;
; -6.933 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.066     ; 7.862      ;
; -6.933 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 7.862      ;
; -6.930 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.261      ; 8.186      ;
; -6.929 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.858      ;
; -6.929 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.858      ;
; -6.925 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.854      ;
; -6.925 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.854      ;
; -6.925 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 7.854      ;
; -6.925 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.854      ;
; -6.925 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.854      ;
; -6.924 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.261      ; 8.180      ;
; -6.923 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.251      ; 8.169      ;
; -6.922 ; reg16:PR4_ctrl|Q[2] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.066     ; 7.851      ;
; -6.922 ; reg16:PR4_ctrl|Q[2] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 7.851      ;
; -6.921 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.850      ;
; -6.921 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.850      ;
; -6.921 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 7.850      ;
; -6.918 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.251      ; 8.164      ;
; -6.914 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.843      ;
; -6.914 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.843      ;
; -6.910 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.839      ;
; -6.910 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 7.839      ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; reg1:zero_flag|Q                       ; reg1:zero_flag|Q                       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; reg1:carry_flag|Q                      ; reg1:carry_flag|Q                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; reg16:PR2_LS7|Q[13]                    ; reg16:PR3_LS7|Q[13]                    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.593      ;
; 0.373 ; reg16:PR2_pc|Q[11]                     ; reg16:PR3_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; reg16:PR0_pc|Q[8]                      ; reg16:PR1_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; reg16:PR0_pc|Q[0]                      ; reg16:PR1_pc|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg16:PR2_pc|Q[0]                      ; reg16:PR3_pc|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg16:PR0_pc|Q[1]                      ; reg16:PR1_pc|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; reg16:PR0_pc|Q[6]                      ; reg16:PR1_pc|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg16:PR0_pc|Q[12]                     ; reg16:PR1_pc|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.380 ; reg3:PR3_rfa3|Q[2]                     ; reg3:PR4_rfa3|Q[2]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.382 ; reg16:PR3_aluout|Q[7]                  ; reg16:PR4_aluout|Q[7]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.388 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.607      ;
; 0.391 ; reg8:PR0_mux|Q[2]                      ; reg3:PR1_pe|Q[0]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.394 ; reg16:PR1_pc|Q[10]                     ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; stage0:stage0_0|reg16:PC|Q[9]          ; reg16:PR0_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; stage0:stage0_0|reg16:PC|Q[8]          ; reg16:PR0_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; reg16:PR1_pc|Q[1]                      ; reg16:PR2_pc|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; stage0:stage0_0|reg16:PC|Q[4]          ; reg16:PR0_pc|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.615      ;
; 0.411 ; reg16:PR0_instr|Q[13]                  ; reg16:PR1_ctrl|Q[8]                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.643      ;
; 0.415 ; reg16:PR3_aluout|Q[5]                  ; reg16:PR4_aluout|Q[5]                  ; clk          ; clk         ; 0.000        ; 0.445      ; 1.017      ;
; 0.479 ; reg16:PR0_pc|Q[9]                      ; reg16:PR1_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; reg16:PR0_instr|Q[6]                   ; reg16:PR1_instr|Q[6]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.506 ; reg16:PR3_pc|Q[5]                      ; reg16:PR4_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.436      ; 1.099      ;
; 0.515 ; reg16:PR2_pc|Q[9]                      ; reg16:PR3_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; reg16:PR0_pc|Q[14]                     ; reg16:PR1_pc|Q[14]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; reg16:PR0_pc|Q[15]                     ; reg16:PR1_pc|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; reg16:PR2_pc|Q[15]                     ; reg16:PR3_pc|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; reg16:PR2_pc|Q[5]                      ; reg16:PR3_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.520 ; reg16:PR3_aluout|Q[14]                 ; reg16:PR4_aluout|Q[14]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.740      ;
; 0.521 ; reg16:PR1_ctrl|Q[11]                   ; reg16:PR2_ctrl|Q[11]                   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.108      ;
; 0.522 ; reg16:PR1_ctrl|Q[10]                   ; reg16:PR2_ctrl|Q[10]                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.756      ;
; 0.523 ; reg16:PR3_LS7|Q[14]                    ; reg16:PR4_LS7|Q[14]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.523 ; reg16:PR3_aluout|Q[4]                  ; reg16:PR4_aluout|Q[4]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.743      ;
; 0.524 ; reg16:PR3_LS7|Q[10]                    ; reg16:PR4_LS7|Q[10]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; reg16:PR3_pc|Q[10]                     ; reg16:PR4_pc|Q[10]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.525 ; reg16:PR1_instr|Q[8]                   ; reg16:PR2_LS7|Q[15]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.525 ; reg16:PR3_pc|Q[7]                      ; reg16:PR4_pc|Q[7]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.525 ; reg3:PR3_rfa3|Q[1]                     ; reg3:PR4_rfa3|Q[1]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.525 ; reg16:PR3_pc|Q[11]                     ; reg16:PR4_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.526 ; reg16:PR3_LS7|Q[11]                    ; reg16:PR4_LS7|Q[11]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.745      ;
; 0.529 ; reg16:PR4_LS7|Q[14]                    ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[14] ; clk          ; clk         ; 0.000        ; 0.398      ; 1.084      ;
; 0.532 ; reg16:PR0_pc|Q[5]                      ; reg16:PR1_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.752      ;
; 0.535 ; reg16:PR2_pc|Q[8]                      ; reg16:PR3_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; reg16:PR1_pc|Q[11]                     ; reg16:PR2_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; reg16:PR3_ctrl|Q[2]                    ; reg16:PR4_ctrl|Q[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.547 ; reg16:PR2_LS7|Q[12]                    ; reg16:PR3_LS7|Q[12]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.765      ;
; 0.579 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.105      ; 0.841      ;
; 0.580 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[3]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.582 ; reg16:PR3_aluout|Q[13]                 ; reg16:PR4_aluout|Q[13]                 ; clk          ; clk         ; 0.000        ; 0.445      ; 1.184      ;
; 0.584 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.585 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.803      ;
; 0.587 ; reg16:PR1_pc|Q[6]                      ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.805      ;
; 0.591 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[0]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[1]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.601 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[15] ; reg16:PR2_d1|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.820      ;
; 0.601 ; reg16:PR2_adderout|Q[15]               ; stage0:stage0_0|reg16:PC|Q[15]         ; clk          ; clk         ; 0.000        ; 0.401      ; 1.159      ;
; 0.609 ; reg16:PR2_adderout|Q[10]               ; stage0:stage0_0|reg16:PC|Q[10]         ; clk          ; clk         ; 0.000        ; 0.401      ; 1.167      ;
; 0.612 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.436      ; 1.205      ;
; 0.617 ; reg16:PR2_adderout|Q[0]                ; stage0:stage0_0|reg16:PC|Q[0]          ; clk          ; clk         ; 0.000        ; 0.421      ; 1.195      ;
; 0.625 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[8]  ; reg16:PR2_d1|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.626 ; reg16:PR2_adderout|Q[13]               ; stage0:stage0_0|reg16:PC|Q[13]         ; clk          ; clk         ; 0.000        ; 0.401      ; 1.184      ;
; 0.633 ; reg16:PR2_adderout|Q[7]                ; stage0:stage0_0|reg16:PC|Q[7]          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.191      ;
; 0.650 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[1]  ; reg16:PR2_d1|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.869      ;
; 0.653 ; reg16:PR0_instr|Q[10]                  ; reg16:PR1_ctrl|Q[8]                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.885      ;
; 0.655 ; reg16:PR3_LS7|Q[15]                    ; reg16:PR4_LS7|Q[15]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.873      ;
; 0.671 ; reg16:PR3_LS7|Q[7]                     ; reg16:PR4_LS7|Q[7]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.890      ;
; 0.673 ; reg16:PR4_LS7|Q[12]                    ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.892      ;
; 0.673 ; reg16:PR4_pc|Q[6]                      ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.892      ;
; 0.685 ; reg16:PR2_pc|Q[12]                     ; reg16:PR3_pc|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.904      ;
; 0.685 ; reg16:PR2_pc|Q[2]                      ; reg16:PR3_pc|Q[2]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.905      ;
; 0.687 ; reg16:PR2_pc|Q[6]                      ; reg16:PR3_pc|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.907      ;
; 0.688 ; reg16:PR0_pc|Q[13]                     ; reg16:PR1_pc|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.907      ;
; 0.690 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.449      ; 1.296      ;
; 0.694 ; reg16:PR3_LS7|Q[9]                     ; reg16:PR4_LS7|Q[9]                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.912      ;
; 0.695 ; reg16:PR1_pc|Q[14]                     ; reg16:PR2_adderout|Q[14]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.695 ; reg16:PR1_instr|Q[3]                   ; reg16:PR2_adderout|Q[3]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.695 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[3]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.698 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.916      ;
; 0.703 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.921      ;
; 0.704 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.922      ;
; 0.716 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[7]  ; reg16:PR2_d1|Q[7]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.935      ;
; 0.721 ; reg16:PR4_pc|Q[2]                      ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[2]  ; clk          ; clk         ; 0.000        ; 0.421      ; 1.299      ;
; 0.721 ; stage0:stage0_0|reg16:PC|Q[5]          ; reg16:PR0_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; -0.265     ; 0.613      ;
; 0.729 ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.109      ; 0.995      ;
; 0.732 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[11]                   ; clk          ; clk         ; 0.000        ; -0.261     ; 0.628      ;
; 0.732 ; reg16:PR1_instr|Q[4]                   ; reg16:PR2_adderout|Q[4]                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.952      ;
; 0.735 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[7]                    ; clk          ; clk         ; 0.000        ; -0.261     ; 0.631      ;
; 0.735 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[0]                    ; clk          ; clk         ; 0.000        ; -0.261     ; 0.631      ;
; 0.737 ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[8]  ; reg16:PR2_d1|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.956      ;
; 0.737 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[9]                    ; clk          ; clk         ; 0.000        ; -0.261     ; 0.633      ;
; 0.742 ; reg16:PR4_LS7|Q[11]                    ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[11] ; clk          ; clk         ; 0.000        ; 0.398      ; 1.297      ;
; 0.742 ; reg16:PR2_ctrl|Q[9]                    ; reg16:PR3_ctrl|Q[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.961      ;
; 0.744 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[12] ; reg16:PR2_d1|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.964      ;
; 0.748 ; reg16:PR0_instr|Q[10]                  ; reg16:PR1_ctrl|Q[1]                    ; clk          ; clk         ; 0.000        ; -0.261     ; 0.644      ;
; 0.750 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[0]  ; reg16:PR2_d1|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.969      ;
; 0.758 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg16:PR0_instr|Q[5]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 1.316      ;
; 0.761 ; stage0:stage0_0|reg16:PC|Q[14]         ; reg16:PR0_pc|Q[14]                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.980      ;
; 0.775 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[9]  ; reg16:PR2_d1|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.995      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                       ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -7.950 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.873      ;
; -7.843 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.775      ;
; -7.837 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.769      ;
; -7.738 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.662      ;
; -7.738 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 8.662      ;
; -7.738 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.662      ;
; -7.738 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.662      ;
; -7.738 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.662      ;
; -7.729 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.652      ;
; -7.716 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.640      ;
; -7.631 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.564      ;
; -7.631 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.564      ;
; -7.631 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.564      ;
; -7.631 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.564      ;
; -7.631 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.564      ;
; -7.625 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.558      ;
; -7.625 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.558      ;
; -7.625 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.558      ;
; -7.625 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.558      ;
; -7.625 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.558      ;
; -7.609 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.542      ;
; -7.603 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.536      ;
; -7.595 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.527      ;
; -7.591 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.523      ;
; -7.580 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.512      ;
; -7.548 ; reg16:PR4_aluout|Q[0] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 8.479      ;
; -7.541 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.473      ;
; -7.529 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.461      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.458      ;
; -7.517 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.441      ;
; -7.517 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 8.441      ;
; -7.517 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.441      ;
; -7.517 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.441      ;
; -7.517 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.441      ;
; -7.511 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.443      ;
; -7.508 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.440      ;
; -7.505 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.437      ;
; -7.502 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.434      ;
; -7.495 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.419      ;
; -7.471 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.403      ;
; -7.437 ; reg16:PR3_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.369      ;
; -7.415 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.252      ; 8.662      ;
; -7.412 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.280      ; 8.687      ;
; -7.412 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 8.687      ;
; -7.412 ; reg16:PR3_aluout|Q[1] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.344      ;
; -7.383 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.316      ;
; -7.383 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.316      ;
; -7.383 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.316      ;
; -7.383 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.316      ;
; -7.383 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.316      ;
; -7.379 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.312      ;
; -7.379 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.312      ;
; -7.379 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.312      ;
; -7.379 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.312      ;
; -7.379 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.312      ;
; -7.368 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.301      ;
; -7.368 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.301      ;
; -7.368 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.301      ;
; -7.368 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.301      ;
; -7.368 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.301      ;
; -7.361 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.294      ;
; -7.357 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.290      ;
; -7.346 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.279      ;
; -7.336 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.268      ;
; -7.336 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 8.268      ;
; -7.336 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.268      ;
; -7.336 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.268      ;
; -7.336 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.268      ;
; -7.329 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.262      ;
; -7.329 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.262      ;
; -7.329 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.262      ;
; -7.329 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.262      ;
; -7.329 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.262      ;
; -7.328 ; reg3:PR2_rfa1|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.260      ;
; -7.317 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.250      ;
; -7.317 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.250      ;
; -7.317 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.250      ;
; -7.317 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.250      ;
; -7.317 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.250      ;
; -7.314 ; reg16:PR4_aluout|Q[0] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.246      ;
; -7.314 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.247      ;
; -7.314 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.247      ;
; -7.314 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.247      ;
; -7.314 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.247      ;
; -7.314 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.247      ;
; -7.309 ; reg16:PR3_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.241      ;
; -7.308 ; reg16:PR4_aluout|Q[1] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.232      ;
; -7.308 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 8.564      ;
; -7.307 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.240      ;
; -7.305 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.289      ; 8.589      ;
; -7.305 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 8.589      ;
; -7.302 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 8.558      ;
; -7.299 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.232      ;
; -7.299 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.232      ;
; -7.299 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.232      ;
; -7.299 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.232      ;
; -7.299 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.232      ;
; -7.299 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.289      ; 8.583      ;
; -7.299 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 8.583      ;
; -7.296 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.229      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.146 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.380      ;
; 1.146 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.380      ;
; 1.146 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.380      ;
; 1.146 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.380      ;
; 1.579 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.811      ;
; 1.579 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.811      ;
; 1.584 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.786      ;
; 1.900 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.766      ;
; 1.920 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.786      ;
; 1.920 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.291     ; 1.786      ;
; 1.920 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.786      ;
; 1.920 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.786      ;
; 1.920 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.786      ;
; 2.122 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.292     ; 1.987      ;
; 2.396 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.624      ;
; 2.396 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.624      ;
; 2.396 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.630      ;
; 2.396 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.630      ;
; 2.396 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.630      ;
; 2.396 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.630      ;
; 2.538 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.766      ;
; 2.538 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.766      ;
; 2.554 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.782      ;
; 2.554 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.782      ;
; 2.813 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.075      ; 3.045      ;
; 2.813 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.075      ; 3.045      ;
; 2.829 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 3.031      ;
; 2.842 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.429      ;
; 2.842 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.429      ;
; 2.842 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.429      ;
; 2.842 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.430      ; 3.429      ;
; 2.971 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.558      ;
; 2.971 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.558      ;
; 2.971 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.558      ;
; 2.971 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.430      ; 3.558      ;
; 2.997 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.584      ;
; 2.997 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.584      ;
; 2.997 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.430      ; 3.584      ;
; 2.997 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.430      ; 3.584      ;
; 3.132 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.351      ;
; 3.132 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.351      ;
; 3.132 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.351      ;
; 3.132 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.351      ;
; 3.134 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.291     ; 3.000      ;
; 3.161 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.771      ;
; 3.161 ; reg16:PR3_LS7|Q[15]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.771      ;
; 3.161 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.771      ;
; 3.161 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.771      ;
; 3.165 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.291     ; 3.031      ;
; 3.165 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.291     ; 3.031      ;
; 3.165 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.291     ; 3.031      ;
; 3.165 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.291     ; 3.031      ;
; 3.165 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.291     ; 3.031      ;
; 3.274 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.493      ;
; 3.274 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.493      ;
; 3.274 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.493      ;
; 3.274 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.493      ;
; 3.275 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.428      ; 3.860      ;
; 3.275 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.428      ; 3.860      ;
; 3.280 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.398      ; 3.835      ;
; 3.290 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.509      ;
; 3.290 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.509      ;
; 3.290 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.509      ;
; 3.290 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 3.509      ;
; 3.344 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.292     ; 3.209      ;
; 3.353 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.939      ;
; 3.353 ; reg16:PR2_d1|Q[14]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.939      ;
; 3.353 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.939      ;
; 3.353 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.939      ;
; 3.371 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.981      ;
; 3.371 ; reg16:PR4_LS7|Q[15]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.981      ;
; 3.371 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.981      ;
; 3.371 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.981      ;
; 3.385 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.971      ;
; 3.385 ; reg16:PR4_LS7|Q[14]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.971      ;
; 3.385 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.971      ;
; 3.385 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.971      ;
; 3.387 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.433      ; 3.977      ;
; 3.387 ; reg16:PR2_d1|Q[12]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.433      ; 3.977      ;
; 3.387 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.433      ; 3.977      ;
; 3.387 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.433      ; 3.977      ;
; 3.393 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.979      ;
; 3.393 ; reg16:PR3_LS7|Q[14]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.979      ;
; 3.393 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.979      ;
; 3.393 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.979      ;
; 3.404 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.428      ; 3.989      ;
; 3.404 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.428      ; 3.989      ;
; 3.409 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.398      ; 3.964      ;
; 3.430 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.428      ; 4.015      ;
; 3.430 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.428      ; 4.015      ;
; 3.435 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.429      ; 4.021      ;
; 3.435 ; reg16:PR2_d1|Q[10]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 4.021      ;
; 3.435 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.429      ; 4.021      ;
; 3.435 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.429      ; 4.021      ;
; 3.435 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.398      ; 3.990      ;
; 3.525 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.453      ; 4.135      ;
; 3.525 ; reg16:PR2_LS7|Q[12]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.453      ; 4.135      ;
; 3.525 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.453      ; 4.135      ;
; 3.525 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.453      ; 4.135      ;
; 3.533 ; reg16:PR2_d1|Q[13]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.094      ; 3.784      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.25 MHz ; 134.25 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.449 ; -525.738          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.300 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -7.030 ; -105.521             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.024 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -320.000                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.449 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.064     ; 7.380      ;
; -6.448 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.064     ; 7.379      ;
; -6.447 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.378      ;
; -6.447 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.378      ;
; -6.443 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.374      ;
; -6.443 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.374      ;
; -6.443 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 7.374      ;
; -6.413 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.345      ;
; -6.410 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 7.342      ;
; -6.410 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.342      ;
; -6.409 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.341      ;
; -6.380 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.317      ;
; -6.379 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.316      ;
; -6.378 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.315      ;
; -6.378 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.315      ;
; -6.376 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.313      ;
; -6.375 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.312      ;
; -6.374 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.311      ;
; -6.374 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.311      ;
; -6.374 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.311      ;
; -6.374 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.311      ;
; -6.374 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.311      ;
; -6.370 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.307      ;
; -6.370 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.307      ;
; -6.370 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.307      ;
; -6.344 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.282      ;
; -6.341 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 7.279      ;
; -6.341 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.279      ;
; -6.340 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.278      ;
; -6.340 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.278      ;
; -6.337 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 7.275      ;
; -6.337 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.275      ;
; -6.336 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.274      ;
; -6.330 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.226      ; 7.551      ;
; -6.329 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.268      ; 7.592      ;
; -6.326 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.226      ; 7.547      ;
; -6.288 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.246      ; 7.529      ;
; -6.284 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.246      ; 7.525      ;
; -6.261 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.232      ; 7.488      ;
; -6.257 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.232      ; 7.484      ;
; -6.257 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.232      ; 7.484      ;
; -6.253 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.232      ; 7.480      ;
; -6.233 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.227      ; 7.455      ;
; -6.233 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.227      ; 7.455      ;
; -6.232 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.227      ; 7.454      ;
; -6.231 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.227      ; 7.453      ;
; -6.230 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.227      ; 7.452      ;
; -6.224 ; reg16:PR4_ctrl|Q[0] ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.227      ; 7.446      ;
; -6.215 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.064     ; 7.146      ;
; -6.214 ; reg16:PR4_ctrl|Q[1] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.064     ; 7.145      ;
; -6.213 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.144      ;
; -6.213 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.144      ;
; -6.209 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.140      ;
; -6.209 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.140      ;
; -6.209 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 7.140      ;
; -6.179 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.111      ;
; -6.176 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 7.108      ;
; -6.176 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.108      ;
; -6.175 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.107      ;
; -6.164 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.233      ; 7.392      ;
; -6.164 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.233      ; 7.392      ;
; -6.163 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.233      ; 7.391      ;
; -6.162 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.226      ; 7.383      ;
; -6.162 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.226      ; 7.383      ;
; -6.162 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.233      ; 7.390      ;
; -6.161 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.226      ; 7.382      ;
; -6.161 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.233      ; 7.389      ;
; -6.160 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.226      ; 7.381      ;
; -6.160 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.226      ; 7.381      ;
; -6.160 ; reg16:PR4_ctrl|Q[0] ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; 0.226      ; 7.381      ;
; -6.160 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.233      ; 7.388      ;
; -6.160 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.233      ; 7.388      ;
; -6.159 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.233      ; 7.387      ;
; -6.158 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.233      ; 7.386      ;
; -6.157 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.233      ; 7.385      ;
; -6.155 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.233      ; 7.383      ;
; -6.151 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.233      ; 7.379      ;
; -6.132 ; reg16:PR4_ctrl|Q[2] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.059     ; 7.068      ;
; -6.131 ; reg16:PR4_ctrl|Q[2] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.059     ; 7.067      ;
; -6.130 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.067      ;
; -6.130 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 7.066      ;
; -6.130 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.059     ; 7.066      ;
; -6.129 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.066      ;
; -6.128 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.065      ;
; -6.128 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.065      ;
; -6.126 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.059     ; 7.062      ;
; -6.126 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.059     ; 7.062      ;
; -6.126 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.062      ;
; -6.125 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.062      ;
; -6.124 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.061      ;
; -6.124 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.061      ;
; -6.124 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.061      ;
; -6.124 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.061      ;
; -6.123 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.060      ;
; -6.123 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.060      ;
; -6.119 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.056      ;
; -6.119 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 7.056      ;
; -6.119 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.056      ;
; -6.110 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.047      ;
; -6.109 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.058     ; 7.046      ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; reg1:zero_flag|Q                       ; reg1:zero_flag|Q                       ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.313 ; reg1:carry_flag|Q                      ; reg1:carry_flag|Q                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.326 ; reg16:PR2_LS7|Q[13]                    ; reg16:PR3_LS7|Q[13]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.538      ;
; 0.339 ; reg16:PR0_pc|Q[6]                      ; reg16:PR1_pc|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; reg16:PR2_pc|Q[0]                      ; reg16:PR3_pc|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; reg16:PR2_pc|Q[11]                     ; reg16:PR3_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; reg16:PR0_pc|Q[12]                     ; reg16:PR1_pc|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR0_pc|Q[8]                      ; reg16:PR1_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; reg16:PR0_pc|Q[0]                      ; reg16:PR1_pc|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg16:PR0_pc|Q[1]                      ; reg16:PR1_pc|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.344 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[2]                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.542      ;
; 0.344 ; reg3:PR3_rfa3|Q[2]                     ; reg3:PR4_rfa3|Q[2]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.348 ; reg16:PR3_aluout|Q[7]                  ; reg16:PR4_aluout|Q[7]                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; reg8:PR0_mux|Q[2]                      ; reg3:PR1_pe|Q[0]                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.357 ; stage0:stage0_0|reg16:PC|Q[9]          ; reg16:PR0_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; stage0:stage0_0|reg16:PC|Q[8]          ; reg16:PR0_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; reg16:PR1_pc|Q[10]                     ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; reg16:PR1_pc|Q[1]                      ; reg16:PR2_pc|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.360 ; reg16:PR0_instr|Q[13]                  ; reg16:PR1_ctrl|Q[8]                    ; clk          ; clk         ; 0.000        ; 0.067      ; 0.571      ;
; 0.360 ; stage0:stage0_0|reg16:PC|Q[4]          ; reg16:PR0_pc|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.558      ;
; 0.394 ; reg16:PR3_aluout|Q[5]                  ; reg16:PR4_aluout|Q[5]                  ; clk          ; clk         ; 0.000        ; 0.396      ; 0.934      ;
; 0.432 ; reg16:PR0_pc|Q[9]                      ; reg16:PR1_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; reg16:PR0_instr|Q[6]                   ; reg16:PR1_instr|Q[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.466 ; reg16:PR2_pc|Q[5]                      ; reg16:PR3_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; reg16:PR2_pc|Q[15]                     ; reg16:PR3_pc|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg16:PR0_pc|Q[14]                     ; reg16:PR1_pc|Q[14]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.665      ;
; 0.468 ; reg16:PR4_LS7|Q[14]                    ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[14] ; clk          ; clk         ; 0.000        ; 0.355      ; 0.967      ;
; 0.468 ; reg16:PR0_pc|Q[15]                     ; reg16:PR1_pc|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.666      ;
; 0.469 ; reg16:PR3_pc|Q[5]                      ; reg16:PR4_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.004      ;
; 0.471 ; reg16:PR1_ctrl|Q[10]                   ; reg16:PR2_ctrl|Q[10]                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.683      ;
; 0.471 ; reg16:PR3_LS7|Q[10]                    ; reg16:PR4_LS7|Q[10]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; reg16:PR3_pc|Q[10]                     ; reg16:PR4_pc|Q[10]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; reg16:PR3_aluout|Q[4]                  ; reg16:PR4_aluout|Q[4]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; reg16:PR3_LS7|Q[14]                    ; reg16:PR4_LS7|Q[14]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; reg16:PR1_instr|Q[8]                   ; reg16:PR2_LS7|Q[15]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; reg16:PR3_pc|Q[7]                      ; reg16:PR4_pc|Q[7]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.473 ; reg16:PR3_LS7|Q[11]                    ; reg16:PR4_LS7|Q[11]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.474 ; reg3:PR3_rfa3|Q[1]                     ; reg3:PR4_rfa3|Q[1]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.474 ; reg16:PR3_pc|Q[11]                     ; reg16:PR4_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.476 ; reg16:PR2_pc|Q[9]                      ; reg16:PR3_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.675      ;
; 0.479 ; reg16:PR3_aluout|Q[14]                 ; reg16:PR4_aluout|Q[14]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.483 ; reg16:PR1_pc|Q[11]                     ; reg16:PR2_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; reg16:PR3_ctrl|Q[2]                    ; reg16:PR4_ctrl|Q[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.488 ; reg16:PR0_pc|Q[5]                      ; reg16:PR1_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.689      ;
; 0.491 ; reg16:PR1_ctrl|Q[11]                   ; reg16:PR2_ctrl|Q[11]                   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.021      ;
; 0.492 ; reg16:PR2_LS7|Q[12]                    ; reg16:PR3_LS7|Q[12]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; reg16:PR2_pc|Q[8]                      ; reg16:PR3_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.526 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.723      ;
; 0.526 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[3]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.723      ;
; 0.528 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.096      ; 0.768      ;
; 0.529 ; reg16:PR1_pc|Q[6]                      ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.529 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[1]                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[0]                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.533 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.730      ;
; 0.534 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.731      ;
; 0.540 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[15] ; reg16:PR2_d1|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.738      ;
; 0.540 ; reg16:PR3_aluout|Q[13]                 ; reg16:PR4_aluout|Q[13]                 ; clk          ; clk         ; 0.000        ; 0.397      ; 1.081      ;
; 0.551 ; reg16:PR2_adderout|Q[15]               ; stage0:stage0_0|reg16:PC|Q[15]         ; clk          ; clk         ; 0.000        ; 0.357      ; 1.052      ;
; 0.569 ; reg16:PR2_adderout|Q[0]                ; stage0:stage0_0|reg16:PC|Q[0]          ; clk          ; clk         ; 0.000        ; 0.377      ; 1.090      ;
; 0.571 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.390      ; 1.105      ;
; 0.572 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[8]  ; reg16:PR2_d1|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.770      ;
; 0.572 ; reg16:PR2_adderout|Q[10]               ; stage0:stage0_0|reg16:PC|Q[10]         ; clk          ; clk         ; 0.000        ; 0.357      ; 1.073      ;
; 0.576 ; reg16:PR2_adderout|Q[13]               ; stage0:stage0_0|reg16:PC|Q[13]         ; clk          ; clk         ; 0.000        ; 0.357      ; 1.077      ;
; 0.580 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[1]  ; reg16:PR2_d1|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.779      ;
; 0.583 ; reg16:PR2_adderout|Q[7]                ; stage0:stage0_0|reg16:PC|Q[7]          ; clk          ; clk         ; 0.000        ; 0.357      ; 1.084      ;
; 0.587 ; reg16:PR0_instr|Q[10]                  ; reg16:PR1_ctrl|Q[8]                    ; clk          ; clk         ; 0.000        ; 0.067      ; 0.798      ;
; 0.593 ; reg16:PR3_LS7|Q[15]                    ; reg16:PR4_LS7|Q[15]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.792      ;
; 0.599 ; reg16:PR4_LS7|Q[12]                    ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.798      ;
; 0.600 ; reg16:PR4_pc|Q[6]                      ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.798      ;
; 0.619 ; reg16:PR3_LS7|Q[7]                     ; reg16:PR4_LS7|Q[7]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.817      ;
; 0.624 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[3]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.821      ;
; 0.626 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.823      ;
; 0.629 ; reg16:PR2_pc|Q[12]                     ; reg16:PR3_pc|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.828      ;
; 0.631 ; reg16:PR2_pc|Q[6]                      ; reg16:PR3_pc|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.830      ;
; 0.631 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.828      ;
; 0.632 ; reg16:PR1_pc|Q[14]                     ; reg16:PR2_adderout|Q[14]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.830      ;
; 0.632 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.829      ;
; 0.633 ; reg16:PR0_pc|Q[13]                     ; reg16:PR1_pc|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.831      ;
; 0.636 ; reg16:PR3_LS7|Q[9]                     ; reg16:PR4_LS7|Q[9]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.834      ;
; 0.636 ; reg16:PR1_instr|Q[3]                   ; reg16:PR2_adderout|Q[3]                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.834      ;
; 0.638 ; reg16:PR2_pc|Q[2]                      ; reg16:PR3_pc|Q[2]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.838      ;
; 0.644 ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.098      ; 0.886      ;
; 0.648 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.400      ; 1.192      ;
; 0.649 ; stage0:stage0_0|reg16:PC|Q[5]          ; reg16:PR0_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; -0.237     ; 0.556      ;
; 0.652 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[11]                   ; clk          ; clk         ; 0.000        ; -0.233     ; 0.563      ;
; 0.656 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[7]                    ; clk          ; clk         ; 0.000        ; -0.233     ; 0.567      ;
; 0.658 ; reg16:PR4_pc|Q[2]                      ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[2]  ; clk          ; clk         ; 0.000        ; 0.377      ; 1.179      ;
; 0.660 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[7]  ; reg16:PR2_d1|Q[7]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.858      ;
; 0.661 ; reg16:PR4_LS7|Q[11]                    ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[11] ; clk          ; clk         ; 0.000        ; 0.355      ; 1.160      ;
; 0.662 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[0]                    ; clk          ; clk         ; 0.000        ; -0.233     ; 0.573      ;
; 0.664 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[9]                    ; clk          ; clk         ; 0.000        ; -0.233     ; 0.575      ;
; 0.668 ; reg16:PR0_instr|Q[10]                  ; reg16:PR1_ctrl|Q[1]                    ; clk          ; clk         ; 0.000        ; -0.233     ; 0.579      ;
; 0.668 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[0]  ; reg16:PR2_d1|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.867      ;
; 0.669 ; reg16:PR1_instr|Q[4]                   ; reg16:PR2_adderout|Q[4]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.870      ;
; 0.675 ; reg16:PR2_ctrl|Q[9]                    ; reg16:PR3_ctrl|Q[2]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.875      ;
; 0.676 ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[8]  ; reg16:PR2_d1|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.875      ;
; 0.681 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[12] ; reg16:PR2_d1|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.880      ;
; 0.699 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg16:PR0_instr|Q[5]                   ; clk          ; clk         ; 0.000        ; 0.357      ; 1.200      ;
; 0.706 ; stage0:stage0_0|reg16:PC|Q[14]         ; reg16:PR0_pc|Q[14]                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.904      ;
; 0.711 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[9]  ; reg16:PR2_d1|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.910      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                        ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -7.030 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.964      ;
; -6.961 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.901      ;
; -6.957 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.897      ;
; -6.838 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.772      ;
; -6.838 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 7.772      ;
; -6.838 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.772      ;
; -6.838 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.772      ;
; -6.838 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.772      ;
; -6.829 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.763      ;
; -6.796 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.730      ;
; -6.769 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.709      ;
; -6.769 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.709      ;
; -6.769 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.709      ;
; -6.769 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.709      ;
; -6.769 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.709      ;
; -6.765 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.705      ;
; -6.765 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.705      ;
; -6.765 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.705      ;
; -6.765 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.705      ;
; -6.765 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.705      ;
; -6.760 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.700      ;
; -6.756 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.696      ;
; -6.713 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.652      ;
; -6.711 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.651      ;
; -6.706 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.646      ;
; -6.691 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.631      ;
; -6.684 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.624      ;
; -6.677 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.617      ;
; -6.660 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.600      ;
; -6.649 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.588      ;
; -6.629 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.569      ;
; -6.628 ; reg16:PR4_aluout|Q[0] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.567      ;
; -6.603 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.537      ;
; -6.603 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 7.537      ;
; -6.603 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.537      ;
; -6.603 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.537      ;
; -6.603 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.537      ;
; -6.603 ; reg16:PR3_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.542      ;
; -6.599 ; reg16:PR3_aluout|Q[1] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.538      ;
; -6.592 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.526      ;
; -6.591 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.531      ;
; -6.560 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.500      ;
; -6.557 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.255      ; 7.807      ;
; -6.557 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.255      ; 7.807      ;
; -6.550 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.227      ; 7.772      ;
; -6.520 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.459      ;
; -6.520 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.459      ;
; -6.520 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.459      ;
; -6.520 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.459      ;
; -6.520 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.459      ;
; -6.519 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.459      ;
; -6.519 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.459      ;
; -6.519 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.459      ;
; -6.519 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.459      ;
; -6.519 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.459      ;
; -6.514 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.454      ;
; -6.514 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.454      ;
; -6.514 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.454      ;
; -6.514 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.454      ;
; -6.514 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.454      ;
; -6.510 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.450      ;
; -6.509 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.448      ;
; -6.505 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.445      ;
; -6.499 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.439      ;
; -6.499 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.439      ;
; -6.499 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.439      ;
; -6.499 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.439      ;
; -6.499 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.439      ;
; -6.492 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.432      ;
; -6.492 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.432      ;
; -6.492 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.432      ;
; -6.492 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.432      ;
; -6.492 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.432      ;
; -6.490 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.430      ;
; -6.488 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.261      ; 7.744      ;
; -6.488 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 7.744      ;
; -6.485 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.425      ;
; -6.485 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.425      ;
; -6.485 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.425      ;
; -6.485 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.425      ;
; -6.485 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.425      ;
; -6.484 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.261      ; 7.740      ;
; -6.484 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 7.740      ;
; -6.483 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.423      ;
; -6.481 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.233      ; 7.709      ;
; -6.477 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.233      ; 7.705      ;
; -6.476 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.416      ;
; -6.474 ; reg16:PR3_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.413      ;
; -6.468 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.408      ;
; -6.468 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.408      ;
; -6.468 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.408      ;
; -6.468 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.408      ;
; -6.468 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.408      ;
; -6.459 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.399      ;
; -6.456 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.395      ;
; -6.456 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.395      ;
; -6.456 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.395      ;
; -6.456 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.395      ;
; -6.456 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.395      ;
; -6.444 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.383      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.024 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.236      ;
; 1.024 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.236      ;
; 1.024 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.236      ;
; 1.024 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.236      ;
; 1.424 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.634      ;
; 1.424 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.634      ;
; 1.425 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.606      ;
; 1.716 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.597      ;
; 1.725 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.606      ;
; 1.725 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.263     ; 1.606      ;
; 1.725 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.606      ;
; 1.725 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.606      ;
; 1.725 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.606      ;
; 1.904 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.785      ;
; 2.156 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.368      ;
; 2.156 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.368      ;
; 2.156 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.368      ;
; 2.156 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.368      ;
; 2.191 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.396      ;
; 2.191 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.396      ;
; 2.310 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.515      ;
; 2.310 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.515      ;
; 2.343 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.548      ;
; 2.343 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.548      ;
; 2.554 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 2.735      ;
; 2.556 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.066      ; 2.766      ;
; 2.556 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.066      ; 2.766      ;
; 2.590 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.120      ;
; 2.590 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.120      ;
; 2.590 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.120      ;
; 2.590 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.386      ; 3.120      ;
; 2.695 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.225      ;
; 2.695 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.225      ;
; 2.695 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.225      ;
; 2.695 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.386      ; 3.225      ;
; 2.740 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.270      ;
; 2.740 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.270      ;
; 2.740 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 3.270      ;
; 2.740 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.386      ; 3.270      ;
; 2.845 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.263     ; 2.726      ;
; 2.854 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.263     ; 2.735      ;
; 2.854 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.263     ; 2.735      ;
; 2.854 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.263     ; 2.735      ;
; 2.854 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.263     ; 2.735      ;
; 2.854 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.263     ; 2.735      ;
; 2.857 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.409      ;
; 2.857 ; reg16:PR3_LS7|Q[15]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.409      ;
; 2.857 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.409      ;
; 2.857 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.408      ; 3.409      ;
; 2.865 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.065      ;
; 2.865 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.065      ;
; 2.865 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.065      ;
; 2.865 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.065      ;
; 2.984 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.184      ;
; 2.984 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.184      ;
; 2.984 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.184      ;
; 2.984 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.184      ;
; 2.990 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.518      ;
; 2.990 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.518      ;
; 2.993 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.355      ; 3.492      ;
; 3.017 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.217      ;
; 3.017 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.217      ;
; 3.017 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.217      ;
; 3.017 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 3.217      ;
; 3.028 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 3.556      ;
; 3.028 ; reg16:PR2_d1|Q[14]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 3.556      ;
; 3.028 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 3.556      ;
; 3.028 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.556      ;
; 3.033 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.263     ; 2.914      ;
; 3.042 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.385      ; 3.571      ;
; 3.042 ; reg16:PR4_LS7|Q[14]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 3.571      ;
; 3.042 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 3.571      ;
; 3.042 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.385      ; 3.571      ;
; 3.050 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.602      ;
; 3.050 ; reg16:PR4_LS7|Q[15]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.602      ;
; 3.050 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.602      ;
; 3.050 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.408      ; 3.602      ;
; 3.055 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.385      ; 3.584      ;
; 3.055 ; reg16:PR3_LS7|Q[14]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 3.584      ;
; 3.055 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 3.584      ;
; 3.055 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.385      ; 3.584      ;
; 3.070 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.388      ; 3.602      ;
; 3.070 ; reg16:PR2_d1|Q[12]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.388      ; 3.602      ;
; 3.070 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.388      ; 3.602      ;
; 3.070 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.388      ; 3.602      ;
; 3.095 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.623      ;
; 3.095 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.623      ;
; 3.098 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.355      ; 3.597      ;
; 3.105 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 3.633      ;
; 3.105 ; reg16:PR2_d1|Q[10]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 3.633      ;
; 3.105 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 3.633      ;
; 3.105 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.633      ;
; 3.140 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.668      ;
; 3.140 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.384      ; 3.668      ;
; 3.143 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.355      ; 3.642      ;
; 3.173 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.725      ;
; 3.173 ; reg16:PR2_LS7|Q[12]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.725      ;
; 3.173 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.408      ; 3.725      ;
; 3.173 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.408      ; 3.725      ;
; 3.187 ; reg16:PR2_d1|Q[13]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.085      ; 3.416      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.708 ; -255.725          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -4.082 ; -60.169              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.630 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -338.886                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                     ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.708 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.650      ;
; -3.708 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.650      ;
; -3.706 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.648      ;
; -3.706 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.648      ;
; -3.706 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.648      ;
; -3.705 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.045     ; 4.647      ;
; -3.704 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.045     ; 4.646      ;
; -3.689 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.631      ;
; -3.688 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.630      ;
; -3.688 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.630      ;
; -3.688 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.630      ;
; -3.629 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.571      ;
; -3.629 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.571      ;
; -3.627 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.569      ;
; -3.627 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.569      ;
; -3.627 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.569      ;
; -3.626 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.045     ; 4.568      ;
; -3.625 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.045     ; 4.567      ;
; -3.623 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.131      ; 4.741      ;
; -3.619 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.131      ; 4.737      ;
; -3.619 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.158      ; 4.764      ;
; -3.610 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.552      ;
; -3.609 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.551      ;
; -3.609 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.551      ;
; -3.609 ; reg16:PR4_ctrl|Q[1]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.551      ;
; -3.589 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.536      ;
; -3.589 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.536      ;
; -3.587 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.534      ;
; -3.587 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.534      ;
; -3.587 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.534      ;
; -3.586 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.533      ;
; -3.585 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.532      ;
; -3.582 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.529      ;
; -3.582 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.529      ;
; -3.580 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.527      ;
; -3.580 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.527      ;
; -3.580 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.527      ;
; -3.579 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.526      ;
; -3.578 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.525      ;
; -3.570 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.517      ;
; -3.569 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.516      ;
; -3.569 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.516      ;
; -3.569 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.516      ;
; -3.567 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.134      ; 4.688      ;
; -3.567 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.134      ; 4.688      ;
; -3.565 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.134      ; 4.686      ;
; -3.565 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.134      ; 4.686      ;
; -3.564 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.134      ; 4.685      ;
; -3.563 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.510      ;
; -3.562 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.509      ;
; -3.562 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.509      ;
; -3.562 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.509      ;
; -3.557 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR0_instr|Q[1]           ; clk          ; clk         ; 1.000        ; 0.134      ; 4.678      ;
; -3.544 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.131      ; 4.662      ;
; -3.540 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.131      ; 4.658      ;
; -3.540 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.158      ; 4.685      ;
; -3.535 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; 0.131      ; 4.653      ;
; -3.534 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.131      ; 4.652      ;
; -3.534 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.131      ; 4.652      ;
; -3.534 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.131      ; 4.652      ;
; -3.533 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.131      ; 4.651      ;
; -3.533 ; reg16:PR4_ctrl|Q[0]   ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.131      ; 4.651      ;
; -3.520 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.143      ; 4.650      ;
; -3.513 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; 0.143      ; 4.643      ;
; -3.504 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.136      ; 4.627      ;
; -3.500 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.136      ; 4.623      ;
; -3.497 ; reg16:PR4_aluout|Q[0] ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.443      ;
; -3.497 ; reg16:PR4_aluout|Q[0] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.443      ;
; -3.497 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR0_instr|Q[5]           ; clk          ; clk         ; 1.000        ; 0.136      ; 4.620      ;
; -3.495 ; reg16:PR4_aluout|Q[0] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.441      ;
; -3.495 ; reg16:PR4_aluout|Q[0] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.441      ;
; -3.495 ; reg16:PR4_aluout|Q[0] ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.441      ;
; -3.494 ; reg16:PR4_aluout|Q[0] ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.041     ; 4.440      ;
; -3.493 ; reg16:PR4_aluout|Q[0] ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.041     ; 4.439      ;
; -3.493 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR0_instr|Q[4]           ; clk          ; clk         ; 1.000        ; 0.136      ; 4.616      ;
; -3.488 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[13]          ; clk          ; clk         ; 1.000        ; 0.134      ; 4.609      ;
; -3.488 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; 0.134      ; 4.609      ;
; -3.486 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; 0.134      ; 4.607      ;
; -3.486 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[0]           ; clk          ; clk         ; 1.000        ; 0.134      ; 4.607      ;
; -3.486 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.433      ;
; -3.486 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.433      ;
; -3.485 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR0_instr|Q[12]          ; clk          ; clk         ; 1.000        ; 0.134      ; 4.606      ;
; -3.484 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.431      ;
; -3.484 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.431      ;
; -3.484 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.431      ;
; -3.484 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.431      ;
; -3.484 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.431      ;
; -3.483 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.430      ;
; -3.482 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.429      ;
; -3.482 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.429      ;
; -3.482 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.429      ;
; -3.482 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.429      ;
; -3.482 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.429      ;
; -3.482 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.429      ;
; -3.481 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.428      ;
; -3.480 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.427      ;
; -3.480 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.427      ;
; -3.480 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.427      ;
; -3.480 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.427      ;
; -3.479 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; reg1:zero_flag|Q                       ; reg1:zero_flag|Q                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; reg16:PR2_LS7|Q[13]                    ; reg16:PR3_LS7|Q[13]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; reg1:carry_flag|Q                      ; reg1:carry_flag|Q                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; reg16:PR2_pc|Q[11]                     ; reg16:PR3_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; reg16:PR2_pc|Q[0]                      ; reg16:PR3_pc|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg16:PR0_pc|Q[8]                      ; reg16:PR1_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg16:PR0_pc|Q[1]                      ; reg16:PR1_pc|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; reg16:PR0_pc|Q[6]                      ; reg16:PR1_pc|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; reg16:PR0_pc|Q[0]                      ; reg16:PR1_pc|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; reg16:PR0_pc|Q[12]                     ; reg16:PR1_pc|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.200 ; reg3:PR3_rfa3|Q[2]                     ; reg3:PR4_rfa3|Q[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; reg16:PR3_aluout|Q[7]                  ; reg16:PR4_aluout|Q[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; stage0:stage0_0|reg16:PC|Q[9]          ; reg16:PR0_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; stage0:stage0_0|reg16:PC|Q[8]          ; reg16:PR0_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; reg16:PR1_pc|Q[10]                     ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; reg16:PR1_pc|Q[1]                      ; reg16:PR2_pc|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[2]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; stage0:stage0_0|reg16:PC|Q[4]          ; reg16:PR0_pc|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.212 ; reg8:PR0_mux|Q[2]                      ; reg3:PR1_pe|Q[0]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.223 ; reg16:PR0_instr|Q[13]                  ; reg16:PR1_ctrl|Q[8]                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.350      ;
; 0.228 ; reg16:PR3_aluout|Q[5]                  ; reg16:PR4_aluout|Q[5]                  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.555      ;
; 0.252 ; reg16:PR3_pc|Q[5]                      ; reg16:PR4_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.238      ; 0.574      ;
; 0.253 ; reg16:PR0_pc|Q[9]                      ; reg16:PR1_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; reg16:PR0_instr|Q[6]                   ; reg16:PR1_instr|Q[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; reg16:PR1_ctrl|Q[11]                   ; reg16:PR2_ctrl|Q[11]                   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.575      ;
; 0.265 ; reg16:PR2_pc|Q[9]                      ; reg16:PR3_pc|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; reg16:PR3_aluout|Q[14]                 ; reg16:PR4_aluout|Q[14]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; reg16:PR2_pc|Q[5]                      ; reg16:PR3_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg16:PR0_pc|Q[14]                     ; reg16:PR1_pc|Q[14]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; reg16:PR2_pc|Q[15]                     ; reg16:PR3_pc|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; reg16:PR0_pc|Q[15]                     ; reg16:PR1_pc|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; reg16:PR4_LS7|Q[14]                    ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[14] ; clk          ; clk         ; 0.000        ; 0.218      ; 0.572      ;
; 0.270 ; reg16:PR3_LS7|Q[10]                    ; reg16:PR4_LS7|Q[10]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; reg16:PR3_aluout|Q[4]                  ; reg16:PR4_aluout|Q[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; reg16:PR1_ctrl|Q[10]                   ; reg16:PR2_ctrl|Q[10]                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.400      ;
; 0.271 ; reg16:PR3_pc|Q[10]                     ; reg16:PR4_pc|Q[10]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; reg16:PR3_pc|Q[11]                     ; reg16:PR4_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; reg16:PR0_pc|Q[5]                      ; reg16:PR1_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; reg16:PR2_pc|Q[8]                      ; reg16:PR3_pc|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; reg16:PR1_instr|Q[8]                   ; reg16:PR2_LS7|Q[15]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; reg16:PR3_pc|Q[7]                      ; reg16:PR4_pc|Q[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; reg3:PR3_rfa3|Q[1]                     ; reg3:PR4_rfa3|Q[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; reg16:PR3_LS7|Q[14]                    ; reg16:PR4_LS7|Q[14]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; reg16:PR3_LS7|Q[11]                    ; reg16:PR4_LS7|Q[11]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.278 ; reg16:PR1_pc|Q[11]                     ; reg16:PR2_pc|Q[11]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; reg16:PR3_ctrl|Q[2]                    ; reg16:PR4_ctrl|Q[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.287 ; reg16:PR2_LS7|Q[12]                    ; reg16:PR3_LS7|Q[12]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.407      ;
; 0.301 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.443      ;
; 0.302 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.303 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[3]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.422      ;
; 0.307 ; reg16:PR2_adderout|Q[15]               ; stage0:stage0_0|reg16:PC|Q[15]         ; clk          ; clk         ; 0.000        ; 0.220      ; 0.611      ;
; 0.307 ; reg16:PR3_aluout|Q[13]                 ; reg16:PR4_aluout|Q[13]                 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.634      ;
; 0.310 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.313 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.315 ; reg16:PR1_pc|Q[6]                      ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[1]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.640      ;
; 0.319 ; reg8:PR0_mux|Q[0]                      ; reg3:PR1_pe|Q[0]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[15] ; reg16:PR2_d1|Q[15]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.325 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[8]  ; reg16:PR2_d1|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; reg16:PR2_adderout|Q[10]               ; stage0:stage0_0|reg16:PC|Q[10]         ; clk          ; clk         ; 0.000        ; 0.220      ; 0.630      ;
; 0.328 ; reg16:PR2_adderout|Q[13]               ; stage0:stage0_0|reg16:PC|Q[13]         ; clk          ; clk         ; 0.000        ; 0.220      ; 0.632      ;
; 0.331 ; reg16:PR2_adderout|Q[0]                ; stage0:stage0_0|reg16:PC|Q[0]          ; clk          ; clk         ; 0.000        ; 0.233      ; 0.648      ;
; 0.334 ; reg16:PR2_adderout|Q[7]                ; stage0:stage0_0|reg16:PC|Q[7]          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.638      ;
; 0.335 ; reg16:PR3_LS7|Q[15]                    ; reg16:PR4_LS7|Q[15]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.341 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[1]  ; reg16:PR2_d1|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.347 ; reg16:PR3_LS7|Q[7]                     ; reg16:PR4_LS7|Q[7]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; reg16:PR2_pc|Q[12]                     ; reg16:PR3_pc|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.350 ; reg16:PR2_pc|Q[6]                      ; reg16:PR3_pc|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.353 ; reg16:PR4_pc|Q[6]                      ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.354 ; reg16:PR4_LS7|Q[12]                    ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.355 ; reg16:PR3_LS7|Q[9]                     ; reg16:PR4_LS7|Q[9]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; reg16:PR0_instr|Q[10]                  ; reg16:PR1_ctrl|Q[8]                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.483      ;
; 0.359 ; reg16:PR2_pc|Q[2]                      ; reg16:PR3_pc|Q[2]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; reg16:PR0_pc|Q[13]                     ; reg16:PR1_pc|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.366 ; reg16:PR1_instr|Q[3]                   ; reg16:PR2_adderout|Q[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.367 ; reg16:PR1_pc|Q[14]                     ; reg16:PR2_adderout|Q[14]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[7]  ; reg16:PR2_d1|Q[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.370 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[3]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.489      ;
; 0.371 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[6]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.490      ;
; 0.379 ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[13] ; reg16:PR2_d1|Q[13]                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.524      ;
; 0.379 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg8:PR0_mux|Q[1]                      ; clk          ; clk         ; 0.000        ; 0.247      ; 0.710      ;
; 0.379 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[4]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; stage0:stage0_0|reg16:PC|Q[1]          ; reg8:PR0_mux|Q[5]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.499      ;
; 0.382 ; stage0:stage0_0|reg16:PC|Q[5]          ; reg16:PR0_pc|Q[5]                      ; clk          ; clk         ; 0.000        ; -0.141     ; 0.325      ;
; 0.383 ; reg16:PR1_instr|Q[4]                   ; reg16:PR2_adderout|Q[4]                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.384 ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[8]  ; reg16:PR2_d1|Q[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.386 ; reg16:PR2_ctrl|Q[9]                    ; reg16:PR3_ctrl|Q[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.389 ; reg16:PR4_pc|Q[2]                      ; stage2:stage2_2|rf:rf_1|reg16:r6|Q[2]  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.707      ;
; 0.391 ; reg16:PR4_LS7|Q[11]                    ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[11] ; clk          ; clk         ; 0.000        ; 0.219      ; 0.694      ;
; 0.392 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[9]                    ; clk          ; clk         ; 0.000        ; -0.139     ; 0.337      ;
; 0.392 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[0]                    ; clk          ; clk         ; 0.000        ; -0.139     ; 0.337      ;
; 0.394 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[12] ; reg16:PR2_d1|Q[12]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.514      ;
; 0.395 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[11]                   ; clk          ; clk         ; 0.000        ; -0.139     ; 0.340      ;
; 0.396 ; reg16:PR0_instr|Q[12]                  ; reg16:PR1_ctrl|Q[7]                    ; clk          ; clk         ; 0.000        ; -0.139     ; 0.341      ;
; 0.398 ; stage2:stage2_2|rf:rf_1|reg16:r1|Q[0]  ; reg16:PR2_d1|Q[0]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.401 ; stage0:stage0_0|reg16:PC|Q[2]          ; reg16:PR0_instr|Q[5]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.705      ;
; 0.404 ; stage0:stage0_0|reg16:PC|Q[14]         ; reg16:PR0_pc|Q[14]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.524      ;
; 0.406 ; stage2:stage2_2|rf:rf_1|reg16:r0|Q[9]  ; reg16:PR2_d1|Q[9]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.408 ; reg16:PR0_instr|Q[10]                  ; reg16:PR1_ctrl|Q[1]                    ; clk          ; clk         ; 0.000        ; -0.139     ; 0.353      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                        ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.082 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 5.027      ;
; -4.003 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 4.948      ;
; -3.966 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.912      ;
; -3.963 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.909      ;
; -3.963 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.909      ;
; -3.963 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.909      ;
; -3.963 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.909      ;
; -3.963 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.909      ;
; -3.963 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.913      ;
; -3.956 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.906      ;
; -3.887 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.833      ;
; -3.884 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.830      ;
; -3.884 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.830      ;
; -3.884 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.830      ;
; -3.884 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.830      ;
; -3.884 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.830      ;
; -3.871 ; reg16:PR4_aluout|Q[0] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 4.820      ;
; -3.860 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.810      ;
; -3.858 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.808      ;
; -3.856 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.806      ;
; -3.847 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.798      ;
; -3.847 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.797      ;
; -3.844 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.795      ;
; -3.844 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.795      ;
; -3.844 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.795      ;
; -3.844 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.795      ;
; -3.844 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.795      ;
; -3.841 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.791      ;
; -3.840 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.791      ;
; -3.837 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.788      ;
; -3.837 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.788      ;
; -3.837 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.788      ;
; -3.837 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.788      ;
; -3.837 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.788      ;
; -3.816 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.766      ;
; -3.811 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.761      ;
; -3.802 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.752      ;
; -3.797 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.747      ;
; -3.795 ; reg16:PR3_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.745      ;
; -3.793 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.149      ; 4.929      ;
; -3.793 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.149      ; 4.929      ;
; -3.793 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.743      ;
; -3.788 ; reg16:PR4_ctrl|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.134      ; 4.909      ;
; -3.759 ; reg16:PR3_aluout|Q[1] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.709      ;
; -3.755 ; reg16:PR4_aluout|Q[0] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.705      ;
; -3.752 ; reg16:PR4_aluout|Q[1] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 4.697      ;
; -3.752 ; reg3:PR2_rfa1|Q[1]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.702      ;
; -3.752 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.702      ;
; -3.752 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 4.702      ;
; -3.752 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.702      ;
; -3.752 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.702      ;
; -3.752 ; reg16:PR4_aluout|Q[0] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.702      ;
; -3.750 ; reg16:PR3_ctrl|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.700      ;
; -3.744 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.695      ;
; -3.742 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.693      ;
; -3.741 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.692      ;
; -3.741 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.692      ;
; -3.741 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.692      ;
; -3.741 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.692      ;
; -3.741 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.692      ;
; -3.740 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.691      ;
; -3.739 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.690      ;
; -3.739 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.690      ;
; -3.739 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.690      ;
; -3.739 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.690      ;
; -3.739 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.690      ;
; -3.738 ; reg16:PR4_aluout|Q[2] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 4.683      ;
; -3.737 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.688      ;
; -3.737 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.688      ;
; -3.737 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.688      ;
; -3.737 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.688      ;
; -3.737 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.688      ;
; -3.731 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.682      ;
; -3.728 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.679      ;
; -3.728 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.679      ;
; -3.728 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.679      ;
; -3.728 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.679      ;
; -3.728 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.679      ;
; -3.725 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.676      ;
; -3.722 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.673      ;
; -3.722 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.673      ;
; -3.722 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.673      ;
; -3.722 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.673      ;
; -3.722 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.673      ;
; -3.720 ; reg16:PR3_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.670      ;
; -3.714 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.149      ; 4.850      ;
; -3.714 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.149      ; 4.850      ;
; -3.711 ; reg16:PR4_aluout|Q[3] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 4.656      ;
; -3.709 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.134      ; 4.830      ;
; -3.708 ; reg16:PR3_aluout|Q[0] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 4.657      ;
; -3.700 ; reg16:PR3_aluout|Q[3] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.650      ;
; -3.700 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.651      ;
; -3.697 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.648      ;
; -3.697 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.648      ;
; -3.697 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.648      ;
; -3.697 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.648      ;
; -3.697 ; reg16:PR2_ctrl|Q[9]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.648      ;
; -3.695 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.646      ;
; -3.692 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.643      ;
; -3.692 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.643      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.630 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.759      ;
; 0.630 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.759      ;
; 0.630 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.759      ;
; 0.630 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.759      ;
; 0.865 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.027      ; 0.976      ;
; 0.868 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.995      ;
; 0.868 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.995      ;
; 1.047 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.155     ; 0.976      ;
; 1.047 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.155     ; 0.976      ;
; 1.047 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.155     ; 0.976      ;
; 1.047 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.155     ; 0.976      ;
; 1.047 ; reg16:PR2_ctrl|Q[10] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.155     ; 0.976      ;
; 1.050 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.155     ; 0.979      ;
; 1.161 ; reg16:PR2_ctrl|Q[10] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.090      ;
; 1.293 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.045      ; 1.422      ;
; 1.293 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.045      ; 1.422      ;
; 1.293 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.045      ; 1.422      ;
; 1.293 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.422      ;
; 1.335 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.460      ;
; 1.335 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.460      ;
; 1.401 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.526      ;
; 1.401 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.526      ;
; 1.411 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.536      ;
; 1.411 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.536      ;
; 1.554 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.027      ; 1.665      ;
; 1.563 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.690      ;
; 1.563 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.690      ;
; 1.582 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.902      ;
; 1.582 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.902      ;
; 1.582 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.902      ;
; 1.582 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.902      ;
; 1.646 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.966      ;
; 1.646 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.966      ;
; 1.646 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.966      ;
; 1.646 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.966      ;
; 1.650 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.970      ;
; 1.650 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.970      ;
; 1.650 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.970      ;
; 1.650 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.970      ;
; 1.731 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.851      ;
; 1.731 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.851      ;
; 1.731 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.851      ;
; 1.731 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.851      ;
; 1.734 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.663      ;
; 1.736 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.665      ;
; 1.736 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.155     ; 1.665      ;
; 1.736 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.665      ;
; 1.736 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.665      ;
; 1.736 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.665      ;
; 1.756 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.091      ;
; 1.756 ; reg16:PR3_LS7|Q[15]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.091      ;
; 1.756 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.091      ;
; 1.756 ; reg16:PR3_LS7|Q[15]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.251      ; 2.091      ;
; 1.797 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.917      ;
; 1.797 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.917      ;
; 1.797 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.917      ;
; 1.797 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.917      ;
; 1.807 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.927      ;
; 1.807 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.927      ;
; 1.807 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.927      ;
; 1.807 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.927      ;
; 1.817 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.218      ; 2.119      ;
; 1.820 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.234      ; 2.138      ;
; 1.820 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.234      ; 2.138      ;
; 1.824 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.143      ;
; 1.824 ; reg16:PR2_d1|Q[14]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.143      ;
; 1.824 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.143      ;
; 1.824 ; reg16:PR2_d1|Q[14]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.235      ; 2.143      ;
; 1.845 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.164      ;
; 1.845 ; reg16:PR4_LS7|Q[14]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.164      ;
; 1.845 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.164      ;
; 1.845 ; reg16:PR4_LS7|Q[14]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.235      ; 2.164      ;
; 1.854 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; -0.155     ; 1.783      ;
; 1.854 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.173      ;
; 1.854 ; reg16:PR3_LS7|Q[14]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.173      ;
; 1.854 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.173      ;
; 1.854 ; reg16:PR3_LS7|Q[14]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.235      ; 2.173      ;
; 1.856 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.240      ; 2.180      ;
; 1.856 ; reg16:PR2_d1|Q[12]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.240      ; 2.180      ;
; 1.856 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.240      ; 2.180      ;
; 1.856 ; reg16:PR2_d1|Q[12]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.240      ; 2.180      ;
; 1.861 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.196      ;
; 1.861 ; reg16:PR4_LS7|Q[15]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.196      ;
; 1.861 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.196      ;
; 1.861 ; reg16:PR4_LS7|Q[15]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.251      ; 2.196      ;
; 1.874 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.193      ;
; 1.874 ; reg16:PR2_d1|Q[10]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.193      ;
; 1.874 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.235      ; 2.193      ;
; 1.874 ; reg16:PR2_d1|Q[10]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.235      ; 2.193      ;
; 1.881 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.218      ; 2.183      ;
; 1.884 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.234      ; 2.202      ;
; 1.884 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.234      ; 2.202      ;
; 1.885 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.218      ; 2.187      ;
; 1.888 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.234      ; 2.206      ;
; 1.888 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.234      ; 2.206      ;
; 1.942 ; reg16:PR2_d1|Q[13]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.083      ;
; 1.942 ; reg16:PR2_LS7|Q[12]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.277      ;
; 1.942 ; reg16:PR2_d1|Q[13]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.083      ;
; 1.942 ; reg16:PR2_LS7|Q[12]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.251      ; 2.277      ;
; 1.942 ; reg16:PR2_d1|Q[13]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.083      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.292   ; 0.180 ; -7.950   ; 0.630   ; -3.000              ;
;  clk             ; -7.292   ; 0.180 ; -7.950   ; 0.630   ; -3.000              ;
; Design-wide TNS  ; -615.777 ; 0.0   ; -119.827 ; 0.0     ; -338.886            ;
;  clk             ; -615.777 ; 0.000 ; -119.827 ; 0.000   ; -338.886            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 283478   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 283478   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 135510   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 135510   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 317   ; 317  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Thu Nov 29 16:25:36 2018
Info: Command: quartus_sta pipeline_risc -c pipeline_risc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline_risc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.292
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.292            -615.777 clk 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.345               0.000 clk 
Info (332146): Worst-case recovery slack is -7.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.950            -119.827 clk 
Info (332146): Worst-case removal slack is 1.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.146               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -320.000 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.449            -525.738 clk 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.300               0.000 clk 
Info (332146): Worst-case recovery slack is -7.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.030            -105.521 clk 
Info (332146): Worst-case removal slack is 1.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.024               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -320.000 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.708
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.708            -255.725 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332146): Worst-case recovery slack is -4.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.082             -60.169 clk 
Info (332146): Worst-case removal slack is 0.630
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.630               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -338.886 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1101 megabytes
    Info: Processing ended: Thu Nov 29 16:25:37 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


