TimeQuest Timing Analyzer report for RISC_CPU
Sun Mar 08 10:45:50 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'
 12. Slow Model Setup: 'RISC_CPU:U0|machine:U5|wr'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'RISC_CPU:U0|machine:U5|inc_pc'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'
 17. Slow Model Hold: 'RISC_CPU:U0|machine:U5|inc_pc'
 18. Slow Model Hold: 'RISC_CPU:U0|machine:U5|wr'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|wr'
 21. Slow Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|inc_pc'
 22. Slow Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'
 23. Slow Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c4'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'
 34. Fast Model Setup: 'RISC_CPU:U0|machine:U5|wr'
 35. Fast Model Setup: 'clk'
 36. Fast Model Setup: 'RISC_CPU:U0|machine:U5|inc_pc'
 37. Fast Model Hold: 'clk'
 38. Fast Model Hold: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'
 39. Fast Model Hold: 'RISC_CPU:U0|machine:U5|inc_pc'
 40. Fast Model Hold: 'RISC_CPU:U0|machine:U5|wr'
 41. Fast Model Minimum Pulse Width: 'clk'
 42. Fast Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|wr'
 43. Fast Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|inc_pc'
 44. Fast Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'
 45. Fast Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c4'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; RISC_CPU                                                           ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C6                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                               ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RISC_CPU:U0|clkgen:U0|pr_state.c1 } ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RISC_CPU:U0|clkgen:U0|pr_state.c4 } ;
; RISC_CPU:U0|machine:U5|inc_pc     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RISC_CPU:U0|machine:U5|inc_pc }     ;
; RISC_CPU:U0|machine:U5|wr         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RISC_CPU:U0|machine:U5|wr }         ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                 ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 57.4 MHz   ; 57.4 MHz        ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ;      ;
; 85.11 MHz  ; 85.11 MHz       ; clk                               ;      ;
; 87.94 MHz  ; 87.94 MHz       ; RISC_CPU:U0|machine:U5|wr         ;      ;
; 465.98 MHz ; 465.98 MHz      ; RISC_CPU:U0|machine:U5|inc_pc     ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -24.661 ; -167.317      ;
; RISC_CPU:U0|machine:U5|wr         ; -13.152 ; -24171.208    ;
; clk                               ; -10.749 ; -288.845      ;
; RISC_CPU:U0|machine:U5|inc_pc     ; -1.602  ; -15.395       ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -1.702 ; -3.201        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.725  ; 0.000         ;
; RISC_CPU:U0|machine:U5|inc_pc     ; 0.806  ; 0.000         ;
; RISC_CPU:U0|machine:U5|wr         ; 1.905  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -1.423 ; -96.916       ;
; RISC_CPU:U0|machine:U5|wr         ; -0.500 ; -2048.000     ;
; RISC_CPU:U0|machine:U5|inc_pc     ; -0.500 ; -11.000       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500 ; -8.000        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; -0.500 ; -1.000        ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'                                                                                                                                                       ;
+---------+------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -24.661 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.120     ; 25.077     ;
; -24.485 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.120     ; 24.901     ;
; -24.377 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.120     ; 24.793     ;
; -24.161 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.140     ; 24.557     ;
; -24.148 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.360      ; 25.044     ;
; -23.985 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.140     ; 24.381     ;
; -23.976 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.360      ; 24.872     ;
; -23.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.140     ; 24.273     ;
; -23.648 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.340      ; 24.524     ;
; -23.476 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.340      ; 24.352     ;
; -23.377 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.343      ; 24.256     ;
; -23.375 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.342      ; 24.253     ;
; -23.310 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.343      ; 24.189     ;
; -23.270 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.342      ; 24.148     ;
; -23.093 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.343      ; 23.972     ;
; -22.952 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.813     ;
; -22.924 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.119     ; 23.341     ;
; -22.905 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.343      ; 23.784     ;
; -22.877 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.323      ; 23.736     ;
; -22.875 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.322      ; 23.733     ;
; -22.810 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.323      ; 23.669     ;
; -22.770 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.322      ; 23.628     ;
; -22.756 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.617     ;
; -22.748 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.119     ; 23.165     ;
; -22.704 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.565     ;
; -22.640 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.119     ; 23.057     ;
; -22.621 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.482     ;
; -22.604 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.465     ;
; -22.593 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.323      ; 23.452     ;
; -22.495 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.356     ;
; -22.452 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 24.293     ;
; -22.411 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.361      ; 23.308     ;
; -22.405 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.323      ; 23.264     ;
; -22.335 ; RISC_CPU:U0|counter:U7|pc_addr[0]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.196     ;
; -22.256 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 24.097     ;
; -22.239 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.361      ; 23.136     ;
; -22.204 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 24.045     ;
; -22.196 ; RISC_CPU:U0|counter:U7|pc_addr[1]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.825      ; 24.057     ;
; -22.150 ; RISC_CPU:U0|clkgen:U0|pr_state.c4              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 2.698      ; 25.634     ;
; -22.121 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 23.962     ;
; -22.104 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 23.945     ;
; -21.995 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 23.836     ;
; -21.835 ; RISC_CPU:U0|counter:U7|pc_addr[0]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 23.676     ;
; -21.717 ; ram1:U2|mem[41][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.823      ; 23.576     ;
; -21.696 ; RISC_CPU:U0|counter:U7|pc_addr[1]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.805      ; 23.537     ;
; -21.680 ; ram1:U2|mem[194][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.817      ; 23.533     ;
; -21.650 ; RISC_CPU:U0|clkgen:U0|pr_state.c4              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 2.698      ; 25.634     ;
; -21.650 ; RISC_CPU:U0|clkgen:U0|pr_state.c4              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 2.678      ; 25.114     ;
; -21.640 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.344      ; 22.520     ;
; -21.638 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.343      ; 22.517     ;
; -21.624 ; ram1:U2|mem[44][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.807      ; 23.467     ;
; -21.573 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.344      ; 22.453     ;
; -21.550 ; ram1:U2|mem[26][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.836      ; 23.422     ;
; -21.543 ; ram1:U2|mem[17][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.815      ; 23.394     ;
; -21.541 ; ram1:U2|mem[92][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.824      ; 23.401     ;
; -21.533 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.343      ; 22.412     ;
; -21.509 ; ram1:U2|mem[174][2]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.843      ; 23.388     ;
; -21.485 ; ram1:U2|mem[46][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.819      ; 23.340     ;
; -21.471 ; ram1:U2|mem[99][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.809      ; 23.316     ;
; -21.456 ; ram1:U2|mem[89][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.844      ; 23.336     ;
; -21.445 ; ram1:U2|mem[146][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.822      ; 23.303     ;
; -21.435 ; ram1:U2|mem[81][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.807      ; 23.278     ;
; -21.403 ; ram1:U2|mem[182][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.818      ; 23.257     ;
; -21.396 ; ram1:U2|mem[115][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.813      ; 23.245     ;
; -21.396 ; ram1:U2|mem[72][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.829      ; 23.261     ;
; -21.393 ; ram1:U2|mem[93][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.808      ; 23.237     ;
; -21.393 ; ram1:U2|mem[156][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.802      ; 23.231     ;
; -21.390 ; ram1:U2|mem[154][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.815      ; 23.241     ;
; -21.382 ; ram1:U2|mem[66][0]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.826      ; 23.244     ;
; -21.378 ; ram1:U2|mem[139][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.821      ; 23.235     ;
; -21.368 ; ram1:U2|mem[81][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.807      ; 23.211     ;
; -21.365 ; ram1:U2|mem[215][3]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.815      ; 23.216     ;
; -21.363 ; ram1:U2|mem[35][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.809      ; 23.208     ;
; -21.362 ; ram1:U2|mem[75][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.831      ; 23.229     ;
; -21.356 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.344      ; 22.236     ;
; -21.354 ; ram1:U2|mem[191][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.820      ; 23.210     ;
; -21.354 ; ram1:U2|mem[202][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.827      ; 23.217     ;
; -21.351 ; ram1:U2|mem[115][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.813      ; 23.200     ;
; -21.344 ; ram1:U2|mem[121][2]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.823      ; 23.203     ;
; -21.320 ; ram1:U2|mem[41][4]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.823      ; 23.179     ;
; -21.316 ; ram1:U2|mem[160][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.814      ; 23.166     ;
; -21.312 ; ram1:U2|mem[72][7]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.829      ; 23.177     ;
; -21.305 ; ram1:U2|mem[213][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.815      ; 23.156     ;
; -21.269 ; ram1:U2|mem[170][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.843      ; 23.148     ;
; -21.258 ; ram1:U2|mem[23][7]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.826      ; 23.120     ;
; -21.251 ; ram1:U2|mem[61][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.812      ; 23.099     ;
; -21.246 ; ram1:U2|mem[28][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.822      ; 23.104     ;
; -21.243 ; ram1:U2|mem[102][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.848      ; 23.127     ;
; -21.235 ; ram1:U2|mem[167][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.817      ; 23.088     ;
; -21.225 ; ram1:U2|mem[94][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.823      ; 23.084     ;
; -21.221 ; ram1:U2|mem[178][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.817      ; 23.074     ;
; -21.217 ; ram1:U2|mem[41][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.803      ; 23.056     ;
; -21.216 ; ram1:U2|mem[149][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.812      ; 23.064     ;
; -21.215 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.826      ; 23.077     ;
; -21.215 ; ram1:U2|mem[17][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.815      ; 23.066     ;
; -21.213 ; ram1:U2|mem[173][0]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.822      ; 23.071     ;
; -21.198 ; ram1:U2|mem[45][1]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.841      ; 23.075     ;
; -21.195 ; ram1:U2|mem[11][7]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.833      ; 23.064     ;
; -21.189 ; ram1:U2|mem[106][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.820      ; 23.045     ;
; -21.184 ; ram1:U2|mem[136][2]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.827      ; 23.047     ;
+---------+------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RISC_CPU:U0|machine:U5|wr'                                                                                                         ;
+---------+-----------------------------------+---------------------+--------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node             ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+---------------------+--------------+---------------------------+--------------+------------+------------+
; -13.152 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.763     ;
; -13.151 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.762     ;
; -13.075 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[232][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.922     ; 12.689     ;
; -13.072 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.680     ;
; -13.050 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[145][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.658     ;
; -13.049 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[68][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.927     ; 12.658     ;
; -13.039 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[135][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.927     ; 12.648     ;
; -13.029 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[155][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.633     ;
; -12.991 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[236][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.922     ; 12.605     ;
; -12.976 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.587     ;
; -12.975 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.586     ;
; -12.960 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[151][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.927     ; 12.569     ;
; -12.957 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[147][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.565     ;
; -12.933 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[130][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.931     ; 12.538     ;
; -12.932 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[138][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.931     ; 12.537     ;
; -12.921 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[191][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.940     ; 12.517     ;
; -12.916 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[223][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.933     ; 12.519     ;
; -12.916 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[150][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.945     ; 12.507     ;
; -12.915 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[103][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.945     ; 12.506     ;
; -12.914 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[93][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.522     ;
; -12.913 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[0][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.929     ; 12.520     ;
; -12.912 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[156][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.523     ;
; -12.911 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[32][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.929     ; 12.518     ;
; -12.909 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[162][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.947     ; 12.498     ;
; -12.905 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[119][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.929     ; 12.512     ;
; -12.905 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[117][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.929     ; 12.512     ;
; -12.905 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[163][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.953     ; 12.488     ;
; -12.904 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[159][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.929     ; 12.511     ;
; -12.902 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[242][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.513     ;
; -12.899 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[178][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.937     ; 12.498     ;
; -12.899 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[190][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.937     ; 12.498     ;
; -12.899 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[232][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.922     ; 12.513     ;
; -12.896 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.504     ;
; -12.895 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[203][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.958     ; 12.473     ;
; -12.894 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[27][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.964     ; 12.466     ;
; -12.892 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[219][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.958     ; 12.470     ;
; -12.885 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[153][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.935     ; 12.486     ;
; -12.884 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[240][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.930     ; 12.490     ;
; -12.876 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[4][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.933     ; 12.479     ;
; -12.875 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[53][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.930     ; 12.481     ;
; -12.874 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[145][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.482     ;
; -12.873 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[68][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.927     ; 12.482     ;
; -12.869 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[71][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.950     ; 12.455     ;
; -12.868 ; RISC_CPU:U0|clkgen:U0|pr_state.c7 ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.479     ;
; -12.867 ; RISC_CPU:U0|clkgen:U0|pr_state.c7 ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.925     ; 12.478     ;
; -12.866 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[43][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.963     ; 12.439     ;
; -12.863 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[135][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.927     ; 12.472     ;
; -12.861 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[77][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.443     ;
; -12.860 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[69][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.442     ;
; -12.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[127][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.951     ; 12.440     ;
; -12.853 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[155][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.457     ;
; -12.852 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[101][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.434     ;
; -12.852 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[201][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.953     ; 12.435     ;
; -12.851 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[241][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.459     ;
; -12.849 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[73][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.953     ; 12.432     ;
; -12.849 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[243][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.457     ;
; -12.847 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[183][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.934     ; 12.449     ;
; -12.846 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[76][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.933     ; 12.449     ;
; -12.846 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[197][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.934     ; 12.448     ;
; -12.843 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[245][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.934     ; 12.445     ;
; -12.841 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[97][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.445     ;
; -12.838 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[51][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.967     ; 12.407     ;
; -12.837 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[33][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.441     ;
; -12.836 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[19][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.967     ; 12.405     ;
; -12.836 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[1][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.939     ; 12.433     ;
; -12.833 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[148][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.415     ;
; -12.831 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[132][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.413     ;
; -12.830 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[193][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.939     ; 12.427     ;
; -12.828 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[115][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.933     ; 12.431     ;
; -12.828 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[131][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.938     ; 12.426     ;
; -12.826 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[100][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.933     ; 12.429     ;
; -12.826 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[192][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.955     ; 12.407     ;
; -12.826 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[211][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.939     ; 12.423     ;
; -12.826 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[128][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.955     ; 12.407     ;
; -12.824 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[125][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.406     ;
; -12.821 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[109][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.954     ; 12.403     ;
; -12.818 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[17][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.935     ; 12.419     ;
; -12.815 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[236][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.922     ; 12.429     ;
; -12.812 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[244][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.926     ; 12.422     ;
; -12.812 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[137][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.930     ; 12.418     ;
; -12.812 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[141][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.930     ; 12.418     ;
; -12.811 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[180][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.926     ; 12.421     ;
; -12.808 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[45][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.931     ; 12.413     ;
; -12.804 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[253][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.935     ; 12.405     ;
; -12.802 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[187][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.937     ; 12.401     ;
; -12.801 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[161][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.955     ; 12.382     ;
; -12.800 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[121][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.953     ; 12.383     ;
; -12.800 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[238][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.948     ; 12.388     ;
; -12.800 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[234][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.948     ; 12.388     ;
; -12.800 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[181][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.935     ; 12.401     ;
; -12.799 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[252][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.403     ;
; -12.798 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[105][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.953     ; 12.381     ;
; -12.795 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[124][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.399     ;
; -12.794 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[55][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.965     ; 12.365     ;
; -12.794 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[248][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.938     ; 12.392     ;
; -12.793 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[205][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.934     ; 12.395     ;
; -12.791 ; RISC_CPU:U0|clkgen:U0|pr_state.c7 ; ram1:U2|mem[232][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.922     ; 12.405     ;
; -12.788 ; RISC_CPU:U0|clkgen:U0|pr_state.c7 ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.928     ; 12.396     ;
; -12.784 ; RISC_CPU:U0|clkgen:U0|pr_state.c6 ; ram1:U2|mem[151][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.927     ; 12.393     ;
; -12.783 ; RISC_CPU:U0|clkgen:U0|pr_state.c5 ; ram1:U2|mem[133][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.932     ; 12.387     ;
+---------+-----------------------------------+---------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                           ;
+---------+------------------------------------------------+-------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                         ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+-------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -10.749 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.322     ;
; -10.686 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.259     ;
; -10.675 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; clk                           ; clk         ; 1.000        ; -0.462     ; 11.249     ;
; -10.657 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.230     ;
; -10.573 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.146     ;
; -10.564 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; clk                           ; clk         ; 1.000        ; -0.462     ; 11.138     ;
; -10.510 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.083     ;
; -10.499 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; clk                           ; clk         ; 1.000        ; -0.462     ; 11.073     ;
; -10.481 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.054     ;
; -10.465 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.038     ;
; -10.433 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.006     ;
; -10.429 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 11.002     ;
; -10.402 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.975     ;
; -10.391 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; clk                           ; clk         ; 1.000        ; -0.462     ; 10.965     ;
; -10.388 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; clk                           ; clk         ; 1.000        ; -0.462     ; 10.962     ;
; -10.379 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.935     ;
; -10.378 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.934     ;
; -10.373 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.946     ;
; -10.321 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.877     ;
; -10.317 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.873     ;
; -10.305 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[3]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.878     ;
; -10.280 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; clk                           ; clk         ; 1.000        ; -0.462     ; 10.854     ;
; -10.257 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.830     ;
; -10.253 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.826     ;
; -10.214 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 11.268     ;
; -10.210 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[0]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.783     ;
; -10.203 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.759     ;
; -10.202 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.758     ;
; -10.149 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.722     ;
; -10.145 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.718     ;
; -10.145 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.701     ;
; -10.141 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.697     ;
; -10.129 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[3]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.702     ;
; -10.095 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.651     ;
; -10.094 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.650     ;
; -10.037 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.593     ;
; -10.034 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[0]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.607     ;
; -10.033 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; clk                           ; clk         ; 1.000        ; -0.480     ; 10.589     ;
; -10.021 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[3]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.594     ;
; -10.001 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; clk                           ; clk         ; 1.000        ; 0.017      ; 11.054     ;
; -9.990  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 11.044     ;
; -9.977  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.995     ;
; -9.976  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; clk                           ; clk         ; 1.000        ; 0.017      ; 11.029     ;
; -9.966  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.985     ;
; -9.961  ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[4]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.534     ;
; -9.939  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.957     ;
; -9.926  ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[0]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.499     ;
; -9.907  ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; clk                           ; clk         ; 1.000        ; -0.459     ; 10.484     ;
; -9.840  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|opcode[3]   ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.893     ;
; -9.785  ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[4]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.358     ;
; -9.781  ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.799     ;
; -9.772  ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.345     ;
; -9.770  ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.789     ;
; -9.762  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 10.816     ;
; -9.748  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.801     ;
; -9.744  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.797     ;
; -9.731  ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; clk                           ; clk         ; 1.000        ; -0.459     ; 10.308     ;
; -9.730  ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.748     ;
; -9.717  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.735     ;
; -9.687  ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.706     ;
; -9.681  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|opcode[3]   ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.734     ;
; -9.677  ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[4]   ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.250     ;
; -9.653  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.671     ;
; -9.652  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.688     ;
; -9.651  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.687     ;
; -9.642  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.661     ;
; -9.623  ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; clk                           ; clk         ; 1.000        ; -0.459     ; 10.200     ;
; -9.620  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.638     ;
; -9.596  ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.169     ;
; -9.594  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.630     ;
; -9.593  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.629     ;
; -9.583  ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.601     ;
; -9.577  ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.595     ;
; -9.573  ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.591     ;
; -9.572  ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.590     ;
; -9.558  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.465      ; 10.559     ;
; -9.557  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.575     ;
; -9.557  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; clk                           ; clk         ; 1.000        ; 0.021      ; 10.614     ;
; -9.554  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.465      ; 10.555     ;
; -9.553  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.571     ;
; -9.550  ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.569     ;
; -9.520  ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.538     ;
; -9.509  ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.528     ;
; -9.502  ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.465      ; 10.503     ;
; -9.502  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.538     ;
; -9.501  ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.465      ; 10.502     ;
; -9.498  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.534     ;
; -9.491  ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.509     ;
; -9.488  ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; clk                           ; clk         ; 1.000        ; -0.463     ; 10.061     ;
; -9.461  ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.480     ;
; -9.460  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.513     ;
; -9.456  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.509     ;
; -9.449  ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|opcode[3]   ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.482      ; 10.467     ;
; -9.441  ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.477     ;
; -9.437  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|opcode[0]   ; clk                           ; clk         ; 1.000        ; 0.017      ; 10.490     ;
; -9.431  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.465      ; 10.432     ;
; -9.427  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.465      ; 10.428     ;
; -9.401  ; RISC_CPU:U0|counter:U7|pc_addr[0]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.483      ; 10.420     ;
; -9.390  ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.426     ;
; -9.382  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; clk                           ; clk         ; 1.000        ; 0.000      ; 10.418     ;
+---------+------------------------------------------------+-------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RISC_CPU:U0|machine:U5|inc_pc'                                                                                                                                                      ;
+--------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.602 ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.465     ; 1.673      ;
; -1.585 ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.465     ; 1.656      ;
; -1.585 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.465     ; 1.656      ;
; -1.554 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.465     ; 1.625      ;
; -1.545 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.482     ; 1.599      ;
; -1.409 ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.486     ; 1.459      ;
; -1.333 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.482     ; 1.387      ;
; -1.322 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.482     ; 1.376      ;
; -1.299 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.482     ; 1.353      ;
; -1.146 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.182      ;
; -1.126 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.162      ;
; -1.086 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.483     ; 1.139      ;
; -1.075 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.111      ;
; -1.075 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.483     ; 1.128      ;
; -1.055 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.091      ;
; -1.004 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.040      ;
; -0.984 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.020      ;
; -0.976 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 2.012      ;
; -0.933 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.969      ;
; -0.933 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.969      ;
; -0.913 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.949      ;
; -0.912 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.948      ;
; -0.905 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.941      ;
; -0.862 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.898      ;
; -0.862 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.898      ;
; -0.842 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.878      ;
; -0.841 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.877      ;
; -0.834 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.870      ;
; -0.795 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.831      ;
; -0.791 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.827      ;
; -0.770 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.806      ;
; -0.763 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.799      ;
; -0.724 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.760      ;
; -0.720 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.756      ;
; -0.703 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.739      ;
; -0.699 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.735      ;
; -0.692 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.728      ;
; -0.683 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.719      ;
; -0.667 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.703      ;
; -0.653 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.689      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.642 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.485     ; 1.193      ;
; -0.632 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.668      ;
; -0.628 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.664      ;
; -0.612 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.648      ;
; -0.596 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.632      ;
; -0.582 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.618      ;
; -0.564 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.600      ;
; -0.561 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.597      ;
; -0.561 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.597      ;
; -0.541 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.577      ;
; -0.533 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.569      ;
; -0.525 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.561      ;
; -0.511 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.547      ;
; -0.493 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.529      ;
; -0.490 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.526      ;
; -0.490 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.526      ;
; -0.470 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.506      ;
; -0.469 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.505      ;
; -0.462 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.498      ;
; -0.454 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.490      ;
; -0.422 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.458      ;
; -0.419 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.455      ;
; -0.419 ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.455      ;
; -0.419 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.455      ;
; -0.084 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.120      ;
; -0.083 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.119      ;
; -0.076 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.112      ;
; -0.068 ; RISC_CPU:U0|counter:U7|pc_addr[10]              ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.104      ;
; -0.039 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.075      ;
; -0.036 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.072      ;
; -0.036 ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.072      ;
; -0.036 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.072      ;
; -0.036 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.072      ;
+--------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                 ;
+--------+-------------------------------------------------+--------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                          ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.702 ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.818      ; 1.632      ;
; -1.499 ; RISC_CPU:U0|clkgen:U0|pr_state.c1               ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; 0.000        ; 2.357      ; 1.374      ;
; -1.202 ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 2.818      ; 1.632      ;
; -0.999 ; RISC_CPU:U0|clkgen:U0|pr_state.c1               ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; 2.357      ; 1.374      ;
; 0.391  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|state        ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.520  ; RISC_CPU:U0|clkgen:U0|pr_state.c2               ; RISC_CPU:U0|clkgen:U0|pr_state.c3                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.526  ; RISC_CPU:U0|clkgen:U0|pr_state.c3               ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.654  ; RISC_CPU:U0|clkgen:U0|pr_state.c0               ; RISC_CPU:U0|clkgen:U0|pr_state.c1                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.656  ; RISC_CPU:U0|clkgen:U0|pr_state.idle             ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.663  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|\main:state.clk_2         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.667  ; RISC_CPU:U0|machine:U5|\main:state.clk_6        ; RISC_CPU:U0|machine:U5|\main:state.clk_7         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.669  ; RISC_CPU:U0|machine:U5|\main:state.clk_7        ; RISC_CPU:U0|machine:U5|\main:state.clk_0         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.673  ; RISC_CPU:U0|machine:U5|\main:state.clk_0        ; RISC_CPU:U0|machine:U5|\main:state.clk_1         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.796  ; RISC_CPU:U0|machine:U5|\main:state.clk_2        ; RISC_CPU:U0|machine:U5|\main:state.clk_3         ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.806  ; RISC_CPU:U0|clkgen:U0|pr_state.c5               ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; RISC_CPU:U0|clkgen:U0|pr_state.c6               ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.813  ; RISC_CPU:U0|machine:U5|\main:state.clk_0        ; RISC_CPU:U0|machine:U5|load_ir                   ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; RISC_CPU:U0|machine:U5|\main:state.clk_3        ; RISC_CPU:U0|machine:U5|halt                      ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; RISC_CPU:U0|machine:U5|\main:state.clk_3        ; RISC_CPU:U0|machine:U5|\main:state.clk_4         ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.838  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|load_ir                   ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; RISC_CPU:U0|machine:U5|\main:state.clk_4        ; RISC_CPU:U0|machine:U5|\main:state.clk_5         ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 1.215  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|\main:state.clk_6         ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.366  ; RISC_CPU:U0|myalu:U3|alu_out[1]                 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 0.794      ;
; 1.491  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|load_acc                  ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.757      ;
; 1.505  ; RISC_CPU:U0|myalu:U3|alu_out[2]                 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 0.933      ;
; 1.508  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|inc_pc                    ; clk                               ; clk         ; 0.000        ; -0.017     ; 1.757      ;
; 1.511  ; RISC_CPU:U0|myalu:U3|alu_out[3]                 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 0.939      ;
; 1.538  ; RISC_CPU:U0|machine:U5|\main:state.clk_3        ; RISC_CPU:U0|machine:U5|inc_pc                    ; clk                               ; clk         ; 0.000        ; -0.017     ; 1.787      ;
; 1.855  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; 0.000        ; 0.002      ; 2.123      ;
; 1.901  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|wr                        ; clk                               ; clk         ; 0.000        ; -0.017     ; 2.150      ;
; 1.908  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.359      ; 4.783      ;
; 1.931  ; RISC_CPU:U0|myalu:U3|alu_out[6]                 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 1.359      ;
; 2.008  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_4         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.205      ;
; 2.011  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_3         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.208      ;
; 2.012  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|load_ir                   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.209      ;
; 2.014  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|halt                      ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.211      ;
; 2.091  ; RISC_CPU:U0|myalu:U3|alu_out[4]                 ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 1.519      ;
; 2.100  ; RISC_CPU:U0|myalu:U3|alu_out[7]                 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 1.528      ;
; 2.120  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 4.991      ;
; 2.124  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 4.995      ;
; 2.147  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_7         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.344      ;
; 2.149  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_0         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.346      ;
; 2.154  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_1         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.351      ;
; 2.154  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_2         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.351      ;
; 2.154  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_5         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.351      ;
; 2.203  ; RISC_CPU:U0|machine:U5|load_ir                  ; RISC_CPU:U0|instruction_register:U1|state        ; clk                               ; clk         ; -0.500       ; 0.007      ; 1.976      ;
; 2.213  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|rd                        ; clk                               ; clk         ; 0.000        ; 0.007      ; 2.486      ;
; 2.248  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; clk                               ; clk         ; 0.000        ; -0.001     ; 2.513      ;
; 2.248  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ; clk                               ; clk         ; 0.000        ; -0.001     ; 2.513      ;
; 2.328  ; RISC_CPU:U0|machine:U5|\main:state.clk_4        ; RISC_CPU:U0|machine:U5|datactl_ena               ; clk                               ; clk         ; 0.000        ; 0.007      ; 2.601      ;
; 2.364  ; RISC_CPU:U0|machine:U5|datactl_ena              ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; -0.500       ; 0.002      ; 2.132      ;
; 2.364  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.128      ;
; 2.366  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.130      ;
; 2.377  ; RISC_CPU:U0|myalu:U3|alu_out[5]                 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.338     ; 1.805      ;
; 2.391  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ; clk                               ; clk         ; 0.000        ; -0.019     ; 2.638      ;
; 2.391  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ; clk                               ; clk         ; 0.000        ; -0.019     ; 2.638      ;
; 2.404  ; RISC_CPU:U0|machine:U5|\main:state.clk_4        ; RISC_CPU:U0|machine:U5|load_pc                   ; clk                               ; clk         ; 0.000        ; 0.008      ; 2.678      ;
; 2.408  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 2.359      ; 4.783      ;
; 2.425  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_6         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.622      ;
; 2.463  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ; clk                               ; clk         ; 0.000        ; -0.019     ; 2.710      ;
; 2.463  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ; clk                               ; clk         ; 0.000        ; -0.019     ; 2.710      ;
; 2.514  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|inc_pc                    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.086     ; 1.694      ;
; 2.565  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.356      ; 5.437      ;
; 2.620  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 2.355      ; 4.991      ;
; 2.624  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 2.355      ; 4.995      ;
; 2.628  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 5.499      ;
; 2.630  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; clk                               ; clk         ; 0.000        ; -0.002     ; 2.894      ;
; 2.630  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; clk                               ; clk         ; 0.000        ; -0.002     ; 2.894      ;
; 2.630  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; clk                               ; clk         ; 0.000        ; -0.002     ; 2.894      ;
; 2.630  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; 0.000        ; -0.002     ; 2.894      ;
; 2.630  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ; clk                               ; clk         ; 0.000        ; -0.002     ; 2.894      ;
; 2.631  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; -0.500       ; 0.002      ; 2.399      ;
; 2.645  ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; 0.000        ; 0.000      ; 2.911      ;
; 2.653  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 5.524      ;
; 2.663  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 5.534      ;
; 2.665  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 5.536      ;
; 2.669  ; RISC_CPU:U0|machine:U5|datactl_ena              ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.433      ;
; 2.669  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.355      ; 5.540      ;
; 2.671  ; RISC_CPU:U0|machine:U5|datactl_ena              ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.435      ;
; 2.701  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|load_acc                  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.069     ; 1.898      ;
; 2.742  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; clk                               ; clk         ; 0.000        ; -0.002     ; 3.006      ;
; 2.742  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; clk                               ; clk         ; 0.000        ; -0.002     ; 3.006      ;
; 2.742  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ; clk                               ; clk         ; 0.000        ; -0.002     ; 3.006      ;
; 2.742  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; clk                               ; clk         ; 0.000        ; -0.002     ; 3.006      ;
; 2.788  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|rd                        ; clk                               ; clk         ; 0.000        ; 0.007      ; 3.061      ;
; 2.791  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -1.062     ; 1.995      ;
; 2.800  ; RISC_CPU:U0|myalu:U3|alu_out[3]                 ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.322     ; 2.244      ;
; 2.808  ; RISC_CPU:U0|instruction_register:U1|opcode[1]   ; RISC_CPU:U0|machine:U5|load_pc                   ; clk                               ; clk         ; -0.500       ; 0.003      ; 2.577      ;
; 2.846  ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; clk                               ; clk         ; 0.000        ; -0.004     ; 3.108      ;
; 2.850  ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; 0.000        ; -0.004     ; 3.112      ;
; 2.886  ; RISC_CPU:U0|myalu:U3|alu_out[6]                 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.322     ; 2.330      ;
; 2.899  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.663      ;
; 2.903  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.667      ;
; 2.903  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.667      ;
; 2.907  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ; clk                               ; clk         ; -0.500       ; -0.002     ; 2.671      ;
; 2.911  ; RISC_CPU:U0|machine:U5|\main:state.clk_0        ; RISC_CPU:U0|machine:U5|rd                        ; clk                               ; clk         ; 0.000        ; 0.007      ; 3.184      ;
; 2.973  ; RISC_CPU:U0|instruction_register:U1|opcode[2]   ; RISC_CPU:U0|machine:U5|load_pc                   ; clk                               ; clk         ; -0.500       ; 0.003      ; 2.742      ;
; 2.983  ; RISC_CPU:U0|myalu:U3|alu_out[0]                 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.363     ; 2.386      ;
; 3.016  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 2.338      ; 5.870      ;
; 3.018  ; RISC_CPU:U0|myalu:U3|alu_out[2]                 ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.340     ; 2.444      ;
+--------+-------------------------------------------------+--------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'                                                                                                                                                        ;
+-------+--------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.725 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 0.829      ;
; 0.819 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 0.923      ;
; 0.963 ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 1.067      ;
; 0.974 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 1.078      ;
; 0.974 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 1.078      ;
; 1.018 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 1.122      ;
; 1.162 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.680      ; 4.358      ;
; 1.662 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 2.680      ; 4.358      ;
; 1.782 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.338      ; 1.886      ;
; 1.870 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.316      ; 1.952      ;
; 1.940 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.678      ; 5.134      ;
; 2.152 ; RISC_CPU:U0|counter:U7|pc_addr[4]                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.807      ; 3.225      ;
; 2.166 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 2.255      ;
; 2.398 ; RISC_CPU:U0|counter:U7|pc_addr[6]                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.804      ; 3.468      ;
; 2.430 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 2.519      ;
; 2.431 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 2.520      ;
; 2.440 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 2.678      ; 5.134      ;
; 2.447 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.340      ; 2.553      ;
; 2.535 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.699      ; 5.750      ;
; 2.633 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.677      ; 5.826      ;
; 2.771 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.360      ; 2.897      ;
; 2.832 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.337      ; 2.935      ;
; 2.901 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 2.990      ;
; 2.902 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 2.991      ;
; 3.035 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 2.699      ; 5.750      ;
; 3.133 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 2.677      ; 5.826      ;
; 3.254 ; RISC_CPU:U0|myalu:U3|alu_out[4]                  ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 3.520      ;
; 3.392 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.325      ; 3.483      ;
; 3.523 ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.322      ; 3.611      ;
; 3.529 ; RISC_CPU:U0|counter:U7|pc_addr[2]                ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.826      ; 4.621      ;
; 3.543 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.320      ; 4.129      ;
; 3.543 ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.322      ; 3.631      ;
; 3.680 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.323      ; 4.269      ;
; 3.732 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.323      ; 4.321      ;
; 3.799 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.342      ; 4.407      ;
; 3.817 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.343      ; 3.926      ;
; 3.817 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.677      ; 7.010      ;
; 3.844 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.322      ; 3.932      ;
; 3.845 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.322      ; 3.933      ;
; 3.847 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.343      ; 3.956      ;
; 3.848 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.320      ; 4.434      ;
; 3.876 ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.343      ; 3.985      ;
; 3.889 ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.138     ; 3.517      ;
; 3.906 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.343      ; 4.015      ;
; 3.967 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.342      ; 4.575      ;
; 3.991 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.678      ; 7.185      ;
; 3.997 ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.138     ; 3.625      ;
; 4.059 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 4.148      ;
; 4.173 ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.138     ; 3.801      ;
; 4.187 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.343      ; 4.296      ;
; 4.195 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.363      ; 4.324      ;
; 4.202 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.317      ; 4.285      ;
; 4.204 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.325      ; 4.295      ;
; 4.281 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.343      ; 4.390      ;
; 4.293 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.337      ; 4.396      ;
; 4.295 ; RISC_CPU:U0|counter:U7|pc_addr[1]                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.805      ; 5.366      ;
; 4.315 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.322      ; 4.403      ;
; 4.316 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.322      ; 4.404      ;
; 4.317 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 2.677      ; 7.010      ;
; 4.319 ; RISC_CPU:U0|myalu:U3|alu_out[6]                  ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 4.585      ;
; 4.359 ; RISC_CPU:U0|counter:U7|pc_addr[3]                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.807      ; 5.432      ;
; 4.359 ; RISC_CPU:U0|myalu:U3|alu_out[1]                  ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 4.625      ;
; 4.376 ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.323      ; 4.465      ;
; 4.392 ; RISC_CPU:U0|myalu:U3|alu_out[7]                  ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 4.658      ;
; 4.444 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.344      ; 4.554      ;
; 4.488 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.678      ; 7.682      ;
; 4.491 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 2.678      ; 7.185      ;
; 4.544 ; RISC_CPU:U0|myalu:U3|alu_out[2]                  ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 4.810      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.646 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.688      ;
; 4.662 ; RISC_CPU:U0|counter:U7|pc_addr[3]                ; RISC_CPU:U0|myalu:U3|alu_out[3] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.804      ; 5.732      ;
; 4.667 ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.140     ; 4.293      ;
; 4.675 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.325      ; 4.766      ;
; 4.715 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.321      ; 5.302      ;
; 4.740 ; RISC_CPU:U0|myalu:U3|alu_out[3]                  ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.021      ; 5.027      ;
; 4.760 ; RISC_CPU:U0|counter:U7|pc_addr[10]               ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.807      ; 5.833      ;
; 4.765 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 2.698      ; 7.979      ;
; 4.769 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.325      ; 4.860      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[0]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[1]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[2]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[3]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[4]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[5]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[6]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.771 ; RISC_CPU:U0|accumulator:U2|accum[7]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.276      ; 4.813      ;
; 4.775 ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.140     ; 4.401      ;
; 4.780 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.339      ; 4.885      ;
; 4.792 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.339      ; 4.897      ;
; 4.794 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.359      ; 4.919      ;
; 4.814 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.321      ; 5.401      ;
; 4.824 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.358      ; 4.948      ;
; 4.845 ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.321      ; 4.932      ;
; 4.864 ; RISC_CPU:U0|counter:U7|pc_addr[0]                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.804      ; 5.934      ;
+-------+--------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RISC_CPU:U0|machine:U5|inc_pc'                                                                                                                                                      ;
+-------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.806 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.075      ;
; 0.838 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; RISC_CPU:U0|counter:U7|pc_addr[10]              ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.112      ;
; 0.853 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.120      ;
; 1.189 ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.458      ;
; 1.224 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.490      ;
; 1.232 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.498      ;
; 1.239 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.505      ;
; 1.240 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.506      ;
; 1.260 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.529      ;
; 1.281 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.547      ;
; 1.295 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.569      ;
; 1.311 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.577      ;
; 1.331 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.597      ;
; 1.334 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.600      ;
; 1.352 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.618      ;
; 1.366 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.632      ;
; 1.382 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.648      ;
; 1.398 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.664      ;
; 1.402 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.668      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.412 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.485     ; 1.193      ;
; 1.423 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.689      ;
; 1.437 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.703      ;
; 1.453 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.719      ;
; 1.462 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.728      ;
; 1.469 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.735      ;
; 1.473 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.739      ;
; 1.490 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.756      ;
; 1.494 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.760      ;
; 1.533 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.799      ;
; 1.540 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.806      ;
; 1.561 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.827      ;
; 1.565 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.831      ;
; 1.604 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.870      ;
; 1.611 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.877      ;
; 1.612 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.878      ;
; 1.632 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.898      ;
; 1.675 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.941      ;
; 1.682 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.948      ;
; 1.683 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.949      ;
; 1.703 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.969      ;
; 1.746 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.012      ;
; 1.754 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.020      ;
; 1.774 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.040      ;
; 1.774 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.040      ;
; 1.825 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.091      ;
; 1.845 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.111      ;
; 1.845 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.483     ; 1.128      ;
; 1.856 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.483     ; 1.139      ;
; 1.896 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.162      ;
; 1.916 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 2.182      ;
; 2.069 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.482     ; 1.353      ;
; 2.092 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.482     ; 1.376      ;
; 2.103 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.482     ; 1.387      ;
; 2.179 ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.486     ; 1.459      ;
; 2.315 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.482     ; 1.599      ;
; 2.324 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.465     ; 1.625      ;
; 2.355 ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.465     ; 1.656      ;
; 2.355 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.465     ; 1.656      ;
; 2.372 ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.465     ; 1.673      ;
+-------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RISC_CPU:U0|machine:U5|wr'                                                                                                                              ;
+-------+------------------------------------+---------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node             ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; 1.905 ; RISC_CPU:U0|myalu:U3|alu_out[7]    ; ram1:U2|mem[253][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.822     ; 1.349      ;
; 1.926 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[253][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.856      ; 4.298      ;
; 2.228 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[253][7] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.501     ; 1.993      ;
; 2.308 ; RISC_CPU:U0|myalu:U3|alu_out[7]    ; ram1:U2|mem[187][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.822     ; 1.752      ;
; 2.329 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[187][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.856      ; 4.701      ;
; 2.340 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[253][7] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.501     ; 2.105      ;
; 2.344 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[9][6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.870      ; 4.730      ;
; 2.344 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[9][5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.870      ; 4.730      ;
; 2.354 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[196][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 4.736      ;
; 2.355 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[11][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 4.737      ;
; 2.414 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[81][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.869      ; 4.799      ;
; 2.416 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[13][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.869      ; 4.801      ;
; 2.426 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[253][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.856      ; 4.298      ;
; 2.454 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[7][2]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.871      ; 4.841      ;
; 2.462 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[136][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.871      ; 4.849      ;
; 2.465 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[14][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 4.847      ;
; 2.465 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[14][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 4.847      ;
; 2.465 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[14][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 4.847      ;
; 2.465 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[14][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 4.847      ;
; 2.468 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[7][2]   ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.486     ; 2.248      ;
; 2.476 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[136][2] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.486     ; 2.256      ;
; 2.507 ; RISC_CPU:U0|myalu:U3|alu_out[3]    ; ram1:U2|mem[89][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.823     ; 1.950      ;
; 2.508 ; RISC_CPU:U0|myalu:U3|alu_out[3]    ; ram1:U2|mem[11][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.823     ; 1.951      ;
; 2.520 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[174][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.855      ; 4.891      ;
; 2.553 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[205][6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.884      ; 4.953      ;
; 2.553 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[205][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.884      ; 4.953      ;
; 2.553 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[205][0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.884      ; 4.953      ;
; 2.553 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[205][3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.884      ; 4.953      ;
; 2.567 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[7][2]   ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.486     ; 2.347      ;
; 2.575 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[136][2] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.486     ; 2.355      ;
; 2.624 ; RISC_CPU:U0|myalu:U3|alu_out[1]    ; ram1:U2|mem[63][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.825     ; 2.065      ;
; 2.625 ; RISC_CPU:U0|myalu:U3|alu_out[1]    ; ram1:U2|mem[55][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.825     ; 2.066      ;
; 2.628 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[11][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.854      ; 4.998      ;
; 2.631 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[187][7] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.501     ; 2.396      ;
; 2.631 ; RISC_CPU:U0|myalu:U3|alu_out[4]    ; ram1:U2|mem[174][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.825     ; 2.072      ;
; 2.660 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[89][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.854      ; 5.030      ;
; 2.668 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[20][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.885      ; 5.069      ;
; 2.668 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[20][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.885      ; 5.069      ;
; 2.668 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[20][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.885      ; 5.069      ;
; 2.687 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[169][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.858      ; 5.061      ;
; 2.689 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[161][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.858      ; 5.063      ;
; 2.710 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[174][4] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.502     ; 2.474      ;
; 2.723 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[251][6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.865      ; 5.104      ;
; 2.723 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[251][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.865      ; 5.104      ;
; 2.723 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[251][3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.865      ; 5.104      ;
; 2.726 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[6][5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.866      ; 5.108      ;
; 2.743 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[187][7] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.501     ; 2.508      ;
; 2.747 ; RISC_CPU:U0|myalu:U3|alu_out[5]    ; ram1:U2|mem[196][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.812     ; 2.201      ;
; 2.748 ; RISC_CPU:U0|myalu:U3|alu_out[5]    ; ram1:U2|mem[11][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.812     ; 2.202      ;
; 2.753 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[63][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.853      ; 5.122      ;
; 2.754 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[55][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.853      ; 5.123      ;
; 2.767 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[89][3]  ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.503     ; 2.530      ;
; 2.768 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[11][3]  ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.503     ; 2.531      ;
; 2.785 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[37][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.880      ; 5.181      ;
; 2.785 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[37][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.880      ; 5.181      ;
; 2.794 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[96][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.859      ; 5.169      ;
; 2.798 ; RISC_CPU:U0|myalu:U3|alu_out[4]    ; ram1:U2|mem[169][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.822     ; 2.242      ;
; 2.800 ; RISC_CPU:U0|myalu:U3|alu_out[4]    ; ram1:U2|mem[161][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.822     ; 2.244      ;
; 2.808 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[226][0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.877      ; 5.201      ;
; 2.808 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[226][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.877      ; 5.201      ;
; 2.808 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[226][1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.877      ; 5.201      ;
; 2.808 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[226][3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.877      ; 5.201      ;
; 2.823 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[133][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.875      ; 5.214      ;
; 2.829 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[187][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.856      ; 4.701      ;
; 2.837 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[133][2] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.482     ; 2.621      ;
; 2.844 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[9][6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.870      ; 4.730      ;
; 2.844 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[9][5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.870      ; 4.730      ;
; 2.848 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[174][4] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.502     ; 2.612      ;
; 2.854 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[196][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.866      ; 4.736      ;
; 2.855 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[196][5] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.491     ; 2.630      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[77][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.864      ; 5.235      ;
; 2.855 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[11][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.866      ; 4.737      ;
; 2.856 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[11][5]  ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.491     ; 2.631      ;
; 2.864 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[41][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.875      ; 5.255      ;
; 2.871 ; RISC_CPU:U0|myalu:U3|alu_out[7]    ; ram1:U2|mem[162][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.798     ; 2.339      ;
; 2.877 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[169][4] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.499     ; 2.644      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[87][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.265      ;
; 2.878 ; RISC_CPU:U0|machine:U5|rd          ; ram1:U2|mem[41][2]  ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.482     ; 2.662      ;
; 2.879 ; RISC_CPU:U0|machine:U5|datactl_ena ; ram1:U2|mem[161][4] ; clk                               ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.499     ; 2.646      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
; 2.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c4  ; ram1:U2|mem[23][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.872      ; 5.268      ;
+-------+------------------------------------+---------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c3                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c3                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.idle              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.idle              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|state        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|wr'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][1] ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|inc_pc'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[9]|clk               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[7]|clk               ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c4'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; RISC_CPU:U0|machinectl:U4|ena ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; RISC_CPU:U0|machinectl:U4|ena ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|pr_state.c4|regout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|pr_state.c4|regout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U4|ena|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U4|ena|clk                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; reset     ; RISC_CPU:U0|machine:U5|wr ; 7.134 ; 7.134 ; Rise       ; RISC_CPU:U0|machine:U5|wr ;
; reset     ; clk                       ; 4.665 ; 4.665 ; Fall       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; reset     ; RISC_CPU:U0|machine:U5|wr ; -0.514 ; -0.514 ; Rise       ; RISC_CPU:U0|machine:U5|wr ;
; reset     ; clk                       ; -0.035 ; -0.035 ; Fall       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; halt      ; clk        ; 6.121 ; 6.121 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; halt      ; clk        ; 6.121 ; 6.121 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -10.352 ; -70.375       ;
; RISC_CPU:U0|machine:U5|wr         ; -5.686  ; -10269.107    ;
; clk                               ; -4.192  ; -107.368      ;
; RISC_CPU:U0|machine:U5|inc_pc     ; -0.557  ; -5.150        ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -1.049 ; -2.084        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.130  ; 0.000         ;
; RISC_CPU:U0|machine:U5|inc_pc     ; 0.360  ; 0.000         ;
; RISC_CPU:U0|machine:U5|wr         ; 0.546  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -1.519 ; -99.988       ;
; RISC_CPU:U0|machine:U5|wr         ; -0.500 ; -2048.000     ;
; RISC_CPU:U0|machine:U5|inc_pc     ; -0.500 ; -11.000       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500 ; -8.000        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; -0.500 ; -1.000        ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'                                                                                                                                                       ;
+---------+------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -10.352 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.011      ; 10.895     ;
; -10.307 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.130      ; 10.969     ;
; -10.283 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.011      ; 10.826     ;
; -10.227 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.011      ; 10.770     ;
; -10.184 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.009     ; 10.707     ;
; -10.156 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.130      ; 10.818     ;
; -10.139 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.110      ; 10.781     ;
; -10.115 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.009     ; 10.638     ;
; -10.059 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.009     ; 10.582     ;
; -9.988  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.110      ; 10.630     ;
; -9.939  ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.112      ; 10.583     ;
; -9.901  ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.112      ; 10.545     ;
; -9.879  ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.111      ; 10.522     ;
; -9.826  ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.111      ; 10.469     ;
; -9.817  ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.112      ; 10.461     ;
; -9.771  ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.092      ; 10.395     ;
; -9.733  ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.092      ; 10.357     ;
; -9.712  ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.112      ; 10.356     ;
; -9.711  ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.091      ; 10.334     ;
; -9.658  ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.091      ; 10.281     ;
; -9.649  ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.092      ; 10.273     ;
; -9.633  ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.012      ; 10.177     ;
; -9.588  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.131      ; 10.251     ;
; -9.564  ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.012      ; 10.108     ;
; -9.544  ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.092      ; 10.168     ;
; -9.508  ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.012      ; 10.052     ;
; -9.437  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.131      ; 10.100     ;
; -9.381  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.806     ;
; -9.274  ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.699     ;
; -9.252  ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.677     ;
; -9.247  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.672     ;
; -9.220  ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.113      ; 9.865      ;
; -9.213  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.618     ;
; -9.197  ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.622     ;
; -9.182  ; RISC_CPU:U0|instruction_register:U1|ir_addr[6] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.113      ; 9.827      ;
; -9.164  ; RISC_CPU:U0|counter:U7|pc_addr[0]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.589     ;
; -9.160  ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.112      ; 9.804      ;
; -9.155  ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.580     ;
; -9.107  ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.112      ; 9.751      ;
; -9.106  ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.511     ;
; -9.098  ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.113      ; 9.743      ;
; -9.084  ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.489     ;
; -9.079  ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.484     ;
; -9.029  ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.434     ;
; -9.019  ; RISC_CPU:U0|counter:U7|pc_addr[1]              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.444     ;
; -8.996  ; RISC_CPU:U0|counter:U7|pc_addr[0]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.401     ;
; -8.993  ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.113      ; 9.638      ;
; -8.987  ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.392     ;
; -8.943  ; RISC_CPU:U0|clkgen:U0|pr_state.c4              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 1.540      ; 11.156     ;
; -8.896  ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.010     ; 9.418      ;
; -8.851  ; RISC_CPU:U0|counter:U7|pc_addr[1]              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.373      ; 10.256     ;
; -8.851  ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.109      ; 9.492      ;
; -8.827  ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.010     ; 9.349      ;
; -8.814  ; ram1:U2|mem[194][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.385      ; 10.231     ;
; -8.801  ; ram1:U2|mem[41][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.389      ; 10.222     ;
; -8.800  ; ram1:U2|mem[174][2]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.409      ; 10.241     ;
; -8.780  ; ram1:U2|mem[44][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.375      ; 10.187     ;
; -8.775  ; RISC_CPU:U0|clkgen:U0|pr_state.c4              ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 1.520      ; 10.968     ;
; -8.771  ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; -0.010     ; 9.293      ;
; -8.735  ; ram1:U2|mem[92][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.391      ; 10.158     ;
; -8.727  ; ram1:U2|mem[93][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.375      ; 10.134     ;
; -8.716  ; ram1:U2|mem[121][2]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.391      ; 10.139     ;
; -8.703  ; ram1:U2|mem[154][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.382      ; 10.117     ;
; -8.702  ; ram1:U2|mem[215][3]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.383      ; 10.117     ;
; -8.701  ; ram1:U2|mem[26][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.399      ; 10.132     ;
; -8.700  ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.500        ; 0.109      ; 9.341      ;
; -8.698  ; ram1:U2|mem[89][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.412      ; 10.142     ;
; -8.688  ; ram1:U2|mem[182][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.386      ; 10.106     ;
; -8.686  ; ram1:U2|mem[81][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.374      ; 10.092     ;
; -8.684  ; ram1:U2|mem[17][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.384      ; 10.100     ;
; -8.683  ; ram1:U2|mem[191][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.387      ; 10.102     ;
; -8.682  ; ram1:U2|mem[46][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.386      ; 10.100     ;
; -8.680  ; ram1:U2|mem[146][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.389      ; 10.101     ;
; -8.675  ; ram1:U2|mem[115][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.380      ; 10.087     ;
; -8.665  ; ram1:U2|mem[202][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.392      ; 10.089     ;
; -8.662  ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.394      ; 10.088     ;
; -8.652  ; ram1:U2|mem[156][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.371      ; 10.055     ;
; -8.651  ; ram1:U2|mem[99][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.377      ; 10.060     ;
; -8.649  ; ram1:U2|mem[66][0]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.393      ; 10.074     ;
; -8.648  ; ram1:U2|mem[160][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.383      ; 10.063     ;
; -8.646  ; ram1:U2|mem[194][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.365      ; 10.043     ;
; -8.642  ; ram1:U2|mem[94][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.389      ; 10.063     ;
; -8.636  ; ram1:U2|mem[167][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.384      ; 10.052     ;
; -8.633  ; ram1:U2|mem[41][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.369      ; 10.034     ;
; -8.632  ; ram1:U2|mem[28][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.389      ; 10.053     ;
; -8.632  ; ram1:U2|mem[174][2]                            ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.389      ; 10.053     ;
; -8.627  ; ram1:U2|mem[35][2]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.377      ; 10.036     ;
; -8.621  ; ram1:U2|mem[81][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.374      ; 10.027     ;
; -8.612  ; ram1:U2|mem[213][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.383      ; 10.027     ;
; -8.612  ; ram1:U2|mem[44][6]                             ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.355      ; 9.999      ;
; -8.610  ; ram1:U2|mem[187][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.386      ; 10.028     ;
; -8.610  ; ram1:U2|mem[72][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.394      ; 10.036     ;
; -8.607  ; ram1:U2|mem[170][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.409      ; 10.048     ;
; -8.601  ; ram1:U2|mem[139][7]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.391      ; 10.024     ;
; -8.598  ; ram1:U2|mem[115][5]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.380      ; 10.010     ;
; -8.595  ; ram1:U2|mem[61][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.381      ; 10.008     ;
; -8.590  ; ram1:U2|mem[75][5]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.397      ; 10.019     ;
; -8.586  ; ram1:U2|mem[41][4]                             ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.389      ; 10.007     ;
; -8.585  ; ram1:U2|mem[221][6]                            ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.411      ; 10.028     ;
; -8.581  ; ram1:U2|mem[7][4]                              ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1.000        ; 0.383      ; 9.996      ;
+---------+------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RISC_CPU:U0|machine:U5|wr'                                                                                                                     ;
+--------+------------------------------------------------+---------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node             ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------+--------------+---------------------------+--------------+------------+------------+
; -5.686 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.363     ; 5.855      ;
; -5.684 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.363     ; 5.853      ;
; -5.650 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.815      ;
; -5.637 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[232][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.361     ; 5.808      ;
; -5.623 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[68][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.788      ;
; -5.620 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[145][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.784      ;
; -5.619 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[155][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.371     ; 5.780      ;
; -5.617 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[135][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.782      ;
; -5.617 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.363     ; 5.786      ;
; -5.615 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.363     ; 5.784      ;
; -5.586 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[236][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.361     ; 5.757      ;
; -5.584 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[130][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.749      ;
; -5.583 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[138][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.748      ;
; -5.581 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[0][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.366     ; 5.747      ;
; -5.581 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.746      ;
; -5.579 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[223][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.743      ;
; -5.579 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[203][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.720      ;
; -5.579 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[162][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.381     ; 5.730      ;
; -5.579 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[150][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.378     ; 5.733      ;
; -5.578 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[103][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.378     ; 5.732      ;
; -5.578 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[32][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.366     ; 5.744      ;
; -5.575 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[219][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.716      ;
; -5.575 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[191][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.376     ; 5.731      ;
; -5.574 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[156][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.362     ; 5.744      ;
; -5.573 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[93][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.364     ; 5.741      ;
; -5.572 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[27][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.399     ; 5.705      ;
; -5.572 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[242][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.362     ; 5.742      ;
; -5.571 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[163][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.384     ; 5.719      ;
; -5.570 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[117][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.366     ; 5.736      ;
; -5.569 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[119][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.366     ; 5.735      ;
; -5.569 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[151][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.734      ;
; -5.568 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[232][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.361     ; 5.739      ;
; -5.566 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[178][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.374     ; 5.724      ;
; -5.566 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[147][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.730      ;
; -5.565 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[190][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.374     ; 5.723      ;
; -5.564 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[153][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.371     ; 5.725      ;
; -5.564 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[159][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.366     ; 5.730      ;
; -5.563 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[77][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.704      ;
; -5.562 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[69][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.703      ;
; -5.562 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[4][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.371     ; 5.723      ;
; -5.561 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.363     ; 5.730      ;
; -5.560 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[43][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.398     ; 5.694      ;
; -5.559 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.363     ; 5.728      ;
; -5.558 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.244     ; 5.846      ;
; -5.557 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[71][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.382     ; 5.707      ;
; -5.556 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.244     ; 5.844      ;
; -5.555 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[240][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.719      ;
; -5.554 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[68][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.719      ;
; -5.552 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[53][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.717      ;
; -5.551 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[101][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.392     ; 5.691      ;
; -5.551 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[145][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.715      ;
; -5.550 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[201][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.392     ; 5.690      ;
; -5.550 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[155][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.371     ; 5.711      ;
; -5.548 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[73][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.392     ; 5.688      ;
; -5.548 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[135][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.713      ;
; -5.546 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[127][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.383     ; 5.695      ;
; -5.544 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[76][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.372     ; 5.704      ;
; -5.543 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[51][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.402     ; 5.673      ;
; -5.541 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[19][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.402     ; 5.671      ;
; -5.541 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[183][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.372     ; 5.701      ;
; -5.538 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[1][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.377     ; 5.693      ;
; -5.538 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[241][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.365     ; 5.705      ;
; -5.537 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[197][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.372     ; 5.697      ;
; -5.536 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[243][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.365     ; 5.703      ;
; -5.534 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[193][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.377     ; 5.689      ;
; -5.534 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[132][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.675      ;
; -5.534 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[148][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.675      ;
; -5.534 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[131][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.377     ; 5.689      ;
; -5.533 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[245][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.372     ; 5.693      ;
; -5.532 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[97][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.696      ;
; -5.530 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[211][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.377     ; 5.685      ;
; -5.527 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[33][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.691      ;
; -5.527 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[128][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.392     ; 5.667      ;
; -5.526 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[192][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.392     ; 5.666      ;
; -5.525 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[125][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.666      ;
; -5.525 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.690      ;
; -5.523 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[100][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.371     ; 5.684      ;
; -5.522 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; ram1:U2|mem[224][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.248     ; 5.806      ;
; -5.521 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[109][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.662      ;
; -5.521 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[121][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.662      ;
; -5.520 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[105][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.661      ;
; -5.519 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[137][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.683      ;
; -5.519 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[141][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.683      ;
; -5.517 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[236][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.361     ; 5.688      ;
; -5.516 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[17][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.373     ; 5.675      ;
; -5.515 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[130][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.680      ;
; -5.514 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[45][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.678      ;
; -5.514 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[238][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.382     ; 5.664      ;
; -5.514 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[234][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.382     ; 5.664      ;
; -5.514 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[138][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.367     ; 5.679      ;
; -5.513 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[115][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.369     ; 5.676      ;
; -5.512 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; ram1:U2|mem[232][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.361     ; 5.683      ;
; -5.512 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[0][6]   ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.366     ; 5.678      ;
; -5.512 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; ram1:U2|mem[65][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.244     ; 5.800      ;
; -5.511 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; ram1:U2|mem[161][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.389     ; 5.654      ;
; -5.510 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[223][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.368     ; 5.674      ;
; -5.510 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[203][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.391     ; 5.651      ;
; -5.510 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[162][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.381     ; 5.661      ;
; -5.510 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; ram1:U2|mem[150][6] ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.378     ; 5.664      ;
; -5.510 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; ram1:U2|mem[67][6]  ; clk          ; RISC_CPU:U0|machine:U5|wr ; 0.500        ; -0.244     ; 5.798      ;
+--------+------------------------------------------------+---------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                         ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.192 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 5.005      ;
; -4.185 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.999      ;
; -4.150 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 5.081      ;
; -4.143 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; clk                           ; clk         ; 1.000        ; -0.101     ; 5.074      ;
; -4.143 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; clk                           ; clk         ; 1.000        ; -0.100     ; 5.075      ;
; -4.137 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; clk                           ; clk         ; 1.000        ; -0.101     ; 5.068      ;
; -4.132 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.945      ;
; -4.124 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; clk                           ; clk         ; 1.000        ; -0.100     ; 5.056      ;
; -4.092 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; clk                           ; clk         ; 1.000        ; 0.019      ; 5.143      ;
; -4.081 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 5.012      ;
; -4.074 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; clk                           ; clk         ; 1.000        ; -0.101     ; 5.005      ;
; -4.074 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; clk                           ; clk         ; 1.000        ; -0.100     ; 5.006      ;
; -4.068 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.999      ;
; -4.055 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.868      ;
; -4.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; clk                           ; clk         ; 1.000        ; -0.100     ; 4.987      ;
; -4.052 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.865      ;
; -4.048 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.862      ;
; -4.032 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.845      ;
; -4.031 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.844      ;
; -4.031 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.944      ;
; -4.031 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.944      ;
; -4.025 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.956      ;
; -4.023 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.954      ;
; -4.018 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.949      ;
; -4.018 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; clk                           ; clk         ; 1.000        ; -0.100     ; 4.950      ;
; -4.012 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.943      ;
; -4.010 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.923      ;
; -4.007 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.820      ;
; -4.005 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.918      ;
; -4.000 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.814      ;
; -3.999 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; clk                           ; clk         ; 1.000        ; -0.100     ; 4.931      ;
; -3.990 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.785      ;
; -3.985 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.780      ;
; -3.982 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.796      ;
; -3.976 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.771      ;
; -3.976 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.771      ;
; -3.973 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.786      ;
; -3.973 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.904      ;
; -3.967 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.780      ;
; -3.967 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.898      ;
; -3.962 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.875      ;
; -3.962 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.875      ;
; -3.956 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.770      ;
; -3.954 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.885      ;
; -3.949 ; RISC_CPU:U0|counter:U7|pc_addr[0]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.763      ;
; -3.946 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.759      ;
; -3.945 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.758      ;
; -3.941 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.854      ;
; -3.940 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.753      ;
; -3.938 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.751      ;
; -3.936 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.749      ;
; -3.936 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.849      ;
; -3.936 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|opcode[2]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 4.986      ;
; -3.932 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.745      ;
; -3.932 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.727      ;
; -3.929 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.743      ;
; -3.929 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[5] ; clk                           ; clk         ; 1.000        ; 0.019      ; 4.980      ;
; -3.927 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.722      ;
; -3.917 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.730      ;
; -3.914 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.709      ;
; -3.914 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.709      ;
; -3.911 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.724      ;
; -3.906 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.819      ;
; -3.906 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.819      ;
; -3.904 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.835      ;
; -3.899 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.712      ;
; -3.898 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.829      ;
; -3.898 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.829      ;
; -3.897 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.711      ;
; -3.895 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 4.945      ;
; -3.890 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[0]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.821      ;
; -3.885 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.798      ;
; -3.880 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; clk                           ; clk         ; 1.000        ; -0.119     ; 4.793      ;
; -3.869 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 4.919      ;
; -3.869 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; clk                           ; clk         ; 1.000        ; 0.018      ; 4.919      ;
; -3.864 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.677      ;
; -3.863 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.658      ;
; -3.863 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; clk                           ; clk         ; 1.000        ; 0.018      ; 4.913      ;
; -3.858 ; RISC_CPU:U0|counter:U7|pc_addr[2]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.653      ;
; -3.858 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.671      ;
; -3.855 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; clk                           ; clk         ; 1.000        ; 0.019      ; 4.906      ;
; -3.854 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.649      ;
; -3.854 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.649      ;
; -3.849 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; clk                           ; clk         ; 1.000        ; 0.018      ; 4.899      ;
; -3.848 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|opcode[1]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.779      ;
; -3.848 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; clk                           ; clk         ; 1.000        ; 0.000      ; 4.880      ;
; -3.848 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; clk                           ; clk         ; 1.000        ; 0.000      ; 4.880      ;
; -3.847 ; RISC_CPU:U0|counter:U7|pc_addr[5]              ; RISC_CPU:U0|instruction_register:U1|opcode[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.660      ;
; -3.844 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[2] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.282      ; 4.658      ;
; -3.842 ; RISC_CPU:U0|clkgen:U0|pr_state.c7              ; RISC_CPU:U0|instruction_register:U1|ir_addr[4] ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.773      ;
; -3.821 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[3] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.634      ;
; -3.821 ; RISC_CPU:U0|clkgen:U0|pr_state.c6              ; RISC_CPU:U0|instruction_register:U1|opcode[0]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.752      ;
; -3.813 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[9] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.608      ;
; -3.813 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[8] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.608      ;
; -3.813 ; RISC_CPU:U0|counter:U7|pc_addr[6]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[0] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.608      ;
; -3.808 ; RISC_CPU:U0|counter:U7|pc_addr[3]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[1] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.263      ; 4.603      ;
; -3.808 ; RISC_CPU:U0|clkgen:U0|pr_state.c5              ; RISC_CPU:U0|instruction_register:U1|opcode[4]  ; clk                           ; clk         ; 1.000        ; -0.101     ; 4.739      ;
; -3.804 ; RISC_CPU:U0|counter:U7|pc_addr[4]              ; RISC_CPU:U0|instruction_register:U1|ir_addr[7] ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.617      ;
; -3.803 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|opcode[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.616      ;
; -3.799 ; RISC_CPU:U0|counter:U7|pc_addr[7]              ; RISC_CPU:U0|instruction_register:U1|opcode[0]  ; RISC_CPU:U0|machine:U5|inc_pc ; clk         ; 0.500        ; 0.281      ; 4.612      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RISC_CPU:U0|machine:U5|inc_pc'                                                                                                                                                      ;
+--------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.557 ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.263     ; 0.826      ;
; -0.546 ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.263     ; 0.815      ;
; -0.544 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.263     ; 0.813      ;
; -0.536 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.263     ; 0.805      ;
; -0.528 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.281     ; 0.779      ;
; -0.486 ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.284     ; 0.734      ;
; -0.444 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.281     ; 0.695      ;
; -0.443 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.281     ; 0.694      ;
; -0.421 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.281     ; 0.672      ;
; -0.326 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.282     ; 0.576      ;
; -0.319 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.500        ; -0.282     ; 0.569      ;
; 0.008  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.024      ;
; 0.022  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 1.010      ;
; 0.043  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.989      ;
; 0.057  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.975      ;
; 0.077  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.955      ;
; 0.078  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.954      ;
; 0.092  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.940      ;
; 0.095  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.937      ;
; 0.112  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.920      ;
; 0.113  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.919      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.124  ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; -0.282     ; 0.626      ;
; 0.126  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.906      ;
; 0.127  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.905      ;
; 0.130  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.902      ;
; 0.147  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.885      ;
; 0.148  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.884      ;
; 0.161  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.871      ;
; 0.162  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.870      ;
; 0.165  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.867      ;
; 0.182  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.850      ;
; 0.186  ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.846      ;
; 0.196  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.836      ;
; 0.200  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.832      ;
; 0.217  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.815      ;
; 0.221  ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.811      ;
; 0.231  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.801      ;
; 0.235  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.797      ;
; 0.242  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.790      ;
; 0.256  ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.776      ;
; 0.256  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.776      ;
; 0.264  ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.768      ;
; 0.266  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.766      ;
; 0.277  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.755      ;
; 0.291  ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.741      ;
; 0.291  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.741      ;
; 0.299  ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.733      ;
; 0.310  ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.722      ;
; 0.311  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.721      ;
; 0.312  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.720      ;
; 0.326  ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.706      ;
; 0.326  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.706      ;
; 0.329  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.703      ;
; 0.334  ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.698      ;
; 0.334  ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.698      ;
; 0.345  ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.687      ;
; 0.346  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.686      ;
; 0.347  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.685      ;
; 0.360  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.672      ;
; 0.361  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.671      ;
; 0.364  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.668      ;
; 0.369  ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.663      ;
; 0.369  ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.663      ;
; 0.380  ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.652      ;
; 0.381  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.651      ;
; 0.382  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.650      ;
; 0.382  ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.650      ;
; 0.500  ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.532      ;
; 0.501  ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.531      ;
; 0.504  ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.528      ;
; 0.508  ; RISC_CPU:U0|counter:U7|pc_addr[10]              ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.524      ;
; 0.509  ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.523      ;
; 0.509  ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.523      ;
; 0.518  ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.514      ;
; 0.519  ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.513      ;
; 0.519  ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.513      ;
; 0.520  ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.512      ;
; 0.520  ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 1.000        ; 0.000      ; 0.512      ;
+--------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                 ;
+--------+-------------------------------------------------+--------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                          ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.049 ; RISC_CPU:U0|clkgen:U0|pr_state.c1               ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; 0.000        ; 1.431      ; 0.675      ;
; -1.035 ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.529      ; 0.787      ;
; -0.549 ; RISC_CPU:U0|clkgen:U0|pr_state.c1               ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; 1.431      ; 0.675      ;
; -0.535 ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.529      ; 0.787      ;
; 0.215  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|state        ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; RISC_CPU:U0|clkgen:U0|pr_state.c2               ; RISC_CPU:U0|clkgen:U0|pr_state.c3                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.244  ; RISC_CPU:U0|clkgen:U0|pr_state.c3               ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.295  ; RISC_CPU:U0|clkgen:U0|pr_state.idle             ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.296  ; RISC_CPU:U0|machine:U5|\main:state.clk_7        ; RISC_CPU:U0|machine:U5|\main:state.clk_0         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.299  ; RISC_CPU:U0|machine:U5|\main:state.clk_0        ; RISC_CPU:U0|machine:U5|\main:state.clk_1         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.318  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|\main:state.clk_2         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.318  ; RISC_CPU:U0|clkgen:U0|pr_state.c0               ; RISC_CPU:U0|clkgen:U0|pr_state.c1                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.321  ; RISC_CPU:U0|machine:U5|\main:state.clk_6        ; RISC_CPU:U0|machine:U5|\main:state.clk_7         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.363  ; RISC_CPU:U0|machine:U5|\main:state.clk_2        ; RISC_CPU:U0|machine:U5|\main:state.clk_3         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.367  ; RISC_CPU:U0|machine:U5|\main:state.clk_0        ; RISC_CPU:U0|machine:U5|load_ir                   ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; RISC_CPU:U0|clkgen:U0|pr_state.c5               ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; RISC_CPU:U0|clkgen:U0|pr_state.c6               ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; RISC_CPU:U0|machine:U5|\main:state.clk_3        ; RISC_CPU:U0|machine:U5|halt                      ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; RISC_CPU:U0|machine:U5|\main:state.clk_3        ; RISC_CPU:U0|machine:U5|\main:state.clk_4         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|load_ir                   ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.401  ; RISC_CPU:U0|machine:U5|\main:state.clk_4        ; RISC_CPU:U0|machine:U5|\main:state.clk_5         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.444  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.431      ; 2.168      ;
; 0.537  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|\main:state.clk_6         ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.556  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.277      ;
; 0.561  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.282      ;
; 0.661  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|load_acc                  ; clk                               ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.686  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|inc_pc                    ; clk                               ; clk         ; 0.000        ; -0.017     ; 0.821      ;
; 0.698  ; RISC_CPU:U0|machine:U5|\main:state.clk_3        ; RISC_CPU:U0|machine:U5|inc_pc                    ; clk                               ; clk         ; 0.000        ; -0.017     ; 0.833      ;
; 0.717  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_4         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.608      ;
; 0.718  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_3         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.609      ;
; 0.720  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|load_ir                   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.611      ;
; 0.724  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|halt                      ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.615      ;
; 0.763  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_0         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.654      ;
; 0.765  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_7         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.656      ;
; 0.769  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_1         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.660      ;
; 0.769  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_5         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.660      ;
; 0.770  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_2         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.661      ;
; 0.776  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.429      ; 2.498      ;
; 0.792  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.513      ;
; 0.805  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.526      ;
; 0.814  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.535      ;
; 0.814  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.535      ;
; 0.820  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.541      ;
; 0.852  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|wr                        ; clk                               ; clk         ; 0.000        ; -0.017     ; 0.987      ;
; 0.852  ; RISC_CPU:U0|myalu:U3|alu_out[1]                 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.397      ;
; 0.893  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|\main:state.clk_6         ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.784      ;
; 0.908  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.929  ; RISC_CPU:U0|myalu:U3|alu_out[2]                 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.474      ;
; 0.936  ; RISC_CPU:U0|myalu:U3|alu_out[3]                 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.481      ;
; 0.944  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.431      ; 2.168      ;
; 0.950  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.410      ; 2.653      ;
; 0.950  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.410      ; 2.653      ;
; 0.961  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|inc_pc                    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.278     ; 0.835      ;
; 0.985  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.410      ; 2.688      ;
; 0.990  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.410      ; 2.693      ;
; 1.017  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|load_acc                  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.261     ; 0.908      ;
; 1.022  ; RISC_CPU:U0|machine:U5|\main:state.clk_1        ; RISC_CPU:U0|machine:U5|rd                        ; clk                               ; clk         ; 0.000        ; 0.008      ; 1.182      ;
; 1.053  ; RISC_CPU:U0|machine:U5|\main:state.clk_4        ; RISC_CPU:U0|machine:U5|datactl_ena               ; clk                               ; clk         ; 0.000        ; 0.008      ; 1.213      ;
; 1.054  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.429      ; 2.776      ;
; 1.055  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.253     ; 0.954      ;
; 1.056  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.277      ;
; 1.061  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.282      ;
; 1.061  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.782      ;
; 1.107  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; clk                               ; clk         ; 0.000        ; -0.002     ; 1.257      ;
; 1.107  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ; clk                               ; clk         ; 0.000        ; -0.002     ; 1.257      ;
; 1.108  ; RISC_CPU:U0|machine:U5|\main:state.clk_4        ; RISC_CPU:U0|machine:U5|load_pc                   ; clk                               ; clk         ; 0.000        ; 0.006      ; 1.266      ;
; 1.113  ; RISC_CPU:U0|myalu:U3|alu_out[6]                 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.658      ;
; 1.121  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; 1.428      ; 2.842      ;
; 1.161  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ; clk                               ; clk         ; 0.000        ; -0.021     ; 1.292      ;
; 1.161  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ; clk                               ; clk         ; 0.000        ; -0.021     ; 1.292      ;
; 1.174  ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.194  ; RISC_CPU:U0|myalu:U3|alu_out[7]                 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.739      ;
; 1.197  ; RISC_CPU:U0|myalu:U3|alu_out[4]                 ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.742      ;
; 1.204  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ; clk                               ; clk         ; 0.000        ; -0.021     ; 1.335      ;
; 1.204  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ; clk                               ; clk         ; 0.000        ; -0.021     ; 1.335      ;
; 1.208  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|wr                        ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.278     ; 1.082      ;
; 1.215  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.253     ; 1.114      ;
; 1.270  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.419      ;
; 1.270  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.419      ;
; 1.270  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.419      ;
; 1.270  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.419      ;
; 1.270  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.419      ;
; 1.276  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.429      ; 2.498      ;
; 1.284  ; RISC_CPU:U0|machine:U5|load_ir                  ; RISC_CPU:U0|instruction_register:U1|state        ; clk                               ; clk         ; -0.500       ; 0.008      ; 0.944      ;
; 1.291  ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.440      ;
; 1.292  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.513      ;
; 1.293  ; RISC_CPU:U0|machinectl:U4|ena                   ; RISC_CPU:U0|machine:U5|load_pc                   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; 0.000        ; -0.255     ; 1.190      ;
; 1.294  ; RISC_CPU:U0|machine:U5|\main:state.clk_5        ; RISC_CPU:U0|machine:U5|rd                        ; clk                               ; clk         ; 0.000        ; 0.008      ; 1.454      ;
; 1.296  ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.305  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.526      ;
; 1.310  ; RISC_CPU:U0|machine:U5|datactl_ena              ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ; clk                               ; clk         ; -0.500       ; 0.000      ; 0.962      ;
; 1.312  ; RISC_CPU:U0|clkgen:U0|pr_state.c7               ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ; clk                               ; clk         ; 0.000        ; -0.098     ; 1.366      ;
; 1.314  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.535      ;
; 1.314  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.535      ;
; 1.320  ; RISC_CPU:U0|clkgen:U0|pr_state.c4               ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk         ; -0.500       ; 1.428      ; 2.541      ;
; 1.333  ; RISC_CPU:U0|myalu:U3|alu_out[5]                 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk         ; -0.500       ; -0.107     ; 0.878      ;
; 1.343  ; RISC_CPU:U0|machine:U5|rd                       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ; clk                               ; clk         ; -0.500       ; -0.003     ; 0.992      ;
; 1.343  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.492      ;
; 1.343  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.492      ;
; 1.343  ; RISC_CPU:U0|instruction_register:U1|state       ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ; clk                               ; clk         ; 0.000        ; -0.003     ; 1.492      ;
+--------+-------------------------------------------------+--------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'                                                                                                                                                        ;
+-------+--------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.130 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.521      ; 1.944      ;
; 0.523 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.520      ; 2.336      ;
; 0.630 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.521      ; 1.944      ;
; 0.657 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.416      ;
; 0.685 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.444      ;
; 0.752 ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.511      ;
; 0.761 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.520      ;
; 0.762 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.521      ;
; 0.776 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.541      ; 2.610      ;
; 0.779 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.538      ;
; 0.854 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.519      ; 2.666      ;
; 0.906 ; RISC_CPU:U0|counter:U7|pc_addr[4]                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.374      ; 1.432      ;
; 1.023 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.520      ; 2.336      ;
; 1.027 ; RISC_CPU:U0|counter:U7|pc_addr[6]                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.372      ; 1.551      ;
; 1.115 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.107      ; 0.874      ;
; 1.178 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.085      ; 0.915      ;
; 1.266 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.520      ; 3.079      ;
; 1.276 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.541      ; 2.610      ;
; 1.321 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.092      ; 1.065      ;
; 1.354 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.519      ; 2.666      ;
; 1.387 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.519      ; 3.199      ;
; 1.395 ; RISC_CPU:U0|myalu:U3|alu_out[4]                  ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 1.547      ;
; 1.418 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.110      ; 1.180      ;
; 1.443 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.092      ; 1.187      ;
; 1.444 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.092      ; 1.188      ;
; 1.554 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.106      ; 1.312      ;
; 1.556 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.129      ; 1.337      ;
; 1.558 ; RISC_CPU:U0|counter:U7|pc_addr[2]                ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.394      ; 2.104      ;
; 1.584 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.088      ; 1.824      ;
; 1.631 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[5] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.092      ; 1.375      ;
; 1.632 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.092      ; 1.376      ;
; 1.641 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.090      ; 1.883      ;
; 1.678 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.520      ; 3.491      ;
; 1.679 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.110      ; 1.941      ;
; 1.694 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.090      ; 1.936      ;
; 1.707 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.088      ; 1.947      ;
; 1.722 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 1.540      ; 3.555      ;
; 1.749 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.110      ; 2.011      ;
; 1.766 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.520      ; 3.079      ;
; 1.810 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.093      ; 1.555      ;
; 1.843 ; RISC_CPU:U0|counter:U7|pc_addr[3]                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.374      ; 2.369      ;
; 1.873 ; RISC_CPU:U0|myalu:U3|alu_out[1]                  ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 2.025      ;
; 1.878 ; RISC_CPU:U0|myalu:U3|alu_out[6]                  ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 2.030      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.589      ;
; 1.887 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.519      ; 3.199      ;
; 1.913 ; RISC_CPU:U0|myalu:U3|alu_out[7]                  ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 2.065      ;
; 1.914 ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.008     ; 1.558      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[0]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[1]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[2]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[3]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[4]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[5]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[6]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.917 ; RISC_CPU:U0|accumulator:U2|accum[7]              ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.050      ; 1.619      ;
; 1.939 ; RISC_CPU:U0|counter:U7|pc_addr[1]                ; RISC_CPU:U0|myalu:U3|alu_out[1] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.373      ; 2.464      ;
; 1.961 ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.091      ; 1.704      ;
; 1.965 ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.091      ; 1.708      ;
; 1.970 ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.008     ; 1.614      ;
; 1.971 ; RISC_CPU:U0|myalu:U3|alu_out[2]                  ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.000      ; 2.123      ;
; 2.000 ; RISC_CPU:U0|counter:U7|pc_addr[0]                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.373      ; 2.525      ;
; 2.039 ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; -0.008     ; 1.683      ;
; 2.042 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.112      ; 1.806      ;
; 2.058 ; RISC_CPU:U0|myalu:U3|alu_out[3]                  ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.021      ; 2.231      ;
; 2.070 ; RISC_CPU:U0|counter:U7|pc_addr[10]               ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.374      ; 2.596      ;
; 2.073 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.112      ; 1.837      ;
; 2.092 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.091      ; 1.835      ;
; 2.095 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.091      ; 1.838      ;
; 2.099 ; RISC_CPU:U0|counter:U7|pc_addr[3]                ; RISC_CPU:U0|myalu:U3|alu_out[3] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.372      ; 2.623      ;
; 2.100 ; RISC_CPU:U0|counter:U7|pc_addr[1]                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.373      ; 2.625      ;
; 2.103 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[7] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.092      ; 1.847      ;
; 2.107 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ; RISC_CPU:U0|myalu:U3|alu_out[2] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.112      ; 1.871      ;
; 2.108 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.089      ; 2.349      ;
; 2.113 ; RISC_CPU:U0|counter:U7|pc_addr[0]                ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.372      ; 2.637      ;
; 2.120 ; RISC_CPU:U0|counter:U7|pc_addr[5]                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.373      ; 2.645      ;
; 2.134 ; RISC_CPU:U0|counter:U7|pc_addr[0]                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.374      ; 2.660      ;
; 2.147 ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.132      ; 1.931      ;
; 2.148 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.089      ; 2.389      ;
; 2.157 ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.112      ; 1.921      ;
; 2.178 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.520      ; 3.491      ;
; 2.179 ; RISC_CPU:U0|counter:U7|pc_addr[2]                ; RISC_CPU:U0|myalu:U3|alu_out[4] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.374      ; 2.705      ;
; 2.190 ; RISC_CPU:U0|myalu:U3|alu_out[4]                  ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.019      ; 2.361      ;
; 2.200 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[3] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.088      ; 2.440      ;
; 2.220 ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.112      ; 1.984      ;
; 2.222 ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ; RISC_CPU:U0|myalu:U3|alu_out[0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 1.540      ; 3.555      ;
; 2.229 ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[1] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.086      ; 1.967      ;
; 2.231 ; RISC_CPU:U0|counter:U7|pc_addr[2]                ; RISC_CPU:U0|myalu:U3|alu_out[7] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.373      ; 2.756      ;
; 2.242 ; RISC_CPU:U0|machine:U5|rd                        ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.109      ; 2.503      ;
; 2.244 ; RISC_CPU:U0|counter:U7|pc_addr[10]               ; RISC_CPU:U0|myalu:U3|alu_out[2] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.394      ; 2.790      ;
; 2.251 ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ; RISC_CPU:U0|myalu:U3|alu_out[4] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.093      ; 1.996      ;
; 2.256 ; RISC_CPU:U0|counter:U7|pc_addr[10]               ; RISC_CPU:U0|myalu:U3|alu_out[6] ; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.372      ; 2.780      ;
; 2.271 ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ; RISC_CPU:U0|myalu:U3|alu_out[6] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -0.500       ; 0.106      ; 2.029      ;
; 2.273 ; RISC_CPU:U0|machine:U5|datactl_ena               ; RISC_CPU:U0|myalu:U3|alu_out[0] ; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 0.000        ; 0.109      ; 2.534      ;
+-------+--------------------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RISC_CPU:U0|machine:U5|inc_pc'                                                                                                                                                      ;
+-------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.360 ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; RISC_CPU:U0|counter:U7|pc_addr[10]              ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.532      ;
; 0.498 ; RISC_CPU:U0|counter:U7|pc_addr[9]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.652      ;
; 0.511 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.663      ;
; 0.516 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.672      ;
; 0.533 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; RISC_CPU:U0|counter:U7|pc_addr[8]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.698      ;
; 0.551 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; RISC_CPU:U0|counter:U7|pc_addr[7]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.722      ;
; 0.581 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.733      ;
; 0.589 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.741      ;
; 0.603 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.755      ;
; 0.614 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; RISC_CPU:U0|counter:U7|pc_addr[6]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.776      ;
; 0.638 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.790      ;
; 0.645 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.797      ;
; 0.649 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.801      ;
; 0.659 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.815      ;
; 0.680 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.832      ;
; 0.684 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.836      ;
; 0.694 ; RISC_CPU:U0|counter:U7|pc_addr[5]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.850      ;
; 0.715 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.867      ;
; 0.718 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.870      ;
; 0.719 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.871      ;
; 0.732 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.885      ;
; 0.750 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.902      ;
; 0.753 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.905      ;
; 0.754 ; RISC_CPU:U0|counter:U7|pc_addr[4]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.906      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.756 ; RISC_CPU:U0|machine:U5|load_pc                  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; -0.282     ; 0.626      ;
; 0.767 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.920      ;
; 0.785 ; RISC_CPU:U0|counter:U7|pc_addr[3]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.937      ;
; 0.788 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.940      ;
; 0.802 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; RISC_CPU:U0|counter:U7|pc_addr[2]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.955      ;
; 0.823 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.975      ;
; 0.837 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 0.989      ;
; 0.858 ; RISC_CPU:U0|counter:U7|pc_addr[1]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.010      ;
; 0.872 ; RISC_CPU:U0|counter:U7|pc_addr[0]               ; RISC_CPU:U0|counter:U7|pc_addr[10] ; RISC_CPU:U0|machine:U5|inc_pc ; RISC_CPU:U0|machine:U5|inc_pc ; 0.000        ; 0.000      ; 1.024      ;
; 1.199 ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]  ; RISC_CPU:U0|counter:U7|pc_addr[5]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.282     ; 0.569      ;
; 1.206 ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]  ; RISC_CPU:U0|counter:U7|pc_addr[2]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.282     ; 0.576      ;
; 1.301 ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]  ; RISC_CPU:U0|counter:U7|pc_addr[3]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.281     ; 0.672      ;
; 1.323 ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]  ; RISC_CPU:U0|counter:U7|pc_addr[4]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.281     ; 0.694      ;
; 1.324 ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]  ; RISC_CPU:U0|counter:U7|pc_addr[6]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.281     ; 0.695      ;
; 1.366 ; RISC_CPU:U0|instruction_register:U1|ir_addr[10] ; RISC_CPU:U0|counter:U7|pc_addr[10] ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.284     ; 0.734      ;
; 1.408 ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]  ; RISC_CPU:U0|counter:U7|pc_addr[7]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.281     ; 0.779      ;
; 1.416 ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]  ; RISC_CPU:U0|counter:U7|pc_addr[1]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.263     ; 0.805      ;
; 1.424 ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]  ; RISC_CPU:U0|counter:U7|pc_addr[0]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.263     ; 0.813      ;
; 1.426 ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]  ; RISC_CPU:U0|counter:U7|pc_addr[9]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.263     ; 0.815      ;
; 1.437 ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]  ; RISC_CPU:U0|counter:U7|pc_addr[8]  ; clk                           ; RISC_CPU:U0|machine:U5|inc_pc ; -0.500       ; -0.263     ; 0.826      ;
+-------+-------------------------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RISC_CPU:U0|machine:U5|wr'                                                                                                                             ;
+-------+-----------------------------------+---------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node             ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; 0.546 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[253][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.132      ; 1.971      ;
; 0.703 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[81][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.143      ; 2.139      ;
; 0.706 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[196][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.142      ; 2.141      ;
; 0.713 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[187][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.132      ; 2.138      ;
; 0.723 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[13][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.143      ; 2.159      ;
; 0.726 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[11][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.142      ; 2.161      ;
; 0.744 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[7][2]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.147      ; 2.184      ;
; 0.773 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[174][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.131      ; 2.197      ;
; 0.781 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[136][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.147      ; 2.221      ;
; 0.809 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[9][6]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.145      ; 2.247      ;
; 0.809 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[9][5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.145      ; 2.247      ;
; 0.856 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[14][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.140      ; 2.289      ;
; 0.856 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[14][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.140      ; 2.289      ;
; 0.856 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[14][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.140      ; 2.289      ;
; 0.856 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[14][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.140      ; 2.289      ;
; 0.873 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[89][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.128      ; 2.294      ;
; 0.875 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[169][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.133      ; 2.301      ;
; 0.877 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[161][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.133      ; 2.303      ;
; 0.877 ; RISC_CPU:U0|myalu:U3|alu_out[7]   ; ram1:U2|mem[253][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.388     ; 0.641      ;
; 0.882 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[205][6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.157      ; 2.332      ;
; 0.882 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[205][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.157      ; 2.332      ;
; 0.882 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[205][0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.157      ; 2.332      ;
; 0.882 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[205][3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.157      ; 2.332      ;
; 0.894 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[11][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.128      ; 2.315      ;
; 0.901 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[96][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.133      ; 2.327      ;
; 0.901 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[6][5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.140      ; 2.334      ;
; 0.921 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[20][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.158      ; 2.372      ;
; 0.921 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[20][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.158      ; 2.372      ;
; 0.921 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[63][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.130      ; 2.344      ;
; 0.921 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[20][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.158      ; 2.372      ;
; 0.922 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[55][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.130      ; 2.345      ;
; 0.932 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[133][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.150      ; 2.375      ;
; 0.944 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[41][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.151      ; 2.388      ;
; 0.950 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[251][6] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.142      ; 2.385      ;
; 0.950 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[251][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.142      ; 2.385      ;
; 0.950 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[251][3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.142      ; 2.385      ;
; 0.960 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[41][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.151      ; 2.404      ;
; 0.960 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[55][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.130      ; 2.383      ;
; 0.966 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[18][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.413      ;
; 0.979 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[162][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.155      ; 2.427      ;
; 0.980 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[41][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.151      ; 2.424      ;
; 0.986 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[37][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.433      ;
; 0.986 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[37][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.433      ;
; 1.001 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[226][0] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.448      ;
; 1.001 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[226][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.448      ;
; 1.001 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[226][1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.448      ;
; 1.001 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[226][3] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.448      ;
; 1.013 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[229][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.137      ; 2.443      ;
; 1.015 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[81][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.143      ; 2.451      ;
; 1.015 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[101][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.137      ; 2.445      ;
; 1.017 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[199][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.459      ;
; 1.021 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[196][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.468      ;
; 1.022 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[113][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.464      ;
; 1.022 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[2][5]   ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.136      ; 2.451      ;
; 1.022 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[50][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.136      ; 2.451      ;
; 1.023 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[21][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.134      ; 2.450      ;
; 1.025 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[198][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.154      ; 2.472      ;
; 1.026 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[55][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.130      ; 2.449      ;
; 1.028 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[196][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.152      ; 2.473      ;
; 1.032 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[226][4] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.155      ; 2.480      ;
; 1.032 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[70][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.152      ; 2.477      ;
; 1.035 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[72][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.146      ; 2.474      ;
; 1.039 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[214][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.150      ; 2.482      ;
; 1.043 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[192][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.137      ; 2.473      ;
; 1.043 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[45][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.133      ; 2.469      ;
; 1.044 ; RISC_CPU:U0|myalu:U3|alu_out[7]   ; ram1:U2|mem[187][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; -0.388     ; 0.808      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[128][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.137      ; 2.475      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[199][2] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.153      ; 2.491      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[13][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.133      ; 2.471      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.045 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[77][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.138      ; 2.476      ;
; 1.046 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[54][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.134      ; 2.473      ;
; 1.046 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[253][7] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; -0.500       ; 1.132      ; 1.971      ;
; 1.047 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[93][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.165      ; 2.505      ;
; 1.049 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[38][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.134      ; 2.476      ;
; 1.051 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[11][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.150      ; 2.494      ;
; 1.053 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[208][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.148      ; 2.494      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][2]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.054 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[87][3]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.496      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[23][4]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.497      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[23][6]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.497      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[17][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.156      ; 2.504      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[23][7]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.497      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[23][0]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.497      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[23][5]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.497      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[144][5] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.148      ; 2.496      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[196][1] ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.142      ; 2.490      ;
; 1.055 ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; ram1:U2|mem[23][1]  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr ; 0.000        ; 1.149      ; 2.497      ;
+-------+-----------------------------------+---------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c3                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c3                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c4                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c5                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c6                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.c7                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.idle              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|clkgen:U0|pr_state.idle              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|ir_addr[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|opcode[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; RISC_CPU:U0|instruction_register:U1|state        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|wr'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[104][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|wr ; Rise       ; ram1:U2|mem[105][1] ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RISC_CPU:U0|machine:U5|inc_pc'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; RISC_CPU:U0|counter:U7|pc_addr[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U5|inc_pc~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|machine:U5|inc_pc ; Rise       ; U0|U7|pc_addr[9]|clk               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c1'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; RISC_CPU:U0|myalu:U3|alu_out[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U0|pr_state.c1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; Rise       ; U0|U3|alu_out[7]|clk               ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RISC_CPU:U0|clkgen:U0|pr_state.c4'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; RISC_CPU:U0|machinectl:U4|ena ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; RISC_CPU:U0|machinectl:U4|ena ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|WideOr0|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|pr_state.c4|regout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U0|pr_state.c4|regout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U4|ena|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; Rise       ; U0|U4|ena|clk                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; reset     ; RISC_CPU:U0|machine:U5|wr ; 3.333 ; 3.333 ; Rise       ; RISC_CPU:U0|machine:U5|wr ;
; reset     ; clk                       ; 2.083 ; 2.083 ; Fall       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; reset     ; RISC_CPU:U0|machine:U5|wr ; -0.093 ; -0.093 ; Rise       ; RISC_CPU:U0|machine:U5|wr ;
; reset     ; clk                       ; 0.133  ; 0.133  ; Fall       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; halt      ; clk        ; 3.472 ; 3.472 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; halt      ; clk        ; 3.472 ; 3.472 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+------------------------------------+------------+--------+----------+---------+---------------------+
; Clock                              ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -24.661    ; -1.702 ; N/A      ; N/A     ; -1.519              ;
;  RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -24.661    ; 0.130  ; N/A      ; N/A     ; -0.500              ;
;  RISC_CPU:U0|clkgen:U0|pr_state.c4 ; N/A        ; N/A    ; N/A      ; N/A     ; -0.500              ;
;  RISC_CPU:U0|machine:U5|inc_pc     ; -1.602     ; 0.360  ; N/A      ; N/A     ; -0.500              ;
;  RISC_CPU:U0|machine:U5|wr         ; -13.152    ; 0.546  ; N/A      ; N/A     ; -0.500              ;
;  clk                               ; -10.749    ; -1.702 ; N/A      ; N/A     ; -1.519              ;
; Design-wide TNS                    ; -24642.765 ; -3.201 ; 0.0      ; 0.0     ; -2167.988           ;
;  RISC_CPU:U0|clkgen:U0|pr_state.c1 ; -167.317   ; 0.000  ; N/A      ; N/A     ; -8.000              ;
;  RISC_CPU:U0|clkgen:U0|pr_state.c4 ; N/A        ; N/A    ; N/A      ; N/A     ; -1.000              ;
;  RISC_CPU:U0|machine:U5|inc_pc     ; -15.395    ; 0.000  ; N/A      ; N/A     ; -11.000             ;
;  RISC_CPU:U0|machine:U5|wr         ; -24171.208 ; 0.000  ; N/A      ; N/A     ; -2048.000           ;
;  clk                               ; -288.845   ; -3.201 ; N/A      ; N/A     ; -99.988             ;
+------------------------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; reset     ; RISC_CPU:U0|machine:U5|wr ; 7.134 ; 7.134 ; Rise       ; RISC_CPU:U0|machine:U5|wr ;
; reset     ; clk                       ; 4.665 ; 4.665 ; Fall       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; reset     ; RISC_CPU:U0|machine:U5|wr ; -0.093 ; -0.093 ; Rise       ; RISC_CPU:U0|machine:U5|wr ;
; reset     ; clk                       ; 0.133  ; 0.133  ; Fall       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; halt      ; clk        ; 6.121 ; 6.121 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; halt      ; clk        ; 3.472 ; 3.472 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                      ;
+-----------------------------------+-----------------------------------+-----------+------------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths  ; FR Paths   ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+-----------+------------+----------+----------+
; clk                               ; clk                               ; 27        ; 114        ; 121      ; 16784    ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk                               ; 0         ; 0          ; 41       ; 1        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk                               ; 16        ; 0          ; 4191     ; 4191     ;
; RISC_CPU:U0|machine:U5|inc_pc     ; clk                               ; 0         ; 0          ; 4190     ; 0        ;
; RISC_CPU:U0|machine:U5|wr         ; clk                               ; 0         ; 0          ; 4096     ; 0        ;
; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 7047175   ; 1483047750 ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1409435   ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 370609600 ; 370609600  ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 370609600 ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 360815360 ; 0          ; 0        ; 0        ;
; clk                               ; RISC_CPU:U0|machine:U5|inc_pc     ; 11        ; 11         ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|machine:U5|inc_pc     ; 66        ; 0          ; 0        ; 0        ;
; clk                               ; RISC_CPU:U0|machine:U5|wr         ; 10240     ; 2210816    ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr         ; 2048      ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr         ; 552704    ; 552704     ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|machine:U5|wr         ; 552704    ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|machine:U5|wr         ; 524288    ; 0          ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+-----------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                       ;
+-----------------------------------+-----------------------------------+-----------+------------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths  ; FR Paths   ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+-----------+------------+----------+----------+
; clk                               ; clk                               ; 27        ; 114        ; 121      ; 16784    ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; clk                               ; 0         ; 0          ; 41       ; 1        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; clk                               ; 16        ; 0          ; 4191     ; 4191     ;
; RISC_CPU:U0|machine:U5|inc_pc     ; clk                               ; 0         ; 0          ; 4190     ; 0        ;
; RISC_CPU:U0|machine:U5|wr         ; clk                               ; 0         ; 0          ; 4096     ; 0        ;
; clk                               ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 7047175   ; 1483047750 ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 1409435   ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 370609600 ; 370609600  ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 370609600 ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; 360815360 ; 0          ; 0        ; 0        ;
; clk                               ; RISC_CPU:U0|machine:U5|inc_pc     ; 11        ; 11         ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|machine:U5|inc_pc     ; 66        ; 0          ; 0        ; 0        ;
; clk                               ; RISC_CPU:U0|machine:U5|wr         ; 10240     ; 2210816    ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; RISC_CPU:U0|machine:U5|wr         ; 2048      ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4 ; RISC_CPU:U0|machine:U5|wr         ; 552704    ; 552704     ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; RISC_CPU:U0|machine:U5|wr         ; 552704    ; 0          ; 0        ; 0        ;
; RISC_CPU:U0|machine:U5|wr         ; RISC_CPU:U0|machine:U5|wr         ; 524288    ; 0          ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+-----------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2110  ; 2110 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Mar 08 10:45:44 2015
Info: Command: quartus_sta RISC_CPU -c RISC_CPU
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name RISC_CPU:U0|machine:U5|inc_pc RISC_CPU:U0|machine:U5|inc_pc
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name RISC_CPU:U0|clkgen:U0|pr_state.c4 RISC_CPU:U0|clkgen:U0|pr_state.c4
    Info (332105): create_clock -period 1.000 -name RISC_CPU:U0|machine:U5|wr RISC_CPU:U0|machine:U5|wr
    Info (332105): create_clock -period 1.000 -name RISC_CPU:U0|clkgen:U0|pr_state.c1 RISC_CPU:U0|clkgen:U0|pr_state.c1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.661      -167.317 RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (332119):   -13.152    -24171.208 RISC_CPU:U0|machine:U5|wr 
    Info (332119):   -10.749      -288.845 clk 
    Info (332119):    -1.602       -15.395 RISC_CPU:U0|machine:U5|inc_pc 
Info (332146): Worst-case hold slack is -1.702
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.702        -3.201 clk 
    Info (332119):     0.725         0.000 RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (332119):     0.806         0.000 RISC_CPU:U0|machine:U5|inc_pc 
    Info (332119):     1.905         0.000 RISC_CPU:U0|machine:U5|wr 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -96.916 clk 
    Info (332119):    -0.500     -2048.000 RISC_CPU:U0|machine:U5|wr 
    Info (332119):    -0.500       -11.000 RISC_CPU:U0|machine:U5|inc_pc 
    Info (332119):    -0.500        -8.000 RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (332119):    -0.500        -1.000 RISC_CPU:U0|clkgen:U0|pr_state.c4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.352       -70.375 RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (332119):    -5.686    -10269.107 RISC_CPU:U0|machine:U5|wr 
    Info (332119):    -4.192      -107.368 clk 
    Info (332119):    -0.557        -5.150 RISC_CPU:U0|machine:U5|inc_pc 
Info (332146): Worst-case hold slack is -1.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.049        -2.084 clk 
    Info (332119):     0.130         0.000 RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (332119):     0.360         0.000 RISC_CPU:U0|machine:U5|inc_pc 
    Info (332119):     0.546         0.000 RISC_CPU:U0|machine:U5|wr 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519       -99.988 clk 
    Info (332119):    -0.500     -2048.000 RISC_CPU:U0|machine:U5|wr 
    Info (332119):    -0.500       -11.000 RISC_CPU:U0|machine:U5|inc_pc 
    Info (332119):    -0.500        -8.000 RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (332119):    -0.500        -1.000 RISC_CPU:U0|clkgen:U0|pr_state.c4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Sun Mar 08 10:45:50 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


