# 2.5Dおよび3D積層技術の概要と応用例

## はじめに

半導体の高性能化・小型化を実現するため、  
単一チップの面積拡大だけでなく、複数チップを垂直・水平に集積する  
2.5Dおよび3D積層技術が注目されている。

本稿では基本概念から代表的技術、製造プロセス、応用例までを解説する。

---

## 1. 基本概念

- **2.5D積層**  
  シリコンインターポーザ上に複数のダイ（チップ）を横並び配置し、  
  高密度配線で接続。  
  主に高帯域幅メモリ(HBM)との接続に利用。

- **3D積層**  
  複数のチップを垂直方向に積み重ね、  
  TSV(Through Silicon Via)を使い上下のチップ間を接続。  
  高度な集積度と性能向上が可能。

---

## 2. 代表的な技術と手法

| 技術名          | 説明                                         |
|-----------------|----------------------------------------------|
| TSV             | シリコン基板に垂直に貫通する配線               |
| シリコンインターポーザ | 複数ダイの配線接続基板、超微細配線が可能        |
| Fan-Out WLP     | ウェハレベルでの配線拡張による薄型パッケージング |
| CoWoS (TSMC)    | TSMCの2.5D技術、HBMや高性能チップとの接続に利用 |

---

## 3. メリット

- 高密度・高速通信を実現  
- 消費電力の低減  
- 複数の機能チップを統合し柔軟な設計が可能  
- 製造歩留まりの向上（チップレット方式）

---

## 4. 課題と対策

- 熱管理の難しさ（3D積層は特に重要）  
- 製造コストの増加  
- 製造歩留まり問題  
- 設計の複雑化（インターポーザ設計、タイミング調整など）

---

## 5. 応用例

- Apple M1/M2シリーズ：高帯域幅メモリとの2.5D接続  
- GPUやAIアクセラレータの高性能モジュール化  
- 高性能サーバーCPUの3D積層  
- 5Gモデムのチップレット集積

---

## まとめ

2.5D/3D積層技術は、今後の半導体の性能革新に不可欠な技術であり、  
設計・製造の最先端分野として注目されている。

---

© Shinichi Samizo, 2025
