<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:51.3051</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7019732</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>신호 처리 장치 및 통신 디바이스</inventionTitle><inventionTitleEng>SIGNAL PROCESSING APPARATUS AND COMMUNICATION DEVICE</inventionTitleEng><openDate>2024.07.05</openDate><openNumber>10-2024-0105443</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.06.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.06.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03H 17/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/24</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>H04B 1/38</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 출원은 비선형 왜곡 신호의 제거 정밀도를 향상시키기 위한 신호 처리 장치 및 통신 디바이스를 제공하며, 통신 기술 분야에 관한 것이다. 이 장치는 제1 스플리터 모듈, 제1 결합기 모듈, 지연기 및 필터 회로를 포함한다. 제1 스플리터 모듈은 신호 처리 장치의 신호 소스에 결합되고, 제1 스플리터 모듈의 출력 단부는 지연기의 입력 단부 및 필터 회로의 입력 단부에 개별적으로 결합된다. 지연기의 출력 단부는 제1 결합기 모듈의 제1 입력 단부에 결합된다. 필터 회로의 출력 단부는 제1 결합기 모듈의 제2 입력 단부에 결합된다. 필터 회로는 복수의 필터 서브 회로와 어큐뮬레이션 회로를 포함하며, 복수의 필터 서브 회로의 출력 단부는 어큐뮬레이션 회로의 입력 단부에 결합된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.05.25</internationOpenDate><internationOpenNumber>WO2023087200</internationOpenNumber><internationalApplicationDate>2021.11.18</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/131414</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 스플리터 모듈(first splitter module), 제1 결합기 모듈(first combiner module), 지연기(delayer) 및 필터 회로를 포함하는 신호 처리 장치로서,상기 제1 스플리터 모듈은 상기 신호 처리 장치의 신호 소스에 결합되고, 상기 제1 스플리터 모듈의 출력 단부는 상기 지연기의 입력 단부 및 상기 필터 회로의 입력 단부에 개별적으로 결합되고,상기 지연기의 출력 단부는 상기 제1 결합기 모듈의 제1 입력 단부에 결합되고,상기 필터 회로의 출력 단부는 상기 제1 결합기 모듈의 제2 입력 단부에 결합되고, 상기 필터 회로는 복수의 필터 서브 회로 및 어큐뮬레이션 회로(accumulation circuit)를 포함하며, 상기 복수의 필터 서브 회로의 출력 단부는 상기 어큐뮬레이션 회로의 입력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 필터 서브 회로 각각은 샘플 앤 홀드 회로(sample-and-hold circuit) 및 진폭 조정 회로를 포함하고, 상기 샘플 앤 홀드 회로의 출력 단부는 상기 진폭 조정 회로의 제1 입력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 샘플 앤 홀드 회로는 스위치, 커패시터 및 버퍼를 포함하고, 상기 진폭 조정 회로는 곱셈기를 포함하고,상기 스위치의 제1 단부는 상기 필터 서브 회로의 입력 단부이고, 상기 스위치의 제2 단부, 상기 커패시터의 제1 단부 및 상기 버퍼의 제1 단부는 결합되고, 상기 커패시터의 제2 단부는 접지되고, 상기 버퍼의 제2 단부는 상기 곱셈기의 제1 입력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 진폭 조정 회로는 상기 곱셈기의 출력 단부에 결합된 트랜스컨덕턴스 증폭기를 더 포함하는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 필터 회로는 상기 어큐뮬레이션 회로의 출력 단부에 결합된 가변 이득 증폭기를 더 포함하는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>6. 제2항 내지 제5항 중 어느 한 항에 있어서,상기 장치는 필터링 계수 계산 회로를 더 포함하고,상기 필터링 계수 계산 회로의 출력 단부는 상기 진폭 조정 회로의 제2 입력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 필터링 계수 계산 회로는 제2 스플리터 모듈 및 계산 회로를 포함하고,상기 제2 스플리터 모듈의 입력 단부는 상기 제1 결합기 모듈의 출력 단부에 결합되고, 상기 제2 스플리터 모듈의 제1 출력 단부는 상기 계산 회로의 제1 입력 단부에 결합되고, 상기 계산 회로의 제2 입력 단부는 제2 결합기 모듈의 출력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서,상기 장치는 상기 필터 회로에 결합된 파라미터 보정 회로를 더 포함하는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서,상기 장치는 제2 결합기 모듈을 더 포함하고, 상기 제2 결합기 모듈의 제1 입력 단부는 상기 제1 스플리터 모듈의 출력 단부에 결합되고, 상기 제2 결합기 모듈의 제2 입력 단부는 상기 신호 소스에 결합되고, 상기 제2 결합기 모듈의 출력 단부는 상기 필터 회로의 입력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 장치는 감쇠기를 더 포함하고, 상기 감쇠기는 상기 제1 스플리터 모듈과 상기 제2 결합기 모듈 사이에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제8항 중 어느 한 항에 있어서,상기 장치는 제2 결합기 모듈을 더 포함하고, 상기 제2 결합기 모듈의 제1 입력 단부는 상기 필터 회로의 출력 단부에 결합되고, 상기 제2 결합기 모듈의 제2 입력 단부는 상기 신호 소스에 결합되고, 상기 제2 결합기 모듈의 출력 단부는 상기 제1 결합기 모듈의 제2 입력 단부에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 장치는 상기 제2 결합기 모듈의 제2 입력 단부에 결합된 증폭기를 더 포함하는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>13. 제9항 내지 제12항 중 어느 한 항에 있어서,상기 장치는 후왜곡 회로(post-distortion circuit)를 더 포함하고, 상기 후왜곡 회로는 상기 신호 소스와 상기 제2 결합기 모듈 사이에 결합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 후왜곡 회로는 디지털 적응형 필터를 포함하는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>15. 제9항 내지 제12항 중 어느 한 항에 있어서,상기 제2 결합기 모듈은 이퀄라이저로 대체되는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항에 있어서,상기 필터 회로는 칩에 통합되는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 필터 회로는 상기 필터링 계수 계산 회로, 상기 파라미터 보정 회로 또는 상기 후왜곡 회로 중 적어도 하나와 함께 상기 칩에 통합된,신호 처리 장치.</claim></claimInfo><claimInfo><claim>18. 제1항 내지 제17항 중 어느 한 항에 있어서,상기 장치는 상기 제1 스플리터 모듈의 입력 단부와 상기 신호 소스 사이에 결합된 전력 증폭기 및 상기 제1 결합기 모듈의 출력 단부에 결합된 듀플렉서를 더 포함하는,신호 처리 장치.</claim></claimInfo><claimInfo><claim>19. 베이스밴드 회로 및 제1항 내지 제18항 중 어느 한 항에에 따른 신호 처리 장치를 포함하는 통신 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 ****** 광동성 셴젠 롱강 디스트릭트 반티안 후아웨이 어드미니스트레이션 빌딩</address><code>520000572466</code><country>중국</country><engName>HUAWEI TECHNOLOGIES CO., LTD.</engName><name>후아웨이 테크놀러지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>LUO, Yuping</engName><name>루오 유핑</name></inventorInfo><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>WEI, Hongliang</engName><name>웨이 홍리앙</name></inventorInfo><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>LI, Jing</engName><name>리 징</name></inventorInfo><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>TANG, Haizheng</engName><name>당 하이젱</name></inventorInfo><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>XIAO, Yuxiang</engName><name>시아오 위시앙</name></inventorInfo><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>LU, Shaoting</engName><name>루 샤오팅</name></inventorInfo><inventorInfo><address>중국 ******...</address><code> </code><country> </country><engName>WANG, Guangwei</engName><name>왕 광웨이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.06.13</receiptDate><receiptNumber>1-1-2024-0637430-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.06.17</receiptDate><receiptNumber>1-5-2024-0098816-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.06.24</receiptDate><receiptNumber>1-1-2024-0678887-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>9-5-2025-0785581-52</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247019732.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b4fab4a9c7e546a972ebf733a3d8313e1b4982eb4103fbd1ce38ca3ced65c8b467b519f392c3ffe29e06027e8033cdca84176f2b9a2b07cb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbcde68c088756d463cb20ada272376f9de0743634dcbdd164348c6b57acb412132beba455143f3cea1a0970bfeecc190c18c19bf7450b04b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>