/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     STM32F301x.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0
 * @date     08. January 2022
 * @note     Generated by SVDConv V3.3.35 on Saturday, 08.01.2022 10:55:19
 *           from File 'STM32F301x.svd',
 *           last modified on Wednesday, 08.11.2017 05:07:36
 */




// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 27

unsigned int GPIOA_MODER __AT (0x48000000);



// -----------------------------  Field Item: GPIOA_MODER_MODER15  --------------------------------
// SVD Line: 36

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 30) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER14  --------------------------------
// SVD Line: 42

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 28) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER13  --------------------------------
// SVD Line: 48

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 26) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER12  --------------------------------
// SVD Line: 54

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 24) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER11  --------------------------------
// SVD Line: 60

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 22) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER10  --------------------------------
// SVD Line: 66

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 20) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER9  ---------------------------------
// SVD Line: 72

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 18) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER8  ---------------------------------
// SVD Line: 78

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 16) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER7  ---------------------------------
// SVD Line: 84

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER6  ---------------------------------
// SVD Line: 90

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER5  ---------------------------------
// SVD Line: 96

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER4  ---------------------------------
// SVD Line: 102

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER3  ---------------------------------
// SVD Line: 108

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER2  ---------------------------------
// SVD Line: 114

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER1  ---------------------------------
// SVD Line: 120

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER0  ---------------------------------
// SVD Line: 126

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 27

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 134

unsigned int GPIOA_OTYPER __AT (0x48000004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT15  ---------------------------------
// SVD Line: 143

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT14  ---------------------------------
// SVD Line: 149

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT13  ---------------------------------
// SVD Line: 155

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT12  ---------------------------------
// SVD Line: 161

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT11  ---------------------------------
// SVD Line: 167

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT10  ---------------------------------
// SVD Line: 173

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT9  ----------------------------------
// SVD Line: 179

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT8  ----------------------------------
// SVD Line: 185

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 191

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 197

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 203

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 209

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 215

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 221

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 227

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 233

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 134

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDR  ------------------------------
// SVD Line: 241

unsigned int GPIOA_OSPEEDR __AT (0x48000008);



// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 250

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 30) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 256

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 28) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 262

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 26) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 268

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 24) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 274

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 22) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 280

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 20) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 286

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 18) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 292

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 16) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 298

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 14) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 304

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 12) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 310

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 10) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 316

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 8) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 322

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 6) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 328

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 4) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 334

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 2) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 340

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 0) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OSPEEDR  ---------------------------------
// SVD Line: 241

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000008) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 348

unsigned int GPIOA_PUPDR __AT (0x4800000C);



// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR15  --------------------------------
// SVD Line: 357

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR14  --------------------------------
// SVD Line: 363

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR13  --------------------------------
// SVD Line: 369

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR12  --------------------------------
// SVD Line: 375

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR11  --------------------------------
// SVD Line: 381

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR10  --------------------------------
// SVD Line: 387

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 399

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 405

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 411

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 417

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 423

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 429

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 441

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 447

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 348

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800000C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 455

unsigned int GPIOA_IDR __AT (0x48000010);



// -------------------------------  Field Item: GPIOA_IDR_IDR15  ----------------------------------
// SVD Line: 464

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR14  ----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR13  ----------------------------------
// SVD Line: 476

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR12  ----------------------------------
// SVD Line: 482

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR11  ----------------------------------
// SVD Line: 488

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR10  ----------------------------------
// SVD Line: 494

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR9  -----------------------------------
// SVD Line: 500

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR8  -----------------------------------
// SVD Line: 506

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR7  -----------------------------------
// SVD Line: 512

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR6  -----------------------------------
// SVD Line: 518

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR5  -----------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR4  -----------------------------------
// SVD Line: 530

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR3  -----------------------------------
// SVD Line: 536

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR2  -----------------------------------
// SVD Line: 542

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR1  -----------------------------------
// SVD Line: 548

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR0  -----------------------------------
// SVD Line: 554

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 455

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 562

unsigned int GPIOA_ODR __AT (0x48000014);



// -------------------------------  Field Item: GPIOA_ODR_ODR15  ----------------------------------
// SVD Line: 571

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR14  ----------------------------------
// SVD Line: 577

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR13  ----------------------------------
// SVD Line: 583

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR12  ----------------------------------
// SVD Line: 589

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR11  ----------------------------------
// SVD Line: 595

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR10  ----------------------------------
// SVD Line: 601

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR9  -----------------------------------
// SVD Line: 607

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR8  -----------------------------------
// SVD Line: 613

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR7  -----------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR6  -----------------------------------
// SVD Line: 625

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR5  -----------------------------------
// SVD Line: 631

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR4  -----------------------------------
// SVD Line: 637

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR3  -----------------------------------
// SVD Line: 643

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR2  -----------------------------------
// SVD Line: 649

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR1  -----------------------------------
// SVD Line: 655

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR0  -----------------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 562

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 669

unsigned int GPIOA_BSRR __AT (0x48000018);



// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 678

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 684

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 690

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 702

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 708

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 714

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 720

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 726

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 732

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 738

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 744

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 750

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 756

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 762

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 768

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 774

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 780

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 786

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 792

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 804

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 810

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 816

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 822

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 828

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 834

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 846

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 852

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 864

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 669

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000018) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 872

unsigned int GPIOA_LCKR __AT (0x4800001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 881

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800001C) Lok Key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 887

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 899

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 905

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 911

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 917

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 923

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 929

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 941

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 947

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 953

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 959

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 965

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 971

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 872

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800001C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 985

unsigned int GPIOA_AFRL __AT (0x48000020);



// ------------------------------  Field Item: GPIOA_AFRL_AFRL7  ----------------------------------
// SVD Line: 994

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL6  ----------------------------------
// SVD Line: 1000

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL5  ----------------------------------
// SVD Line: 1006

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL4  ----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL3  ----------------------------------
// SVD Line: 1018

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL2  ----------------------------------
// SVD Line: 1024

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL1  ----------------------------------
// SVD Line: 1030

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL0  ----------------------------------
// SVD Line: 1036

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 985

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000020) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRH  -------------------------------
// SVD Line: 1044

unsigned int GPIOA_AFRH __AT (0x48000024);



// ------------------------------  Field Item: GPIOA_AFRH_AFRH15  ---------------------------------
// SVD Line: 1053

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 28) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH14  ---------------------------------
// SVD Line: 1059

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 24) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH13  ---------------------------------
// SVD Line: 1065

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 20) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH12  ---------------------------------
// SVD Line: 1071

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 16) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH11  ---------------------------------
// SVD Line: 1077

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 12) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH10  ---------------------------------
// SVD Line: 1083

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 8) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH9  ----------------------------------
// SVD Line: 1089

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 4) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH8  ----------------------------------
// SVD Line: 1095

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 0) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRH  -----------------------------------
// SVD Line: 1044

//  <rtree> SFDITEM_REG__GPIOA_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000024) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRH >> 0) & 0xFFFFFFFF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 1103

unsigned int GPIOA_BRR __AT (0x48000028);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 1202

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 1103

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000028) Port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 16

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_AFRH </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 1223

unsigned int GPIOB_MODER __AT (0x48000400);



// -----------------------------  Field Item: GPIOB_MODER_MODER15  --------------------------------
// SVD Line: 1232

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 30) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER14  --------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 28) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER13  --------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 26) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER12  --------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 24) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER11  --------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 22) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER10  --------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 20) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER9  ---------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 18) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER8  ---------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 16) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER7  ---------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 14) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER6  ---------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 12) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER5  ---------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 10) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER4  ---------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 8) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER3  ---------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER2  ---------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER1  ---------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER0  ---------------------------------
// SVD Line: 1322

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 1223

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 1330

unsigned int GPIOB_OTYPER __AT (0x48000404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT15  ---------------------------------
// SVD Line: 1339

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000404) Port x configuration bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT14  ---------------------------------
// SVD Line: 1345

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000404) Port x configuration bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT13  ---------------------------------
// SVD Line: 1351

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000404) Port x configuration bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT12  ---------------------------------
// SVD Line: 1357

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000404) Port x configuration bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT11  ---------------------------------
// SVD Line: 1363

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000404) Port x configuration bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT10  ---------------------------------
// SVD Line: 1369

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000404) Port x configuration bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT9  ----------------------------------
// SVD Line: 1375

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000404) Port x configuration bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT8  ----------------------------------
// SVD Line: 1381

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000404) Port x configuration bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT7  ----------------------------------
// SVD Line: 1387

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000404) Port x configuration bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT6  ----------------------------------
// SVD Line: 1393

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000404) Port x configuration bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT5  ----------------------------------
// SVD Line: 1399

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000404) Port x configuration bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT4  ----------------------------------
// SVD Line: 1405

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000404) Port x configuration bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 1411

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000404) Port x configuration bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 1417

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000404) Port x configuration bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 1423

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000404) Port x configuration bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 1429

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000404) Port x configuration bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 1330

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDR  ------------------------------
// SVD Line: 1437

unsigned int GPIOB_OSPEEDR __AT (0x48000408);



// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 1446

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 30) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 1452

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 28) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 1458

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 26) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 1464

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 24) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 1470

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 22) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 1476

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 20) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 1482

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 18) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 1488

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 16) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 1494

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 14) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 1500

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 12) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 1506

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 10) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 8) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 1518

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 6) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 1524

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 4) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 2) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 1536

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 0) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OSPEEDR  ---------------------------------
// SVD Line: 1437

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 1544

unsigned int GPIOB_PUPDR __AT (0x4800040C);



// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR15  --------------------------------
// SVD Line: 1553

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 30) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR14  --------------------------------
// SVD Line: 1559

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 28) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR13  --------------------------------
// SVD Line: 1565

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 26) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR12  --------------------------------
// SVD Line: 1571

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 24) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR11  --------------------------------
// SVD Line: 1577

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 22) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR10  --------------------------------
// SVD Line: 1583

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 20) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 1589

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 18) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 1595

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 16) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 1601

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 1607

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 1613

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 1619

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 1625

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 1631

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 1637

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 1544

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800040C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 1651

unsigned int GPIOB_IDR __AT (0x48000410);



// -------------------------------  Field Item: GPIOB_IDR_IDR15  ----------------------------------
// SVD Line: 1660

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR14  ----------------------------------
// SVD Line: 1666

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR13  ----------------------------------
// SVD Line: 1672

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR12  ----------------------------------
// SVD Line: 1678

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR11  ----------------------------------
// SVD Line: 1684

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR10  ----------------------------------
// SVD Line: 1690

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR9  -----------------------------------
// SVD Line: 1696

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR8  -----------------------------------
// SVD Line: 1702

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR7  -----------------------------------
// SVD Line: 1708

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR6  -----------------------------------
// SVD Line: 1714

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR5  -----------------------------------
// SVD Line: 1720

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR4  -----------------------------------
// SVD Line: 1726

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR3  -----------------------------------
// SVD Line: 1732

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR2  -----------------------------------
// SVD Line: 1738

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR1  -----------------------------------
// SVD Line: 1744

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR0  -----------------------------------
// SVD Line: 1750

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 1651

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 1758

unsigned int GPIOB_ODR __AT (0x48000414);



// -------------------------------  Field Item: GPIOB_ODR_ODR15  ----------------------------------
// SVD Line: 1767

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR14  ----------------------------------
// SVD Line: 1773

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR13  ----------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR12  ----------------------------------
// SVD Line: 1785

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR11  ----------------------------------
// SVD Line: 1791

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR10  ----------------------------------
// SVD Line: 1797

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR9  -----------------------------------
// SVD Line: 1803

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR8  -----------------------------------
// SVD Line: 1809

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR7  -----------------------------------
// SVD Line: 1815

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR6  -----------------------------------
// SVD Line: 1821

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR5  -----------------------------------
// SVD Line: 1827

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR4  -----------------------------------
// SVD Line: 1833

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR3  -----------------------------------
// SVD Line: 1839

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR2  -----------------------------------
// SVD Line: 1845

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR1  -----------------------------------
// SVD Line: 1851

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR0  -----------------------------------
// SVD Line: 1857

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 1758

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 1865

unsigned int GPIOB_BSRR __AT (0x48000418);



// -------------------------------  Field Item: GPIOB_BSRR_BR15  ----------------------------------
// SVD Line: 1874

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR14  ----------------------------------
// SVD Line: 1880

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR13  ----------------------------------
// SVD Line: 1886

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR12  ----------------------------------
// SVD Line: 1892

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR11  ----------------------------------
// SVD Line: 1898

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR10  ----------------------------------
// SVD Line: 1904

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR9  -----------------------------------
// SVD Line: 1910

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 1922

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 1928

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 1934

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 1940

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 1946

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 1952

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 1958

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS15  ----------------------------------
// SVD Line: 1970

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS14  ----------------------------------
// SVD Line: 1976

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS13  ----------------------------------
// SVD Line: 1982

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS12  ----------------------------------
// SVD Line: 1988

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS11  ----------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS10  ----------------------------------
// SVD Line: 2000

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS9  -----------------------------------
// SVD Line: 2006

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 2012

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 2018

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 2024

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 2030

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 2036

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 2042

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 2048

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 2054

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 2060

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 1865

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 2068

unsigned int GPIOB_LCKR __AT (0x4800041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 2077

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800041C) Lok Key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK15  ----------------------------------
// SVD Line: 2083

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK14  ----------------------------------
// SVD Line: 2089

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK13  ----------------------------------
// SVD Line: 2095

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK12  ----------------------------------
// SVD Line: 2101

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK11  ----------------------------------
// SVD Line: 2107

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK10  ----------------------------------
// SVD Line: 2113

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK9  ----------------------------------
// SVD Line: 2119

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 2125

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 2131

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 2137

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 2143

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 2149

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 2155

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 2161

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 2167

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 2173

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 2068

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800041C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 2181

unsigned int GPIOB_AFRL __AT (0x48000420);



// ------------------------------  Field Item: GPIOB_AFRL_AFRL7  ----------------------------------
// SVD Line: 2190

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 28) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL6  ----------------------------------
// SVD Line: 2196

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 24) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL5  ----------------------------------
// SVD Line: 2202

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 20) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL4  ----------------------------------
// SVD Line: 2208

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 16) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL3  ----------------------------------
// SVD Line: 2214

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL2  ----------------------------------
// SVD Line: 2220

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL1  ----------------------------------
// SVD Line: 2226

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL0  ----------------------------------
// SVD Line: 2232

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 2181

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRH  -------------------------------
// SVD Line: 2240

unsigned int GPIOB_AFRH __AT (0x48000424);



// ------------------------------  Field Item: GPIOB_AFRH_AFRH15  ---------------------------------
// SVD Line: 2249

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 28) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH14  ---------------------------------
// SVD Line: 2255

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 24) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH13  ---------------------------------
// SVD Line: 2261

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 20) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH12  ---------------------------------
// SVD Line: 2267

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 16) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH11  ---------------------------------
// SVD Line: 2273

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 12) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH10  ---------------------------------
// SVD Line: 2279

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 8) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH9  ----------------------------------
// SVD Line: 2285

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 4) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH8  ----------------------------------
// SVD Line: 2291

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 0) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRH  -----------------------------------
// SVD Line: 2240

//  <rtree> SFDITEM_REG__GPIOB_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000424) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRH >> 0) & 0xFFFFFFFF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 2299

unsigned int GPIOB_BRR __AT (0x48000428);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 2308

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 2314

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 2320

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 2326

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 2332

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 2338

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 2344

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 2350

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR8  -----------------------------------
// SVD Line: 2356

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR9  -----------------------------------
// SVD Line: 2362

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR10  -----------------------------------
// SVD Line: 2368

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR11  -----------------------------------
// SVD Line: 2374

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR12  -----------------------------------
// SVD Line: 2380

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR13  -----------------------------------
// SVD Line: 2386

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR14  -----------------------------------
// SVD Line: 2392

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR15  -----------------------------------
// SVD Line: 2398

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 2299

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000428) Port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 1212

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_AFRH </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOC_MODER  -------------------------------
// SVD Line: 2419

unsigned int GPIOC_MODER __AT (0x48000800);



// -----------------------------  Field Item: GPIOC_MODER_MODER15  --------------------------------
// SVD Line: 2428

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 30) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER14  --------------------------------
// SVD Line: 2434

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 28) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER13  --------------------------------
// SVD Line: 2440

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 26) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER12  --------------------------------
// SVD Line: 2446

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 24) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER11  --------------------------------
// SVD Line: 2452

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 22) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER10  --------------------------------
// SVD Line: 2458

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 20) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER9  ---------------------------------
// SVD Line: 2464

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 18) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER8  ---------------------------------
// SVD Line: 2470

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 16) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER7  ---------------------------------
// SVD Line: 2476

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 14) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER6  ---------------------------------
// SVD Line: 2482

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 12) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER5  ---------------------------------
// SVD Line: 2488

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 10) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER4  ---------------------------------
// SVD Line: 2494

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 8) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER3  ---------------------------------
// SVD Line: 2500

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 6) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER2  ---------------------------------
// SVD Line: 2506

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 4) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER1  ---------------------------------
// SVD Line: 2512

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 2) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER0  ---------------------------------
// SVD Line: 2518

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 0) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_MODER  ----------------------------------
// SVD Line: 2419

//  <rtree> SFDITEM_REG__GPIOC_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000800) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOC_MODER >> 0) & 0xFFFFFFFF), ((GPIOC_MODER = (GPIOC_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_OTYPER  ------------------------------
// SVD Line: 2526

unsigned int GPIOC_OTYPER __AT (0x48000804);



// ------------------------------  Field Item: GPIOC_OTYPER_OT15  ---------------------------------
// SVD Line: 2535

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000804) Port x configuration bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT14  ---------------------------------
// SVD Line: 2541

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000804) Port x configuration bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT13  ---------------------------------
// SVD Line: 2547

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000804) Port x configuration bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT12  ---------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000804) Port x configuration bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT11  ---------------------------------
// SVD Line: 2559

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000804) Port x configuration bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT10  ---------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000804) Port x configuration bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT9  ----------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000804) Port x configuration bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT8  ----------------------------------
// SVD Line: 2577

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000804) Port x configuration bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT7  ----------------------------------
// SVD Line: 2583

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000804) Port x configuration bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT6  ----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000804) Port x configuration bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT5  ----------------------------------
// SVD Line: 2595

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000804) Port x configuration bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT4  ----------------------------------
// SVD Line: 2601

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000804) Port x configuration bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT3  ----------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000804) Port x configuration bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT2  ----------------------------------
// SVD Line: 2613

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000804) Port x configuration bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT1  ----------------------------------
// SVD Line: 2619

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000804) Port x configuration bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT0  ----------------------------------
// SVD Line: 2625

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000804) Port x configuration bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OTYPER  ----------------------------------
// SVD Line: 2526

//  <rtree> SFDITEM_REG__GPIOC_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000804) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOC_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOC_OTYPER = (GPIOC_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOC_OSPEEDR  ------------------------------
// SVD Line: 2633

unsigned int GPIOC_OSPEEDR __AT (0x48000808);



// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 30) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 2648

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 28) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 2654

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 26) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 2660

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 24) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 2666

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 22) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 20) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 18) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 16) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 2690

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 14) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 2696

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 12) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 2702

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 10) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 2708

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 8) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 6) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 2720

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 4) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 2726

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 2) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 2732

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 0) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OSPEEDR  ---------------------------------
// SVD Line: 2633

//  <rtree> SFDITEM_REG__GPIOC_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000808) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOC_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_PUPDR  -------------------------------
// SVD Line: 2740

unsigned int GPIOC_PUPDR __AT (0x4800080C);



// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR15  --------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 30) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR14  --------------------------------
// SVD Line: 2755

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 28) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR13  --------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 26) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR12  --------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 24) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR11  --------------------------------
// SVD Line: 2773

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 22) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR10  --------------------------------
// SVD Line: 2779

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 20) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 2785

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 18) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 16) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 14) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 12) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 10) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 8) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 6) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 4) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 2) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 0) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUPDR  ----------------------------------
// SVD Line: 2740

//  <rtree> SFDITEM_REG__GPIOC_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800080C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOC_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_IDR  --------------------------------
// SVD Line: 2847

unsigned int GPIOC_IDR __AT (0x48000810);



// -------------------------------  Field Item: GPIOC_IDR_IDR15  ----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR14  ----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR13  ----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR12  ----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR11  ----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR10  ----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR9  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR8  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR7  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR6  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR5  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR4  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR3  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR2  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR1  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR0  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_IDR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__GPIOC_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000810) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOC_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODR  --------------------------------
// SVD Line: 2954

unsigned int GPIOC_ODR __AT (0x48000814);



// -------------------------------  Field Item: GPIOC_ODR_ODR15  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR14  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR13  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR12  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR11  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR10  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR9  -----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR8  -----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR7  -----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR6  -----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR5  -----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR4  -----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR3  -----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR2  -----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR1  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR0  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_ODR  -----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__GPIOC_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000814) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOC_ODR >> 0) & 0xFFFFFFFF), ((GPIOC_ODR = (GPIOC_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSRR  -------------------------------
// SVD Line: 3061

unsigned int GPIOC_BSRR __AT (0x48000818);



// -------------------------------  Field Item: GPIOC_BSRR_BR15  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR14  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR13  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR12  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR11  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR10  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR9  -----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR8  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR7  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR6  -----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR5  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR4  -----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR3  -----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR2  -----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR1  -----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR0  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS15  ----------------------------------
// SVD Line: 3166

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS14  ----------------------------------
// SVD Line: 3172

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS13  ----------------------------------
// SVD Line: 3178

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS12  ----------------------------------
// SVD Line: 3184

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS11  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS10  ----------------------------------
// SVD Line: 3196

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS9  -----------------------------------
// SVD Line: 3202

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS8  -----------------------------------
// SVD Line: 3208

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS7  -----------------------------------
// SVD Line: 3214

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS6  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS5  -----------------------------------
// SVD Line: 3226

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS4  -----------------------------------
// SVD Line: 3232

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS3  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS2  -----------------------------------
// SVD Line: 3244

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS1  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS0  -----------------------------------
// SVD Line: 3256

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_BSRR  -----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__GPIOC_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000818) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOC_BSRR >> 0) & 0xFFFFFFFF), ((GPIOC_BSRR = (GPIOC_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LCKR  -------------------------------
// SVD Line: 3264

unsigned int GPIOC_LCKR __AT (0x4800081C);



// -------------------------------  Field Item: GPIOC_LCKR_LCKK  ----------------------------------
// SVD Line: 3273

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800081C) Lok Key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK15  ----------------------------------
// SVD Line: 3279

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK14  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK13  ----------------------------------
// SVD Line: 3291

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK12  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK11  ----------------------------------
// SVD Line: 3303

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK10  ----------------------------------
// SVD Line: 3309

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK9  ----------------------------------
// SVD Line: 3315

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK8  ----------------------------------
// SVD Line: 3321

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK7  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK6  ----------------------------------
// SVD Line: 3333

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK5  ----------------------------------
// SVD Line: 3339

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK4  ----------------------------------
// SVD Line: 3345

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK3  ----------------------------------
// SVD Line: 3351

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK2  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK1  ----------------------------------
// SVD Line: 3363

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK0  ----------------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LCKR  -----------------------------------
// SVD Line: 3264

//  <rtree> SFDITEM_REG__GPIOC_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800081C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOC_LCKR >> 0) & 0xFFFFFFFF), ((GPIOC_LCKR = (GPIOC_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRL  -------------------------------
// SVD Line: 3377

unsigned int GPIOC_AFRL __AT (0x48000820);



// ------------------------------  Field Item: GPIOC_AFRL_AFRL7  ----------------------------------
// SVD Line: 3386

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 28) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL6  ----------------------------------
// SVD Line: 3392

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 24) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL5  ----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 20) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL4  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 16) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL3  ----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 12) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL2  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 8) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL1  ----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 4) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL0  ----------------------------------
// SVD Line: 3428

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 0) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRL  -----------------------------------
// SVD Line: 3377

//  <rtree> SFDITEM_REG__GPIOC_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000820) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOC_AFRL >> 0) & 0xFFFFFFFF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRH  -------------------------------
// SVD Line: 3436

unsigned int GPIOC_AFRH __AT (0x48000824);



// ------------------------------  Field Item: GPIOC_AFRH_AFRH15  ---------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 28) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH14  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 24) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH13  ---------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 20) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH12  ---------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 16) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH11  ---------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 12) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH10  ---------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 8) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH9  ----------------------------------
// SVD Line: 3481

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 4) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH8  ----------------------------------
// SVD Line: 3487

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000824) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 0) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRH  -----------------------------------
// SVD Line: 3436

//  <rtree> SFDITEM_REG__GPIOC_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000824) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOC_AFRH >> 0) & 0xFFFFFFFF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BRR  --------------------------------
// SVD Line: 3495

unsigned int GPIOC_BRR __AT (0x48000828);



// --------------------------------  Field Item: GPIOC_BRR_BR0  -----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR1  -----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR2  -----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR3  -----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR4  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR5  -----------------------------------
// SVD Line: 3534

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR6  -----------------------------------
// SVD Line: 3540

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR7  -----------------------------------
// SVD Line: 3546

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR8  -----------------------------------
// SVD Line: 3552

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR9  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR10  -----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR11  -----------------------------------
// SVD Line: 3570

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR12  -----------------------------------
// SVD Line: 3576

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR13  -----------------------------------
// SVD Line: 3582

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR14  -----------------------------------
// SVD Line: 3588

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR15  -----------------------------------
// SVD Line: 3594

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000828) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BRR  -----------------------------------
// SVD Line: 3495

//  <rtree> SFDITEM_REG__GPIOC_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000828) Port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOC_BRR >> 0) & 0xFFFFFFFF), ((GPIOC_BRR = (GPIOC_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 2408

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_MODER </item>
//    <item> SFDITEM_REG__GPIOC_OTYPER </item>
//    <item> SFDITEM_REG__GPIOC_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOC_PUPDR </item>
//    <item> SFDITEM_REG__GPIOC_IDR </item>
//    <item> SFDITEM_REG__GPIOC_ODR </item>
//    <item> SFDITEM_REG__GPIOC_BSRR </item>
//    <item> SFDITEM_REG__GPIOC_LCKR </item>
//    <item> SFDITEM_REG__GPIOC_AFRL </item>
//    <item> SFDITEM_REG__GPIOC_AFRH </item>
//    <item> SFDITEM_REG__GPIOC_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOD_MODER  -------------------------------
// SVD Line: 2419

unsigned int GPIOD_MODER __AT (0x48000C00);



// -----------------------------  Field Item: GPIOD_MODER_MODER15  --------------------------------
// SVD Line: 2428

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 30) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER14  --------------------------------
// SVD Line: 2434

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 28) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER13  --------------------------------
// SVD Line: 2440

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 26) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER12  --------------------------------
// SVD Line: 2446

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 24) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER11  --------------------------------
// SVD Line: 2452

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 22) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER10  --------------------------------
// SVD Line: 2458

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 20) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER9  ---------------------------------
// SVD Line: 2464

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 18) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER8  ---------------------------------
// SVD Line: 2470

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 16) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER7  ---------------------------------
// SVD Line: 2476

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 14) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER6  ---------------------------------
// SVD Line: 2482

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 12) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER5  ---------------------------------
// SVD Line: 2488

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 10) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER4  ---------------------------------
// SVD Line: 2494

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 8) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER3  ---------------------------------
// SVD Line: 2500

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 6) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER2  ---------------------------------
// SVD Line: 2506

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 4) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER1  ---------------------------------
// SVD Line: 2512

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 2) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER0  ---------------------------------
// SVD Line: 2518

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000C00) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 0) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_MODER  ----------------------------------
// SVD Line: 2419

//  <rtree> SFDITEM_REG__GPIOD_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C00) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOD_MODER >> 0) & 0xFFFFFFFF), ((GPIOD_MODER = (GPIOD_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_OTYPER  ------------------------------
// SVD Line: 2526

unsigned int GPIOD_OTYPER __AT (0x48000C04);



// ------------------------------  Field Item: GPIOD_OTYPER_OT15  ---------------------------------
// SVD Line: 2535

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000C04) Port x configuration bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT14  ---------------------------------
// SVD Line: 2541

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000C04) Port x configuration bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT13  ---------------------------------
// SVD Line: 2547

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000C04) Port x configuration bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT12  ---------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000C04) Port x configuration bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT11  ---------------------------------
// SVD Line: 2559

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000C04) Port x configuration bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT10  ---------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000C04) Port x configuration bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT9  ----------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000C04) Port x configuration bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT8  ----------------------------------
// SVD Line: 2577

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000C04) Port x configuration bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT7  ----------------------------------
// SVD Line: 2583

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000C04) Port x configuration bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT6  ----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000C04) Port x configuration bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT5  ----------------------------------
// SVD Line: 2595

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000C04) Port x configuration bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT4  ----------------------------------
// SVD Line: 2601

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000C04) Port x configuration bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT3  ----------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000C04) Port x configuration bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT2  ----------------------------------
// SVD Line: 2613

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000C04) Port x configuration bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT1  ----------------------------------
// SVD Line: 2619

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000C04) Port x configuration bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT0  ----------------------------------
// SVD Line: 2625

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000C04) Port x configuration bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_OTYPER  ----------------------------------
// SVD Line: 2526

//  <rtree> SFDITEM_REG__GPIOD_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C04) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOD_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOD_OTYPER = (GPIOD_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOD_OSPEEDR  ------------------------------
// SVD Line: 2633

unsigned int GPIOD_OSPEEDR __AT (0x48000C08);



// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 30) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 2648

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 28) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 2654

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 26) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 2660

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 24) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 2666

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 22) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 20) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 18) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 16) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 2690

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 14) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 2696

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 12) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 2702

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 10) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 2708

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 8) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 6) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 2720

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 4) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 2726

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 2) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 2732

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000C08) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 0) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_OSPEEDR  ---------------------------------
// SVD Line: 2633

//  <rtree> SFDITEM_REG__GPIOD_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C08) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOD_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_PUPDR  -------------------------------
// SVD Line: 2740

unsigned int GPIOD_PUPDR __AT (0x48000C0C);



// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR15  --------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 30) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR14  --------------------------------
// SVD Line: 2755

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 28) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR13  --------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 26) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR12  --------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 24) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR11  --------------------------------
// SVD Line: 2773

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 22) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR10  --------------------------------
// SVD Line: 2779

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 20) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 2785

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 18) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 16) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 14) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 12) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 10) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 8) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 6) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 4) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 2) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000C0C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 0) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PUPDR  ----------------------------------
// SVD Line: 2740

//  <rtree> SFDITEM_REG__GPIOD_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C0C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOD_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_IDR  --------------------------------
// SVD Line: 2847

unsigned int GPIOD_IDR __AT (0x48000C10);



// -------------------------------  Field Item: GPIOD_IDR_IDR15  ----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR14  ----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR13  ----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR12  ----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR11  ----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR10  ----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR9  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR8  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR7  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR6  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR5  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR4  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR3  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR2  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR1  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR0  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000C10) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_IDR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__GPIOD_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000C10) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOD_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODR  --------------------------------
// SVD Line: 2954

unsigned int GPIOD_ODR __AT (0x48000C14);



// -------------------------------  Field Item: GPIOD_ODR_ODR15  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR14  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR13  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR12  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR11  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR10  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR9  -----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR8  -----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR7  -----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR6  -----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR5  -----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR4  -----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR3  -----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR2  -----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR1  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR0  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000C14) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_ODR  -----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__GPIOD_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C14) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOD_ODR >> 0) & 0xFFFFFFFF), ((GPIOD_ODR = (GPIOD_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BSRR  -------------------------------
// SVD Line: 3061

unsigned int GPIOD_BSRR __AT (0x48000C18);



// -------------------------------  Field Item: GPIOD_BSRR_BR15  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR14  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR13  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR12  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR11  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR10  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR9  -----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR8  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR7  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR6  -----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR5  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR4  -----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR3  -----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR2  -----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR1  -----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000C18) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR0  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS15  ----------------------------------
// SVD Line: 3166

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS14  ----------------------------------
// SVD Line: 3172

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS13  ----------------------------------
// SVD Line: 3178

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS12  ----------------------------------
// SVD Line: 3184

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS11  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS10  ----------------------------------
// SVD Line: 3196

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS9  -----------------------------------
// SVD Line: 3202

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS8  -----------------------------------
// SVD Line: 3208

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS7  -----------------------------------
// SVD Line: 3214

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS6  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS5  -----------------------------------
// SVD Line: 3226

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS4  -----------------------------------
// SVD Line: 3232

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS3  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS2  -----------------------------------
// SVD Line: 3244

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS1  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS0  -----------------------------------
// SVD Line: 3256

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000C18) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_BSRR  -----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__GPIOD_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000C18) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOD_BSRR >> 0) & 0xFFFFFFFF), ((GPIOD_BSRR = (GPIOD_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_LCKR  -------------------------------
// SVD Line: 3264

unsigned int GPIOD_LCKR __AT (0x48000C1C);



// -------------------------------  Field Item: GPIOD_LCKR_LCKK  ----------------------------------
// SVD Line: 3273

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x48000C1C) Lok Key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK15  ----------------------------------
// SVD Line: 3279

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK14  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK13  ----------------------------------
// SVD Line: 3291

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK12  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK11  ----------------------------------
// SVD Line: 3303

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK10  ----------------------------------
// SVD Line: 3309

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK9  ----------------------------------
// SVD Line: 3315

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK8  ----------------------------------
// SVD Line: 3321

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK7  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK6  ----------------------------------
// SVD Line: 3333

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK5  ----------------------------------
// SVD Line: 3339

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK4  ----------------------------------
// SVD Line: 3345

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK3  ----------------------------------
// SVD Line: 3351

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK2  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK1  ----------------------------------
// SVD Line: 3363

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK0  ----------------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000C1C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_LCKR  -----------------------------------
// SVD Line: 3264

//  <rtree> SFDITEM_REG__GPIOD_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C1C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOD_LCKR >> 0) & 0xFFFFFFFF), ((GPIOD_LCKR = (GPIOD_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_AFRL  -------------------------------
// SVD Line: 3377

unsigned int GPIOD_AFRL __AT (0x48000C20);



// ------------------------------  Field Item: GPIOD_AFRL_AFRL7  ----------------------------------
// SVD Line: 3386

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 28) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL6  ----------------------------------
// SVD Line: 3392

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 24) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL5  ----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 20) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL4  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 16) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL3  ----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 12) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL2  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 8) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL1  ----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 4) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL0  ----------------------------------
// SVD Line: 3428

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000C20) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 0) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_AFRL  -----------------------------------
// SVD Line: 3377

//  <rtree> SFDITEM_REG__GPIOD_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C20) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOD_AFRL >> 0) & 0xFFFFFFFF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_AFRH  -------------------------------
// SVD Line: 3436

unsigned int GPIOD_AFRH __AT (0x48000C24);



// ------------------------------  Field Item: GPIOD_AFRH_AFRH15  ---------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 28) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH14  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 24) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH13  ---------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 20) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH12  ---------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 16) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH11  ---------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 12) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH10  ---------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 8) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH9  ----------------------------------
// SVD Line: 3481

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 4) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH8  ----------------------------------
// SVD Line: 3487

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000C24) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 0) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_AFRH  -----------------------------------
// SVD Line: 3436

//  <rtree> SFDITEM_REG__GPIOD_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C24) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOD_AFRH >> 0) & 0xFFFFFFFF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BRR  --------------------------------
// SVD Line: 3495

unsigned int GPIOD_BRR __AT (0x48000C28);



// --------------------------------  Field Item: GPIOD_BRR_BR0  -----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR1  -----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR2  -----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR3  -----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR4  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR5  -----------------------------------
// SVD Line: 3534

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR6  -----------------------------------
// SVD Line: 3540

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR7  -----------------------------------
// SVD Line: 3546

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR8  -----------------------------------
// SVD Line: 3552

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR9  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR10  -----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR11  -----------------------------------
// SVD Line: 3570

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR12  -----------------------------------
// SVD Line: 3576

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR13  -----------------------------------
// SVD Line: 3582

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR14  -----------------------------------
// SVD Line: 3588

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR15  -----------------------------------
// SVD Line: 3594

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000C28) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_BRR  -----------------------------------
// SVD Line: 3495

//  <rtree> SFDITEM_REG__GPIOD_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000C28) Port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOD_BRR >> 0) & 0xFFFFFFFF), ((GPIOD_BRR = (GPIOD_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 3604

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_MODER </item>
//    <item> SFDITEM_REG__GPIOD_OTYPER </item>
//    <item> SFDITEM_REG__GPIOD_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOD_PUPDR </item>
//    <item> SFDITEM_REG__GPIOD_IDR </item>
//    <item> SFDITEM_REG__GPIOD_ODR </item>
//    <item> SFDITEM_REG__GPIOD_BSRR </item>
//    <item> SFDITEM_REG__GPIOD_LCKR </item>
//    <item> SFDITEM_REG__GPIOD_AFRL </item>
//    <item> SFDITEM_REG__GPIOD_AFRH </item>
//    <item> SFDITEM_REG__GPIOD_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOE_MODER  -------------------------------
// SVD Line: 2419

unsigned int GPIOE_MODER __AT (0x48001000);



// -----------------------------  Field Item: GPIOE_MODER_MODER15  --------------------------------
// SVD Line: 2428

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 30) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER14  --------------------------------
// SVD Line: 2434

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 28) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER13  --------------------------------
// SVD Line: 2440

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 26) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER12  --------------------------------
// SVD Line: 2446

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 24) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER11  --------------------------------
// SVD Line: 2452

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 22) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER10  --------------------------------
// SVD Line: 2458

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 20) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER9  ---------------------------------
// SVD Line: 2464

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 18) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER8  ---------------------------------
// SVD Line: 2470

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 16) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER7  ---------------------------------
// SVD Line: 2476

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 14) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER6  ---------------------------------
// SVD Line: 2482

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 12) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER5  ---------------------------------
// SVD Line: 2488

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 10) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER4  ---------------------------------
// SVD Line: 2494

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 8) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER3  ---------------------------------
// SVD Line: 2500

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 6) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER2  ---------------------------------
// SVD Line: 2506

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 4) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER1  ---------------------------------
// SVD Line: 2512

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 2) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_MODER_MODER0  ---------------------------------
// SVD Line: 2518

//  <item> SFDITEM_FIELD__GPIOE_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MODER >> 0) & 0x3), ((GPIOE_MODER = (GPIOE_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_MODER  ----------------------------------
// SVD Line: 2419

//  <rtree> SFDITEM_REG__GPIOE_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOE_MODER >> 0) & 0xFFFFFFFF), ((GPIOE_MODER = (GPIOE_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOE_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOE_OTYPER  ------------------------------
// SVD Line: 2526

unsigned int GPIOE_OTYPER __AT (0x48001004);



// ------------------------------  Field Item: GPIOE_OTYPER_OT15  ---------------------------------
// SVD Line: 2535

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001004) Port x configuration bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT14  ---------------------------------
// SVD Line: 2541

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001004) Port x configuration bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT13  ---------------------------------
// SVD Line: 2547

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001004) Port x configuration bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT12  ---------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001004) Port x configuration bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT11  ---------------------------------
// SVD Line: 2559

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001004) Port x configuration bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT10  ---------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001004) Port x configuration bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT9  ----------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001004) Port x configuration bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT8  ----------------------------------
// SVD Line: 2577

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001004) Port x configuration bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT7  ----------------------------------
// SVD Line: 2583

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001004) Port x configuration bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT6  ----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001004) Port x configuration bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT5  ----------------------------------
// SVD Line: 2595

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001004) Port x configuration bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT4  ----------------------------------
// SVD Line: 2601

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001004) Port x configuration bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT3  ----------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001004) Port x configuration bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT2  ----------------------------------
// SVD Line: 2613

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001004) Port x configuration bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT1  ----------------------------------
// SVD Line: 2619

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001004) Port x configuration bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_OTYPER_OT0  ----------------------------------
// SVD Line: 2625

//  <item> SFDITEM_FIELD__GPIOE_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001004) Port x configuration bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOE_OTYPER  ----------------------------------
// SVD Line: 2526

//  <rtree> SFDITEM_REG__GPIOE_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOE_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOE_OTYPER = (GPIOE_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOE_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOE_OSPEEDR  ------------------------------
// SVD Line: 2633

unsigned int GPIOE_OSPEEDR __AT (0x48001008);



// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 30) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 2648

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 28) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 2654

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 26) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 2660

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 24) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 2666

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 22) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 20) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 18) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 16) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 2690

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 14) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 2696

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 12) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 2702

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 10) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 2708

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 8) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 6) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 2720

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 4) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 2726

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 2) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOE_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 2732

//  <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_OSPEEDR >> 0) & 0x3), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOE_OSPEEDR  ---------------------------------
// SVD Line: 2633

//  <rtree> SFDITEM_REG__GPIOE_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001008) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOE_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOE_OSPEEDR = (GPIOE_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOE_PUPDR  -------------------------------
// SVD Line: 2740

unsigned int GPIOE_PUPDR __AT (0x4800100C);



// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR15  --------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 30) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR14  --------------------------------
// SVD Line: 2755

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 28) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR13  --------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 26) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR12  --------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 24) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR11  --------------------------------
// SVD Line: 2773

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 22) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR10  --------------------------------
// SVD Line: 2779

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 20) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 2785

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 18) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 16) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 14) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 12) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 10) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 8) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 6) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 4) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 2) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800100C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 0) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_PUPDR  ----------------------------------
// SVD Line: 2740

//  <rtree> SFDITEM_REG__GPIOE_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800100C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOE_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_IDR  --------------------------------
// SVD Line: 2847

unsigned int GPIOE_IDR __AT (0x48001010);



// -------------------------------  Field Item: GPIOE_IDR_IDR15  ----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR14  ----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR13  ----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR12  ----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR11  ----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR10  ----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR9  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR8  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR7  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR6  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR5  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR4  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR3  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR2  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR1  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR0  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48001010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_IDR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__GPIOE_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48001010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOE_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_ODR  --------------------------------
// SVD Line: 2954

unsigned int GPIOE_ODR __AT (0x48001014);



// -------------------------------  Field Item: GPIOE_ODR_ODR15  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR14  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR13  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR12  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR11  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR10  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR9  -----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR8  -----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR7  -----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR6  -----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR5  -----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR4  -----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR3  -----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR2  -----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR1  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR0  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_ODR  -----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__GPIOE_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOE_ODR >> 0) & 0xFFFFFFFF), ((GPIOE_ODR = (GPIOE_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_BSRR  -------------------------------
// SVD Line: 3061

unsigned int GPIOE_BSRR __AT (0x48001018);



// -------------------------------  Field Item: GPIOE_BSRR_BR15  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR14  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR13  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR12  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR11  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR10  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR9  -----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR8  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR7  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR6  -----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR5  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR4  -----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR3  -----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR2  -----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR1  -----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48001018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR0  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS15  ----------------------------------
// SVD Line: 3166

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS14  ----------------------------------
// SVD Line: 3172

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS13  ----------------------------------
// SVD Line: 3178

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS12  ----------------------------------
// SVD Line: 3184

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS11  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS10  ----------------------------------
// SVD Line: 3196

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS9  -----------------------------------
// SVD Line: 3202

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS8  -----------------------------------
// SVD Line: 3208

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS7  -----------------------------------
// SVD Line: 3214

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS6  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS5  -----------------------------------
// SVD Line: 3226

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS4  -----------------------------------
// SVD Line: 3232

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS3  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS2  -----------------------------------
// SVD Line: 3244

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS1  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS0  -----------------------------------
// SVD Line: 3256

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_BSRR  -----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__GPIOE_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001018) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOE_BSRR >> 0) & 0xFFFFFFFF), ((GPIOE_BSRR = (GPIOE_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_LCKR  -------------------------------
// SVD Line: 3264

unsigned int GPIOE_LCKR __AT (0x4800101C);



// -------------------------------  Field Item: GPIOE_LCKR_LCKK  ----------------------------------
// SVD Line: 3273

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800101C) Lok Key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK15  ----------------------------------
// SVD Line: 3279

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK14  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK13  ----------------------------------
// SVD Line: 3291

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK12  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK11  ----------------------------------
// SVD Line: 3303

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK10  ----------------------------------
// SVD Line: 3309

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK9  ----------------------------------
// SVD Line: 3315

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK8  ----------------------------------
// SVD Line: 3321

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK7  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK6  ----------------------------------
// SVD Line: 3333

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK5  ----------------------------------
// SVD Line: 3339

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK4  ----------------------------------
// SVD Line: 3345

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK3  ----------------------------------
// SVD Line: 3351

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK2  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK1  ----------------------------------
// SVD Line: 3363

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK0  ----------------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800101C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_LCKR  -----------------------------------
// SVD Line: 3264

//  <rtree> SFDITEM_REG__GPIOE_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800101C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOE_LCKR >> 0) & 0xFFFFFFFF), ((GPIOE_LCKR = (GPIOE_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_AFRL  -------------------------------
// SVD Line: 3377

unsigned int GPIOE_AFRL __AT (0x48001020);



// ------------------------------  Field Item: GPIOE_AFRL_AFRL7  ----------------------------------
// SVD Line: 3386

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 28) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL6  ----------------------------------
// SVD Line: 3392

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 24) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL5  ----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 20) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL4  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 16) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL3  ----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 12) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL2  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 8) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL1  ----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 4) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRL_AFRL0  ----------------------------------
// SVD Line: 3428

//  <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRL >> 0) & 0xF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_AFRL  -----------------------------------
// SVD Line: 3377

//  <rtree> SFDITEM_REG__GPIOE_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001020) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOE_AFRL >> 0) & 0xFFFFFFFF), ((GPIOE_AFRL = (GPIOE_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_AFRH  -------------------------------
// SVD Line: 3436

unsigned int GPIOE_AFRH __AT (0x48001024);



// ------------------------------  Field Item: GPIOE_AFRH_AFRH15  ---------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 28) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH14  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 24) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH13  ---------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 20) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH12  ---------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 16) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH11  ---------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 12) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH10  ---------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 8) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH9  ----------------------------------
// SVD Line: 3481

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 4) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_AFRH_AFRH8  ----------------------------------
// SVD Line: 3487

//  <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_AFRH >> 0) & 0xF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_AFRH  -----------------------------------
// SVD Line: 3436

//  <rtree> SFDITEM_REG__GPIOE_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001024) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOE_AFRH >> 0) & 0xFFFFFFFF), ((GPIOE_AFRH = (GPIOE_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOE_AFRH_AFRH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_BRR  --------------------------------
// SVD Line: 3495

unsigned int GPIOE_BRR __AT (0x48001028);



// --------------------------------  Field Item: GPIOE_BRR_BR0  -----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR1  -----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR2  -----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR3  -----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR4  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR5  -----------------------------------
// SVD Line: 3534

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR6  -----------------------------------
// SVD Line: 3540

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR7  -----------------------------------
// SVD Line: 3546

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR8  -----------------------------------
// SVD Line: 3552

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR9  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR10  -----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR11  -----------------------------------
// SVD Line: 3570

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR12  -----------------------------------
// SVD Line: 3576

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR13  -----------------------------------
// SVD Line: 3582

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR14  -----------------------------------
// SVD Line: 3588

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR15  -----------------------------------
// SVD Line: 3594

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001028) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_BRR  -----------------------------------
// SVD Line: 3495

//  <rtree> SFDITEM_REG__GPIOE_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001028) Port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOE_BRR >> 0) & 0xFFFFFFFF), ((GPIOE_BRR = (GPIOE_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOE  -------------------------------------
// SVD Line: 3608

//  <view> GPIOE
//    <name> GPIOE </name>
//    <item> SFDITEM_REG__GPIOE_MODER </item>
//    <item> SFDITEM_REG__GPIOE_OTYPER </item>
//    <item> SFDITEM_REG__GPIOE_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOE_PUPDR </item>
//    <item> SFDITEM_REG__GPIOE_IDR </item>
//    <item> SFDITEM_REG__GPIOE_ODR </item>
//    <item> SFDITEM_REG__GPIOE_BSRR </item>
//    <item> SFDITEM_REG__GPIOE_LCKR </item>
//    <item> SFDITEM_REG__GPIOE_AFRL </item>
//    <item> SFDITEM_REG__GPIOE_AFRH </item>
//    <item> SFDITEM_REG__GPIOE_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOF_MODER  -------------------------------
// SVD Line: 2419

unsigned int GPIOF_MODER __AT (0x48001400);



// -----------------------------  Field Item: GPIOF_MODER_MODER15  --------------------------------
// SVD Line: 2428

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 30) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER14  --------------------------------
// SVD Line: 2434

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 28) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER13  --------------------------------
// SVD Line: 2440

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 26) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER12  --------------------------------
// SVD Line: 2446

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 24) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER11  --------------------------------
// SVD Line: 2452

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 22) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER10  --------------------------------
// SVD Line: 2458

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 20) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER9  ---------------------------------
// SVD Line: 2464

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 18) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER8  ---------------------------------
// SVD Line: 2470

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 16) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER7  ---------------------------------
// SVD Line: 2476

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 14) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER6  ---------------------------------
// SVD Line: 2482

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 12) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER5  ---------------------------------
// SVD Line: 2488

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 10) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER4  ---------------------------------
// SVD Line: 2494

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 8) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER3  ---------------------------------
// SVD Line: 2500

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 6) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER2  ---------------------------------
// SVD Line: 2506

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 4) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER1  ---------------------------------
// SVD Line: 2512

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 2) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER0  ---------------------------------
// SVD Line: 2518

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 0) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_MODER  ----------------------------------
// SVD Line: 2419

//  <rtree> SFDITEM_REG__GPIOF_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOF_MODER >> 0) & 0xFFFFFFFF), ((GPIOF_MODER = (GPIOF_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_OTYPER  ------------------------------
// SVD Line: 2526

unsigned int GPIOF_OTYPER __AT (0x48001404);



// ------------------------------  Field Item: GPIOF_OTYPER_OT15  ---------------------------------
// SVD Line: 2535

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001404) Port x configuration bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT14  ---------------------------------
// SVD Line: 2541

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001404) Port x configuration bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT13  ---------------------------------
// SVD Line: 2547

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001404) Port x configuration bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT12  ---------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001404) Port x configuration bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT11  ---------------------------------
// SVD Line: 2559

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001404) Port x configuration bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT10  ---------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001404) Port x configuration bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT9  ----------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001404) Port x configuration bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT8  ----------------------------------
// SVD Line: 2577

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001404) Port x configuration bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT7  ----------------------------------
// SVD Line: 2583

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001404) Port x configuration bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT6  ----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001404) Port x configuration bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT5  ----------------------------------
// SVD Line: 2595

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001404) Port x configuration bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT4  ----------------------------------
// SVD Line: 2601

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001404) Port x configuration bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT3  ----------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001404) Port x configuration bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT2  ----------------------------------
// SVD Line: 2613

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001404) Port x configuration bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT1  ----------------------------------
// SVD Line: 2619

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001404) Port x configuration bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT0  ----------------------------------
// SVD Line: 2625

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001404) Port x configuration bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OTYPER  ----------------------------------
// SVD Line: 2526

//  <rtree> SFDITEM_REG__GPIOF_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOF_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOF_OTYPER = (GPIOF_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOF_OSPEEDR  ------------------------------
// SVD Line: 2633

unsigned int GPIOF_OSPEEDR __AT (0x48001408);



// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 30) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 2648

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 28) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 2654

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 26) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 2660

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 24) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 2666

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 22) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 20) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 18) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 16) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 2690

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 14) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 2696

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 12) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 2702

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 10) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 2708

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 8) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 6) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 2720

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 4) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 2726

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 2) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 2732

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 0) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OSPEEDR  ---------------------------------
// SVD Line: 2633

//  <rtree> SFDITEM_REG__GPIOF_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOF_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PUPDR  -------------------------------
// SVD Line: 2740

unsigned int GPIOF_PUPDR __AT (0x4800140C);



// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR15  --------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 30) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR14  --------------------------------
// SVD Line: 2755

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 28) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR13  --------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 26) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR12  --------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 24) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR11  --------------------------------
// SVD Line: 2773

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 22) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR10  --------------------------------
// SVD Line: 2779

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 20) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 2785

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 18) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 16) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 14) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 12) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 10) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 8) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 6) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 4) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 2) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 0) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_PUPDR  ----------------------------------
// SVD Line: 2740

//  <rtree> SFDITEM_REG__GPIOF_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800140C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOF_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_IDR  --------------------------------
// SVD Line: 2847

unsigned int GPIOF_IDR __AT (0x48001410);



// -------------------------------  Field Item: GPIOF_IDR_IDR15  ----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR14  ----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR13  ----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR12  ----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR11  ----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR10  ----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR9  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR8  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR7  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR6  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR5  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR4  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR3  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR2  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR1  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR0  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_IDR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__GPIOF_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48001410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOF_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_ODR  --------------------------------
// SVD Line: 2954

unsigned int GPIOF_ODR __AT (0x48001414);



// -------------------------------  Field Item: GPIOF_ODR_ODR15  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR14  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR13  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR12  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR11  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR10  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR9  -----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR8  -----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR7  -----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR6  -----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR5  -----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR4  -----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR3  -----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR2  -----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR1  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR0  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_ODR  -----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__GPIOF_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOF_ODR >> 0) & 0xFFFFFFFF), ((GPIOF_ODR = (GPIOF_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BSRR  -------------------------------
// SVD Line: 3061

unsigned int GPIOF_BSRR __AT (0x48001418);



// -------------------------------  Field Item: GPIOF_BSRR_BR15  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR14  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR13  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR12  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR11  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR10  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR9  -----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR8  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR7  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR6  -----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR5  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR4  -----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR3  -----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR2  -----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR1  -----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR0  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS15  ----------------------------------
// SVD Line: 3166

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS14  ----------------------------------
// SVD Line: 3172

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS13  ----------------------------------
// SVD Line: 3178

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS12  ----------------------------------
// SVD Line: 3184

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS11  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS10  ----------------------------------
// SVD Line: 3196

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS9  -----------------------------------
// SVD Line: 3202

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS8  -----------------------------------
// SVD Line: 3208

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS7  -----------------------------------
// SVD Line: 3214

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS6  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS5  -----------------------------------
// SVD Line: 3226

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS4  -----------------------------------
// SVD Line: 3232

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS3  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS2  -----------------------------------
// SVD Line: 3244

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS1  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS0  -----------------------------------
// SVD Line: 3256

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_BSRR  -----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__GPIOF_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BSRR >> 0) & 0xFFFFFFFF), ((GPIOF_BSRR = (GPIOF_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LCKR  -------------------------------
// SVD Line: 3264

unsigned int GPIOF_LCKR __AT (0x4800141C);



// -------------------------------  Field Item: GPIOF_LCKR_LCKK  ----------------------------------
// SVD Line: 3273

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800141C) Lok Key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK15  ----------------------------------
// SVD Line: 3279

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK14  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK13  ----------------------------------
// SVD Line: 3291

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK12  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK11  ----------------------------------
// SVD Line: 3303

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK10  ----------------------------------
// SVD Line: 3309

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK9  ----------------------------------
// SVD Line: 3315

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK8  ----------------------------------
// SVD Line: 3321

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK7  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK6  ----------------------------------
// SVD Line: 3333

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK5  ----------------------------------
// SVD Line: 3339

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK4  ----------------------------------
// SVD Line: 3345

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK3  ----------------------------------
// SVD Line: 3351

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK2  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK1  ----------------------------------
// SVD Line: 3363

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK0  ----------------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LCKR  -----------------------------------
// SVD Line: 3264

//  <rtree> SFDITEM_REG__GPIOF_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800141C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOF_LCKR >> 0) & 0xFFFFFFFF), ((GPIOF_LCKR = (GPIOF_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRL  -------------------------------
// SVD Line: 3377

unsigned int GPIOF_AFRL __AT (0x48001420);



// ------------------------------  Field Item: GPIOF_AFRL_AFRL7  ----------------------------------
// SVD Line: 3386

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 28) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL6  ----------------------------------
// SVD Line: 3392

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 24) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL5  ----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 20) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL4  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 16) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL3  ----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 12) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL2  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 8) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL1  ----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 4) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFRL0  ----------------------------------
// SVD Line: 3428

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 0) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRL  -----------------------------------
// SVD Line: 3377

//  <rtree> SFDITEM_REG__GPIOF_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOF_AFRL >> 0) & 0xFFFFFFFF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRH  -------------------------------
// SVD Line: 3436

unsigned int GPIOF_AFRH __AT (0x48001424);



// ------------------------------  Field Item: GPIOF_AFRH_AFRH15  ---------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 28) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH14  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 24) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH13  ---------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 20) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH12  ---------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 16) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH11  ---------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 12) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH10  ---------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 8) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH9  ----------------------------------
// SVD Line: 3481

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 4) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFRH8  ----------------------------------
// SVD Line: 3487

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 0) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRH  -----------------------------------
// SVD Line: 3436

//  <rtree> SFDITEM_REG__GPIOF_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001424) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOF_AFRH >> 0) & 0xFFFFFFFF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFRH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BRR  --------------------------------
// SVD Line: 3495

unsigned int GPIOF_BRR __AT (0x48001428);



// --------------------------------  Field Item: GPIOF_BRR_BR0  -----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR1  -----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR2  -----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR3  -----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR4  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR5  -----------------------------------
// SVD Line: 3534

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR6  -----------------------------------
// SVD Line: 3540

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR7  -----------------------------------
// SVD Line: 3546

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR8  -----------------------------------
// SVD Line: 3552

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR9  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR10  -----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR11  -----------------------------------
// SVD Line: 3570

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR12  -----------------------------------
// SVD Line: 3576

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR13  -----------------------------------
// SVD Line: 3582

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR14  -----------------------------------
// SVD Line: 3588

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR15  -----------------------------------
// SVD Line: 3594

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001428) Port x Reset bit y </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_BRR  -----------------------------------
// SVD Line: 3495

//  <rtree> SFDITEM_REG__GPIOF_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001428) Port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BRR >> 0) & 0xFFFFFFFF), ((GPIOF_BRR = (GPIOF_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 3612

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_MODER </item>
//    <item> SFDITEM_REG__GPIOF_OTYPER </item>
//    <item> SFDITEM_REG__GPIOF_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOF_PUPDR </item>
//    <item> SFDITEM_REG__GPIOF_IDR </item>
//    <item> SFDITEM_REG__GPIOF_ODR </item>
//    <item> SFDITEM_REG__GPIOF_BSRR </item>
//    <item> SFDITEM_REG__GPIOF_LCKR </item>
//    <item> SFDITEM_REG__GPIOF_AFRL </item>
//    <item> SFDITEM_REG__GPIOF_AFRH </item>
//    <item> SFDITEM_REG__GPIOF_BRR </item>
//  </view>
//  


// ------------------------------  Register Item Address: TSC_CR  ---------------------------------
// SVD Line: 3635

unsigned int TSC_CR __AT (0x40024000);



// ---------------------------------  Field Item: TSC_CR_CTPH  ------------------------------------
// SVD Line: 3644

//  <item> SFDITEM_FIELD__TSC_CR_CTPH
//    <name> CTPH </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40024000) Charge transfer pulse high </i>
//    <edit> 
//      <loc> ( (unsigned char)((TSC_CR >> 28) & 0xF), ((TSC_CR = (TSC_CR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TSC_CR_CTPL  ------------------------------------
// SVD Line: 3650

//  <item> SFDITEM_FIELD__TSC_CR_CTPL
//    <name> CTPL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40024000) Charge transfer pulse low </i>
//    <edit> 
//      <loc> ( (unsigned char)((TSC_CR >> 24) & 0xF), ((TSC_CR = (TSC_CR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TSC_CR_SSD  -------------------------------------
// SVD Line: 3656

//  <item> SFDITEM_FIELD__TSC_CR_SSD
//    <name> SSD </name>
//    <rw> 
//    <i> [Bits 23..17] RW (@ 0x40024000) Spread spectrum deviation </i>
//    <edit> 
//      <loc> ( (unsigned char)((TSC_CR >> 17) & 0x7F), ((TSC_CR = (TSC_CR & ~(0x7FUL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TSC_CR_SSE  -------------------------------------
// SVD Line: 3662

//  <item> SFDITEM_FIELD__TSC_CR_SSE
//    <name> SSE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40024000) Spread spectrum enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.16..16> SSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TSC_CR_SSPSC  ------------------------------------
// SVD Line: 3668

//  <item> SFDITEM_FIELD__TSC_CR_SSPSC
//    <name> SSPSC </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40024000) Spread spectrum prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.15..15> SSPSC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TSC_CR_PGPSC  ------------------------------------
// SVD Line: 3674

//  <item> SFDITEM_FIELD__TSC_CR_PGPSC
//    <name> PGPSC </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40024000) pulse generator prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TSC_CR >> 12) & 0x7), ((TSC_CR = (TSC_CR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TSC_CR_MCV  -------------------------------------
// SVD Line: 3680

//  <item> SFDITEM_FIELD__TSC_CR_MCV
//    <name> MCV </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40024000) Max count value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TSC_CR >> 5) & 0x7), ((TSC_CR = (TSC_CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TSC_CR_IODEF  ------------------------------------
// SVD Line: 3686

//  <item> SFDITEM_FIELD__TSC_CR_IODEF
//    <name> IODEF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40024000) I/O Default mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.4..4> IODEF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_CR_SYNCPOL  -----------------------------------
// SVD Line: 3692

//  <item> SFDITEM_FIELD__TSC_CR_SYNCPOL
//    <name> SYNCPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40024000) Synchronization pin polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.3..3> SYNCPOL
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: TSC_CR_AM  -------------------------------------
// SVD Line: 3698

//  <item> SFDITEM_FIELD__TSC_CR_AM
//    <name> AM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40024000) Acquisition mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.2..2> AM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TSC_CR_START  ------------------------------------
// SVD Line: 3704

//  <item> SFDITEM_FIELD__TSC_CR_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024000) Start a new acquisition </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.1..1> START
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TSC_CR_TSCE  ------------------------------------
// SVD Line: 3710

//  <item> SFDITEM_FIELD__TSC_CR_TSCE
//    <name> TSCE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024000) Touch sensing controller enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_CR ) </loc>
//      <o.0..0> TSCE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TSC_CR  -------------------------------------
// SVD Line: 3635

//  <rtree> SFDITEM_REG__TSC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024000) control register </i>
//    <loc> ( (unsigned int)((TSC_CR >> 0) & 0xFFFFFFFF), ((TSC_CR = (TSC_CR & ~(0xFFFFF0FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF0FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_CR_CTPH </item>
//    <item> SFDITEM_FIELD__TSC_CR_CTPL </item>
//    <item> SFDITEM_FIELD__TSC_CR_SSD </item>
//    <item> SFDITEM_FIELD__TSC_CR_SSE </item>
//    <item> SFDITEM_FIELD__TSC_CR_SSPSC </item>
//    <item> SFDITEM_FIELD__TSC_CR_PGPSC </item>
//    <item> SFDITEM_FIELD__TSC_CR_MCV </item>
//    <item> SFDITEM_FIELD__TSC_CR_IODEF </item>
//    <item> SFDITEM_FIELD__TSC_CR_SYNCPOL </item>
//    <item> SFDITEM_FIELD__TSC_CR_AM </item>
//    <item> SFDITEM_FIELD__TSC_CR_START </item>
//    <item> SFDITEM_FIELD__TSC_CR_TSCE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TSC_IER  ---------------------------------
// SVD Line: 3718

unsigned int TSC_IER __AT (0x40024004);



// --------------------------------  Field Item: TSC_IER_MCEIE  -----------------------------------
// SVD Line: 3727

//  <item> SFDITEM_FIELD__TSC_IER_MCEIE
//    <name> MCEIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024004) Max count error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IER ) </loc>
//      <o.1..1> MCEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TSC_IER_EOAIE  -----------------------------------
// SVD Line: 3733

//  <item> SFDITEM_FIELD__TSC_IER_EOAIE
//    <name> EOAIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024004) End of acquisition interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IER ) </loc>
//      <o.0..0> EOAIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TSC_IER  ------------------------------------
// SVD Line: 3718

//  <rtree> SFDITEM_REG__TSC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024004) interrupt enable register </i>
//    <loc> ( (unsigned int)((TSC_IER >> 0) & 0xFFFFFFFF), ((TSC_IER = (TSC_IER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_IER_MCEIE </item>
//    <item> SFDITEM_FIELD__TSC_IER_EOAIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TSC_ICR  ---------------------------------
// SVD Line: 3741

unsigned int TSC_ICR __AT (0x40024008);



// --------------------------------  Field Item: TSC_ICR_MCEIC  -----------------------------------
// SVD Line: 3750

//  <item> SFDITEM_FIELD__TSC_ICR_MCEIC
//    <name> MCEIC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024008) Max count error interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_ICR ) </loc>
//      <o.1..1> MCEIC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TSC_ICR_EOAIC  -----------------------------------
// SVD Line: 3756

//  <item> SFDITEM_FIELD__TSC_ICR_EOAIC
//    <name> EOAIC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024008) End of acquisition interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_ICR ) </loc>
//      <o.0..0> EOAIC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TSC_ICR  ------------------------------------
// SVD Line: 3741

//  <rtree> SFDITEM_REG__TSC_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024008) interrupt clear register </i>
//    <loc> ( (unsigned int)((TSC_ICR >> 0) & 0xFFFFFFFF), ((TSC_ICR = (TSC_ICR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_ICR_MCEIC </item>
//    <item> SFDITEM_FIELD__TSC_ICR_EOAIC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TSC_ISR  ---------------------------------
// SVD Line: 3764

unsigned int TSC_ISR __AT (0x4002400C);



// --------------------------------  Field Item: TSC_ISR_MCEF  ------------------------------------
// SVD Line: 3773

//  <item> SFDITEM_FIELD__TSC_ISR_MCEF
//    <name> MCEF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002400C) Max count error flag </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_ISR ) </loc>
//      <o.1..1> MCEF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TSC_ISR_EOAF  ------------------------------------
// SVD Line: 3779

//  <item> SFDITEM_FIELD__TSC_ISR_EOAF
//    <name> EOAF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002400C) End of acquisition flag </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_ISR ) </loc>
//      <o.0..0> EOAF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TSC_ISR  ------------------------------------
// SVD Line: 3764

//  <rtree> SFDITEM_REG__TSC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002400C) interrupt status register </i>
//    <loc> ( (unsigned int)((TSC_ISR >> 0) & 0xFFFFFFFF), ((TSC_ISR = (TSC_ISR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_ISR_MCEF </item>
//    <item> SFDITEM_FIELD__TSC_ISR_EOAF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOHCR  --------------------------------
// SVD Line: 3787

unsigned int TSC_IOHCR __AT (0x40024010);



// ------------------------------  Field Item: TSC_IOHCR_G1_IO1  ----------------------------------
// SVD Line: 3796

//  <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO1
//    <name> G1_IO1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024010) G1_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.0..0> G1_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G1_IO2  ----------------------------------
// SVD Line: 3802

//  <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO2
//    <name> G1_IO2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024010) G1_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.1..1> G1_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G1_IO3  ----------------------------------
// SVD Line: 3808

//  <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO3
//    <name> G1_IO3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40024010) G1_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.2..2> G1_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G1_IO4  ----------------------------------
// SVD Line: 3814

//  <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO4
//    <name> G1_IO4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40024010) G1_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.3..3> G1_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G2_IO1  ----------------------------------
// SVD Line: 3820

//  <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO1
//    <name> G2_IO1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40024010) G2_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.4..4> G2_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G2_IO2  ----------------------------------
// SVD Line: 3826

//  <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO2
//    <name> G2_IO2 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40024010) G2_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.5..5> G2_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G2_IO3  ----------------------------------
// SVD Line: 3832

//  <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO3
//    <name> G2_IO3 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40024010) G2_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.6..6> G2_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G2_IO4  ----------------------------------
// SVD Line: 3838

//  <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO4
//    <name> G2_IO4 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40024010) G2_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.7..7> G2_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G3_IO1  ----------------------------------
// SVD Line: 3844

//  <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO1
//    <name> G3_IO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40024010) G3_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.8..8> G3_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G3_IO2  ----------------------------------
// SVD Line: 3850

//  <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO2
//    <name> G3_IO2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40024010) G3_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.9..9> G3_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G3_IO3  ----------------------------------
// SVD Line: 3856

//  <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO3
//    <name> G3_IO3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40024010) G3_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.10..10> G3_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G3_IO4  ----------------------------------
// SVD Line: 3862

//  <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO4
//    <name> G3_IO4 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40024010) G3_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.11..11> G3_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G4_IO1  ----------------------------------
// SVD Line: 3868

//  <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO1
//    <name> G4_IO1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40024010) G4_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.12..12> G4_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G4_IO2  ----------------------------------
// SVD Line: 3874

//  <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO2
//    <name> G4_IO2 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40024010) G4_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.13..13> G4_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G4_IO3  ----------------------------------
// SVD Line: 3880

//  <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO3
//    <name> G4_IO3 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40024010) G4_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.14..14> G4_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G4_IO4  ----------------------------------
// SVD Line: 3886

//  <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO4
//    <name> G4_IO4 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40024010) G4_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.15..15> G4_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G5_IO1  ----------------------------------
// SVD Line: 3892

//  <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO1
//    <name> G5_IO1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40024010) G5_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.16..16> G5_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G5_IO2  ----------------------------------
// SVD Line: 3898

//  <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO2
//    <name> G5_IO2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40024010) G5_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.17..17> G5_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G5_IO3  ----------------------------------
// SVD Line: 3904

//  <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO3
//    <name> G5_IO3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40024010) G5_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.18..18> G5_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G5_IO4  ----------------------------------
// SVD Line: 3910

//  <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO4
//    <name> G5_IO4 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40024010) G5_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.19..19> G5_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G6_IO1  ----------------------------------
// SVD Line: 3916

//  <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO1
//    <name> G6_IO1 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40024010) G6_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.20..20> G6_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G6_IO2  ----------------------------------
// SVD Line: 3922

//  <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO2
//    <name> G6_IO2 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40024010) G6_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.21..21> G6_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G6_IO3  ----------------------------------
// SVD Line: 3928

//  <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO3
//    <name> G6_IO3 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40024010) G6_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.22..22> G6_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G6_IO4  ----------------------------------
// SVD Line: 3934

//  <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO4
//    <name> G6_IO4 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40024010) G6_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.23..23> G6_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G7_IO1  ----------------------------------
// SVD Line: 3940

//  <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO1
//    <name> G7_IO1 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40024010) G7_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.24..24> G7_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G7_IO2  ----------------------------------
// SVD Line: 3946

//  <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO2
//    <name> G7_IO2 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40024010) G7_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.25..25> G7_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G7_IO3  ----------------------------------
// SVD Line: 3952

//  <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO3
//    <name> G7_IO3 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40024010) G7_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.26..26> G7_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G7_IO4  ----------------------------------
// SVD Line: 3958

//  <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO4
//    <name> G7_IO4 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40024010) G7_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.27..27> G7_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G8_IO1  ----------------------------------
// SVD Line: 3964

//  <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO1
//    <name> G8_IO1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40024010) G8_IO1 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.28..28> G8_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G8_IO2  ----------------------------------
// SVD Line: 3970

//  <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO2
//    <name> G8_IO2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40024010) G8_IO2 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.29..29> G8_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G8_IO3  ----------------------------------
// SVD Line: 3976

//  <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO3
//    <name> G8_IO3 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40024010) G8_IO3 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.30..30> G8_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOHCR_G8_IO4  ----------------------------------
// SVD Line: 3982

//  <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO4
//    <name> G8_IO4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40024010) G8_IO4 Schmitt trigger hysteresis mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOHCR ) </loc>
//      <o.31..31> G8_IO4
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TSC_IOHCR  -----------------------------------
// SVD Line: 3787

//  <rtree> SFDITEM_REG__TSC_IOHCR
//    <name> IOHCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024010) I/O hysteresis control register </i>
//    <loc> ( (unsigned int)((TSC_IOHCR >> 0) & 0xFFFFFFFF), ((TSC_IOHCR = (TSC_IOHCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G1_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G2_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G3_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G4_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G5_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G6_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G7_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOHCR_G8_IO4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOASCR  -------------------------------
// SVD Line: 3990

unsigned int TSC_IOASCR __AT (0x40024018);



// ------------------------------  Field Item: TSC_IOASCR_G1_IO1  ---------------------------------
// SVD Line: 3999

//  <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO1
//    <name> G1_IO1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024018) G1_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.0..0> G1_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G1_IO2  ---------------------------------
// SVD Line: 4005

//  <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO2
//    <name> G1_IO2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024018) G1_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.1..1> G1_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G1_IO3  ---------------------------------
// SVD Line: 4011

//  <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO3
//    <name> G1_IO3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40024018) G1_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.2..2> G1_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G1_IO4  ---------------------------------
// SVD Line: 4017

//  <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO4
//    <name> G1_IO4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40024018) G1_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.3..3> G1_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G2_IO1  ---------------------------------
// SVD Line: 4023

//  <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO1
//    <name> G2_IO1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40024018) G2_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.4..4> G2_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G2_IO2  ---------------------------------
// SVD Line: 4029

//  <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO2
//    <name> G2_IO2 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40024018) G2_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.5..5> G2_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G2_IO3  ---------------------------------
// SVD Line: 4035

//  <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO3
//    <name> G2_IO3 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40024018) G2_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.6..6> G2_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G2_IO4  ---------------------------------
// SVD Line: 4041

//  <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO4
//    <name> G2_IO4 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40024018) G2_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.7..7> G2_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G3_IO1  ---------------------------------
// SVD Line: 4047

//  <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO1
//    <name> G3_IO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40024018) G3_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.8..8> G3_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G3_IO2  ---------------------------------
// SVD Line: 4053

//  <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO2
//    <name> G3_IO2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40024018) G3_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.9..9> G3_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G3_IO3  ---------------------------------
// SVD Line: 4059

//  <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO3
//    <name> G3_IO3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40024018) G3_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.10..10> G3_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G3_IO4  ---------------------------------
// SVD Line: 4065

//  <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO4
//    <name> G3_IO4 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40024018) G3_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.11..11> G3_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G4_IO1  ---------------------------------
// SVD Line: 4071

//  <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO1
//    <name> G4_IO1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40024018) G4_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.12..12> G4_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G4_IO2  ---------------------------------
// SVD Line: 4077

//  <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO2
//    <name> G4_IO2 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40024018) G4_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.13..13> G4_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G4_IO3  ---------------------------------
// SVD Line: 4083

//  <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO3
//    <name> G4_IO3 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40024018) G4_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.14..14> G4_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G4_IO4  ---------------------------------
// SVD Line: 4089

//  <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO4
//    <name> G4_IO4 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40024018) G4_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.15..15> G4_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G5_IO1  ---------------------------------
// SVD Line: 4095

//  <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO1
//    <name> G5_IO1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40024018) G5_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.16..16> G5_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G5_IO2  ---------------------------------
// SVD Line: 4101

//  <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO2
//    <name> G5_IO2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40024018) G5_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.17..17> G5_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G5_IO3  ---------------------------------
// SVD Line: 4107

//  <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO3
//    <name> G5_IO3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40024018) G5_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.18..18> G5_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G5_IO4  ---------------------------------
// SVD Line: 4113

//  <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO4
//    <name> G5_IO4 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40024018) G5_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.19..19> G5_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G6_IO1  ---------------------------------
// SVD Line: 4119

//  <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO1
//    <name> G6_IO1 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40024018) G6_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.20..20> G6_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G6_IO2  ---------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO2
//    <name> G6_IO2 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40024018) G6_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.21..21> G6_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G6_IO3  ---------------------------------
// SVD Line: 4131

//  <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO3
//    <name> G6_IO3 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40024018) G6_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.22..22> G6_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G6_IO4  ---------------------------------
// SVD Line: 4137

//  <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO4
//    <name> G6_IO4 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40024018) G6_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.23..23> G6_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G7_IO1  ---------------------------------
// SVD Line: 4143

//  <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO1
//    <name> G7_IO1 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40024018) G7_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.24..24> G7_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G7_IO2  ---------------------------------
// SVD Line: 4149

//  <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO2
//    <name> G7_IO2 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40024018) G7_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.25..25> G7_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G7_IO3  ---------------------------------
// SVD Line: 4155

//  <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO3
//    <name> G7_IO3 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40024018) G7_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.26..26> G7_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G7_IO4  ---------------------------------
// SVD Line: 4161

//  <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO4
//    <name> G7_IO4 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40024018) G7_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.27..27> G7_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G8_IO1  ---------------------------------
// SVD Line: 4167

//  <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO1
//    <name> G8_IO1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40024018) G8_IO1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.28..28> G8_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G8_IO2  ---------------------------------
// SVD Line: 4173

//  <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO2
//    <name> G8_IO2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40024018) G8_IO2 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.29..29> G8_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G8_IO3  ---------------------------------
// SVD Line: 4179

//  <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO3
//    <name> G8_IO3 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40024018) G8_IO3 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.30..30> G8_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOASCR_G8_IO4  ---------------------------------
// SVD Line: 4185

//  <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO4
//    <name> G8_IO4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40024018) G8_IO4 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOASCR ) </loc>
//      <o.31..31> G8_IO4
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOASCR  -----------------------------------
// SVD Line: 3990

//  <rtree> SFDITEM_REG__TSC_IOASCR
//    <name> IOASCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024018) I/O analog switch control register </i>
//    <loc> ( (unsigned int)((TSC_IOASCR >> 0) & 0xFFFFFFFF), ((TSC_IOASCR = (TSC_IOASCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G1_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G2_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G3_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G4_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G5_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G6_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G7_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOASCR_G8_IO4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOSCR  --------------------------------
// SVD Line: 4193

unsigned int TSC_IOSCR __AT (0x40024020);



// ------------------------------  Field Item: TSC_IOSCR_G1_IO1  ----------------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO1
//    <name> G1_IO1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024020) G1_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.0..0> G1_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G1_IO2  ----------------------------------
// SVD Line: 4208

//  <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO2
//    <name> G1_IO2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024020) G1_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.1..1> G1_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G1_IO3  ----------------------------------
// SVD Line: 4214

//  <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO3
//    <name> G1_IO3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40024020) G1_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.2..2> G1_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G1_IO4  ----------------------------------
// SVD Line: 4220

//  <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO4
//    <name> G1_IO4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40024020) G1_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.3..3> G1_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G2_IO1  ----------------------------------
// SVD Line: 4226

//  <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO1
//    <name> G2_IO1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40024020) G2_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.4..4> G2_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G2_IO2  ----------------------------------
// SVD Line: 4232

//  <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO2
//    <name> G2_IO2 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40024020) G2_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.5..5> G2_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G2_IO3  ----------------------------------
// SVD Line: 4238

//  <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO3
//    <name> G2_IO3 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40024020) G2_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.6..6> G2_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G2_IO4  ----------------------------------
// SVD Line: 4244

//  <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO4
//    <name> G2_IO4 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40024020) G2_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.7..7> G2_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G3_IO1  ----------------------------------
// SVD Line: 4250

//  <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO1
//    <name> G3_IO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40024020) G3_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.8..8> G3_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G3_IO2  ----------------------------------
// SVD Line: 4256

//  <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO2
//    <name> G3_IO2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40024020) G3_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.9..9> G3_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G3_IO3  ----------------------------------
// SVD Line: 4262

//  <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO3
//    <name> G3_IO3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40024020) G3_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.10..10> G3_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G3_IO4  ----------------------------------
// SVD Line: 4268

//  <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO4
//    <name> G3_IO4 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40024020) G3_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.11..11> G3_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G4_IO1  ----------------------------------
// SVD Line: 4274

//  <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO1
//    <name> G4_IO1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40024020) G4_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.12..12> G4_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G4_IO2  ----------------------------------
// SVD Line: 4280

//  <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO2
//    <name> G4_IO2 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40024020) G4_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.13..13> G4_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G4_IO3  ----------------------------------
// SVD Line: 4286

//  <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO3
//    <name> G4_IO3 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40024020) G4_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.14..14> G4_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G4_IO4  ----------------------------------
// SVD Line: 4292

//  <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO4
//    <name> G4_IO4 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40024020) G4_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.15..15> G4_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G5_IO1  ----------------------------------
// SVD Line: 4298

//  <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO1
//    <name> G5_IO1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40024020) G5_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.16..16> G5_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G5_IO2  ----------------------------------
// SVD Line: 4304

//  <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO2
//    <name> G5_IO2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40024020) G5_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.17..17> G5_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G5_IO3  ----------------------------------
// SVD Line: 4310

//  <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO3
//    <name> G5_IO3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40024020) G5_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.18..18> G5_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G5_IO4  ----------------------------------
// SVD Line: 4316

//  <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO4
//    <name> G5_IO4 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40024020) G5_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.19..19> G5_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G6_IO1  ----------------------------------
// SVD Line: 4322

//  <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO1
//    <name> G6_IO1 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40024020) G6_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.20..20> G6_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G6_IO2  ----------------------------------
// SVD Line: 4328

//  <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO2
//    <name> G6_IO2 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40024020) G6_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.21..21> G6_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G6_IO3  ----------------------------------
// SVD Line: 4334

//  <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO3
//    <name> G6_IO3 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40024020) G6_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.22..22> G6_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G6_IO4  ----------------------------------
// SVD Line: 4340

//  <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO4
//    <name> G6_IO4 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40024020) G6_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.23..23> G6_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G7_IO1  ----------------------------------
// SVD Line: 4346

//  <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO1
//    <name> G7_IO1 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40024020) G7_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.24..24> G7_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G7_IO2  ----------------------------------
// SVD Line: 4352

//  <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO2
//    <name> G7_IO2 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40024020) G7_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.25..25> G7_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G7_IO3  ----------------------------------
// SVD Line: 4358

//  <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO3
//    <name> G7_IO3 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40024020) G7_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.26..26> G7_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G7_IO4  ----------------------------------
// SVD Line: 4364

//  <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO4
//    <name> G7_IO4 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40024020) G7_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.27..27> G7_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G8_IO1  ----------------------------------
// SVD Line: 4370

//  <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO1
//    <name> G8_IO1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40024020) G8_IO1 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.28..28> G8_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G8_IO2  ----------------------------------
// SVD Line: 4376

//  <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO2
//    <name> G8_IO2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40024020) G8_IO2 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.29..29> G8_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G8_IO3  ----------------------------------
// SVD Line: 4382

//  <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO3
//    <name> G8_IO3 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40024020) G8_IO3 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.30..30> G8_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOSCR_G8_IO4  ----------------------------------
// SVD Line: 4388

//  <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO4
//    <name> G8_IO4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40024020) G8_IO4 sampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOSCR ) </loc>
//      <o.31..31> G8_IO4
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TSC_IOSCR  -----------------------------------
// SVD Line: 4193

//  <rtree> SFDITEM_REG__TSC_IOSCR
//    <name> IOSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024020) I/O sampling control register </i>
//    <loc> ( (unsigned int)((TSC_IOSCR >> 0) & 0xFFFFFFFF), ((TSC_IOSCR = (TSC_IOSCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G1_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G2_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G3_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G4_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G5_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G6_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G7_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOSCR_G8_IO4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOCCR  --------------------------------
// SVD Line: 4396

unsigned int TSC_IOCCR __AT (0x40024028);



// ------------------------------  Field Item: TSC_IOCCR_G1_IO1  ----------------------------------
// SVD Line: 4405

//  <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO1
//    <name> G1_IO1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024028) G1_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.0..0> G1_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G1_IO2  ----------------------------------
// SVD Line: 4411

//  <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO2
//    <name> G1_IO2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024028) G1_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.1..1> G1_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G1_IO3  ----------------------------------
// SVD Line: 4417

//  <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO3
//    <name> G1_IO3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40024028) G1_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.2..2> G1_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G1_IO4  ----------------------------------
// SVD Line: 4423

//  <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO4
//    <name> G1_IO4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40024028) G1_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.3..3> G1_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G2_IO1  ----------------------------------
// SVD Line: 4429

//  <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO1
//    <name> G2_IO1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40024028) G2_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.4..4> G2_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G2_IO2  ----------------------------------
// SVD Line: 4435

//  <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO2
//    <name> G2_IO2 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40024028) G2_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.5..5> G2_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G2_IO3  ----------------------------------
// SVD Line: 4441

//  <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO3
//    <name> G2_IO3 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40024028) G2_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.6..6> G2_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G2_IO4  ----------------------------------
// SVD Line: 4447

//  <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO4
//    <name> G2_IO4 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40024028) G2_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.7..7> G2_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G3_IO1  ----------------------------------
// SVD Line: 4453

//  <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO1
//    <name> G3_IO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40024028) G3_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.8..8> G3_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G3_IO2  ----------------------------------
// SVD Line: 4459

//  <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO2
//    <name> G3_IO2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40024028) G3_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.9..9> G3_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G3_IO3  ----------------------------------
// SVD Line: 4465

//  <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO3
//    <name> G3_IO3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40024028) G3_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.10..10> G3_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G3_IO4  ----------------------------------
// SVD Line: 4471

//  <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO4
//    <name> G3_IO4 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40024028) G3_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.11..11> G3_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G4_IO1  ----------------------------------
// SVD Line: 4477

//  <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO1
//    <name> G4_IO1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40024028) G4_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.12..12> G4_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G4_IO2  ----------------------------------
// SVD Line: 4483

//  <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO2
//    <name> G4_IO2 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40024028) G4_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.13..13> G4_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G4_IO3  ----------------------------------
// SVD Line: 4489

//  <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO3
//    <name> G4_IO3 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40024028) G4_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.14..14> G4_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G4_IO4  ----------------------------------
// SVD Line: 4495

//  <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO4
//    <name> G4_IO4 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40024028) G4_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.15..15> G4_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G5_IO1  ----------------------------------
// SVD Line: 4501

//  <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO1
//    <name> G5_IO1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40024028) G5_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.16..16> G5_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G5_IO2  ----------------------------------
// SVD Line: 4507

//  <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO2
//    <name> G5_IO2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40024028) G5_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.17..17> G5_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G5_IO3  ----------------------------------
// SVD Line: 4513

//  <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO3
//    <name> G5_IO3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40024028) G5_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.18..18> G5_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G5_IO4  ----------------------------------
// SVD Line: 4519

//  <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO4
//    <name> G5_IO4 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40024028) G5_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.19..19> G5_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G6_IO1  ----------------------------------
// SVD Line: 4525

//  <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO1
//    <name> G6_IO1 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40024028) G6_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.20..20> G6_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G6_IO2  ----------------------------------
// SVD Line: 4531

//  <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO2
//    <name> G6_IO2 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40024028) G6_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.21..21> G6_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G6_IO3  ----------------------------------
// SVD Line: 4537

//  <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO3
//    <name> G6_IO3 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40024028) G6_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.22..22> G6_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G6_IO4  ----------------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO4
//    <name> G6_IO4 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40024028) G6_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.23..23> G6_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G7_IO1  ----------------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO1
//    <name> G7_IO1 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40024028) G7_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.24..24> G7_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G7_IO2  ----------------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO2
//    <name> G7_IO2 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40024028) G7_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.25..25> G7_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G7_IO3  ----------------------------------
// SVD Line: 4561

//  <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO3
//    <name> G7_IO3 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40024028) G7_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.26..26> G7_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G7_IO4  ----------------------------------
// SVD Line: 4567

//  <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO4
//    <name> G7_IO4 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40024028) G7_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.27..27> G7_IO4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G8_IO1  ----------------------------------
// SVD Line: 4573

//  <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO1
//    <name> G8_IO1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40024028) G8_IO1 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.28..28> G8_IO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G8_IO2  ----------------------------------
// SVD Line: 4579

//  <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO2
//    <name> G8_IO2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40024028) G8_IO2 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.29..29> G8_IO2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G8_IO3  ----------------------------------
// SVD Line: 4585

//  <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO3
//    <name> G8_IO3 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40024028) G8_IO3 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.30..30> G8_IO3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TSC_IOCCR_G8_IO4  ----------------------------------
// SVD Line: 4591

//  <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO4
//    <name> G8_IO4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40024028) G8_IO4 channel mode </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOCCR ) </loc>
//      <o.31..31> G8_IO4
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TSC_IOCCR  -----------------------------------
// SVD Line: 4396

//  <rtree> SFDITEM_REG__TSC_IOCCR
//    <name> IOCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024028) I/O channel control register </i>
//    <loc> ( (unsigned int)((TSC_IOCCR >> 0) & 0xFFFFFFFF), ((TSC_IOCCR = (TSC_IOCCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G1_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G2_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G3_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G4_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G5_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G6_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G7_IO4 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO1 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO2 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO3 </item>
//    <item> SFDITEM_FIELD__TSC_IOCCR_G8_IO4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOGCSR  -------------------------------
// SVD Line: 4599

unsigned int TSC_IOGCSR __AT (0x40024030);



// -------------------------------  Field Item: TSC_IOGCSR_G8S  -----------------------------------
// SVD Line: 4607

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G8S
//    <name> G8S </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.23..23> G8S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G7S  -----------------------------------
// SVD Line: 4614

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G7S
//    <name> G7S </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.22..22> G7S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G6S  -----------------------------------
// SVD Line: 4621

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G6S
//    <name> G6S </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.21..21> G6S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G5S  -----------------------------------
// SVD Line: 4628

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G5S
//    <name> G5S </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.20..20> G5S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G4S  -----------------------------------
// SVD Line: 4635

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G4S
//    <name> G4S </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.19..19> G4S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G3S  -----------------------------------
// SVD Line: 4642

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G3S
//    <name> G3S </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.18..18> G3S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G2S  -----------------------------------
// SVD Line: 4649

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G2S
//    <name> G2S </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.17..17> G2S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G1S  -----------------------------------
// SVD Line: 4656

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G1S
//    <name> G1S </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40024030) Analog I/O group x status </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.16..16> G1S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G8E  -----------------------------------
// SVD Line: 4663

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G8E
//    <name> G8E </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.7..7> G8E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G7E  -----------------------------------
// SVD Line: 4670

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G7E
//    <name> G7E </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.6..6> G7E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G6E  -----------------------------------
// SVD Line: 4677

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G6E
//    <name> G6E </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.5..5> G6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G5E  -----------------------------------
// SVD Line: 4684

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G5E
//    <name> G5E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.4..4> G5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G4E  -----------------------------------
// SVD Line: 4691

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G4E
//    <name> G4E </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.3..3> G4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G3E  -----------------------------------
// SVD Line: 4698

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G3E
//    <name> G3E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.2..2> G3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G2E  -----------------------------------
// SVD Line: 4705

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G2E
//    <name> G2E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.1..1> G2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TSC_IOGCSR_G1E  -----------------------------------
// SVD Line: 4712

//  <item> SFDITEM_FIELD__TSC_IOGCSR_G1E
//    <name> G1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40024030) Analog I/O group x enable </i>
//    <check> 
//      <loc> ( (unsigned int) TSC_IOGCSR ) </loc>
//      <o.0..0> G1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOGCSR  -----------------------------------
// SVD Line: 4599

//  <rtree> SFDITEM_REG__TSC_IOGCSR
//    <name> IOGCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40024030) I/O group control status register </i>
//    <loc> ( (unsigned int)((TSC_IOGCSR >> 0) & 0xFFFFFFFF), ((TSC_IOGCSR = (TSC_IOGCSR & ~(0xC000FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC000FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G8S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G7S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G6S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G5S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G4S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G3S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G2S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G1S </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G8E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G7E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G6E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G5E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G4E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G3E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G2E </item>
//    <item> SFDITEM_FIELD__TSC_IOGCSR_G1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG1CR  -------------------------------
// SVD Line: 4721

unsigned int TSC_IOG1CR __AT (0x40024034);



// -------------------------------  Field Item: TSC_IOG1CR_CNT  -----------------------------------
// SVD Line: 4730

//  <item> SFDITEM_FIELD__TSC_IOG1CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40024034) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG1CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG1CR  -----------------------------------
// SVD Line: 4721

//  <rtree> SFDITEM_REG__TSC_IOG1CR
//    <name> IOG1CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40024034) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG1CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG1CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG2CR  -------------------------------
// SVD Line: 4738

unsigned int TSC_IOG2CR __AT (0x40024038);



// -------------------------------  Field Item: TSC_IOG2CR_CNT  -----------------------------------
// SVD Line: 4747

//  <item> SFDITEM_FIELD__TSC_IOG2CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40024038) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG2CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG2CR  -----------------------------------
// SVD Line: 4738

//  <rtree> SFDITEM_REG__TSC_IOG2CR
//    <name> IOG2CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40024038) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG2CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG2CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG3CR  -------------------------------
// SVD Line: 4755

unsigned int TSC_IOG3CR __AT (0x4002403C);



// -------------------------------  Field Item: TSC_IOG3CR_CNT  -----------------------------------
// SVD Line: 4764

//  <item> SFDITEM_FIELD__TSC_IOG3CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x4002403C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG3CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG3CR  -----------------------------------
// SVD Line: 4755

//  <rtree> SFDITEM_REG__TSC_IOG3CR
//    <name> IOG3CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002403C) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG3CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG3CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG4CR  -------------------------------
// SVD Line: 4772

unsigned int TSC_IOG4CR __AT (0x40024040);



// -------------------------------  Field Item: TSC_IOG4CR_CNT  -----------------------------------
// SVD Line: 4781

//  <item> SFDITEM_FIELD__TSC_IOG4CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40024040) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG4CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG4CR  -----------------------------------
// SVD Line: 4772

//  <rtree> SFDITEM_REG__TSC_IOG4CR
//    <name> IOG4CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40024040) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG4CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG4CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG5CR  -------------------------------
// SVD Line: 4789

unsigned int TSC_IOG5CR __AT (0x40024044);



// -------------------------------  Field Item: TSC_IOG5CR_CNT  -----------------------------------
// SVD Line: 4798

//  <item> SFDITEM_FIELD__TSC_IOG5CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40024044) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG5CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG5CR  -----------------------------------
// SVD Line: 4789

//  <rtree> SFDITEM_REG__TSC_IOG5CR
//    <name> IOG5CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40024044) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG5CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG5CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG6CR  -------------------------------
// SVD Line: 4806

unsigned int TSC_IOG6CR __AT (0x40024048);



// -------------------------------  Field Item: TSC_IOG6CR_CNT  -----------------------------------
// SVD Line: 4815

//  <item> SFDITEM_FIELD__TSC_IOG6CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40024048) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG6CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG6CR  -----------------------------------
// SVD Line: 4806

//  <rtree> SFDITEM_REG__TSC_IOG6CR
//    <name> IOG6CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40024048) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG6CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG6CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG7CR  -------------------------------
// SVD Line: 4823

unsigned int TSC_IOG7CR __AT (0x4002404C);



// -------------------------------  Field Item: TSC_IOG7CR_CNT  -----------------------------------
// SVD Line: 4832

//  <item> SFDITEM_FIELD__TSC_IOG7CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x4002404C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG7CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG7CR  -----------------------------------
// SVD Line: 4823

//  <rtree> SFDITEM_REG__TSC_IOG7CR
//    <name> IOG7CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002404C) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG7CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG7CR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TSC_IOG8CR  -------------------------------
// SVD Line: 4840

unsigned int TSC_IOG8CR __AT (0x40024050);



// -------------------------------  Field Item: TSC_IOG8CR_CNT  -----------------------------------
// SVD Line: 4849

//  <item> SFDITEM_FIELD__TSC_IOG8CR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40024050) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TSC_IOG8CR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TSC_IOG8CR  -----------------------------------
// SVD Line: 4840

//  <rtree> SFDITEM_REG__TSC_IOG8CR
//    <name> IOG8CR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40024050) I/O group x counter register </i>
//    <loc> ( (unsigned int)((TSC_IOG8CR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TSC_IOG8CR_CNT </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TSC  --------------------------------------
// SVD Line: 3616

//  <view> TSC
//    <name> TSC </name>
//    <item> SFDITEM_REG__TSC_CR </item>
//    <item> SFDITEM_REG__TSC_IER </item>
//    <item> SFDITEM_REG__TSC_ICR </item>
//    <item> SFDITEM_REG__TSC_ISR </item>
//    <item> SFDITEM_REG__TSC_IOHCR </item>
//    <item> SFDITEM_REG__TSC_IOASCR </item>
//    <item> SFDITEM_REG__TSC_IOSCR </item>
//    <item> SFDITEM_REG__TSC_IOCCR </item>
//    <item> SFDITEM_REG__TSC_IOGCSR </item>
//    <item> SFDITEM_REG__TSC_IOG1CR </item>
//    <item> SFDITEM_REG__TSC_IOG2CR </item>
//    <item> SFDITEM_REG__TSC_IOG3CR </item>
//    <item> SFDITEM_REG__TSC_IOG4CR </item>
//    <item> SFDITEM_REG__TSC_IOG5CR </item>
//    <item> SFDITEM_REG__TSC_IOG6CR </item>
//    <item> SFDITEM_REG__TSC_IOG7CR </item>
//    <item> SFDITEM_REG__TSC_IOG8CR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 4870

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 4879

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 4870

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 4887

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 4896

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) General-purpose 8-bit data register bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 4887

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 4904

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 4913

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023008) reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CRC_CR_POLYSIZE  ----------------------------------
// SVD Line: 4919

//  <item> SFDITEM_FIELD__CRC_CR_POLYSIZE
//    <name> POLYSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40023008) Polynomial size </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_CR >> 3) & 0x3), ((CRC_CR = (CRC_CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_REV_IN  -----------------------------------
// SVD Line: 4925

//  <item> SFDITEM_FIELD__CRC_CR_REV_IN
//    <name> REV_IN </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40023008) Reverse input data </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_CR >> 5) & 0x3), ((CRC_CR = (CRC_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CRC_CR_REV_OUT  -----------------------------------
// SVD Line: 4931

//  <item> SFDITEM_FIELD__CRC_CR_REV_OUT
//    <name> REV_OUT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40023008) Reverse output data </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.7..7> REV_OUT
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 4904

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0xF9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//    <item> SFDITEM_FIELD__CRC_CR_POLYSIZE </item>
//    <item> SFDITEM_FIELD__CRC_CR_REV_IN </item>
//    <item> SFDITEM_FIELD__CRC_CR_REV_OUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_INIT  --------------------------------
// SVD Line: 4939

unsigned int CRC_INIT __AT (0x40023010);



// --------------------------------  Field Item: CRC_INIT_INIT  -----------------------------------
// SVD Line: 4948

//  <item> SFDITEM_FIELD__CRC_INIT_INIT
//    <name> INIT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023010) Programmable initial CRC value </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_INIT >> 0) & 0xFFFFFFFF), ((CRC_INIT = (CRC_INIT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_INIT  ------------------------------------
// SVD Line: 4939

//  <rtree> SFDITEM_REG__CRC_INIT
//    <name> INIT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023010) Initial CRC value </i>
//    <loc> ( (unsigned int)((CRC_INIT >> 0) & 0xFFFFFFFF), ((CRC_INIT = (CRC_INIT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_INIT_INIT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_POL  ---------------------------------
// SVD Line: 4956

unsigned int CRC_POL __AT (0x40023014);



// ---------------------------------  Field Item: CRC_POL_POL  ------------------------------------
// SVD Line: 4965

//  <item> SFDITEM_FIELD__CRC_POL_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023014) Programmable polynomial </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_POL >> 0) & 0xFFFFFFFF), ((CRC_POL = (CRC_POL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_POL  ------------------------------------
// SVD Line: 4956

//  <rtree> SFDITEM_REG__CRC_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023014) CRC polynomial </i>
//    <loc> ( (unsigned int)((CRC_POL >> 0) & 0xFFFFFFFF), ((CRC_POL = (CRC_POL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_POL_POL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 4859

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//    <item> SFDITEM_REG__CRC_INIT </item>
//    <item> SFDITEM_REG__CRC_POL </item>
//  </view>
//  


// ----------------------------  Register Item Address: Flash_ACR  --------------------------------
// SVD Line: 4991

unsigned int Flash_ACR __AT (0x40022000);



// ------------------------------  Field Item: Flash_ACR_LATENCY  ---------------------------------
// SVD Line: 4999

//  <item> SFDITEM_FIELD__Flash_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022000) LATENCY </i>
//    <edit> 
//      <loc> ( (unsigned char)((Flash_ACR >> 0) & 0x7), ((Flash_ACR = (Flash_ACR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: Flash_ACR_PRFTBE  ----------------------------------
// SVD Line: 5006

//  <item> SFDITEM_FIELD__Flash_ACR_PRFTBE
//    <name> PRFTBE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022000) PRFTBE </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.4..4> PRFTBE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_ACR_PRFTBS  ----------------------------------
// SVD Line: 5013

//  <item> SFDITEM_FIELD__Flash_ACR_PRFTBS
//    <name> PRFTBS </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40022000) PRFTBS </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.5..5> PRFTBS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: Flash_ACR  -----------------------------------
// SVD Line: 4991

//  <rtree> SFDITEM_REG__Flash_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Flash access control register </i>
//    <loc> ( (unsigned int)((Flash_ACR >> 0) & 0xFFFFFFFF), ((Flash_ACR = (Flash_ACR & ~(0x17UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x17) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_ACR_LATENCY </item>
//    <item> SFDITEM_FIELD__Flash_ACR_PRFTBE </item>
//    <item> SFDITEM_FIELD__Flash_ACR_PRFTBS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: Flash_KEYR  -------------------------------
// SVD Line: 5022

unsigned int Flash_KEYR __AT (0x40022004);



// ------------------------------  Field Item: Flash_KEYR_FKEYR  ----------------------------------
// SVD Line: 5031

//  <item> SFDITEM_FIELD__Flash_KEYR_FKEYR
//    <name> FKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) Flash Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_KEYR >> 0) & 0x0), ((Flash_KEYR = (Flash_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: Flash_KEYR  -----------------------------------
// SVD Line: 5022

//  <rtree> SFDITEM_REG__Flash_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) Flash key register </i>
//    <loc> ( (unsigned int)((Flash_KEYR >> 0) & 0xFFFFFFFF), ((Flash_KEYR = (Flash_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_KEYR_FKEYR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: Flash_OPTKEYR  ------------------------------
// SVD Line: 5039

unsigned int Flash_OPTKEYR __AT (0x40022008);



// ----------------------------  Field Item: Flash_OPTKEYR_OPTKEYR  -------------------------------
// SVD Line: 5048

//  <item> SFDITEM_FIELD__Flash_OPTKEYR_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_OPTKEYR >> 0) & 0x0), ((Flash_OPTKEYR = (Flash_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: Flash_OPTKEYR  ---------------------------------
// SVD Line: 5039

//  <rtree> SFDITEM_REG__Flash_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash option key register </i>
//    <loc> ( (unsigned int)((Flash_OPTKEYR >> 0) & 0xFFFFFFFF), ((Flash_OPTKEYR = (Flash_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_OPTKEYR_OPTKEYR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: Flash_SR  --------------------------------
// SVD Line: 5056

unsigned int Flash_SR __AT (0x4002200C);



// --------------------------------  Field Item: Flash_SR_EOP  ------------------------------------
// SVD Line: 5064

//  <item> SFDITEM_FIELD__Flash_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002200C) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.5..5> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_WRPRT  -----------------------------------
// SVD Line: 5071

//  <item> SFDITEM_FIELD__Flash_SR_WRPRT
//    <name> WRPRT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002200C) Write protection error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.4..4> WRPRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_PGERR  -----------------------------------
// SVD Line: 5078

//  <item> SFDITEM_FIELD__Flash_SR_PGERR
//    <name> PGERR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002200C) Programming error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.2..2> PGERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: Flash_SR_BSY  ------------------------------------
// SVD Line: 5085

//  <item> SFDITEM_FIELD__Flash_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002200C) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.0..0> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: Flash_SR  ------------------------------------
// SVD Line: 5056

//  <rtree> SFDITEM_REG__Flash_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002200C) Flash status register </i>
//    <loc> ( (unsigned int)((Flash_SR >> 0) & 0xFFFFFFFF), ((Flash_SR = (Flash_SR & ~(0x34UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x34) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_SR_EOP </item>
//    <item> SFDITEM_FIELD__Flash_SR_WRPRT </item>
//    <item> SFDITEM_FIELD__Flash_SR_PGERR </item>
//    <item> SFDITEM_FIELD__Flash_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: Flash_CR  --------------------------------
// SVD Line: 5094

unsigned int Flash_CR __AT (0x40022010);



// ---------------------------  Field Item: Flash_CR_FORCE_OPTLOAD  -------------------------------
// SVD Line: 5103

//  <item> SFDITEM_FIELD__Flash_CR_FORCE_OPTLOAD
//    <name> FORCE_OPTLOAD </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40022010) Force option byte loading </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.13..13> FORCE_OPTLOAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_CR_EOPIE  -----------------------------------
// SVD Line: 5109

//  <item> SFDITEM_FIELD__Flash_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022010) End of operation interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.12..12> EOPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_CR_ERRIE  -----------------------------------
// SVD Line: 5115

//  <item> SFDITEM_FIELD__Flash_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40022010) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.10..10> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_CR_OPTWRE  ----------------------------------
// SVD Line: 5121

//  <item> SFDITEM_FIELD__Flash_CR_OPTWRE
//    <name> OPTWRE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40022010) Option bytes write enable </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.9..9> OPTWRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: Flash_CR_LOCK  -----------------------------------
// SVD Line: 5127

//  <item> SFDITEM_FIELD__Flash_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40022010) Lock </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.7..7> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: Flash_CR_STRT  -----------------------------------
// SVD Line: 5133

//  <item> SFDITEM_FIELD__Flash_CR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40022010) Start </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.6..6> STRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_CR_OPTER  -----------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__Flash_CR_OPTER
//    <name> OPTER </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40022010) Option byte erase </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.5..5> OPTER
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_CR_OPTPG  -----------------------------------
// SVD Line: 5145

//  <item> SFDITEM_FIELD__Flash_CR_OPTPG
//    <name> OPTPG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Option byte programming </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.4..4> OPTPG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: Flash_CR_MER  ------------------------------------
// SVD Line: 5151

//  <item> SFDITEM_FIELD__Flash_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022010) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: Flash_CR_PER  ------------------------------------
// SVD Line: 5157

//  <item> SFDITEM_FIELD__Flash_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022010) Page erase </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: Flash_CR_PG  ------------------------------------
// SVD Line: 5163

//  <item> SFDITEM_FIELD__Flash_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: Flash_CR  ------------------------------------
// SVD Line: 5094

//  <rtree> SFDITEM_REG__Flash_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Flash control register </i>
//    <loc> ( (unsigned int)((Flash_CR >> 0) & 0xFFFFFFFF), ((Flash_CR = (Flash_CR & ~(0x36F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x36F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_CR_FORCE_OPTLOAD </item>
//    <item> SFDITEM_FIELD__Flash_CR_EOPIE </item>
//    <item> SFDITEM_FIELD__Flash_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__Flash_CR_OPTWRE </item>
//    <item> SFDITEM_FIELD__Flash_CR_LOCK </item>
//    <item> SFDITEM_FIELD__Flash_CR_STRT </item>
//    <item> SFDITEM_FIELD__Flash_CR_OPTER </item>
//    <item> SFDITEM_FIELD__Flash_CR_OPTPG </item>
//    <item> SFDITEM_FIELD__Flash_CR_MER </item>
//    <item> SFDITEM_FIELD__Flash_CR_PER </item>
//    <item> SFDITEM_FIELD__Flash_CR_PG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: Flash_AR  --------------------------------
// SVD Line: 5171

unsigned int Flash_AR __AT (0x40022014);



// --------------------------------  Field Item: Flash_AR_FAR  ------------------------------------
// SVD Line: 5180

//  <item> SFDITEM_FIELD__Flash_AR_FAR
//    <name> FAR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash address </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_AR >> 0) & 0x0), ((Flash_AR = (Flash_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: Flash_AR  ------------------------------------
// SVD Line: 5171

//  <rtree> SFDITEM_REG__Flash_AR
//    <name> AR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash address register </i>
//    <loc> ( (unsigned int)((Flash_AR >> 0) & 0xFFFFFFFF), ((Flash_AR = (Flash_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_AR_FAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: Flash_OBR  --------------------------------
// SVD Line: 5188

unsigned int Flash_OBR __AT (0x4002201C);



// ------------------------------  Field Item: Flash_OBR_OPTERR  ----------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__Flash_OBR_OPTERR
//    <name> OPTERR </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002201C) Option byte error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.0..0> OPTERR
//    </check>
//  </item>
//  


// ----------------------------  Field Item: Flash_OBR_LEVEL1_PROT  -------------------------------
// SVD Line: 5203

//  <item> SFDITEM_FIELD__Flash_OBR_LEVEL1_PROT
//    <name> LEVEL1_PROT </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002201C) Level 1 protection status </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.1..1> LEVEL1_PROT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: Flash_OBR_LEVEL2_PROT  -------------------------------
// SVD Line: 5209

//  <item> SFDITEM_FIELD__Flash_OBR_LEVEL2_PROT
//    <name> LEVEL2_PROT </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4002201C) Level 2 protection status </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.2..2> LEVEL2_PROT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_OBR_WDG_SW  ----------------------------------
// SVD Line: 5215

//  <item> SFDITEM_FIELD__Flash_OBR_WDG_SW
//    <name> WDG_SW </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002201C) WDG_SW </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.8..8> WDG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: Flash_OBR_nRST_STOP  --------------------------------
// SVD Line: 5221

//  <item> SFDITEM_FIELD__Flash_OBR_nRST_STOP
//    <name> nRST_STOP </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002201C) nRST_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.9..9> nRST_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: Flash_OBR_nRST_STDBY  --------------------------------
// SVD Line: 5227

//  <item> SFDITEM_FIELD__Flash_OBR_nRST_STDBY
//    <name> nRST_STDBY </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4002201C) nRST_STDBY </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.10..10> nRST_STDBY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_OBR_BOOT1  ----------------------------------
// SVD Line: 5233

//  <item> SFDITEM_FIELD__Flash_OBR_BOOT1
//    <name> BOOT1 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4002201C) BOOT1 </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.12..12> BOOT1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: Flash_OBR_VDDA_MONITOR  -------------------------------
// SVD Line: 5239

//  <item> SFDITEM_FIELD__Flash_OBR_VDDA_MONITOR
//    <name> VDDA_MONITOR </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x4002201C) VDDA_MONITOR </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.13..13> VDDA_MONITOR
//    </check>
//  </item>
//  


// -------------------------  Field Item: Flash_OBR_SRAM_PARITY_CHECK  ----------------------------
// SVD Line: 5245

//  <item> SFDITEM_FIELD__Flash_OBR_SRAM_PARITY_CHECK
//    <name> SRAM_PARITY_CHECK </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4002201C) SRAM_PARITY_CHECK </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.14..14> SRAM_PARITY_CHECK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_OBR_Data0  ----------------------------------
// SVD Line: 5251

//  <item> SFDITEM_FIELD__Flash_OBR_Data0
//    <name> Data0 </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x4002201C) Data0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((Flash_OBR >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: Flash_OBR_Data1  ----------------------------------
// SVD Line: 5257

//  <item> SFDITEM_FIELD__Flash_OBR_Data1
//    <name> Data1 </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x4002201C) Data1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((Flash_OBR >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: Flash_OBR  -----------------------------------
// SVD Line: 5188

//  <rtree> SFDITEM_REG__Flash_OBR
//    <name> OBR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002201C) Option byte register </i>
//    <loc> ( (unsigned int)((Flash_OBR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__Flash_OBR_OPTERR </item>
//    <item> SFDITEM_FIELD__Flash_OBR_LEVEL1_PROT </item>
//    <item> SFDITEM_FIELD__Flash_OBR_LEVEL2_PROT </item>
//    <item> SFDITEM_FIELD__Flash_OBR_WDG_SW </item>
//    <item> SFDITEM_FIELD__Flash_OBR_nRST_STOP </item>
//    <item> SFDITEM_FIELD__Flash_OBR_nRST_STDBY </item>
//    <item> SFDITEM_FIELD__Flash_OBR_BOOT1 </item>
//    <item> SFDITEM_FIELD__Flash_OBR_VDDA_MONITOR </item>
//    <item> SFDITEM_FIELD__Flash_OBR_SRAM_PARITY_CHECK </item>
//    <item> SFDITEM_FIELD__Flash_OBR_Data0 </item>
//    <item> SFDITEM_FIELD__Flash_OBR_Data1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: Flash_WRPR  -------------------------------
// SVD Line: 5265

unsigned int Flash_WRPR __AT (0x40022020);



// -------------------------------  Field Item: Flash_WRPR_WRP  -----------------------------------
// SVD Line: 5274

//  <item> SFDITEM_FIELD__Flash_WRPR_WRP
//    <name> WRP </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protect </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_WRPR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: Flash_WRPR  -----------------------------------
// SVD Line: 5265

//  <rtree> SFDITEM_REG__Flash_WRPR
//    <name> WRPR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protection register </i>
//    <loc> ( (unsigned int)((Flash_WRPR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__Flash_WRPR_WRP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: Flash  -------------------------------------
// SVD Line: 4975

//  <view> Flash
//    <name> Flash </name>
//    <item> SFDITEM_REG__Flash_ACR </item>
//    <item> SFDITEM_REG__Flash_KEYR </item>
//    <item> SFDITEM_REG__Flash_OPTKEYR </item>
//    <item> SFDITEM_REG__Flash_SR </item>
//    <item> SFDITEM_REG__Flash_CR </item>
//    <item> SFDITEM_REG__Flash_AR </item>
//    <item> SFDITEM_REG__Flash_OBR </item>
//    <item> SFDITEM_REG__Flash_WRPR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 5300

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 5308

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021000) Internal High Speed clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.0..0> HSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 5315

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021000) Internal High Speed clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.1..1> HSIRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CR_HSITRIM  -----------------------------------
// SVD Line: 5322

//  <item> SFDITEM_FIELD__RCC_CR_HSITRIM
//    <name> HSITRIM </name>
//    <rw> 
//    <i> [Bits 7..3] RW (@ 0x40021000) Internal High Speed clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 3) & 0x1F), ((RCC_CR = (RCC_CR & ~(0x1FUL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSICAL  -----------------------------------
// SVD Line: 5329

//  <item> SFDITEM_FIELD__RCC_CR_HSICAL
//    <name> HSICAL </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40021000) Internal High Speed clock Calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 5336

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) External High Speed clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 5343

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40021000) External High Speed clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 5350

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) External High Speed clock Bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_CSSON  ------------------------------------
// SVD Line: 5357

//  <item> SFDITEM_FIELD__RCC_CR_CSSON
//    <name> CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) Clock Security System enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> CSSON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLON  ------------------------------------
// SVD Line: 5364

//  <item> SFDITEM_FIELD__RCC_CR_PLLON
//    <name> PLLON </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021000) PLL enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.24..24> PLLON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLRDY  -----------------------------------
// SVD Line: 5371

//  <item> SFDITEM_FIELD__RCC_CR_PLLRDY
//    <name> PLLRDY </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021000) PLL clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.25..25> PLLRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 5300

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x10D00F9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10D00F9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSITRIM </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSICAL </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_CSSON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLRDY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 5380

unsigned int RCC_CFGR __AT (0x40021004);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 5388

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021004) System clock Switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 3..2] RO (@ 0x40021004) System Clock Switch Status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 2) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 5402

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40021004) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 4) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE1  -----------------------------------
// SVD Line: 5409

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE1
//    <name> PPRE1 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40021004) APB Low speed prescaler (APB1) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE2  -----------------------------------
// SVD Line: 5416

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE2
//    <name> PPRE2 </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021004) APB high speed prescaler (APB2) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 11) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLSRC  ----------------------------------
// SVD Line: 5423

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC
//    <name> PLLSRC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021004) PLL entry clock source </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.16..16> PLLSRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR_PLLXTPRE  ---------------------------------
// SVD Line: 5430

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLXTPRE
//    <name> PLLXTPRE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021004) HSE divider for PLL entry </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.17..17> PLLXTPRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLMUL  ----------------------------------
// SVD Line: 5437

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL
//    <name> PLLMUL </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40021004) PLL Multiplication Factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 18) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR_USBPRES  ----------------------------------
// SVD Line: 5444

//  <item> SFDITEM_FIELD__RCC_CFGR_USBPRES
//    <name> USBPRES </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021004) USB prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.22..22> USBPRES
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_MCO  ------------------------------------
// SVD Line: 5451

//  <item> SFDITEM_FIELD__RCC_CFGR_MCO
//    <name> MCO </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40021004) Microcontroller clock output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_MCOF  -----------------------------------
// SVD Line: 5458

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOF
//    <name> MCOF </name>
//    <r> 
//    <i> [Bit 28] RO (@ 0x40021004) Microcontroller Clock Output Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.28..28> MCOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_I2SSRC  ----------------------------------
// SVD Line: 5465

//  <item> SFDITEM_FIELD__RCC_CFGR_I2SSRC
//    <name> I2SSRC </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021004) I2S external clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.23..23> I2SSRC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 5380

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Clock configuration register (RCC_CFGR) </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x7FF3FF3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF3FF3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE1 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE2 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLXTPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_USBPRES </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCO </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOF </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_I2SSRC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIR  ---------------------------------
// SVD Line: 5474

unsigned int RCC_CIR __AT (0x40021008);



// -------------------------------  Field Item: RCC_CIR_LSIRDYF  ----------------------------------
// SVD Line: 5482

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40021008) LSI Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYF  ----------------------------------
// SVD Line: 5489

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021008) LSE Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYF  ----------------------------------
// SVD Line: 5496

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40021008) HSI Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.2..2> HSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYF  ----------------------------------
// SVD Line: 5503

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40021008) HSE Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.3..3> HSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYF  ----------------------------------
// SVD Line: 5510

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF
//    <name> PLLRDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40021008) PLL Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.4..4> PLLRDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSF  ------------------------------------
// SVD Line: 5517

//  <item> SFDITEM_FIELD__RCC_CIR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40021008) Clock Security System Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.7..7> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSIRDYIE  ----------------------------------
// SVD Line: 5524

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021008) LSI Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.8..8> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSERDYIE  ----------------------------------
// SVD Line: 5531

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021008) LSE Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.9..9> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSIRDYIE  ----------------------------------
// SVD Line: 5538

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021008) HSI Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.10..10> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSERDYIE  ----------------------------------
// SVD Line: 5545

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021008) HSE Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.11..11> HSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_PLLRDYIE  ----------------------------------
// SVD Line: 5552

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE
//    <name> PLLRDYIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021008) PLL Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.12..12> PLLRDYIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSIRDYC  ----------------------------------
// SVD Line: 5559

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40021008) LSI Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.16..16> LSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYC  ----------------------------------
// SVD Line: 5566

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40021008) LSE Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.17..17> LSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYC  ----------------------------------
// SVD Line: 5573

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40021008) HSI Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.18..18> HSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYC  ----------------------------------
// SVD Line: 5580

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40021008) HSE Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.19..19> HSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYC  ----------------------------------
// SVD Line: 5587

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC
//    <name> PLLRDYC </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40021008) PLL Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.20..20> PLLRDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSC  ------------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__RCC_CIR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40021008) Clock security system interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.23..23> CSSC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CIR  ------------------------------------
// SVD Line: 5474

//  <rtree> SFDITEM_REG__RCC_CIR
//    <name> CIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock interrupt register (RCC_CIR) </i>
//    <loc> ( (unsigned int)((RCC_CIR >> 0) & 0xFFFFFFFF), ((RCC_CIR = (RCC_CIR & ~(0x9F1F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F1F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2RSTR  ------------------------------
// SVD Line: 5603

unsigned int RCC_APB2RSTR __AT (0x4002100C);



// ---------------------------  Field Item: RCC_APB2RSTR_SYSCFGRST  -------------------------------
// SVD Line: 5612

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002100C) SYSCFG and COMP reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM1RST  --------------------------------
// SVD Line: 5618

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002100C) TIM1 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_SPI1RST  --------------------------------
// SVD Line: 5624

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002100C) SPI 1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM8RST  --------------------------------
// SVD Line: 5630

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM8RST
//    <name> TIM8RST </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002100C) TIM8 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.13..13> TIM8RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2RSTR_USART1RST  -------------------------------
// SVD Line: 5636

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002100C) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM15RST  -------------------------------
// SVD Line: 5642

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM15RST
//    <name> TIM15RST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002100C) TIM15 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.16..16> TIM15RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM16RST  -------------------------------
// SVD Line: 5648

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM16RST
//    <name> TIM16RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002100C) TIM16 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.17..17> TIM16RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM17RST  -------------------------------
// SVD Line: 5654

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM17RST
//    <name> TIM17RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002100C) TIM17 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.18..18> TIM17RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB2RSTR  ----------------------------------
// SVD Line: 5603

//  <rtree> SFDITEM_REG__RCC_APB2RSTR
//    <name> APB2RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002100C) APB2 peripheral reset register (RCC_APB2RSTR) </i>
//    <loc> ( (unsigned int)((RCC_APB2RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB2RSTR = (RCC_APB2RSTR & ~(0x77801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM8RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM15RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM16RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM17RST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1RSTR  ------------------------------
// SVD Line: 5662

unsigned int RCC_APB1RSTR __AT (0x40021010);



// ----------------------------  Field Item: RCC_APB1RSTR_TIM2RST  --------------------------------
// SVD Line: 5671

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST
//    <name> TIM2RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021010) Timer 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.0..0> TIM2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM3RST  --------------------------------
// SVD Line: 5677

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021010) Timer 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM4RST  --------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM4RST
//    <name> TIM4RST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021010) Timer 14 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.2..2> TIM4RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM6RST  --------------------------------
// SVD Line: 5689

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM6RST
//    <name> TIM6RST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021010) Timer 6 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.4..4> TIM6RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM7RST  --------------------------------
// SVD Line: 5695

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM7RST
//    <name> TIM7RST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021010) Timer 7 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.5..5> TIM7RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_WWDGRST  --------------------------------
// SVD Line: 5701

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDGRST
//    <name> WWDGRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021010) Window watchdog reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.11..11> WWDGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_SPI2RST  --------------------------------
// SVD Line: 5707

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI2RST
//    <name> SPI2RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021010) SPI2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.14..14> SPI2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_SPI3RST  --------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI3RST
//    <name> SPI3RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021010) SPI3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.15..15> SPI3RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART2RST  -------------------------------
// SVD Line: 5719

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST
//    <name> USART2RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021010) USART 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.17..17> USART2RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART3RST  -------------------------------
// SVD Line: 5725

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART3RST
//    <name> USART3RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021010) USART3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.18..18> USART3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_UART4RST  -------------------------------
// SVD Line: 5731

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_UART4RST
//    <name> UART4RST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021010) UART 4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.19..19> UART4RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_UART5RST  -------------------------------
// SVD Line: 5737

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_UART5RST
//    <name> UART5RST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021010) UART 5 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.20..20> UART5RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C1RST  --------------------------------
// SVD Line: 5743

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021010) I2C1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C2RST  --------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C2RST
//    <name> I2C2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021010) I2C2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.22..22> I2C2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_USBRST  --------------------------------
// SVD Line: 5755

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USBRST
//    <name> USBRST </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021010) USB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.23..23> USBRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_CANRST  --------------------------------
// SVD Line: 5761

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_CANRST
//    <name> CANRST </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021010) CAN reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.25..25> CANRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_PWRRST  --------------------------------
// SVD Line: 5767

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021010) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_DACRST  --------------------------------
// SVD Line: 5773

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_DACRST
//    <name> DACRST </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021010) DAC interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.29..29> DACRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C3RST  --------------------------------
// SVD Line: 5779

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C3RST
//    <name> I2C3RST </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021010) I2C3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.30..30> I2C3RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB1RSTR  ----------------------------------
// SVD Line: 5662

//  <rtree> SFDITEM_REG__RCC_APB1RSTR
//    <name> APB1RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) APB1 peripheral reset register (RCC_APB1RSTR) </i>
//    <loc> ( (unsigned int)((RCC_APB1RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB1RSTR = (RCC_APB1RSTR & ~(0x72FEC837UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x72FEC837) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM4RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM6RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM7RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDGRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_UART4RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_UART5RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USBRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_CANRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_DACRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C3RST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 5787

unsigned int RCC_AHBENR __AT (0x40021014);



// ------------------------------  Field Item: RCC_AHBENR_DMAEN  ----------------------------------
// SVD Line: 5796

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021014) DMA1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_DMA2EN  ---------------------------------
// SVD Line: 5802

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN
//    <name> DMA2EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021014) DMA2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> DMA2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SRAMEN  ---------------------------------
// SVD Line: 5808

//  <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN
//    <name> SRAMEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021014) SRAM interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.2..2> SRAMEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLITFEN  ---------------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN
//    <name> FLITFEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021014) FLITF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.4..4> FLITFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 5820

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021014) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.6..6> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_IOPAEN  ---------------------------------
// SVD Line: 5826

//  <item> SFDITEM_FIELD__RCC_AHBENR_IOPAEN
//    <name> IOPAEN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021014) I/O port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.17..17> IOPAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_IOPBEN  ---------------------------------
// SVD Line: 5832

//  <item> SFDITEM_FIELD__RCC_AHBENR_IOPBEN
//    <name> IOPBEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021014) I/O port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.18..18> IOPBEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_IOPCEN  ---------------------------------
// SVD Line: 5838

//  <item> SFDITEM_FIELD__RCC_AHBENR_IOPCEN
//    <name> IOPCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021014) I/O port C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.19..19> IOPCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_IOPDEN  ---------------------------------
// SVD Line: 5844

//  <item> SFDITEM_FIELD__RCC_AHBENR_IOPDEN
//    <name> IOPDEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021014) I/O port D clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.20..20> IOPDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_IOPEEN  ---------------------------------
// SVD Line: 5850

//  <item> SFDITEM_FIELD__RCC_AHBENR_IOPEEN
//    <name> IOPEEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021014) I/O port E clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.21..21> IOPEEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_IOPFEN  ---------------------------------
// SVD Line: 5856

//  <item> SFDITEM_FIELD__RCC_AHBENR_IOPFEN
//    <name> IOPFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021014) I/O port F clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.22..22> IOPFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_TSCEN  ----------------------------------
// SVD Line: 5862

//  <item> SFDITEM_FIELD__RCC_AHBENR_TSCEN
//    <name> TSCEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021014) Touch sensing controller clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.24..24> TSCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_ADC12EN  ---------------------------------
// SVD Line: 5868

//  <item> SFDITEM_FIELD__RCC_AHBENR_ADC12EN
//    <name> ADC12EN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021014) ADC1 and ADC2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.28..28> ADC12EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_ADC34EN  ---------------------------------
// SVD Line: 5874

//  <item> SFDITEM_FIELD__RCC_AHBENR_ADC34EN
//    <name> ADC34EN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021014) ADC3 and ADC4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.29..29> ADC34EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 5787

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021014) AHB Peripheral Clock enable register (RCC_AHBENR) </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x317E0057UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x317E0057) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_IOPAEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_IOPBEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_IOPCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_IOPDEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_IOPEEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_IOPFEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_TSCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_ADC12EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_ADC34EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2ENR  -------------------------------
// SVD Line: 5882

unsigned int RCC_APB2ENR __AT (0x40021018);



// ----------------------------  Field Item: RCC_APB2ENR_SYSCFGEN  --------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) SYSCFG clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM1EN  ---------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021018) TIM1 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_SPI1EN  ---------------------------------
// SVD Line: 5903

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021018) SPI 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM8EN  ---------------------------------
// SVD Line: 5909

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM8EN
//    <name> TIM8EN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021018) TIM8 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.13..13> TIM8EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2ENR_USART1EN  --------------------------------
// SVD Line: 5915

//  <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021018) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM15EN  --------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM15EN
//    <name> TIM15EN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021018) TIM15 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.16..16> TIM15EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM16EN  --------------------------------
// SVD Line: 5927

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM16EN
//    <name> TIM16EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021018) TIM16 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.17..17> TIM16EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM17EN  --------------------------------
// SVD Line: 5933

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM17EN
//    <name> TIM17EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021018) TIM17 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.18..18> TIM17EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB2ENR  ----------------------------------
// SVD Line: 5882

//  <rtree> SFDITEM_REG__RCC_APB2ENR
//    <name> APB2ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) APB2 peripheral clock enable register (RCC_APB2ENR) </i>
//    <loc> ( (unsigned int)((RCC_APB2ENR >> 0) & 0xFFFFFFFF), ((RCC_APB2ENR = (RCC_APB2ENR & ~(0x77801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM8EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM15EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM16EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM17EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1ENR  -------------------------------
// SVD Line: 5941

unsigned int RCC_APB1ENR __AT (0x4002101C);



// -----------------------------  Field Item: RCC_APB1ENR_TIM2EN  ---------------------------------
// SVD Line: 5950

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN
//    <name> TIM2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002101C) Timer 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.0..0> TIM2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM3EN  ---------------------------------
// SVD Line: 5956

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002101C) Timer 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM4EN  ---------------------------------
// SVD Line: 5962

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM4EN
//    <name> TIM4EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002101C) Timer 4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.2..2> TIM4EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM6EN  ---------------------------------
// SVD Line: 5968

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM6EN
//    <name> TIM6EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002101C) Timer 6 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.4..4> TIM6EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM7EN  ---------------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM7EN
//    <name> TIM7EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002101C) Timer 7 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.5..5> TIM7EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_WWDGEN  ---------------------------------
// SVD Line: 5980

//  <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002101C) Window watchdog clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_SPI2EN  ---------------------------------
// SVD Line: 5986

//  <item> SFDITEM_FIELD__RCC_APB1ENR_SPI2EN
//    <name> SPI2EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002101C) SPI 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.14..14> SPI2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_SPI3EN  ---------------------------------
// SVD Line: 5992

//  <item> SFDITEM_FIELD__RCC_APB1ENR_SPI3EN
//    <name> SPI3EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002101C) SPI 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.15..15> SPI3EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART2EN  --------------------------------
// SVD Line: 5998

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN
//    <name> USART2EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002101C) USART 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.17..17> USART2EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART3EN  --------------------------------
// SVD Line: 6004

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART3EN
//    <name> USART3EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002101C) USART 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.18..18> USART3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C1EN  ---------------------------------
// SVD Line: 6010

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002101C) I2C 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C2EN  ---------------------------------
// SVD Line: 6016

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C2EN
//    <name> I2C2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002101C) I2C 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.22..22> I2C2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_USBEN  ---------------------------------
// SVD Line: 6022

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USBEN
//    <name> USBEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4002101C) USB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.23..23> USBEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_CANEN  ---------------------------------
// SVD Line: 6028

//  <item> SFDITEM_FIELD__RCC_APB1ENR_CANEN
//    <name> CANEN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002101C) CAN clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.25..25> CANEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_PWREN  ---------------------------------
// SVD Line: 6034

//  <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002101C) Power interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_DACEN  ---------------------------------
// SVD Line: 6040

//  <item> SFDITEM_FIELD__RCC_APB1ENR_DACEN
//    <name> DACEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4002101C) DAC interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.29..29> DACEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C3EN  ---------------------------------
// SVD Line: 6046

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C3EN
//    <name> I2C3EN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4002101C) I2C 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.30..30> I2C3EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB1ENR  ----------------------------------
// SVD Line: 5941

//  <rtree> SFDITEM_REG__RCC_APB1ENR
//    <name> APB1ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002101C) APB1 peripheral clock enable register (RCC_APB1ENR) </i>
//    <loc> ( (unsigned int)((RCC_APB1ENR >> 0) & 0xFFFFFFFF), ((RCC_APB1ENR = (RCC_APB1ENR & ~(0x72E6C837UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x72E6C837) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM4EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM6EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM7EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_SPI2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_SPI3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USBEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_CANEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_DACEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C3EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 6054

unsigned int RCC_BDCR __AT (0x40021020);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 6062

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021020) External Low Speed oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 6069

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021020) External Low Speed oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 6076

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021020) External Low Speed oscillator bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEDRV  ----------------------------------
// SVD Line: 6083

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEDRV
//    <name> LSEDRV </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40021020) LSE oscillator drive capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 3) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 6090

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021020) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 6097

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021020) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 6104

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021020) Backup domain software reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 6054

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021020) Backup domain control register (RCC_BDCR) </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x1831DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1831D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEDRV </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 6113

unsigned int RCC_CSR __AT (0x40021024);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 6121

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) Internal low speed oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 6128

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021024) Internal low speed oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 6135

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021024) Remove reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.24..24> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_OBLRSTF  ----------------------------------
// SVD Line: 6142

//  <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF
//    <name> OBLRSTF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021024) Option byte loader reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.25..25> OBLRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 6149

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021024) PIN reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PORRSTF  ----------------------------------
// SVD Line: 6156

//  <item> SFDITEM_FIELD__RCC_CSR_PORRSTF
//    <name> PORRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021024) POR/PDR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 6163

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021024) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 6170

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021024) Independent watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 6177

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021024) Window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_LPWRRSTF  ----------------------------------
// SVD Line: 6184

//  <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF
//    <name> LPWRRSTF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021024) Low-power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.31..31> LPWRRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 6113

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) Control/status register (RCC_CSR) </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0xFF000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 6193

unsigned int RCC_AHBRSTR __AT (0x40021028);



// -----------------------------  Field Item: RCC_AHBRSTR_IOPARST  --------------------------------
// SVD Line: 6202

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPARST
//    <name> IOPARST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021028) I/O port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.17..17> IOPARST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_IOPBRST  --------------------------------
// SVD Line: 6208

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPBRST
//    <name> IOPBRST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021028) I/O port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.18..18> IOPBRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_IOPCRST  --------------------------------
// SVD Line: 6214

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPCRST
//    <name> IOPCRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021028) I/O port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.19..19> IOPCRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_IOPDRST  --------------------------------
// SVD Line: 6220

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPDRST
//    <name> IOPDRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021028) I/O port D reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.20..20> IOPDRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_IOPERST  --------------------------------
// SVD Line: 6226

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPERST
//    <name> IOPERST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021028) I/O port E reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.21..21> IOPERST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_IOPFRST  --------------------------------
// SVD Line: 6232

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPFRST
//    <name> IOPFRST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021028) I/O port F reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.22..22> IOPFRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_TSCRST  ---------------------------------
// SVD Line: 6238

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_TSCRST
//    <name> TSCRST </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021028) Touch sensing controller reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.24..24> TSCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_ADC12RST  --------------------------------
// SVD Line: 6244

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_ADC12RST
//    <name> ADC12RST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021028) ADC1 and ADC2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.28..28> ADC12RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_ADC34RST  --------------------------------
// SVD Line: 6250

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_ADC34RST
//    <name> ADC34RST </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021028) ADC3 and ADC4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.29..29> ADC34RST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 6193

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x317E0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x317E0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPARST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPBRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPCRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPDRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPERST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_IOPFRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_TSCRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_ADC12RST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_ADC34RST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CFGR2  --------------------------------
// SVD Line: 6258

unsigned int RCC_CFGR2 __AT (0x4002102C);



// ------------------------------  Field Item: RCC_CFGR2_PREDIV  ----------------------------------
// SVD Line: 6267

//  <item> SFDITEM_FIELD__RCC_CFGR2_PREDIV
//    <name> PREDIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4002102C) PREDIV division factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR2 >> 0) & 0xF), ((RCC_CFGR2 = (RCC_CFGR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_CFGR2_ADC12PRES  --------------------------------
// SVD Line: 6273

//  <item> SFDITEM_FIELD__RCC_CFGR2_ADC12PRES
//    <name> ADC12PRES </name>
//    <rw> 
//    <i> [Bits 8..4] RW (@ 0x4002102C) ADC1 and ADC2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR2 >> 4) & 0x1F), ((RCC_CFGR2 = (RCC_CFGR2 & ~(0x1FUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_CFGR2_ADC34PRES  --------------------------------
// SVD Line: 6279

//  <item> SFDITEM_FIELD__RCC_CFGR2_ADC34PRES
//    <name> ADC34PRES </name>
//    <rw> 
//    <i> [Bits 13..9] RW (@ 0x4002102C) ADC3 and ADC4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR2 >> 9) & 0x1F), ((RCC_CFGR2 = (RCC_CFGR2 & ~(0x1FUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR2  -----------------------------------
// SVD Line: 6258

//  <rtree> SFDITEM_REG__RCC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) Clock configuration register 2 </i>
//    <loc> ( (unsigned int)((RCC_CFGR2 >> 0) & 0xFFFFFFFF), ((RCC_CFGR2 = (RCC_CFGR2 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR2_PREDIV </item>
//    <item> SFDITEM_FIELD__RCC_CFGR2_ADC12PRES </item>
//    <item> SFDITEM_FIELD__RCC_CFGR2_ADC34PRES </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CFGR3  --------------------------------
// SVD Line: 6287

unsigned int RCC_CFGR3 __AT (0x40021030);



// -----------------------------  Field Item: RCC_CFGR3_USART1SW  ---------------------------------
// SVD Line: 6296

//  <item> SFDITEM_FIELD__RCC_CFGR3_USART1SW
//    <name> USART1SW </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021030) USART1 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR3 >> 0) & 0x3), ((RCC_CFGR3 = (RCC_CFGR3 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_I2C1SW  ----------------------------------
// SVD Line: 6302

//  <item> SFDITEM_FIELD__RCC_CFGR3_I2C1SW
//    <name> I2C1SW </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021030) I2C1 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR3 ) </loc>
//      <o.4..4> I2C1SW
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_I2C2SW  ----------------------------------
// SVD Line: 6308

//  <item> SFDITEM_FIELD__RCC_CFGR3_I2C2SW
//    <name> I2C2SW </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021030) I2C2 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR3 ) </loc>
//      <o.5..5> I2C2SW
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_I2C3SW  ----------------------------------
// SVD Line: 6314

//  <item> SFDITEM_FIELD__RCC_CFGR3_I2C3SW
//    <name> I2C3SW </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021030) I2C3 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR3 ) </loc>
//      <o.6..6> I2C3SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CFGR3_USART2SW  ---------------------------------
// SVD Line: 6320

//  <item> SFDITEM_FIELD__RCC_CFGR3_USART2SW
//    <name> USART2SW </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021030) USART2 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR3 >> 16) & 0x3), ((RCC_CFGR3 = (RCC_CFGR3 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_CFGR3_USART3SW  ---------------------------------
// SVD Line: 6326

//  <item> SFDITEM_FIELD__RCC_CFGR3_USART3SW
//    <name> USART3SW </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40021030) USART3 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR3 >> 18) & 0x3), ((RCC_CFGR3 = (RCC_CFGR3 & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_TIM1SW  ----------------------------------
// SVD Line: 6332

//  <item> SFDITEM_FIELD__RCC_CFGR3_TIM1SW
//    <name> TIM1SW </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021030) Timer1 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR3 ) </loc>
//      <o.8..8> TIM1SW
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_TIM8SW  ----------------------------------
// SVD Line: 6338

//  <item> SFDITEM_FIELD__RCC_CFGR3_TIM8SW
//    <name> TIM8SW </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021030) Timer8 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR3 ) </loc>
//      <o.9..9> TIM8SW
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_UART4SW  ---------------------------------
// SVD Line: 6344

//  <item> SFDITEM_FIELD__RCC_CFGR3_UART4SW
//    <name> UART4SW </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021030) UART4 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR3 >> 20) & 0x3), ((RCC_CFGR3 = (RCC_CFGR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR3_UART5SW  ---------------------------------
// SVD Line: 6350

//  <item> SFDITEM_FIELD__RCC_CFGR3_UART5SW
//    <name> UART5SW </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40021030) UART5 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR3 >> 22) & 0x3), ((RCC_CFGR3 = (RCC_CFGR3 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR3  -----------------------------------
// SVD Line: 6287

//  <rtree> SFDITEM_REG__RCC_CFGR3
//    <name> CFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) Clock configuration register 3 </i>
//    <loc> ( (unsigned int)((RCC_CFGR3 >> 0) & 0xFFFFFFFF), ((RCC_CFGR3 = (RCC_CFGR3 & ~(0xFF0373UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF0373) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR3_USART1SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_I2C1SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_I2C2SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_I2C3SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_USART2SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_USART3SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_TIM1SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_TIM8SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_UART4SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR3_UART5SW </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 5284

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_CIR </item>
//    <item> SFDITEM_REG__RCC_APB2RSTR </item>
//    <item> SFDITEM_REG__RCC_APB1RSTR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APB2ENR </item>
//    <item> SFDITEM_REG__RCC_APB1ENR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_CFGR2 </item>
//    <item> SFDITEM_REG__RCC_CFGR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA1_ISR  --------------------------------
// SVD Line: 6406

unsigned int DMA1_ISR __AT (0x40020000);



// --------------------------------  Field Item: DMA1_ISR_GIF1  -----------------------------------
// SVD Line: 6415

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Channel 1 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF1  -----------------------------------
// SVD Line: 6421

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Channel 1 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF1  -----------------------------------
// SVD Line: 6427

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Channel 1 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF1  -----------------------------------
// SVD Line: 6433

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Channel 1 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF2  -----------------------------------
// SVD Line: 6439

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Channel 2 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF2  -----------------------------------
// SVD Line: 6445

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Channel 2 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF2  -----------------------------------
// SVD Line: 6451

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Channel 2 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF2  -----------------------------------
// SVD Line: 6457

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Channel 2 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF3  -----------------------------------
// SVD Line: 6463

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Channel 3 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF3  -----------------------------------
// SVD Line: 6469

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Channel 3 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF3  -----------------------------------
// SVD Line: 6475

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Channel 3 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF3  -----------------------------------
// SVD Line: 6481

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Channel 3 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF4  -----------------------------------
// SVD Line: 6487

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020000) Channel 4 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF4  -----------------------------------
// SVD Line: 6493

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020000) Channel 4 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF4  -----------------------------------
// SVD Line: 6499

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020000) Channel 4 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF4  -----------------------------------
// SVD Line: 6505

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020000) Channel 4 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF5  -----------------------------------
// SVD Line: 6511

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020000) Channel 5 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF5  -----------------------------------
// SVD Line: 6517

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020000) Channel 5 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF5  -----------------------------------
// SVD Line: 6523

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020000) Channel 5 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF5  -----------------------------------
// SVD Line: 6529

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020000) Channel 5 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF6  -----------------------------------
// SVD Line: 6535

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020000) Channel 6 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF6  -----------------------------------
// SVD Line: 6541

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020000) Channel 6 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF6  -----------------------------------
// SVD Line: 6547

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020000) Channel 6 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF6  -----------------------------------
// SVD Line: 6553

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020000) Channel 6 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF7  -----------------------------------
// SVD Line: 6559

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020000) Channel 7 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF7  -----------------------------------
// SVD Line: 6565

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020000) Channel 7 Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF7  -----------------------------------
// SVD Line: 6571

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020000) Channel 7 Half Transfer Complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF7  -----------------------------------
// SVD Line: 6577

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020000) Channel 7 Transfer Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_ISR  ------------------------------------
// SVD Line: 6406

//  <rtree> SFDITEM_REG__DMA1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) DMA interrupt status register (DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_IFCR  --------------------------------
// SVD Line: 6585

unsigned int DMA1_IFCR __AT (0x40020004);



// -------------------------------  Field Item: DMA1_IFCR_CGIF1  ----------------------------------
// SVD Line: 6594

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020004) Channel 1 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF1  ----------------------------------
// SVD Line: 6600

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020004) Channel 1 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF1  ----------------------------------
// SVD Line: 6606

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020004) Channel 1 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF1  ----------------------------------
// SVD Line: 6612

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020004) Channel 1 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF2  ----------------------------------
// SVD Line: 6618

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020004) Channel 2 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF2  ----------------------------------
// SVD Line: 6624

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020004) Channel 2 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF2  ----------------------------------
// SVD Line: 6630

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020004) Channel 2 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF2  ----------------------------------
// SVD Line: 6636

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020004) Channel 2 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF3  ----------------------------------
// SVD Line: 6642

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020004) Channel 3 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF3  ----------------------------------
// SVD Line: 6648

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020004) Channel 3 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF3  ----------------------------------
// SVD Line: 6654

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020004) Channel 3 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF3  ----------------------------------
// SVD Line: 6660

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020004) Channel 3 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF4  ----------------------------------
// SVD Line: 6666

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020004) Channel 4 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF4  ----------------------------------
// SVD Line: 6672

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020004) Channel 4 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF4  ----------------------------------
// SVD Line: 6678

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020004) Channel 4 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF4  ----------------------------------
// SVD Line: 6684

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020004) Channel 4 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF5  ----------------------------------
// SVD Line: 6690

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020004) Channel 5 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF5  ----------------------------------
// SVD Line: 6696

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020004) Channel 5 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF5  ----------------------------------
// SVD Line: 6702

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020004) Channel 5 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF5  ----------------------------------
// SVD Line: 6708

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020004) Channel 5 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF6  ----------------------------------
// SVD Line: 6714

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020004) Channel 6 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF6  ----------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020004) Channel 6 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF6  ----------------------------------
// SVD Line: 6726

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020004) Channel 6 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF6  ----------------------------------
// SVD Line: 6732

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020004) Channel 6 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF7  ----------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020004) Channel 7 Global interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF7  ----------------------------------
// SVD Line: 6744

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020004) Channel 7 Transfer Complete clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF7  ----------------------------------
// SVD Line: 6750

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020004) Channel 7 Half Transfer clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF7  ----------------------------------
// SVD Line: 6756

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020004) Channel 7 Transfer Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_IFCR  -----------------------------------
// SVD Line: 6585

//  <rtree> SFDITEM_REG__DMA1_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020004) DMA interrupt flag clear register (DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA1_IFCR >> 0) & 0xFFFFFFFF), ((DMA1_IFCR = (DMA1_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR1  --------------------------------
// SVD Line: 6764

unsigned int DMA1_CCR1 __AT (0x40020008);



// --------------------------------  Field Item: DMA1_CCR1_EN  ------------------------------------
// SVD Line: 6773

//  <item> SFDITEM_FIELD__DMA1_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TCIE  -----------------------------------
// SVD Line: 6779

//  <item> SFDITEM_FIELD__DMA1_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_HTIE  -----------------------------------
// SVD Line: 6785

//  <item> SFDITEM_FIELD__DMA1_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TEIE  -----------------------------------
// SVD Line: 6791

//  <item> SFDITEM_FIELD__DMA1_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_DIR  -----------------------------------
// SVD Line: 6797

//  <item> SFDITEM_FIELD__DMA1_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_CIRC  -----------------------------------
// SVD Line: 6803

//  <item> SFDITEM_FIELD__DMA1_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PINC  -----------------------------------
// SVD Line: 6809

//  <item> SFDITEM_FIELD__DMA1_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MINC  -----------------------------------
// SVD Line: 6815

//  <item> SFDITEM_FIELD__DMA1_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PSIZE  ----------------------------------
// SVD Line: 6821

//  <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 8) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MSIZE  ----------------------------------
// SVD Line: 6827

//  <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 10) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_PL  ------------------------------------
// SVD Line: 6833

//  <item> SFDITEM_FIELD__DMA1_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 12) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 6839

//  <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR1  -----------------------------------
// SVD Line: 6764

//  <rtree> SFDITEM_REG__DMA1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR1 >> 0) & 0xFFFFFFFF), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR1  -------------------------------
// SVD Line: 6847

unsigned int DMA1_CNDTR1 __AT (0x4002000C);



// -------------------------------  Field Item: DMA1_CNDTR1_NDT  ----------------------------------
// SVD Line: 6856

//  <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR1 >> 0) & 0xFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR1  ----------------------------------
// SVD Line: 6847

//  <rtree> SFDITEM_REG__DMA1_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) DMA channel 1 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR1  -------------------------------
// SVD Line: 6864

unsigned int DMA1_CPAR1 __AT (0x40020010);



// --------------------------------  Field Item: DMA1_CPAR1_PA  -----------------------------------
// SVD Line: 6873

//  <item> SFDITEM_FIELD__DMA1_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR1  -----------------------------------
// SVD Line: 6864

//  <rtree> SFDITEM_REG__DMA1_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) DMA channel 1 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR1  -------------------------------
// SVD Line: 6881

unsigned int DMA1_CMAR1 __AT (0x40020014);



// --------------------------------  Field Item: DMA1_CMAR1_MA  -----------------------------------
// SVD Line: 6890

//  <item> SFDITEM_FIELD__DMA1_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR1  -----------------------------------
// SVD Line: 6881

//  <rtree> SFDITEM_REG__DMA1_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) DMA channel 1 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR2  --------------------------------
// SVD Line: 6898

unsigned int DMA1_CCR2 __AT (0x4002001C);



// --------------------------------  Field Item: DMA1_CCR2_EN  ------------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__DMA1_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TCIE  -----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__DMA1_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_HTIE  -----------------------------------
// SVD Line: 6919

//  <item> SFDITEM_FIELD__DMA1_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TEIE  -----------------------------------
// SVD Line: 6925

//  <item> SFDITEM_FIELD__DMA1_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_DIR  -----------------------------------
// SVD Line: 6931

//  <item> SFDITEM_FIELD__DMA1_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_CIRC  -----------------------------------
// SVD Line: 6937

//  <item> SFDITEM_FIELD__DMA1_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PINC  -----------------------------------
// SVD Line: 6943

//  <item> SFDITEM_FIELD__DMA1_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MINC  -----------------------------------
// SVD Line: 6949

//  <item> SFDITEM_FIELD__DMA1_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PSIZE  ----------------------------------
// SVD Line: 6955

//  <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 8) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MSIZE  ----------------------------------
// SVD Line: 6961

//  <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 10) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_PL  ------------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__DMA1_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 12) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 6973

//  <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR2  -----------------------------------
// SVD Line: 6898

//  <rtree> SFDITEM_REG__DMA1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR2 >> 0) & 0xFFFFFFFF), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR2  -------------------------------
// SVD Line: 6981

unsigned int DMA1_CNDTR2 __AT (0x40020020);



// -------------------------------  Field Item: DMA1_CNDTR2_NDT  ----------------------------------
// SVD Line: 6990

//  <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR2 >> 0) & 0xFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR2  ----------------------------------
// SVD Line: 6981

//  <rtree> SFDITEM_REG__DMA1_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) DMA channel 2 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR2  -------------------------------
// SVD Line: 6998

unsigned int DMA1_CPAR2 __AT (0x40020024);



// --------------------------------  Field Item: DMA1_CPAR2_PA  -----------------------------------
// SVD Line: 7007

//  <item> SFDITEM_FIELD__DMA1_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR2  -----------------------------------
// SVD Line: 6998

//  <rtree> SFDITEM_REG__DMA1_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) DMA channel 2 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR2  -------------------------------
// SVD Line: 7015

unsigned int DMA1_CMAR2 __AT (0x40020028);



// --------------------------------  Field Item: DMA1_CMAR2_MA  -----------------------------------
// SVD Line: 7024

//  <item> SFDITEM_FIELD__DMA1_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR2  -----------------------------------
// SVD Line: 7015

//  <rtree> SFDITEM_REG__DMA1_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) DMA channel 2 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR3  --------------------------------
// SVD Line: 7032

unsigned int DMA1_CCR3 __AT (0x40020030);



// --------------------------------  Field Item: DMA1_CCR3_EN  ------------------------------------
// SVD Line: 7041

//  <item> SFDITEM_FIELD__DMA1_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TCIE  -----------------------------------
// SVD Line: 7047

//  <item> SFDITEM_FIELD__DMA1_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_HTIE  -----------------------------------
// SVD Line: 7053

//  <item> SFDITEM_FIELD__DMA1_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TEIE  -----------------------------------
// SVD Line: 7059

//  <item> SFDITEM_FIELD__DMA1_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_DIR  -----------------------------------
// SVD Line: 7065

//  <item> SFDITEM_FIELD__DMA1_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_CIRC  -----------------------------------
// SVD Line: 7071

//  <item> SFDITEM_FIELD__DMA1_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PINC  -----------------------------------
// SVD Line: 7077

//  <item> SFDITEM_FIELD__DMA1_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MINC  -----------------------------------
// SVD Line: 7083

//  <item> SFDITEM_FIELD__DMA1_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PSIZE  ----------------------------------
// SVD Line: 7089

//  <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 8) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MSIZE  ----------------------------------
// SVD Line: 7095

//  <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 10) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_PL  ------------------------------------
// SVD Line: 7101

//  <item> SFDITEM_FIELD__DMA1_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 12) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 7107

//  <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR3  -----------------------------------
// SVD Line: 7032

//  <rtree> SFDITEM_REG__DMA1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR3 >> 0) & 0xFFFFFFFF), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR3  -------------------------------
// SVD Line: 7115

unsigned int DMA1_CNDTR3 __AT (0x40020034);



// -------------------------------  Field Item: DMA1_CNDTR3_NDT  ----------------------------------
// SVD Line: 7124

//  <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR3 >> 0) & 0xFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR3  ----------------------------------
// SVD Line: 7115

//  <rtree> SFDITEM_REG__DMA1_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) DMA channel 3 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR3  -------------------------------
// SVD Line: 7132

unsigned int DMA1_CPAR3 __AT (0x40020038);



// --------------------------------  Field Item: DMA1_CPAR3_PA  -----------------------------------
// SVD Line: 7141

//  <item> SFDITEM_FIELD__DMA1_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR3  -----------------------------------
// SVD Line: 7132

//  <rtree> SFDITEM_REG__DMA1_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) DMA channel 3 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR3  -------------------------------
// SVD Line: 7149

unsigned int DMA1_CMAR3 __AT (0x4002003C);



// --------------------------------  Field Item: DMA1_CMAR3_MA  -----------------------------------
// SVD Line: 7158

//  <item> SFDITEM_FIELD__DMA1_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR3  -----------------------------------
// SVD Line: 7149

//  <rtree> SFDITEM_REG__DMA1_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) DMA channel 3 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR4  --------------------------------
// SVD Line: 7166

unsigned int DMA1_CCR4 __AT (0x40020044);



// --------------------------------  Field Item: DMA1_CCR4_EN  ------------------------------------
// SVD Line: 7175

//  <item> SFDITEM_FIELD__DMA1_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020044) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TCIE  -----------------------------------
// SVD Line: 7181

//  <item> SFDITEM_FIELD__DMA1_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020044) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_HTIE  -----------------------------------
// SVD Line: 7187

//  <item> SFDITEM_FIELD__DMA1_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020044) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TEIE  -----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__DMA1_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020044) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_DIR  -----------------------------------
// SVD Line: 7199

//  <item> SFDITEM_FIELD__DMA1_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020044) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_CIRC  -----------------------------------
// SVD Line: 7205

//  <item> SFDITEM_FIELD__DMA1_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020044) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PINC  -----------------------------------
// SVD Line: 7211

//  <item> SFDITEM_FIELD__DMA1_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020044) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MINC  -----------------------------------
// SVD Line: 7217

//  <item> SFDITEM_FIELD__DMA1_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020044) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PSIZE  ----------------------------------
// SVD Line: 7223

//  <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020044) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 8) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MSIZE  ----------------------------------
// SVD Line: 7229

//  <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020044) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 10) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_PL  ------------------------------------
// SVD Line: 7235

//  <item> SFDITEM_FIELD__DMA1_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020044) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 12) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 7241

//  <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020044) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR4  -----------------------------------
// SVD Line: 7166

//  <rtree> SFDITEM_REG__DMA1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020044) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR4 >> 0) & 0xFFFFFFFF), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR4_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR4  -------------------------------
// SVD Line: 7249

unsigned int DMA1_CNDTR4 __AT (0x40020048);



// -------------------------------  Field Item: DMA1_CNDTR4_NDT  ----------------------------------
// SVD Line: 7258

//  <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020048) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR4 >> 0) & 0xFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR4  ----------------------------------
// SVD Line: 7249

//  <rtree> SFDITEM_REG__DMA1_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020048) DMA channel 4 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR4  -------------------------------
// SVD Line: 7266

unsigned int DMA1_CPAR4 __AT (0x4002004C);



// --------------------------------  Field Item: DMA1_CPAR4_PA  -----------------------------------
// SVD Line: 7275

//  <item> SFDITEM_FIELD__DMA1_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR4  -----------------------------------
// SVD Line: 7266

//  <rtree> SFDITEM_REG__DMA1_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) DMA channel 4 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR4  -------------------------------
// SVD Line: 7283

unsigned int DMA1_CMAR4 __AT (0x40020050);



// --------------------------------  Field Item: DMA1_CMAR4_MA  -----------------------------------
// SVD Line: 7292

//  <item> SFDITEM_FIELD__DMA1_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR4  -----------------------------------
// SVD Line: 7283

//  <rtree> SFDITEM_REG__DMA1_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) DMA channel 4 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR5  --------------------------------
// SVD Line: 7300

unsigned int DMA1_CCR5 __AT (0x40020058);



// --------------------------------  Field Item: DMA1_CCR5_EN  ------------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__DMA1_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020058) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TCIE  -----------------------------------
// SVD Line: 7315

//  <item> SFDITEM_FIELD__DMA1_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020058) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_HTIE  -----------------------------------
// SVD Line: 7321

//  <item> SFDITEM_FIELD__DMA1_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020058) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TEIE  -----------------------------------
// SVD Line: 7327

//  <item> SFDITEM_FIELD__DMA1_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020058) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_DIR  -----------------------------------
// SVD Line: 7333

//  <item> SFDITEM_FIELD__DMA1_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020058) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_CIRC  -----------------------------------
// SVD Line: 7339

//  <item> SFDITEM_FIELD__DMA1_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020058) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PINC  -----------------------------------
// SVD Line: 7345

//  <item> SFDITEM_FIELD__DMA1_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020058) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MINC  -----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__DMA1_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020058) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PSIZE  ----------------------------------
// SVD Line: 7357

//  <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020058) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 8) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MSIZE  ----------------------------------
// SVD Line: 7363

//  <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020058) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 10) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_PL  ------------------------------------
// SVD Line: 7369

//  <item> SFDITEM_FIELD__DMA1_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020058) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 12) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 7375

//  <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020058) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR5  -----------------------------------
// SVD Line: 7300

//  <rtree> SFDITEM_REG__DMA1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020058) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR5 >> 0) & 0xFFFFFFFF), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR5_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR5  -------------------------------
// SVD Line: 7383

unsigned int DMA1_CNDTR5 __AT (0x4002005C);



// -------------------------------  Field Item: DMA1_CNDTR5_NDT  ----------------------------------
// SVD Line: 7392

//  <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002005C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR5 >> 0) & 0xFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR5  ----------------------------------
// SVD Line: 7383

//  <rtree> SFDITEM_REG__DMA1_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) DMA channel 5 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR5  -------------------------------
// SVD Line: 7400

unsigned int DMA1_CPAR5 __AT (0x40020060);



// --------------------------------  Field Item: DMA1_CPAR5_PA  -----------------------------------
// SVD Line: 7409

//  <item> SFDITEM_FIELD__DMA1_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR5  -----------------------------------
// SVD Line: 7400

//  <rtree> SFDITEM_REG__DMA1_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) DMA channel 5 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR5  -------------------------------
// SVD Line: 7417

unsigned int DMA1_CMAR5 __AT (0x40020064);



// --------------------------------  Field Item: DMA1_CMAR5_MA  -----------------------------------
// SVD Line: 7426

//  <item> SFDITEM_FIELD__DMA1_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR5  -----------------------------------
// SVD Line: 7417

//  <rtree> SFDITEM_REG__DMA1_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) DMA channel 5 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR6  --------------------------------
// SVD Line: 7434

unsigned int DMA1_CCR6 __AT (0x4002006C);



// --------------------------------  Field Item: DMA1_CCR6_EN  ------------------------------------
// SVD Line: 7443

//  <item> SFDITEM_FIELD__DMA1_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002006C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TCIE  -----------------------------------
// SVD Line: 7449

//  <item> SFDITEM_FIELD__DMA1_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002006C) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_HTIE  -----------------------------------
// SVD Line: 7455

//  <item> SFDITEM_FIELD__DMA1_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002006C) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TEIE  -----------------------------------
// SVD Line: 7461

//  <item> SFDITEM_FIELD__DMA1_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002006C) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_DIR  -----------------------------------
// SVD Line: 7467

//  <item> SFDITEM_FIELD__DMA1_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002006C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_CIRC  -----------------------------------
// SVD Line: 7473

//  <item> SFDITEM_FIELD__DMA1_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002006C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PINC  -----------------------------------
// SVD Line: 7479

//  <item> SFDITEM_FIELD__DMA1_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002006C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MINC  -----------------------------------
// SVD Line: 7485

//  <item> SFDITEM_FIELD__DMA1_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002006C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PSIZE  ----------------------------------
// SVD Line: 7491

//  <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002006C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 8) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MSIZE  ----------------------------------
// SVD Line: 7497

//  <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002006C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 10) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_PL  ------------------------------------
// SVD Line: 7503

//  <item> SFDITEM_FIELD__DMA1_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002006C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 12) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 7509

//  <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002006C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR6  -----------------------------------
// SVD Line: 7434

//  <rtree> SFDITEM_REG__DMA1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002006C) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR6 >> 0) & 0xFFFFFFFF), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR6_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR6  -------------------------------
// SVD Line: 7517

unsigned int DMA1_CNDTR6 __AT (0x40020070);



// -------------------------------  Field Item: DMA1_CNDTR6_NDT  ----------------------------------
// SVD Line: 7526

//  <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020070) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR6 >> 0) & 0xFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR6  ----------------------------------
// SVD Line: 7517

//  <rtree> SFDITEM_REG__DMA1_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020070) DMA channel 6 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR6  -------------------------------
// SVD Line: 7534

unsigned int DMA1_CPAR6 __AT (0x40020074);



// --------------------------------  Field Item: DMA1_CPAR6_PA  -----------------------------------
// SVD Line: 7543

//  <item> SFDITEM_FIELD__DMA1_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR6  -----------------------------------
// SVD Line: 7534

//  <rtree> SFDITEM_REG__DMA1_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) DMA channel 6 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR6  -------------------------------
// SVD Line: 7551

unsigned int DMA1_CMAR6 __AT (0x40020078);



// --------------------------------  Field Item: DMA1_CMAR6_MA  -----------------------------------
// SVD Line: 7560

//  <item> SFDITEM_FIELD__DMA1_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR6  -----------------------------------
// SVD Line: 7551

//  <rtree> SFDITEM_REG__DMA1_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) DMA channel 6 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR7  --------------------------------
// SVD Line: 7568

unsigned int DMA1_CCR7 __AT (0x40020080);



// --------------------------------  Field Item: DMA1_CCR7_EN  ------------------------------------
// SVD Line: 7577

//  <item> SFDITEM_FIELD__DMA1_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020080) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TCIE  -----------------------------------
// SVD Line: 7583

//  <item> SFDITEM_FIELD__DMA1_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020080) Transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_HTIE  -----------------------------------
// SVD Line: 7589

//  <item> SFDITEM_FIELD__DMA1_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020080) Half Transfer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TEIE  -----------------------------------
// SVD Line: 7595

//  <item> SFDITEM_FIELD__DMA1_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020080) Transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_DIR  -----------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__DMA1_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020080) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_CIRC  -----------------------------------
// SVD Line: 7607

//  <item> SFDITEM_FIELD__DMA1_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020080) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PINC  -----------------------------------
// SVD Line: 7613

//  <item> SFDITEM_FIELD__DMA1_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020080) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MINC  -----------------------------------
// SVD Line: 7619

//  <item> SFDITEM_FIELD__DMA1_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020080) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PSIZE  ----------------------------------
// SVD Line: 7625

//  <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020080) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 8) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MSIZE  ----------------------------------
// SVD Line: 7631

//  <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020080) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 10) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_PL  ------------------------------------
// SVD Line: 7637

//  <item> SFDITEM_FIELD__DMA1_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020080) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 12) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 7643

//  <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020080) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR7  -----------------------------------
// SVD Line: 7568

//  <rtree> SFDITEM_REG__DMA1_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020080) DMA channel configuration register (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR7 >> 0) & 0xFFFFFFFF), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR7_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR7  -------------------------------
// SVD Line: 7651

unsigned int DMA1_CNDTR7 __AT (0x40020084);



// -------------------------------  Field Item: DMA1_CNDTR7_NDT  ----------------------------------
// SVD Line: 7660

//  <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020084) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR7 >> 0) & 0xFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR7  ----------------------------------
// SVD Line: 7651

//  <rtree> SFDITEM_REG__DMA1_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020084) DMA channel 7 number of data register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR7  -------------------------------
// SVD Line: 7668

unsigned int DMA1_CPAR7 __AT (0x40020088);



// --------------------------------  Field Item: DMA1_CPAR7_PA  -----------------------------------
// SVD Line: 7677

//  <item> SFDITEM_FIELD__DMA1_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR7  -----------------------------------
// SVD Line: 7668

//  <rtree> SFDITEM_REG__DMA1_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) DMA channel 7 peripheral address register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR7  -------------------------------
// SVD Line: 7685

unsigned int DMA1_CMAR7 __AT (0x4002008C);



// --------------------------------  Field Item: DMA1_CMAR7_MA  -----------------------------------
// SVD Line: 7694

//  <item> SFDITEM_FIELD__DMA1_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR7  -----------------------------------
// SVD Line: 7685

//  <rtree> SFDITEM_REG__DMA1_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) DMA channel 7 memory address register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA1  -------------------------------------
// SVD Line: 6360

//  <view> DMA1
//    <name> DMA1 </name>
//    <item> SFDITEM_REG__DMA1_ISR </item>
//    <item> SFDITEM_REG__DMA1_IFCR </item>
//    <item> SFDITEM_REG__DMA1_CCR1 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA1_CPAR1 </item>
//    <item> SFDITEM_REG__DMA1_CMAR1 </item>
//    <item> SFDITEM_REG__DMA1_CCR2 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA1_CPAR2 </item>
//    <item> SFDITEM_REG__DMA1_CMAR2 </item>
//    <item> SFDITEM_REG__DMA1_CCR3 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA1_CPAR3 </item>
//    <item> SFDITEM_REG__DMA1_CMAR3 </item>
//    <item> SFDITEM_REG__DMA1_CCR4 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA1_CPAR4 </item>
//    <item> SFDITEM_REG__DMA1_CMAR4 </item>
//    <item> SFDITEM_REG__DMA1_CCR5 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA1_CPAR5 </item>
//    <item> SFDITEM_REG__DMA1_CMAR5 </item>
//    <item> SFDITEM_REG__DMA1_CCR6 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA1_CPAR6 </item>
//    <item> SFDITEM_REG__DMA1_CMAR6 </item>
//    <item> SFDITEM_REG__DMA1_CCR7 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA1_CPAR7 </item>
//    <item> SFDITEM_REG__DMA1_CMAR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR1  --------------------------------
// SVD Line: 7740

unsigned int TIM2_CR1 __AT (0x40000000);



// --------------------------------  Field Item: TIM2_CR1_CEN  ------------------------------------
// SVD Line: 7749

//  <item> SFDITEM_FIELD__TIM2_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_UDIS  -----------------------------------
// SVD Line: 7755

//  <item> SFDITEM_FIELD__TIM2_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_URS  ------------------------------------
// SVD Line: 7761

//  <item> SFDITEM_FIELD__TIM2_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_OPM  ------------------------------------
// SVD Line: 7767

//  <item> SFDITEM_FIELD__TIM2_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_DIR  ------------------------------------
// SVD Line: 7773

//  <item> SFDITEM_FIELD__TIM2_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CMS  ------------------------------------
// SVD Line: 7779

//  <item> SFDITEM_FIELD__TIM2_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000000) Center-aligned mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 5) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_ARPE  -----------------------------------
// SVD Line: 7785

//  <item> SFDITEM_FIELD__TIM2_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CKD  ------------------------------------
// SVD Line: 7791

//  <item> SFDITEM_FIELD__TIM2_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 8) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CR1_UIFREMAP  ---------------------------------
// SVD Line: 7797

//  <item> SFDITEM_FIELD__TIM2_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000000) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR1  ------------------------------------
// SVD Line: 7740

//  <rtree> SFDITEM_REG__TIM2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CR1 >> 0) & 0xFFFFFFFF), ((TIM2_CR1 = (TIM2_CR1 & ~(0xBFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_UIFREMAP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CR2  --------------------------------
// SVD Line: 7805

unsigned int TIM2_CR2 __AT (0x40000004);



// --------------------------------  Field Item: TIM2_CR2_TI1S  -----------------------------------
// SVD Line: 7814

//  <item> SFDITEM_FIELD__TIM2_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000004) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_MMS  ------------------------------------
// SVD Line: 7820

//  <item> SFDITEM_FIELD__TIM2_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR2 >> 4) & 0x7), ((TIM2_CR2 = (TIM2_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_CCDS  -----------------------------------
// SVD Line: 7826

//  <item> SFDITEM_FIELD__TIM2_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) Capture/compare DMA selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR2  ------------------------------------
// SVD Line: 7805

//  <rtree> SFDITEM_REG__TIM2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CR2 >> 0) & 0xFFFFFFFF), ((TIM2_CR2 = (TIM2_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SMCR  --------------------------------
// SVD Line: 7834

unsigned int TIM2_SMCR __AT (0x40000008);



// --------------------------------  Field Item: TIM2_SMCR_SMS  -----------------------------------
// SVD Line: 7843

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000008) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 0) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_OCCS  -----------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__TIM2_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000008) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_TS  ------------------------------------
// SVD Line: 7855

//  <item> SFDITEM_FIELD__TIM2_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 4) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_MSM  -----------------------------------
// SVD Line: 7861

//  <item> SFDITEM_FIELD__TIM2_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETF  -----------------------------------
// SVD Line: 7867

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000008) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 8) & 0xF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_ETPS  -----------------------------------
// SVD Line: 7873

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000008) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 12) & 0x3), ((TIM2_SMCR = (TIM2_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ECE  -----------------------------------
// SVD Line: 7879

//  <item> SFDITEM_FIELD__TIM2_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000008) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETP  -----------------------------------
// SVD Line: 7885

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000008) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_SMS_3  ----------------------------------
// SVD Line: 7891

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS_3
//    <name> SMS_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000008) Slave mode selection bit3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.16..16> SMS_3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SMCR  -----------------------------------
// SVD Line: 7834

//  <rtree> SFDITEM_REG__TIM2_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM2_SMCR >> 0) & 0xFFFFFFFF), ((TIM2_SMCR = (TIM2_SMCR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS_3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DIER  --------------------------------
// SVD Line: 7899

unsigned int TIM2_DIER __AT (0x4000000C);



// --------------------------------  Field Item: TIM2_DIER_TDE  -----------------------------------
// SVD Line: 7908

//  <item> SFDITEM_FIELD__TIM2_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000000C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4DE  ----------------------------------
// SVD Line: 7914

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000000C) Capture/Compare 4 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3DE  ----------------------------------
// SVD Line: 7920

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000000C) Capture/Compare 3 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2DE  ----------------------------------
// SVD Line: 7926

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000000C) Capture/Compare 2 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1DE  ----------------------------------
// SVD Line: 7932

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000000C) Capture/Compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UDE  -----------------------------------
// SVD Line: 7938

//  <item> SFDITEM_FIELD__TIM2_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000000C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_TIE  -----------------------------------
// SVD Line: 7944

//  <item> SFDITEM_FIELD__TIM2_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000000C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4IE  ----------------------------------
// SVD Line: 7950

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) Capture/Compare 4 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3IE  ----------------------------------
// SVD Line: 7956

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) Capture/Compare 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2IE  ----------------------------------
// SVD Line: 7962

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) Capture/Compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1IE  ----------------------------------
// SVD Line: 7968

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UIE  -----------------------------------
// SVD Line: 7974

//  <item> SFDITEM_FIELD__TIM2_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DIER  -----------------------------------
// SVD Line: 7899

//  <rtree> SFDITEM_REG__TIM2_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM2_DIER >> 0) & 0xFFFFFFFF), ((TIM2_DIER = (TIM2_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR  ---------------------------------
// SVD Line: 7982

unsigned int TIM2_SR __AT (0x40000010);



// --------------------------------  Field Item: TIM2_SR_CC4OF  -----------------------------------
// SVD Line: 7991

//  <item> SFDITEM_FIELD__TIM2_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000010) Capture/Compare 4 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3OF  -----------------------------------
// SVD Line: 7997

//  <item> SFDITEM_FIELD__TIM2_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000010) Capture/Compare 3 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2OF  -----------------------------------
// SVD Line: 8003

//  <item> SFDITEM_FIELD__TIM2_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000010) Capture/compare 2 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1OF  -----------------------------------
// SVD Line: 8009

//  <item> SFDITEM_FIELD__TIM2_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000010) Capture/Compare 1 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_TIF  ------------------------------------
// SVD Line: 8015

//  <item> SFDITEM_FIELD__TIM2_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000010) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC4IF  -----------------------------------
// SVD Line: 8021

//  <item> SFDITEM_FIELD__TIM2_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000010) Capture/Compare 4 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3IF  -----------------------------------
// SVD Line: 8027

//  <item> SFDITEM_FIELD__TIM2_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000010) Capture/Compare 3 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2IF  -----------------------------------
// SVD Line: 8033

//  <item> SFDITEM_FIELD__TIM2_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000010) Capture/Compare 2 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1IF  -----------------------------------
// SVD Line: 8039

//  <item> SFDITEM_FIELD__TIM2_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000010) Capture/compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_UIF  ------------------------------------
// SVD Line: 8045

//  <item> SFDITEM_FIELD__TIM2_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_SR  ------------------------------------
// SVD Line: 7982

//  <rtree> SFDITEM_REG__TIM2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) status register </i>
//    <loc> ( (unsigned int)((TIM2_SR >> 0) & 0xFFFFFFFF), ((TIM2_SR = (TIM2_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_EGR  --------------------------------
// SVD Line: 8053

unsigned int TIM2_EGR __AT (0x40000014);



// ---------------------------------  Field Item: TIM2_EGR_TG  ------------------------------------
// SVD Line: 8062

//  <item> SFDITEM_FIELD__TIM2_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000014) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC4G  -----------------------------------
// SVD Line: 8068

//  <item> SFDITEM_FIELD__TIM2_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000014) Capture/compare 4 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC3G  -----------------------------------
// SVD Line: 8074

//  <item> SFDITEM_FIELD__TIM2_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000014) Capture/compare 3 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC2G  -----------------------------------
// SVD Line: 8080

//  <item> SFDITEM_FIELD__TIM2_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000014) Capture/compare 2 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC1G  -----------------------------------
// SVD Line: 8086

//  <item> SFDITEM_FIELD__TIM2_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000014) Capture/compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_EGR_UG  ------------------------------------
// SVD Line: 8092

//  <item> SFDITEM_FIELD__TIM2_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_EGR  ------------------------------------
// SVD Line: 8053

//  <rtree> SFDITEM_REG__TIM2_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000014) event generation register </i>
//    <loc> ( (unsigned int)((TIM2_EGR >> 0) & 0xFFFFFFFF), ((TIM2_EGR = (TIM2_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR1_Output  ----------------------------
// SVD Line: 8100

unsigned int TIM2_CCMR1_Output __AT (0x40000018);



// ---------------------------  Field Item: TIM2_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 8109

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 0) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 8115

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Output compare 1 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 8121

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) Output compare 1 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 8127

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000018) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 4) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 8133

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000018) Output compare 1 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 8139

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/Compare 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 8) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 8145

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000018) Output compare 2 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 8151

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000018) Output compare 2 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 8157

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000018) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 12) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 8163

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000018) Output compare 2 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM2_CCMR1_Output_OC1M_3  ------------------------------
// SVD Line: 8169

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000018) Output compare 1 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM2_CCMR1_Output_OC2M_3  ------------------------------
// SVD Line: 8175

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40000018) Output compare 2 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Output  -------------------------------
// SVD Line: 8100

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (output mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR1_Input  ----------------------------
// SVD Line: 8183

unsigned int TIM2_CCMR1_Input __AT (0x40000018);



// ----------------------------  Field Item: TIM2_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 8193

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000018) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 12) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 8199

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000018) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 10) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 8205

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/compare 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 8) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 8211

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 4) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 8217

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 2) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 8223

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 0) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Input  --------------------------------
// SVD Line: 8183

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (input mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR2_Output  ----------------------------
// SVD Line: 8231

unsigned int TIM2_CCMR2_Output __AT (0x4000001C);



// ---------------------------  Field Item: TIM2_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 8240

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 0) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 8246

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) Output compare 3 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 8252

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) Output compare 3 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 8258

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000001C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 4) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 8264

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000001C) Output compare 3 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 8270

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 8) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 8276

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000001C) Output compare 4 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 8282

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000001C) Output compare 4 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 8288

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000001C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 12) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 8294

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000001C) Output compare 4 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM2_CCMR2_Output_OC3M_3  ------------------------------
// SVD Line: 8300

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M_3
//    <name> OC3M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000001C) Output compare 3 mode bit3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.16..16> OC3M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM2_CCMR2_Output_OC4M_3  ------------------------------
// SVD Line: 8306

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M_3
//    <name> OC4M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000001C) Output compare 4 mode bit3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.24..24> OC4M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Output  -------------------------------
// SVD Line: 8231

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (output mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M_3 </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR2_Input  ----------------------------
// SVD Line: 8314

unsigned int TIM2_CCMR2_Input __AT (0x4000001C);



// ----------------------------  Field Item: TIM2_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 8324

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000001C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 12) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 8330

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000001C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 10) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 8336

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 8) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 8342

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000001C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 4) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 8348

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000001C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 2) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 8354

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 0) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Input  --------------------------------
// SVD Line: 8314

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (input mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCER  --------------------------------
// SVD Line: 8362

unsigned int TIM2_CCER __AT (0x40000020);



// -------------------------------  Field Item: TIM2_CCER_CC1E  -----------------------------------
// SVD Line: 8371

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) Capture/Compare 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1P  -----------------------------------
// SVD Line: 8377

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1NP  ----------------------------------
// SVD Line: 8383

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000020) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2E  -----------------------------------
// SVD Line: 8389

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000020) Capture/Compare 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2P  -----------------------------------
// SVD Line: 8395

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000020) Capture/Compare 2 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2NP  ----------------------------------
// SVD Line: 8401

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000020) Capture/Compare 2 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3E  -----------------------------------
// SVD Line: 8407

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000020) Capture/Compare 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3P  -----------------------------------
// SVD Line: 8413

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000020) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3NP  ----------------------------------
// SVD Line: 8419

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000020) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4E  -----------------------------------
// SVD Line: 8425

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000020) Capture/Compare 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4P  -----------------------------------
// SVD Line: 8431

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000020) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4NP  ----------------------------------
// SVD Line: 8437

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000020) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCER  -----------------------------------
// SVD Line: 8362

//  <rtree> SFDITEM_REG__TIM2_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) capture/compare enable register </i>
//    <loc> ( (unsigned int)((TIM2_CCER >> 0) & 0xFFFFFFFF), ((TIM2_CCER = (TIM2_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4NP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CNT  --------------------------------
// SVD Line: 8445

unsigned int TIM2_CNT __AT (0x40000024);



// --------------------------------  Field Item: TIM2_CNT_CNTL  -----------------------------------
// SVD Line: 8454

//  <item> SFDITEM_FIELD__TIM2_CNT_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000024) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 0) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CNT_CNTH  -----------------------------------
// SVD Line: 8460

//  <item> SFDITEM_FIELD__TIM2_CNT_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 30..16] RW (@ 0x40000024) High counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 16) & 0x7FFF), ((TIM2_CNT = (TIM2_CNT & ~(0x7FFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CNT_CNT_or_UIFCPY  -------------------------------
// SVD Line: 8466

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT_or_UIFCPY
//    <name> CNT_or_UIFCPY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40000024) if IUFREMAP=0 than CNT with read write access else UIFCPY with read only access </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CNT ) </loc>
//      <o.31..31> CNT_or_UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNT  ------------------------------------
// SVD Line: 8445

//  <rtree> SFDITEM_REG__TIM2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) counter </i>
//    <loc> ( (unsigned int)((TIM2_CNT >> 0) & 0xFFFFFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNTL </item>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNTH </item>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT_or_UIFCPY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_PSC  --------------------------------
// SVD Line: 8474

unsigned int TIM2_PSC __AT (0x40000028);



// --------------------------------  Field Item: TIM2_PSC_PSC  ------------------------------------
// SVD Line: 8483

//  <item> SFDITEM_FIELD__TIM2_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSC >> 0) & 0xFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSC  ------------------------------------
// SVD Line: 8474

//  <rtree> SFDITEM_REG__TIM2_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000028) prescaler </i>
//    <loc> ( (unsigned int)((TIM2_PSC >> 0) & 0xFFFFFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 8491

unsigned int TIM2_ARR __AT (0x4000002C);



// --------------------------------  Field Item: TIM2_ARR_ARRL  -----------------------------------
// SVD Line: 8500

//  <item> SFDITEM_FIELD__TIM2_ARR_ARRL
//    <name> ARRL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000002C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_ARR_ARRH  -----------------------------------
// SVD Line: 8506

//  <item> SFDITEM_FIELD__TIM2_ARR_ARRH
//    <name> ARRH </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000002C) High Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 16) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 8491

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000002C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARRL </item>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARRH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR1  --------------------------------
// SVD Line: 8514

unsigned int TIM2_CCR1 __AT (0x40000034);



// -------------------------------  Field Item: TIM2_CCR1_CCR1L  ----------------------------------
// SVD Line: 8523

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1L
//    <name> CCR1L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000034) Low Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 0) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCR1_CCR1H  ----------------------------------
// SVD Line: 8529

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1H
//    <name> CCR1H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000034) High Capture/Compare 1 value (on TIM2) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 16) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR1  -----------------------------------
// SVD Line: 8514

//  <rtree> SFDITEM_REG__TIM2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR1 >> 0) & 0xFFFFFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1L </item>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR2  --------------------------------
// SVD Line: 8537

unsigned int TIM2_CCR2 __AT (0x40000038);



// -------------------------------  Field Item: TIM2_CCR2_CCR2L  ----------------------------------
// SVD Line: 8546

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2L
//    <name> CCR2L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000038) Low Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 0) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCR2_CCR2H  ----------------------------------
// SVD Line: 8552

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2H
//    <name> CCR2H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000038) High Capture/Compare 2 value (on TIM2) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 16) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR2  -----------------------------------
// SVD Line: 8537

//  <rtree> SFDITEM_REG__TIM2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000038) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CCR2 >> 0) & 0xFFFFFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2L </item>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR3  --------------------------------
// SVD Line: 8560

unsigned int TIM2_CCR3 __AT (0x4000003C);



// -------------------------------  Field Item: TIM2_CCR3_CCR3L  ----------------------------------
// SVD Line: 8569

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR3L
//    <name> CCR3L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000003C) Low Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 0) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCR3_CCR3H  ----------------------------------
// SVD Line: 8575

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR3H
//    <name> CCR3H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000003C) High Capture/Compare value (on TIM2) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 16) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR3  -----------------------------------
// SVD Line: 8560

//  <rtree> SFDITEM_REG__TIM2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000003C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM2_CCR3 >> 0) & 0xFFFFFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR3L </item>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR3H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR4  --------------------------------
// SVD Line: 8583

unsigned int TIM2_CCR4 __AT (0x40000040);



// -------------------------------  Field Item: TIM2_CCR4_CCR4L  ----------------------------------
// SVD Line: 8592

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4L
//    <name> CCR4L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000040) Low Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 0) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCR4_CCR4H  ----------------------------------
// SVD Line: 8598

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4H
//    <name> CCR4H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000040) High Capture/Compare value (on TIM2) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 16) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR4  -----------------------------------
// SVD Line: 8583

//  <rtree> SFDITEM_REG__TIM2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000040) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM2_CCR4 >> 0) & 0xFFFFFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4L </item>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4H </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_DCR  --------------------------------
// SVD Line: 8606

unsigned int TIM2_DCR __AT (0x40000048);



// --------------------------------  Field Item: TIM2_DCR_DBL  ------------------------------------
// SVD Line: 8615

//  <item> SFDITEM_FIELD__TIM2_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000048) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 8) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DCR_DBA  ------------------------------------
// SVD Line: 8621

//  <item> SFDITEM_FIELD__TIM2_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000048) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 0) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DCR  ------------------------------------
// SVD Line: 8606

//  <rtree> SFDITEM_REG__TIM2_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000048) DMA control register </i>
//    <loc> ( (unsigned int)((TIM2_DCR >> 0) & 0xFFFFFFFF), ((TIM2_DCR = (TIM2_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DMAR  --------------------------------
// SVD Line: 8629

unsigned int TIM2_DMAR __AT (0x4000004C);



// -------------------------------  Field Item: TIM2_DMAR_DMAB  -----------------------------------
// SVD Line: 8638

//  <item> SFDITEM_FIELD__TIM2_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000004C) DMA register for burst accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_DMAR >> 0) & 0xFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DMAR  -----------------------------------
// SVD Line: 8629

//  <rtree> SFDITEM_REG__TIM2_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000004C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM2_DMAR >> 0) & 0xFFFFFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 7704

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR1 </item>
//    <item> SFDITEM_REG__TIM2_CR2 </item>
//    <item> SFDITEM_REG__TIM2_SMCR </item>
//    <item> SFDITEM_REG__TIM2_DIER </item>
//    <item> SFDITEM_REG__TIM2_SR </item>
//    <item> SFDITEM_REG__TIM2_EGR </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM2_CCER </item>
//    <item> SFDITEM_REG__TIM2_CNT </item>
//    <item> SFDITEM_REG__TIM2_PSC </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//    <item> SFDITEM_REG__TIM2_CCR1 </item>
//    <item> SFDITEM_REG__TIM2_CCR2 </item>
//    <item> SFDITEM_REG__TIM2_CCR3 </item>
//    <item> SFDITEM_REG__TIM2_CCR4 </item>
//    <item> SFDITEM_REG__TIM2_DCR </item>
//    <item> SFDITEM_REG__TIM2_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM15_CR1  --------------------------------
// SVD Line: 8664

unsigned int TIM15_CR1 __AT (0x40014000);



// --------------------------------  Field Item: TIM15_CR1_CEN  -----------------------------------
// SVD Line: 8673

//  <item> SFDITEM_FIELD__TIM15_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR1_UDIS  -----------------------------------
// SVD Line: 8679

//  <item> SFDITEM_FIELD__TIM15_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_CR1_URS  -----------------------------------
// SVD Line: 8685

//  <item> SFDITEM_FIELD__TIM15_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_CR1_OPM  -----------------------------------
// SVD Line: 8691

//  <item> SFDITEM_FIELD__TIM15_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR1_ARPE  -----------------------------------
// SVD Line: 8697

//  <item> SFDITEM_FIELD__TIM15_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_CR1_CKD  -----------------------------------
// SVD Line: 8703

//  <item> SFDITEM_FIELD__TIM15_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CR1 >> 8) & 0x3), ((TIM15_CR1 = (TIM15_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CR1_UIFREMAP  ---------------------------------
// SVD Line: 8709

//  <item> SFDITEM_FIELD__TIM15_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014000) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_CR1  -----------------------------------
// SVD Line: 8664

//  <rtree> SFDITEM_REG__TIM15_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM15_CR1 >> 0) & 0xFFFFFFFF), ((TIM15_CR1 = (TIM15_CR1 & ~(0xB8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM15_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM15_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM15_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM15_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM15_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM15_CR1_UIFREMAP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CR2  --------------------------------
// SVD Line: 8717

unsigned int TIM15_CR2 __AT (0x40014004);



// -------------------------------  Field Item: TIM15_CR2_CCPC  -----------------------------------
// SVD Line: 8726

//  <item> SFDITEM_FIELD__TIM15_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014004) Capture/compare preloaded control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR2_CCUS  -----------------------------------
// SVD Line: 8732

//  <item> SFDITEM_FIELD__TIM15_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014004) Capture/compare control update selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR2_CCDS  -----------------------------------
// SVD Line: 8738

//  <item> SFDITEM_FIELD__TIM15_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014004) Capture/compare DMA selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_CR2_MMS  -----------------------------------
// SVD Line: 8744

//  <item> SFDITEM_FIELD__TIM15_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CR2 >> 4) & 0x7), ((TIM15_CR2 = (TIM15_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR2_TI1S  -----------------------------------
// SVD Line: 8750

//  <item> SFDITEM_FIELD__TIM15_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014004) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR2_OIS1  -----------------------------------
// SVD Line: 8756

//  <item> SFDITEM_FIELD__TIM15_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014004) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR2_OIS1N  ----------------------------------
// SVD Line: 8762

//  <item> SFDITEM_FIELD__TIM15_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014004) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CR2_OIS2  -----------------------------------
// SVD Line: 8768

//  <item> SFDITEM_FIELD__TIM15_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014004) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_CR2  -----------------------------------
// SVD Line: 8717

//  <rtree> SFDITEM_REG__TIM15_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM15_CR2 >> 0) & 0xFFFFFFFF), ((TIM15_CR2 = (TIM15_CR2 & ~(0x7FDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM15_CR2_OIS2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_SMCR  -------------------------------
// SVD Line: 8776

unsigned int TIM15_SMCR __AT (0x40014008);



// -------------------------------  Field Item: TIM15_SMCR_SMS  -----------------------------------
// SVD Line: 8785

//  <item> SFDITEM_FIELD__TIM15_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40014008) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_SMCR >> 0) & 0x7), ((TIM15_SMCR = (TIM15_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM15_SMCR_TS  -----------------------------------
// SVD Line: 8791

//  <item> SFDITEM_FIELD__TIM15_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_SMCR >> 4) & 0x7), ((TIM15_SMCR = (TIM15_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM15_SMCR_MSM  -----------------------------------
// SVD Line: 8797

//  <item> SFDITEM_FIELD__TIM15_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_SMCR_SMS_3  ----------------------------------
// SVD Line: 8803

//  <item> SFDITEM_FIELD__TIM15_SMCR_SMS_3
//    <name> SMS_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014008) Slave mode selection bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SMCR ) </loc>
//      <o.16..16> SMS_3
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_SMCR  -----------------------------------
// SVD Line: 8776

//  <rtree> SFDITEM_REG__TIM15_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014008) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM15_SMCR >> 0) & 0xFFFFFFFF), ((TIM15_SMCR = (TIM15_SMCR & ~(0x100F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM15_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM15_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM15_SMCR_SMS_3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_DIER  -------------------------------
// SVD Line: 8811

unsigned int TIM15_DIER __AT (0x4001400C);



// -------------------------------  Field Item: TIM15_DIER_UIE  -----------------------------------
// SVD Line: 8820

//  <item> SFDITEM_FIELD__TIM15_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001400C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIER_CC1IE  ----------------------------------
// SVD Line: 8826

//  <item> SFDITEM_FIELD__TIM15_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001400C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIER_CC2IE  ----------------------------------
// SVD Line: 8832

//  <item> SFDITEM_FIELD__TIM15_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001400C) Capture/Compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIER_COMIE  ----------------------------------
// SVD Line: 8838

//  <item> SFDITEM_FIELD__TIM15_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001400C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_DIER_TIE  -----------------------------------
// SVD Line: 8844

//  <item> SFDITEM_FIELD__TIM15_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001400C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_DIER_BIE  -----------------------------------
// SVD Line: 8850

//  <item> SFDITEM_FIELD__TIM15_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001400C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_DIER_UDE  -----------------------------------
// SVD Line: 8856

//  <item> SFDITEM_FIELD__TIM15_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001400C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIER_CC1DE  ----------------------------------
// SVD Line: 8862

//  <item> SFDITEM_FIELD__TIM15_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001400C) Capture/Compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIER_CC2DE  ----------------------------------
// SVD Line: 8868

//  <item> SFDITEM_FIELD__TIM15_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001400C) Capture/Compare 2 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIER_COMDE  ----------------------------------
// SVD Line: 8874

//  <item> SFDITEM_FIELD__TIM15_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001400C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_DIER_TDE  -----------------------------------
// SVD Line: 8880

//  <item> SFDITEM_FIELD__TIM15_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001400C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_DIER  -----------------------------------
// SVD Line: 8811

//  <rtree> SFDITEM_REG__TIM15_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001400C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM15_DIER >> 0) & 0xFFFFFFFF), ((TIM15_DIER = (TIM15_DIER & ~(0x67E7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x67E7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM15_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM15_SR  --------------------------------
// SVD Line: 8888

unsigned int TIM15_SR __AT (0x40014010);



// -------------------------------  Field Item: TIM15_SR_CC2OF  -----------------------------------
// SVD Line: 8897

//  <item> SFDITEM_FIELD__TIM15_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014010) Capture/compare 2 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_SR_CC1OF  -----------------------------------
// SVD Line: 8903

//  <item> SFDITEM_FIELD__TIM15_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014010) Capture/Compare 1 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_SR_BIF  ------------------------------------
// SVD Line: 8909

//  <item> SFDITEM_FIELD__TIM15_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014010) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_SR_TIF  ------------------------------------
// SVD Line: 8915

//  <item> SFDITEM_FIELD__TIM15_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014010) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_SR_COMIF  -----------------------------------
// SVD Line: 8921

//  <item> SFDITEM_FIELD__TIM15_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014010) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_SR_CC2IF  -----------------------------------
// SVD Line: 8927

//  <item> SFDITEM_FIELD__TIM15_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014010) Capture/Compare 2 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_SR_CC1IF  -----------------------------------
// SVD Line: 8933

//  <item> SFDITEM_FIELD__TIM15_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014010) Capture/compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_SR_UIF  ------------------------------------
// SVD Line: 8939

//  <item> SFDITEM_FIELD__TIM15_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_SR  ------------------------------------
// SVD Line: 8888

//  <rtree> SFDITEM_REG__TIM15_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014010) status register </i>
//    <loc> ( (unsigned int)((TIM15_SR >> 0) & 0xFFFFFFFF), ((TIM15_SR = (TIM15_SR & ~(0x6E7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6E7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM15_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_EGR  --------------------------------
// SVD Line: 8947

unsigned int TIM15_EGR __AT (0x40014014);



// --------------------------------  Field Item: TIM15_EGR_BG  ------------------------------------
// SVD Line: 8956

//  <item> SFDITEM_FIELD__TIM15_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014014) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_EGR_TG  ------------------------------------
// SVD Line: 8962

//  <item> SFDITEM_FIELD__TIM15_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014014) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_EGR_COMG  -----------------------------------
// SVD Line: 8968

//  <item> SFDITEM_FIELD__TIM15_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014014) Capture/Compare control update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_EGR_CC2G  -----------------------------------
// SVD Line: 8974

//  <item> SFDITEM_FIELD__TIM15_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40014014) Capture/compare 2 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_EGR_CC1G  -----------------------------------
// SVD Line: 8980

//  <item> SFDITEM_FIELD__TIM15_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014014) Capture/compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM15_EGR_UG  ------------------------------------
// SVD Line: 8986

//  <item> SFDITEM_FIELD__TIM15_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_EGR  -----------------------------------
// SVD Line: 8947

//  <rtree> SFDITEM_REG__TIM15_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014014) event generation register </i>
//    <loc> ( (unsigned int)((TIM15_EGR >> 0) & 0xFFFFFFFF), ((TIM15_EGR = (TIM15_EGR & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM15_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM15_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM15_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM15_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM15_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM15_CCMR1_Output  ---------------------------
// SVD Line: 8994

unsigned int TIM15_CCMR1_Output __AT (0x40014018);



// ---------------------------  Field Item: TIM15_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 9003

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014018) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Output >> 0) & 0x3), ((TIM15_CCMR1_Output = (TIM15_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 9009

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014018) Output Compare 1 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 9015

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014018) Output Compare 1 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM15_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 9021

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014018) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Output >> 4) & 0x7), ((TIM15_CCMR1_Output = (TIM15_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM15_CCMR1_Output_CC2S  ------------------------------
// SVD Line: 9027

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014018) Capture/Compare 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Output >> 8) & 0x3), ((TIM15_CCMR1_Output = (TIM15_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 9033

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014018) Output Compare 2 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 9039

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014018) Output Compare 2 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM15_CCMR1_Output_OC2M  ------------------------------
// SVD Line: 9045

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40014018) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Output >> 12) & 0x7), ((TIM15_CCMR1_Output = (TIM15_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Output_OC1M_3  -----------------------------
// SVD Line: 9051

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014018) Output Compare 1 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Output_OC2M_3  -----------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40014018) Output Compare 2 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCMR1_Output ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM15_CCMR1_Output  -------------------------------
// SVD Line: 8994

//  <rtree> SFDITEM_REG__TIM15_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014018) capture/compare mode register (output mode) </i>
//    <loc> ( (unsigned int)((TIM15_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM15_CCMR1_Output = (TIM15_CCMR1_Output & ~(0x1017F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1017F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Output_OC2M_3 </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM15_CCMR1_Input  ----------------------------
// SVD Line: 9065

unsigned int TIM15_CCMR1_Input __AT (0x40014018);



// ---------------------------  Field Item: TIM15_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 9075

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40014018) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Input >> 12) & 0xF), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 9081

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40014018) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Input >> 10) & 0x3), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM15_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 9087

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014018) Capture/Compare 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Input >> 8) & 0x3), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM15_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 9093

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Input >> 4) & 0xF), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM15_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 9099

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Input >> 2) & 0x3), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM15_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 9105

//  <item> SFDITEM_FIELD__TIM15_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014018) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CCMR1_Input >> 0) & 0x3), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM15_CCMR1_Input  -------------------------------
// SVD Line: 9065

//  <rtree> SFDITEM_REG__TIM15_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014018) capture/compare mode register 1 (input mode) </i>
//    <loc> ( (unsigned int)((TIM15_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM15_CCMR1_Input = (TIM15_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM15_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CCER  -------------------------------
// SVD Line: 9113

unsigned int TIM15_CCER __AT (0x40014020);



// ------------------------------  Field Item: TIM15_CCER_CC2NP  ----------------------------------
// SVD Line: 9122

//  <item> SFDITEM_FIELD__TIM15_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014020) Capture/Compare 2 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CCER_CC2P  ----------------------------------
// SVD Line: 9128

//  <item> SFDITEM_FIELD__TIM15_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014020) Capture/Compare 2 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CCER_CC2E  ----------------------------------
// SVD Line: 9134

//  <item> SFDITEM_FIELD__TIM15_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014020) Capture/Compare 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CCER_CC1NP  ----------------------------------
// SVD Line: 9140

//  <item> SFDITEM_FIELD__TIM15_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014020) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CCER_CC1NE  ----------------------------------
// SVD Line: 9146

//  <item> SFDITEM_FIELD__TIM15_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014020) Capture/Compare 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CCER_CC1P  ----------------------------------
// SVD Line: 9152

//  <item> SFDITEM_FIELD__TIM15_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014020) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CCER_CC1E  ----------------------------------
// SVD Line: 9158

//  <item> SFDITEM_FIELD__TIM15_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014020) Capture/Compare 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CCER  -----------------------------------
// SVD Line: 9113

//  <rtree> SFDITEM_REG__TIM15_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014020) capture/compare enable register </i>
//    <loc> ( (unsigned int)((TIM15_CCER >> 0) & 0xFFFFFFFF), ((TIM15_CCER = (TIM15_CCER & ~(0xBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM15_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CNT  --------------------------------
// SVD Line: 9166

unsigned int TIM15_CNT __AT (0x40014024);



// --------------------------------  Field Item: TIM15_CNT_CNT  -----------------------------------
// SVD Line: 9174

//  <item> SFDITEM_FIELD__TIM15_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_CNT >> 0) & 0xFFFF), ((TIM15_CNT = (TIM15_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CNT_UIFCPY  ----------------------------------
// SVD Line: 9181

//  <item> SFDITEM_FIELD__TIM15_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40014024) UIF copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_CNT  -----------------------------------
// SVD Line: 9166

//  <rtree> SFDITEM_REG__TIM15_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014024) counter </i>
//    <loc> ( (unsigned int)((TIM15_CNT >> 0) & 0xFFFFFFFF), ((TIM15_CNT = (TIM15_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM15_CNT_UIFCPY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_PSC  --------------------------------
// SVD Line: 9190

unsigned int TIM15_PSC __AT (0x40014028);



// --------------------------------  Field Item: TIM15_PSC_PSC  -----------------------------------
// SVD Line: 9199

//  <item> SFDITEM_FIELD__TIM15_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_PSC >> 0) & 0xFFFF), ((TIM15_PSC = (TIM15_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_PSC  -----------------------------------
// SVD Line: 9190

//  <rtree> SFDITEM_REG__TIM15_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014028) prescaler </i>
//    <loc> ( (unsigned int)((TIM15_PSC >> 0) & 0xFFFFFFFF), ((TIM15_PSC = (TIM15_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_ARR  --------------------------------
// SVD Line: 9207

unsigned int TIM15_ARR __AT (0x4001402C);



// --------------------------------  Field Item: TIM15_ARR_ARR  -----------------------------------
// SVD Line: 9216

//  <item> SFDITEM_FIELD__TIM15_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001402C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_ARR >> 0) & 0xFFFF), ((TIM15_ARR = (TIM15_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_ARR  -----------------------------------
// SVD Line: 9207

//  <rtree> SFDITEM_REG__TIM15_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001402C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM15_ARR >> 0) & 0xFFFFFFFF), ((TIM15_ARR = (TIM15_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_RCR  --------------------------------
// SVD Line: 9224

unsigned int TIM15_RCR __AT (0x40014030);



// --------------------------------  Field Item: TIM15_RCR_REP  -----------------------------------
// SVD Line: 9233

//  <item> SFDITEM_FIELD__TIM15_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014030) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_RCR >> 0) & 0xFF), ((TIM15_RCR = (TIM15_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_RCR  -----------------------------------
// SVD Line: 9224

//  <rtree> SFDITEM_REG__TIM15_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014030) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM15_RCR >> 0) & 0xFFFFFFFF), ((TIM15_RCR = (TIM15_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CCR1  -------------------------------
// SVD Line: 9241

unsigned int TIM15_CCR1 __AT (0x40014034);



// -------------------------------  Field Item: TIM15_CCR1_CCR1  ----------------------------------
// SVD Line: 9250

//  <item> SFDITEM_FIELD__TIM15_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_CCR1 >> 0) & 0xFFFF), ((TIM15_CCR1 = (TIM15_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CCR1  -----------------------------------
// SVD Line: 9241

//  <rtree> SFDITEM_REG__TIM15_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM15_CCR1 >> 0) & 0xFFFFFFFF), ((TIM15_CCR1 = (TIM15_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CCR2  -------------------------------
// SVD Line: 9258

unsigned int TIM15_CCR2 __AT (0x40014038);



// -------------------------------  Field Item: TIM15_CCR2_CCR2  ----------------------------------
// SVD Line: 9267

//  <item> SFDITEM_FIELD__TIM15_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014038) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_CCR2 >> 0) & 0xFFFF), ((TIM15_CCR2 = (TIM15_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CCR2  -----------------------------------
// SVD Line: 9258

//  <rtree> SFDITEM_REG__TIM15_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014038) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM15_CCR2 >> 0) & 0xFFFFFFFF), ((TIM15_CCR2 = (TIM15_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_BDTR  -------------------------------
// SVD Line: 9275

unsigned int TIM15_BDTR __AT (0x40014044);



// -------------------------------  Field Item: TIM15_BDTR_MOE  -----------------------------------
// SVD Line: 9284

//  <item> SFDITEM_FIELD__TIM15_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014044) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_AOE  -----------------------------------
// SVD Line: 9290

//  <item> SFDITEM_FIELD__TIM15_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014044) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_BKP  -----------------------------------
// SVD Line: 9296

//  <item> SFDITEM_FIELD__TIM15_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014044) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_BKE  -----------------------------------
// SVD Line: 9302

//  <item> SFDITEM_FIELD__TIM15_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014044) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_OSSR  ----------------------------------
// SVD Line: 9308

//  <item> SFDITEM_FIELD__TIM15_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014044) Off-state selection for Run mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_OSSI  ----------------------------------
// SVD Line: 9314

//  <item> SFDITEM_FIELD__TIM15_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014044) Off-state selection for Idle mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_LOCK  ----------------------------------
// SVD Line: 9320

//  <item> SFDITEM_FIELD__TIM15_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014044) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_BDTR >> 8) & 0x3), ((TIM15_BDTR = (TIM15_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_DTG  -----------------------------------
// SVD Line: 9326

//  <item> SFDITEM_FIELD__TIM15_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014044) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_BDTR >> 0) & 0xFF), ((TIM15_BDTR = (TIM15_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM15_BDTR_BKF  -----------------------------------
// SVD Line: 9332

//  <item> SFDITEM_FIELD__TIM15_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40014044) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_BDTR >> 16) & 0xF), ((TIM15_BDTR = (TIM15_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_BDTR  -----------------------------------
// SVD Line: 9275

//  <rtree> SFDITEM_REG__TIM15_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014044) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM15_BDTR >> 0) & 0xFFFFFFFF), ((TIM15_BDTR = (TIM15_BDTR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM15_BDTR_BKF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_DCR  --------------------------------
// SVD Line: 9340

unsigned int TIM15_DCR __AT (0x40014048);



// --------------------------------  Field Item: TIM15_DCR_DBL  -----------------------------------
// SVD Line: 9349

//  <item> SFDITEM_FIELD__TIM15_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014048) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_DCR >> 8) & 0x1F), ((TIM15_DCR = (TIM15_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM15_DCR_DBA  -----------------------------------
// SVD Line: 9355

//  <item> SFDITEM_FIELD__TIM15_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014048) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_DCR >> 0) & 0x1F), ((TIM15_DCR = (TIM15_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_DCR  -----------------------------------
// SVD Line: 9340

//  <rtree> SFDITEM_REG__TIM15_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014048) DMA control register </i>
//    <loc> ( (unsigned int)((TIM15_DCR >> 0) & 0xFFFFFFFF), ((TIM15_DCR = (TIM15_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM15_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_DMAR  -------------------------------
// SVD Line: 9363

unsigned int TIM15_DMAR __AT (0x4001404C);



// -------------------------------  Field Item: TIM15_DMAR_DMAB  ----------------------------------
// SVD Line: 9372

//  <item> SFDITEM_FIELD__TIM15_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001404C) DMA register for burst accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_DMAR >> 0) & 0xFFFF), ((TIM15_DMAR = (TIM15_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_DMAR  -----------------------------------
// SVD Line: 9363

//  <rtree> SFDITEM_REG__TIM15_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001404C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM15_DMAR >> 0) & 0xFFFFFFFF), ((TIM15_DMAR = (TIM15_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_DMAR_DMAB </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM15  -------------------------------------
// SVD Line: 8648

//  <view> TIM15
//    <name> TIM15 </name>
//    <item> SFDITEM_REG__TIM15_CR1 </item>
//    <item> SFDITEM_REG__TIM15_CR2 </item>
//    <item> SFDITEM_REG__TIM15_SMCR </item>
//    <item> SFDITEM_REG__TIM15_DIER </item>
//    <item> SFDITEM_REG__TIM15_SR </item>
//    <item> SFDITEM_REG__TIM15_EGR </item>
//    <item> SFDITEM_REG__TIM15_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM15_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM15_CCER </item>
//    <item> SFDITEM_REG__TIM15_CNT </item>
//    <item> SFDITEM_REG__TIM15_PSC </item>
//    <item> SFDITEM_REG__TIM15_ARR </item>
//    <item> SFDITEM_REG__TIM15_RCR </item>
//    <item> SFDITEM_REG__TIM15_CCR1 </item>
//    <item> SFDITEM_REG__TIM15_CCR2 </item>
//    <item> SFDITEM_REG__TIM15_BDTR </item>
//    <item> SFDITEM_REG__TIM15_DCR </item>
//    <item> SFDITEM_REG__TIM15_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM16_CR1  --------------------------------
// SVD Line: 9398

unsigned int TIM16_CR1 __AT (0x40014400);



// --------------------------------  Field Item: TIM16_CR1_CEN  -----------------------------------
// SVD Line: 9407

//  <item> SFDITEM_FIELD__TIM16_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_UDIS  -----------------------------------
// SVD Line: 9413

//  <item> SFDITEM_FIELD__TIM16_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_URS  -----------------------------------
// SVD Line: 9419

//  <item> SFDITEM_FIELD__TIM16_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_OPM  -----------------------------------
// SVD Line: 9425

//  <item> SFDITEM_FIELD__TIM16_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_ARPE  -----------------------------------
// SVD Line: 9431

//  <item> SFDITEM_FIELD__TIM16_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_CKD  -----------------------------------
// SVD Line: 9437

//  <item> SFDITEM_FIELD__TIM16_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CR1 >> 8) & 0x3), ((TIM16_CR1 = (TIM16_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CR1_UIFREMAP  ---------------------------------
// SVD Line: 9443

//  <item> SFDITEM_FIELD__TIM16_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014400) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR1  -----------------------------------
// SVD Line: 9398

//  <rtree> SFDITEM_REG__TIM16_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CR1 >> 0) & 0xFFFFFFFF), ((TIM16_CR1 = (TIM16_CR1 & ~(0xB8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_UIFREMAP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CR2  --------------------------------
// SVD Line: 9451

unsigned int TIM16_CR2 __AT (0x40014404);



// -------------------------------  Field Item: TIM16_CR2_OIS1N  ----------------------------------
// SVD Line: 9460

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS1  -----------------------------------
// SVD Line: 9466

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCDS  -----------------------------------
// SVD Line: 9472

//  <item> SFDITEM_FIELD__TIM16_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014404) Capture/compare DMA selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCUS  -----------------------------------
// SVD Line: 9478

//  <item> SFDITEM_FIELD__TIM16_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014404) Capture/compare control update selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCPC  -----------------------------------
// SVD Line: 9484

//  <item> SFDITEM_FIELD__TIM16_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014404) Capture/compare preloaded control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR2  -----------------------------------
// SVD Line: 9451

//  <rtree> SFDITEM_REG__TIM16_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM16_CR2 >> 0) & 0xFFFFFFFF), ((TIM16_CR2 = (TIM16_CR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DIER  -------------------------------
// SVD Line: 9492

unsigned int TIM16_DIER __AT (0x4001440C);



// -------------------------------  Field Item: TIM16_DIER_UIE  -----------------------------------
// SVD Line: 9501

//  <item> SFDITEM_FIELD__TIM16_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001440C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1IE  ----------------------------------
// SVD Line: 9507

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001440C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_COMIE  ----------------------------------
// SVD Line: 9513

//  <item> SFDITEM_FIELD__TIM16_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001440C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_TIE  -----------------------------------
// SVD Line: 9519

//  <item> SFDITEM_FIELD__TIM16_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001440C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_BIE  -----------------------------------
// SVD Line: 9525

//  <item> SFDITEM_FIELD__TIM16_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001440C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_UDE  -----------------------------------
// SVD Line: 9531

//  <item> SFDITEM_FIELD__TIM16_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001440C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1DE  ----------------------------------
// SVD Line: 9537

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001440C) Capture/Compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_COMDE  ----------------------------------
// SVD Line: 9543

//  <item> SFDITEM_FIELD__TIM16_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001440C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_TDE  -----------------------------------
// SVD Line: 9549

//  <item> SFDITEM_FIELD__TIM16_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001440C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DIER  -----------------------------------
// SVD Line: 9492

//  <rtree> SFDITEM_REG__TIM16_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001440C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM16_DIER >> 0) & 0xFFFFFFFF), ((TIM16_DIER = (TIM16_DIER & ~(0x63E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x63E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM16_SR  --------------------------------
// SVD Line: 9557

unsigned int TIM16_SR __AT (0x40014410);



// -------------------------------  Field Item: TIM16_SR_CC1OF  -----------------------------------
// SVD Line: 9566

//  <item> SFDITEM_FIELD__TIM16_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014410) Capture/Compare 1 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_BIF  ------------------------------------
// SVD Line: 9572

//  <item> SFDITEM_FIELD__TIM16_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014410) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_TIF  ------------------------------------
// SVD Line: 9578

//  <item> SFDITEM_FIELD__TIM16_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_COMIF  -----------------------------------
// SVD Line: 9584

//  <item> SFDITEM_FIELD__TIM16_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014410) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC1IF  -----------------------------------
// SVD Line: 9590

//  <item> SFDITEM_FIELD__TIM16_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014410) Capture/compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_UIF  ------------------------------------
// SVD Line: 9596

//  <item> SFDITEM_FIELD__TIM16_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_SR  ------------------------------------
// SVD Line: 9557

//  <rtree> SFDITEM_REG__TIM16_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014410) status register </i>
//    <loc> ( (unsigned int)((TIM16_SR >> 0) & 0xFFFFFFFF), ((TIM16_SR = (TIM16_SR & ~(0x2E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_EGR  --------------------------------
// SVD Line: 9604

unsigned int TIM16_EGR __AT (0x40014414);



// --------------------------------  Field Item: TIM16_EGR_BG  ------------------------------------
// SVD Line: 9613

//  <item> SFDITEM_FIELD__TIM16_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014414) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_EGR_TG  ------------------------------------
// SVD Line: 9619

//  <item> SFDITEM_FIELD__TIM16_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_COMG  -----------------------------------
// SVD Line: 9625

//  <item> SFDITEM_FIELD__TIM16_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014414) Capture/Compare control update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC1G  -----------------------------------
// SVD Line: 9631

//  <item> SFDITEM_FIELD__TIM16_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014414) Capture/compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_EGR_UG  ------------------------------------
// SVD Line: 9637

//  <item> SFDITEM_FIELD__TIM16_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_EGR  -----------------------------------
// SVD Line: 9604

//  <rtree> SFDITEM_REG__TIM16_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014414) event generation register </i>
//    <loc> ( (unsigned int)((TIM16_EGR >> 0) & 0xFFFFFFFF), ((TIM16_EGR = (TIM16_EGR & ~(0xE3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_Output  ---------------------------
// SVD Line: 9645

unsigned int TIM16_CCMR1_Output __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 9654

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Output >> 0) & 0x3), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 9660

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014418) Output Compare 1 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 9666

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014418) Output Compare 1 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 9672

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014418) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Output >> 4) & 0x7), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1M_3  -----------------------------
// SVD Line: 9678

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014418) Output Compare 1 mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM16_CCMR1_Output  -------------------------------
// SVD Line: 9645

//  <rtree> SFDITEM_REG__TIM16_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) capture/compare mode register (output mode) </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x1007FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1007F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M_3 </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_Input  ----------------------------
// SVD Line: 9686

unsigned int TIM16_CCMR1_Input __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 9696

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 4) & 0xF), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 9702

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 2) & 0x3), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 9708

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 0) & 0x3), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM16_CCMR1_Input  -------------------------------
// SVD Line: 9686

//  <rtree> SFDITEM_REG__TIM16_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) capture/compare mode register 1 (input mode) </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCER  -------------------------------
// SVD Line: 9716

unsigned int TIM16_CCER __AT (0x40014420);



// ------------------------------  Field Item: TIM16_CCER_CC1NP  ----------------------------------
// SVD Line: 9725

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014420) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC1NE  ----------------------------------
// SVD Line: 9731

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014420) Capture/Compare 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC1P  ----------------------------------
// SVD Line: 9737

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014420) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC1E  ----------------------------------
// SVD Line: 9743

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014420) Capture/Compare 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCER  -----------------------------------
// SVD Line: 9716

//  <rtree> SFDITEM_REG__TIM16_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) capture/compare enable register </i>
//    <loc> ( (unsigned int)((TIM16_CCER >> 0) & 0xFFFFFFFF), ((TIM16_CCER = (TIM16_CCER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CNT  --------------------------------
// SVD Line: 9751

unsigned int TIM16_CNT __AT (0x40014424);



// --------------------------------  Field Item: TIM16_CNT_CNT  -----------------------------------
// SVD Line: 9759

//  <item> SFDITEM_FIELD__TIM16_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CNT >> 0) & 0xFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CNT_UIFCPY  ----------------------------------
// SVD Line: 9766

//  <item> SFDITEM_FIELD__TIM16_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40014424) UIF Copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CNT  -----------------------------------
// SVD Line: 9751

//  <rtree> SFDITEM_REG__TIM16_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014424) counter </i>
//    <loc> ( (unsigned int)((TIM16_CNT >> 0) & 0xFFFFFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM16_CNT_UIFCPY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_PSC  --------------------------------
// SVD Line: 9775

unsigned int TIM16_PSC __AT (0x40014428);



// --------------------------------  Field Item: TIM16_PSC_PSC  -----------------------------------
// SVD Line: 9784

//  <item> SFDITEM_FIELD__TIM16_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_PSC >> 0) & 0xFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_PSC  -----------------------------------
// SVD Line: 9775

//  <rtree> SFDITEM_REG__TIM16_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014428) prescaler </i>
//    <loc> ( (unsigned int)((TIM16_PSC >> 0) & 0xFFFFFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_ARR  --------------------------------
// SVD Line: 9792

unsigned int TIM16_ARR __AT (0x4001442C);



// --------------------------------  Field Item: TIM16_ARR_ARR  -----------------------------------
// SVD Line: 9801

//  <item> SFDITEM_FIELD__TIM16_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001442C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_ARR >> 0) & 0xFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_ARR  -----------------------------------
// SVD Line: 9792

//  <rtree> SFDITEM_REG__TIM16_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001442C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM16_ARR >> 0) & 0xFFFFFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_RCR  --------------------------------
// SVD Line: 9809

unsigned int TIM16_RCR __AT (0x40014430);



// --------------------------------  Field Item: TIM16_RCR_REP  -----------------------------------
// SVD Line: 9818

//  <item> SFDITEM_FIELD__TIM16_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014430) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_RCR >> 0) & 0xFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_RCR  -----------------------------------
// SVD Line: 9809

//  <rtree> SFDITEM_REG__TIM16_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014430) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM16_RCR >> 0) & 0xFFFFFFFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCR1  -------------------------------
// SVD Line: 9826

unsigned int TIM16_CCR1 __AT (0x40014434);



// -------------------------------  Field Item: TIM16_CCR1_CCR1  ----------------------------------
// SVD Line: 9835

//  <item> SFDITEM_FIELD__TIM16_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CCR1 >> 0) & 0xFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCR1  -----------------------------------
// SVD Line: 9826

//  <rtree> SFDITEM_REG__TIM16_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CCR1 >> 0) & 0xFFFFFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_BDTR  -------------------------------
// SVD Line: 9843

unsigned int TIM16_BDTR __AT (0x40014444);



// -------------------------------  Field Item: TIM16_BDTR_DTG  -----------------------------------
// SVD Line: 9852

//  <item> SFDITEM_FIELD__TIM16_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014444) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 0) & 0xFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_LOCK  ----------------------------------
// SVD Line: 9858

//  <item> SFDITEM_FIELD__TIM16_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014444) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 8) & 0x3), ((TIM16_BDTR = (TIM16_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSI  ----------------------------------
// SVD Line: 9864

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014444) Off-state selection for Idle mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSR  ----------------------------------
// SVD Line: 9870

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014444) Off-state selection for Run mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKE  -----------------------------------
// SVD Line: 9876

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014444) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKP  -----------------------------------
// SVD Line: 9882

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014444) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_AOE  -----------------------------------
// SVD Line: 9888

//  <item> SFDITEM_FIELD__TIM16_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014444) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_MOE  -----------------------------------
// SVD Line: 9894

//  <item> SFDITEM_FIELD__TIM16_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014444) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKF  -----------------------------------
// SVD Line: 9900

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40014444) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 16) & 0xF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_BDTR  -----------------------------------
// SVD Line: 9843

//  <rtree> SFDITEM_REG__TIM16_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014444) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM16_BDTR >> 0) & 0xFFFFFFFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DCR  --------------------------------
// SVD Line: 9908

unsigned int TIM16_DCR __AT (0x40014448);



// --------------------------------  Field Item: TIM16_DCR_DBL  -----------------------------------
// SVD Line: 9917

//  <item> SFDITEM_FIELD__TIM16_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 8) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM16_DCR_DBA  -----------------------------------
// SVD Line: 9923

//  <item> SFDITEM_FIELD__TIM16_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 0) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_DCR  -----------------------------------
// SVD Line: 9908

//  <rtree> SFDITEM_REG__TIM16_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM16_DCR >> 0) & 0xFFFFFFFF), ((TIM16_DCR = (TIM16_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DMAR  -------------------------------
// SVD Line: 9931

unsigned int TIM16_DMAR __AT (0x4001444C);



// -------------------------------  Field Item: TIM16_DMAR_DMAB  ----------------------------------
// SVD Line: 9940

//  <item> SFDITEM_FIELD__TIM16_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001444C) DMA register for burst accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_DMAR >> 0) & 0xFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DMAR  -----------------------------------
// SVD Line: 9931

//  <rtree> SFDITEM_REG__TIM16_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001444C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM16_DMAR >> 0) & 0xFFFFFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DMAR_DMAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM16_OR  --------------------------------
// SVD Line: 9948

unsigned int TIM16_OR __AT (0x40014450);



// ---------------------------------  Register Item: TIM16_OR  ------------------------------------
// SVD Line: 9948

//  <item> SFDITEM_REG__TIM16_OR
//    <name> OR </name>
//    <i> [Bits 31..0] RW (@ 0x40014450) option register </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM16_OR >> 0) & 0xFFFFFFFF), ((TIM16_OR = (TIM16_OR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Peripheral View: TIM16  -------------------------------------
// SVD Line: 9382

//  <view> TIM16
//    <name> TIM16 </name>
//    <item> SFDITEM_REG__TIM16_CR1 </item>
//    <item> SFDITEM_REG__TIM16_CR2 </item>
//    <item> SFDITEM_REG__TIM16_DIER </item>
//    <item> SFDITEM_REG__TIM16_SR </item>
//    <item> SFDITEM_REG__TIM16_EGR </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM16_CCER </item>
//    <item> SFDITEM_REG__TIM16_CNT </item>
//    <item> SFDITEM_REG__TIM16_PSC </item>
//    <item> SFDITEM_REG__TIM16_ARR </item>
//    <item> SFDITEM_REG__TIM16_RCR </item>
//    <item> SFDITEM_REG__TIM16_CCR1 </item>
//    <item> SFDITEM_REG__TIM16_BDTR </item>
//    <item> SFDITEM_REG__TIM16_DCR </item>
//    <item> SFDITEM_REG__TIM16_DMAR </item>
//    <item> SFDITEM_REG__TIM16_OR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM17_CR1  --------------------------------
// SVD Line: 9975

unsigned int TIM17_CR1 __AT (0x40014800);



// --------------------------------  Field Item: TIM17_CR1_CEN  -----------------------------------
// SVD Line: 9984

//  <item> SFDITEM_FIELD__TIM17_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_UDIS  -----------------------------------
// SVD Line: 9990

//  <item> SFDITEM_FIELD__TIM17_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_URS  -----------------------------------
// SVD Line: 9996

//  <item> SFDITEM_FIELD__TIM17_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_OPM  -----------------------------------
// SVD Line: 10002

//  <item> SFDITEM_FIELD__TIM17_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_ARPE  -----------------------------------
// SVD Line: 10008

//  <item> SFDITEM_FIELD__TIM17_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_CKD  -----------------------------------
// SVD Line: 10014

//  <item> SFDITEM_FIELD__TIM17_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CR1 >> 8) & 0x3), ((TIM17_CR1 = (TIM17_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CR1_UIFREMAP  ---------------------------------
// SVD Line: 10020

//  <item> SFDITEM_FIELD__TIM17_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014800) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR1  -----------------------------------
// SVD Line: 9975

//  <rtree> SFDITEM_REG__TIM17_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CR1 >> 0) & 0xFFFFFFFF), ((TIM17_CR1 = (TIM17_CR1 & ~(0xB8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_UIFREMAP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CR2  --------------------------------
// SVD Line: 10028

unsigned int TIM17_CR2 __AT (0x40014804);



// -------------------------------  Field Item: TIM17_CR2_OIS1N  ----------------------------------
// SVD Line: 10037

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014804) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS1  -----------------------------------
// SVD Line: 10043

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014804) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCDS  -----------------------------------
// SVD Line: 10049

//  <item> SFDITEM_FIELD__TIM17_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014804) Capture/compare DMA selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCUS  -----------------------------------
// SVD Line: 10055

//  <item> SFDITEM_FIELD__TIM17_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014804) Capture/compare control update selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCPC  -----------------------------------
// SVD Line: 10061

//  <item> SFDITEM_FIELD__TIM17_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014804) Capture/compare preloaded control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR2  -----------------------------------
// SVD Line: 10028

//  <rtree> SFDITEM_REG__TIM17_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM17_CR2 >> 0) & 0xFFFFFFFF), ((TIM17_CR2 = (TIM17_CR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DIER  -------------------------------
// SVD Line: 10069

unsigned int TIM17_DIER __AT (0x4001480C);



// -------------------------------  Field Item: TIM17_DIER_UIE  -----------------------------------
// SVD Line: 10078

//  <item> SFDITEM_FIELD__TIM17_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001480C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1IE  ----------------------------------
// SVD Line: 10084

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001480C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_COMIE  ----------------------------------
// SVD Line: 10090

//  <item> SFDITEM_FIELD__TIM17_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001480C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_TIE  -----------------------------------
// SVD Line: 10096

//  <item> SFDITEM_FIELD__TIM17_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001480C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_BIE  -----------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM17_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001480C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_UDE  -----------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM17_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001480C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1DE  ----------------------------------
// SVD Line: 10114

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001480C) Capture/Compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_COMDE  ----------------------------------
// SVD Line: 10120

//  <item> SFDITEM_FIELD__TIM17_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001480C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_TDE  -----------------------------------
// SVD Line: 10126

//  <item> SFDITEM_FIELD__TIM17_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001480C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DIER  -----------------------------------
// SVD Line: 10069

//  <rtree> SFDITEM_REG__TIM17_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001480C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM17_DIER >> 0) & 0xFFFFFFFF), ((TIM17_DIER = (TIM17_DIER & ~(0x63E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x63E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM17_SR  --------------------------------
// SVD Line: 10134

unsigned int TIM17_SR __AT (0x40014810);



// -------------------------------  Field Item: TIM17_SR_CC1OF  -----------------------------------
// SVD Line: 10143

//  <item> SFDITEM_FIELD__TIM17_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014810) Capture/Compare 1 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_BIF  ------------------------------------
// SVD Line: 10149

//  <item> SFDITEM_FIELD__TIM17_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014810) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_TIF  ------------------------------------
// SVD Line: 10155

//  <item> SFDITEM_FIELD__TIM17_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014810) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_COMIF  -----------------------------------
// SVD Line: 10161

//  <item> SFDITEM_FIELD__TIM17_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014810) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC1IF  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM17_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014810) Capture/compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_UIF  ------------------------------------
// SVD Line: 10173

//  <item> SFDITEM_FIELD__TIM17_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_SR  ------------------------------------
// SVD Line: 10134

//  <rtree> SFDITEM_REG__TIM17_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014810) status register </i>
//    <loc> ( (unsigned int)((TIM17_SR >> 0) & 0xFFFFFFFF), ((TIM17_SR = (TIM17_SR & ~(0x2E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_EGR  --------------------------------
// SVD Line: 10181

unsigned int TIM17_EGR __AT (0x40014814);



// --------------------------------  Field Item: TIM17_EGR_BG  ------------------------------------
// SVD Line: 10190

//  <item> SFDITEM_FIELD__TIM17_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014814) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_EGR_TG  ------------------------------------
// SVD Line: 10196

//  <item> SFDITEM_FIELD__TIM17_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014814) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_COMG  -----------------------------------
// SVD Line: 10202

//  <item> SFDITEM_FIELD__TIM17_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014814) Capture/Compare control update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC1G  -----------------------------------
// SVD Line: 10208

//  <item> SFDITEM_FIELD__TIM17_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014814) Capture/compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_EGR_UG  ------------------------------------
// SVD Line: 10214

//  <item> SFDITEM_FIELD__TIM17_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_EGR  -----------------------------------
// SVD Line: 10181

//  <rtree> SFDITEM_REG__TIM17_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014814) event generation register </i>
//    <loc> ( (unsigned int)((TIM17_EGR >> 0) & 0xFFFFFFFF), ((TIM17_EGR = (TIM17_EGR & ~(0xE3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_Output  ---------------------------
// SVD Line: 10222

unsigned int TIM17_CCMR1_Output __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 10231

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Output >> 0) & 0x3), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 10237

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014818) Output Compare 1 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 10243

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014818) Output Compare 1 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 10249

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014818) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Output >> 4) & 0x7), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1M_3  -----------------------------
// SVD Line: 10255

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014818) Output Compare 1 mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM17_CCMR1_Output  -------------------------------
// SVD Line: 10222

//  <rtree> SFDITEM_REG__TIM17_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) capture/compare mode register (output mode) </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x1007FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1007F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M_3 </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_Input  ----------------------------
// SVD Line: 10263

unsigned int TIM17_CCMR1_Input __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 10273

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 4) & 0xF), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 10279

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 2) & 0x3), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 10285

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 0) & 0x3), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM17_CCMR1_Input  -------------------------------
// SVD Line: 10263

//  <rtree> SFDITEM_REG__TIM17_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) capture/compare mode register 1 (input mode) </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCER  -------------------------------
// SVD Line: 10293

unsigned int TIM17_CCER __AT (0x40014820);



// ------------------------------  Field Item: TIM17_CCER_CC1NP  ----------------------------------
// SVD Line: 10302

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014820) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC1NE  ----------------------------------
// SVD Line: 10308

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014820) Capture/Compare 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC1P  ----------------------------------
// SVD Line: 10314

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014820) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC1E  ----------------------------------
// SVD Line: 10320

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014820) Capture/Compare 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCER  -----------------------------------
// SVD Line: 10293

//  <rtree> SFDITEM_REG__TIM17_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014820) capture/compare enable register </i>
//    <loc> ( (unsigned int)((TIM17_CCER >> 0) & 0xFFFFFFFF), ((TIM17_CCER = (TIM17_CCER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CNT  --------------------------------
// SVD Line: 10328

unsigned int TIM17_CNT __AT (0x40014824);



// --------------------------------  Field Item: TIM17_CNT_CNT  -----------------------------------
// SVD Line: 10336

//  <item> SFDITEM_FIELD__TIM17_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014824) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CNT >> 0) & 0xFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CNT_UIFCPY  ----------------------------------
// SVD Line: 10343

//  <item> SFDITEM_FIELD__TIM17_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40014824) UIF Copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CNT  -----------------------------------
// SVD Line: 10328

//  <rtree> SFDITEM_REG__TIM17_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014824) counter </i>
//    <loc> ( (unsigned int)((TIM17_CNT >> 0) & 0xFFFFFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM17_CNT_UIFCPY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_PSC  --------------------------------
// SVD Line: 10352

unsigned int TIM17_PSC __AT (0x40014828);



// --------------------------------  Field Item: TIM17_PSC_PSC  -----------------------------------
// SVD Line: 10361

//  <item> SFDITEM_FIELD__TIM17_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014828) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_PSC >> 0) & 0xFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_PSC  -----------------------------------
// SVD Line: 10352

//  <rtree> SFDITEM_REG__TIM17_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014828) prescaler </i>
//    <loc> ( (unsigned int)((TIM17_PSC >> 0) & 0xFFFFFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_ARR  --------------------------------
// SVD Line: 10369

unsigned int TIM17_ARR __AT (0x4001482C);



// --------------------------------  Field Item: TIM17_ARR_ARR  -----------------------------------
// SVD Line: 10378

//  <item> SFDITEM_FIELD__TIM17_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001482C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_ARR >> 0) & 0xFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_ARR  -----------------------------------
// SVD Line: 10369

//  <rtree> SFDITEM_REG__TIM17_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001482C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM17_ARR >> 0) & 0xFFFFFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_RCR  --------------------------------
// SVD Line: 10386

unsigned int TIM17_RCR __AT (0x40014830);



// --------------------------------  Field Item: TIM17_RCR_REP  -----------------------------------
// SVD Line: 10395

//  <item> SFDITEM_FIELD__TIM17_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014830) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_RCR >> 0) & 0xFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_RCR  -----------------------------------
// SVD Line: 10386

//  <rtree> SFDITEM_REG__TIM17_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014830) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM17_RCR >> 0) & 0xFFFFFFFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCR1  -------------------------------
// SVD Line: 10403

unsigned int TIM17_CCR1 __AT (0x40014834);



// -------------------------------  Field Item: TIM17_CCR1_CCR1  ----------------------------------
// SVD Line: 10412

//  <item> SFDITEM_FIELD__TIM17_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CCR1 >> 0) & 0xFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCR1  -----------------------------------
// SVD Line: 10403

//  <rtree> SFDITEM_REG__TIM17_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CCR1 >> 0) & 0xFFFFFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_BDTR  -------------------------------
// SVD Line: 10420

unsigned int TIM17_BDTR __AT (0x40014844);



// -------------------------------  Field Item: TIM17_BDTR_DTG  -----------------------------------
// SVD Line: 10429

//  <item> SFDITEM_FIELD__TIM17_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014844) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 0) & 0xFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_LOCK  ----------------------------------
// SVD Line: 10435

//  <item> SFDITEM_FIELD__TIM17_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014844) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 8) & 0x3), ((TIM17_BDTR = (TIM17_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSI  ----------------------------------
// SVD Line: 10441

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014844) Off-state selection for Idle mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSR  ----------------------------------
// SVD Line: 10447

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014844) Off-state selection for Run mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKE  -----------------------------------
// SVD Line: 10453

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014844) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKP  -----------------------------------
// SVD Line: 10459

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014844) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_AOE  -----------------------------------
// SVD Line: 10465

//  <item> SFDITEM_FIELD__TIM17_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014844) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_MOE  -----------------------------------
// SVD Line: 10471

//  <item> SFDITEM_FIELD__TIM17_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014844) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKF  -----------------------------------
// SVD Line: 10477

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40014844) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 16) & 0xF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_BDTR  -----------------------------------
// SVD Line: 10420

//  <rtree> SFDITEM_REG__TIM17_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014844) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM17_BDTR >> 0) & 0xFFFFFFFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DCR  --------------------------------
// SVD Line: 10485

unsigned int TIM17_DCR __AT (0x40014848);



// --------------------------------  Field Item: TIM17_DCR_DBL  -----------------------------------
// SVD Line: 10494

//  <item> SFDITEM_FIELD__TIM17_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014848) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 8) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM17_DCR_DBA  -----------------------------------
// SVD Line: 10500

//  <item> SFDITEM_FIELD__TIM17_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014848) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 0) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_DCR  -----------------------------------
// SVD Line: 10485

//  <rtree> SFDITEM_REG__TIM17_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014848) DMA control register </i>
//    <loc> ( (unsigned int)((TIM17_DCR >> 0) & 0xFFFFFFFF), ((TIM17_DCR = (TIM17_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DMAR  -------------------------------
// SVD Line: 10508

unsigned int TIM17_DMAR __AT (0x4001484C);



// -------------------------------  Field Item: TIM17_DMAR_DMAB  ----------------------------------
// SVD Line: 10517

//  <item> SFDITEM_FIELD__TIM17_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001484C) DMA register for burst accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_DMAR >> 0) & 0xFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DMAR  -----------------------------------
// SVD Line: 10508

//  <rtree> SFDITEM_REG__TIM17_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001484C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM17_DMAR >> 0) & 0xFFFFFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DMAR_DMAB </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM17  -------------------------------------
// SVD Line: 9959

//  <view> TIM17
//    <name> TIM17 </name>
//    <item> SFDITEM_REG__TIM17_CR1 </item>
//    <item> SFDITEM_REG__TIM17_CR2 </item>
//    <item> SFDITEM_REG__TIM17_DIER </item>
//    <item> SFDITEM_REG__TIM17_SR </item>
//    <item> SFDITEM_REG__TIM17_EGR </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM17_CCER </item>
//    <item> SFDITEM_REG__TIM17_CNT </item>
//    <item> SFDITEM_REG__TIM17_PSC </item>
//    <item> SFDITEM_REG__TIM17_ARR </item>
//    <item> SFDITEM_REG__TIM17_RCR </item>
//    <item> SFDITEM_REG__TIM17_CCR1 </item>
//    <item> SFDITEM_REG__TIM17_BDTR </item>
//    <item> SFDITEM_REG__TIM17_DCR </item>
//    <item> SFDITEM_REG__TIM17_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 10546

unsigned int USART1_CR1 __AT (0x40013800);



// ------------------------------  Field Item: USART1_CR1_EOBIE  ----------------------------------
// SVD Line: 10555

//  <item> SFDITEM_FIELD__USART1_CR1_EOBIE
//    <name> EOBIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40013800) End of Block interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.27..27> EOBIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RTOIE  ----------------------------------
// SVD Line: 10561

//  <item> SFDITEM_FIELD__USART1_CR1_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40013800) Receiver timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.26..26> RTOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_DEAT  ----------------------------------
// SVD Line: 10567

//  <item> SFDITEM_FIELD__USART1_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40013800) Driver Enable assertion time </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR1 >> 21) & 0x1F), ((USART1_CR1 = (USART1_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_DEDT  ----------------------------------
// SVD Line: 10573

//  <item> SFDITEM_FIELD__USART1_CR1_DEDT
//    <name> DEDT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40013800) Driver Enable deassertion time </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR1 >> 16) & 0x1F), ((USART1_CR1 = (USART1_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_OVER8  ----------------------------------
// SVD Line: 10579

//  <item> SFDITEM_FIELD__USART1_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013800) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_CMIE  ----------------------------------
// SVD Line: 10585

//  <item> SFDITEM_FIELD__USART1_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013800) Character match interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_MME  -----------------------------------
// SVD Line: 10591

//  <item> SFDITEM_FIELD__USART1_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013800) Mute mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 10597

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013800) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 10603

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013800) Receiver wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 10609

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013800) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 10615

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 10621

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 10627

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013800) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 10633

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 10639

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 10645

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013800) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 10651

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013800) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 10657

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013800) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_UESM  ----------------------------------
// SVD Line: 10663

//  <item> SFDITEM_FIELD__USART1_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013800) USART enable in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 10669

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013800) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 10546

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_EOBIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RTOIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__USART1_CR1_DEDT </item>
//    <item> SFDITEM_FIELD__USART1_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART1_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_MME </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UESM </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 10677

unsigned int USART1_CR2 __AT (0x40013804);



// -------------------------------  Field Item: USART1_CR2_ADD4  ----------------------------------
// SVD Line: 10686

//  <item> SFDITEM_FIELD__USART1_CR2_ADD4
//    <name> ADD4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40013804) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 28) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_ADD0  ----------------------------------
// SVD Line: 10692

//  <item> SFDITEM_FIELD__USART1_CR2_ADD0
//    <name> ADD0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40013804) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 24) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_RTOEN  ----------------------------------
// SVD Line: 10698

//  <item> SFDITEM_FIELD__USART1_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40013804) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.23..23> RTOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ABRMOD  ---------------------------------
// SVD Line: 10704

//  <item> SFDITEM_FIELD__USART1_CR2_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40013804) Auto baud rate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 21) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ABREN  ----------------------------------
// SVD Line: 10710

//  <item> SFDITEM_FIELD__USART1_CR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013804) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR2_MSBFIRST  --------------------------------
// SVD Line: 10716

//  <item> SFDITEM_FIELD__USART1_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40013804) Most significant bit first </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR2_DATAINV  ---------------------------------
// SVD Line: 10722

//  <item> SFDITEM_FIELD__USART1_CR2_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40013804) Binary data inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.18..18> DATAINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_TXINV  ----------------------------------
// SVD Line: 10728

//  <item> SFDITEM_FIELD__USART1_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013804) TX pin active level inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_RXINV  ----------------------------------
// SVD Line: 10734

//  <item> SFDITEM_FIELD__USART1_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40013804) RX pin active level inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_SWAP  ----------------------------------
// SVD Line: 10740

//  <item> SFDITEM_FIELD__USART1_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013804) Swap TX/RX pins </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LINEN  ----------------------------------
// SVD Line: 10746

//  <item> SFDITEM_FIELD__USART1_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013804) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 10752

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013804) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 10758

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013804) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 10764

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013804) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 10770

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013804) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 10776

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013804) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LBDIE  ----------------------------------
// SVD Line: 10782

//  <item> SFDITEM_FIELD__USART1_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013804) LIN break detection interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBDL  ----------------------------------
// SVD Line: 10788

//  <item> SFDITEM_FIELD__USART1_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013804) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ADDM7  ----------------------------------
// SVD Line: 10794

//  <item> SFDITEM_FIELD__USART1_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013804) 7-bit Address Detection/4-bit Address Detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 10677

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD4 </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD0 </item>
//    <item> SFDITEM_FIELD__USART1_CR2_RTOEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART1_CR2_DATAINV </item>
//    <item> SFDITEM_FIELD__USART1_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART1_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART1_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADDM7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 10802

unsigned int USART1_CR3 __AT (0x40013808);



// ------------------------------  Field Item: USART1_CR3_WUFIE  ----------------------------------
// SVD Line: 10811

//  <item> SFDITEM_FIELD__USART1_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40013808) Wakeup from Stop mode interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_WUS  -----------------------------------
// SVD Line: 10817

//  <item> SFDITEM_FIELD__USART1_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40013808) Wakeup from Stop mode interrupt flag selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 20) & 0x3), ((USART1_CR3 = (USART1_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR3_SCARCNT  ---------------------------------
// SVD Line: 10823

//  <item> SFDITEM_FIELD__USART1_CR3_SCARCNT
//    <name> SCARCNT </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40013808) Smartcard auto-retry count </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 17) & 0x7), ((USART1_CR3 = (USART1_CR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DEP  -----------------------------------
// SVD Line: 10829

//  <item> SFDITEM_FIELD__USART1_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013808) Driver enable polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DEM  -----------------------------------
// SVD Line: 10835

//  <item> SFDITEM_FIELD__USART1_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013808) Driver enable mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DDRE  ----------------------------------
// SVD Line: 10841

//  <item> SFDITEM_FIELD__USART1_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013808) DMA Disable on Reception Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_OVRDIS  ---------------------------------
// SVD Line: 10847

//  <item> SFDITEM_FIELD__USART1_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013808) Overrun Disable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ONEBIT  ---------------------------------
// SVD Line: 10853

//  <item> SFDITEM_FIELD__USART1_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013808) One sample bit method enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 10859

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013808) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 10865

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013808) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 10871

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013808) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 10877

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013808) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 10883

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013808) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_SCEN  ----------------------------------
// SVD Line: 10889

//  <item> SFDITEM_FIELD__USART1_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013808) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_NACK  ----------------------------------
// SVD Line: 10895

//  <item> SFDITEM_FIELD__USART1_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013808) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 10901

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013808) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IRLP  ----------------------------------
// SVD Line: 10907

//  <item> SFDITEM_FIELD__USART1_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013808) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IREN  ----------------------------------
// SVD Line: 10913

//  <item> SFDITEM_FIELD__USART1_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013808) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 10919

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013808) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 10802

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_WUFIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_WUS </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCARCNT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DEP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DEM </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 10927

unsigned int USART1_BRR __AT (0x4001380C);



// ---------------------------  Field Item: USART1_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 10936

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4001380C) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_Fraction  ------------------------------
// SVD Line: 10942

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001380C) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 10927

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_GTPR  -------------------------------
// SVD Line: 10950

unsigned int USART1_GTPR __AT (0x40013810);



// -------------------------------  Field Item: USART1_GTPR_GT  -----------------------------------
// SVD Line: 10959

//  <item> SFDITEM_FIELD__USART1_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40013810) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 8) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_GTPR_PSC  ----------------------------------
// SVD Line: 10965

//  <item> SFDITEM_FIELD__USART1_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013810) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 0) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_GTPR  ----------------------------------
// SVD Line: 10950

//  <rtree> SFDITEM_REG__USART1_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Guard time and prescaler register </i>
//    <loc> ( (unsigned int)((USART1_GTPR >> 0) & 0xFFFFFFFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART1_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_RTOR  -------------------------------
// SVD Line: 10973

unsigned int USART1_RTOR __AT (0x40013814);



// ------------------------------  Field Item: USART1_RTOR_BLEN  ----------------------------------
// SVD Line: 10982

//  <item> SFDITEM_FIELD__USART1_RTOR_BLEN
//    <name> BLEN </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40013814) Block Length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_RTOR >> 24) & 0xFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_RTOR_RTO  ----------------------------------
// SVD Line: 10988

//  <item> SFDITEM_FIELD__USART1_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40013814) Receiver timeout value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART1_RTOR >> 0) & 0xFFFFFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RTOR  ----------------------------------
// SVD Line: 10973

//  <rtree> SFDITEM_REG__USART1_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Receiver timeout register </i>
//    <loc> ( (unsigned int)((USART1_RTOR >> 0) & 0xFFFFFFFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_RTOR_BLEN </item>
//    <item> SFDITEM_FIELD__USART1_RTOR_RTO </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_RQR  -------------------------------
// SVD Line: 10996

unsigned int USART1_RQR __AT (0x40013818);



// ------------------------------  Field Item: USART1_RQR_TXFRQ  ----------------------------------
// SVD Line: 11005

//  <item> SFDITEM_FIELD__USART1_RQR_TXFRQ
//    <name> TXFRQ </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013818) Transmit data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.4..4> TXFRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_RQR_RXFRQ  ----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__USART1_RQR_RXFRQ
//    <name> RXFRQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013818) Receive data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.3..3> RXFRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_RQR_MMRQ  ----------------------------------
// SVD Line: 11017

//  <item> SFDITEM_FIELD__USART1_RQR_MMRQ
//    <name> MMRQ </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013818) Mute mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_RQR_SBKRQ  ----------------------------------
// SVD Line: 11023

//  <item> SFDITEM_FIELD__USART1_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013818) Send break request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_RQR_ABRRQ  ----------------------------------
// SVD Line: 11029

//  <item> SFDITEM_FIELD__USART1_RQR_ABRRQ
//    <name> ABRRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013818) Auto baud rate request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.0..0> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RQR  -----------------------------------
// SVD Line: 10996

//  <rtree> SFDITEM_REG__USART1_RQR
//    <name> RQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Request register </i>
//    <loc> ( (unsigned int)((USART1_RQR >> 0) & 0xFFFFFFFF), ((USART1_RQR = (USART1_RQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_RQR_TXFRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_RXFRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_MMRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_ISR  -------------------------------
// SVD Line: 11037

unsigned int USART1_ISR __AT (0x4001381C);



// ------------------------------  Field Item: USART1_ISR_REACK  ----------------------------------
// SVD Line: 11046

//  <item> SFDITEM_FIELD__USART1_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4001381C) Receive enable acknowledge flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ISR_TEACK  ----------------------------------
// SVD Line: 11052

//  <item> SFDITEM_FIELD__USART1_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4001381C) Transmit enable acknowledge flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_WUF  -----------------------------------
// SVD Line: 11058

//  <item> SFDITEM_FIELD__USART1_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4001381C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RWU  -----------------------------------
// SVD Line: 11064

//  <item> SFDITEM_FIELD__USART1_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4001381C) Receiver wakeup from Mute mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_SBKF  ----------------------------------
// SVD Line: 11070

//  <item> SFDITEM_FIELD__USART1_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4001381C) Send break flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_CMF  -----------------------------------
// SVD Line: 11076

//  <item> SFDITEM_FIELD__USART1_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4001381C) character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_BUSY  ----------------------------------
// SVD Line: 11082

//  <item> SFDITEM_FIELD__USART1_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4001381C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_ABRF  ----------------------------------
// SVD Line: 11088

//  <item> SFDITEM_FIELD__USART1_ISR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4001381C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.15..15> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_ABRE  ----------------------------------
// SVD Line: 11094

//  <item> SFDITEM_FIELD__USART1_ISR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4001381C) Auto baud rate error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.14..14> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_EOBF  ----------------------------------
// SVD Line: 11100

//  <item> SFDITEM_FIELD__USART1_ISR_EOBF
//    <name> EOBF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4001381C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.12..12> EOBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RTOF  ----------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART1_ISR_RTOF
//    <name> RTOF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4001381C) Receiver timeout </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.11..11> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_CTS  -----------------------------------
// SVD Line: 11112

//  <item> SFDITEM_FIELD__USART1_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4001381C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ISR_CTSIF  ----------------------------------
// SVD Line: 11118

//  <item> SFDITEM_FIELD__USART1_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4001381C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_LBDF  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__USART1_ISR_LBDF
//    <name> LBDF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4001381C) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.8..8> LBDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_TXE  -----------------------------------
// SVD Line: 11130

//  <item> SFDITEM_FIELD__USART1_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4001381C) Transmit data register empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_TC  -----------------------------------
// SVD Line: 11136

//  <item> SFDITEM_FIELD__USART1_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4001381C) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RXNE  ----------------------------------
// SVD Line: 11142

//  <item> SFDITEM_FIELD__USART1_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4001381C) Read data register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_IDLE  ----------------------------------
// SVD Line: 11148

//  <item> SFDITEM_FIELD__USART1_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4001381C) Idle line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_ORE  -----------------------------------
// SVD Line: 11154

//  <item> SFDITEM_FIELD__USART1_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4001381C) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_NF  -----------------------------------
// SVD Line: 11160

//  <item> SFDITEM_FIELD__USART1_ISR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001381C) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_FE  -----------------------------------
// SVD Line: 11166

//  <item> SFDITEM_FIELD__USART1_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001381C) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_PE  -----------------------------------
// SVD Line: 11172

//  <item> SFDITEM_FIELD__USART1_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001381C) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_ISR  -----------------------------------
// SVD Line: 11037

//  <rtree> SFDITEM_REG__USART1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001381C) Interrupt & status register </i>
//    <loc> ( (unsigned int)((USART1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART1_ISR_REACK </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__USART1_ISR_WUF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RWU </item>
//    <item> SFDITEM_FIELD__USART1_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_CMF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__USART1_ISR_ABRF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_ABRE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_EOBF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RTOF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_LBDF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TC </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_NF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_FE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_ICR  -------------------------------
// SVD Line: 11180

unsigned int USART1_ICR __AT (0x40013820);



// -------------------------------  Field Item: USART1_ICR_WUCF  ----------------------------------
// SVD Line: 11189

//  <item> SFDITEM_FIELD__USART1_ICR_WUCF
//    <name> WUCF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013820) Wakeup from Stop mode clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_CMCF  ----------------------------------
// SVD Line: 11195

//  <item> SFDITEM_FIELD__USART1_ICR_CMCF
//    <name> CMCF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013820) Character match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_EOBCF  ----------------------------------
// SVD Line: 11201

//  <item> SFDITEM_FIELD__USART1_ICR_EOBCF
//    <name> EOBCF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013820) End of timeout clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.12..12> EOBCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_RTOCF  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__USART1_ICR_RTOCF
//    <name> RTOCF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013820) Receiver timeout clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.11..11> RTOCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_CTSCF  ----------------------------------
// SVD Line: 11213

//  <item> SFDITEM_FIELD__USART1_ICR_CTSCF
//    <name> CTSCF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013820) CTS clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_LBDCF  ----------------------------------
// SVD Line: 11219

//  <item> SFDITEM_FIELD__USART1_ICR_LBDCF
//    <name> LBDCF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013820) LIN break detection clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.8..8> LBDCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_TCCF  ----------------------------------
// SVD Line: 11225

//  <item> SFDITEM_FIELD__USART1_ICR_TCCF
//    <name> TCCF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013820) Transmission complete clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_IDLECF  ---------------------------------
// SVD Line: 11231

//  <item> SFDITEM_FIELD__USART1_ICR_IDLECF
//    <name> IDLECF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013820) Idle line detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_ORECF  ----------------------------------
// SVD Line: 11237

//  <item> SFDITEM_FIELD__USART1_ICR_ORECF
//    <name> ORECF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013820) Overrun error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_NCF  -----------------------------------
// SVD Line: 11243

//  <item> SFDITEM_FIELD__USART1_ICR_NCF
//    <name> NCF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013820) Noise detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.2..2> NCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_FECF  ----------------------------------
// SVD Line: 11249

//  <item> SFDITEM_FIELD__USART1_ICR_FECF
//    <name> FECF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013820) Framing error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_PECF  ----------------------------------
// SVD Line: 11255

//  <item> SFDITEM_FIELD__USART1_ICR_PECF
//    <name> PECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013820) Parity error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_ICR  -----------------------------------
// SVD Line: 11180

//  <rtree> SFDITEM_REG__USART1_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013820) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART1_ICR >> 0) & 0xFFFFFFFF), ((USART1_ICR = (USART1_ICR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_ICR_WUCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_EOBCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_RTOCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_LBDCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_NCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_FECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_PECF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_RDR  -------------------------------
// SVD Line: 11263

unsigned int USART1_RDR __AT (0x40013824);



// -------------------------------  Field Item: USART1_RDR_RDR  -----------------------------------
// SVD Line: 11272

//  <item> SFDITEM_FIELD__USART1_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40013824) Receive data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RDR  -----------------------------------
// SVD Line: 11263

//  <rtree> SFDITEM_REG__USART1_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013824) Receive data register </i>
//    <loc> ( (unsigned int)((USART1_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART1_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_TDR  -------------------------------
// SVD Line: 11280

unsigned int USART1_TDR __AT (0x40013828);



// -------------------------------  Field Item: USART1_TDR_TDR  -----------------------------------
// SVD Line: 11289

//  <item> SFDITEM_FIELD__USART1_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013828) Transmit data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_TDR >> 0) & 0x1FF), ((USART1_TDR = (USART1_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_TDR  -----------------------------------
// SVD Line: 11280

//  <rtree> SFDITEM_REG__USART1_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013828) Transmit data register </i>
//    <loc> ( (unsigned int)((USART1_TDR >> 0) & 0xFFFFFFFF), ((USART1_TDR = (USART1_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 10527

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_GTPR </item>
//    <item> SFDITEM_REG__USART1_RTOR </item>
//    <item> SFDITEM_REG__USART1_RQR </item>
//    <item> SFDITEM_REG__USART1_ISR </item>
//    <item> SFDITEM_REG__USART1_ICR </item>
//    <item> SFDITEM_REG__USART1_RDR </item>
//    <item> SFDITEM_REG__USART1_TDR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 10546

unsigned int USART2_CR1 __AT (0x40004400);



// ------------------------------  Field Item: USART2_CR1_EOBIE  ----------------------------------
// SVD Line: 10555

//  <item> SFDITEM_FIELD__USART2_CR1_EOBIE
//    <name> EOBIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40004400) End of Block interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.27..27> EOBIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RTOIE  ----------------------------------
// SVD Line: 10561

//  <item> SFDITEM_FIELD__USART2_CR1_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004400) Receiver timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.26..26> RTOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_DEAT  ----------------------------------
// SVD Line: 10567

//  <item> SFDITEM_FIELD__USART2_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40004400) Driver Enable assertion time </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR1 >> 21) & 0x1F), ((USART2_CR1 = (USART2_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_DEDT  ----------------------------------
// SVD Line: 10573

//  <item> SFDITEM_FIELD__USART2_CR1_DEDT
//    <name> DEDT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40004400) Driver Enable deassertion time </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR1 >> 16) & 0x1F), ((USART2_CR1 = (USART2_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_OVER8  ----------------------------------
// SVD Line: 10579

//  <item> SFDITEM_FIELD__USART2_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004400) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_CMIE  ----------------------------------
// SVD Line: 10585

//  <item> SFDITEM_FIELD__USART2_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004400) Character match interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_MME  -----------------------------------
// SVD Line: 10591

//  <item> SFDITEM_FIELD__USART2_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004400) Mute mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M  ------------------------------------
// SVD Line: 10597

//  <item> SFDITEM_FIELD__USART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004400) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 10603

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004400) Receiver wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 10609

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004400) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 10615

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 10621

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 10627

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004400) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 10633

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 10639

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 10645

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004400) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 10651

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004400) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 10657

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004400) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_UESM  ----------------------------------
// SVD Line: 10663

//  <item> SFDITEM_FIELD__USART2_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004400) USART enable in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 10669

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004400) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 10546

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_EOBIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RTOIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__USART2_CR1_DEDT </item>
//    <item> SFDITEM_FIELD__USART2_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART2_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_MME </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UESM </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 10677

unsigned int USART2_CR2 __AT (0x40004404);



// -------------------------------  Field Item: USART2_CR2_ADD4  ----------------------------------
// SVD Line: 10686

//  <item> SFDITEM_FIELD__USART2_CR2_ADD4
//    <name> ADD4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40004404) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 28) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_ADD0  ----------------------------------
// SVD Line: 10692

//  <item> SFDITEM_FIELD__USART2_CR2_ADD0
//    <name> ADD0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40004404) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 24) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_RTOEN  ----------------------------------
// SVD Line: 10698

//  <item> SFDITEM_FIELD__USART2_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004404) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.23..23> RTOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ABRMOD  ---------------------------------
// SVD Line: 10704

//  <item> SFDITEM_FIELD__USART2_CR2_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40004404) Auto baud rate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 21) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ABREN  ----------------------------------
// SVD Line: 10710

//  <item> SFDITEM_FIELD__USART2_CR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004404) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR2_MSBFIRST  --------------------------------
// SVD Line: 10716

//  <item> SFDITEM_FIELD__USART2_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004404) Most significant bit first </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR2_DATAINV  ---------------------------------
// SVD Line: 10722

//  <item> SFDITEM_FIELD__USART2_CR2_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40004404) Binary data inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.18..18> DATAINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_TXINV  ----------------------------------
// SVD Line: 10728

//  <item> SFDITEM_FIELD__USART2_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004404) TX pin active level inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_RXINV  ----------------------------------
// SVD Line: 10734

//  <item> SFDITEM_FIELD__USART2_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004404) RX pin active level inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_SWAP  ----------------------------------
// SVD Line: 10740

//  <item> SFDITEM_FIELD__USART2_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004404) Swap TX/RX pins </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LINEN  ----------------------------------
// SVD Line: 10746

//  <item> SFDITEM_FIELD__USART2_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004404) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 10752

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004404) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 10758

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004404) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 10764

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004404) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 10770

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004404) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 10776

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004404) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LBDIE  ----------------------------------
// SVD Line: 10782

//  <item> SFDITEM_FIELD__USART2_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004404) LIN break detection interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBDL  ----------------------------------
// SVD Line: 10788

//  <item> SFDITEM_FIELD__USART2_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004404) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ADDM7  ----------------------------------
// SVD Line: 10794

//  <item> SFDITEM_FIELD__USART2_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004404) 7-bit Address Detection/4-bit Address Detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 10677

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD4 </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD0 </item>
//    <item> SFDITEM_FIELD__USART2_CR2_RTOEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART2_CR2_DATAINV </item>
//    <item> SFDITEM_FIELD__USART2_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART2_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART2_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADDM7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 10802

unsigned int USART2_CR3 __AT (0x40004408);



// ------------------------------  Field Item: USART2_CR3_WUFIE  ----------------------------------
// SVD Line: 10811

//  <item> SFDITEM_FIELD__USART2_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40004408) Wakeup from Stop mode interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_WUS  -----------------------------------
// SVD Line: 10817

//  <item> SFDITEM_FIELD__USART2_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40004408) Wakeup from Stop mode interrupt flag selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 20) & 0x3), ((USART2_CR3 = (USART2_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR3_SCARCNT  ---------------------------------
// SVD Line: 10823

//  <item> SFDITEM_FIELD__USART2_CR3_SCARCNT
//    <name> SCARCNT </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40004408) Smartcard auto-retry count </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 17) & 0x7), ((USART2_CR3 = (USART2_CR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DEP  -----------------------------------
// SVD Line: 10829

//  <item> SFDITEM_FIELD__USART2_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004408) Driver enable polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DEM  -----------------------------------
// SVD Line: 10835

//  <item> SFDITEM_FIELD__USART2_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004408) Driver enable mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DDRE  ----------------------------------
// SVD Line: 10841

//  <item> SFDITEM_FIELD__USART2_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004408) DMA Disable on Reception Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_OVRDIS  ---------------------------------
// SVD Line: 10847

//  <item> SFDITEM_FIELD__USART2_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004408) Overrun Disable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_ONEBIT  ---------------------------------
// SVD Line: 10853

//  <item> SFDITEM_FIELD__USART2_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004408) One sample bit method enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 10859

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004408) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 10865

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004408) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 10871

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004408) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 10877

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004408) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 10883

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004408) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_SCEN  ----------------------------------
// SVD Line: 10889

//  <item> SFDITEM_FIELD__USART2_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004408) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_NACK  ----------------------------------
// SVD Line: 10895

//  <item> SFDITEM_FIELD__USART2_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004408) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 10901

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004408) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IRLP  ----------------------------------
// SVD Line: 10907

//  <item> SFDITEM_FIELD__USART2_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004408) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IREN  ----------------------------------
// SVD Line: 10913

//  <item> SFDITEM_FIELD__USART2_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004408) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 10919

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004408) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 10802

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_WUFIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_WUS </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCARCNT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DEP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DEM </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__USART2_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 10927

unsigned int USART2_BRR __AT (0x4000440C);



// ---------------------------  Field Item: USART2_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 10936

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000440C) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART2_BRR_DIV_Fraction  ------------------------------
// SVD Line: 10942

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000440C) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 10927

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_GTPR  -------------------------------
// SVD Line: 10950

unsigned int USART2_GTPR __AT (0x40004410);



// -------------------------------  Field Item: USART2_GTPR_GT  -----------------------------------
// SVD Line: 10959

//  <item> SFDITEM_FIELD__USART2_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004410) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 8) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_GTPR_PSC  ----------------------------------
// SVD Line: 10965

//  <item> SFDITEM_FIELD__USART2_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004410) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 0) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_GTPR  ----------------------------------
// SVD Line: 10950

//  <rtree> SFDITEM_REG__USART2_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Guard time and prescaler register </i>
//    <loc> ( (unsigned int)((USART2_GTPR >> 0) & 0xFFFFFFFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART2_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_RTOR  -------------------------------
// SVD Line: 10973

unsigned int USART2_RTOR __AT (0x40004414);



// ------------------------------  Field Item: USART2_RTOR_BLEN  ----------------------------------
// SVD Line: 10982

//  <item> SFDITEM_FIELD__USART2_RTOR_BLEN
//    <name> BLEN </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40004414) Block Length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_RTOR >> 24) & 0xFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_RTOR_RTO  ----------------------------------
// SVD Line: 10988

//  <item> SFDITEM_FIELD__USART2_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40004414) Receiver timeout value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART2_RTOR >> 0) & 0xFFFFFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RTOR  ----------------------------------
// SVD Line: 10973

//  <rtree> SFDITEM_REG__USART2_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Receiver timeout register </i>
//    <loc> ( (unsigned int)((USART2_RTOR >> 0) & 0xFFFFFFFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_RTOR_BLEN </item>
//    <item> SFDITEM_FIELD__USART2_RTOR_RTO </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_RQR  -------------------------------
// SVD Line: 10996

unsigned int USART2_RQR __AT (0x40004418);



// ------------------------------  Field Item: USART2_RQR_TXFRQ  ----------------------------------
// SVD Line: 11005

//  <item> SFDITEM_FIELD__USART2_RQR_TXFRQ
//    <name> TXFRQ </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004418) Transmit data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.4..4> TXFRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_RQR_RXFRQ  ----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__USART2_RQR_RXFRQ
//    <name> RXFRQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004418) Receive data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.3..3> RXFRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_RQR_MMRQ  ----------------------------------
// SVD Line: 11017

//  <item> SFDITEM_FIELD__USART2_RQR_MMRQ
//    <name> MMRQ </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004418) Mute mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_RQR_SBKRQ  ----------------------------------
// SVD Line: 11023

//  <item> SFDITEM_FIELD__USART2_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004418) Send break request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_RQR_ABRRQ  ----------------------------------
// SVD Line: 11029

//  <item> SFDITEM_FIELD__USART2_RQR_ABRRQ
//    <name> ABRRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004418) Auto baud rate request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.0..0> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RQR  -----------------------------------
// SVD Line: 10996

//  <rtree> SFDITEM_REG__USART2_RQR
//    <name> RQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Request register </i>
//    <loc> ( (unsigned int)((USART2_RQR >> 0) & 0xFFFFFFFF), ((USART2_RQR = (USART2_RQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_RQR_TXFRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_RXFRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_MMRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_ISR  -------------------------------
// SVD Line: 11037

unsigned int USART2_ISR __AT (0x4000441C);



// ------------------------------  Field Item: USART2_ISR_REACK  ----------------------------------
// SVD Line: 11046

//  <item> SFDITEM_FIELD__USART2_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000441C) Receive enable acknowledge flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ISR_TEACK  ----------------------------------
// SVD Line: 11052

//  <item> SFDITEM_FIELD__USART2_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000441C) Transmit enable acknowledge flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_WUF  -----------------------------------
// SVD Line: 11058

//  <item> SFDITEM_FIELD__USART2_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000441C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RWU  -----------------------------------
// SVD Line: 11064

//  <item> SFDITEM_FIELD__USART2_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000441C) Receiver wakeup from Mute mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_SBKF  ----------------------------------
// SVD Line: 11070

//  <item> SFDITEM_FIELD__USART2_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000441C) Send break flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_CMF  -----------------------------------
// SVD Line: 11076

//  <item> SFDITEM_FIELD__USART2_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000441C) character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_BUSY  ----------------------------------
// SVD Line: 11082

//  <item> SFDITEM_FIELD__USART2_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000441C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_ABRF  ----------------------------------
// SVD Line: 11088

//  <item> SFDITEM_FIELD__USART2_ISR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4000441C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.15..15> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_ABRE  ----------------------------------
// SVD Line: 11094

//  <item> SFDITEM_FIELD__USART2_ISR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4000441C) Auto baud rate error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.14..14> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_EOBF  ----------------------------------
// SVD Line: 11100

//  <item> SFDITEM_FIELD__USART2_ISR_EOBF
//    <name> EOBF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4000441C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.12..12> EOBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RTOF  ----------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART2_ISR_RTOF
//    <name> RTOF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4000441C) Receiver timeout </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.11..11> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_CTS  -----------------------------------
// SVD Line: 11112

//  <item> SFDITEM_FIELD__USART2_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000441C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ISR_CTSIF  ----------------------------------
// SVD Line: 11118

//  <item> SFDITEM_FIELD__USART2_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000441C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_LBDF  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__USART2_ISR_LBDF
//    <name> LBDF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4000441C) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.8..8> LBDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_TXE  -----------------------------------
// SVD Line: 11130

//  <item> SFDITEM_FIELD__USART2_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000441C) Transmit data register empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_TC  -----------------------------------
// SVD Line: 11136

//  <item> SFDITEM_FIELD__USART2_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000441C) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RXNE  ----------------------------------
// SVD Line: 11142

//  <item> SFDITEM_FIELD__USART2_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000441C) Read data register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_IDLE  ----------------------------------
// SVD Line: 11148

//  <item> SFDITEM_FIELD__USART2_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000441C) Idle line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_ORE  -----------------------------------
// SVD Line: 11154

//  <item> SFDITEM_FIELD__USART2_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000441C) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_NF  -----------------------------------
// SVD Line: 11160

//  <item> SFDITEM_FIELD__USART2_ISR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000441C) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_FE  -----------------------------------
// SVD Line: 11166

//  <item> SFDITEM_FIELD__USART2_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000441C) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_PE  -----------------------------------
// SVD Line: 11172

//  <item> SFDITEM_FIELD__USART2_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000441C) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_ISR  -----------------------------------
// SVD Line: 11037

//  <rtree> SFDITEM_REG__USART2_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000441C) Interrupt & status register </i>
//    <loc> ( (unsigned int)((USART2_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART2_ISR_REACK </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__USART2_ISR_WUF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RWU </item>
//    <item> SFDITEM_FIELD__USART2_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_CMF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__USART2_ISR_ABRF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_ABRE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_EOBF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RTOF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_LBDF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TC </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_NF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_FE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_ICR  -------------------------------
// SVD Line: 11180

unsigned int USART2_ICR __AT (0x40004420);



// -------------------------------  Field Item: USART2_ICR_WUCF  ----------------------------------
// SVD Line: 11189

//  <item> SFDITEM_FIELD__USART2_ICR_WUCF
//    <name> WUCF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004420) Wakeup from Stop mode clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_CMCF  ----------------------------------
// SVD Line: 11195

//  <item> SFDITEM_FIELD__USART2_ICR_CMCF
//    <name> CMCF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004420) Character match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_EOBCF  ----------------------------------
// SVD Line: 11201

//  <item> SFDITEM_FIELD__USART2_ICR_EOBCF
//    <name> EOBCF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004420) End of timeout clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.12..12> EOBCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_RTOCF  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__USART2_ICR_RTOCF
//    <name> RTOCF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004420) Receiver timeout clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.11..11> RTOCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_CTSCF  ----------------------------------
// SVD Line: 11213

//  <item> SFDITEM_FIELD__USART2_ICR_CTSCF
//    <name> CTSCF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004420) CTS clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_LBDCF  ----------------------------------
// SVD Line: 11219

//  <item> SFDITEM_FIELD__USART2_ICR_LBDCF
//    <name> LBDCF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004420) LIN break detection clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.8..8> LBDCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_TCCF  ----------------------------------
// SVD Line: 11225

//  <item> SFDITEM_FIELD__USART2_ICR_TCCF
//    <name> TCCF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004420) Transmission complete clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_IDLECF  ---------------------------------
// SVD Line: 11231

//  <item> SFDITEM_FIELD__USART2_ICR_IDLECF
//    <name> IDLECF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004420) Idle line detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_ORECF  ----------------------------------
// SVD Line: 11237

//  <item> SFDITEM_FIELD__USART2_ICR_ORECF
//    <name> ORECF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004420) Overrun error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_NCF  -----------------------------------
// SVD Line: 11243

//  <item> SFDITEM_FIELD__USART2_ICR_NCF
//    <name> NCF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004420) Noise detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.2..2> NCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_FECF  ----------------------------------
// SVD Line: 11249

//  <item> SFDITEM_FIELD__USART2_ICR_FECF
//    <name> FECF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004420) Framing error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_PECF  ----------------------------------
// SVD Line: 11255

//  <item> SFDITEM_FIELD__USART2_ICR_PECF
//    <name> PECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004420) Parity error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_ICR  -----------------------------------
// SVD Line: 11180

//  <rtree> SFDITEM_REG__USART2_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004420) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART2_ICR >> 0) & 0xFFFFFFFF), ((USART2_ICR = (USART2_ICR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_ICR_WUCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_EOBCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_RTOCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_LBDCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_NCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_FECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_PECF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_RDR  -------------------------------
// SVD Line: 11263

unsigned int USART2_RDR __AT (0x40004424);



// -------------------------------  Field Item: USART2_RDR_RDR  -----------------------------------
// SVD Line: 11272

//  <item> SFDITEM_FIELD__USART2_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40004424) Receive data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RDR  -----------------------------------
// SVD Line: 11263

//  <rtree> SFDITEM_REG__USART2_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004424) Receive data register </i>
//    <loc> ( (unsigned int)((USART2_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART2_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_TDR  -------------------------------
// SVD Line: 11280

unsigned int USART2_TDR __AT (0x40004428);



// -------------------------------  Field Item: USART2_TDR_TDR  -----------------------------------
// SVD Line: 11289

//  <item> SFDITEM_FIELD__USART2_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004428) Transmit data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_TDR >> 0) & 0x1FF), ((USART2_TDR = (USART2_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_TDR  -----------------------------------
// SVD Line: 11280

//  <rtree> SFDITEM_REG__USART2_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004428) Transmit data register </i>
//    <loc> ( (unsigned int)((USART2_TDR >> 0) & 0xFFFFFFFF), ((USART2_TDR = (USART2_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 11299

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_GTPR </item>
//    <item> SFDITEM_REG__USART2_RTOR </item>
//    <item> SFDITEM_REG__USART2_RQR </item>
//    <item> SFDITEM_REG__USART2_ISR </item>
//    <item> SFDITEM_REG__USART2_ICR </item>
//    <item> SFDITEM_REG__USART2_RDR </item>
//    <item> SFDITEM_REG__USART2_TDR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART3_CR1  -------------------------------
// SVD Line: 10546

unsigned int USART3_CR1 __AT (0x40004800);



// ------------------------------  Field Item: USART3_CR1_EOBIE  ----------------------------------
// SVD Line: 10555

//  <item> SFDITEM_FIELD__USART3_CR1_EOBIE
//    <name> EOBIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40004800) End of Block interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.27..27> EOBIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_RTOIE  ----------------------------------
// SVD Line: 10561

//  <item> SFDITEM_FIELD__USART3_CR1_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004800) Receiver timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.26..26> RTOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_DEAT  ----------------------------------
// SVD Line: 10567

//  <item> SFDITEM_FIELD__USART3_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40004800) Driver Enable assertion time </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR1 >> 21) & 0x1F), ((USART3_CR1 = (USART3_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_DEDT  ----------------------------------
// SVD Line: 10573

//  <item> SFDITEM_FIELD__USART3_CR1_DEDT
//    <name> DEDT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40004800) Driver Enable deassertion time </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR1 >> 16) & 0x1F), ((USART3_CR1 = (USART3_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_OVER8  ----------------------------------
// SVD Line: 10579

//  <item> SFDITEM_FIELD__USART3_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004800) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_CMIE  ----------------------------------
// SVD Line: 10585

//  <item> SFDITEM_FIELD__USART3_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004800) Character match interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_MME  -----------------------------------
// SVD Line: 10591

//  <item> SFDITEM_FIELD__USART3_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004800) Mute mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_M  ------------------------------------
// SVD Line: 10597

//  <item> SFDITEM_FIELD__USART3_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004800) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_WAKE  ----------------------------------
// SVD Line: 10603

//  <item> SFDITEM_FIELD__USART3_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004800) Receiver wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_PCE  -----------------------------------
// SVD Line: 10609

//  <item> SFDITEM_FIELD__USART3_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004800) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_PS  -----------------------------------
// SVD Line: 10615

//  <item> SFDITEM_FIELD__USART3_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004800) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_PEIE  ----------------------------------
// SVD Line: 10621

//  <item> SFDITEM_FIELD__USART3_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004800) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_TXEIE  ----------------------------------
// SVD Line: 10627

//  <item> SFDITEM_FIELD__USART3_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004800) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_TCIE  ----------------------------------
// SVD Line: 10633

//  <item> SFDITEM_FIELD__USART3_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004800) Transmission complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_RXNEIE  ---------------------------------
// SVD Line: 10639

//  <item> SFDITEM_FIELD__USART3_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004800) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_IDLEIE  ---------------------------------
// SVD Line: 10645

//  <item> SFDITEM_FIELD__USART3_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004800) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_TE  -----------------------------------
// SVD Line: 10651

//  <item> SFDITEM_FIELD__USART3_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004800) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_RE  -----------------------------------
// SVD Line: 10657

//  <item> SFDITEM_FIELD__USART3_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004800) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_UESM  ----------------------------------
// SVD Line: 10663

//  <item> SFDITEM_FIELD__USART3_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004800) USART enable in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_UE  -----------------------------------
// SVD Line: 10669

//  <item> SFDITEM_FIELD__USART3_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004800) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR1  -----------------------------------
// SVD Line: 10546

//  <rtree> SFDITEM_REG__USART3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004800) Control register 1 </i>
//    <loc> ( (unsigned int)((USART3_CR1 >> 0) & 0xFFFFFFFF), ((USART3_CR1 = (USART3_CR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR1_EOBIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RTOIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__USART3_CR1_DEDT </item>
//    <item> SFDITEM_FIELD__USART3_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART3_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_MME </item>
//    <item> SFDITEM_FIELD__USART3_CR1_M </item>
//    <item> SFDITEM_FIELD__USART3_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_UESM </item>
//    <item> SFDITEM_FIELD__USART3_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR2  -------------------------------
// SVD Line: 10677

unsigned int USART3_CR2 __AT (0x40004804);



// -------------------------------  Field Item: USART3_CR2_ADD4  ----------------------------------
// SVD Line: 10686

//  <item> SFDITEM_FIELD__USART3_CR2_ADD4
//    <name> ADD4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40004804) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 28) & 0xF), ((USART3_CR2 = (USART3_CR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_ADD0  ----------------------------------
// SVD Line: 10692

//  <item> SFDITEM_FIELD__USART3_CR2_ADD0
//    <name> ADD0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40004804) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 24) & 0xF), ((USART3_CR2 = (USART3_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_RTOEN  ----------------------------------
// SVD Line: 10698

//  <item> SFDITEM_FIELD__USART3_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004804) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.23..23> RTOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_ABRMOD  ---------------------------------
// SVD Line: 10704

//  <item> SFDITEM_FIELD__USART3_CR2_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40004804) Auto baud rate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 21) & 0x3), ((USART3_CR2 = (USART3_CR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_ABREN  ----------------------------------
// SVD Line: 10710

//  <item> SFDITEM_FIELD__USART3_CR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004804) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CR2_MSBFIRST  --------------------------------
// SVD Line: 10716

//  <item> SFDITEM_FIELD__USART3_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004804) Most significant bit first </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CR2_DATAINV  ---------------------------------
// SVD Line: 10722

//  <item> SFDITEM_FIELD__USART3_CR2_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40004804) Binary data inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.18..18> DATAINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_TXINV  ----------------------------------
// SVD Line: 10728

//  <item> SFDITEM_FIELD__USART3_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004804) TX pin active level inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_RXINV  ----------------------------------
// SVD Line: 10734

//  <item> SFDITEM_FIELD__USART3_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004804) RX pin active level inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_SWAP  ----------------------------------
// SVD Line: 10740

//  <item> SFDITEM_FIELD__USART3_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004804) Swap TX/RX pins </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_LINEN  ----------------------------------
// SVD Line: 10746

//  <item> SFDITEM_FIELD__USART3_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004804) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_STOP  ----------------------------------
// SVD Line: 10752

//  <item> SFDITEM_FIELD__USART3_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004804) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 12) & 0x3), ((USART3_CR2 = (USART3_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_CLKEN  ----------------------------------
// SVD Line: 10758

//  <item> SFDITEM_FIELD__USART3_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004804) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_CPOL  ----------------------------------
// SVD Line: 10764

//  <item> SFDITEM_FIELD__USART3_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004804) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_CPHA  ----------------------------------
// SVD Line: 10770

//  <item> SFDITEM_FIELD__USART3_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004804) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_LBCL  ----------------------------------
// SVD Line: 10776

//  <item> SFDITEM_FIELD__USART3_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004804) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_LBDIE  ----------------------------------
// SVD Line: 10782

//  <item> SFDITEM_FIELD__USART3_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004804) LIN break detection interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_LBDL  ----------------------------------
// SVD Line: 10788

//  <item> SFDITEM_FIELD__USART3_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004804) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_ADDM7  ----------------------------------
// SVD Line: 10794

//  <item> SFDITEM_FIELD__USART3_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004804) 7-bit Address Detection/4-bit Address Detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR2  -----------------------------------
// SVD Line: 10677

//  <rtree> SFDITEM_REG__USART3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004804) Control register 2 </i>
//    <loc> ( (unsigned int)((USART3_CR2 >> 0) & 0xFFFFFFFF), ((USART3_CR2 = (USART3_CR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR2_ADD4 </item>
//    <item> SFDITEM_FIELD__USART3_CR2_ADD0 </item>
//    <item> SFDITEM_FIELD__USART3_CR2_RTOEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART3_CR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART3_CR2_DATAINV </item>
//    <item> SFDITEM_FIELD__USART3_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART3_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART3_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_ADDM7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR3  -------------------------------
// SVD Line: 10802

unsigned int USART3_CR3 __AT (0x40004808);



// ------------------------------  Field Item: USART3_CR3_WUFIE  ----------------------------------
// SVD Line: 10811

//  <item> SFDITEM_FIELD__USART3_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40004808) Wakeup from Stop mode interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_WUS  -----------------------------------
// SVD Line: 10817

//  <item> SFDITEM_FIELD__USART3_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40004808) Wakeup from Stop mode interrupt flag selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR3 >> 20) & 0x3), ((USART3_CR3 = (USART3_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART3_CR3_SCARCNT  ---------------------------------
// SVD Line: 10823

//  <item> SFDITEM_FIELD__USART3_CR3_SCARCNT
//    <name> SCARCNT </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40004808) Smartcard auto-retry count </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR3 >> 17) & 0x7), ((USART3_CR3 = (USART3_CR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DEP  -----------------------------------
// SVD Line: 10829

//  <item> SFDITEM_FIELD__USART3_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004808) Driver enable polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DEM  -----------------------------------
// SVD Line: 10835

//  <item> SFDITEM_FIELD__USART3_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004808) Driver enable mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DDRE  ----------------------------------
// SVD Line: 10841

//  <item> SFDITEM_FIELD__USART3_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004808) DMA Disable on Reception Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_OVRDIS  ---------------------------------
// SVD Line: 10847

//  <item> SFDITEM_FIELD__USART3_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004808) Overrun Disable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_ONEBIT  ---------------------------------
// SVD Line: 10853

//  <item> SFDITEM_FIELD__USART3_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004808) One sample bit method enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_CTSIE  ----------------------------------
// SVD Line: 10859

//  <item> SFDITEM_FIELD__USART3_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004808) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_CTSE  ----------------------------------
// SVD Line: 10865

//  <item> SFDITEM_FIELD__USART3_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004808) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_RTSE  ----------------------------------
// SVD Line: 10871

//  <item> SFDITEM_FIELD__USART3_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004808) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DMAT  ----------------------------------
// SVD Line: 10877

//  <item> SFDITEM_FIELD__USART3_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004808) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DMAR  ----------------------------------
// SVD Line: 10883

//  <item> SFDITEM_FIELD__USART3_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004808) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_SCEN  ----------------------------------
// SVD Line: 10889

//  <item> SFDITEM_FIELD__USART3_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004808) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_NACK  ----------------------------------
// SVD Line: 10895

//  <item> SFDITEM_FIELD__USART3_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004808) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_HDSEL  ----------------------------------
// SVD Line: 10901

//  <item> SFDITEM_FIELD__USART3_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004808) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_IRLP  ----------------------------------
// SVD Line: 10907

//  <item> SFDITEM_FIELD__USART3_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004808) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_IREN  ----------------------------------
// SVD Line: 10913

//  <item> SFDITEM_FIELD__USART3_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004808) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_EIE  -----------------------------------
// SVD Line: 10919

//  <item> SFDITEM_FIELD__USART3_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004808) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR3  -----------------------------------
// SVD Line: 10802

//  <rtree> SFDITEM_REG__USART3_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004808) Control register 3 </i>
//    <loc> ( (unsigned int)((USART3_CR3 >> 0) & 0xFFFFFFFF), ((USART3_CR3 = (USART3_CR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR3_WUFIE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_WUS </item>
//    <item> SFDITEM_FIELD__USART3_CR3_SCARCNT </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DEP </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DEM </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__USART3_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART3_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART3_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART3_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART3_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART3_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART3_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART3_CR3_EIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_BRR  -------------------------------
// SVD Line: 10927

unsigned int USART3_BRR __AT (0x4000480C);



// ---------------------------  Field Item: USART3_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 10936

//  <item> SFDITEM_FIELD__USART3_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000480C) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_BRR >> 4) & 0xFFF), ((USART3_BRR = (USART3_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART3_BRR_DIV_Fraction  ------------------------------
// SVD Line: 10942

//  <item> SFDITEM_FIELD__USART3_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000480C) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_BRR >> 0) & 0xF), ((USART3_BRR = (USART3_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_BRR  -----------------------------------
// SVD Line: 10927

//  <rtree> SFDITEM_REG__USART3_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000480C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART3_BRR >> 0) & 0xFFFFFFFF), ((USART3_BRR = (USART3_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART3_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_GTPR  -------------------------------
// SVD Line: 10950

unsigned int USART3_GTPR __AT (0x40004810);



// -------------------------------  Field Item: USART3_GTPR_GT  -----------------------------------
// SVD Line: 10959

//  <item> SFDITEM_FIELD__USART3_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004810) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPR >> 8) & 0xFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_GTPR_PSC  ----------------------------------
// SVD Line: 10965

//  <item> SFDITEM_FIELD__USART3_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004810) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPR >> 0) & 0xFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_GTPR  ----------------------------------
// SVD Line: 10950

//  <rtree> SFDITEM_REG__USART3_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004810) Guard time and prescaler register </i>
//    <loc> ( (unsigned int)((USART3_GTPR >> 0) & 0xFFFFFFFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART3_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_RTOR  -------------------------------
// SVD Line: 10973

unsigned int USART3_RTOR __AT (0x40004814);



// ------------------------------  Field Item: USART3_RTOR_BLEN  ----------------------------------
// SVD Line: 10982

//  <item> SFDITEM_FIELD__USART3_RTOR_BLEN
//    <name> BLEN </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40004814) Block Length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_RTOR >> 24) & 0xFF), ((USART3_RTOR = (USART3_RTOR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_RTOR_RTO  ----------------------------------
// SVD Line: 10988

//  <item> SFDITEM_FIELD__USART3_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40004814) Receiver timeout value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART3_RTOR >> 0) & 0xFFFFFF), ((USART3_RTOR = (USART3_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_RTOR  ----------------------------------
// SVD Line: 10973

//  <rtree> SFDITEM_REG__USART3_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004814) Receiver timeout register </i>
//    <loc> ( (unsigned int)((USART3_RTOR >> 0) & 0xFFFFFFFF), ((USART3_RTOR = (USART3_RTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_RTOR_BLEN </item>
//    <item> SFDITEM_FIELD__USART3_RTOR_RTO </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_RQR  -------------------------------
// SVD Line: 10996

unsigned int USART3_RQR __AT (0x40004818);



// ------------------------------  Field Item: USART3_RQR_TXFRQ  ----------------------------------
// SVD Line: 11005

//  <item> SFDITEM_FIELD__USART3_RQR_TXFRQ
//    <name> TXFRQ </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004818) Transmit data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_RQR ) </loc>
//      <o.4..4> TXFRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_RQR_RXFRQ  ----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__USART3_RQR_RXFRQ
//    <name> RXFRQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004818) Receive data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_RQR ) </loc>
//      <o.3..3> RXFRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_RQR_MMRQ  ----------------------------------
// SVD Line: 11017

//  <item> SFDITEM_FIELD__USART3_RQR_MMRQ
//    <name> MMRQ </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004818) Mute mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_RQR_SBKRQ  ----------------------------------
// SVD Line: 11023

//  <item> SFDITEM_FIELD__USART3_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004818) Send break request </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_RQR_ABRRQ  ----------------------------------
// SVD Line: 11029

//  <item> SFDITEM_FIELD__USART3_RQR_ABRRQ
//    <name> ABRRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004818) Auto baud rate request </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_RQR ) </loc>
//      <o.0..0> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_RQR  -----------------------------------
// SVD Line: 10996

//  <rtree> SFDITEM_REG__USART3_RQR
//    <name> RQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004818) Request register </i>
//    <loc> ( (unsigned int)((USART3_RQR >> 0) & 0xFFFFFFFF), ((USART3_RQR = (USART3_RQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_RQR_TXFRQ </item>
//    <item> SFDITEM_FIELD__USART3_RQR_RXFRQ </item>
//    <item> SFDITEM_FIELD__USART3_RQR_MMRQ </item>
//    <item> SFDITEM_FIELD__USART3_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__USART3_RQR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_ISR  -------------------------------
// SVD Line: 11037

unsigned int USART3_ISR __AT (0x4000481C);



// ------------------------------  Field Item: USART3_ISR_REACK  ----------------------------------
// SVD Line: 11046

//  <item> SFDITEM_FIELD__USART3_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000481C) Receive enable acknowledge flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ISR_TEACK  ----------------------------------
// SVD Line: 11052

//  <item> SFDITEM_FIELD__USART3_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000481C) Transmit enable acknowledge flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_WUF  -----------------------------------
// SVD Line: 11058

//  <item> SFDITEM_FIELD__USART3_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000481C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_RWU  -----------------------------------
// SVD Line: 11064

//  <item> SFDITEM_FIELD__USART3_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000481C) Receiver wakeup from Mute mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_SBKF  ----------------------------------
// SVD Line: 11070

//  <item> SFDITEM_FIELD__USART3_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000481C) Send break flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_CMF  -----------------------------------
// SVD Line: 11076

//  <item> SFDITEM_FIELD__USART3_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000481C) character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_BUSY  ----------------------------------
// SVD Line: 11082

//  <item> SFDITEM_FIELD__USART3_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000481C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_ABRF  ----------------------------------
// SVD Line: 11088

//  <item> SFDITEM_FIELD__USART3_ISR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4000481C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.15..15> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_ABRE  ----------------------------------
// SVD Line: 11094

//  <item> SFDITEM_FIELD__USART3_ISR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4000481C) Auto baud rate error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.14..14> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_EOBF  ----------------------------------
// SVD Line: 11100

//  <item> SFDITEM_FIELD__USART3_ISR_EOBF
//    <name> EOBF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4000481C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.12..12> EOBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_RTOF  ----------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART3_ISR_RTOF
//    <name> RTOF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4000481C) Receiver timeout </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.11..11> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_CTS  -----------------------------------
// SVD Line: 11112

//  <item> SFDITEM_FIELD__USART3_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000481C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ISR_CTSIF  ----------------------------------
// SVD Line: 11118

//  <item> SFDITEM_FIELD__USART3_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000481C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_LBDF  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__USART3_ISR_LBDF
//    <name> LBDF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4000481C) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.8..8> LBDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_TXE  -----------------------------------
// SVD Line: 11130

//  <item> SFDITEM_FIELD__USART3_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000481C) Transmit data register empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_ISR_TC  -----------------------------------
// SVD Line: 11136

//  <item> SFDITEM_FIELD__USART3_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000481C) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_RXNE  ----------------------------------
// SVD Line: 11142

//  <item> SFDITEM_FIELD__USART3_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000481C) Read data register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_IDLE  ----------------------------------
// SVD Line: 11148

//  <item> SFDITEM_FIELD__USART3_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000481C) Idle line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ISR_ORE  -----------------------------------
// SVD Line: 11154

//  <item> SFDITEM_FIELD__USART3_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000481C) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_ISR_NF  -----------------------------------
// SVD Line: 11160

//  <item> SFDITEM_FIELD__USART3_ISR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000481C) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_ISR_FE  -----------------------------------
// SVD Line: 11166

//  <item> SFDITEM_FIELD__USART3_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000481C) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_ISR_PE  -----------------------------------
// SVD Line: 11172

//  <item> SFDITEM_FIELD__USART3_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000481C) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_ISR  -----------------------------------
// SVD Line: 11037

//  <rtree> SFDITEM_REG__USART3_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000481C) Interrupt & status register </i>
//    <loc> ( (unsigned int)((USART3_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART3_ISR_REACK </item>
//    <item> SFDITEM_FIELD__USART3_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__USART3_ISR_WUF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_RWU </item>
//    <item> SFDITEM_FIELD__USART3_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_CMF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__USART3_ISR_ABRF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_ABRE </item>
//    <item> SFDITEM_FIELD__USART3_ISR_EOBF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_RTOF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_CTS </item>
//    <item> SFDITEM_FIELD__USART3_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_LBDF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_TXE </item>
//    <item> SFDITEM_FIELD__USART3_ISR_TC </item>
//    <item> SFDITEM_FIELD__USART3_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__USART3_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__USART3_ISR_ORE </item>
//    <item> SFDITEM_FIELD__USART3_ISR_NF </item>
//    <item> SFDITEM_FIELD__USART3_ISR_FE </item>
//    <item> SFDITEM_FIELD__USART3_ISR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_ICR  -------------------------------
// SVD Line: 11180

unsigned int USART3_ICR __AT (0x40004820);



// -------------------------------  Field Item: USART3_ICR_WUCF  ----------------------------------
// SVD Line: 11189

//  <item> SFDITEM_FIELD__USART3_ICR_WUCF
//    <name> WUCF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004820) Wakeup from Stop mode clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ICR_CMCF  ----------------------------------
// SVD Line: 11195

//  <item> SFDITEM_FIELD__USART3_ICR_CMCF
//    <name> CMCF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004820) Character match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ICR_EOBCF  ----------------------------------
// SVD Line: 11201

//  <item> SFDITEM_FIELD__USART3_ICR_EOBCF
//    <name> EOBCF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004820) End of timeout clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.12..12> EOBCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ICR_RTOCF  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__USART3_ICR_RTOCF
//    <name> RTOCF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004820) Receiver timeout clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.11..11> RTOCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ICR_CTSCF  ----------------------------------
// SVD Line: 11213

//  <item> SFDITEM_FIELD__USART3_ICR_CTSCF
//    <name> CTSCF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004820) CTS clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ICR_LBDCF  ----------------------------------
// SVD Line: 11219

//  <item> SFDITEM_FIELD__USART3_ICR_LBDCF
//    <name> LBDCF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004820) LIN break detection clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.8..8> LBDCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ICR_TCCF  ----------------------------------
// SVD Line: 11225

//  <item> SFDITEM_FIELD__USART3_ICR_TCCF
//    <name> TCCF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004820) Transmission complete clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ICR_IDLECF  ---------------------------------
// SVD Line: 11231

//  <item> SFDITEM_FIELD__USART3_ICR_IDLECF
//    <name> IDLECF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004820) Idle line detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_ICR_ORECF  ----------------------------------
// SVD Line: 11237

//  <item> SFDITEM_FIELD__USART3_ICR_ORECF
//    <name> ORECF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004820) Overrun error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ICR_NCF  -----------------------------------
// SVD Line: 11243

//  <item> SFDITEM_FIELD__USART3_ICR_NCF
//    <name> NCF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004820) Noise detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.2..2> NCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ICR_FECF  ----------------------------------
// SVD Line: 11249

//  <item> SFDITEM_FIELD__USART3_ICR_FECF
//    <name> FECF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004820) Framing error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_ICR_PECF  ----------------------------------
// SVD Line: 11255

//  <item> SFDITEM_FIELD__USART3_ICR_PECF
//    <name> PECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004820) Parity error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_ICR  -----------------------------------
// SVD Line: 11180

//  <rtree> SFDITEM_REG__USART3_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004820) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART3_ICR >> 0) & 0xFFFFFFFF), ((USART3_ICR = (USART3_ICR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_ICR_WUCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_EOBCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_RTOCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_LBDCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_NCF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_FECF </item>
//    <item> SFDITEM_FIELD__USART3_ICR_PECF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_RDR  -------------------------------
// SVD Line: 11263

unsigned int USART3_RDR __AT (0x40004824);



// -------------------------------  Field Item: USART3_RDR_RDR  -----------------------------------
// SVD Line: 11272

//  <item> SFDITEM_FIELD__USART3_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40004824) Receive data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_RDR  -----------------------------------
// SVD Line: 11263

//  <rtree> SFDITEM_REG__USART3_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004824) Receive data register </i>
//    <loc> ( (unsigned int)((USART3_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART3_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_TDR  -------------------------------
// SVD Line: 11280

unsigned int USART3_TDR __AT (0x40004828);



// -------------------------------  Field Item: USART3_TDR_TDR  -----------------------------------
// SVD Line: 11289

//  <item> SFDITEM_FIELD__USART3_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004828) Transmit data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_TDR >> 0) & 0x1FF), ((USART3_TDR = (USART3_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_TDR  -----------------------------------
// SVD Line: 11280

//  <rtree> SFDITEM_REG__USART3_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004828) Transmit data register </i>
//    <loc> ( (unsigned int)((USART3_TDR >> 0) & 0xFFFFFFFF), ((USART3_TDR = (USART3_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART3  ------------------------------------
// SVD Line: 11311

//  <view> USART3
//    <name> USART3 </name>
//    <item> SFDITEM_REG__USART3_CR1 </item>
//    <item> SFDITEM_REG__USART3_CR2 </item>
//    <item> SFDITEM_REG__USART3_CR3 </item>
//    <item> SFDITEM_REG__USART3_BRR </item>
//    <item> SFDITEM_REG__USART3_GTPR </item>
//    <item> SFDITEM_REG__USART3_RTOR </item>
//    <item> SFDITEM_REG__USART3_RQR </item>
//    <item> SFDITEM_REG__USART3_ISR </item>
//    <item> SFDITEM_REG__USART3_ICR </item>
//    <item> SFDITEM_REG__USART3_RDR </item>
//    <item> SFDITEM_REG__USART3_TDR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI2_CR1  --------------------------------
// SVD Line: 11342

unsigned int SPI2_CR1 __AT (0x40003800);



// ------------------------------  Field Item: SPI2_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11351

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_BIDIOE  ----------------------------------
// SVD Line: 11357

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_CRCEN  -----------------------------------
// SVD Line: 11363

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003800) Hardware CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11369

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003800) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_DFF  ------------------------------------
// SVD Line: 11375

//  <item> SFDITEM_FIELD__SPI2_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003800) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_RXONLY  ----------------------------------
// SVD Line: 11381

//  <item> SFDITEM_FIELD__SPI2_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003800) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSM  ------------------------------------
// SVD Line: 11387

//  <item> SFDITEM_FIELD__SPI2_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003800) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSI  ------------------------------------
// SVD Line: 11393

//  <item> SFDITEM_FIELD__SPI2_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003800) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11399

//  <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003800) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SPE  ------------------------------------
// SVD Line: 11405

//  <item> SFDITEM_FIELD__SPI2_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003800) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR1_BR  ------------------------------------
// SVD Line: 11411

//  <item> SFDITEM_FIELD__SPI2_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003800) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR1 >> 3) & 0x7), ((SPI2_CR1 = (SPI2_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_MSTR  -----------------------------------
// SVD Line: 11417

//  <item> SFDITEM_FIELD__SPI2_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003800) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPOL  -----------------------------------
// SVD Line: 11423

//  <item> SFDITEM_FIELD__SPI2_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003800) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPHA  -----------------------------------
// SVD Line: 11429

//  <item> SFDITEM_FIELD__SPI2_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR1  ------------------------------------
// SVD Line: 11342

//  <rtree> SFDITEM_REG__SPI2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) control register 1 </i>
//    <loc> ( (unsigned int)((SPI2_CR1 >> 0) & 0xFFFFFFFF), ((SPI2_CR1 = (SPI2_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_CR2  --------------------------------
// SVD Line: 11437

unsigned int SPI2_CR2 __AT (0x40003804);



// ------------------------------  Field Item: SPI2_CR2_RXDMAEN  ----------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_TXDMAEN  ----------------------------------
// SVD Line: 11452

//  <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_SSOE  -----------------------------------
// SVD Line: 11458

//  <item> SFDITEM_FIELD__SPI2_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_NSSP  -----------------------------------
// SVD Line: 11464

//  <item> SFDITEM_FIELD__SPI2_CR2_NSSP
//    <name> NSSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003804) NSS pulse management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.3..3> NSSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_FRF  ------------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__SPI2_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003804) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_ERRIE  -----------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__SPI2_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_RXNEIE  ----------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) RX buffer not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_TXEIE  -----------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__SPI2_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) Tx buffer empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR2_DS  ------------------------------------
// SVD Line: 11494

//  <item> SFDITEM_FIELD__SPI2_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40003804) Data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR2 >> 8) & 0xF), ((SPI2_CR2 = (SPI2_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_FRXTH  -----------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__SPI2_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003804) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_LDMA_RX  ----------------------------------
// SVD Line: 11506

//  <item> SFDITEM_FIELD__SPI2_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003804) Last DMA transfer for reception </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_LDMA_TX  ----------------------------------
// SVD Line: 11512

//  <item> SFDITEM_FIELD__SPI2_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003804) Last DMA transfer for transmission </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR2  ------------------------------------
// SVD Line: 11437

//  <rtree> SFDITEM_REG__SPI2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) control register 2 </i>
//    <loc> ( (unsigned int)((SPI2_CR2 >> 0) & 0xFFFFFFFF), ((SPI2_CR2 = (SPI2_CR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_NSSP </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_DS </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_LDMA_TX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_SR  ---------------------------------
// SVD Line: 11520

unsigned int SPI2_SR __AT (0x40003808);



// --------------------------------  Field Item: SPI2_SR_RXNE  ------------------------------------
// SVD Line: 11528

//  <item> SFDITEM_FIELD__SPI2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003808) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_TXE  ------------------------------------
// SVD Line: 11535

//  <item> SFDITEM_FIELD__SPI2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003808) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CHSIDE  -----------------------------------
// SVD Line: 11542

//  <item> SFDITEM_FIELD__SPI2_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003808) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_UDR  ------------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__SPI2_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003808) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CRCERR  -----------------------------------
// SVD Line: 11556

//  <item> SFDITEM_FIELD__SPI2_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003808) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_MODF  ------------------------------------
// SVD Line: 11563

//  <item> SFDITEM_FIELD__SPI2_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003808) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_OVR  ------------------------------------
// SVD Line: 11570

//  <item> SFDITEM_FIELD__SPI2_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003808) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_BSY  ------------------------------------
// SVD Line: 11577

//  <item> SFDITEM_FIELD__SPI2_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003808) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_TIFRFE  -----------------------------------
// SVD Line: 11584

//  <item> SFDITEM_FIELD__SPI2_SR_TIFRFE
//    <name> TIFRFE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003808) TI frame format error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.8..8> TIFRFE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_FRLVL  -----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__SPI2_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40003808) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_FTLVL  -----------------------------------
// SVD Line: 11598

//  <item> SFDITEM_FIELD__SPI2_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40003808) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_SR  ------------------------------------
// SVD Line: 11520

//  <rtree> SFDITEM_REG__SPI2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) status register </i>
//    <loc> ( (unsigned int)((SPI2_SR >> 0) & 0xFFFFFFFF), ((SPI2_SR = (SPI2_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI2_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TIFRFE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_DR  ---------------------------------
// SVD Line: 11607

unsigned int SPI2_DR __AT (0x4000380C);



// ---------------------------------  Field Item: SPI2_DR_DR  -------------------------------------
// SVD Line: 11616

//  <item> SFDITEM_FIELD__SPI2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000380C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_DR >> 0) & 0xFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_DR  ------------------------------------
// SVD Line: 11607

//  <rtree> SFDITEM_REG__SPI2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) data register </i>
//    <loc> ( (unsigned int)((SPI2_DR >> 0) & 0xFFFFFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_CRCPR  -------------------------------
// SVD Line: 11624

unsigned int SPI2_CRCPR __AT (0x40003810);



// -----------------------------  Field Item: SPI2_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 11633

//  <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_CRCPR >> 0) & 0xFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_CRCPR  -----------------------------------
// SVD Line: 11624

//  <rtree> SFDITEM_REG__SPI2_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI2_CRCPR >> 0) & 0xFFFFFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_RXCRCR  -------------------------------
// SVD Line: 11641

unsigned int SPI2_RXCRCR __AT (0x40003814);



// ------------------------------  Field Item: SPI2_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 11650

//  <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003814) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_RXCRCR  ----------------------------------
// SVD Line: 11641

//  <rtree> SFDITEM_REG__SPI2_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003814) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_TXCRCR  -------------------------------
// SVD Line: 11658

unsigned int SPI2_TXCRCR __AT (0x40003818);



// ------------------------------  Field Item: SPI2_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 11667

//  <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003818) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_TXCRCR  ----------------------------------
// SVD Line: 11658

//  <rtree> SFDITEM_REG__SPI2_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003818) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_I2SCFGR  ------------------------------
// SVD Line: 11675

unsigned int SPI2_I2SCFGR __AT (0x4000381C);



// -----------------------------  Field Item: SPI2_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 11684

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000381C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 11690

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000381C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 11696

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000381C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 8) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 11702

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000381C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 11708

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000381C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 4) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000381C) Steady state clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 11720

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000381C) Data length to be transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 1) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 11726

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000381C) Channel length (number of bits per audio channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2SCFGR  ----------------------------------
// SVD Line: 11675

//  <rtree> SFDITEM_REG__SPI2_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI2_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_I2SPR  -------------------------------
// SVD Line: 11734

unsigned int SPI2_I2SPR __AT (0x40003820);



// ------------------------------  Field Item: SPI2_I2SPR_MCKOE  ----------------------------------
// SVD Line: 11743

//  <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003820) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_I2SPR_ODD  -----------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__SPI2_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003820) Odd factor for the prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 11755

//  <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003820) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SPR >> 0) & 0xFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_I2SPR  -----------------------------------
// SVD Line: 11734

//  <rtree> SFDITEM_REG__SPI2_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI2_I2SPR >> 0) & 0xFFFFFFFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI2  -------------------------------------
// SVD Line: 11323

//  <view> SPI2
//    <name> SPI2 </name>
//    <item> SFDITEM_REG__SPI2_CR1 </item>
//    <item> SFDITEM_REG__SPI2_CR2 </item>
//    <item> SFDITEM_REG__SPI2_SR </item>
//    <item> SFDITEM_REG__SPI2_DR </item>
//    <item> SFDITEM_REG__SPI2_CRCPR </item>
//    <item> SFDITEM_REG__SPI2_RXCRCR </item>
//    <item> SFDITEM_REG__SPI2_TXCRCR </item>
//    <item> SFDITEM_REG__SPI2_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI2_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI3_CR1  --------------------------------
// SVD Line: 11342

unsigned int SPI3_CR1 __AT (0x40003C00);



// ------------------------------  Field Item: SPI3_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11351

//  <item> SFDITEM_FIELD__SPI3_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003C00) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_BIDIOE  ----------------------------------
// SVD Line: 11357

//  <item> SFDITEM_FIELD__SPI3_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003C00) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_CRCEN  -----------------------------------
// SVD Line: 11363

//  <item> SFDITEM_FIELD__SPI3_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003C00) Hardware CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11369

//  <item> SFDITEM_FIELD__SPI3_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003C00) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_DFF  ------------------------------------
// SVD Line: 11375

//  <item> SFDITEM_FIELD__SPI3_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003C00) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_RXONLY  ----------------------------------
// SVD Line: 11381

//  <item> SFDITEM_FIELD__SPI3_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003C00) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SSM  ------------------------------------
// SVD Line: 11387

//  <item> SFDITEM_FIELD__SPI3_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003C00) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SSI  ------------------------------------
// SVD Line: 11393

//  <item> SFDITEM_FIELD__SPI3_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003C00) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11399

//  <item> SFDITEM_FIELD__SPI3_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C00) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SPE  ------------------------------------
// SVD Line: 11405

//  <item> SFDITEM_FIELD__SPI3_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003C00) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_CR1_BR  ------------------------------------
// SVD Line: 11411

//  <item> SFDITEM_FIELD__SPI3_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003C00) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_CR1 >> 3) & 0x7), ((SPI3_CR1 = (SPI3_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_MSTR  -----------------------------------
// SVD Line: 11417

//  <item> SFDITEM_FIELD__SPI3_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C00) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_CPOL  -----------------------------------
// SVD Line: 11423

//  <item> SFDITEM_FIELD__SPI3_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003C00) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_CPHA  -----------------------------------
// SVD Line: 11429

//  <item> SFDITEM_FIELD__SPI3_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C00) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI3_CR1  ------------------------------------
// SVD Line: 11342

//  <rtree> SFDITEM_REG__SPI3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C00) control register 1 </i>
//    <loc> ( (unsigned int)((SPI3_CR1 >> 0) & 0xFFFFFFFF), ((SPI3_CR1 = (SPI3_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_CR2  --------------------------------
// SVD Line: 11437

unsigned int SPI3_CR2 __AT (0x40003C04);



// ------------------------------  Field Item: SPI3_CR2_RXDMAEN  ----------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__SPI3_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C04) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_TXDMAEN  ----------------------------------
// SVD Line: 11452

//  <item> SFDITEM_FIELD__SPI3_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003C04) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR2_SSOE  -----------------------------------
// SVD Line: 11458

//  <item> SFDITEM_FIELD__SPI3_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C04) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR2_NSSP  -----------------------------------
// SVD Line: 11464

//  <item> SFDITEM_FIELD__SPI3_CR2_NSSP
//    <name> NSSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003C04) NSS pulse management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.3..3> NSSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR2_FRF  ------------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__SPI3_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C04) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_ERRIE  -----------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__SPI3_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003C04) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_RXNEIE  ----------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__SPI3_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003C04) RX buffer not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_TXEIE  -----------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__SPI3_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C04) Tx buffer empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_CR2_DS  ------------------------------------
// SVD Line: 11494

//  <item> SFDITEM_FIELD__SPI3_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40003C04) Data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_CR2 >> 8) & 0xF), ((SPI3_CR2 = (SPI3_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_FRXTH  -----------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__SPI3_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003C04) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_LDMA_RX  ----------------------------------
// SVD Line: 11506

//  <item> SFDITEM_FIELD__SPI3_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003C04) Last DMA transfer for reception </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_LDMA_TX  ----------------------------------
// SVD Line: 11512

//  <item> SFDITEM_FIELD__SPI3_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003C04) Last DMA transfer for transmission </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI3_CR2  ------------------------------------
// SVD Line: 11437

//  <rtree> SFDITEM_REG__SPI3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C04) control register 2 </i>
//    <loc> ( (unsigned int)((SPI3_CR2 >> 0) & 0xFFFFFFFF), ((SPI3_CR2 = (SPI3_CR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_NSSP </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_DS </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_LDMA_TX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_SR  ---------------------------------
// SVD Line: 11520

unsigned int SPI3_SR __AT (0x40003C08);



// --------------------------------  Field Item: SPI3_SR_RXNE  ------------------------------------
// SVD Line: 11528

//  <item> SFDITEM_FIELD__SPI3_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003C08) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_TXE  ------------------------------------
// SVD Line: 11535

//  <item> SFDITEM_FIELD__SPI3_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003C08) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_CHSIDE  -----------------------------------
// SVD Line: 11542

//  <item> SFDITEM_FIELD__SPI3_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003C08) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_UDR  ------------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__SPI3_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003C08) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_CRCERR  -----------------------------------
// SVD Line: 11556

//  <item> SFDITEM_FIELD__SPI3_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C08) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_MODF  ------------------------------------
// SVD Line: 11563

//  <item> SFDITEM_FIELD__SPI3_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003C08) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_OVR  ------------------------------------
// SVD Line: 11570

//  <item> SFDITEM_FIELD__SPI3_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003C08) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_BSY  ------------------------------------
// SVD Line: 11577

//  <item> SFDITEM_FIELD__SPI3_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003C08) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_TIFRFE  -----------------------------------
// SVD Line: 11584

//  <item> SFDITEM_FIELD__SPI3_SR_TIFRFE
//    <name> TIFRFE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003C08) TI frame format error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.8..8> TIFRFE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_FRLVL  -----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__SPI3_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40003C08) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_FTLVL  -----------------------------------
// SVD Line: 11598

//  <item> SFDITEM_FIELD__SPI3_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40003C08) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI3_SR  ------------------------------------
// SVD Line: 11520

//  <rtree> SFDITEM_REG__SPI3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C08) status register </i>
//    <loc> ( (unsigned int)((SPI3_SR >> 0) & 0xFFFFFFFF), ((SPI3_SR = (SPI3_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI3_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI3_SR_TIFRFE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI3_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_DR  ---------------------------------
// SVD Line: 11607

unsigned int SPI3_DR __AT (0x40003C0C);



// ---------------------------------  Field Item: SPI3_DR_DR  -------------------------------------
// SVD Line: 11616

//  <item> SFDITEM_FIELD__SPI3_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C0C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_DR >> 0) & 0xFFFF), ((SPI3_DR = (SPI3_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI3_DR  ------------------------------------
// SVD Line: 11607

//  <rtree> SFDITEM_REG__SPI3_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C0C) data register </i>
//    <loc> ( (unsigned int)((SPI3_DR >> 0) & 0xFFFFFFFF), ((SPI3_DR = (SPI3_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI3_CRCPR  -------------------------------
// SVD Line: 11624

unsigned int SPI3_CRCPR __AT (0x40003C10);



// -----------------------------  Field Item: SPI3_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 11633

//  <item> SFDITEM_FIELD__SPI3_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C10) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_CRCPR >> 0) & 0xFFFF), ((SPI3_CRCPR = (SPI3_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_CRCPR  -----------------------------------
// SVD Line: 11624

//  <rtree> SFDITEM_REG__SPI3_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C10) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI3_CRCPR >> 0) & 0xFFFFFFFF), ((SPI3_CRCPR = (SPI3_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_RXCRCR  -------------------------------
// SVD Line: 11641

unsigned int SPI3_RXCRCR __AT (0x40003C14);



// ------------------------------  Field Item: SPI3_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 11650

//  <item> SFDITEM_FIELD__SPI3_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C14) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_RXCRCR  ----------------------------------
// SVD Line: 11641

//  <rtree> SFDITEM_REG__SPI3_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C14) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI3_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI3_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_TXCRCR  -------------------------------
// SVD Line: 11658

unsigned int SPI3_TXCRCR __AT (0x40003C18);



// ------------------------------  Field Item: SPI3_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 11667

//  <item> SFDITEM_FIELD__SPI3_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C18) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_TXCRCR  ----------------------------------
// SVD Line: 11658

//  <rtree> SFDITEM_REG__SPI3_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C18) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI3_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI3_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_I2SCFGR  ------------------------------
// SVD Line: 11675

unsigned int SPI3_I2SCFGR __AT (0x40003C1C);



// -----------------------------  Field Item: SPI3_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 11684

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003C1C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 11690

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003C1C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 11696

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40003C1C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 8) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI3_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 11702

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C1C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 11708

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40003C1C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 4) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003C1C) Steady state clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 11720

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40003C1C) Data length to be transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 1) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 11726

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C1C) Channel length (number of bits per audio channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI3_I2SCFGR  ----------------------------------
// SVD Line: 11675

//  <rtree> SFDITEM_REG__SPI3_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C1C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI3_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI3_I2SPR  -------------------------------
// SVD Line: 11734

unsigned int SPI3_I2SPR __AT (0x40003C20);



// ------------------------------  Field Item: SPI3_I2SPR_MCKOE  ----------------------------------
// SVD Line: 11743

//  <item> SFDITEM_FIELD__SPI3_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003C20) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_I2SPR_ODD  -----------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__SPI3_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003C20) Odd factor for the prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 11755

//  <item> SFDITEM_FIELD__SPI3_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003C20) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SPR >> 0) & 0xFF), ((SPI3_I2SPR = (SPI3_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_I2SPR  -----------------------------------
// SVD Line: 11734

//  <rtree> SFDITEM_REG__SPI3_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C20) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI3_I2SPR >> 0) & 0xFFFFFFFF), ((SPI3_I2SPR = (SPI3_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI3  -------------------------------------
// SVD Line: 11765

//  <view> SPI3
//    <name> SPI3 </name>
//    <item> SFDITEM_REG__SPI3_CR1 </item>
//    <item> SFDITEM_REG__SPI3_CR2 </item>
//    <item> SFDITEM_REG__SPI3_SR </item>
//    <item> SFDITEM_REG__SPI3_DR </item>
//    <item> SFDITEM_REG__SPI3_CRCPR </item>
//    <item> SFDITEM_REG__SPI3_RXCRCR </item>
//    <item> SFDITEM_REG__SPI3_TXCRCR </item>
//    <item> SFDITEM_REG__SPI3_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI3_I2SPR </item>
//  </view>
//  


// ---------------------------  Register Item Address: I2S2ext_CR1  -------------------------------
// SVD Line: 11342

unsigned int I2S2ext_CR1 __AT (0x40003400);



// ----------------------------  Field Item: I2S2ext_CR1_BIDIMODE  --------------------------------
// SVD Line: 11351

//  <item> SFDITEM_FIELD__I2S2ext_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003400) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR1_BIDIOE  ---------------------------------
// SVD Line: 11357

//  <item> SFDITEM_FIELD__I2S2ext_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003400) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR1_CRCEN  ---------------------------------
// SVD Line: 11363

//  <item> SFDITEM_FIELD__I2S2ext_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003400) Hardware CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR1_CRCNEXT  --------------------------------
// SVD Line: 11369

//  <item> SFDITEM_FIELD__I2S2ext_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003400) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR1_DFF  ----------------------------------
// SVD Line: 11375

//  <item> SFDITEM_FIELD__I2S2ext_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003400) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR1_RXONLY  ---------------------------------
// SVD Line: 11381

//  <item> SFDITEM_FIELD__I2S2ext_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003400) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR1_SSM  ----------------------------------
// SVD Line: 11387

//  <item> SFDITEM_FIELD__I2S2ext_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003400) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR1_SSI  ----------------------------------
// SVD Line: 11393

//  <item> SFDITEM_FIELD__I2S2ext_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003400) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2S2ext_CR1_LSBFIRST  --------------------------------
// SVD Line: 11399

//  <item> SFDITEM_FIELD__I2S2ext_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003400) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR1_SPE  ----------------------------------
// SVD Line: 11405

//  <item> SFDITEM_FIELD__I2S2ext_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003400) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR1_BR  -----------------------------------
// SVD Line: 11411

//  <item> SFDITEM_FIELD__I2S2ext_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003400) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_CR1 >> 3) & 0x7), ((I2S2ext_CR1 = (I2S2ext_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR1_MSTR  ----------------------------------
// SVD Line: 11417

//  <item> SFDITEM_FIELD__I2S2ext_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003400) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR1_CPOL  ----------------------------------
// SVD Line: 11423

//  <item> SFDITEM_FIELD__I2S2ext_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003400) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR1_CPHA  ----------------------------------
// SVD Line: 11429

//  <item> SFDITEM_FIELD__I2S2ext_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003400) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2S2ext_CR1  ----------------------------------
// SVD Line: 11342

//  <rtree> SFDITEM_REG__I2S2ext_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003400) control register 1 </i>
//    <loc> ( (unsigned int)((I2S2ext_CR1 >> 0) & 0xFFFFFFFF), ((I2S2ext_CR1 = (I2S2ext_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_DFF </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_SSM </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_SSI </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_SPE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_BR </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR1_CPHA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2S2ext_CR2  -------------------------------
// SVD Line: 11437

unsigned int I2S2ext_CR2 __AT (0x40003404);



// -----------------------------  Field Item: I2S2ext_CR2_RXDMAEN  --------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__I2S2ext_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003404) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR2_TXDMAEN  --------------------------------
// SVD Line: 11452

//  <item> SFDITEM_FIELD__I2S2ext_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003404) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR2_SSOE  ----------------------------------
// SVD Line: 11458

//  <item> SFDITEM_FIELD__I2S2ext_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003404) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR2_NSSP  ----------------------------------
// SVD Line: 11464

//  <item> SFDITEM_FIELD__I2S2ext_CR2_NSSP
//    <name> NSSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003404) NSS pulse management </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.3..3> NSSP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR2_FRF  ----------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__I2S2ext_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003404) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR2_ERRIE  ---------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__I2S2ext_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR2_RXNEIE  ---------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__I2S2ext_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003404) RX buffer not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR2_TXEIE  ---------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__I2S2ext_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003404) Tx buffer empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_CR2_DS  -----------------------------------
// SVD Line: 11494

//  <item> SFDITEM_FIELD__I2S2ext_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40003404) Data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_CR2 >> 8) & 0xF), ((I2S2ext_CR2 = (I2S2ext_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_CR2_FRXTH  ---------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__I2S2ext_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003404) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR2_LDMA_RX  --------------------------------
// SVD Line: 11506

//  <item> SFDITEM_FIELD__I2S2ext_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003404) Last DMA transfer for reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S2ext_CR2_LDMA_TX  --------------------------------
// SVD Line: 11512

//  <item> SFDITEM_FIELD__I2S2ext_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003404) Last DMA transfer for transmission </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2S2ext_CR2  ----------------------------------
// SVD Line: 11437

//  <rtree> SFDITEM_REG__I2S2ext_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003404) control register 2 </i>
//    <loc> ( (unsigned int)((I2S2ext_CR2 >> 0) & 0xFFFFFFFF), ((I2S2ext_CR2 = (I2S2ext_CR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_NSSP </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_FRF </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_DS </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__I2S2ext_CR2_LDMA_TX </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2S2ext_SR  -------------------------------
// SVD Line: 11520

unsigned int I2S2ext_SR __AT (0x40003408);



// -------------------------------  Field Item: I2S2ext_SR_RXNE  ----------------------------------
// SVD Line: 11528

//  <item> SFDITEM_FIELD__I2S2ext_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003408) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_SR_TXE  -----------------------------------
// SVD Line: 11535

//  <item> SFDITEM_FIELD__I2S2ext_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003408) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_SR_CHSIDE  ---------------------------------
// SVD Line: 11542

//  <item> SFDITEM_FIELD__I2S2ext_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003408) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_SR_UDR  -----------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__I2S2ext_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003408) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_SR_CRCERR  ---------------------------------
// SVD Line: 11556

//  <item> SFDITEM_FIELD__I2S2ext_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003408) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_SR_MODF  ----------------------------------
// SVD Line: 11563

//  <item> SFDITEM_FIELD__I2S2ext_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003408) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_SR_OVR  -----------------------------------
// SVD Line: 11570

//  <item> SFDITEM_FIELD__I2S2ext_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003408) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S2ext_SR_BSY  -----------------------------------
// SVD Line: 11577

//  <item> SFDITEM_FIELD__I2S2ext_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003408) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_SR_TIFRFE  ---------------------------------
// SVD Line: 11584

//  <item> SFDITEM_FIELD__I2S2ext_SR_TIFRFE
//    <name> TIFRFE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003408) TI frame format error </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_SR ) </loc>
//      <o.8..8> TIFRFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_SR_FRLVL  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__I2S2ext_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40003408) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_SR_FTLVL  ----------------------------------
// SVD Line: 11598

//  <item> SFDITEM_FIELD__I2S2ext_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40003408) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2S2ext_SR  -----------------------------------
// SVD Line: 11520

//  <rtree> SFDITEM_REG__I2S2ext_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003408) status register </i>
//    <loc> ( (unsigned int)((I2S2ext_SR >> 0) & 0xFFFFFFFF), ((I2S2ext_SR = (I2S2ext_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_SR_RXNE </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_TXE </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_UDR </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_MODF </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_OVR </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_BSY </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_TIFRFE </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__I2S2ext_SR_FTLVL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2S2ext_DR  -------------------------------
// SVD Line: 11607

unsigned int I2S2ext_DR __AT (0x4000340C);



// --------------------------------  Field Item: I2S2ext_DR_DR  -----------------------------------
// SVD Line: 11616

//  <item> SFDITEM_FIELD__I2S2ext_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000340C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S2ext_DR >> 0) & 0xFFFF), ((I2S2ext_DR = (I2S2ext_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2S2ext_DR  -----------------------------------
// SVD Line: 11607

//  <rtree> SFDITEM_REG__I2S2ext_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000340C) data register </i>
//    <loc> ( (unsigned int)((I2S2ext_DR >> 0) & 0xFFFFFFFF), ((I2S2ext_DR = (I2S2ext_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_DR_DR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S2ext_CRCPR  ------------------------------
// SVD Line: 11624

unsigned int I2S2ext_CRCPR __AT (0x40003410);



// ----------------------------  Field Item: I2S2ext_CRCPR_CRCPOLY  -------------------------------
// SVD Line: 11633

//  <item> SFDITEM_FIELD__I2S2ext_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003410) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S2ext_CRCPR >> 0) & 0xFFFF), ((I2S2ext_CRCPR = (I2S2ext_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2S2ext_CRCPR  ---------------------------------
// SVD Line: 11624

//  <rtree> SFDITEM_REG__I2S2ext_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003410) CRC polynomial register </i>
//    <loc> ( (unsigned int)((I2S2ext_CRCPR >> 0) & 0xFFFFFFFF), ((I2S2ext_CRCPR = (I2S2ext_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S2ext_RXCRCR  -----------------------------
// SVD Line: 11641

unsigned int I2S2ext_RXCRCR __AT (0x40003414);



// ----------------------------  Field Item: I2S2ext_RXCRCR_RxCRC  --------------------------------
// SVD Line: 11650

//  <item> SFDITEM_FIELD__I2S2ext_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003414) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S2ext_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: I2S2ext_RXCRCR  ---------------------------------
// SVD Line: 11641

//  <rtree> SFDITEM_REG__I2S2ext_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003414) RX CRC register </i>
//    <loc> ( (unsigned int)((I2S2ext_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_RXCRCR_RxCRC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S2ext_TXCRCR  -----------------------------
// SVD Line: 11658

unsigned int I2S2ext_TXCRCR __AT (0x40003418);



// ----------------------------  Field Item: I2S2ext_TXCRCR_TxCRC  --------------------------------
// SVD Line: 11667

//  <item> SFDITEM_FIELD__I2S2ext_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003418) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S2ext_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: I2S2ext_TXCRCR  ---------------------------------
// SVD Line: 11658

//  <rtree> SFDITEM_REG__I2S2ext_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003418) TX CRC register </i>
//    <loc> ( (unsigned int)((I2S2ext_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_TXCRCR_TxCRC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: I2S2ext_I2SCFGR  -----------------------------
// SVD Line: 11675

unsigned int I2S2ext_I2SCFGR __AT (0x4000341C);



// ---------------------------  Field Item: I2S2ext_I2SCFGR_I2SMOD  -------------------------------
// SVD Line: 11684

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000341C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2S2ext_I2SCFGR_I2SE  --------------------------------
// SVD Line: 11690

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000341C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2S2ext_I2SCFGR_I2SCFG  -------------------------------
// SVD Line: 11696

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000341C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_I2SCFGR >> 8) & 0x3), ((I2S2ext_I2SCFGR = (I2S2ext_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: I2S2ext_I2SCFGR_PCMSYNC  ------------------------------
// SVD Line: 11702

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000341C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2S2ext_I2SCFGR_I2SSTD  -------------------------------
// SVD Line: 11708

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000341C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_I2SCFGR >> 4) & 0x3), ((I2S2ext_I2SCFGR = (I2S2ext_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2S2ext_I2SCFGR_CKPOL  -------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000341C) Steady state clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2S2ext_I2SCFGR_DATLEN  -------------------------------
// SVD Line: 11720

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000341C) Data length to be transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_I2SCFGR >> 1) & 0x3), ((I2S2ext_I2SCFGR = (I2S2ext_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2S2ext_I2SCFGR_CHLEN  -------------------------------
// SVD Line: 11726

//  <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000341C) Channel length (number of bits per audio channel) </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: I2S2ext_I2SCFGR  --------------------------------
// SVD Line: 11675

//  <rtree> SFDITEM_REG__I2S2ext_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000341C) I2S configuration register </i>
//    <loc> ( (unsigned int)((I2S2ext_I2SCFGR >> 0) & 0xFFFFFFFF), ((I2S2ext_I2SCFGR = (I2S2ext_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S2ext_I2SPR  ------------------------------
// SVD Line: 11734

unsigned int I2S2ext_I2SPR __AT (0x40003420);



// -----------------------------  Field Item: I2S2ext_I2SPR_MCKOE  --------------------------------
// SVD Line: 11743

//  <item> SFDITEM_FIELD__I2S2ext_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003420) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S2ext_I2SPR_ODD  ---------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__I2S2ext_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003420) Odd factor for the prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) I2S2ext_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2S2ext_I2SPR_I2SDIV  --------------------------------
// SVD Line: 11755

//  <item> SFDITEM_FIELD__I2S2ext_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003420) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S2ext_I2SPR >> 0) & 0xFF), ((I2S2ext_I2SPR = (I2S2ext_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2S2ext_I2SPR  ---------------------------------
// SVD Line: 11734

//  <rtree> SFDITEM_REG__I2S2ext_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003420) I2S prescaler register </i>
//    <loc> ( (unsigned int)((I2S2ext_I2SPR >> 0) & 0xFFFFFFFF), ((I2S2ext_I2SPR = (I2S2ext_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S2ext_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__I2S2ext_I2SPR_I2SDIV </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: I2S2ext  ------------------------------------
// SVD Line: 11782

//  <view> I2S2ext
//    <name> I2S2ext </name>
//    <item> SFDITEM_REG__I2S2ext_CR1 </item>
//    <item> SFDITEM_REG__I2S2ext_CR2 </item>
//    <item> SFDITEM_REG__I2S2ext_SR </item>
//    <item> SFDITEM_REG__I2S2ext_DR </item>
//    <item> SFDITEM_REG__I2S2ext_CRCPR </item>
//    <item> SFDITEM_REG__I2S2ext_RXCRCR </item>
//    <item> SFDITEM_REG__I2S2ext_TXCRCR </item>
//    <item> SFDITEM_REG__I2S2ext_I2SCFGR </item>
//    <item> SFDITEM_REG__I2S2ext_I2SPR </item>
//  </view>
//  


// ---------------------------  Register Item Address: I2S3ext_CR1  -------------------------------
// SVD Line: 11342

unsigned int I2S3ext_CR1 __AT (0x40004000);



// ----------------------------  Field Item: I2S3ext_CR1_BIDIMODE  --------------------------------
// SVD Line: 11351

//  <item> SFDITEM_FIELD__I2S3ext_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004000) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR1_BIDIOE  ---------------------------------
// SVD Line: 11357

//  <item> SFDITEM_FIELD__I2S3ext_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004000) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR1_CRCEN  ---------------------------------
// SVD Line: 11363

//  <item> SFDITEM_FIELD__I2S3ext_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004000) Hardware CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR1_CRCNEXT  --------------------------------
// SVD Line: 11369

//  <item> SFDITEM_FIELD__I2S3ext_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004000) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR1_DFF  ----------------------------------
// SVD Line: 11375

//  <item> SFDITEM_FIELD__I2S3ext_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR1_RXONLY  ---------------------------------
// SVD Line: 11381

//  <item> SFDITEM_FIELD__I2S3ext_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR1_SSM  ----------------------------------
// SVD Line: 11387

//  <item> SFDITEM_FIELD__I2S3ext_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR1_SSI  ----------------------------------
// SVD Line: 11393

//  <item> SFDITEM_FIELD__I2S3ext_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2S3ext_CR1_LSBFIRST  --------------------------------
// SVD Line: 11399

//  <item> SFDITEM_FIELD__I2S3ext_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR1_SPE  ----------------------------------
// SVD Line: 11405

//  <item> SFDITEM_FIELD__I2S3ext_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR1_BR  -----------------------------------
// SVD Line: 11411

//  <item> SFDITEM_FIELD__I2S3ext_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40004000) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_CR1 >> 3) & 0x7), ((I2S3ext_CR1 = (I2S3ext_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR1_MSTR  ----------------------------------
// SVD Line: 11417

//  <item> SFDITEM_FIELD__I2S3ext_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004000) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR1_CPOL  ----------------------------------
// SVD Line: 11423

//  <item> SFDITEM_FIELD__I2S3ext_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR1_CPHA  ----------------------------------
// SVD Line: 11429

//  <item> SFDITEM_FIELD__I2S3ext_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2S3ext_CR1  ----------------------------------
// SVD Line: 11342

//  <rtree> SFDITEM_REG__I2S3ext_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004000) control register 1 </i>
//    <loc> ( (unsigned int)((I2S3ext_CR1 >> 0) & 0xFFFFFFFF), ((I2S3ext_CR1 = (I2S3ext_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_DFF </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_SSM </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_SSI </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_SPE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_BR </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR1_CPHA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2S3ext_CR2  -------------------------------
// SVD Line: 11437

unsigned int I2S3ext_CR2 __AT (0x40004004);



// -----------------------------  Field Item: I2S3ext_CR2_RXDMAEN  --------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__I2S3ext_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR2_TXDMAEN  --------------------------------
// SVD Line: 11452

//  <item> SFDITEM_FIELD__I2S3ext_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR2_SSOE  ----------------------------------
// SVD Line: 11458

//  <item> SFDITEM_FIELD__I2S3ext_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004004) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR2_NSSP  ----------------------------------
// SVD Line: 11464

//  <item> SFDITEM_FIELD__I2S3ext_CR2_NSSP
//    <name> NSSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004004) NSS pulse management </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.3..3> NSSP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR2_FRF  ----------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__I2S3ext_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004004) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR2_ERRIE  ---------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__I2S3ext_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004004) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR2_RXNEIE  ---------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__I2S3ext_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004004) RX buffer not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR2_TXEIE  ---------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__I2S3ext_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004004) Tx buffer empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_CR2_DS  -----------------------------------
// SVD Line: 11494

//  <item> SFDITEM_FIELD__I2S3ext_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40004004) Data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_CR2 >> 8) & 0xF), ((I2S3ext_CR2 = (I2S3ext_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_CR2_FRXTH  ---------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__I2S3ext_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004004) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR2_LDMA_RX  --------------------------------
// SVD Line: 11506

//  <item> SFDITEM_FIELD__I2S3ext_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004004) Last DMA transfer for reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2S3ext_CR2_LDMA_TX  --------------------------------
// SVD Line: 11512

//  <item> SFDITEM_FIELD__I2S3ext_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004004) Last DMA transfer for transmission </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2S3ext_CR2  ----------------------------------
// SVD Line: 11437

//  <rtree> SFDITEM_REG__I2S3ext_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004004) control register 2 </i>
//    <loc> ( (unsigned int)((I2S3ext_CR2 >> 0) & 0xFFFFFFFF), ((I2S3ext_CR2 = (I2S3ext_CR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_NSSP </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_FRF </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_DS </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__I2S3ext_CR2_LDMA_TX </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2S3ext_SR  -------------------------------
// SVD Line: 11520

unsigned int I2S3ext_SR __AT (0x40004008);



// -------------------------------  Field Item: I2S3ext_SR_RXNE  ----------------------------------
// SVD Line: 11528

//  <item> SFDITEM_FIELD__I2S3ext_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_SR_TXE  -----------------------------------
// SVD Line: 11535

//  <item> SFDITEM_FIELD__I2S3ext_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_SR_CHSIDE  ---------------------------------
// SVD Line: 11542

//  <item> SFDITEM_FIELD__I2S3ext_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004008) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_SR_UDR  -----------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__I2S3ext_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004008) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_SR_CRCERR  ---------------------------------
// SVD Line: 11556

//  <item> SFDITEM_FIELD__I2S3ext_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004008) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_SR_MODF  ----------------------------------
// SVD Line: 11563

//  <item> SFDITEM_FIELD__I2S3ext_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40004008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_SR_OVR  -----------------------------------
// SVD Line: 11570

//  <item> SFDITEM_FIELD__I2S3ext_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40004008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2S3ext_SR_BSY  -----------------------------------
// SVD Line: 11577

//  <item> SFDITEM_FIELD__I2S3ext_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_SR_TIFRFE  ---------------------------------
// SVD Line: 11584

//  <item> SFDITEM_FIELD__I2S3ext_SR_TIFRFE
//    <name> TIFRFE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004008) TI frame format error </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_SR ) </loc>
//      <o.8..8> TIFRFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_SR_FRLVL  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__I2S3ext_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40004008) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_SR_FTLVL  ----------------------------------
// SVD Line: 11598

//  <item> SFDITEM_FIELD__I2S3ext_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40004008) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2S3ext_SR  -----------------------------------
// SVD Line: 11520

//  <rtree> SFDITEM_REG__I2S3ext_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004008) status register </i>
//    <loc> ( (unsigned int)((I2S3ext_SR >> 0) & 0xFFFFFFFF), ((I2S3ext_SR = (I2S3ext_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_SR_RXNE </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_TXE </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_UDR </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_MODF </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_OVR </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_BSY </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_TIFRFE </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__I2S3ext_SR_FTLVL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2S3ext_DR  -------------------------------
// SVD Line: 11607

unsigned int I2S3ext_DR __AT (0x4000400C);



// --------------------------------  Field Item: I2S3ext_DR_DR  -----------------------------------
// SVD Line: 11616

//  <item> SFDITEM_FIELD__I2S3ext_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000400C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S3ext_DR >> 0) & 0xFFFF), ((I2S3ext_DR = (I2S3ext_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2S3ext_DR  -----------------------------------
// SVD Line: 11607

//  <rtree> SFDITEM_REG__I2S3ext_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000400C) data register </i>
//    <loc> ( (unsigned int)((I2S3ext_DR >> 0) & 0xFFFFFFFF), ((I2S3ext_DR = (I2S3ext_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_DR_DR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S3ext_CRCPR  ------------------------------
// SVD Line: 11624

unsigned int I2S3ext_CRCPR __AT (0x40004010);



// ----------------------------  Field Item: I2S3ext_CRCPR_CRCPOLY  -------------------------------
// SVD Line: 11633

//  <item> SFDITEM_FIELD__I2S3ext_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S3ext_CRCPR >> 0) & 0xFFFF), ((I2S3ext_CRCPR = (I2S3ext_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2S3ext_CRCPR  ---------------------------------
// SVD Line: 11624

//  <rtree> SFDITEM_REG__I2S3ext_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((I2S3ext_CRCPR >> 0) & 0xFFFFFFFF), ((I2S3ext_CRCPR = (I2S3ext_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S3ext_RXCRCR  -----------------------------
// SVD Line: 11641

unsigned int I2S3ext_RXCRCR __AT (0x40004014);



// ----------------------------  Field Item: I2S3ext_RXCRCR_RxCRC  --------------------------------
// SVD Line: 11650

//  <item> SFDITEM_FIELD__I2S3ext_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40004014) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S3ext_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: I2S3ext_RXCRCR  ---------------------------------
// SVD Line: 11641

//  <rtree> SFDITEM_REG__I2S3ext_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004014) RX CRC register </i>
//    <loc> ( (unsigned int)((I2S3ext_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_RXCRCR_RxCRC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S3ext_TXCRCR  -----------------------------
// SVD Line: 11658

unsigned int I2S3ext_TXCRCR __AT (0x40004018);



// ----------------------------  Field Item: I2S3ext_TXCRCR_TxCRC  --------------------------------
// SVD Line: 11667

//  <item> SFDITEM_FIELD__I2S3ext_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40004018) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2S3ext_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: I2S3ext_TXCRCR  ---------------------------------
// SVD Line: 11658

//  <rtree> SFDITEM_REG__I2S3ext_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004018) TX CRC register </i>
//    <loc> ( (unsigned int)((I2S3ext_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_TXCRCR_TxCRC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: I2S3ext_I2SCFGR  -----------------------------
// SVD Line: 11675

unsigned int I2S3ext_I2SCFGR __AT (0x4000401C);



// ---------------------------  Field Item: I2S3ext_I2SCFGR_I2SMOD  -------------------------------
// SVD Line: 11684

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000401C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2S3ext_I2SCFGR_I2SE  --------------------------------
// SVD Line: 11690

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000401C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2S3ext_I2SCFGR_I2SCFG  -------------------------------
// SVD Line: 11696

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000401C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_I2SCFGR >> 8) & 0x3), ((I2S3ext_I2SCFGR = (I2S3ext_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: I2S3ext_I2SCFGR_PCMSYNC  ------------------------------
// SVD Line: 11702

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000401C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2S3ext_I2SCFGR_I2SSTD  -------------------------------
// SVD Line: 11708

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000401C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_I2SCFGR >> 4) & 0x3), ((I2S3ext_I2SCFGR = (I2S3ext_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2S3ext_I2SCFGR_CKPOL  -------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000401C) Steady state clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2S3ext_I2SCFGR_DATLEN  -------------------------------
// SVD Line: 11720

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000401C) Data length to be transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_I2SCFGR >> 1) & 0x3), ((I2S3ext_I2SCFGR = (I2S3ext_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2S3ext_I2SCFGR_CHLEN  -------------------------------
// SVD Line: 11726

//  <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000401C) Channel length (number of bits per audio channel) </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: I2S3ext_I2SCFGR  --------------------------------
// SVD Line: 11675

//  <rtree> SFDITEM_REG__I2S3ext_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000401C) I2S configuration register </i>
//    <loc> ( (unsigned int)((I2S3ext_I2SCFGR >> 0) & 0xFFFFFFFF), ((I2S3ext_I2SCFGR = (I2S3ext_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2S3ext_I2SPR  ------------------------------
// SVD Line: 11734

unsigned int I2S3ext_I2SPR __AT (0x40004020);



// -----------------------------  Field Item: I2S3ext_I2SPR_MCKOE  --------------------------------
// SVD Line: 11743

//  <item> SFDITEM_FIELD__I2S3ext_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004020) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2S3ext_I2SPR_ODD  ---------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__I2S3ext_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004020) Odd factor for the prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) I2S3ext_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2S3ext_I2SPR_I2SDIV  --------------------------------
// SVD Line: 11755

//  <item> SFDITEM_FIELD__I2S3ext_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004020) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2S3ext_I2SPR >> 0) & 0xFF), ((I2S3ext_I2SPR = (I2S3ext_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2S3ext_I2SPR  ---------------------------------
// SVD Line: 11734

//  <rtree> SFDITEM_REG__I2S3ext_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004020) I2S prescaler register </i>
//    <loc> ( (unsigned int)((I2S3ext_I2SPR >> 0) & 0xFFFFFFFF), ((I2S3ext_I2SPR = (I2S3ext_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2S3ext_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__I2S3ext_I2SPR_I2SDIV </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: I2S3ext  ------------------------------------
// SVD Line: 11794

//  <view> I2S3ext
//    <name> I2S3ext </name>
//    <item> SFDITEM_REG__I2S3ext_CR1 </item>
//    <item> SFDITEM_REG__I2S3ext_CR2 </item>
//    <item> SFDITEM_REG__I2S3ext_SR </item>
//    <item> SFDITEM_REG__I2S3ext_DR </item>
//    <item> SFDITEM_REG__I2S3ext_CRCPR </item>
//    <item> SFDITEM_REG__I2S3ext_RXCRCR </item>
//    <item> SFDITEM_REG__I2S3ext_TXCRCR </item>
//    <item> SFDITEM_REG__I2S3ext_I2SCFGR </item>
//    <item> SFDITEM_REG__I2S3ext_I2SPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_IMR1  --------------------------------
// SVD Line: 11825

unsigned int EXTI_IMR1 __AT (0x40010400);



// --------------------------------  Field Item: EXTI_IMR1_MR0  -----------------------------------
// SVD Line: 11834

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR0
//    <name> MR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010400) Interrupt Mask on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.0..0> MR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR1  -----------------------------------
// SVD Line: 11840

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR1
//    <name> MR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010400) Interrupt Mask on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.1..1> MR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR2  -----------------------------------
// SVD Line: 11846

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR2
//    <name> MR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010400) Interrupt Mask on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.2..2> MR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR3  -----------------------------------
// SVD Line: 11852

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR3
//    <name> MR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010400) Interrupt Mask on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.3..3> MR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR4  -----------------------------------
// SVD Line: 11858

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR4
//    <name> MR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010400) Interrupt Mask on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.4..4> MR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR5  -----------------------------------
// SVD Line: 11864

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR5
//    <name> MR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010400) Interrupt Mask on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.5..5> MR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR6  -----------------------------------
// SVD Line: 11870

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR6
//    <name> MR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010400) Interrupt Mask on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.6..6> MR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR7  -----------------------------------
// SVD Line: 11876

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR7
//    <name> MR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010400) Interrupt Mask on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.7..7> MR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR8  -----------------------------------
// SVD Line: 11882

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR8
//    <name> MR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010400) Interrupt Mask on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.8..8> MR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_MR9  -----------------------------------
// SVD Line: 11888

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR9
//    <name> MR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010400) Interrupt Mask on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.9..9> MR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR10  -----------------------------------
// SVD Line: 11894

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR10
//    <name> MR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010400) Interrupt Mask on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.10..10> MR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR11  -----------------------------------
// SVD Line: 11900

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR11
//    <name> MR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010400) Interrupt Mask on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.11..11> MR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR12  -----------------------------------
// SVD Line: 11906

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR12
//    <name> MR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010400) Interrupt Mask on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.12..12> MR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR13  -----------------------------------
// SVD Line: 11912

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR13
//    <name> MR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010400) Interrupt Mask on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.13..13> MR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR14  -----------------------------------
// SVD Line: 11918

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR14
//    <name> MR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010400) Interrupt Mask on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.14..14> MR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR15  -----------------------------------
// SVD Line: 11924

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR15
//    <name> MR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010400) Interrupt Mask on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.15..15> MR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR16  -----------------------------------
// SVD Line: 11930

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR16
//    <name> MR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010400) Interrupt Mask on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.16..16> MR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR17  -----------------------------------
// SVD Line: 11936

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR17
//    <name> MR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010400) Interrupt Mask on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.17..17> MR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR18  -----------------------------------
// SVD Line: 11942

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR18
//    <name> MR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010400) Interrupt Mask on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.18..18> MR18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR19  -----------------------------------
// SVD Line: 11948

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR19
//    <name> MR19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010400) Interrupt Mask on line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.19..19> MR19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR20  -----------------------------------
// SVD Line: 11954

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR20
//    <name> MR20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010400) Interrupt Mask on line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.20..20> MR20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR21  -----------------------------------
// SVD Line: 11960

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR21
//    <name> MR21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010400) Interrupt Mask on line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.21..21> MR21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR22  -----------------------------------
// SVD Line: 11966

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR22
//    <name> MR22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010400) Interrupt Mask on line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.22..22> MR22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR23  -----------------------------------
// SVD Line: 11972

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR23
//    <name> MR23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010400) Interrupt Mask on line 23 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.23..23> MR23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR24  -----------------------------------
// SVD Line: 11978

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR24
//    <name> MR24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010400) Interrupt Mask on line 24 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.24..24> MR24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR25  -----------------------------------
// SVD Line: 11984

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR25
//    <name> MR25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40010400) Interrupt Mask on line 25 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.25..25> MR25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR26  -----------------------------------
// SVD Line: 11990

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR26
//    <name> MR26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010400) Interrupt Mask on line 26 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.26..26> MR26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR27  -----------------------------------
// SVD Line: 11996

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR27
//    <name> MR27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010400) Interrupt Mask on line 27 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.27..27> MR27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR28  -----------------------------------
// SVD Line: 12002

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR28
//    <name> MR28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40010400) Interrupt Mask on line 28 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.28..28> MR28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR29  -----------------------------------
// SVD Line: 12008

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR29
//    <name> MR29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010400) Interrupt Mask on line 29 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.29..29> MR29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR30  -----------------------------------
// SVD Line: 12014

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR30
//    <name> MR30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010400) Interrupt Mask on line 30 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.30..30> MR30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_MR31  -----------------------------------
// SVD Line: 12020

//  <item> SFDITEM_FIELD__EXTI_IMR1_MR31
//    <name> MR31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010400) Interrupt Mask on line 31 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.31..31> MR31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR1  -----------------------------------
// SVD Line: 11825

//  <rtree> SFDITEM_REG__EXTI_IMR1
//    <name> IMR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010400) Interrupt mask register </i>
//    <loc> ( (unsigned int)((EXTI_IMR1 >> 0) & 0xFFFFFFFF), ((EXTI_IMR1 = (EXTI_IMR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR16 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR18 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR19 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR20 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR21 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR22 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR23 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR24 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR25 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR26 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR27 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR28 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR29 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR30 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_MR31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_EMR1  --------------------------------
// SVD Line: 12028

unsigned int EXTI_EMR1 __AT (0x40010404);



// --------------------------------  Field Item: EXTI_EMR1_MR0  -----------------------------------
// SVD Line: 12037

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR0
//    <name> MR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010404) Event Mask on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.0..0> MR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR1  -----------------------------------
// SVD Line: 12043

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR1
//    <name> MR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010404) Event Mask on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.1..1> MR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR2  -----------------------------------
// SVD Line: 12049

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR2
//    <name> MR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010404) Event Mask on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.2..2> MR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR3  -----------------------------------
// SVD Line: 12055

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR3
//    <name> MR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010404) Event Mask on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.3..3> MR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR4  -----------------------------------
// SVD Line: 12061

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR4
//    <name> MR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010404) Event Mask on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.4..4> MR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR5  -----------------------------------
// SVD Line: 12067

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR5
//    <name> MR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010404) Event Mask on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.5..5> MR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR6  -----------------------------------
// SVD Line: 12073

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR6
//    <name> MR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010404) Event Mask on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.6..6> MR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR7  -----------------------------------
// SVD Line: 12079

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR7
//    <name> MR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010404) Event Mask on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.7..7> MR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR8  -----------------------------------
// SVD Line: 12085

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR8
//    <name> MR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010404) Event Mask on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.8..8> MR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_MR9  -----------------------------------
// SVD Line: 12091

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR9
//    <name> MR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010404) Event Mask on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.9..9> MR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR10  -----------------------------------
// SVD Line: 12097

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR10
//    <name> MR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010404) Event Mask on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.10..10> MR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR11  -----------------------------------
// SVD Line: 12103

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR11
//    <name> MR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010404) Event Mask on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.11..11> MR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR12  -----------------------------------
// SVD Line: 12109

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR12
//    <name> MR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010404) Event Mask on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.12..12> MR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR13  -----------------------------------
// SVD Line: 12115

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR13
//    <name> MR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010404) Event Mask on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.13..13> MR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR14  -----------------------------------
// SVD Line: 12121

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR14
//    <name> MR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010404) Event Mask on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.14..14> MR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR15  -----------------------------------
// SVD Line: 12127

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR15
//    <name> MR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010404) Event Mask on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.15..15> MR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR16  -----------------------------------
// SVD Line: 12133

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR16
//    <name> MR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010404) Event Mask on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.16..16> MR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR17  -----------------------------------
// SVD Line: 12139

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR17
//    <name> MR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010404) Event Mask on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.17..17> MR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR18  -----------------------------------
// SVD Line: 12145

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR18
//    <name> MR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010404) Event Mask on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.18..18> MR18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR19  -----------------------------------
// SVD Line: 12151

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR19
//    <name> MR19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010404) Event Mask on line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.19..19> MR19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR20  -----------------------------------
// SVD Line: 12157

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR20
//    <name> MR20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010404) Event Mask on line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.20..20> MR20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR21  -----------------------------------
// SVD Line: 12163

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR21
//    <name> MR21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010404) Event Mask on line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.21..21> MR21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR22  -----------------------------------
// SVD Line: 12169

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR22
//    <name> MR22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010404) Event Mask on line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.22..22> MR22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR23  -----------------------------------
// SVD Line: 12175

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR23
//    <name> MR23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010404) Event Mask on line 23 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.23..23> MR23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR24  -----------------------------------
// SVD Line: 12181

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR24
//    <name> MR24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010404) Event Mask on line 24 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.24..24> MR24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR25  -----------------------------------
// SVD Line: 12187

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR25
//    <name> MR25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40010404) Event Mask on line 25 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.25..25> MR25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR26  -----------------------------------
// SVD Line: 12193

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR26
//    <name> MR26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010404) Event Mask on line 26 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.26..26> MR26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR27  -----------------------------------
// SVD Line: 12199

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR27
//    <name> MR27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010404) Event Mask on line 27 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.27..27> MR27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR28  -----------------------------------
// SVD Line: 12205

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR28
//    <name> MR28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40010404) Event Mask on line 28 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.28..28> MR28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR29  -----------------------------------
// SVD Line: 12211

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR29
//    <name> MR29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010404) Event Mask on line 29 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.29..29> MR29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR30  -----------------------------------
// SVD Line: 12217

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR30
//    <name> MR30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010404) Event Mask on line 30 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.30..30> MR30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_MR31  -----------------------------------
// SVD Line: 12223

//  <item> SFDITEM_FIELD__EXTI_EMR1_MR31
//    <name> MR31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010404) Event Mask on line 31 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.31..31> MR31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR1  -----------------------------------
// SVD Line: 12028

//  <rtree> SFDITEM_REG__EXTI_EMR1
//    <name> EMR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010404) Event mask register </i>
//    <loc> ( (unsigned int)((EXTI_EMR1 >> 0) & 0xFFFFFFFF), ((EXTI_EMR1 = (EXTI_EMR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR16 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR18 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR19 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR20 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR21 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR22 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR23 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR24 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR25 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR26 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR27 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR28 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR29 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR30 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_MR31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RTSR1  -------------------------------
// SVD Line: 12231

unsigned int EXTI_RTSR1 __AT (0x40010408);



// -------------------------------  Field Item: EXTI_RTSR1_TR0  -----------------------------------
// SVD Line: 12240

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010408) Rising trigger event configuration of line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR1  -----------------------------------
// SVD Line: 12246

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010408) Rising trigger event configuration of line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR2  -----------------------------------
// SVD Line: 12252

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010408) Rising trigger event configuration of line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR3  -----------------------------------
// SVD Line: 12258

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010408) Rising trigger event configuration of line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR4  -----------------------------------
// SVD Line: 12264

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010408) Rising trigger event configuration of line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR5  -----------------------------------
// SVD Line: 12270

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010408) Rising trigger event configuration of line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR6  -----------------------------------
// SVD Line: 12276

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010408) Rising trigger event configuration of line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR7  -----------------------------------
// SVD Line: 12282

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010408) Rising trigger event configuration of line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR8  -----------------------------------
// SVD Line: 12288

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010408) Rising trigger event configuration of line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR9  -----------------------------------
// SVD Line: 12294

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010408) Rising trigger event configuration of line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR10  ----------------------------------
// SVD Line: 12300

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010408) Rising trigger event configuration of line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR11  ----------------------------------
// SVD Line: 12306

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010408) Rising trigger event configuration of line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR12  ----------------------------------
// SVD Line: 12312

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010408) Rising trigger event configuration of line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR13  ----------------------------------
// SVD Line: 12318

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010408) Rising trigger event configuration of line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR14  ----------------------------------
// SVD Line: 12324

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010408) Rising trigger event configuration of line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR15  ----------------------------------
// SVD Line: 12330

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010408) Rising trigger event configuration of line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR16  ----------------------------------
// SVD Line: 12336

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010408) Rising trigger event configuration of line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR17  ----------------------------------
// SVD Line: 12342

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR17
//    <name> TR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010408) Rising trigger event configuration of line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.17..17> TR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR18  ----------------------------------
// SVD Line: 12348

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR18
//    <name> TR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010408) Rising trigger event configuration of line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.18..18> TR18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR19  ----------------------------------
// SVD Line: 12354

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR19
//    <name> TR19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010408) Rising trigger event configuration of line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.19..19> TR19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR20  ----------------------------------
// SVD Line: 12360

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR20
//    <name> TR20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010408) Rising trigger event configuration of line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.20..20> TR20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR21  ----------------------------------
// SVD Line: 12366

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR21
//    <name> TR21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010408) Rising trigger event configuration of line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.21..21> TR21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR22  ----------------------------------
// SVD Line: 12372

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR22
//    <name> TR22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010408) Rising trigger event configuration of line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.22..22> TR22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR29  ----------------------------------
// SVD Line: 12378

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR29
//    <name> TR29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010408) Rising trigger event configuration of line 29 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.29..29> TR29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR30  ----------------------------------
// SVD Line: 12384

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR30
//    <name> TR30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010408) Rising trigger event configuration of line 30 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.30..30> TR30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR31  ----------------------------------
// SVD Line: 12390

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR31
//    <name> TR31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010408) Rising trigger event configuration of line 31 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.31..31> TR31
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_RTSR1  -----------------------------------
// SVD Line: 12231

//  <rtree> SFDITEM_REG__EXTI_RTSR1
//    <name> RTSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010408) Rising Trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_RTSR1 >> 0) & 0xFFFFFFFF), ((EXTI_RTSR1 = (EXTI_RTSR1 & ~(0xE07FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE07FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR16 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR18 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR19 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR20 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR21 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR22 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR29 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR30 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR1  -------------------------------
// SVD Line: 12398

unsigned int EXTI_FTSR1 __AT (0x4001040C);



// -------------------------------  Field Item: EXTI_FTSR1_TR0  -----------------------------------
// SVD Line: 12407

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001040C) Falling trigger event configuration of line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR1  -----------------------------------
// SVD Line: 12413

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001040C) Falling trigger event configuration of line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR2  -----------------------------------
// SVD Line: 12419

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001040C) Falling trigger event configuration of line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR3  -----------------------------------
// SVD Line: 12425

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001040C) Falling trigger event configuration of line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR4  -----------------------------------
// SVD Line: 12431

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001040C) Falling trigger event configuration of line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR5  -----------------------------------
// SVD Line: 12437

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001040C) Falling trigger event configuration of line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR6  -----------------------------------
// SVD Line: 12443

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001040C) Falling trigger event configuration of line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR7  -----------------------------------
// SVD Line: 12449

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001040C) Falling trigger event configuration of line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR8  -----------------------------------
// SVD Line: 12455

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001040C) Falling trigger event configuration of line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR9  -----------------------------------
// SVD Line: 12461

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001040C) Falling trigger event configuration of line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR10  ----------------------------------
// SVD Line: 12467

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001040C) Falling trigger event configuration of line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR11  ----------------------------------
// SVD Line: 12473

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001040C) Falling trigger event configuration of line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR12  ----------------------------------
// SVD Line: 12479

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001040C) Falling trigger event configuration of line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR13  ----------------------------------
// SVD Line: 12485

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001040C) Falling trigger event configuration of line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR14  ----------------------------------
// SVD Line: 12491

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001040C) Falling trigger event configuration of line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR15  ----------------------------------
// SVD Line: 12497

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001040C) Falling trigger event configuration of line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR16  ----------------------------------
// SVD Line: 12503

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001040C) Falling trigger event configuration of line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR17  ----------------------------------
// SVD Line: 12509

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR17
//    <name> TR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001040C) Falling trigger event configuration of line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.17..17> TR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR18  ----------------------------------
// SVD Line: 12515

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR18
//    <name> TR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001040C) Falling trigger event configuration of line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.18..18> TR18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR19  ----------------------------------
// SVD Line: 12521

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR19
//    <name> TR19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4001040C) Falling trigger event configuration of line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.19..19> TR19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR20  ----------------------------------
// SVD Line: 12527

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR20
//    <name> TR20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4001040C) Falling trigger event configuration of line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.20..20> TR20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR21  ----------------------------------
// SVD Line: 12533

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR21
//    <name> TR21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4001040C) Falling trigger event configuration of line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.21..21> TR21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR22  ----------------------------------
// SVD Line: 12539

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR22
//    <name> TR22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001040C) Falling trigger event configuration of line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.22..22> TR22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR29  ----------------------------------
// SVD Line: 12545

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR29
//    <name> TR29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4001040C) Falling trigger event configuration of line 29 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.29..29> TR29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR30  ----------------------------------
// SVD Line: 12551

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR30
//    <name> TR30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4001040C) Falling trigger event configuration of line 30. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.30..30> TR30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR31  ----------------------------------
// SVD Line: 12557

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR31
//    <name> TR31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4001040C) Falling trigger event configuration of line 31 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.31..31> TR31
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_FTSR1  -----------------------------------
// SVD Line: 12398

//  <rtree> SFDITEM_REG__EXTI_FTSR1
//    <name> FTSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001040C) Falling Trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_FTSR1 >> 0) & 0xFFFFFFFF), ((EXTI_FTSR1 = (EXTI_FTSR1 & ~(0xE07FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE07FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR16 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR18 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR19 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR20 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR21 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR22 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR29 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR30 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR31 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_SWIER1  -------------------------------
// SVD Line: 12565

unsigned int EXTI_SWIER1 __AT (0x40010410);



// -----------------------------  Field Item: EXTI_SWIER1_SWIER0  ---------------------------------
// SVD Line: 12574

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER0
//    <name> SWIER0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010410) Software Interrupt on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.0..0> SWIER0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER1  ---------------------------------
// SVD Line: 12580

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER1
//    <name> SWIER1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010410) Software Interrupt on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.1..1> SWIER1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER2  ---------------------------------
// SVD Line: 12586

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER2
//    <name> SWIER2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010410) Software Interrupt on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.2..2> SWIER2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER3  ---------------------------------
// SVD Line: 12592

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER3
//    <name> SWIER3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010410) Software Interrupt on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.3..3> SWIER3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER4  ---------------------------------
// SVD Line: 12598

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER4
//    <name> SWIER4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010410) Software Interrupt on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.4..4> SWIER4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER5  ---------------------------------
// SVD Line: 12604

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER5
//    <name> SWIER5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010410) Software Interrupt on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.5..5> SWIER5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER6  ---------------------------------
// SVD Line: 12610

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER6
//    <name> SWIER6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010410) Software Interrupt on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.6..6> SWIER6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER7  ---------------------------------
// SVD Line: 12616

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER7
//    <name> SWIER7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010410) Software Interrupt on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.7..7> SWIER7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER8  ---------------------------------
// SVD Line: 12622

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER8
//    <name> SWIER8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010410) Software Interrupt on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.8..8> SWIER8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER9  ---------------------------------
// SVD Line: 12628

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER9
//    <name> SWIER9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010410) Software Interrupt on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.9..9> SWIER9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER10  --------------------------------
// SVD Line: 12634

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER10
//    <name> SWIER10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010410) Software Interrupt on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.10..10> SWIER10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER11  --------------------------------
// SVD Line: 12640

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER11
//    <name> SWIER11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010410) Software Interrupt on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.11..11> SWIER11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER12  --------------------------------
// SVD Line: 12646

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER12
//    <name> SWIER12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010410) Software Interrupt on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.12..12> SWIER12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER13  --------------------------------
// SVD Line: 12652

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER13
//    <name> SWIER13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010410) Software Interrupt on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.13..13> SWIER13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER14  --------------------------------
// SVD Line: 12658

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER14
//    <name> SWIER14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010410) Software Interrupt on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.14..14> SWIER14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER15  --------------------------------
// SVD Line: 12664

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER15
//    <name> SWIER15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010410) Software Interrupt on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.15..15> SWIER15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER16  --------------------------------
// SVD Line: 12670

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER16
//    <name> SWIER16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010410) Software Interrupt on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.16..16> SWIER16
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER17  --------------------------------
// SVD Line: 12676

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER17
//    <name> SWIER17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010410) Software Interrupt on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.17..17> SWIER17
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER18  --------------------------------
// SVD Line: 12682

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER18
//    <name> SWIER18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010410) Software Interrupt on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.18..18> SWIER18
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER19  --------------------------------
// SVD Line: 12688

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER19
//    <name> SWIER19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010410) Software Interrupt on line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.19..19> SWIER19
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER20  --------------------------------
// SVD Line: 12694

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER20
//    <name> SWIER20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010410) Software Interrupt on line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.20..20> SWIER20
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER21  --------------------------------
// SVD Line: 12700

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER21
//    <name> SWIER21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010410) Software Interrupt on line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.21..21> SWIER21
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER22  --------------------------------
// SVD Line: 12706

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER22
//    <name> SWIER22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010410) Software Interrupt on line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.22..22> SWIER22
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER29  --------------------------------
// SVD Line: 12712

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER29
//    <name> SWIER29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010410) Software Interrupt on line 29 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.29..29> SWIER29
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER30  --------------------------------
// SVD Line: 12718

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER30
//    <name> SWIER30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010410) Software Interrupt on line 309 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.30..30> SWIER30
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER31  --------------------------------
// SVD Line: 12724

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER31
//    <name> SWIER31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010410) Software Interrupt on line 319 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.31..31> SWIER31
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER1  ----------------------------------
// SVD Line: 12565

//  <rtree> SFDITEM_REG__EXTI_SWIER1
//    <name> SWIER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010410) Software interrupt event register </i>
//    <loc> ( (unsigned int)((EXTI_SWIER1 >> 0) & 0xFFFFFFFF), ((EXTI_SWIER1 = (EXTI_SWIER1 & ~(0xE07FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE07FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER16 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER18 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER19 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER20 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER21 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER22 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER29 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER30 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR1  --------------------------------
// SVD Line: 12732

unsigned int EXTI_PR1 __AT (0x40010414);



// --------------------------------  Field Item: EXTI_PR1_PR0  ------------------------------------
// SVD Line: 12741

//  <item> SFDITEM_FIELD__EXTI_PR1_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010414) Pending bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR1  ------------------------------------
// SVD Line: 12747

//  <item> SFDITEM_FIELD__EXTI_PR1_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010414) Pending bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR2  ------------------------------------
// SVD Line: 12753

//  <item> SFDITEM_FIELD__EXTI_PR1_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010414) Pending bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR3  ------------------------------------
// SVD Line: 12759

//  <item> SFDITEM_FIELD__EXTI_PR1_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010414) Pending bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR4  ------------------------------------
// SVD Line: 12765

//  <item> SFDITEM_FIELD__EXTI_PR1_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010414) Pending bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR5  ------------------------------------
// SVD Line: 12771

//  <item> SFDITEM_FIELD__EXTI_PR1_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010414) Pending bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR6  ------------------------------------
// SVD Line: 12777

//  <item> SFDITEM_FIELD__EXTI_PR1_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010414) Pending bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR7  ------------------------------------
// SVD Line: 12783

//  <item> SFDITEM_FIELD__EXTI_PR1_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010414) Pending bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR8  ------------------------------------
// SVD Line: 12789

//  <item> SFDITEM_FIELD__EXTI_PR1_PR8
//    <name> PR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010414) Pending bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.8..8> PR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR9  ------------------------------------
// SVD Line: 12795

//  <item> SFDITEM_FIELD__EXTI_PR1_PR9
//    <name> PR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010414) Pending bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.9..9> PR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR10  -----------------------------------
// SVD Line: 12801

//  <item> SFDITEM_FIELD__EXTI_PR1_PR10
//    <name> PR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010414) Pending bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.10..10> PR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR11  -----------------------------------
// SVD Line: 12807

//  <item> SFDITEM_FIELD__EXTI_PR1_PR11
//    <name> PR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010414) Pending bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.11..11> PR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR12  -----------------------------------
// SVD Line: 12813

//  <item> SFDITEM_FIELD__EXTI_PR1_PR12
//    <name> PR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010414) Pending bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.12..12> PR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR13  -----------------------------------
// SVD Line: 12819

//  <item> SFDITEM_FIELD__EXTI_PR1_PR13
//    <name> PR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010414) Pending bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.13..13> PR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR14  -----------------------------------
// SVD Line: 12825

//  <item> SFDITEM_FIELD__EXTI_PR1_PR14
//    <name> PR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010414) Pending bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.14..14> PR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR15  -----------------------------------
// SVD Line: 12831

//  <item> SFDITEM_FIELD__EXTI_PR1_PR15
//    <name> PR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010414) Pending bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.15..15> PR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR16  -----------------------------------
// SVD Line: 12837

//  <item> SFDITEM_FIELD__EXTI_PR1_PR16
//    <name> PR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010414) Pending bit 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.16..16> PR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR17  -----------------------------------
// SVD Line: 12843

//  <item> SFDITEM_FIELD__EXTI_PR1_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010414) Pending bit 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR18  -----------------------------------
// SVD Line: 12849

//  <item> SFDITEM_FIELD__EXTI_PR1_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010414) Pending bit 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR19  -----------------------------------
// SVD Line: 12855

//  <item> SFDITEM_FIELD__EXTI_PR1_PR19
//    <name> PR19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010414) Pending bit 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.19..19> PR19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR20  -----------------------------------
// SVD Line: 12861

//  <item> SFDITEM_FIELD__EXTI_PR1_PR20
//    <name> PR20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010414) Pending bit 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.20..20> PR20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR21  -----------------------------------
// SVD Line: 12867

//  <item> SFDITEM_FIELD__EXTI_PR1_PR21
//    <name> PR21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010414) Pending bit 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.21..21> PR21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR22  -----------------------------------
// SVD Line: 12873

//  <item> SFDITEM_FIELD__EXTI_PR1_PR22
//    <name> PR22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010414) Pending bit 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.22..22> PR22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR29  -----------------------------------
// SVD Line: 12879

//  <item> SFDITEM_FIELD__EXTI_PR1_PR29
//    <name> PR29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010414) Pending bit 29 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.29..29> PR29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR30  -----------------------------------
// SVD Line: 12885

//  <item> SFDITEM_FIELD__EXTI_PR1_PR30
//    <name> PR30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010414) Pending bit 30 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.30..30> PR30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR1_PR31  -----------------------------------
// SVD Line: 12891

//  <item> SFDITEM_FIELD__EXTI_PR1_PR31
//    <name> PR31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010414) Pending bit 31 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR1 ) </loc>
//      <o.31..31> PR31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_PR1  ------------------------------------
// SVD Line: 12732

//  <rtree> SFDITEM_REG__EXTI_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010414) Pending register </i>
//    <loc> ( (unsigned int)((EXTI_PR1 >> 0) & 0xFFFFFFFF), ((EXTI_PR1 = (EXTI_PR1 & ~(0xE07FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE07FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR8 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR9 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR10 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR11 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR12 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR13 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR14 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR15 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR16 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR18 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR19 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR20 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR21 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR22 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR29 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR30 </item>
//    <item> SFDITEM_FIELD__EXTI_PR1_PR31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_IMR2  --------------------------------
// SVD Line: 12899

unsigned int EXTI_IMR2 __AT (0x40010418);



// -------------------------------  Field Item: EXTI_IMR2_MR32  -----------------------------------
// SVD Line: 12908

//  <item> SFDITEM_FIELD__EXTI_IMR2_MR32
//    <name> MR32 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010418) Interrupt Mask on external/internal line 32 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR2 ) </loc>
//      <o.0..0> MR32
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR2_MR33  -----------------------------------
// SVD Line: 12914

//  <item> SFDITEM_FIELD__EXTI_IMR2_MR33
//    <name> MR33 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010418) Interrupt Mask on external/internal line 33 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR2 ) </loc>
//      <o.1..1> MR33
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR2_MR34  -----------------------------------
// SVD Line: 12920

//  <item> SFDITEM_FIELD__EXTI_IMR2_MR34
//    <name> MR34 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010418) Interrupt Mask on external/internal line 34 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR2 ) </loc>
//      <o.2..2> MR34
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR2_MR35  -----------------------------------
// SVD Line: 12926

//  <item> SFDITEM_FIELD__EXTI_IMR2_MR35
//    <name> MR35 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010418) Interrupt Mask on external/internal line 35 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR2 ) </loc>
//      <o.3..3> MR35
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR2  -----------------------------------
// SVD Line: 12899

//  <rtree> SFDITEM_REG__EXTI_IMR2
//    <name> IMR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010418) Interrupt mask register </i>
//    <loc> ( (unsigned int)((EXTI_IMR2 >> 0) & 0xFFFFFFFF), ((EXTI_IMR2 = (EXTI_IMR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR2_MR32 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR2_MR33 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR2_MR34 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR2_MR35 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_EMR2  --------------------------------
// SVD Line: 12934

unsigned int EXTI_EMR2 __AT (0x4001041C);



// -------------------------------  Field Item: EXTI_EMR2_MR32  -----------------------------------
// SVD Line: 12943

//  <item> SFDITEM_FIELD__EXTI_EMR2_MR32
//    <name> MR32 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001041C) Event mask on external/internal line 32 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR2 ) </loc>
//      <o.0..0> MR32
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR2_MR33  -----------------------------------
// SVD Line: 12949

//  <item> SFDITEM_FIELD__EXTI_EMR2_MR33
//    <name> MR33 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001041C) Event mask on external/internal line 33 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR2 ) </loc>
//      <o.1..1> MR33
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR2_MR34  -----------------------------------
// SVD Line: 12955

//  <item> SFDITEM_FIELD__EXTI_EMR2_MR34
//    <name> MR34 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001041C) Event mask on external/internal line 34 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR2 ) </loc>
//      <o.2..2> MR34
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR2_MR35  -----------------------------------
// SVD Line: 12961

//  <item> SFDITEM_FIELD__EXTI_EMR2_MR35
//    <name> MR35 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001041C) Event mask on external/internal line 35 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR2 ) </loc>
//      <o.3..3> MR35
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR2  -----------------------------------
// SVD Line: 12934

//  <rtree> SFDITEM_REG__EXTI_EMR2
//    <name> EMR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001041C) Event mask register </i>
//    <loc> ( (unsigned int)((EXTI_EMR2 >> 0) & 0xFFFFFFFF), ((EXTI_EMR2 = (EXTI_EMR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR2_MR32 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR2_MR33 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR2_MR34 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR2_MR35 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RTSR2  -------------------------------
// SVD Line: 12969

unsigned int EXTI_RTSR2 __AT (0x40010420);



// -------------------------------  Field Item: EXTI_RTSR2_TR32  ----------------------------------
// SVD Line: 12978

//  <item> SFDITEM_FIELD__EXTI_RTSR2_TR32
//    <name> TR32 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010420) Rising trigger event configuration bit of line 32 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR2 ) </loc>
//      <o.0..0> TR32
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR2_TR33  ----------------------------------
// SVD Line: 12984

//  <item> SFDITEM_FIELD__EXTI_RTSR2_TR33
//    <name> TR33 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010420) Rising trigger event configuration bit of line 33 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR2 ) </loc>
//      <o.1..1> TR33
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_RTSR2  -----------------------------------
// SVD Line: 12969

//  <rtree> SFDITEM_REG__EXTI_RTSR2
//    <name> RTSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010420) Rising Trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_RTSR2 >> 0) & 0xFFFFFFFF), ((EXTI_RTSR2 = (EXTI_RTSR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR2_TR32 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR2_TR33 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR2  -------------------------------
// SVD Line: 12992

unsigned int EXTI_FTSR2 __AT (0x40010424);



// -------------------------------  Field Item: EXTI_FTSR2_TR32  ----------------------------------
// SVD Line: 13001

//  <item> SFDITEM_FIELD__EXTI_FTSR2_TR32
//    <name> TR32 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010424) Falling trigger event configuration bit of line 32 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR2 ) </loc>
//      <o.0..0> TR32
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR2_TR33  ----------------------------------
// SVD Line: 13007

//  <item> SFDITEM_FIELD__EXTI_FTSR2_TR33
//    <name> TR33 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010424) Falling trigger event configuration bit of line 33 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR2 ) </loc>
//      <o.1..1> TR33
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_FTSR2  -----------------------------------
// SVD Line: 12992

//  <rtree> SFDITEM_REG__EXTI_FTSR2
//    <name> FTSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010424) Falling Trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_FTSR2 >> 0) & 0xFFFFFFFF), ((EXTI_FTSR2 = (EXTI_FTSR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR2_TR32 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR2_TR33 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_SWIER2  -------------------------------
// SVD Line: 13015

unsigned int EXTI_SWIER2 __AT (0x40010428);



// -----------------------------  Field Item: EXTI_SWIER2_SWIER32  --------------------------------
// SVD Line: 13024

//  <item> SFDITEM_FIELD__EXTI_SWIER2_SWIER32
//    <name> SWIER32 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010428) Software interrupt on line 32 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER2 ) </loc>
//      <o.0..0> SWIER32
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER2_SWIER33  --------------------------------
// SVD Line: 13030

//  <item> SFDITEM_FIELD__EXTI_SWIER2_SWIER33
//    <name> SWIER33 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010428) Software interrupt on line 33 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER2 ) </loc>
//      <o.1..1> SWIER33
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER2  ----------------------------------
// SVD Line: 13015

//  <rtree> SFDITEM_REG__EXTI_SWIER2
//    <name> SWIER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010428) Software interrupt event register </i>
//    <loc> ( (unsigned int)((EXTI_SWIER2 >> 0) & 0xFFFFFFFF), ((EXTI_SWIER2 = (EXTI_SWIER2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER2_SWIER32 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER2_SWIER33 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR2  --------------------------------
// SVD Line: 13038

unsigned int EXTI_PR2 __AT (0x4001042C);



// --------------------------------  Field Item: EXTI_PR2_PR32  -----------------------------------
// SVD Line: 13047

//  <item> SFDITEM_FIELD__EXTI_PR2_PR32
//    <name> PR32 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001042C) Pending bit on line 32 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR2 ) </loc>
//      <o.0..0> PR32
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR2_PR33  -----------------------------------
// SVD Line: 13053

//  <item> SFDITEM_FIELD__EXTI_PR2_PR33
//    <name> PR33 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001042C) Pending bit on line 33 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR2 ) </loc>
//      <o.1..1> PR33
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_PR2  ------------------------------------
// SVD Line: 13038

//  <rtree> SFDITEM_REG__EXTI_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001042C) Pending register </i>
//    <loc> ( (unsigned int)((EXTI_PR2 >> 0) & 0xFFFFFFFF), ((EXTI_PR2 = (EXTI_PR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR2_PR32 </item>
//    <item> SFDITEM_FIELD__EXTI_PR2_PR33 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 11806

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_IMR1 </item>
//    <item> SFDITEM_REG__EXTI_EMR1 </item>
//    <item> SFDITEM_REG__EXTI_RTSR1 </item>
//    <item> SFDITEM_REG__EXTI_FTSR1 </item>
//    <item> SFDITEM_REG__EXTI_SWIER1 </item>
//    <item> SFDITEM_REG__EXTI_PR1 </item>
//    <item> SFDITEM_REG__EXTI_IMR2 </item>
//    <item> SFDITEM_REG__EXTI_EMR2 </item>
//    <item> SFDITEM_REG__EXTI_RTSR2 </item>
//    <item> SFDITEM_REG__EXTI_FTSR2 </item>
//    <item> SFDITEM_REG__EXTI_SWIER2 </item>
//    <item> SFDITEM_REG__EXTI_PR2 </item>
//  </view>
//  


// --------------------------  Register Item Address: COMP_COMP2_CSR  -----------------------------
// SVD Line: 13079

unsigned int COMP_COMP2_CSR __AT (0x40010024);



// ---------------------------  Field Item: COMP_COMP2_CSR_COMP2EN  -------------------------------
// SVD Line: 13087

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2EN
//    <name> COMP2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010024) Comparator 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP2_CSR ) </loc>
//      <o.0..0> COMP2EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP2_CSR_COMP2MODE  ------------------------------
// SVD Line: 13094

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2MODE
//    <name> COMP2MODE </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010024) Comparator 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP2_CSR >> 2) & 0x3), ((COMP_COMP2_CSR = (COMP_COMP2_CSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP2_CSR_COMP2INSEL  -----------------------------
// SVD Line: 13101

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2INSEL
//    <name> COMP2INSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010024) Comparator 2 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP2_CSR >> 4) & 0x7), ((COMP_COMP2_CSR = (COMP_COMP2_CSR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: COMP_COMP2_CSR_COMP2INPSEL  -----------------------------
// SVD Line: 13108

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2INPSEL
//    <name> COMP2INPSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010024) Comparator 2 non inverted input selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP2_CSR ) </loc>
//      <o.7..7> COMP2INPSEL
//    </check>
//  </item>
//  


// -------------------------  Field Item: COMP_COMP2_CSR_COMP2INMSEL  -----------------------------
// SVD Line: 13115

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2INMSEL
//    <name> COMP2INMSEL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010024) Comparator 1inverting input selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP2_CSR ) </loc>
//      <o.9..9> COMP2INMSEL
//    </check>
//  </item>
//  


// ------------------------  Field Item: COMP_COMP2_CSR_COMP2_OUT_SEL  ----------------------------
// SVD Line: 13122

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2_OUT_SEL
//    <name> COMP2_OUT_SEL </name>
//    <rw> 
//    <i> [Bits 13..10] RW (@ 0x40010024) Comparator 2 output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP2_CSR >> 10) & 0xF), ((COMP_COMP2_CSR = (COMP_COMP2_CSR & ~(0xFUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP_COMP2_CSR_COMP2POL  ------------------------------
// SVD Line: 13129

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2POL
//    <name> COMP2POL </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010024) Comparator 2 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP2_CSR ) </loc>
//      <o.15..15> COMP2POL
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP2_CSR_COMP2HYST  ------------------------------
// SVD Line: 13136

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2HYST
//    <name> COMP2HYST </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010024) Comparator 2 hysteresis </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP2_CSR >> 16) & 0x3), ((COMP_COMP2_CSR = (COMP_COMP2_CSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: COMP_COMP2_CSR_COMP2_BLANKING  ---------------------------
// SVD Line: 13143

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2_BLANKING
//    <name> COMP2_BLANKING </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40010024) Comparator 2 blanking source </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP2_CSR >> 18) & 0x7), ((COMP_COMP2_CSR = (COMP_COMP2_CSR & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP_COMP2_CSR_COMP2OUT  ------------------------------
// SVD Line: 13150

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2OUT
//    <name> COMP2OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010024) Comparator 2 output </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP2_CSR ) </loc>
//      <o.30..30> COMP2OUT
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP2_CSR_COMP2LOCK  ------------------------------
// SVD Line: 13157

//  <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2LOCK
//    <name> COMP2LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010024) Comparator 2 lock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP2_CSR ) </loc>
//      <o.31..31> COMP2LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: COMP_COMP2_CSR  ---------------------------------
// SVD Line: 13079

//  <rtree> SFDITEM_REG__COMP_COMP2_CSR
//    <name> COMP2_CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010024) control and status register </i>
//    <loc> ( (unsigned int)((COMP_COMP2_CSR >> 0) & 0xFFFFFFFF), ((COMP_COMP2_CSR = (COMP_COMP2_CSR & ~(0x801FBEFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x801FBEFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2EN </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2MODE </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2INSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2INPSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2INMSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2POL </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2HYST </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2_BLANKING </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2OUT </item>
//    <item> SFDITEM_FIELD__COMP_COMP2_CSR_COMP2LOCK </item>
//  </rtree>
//  


// --------------------------  Register Item Address: COMP_COMP4_CSR  -----------------------------
// SVD Line: 13166

unsigned int COMP_COMP4_CSR __AT (0x4001002C);



// ---------------------------  Field Item: COMP_COMP4_CSR_COMP4EN  -------------------------------
// SVD Line: 13174

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4EN
//    <name> COMP4EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001002C) Comparator 4 enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP4_CSR ) </loc>
//      <o.0..0> COMP4EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP4_CSR_COMP4MODE  ------------------------------
// SVD Line: 13181

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4MODE
//    <name> COMP4MODE </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4001002C) Comparator 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP4_CSR >> 2) & 0x3), ((COMP_COMP4_CSR = (COMP_COMP4_CSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP4_CSR_COMP4INSEL  -----------------------------
// SVD Line: 13188

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4INSEL
//    <name> COMP4INSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4001002C) Comparator 4 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP4_CSR >> 4) & 0x7), ((COMP_COMP4_CSR = (COMP_COMP4_CSR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: COMP_COMP4_CSR_COMP4INPSEL  -----------------------------
// SVD Line: 13195

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4INPSEL
//    <name> COMP4INPSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001002C) Comparator 4 non inverted input selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP4_CSR ) </loc>
//      <o.7..7> COMP4INPSEL
//    </check>
//  </item>
//  


// -------------------------  Field Item: COMP_COMP4_CSR_COM4WINMODE  -----------------------------
// SVD Line: 13202

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COM4WINMODE
//    <name> COM4WINMODE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001002C) Comparator 4 window mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP4_CSR ) </loc>
//      <o.9..9> COM4WINMODE
//    </check>
//  </item>
//  


// ------------------------  Field Item: COMP_COMP4_CSR_COMP4_OUT_SEL  ----------------------------
// SVD Line: 13209

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4_OUT_SEL
//    <name> COMP4_OUT_SEL </name>
//    <rw> 
//    <i> [Bits 13..10] RW (@ 0x4001002C) Comparator 4 output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP4_CSR >> 10) & 0xF), ((COMP_COMP4_CSR = (COMP_COMP4_CSR & ~(0xFUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP_COMP4_CSR_COMP4POL  ------------------------------
// SVD Line: 13216

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4POL
//    <name> COMP4POL </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001002C) Comparator 4 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP4_CSR ) </loc>
//      <o.15..15> COMP4POL
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP4_CSR_COMP4HYST  ------------------------------
// SVD Line: 13223

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4HYST
//    <name> COMP4HYST </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4001002C) Comparator 4 hysteresis </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP4_CSR >> 16) & 0x3), ((COMP_COMP4_CSR = (COMP_COMP4_CSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: COMP_COMP4_CSR_COMP4_BLANKING  ---------------------------
// SVD Line: 13230

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4_BLANKING
//    <name> COMP4_BLANKING </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x4001002C) Comparator 4 blanking source </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP4_CSR >> 18) & 0x7), ((COMP_COMP4_CSR = (COMP_COMP4_CSR & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP_COMP4_CSR_COMP4OUT  ------------------------------
// SVD Line: 13237

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4OUT
//    <name> COMP4OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x4001002C) Comparator 4 output </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP4_CSR ) </loc>
//      <o.30..30> COMP4OUT
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP4_CSR_COMP4LOCK  ------------------------------
// SVD Line: 13244

//  <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4LOCK
//    <name> COMP4LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4001002C) Comparator 4 lock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP4_CSR ) </loc>
//      <o.31..31> COMP4LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: COMP_COMP4_CSR  ---------------------------------
// SVD Line: 13166

//  <rtree> SFDITEM_REG__COMP_COMP4_CSR
//    <name> COMP4_CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001002C) control and status register </i>
//    <loc> ( (unsigned int)((COMP_COMP4_CSR >> 0) & 0xFFFFFFFF), ((COMP_COMP4_CSR = (COMP_COMP4_CSR & ~(0x801FBEFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x801FBEFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4EN </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4MODE </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4INSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4INPSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COM4WINMODE </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4POL </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4HYST </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4_BLANKING </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4OUT </item>
//    <item> SFDITEM_FIELD__COMP_COMP4_CSR_COMP4LOCK </item>
//  </rtree>
//  


// --------------------------  Register Item Address: COMP_COMP6_CSR  -----------------------------
// SVD Line: 13253

unsigned int COMP_COMP6_CSR __AT (0x40010034);



// ---------------------------  Field Item: COMP_COMP6_CSR_COMP6EN  -------------------------------
// SVD Line: 13261

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6EN
//    <name> COMP6EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010034) Comparator 6 enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP6_CSR ) </loc>
//      <o.0..0> COMP6EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP6_CSR_COMP6MODE  ------------------------------
// SVD Line: 13268

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6MODE
//    <name> COMP6MODE </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010034) Comparator 6 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP6_CSR >> 2) & 0x3), ((COMP_COMP6_CSR = (COMP_COMP6_CSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP6_CSR_COMP6INSEL  -----------------------------
// SVD Line: 13275

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6INSEL
//    <name> COMP6INSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010034) Comparator 6 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP6_CSR >> 4) & 0x7), ((COMP_COMP6_CSR = (COMP_COMP6_CSR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: COMP_COMP6_CSR_COMP6INPSEL  -----------------------------
// SVD Line: 13282

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6INPSEL
//    <name> COMP6INPSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010034) Comparator 6 non inverted input selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP6_CSR ) </loc>
//      <o.7..7> COMP6INPSEL
//    </check>
//  </item>
//  


// -------------------------  Field Item: COMP_COMP6_CSR_COM6WINMODE  -----------------------------
// SVD Line: 13289

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COM6WINMODE
//    <name> COM6WINMODE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010034) Comparator 6 window mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP6_CSR ) </loc>
//      <o.9..9> COM6WINMODE
//    </check>
//  </item>
//  


// ------------------------  Field Item: COMP_COMP6_CSR_COMP6_OUT_SEL  ----------------------------
// SVD Line: 13296

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6_OUT_SEL
//    <name> COMP6_OUT_SEL </name>
//    <rw> 
//    <i> [Bits 13..10] RW (@ 0x40010034) Comparator 6 output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP6_CSR >> 10) & 0xF), ((COMP_COMP6_CSR = (COMP_COMP6_CSR & ~(0xFUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP_COMP6_CSR_COMP6POL  ------------------------------
// SVD Line: 13303

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6POL
//    <name> COMP6POL </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010034) Comparator 6 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP6_CSR ) </loc>
//      <o.15..15> COMP6POL
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP6_CSR_COMP6HYST  ------------------------------
// SVD Line: 13310

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6HYST
//    <name> COMP6HYST </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010034) Comparator 6 hysteresis </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP6_CSR >> 16) & 0x3), ((COMP_COMP6_CSR = (COMP_COMP6_CSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: COMP_COMP6_CSR_COMP6_BLANKING  ---------------------------
// SVD Line: 13317

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6_BLANKING
//    <name> COMP6_BLANKING </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40010034) Comparator 6 blanking source </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_COMP6_CSR >> 18) & 0x7), ((COMP_COMP6_CSR = (COMP_COMP6_CSR & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP_COMP6_CSR_COMP6OUT  ------------------------------
// SVD Line: 13324

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6OUT
//    <name> COMP6OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010034) Comparator 6 output </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP6_CSR ) </loc>
//      <o.30..30> COMP6OUT
//    </check>
//  </item>
//  


// --------------------------  Field Item: COMP_COMP6_CSR_COMP6LOCK  ------------------------------
// SVD Line: 13331

//  <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6LOCK
//    <name> COMP6LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010034) Comparator 6 lock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_COMP6_CSR ) </loc>
//      <o.31..31> COMP6LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: COMP_COMP6_CSR  ---------------------------------
// SVD Line: 13253

//  <rtree> SFDITEM_REG__COMP_COMP6_CSR
//    <name> COMP6_CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010034) control and status register </i>
//    <loc> ( (unsigned int)((COMP_COMP6_CSR >> 0) & 0xFFFFFFFF), ((COMP_COMP6_CSR = (COMP_COMP6_CSR & ~(0x801FBEFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x801FBEFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6EN </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6MODE </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6INSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6INPSEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COM6WINMODE </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6POL </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6HYST </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6_BLANKING </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6OUT </item>
//    <item> SFDITEM_FIELD__COMP_COMP6_CSR_COMP6LOCK </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: COMP  -------------------------------------
// SVD Line: 13063

//  <view> COMP
//    <name> COMP </name>
//    <item> SFDITEM_REG__COMP_COMP2_CSR </item>
//    <item> SFDITEM_REG__COMP_COMP4_CSR </item>
//    <item> SFDITEM_REG__COMP_COMP6_CSR </item>
//  </view>
//  


// ------------------------------  Register Item Address: PWR_CR  ---------------------------------
// SVD Line: 13358

unsigned int PWR_CR __AT (0x40007000);



// ---------------------------------  Field Item: PWR_CR_LPDS  ------------------------------------
// SVD Line: 13367

//  <item> SFDITEM_FIELD__PWR_CR_LPDS
//    <name> LPDS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007000) Low-power deep sleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.0..0> LPDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PDDS  ------------------------------------
// SVD Line: 13373

//  <item> SFDITEM_FIELD__PWR_CR_PDDS
//    <name> PDDS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007000) Power down deepsleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.1..1> PDDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CWUF  ------------------------------------
// SVD Line: 13379

//  <item> SFDITEM_FIELD__PWR_CR_CWUF
//    <name> CWUF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007000) Clear wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.2..2> CWUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CSBF  ------------------------------------
// SVD Line: 13385

//  <item> SFDITEM_FIELD__PWR_CR_CSBF
//    <name> CSBF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007000) Clear standby flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.3..3> CSBF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PVDE  ------------------------------------
// SVD Line: 13391

//  <item> SFDITEM_FIELD__PWR_CR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) Power voltage detector enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.4..4> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PLS  -------------------------------------
// SVD Line: 13397

//  <item> SFDITEM_FIELD__PWR_CR_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40007000) PVD level selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR >> 5) & 0x7), ((PWR_CR = (PWR_CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_DBP  -------------------------------------
// SVD Line: 13403

//  <item> SFDITEM_FIELD__PWR_CR_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) Disable backup domain write protection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR  -------------------------------------
// SVD Line: 13358

//  <rtree> SFDITEM_REG__PWR_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) power control register </i>
//    <loc> ( (unsigned int)((PWR_CR >> 0) & 0xFFFFFFFF), ((PWR_CR = (PWR_CR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR_LPDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_PDDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_CWUF </item>
//    <item> SFDITEM_FIELD__PWR_CR_CSBF </item>
//    <item> SFDITEM_FIELD__PWR_CR_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR_DBP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CSR  ---------------------------------
// SVD Line: 13411

unsigned int PWR_CSR __AT (0x40007004);



// ---------------------------------  Field Item: PWR_CSR_WUF  ------------------------------------
// SVD Line: 13419

//  <item> SFDITEM_FIELD__PWR_CSR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007004) Wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.0..0> WUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CSR_SBF  ------------------------------------
// SVD Line: 13426

//  <item> SFDITEM_FIELD__PWR_CSR_SBF
//    <name> SBF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007004) Standby flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.1..1> SBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_PVDO  ------------------------------------
// SVD Line: 13433

//  <item> SFDITEM_FIELD__PWR_CSR_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007004) PVD output </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.2..2> PVDO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_EWUP1  -----------------------------------
// SVD Line: 13440

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP1
//    <name> EWUP1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) Enable WKUP1 pin </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.8..8> EWUP1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_EWUP2  -----------------------------------
// SVD Line: 13447

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP2
//    <name> EWUP2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007004) Enable WKUP2 pin </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.9..9> EWUP2
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CSR  ------------------------------------
// SVD Line: 13411

//  <rtree> SFDITEM_REG__PWR_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) power control/status register </i>
//    <loc> ( (unsigned int)((PWR_CSR >> 0) & 0xFFFFFFFF), ((PWR_CSR = (PWR_CSR & ~(0x300UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x300) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CSR_WUF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_SBF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_PVDO </item>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP1 </item>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP2 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 13342

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR </item>
//    <item> SFDITEM_REG__PWR_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C1_CR1  --------------------------------
// SVD Line: 13469

unsigned int I2C1_CR1 __AT (0x40005400);



// ---------------------------------  Field Item: I2C1_CR1_PE  ------------------------------------
// SVD Line: 13477

//  <item> SFDITEM_FIELD__I2C1_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_TXIE  -----------------------------------
// SVD Line: 13484

//  <item> SFDITEM_FIELD__I2C1_CR1_TXIE
//    <name> TXIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005400) TX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.1..1> TXIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_RXIE  -----------------------------------
// SVD Line: 13491

//  <item> SFDITEM_FIELD__I2C1_CR1_RXIE
//    <name> RXIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) RX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.2..2> RXIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ADDRIE  ----------------------------------
// SVD Line: 13498

//  <item> SFDITEM_FIELD__I2C1_CR1_ADDRIE
//    <name> ADDRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005400) Address match interrupt enable (slave only) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.3..3> ADDRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_NACKIE  ----------------------------------
// SVD Line: 13505

//  <item> SFDITEM_FIELD__I2C1_CR1_NACKIE
//    <name> NACKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) Not acknowledge received interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.4..4> NACKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_STOPIE  ----------------------------------
// SVD Line: 13512

//  <item> SFDITEM_FIELD__I2C1_CR1_STOPIE
//    <name> STOPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) STOP detection Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.5..5> STOPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_TCIE  -----------------------------------
// SVD Line: 13519

//  <item> SFDITEM_FIELD__I2C1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) Transfer Complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ERRIE  -----------------------------------
// SVD Line: 13526

//  <item> SFDITEM_FIELD__I2C1_CR1_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Error interrupts enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.7..7> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_DNF  ------------------------------------
// SVD Line: 13533

//  <item> SFDITEM_FIELD__I2C1_CR1_DNF
//    <name> DNF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40005400) Digital noise filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR1 >> 8) & 0xF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ANFOFF  ----------------------------------
// SVD Line: 13540

//  <item> SFDITEM_FIELD__I2C1_CR1_ANFOFF
//    <name> ANFOFF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Analog noise filter OFF </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.12..12> ANFOFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SWRST  -----------------------------------
// SVD Line: 13547

//  <item> SFDITEM_FIELD__I2C1_CR1_SWRST
//    <name> SWRST </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.13..13> SWRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_TXDMAEN  ----------------------------------
// SVD Line: 13554

//  <item> SFDITEM_FIELD__I2C1_CR1_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005400) DMA transmission requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.14..14> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_RXDMAEN  ----------------------------------
// SVD Line: 13561

//  <item> SFDITEM_FIELD__I2C1_CR1_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) DMA reception requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.15..15> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_SBC  ------------------------------------
// SVD Line: 13568

//  <item> SFDITEM_FIELD__I2C1_CR1_SBC
//    <name> SBC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005400) Slave byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.16..16> SBC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 13575

//  <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005400) Clock stretching disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.17..17> NOSTRETCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_WUPEN  -----------------------------------
// SVD Line: 13582

//  <item> SFDITEM_FIELD__I2C1_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005400) Wakeup from STOP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.18..18> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_GCEN  -----------------------------------
// SVD Line: 13589

//  <item> SFDITEM_FIELD__I2C1_CR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBHEN  ----------------------------------
// SVD Line: 13596

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBHEN
//    <name> SMBHEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005400) SMBus Host address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.20..20> SMBHEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBDEN  ----------------------------------
// SVD Line: 13603

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBDEN
//    <name> SMBDEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40005400) SMBus Device Default address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.21..21> SMBDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_ALERTEN  ----------------------------------
// SVD Line: 13610

//  <item> SFDITEM_FIELD__I2C1_CR1_ALERTEN
//    <name> ALERTEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005400) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.22..22> ALERTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_PECEN  -----------------------------------
// SVD Line: 13617

//  <item> SFDITEM_FIELD__I2C1_CR1_PECEN
//    <name> PECEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005400) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.23..23> PECEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR1  ------------------------------------
// SVD Line: 13469

//  <rtree> SFDITEM_REG__I2C1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C1_CR1 >> 0) & 0xFFFFFFFF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_TXIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_RXIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ADDRIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NACKIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_STOPIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ERRIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_DNF </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ANFOFF </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SBC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBHEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBDEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ALERTEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PECEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CR2  --------------------------------
// SVD Line: 13626

unsigned int I2C1_CR2 __AT (0x40005404);



// ------------------------------  Field Item: I2C1_CR2_PECBYTE  ----------------------------------
// SVD Line: 13635

//  <item> SFDITEM_FIELD__I2C1_CR2_PECBYTE
//    <name> PECBYTE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005404) Packet error checking byte </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.26..26> PECBYTE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_AUTOEND  ----------------------------------
// SVD Line: 13641

//  <item> SFDITEM_FIELD__I2C1_CR2_AUTOEND
//    <name> AUTOEND </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40005404) Automatic end mode (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.25..25> AUTOEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_RELOAD  ----------------------------------
// SVD Line: 13647

//  <item> SFDITEM_FIELD__I2C1_CR2_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40005404) NBYTES reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.24..24> RELOAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_NBYTES  ----------------------------------
// SVD Line: 13653

//  <item> SFDITEM_FIELD__I2C1_CR2_NBYTES
//    <name> NBYTES </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40005404) Number of bytes </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 16) & 0xFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_NACK  -----------------------------------
// SVD Line: 13659

//  <item> SFDITEM_FIELD__I2C1_CR2_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005404) NACK generation (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.15..15> NACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_STOP  -----------------------------------
// SVD Line: 13665

//  <item> SFDITEM_FIELD__I2C1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005404) Stop generation (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.14..14> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_START  -----------------------------------
// SVD Line: 13671

//  <item> SFDITEM_FIELD__I2C1_CR2_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005404) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.13..13> START
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_HEAD10R  ----------------------------------
// SVD Line: 13677

//  <item> SFDITEM_FIELD__I2C1_CR2_HEAD10R
//    <name> HEAD10R </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) 10-bit address header only read direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.12..12> HEAD10R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_ADD10  -----------------------------------
// SVD Line: 13683

//  <item> SFDITEM_FIELD__I2C1_CR2_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) 10-bit addressing mode (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.11..11> ADD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_RD_WRN  ----------------------------------
// SVD Line: 13689

//  <item> SFDITEM_FIELD__I2C1_CR2_RD_WRN
//    <name> RD_WRN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Transfer direction (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.10..10> RD_WRN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_SADD8  -----------------------------------
// SVD Line: 13695

//  <item> SFDITEM_FIELD__I2C1_CR2_SADD8
//    <name> SADD8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005404) Slave address bit 9:8 (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 8) & 0x3), ((I2C1_CR2 = (I2C1_CR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_SADD1  -----------------------------------
// SVD Line: 13701

//  <item> SFDITEM_FIELD__I2C1_CR2_SADD1
//    <name> SADD1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005404) Slave address bit 7:1 (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 1) & 0x7F), ((I2C1_CR2 = (I2C1_CR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_SADD0  -----------------------------------
// SVD Line: 13707

//  <item> SFDITEM_FIELD__I2C1_CR2_SADD0
//    <name> SADD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005404) Slave address bit 0 (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.0..0> SADD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR2  ------------------------------------
// SVD Line: 13626

//  <rtree> SFDITEM_REG__I2C1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C1_CR2 >> 0) & 0xFFFFFFFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR2_PECBYTE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_AUTOEND </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_RELOAD </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_NBYTES </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_NACK </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_START </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_HEAD10R </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_RD_WRN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_SADD8 </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_SADD1 </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_SADD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR1  --------------------------------
// SVD Line: 13715

unsigned int I2C1_OAR1 __AT (0x40005408);



// -------------------------------  Field Item: I2C1_OAR1_OA1_0  ----------------------------------
// SVD Line: 13724

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1_0
//    <name> OA1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005408) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.0..0> OA1_0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_OA1_1  ----------------------------------
// SVD Line: 13730

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1_1
//    <name> OA1_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 1) & 0x7F), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_OA1_8  ----------------------------------
// SVD Line: 13736

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1_8
//    <name> OA1_8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 8) & 0x3), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_OA1MODE  ---------------------------------
// SVD Line: 13742

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1MODE
//    <name> OA1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005408) Own Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.10..10> OA1MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_OA1EN  ----------------------------------
// SVD Line: 13748

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1EN
//    <name> OA1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) Own Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.15..15> OA1EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR1  -----------------------------------
// SVD Line: 13715

//  <rtree> SFDITEM_REG__I2C1_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C1_OAR1 >> 0) & 0xFFFFFFFF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1_0 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1_1 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1_8 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1MODE </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR2  --------------------------------
// SVD Line: 13756

unsigned int I2C1_OAR2 __AT (0x4000540C);



// --------------------------------  Field Item: I2C1_OAR2_OA2  -----------------------------------
// SVD Line: 13765

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2
//    <name> OA2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 1) & 0x7F), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR2_OA2MSK  ----------------------------------
// SVD Line: 13771

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2MSK
//    <name> OA2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000540C) Own Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 8) & 0x7), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR2_OA2EN  ----------------------------------
// SVD Line: 13777

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2EN
//    <name> OA2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000540C) Own Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR2 ) </loc>
//      <o.15..15> OA2EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR2  -----------------------------------
// SVD Line: 13756

//  <rtree> SFDITEM_REG__I2C1_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C1_OAR2 >> 0) & 0xFFFFFFFF), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2MSK </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C1_TIMINGR  ------------------------------
// SVD Line: 13785

unsigned int I2C1_TIMINGR __AT (0x40005410);



// ------------------------------  Field Item: I2C1_TIMINGR_SCLL  ---------------------------------
// SVD Line: 13794

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLL
//    <name> SCLL </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) SCL low period (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 0) & 0xFF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_TIMINGR_SCLH  ---------------------------------
// SVD Line: 13800

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLH
//    <name> SCLH </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005410) SCL high period (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 8) & 0xFF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMINGR_SDADEL  --------------------------------
// SVD Line: 13806

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SDADEL
//    <name> SDADEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40005410) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 16) & 0xF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMINGR_SCLDEL  --------------------------------
// SVD Line: 13812

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLDEL
//    <name> SCLDEL </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40005410) Data setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 20) & 0xF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMINGR_PRESC  ---------------------------------
// SVD Line: 13818

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005410) Timing prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 28) & 0xF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C1_TIMINGR  ----------------------------------
// SVD Line: 13785

//  <rtree> SFDITEM_REG__I2C1_TIMINGR
//    <name> TIMINGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Timing register </i>
//    <loc> ( (unsigned int)((I2C1_TIMINGR >> 0) & 0xFFFFFFFF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLL </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLH </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SDADEL </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLDEL </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_PRESC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2C1_TIMEOUTR  ------------------------------
// SVD Line: 13826

unsigned int I2C1_TIMEOUTR __AT (0x40005414);



// ---------------------------  Field Item: I2C1_TIMEOUTR_TIMEOUTA  -------------------------------
// SVD Line: 13835

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTA
//    <name> TIMEOUTA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40005414) Bus timeout A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_TIMEOUTR >> 0) & 0xFFF), ((I2C1_TIMEOUTR = (I2C1_TIMEOUTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMEOUTR_TIDLE  --------------------------------
// SVD Line: 13841

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIDLE
//    <name> TIDLE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) Idle clock timeout detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TIMEOUTR ) </loc>
//      <o.12..12> TIDLE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C1_TIMEOUTR_TIMOUTEN  -------------------------------
// SVD Line: 13847

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMOUTEN
//    <name> TIMOUTEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005414) Clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TIMEOUTR ) </loc>
//      <o.15..15> TIMOUTEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C1_TIMEOUTR_TIMEOUTB  -------------------------------
// SVD Line: 13853

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTB
//    <name> TIMEOUTB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40005414) Bus timeout B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_TIMEOUTR >> 16) & 0xFFF), ((I2C1_TIMEOUTR = (I2C1_TIMEOUTR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C1_TIMEOUTR_TEXTEN  --------------------------------
// SVD Line: 13859

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TEXTEN
//    <name> TEXTEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40005414) Extended clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TIMEOUTR ) </loc>
//      <o.31..31> TEXTEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: I2C1_TIMEOUTR  ---------------------------------
// SVD Line: 13826

//  <rtree> SFDITEM_REG__I2C1_TIMEOUTR
//    <name> TIMEOUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C1_TIMEOUTR >> 0) & 0xFFFFFFFF), ((I2C1_TIMEOUTR = (I2C1_TIMEOUTR & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTA </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIDLE </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMOUTEN </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTB </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TEXTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_ISR  --------------------------------
// SVD Line: 13867

unsigned int I2C1_ISR __AT (0x40005418);



// ------------------------------  Field Item: I2C1_ISR_ADDCODE  ----------------------------------
// SVD Line: 13875

//  <item> SFDITEM_FIELD__I2C1_ISR_ADDCODE
//    <name> ADDCODE </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40005418) Address match code (Slave mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_ISR >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_DIR  ------------------------------------
// SVD Line: 13882

//  <item> SFDITEM_FIELD__I2C1_ISR_DIR
//    <name> DIR </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005418) Transfer direction (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_BUSY  -----------------------------------
// SVD Line: 13889

//  <item> SFDITEM_FIELD__I2C1_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.15..15> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_ALERT  -----------------------------------
// SVD Line: 13896

//  <item> SFDITEM_FIELD__I2C1_ISR_ALERT
//    <name> ALERT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005418) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_ISR_TIMEOUT  ----------------------------------
// SVD Line: 13903

//  <item> SFDITEM_FIELD__I2C1_ISR_TIMEOUT
//    <name> TIMEOUT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40005418) Timeout or t_low detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.12..12> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_PECERR  ----------------------------------
// SVD Line: 13910

//  <item> SFDITEM_FIELD__I2C1_ISR_PECERR
//    <name> PECERR </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40005418) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.11..11> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_OVR  ------------------------------------
// SVD Line: 13917

//  <item> SFDITEM_FIELD__I2C1_ISR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40005418) Overrun/Underrun (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.10..10> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_ARLO  -----------------------------------
// SVD Line: 13924

//  <item> SFDITEM_FIELD__I2C1_ISR_ARLO
//    <name> ARLO </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40005418) Arbitration lost </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_BERR  -----------------------------------
// SVD Line: 13931

//  <item> SFDITEM_FIELD__I2C1_ISR_BERR
//    <name> BERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40005418) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_TCR  ------------------------------------
// SVD Line: 13938

//  <item> SFDITEM_FIELD__I2C1_ISR_TCR
//    <name> TCR </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Transfer Complete Reload </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.7..7> TCR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_ISR_TC  ------------------------------------
// SVD Line: 13945

//  <item> SFDITEM_FIELD__I2C1_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005418) Transfer Complete (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_STOPF  -----------------------------------
// SVD Line: 13952

//  <item> SFDITEM_FIELD__I2C1_ISR_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005418) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_NACKF  -----------------------------------
// SVD Line: 13959

//  <item> SFDITEM_FIELD__I2C1_ISR_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) Not acknowledge received flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_ADDR  -----------------------------------
// SVD Line: 13966

//  <item> SFDITEM_FIELD__I2C1_ISR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005418) Address matched (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.3..3> ADDR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_RXNE  -----------------------------------
// SVD Line: 13973

//  <item> SFDITEM_FIELD__I2C1_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Receive data register not empty (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.2..2> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_TXIS  -----------------------------------
// SVD Line: 13980

//  <item> SFDITEM_FIELD__I2C1_ISR_TXIS
//    <name> TXIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005418) Transmit interrupt status (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.1..1> TXIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_TXE  ------------------------------------
// SVD Line: 13987

//  <item> SFDITEM_FIELD__I2C1_ISR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005418) Transmit data register empty (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.0..0> TXE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_ISR  ------------------------------------
// SVD Line: 13867

//  <rtree> SFDITEM_REG__I2C1_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005418) Interrupt and Status register </i>
//    <loc> ( (unsigned int)((I2C1_ISR >> 0) & 0xFFFFFFFF), ((I2C1_ISR = (I2C1_ISR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_ISR_ADDCODE </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_DIR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_ALERT </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_PECERR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_OVR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_ARLO </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_BERR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TCR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TC </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_NACKF </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_ADDR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TXIS </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TXE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_ICR  --------------------------------
// SVD Line: 13996

unsigned int I2C1_ICR __AT (0x4000541C);



// ------------------------------  Field Item: I2C1_ICR_ALERTCF  ----------------------------------
// SVD Line: 14005

//  <item> SFDITEM_FIELD__I2C1_ICR_ALERTCF
//    <name> ALERTCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000541C) Alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.13..13> ALERTCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_ICR_TIMOUTCF  ---------------------------------
// SVD Line: 14011

//  <item> SFDITEM_FIELD__I2C1_ICR_TIMOUTCF
//    <name> TIMOUTCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000541C) Timeout detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.12..12> TIMOUTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_PECCF  -----------------------------------
// SVD Line: 14017

//  <item> SFDITEM_FIELD__I2C1_ICR_PECCF
//    <name> PECCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000541C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.11..11> PECCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_OVRCF  -----------------------------------
// SVD Line: 14023

//  <item> SFDITEM_FIELD__I2C1_ICR_OVRCF
//    <name> OVRCF </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000541C) Overrun/Underrun flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.10..10> OVRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_ARLOCF  ----------------------------------
// SVD Line: 14029

//  <item> SFDITEM_FIELD__I2C1_ICR_ARLOCF
//    <name> ARLOCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000541C) Arbitration lost flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.9..9> ARLOCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_BERRCF  ----------------------------------
// SVD Line: 14035

//  <item> SFDITEM_FIELD__I2C1_ICR_BERRCF
//    <name> BERRCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000541C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.8..8> BERRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_STOPCF  ----------------------------------
// SVD Line: 14041

//  <item> SFDITEM_FIELD__I2C1_ICR_STOPCF
//    <name> STOPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000541C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.5..5> STOPCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_NACKCF  ----------------------------------
// SVD Line: 14047

//  <item> SFDITEM_FIELD__I2C1_ICR_NACKCF
//    <name> NACKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000541C) Not Acknowledge flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.4..4> NACKCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_ADDRCF  ----------------------------------
// SVD Line: 14053

//  <item> SFDITEM_FIELD__I2C1_ICR_ADDRCF
//    <name> ADDRCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000541C) Address Matched flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.3..3> ADDRCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_ICR  ------------------------------------
// SVD Line: 13996

//  <rtree> SFDITEM_REG__I2C1_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000541C) Interrupt clear register </i>
//    <loc> ( (unsigned int)((I2C1_ICR >> 0) & 0xFFFFFFFF), ((I2C1_ICR = (I2C1_ICR & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_ICR_ALERTCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_TIMOUTCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_PECCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_OVRCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_ARLOCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_BERRCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_STOPCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_NACKCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_ADDRCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_PECR  --------------------------------
// SVD Line: 14061

unsigned int I2C1_PECR __AT (0x40005420);



// --------------------------------  Field Item: I2C1_PECR_PEC  -----------------------------------
// SVD Line: 14070

//  <item> SFDITEM_FIELD__I2C1_PECR_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005420) Packet error checking register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_PECR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_PECR  -----------------------------------
// SVD Line: 14061

//  <rtree> SFDITEM_REG__I2C1_PECR
//    <name> PECR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005420) PEC register </i>
//    <loc> ( (unsigned int)((I2C1_PECR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_PECR_PEC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_RXDR  --------------------------------
// SVD Line: 14078

unsigned int I2C1_RXDR __AT (0x40005424);



// ------------------------------  Field Item: I2C1_RXDR_RXDATA  ----------------------------------
// SVD Line: 14087

//  <item> SFDITEM_FIELD__I2C1_RXDR_RXDATA
//    <name> RXDATA </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005424) 8-bit receive data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_RXDR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_RXDR  -----------------------------------
// SVD Line: 14078

//  <rtree> SFDITEM_REG__I2C1_RXDR
//    <name> RXDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005424) Receive data register </i>
//    <loc> ( (unsigned int)((I2C1_RXDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_RXDR_RXDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TXDR  --------------------------------
// SVD Line: 14095

unsigned int I2C1_TXDR __AT (0x40005428);



// ------------------------------  Field Item: I2C1_TXDR_TXDATA  ----------------------------------
// SVD Line: 14104

//  <item> SFDITEM_FIELD__I2C1_TXDR_TXDATA
//    <name> TXDATA </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005428) 8-bit transmit data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TXDR >> 0) & 0xFF), ((I2C1_TXDR = (I2C1_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_TXDR  -----------------------------------
// SVD Line: 14095

//  <rtree> SFDITEM_REG__I2C1_TXDR
//    <name> TXDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005428) Transmit data register </i>
//    <loc> ( (unsigned int)((I2C1_TXDR >> 0) & 0xFFFFFFFF), ((I2C1_TXDR = (I2C1_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TXDR_TXDATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 13458

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CR1 </item>
//    <item> SFDITEM_REG__I2C1_CR2 </item>
//    <item> SFDITEM_REG__I2C1_OAR1 </item>
//    <item> SFDITEM_REG__I2C1_OAR2 </item>
//    <item> SFDITEM_REG__I2C1_TIMINGR </item>
//    <item> SFDITEM_REG__I2C1_TIMEOUTR </item>
//    <item> SFDITEM_REG__I2C1_ISR </item>
//    <item> SFDITEM_REG__I2C1_ICR </item>
//    <item> SFDITEM_REG__I2C1_PECR </item>
//    <item> SFDITEM_REG__I2C1_RXDR </item>
//    <item> SFDITEM_REG__I2C1_TXDR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C2_CR1  --------------------------------
// SVD Line: 13469

unsigned int I2C2_CR1 __AT (0x40005800);



// ---------------------------------  Field Item: I2C2_CR1_PE  ------------------------------------
// SVD Line: 13477

//  <item> SFDITEM_FIELD__I2C2_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005800) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_TXIE  -----------------------------------
// SVD Line: 13484

//  <item> SFDITEM_FIELD__I2C2_CR1_TXIE
//    <name> TXIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005800) TX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.1..1> TXIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_RXIE  -----------------------------------
// SVD Line: 13491

//  <item> SFDITEM_FIELD__I2C2_CR1_RXIE
//    <name> RXIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005800) RX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.2..2> RXIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ADDRIE  ----------------------------------
// SVD Line: 13498

//  <item> SFDITEM_FIELD__I2C2_CR1_ADDRIE
//    <name> ADDRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005800) Address match interrupt enable (slave only) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.3..3> ADDRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_NACKIE  ----------------------------------
// SVD Line: 13505

//  <item> SFDITEM_FIELD__I2C2_CR1_NACKIE
//    <name> NACKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005800) Not acknowledge received interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.4..4> NACKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_STOPIE  ----------------------------------
// SVD Line: 13512

//  <item> SFDITEM_FIELD__I2C2_CR1_STOPIE
//    <name> STOPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005800) STOP detection Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.5..5> STOPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_TCIE  -----------------------------------
// SVD Line: 13519

//  <item> SFDITEM_FIELD__I2C2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005800) Transfer Complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ERRIE  -----------------------------------
// SVD Line: 13526

//  <item> SFDITEM_FIELD__I2C2_CR1_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005800) Error interrupts enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.7..7> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_DNF  ------------------------------------
// SVD Line: 13533

//  <item> SFDITEM_FIELD__I2C2_CR1_DNF
//    <name> DNF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40005800) Digital noise filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR1 >> 8) & 0xF), ((I2C2_CR1 = (I2C2_CR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ANFOFF  ----------------------------------
// SVD Line: 13540

//  <item> SFDITEM_FIELD__I2C2_CR1_ANFOFF
//    <name> ANFOFF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005800) Analog noise filter OFF </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.12..12> ANFOFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SWRST  -----------------------------------
// SVD Line: 13547

//  <item> SFDITEM_FIELD__I2C2_CR1_SWRST
//    <name> SWRST </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40005800) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.13..13> SWRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_TXDMAEN  ----------------------------------
// SVD Line: 13554

//  <item> SFDITEM_FIELD__I2C2_CR1_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005800) DMA transmission requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.14..14> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_RXDMAEN  ----------------------------------
// SVD Line: 13561

//  <item> SFDITEM_FIELD__I2C2_CR1_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005800) DMA reception requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.15..15> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_SBC  ------------------------------------
// SVD Line: 13568

//  <item> SFDITEM_FIELD__I2C2_CR1_SBC
//    <name> SBC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005800) Slave byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.16..16> SBC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 13575

//  <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005800) Clock stretching disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.17..17> NOSTRETCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_WUPEN  -----------------------------------
// SVD Line: 13582

//  <item> SFDITEM_FIELD__I2C2_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005800) Wakeup from STOP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.18..18> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_GCEN  -----------------------------------
// SVD Line: 13589

//  <item> SFDITEM_FIELD__I2C2_CR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005800) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SMBHEN  ----------------------------------
// SVD Line: 13596

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBHEN
//    <name> SMBHEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005800) SMBus Host address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.20..20> SMBHEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SMBDEN  ----------------------------------
// SVD Line: 13603

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBDEN
//    <name> SMBDEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40005800) SMBus Device Default address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.21..21> SMBDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_ALERTEN  ----------------------------------
// SVD Line: 13610

//  <item> SFDITEM_FIELD__I2C2_CR1_ALERTEN
//    <name> ALERTEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005800) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.22..22> ALERTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_PECEN  -----------------------------------
// SVD Line: 13617

//  <item> SFDITEM_FIELD__I2C2_CR1_PECEN
//    <name> PECEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005800) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.23..23> PECEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR1  ------------------------------------
// SVD Line: 13469

//  <rtree> SFDITEM_REG__I2C2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005800) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C2_CR1 >> 0) & 0xFFFFFFFF), ((I2C2_CR1 = (I2C2_CR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_TXIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_RXIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ADDRIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_NACKIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_STOPIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ERRIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_DNF </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ANFOFF </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SBC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBHEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBDEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ALERTEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_PECEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_CR2  --------------------------------
// SVD Line: 13626

unsigned int I2C2_CR2 __AT (0x40005804);



// ------------------------------  Field Item: I2C2_CR2_PECBYTE  ----------------------------------
// SVD Line: 13635

//  <item> SFDITEM_FIELD__I2C2_CR2_PECBYTE
//    <name> PECBYTE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005804) Packet error checking byte </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.26..26> PECBYTE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_AUTOEND  ----------------------------------
// SVD Line: 13641

//  <item> SFDITEM_FIELD__I2C2_CR2_AUTOEND
//    <name> AUTOEND </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40005804) Automatic end mode (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.25..25> AUTOEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_RELOAD  ----------------------------------
// SVD Line: 13647

//  <item> SFDITEM_FIELD__I2C2_CR2_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40005804) NBYTES reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.24..24> RELOAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_NBYTES  ----------------------------------
// SVD Line: 13653

//  <item> SFDITEM_FIELD__I2C2_CR2_NBYTES
//    <name> NBYTES </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40005804) Number of bytes </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR2 >> 16) & 0xFF), ((I2C2_CR2 = (I2C2_CR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_NACK  -----------------------------------
// SVD Line: 13659

//  <item> SFDITEM_FIELD__I2C2_CR2_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005804) NACK generation (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.15..15> NACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_STOP  -----------------------------------
// SVD Line: 13665

//  <item> SFDITEM_FIELD__I2C2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005804) Stop generation (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.14..14> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_START  -----------------------------------
// SVD Line: 13671

//  <item> SFDITEM_FIELD__I2C2_CR2_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005804) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.13..13> START
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_HEAD10R  ----------------------------------
// SVD Line: 13677

//  <item> SFDITEM_FIELD__I2C2_CR2_HEAD10R
//    <name> HEAD10R </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005804) 10-bit address header only read direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.12..12> HEAD10R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_ADD10  -----------------------------------
// SVD Line: 13683

//  <item> SFDITEM_FIELD__I2C2_CR2_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005804) 10-bit addressing mode (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.11..11> ADD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_RD_WRN  ----------------------------------
// SVD Line: 13689

//  <item> SFDITEM_FIELD__I2C2_CR2_RD_WRN
//    <name> RD_WRN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005804) Transfer direction (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.10..10> RD_WRN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_SADD8  -----------------------------------
// SVD Line: 13695

//  <item> SFDITEM_FIELD__I2C2_CR2_SADD8
//    <name> SADD8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005804) Slave address bit 9:8 (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR2 >> 8) & 0x3), ((I2C2_CR2 = (I2C2_CR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_SADD1  -----------------------------------
// SVD Line: 13701

//  <item> SFDITEM_FIELD__I2C2_CR2_SADD1
//    <name> SADD1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005804) Slave address bit 7:1 (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR2 >> 1) & 0x7F), ((I2C2_CR2 = (I2C2_CR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_SADD0  -----------------------------------
// SVD Line: 13707

//  <item> SFDITEM_FIELD__I2C2_CR2_SADD0
//    <name> SADD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005804) Slave address bit 0 (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.0..0> SADD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR2  ------------------------------------
// SVD Line: 13626

//  <rtree> SFDITEM_REG__I2C2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005804) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C2_CR2 >> 0) & 0xFFFFFFFF), ((I2C2_CR2 = (I2C2_CR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR2_PECBYTE </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_AUTOEND </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_RELOAD </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_NBYTES </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_NACK </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_START </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_HEAD10R </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_RD_WRN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_SADD8 </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_SADD1 </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_SADD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR1  --------------------------------
// SVD Line: 13715

unsigned int I2C2_OAR1 __AT (0x40005808);



// -------------------------------  Field Item: I2C2_OAR1_OA1_0  ----------------------------------
// SVD Line: 13724

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1_0
//    <name> OA1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005808) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.0..0> OA1_0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_OA1_1  ----------------------------------
// SVD Line: 13730

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1_1
//    <name> OA1_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 1) & 0x7F), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_OA1_8  ----------------------------------
// SVD Line: 13736

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1_8
//    <name> OA1_8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 8) & 0x3), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR1_OA1MODE  ---------------------------------
// SVD Line: 13742

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1MODE
//    <name> OA1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005808) Own Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.10..10> OA1MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_OA1EN  ----------------------------------
// SVD Line: 13748

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1EN
//    <name> OA1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005808) Own Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.15..15> OA1EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR1  -----------------------------------
// SVD Line: 13715

//  <rtree> SFDITEM_REG__I2C2_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005808) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C2_OAR1 >> 0) & 0xFFFFFFFF), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1_0 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1_1 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1_8 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1MODE </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR2  --------------------------------
// SVD Line: 13756

unsigned int I2C2_OAR2 __AT (0x4000580C);



// --------------------------------  Field Item: I2C2_OAR2_OA2  -----------------------------------
// SVD Line: 13765

//  <item> SFDITEM_FIELD__I2C2_OAR2_OA2
//    <name> OA2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000580C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR2 >> 1) & 0x7F), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR2_OA2MSK  ----------------------------------
// SVD Line: 13771

//  <item> SFDITEM_FIELD__I2C2_OAR2_OA2MSK
//    <name> OA2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000580C) Own Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR2 >> 8) & 0x7), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR2_OA2EN  ----------------------------------
// SVD Line: 13777

//  <item> SFDITEM_FIELD__I2C2_OAR2_OA2EN
//    <name> OA2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000580C) Own Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR2 ) </loc>
//      <o.15..15> OA2EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR2  -----------------------------------
// SVD Line: 13756

//  <rtree> SFDITEM_REG__I2C2_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000580C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C2_OAR2 >> 0) & 0xFFFFFFFF), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR2_OA2 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR2_OA2MSK </item>
//    <item> SFDITEM_FIELD__I2C2_OAR2_OA2EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C2_TIMINGR  ------------------------------
// SVD Line: 13785

unsigned int I2C2_TIMINGR __AT (0x40005810);



// ------------------------------  Field Item: I2C2_TIMINGR_SCLL  ---------------------------------
// SVD Line: 13794

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLL
//    <name> SCLL </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005810) SCL low period (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 0) & 0xFF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_TIMINGR_SCLH  ---------------------------------
// SVD Line: 13800

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLH
//    <name> SCLH </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005810) SCL high period (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 8) & 0xFF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMINGR_SDADEL  --------------------------------
// SVD Line: 13806

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SDADEL
//    <name> SDADEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40005810) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 16) & 0xF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMINGR_SCLDEL  --------------------------------
// SVD Line: 13812

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLDEL
//    <name> SCLDEL </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40005810) Data setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 20) & 0xF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMINGR_PRESC  ---------------------------------
// SVD Line: 13818

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005810) Timing prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 28) & 0xF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C2_TIMINGR  ----------------------------------
// SVD Line: 13785

//  <rtree> SFDITEM_REG__I2C2_TIMINGR
//    <name> TIMINGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005810) Timing register </i>
//    <loc> ( (unsigned int)((I2C2_TIMINGR >> 0) & 0xFFFFFFFF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLL </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLH </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SDADEL </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLDEL </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_PRESC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2C2_TIMEOUTR  ------------------------------
// SVD Line: 13826

unsigned int I2C2_TIMEOUTR __AT (0x40005814);



// ---------------------------  Field Item: I2C2_TIMEOUTR_TIMEOUTA  -------------------------------
// SVD Line: 13835

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTA
//    <name> TIMEOUTA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40005814) Bus timeout A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_TIMEOUTR >> 0) & 0xFFF), ((I2C2_TIMEOUTR = (I2C2_TIMEOUTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMEOUTR_TIDLE  --------------------------------
// SVD Line: 13841

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIDLE
//    <name> TIDLE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005814) Idle clock timeout detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_TIMEOUTR ) </loc>
//      <o.12..12> TIDLE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C2_TIMEOUTR_TIMOUTEN  -------------------------------
// SVD Line: 13847

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMOUTEN
//    <name> TIMOUTEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005814) Clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_TIMEOUTR ) </loc>
//      <o.15..15> TIMOUTEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C2_TIMEOUTR_TIMEOUTB  -------------------------------
// SVD Line: 13853

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTB
//    <name> TIMEOUTB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40005814) Bus timeout B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_TIMEOUTR >> 16) & 0xFFF), ((I2C2_TIMEOUTR = (I2C2_TIMEOUTR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C2_TIMEOUTR_TEXTEN  --------------------------------
// SVD Line: 13859

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TEXTEN
//    <name> TEXTEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40005814) Extended clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_TIMEOUTR ) </loc>
//      <o.31..31> TEXTEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: I2C2_TIMEOUTR  ---------------------------------
// SVD Line: 13826

//  <rtree> SFDITEM_REG__I2C2_TIMEOUTR
//    <name> TIMEOUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005814) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C2_TIMEOUTR >> 0) & 0xFFFFFFFF), ((I2C2_TIMEOUTR = (I2C2_TIMEOUTR & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTA </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIDLE </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMOUTEN </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTB </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TEXTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_ISR  --------------------------------
// SVD Line: 13867

unsigned int I2C2_ISR __AT (0x40005818);



// ------------------------------  Field Item: I2C2_ISR_ADDCODE  ----------------------------------
// SVD Line: 13875

//  <item> SFDITEM_FIELD__I2C2_ISR_ADDCODE
//    <name> ADDCODE </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40005818) Address match code (Slave mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_ISR >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_DIR  ------------------------------------
// SVD Line: 13882

//  <item> SFDITEM_FIELD__I2C2_ISR_DIR
//    <name> DIR </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005818) Transfer direction (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_BUSY  -----------------------------------
// SVD Line: 13889

//  <item> SFDITEM_FIELD__I2C2_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005818) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.15..15> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_ALERT  -----------------------------------
// SVD Line: 13896

//  <item> SFDITEM_FIELD__I2C2_ISR_ALERT
//    <name> ALERT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005818) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_ISR_TIMEOUT  ----------------------------------
// SVD Line: 13903

//  <item> SFDITEM_FIELD__I2C2_ISR_TIMEOUT
//    <name> TIMEOUT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40005818) Timeout or t_low detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.12..12> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_PECERR  ----------------------------------
// SVD Line: 13910

//  <item> SFDITEM_FIELD__I2C2_ISR_PECERR
//    <name> PECERR </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40005818) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.11..11> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_OVR  ------------------------------------
// SVD Line: 13917

//  <item> SFDITEM_FIELD__I2C2_ISR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40005818) Overrun/Underrun (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.10..10> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_ARLO  -----------------------------------
// SVD Line: 13924

//  <item> SFDITEM_FIELD__I2C2_ISR_ARLO
//    <name> ARLO </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40005818) Arbitration lost </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_BERR  -----------------------------------
// SVD Line: 13931

//  <item> SFDITEM_FIELD__I2C2_ISR_BERR
//    <name> BERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40005818) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_TCR  ------------------------------------
// SVD Line: 13938

//  <item> SFDITEM_FIELD__I2C2_ISR_TCR
//    <name> TCR </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005818) Transfer Complete Reload </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.7..7> TCR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_ISR_TC  ------------------------------------
// SVD Line: 13945

//  <item> SFDITEM_FIELD__I2C2_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005818) Transfer Complete (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_STOPF  -----------------------------------
// SVD Line: 13952

//  <item> SFDITEM_FIELD__I2C2_ISR_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005818) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_NACKF  -----------------------------------
// SVD Line: 13959

//  <item> SFDITEM_FIELD__I2C2_ISR_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005818) Not acknowledge received flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_ADDR  -----------------------------------
// SVD Line: 13966

//  <item> SFDITEM_FIELD__I2C2_ISR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005818) Address matched (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.3..3> ADDR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_RXNE  -----------------------------------
// SVD Line: 13973

//  <item> SFDITEM_FIELD__I2C2_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005818) Receive data register not empty (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.2..2> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_TXIS  -----------------------------------
// SVD Line: 13980

//  <item> SFDITEM_FIELD__I2C2_ISR_TXIS
//    <name> TXIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005818) Transmit interrupt status (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.1..1> TXIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_TXE  ------------------------------------
// SVD Line: 13987

//  <item> SFDITEM_FIELD__I2C2_ISR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005818) Transmit data register empty (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.0..0> TXE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_ISR  ------------------------------------
// SVD Line: 13867

//  <rtree> SFDITEM_REG__I2C2_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005818) Interrupt and Status register </i>
//    <loc> ( (unsigned int)((I2C2_ISR >> 0) & 0xFFFFFFFF), ((I2C2_ISR = (I2C2_ISR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_ISR_ADDCODE </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_DIR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_ALERT </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_PECERR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_OVR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_ARLO </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_BERR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TCR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TC </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_STOPF </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_NACKF </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_ADDR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TXIS </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TXE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_ICR  --------------------------------
// SVD Line: 13996

unsigned int I2C2_ICR __AT (0x4000581C);



// ------------------------------  Field Item: I2C2_ICR_ALERTCF  ----------------------------------
// SVD Line: 14005

//  <item> SFDITEM_FIELD__I2C2_ICR_ALERTCF
//    <name> ALERTCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000581C) Alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.13..13> ALERTCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_ICR_TIMOUTCF  ---------------------------------
// SVD Line: 14011

//  <item> SFDITEM_FIELD__I2C2_ICR_TIMOUTCF
//    <name> TIMOUTCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000581C) Timeout detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.12..12> TIMOUTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_PECCF  -----------------------------------
// SVD Line: 14017

//  <item> SFDITEM_FIELD__I2C2_ICR_PECCF
//    <name> PECCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000581C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.11..11> PECCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_OVRCF  -----------------------------------
// SVD Line: 14023

//  <item> SFDITEM_FIELD__I2C2_ICR_OVRCF
//    <name> OVRCF </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000581C) Overrun/Underrun flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.10..10> OVRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_ARLOCF  ----------------------------------
// SVD Line: 14029

//  <item> SFDITEM_FIELD__I2C2_ICR_ARLOCF
//    <name> ARLOCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000581C) Arbitration lost flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.9..9> ARLOCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_BERRCF  ----------------------------------
// SVD Line: 14035

//  <item> SFDITEM_FIELD__I2C2_ICR_BERRCF
//    <name> BERRCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000581C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.8..8> BERRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_STOPCF  ----------------------------------
// SVD Line: 14041

//  <item> SFDITEM_FIELD__I2C2_ICR_STOPCF
//    <name> STOPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000581C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.5..5> STOPCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_NACKCF  ----------------------------------
// SVD Line: 14047

//  <item> SFDITEM_FIELD__I2C2_ICR_NACKCF
//    <name> NACKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000581C) Not Acknowledge flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.4..4> NACKCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_ADDRCF  ----------------------------------
// SVD Line: 14053

//  <item> SFDITEM_FIELD__I2C2_ICR_ADDRCF
//    <name> ADDRCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000581C) Address Matched flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.3..3> ADDRCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_ICR  ------------------------------------
// SVD Line: 13996

//  <rtree> SFDITEM_REG__I2C2_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000581C) Interrupt clear register </i>
//    <loc> ( (unsigned int)((I2C2_ICR >> 0) & 0xFFFFFFFF), ((I2C2_ICR = (I2C2_ICR & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_ICR_ALERTCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_TIMOUTCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_PECCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_OVRCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_ARLOCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_BERRCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_STOPCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_NACKCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_ADDRCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_PECR  --------------------------------
// SVD Line: 14061

unsigned int I2C2_PECR __AT (0x40005820);



// --------------------------------  Field Item: I2C2_PECR_PEC  -----------------------------------
// SVD Line: 14070

//  <item> SFDITEM_FIELD__I2C2_PECR_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005820) Packet error checking register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_PECR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_PECR  -----------------------------------
// SVD Line: 14061

//  <rtree> SFDITEM_REG__I2C2_PECR
//    <name> PECR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005820) PEC register </i>
//    <loc> ( (unsigned int)((I2C2_PECR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_PECR_PEC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_RXDR  --------------------------------
// SVD Line: 14078

unsigned int I2C2_RXDR __AT (0x40005824);



// ------------------------------  Field Item: I2C2_RXDR_RXDATA  ----------------------------------
// SVD Line: 14087

//  <item> SFDITEM_FIELD__I2C2_RXDR_RXDATA
//    <name> RXDATA </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005824) 8-bit receive data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_RXDR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_RXDR  -----------------------------------
// SVD Line: 14078

//  <rtree> SFDITEM_REG__I2C2_RXDR
//    <name> RXDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005824) Receive data register </i>
//    <loc> ( (unsigned int)((I2C2_RXDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_RXDR_RXDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_TXDR  --------------------------------
// SVD Line: 14095

unsigned int I2C2_TXDR __AT (0x40005828);



// ------------------------------  Field Item: I2C2_TXDR_TXDATA  ----------------------------------
// SVD Line: 14104

//  <item> SFDITEM_FIELD__I2C2_TXDR_TXDATA
//    <name> TXDATA </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005828) 8-bit transmit data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TXDR >> 0) & 0xFF), ((I2C2_TXDR = (I2C2_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_TXDR  -----------------------------------
// SVD Line: 14095

//  <rtree> SFDITEM_REG__I2C2_TXDR
//    <name> TXDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005828) Transmit data register </i>
//    <loc> ( (unsigned int)((I2C2_TXDR >> 0) & 0xFFFFFFFF), ((I2C2_TXDR = (I2C2_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TXDR_TXDATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C2  -------------------------------------
// SVD Line: 14114

//  <view> I2C2
//    <name> I2C2 </name>
//    <item> SFDITEM_REG__I2C2_CR1 </item>
//    <item> SFDITEM_REG__I2C2_CR2 </item>
//    <item> SFDITEM_REG__I2C2_OAR1 </item>
//    <item> SFDITEM_REG__I2C2_OAR2 </item>
//    <item> SFDITEM_REG__I2C2_TIMINGR </item>
//    <item> SFDITEM_REG__I2C2_TIMEOUTR </item>
//    <item> SFDITEM_REG__I2C2_ISR </item>
//    <item> SFDITEM_REG__I2C2_ICR </item>
//    <item> SFDITEM_REG__I2C2_PECR </item>
//    <item> SFDITEM_REG__I2C2_RXDR </item>
//    <item> SFDITEM_REG__I2C2_TXDR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C3_CR1  --------------------------------
// SVD Line: 13469

unsigned int I2C3_CR1 __AT (0x40007800);



// ---------------------------------  Field Item: I2C3_CR1_PE  ------------------------------------
// SVD Line: 13477

//  <item> SFDITEM_FIELD__I2C3_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007800) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR1_TXIE  -----------------------------------
// SVD Line: 13484

//  <item> SFDITEM_FIELD__I2C3_CR1_TXIE
//    <name> TXIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007800) TX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.1..1> TXIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR1_RXIE  -----------------------------------
// SVD Line: 13491

//  <item> SFDITEM_FIELD__I2C3_CR1_RXIE
//    <name> RXIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007800) RX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.2..2> RXIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_ADDRIE  ----------------------------------
// SVD Line: 13498

//  <item> SFDITEM_FIELD__I2C3_CR1_ADDRIE
//    <name> ADDRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007800) Address match interrupt enable (slave only) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.3..3> ADDRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_NACKIE  ----------------------------------
// SVD Line: 13505

//  <item> SFDITEM_FIELD__I2C3_CR1_NACKIE
//    <name> NACKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007800) Not acknowledge received interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.4..4> NACKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_STOPIE  ----------------------------------
// SVD Line: 13512

//  <item> SFDITEM_FIELD__I2C3_CR1_STOPIE
//    <name> STOPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007800) STOP detection Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.5..5> STOPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR1_TCIE  -----------------------------------
// SVD Line: 13519

//  <item> SFDITEM_FIELD__I2C3_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007800) Transfer Complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_ERRIE  -----------------------------------
// SVD Line: 13526

//  <item> SFDITEM_FIELD__I2C3_CR1_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007800) Error interrupts enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.7..7> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR1_DNF  ------------------------------------
// SVD Line: 13533

//  <item> SFDITEM_FIELD__I2C3_CR1_DNF
//    <name> DNF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40007800) Digital noise filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_CR1 >> 8) & 0xF), ((I2C3_CR1 = (I2C3_CR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_ANFOFF  ----------------------------------
// SVD Line: 13540

//  <item> SFDITEM_FIELD__I2C3_CR1_ANFOFF
//    <name> ANFOFF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007800) Analog noise filter OFF </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.12..12> ANFOFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_SWRST  -----------------------------------
// SVD Line: 13547

//  <item> SFDITEM_FIELD__I2C3_CR1_SWRST
//    <name> SWRST </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40007800) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.13..13> SWRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_CR1_TXDMAEN  ----------------------------------
// SVD Line: 13554

//  <item> SFDITEM_FIELD__I2C3_CR1_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007800) DMA transmission requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.14..14> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_CR1_RXDMAEN  ----------------------------------
// SVD Line: 13561

//  <item> SFDITEM_FIELD__I2C3_CR1_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007800) DMA reception requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.15..15> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR1_SBC  ------------------------------------
// SVD Line: 13568

//  <item> SFDITEM_FIELD__I2C3_CR1_SBC
//    <name> SBC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007800) Slave byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.16..16> SBC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C3_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 13575

//  <item> SFDITEM_FIELD__I2C3_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007800) Clock stretching disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.17..17> NOSTRETCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_WUPEN  -----------------------------------
// SVD Line: 13582

//  <item> SFDITEM_FIELD__I2C3_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007800) Wakeup from STOP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.18..18> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR1_GCEN  -----------------------------------
// SVD Line: 13589

//  <item> SFDITEM_FIELD__I2C3_CR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007800) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_SMBHEN  ----------------------------------
// SVD Line: 13596

//  <item> SFDITEM_FIELD__I2C3_CR1_SMBHEN
//    <name> SMBHEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007800) SMBus Host address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.20..20> SMBHEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_SMBDEN  ----------------------------------
// SVD Line: 13603

//  <item> SFDITEM_FIELD__I2C3_CR1_SMBDEN
//    <name> SMBDEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007800) SMBus Device Default address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.21..21> SMBDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_CR1_ALERTEN  ----------------------------------
// SVD Line: 13610

//  <item> SFDITEM_FIELD__I2C3_CR1_ALERTEN
//    <name> ALERTEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007800) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.22..22> ALERTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR1_PECEN  -----------------------------------
// SVD Line: 13617

//  <item> SFDITEM_FIELD__I2C3_CR1_PECEN
//    <name> PECEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40007800) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR1 ) </loc>
//      <o.23..23> PECEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_CR1  ------------------------------------
// SVD Line: 13469

//  <rtree> SFDITEM_REG__I2C3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007800) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C3_CR1 >> 0) & 0xFFFFFFFF), ((I2C3_CR1 = (I2C3_CR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_TXIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_RXIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_ADDRIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_NACKIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_STOPIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_ERRIE </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_DNF </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_ANFOFF </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_SBC </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_SMBHEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_SMBDEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_ALERTEN </item>
//    <item> SFDITEM_FIELD__I2C3_CR1_PECEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C3_CR2  --------------------------------
// SVD Line: 13626

unsigned int I2C3_CR2 __AT (0x40007804);



// ------------------------------  Field Item: I2C3_CR2_PECBYTE  ----------------------------------
// SVD Line: 13635

//  <item> SFDITEM_FIELD__I2C3_CR2_PECBYTE
//    <name> PECBYTE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007804) Packet error checking byte </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.26..26> PECBYTE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_CR2_AUTOEND  ----------------------------------
// SVD Line: 13641

//  <item> SFDITEM_FIELD__I2C3_CR2_AUTOEND
//    <name> AUTOEND </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007804) Automatic end mode (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.25..25> AUTOEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_RELOAD  ----------------------------------
// SVD Line: 13647

//  <item> SFDITEM_FIELD__I2C3_CR2_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007804) NBYTES reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.24..24> RELOAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_NBYTES  ----------------------------------
// SVD Line: 13653

//  <item> SFDITEM_FIELD__I2C3_CR2_NBYTES
//    <name> NBYTES </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40007804) Number of bytes </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_CR2 >> 16) & 0xFF), ((I2C3_CR2 = (I2C3_CR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR2_NACK  -----------------------------------
// SVD Line: 13659

//  <item> SFDITEM_FIELD__I2C3_CR2_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007804) NACK generation (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.15..15> NACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_CR2_STOP  -----------------------------------
// SVD Line: 13665

//  <item> SFDITEM_FIELD__I2C3_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007804) Stop generation (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.14..14> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_START  -----------------------------------
// SVD Line: 13671

//  <item> SFDITEM_FIELD__I2C3_CR2_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007804) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.13..13> START
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_CR2_HEAD10R  ----------------------------------
// SVD Line: 13677

//  <item> SFDITEM_FIELD__I2C3_CR2_HEAD10R
//    <name> HEAD10R </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007804) 10-bit address header only read direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.12..12> HEAD10R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_ADD10  -----------------------------------
// SVD Line: 13683

//  <item> SFDITEM_FIELD__I2C3_CR2_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007804) 10-bit addressing mode (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.11..11> ADD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_RD_WRN  ----------------------------------
// SVD Line: 13689

//  <item> SFDITEM_FIELD__I2C3_CR2_RD_WRN
//    <name> RD_WRN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007804) Transfer direction (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.10..10> RD_WRN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_SADD8  -----------------------------------
// SVD Line: 13695

//  <item> SFDITEM_FIELD__I2C3_CR2_SADD8
//    <name> SADD8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40007804) Slave address bit 9:8 (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_CR2 >> 8) & 0x3), ((I2C3_CR2 = (I2C3_CR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_SADD1  -----------------------------------
// SVD Line: 13701

//  <item> SFDITEM_FIELD__I2C3_CR2_SADD1
//    <name> SADD1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40007804) Slave address bit 7:1 (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_CR2 >> 1) & 0x7F), ((I2C3_CR2 = (I2C3_CR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C3_CR2_SADD0  -----------------------------------
// SVD Line: 13707

//  <item> SFDITEM_FIELD__I2C3_CR2_SADD0
//    <name> SADD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007804) Slave address bit 0 (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_CR2 ) </loc>
//      <o.0..0> SADD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_CR2  ------------------------------------
// SVD Line: 13626

//  <rtree> SFDITEM_REG__I2C3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007804) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C3_CR2 >> 0) & 0xFFFFFFFF), ((I2C3_CR2 = (I2C3_CR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_CR2_PECBYTE </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_AUTOEND </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_RELOAD </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_NBYTES </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_NACK </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_STOP </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_START </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_HEAD10R </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_RD_WRN </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_SADD8 </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_SADD1 </item>
//    <item> SFDITEM_FIELD__I2C3_CR2_SADD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C3_OAR1  --------------------------------
// SVD Line: 13715

unsigned int I2C3_OAR1 __AT (0x40007808);



// -------------------------------  Field Item: I2C3_OAR1_OA1_0  ----------------------------------
// SVD Line: 13724

//  <item> SFDITEM_FIELD__I2C3_OAR1_OA1_0
//    <name> OA1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007808) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_OAR1 ) </loc>
//      <o.0..0> OA1_0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_OAR1_OA1_1  ----------------------------------
// SVD Line: 13730

//  <item> SFDITEM_FIELD__I2C3_OAR1_OA1_1
//    <name> OA1_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40007808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_OAR1 >> 1) & 0x7F), ((I2C3_OAR1 = (I2C3_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C3_OAR1_OA1_8  ----------------------------------
// SVD Line: 13736

//  <item> SFDITEM_FIELD__I2C3_OAR1_OA1_8
//    <name> OA1_8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40007808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_OAR1 >> 8) & 0x3), ((I2C3_OAR1 = (I2C3_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C3_OAR1_OA1MODE  ---------------------------------
// SVD Line: 13742

//  <item> SFDITEM_FIELD__I2C3_OAR1_OA1MODE
//    <name> OA1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007808) Own Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_OAR1 ) </loc>
//      <o.10..10> OA1MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_OAR1_OA1EN  ----------------------------------
// SVD Line: 13748

//  <item> SFDITEM_FIELD__I2C3_OAR1_OA1EN
//    <name> OA1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007808) Own Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_OAR1 ) </loc>
//      <o.15..15> OA1EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_OAR1  -----------------------------------
// SVD Line: 13715

//  <rtree> SFDITEM_REG__I2C3_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007808) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C3_OAR1 >> 0) & 0xFFFFFFFF), ((I2C3_OAR1 = (I2C3_OAR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_OAR1_OA1_0 </item>
//    <item> SFDITEM_FIELD__I2C3_OAR1_OA1_1 </item>
//    <item> SFDITEM_FIELD__I2C3_OAR1_OA1_8 </item>
//    <item> SFDITEM_FIELD__I2C3_OAR1_OA1MODE </item>
//    <item> SFDITEM_FIELD__I2C3_OAR1_OA1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C3_OAR2  --------------------------------
// SVD Line: 13756

unsigned int I2C3_OAR2 __AT (0x4000780C);



// --------------------------------  Field Item: I2C3_OAR2_OA2  -----------------------------------
// SVD Line: 13765

//  <item> SFDITEM_FIELD__I2C3_OAR2_OA2
//    <name> OA2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000780C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_OAR2 >> 1) & 0x7F), ((I2C3_OAR2 = (I2C3_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C3_OAR2_OA2MSK  ----------------------------------
// SVD Line: 13771

//  <item> SFDITEM_FIELD__I2C3_OAR2_OA2MSK
//    <name> OA2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000780C) Own Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_OAR2 >> 8) & 0x7), ((I2C3_OAR2 = (I2C3_OAR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C3_OAR2_OA2EN  ----------------------------------
// SVD Line: 13777

//  <item> SFDITEM_FIELD__I2C3_OAR2_OA2EN
//    <name> OA2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000780C) Own Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_OAR2 ) </loc>
//      <o.15..15> OA2EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_OAR2  -----------------------------------
// SVD Line: 13756

//  <rtree> SFDITEM_REG__I2C3_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000780C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C3_OAR2 >> 0) & 0xFFFFFFFF), ((I2C3_OAR2 = (I2C3_OAR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_OAR2_OA2 </item>
//    <item> SFDITEM_FIELD__I2C3_OAR2_OA2MSK </item>
//    <item> SFDITEM_FIELD__I2C3_OAR2_OA2EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C3_TIMINGR  ------------------------------
// SVD Line: 13785

unsigned int I2C3_TIMINGR __AT (0x40007810);



// ------------------------------  Field Item: I2C3_TIMINGR_SCLL  ---------------------------------
// SVD Line: 13794

//  <item> SFDITEM_FIELD__I2C3_TIMINGR_SCLL
//    <name> SCLL </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007810) SCL low period (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_TIMINGR >> 0) & 0xFF), ((I2C3_TIMINGR = (I2C3_TIMINGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C3_TIMINGR_SCLH  ---------------------------------
// SVD Line: 13800

//  <item> SFDITEM_FIELD__I2C3_TIMINGR_SCLH
//    <name> SCLH </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40007810) SCL high period (master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_TIMINGR >> 8) & 0xFF), ((I2C3_TIMINGR = (I2C3_TIMINGR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C3_TIMINGR_SDADEL  --------------------------------
// SVD Line: 13806

//  <item> SFDITEM_FIELD__I2C3_TIMINGR_SDADEL
//    <name> SDADEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40007810) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_TIMINGR >> 16) & 0xF), ((I2C3_TIMINGR = (I2C3_TIMINGR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C3_TIMINGR_SCLDEL  --------------------------------
// SVD Line: 13812

//  <item> SFDITEM_FIELD__I2C3_TIMINGR_SCLDEL
//    <name> SCLDEL </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40007810) Data setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_TIMINGR >> 20) & 0xF), ((I2C3_TIMINGR = (I2C3_TIMINGR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C3_TIMINGR_PRESC  ---------------------------------
// SVD Line: 13818

//  <item> SFDITEM_FIELD__I2C3_TIMINGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40007810) Timing prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_TIMINGR >> 28) & 0xF), ((I2C3_TIMINGR = (I2C3_TIMINGR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C3_TIMINGR  ----------------------------------
// SVD Line: 13785

//  <rtree> SFDITEM_REG__I2C3_TIMINGR
//    <name> TIMINGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007810) Timing register </i>
//    <loc> ( (unsigned int)((I2C3_TIMINGR >> 0) & 0xFFFFFFFF), ((I2C3_TIMINGR = (I2C3_TIMINGR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_TIMINGR_SCLL </item>
//    <item> SFDITEM_FIELD__I2C3_TIMINGR_SCLH </item>
//    <item> SFDITEM_FIELD__I2C3_TIMINGR_SDADEL </item>
//    <item> SFDITEM_FIELD__I2C3_TIMINGR_SCLDEL </item>
//    <item> SFDITEM_FIELD__I2C3_TIMINGR_PRESC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2C3_TIMEOUTR  ------------------------------
// SVD Line: 13826

unsigned int I2C3_TIMEOUTR __AT (0x40007814);



// ---------------------------  Field Item: I2C3_TIMEOUTR_TIMEOUTA  -------------------------------
// SVD Line: 13835

//  <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIMEOUTA
//    <name> TIMEOUTA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007814) Bus timeout A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C3_TIMEOUTR >> 0) & 0xFFF), ((I2C3_TIMEOUTR = (I2C3_TIMEOUTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C3_TIMEOUTR_TIDLE  --------------------------------
// SVD Line: 13841

//  <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIDLE
//    <name> TIDLE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007814) Idle clock timeout detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_TIMEOUTR ) </loc>
//      <o.12..12> TIDLE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C3_TIMEOUTR_TIMOUTEN  -------------------------------
// SVD Line: 13847

//  <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIMOUTEN
//    <name> TIMOUTEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007814) Clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_TIMEOUTR ) </loc>
//      <o.15..15> TIMOUTEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C3_TIMEOUTR_TIMEOUTB  -------------------------------
// SVD Line: 13853

//  <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIMEOUTB
//    <name> TIMEOUTB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40007814) Bus timeout B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C3_TIMEOUTR >> 16) & 0xFFF), ((I2C3_TIMEOUTR = (I2C3_TIMEOUTR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C3_TIMEOUTR_TEXTEN  --------------------------------
// SVD Line: 13859

//  <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TEXTEN
//    <name> TEXTEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007814) Extended clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_TIMEOUTR ) </loc>
//      <o.31..31> TEXTEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: I2C3_TIMEOUTR  ---------------------------------
// SVD Line: 13826

//  <rtree> SFDITEM_REG__I2C3_TIMEOUTR
//    <name> TIMEOUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007814) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C3_TIMEOUTR >> 0) & 0xFFFFFFFF), ((I2C3_TIMEOUTR = (I2C3_TIMEOUTR & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIMEOUTA </item>
//    <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIDLE </item>
//    <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIMOUTEN </item>
//    <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TIMEOUTB </item>
//    <item> SFDITEM_FIELD__I2C3_TIMEOUTR_TEXTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C3_ISR  --------------------------------
// SVD Line: 13867

unsigned int I2C3_ISR __AT (0x40007818);



// ------------------------------  Field Item: I2C3_ISR_ADDCODE  ----------------------------------
// SVD Line: 13875

//  <item> SFDITEM_FIELD__I2C3_ISR_ADDCODE
//    <name> ADDCODE </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40007818) Address match code (Slave mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_ISR >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_DIR  ------------------------------------
// SVD Line: 13882

//  <item> SFDITEM_FIELD__I2C3_ISR_DIR
//    <name> DIR </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40007818) Transfer direction (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_BUSY  -----------------------------------
// SVD Line: 13889

//  <item> SFDITEM_FIELD__I2C3_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40007818) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.15..15> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ISR_ALERT  -----------------------------------
// SVD Line: 13896

//  <item> SFDITEM_FIELD__I2C3_ISR_ALERT
//    <name> ALERT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40007818) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_ISR_TIMEOUT  ----------------------------------
// SVD Line: 13903

//  <item> SFDITEM_FIELD__I2C3_ISR_TIMEOUT
//    <name> TIMEOUT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40007818) Timeout or t_low detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.12..12> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ISR_PECERR  ----------------------------------
// SVD Line: 13910

//  <item> SFDITEM_FIELD__I2C3_ISR_PECERR
//    <name> PECERR </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40007818) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.11..11> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_OVR  ------------------------------------
// SVD Line: 13917

//  <item> SFDITEM_FIELD__I2C3_ISR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40007818) Overrun/Underrun (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.10..10> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_ARLO  -----------------------------------
// SVD Line: 13924

//  <item> SFDITEM_FIELD__I2C3_ISR_ARLO
//    <name> ARLO </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40007818) Arbitration lost </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_BERR  -----------------------------------
// SVD Line: 13931

//  <item> SFDITEM_FIELD__I2C3_ISR_BERR
//    <name> BERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40007818) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_TCR  ------------------------------------
// SVD Line: 13938

//  <item> SFDITEM_FIELD__I2C3_ISR_TCR
//    <name> TCR </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40007818) Transfer Complete Reload </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.7..7> TCR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C3_ISR_TC  ------------------------------------
// SVD Line: 13945

//  <item> SFDITEM_FIELD__I2C3_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40007818) Transfer Complete (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ISR_STOPF  -----------------------------------
// SVD Line: 13952

//  <item> SFDITEM_FIELD__I2C3_ISR_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40007818) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ISR_NACKF  -----------------------------------
// SVD Line: 13959

//  <item> SFDITEM_FIELD__I2C3_ISR_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007818) Not acknowledge received flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_ADDR  -----------------------------------
// SVD Line: 13966

//  <item> SFDITEM_FIELD__I2C3_ISR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40007818) Address matched (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.3..3> ADDR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_RXNE  -----------------------------------
// SVD Line: 13973

//  <item> SFDITEM_FIELD__I2C3_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007818) Receive data register not empty (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.2..2> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_TXIS  -----------------------------------
// SVD Line: 13980

//  <item> SFDITEM_FIELD__I2C3_ISR_TXIS
//    <name> TXIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007818) Transmit interrupt status (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.1..1> TXIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C3_ISR_TXE  ------------------------------------
// SVD Line: 13987

//  <item> SFDITEM_FIELD__I2C3_ISR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007818) Transmit data register empty (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ISR ) </loc>
//      <o.0..0> TXE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_ISR  ------------------------------------
// SVD Line: 13867

//  <rtree> SFDITEM_REG__I2C3_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007818) Interrupt and Status register </i>
//    <loc> ( (unsigned int)((I2C3_ISR >> 0) & 0xFFFFFFFF), ((I2C3_ISR = (I2C3_ISR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_ISR_ADDCODE </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_DIR </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_ALERT </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_PECERR </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_OVR </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_ARLO </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_BERR </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_TCR </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_TC </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_STOPF </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_NACKF </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_ADDR </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_TXIS </item>
//    <item> SFDITEM_FIELD__I2C3_ISR_TXE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C3_ICR  --------------------------------
// SVD Line: 13996

unsigned int I2C3_ICR __AT (0x4000781C);



// ------------------------------  Field Item: I2C3_ICR_ALERTCF  ----------------------------------
// SVD Line: 14005

//  <item> SFDITEM_FIELD__I2C3_ICR_ALERTCF
//    <name> ALERTCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000781C) Alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.13..13> ALERTCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C3_ICR_TIMOUTCF  ---------------------------------
// SVD Line: 14011

//  <item> SFDITEM_FIELD__I2C3_ICR_TIMOUTCF
//    <name> TIMOUTCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000781C) Timeout detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.12..12> TIMOUTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_PECCF  -----------------------------------
// SVD Line: 14017

//  <item> SFDITEM_FIELD__I2C3_ICR_PECCF
//    <name> PECCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000781C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.11..11> PECCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_OVRCF  -----------------------------------
// SVD Line: 14023

//  <item> SFDITEM_FIELD__I2C3_ICR_OVRCF
//    <name> OVRCF </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000781C) Overrun/Underrun flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.10..10> OVRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_ARLOCF  ----------------------------------
// SVD Line: 14029

//  <item> SFDITEM_FIELD__I2C3_ICR_ARLOCF
//    <name> ARLOCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000781C) Arbitration lost flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.9..9> ARLOCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_BERRCF  ----------------------------------
// SVD Line: 14035

//  <item> SFDITEM_FIELD__I2C3_ICR_BERRCF
//    <name> BERRCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000781C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.8..8> BERRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_STOPCF  ----------------------------------
// SVD Line: 14041

//  <item> SFDITEM_FIELD__I2C3_ICR_STOPCF
//    <name> STOPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000781C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.5..5> STOPCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_NACKCF  ----------------------------------
// SVD Line: 14047

//  <item> SFDITEM_FIELD__I2C3_ICR_NACKCF
//    <name> NACKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000781C) Not Acknowledge flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.4..4> NACKCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C3_ICR_ADDRCF  ----------------------------------
// SVD Line: 14053

//  <item> SFDITEM_FIELD__I2C3_ICR_ADDRCF
//    <name> ADDRCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000781C) Address Matched flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C3_ICR ) </loc>
//      <o.3..3> ADDRCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_ICR  ------------------------------------
// SVD Line: 13996

//  <rtree> SFDITEM_REG__I2C3_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000781C) Interrupt clear register </i>
//    <loc> ( (unsigned int)((I2C3_ICR >> 0) & 0xFFFFFFFF), ((I2C3_ICR = (I2C3_ICR & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_ICR_ALERTCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_TIMOUTCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_PECCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_OVRCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_ARLOCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_BERRCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_STOPCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_NACKCF </item>
//    <item> SFDITEM_FIELD__I2C3_ICR_ADDRCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C3_PECR  --------------------------------
// SVD Line: 14061

unsigned int I2C3_PECR __AT (0x40007820);



// --------------------------------  Field Item: I2C3_PECR_PEC  -----------------------------------
// SVD Line: 14070

//  <item> SFDITEM_FIELD__I2C3_PECR_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40007820) Packet error checking register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_PECR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_PECR  -----------------------------------
// SVD Line: 14061

//  <rtree> SFDITEM_REG__I2C3_PECR
//    <name> PECR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007820) PEC register </i>
//    <loc> ( (unsigned int)((I2C3_PECR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C3_PECR_PEC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C3_RXDR  --------------------------------
// SVD Line: 14078

unsigned int I2C3_RXDR __AT (0x40007824);



// ------------------------------  Field Item: I2C3_RXDR_RXDATA  ----------------------------------
// SVD Line: 14087

//  <item> SFDITEM_FIELD__I2C3_RXDR_RXDATA
//    <name> RXDATA </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40007824) 8-bit receive data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_RXDR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_RXDR  -----------------------------------
// SVD Line: 14078

//  <rtree> SFDITEM_REG__I2C3_RXDR
//    <name> RXDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007824) Receive data register </i>
//    <loc> ( (unsigned int)((I2C3_RXDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C3_RXDR_RXDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C3_TXDR  --------------------------------
// SVD Line: 14095

unsigned int I2C3_TXDR __AT (0x40007828);



// ------------------------------  Field Item: I2C3_TXDR_TXDATA  ----------------------------------
// SVD Line: 14104

//  <item> SFDITEM_FIELD__I2C3_TXDR_TXDATA
//    <name> TXDATA </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007828) 8-bit transmit data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C3_TXDR >> 0) & 0xFF), ((I2C3_TXDR = (I2C3_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C3_TXDR  -----------------------------------
// SVD Line: 14095

//  <rtree> SFDITEM_REG__I2C3_TXDR
//    <name> TXDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007828) Transmit data register </i>
//    <loc> ( (unsigned int)((I2C3_TXDR >> 0) & 0xFFFFFFFF), ((I2C3_TXDR = (I2C3_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C3_TXDR_TXDATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C3  -------------------------------------
// SVD Line: 14217

//  <view> I2C3
//    <name> I2C3 </name>
//    <item> SFDITEM_REG__I2C3_CR1 </item>
//    <item> SFDITEM_REG__I2C3_CR2 </item>
//    <item> SFDITEM_REG__I2C3_OAR1 </item>
//    <item> SFDITEM_REG__I2C3_OAR2 </item>
//    <item> SFDITEM_REG__I2C3_TIMINGR </item>
//    <item> SFDITEM_REG__I2C3_TIMEOUTR </item>
//    <item> SFDITEM_REG__I2C3_ISR </item>
//    <item> SFDITEM_REG__I2C3_ICR </item>
//    <item> SFDITEM_REG__I2C3_PECR </item>
//    <item> SFDITEM_REG__I2C3_RXDR </item>
//    <item> SFDITEM_REG__I2C3_TXDR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 14357

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 14366

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 14357

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 14374

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 14383

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 14374

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 14391

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 14400

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 14391

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 14408

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 14417

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 14423

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_WVU  ------------------------------------
// SVD Line: 14429

//  <item> SFDITEM_FIELD__IWDG_SR_WVU
//    <name> WVU </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000300C) Watchdog counter window value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.2..2> WVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 14408

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_WVU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IWDG_WINR  --------------------------------
// SVD Line: 14437

unsigned int IWDG_WINR __AT (0x40003010);



// --------------------------------  Field Item: IWDG_WINR_WIN  -----------------------------------
// SVD Line: 14446

//  <item> SFDITEM_FIELD__IWDG_WINR_WIN
//    <name> WIN </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003010) Watchdog counter window value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_WINR >> 0) & 0xFFF), ((IWDG_WINR = (IWDG_WINR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_WINR  -----------------------------------
// SVD Line: 14437

//  <rtree> SFDITEM_REG__IWDG_WINR
//    <name> WINR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003010) Window register </i>
//    <loc> ( (unsigned int)((IWDG_WINR >> 0) & 0xFFFFFFFF), ((IWDG_WINR = (IWDG_WINR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_WINR_WIN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 14320

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_WINR </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 14475

unsigned int WWDG_CR __AT (0x40002C00);



// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 14484

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) 7-bit counter </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 14490

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) Activation bit </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 14475

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 14498

unsigned int WWDG_CFR __AT (0x40002C04);



// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 14507

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Early wakeup interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB  -----------------------------------
// SVD Line: 14513

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB
//    <name> WDGTB </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40002C04) Timer base </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 7) & 0x3), ((WWDG_CFR = (WWDG_CFR & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 14519

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) 7-bit window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 14498

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 14527

unsigned int WWDG_SR __AT (0x40002C08);



// --------------------------------  Field Item: WWDG_SR_EWIF  ------------------------------------
// SVD Line: 14536

//  <item> SFDITEM_FIELD__WWDG_SR_EWIF
//    <name> EWIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Early wakeup interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_SR ) </loc>
//      <o.0..0> EWIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 14527

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) Status register </i>
//    <loc> ( (unsigned int)((WWDG_SR >> 0) & 0xFFFFFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 14456

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RTC_TR  ---------------------------------
// SVD Line: 14583

unsigned int RTC_TR __AT (0x40002800);



// ----------------------------------  Field Item: RTC_TR_PM  -------------------------------------
// SVD Line: 14592

//  <item> SFDITEM_FIELD__RTC_TR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002800) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HT  -------------------------------------
// SVD Line: 14598

//  <item> SFDITEM_FIELD__RTC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002800) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 20) & 0x3), ((RTC_TR = (RTC_TR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HU  -------------------------------------
// SVD Line: 14604

//  <item> SFDITEM_FIELD__RTC_TR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002800) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 16) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_MNT  -------------------------------------
// SVD Line: 14610

//  <item> SFDITEM_FIELD__RTC_TR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002800) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 12) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_MNU  -------------------------------------
// SVD Line: 14616

//  <item> SFDITEM_FIELD__RTC_TR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002800) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 8) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_ST  -------------------------------------
// SVD Line: 14622

//  <item> SFDITEM_FIELD__RTC_TR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002800) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 4) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_SU  -------------------------------------
// SVD Line: 14628

//  <item> SFDITEM_FIELD__RTC_TR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002800) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 0) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR  -------------------------------------
// SVD Line: 14583

//  <rtree> SFDITEM_REG__RTC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) time register </i>
//    <loc> ( (unsigned int)((RTC_TR >> 0) & 0xFFFFFFFF), ((RTC_TR = (RTC_TR & ~(0x7F7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TR_PM </item>
//    <item> SFDITEM_FIELD__RTC_TR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_TR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_TR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TR_SU </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_DR  ---------------------------------
// SVD Line: 14636

unsigned int RTC_DR __AT (0x40002804);



// ----------------------------------  Field Item: RTC_DR_YT  -------------------------------------
// SVD Line: 14645

//  <item> SFDITEM_FIELD__RTC_DR_YT
//    <name> YT </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40002804) Year tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 20) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_YU  -------------------------------------
// SVD Line: 14651

//  <item> SFDITEM_FIELD__RTC_DR_YU
//    <name> YU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002804) Year units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 16) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_DR_WDU  -------------------------------------
// SVD Line: 14657

//  <item> SFDITEM_FIELD__RTC_DR_WDU
//    <name> WDU </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40002804) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 13) & 0x7), ((RTC_DR = (RTC_DR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MT  -------------------------------------
// SVD Line: 14663

//  <item> SFDITEM_FIELD__RTC_DR_MT
//    <name> MT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002804) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_DR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MU  -------------------------------------
// SVD Line: 14669

//  <item> SFDITEM_FIELD__RTC_DR_MU
//    <name> MU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002804) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 8) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DT  -------------------------------------
// SVD Line: 14675

//  <item> SFDITEM_FIELD__RTC_DR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40002804) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 4) & 0x3), ((RTC_DR = (RTC_DR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DU  -------------------------------------
// SVD Line: 14681

//  <item> SFDITEM_FIELD__RTC_DR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002804) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 0) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_DR  -------------------------------------
// SVD Line: 14636

//  <rtree> SFDITEM_REG__RTC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) date register </i>
//    <loc> ( (unsigned int)((RTC_DR >> 0) & 0xFFFFFFFF), ((RTC_DR = (RTC_DR & ~(0xFFFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_DR_YT </item>
//    <item> SFDITEM_FIELD__RTC_DR_YU </item>
//    <item> SFDITEM_FIELD__RTC_DR_WDU </item>
//    <item> SFDITEM_FIELD__RTC_DR_MT </item>
//    <item> SFDITEM_FIELD__RTC_DR_MU </item>
//    <item> SFDITEM_FIELD__RTC_DR_DT </item>
//    <item> SFDITEM_FIELD__RTC_DR_DU </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_CR  ---------------------------------
// SVD Line: 14689

unsigned int RTC_CR __AT (0x40002808);



// --------------------------------  Field Item: RTC_CR_WCKSEL  -----------------------------------
// SVD Line: 14698

//  <item> SFDITEM_FIELD__RTC_CR_WCKSEL
//    <name> WCKSEL </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40002808) Wakeup clock selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CR >> 0) & 0x7), ((RTC_CR = (RTC_CR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_TSEDGE  -----------------------------------
// SVD Line: 14704

//  <item> SFDITEM_FIELD__RTC_CR_TSEDGE
//    <name> TSEDGE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002808) Time-stamp event active edge </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.3..3> TSEDGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CR_REFCKON  -----------------------------------
// SVD Line: 14710

//  <item> SFDITEM_FIELD__RTC_CR_REFCKON
//    <name> REFCKON </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002808) Reference clock detection enable (50 or 60 Hz) </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.4..4> REFCKON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CR_BYPSHAD  -----------------------------------
// SVD Line: 14716

//  <item> SFDITEM_FIELD__RTC_CR_BYPSHAD
//    <name> BYPSHAD </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002808) Bypass the shadow registers </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.5..5> BYPSHAD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_FMT  -------------------------------------
// SVD Line: 14722

//  <item> SFDITEM_FIELD__RTC_CR_FMT
//    <name> FMT </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002808) Hour format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.6..6> FMT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRAE  ------------------------------------
// SVD Line: 14728

//  <item> SFDITEM_FIELD__RTC_CR_ALRAE
//    <name> ALRAE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002808) Alarm A enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.8..8> ALRAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRBE  ------------------------------------
// SVD Line: 14734

//  <item> SFDITEM_FIELD__RTC_CR_ALRBE
//    <name> ALRBE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002808) Alarm B enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.9..9> ALRBE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_WUTE  ------------------------------------
// SVD Line: 14740

//  <item> SFDITEM_FIELD__RTC_CR_WUTE
//    <name> WUTE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002808) Wakeup timer enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.10..10> WUTE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TSE  -------------------------------------
// SVD Line: 14746

//  <item> SFDITEM_FIELD__RTC_CR_TSE
//    <name> TSE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002808) Time stamp enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.11..11> TSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRAIE  -----------------------------------
// SVD Line: 14752

//  <item> SFDITEM_FIELD__RTC_CR_ALRAIE
//    <name> ALRAIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002808) Alarm A interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.12..12> ALRAIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRBIE  -----------------------------------
// SVD Line: 14758

//  <item> SFDITEM_FIELD__RTC_CR_ALRBIE
//    <name> ALRBIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002808) Alarm B interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.13..13> ALRBIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_WUTIE  ------------------------------------
// SVD Line: 14764

//  <item> SFDITEM_FIELD__RTC_CR_WUTIE
//    <name> WUTIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002808) Wakeup timer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.14..14> WUTIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TSIE  ------------------------------------
// SVD Line: 14770

//  <item> SFDITEM_FIELD__RTC_CR_TSIE
//    <name> TSIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002808) Time-stamp interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.15..15> TSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ADD1H  ------------------------------------
// SVD Line: 14776

//  <item> SFDITEM_FIELD__RTC_CR_ADD1H
//    <name> ADD1H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002808) Add 1 hour (summer time change) </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.16..16> ADD1H
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_SUB1H  ------------------------------------
// SVD Line: 14782

//  <item> SFDITEM_FIELD__RTC_CR_SUB1H
//    <name> SUB1H </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002808) Subtract 1 hour (winter time change) </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.17..17> SUB1H
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_BKP  -------------------------------------
// SVD Line: 14788

//  <item> SFDITEM_FIELD__RTC_CR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002808) Backup </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.18..18> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_COSEL  ------------------------------------
// SVD Line: 14794

//  <item> SFDITEM_FIELD__RTC_CR_COSEL
//    <name> COSEL </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002808) Calibration output selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.19..19> COSEL
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_POL  -------------------------------------
// SVD Line: 14800

//  <item> SFDITEM_FIELD__RTC_CR_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002808) Output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.20..20> POL
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_OSEL  ------------------------------------
// SVD Line: 14806

//  <item> SFDITEM_FIELD__RTC_CR_OSEL
//    <name> OSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40002808) Output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CR >> 21) & 0x3), ((RTC_CR = (RTC_CR & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_COE  -------------------------------------
// SVD Line: 14812

//  <item> SFDITEM_FIELD__RTC_CR_COE
//    <name> COE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002808) Calibration output enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.23..23> COE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CR  -------------------------------------
// SVD Line: 14689

//  <rtree> SFDITEM_REG__RTC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002808) control register </i>
//    <loc> ( (unsigned int)((RTC_CR >> 0) & 0xFFFFFFFF), ((RTC_CR = (RTC_CR & ~(0xFFFF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CR_WCKSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSEDGE </item>
//    <item> SFDITEM_FIELD__RTC_CR_REFCKON </item>
//    <item> SFDITEM_FIELD__RTC_CR_BYPSHAD </item>
//    <item> SFDITEM_FIELD__RTC_CR_FMT </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRAE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRBE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WUTE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRAIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRBIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WUTIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ADD1H </item>
//    <item> SFDITEM_FIELD__RTC_CR_SUB1H </item>
//    <item> SFDITEM_FIELD__RTC_CR_BKP </item>
//    <item> SFDITEM_FIELD__RTC_CR_COSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_POL </item>
//    <item> SFDITEM_FIELD__RTC_CR_OSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_COE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ISR  ---------------------------------
// SVD Line: 14820

unsigned int RTC_ISR __AT (0x4000280C);



// -------------------------------  Field Item: RTC_ISR_ALRAWF  -----------------------------------
// SVD Line: 14828

//  <item> SFDITEM_FIELD__RTC_ISR_ALRAWF
//    <name> ALRAWF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000280C) Alarm A write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.0..0> ALRAWF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_ALRBWF  -----------------------------------
// SVD Line: 14835

//  <item> SFDITEM_FIELD__RTC_ISR_ALRBWF
//    <name> ALRBWF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000280C) Alarm B write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.1..1> ALRBWF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_WUTWF  -----------------------------------
// SVD Line: 14842

//  <item> SFDITEM_FIELD__RTC_ISR_WUTWF
//    <name> WUTWF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000280C) Wakeup timer write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.2..2> WUTWF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_SHPF  ------------------------------------
// SVD Line: 14849

//  <item> SFDITEM_FIELD__RTC_ISR_SHPF
//    <name> SHPF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000280C) Shift operation pending </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.3..3> SHPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_INITS  -----------------------------------
// SVD Line: 14856

//  <item> SFDITEM_FIELD__RTC_ISR_INITS
//    <name> INITS </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000280C) Initialization status flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.4..4> INITS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_ISR_RSF  ------------------------------------
// SVD Line: 14863

//  <item> SFDITEM_FIELD__RTC_ISR_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000280C) Registers synchronization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.5..5> RSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_INITF  -----------------------------------
// SVD Line: 14870

//  <item> SFDITEM_FIELD__RTC_ISR_INITF
//    <name> INITF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000280C) Initialization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.6..6> INITF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_INIT  ------------------------------------
// SVD Line: 14877

//  <item> SFDITEM_FIELD__RTC_ISR_INIT
//    <name> INIT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000280C) Initialization mode </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.7..7> INIT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_ALRAF  -----------------------------------
// SVD Line: 14884

//  <item> SFDITEM_FIELD__RTC_ISR_ALRAF
//    <name> ALRAF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000280C) Alarm A flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.8..8> ALRAF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_ALRBF  -----------------------------------
// SVD Line: 14891

//  <item> SFDITEM_FIELD__RTC_ISR_ALRBF
//    <name> ALRBF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000280C) Alarm B flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.9..9> ALRBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_WUTF  ------------------------------------
// SVD Line: 14898

//  <item> SFDITEM_FIELD__RTC_ISR_WUTF
//    <name> WUTF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000280C) Wakeup timer flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.10..10> WUTF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_ISR_TSF  ------------------------------------
// SVD Line: 14905

//  <item> SFDITEM_FIELD__RTC_ISR_TSF
//    <name> TSF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000280C) Time-stamp flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.11..11> TSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_TSOVF  -----------------------------------
// SVD Line: 14912

//  <item> SFDITEM_FIELD__RTC_ISR_TSOVF
//    <name> TSOVF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000280C) Time-stamp overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.12..12> TSOVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_TAMP1F  -----------------------------------
// SVD Line: 14919

//  <item> SFDITEM_FIELD__RTC_ISR_TAMP1F
//    <name> TAMP1F </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000280C) Tamper detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.13..13> TAMP1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_TAMP2F  -----------------------------------
// SVD Line: 14926

//  <item> SFDITEM_FIELD__RTC_ISR_TAMP2F
//    <name> TAMP2F </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000280C) RTC_TAMP2 detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.14..14> TAMP2F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_TAMP3F  -----------------------------------
// SVD Line: 14933

//  <item> SFDITEM_FIELD__RTC_ISR_TAMP3F
//    <name> TAMP3F </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000280C) RTC_TAMP3 detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.15..15> TAMP3F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_RECALPF  ----------------------------------
// SVD Line: 14940

//  <item> SFDITEM_FIELD__RTC_ISR_RECALPF
//    <name> RECALPF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000280C) Recalibration pending Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.16..16> RECALPF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_ISR  ------------------------------------
// SVD Line: 14820

//  <rtree> SFDITEM_REG__RTC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000280C) initialization and status register </i>
//    <loc> ( (unsigned int)((RTC_ISR >> 0) & 0xFFFFFFFF), ((RTC_ISR = (RTC_ISR & ~(0xFFA8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFA8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRAWF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRBWF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_WUTWF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_SHPF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_INITS </item>
//    <item> SFDITEM_FIELD__RTC_ISR_RSF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_INITF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_INIT </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRAF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRBF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_WUTF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TSF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TSOVF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TAMP1F </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TAMP2F </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TAMP3F </item>
//    <item> SFDITEM_FIELD__RTC_ISR_RECALPF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRER  --------------------------------
// SVD Line: 14949

unsigned int RTC_PRER __AT (0x40002810);



// ------------------------------  Field Item: RTC_PRER_PREDIV_A  ---------------------------------
// SVD Line: 14958

//  <item> SFDITEM_FIELD__RTC_PRER_PREDIV_A
//    <name> PREDIV_A </name>
//    <rw> 
//    <i> [Bits 22..16] RW (@ 0x40002810) Asynchronous prescaler factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRER >> 16) & 0x7F), ((RTC_PRER = (RTC_PRER & ~(0x7FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_PRER_PREDIV_S  ---------------------------------
// SVD Line: 14964

//  <item> SFDITEM_FIELD__RTC_PRER_PREDIV_S
//    <name> PREDIV_S </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002810) Synchronous prescaler factor </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRER >> 0) & 0x7FFF), ((RTC_PRER = (RTC_PRER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRER  ------------------------------------
// SVD Line: 14949

//  <rtree> SFDITEM_REG__RTC_PRER
//    <name> PRER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002810) prescaler register </i>
//    <loc> ( (unsigned int)((RTC_PRER >> 0) & 0xFFFFFFFF), ((RTC_PRER = (RTC_PRER & ~(0x7F7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRER_PREDIV_A </item>
//    <item> SFDITEM_FIELD__RTC_PRER_PREDIV_S </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WUTR  --------------------------------
// SVD Line: 14972

unsigned int RTC_WUTR __AT (0x40002814);



// --------------------------------  Field Item: RTC_WUTR_WUT  ------------------------------------
// SVD Line: 14981

//  <item> SFDITEM_FIELD__RTC_WUTR_WUT
//    <name> WUT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002814) Wakeup auto-reload value bits </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_WUTR >> 0) & 0xFFFF), ((RTC_WUTR = (RTC_WUTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_WUTR  ------------------------------------
// SVD Line: 14972

//  <rtree> SFDITEM_REG__RTC_WUTR
//    <name> WUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002814) wakeup timer register </i>
//    <loc> ( (unsigned int)((RTC_WUTR >> 0) & 0xFFFFFFFF), ((RTC_WUTR = (RTC_WUTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_WUTR_WUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALRMAR  -------------------------------
// SVD Line: 14989

unsigned int RTC_ALRMAR __AT (0x4000281C);



// -------------------------------  Field Item: RTC_ALRMAR_MSK4  ----------------------------------
// SVD Line: 14998

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK4
//    <name> MSK4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000281C) Alarm A date mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.31..31> MSK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ALRMAR_WDSEL  ----------------------------------
// SVD Line: 15004

//  <item> SFDITEM_FIELD__RTC_ALRMAR_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000281C) Week day selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_DT  -----------------------------------
// SVD Line: 15010

//  <item> SFDITEM_FIELD__RTC_ALRMAR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4000281C) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 28) & 0x3), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_DU  -----------------------------------
// SVD Line: 15016

//  <item> SFDITEM_FIELD__RTC_ALRMAR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4000281C) Date units or day in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 24) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK3  ----------------------------------
// SVD Line: 15022

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK3
//    <name> MSK3 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000281C) Alarm A hours mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.23..23> MSK3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_PM  -----------------------------------
// SVD Line: 15028

//  <item> SFDITEM_FIELD__RTC_ALRMAR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000281C) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_HT  -----------------------------------
// SVD Line: 15034

//  <item> SFDITEM_FIELD__RTC_ALRMAR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4000281C) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 20) & 0x3), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_HU  -----------------------------------
// SVD Line: 15040

//  <item> SFDITEM_FIELD__RTC_ALRMAR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4000281C) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 16) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK2  ----------------------------------
// SVD Line: 15046

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK2
//    <name> MSK2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000281C) Alarm A minutes mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.15..15> MSK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MNT  -----------------------------------
// SVD Line: 15052

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000281C) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 12) & 0x7), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MNU  -----------------------------------
// SVD Line: 15058

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4000281C) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 8) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK1  ----------------------------------
// SVD Line: 15064

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK1
//    <name> MSK1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000281C) Alarm A seconds mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.7..7> MSK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_ST  -----------------------------------
// SVD Line: 15070

//  <item> SFDITEM_FIELD__RTC_ALRMAR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000281C) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 4) & 0x7), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_SU  -----------------------------------
// SVD Line: 15076

//  <item> SFDITEM_FIELD__RTC_ALRMAR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000281C) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 0) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALRMAR  -----------------------------------
// SVD Line: 14989

//  <rtree> SFDITEM_REG__RTC_ALRMAR
//    <name> ALRMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) alarm A register </i>
//    <loc> ( (unsigned int)((RTC_ALRMAR >> 0) & 0xFFFFFFFF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK4 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_DT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_DU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK3 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK2 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK1 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_SU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALRMBR  -------------------------------
// SVD Line: 15084

unsigned int RTC_ALRMBR __AT (0x40002820);



// -------------------------------  Field Item: RTC_ALRMBR_MSK4  ----------------------------------
// SVD Line: 15093

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK4
//    <name> MSK4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002820) Alarm B date mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.31..31> MSK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ALRMBR_WDSEL  ----------------------------------
// SVD Line: 15099

//  <item> SFDITEM_FIELD__RTC_ALRMBR_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002820) Week day selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_DT  -----------------------------------
// SVD Line: 15105

//  <item> SFDITEM_FIELD__RTC_ALRMBR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40002820) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 28) & 0x3), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_DU  -----------------------------------
// SVD Line: 15111

//  <item> SFDITEM_FIELD__RTC_ALRMBR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002820) Date units or day in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 24) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK3  ----------------------------------
// SVD Line: 15117

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK3
//    <name> MSK3 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002820) Alarm B hours mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.23..23> MSK3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_PM  -----------------------------------
// SVD Line: 15123

//  <item> SFDITEM_FIELD__RTC_ALRMBR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002820) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_HT  -----------------------------------
// SVD Line: 15129

//  <item> SFDITEM_FIELD__RTC_ALRMBR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002820) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 20) & 0x3), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_HU  -----------------------------------
// SVD Line: 15135

//  <item> SFDITEM_FIELD__RTC_ALRMBR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002820) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 16) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK2  ----------------------------------
// SVD Line: 15141

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK2
//    <name> MSK2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002820) Alarm B minutes mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.15..15> MSK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MNT  -----------------------------------
// SVD Line: 15147

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002820) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 12) & 0x7), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MNU  -----------------------------------
// SVD Line: 15153

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002820) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 8) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK1  ----------------------------------
// SVD Line: 15159

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK1
//    <name> MSK1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002820) Alarm B seconds mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.7..7> MSK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_ST  -----------------------------------
// SVD Line: 15165

//  <item> SFDITEM_FIELD__RTC_ALRMBR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002820) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 4) & 0x7), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_SU  -----------------------------------
// SVD Line: 15171

//  <item> SFDITEM_FIELD__RTC_ALRMBR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002820) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 0) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALRMBR  -----------------------------------
// SVD Line: 15084

//  <rtree> SFDITEM_REG__RTC_ALRMBR
//    <name> ALRMBR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002820) alarm B register </i>
//    <loc> ( (unsigned int)((RTC_ALRMBR >> 0) & 0xFFFFFFFF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK4 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_DT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_DU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK3 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK2 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK1 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_SU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WPR  ---------------------------------
// SVD Line: 15179

unsigned int RTC_WPR __AT (0x40002824);



// ---------------------------------  Field Item: RTC_WPR_KEY  ------------------------------------
// SVD Line: 15188

//  <item> SFDITEM_FIELD__RTC_WPR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 7..0] WO (@ 0x40002824) Write protection key </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_WPR >> 0) & 0x0), ((RTC_WPR = (RTC_WPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_WPR  ------------------------------------
// SVD Line: 15179

//  <rtree> SFDITEM_REG__RTC_WPR
//    <name> WPR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) write protection register </i>
//    <loc> ( (unsigned int)((RTC_WPR >> 0) & 0xFFFFFFFF), ((RTC_WPR = (RTC_WPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_WPR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_SSR  ---------------------------------
// SVD Line: 15196

unsigned int RTC_SSR __AT (0x40002828);



// ---------------------------------  Field Item: RTC_SSR_SS  -------------------------------------
// SVD Line: 15205

//  <item> SFDITEM_FIELD__RTC_SSR_SS
//    <name> SS </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002828) Sub second value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SSR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_SSR  ------------------------------------
// SVD Line: 15196

//  <rtree> SFDITEM_REG__RTC_SSR
//    <name> SSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002828) sub second register </i>
//    <loc> ( (unsigned int)((RTC_SSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_SSR_SS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_SHIFTR  -------------------------------
// SVD Line: 15213

unsigned int RTC_SHIFTR __AT (0x4000282C);



// ------------------------------  Field Item: RTC_SHIFTR_ADD1S  ----------------------------------
// SVD Line: 15222

//  <item> SFDITEM_FIELD__RTC_SHIFTR_ADD1S
//    <name> ADD1S </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x4000282C) Add one second </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SHIFTR ) </loc>
//      <o.31..31> ADD1S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_SHIFTR_SUBFS  ----------------------------------
// SVD Line: 15228

//  <item> SFDITEM_FIELD__RTC_SHIFTR_SUBFS
//    <name> SUBFS </name>
//    <w> 
//    <i> [Bits 14..0] WO (@ 0x4000282C) Subtract a fraction of a second </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SHIFTR >> 0) & 0x0), ((RTC_SHIFTR = (RTC_SHIFTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_SHIFTR  -----------------------------------
// SVD Line: 15213

//  <rtree> SFDITEM_REG__RTC_SHIFTR
//    <name> SHIFTR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000282C) shift control register </i>
//    <loc> ( (unsigned int)((RTC_SHIFTR >> 0) & 0xFFFFFFFF), ((RTC_SHIFTR = (RTC_SHIFTR & ~(0x80007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_SHIFTR_ADD1S </item>
//    <item> SFDITEM_FIELD__RTC_SHIFTR_SUBFS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TSTR  --------------------------------
// SVD Line: 15236

unsigned int RTC_TSTR __AT (0x40002830);



// ---------------------------------  Field Item: RTC_TSTR_SU  ------------------------------------
// SVD Line: 15245

//  <item> SFDITEM_FIELD__RTC_TSTR_SU
//    <name> SU </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002830) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_ST  ------------------------------------
// SVD Line: 15251

//  <item> SFDITEM_FIELD__RTC_TSTR_ST
//    <name> ST </name>
//    <r> 
//    <i> [Bits 6..4] RO (@ 0x40002830) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 4) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TSTR_MNU  ------------------------------------
// SVD Line: 15257

//  <item> SFDITEM_FIELD__RTC_TSTR_MNU
//    <name> MNU </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002830) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TSTR_MNT  ------------------------------------
// SVD Line: 15263

//  <item> SFDITEM_FIELD__RTC_TSTR_MNT
//    <name> MNT </name>
//    <r> 
//    <i> [Bits 14..12] RO (@ 0x40002830) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 12) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_HU  ------------------------------------
// SVD Line: 15269

//  <item> SFDITEM_FIELD__RTC_TSTR_HU
//    <name> HU </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0x40002830) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_HT  ------------------------------------
// SVD Line: 15275

//  <item> SFDITEM_FIELD__RTC_TSTR_HT
//    <name> HT </name>
//    <r> 
//    <i> [Bits 21..20] RO (@ 0x40002830) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 20) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_PM  ------------------------------------
// SVD Line: 15281

//  <item> SFDITEM_FIELD__RTC_TSTR_PM
//    <name> PM </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40002830) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TSTR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSTR  ------------------------------------
// SVD Line: 15236

//  <rtree> SFDITEM_REG__RTC_TSTR
//    <name> TSTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002830) time stamp time register </i>
//    <loc> ( (unsigned int)((RTC_TSTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSTR_SU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_PM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TSDR  --------------------------------
// SVD Line: 15289

unsigned int RTC_TSDR __AT (0x40002834);



// --------------------------------  Field Item: RTC_TSDR_WDU  ------------------------------------
// SVD Line: 15298

//  <item> SFDITEM_FIELD__RTC_TSDR_WDU
//    <name> WDU </name>
//    <r> 
//    <i> [Bits 15..13] RO (@ 0x40002834) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 13) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_MT  ------------------------------------
// SVD Line: 15304

//  <item> SFDITEM_FIELD__RTC_TSDR_MT
//    <name> MT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40002834) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TSDR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_MU  ------------------------------------
// SVD Line: 15310

//  <item> SFDITEM_FIELD__RTC_TSDR_MU
//    <name> MU </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002834) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_DT  ------------------------------------
// SVD Line: 15316

//  <item> SFDITEM_FIELD__RTC_TSDR_DT
//    <name> DT </name>
//    <r> 
//    <i> [Bits 5..4] RO (@ 0x40002834) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 4) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_DU  ------------------------------------
// SVD Line: 15322

//  <item> SFDITEM_FIELD__RTC_TSDR_DU
//    <name> DU </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002834) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSDR  ------------------------------------
// SVD Line: 15289

//  <rtree> SFDITEM_REG__RTC_TSDR
//    <name> TSDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002834) time stamp date register </i>
//    <loc> ( (unsigned int)((RTC_TSDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSDR_WDU </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_MT </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_MU </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_DT </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_DU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_TSSSR  --------------------------------
// SVD Line: 15330

unsigned int RTC_TSSSR __AT (0x40002838);



// --------------------------------  Field Item: RTC_TSSSR_SS  ------------------------------------
// SVD Line: 15339

//  <item> SFDITEM_FIELD__RTC_TSSSR_SS
//    <name> SS </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002838) Sub second value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_TSSSR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSSSR  -----------------------------------
// SVD Line: 15330

//  <rtree> SFDITEM_REG__RTC_TSSSR
//    <name> TSSSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002838) timestamp sub second register </i>
//    <loc> ( (unsigned int)((RTC_TSSSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSSSR_SS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CALR  --------------------------------
// SVD Line: 15347

unsigned int RTC_CALR __AT (0x4000283C);



// --------------------------------  Field Item: RTC_CALR_CALP  -----------------------------------
// SVD Line: 15356

//  <item> SFDITEM_FIELD__RTC_CALR_CALP
//    <name> CALP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000283C) Increase frequency of RTC by 488.5 ppm </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.15..15> CALP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CALR_CALW8  -----------------------------------
// SVD Line: 15362

//  <item> SFDITEM_FIELD__RTC_CALR_CALW8
//    <name> CALW8 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000283C) Use an 8-second calibration cycle period </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.14..14> CALW8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CALR_CALW16  ----------------------------------
// SVD Line: 15368

//  <item> SFDITEM_FIELD__RTC_CALR_CALW16
//    <name> CALW16 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000283C) Use a 16-second calibration cycle period </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.13..13> CALW16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CALR_CALM  -----------------------------------
// SVD Line: 15374

//  <item> SFDITEM_FIELD__RTC_CALR_CALM
//    <name> CALM </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x4000283C) Calibration minus </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CALR >> 0) & 0x1FF), ((RTC_CALR = (RTC_CALR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CALR  ------------------------------------
// SVD Line: 15347

//  <rtree> SFDITEM_REG__RTC_CALR
//    <name> CALR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000283C) calibration register </i>
//    <loc> ( (unsigned int)((RTC_CALR >> 0) & 0xFFFFFFFF), ((RTC_CALR = (RTC_CALR & ~(0xE1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CALR_CALP </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALW8 </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALW16 </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_TAFCR  --------------------------------
// SVD Line: 15382

unsigned int RTC_TAFCR __AT (0x40002840);



// ------------------------------  Field Item: RTC_TAFCR_TAMP1E  ----------------------------------
// SVD Line: 15391

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1E
//    <name> TAMP1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002840) Tamper 1 detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.0..0> TAMP1E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMP1TRG  ---------------------------------
// SVD Line: 15397

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1TRG
//    <name> TAMP1TRG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002840) Active level for tamper 1 </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.1..1> TAMP1TRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMPIE  ----------------------------------
// SVD Line: 15403

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPIE
//    <name> TAMPIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002840) Tamper interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.2..2> TAMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMP2E  ----------------------------------
// SVD Line: 15409

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2E
//    <name> TAMP2E </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002840) Tamper 2 detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.3..3> TAMP2E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMP2TRG  ---------------------------------
// SVD Line: 15415

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2TRG
//    <name> TAMP2TRG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002840) Active level for tamper 2 </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.4..4> TAMP2TRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMP3E  ----------------------------------
// SVD Line: 15421

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3E
//    <name> TAMP3E </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002840) Tamper 3 detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.5..5> TAMP3E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMP3TRG  ---------------------------------
// SVD Line: 15427

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3TRG
//    <name> TAMP3TRG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002840) Active level for tamper 3 </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.6..6> TAMP3TRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMPTS  ----------------------------------
// SVD Line: 15433

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPTS
//    <name> TAMPTS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002840) Activate timestamp on tamper detection event </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.7..7> TAMPTS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMPFREQ  ---------------------------------
// SVD Line: 15439

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFREQ
//    <name> TAMPFREQ </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40002840) Tamper sampling frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TAFCR >> 8) & 0x7), ((RTC_TAFCR = (RTC_TAFCR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMPFLT  ---------------------------------
// SVD Line: 15445

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFLT
//    <name> TAMPFLT </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40002840) Tamper filter count </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TAFCR >> 11) & 0x3), ((RTC_TAFCR = (RTC_TAFCR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMPPRCH  ---------------------------------
// SVD Line: 15451

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPRCH
//    <name> TAMPPRCH </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40002840) Tamper precharge duration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TAFCR >> 13) & 0x3), ((RTC_TAFCR = (RTC_TAFCR & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMPPUDIS  --------------------------------
// SVD Line: 15457

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPUDIS
//    <name> TAMPPUDIS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002840) TAMPER pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.15..15> TAMPPUDIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_PC13VALUE  --------------------------------
// SVD Line: 15463

//  <item> SFDITEM_FIELD__RTC_TAFCR_PC13VALUE
//    <name> PC13VALUE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002840) PC13 value </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.18..18> PC13VALUE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_PC13MODE  ---------------------------------
// SVD Line: 15469

//  <item> SFDITEM_FIELD__RTC_TAFCR_PC13MODE
//    <name> PC13MODE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002840) PC13 mode </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.19..19> PC13MODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_PC14VALUE  --------------------------------
// SVD Line: 15475

//  <item> SFDITEM_FIELD__RTC_TAFCR_PC14VALUE
//    <name> PC14VALUE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002840) PC14 value </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.20..20> PC14VALUE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_PC14MODE  ---------------------------------
// SVD Line: 15481

//  <item> SFDITEM_FIELD__RTC_TAFCR_PC14MODE
//    <name> PC14MODE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002840) PC 14 mode </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.21..21> PC14MODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_PC15VALUE  --------------------------------
// SVD Line: 15487

//  <item> SFDITEM_FIELD__RTC_TAFCR_PC15VALUE
//    <name> PC15VALUE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002840) PC15 value </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.22..22> PC15VALUE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_PC15MODE  ---------------------------------
// SVD Line: 15493

//  <item> SFDITEM_FIELD__RTC_TAFCR_PC15MODE
//    <name> PC15MODE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002840) PC15 mode </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.23..23> PC15MODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TAFCR  -----------------------------------
// SVD Line: 15382

//  <rtree> SFDITEM_REG__RTC_TAFCR
//    <name> TAFCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002840) tamper and alternate function configuration register </i>
//    <loc> ( (unsigned int)((RTC_TAFCR >> 0) & 0xFFFFFFFF), ((RTC_TAFCR = (RTC_TAFCR & ~(0xFCFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFCFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1E </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1TRG </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPIE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2E </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2TRG </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3E </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3TRG </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPTS </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFREQ </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFLT </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPRCH </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPUDIS </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_PC13VALUE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_PC13MODE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_PC14VALUE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_PC14MODE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_PC15VALUE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_PC15MODE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RTC_ALRMASSR  ------------------------------
// SVD Line: 15501

unsigned int RTC_ALRMASSR __AT (0x40002844);



// -----------------------------  Field Item: RTC_ALRMASSR_MASKSS  --------------------------------
// SVD Line: 15510

//  <item> SFDITEM_FIELD__RTC_ALRMASSR_MASKSS
//    <name> MASKSS </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002844) Mask the most-significant bits starting at this bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMASSR >> 24) & 0xF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMASSR_SS  ----------------------------------
// SVD Line: 15516

//  <item> SFDITEM_FIELD__RTC_ALRMASSR_SS
//    <name> SS </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002844) Sub seconds value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRMASSR >> 0) & 0x7FFF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: RTC_ALRMASSR  ----------------------------------
// SVD Line: 15501

//  <rtree> SFDITEM_REG__RTC_ALRMASSR
//    <name> ALRMASSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002844) alarm A sub second register </i>
//    <loc> ( (unsigned int)((RTC_ALRMASSR >> 0) & 0xFFFFFFFF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMASSR_MASKSS </item>
//    <item> SFDITEM_FIELD__RTC_ALRMASSR_SS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RTC_ALRMBSSR  ------------------------------
// SVD Line: 15524

unsigned int RTC_ALRMBSSR __AT (0x40002848);



// -----------------------------  Field Item: RTC_ALRMBSSR_MASKSS  --------------------------------
// SVD Line: 15533

//  <item> SFDITEM_FIELD__RTC_ALRMBSSR_MASKSS
//    <name> MASKSS </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002848) Mask the most-significant bits starting at this bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBSSR >> 24) & 0xF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBSSR_SS  ----------------------------------
// SVD Line: 15539

//  <item> SFDITEM_FIELD__RTC_ALRMBSSR_SS
//    <name> SS </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002848) Sub seconds value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRMBSSR >> 0) & 0x7FFF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: RTC_ALRMBSSR  ----------------------------------
// SVD Line: 15524

//  <rtree> SFDITEM_REG__RTC_ALRMBSSR
//    <name> ALRMBSSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002848) alarm B sub second register </i>
//    <loc> ( (unsigned int)((RTC_ALRMBSSR >> 0) & 0xFFFFFFFF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMBSSR_MASKSS </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBSSR_SS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP0R  --------------------------------
// SVD Line: 15547

unsigned int RTC_BKP0R __AT (0x40002850);



// --------------------------------  Field Item: RTC_BKP0R_BKP  -----------------------------------
// SVD Line: 15556

//  <item> SFDITEM_FIELD__RTC_BKP0R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002850) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP0R >> 0) & 0xFFFFFFFF), ((RTC_BKP0R = (RTC_BKP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP0R  -----------------------------------
// SVD Line: 15547

//  <rtree> SFDITEM_REG__RTC_BKP0R
//    <name> BKP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002850) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP0R >> 0) & 0xFFFFFFFF), ((RTC_BKP0R = (RTC_BKP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP0R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP1R  --------------------------------
// SVD Line: 15564

unsigned int RTC_BKP1R __AT (0x40002854);



// --------------------------------  Field Item: RTC_BKP1R_BKP  -----------------------------------
// SVD Line: 15573

//  <item> SFDITEM_FIELD__RTC_BKP1R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002854) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP1R >> 0) & 0xFFFFFFFF), ((RTC_BKP1R = (RTC_BKP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP1R  -----------------------------------
// SVD Line: 15564

//  <rtree> SFDITEM_REG__RTC_BKP1R
//    <name> BKP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002854) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP1R >> 0) & 0xFFFFFFFF), ((RTC_BKP1R = (RTC_BKP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP1R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP2R  --------------------------------
// SVD Line: 15581

unsigned int RTC_BKP2R __AT (0x40002858);



// --------------------------------  Field Item: RTC_BKP2R_BKP  -----------------------------------
// SVD Line: 15590

//  <item> SFDITEM_FIELD__RTC_BKP2R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002858) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP2R >> 0) & 0xFFFFFFFF), ((RTC_BKP2R = (RTC_BKP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP2R  -----------------------------------
// SVD Line: 15581

//  <rtree> SFDITEM_REG__RTC_BKP2R
//    <name> BKP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002858) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP2R >> 0) & 0xFFFFFFFF), ((RTC_BKP2R = (RTC_BKP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP2R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP3R  --------------------------------
// SVD Line: 15598

unsigned int RTC_BKP3R __AT (0x4000285C);



// --------------------------------  Field Item: RTC_BKP3R_BKP  -----------------------------------
// SVD Line: 15607

//  <item> SFDITEM_FIELD__RTC_BKP3R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP3R >> 0) & 0xFFFFFFFF), ((RTC_BKP3R = (RTC_BKP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP3R  -----------------------------------
// SVD Line: 15598

//  <rtree> SFDITEM_REG__RTC_BKP3R
//    <name> BKP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP3R >> 0) & 0xFFFFFFFF), ((RTC_BKP3R = (RTC_BKP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP3R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP4R  --------------------------------
// SVD Line: 15615

unsigned int RTC_BKP4R __AT (0x40002860);



// --------------------------------  Field Item: RTC_BKP4R_BKP  -----------------------------------
// SVD Line: 15624

//  <item> SFDITEM_FIELD__RTC_BKP4R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002860) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP4R >> 0) & 0xFFFFFFFF), ((RTC_BKP4R = (RTC_BKP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP4R  -----------------------------------
// SVD Line: 15615

//  <rtree> SFDITEM_REG__RTC_BKP4R
//    <name> BKP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002860) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP4R >> 0) & 0xFFFFFFFF), ((RTC_BKP4R = (RTC_BKP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP4R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP5R  --------------------------------
// SVD Line: 15632

unsigned int RTC_BKP5R __AT (0x40002864);



// --------------------------------  Field Item: RTC_BKP5R_BKP  -----------------------------------
// SVD Line: 15641

//  <item> SFDITEM_FIELD__RTC_BKP5R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002864) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP5R >> 0) & 0xFFFFFFFF), ((RTC_BKP5R = (RTC_BKP5R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP5R  -----------------------------------
// SVD Line: 15632

//  <rtree> SFDITEM_REG__RTC_BKP5R
//    <name> BKP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002864) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP5R >> 0) & 0xFFFFFFFF), ((RTC_BKP5R = (RTC_BKP5R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP5R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP6R  --------------------------------
// SVD Line: 15649

unsigned int RTC_BKP6R __AT (0x40002868);



// --------------------------------  Field Item: RTC_BKP6R_BKP  -----------------------------------
// SVD Line: 15658

//  <item> SFDITEM_FIELD__RTC_BKP6R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002868) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP6R >> 0) & 0xFFFFFFFF), ((RTC_BKP6R = (RTC_BKP6R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP6R  -----------------------------------
// SVD Line: 15649

//  <rtree> SFDITEM_REG__RTC_BKP6R
//    <name> BKP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002868) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP6R >> 0) & 0xFFFFFFFF), ((RTC_BKP6R = (RTC_BKP6R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP6R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP7R  --------------------------------
// SVD Line: 15666

unsigned int RTC_BKP7R __AT (0x4000286C);



// --------------------------------  Field Item: RTC_BKP7R_BKP  -----------------------------------
// SVD Line: 15675

//  <item> SFDITEM_FIELD__RTC_BKP7R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000286C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP7R >> 0) & 0xFFFFFFFF), ((RTC_BKP7R = (RTC_BKP7R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP7R  -----------------------------------
// SVD Line: 15666

//  <rtree> SFDITEM_REG__RTC_BKP7R
//    <name> BKP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000286C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP7R >> 0) & 0xFFFFFFFF), ((RTC_BKP7R = (RTC_BKP7R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP7R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP8R  --------------------------------
// SVD Line: 15683

unsigned int RTC_BKP8R __AT (0x40002870);



// --------------------------------  Field Item: RTC_BKP8R_BKP  -----------------------------------
// SVD Line: 15692

//  <item> SFDITEM_FIELD__RTC_BKP8R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002870) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP8R >> 0) & 0xFFFFFFFF), ((RTC_BKP8R = (RTC_BKP8R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP8R  -----------------------------------
// SVD Line: 15683

//  <rtree> SFDITEM_REG__RTC_BKP8R
//    <name> BKP8R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002870) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP8R >> 0) & 0xFFFFFFFF), ((RTC_BKP8R = (RTC_BKP8R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP8R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP9R  --------------------------------
// SVD Line: 15700

unsigned int RTC_BKP9R __AT (0x40002874);



// --------------------------------  Field Item: RTC_BKP9R_BKP  -----------------------------------
// SVD Line: 15709

//  <item> SFDITEM_FIELD__RTC_BKP9R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002874) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP9R >> 0) & 0xFFFFFFFF), ((RTC_BKP9R = (RTC_BKP9R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP9R  -----------------------------------
// SVD Line: 15700

//  <rtree> SFDITEM_REG__RTC_BKP9R
//    <name> BKP9R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002874) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP9R >> 0) & 0xFFFFFFFF), ((RTC_BKP9R = (RTC_BKP9R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP9R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP10R  -------------------------------
// SVD Line: 15717

unsigned int RTC_BKP10R __AT (0x40002878);



// -------------------------------  Field Item: RTC_BKP10R_BKP  -----------------------------------
// SVD Line: 15726

//  <item> SFDITEM_FIELD__RTC_BKP10R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002878) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP10R >> 0) & 0xFFFFFFFF), ((RTC_BKP10R = (RTC_BKP10R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP10R  -----------------------------------
// SVD Line: 15717

//  <rtree> SFDITEM_REG__RTC_BKP10R
//    <name> BKP10R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002878) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP10R >> 0) & 0xFFFFFFFF), ((RTC_BKP10R = (RTC_BKP10R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP10R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP11R  -------------------------------
// SVD Line: 15734

unsigned int RTC_BKP11R __AT (0x4000287C);



// -------------------------------  Field Item: RTC_BKP11R_BKP  -----------------------------------
// SVD Line: 15743

//  <item> SFDITEM_FIELD__RTC_BKP11R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000287C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP11R >> 0) & 0xFFFFFFFF), ((RTC_BKP11R = (RTC_BKP11R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP11R  -----------------------------------
// SVD Line: 15734

//  <rtree> SFDITEM_REG__RTC_BKP11R
//    <name> BKP11R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000287C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP11R >> 0) & 0xFFFFFFFF), ((RTC_BKP11R = (RTC_BKP11R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP11R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP12R  -------------------------------
// SVD Line: 15751

unsigned int RTC_BKP12R __AT (0x40002880);



// -------------------------------  Field Item: RTC_BKP12R_BKP  -----------------------------------
// SVD Line: 15760

//  <item> SFDITEM_FIELD__RTC_BKP12R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002880) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP12R >> 0) & 0xFFFFFFFF), ((RTC_BKP12R = (RTC_BKP12R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP12R  -----------------------------------
// SVD Line: 15751

//  <rtree> SFDITEM_REG__RTC_BKP12R
//    <name> BKP12R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002880) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP12R >> 0) & 0xFFFFFFFF), ((RTC_BKP12R = (RTC_BKP12R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP12R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP13R  -------------------------------
// SVD Line: 15768

unsigned int RTC_BKP13R __AT (0x40002884);



// -------------------------------  Field Item: RTC_BKP13R_BKP  -----------------------------------
// SVD Line: 15777

//  <item> SFDITEM_FIELD__RTC_BKP13R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002884) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP13R >> 0) & 0xFFFFFFFF), ((RTC_BKP13R = (RTC_BKP13R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP13R  -----------------------------------
// SVD Line: 15768

//  <rtree> SFDITEM_REG__RTC_BKP13R
//    <name> BKP13R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002884) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP13R >> 0) & 0xFFFFFFFF), ((RTC_BKP13R = (RTC_BKP13R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP13R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP14R  -------------------------------
// SVD Line: 15785

unsigned int RTC_BKP14R __AT (0x40002888);



// -------------------------------  Field Item: RTC_BKP14R_BKP  -----------------------------------
// SVD Line: 15794

//  <item> SFDITEM_FIELD__RTC_BKP14R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002888) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP14R >> 0) & 0xFFFFFFFF), ((RTC_BKP14R = (RTC_BKP14R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP14R  -----------------------------------
// SVD Line: 15785

//  <rtree> SFDITEM_REG__RTC_BKP14R
//    <name> BKP14R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002888) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP14R >> 0) & 0xFFFFFFFF), ((RTC_BKP14R = (RTC_BKP14R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP14R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP15R  -------------------------------
// SVD Line: 15802

unsigned int RTC_BKP15R __AT (0x4000288C);



// -------------------------------  Field Item: RTC_BKP15R_BKP  -----------------------------------
// SVD Line: 15811

//  <item> SFDITEM_FIELD__RTC_BKP15R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000288C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP15R >> 0) & 0xFFFFFFFF), ((RTC_BKP15R = (RTC_BKP15R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP15R  -----------------------------------
// SVD Line: 15802

//  <rtree> SFDITEM_REG__RTC_BKP15R
//    <name> BKP15R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000288C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP15R >> 0) & 0xFFFFFFFF), ((RTC_BKP15R = (RTC_BKP15R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP15R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP16R  -------------------------------
// SVD Line: 15819

unsigned int RTC_BKP16R __AT (0x40002890);



// -------------------------------  Field Item: RTC_BKP16R_BKP  -----------------------------------
// SVD Line: 15828

//  <item> SFDITEM_FIELD__RTC_BKP16R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002890) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP16R >> 0) & 0xFFFFFFFF), ((RTC_BKP16R = (RTC_BKP16R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP16R  -----------------------------------
// SVD Line: 15819

//  <rtree> SFDITEM_REG__RTC_BKP16R
//    <name> BKP16R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002890) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP16R >> 0) & 0xFFFFFFFF), ((RTC_BKP16R = (RTC_BKP16R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP16R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP17R  -------------------------------
// SVD Line: 15836

unsigned int RTC_BKP17R __AT (0x40002894);



// -------------------------------  Field Item: RTC_BKP17R_BKP  -----------------------------------
// SVD Line: 15845

//  <item> SFDITEM_FIELD__RTC_BKP17R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002894) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP17R >> 0) & 0xFFFFFFFF), ((RTC_BKP17R = (RTC_BKP17R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP17R  -----------------------------------
// SVD Line: 15836

//  <rtree> SFDITEM_REG__RTC_BKP17R
//    <name> BKP17R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002894) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP17R >> 0) & 0xFFFFFFFF), ((RTC_BKP17R = (RTC_BKP17R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP17R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP18R  -------------------------------
// SVD Line: 15853

unsigned int RTC_BKP18R __AT (0x40002898);



// -------------------------------  Field Item: RTC_BKP18R_BKP  -----------------------------------
// SVD Line: 15862

//  <item> SFDITEM_FIELD__RTC_BKP18R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002898) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP18R >> 0) & 0xFFFFFFFF), ((RTC_BKP18R = (RTC_BKP18R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP18R  -----------------------------------
// SVD Line: 15853

//  <rtree> SFDITEM_REG__RTC_BKP18R
//    <name> BKP18R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002898) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP18R >> 0) & 0xFFFFFFFF), ((RTC_BKP18R = (RTC_BKP18R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP18R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP19R  -------------------------------
// SVD Line: 15870

unsigned int RTC_BKP19R __AT (0x4000289C);



// -------------------------------  Field Item: RTC_BKP19R_BKP  -----------------------------------
// SVD Line: 15879

//  <item> SFDITEM_FIELD__RTC_BKP19R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000289C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP19R >> 0) & 0xFFFFFFFF), ((RTC_BKP19R = (RTC_BKP19R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP19R  -----------------------------------
// SVD Line: 15870

//  <rtree> SFDITEM_REG__RTC_BKP19R
//    <name> BKP19R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000289C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP19R >> 0) & 0xFFFFFFFF), ((RTC_BKP19R = (RTC_BKP19R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP19R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP20R  -------------------------------
// SVD Line: 15887

unsigned int RTC_BKP20R __AT (0x400028A0);



// -------------------------------  Field Item: RTC_BKP20R_BKP  -----------------------------------
// SVD Line: 15896

//  <item> SFDITEM_FIELD__RTC_BKP20R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A0) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP20R >> 0) & 0xFFFFFFFF), ((RTC_BKP20R = (RTC_BKP20R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP20R  -----------------------------------
// SVD Line: 15887

//  <rtree> SFDITEM_REG__RTC_BKP20R
//    <name> BKP20R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A0) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP20R >> 0) & 0xFFFFFFFF), ((RTC_BKP20R = (RTC_BKP20R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP20R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP21R  -------------------------------
// SVD Line: 15904

unsigned int RTC_BKP21R __AT (0x400028A4);



// -------------------------------  Field Item: RTC_BKP21R_BKP  -----------------------------------
// SVD Line: 15913

//  <item> SFDITEM_FIELD__RTC_BKP21R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A4) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP21R >> 0) & 0xFFFFFFFF), ((RTC_BKP21R = (RTC_BKP21R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP21R  -----------------------------------
// SVD Line: 15904

//  <rtree> SFDITEM_REG__RTC_BKP21R
//    <name> BKP21R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A4) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP21R >> 0) & 0xFFFFFFFF), ((RTC_BKP21R = (RTC_BKP21R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP21R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP22R  -------------------------------
// SVD Line: 15921

unsigned int RTC_BKP22R __AT (0x400028A8);



// -------------------------------  Field Item: RTC_BKP22R_BKP  -----------------------------------
// SVD Line: 15930

//  <item> SFDITEM_FIELD__RTC_BKP22R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A8) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP22R >> 0) & 0xFFFFFFFF), ((RTC_BKP22R = (RTC_BKP22R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP22R  -----------------------------------
// SVD Line: 15921

//  <rtree> SFDITEM_REG__RTC_BKP22R
//    <name> BKP22R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A8) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP22R >> 0) & 0xFFFFFFFF), ((RTC_BKP22R = (RTC_BKP22R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP22R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP23R  -------------------------------
// SVD Line: 15938

unsigned int RTC_BKP23R __AT (0x400028AC);



// -------------------------------  Field Item: RTC_BKP23R_BKP  -----------------------------------
// SVD Line: 15947

//  <item> SFDITEM_FIELD__RTC_BKP23R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028AC) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP23R >> 0) & 0xFFFFFFFF), ((RTC_BKP23R = (RTC_BKP23R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP23R  -----------------------------------
// SVD Line: 15938

//  <rtree> SFDITEM_REG__RTC_BKP23R
//    <name> BKP23R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028AC) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP23R >> 0) & 0xFFFFFFFF), ((RTC_BKP23R = (RTC_BKP23R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP23R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP24R  -------------------------------
// SVD Line: 15955

unsigned int RTC_BKP24R __AT (0x400028B0);



// -------------------------------  Field Item: RTC_BKP24R_BKP  -----------------------------------
// SVD Line: 15964

//  <item> SFDITEM_FIELD__RTC_BKP24R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B0) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP24R >> 0) & 0xFFFFFFFF), ((RTC_BKP24R = (RTC_BKP24R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP24R  -----------------------------------
// SVD Line: 15955

//  <rtree> SFDITEM_REG__RTC_BKP24R
//    <name> BKP24R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B0) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP24R >> 0) & 0xFFFFFFFF), ((RTC_BKP24R = (RTC_BKP24R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP24R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP25R  -------------------------------
// SVD Line: 15972

unsigned int RTC_BKP25R __AT (0x400028B4);



// -------------------------------  Field Item: RTC_BKP25R_BKP  -----------------------------------
// SVD Line: 15981

//  <item> SFDITEM_FIELD__RTC_BKP25R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B4) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP25R >> 0) & 0xFFFFFFFF), ((RTC_BKP25R = (RTC_BKP25R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP25R  -----------------------------------
// SVD Line: 15972

//  <rtree> SFDITEM_REG__RTC_BKP25R
//    <name> BKP25R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B4) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP25R >> 0) & 0xFFFFFFFF), ((RTC_BKP25R = (RTC_BKP25R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP25R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP26R  -------------------------------
// SVD Line: 15989

unsigned int RTC_BKP26R __AT (0x400028B8);



// -------------------------------  Field Item: RTC_BKP26R_BKP  -----------------------------------
// SVD Line: 15998

//  <item> SFDITEM_FIELD__RTC_BKP26R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B8) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP26R >> 0) & 0xFFFFFFFF), ((RTC_BKP26R = (RTC_BKP26R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP26R  -----------------------------------
// SVD Line: 15989

//  <rtree> SFDITEM_REG__RTC_BKP26R
//    <name> BKP26R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B8) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP26R >> 0) & 0xFFFFFFFF), ((RTC_BKP26R = (RTC_BKP26R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP26R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP27R  -------------------------------
// SVD Line: 16006

unsigned int RTC_BKP27R __AT (0x400028BC);



// -------------------------------  Field Item: RTC_BKP27R_BKP  -----------------------------------
// SVD Line: 16015

//  <item> SFDITEM_FIELD__RTC_BKP27R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028BC) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP27R >> 0) & 0xFFFFFFFF), ((RTC_BKP27R = (RTC_BKP27R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP27R  -----------------------------------
// SVD Line: 16006

//  <rtree> SFDITEM_REG__RTC_BKP27R
//    <name> BKP27R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028BC) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP27R >> 0) & 0xFFFFFFFF), ((RTC_BKP27R = (RTC_BKP27R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP27R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP28R  -------------------------------
// SVD Line: 16023

unsigned int RTC_BKP28R __AT (0x400028C0);



// -------------------------------  Field Item: RTC_BKP28R_BKP  -----------------------------------
// SVD Line: 16032

//  <item> SFDITEM_FIELD__RTC_BKP28R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C0) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP28R >> 0) & 0xFFFFFFFF), ((RTC_BKP28R = (RTC_BKP28R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP28R  -----------------------------------
// SVD Line: 16023

//  <rtree> SFDITEM_REG__RTC_BKP28R
//    <name> BKP28R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C0) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP28R >> 0) & 0xFFFFFFFF), ((RTC_BKP28R = (RTC_BKP28R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP28R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP29R  -------------------------------
// SVD Line: 16040

unsigned int RTC_BKP29R __AT (0x400028C4);



// -------------------------------  Field Item: RTC_BKP29R_BKP  -----------------------------------
// SVD Line: 16049

//  <item> SFDITEM_FIELD__RTC_BKP29R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C4) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP29R >> 0) & 0xFFFFFFFF), ((RTC_BKP29R = (RTC_BKP29R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP29R  -----------------------------------
// SVD Line: 16040

//  <rtree> SFDITEM_REG__RTC_BKP29R
//    <name> BKP29R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C4) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP29R >> 0) & 0xFFFFFFFF), ((RTC_BKP29R = (RTC_BKP29R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP29R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP30R  -------------------------------
// SVD Line: 16057

unsigned int RTC_BKP30R __AT (0x400028C8);



// -------------------------------  Field Item: RTC_BKP30R_BKP  -----------------------------------
// SVD Line: 16066

//  <item> SFDITEM_FIELD__RTC_BKP30R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C8) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP30R >> 0) & 0xFFFFFFFF), ((RTC_BKP30R = (RTC_BKP30R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP30R  -----------------------------------
// SVD Line: 16057

//  <rtree> SFDITEM_REG__RTC_BKP30R
//    <name> BKP30R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C8) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP30R >> 0) & 0xFFFFFFFF), ((RTC_BKP30R = (RTC_BKP30R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP30R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP31R  -------------------------------
// SVD Line: 16074

unsigned int RTC_BKP31R __AT (0x400028CC);



// -------------------------------  Field Item: RTC_BKP31R_BKP  -----------------------------------
// SVD Line: 16083

//  <item> SFDITEM_FIELD__RTC_BKP31R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028CC) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP31R >> 0) & 0xFFFFFFFF), ((RTC_BKP31R = (RTC_BKP31R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP31R  -----------------------------------
// SVD Line: 16074

//  <rtree> SFDITEM_REG__RTC_BKP31R
//    <name> BKP31R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028CC) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP31R >> 0) & 0xFFFFFFFF), ((RTC_BKP31R = (RTC_BKP31R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP31R_BKP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 14546

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_TR </item>
//    <item> SFDITEM_REG__RTC_DR </item>
//    <item> SFDITEM_REG__RTC_CR </item>
//    <item> SFDITEM_REG__RTC_ISR </item>
//    <item> SFDITEM_REG__RTC_PRER </item>
//    <item> SFDITEM_REG__RTC_WUTR </item>
//    <item> SFDITEM_REG__RTC_ALRMAR </item>
//    <item> SFDITEM_REG__RTC_ALRMBR </item>
//    <item> SFDITEM_REG__RTC_WPR </item>
//    <item> SFDITEM_REG__RTC_SSR </item>
//    <item> SFDITEM_REG__RTC_SHIFTR </item>
//    <item> SFDITEM_REG__RTC_TSTR </item>
//    <item> SFDITEM_REG__RTC_TSDR </item>
//    <item> SFDITEM_REG__RTC_TSSSR </item>
//    <item> SFDITEM_REG__RTC_CALR </item>
//    <item> SFDITEM_REG__RTC_TAFCR </item>
//    <item> SFDITEM_REG__RTC_ALRMASSR </item>
//    <item> SFDITEM_REG__RTC_ALRMBSSR </item>
//    <item> SFDITEM_REG__RTC_BKP0R </item>
//    <item> SFDITEM_REG__RTC_BKP1R </item>
//    <item> SFDITEM_REG__RTC_BKP2R </item>
//    <item> SFDITEM_REG__RTC_BKP3R </item>
//    <item> SFDITEM_REG__RTC_BKP4R </item>
//    <item> SFDITEM_REG__RTC_BKP5R </item>
//    <item> SFDITEM_REG__RTC_BKP6R </item>
//    <item> SFDITEM_REG__RTC_BKP7R </item>
//    <item> SFDITEM_REG__RTC_BKP8R </item>
//    <item> SFDITEM_REG__RTC_BKP9R </item>
//    <item> SFDITEM_REG__RTC_BKP10R </item>
//    <item> SFDITEM_REG__RTC_BKP11R </item>
//    <item> SFDITEM_REG__RTC_BKP12R </item>
//    <item> SFDITEM_REG__RTC_BKP13R </item>
//    <item> SFDITEM_REG__RTC_BKP14R </item>
//    <item> SFDITEM_REG__RTC_BKP15R </item>
//    <item> SFDITEM_REG__RTC_BKP16R </item>
//    <item> SFDITEM_REG__RTC_BKP17R </item>
//    <item> SFDITEM_REG__RTC_BKP18R </item>
//    <item> SFDITEM_REG__RTC_BKP19R </item>
//    <item> SFDITEM_REG__RTC_BKP20R </item>
//    <item> SFDITEM_REG__RTC_BKP21R </item>
//    <item> SFDITEM_REG__RTC_BKP22R </item>
//    <item> SFDITEM_REG__RTC_BKP23R </item>
//    <item> SFDITEM_REG__RTC_BKP24R </item>
//    <item> SFDITEM_REG__RTC_BKP25R </item>
//    <item> SFDITEM_REG__RTC_BKP26R </item>
//    <item> SFDITEM_REG__RTC_BKP27R </item>
//    <item> SFDITEM_REG__RTC_BKP28R </item>
//    <item> SFDITEM_REG__RTC_BKP29R </item>
//    <item> SFDITEM_REG__RTC_BKP30R </item>
//    <item> SFDITEM_REG__RTC_BKP31R </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM6_CR1  --------------------------------
// SVD Line: 16119

unsigned int TIM6_CR1 __AT (0x40001000);



// --------------------------------  Field Item: TIM6_CR1_CEN  ------------------------------------
// SVD Line: 16128

//  <item> SFDITEM_FIELD__TIM6_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_UDIS  -----------------------------------
// SVD Line: 16134

//  <item> SFDITEM_FIELD__TIM6_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_URS  ------------------------------------
// SVD Line: 16140

//  <item> SFDITEM_FIELD__TIM6_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_OPM  ------------------------------------
// SVD Line: 16146

//  <item> SFDITEM_FIELD__TIM6_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_ARPE  -----------------------------------
// SVD Line: 16152

//  <item> SFDITEM_FIELD__TIM6_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM6_CR1_UIFREMAP  ---------------------------------
// SVD Line: 16158

//  <item> SFDITEM_FIELD__TIM6_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40001000) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CR1  ------------------------------------
// SVD Line: 16119

//  <rtree> SFDITEM_REG__TIM6_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM6_CR1 >> 0) & 0xFFFFFFFF), ((TIM6_CR1 = (TIM6_CR1 & ~(0x88FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x88F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_UIFREMAP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CR2  --------------------------------
// SVD Line: 16166

unsigned int TIM6_CR2 __AT (0x40001004);



// --------------------------------  Field Item: TIM6_CR2_MMS  ------------------------------------
// SVD Line: 16175

//  <item> SFDITEM_FIELD__TIM6_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM6_CR2 >> 4) & 0x7), ((TIM6_CR2 = (TIM6_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CR2  ------------------------------------
// SVD Line: 16166

//  <rtree> SFDITEM_REG__TIM6_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM6_CR2 >> 0) & 0xFFFFFFFF), ((TIM6_CR2 = (TIM6_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_DIER  --------------------------------
// SVD Line: 16183

unsigned int TIM6_DIER __AT (0x4000100C);



// --------------------------------  Field Item: TIM6_DIER_UDE  -----------------------------------
// SVD Line: 16192

//  <item> SFDITEM_FIELD__TIM6_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000100C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_DIER_UIE  -----------------------------------
// SVD Line: 16198

//  <item> SFDITEM_FIELD__TIM6_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000100C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_DIER  -----------------------------------
// SVD Line: 16183

//  <rtree> SFDITEM_REG__TIM6_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000100C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM6_DIER >> 0) & 0xFFFFFFFF), ((TIM6_DIER = (TIM6_DIER & ~(0x101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM6_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_SR  ---------------------------------
// SVD Line: 16206

unsigned int TIM6_SR __AT (0x40001010);



// ---------------------------------  Field Item: TIM6_SR_UIF  ------------------------------------
// SVD Line: 16215

//  <item> SFDITEM_FIELD__TIM6_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM6_SR  ------------------------------------
// SVD Line: 16206

//  <rtree> SFDITEM_REG__TIM6_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001010) status register </i>
//    <loc> ( (unsigned int)((TIM6_SR >> 0) & 0xFFFFFFFF), ((TIM6_SR = (TIM6_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_EGR  --------------------------------
// SVD Line: 16223

unsigned int TIM6_EGR __AT (0x40001014);



// ---------------------------------  Field Item: TIM6_EGR_UG  ------------------------------------
// SVD Line: 16232

//  <item> SFDITEM_FIELD__TIM6_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_EGR  ------------------------------------
// SVD Line: 16223

//  <rtree> SFDITEM_REG__TIM6_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001014) event generation register </i>
//    <loc> ( (unsigned int)((TIM6_EGR >> 0) & 0xFFFFFFFF), ((TIM6_EGR = (TIM6_EGR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_EGR_UG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CNT  --------------------------------
// SVD Line: 16240

unsigned int TIM6_CNT __AT (0x40001024);



// --------------------------------  Field Item: TIM6_CNT_CNT  ------------------------------------
// SVD Line: 16248

//  <item> SFDITEM_FIELD__TIM6_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001024) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_CNT >> 0) & 0xFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM6_CNT_UIFCPY  ----------------------------------
// SVD Line: 16255

//  <item> SFDITEM_FIELD__TIM6_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40001024) UIF Copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CNT  ------------------------------------
// SVD Line: 16240

//  <rtree> SFDITEM_REG__TIM6_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001024) counter </i>
//    <loc> ( (unsigned int)((TIM6_CNT >> 0) & 0xFFFFFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM6_CNT_UIFCPY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_PSC  --------------------------------
// SVD Line: 16264

unsigned int TIM6_PSC __AT (0x40001028);



// --------------------------------  Field Item: TIM6_PSC_PSC  ------------------------------------
// SVD Line: 16273

//  <item> SFDITEM_FIELD__TIM6_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_PSC >> 0) & 0xFFFF), ((TIM6_PSC = (TIM6_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_PSC  ------------------------------------
// SVD Line: 16264

//  <rtree> SFDITEM_REG__TIM6_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001028) prescaler </i>
//    <loc> ( (unsigned int)((TIM6_PSC >> 0) & 0xFFFFFFFF), ((TIM6_PSC = (TIM6_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_ARR  --------------------------------
// SVD Line: 16281

unsigned int TIM6_ARR __AT (0x4000102C);



// --------------------------------  Field Item: TIM6_ARR_ARR  ------------------------------------
// SVD Line: 16290

//  <item> SFDITEM_FIELD__TIM6_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000102C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_ARR >> 0) & 0xFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_ARR  ------------------------------------
// SVD Line: 16281

//  <rtree> SFDITEM_REG__TIM6_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000102C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM6_ARR >> 0) & 0xFFFFFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM6  -------------------------------------
// SVD Line: 16093

//  <view> TIM6
//    <name> TIM6 </name>
//    <item> SFDITEM_REG__TIM6_CR1 </item>
//    <item> SFDITEM_REG__TIM6_CR2 </item>
//    <item> SFDITEM_REG__TIM6_DIER </item>
//    <item> SFDITEM_REG__TIM6_SR </item>
//    <item> SFDITEM_REG__TIM6_EGR </item>
//    <item> SFDITEM_REG__TIM6_CNT </item>
//    <item> SFDITEM_REG__TIM6_PSC </item>
//    <item> SFDITEM_REG__TIM6_ARR </item>
//  </view>
//  


// ------------------------------  Register Item Address: DAC_CR  ---------------------------------
// SVD Line: 16324

unsigned int DAC_CR __AT (0x40007400);



// ------------------------------  Field Item: DAC_CR_DMAUDRIE2  ----------------------------------
// SVD Line: 16333

//  <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE2
//    <name> DMAUDRIE2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007400) DAC channel2 DMA underrun interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.29..29> DMAUDRIE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_DMAEN2  -----------------------------------
// SVD Line: 16339

//  <item> SFDITEM_FIELD__DAC_CR_DMAEN2
//    <name> DMAEN2 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007400) DAC channel2 DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.28..28> DMAEN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_MAMP2  ------------------------------------
// SVD Line: 16345

//  <item> SFDITEM_FIELD__DAC_CR_MAMP2
//    <name> MAMP2 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40007400) DAC channel2 mask/amplitude selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 24) & 0xF), ((DAC_CR = (DAC_CR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_WAVE2  ------------------------------------
// SVD Line: 16351

//  <item> SFDITEM_FIELD__DAC_CR_WAVE2
//    <name> WAVE2 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40007400) DAC channel2 noise/triangle wave generation enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 22) & 0x3), ((DAC_CR = (DAC_CR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_TSEL2  ------------------------------------
// SVD Line: 16357

//  <item> SFDITEM_FIELD__DAC_CR_TSEL2
//    <name> TSEL2 </name>
//    <rw> 
//    <i> [Bits 21..19] RW (@ 0x40007400) DAC channel2 trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 19) & 0x7), ((DAC_CR = (DAC_CR & ~(0x7UL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_TEN2  ------------------------------------
// SVD Line: 16363

//  <item> SFDITEM_FIELD__DAC_CR_TEN2
//    <name> TEN2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007400) DAC channel2 trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.18..18> TEN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_BOFF2  ------------------------------------
// SVD Line: 16369

//  <item> SFDITEM_FIELD__DAC_CR_BOFF2
//    <name> BOFF2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007400) DAC channel2 output buffer disable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.17..17> BOFF2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_EN2  -------------------------------------
// SVD Line: 16375

//  <item> SFDITEM_FIELD__DAC_CR_EN2
//    <name> EN2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007400) DAC channel2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.16..16> EN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DAC_CR_DMAUDRIE1  ----------------------------------
// SVD Line: 16381

//  <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE1
//    <name> DMAUDRIE1 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007400) DAC channel1 DMA Underrun Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.13..13> DMAUDRIE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_DMAEN1  -----------------------------------
// SVD Line: 16387

//  <item> SFDITEM_FIELD__DAC_CR_DMAEN1
//    <name> DMAEN1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007400) DAC channel1 DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.12..12> DMAEN1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_MAMP1  ------------------------------------
// SVD Line: 16393

//  <item> SFDITEM_FIELD__DAC_CR_MAMP1
//    <name> MAMP1 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40007400) DAC channel1 mask/amplitude selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 8) & 0xF), ((DAC_CR = (DAC_CR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_WAVE1  ------------------------------------
// SVD Line: 16399

//  <item> SFDITEM_FIELD__DAC_CR_WAVE1
//    <name> WAVE1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40007400) DAC channel1 noise/triangle wave generation enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 6) & 0x3), ((DAC_CR = (DAC_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_TSEL1  ------------------------------------
// SVD Line: 16405

//  <item> SFDITEM_FIELD__DAC_CR_TSEL1
//    <name> TSEL1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40007400) DAC channel1 trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 3) & 0x7), ((DAC_CR = (DAC_CR & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_TEN1  ------------------------------------
// SVD Line: 16411

//  <item> SFDITEM_FIELD__DAC_CR_TEN1
//    <name> TEN1 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007400) DAC channel1 trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.2..2> TEN1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_BOFF1  ------------------------------------
// SVD Line: 16417

//  <item> SFDITEM_FIELD__DAC_CR_BOFF1
//    <name> BOFF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007400) DAC channel1 output buffer disable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.1..1> BOFF1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_EN1  -------------------------------------
// SVD Line: 16423

//  <item> SFDITEM_FIELD__DAC_CR_EN1
//    <name> EN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007400) DAC channel1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.0..0> EN1
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DAC_CR  -------------------------------------
// SVD Line: 16324

//  <rtree> SFDITEM_REG__DAC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007400) control register </i>
//    <loc> ( (unsigned int)((DAC_CR >> 0) & 0xFFFFFFFF), ((DAC_CR = (DAC_CR & ~(0x3FFF3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAEN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_MAMP2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_WAVE2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TSEL2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TEN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_BOFF2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_EN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAEN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_MAMP1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_WAVE1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TSEL1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TEN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_BOFF1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_EN1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_SWTRIGR  -------------------------------
// SVD Line: 16431

unsigned int DAC_SWTRIGR __AT (0x40007404);



// -----------------------------  Field Item: DAC_SWTRIGR_SWTRIG2  --------------------------------
// SVD Line: 16440

//  <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG2
//    <name> SWTRIG2 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007404) DAC channel2 software trigger </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SWTRIGR ) </loc>
//      <o.1..1> SWTRIG2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DAC_SWTRIGR_SWTRIG1  --------------------------------
// SVD Line: 16446

//  <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG1
//    <name> SWTRIG1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40007404) DAC channel1 software trigger </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SWTRIGR ) </loc>
//      <o.0..0> SWTRIG1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DAC_SWTRIGR  ----------------------------------
// SVD Line: 16431

//  <rtree> SFDITEM_REG__DAC_SWTRIGR
//    <name> SWTRIGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007404) software trigger register </i>
//    <loc> ( (unsigned int)((DAC_SWTRIGR >> 0) & 0xFFFFFFFF), ((DAC_SWTRIGR = (DAC_SWTRIGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG2 </item>
//    <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12R1  -------------------------------
// SVD Line: 16454

unsigned int DAC_DHR12R1 __AT (0x40007408);



// ----------------------------  Field Item: DAC_DHR12R1_DACC1DHR  --------------------------------
// SVD Line: 16463

//  <item> SFDITEM_FIELD__DAC_DHR12R1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007408) DAC channel1 12-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12R1 >> 0) & 0xFFF), ((DAC_DHR12R1 = (DAC_DHR12R1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12R1  ----------------------------------
// SVD Line: 16454

//  <rtree> SFDITEM_REG__DAC_DHR12R1
//    <name> DHR12R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007408) channel1 12-bit right-aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR12R1 >> 0) & 0xFFFFFFFF), ((DAC_DHR12R1 = (DAC_DHR12R1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12R1_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12L1  -------------------------------
// SVD Line: 16471

unsigned int DAC_DHR12L1 __AT (0x4000740C);



// ----------------------------  Field Item: DAC_DHR12L1_DACC1DHR  --------------------------------
// SVD Line: 16480

//  <item> SFDITEM_FIELD__DAC_DHR12L1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000740C) DAC channel1 12-bit left-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12L1 >> 4) & 0xFFF), ((DAC_DHR12L1 = (DAC_DHR12L1 & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12L1  ----------------------------------
// SVD Line: 16471

//  <rtree> SFDITEM_REG__DAC_DHR12L1
//    <name> DHR12L1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000740C) channel1 12-bit left aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR12L1 >> 0) & 0xFFFFFFFF), ((DAC_DHR12L1 = (DAC_DHR12L1 & ~(0xFFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12L1_DACC1DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8R1  -------------------------------
// SVD Line: 16488

unsigned int DAC_DHR8R1 __AT (0x40007410);



// -----------------------------  Field Item: DAC_DHR8R1_DACC1DHR  --------------------------------
// SVD Line: 16497

//  <item> SFDITEM_FIELD__DAC_DHR8R1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007410) DAC channel1 8-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8R1 >> 0) & 0xFF), ((DAC_DHR8R1 = (DAC_DHR8R1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8R1  -----------------------------------
// SVD Line: 16488

//  <rtree> SFDITEM_REG__DAC_DHR8R1
//    <name> DHR8R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007410) channel1 8-bit right aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR8R1 >> 0) & 0xFFFFFFFF), ((DAC_DHR8R1 = (DAC_DHR8R1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8R1_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12R2  -------------------------------
// SVD Line: 16505

unsigned int DAC_DHR12R2 __AT (0x40007414);



// ----------------------------  Field Item: DAC_DHR12R2_DACC2DHR  --------------------------------
// SVD Line: 16514

//  <item> SFDITEM_FIELD__DAC_DHR12R2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007414) DAC channel2 12-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12R2 >> 0) & 0xFFF), ((DAC_DHR12R2 = (DAC_DHR12R2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12R2  ----------------------------------
// SVD Line: 16505

//  <rtree> SFDITEM_REG__DAC_DHR12R2
//    <name> DHR12R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007414) channel2 12-bit right aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR12R2 >> 0) & 0xFFFFFFFF), ((DAC_DHR12R2 = (DAC_DHR12R2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12R2_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12L2  -------------------------------
// SVD Line: 16522

unsigned int DAC_DHR12L2 __AT (0x40007418);



// ----------------------------  Field Item: DAC_DHR12L2_DACC2DHR  --------------------------------
// SVD Line: 16531

//  <item> SFDITEM_FIELD__DAC_DHR12L2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40007418) DAC channel2 12-bit left-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12L2 >> 4) & 0xFFF), ((DAC_DHR12L2 = (DAC_DHR12L2 & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12L2  ----------------------------------
// SVD Line: 16522

//  <rtree> SFDITEM_REG__DAC_DHR12L2
//    <name> DHR12L2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007418) channel2 12-bit left aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR12L2 >> 0) & 0xFFFFFFFF), ((DAC_DHR12L2 = (DAC_DHR12L2 & ~(0xFFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12L2_DACC2DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8R2  -------------------------------
// SVD Line: 16539

unsigned int DAC_DHR8R2 __AT (0x4000741C);



// -----------------------------  Field Item: DAC_DHR8R2_DACC2DHR  --------------------------------
// SVD Line: 16548

//  <item> SFDITEM_FIELD__DAC_DHR8R2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4000741C) DAC channel2 8-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8R2 >> 0) & 0xFF), ((DAC_DHR8R2 = (DAC_DHR8R2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8R2  -----------------------------------
// SVD Line: 16539

//  <rtree> SFDITEM_REG__DAC_DHR8R2
//    <name> DHR8R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000741C) channel2 8-bit right-aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR8R2 >> 0) & 0xFFFFFFFF), ((DAC_DHR8R2 = (DAC_DHR8R2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8R2_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12RD  -------------------------------
// SVD Line: 16556

unsigned int DAC_DHR12RD __AT (0x40007420);



// ----------------------------  Field Item: DAC_DHR12RD_DACC2DHR  --------------------------------
// SVD Line: 16565

//  <item> SFDITEM_FIELD__DAC_DHR12RD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40007420) DAC channel2 12-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12RD >> 16) & 0xFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DAC_DHR12RD_DACC1DHR  --------------------------------
// SVD Line: 16571

//  <item> SFDITEM_FIELD__DAC_DHR12RD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007420) DAC channel1 12-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12RD >> 0) & 0xFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12RD  ----------------------------------
// SVD Line: 16556

//  <rtree> SFDITEM_REG__DAC_DHR12RD
//    <name> DHR12RD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007420) Dual DAC 12-bit right-aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR12RD >> 0) & 0xFFFFFFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12RD_DACC2DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR12RD_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12LD  -------------------------------
// SVD Line: 16579

unsigned int DAC_DHR12LD __AT (0x40007424);



// ----------------------------  Field Item: DAC_DHR12LD_DACC2DHR  --------------------------------
// SVD Line: 16588

//  <item> SFDITEM_FIELD__DAC_DHR12LD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 31..20] RW (@ 0x40007424) DAC channel2 12-bit left-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12LD >> 20) & 0xFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFFUL << 20 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DAC_DHR12LD_DACC1DHR  --------------------------------
// SVD Line: 16594

//  <item> SFDITEM_FIELD__DAC_DHR12LD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40007424) DAC channel1 12-bit left-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12LD >> 4) & 0xFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12LD  ----------------------------------
// SVD Line: 16579

//  <rtree> SFDITEM_REG__DAC_DHR12LD
//    <name> DHR12LD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007424) DUAL DAC 12-bit left aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR12LD >> 0) & 0xFFFFFFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFF0FFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12LD_DACC2DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR12LD_DACC1DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8RD  -------------------------------
// SVD Line: 16602

unsigned int DAC_DHR8RD __AT (0x40007428);



// -----------------------------  Field Item: DAC_DHR8RD_DACC2DHR  --------------------------------
// SVD Line: 16611

//  <item> SFDITEM_FIELD__DAC_DHR8RD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40007428) DAC channel2 8-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8RD >> 8) & 0xFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DAC_DHR8RD_DACC1DHR  --------------------------------
// SVD Line: 16617

//  <item> SFDITEM_FIELD__DAC_DHR8RD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007428) DAC channel1 8-bit right-aligned data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8RD >> 0) & 0xFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8RD  -----------------------------------
// SVD Line: 16602

//  <rtree> SFDITEM_REG__DAC_DHR8RD
//    <name> DHR8RD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007428) DUAL DAC 8-bit right aligned data holding register </i>
//    <loc> ( (unsigned int)((DAC_DHR8RD >> 0) & 0xFFFFFFFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8RD_DACC2DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR8RD_DACC1DHR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC_DOR1  --------------------------------
// SVD Line: 16625

unsigned int DAC_DOR1 __AT (0x4000742C);



// ------------------------------  Field Item: DAC_DOR1_DACC1DOR  ---------------------------------
// SVD Line: 16634

//  <item> SFDITEM_FIELD__DAC_DOR1_DACC1DOR
//    <name> DACC1DOR </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x4000742C) DAC channel1 data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DOR1 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC_DOR1  ------------------------------------
// SVD Line: 16625

//  <rtree> SFDITEM_REG__DAC_DOR1
//    <name> DOR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000742C) channel1 data output register </i>
//    <loc> ( (unsigned int)((DAC_DOR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DAC_DOR1_DACC1DOR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC_DOR2  --------------------------------
// SVD Line: 16642

unsigned int DAC_DOR2 __AT (0x40007430);



// ------------------------------  Field Item: DAC_DOR2_DACC2DOR  ---------------------------------
// SVD Line: 16651

//  <item> SFDITEM_FIELD__DAC_DOR2_DACC2DOR
//    <name> DACC2DOR </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40007430) DAC channel2 data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DOR2 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC_DOR2  ------------------------------------
// SVD Line: 16642

//  <rtree> SFDITEM_REG__DAC_DOR2
//    <name> DOR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007430) channel2 data output register </i>
//    <loc> ( (unsigned int)((DAC_DOR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DAC_DOR2_DACC2DOR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DAC_SR  ---------------------------------
// SVD Line: 16659

unsigned int DAC_SR __AT (0x40007434);



// -------------------------------  Field Item: DAC_SR_DMAUDR2  -----------------------------------
// SVD Line: 16668

//  <item> SFDITEM_FIELD__DAC_SR_DMAUDR2
//    <name> DMAUDR2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007434) DAC channel2 DMA underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SR ) </loc>
//      <o.29..29> DMAUDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DAC_SR_DMAUDR1  -----------------------------------
// SVD Line: 16674

//  <item> SFDITEM_FIELD__DAC_SR_DMAUDR1
//    <name> DMAUDR1 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007434) DAC channel1 DMA underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SR ) </loc>
//      <o.13..13> DMAUDR1
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DAC_SR  -------------------------------------
// SVD Line: 16659

//  <rtree> SFDITEM_REG__DAC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007434) status register </i>
//    <loc> ( (unsigned int)((DAC_SR >> 0) & 0xFFFFFFFF), ((DAC_SR = (DAC_SR & ~(0x20002000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x20002000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_SR_DMAUDR2 </item>
//    <item> SFDITEM_FIELD__DAC_SR_DMAUDR1 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DAC  --------------------------------------
// SVD Line: 16300

//  <view> DAC
//    <name> DAC </name>
//    <item> SFDITEM_REG__DAC_CR </item>
//    <item> SFDITEM_REG__DAC_SWTRIGR </item>
//    <item> SFDITEM_REG__DAC_DHR12R1 </item>
//    <item> SFDITEM_REG__DAC_DHR12L1 </item>
//    <item> SFDITEM_REG__DAC_DHR8R1 </item>
//    <item> SFDITEM_REG__DAC_DHR12R2 </item>
//    <item> SFDITEM_REG__DAC_DHR12L2 </item>
//    <item> SFDITEM_REG__DAC_DHR8R2 </item>
//    <item> SFDITEM_REG__DAC_DHR12RD </item>
//    <item> SFDITEM_REG__DAC_DHR12LD </item>
//    <item> SFDITEM_REG__DAC_DHR8RD </item>
//    <item> SFDITEM_REG__DAC_DOR1 </item>
//    <item> SFDITEM_REG__DAC_DOR2 </item>
//    <item> SFDITEM_REG__DAC_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: NVIC_ICTR  --------------------------------
// SVD Line: 16708

unsigned int NVIC_ICTR __AT (0xE000E004);



// ----------------------------  Field Item: NVIC_ICTR_INTLINESNUM  -------------------------------
// SVD Line: 16717

//  <item> SFDITEM_FIELD__NVIC_ICTR_INTLINESNUM
//    <name> INTLINESNUM </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000E004) Total number of interrupt lines in groups </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_ICTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICTR  -----------------------------------
// SVD Line: 16708

//  <rtree> SFDITEM_REG__NVIC_ICTR
//    <name> ICTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E004) Interrupt Controller Type Register </i>
//    <loc> ( (unsigned int)((NVIC_ICTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICTR_INTLINESNUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_STIR  --------------------------------
// SVD Line: 16725

unsigned int NVIC_STIR __AT (0xE000EF00);



// -------------------------------  Field Item: NVIC_STIR_INTID  ----------------------------------
// SVD Line: 16734

//  <item> SFDITEM_FIELD__NVIC_STIR_INTID
//    <name> INTID </name>
//    <w> 
//    <i> [Bits 8..0] WO (@ 0xE000EF00) interrupt to be triggered </i>
//    <edit> 
//      <loc> ( (unsigned short)((NVIC_STIR >> 0) & 0x0), ((NVIC_STIR = (NVIC_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_STIR  -----------------------------------
// SVD Line: 16725

//  <rtree> SFDITEM_REG__NVIC_STIR
//    <name> STIR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0xE000EF00) Software Triggered Interrupt Register </i>
//    <loc> ( (unsigned int)((NVIC_STIR >> 0) & 0xFFFFFFFF), ((NVIC_STIR = (NVIC_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_STIR_INTID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER0  -------------------------------
// SVD Line: 16742

unsigned int NVIC_ISER0 __AT (0xE000E100);



// ------------------------------  Field Item: NVIC_ISER0_SETENA  ---------------------------------
// SVD Line: 16751

//  <item> SFDITEM_FIELD__NVIC_ISER0_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER0  -----------------------------------
// SVD Line: 16742

//  <rtree> SFDITEM_REG__NVIC_ISER0
//    <name> ISER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER0_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER1  -------------------------------
// SVD Line: 16759

unsigned int NVIC_ISER1 __AT (0xE000E104);



// ------------------------------  Field Item: NVIC_ISER1_SETENA  ---------------------------------
// SVD Line: 16768

//  <item> SFDITEM_FIELD__NVIC_ISER1_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER1  -----------------------------------
// SVD Line: 16759

//  <rtree> SFDITEM_REG__NVIC_ISER1
//    <name> ISER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER1_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER2  -------------------------------
// SVD Line: 16776

unsigned int NVIC_ISER2 __AT (0xE000E108);



// ------------------------------  Field Item: NVIC_ISER2_SETENA  ---------------------------------
// SVD Line: 16785

//  <item> SFDITEM_FIELD__NVIC_ISER2_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E108) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER2 >> 0) & 0xFFFFFFFF), ((NVIC_ISER2 = (NVIC_ISER2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER2  -----------------------------------
// SVD Line: 16776

//  <rtree> SFDITEM_REG__NVIC_ISER2
//    <name> ISER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E108) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER2 >> 0) & 0xFFFFFFFF), ((NVIC_ISER2 = (NVIC_ISER2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER2_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER0  -------------------------------
// SVD Line: 16793

unsigned int NVIC_ICER0 __AT (0xE000E180);



// ------------------------------  Field Item: NVIC_ICER0_CLRENA  ---------------------------------
// SVD Line: 16802

//  <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER0  -----------------------------------
// SVD Line: 16793

//  <rtree> SFDITEM_REG__NVIC_ICER0
//    <name> ICER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) Interrupt Clear-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER1  -------------------------------
// SVD Line: 16810

unsigned int NVIC_ICER1 __AT (0xE000E184);



// ------------------------------  Field Item: NVIC_ICER1_CLRENA  ---------------------------------
// SVD Line: 16819

//  <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER1  -----------------------------------
// SVD Line: 16810

//  <rtree> SFDITEM_REG__NVIC_ICER1
//    <name> ICER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) Interrupt Clear-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER2  -------------------------------
// SVD Line: 16827

unsigned int NVIC_ICER2 __AT (0xE000E188);



// ------------------------------  Field Item: NVIC_ICER2_CLRENA  ---------------------------------
// SVD Line: 16836

//  <item> SFDITEM_FIELD__NVIC_ICER2_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E188) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER2 >> 0) & 0xFFFFFFFF), ((NVIC_ICER2 = (NVIC_ICER2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER2  -----------------------------------
// SVD Line: 16827

//  <rtree> SFDITEM_REG__NVIC_ICER2
//    <name> ICER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E188) Interrupt Clear-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER2 >> 0) & 0xFFFFFFFF), ((NVIC_ICER2 = (NVIC_ICER2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER2_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR0  -------------------------------
// SVD Line: 16844

unsigned int NVIC_ISPR0 __AT (0xE000E200);



// -----------------------------  Field Item: NVIC_ISPR0_SETPEND  ---------------------------------
// SVD Line: 16853

//  <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR0  -----------------------------------
// SVD Line: 16844

//  <rtree> SFDITEM_REG__NVIC_ISPR0
//    <name> ISPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR1  -------------------------------
// SVD Line: 16861

unsigned int NVIC_ISPR1 __AT (0xE000E204);



// -----------------------------  Field Item: NVIC_ISPR1_SETPEND  ---------------------------------
// SVD Line: 16870

//  <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR1  -----------------------------------
// SVD Line: 16861

//  <rtree> SFDITEM_REG__NVIC_ISPR1
//    <name> ISPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR2  -------------------------------
// SVD Line: 16878

unsigned int NVIC_ISPR2 __AT (0xE000E208);



// -----------------------------  Field Item: NVIC_ISPR2_SETPEND  ---------------------------------
// SVD Line: 16887

//  <item> SFDITEM_FIELD__NVIC_ISPR2_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E208) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR2 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR2 = (NVIC_ISPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR2  -----------------------------------
// SVD Line: 16878

//  <rtree> SFDITEM_REG__NVIC_ISPR2
//    <name> ISPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E208) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR2 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR2 = (NVIC_ISPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR2_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR0  -------------------------------
// SVD Line: 16895

unsigned int NVIC_ICPR0 __AT (0xE000E280);



// -----------------------------  Field Item: NVIC_ICPR0_CLRPEND  ---------------------------------
// SVD Line: 16904

//  <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR0  -----------------------------------
// SVD Line: 16895

//  <rtree> SFDITEM_REG__NVIC_ICPR0
//    <name> ICPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) Interrupt Clear-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR1  -------------------------------
// SVD Line: 16912

unsigned int NVIC_ICPR1 __AT (0xE000E284);



// -----------------------------  Field Item: NVIC_ICPR1_CLRPEND  ---------------------------------
// SVD Line: 16921

//  <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR1  -----------------------------------
// SVD Line: 16912

//  <rtree> SFDITEM_REG__NVIC_ICPR1
//    <name> ICPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) Interrupt Clear-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR2  -------------------------------
// SVD Line: 16929

unsigned int NVIC_ICPR2 __AT (0xE000E288);



// -----------------------------  Field Item: NVIC_ICPR2_CLRPEND  ---------------------------------
// SVD Line: 16938

//  <item> SFDITEM_FIELD__NVIC_ICPR2_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E288) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR2 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR2 = (NVIC_ICPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR2  -----------------------------------
// SVD Line: 16929

//  <rtree> SFDITEM_REG__NVIC_ICPR2
//    <name> ICPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E288) Interrupt Clear-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR2 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR2 = (NVIC_ICPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR2_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR0  -------------------------------
// SVD Line: 16946

unsigned int NVIC_IABR0 __AT (0xE000E300);



// ------------------------------  Field Item: NVIC_IABR0_ACTIVE  ---------------------------------
// SVD Line: 16955

//  <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR0  -----------------------------------
// SVD Line: 16946

//  <rtree> SFDITEM_REG__NVIC_IABR0
//    <name> IABR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR1  -------------------------------
// SVD Line: 16963

unsigned int NVIC_IABR1 __AT (0xE000E304);



// ------------------------------  Field Item: NVIC_IABR1_ACTIVE  ---------------------------------
// SVD Line: 16972

//  <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR1  -----------------------------------
// SVD Line: 16963

//  <rtree> SFDITEM_REG__NVIC_IABR1
//    <name> IABR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR2  -------------------------------
// SVD Line: 16980

unsigned int NVIC_IABR2 __AT (0xE000E308);



// ------------------------------  Field Item: NVIC_IABR2_ACTIVE  ---------------------------------
// SVD Line: 16989

//  <item> SFDITEM_FIELD__NVIC_IABR2_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E308) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR2  -----------------------------------
// SVD Line: 16980

//  <rtree> SFDITEM_REG__NVIC_IABR2
//    <name> IABR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E308) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR2_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR0  --------------------------------
// SVD Line: 16997

unsigned int NVIC_IPR0 __AT (0xE000E400);



// ------------------------------  Field Item: NVIC_IPR0_IPR_N0  ----------------------------------
// SVD Line: 17006

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E400) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 0) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N1  ----------------------------------
// SVD Line: 17012

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E400) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 8) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N2  ----------------------------------
// SVD Line: 17018

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E400) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 16) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N3  ----------------------------------
// SVD Line: 17024

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E400) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 24) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR0  -----------------------------------
// SVD Line: 16997

//  <rtree> SFDITEM_REG__NVIC_IPR0
//    <name> IPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E400) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR0 >> 0) & 0xFFFFFFFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR1  --------------------------------
// SVD Line: 17032

unsigned int NVIC_IPR1 __AT (0xE000E404);



// ------------------------------  Field Item: NVIC_IPR1_IPR_N0  ----------------------------------
// SVD Line: 17041

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E404) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 0) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N1  ----------------------------------
// SVD Line: 17047

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E404) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 8) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N2  ----------------------------------
// SVD Line: 17053

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E404) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 16) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N3  ----------------------------------
// SVD Line: 17059

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E404) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 24) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR1  -----------------------------------
// SVD Line: 17032

//  <rtree> SFDITEM_REG__NVIC_IPR1
//    <name> IPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E404) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR1 >> 0) & 0xFFFFFFFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR2  --------------------------------
// SVD Line: 17067

unsigned int NVIC_IPR2 __AT (0xE000E408);



// ------------------------------  Field Item: NVIC_IPR2_IPR_N0  ----------------------------------
// SVD Line: 17076

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E408) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 0) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N1  ----------------------------------
// SVD Line: 17082

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E408) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 8) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N2  ----------------------------------
// SVD Line: 17088

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E408) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 16) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N3  ----------------------------------
// SVD Line: 17094

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E408) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 24) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR2  -----------------------------------
// SVD Line: 17067

//  <rtree> SFDITEM_REG__NVIC_IPR2
//    <name> IPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E408) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR2 >> 0) & 0xFFFFFFFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR3  --------------------------------
// SVD Line: 17102

unsigned int NVIC_IPR3 __AT (0xE000E40C);



// ------------------------------  Field Item: NVIC_IPR3_IPR_N0  ----------------------------------
// SVD Line: 17111

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E40C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 0) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N1  ----------------------------------
// SVD Line: 17117

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E40C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 8) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N2  ----------------------------------
// SVD Line: 17123

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E40C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 16) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N3  ----------------------------------
// SVD Line: 17129

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E40C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 24) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR3  -----------------------------------
// SVD Line: 17102

//  <rtree> SFDITEM_REG__NVIC_IPR3
//    <name> IPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E40C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR3 >> 0) & 0xFFFFFFFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR4  --------------------------------
// SVD Line: 17137

unsigned int NVIC_IPR4 __AT (0xE000E410);



// ------------------------------  Field Item: NVIC_IPR4_IPR_N0  ----------------------------------
// SVD Line: 17146

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E410) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 0) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N1  ----------------------------------
// SVD Line: 17152

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E410) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 8) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N2  ----------------------------------
// SVD Line: 17158

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E410) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 16) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N3  ----------------------------------
// SVD Line: 17164

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E410) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 24) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR4  -----------------------------------
// SVD Line: 17137

//  <rtree> SFDITEM_REG__NVIC_IPR4
//    <name> IPR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E410) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR4 >> 0) & 0xFFFFFFFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR5  --------------------------------
// SVD Line: 17172

unsigned int NVIC_IPR5 __AT (0xE000E414);



// ------------------------------  Field Item: NVIC_IPR5_IPR_N0  ----------------------------------
// SVD Line: 17181

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E414) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 0) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N1  ----------------------------------
// SVD Line: 17187

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E414) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 8) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N2  ----------------------------------
// SVD Line: 17193

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E414) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 16) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N3  ----------------------------------
// SVD Line: 17199

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E414) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 24) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR5  -----------------------------------
// SVD Line: 17172

//  <rtree> SFDITEM_REG__NVIC_IPR5
//    <name> IPR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E414) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR5 >> 0) & 0xFFFFFFFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR6  --------------------------------
// SVD Line: 17207

unsigned int NVIC_IPR6 __AT (0xE000E418);



// ------------------------------  Field Item: NVIC_IPR6_IPR_N0  ----------------------------------
// SVD Line: 17216

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E418) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 0) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N1  ----------------------------------
// SVD Line: 17222

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E418) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 8) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N2  ----------------------------------
// SVD Line: 17228

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E418) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 16) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N3  ----------------------------------
// SVD Line: 17234

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E418) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 24) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR6  -----------------------------------
// SVD Line: 17207

//  <rtree> SFDITEM_REG__NVIC_IPR6
//    <name> IPR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E418) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR6 >> 0) & 0xFFFFFFFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR7  --------------------------------
// SVD Line: 17242

unsigned int NVIC_IPR7 __AT (0xE000E41C);



// ------------------------------  Field Item: NVIC_IPR7_IPR_N0  ----------------------------------
// SVD Line: 17251

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E41C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 0) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N1  ----------------------------------
// SVD Line: 17257

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E41C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 8) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N2  ----------------------------------
// SVD Line: 17263

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E41C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 16) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N3  ----------------------------------
// SVD Line: 17269

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E41C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 24) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR7  -----------------------------------
// SVD Line: 17242

//  <rtree> SFDITEM_REG__NVIC_IPR7
//    <name> IPR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E41C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR7 >> 0) & 0xFFFFFFFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR8  --------------------------------
// SVD Line: 17277

unsigned int NVIC_IPR8 __AT (0xE000E420);



// ------------------------------  Field Item: NVIC_IPR8_IPR_N0  ----------------------------------
// SVD Line: 17286

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E420) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 0) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N1  ----------------------------------
// SVD Line: 17292

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E420) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 8) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N2  ----------------------------------
// SVD Line: 17298

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E420) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 16) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N3  ----------------------------------
// SVD Line: 17304

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E420) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 24) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR8  -----------------------------------
// SVD Line: 17277

//  <rtree> SFDITEM_REG__NVIC_IPR8
//    <name> IPR8 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E420) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR8 >> 0) & 0xFFFFFFFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR9  --------------------------------
// SVD Line: 17312

unsigned int NVIC_IPR9 __AT (0xE000E424);



// ------------------------------  Field Item: NVIC_IPR9_IPR_N0  ----------------------------------
// SVD Line: 17321

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E424) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 0) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N1  ----------------------------------
// SVD Line: 17327

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E424) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 8) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N2  ----------------------------------
// SVD Line: 17333

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E424) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 16) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N3  ----------------------------------
// SVD Line: 17339

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E424) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 24) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR9  -----------------------------------
// SVD Line: 17312

//  <rtree> SFDITEM_REG__NVIC_IPR9
//    <name> IPR9 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E424) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR9 >> 0) & 0xFFFFFFFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR10  -------------------------------
// SVD Line: 17347

unsigned int NVIC_IPR10 __AT (0xE000E428);



// ------------------------------  Field Item: NVIC_IPR10_IPR_N0  ---------------------------------
// SVD Line: 17356

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E428) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 0) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N1  ---------------------------------
// SVD Line: 17362

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E428) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 8) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N2  ---------------------------------
// SVD Line: 17368

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E428) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 16) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N3  ---------------------------------
// SVD Line: 17374

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E428) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 24) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR10  -----------------------------------
// SVD Line: 17347

//  <rtree> SFDITEM_REG__NVIC_IPR10
//    <name> IPR10 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E428) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR10 >> 0) & 0xFFFFFFFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR11  -------------------------------
// SVD Line: 17382

unsigned int NVIC_IPR11 __AT (0xE000E42C);



// ------------------------------  Field Item: NVIC_IPR11_IPR_N0  ---------------------------------
// SVD Line: 17391

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E42C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 0) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N1  ---------------------------------
// SVD Line: 17397

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E42C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 8) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N2  ---------------------------------
// SVD Line: 17403

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E42C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 16) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N3  ---------------------------------
// SVD Line: 17409

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E42C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 24) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR11  -----------------------------------
// SVD Line: 17382

//  <rtree> SFDITEM_REG__NVIC_IPR11
//    <name> IPR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E42C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR11 >> 0) & 0xFFFFFFFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR12  -------------------------------
// SVD Line: 17417

unsigned int NVIC_IPR12 __AT (0xE000E430);



// ------------------------------  Field Item: NVIC_IPR12_IPR_N0  ---------------------------------
// SVD Line: 17426

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E430) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 0) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N1  ---------------------------------
// SVD Line: 17432

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E430) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 8) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N2  ---------------------------------
// SVD Line: 17438

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E430) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 16) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N3  ---------------------------------
// SVD Line: 17444

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E430) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 24) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR12  -----------------------------------
// SVD Line: 17417

//  <rtree> SFDITEM_REG__NVIC_IPR12
//    <name> IPR12 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E430) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR12 >> 0) & 0xFFFFFFFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR13  -------------------------------
// SVD Line: 17452

unsigned int NVIC_IPR13 __AT (0xE000E434);



// ------------------------------  Field Item: NVIC_IPR13_IPR_N0  ---------------------------------
// SVD Line: 17461

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E434) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 0) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N1  ---------------------------------
// SVD Line: 17467

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E434) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 8) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N2  ---------------------------------
// SVD Line: 17473

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E434) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 16) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N3  ---------------------------------
// SVD Line: 17479

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E434) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 24) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR13  -----------------------------------
// SVD Line: 17452

//  <rtree> SFDITEM_REG__NVIC_IPR13
//    <name> IPR13 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E434) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR13 >> 0) & 0xFFFFFFFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR14  -------------------------------
// SVD Line: 17487

unsigned int NVIC_IPR14 __AT (0xE000E438);



// ------------------------------  Field Item: NVIC_IPR14_IPR_N0  ---------------------------------
// SVD Line: 17496

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E438) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 0) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N1  ---------------------------------
// SVD Line: 17502

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E438) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 8) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N2  ---------------------------------
// SVD Line: 17508

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E438) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 16) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N3  ---------------------------------
// SVD Line: 17514

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E438) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 24) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR14  -----------------------------------
// SVD Line: 17487

//  <rtree> SFDITEM_REG__NVIC_IPR14
//    <name> IPR14 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E438) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR14 >> 0) & 0xFFFFFFFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR15  -------------------------------
// SVD Line: 17522

unsigned int NVIC_IPR15 __AT (0xE000E43C);



// ------------------------------  Field Item: NVIC_IPR15_IPR_N0  ---------------------------------
// SVD Line: 17531

//  <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E43C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR15 >> 0) & 0xFF), ((NVIC_IPR15 = (NVIC_IPR15 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR15_IPR_N1  ---------------------------------
// SVD Line: 17537

//  <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E43C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR15 >> 8) & 0xFF), ((NVIC_IPR15 = (NVIC_IPR15 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR15_IPR_N2  ---------------------------------
// SVD Line: 17543

//  <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E43C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR15 >> 16) & 0xFF), ((NVIC_IPR15 = (NVIC_IPR15 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR15_IPR_N3  ---------------------------------
// SVD Line: 17549

//  <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E43C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR15 >> 24) & 0xFF), ((NVIC_IPR15 = (NVIC_IPR15 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR15  -----------------------------------
// SVD Line: 17522

//  <rtree> SFDITEM_REG__NVIC_IPR15
//    <name> IPR15 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E43C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR15 >> 0) & 0xFFFFFFFF), ((NVIC_IPR15 = (NVIC_IPR15 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR15_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR16  -------------------------------
// SVD Line: 17557

unsigned int NVIC_IPR16 __AT (0xE000E440);



// ------------------------------  Field Item: NVIC_IPR16_IPR_N0  ---------------------------------
// SVD Line: 17566

//  <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E440) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR16 >> 0) & 0xFF), ((NVIC_IPR16 = (NVIC_IPR16 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR16_IPR_N1  ---------------------------------
// SVD Line: 17572

//  <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E440) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR16 >> 8) & 0xFF), ((NVIC_IPR16 = (NVIC_IPR16 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR16_IPR_N2  ---------------------------------
// SVD Line: 17578

//  <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E440) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR16 >> 16) & 0xFF), ((NVIC_IPR16 = (NVIC_IPR16 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR16_IPR_N3  ---------------------------------
// SVD Line: 17584

//  <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E440) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR16 >> 24) & 0xFF), ((NVIC_IPR16 = (NVIC_IPR16 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR16  -----------------------------------
// SVD Line: 17557

//  <rtree> SFDITEM_REG__NVIC_IPR16
//    <name> IPR16 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E440) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR16 >> 0) & 0xFFFFFFFF), ((NVIC_IPR16 = (NVIC_IPR16 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR16_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR17  -------------------------------
// SVD Line: 17592

unsigned int NVIC_IPR17 __AT (0xE000E444);



// ------------------------------  Field Item: NVIC_IPR17_IPR_N0  ---------------------------------
// SVD Line: 17601

//  <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E444) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR17 >> 0) & 0xFF), ((NVIC_IPR17 = (NVIC_IPR17 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR17_IPR_N1  ---------------------------------
// SVD Line: 17607

//  <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E444) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR17 >> 8) & 0xFF), ((NVIC_IPR17 = (NVIC_IPR17 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR17_IPR_N2  ---------------------------------
// SVD Line: 17613

//  <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E444) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR17 >> 16) & 0xFF), ((NVIC_IPR17 = (NVIC_IPR17 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR17_IPR_N3  ---------------------------------
// SVD Line: 17619

//  <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E444) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR17 >> 24) & 0xFF), ((NVIC_IPR17 = (NVIC_IPR17 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR17  -----------------------------------
// SVD Line: 17592

//  <rtree> SFDITEM_REG__NVIC_IPR17
//    <name> IPR17 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E444) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR17 >> 0) & 0xFFFFFFFF), ((NVIC_IPR17 = (NVIC_IPR17 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR17_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR18  -------------------------------
// SVD Line: 17627

unsigned int NVIC_IPR18 __AT (0xE000E448);



// ------------------------------  Field Item: NVIC_IPR18_IPR_N0  ---------------------------------
// SVD Line: 17636

//  <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E448) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR18 >> 0) & 0xFF), ((NVIC_IPR18 = (NVIC_IPR18 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR18_IPR_N1  ---------------------------------
// SVD Line: 17642

//  <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E448) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR18 >> 8) & 0xFF), ((NVIC_IPR18 = (NVIC_IPR18 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR18_IPR_N2  ---------------------------------
// SVD Line: 17648

//  <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E448) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR18 >> 16) & 0xFF), ((NVIC_IPR18 = (NVIC_IPR18 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR18_IPR_N3  ---------------------------------
// SVD Line: 17654

//  <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E448) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR18 >> 24) & 0xFF), ((NVIC_IPR18 = (NVIC_IPR18 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR18  -----------------------------------
// SVD Line: 17627

//  <rtree> SFDITEM_REG__NVIC_IPR18
//    <name> IPR18 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E448) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR18 >> 0) & 0xFFFFFFFF), ((NVIC_IPR18 = (NVIC_IPR18 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR18_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR19  -------------------------------
// SVD Line: 17662

unsigned int NVIC_IPR19 __AT (0xE000E44C);



// ------------------------------  Field Item: NVIC_IPR19_IPR_N0  ---------------------------------
// SVD Line: 17671

//  <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E44C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR19 >> 0) & 0xFF), ((NVIC_IPR19 = (NVIC_IPR19 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR19_IPR_N1  ---------------------------------
// SVD Line: 17677

//  <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E44C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR19 >> 8) & 0xFF), ((NVIC_IPR19 = (NVIC_IPR19 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR19_IPR_N2  ---------------------------------
// SVD Line: 17683

//  <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E44C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR19 >> 16) & 0xFF), ((NVIC_IPR19 = (NVIC_IPR19 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR19_IPR_N3  ---------------------------------
// SVD Line: 17689

//  <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E44C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR19 >> 24) & 0xFF), ((NVIC_IPR19 = (NVIC_IPR19 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR19  -----------------------------------
// SVD Line: 17662

//  <rtree> SFDITEM_REG__NVIC_IPR19
//    <name> IPR19 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E44C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR19 >> 0) & 0xFFFFFFFF), ((NVIC_IPR19 = (NVIC_IPR19 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR19_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR20  -------------------------------
// SVD Line: 17697

unsigned int NVIC_IPR20 __AT (0xE000E450);



// ------------------------------  Field Item: NVIC_IPR20_IPR_N0  ---------------------------------
// SVD Line: 17706

//  <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E450) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR20 >> 0) & 0xFF), ((NVIC_IPR20 = (NVIC_IPR20 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR20_IPR_N1  ---------------------------------
// SVD Line: 17712

//  <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E450) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR20 >> 8) & 0xFF), ((NVIC_IPR20 = (NVIC_IPR20 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR20_IPR_N2  ---------------------------------
// SVD Line: 17718

//  <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E450) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR20 >> 16) & 0xFF), ((NVIC_IPR20 = (NVIC_IPR20 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR20_IPR_N3  ---------------------------------
// SVD Line: 17724

//  <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E450) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR20 >> 24) & 0xFF), ((NVIC_IPR20 = (NVIC_IPR20 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR20  -----------------------------------
// SVD Line: 17697

//  <rtree> SFDITEM_REG__NVIC_IPR20
//    <name> IPR20 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E450) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR20 >> 0) & 0xFFFFFFFF), ((NVIC_IPR20 = (NVIC_IPR20 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR20_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: NVIC  -------------------------------------
// SVD Line: 16684

//  <view> NVIC
//    <name> NVIC </name>
//    <item> SFDITEM_REG__NVIC_ICTR </item>
//    <item> SFDITEM_REG__NVIC_STIR </item>
//    <item> SFDITEM_REG__NVIC_ISER0 </item>
//    <item> SFDITEM_REG__NVIC_ISER1 </item>
//    <item> SFDITEM_REG__NVIC_ISER2 </item>
//    <item> SFDITEM_REG__NVIC_ICER0 </item>
//    <item> SFDITEM_REG__NVIC_ICER1 </item>
//    <item> SFDITEM_REG__NVIC_ICER2 </item>
//    <item> SFDITEM_REG__NVIC_ISPR0 </item>
//    <item> SFDITEM_REG__NVIC_ISPR1 </item>
//    <item> SFDITEM_REG__NVIC_ISPR2 </item>
//    <item> SFDITEM_REG__NVIC_ICPR0 </item>
//    <item> SFDITEM_REG__NVIC_ICPR1 </item>
//    <item> SFDITEM_REG__NVIC_ICPR2 </item>
//    <item> SFDITEM_REG__NVIC_IABR0 </item>
//    <item> SFDITEM_REG__NVIC_IABR1 </item>
//    <item> SFDITEM_REG__NVIC_IABR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR0 </item>
//    <item> SFDITEM_REG__NVIC_IPR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR3 </item>
//    <item> SFDITEM_REG__NVIC_IPR4 </item>
//    <item> SFDITEM_REG__NVIC_IPR5 </item>
//    <item> SFDITEM_REG__NVIC_IPR6 </item>
//    <item> SFDITEM_REG__NVIC_IPR7 </item>
//    <item> SFDITEM_REG__NVIC_IPR8 </item>
//    <item> SFDITEM_REG__NVIC_IPR9 </item>
//    <item> SFDITEM_REG__NVIC_IPR10 </item>
//    <item> SFDITEM_REG__NVIC_IPR11 </item>
//    <item> SFDITEM_REG__NVIC_IPR12 </item>
//    <item> SFDITEM_REG__NVIC_IPR13 </item>
//    <item> SFDITEM_REG__NVIC_IPR14 </item>
//    <item> SFDITEM_REG__NVIC_IPR15 </item>
//    <item> SFDITEM_REG__NVIC_IPR16 </item>
//    <item> SFDITEM_REG__NVIC_IPR17 </item>
//    <item> SFDITEM_REG__NVIC_IPR18 </item>
//    <item> SFDITEM_REG__NVIC_IPR19 </item>
//    <item> SFDITEM_REG__NVIC_IPR20 </item>
//  </view>
//  


// ----------------------------  Register Item Address: FPU_CPACR  --------------------------------
// SVD Line: 17745

unsigned int FPU_CPACR __AT (0xE000ED88);



// --------------------------------  Field Item: FPU_CPACR_CP0  -----------------------------------
// SVD Line: 17754

//  <item> SFDITEM_FIELD__FPU_CPACR_CP0
//    <name> CP0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000ED88) Access privileges for coprocessor 0 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.0..0> CP0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP1  -----------------------------------
// SVD Line: 17760

//  <item> SFDITEM_FIELD__FPU_CPACR_CP1
//    <name> CP1 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000ED88) Access privileges for coprocessor 1 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.2..2> CP1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP2  -----------------------------------
// SVD Line: 17766

//  <item> SFDITEM_FIELD__FPU_CPACR_CP2
//    <name> CP2 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED88) Access privileges for coprocessor 2 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.4..4> CP2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP3  -----------------------------------
// SVD Line: 17772

//  <item> SFDITEM_FIELD__FPU_CPACR_CP3
//    <name> CP3 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xE000ED88) Access privileges for coprocessor 3 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.6..6> CP3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP4  -----------------------------------
// SVD Line: 17778

//  <item> SFDITEM_FIELD__FPU_CPACR_CP4
//    <name> CP4 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000ED88) Access privileges for coprocessor 4 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.8..8> CP4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP5  -----------------------------------
// SVD Line: 17784

//  <item> SFDITEM_FIELD__FPU_CPACR_CP5
//    <name> CP5 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE000ED88) Access privileges for coprocessor 5 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.10..10> CP5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP6  -----------------------------------
// SVD Line: 17790

//  <item> SFDITEM_FIELD__FPU_CPACR_CP6
//    <name> CP6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0xE000ED88) Access privileges for coprocessor 6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_CPACR >> 12) & 0x3), ((FPU_CPACR = (FPU_CPACR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FPU_CPACR_CP7  -----------------------------------
// SVD Line: 17796

//  <item> SFDITEM_FIELD__FPU_CPACR_CP7
//    <name> CP7 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xE000ED88) Access privileges for coprocessor 7 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.14..14> CP7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_CPACR_CP10  -----------------------------------
// SVD Line: 17802

//  <item> SFDITEM_FIELD__FPU_CPACR_CP10
//    <name> CP10 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0xE000ED88) Access privileges for coprocessor 10 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.20..20> CP10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_CPACR_CP11  -----------------------------------
// SVD Line: 17808

//  <item> SFDITEM_FIELD__FPU_CPACR_CP11
//    <name> CP11 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0xE000ED88) Access privileges for coprocessor 11 </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_CPACR ) </loc>
//      <o.22..22> CP11
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FPU_CPACR  -----------------------------------
// SVD Line: 17745

//  <rtree> SFDITEM_REG__FPU_CPACR
//    <name> CPACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED88) Coprocessor Access Control Register </i>
//    <loc> ( (unsigned int)((FPU_CPACR >> 0) & 0xFFFFFFFF), ((FPU_CPACR = (FPU_CPACR & ~(0x507555UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x507555) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP0 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP1 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP2 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP3 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP4 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP5 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP6 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP7 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP10 </item>
//    <item> SFDITEM_FIELD__FPU_CPACR_CP11 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_FPCCR  --------------------------------
// SVD Line: 17816

unsigned int FPU_FPCCR __AT (0xE000EF34);



// ------------------------------  Field Item: FPU_FPCCR_LSPACT  ----------------------------------
// SVD Line: 17825

//  <item> SFDITEM_FIELD__FPU_FPCCR_LSPACT
//    <name> LSPACT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000EF34) LSPACT </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.0..0> LSPACT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_USER  -----------------------------------
// SVD Line: 17831

//  <item> SFDITEM_FIELD__FPU_FPCCR_USER
//    <name> USER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000EF34) USER </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.1..1> USER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FPU_FPCCR_THREAD  ----------------------------------
// SVD Line: 17837

//  <item> SFDITEM_FIELD__FPU_FPCCR_THREAD
//    <name> THREAD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000EF34) THREAD </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.3..3> THREAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_HFRDY  ----------------------------------
// SVD Line: 17843

//  <item> SFDITEM_FIELD__FPU_FPCCR_HFRDY
//    <name> HFRDY </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000EF34) HFRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.4..4> HFRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_MMRDY  ----------------------------------
// SVD Line: 17849

//  <item> SFDITEM_FIELD__FPU_FPCCR_MMRDY
//    <name> MMRDY </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE000EF34) MMRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.5..5> MMRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_BFRDY  ----------------------------------
// SVD Line: 17855

//  <item> SFDITEM_FIELD__FPU_FPCCR_BFRDY
//    <name> BFRDY </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xE000EF34) BFRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.6..6> BFRDY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FPU_FPCCR_MONRDY  ----------------------------------
// SVD Line: 17861

//  <item> SFDITEM_FIELD__FPU_FPCCR_MONRDY
//    <name> MONRDY </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000EF34) MONRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.8..8> MONRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_LSPEN  ----------------------------------
// SVD Line: 17867

//  <item> SFDITEM_FIELD__FPU_FPCCR_LSPEN
//    <name> LSPEN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0xE000EF34) LSPEN </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.30..30> LSPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_ASPEN  ----------------------------------
// SVD Line: 17873

//  <item> SFDITEM_FIELD__FPU_FPCCR_ASPEN
//    <name> ASPEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000EF34) ASPEN </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.31..31> ASPEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FPU_FPCCR  -----------------------------------
// SVD Line: 17816

//  <rtree> SFDITEM_REG__FPU_FPCCR
//    <name> FPCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF34) FP Context Control Register </i>
//    <loc> ( (unsigned int)((FPU_FPCCR >> 0) & 0xFFFFFFFF), ((FPU_FPCCR = (FPU_FPCCR & ~(0xC000017BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC000017B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_FPCCR_LSPACT </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_USER </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_THREAD </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_HFRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_MMRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_BFRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_MONRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_LSPEN </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_ASPEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_FPCAR  --------------------------------
// SVD Line: 17881

unsigned int FPU_FPCAR __AT (0xE000EF38);



// ------------------------------  Field Item: FPU_FPCAR_ADDRESS  ---------------------------------
// SVD Line: 17890

//  <item> SFDITEM_FIELD__FPU_FPCAR_ADDRESS
//    <name> ADDRESS </name>
//    <rw> 
//    <i> [Bits 31..3] RW (@ 0xE000EF38) ADDRESS </i>
//    <edit> 
//      <loc> ( (unsigned int)((FPU_FPCAR >> 3) & 0x1FFFFFFF), ((FPU_FPCAR = (FPU_FPCAR & ~(0x1FFFFFFFUL << 3 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FPU_FPCAR  -----------------------------------
// SVD Line: 17881

//  <rtree> SFDITEM_REG__FPU_FPCAR
//    <name> FPCAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF38) FP Context Address Register </i>
//    <loc> ( (unsigned int)((FPU_FPCAR >> 0) & 0xFFFFFFFF), ((FPU_FPCAR = (FPU_FPCAR & ~(0xFFFFFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_FPCAR_ADDRESS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_FPDSCR  -------------------------------
// SVD Line: 17898

unsigned int FPU_FPDSCR __AT (0xE000EF3C);



// ------------------------------  Field Item: FPU_FPDSCR_RMode  ----------------------------------
// SVD Line: 17907

//  <item> SFDITEM_FIELD__FPU_FPDSCR_RMode
//    <name> RMode </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000EF3C) RMode </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_FPDSCR >> 22) & 0x3), ((FPU_FPDSCR = (FPU_FPDSCR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPDSCR_FZ  -----------------------------------
// SVD Line: 17913

//  <item> SFDITEM_FIELD__FPU_FPDSCR_FZ
//    <name> FZ </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0xE000EF3C) FZ </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPDSCR ) </loc>
//      <o.24..24> FZ
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPDSCR_DN  -----------------------------------
// SVD Line: 17919

//  <item> SFDITEM_FIELD__FPU_FPDSCR_DN
//    <name> DN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0xE000EF3C) DN </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPDSCR ) </loc>
//      <o.25..25> DN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPDSCR_AHP  -----------------------------------
// SVD Line: 17925

//  <item> SFDITEM_FIELD__FPU_FPDSCR_AHP
//    <name> AHP </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0xE000EF3C) AHP </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPDSCR ) </loc>
//      <o.26..26> AHP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FPU_FPDSCR  -----------------------------------
// SVD Line: 17898

//  <rtree> SFDITEM_REG__FPU_FPDSCR
//    <name> FPDSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF3C) FP Default Status Control Register </i>
//    <loc> ( (unsigned int)((FPU_FPDSCR >> 0) & 0xFFFFFFFF), ((FPU_FPDSCR = (FPU_FPDSCR & ~(0x7C00000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7C00000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_FPDSCR_RMode </item>
//    <item> SFDITEM_FIELD__FPU_FPDSCR_FZ </item>
//    <item> SFDITEM_FIELD__FPU_FPDSCR_DN </item>
//    <item> SFDITEM_FIELD__FPU_FPDSCR_AHP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_MVFR0  --------------------------------
// SVD Line: 17933

unsigned int FPU_MVFR0 __AT (0xE000EF40);



// ------------------------------  Field Item: FPU_MVFR0_A_SIMD  ----------------------------------
// SVD Line: 17942

//  <item> SFDITEM_FIELD__FPU_MVFR0_A_SIMD
//    <name> A_SIMD </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000EF40) A_SIMD registers </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: FPU_MVFR0_Single_precision  -----------------------------
// SVD Line: 17948

//  <item> SFDITEM_FIELD__FPU_MVFR0_Single_precision
//    <name> Single_precision </name>
//    <r> 
//    <i> [Bits 7..4] RO (@ 0xE000EF40) Single_precision </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 4) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: FPU_MVFR0_Double_precision  -----------------------------
// SVD Line: 17954

//  <item> SFDITEM_FIELD__FPU_MVFR0_Double_precision
//    <name> Double_precision </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0xE000EF40) Double_precision </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: FPU_MVFR0_FP_exception_trapping  --------------------------
// SVD Line: 17960

//  <item> SFDITEM_FIELD__FPU_MVFR0_FP_exception_trapping
//    <name> FP_exception_trapping </name>
//    <r> 
//    <i> [Bits 15..12] RO (@ 0xE000EF40) FP exception trapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 12) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FPU_MVFR0_Divide  ----------------------------------
// SVD Line: 17966

//  <item> SFDITEM_FIELD__FPU_MVFR0_Divide
//    <name> Divide </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0xE000EF40) Divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: FPU_MVFR0_Square_root  -------------------------------
// SVD Line: 17972

//  <item> SFDITEM_FIELD__FPU_MVFR0_Square_root
//    <name> Square_root </name>
//    <r> 
//    <i> [Bits 23..20] RO (@ 0xE000EF40) Square root </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 20) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: FPU_MVFR0_Short_vectors  ------------------------------
// SVD Line: 17978

//  <item> SFDITEM_FIELD__FPU_MVFR0_Short_vectors
//    <name> Short_vectors </name>
//    <r> 
//    <i> [Bits 27..24] RO (@ 0xE000EF40) Short vectors </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 24) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: FPU_MVFR0_FP_rounding_modes  ----------------------------
// SVD Line: 17984

//  <item> SFDITEM_FIELD__FPU_MVFR0_FP_rounding_modes
//    <name> FP_rounding_modes </name>
//    <r> 
//    <i> [Bits 31..28] RO (@ 0xE000EF40) FP rounding modes </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR0 >> 28) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FPU_MVFR0  -----------------------------------
// SVD Line: 17933

//  <rtree> SFDITEM_REG__FPU_MVFR0
//    <name> MVFR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000EF40) Media and VFP Feature Register 0 </i>
//    <loc> ( (unsigned int)((FPU_MVFR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FPU_MVFR0_A_SIMD </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_Single_precision </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_Double_precision </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_FP_exception_trapping </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_Divide </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_Square_root </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_Short_vectors </item>
//    <item> SFDITEM_FIELD__FPU_MVFR0_FP_rounding_modes </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_MVFR1  --------------------------------
// SVD Line: 17992

unsigned int FPU_MVFR1 __AT (0xE000EF44);



// -----------------------------  Field Item: FPU_MVFR1_FtZ_mode  ---------------------------------
// SVD Line: 18001

//  <item> SFDITEM_FIELD__FPU_MVFR1_FtZ_mode
//    <name> FtZ_mode </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000EF44) FtZ mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR1 >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: FPU_MVFR1_D_NaN_mode  --------------------------------
// SVD Line: 18007

//  <item> SFDITEM_FIELD__FPU_MVFR1_D_NaN_mode
//    <name> D_NaN_mode </name>
//    <r> 
//    <i> [Bits 7..4] RO (@ 0xE000EF44) D_NaN mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR1 >> 4) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FPU_MVFR1_FP_HPFP  ---------------------------------
// SVD Line: 18013

//  <item> SFDITEM_FIELD__FPU_MVFR1_FP_HPFP
//    <name> FP_HPFP </name>
//    <r> 
//    <i> [Bits 27..24] RO (@ 0xE000EF44) FP HPFP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR1 >> 24) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: FPU_MVFR1_FP_fused_MAC  -------------------------------
// SVD Line: 18019

//  <item> SFDITEM_FIELD__FPU_MVFR1_FP_fused_MAC
//    <name> FP_fused_MAC </name>
//    <r> 
//    <i> [Bits 31..28] RO (@ 0xE000EF44) FP fused MAC </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_MVFR1 >> 28) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FPU_MVFR1  -----------------------------------
// SVD Line: 17992

//  <rtree> SFDITEM_REG__FPU_MVFR1
//    <name> MVFR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000EF44) Media and VFP Feature Register 1 </i>
//    <loc> ( (unsigned int)((FPU_MVFR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FPU_MVFR1_FtZ_mode </item>
//    <item> SFDITEM_FIELD__FPU_MVFR1_D_NaN_mode </item>
//    <item> SFDITEM_FIELD__FPU_MVFR1_FP_HPFP </item>
//    <item> SFDITEM_FIELD__FPU_MVFR1_FP_fused_MAC </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: FPU  --------------------------------------
// SVD Line: 17734

//  <view> FPU
//    <name> FPU </name>
//    <item> SFDITEM_REG__FPU_CPACR </item>
//    <item> SFDITEM_REG__FPU_FPCCR </item>
//    <item> SFDITEM_REG__FPU_FPCAR </item>
//    <item> SFDITEM_REG__FPU_FPDSCR </item>
//    <item> SFDITEM_REG__FPU_MVFR0 </item>
//    <item> SFDITEM_REG__FPU_MVFR1 </item>
//  </view>
//  


// --------------------------  Register Item Address: DBGMCU_IDCODE  ------------------------------
// SVD Line: 18045

unsigned int DBGMCU_IDCODE __AT (0xE0042000);



// ----------------------------  Field Item: DBGMCU_IDCODE_DEV_ID  --------------------------------
// SVD Line: 18054

//  <item> SFDITEM_FIELD__DBGMCU_IDCODE_DEV_ID
//    <name> DEV_ID </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0xE0042000) Device Identifier </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBGMCU_IDCODE >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_IDCODE_REV_ID  --------------------------------
// SVD Line: 18060

//  <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0xE0042000) Revision Identifier </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBGMCU_IDCODE >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DBGMCU_IDCODE  ---------------------------------
// SVD Line: 18045

//  <rtree> SFDITEM_REG__DBGMCU_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE0042000) MCU Device ID Code Register </i>
//    <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_IDCODE_DEV_ID </item>
//    <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DBGMCU_CR  --------------------------------
// SVD Line: 18068

unsigned int DBGMCU_CR __AT (0xE0042004);



// -----------------------------  Field Item: DBGMCU_CR_DBG_SLEEP  --------------------------------
// SVD Line: 18077

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP
//    <name> DBG_SLEEP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE0042004) Debug Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.0..0> DBG_SLEEP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBGMCU_CR_DBG_STOP  ---------------------------------
// SVD Line: 18083

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE0042004) Debug Stop Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_CR_DBG_STANDBY  -------------------------------
// SVD Line: 18089

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STANDBY
//    <name> DBG_STANDBY </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE0042004) Debug Standby Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.2..2> DBG_STANDBY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_CR_TRACE_IOEN  --------------------------------
// SVD Line: 18095

//  <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_IOEN
//    <name> TRACE_IOEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE0042004) Trace pin assignment control </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.5..5> TRACE_IOEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_CR_TRACE_MODE  --------------------------------
// SVD Line: 18101

//  <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_MODE
//    <name> TRACE_MODE </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE0042004) Trace pin assignment control </i>
//    <edit> 
//      <loc> ( (unsigned char)((DBGMCU_CR >> 6) & 0x3), ((DBGMCU_CR = (DBGMCU_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DBGMCU_CR  -----------------------------------
// SVD Line: 18068

//  <rtree> SFDITEM_REG__DBGMCU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE0042004) Debug MCU Configuration Register </i>
//    <loc> ( (unsigned int)((DBGMCU_CR >> 0) & 0xFFFFFFFF), ((DBGMCU_CR = (DBGMCU_CR & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STANDBY </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_IOEN </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_MODE </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB1FZ  ------------------------------
// SVD Line: 18109

unsigned int DBGMCU_APB1FZ __AT (0xE0042008);



// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM2_STOP  ----------------------------
// SVD Line: 18118

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM2_STOP
//    <name> DBG_TIM2_STOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE0042008) Debug Timer 2 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.0..0> DBG_TIM2_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM3_STOP  ----------------------------
// SVD Line: 18124

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM3_STOP
//    <name> DBG_TIM3_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE0042008) Debug Timer 3 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.1..1> DBG_TIM3_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM4_STOP  ----------------------------
// SVD Line: 18130

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM4_STOP
//    <name> DBG_TIM4_STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE0042008) Debug Timer 4 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.2..2> DBG_TIM4_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM5_STOP  ----------------------------
// SVD Line: 18136

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM5_STOP
//    <name> DBG_TIM5_STOP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE0042008) Debug Timer 5 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.3..3> DBG_TIM5_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM6_STOP  ----------------------------
// SVD Line: 18142

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM6_STOP
//    <name> DBG_TIM6_STOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE0042008) Debug Timer 6 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.4..4> DBG_TIM6_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM7_STOP  ----------------------------
// SVD Line: 18148

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM7_STOP
//    <name> DBG_TIM7_STOP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE0042008) Debug Timer 7 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.5..5> DBG_TIM7_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM12_STOP  ----------------------------
// SVD Line: 18154

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM12_STOP
//    <name> DBG_TIM12_STOP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xE0042008) Debug Timer 12 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.6..6> DBG_TIM12_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM13_STOP  ----------------------------
// SVD Line: 18160

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM13_STOP
//    <name> DBG_TIM13_STOP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0xE0042008) Debug Timer 13 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.7..7> DBG_TIM13_STOP
//    </check>
//  </item>
//  


// -----------------------  Field Item: DBGMCU_APB1FZ_DBG_TIMER14_STOP  ---------------------------
// SVD Line: 18166

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIMER14_STOP
//    <name> DBG_TIMER14_STOP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE0042008) Debug Timer 14 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.8..8> DBG_TIMER14_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1FZ_DBG_TIM18_STOP  ----------------------------
// SVD Line: 18172

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM18_STOP
//    <name> DBG_TIM18_STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE0042008) Debug Timer 18 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.9..9> DBG_TIM18_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_RTC_STOP  -----------------------------
// SVD Line: 18178

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_RTC_STOP
//    <name> DBG_RTC_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE0042008) Debug RTC stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.10..10> DBG_RTC_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_WWDG_STOP  ----------------------------
// SVD Line: 18184

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE0042008) Debug Window Wachdog stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.11..11> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_IWDG_STOP  ----------------------------
// SVD Line: 18190

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE0042008) Debug Independent Wachdog stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.12..12> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_APB1FZ_I2C1_SMBUS_TIMEOUT  --------------------------
// SVD Line: 18196

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_I2C1_SMBUS_TIMEOUT
//    <name> I2C1_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0xE0042008) SMBUS timeout mode stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.21..21> I2C1_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_APB1FZ_I2C2_SMBUS_TIMEOUT  --------------------------
// SVD Line: 18202

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_I2C2_SMBUS_TIMEOUT
//    <name> I2C2_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0xE0042008) SMBUS timeout mode stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.22..22> I2C2_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1FZ_DBG_CAN_STOP  -----------------------------
// SVD Line: 18208

//  <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_CAN_STOP
//    <name> DBG_CAN_STOP </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0xE0042008) Debug CAN stopped when core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1FZ ) </loc>
//      <o.25..25> DBG_CAN_STOP
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: DBGMCU_APB1FZ  ---------------------------------
// SVD Line: 18109

//  <rtree> SFDITEM_REG__DBGMCU_APB1FZ
//    <name> APB1FZ </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE0042008) APB Low Freeze Register </i>
//    <loc> ( (unsigned int)((DBGMCU_APB1FZ >> 0) & 0xFFFFFFFF), ((DBGMCU_APB1FZ = (DBGMCU_APB1FZ & ~(0x2601FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2601FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM2_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM3_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM4_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM5_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM6_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM7_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM12_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM13_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIMER14_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_TIM18_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_RTC_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_I2C1_SMBUS_TIMEOUT </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_I2C2_SMBUS_TIMEOUT </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1FZ_DBG_CAN_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB2FZ  ------------------------------
// SVD Line: 18216

unsigned int DBGMCU_APB2FZ __AT (0xE004200C);



// ------------------------  Field Item: DBGMCU_APB2FZ_DBG_TIM15_STOP  ----------------------------
// SVD Line: 18225

//  <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM15_STOP
//    <name> DBG_TIM15_STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE004200C) Debug Timer 15 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2FZ ) </loc>
//      <o.2..2> DBG_TIM15_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB2FZ_DBG_TIM16_STOP  ----------------------------
// SVD Line: 18231

//  <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM16_STOP
//    <name> DBG_TIM16_STOP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE004200C) Debug Timer 16 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2FZ ) </loc>
//      <o.3..3> DBG_TIM16_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB2FZ_DBG_TIM17_STO  ----------------------------
// SVD Line: 18237

//  <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM17_STO
//    <name> DBG_TIM17_STO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE004200C) Debug Timer 17 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2FZ ) </loc>
//      <o.4..4> DBG_TIM17_STO
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB2FZ_DBG_TIM19_STOP  ----------------------------
// SVD Line: 18243

//  <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM19_STOP
//    <name> DBG_TIM19_STOP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE004200C) Debug Timer 19 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2FZ ) </loc>
//      <o.5..5> DBG_TIM19_STOP
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: DBGMCU_APB2FZ  ---------------------------------
// SVD Line: 18216

//  <rtree> SFDITEM_REG__DBGMCU_APB2FZ
//    <name> APB2FZ </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE004200C) APB High Freeze Register </i>
//    <loc> ( (unsigned int)((DBGMCU_APB2FZ >> 0) & 0xFFFFFFFF), ((DBGMCU_APB2FZ = (DBGMCU_APB2FZ & ~(0x3CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM15_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM16_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM17_STO </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB2FZ_DBG_TIM19_STOP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DBGMCU  ------------------------------------
// SVD Line: 18029

//  <view> DBGMCU
//    <name> DBGMCU </name>
//    <item> SFDITEM_REG__DBGMCU_IDCODE </item>
//    <item> SFDITEM_REG__DBGMCU_CR </item>
//    <item> SFDITEM_REG__DBGMCU_APB1FZ </item>
//    <item> SFDITEM_REG__DBGMCU_APB2FZ </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 18277

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 18286

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 18292

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 18298

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 18304

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 18310

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 18316

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) Center-aligned mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 18322

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 18328

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CR1_UIFREMAP  ---------------------------------
// SVD Line: 18334

//  <item> SFDITEM_FIELD__TIM1_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C00) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 18277

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0xBFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UIFREMAP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 18342

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 18351

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) Capture/compare preloaded control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 18357

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) Capture/compare control update selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCDS  -----------------------------------
// SVD Line: 18363

//  <item> SFDITEM_FIELD__TIM1_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C04) Capture/compare DMA selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS  ------------------------------------
// SVD Line: 18369

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 18375

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 18381

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 18387

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 18393

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 18399

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 18405

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 18411

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 18417

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS5  -----------------------------------
// SVD Line: 18423

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS5
//    <name> OIS5 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C04) Output Idle state 5 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.16..16> OIS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS6  -----------------------------------
// SVD Line: 18429

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS6
//    <name> OIS6 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C04) Output Idle state 6 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.18..18> OIS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS2  -----------------------------------
// SVD Line: 18435

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS2
//    <name> MMS2 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40012C04) Master mode selection 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 20) & 0xF), ((TIM1_CR2 = (TIM1_CR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 18342

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0xF57FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF57FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS5 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS6 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 18443

unsigned int TIM1_SMCR __AT (0x40012C08);



// --------------------------------  Field Item: TIM1_SMCR_SMS  -----------------------------------
// SVD Line: 18452

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_OCCS  -----------------------------------
// SVD Line: 18458

//  <item> SFDITEM_FIELD__TIM1_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C08) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_TS  ------------------------------------
// SVD Line: 18464

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 18470

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 18476

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 18482

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 18488

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 18494

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_SMS3  -----------------------------------
// SVD Line: 18500

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS3
//    <name> SMS3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C08) Slave mode selection bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.16..16> SMS3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 18443

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 18508

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_TDE  -----------------------------------
// SVD Line: 18517

//  <item> SFDITEM_FIELD__TIM1_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMDE  ----------------------------------
// SVD Line: 18523

//  <item> SFDITEM_FIELD__TIM1_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) Reserved </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4DE  ----------------------------------
// SVD Line: 18529

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Capture/Compare 4 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3DE  ----------------------------------
// SVD Line: 18535

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) Capture/Compare 3 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2DE  ----------------------------------
// SVD Line: 18541

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) Capture/Compare 2 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1DE  ----------------------------------
// SVD Line: 18547

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) Capture/Compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UDE  -----------------------------------
// SVD Line: 18553

//  <item> SFDITEM_FIELD__TIM1_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 18559

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 18565

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 18571

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 18577

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) Capture/Compare 4 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 18583

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) Capture/Compare 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 18589

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) Capture/Compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 18595

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 18601

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 18508

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 18609

unsigned int TIM1_SR __AT (0x40012C10);



// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 18618

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 18624

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) Capture/compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 18630

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) Capture/Compare 2 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 18636

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) Capture/Compare 3 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 18642

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) Capture/Compare 4 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 18648

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 18654

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 18660

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_B2IF  ------------------------------------
// SVD Line: 18666

//  <item> SFDITEM_FIELD__TIM1_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C10) Break 2 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 18672

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) Capture/Compare 1 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 18678

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) Capture/compare 2 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 18684

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) Capture/Compare 3 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 18690

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) Capture/Compare 4 overcapture flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_C5IF  ------------------------------------
// SVD Line: 18696

//  <item> SFDITEM_FIELD__TIM1_SR_C5IF
//    <name> C5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C10) Capture/Compare 5 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.16..16> C5IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_C6IF  ------------------------------------
// SVD Line: 18702

//  <item> SFDITEM_FIELD__TIM1_SR_C6IF
//    <name> C6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C10) Capture/Compare 6 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.17..17> C6IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 18609

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) status register </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0x31FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_C5IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_C6IF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 18710

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 18719

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 18725

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Capture/compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 18731

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) Capture/compare 2 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 18737

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) Capture/compare 3 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 18743

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) Capture/compare 4 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 18749

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) Capture/Compare control update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 18755

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 18761

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_B2G  ------------------------------------
// SVD Line: 18767

//  <item> SFDITEM_FIELD__TIM1_EGR_B2G
//    <name> B2G </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40012C14) Break 2 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.8..8> B2G
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 18710

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_B2G </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_Output  ----------------------------
// SVD Line: 18775

unsigned int TIM1_CCMR1_Output __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 18784

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) Output Compare 2 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 18790

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 12) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 18796

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) Output Compare 2 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 18802

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) Output Compare 2 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 18808

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 8) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 18814

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) Output Compare 1 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 18820

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 4) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 18826

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) Output Compare 1 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 18832

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) Output Compare 1 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 18838

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 0) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_Output_OC1M_3  ------------------------------
// SVD Line: 18844

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C18) Output Compare 1 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_Output_OC2M_3  ------------------------------
// SVD Line: 18850

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C18) Output Compare 2 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Output  -------------------------------
// SVD Line: 18775

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register (output mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_Input  ----------------------------
// SVD Line: 18858

unsigned int TIM1_CCMR1_Input __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 18868

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 12) & 0xF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 18874

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 10) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 18880

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 8) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 18886

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 4) & 0xF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_IC1PCS  ------------------------------
// SVD Line: 18892

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1PCS
//    <name> IC1PCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 2) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 18898

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 0) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Input  --------------------------------
// SVD Line: 18858

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register 1 (input mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1PCS </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_Output  ----------------------------
// SVD Line: 18906

unsigned int TIM1_CCMR2_Output __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 18915

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) Output compare 4 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 18921

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 12) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 18927

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) Output compare 4 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 18933

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) Output compare 4 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 18939

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 8) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 18945

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) Output compare 3 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 18951

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 4) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 18957

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) Output compare 3 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 18963

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) Output compare 3 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 18969

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/Compare 3 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 0) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_Output_OC3M_3  ------------------------------
// SVD Line: 18975

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M_3
//    <name> OC3M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C1C) Output Compare 3 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.16..16> OC3M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_Output_OC4M_3  ------------------------------
// SVD Line: 18981

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M_3
//    <name> OC4M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C1C) Output Compare 4 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.24..24> OC4M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Output  -------------------------------
// SVD Line: 18906

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register (output mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_Input  ----------------------------
// SVD Line: 18989

unsigned int TIM1_CCMR2_Input __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 18999

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 12) & 0xF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 19005

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 10) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 19011

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 8) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 19017

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 4) & 0xF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 19023

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 2) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 19029

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/compare 3 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 0) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Input  --------------------------------
// SVD Line: 18989

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register 2 (input mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 19037

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 19046

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) Capture/Compare 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 19052

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 19058

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) Capture/Compare 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 19064

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) Capture/Compare 1 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 19070

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) Capture/Compare 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 19076

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) Capture/Compare 2 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 19082

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) Capture/Compare 2 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 19088

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) Capture/Compare 2 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 19094

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) Capture/Compare 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 19100

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 19106

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) Capture/Compare 3 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 19112

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 19118

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) Capture/Compare 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 19124

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) Capture/Compare 3 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4NP  ----------------------------------
// SVD Line: 19130

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C20) Capture/Compare 4 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC5E  -----------------------------------
// SVD Line: 19136

//  <item> SFDITEM_FIELD__TIM1_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C20) Capture/Compare 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC5P  -----------------------------------
// SVD Line: 19142

//  <item> SFDITEM_FIELD__TIM1_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C20) Capture/Compare 5 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC6E  -----------------------------------
// SVD Line: 19148

//  <item> SFDITEM_FIELD__TIM1_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C20) Capture/Compare 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC6P  -----------------------------------
// SVD Line: 19154

//  <item> SFDITEM_FIELD__TIM1_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C20) Capture/Compare 6 output Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 19037

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) capture/compare enable register </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC6P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 19162

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 19170

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CNT_UIFCPY  ----------------------------------
// SVD Line: 19177

//  <item> SFDITEM_FIELD__TIM1_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40012C24) UIF copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 19162

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) counter </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM1_CNT_UIFCPY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 19186

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 19195

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 19186

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 19203

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 19212

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 19203

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 19220

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 19229

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C30) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_RCR >> 0) & 0xFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 19220

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 19237

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 19246

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 19237

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 19254

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 19263

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 19254

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 19271

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 19280

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) Capture/Compare 3 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 19271

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 19288

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 19297

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) Capture/Compare 3 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 19288

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 19305

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 19314

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 19320

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 19326

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) Off-state selection for Idle mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 19332

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) Off-state selection for Run mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 19338

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 19344

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 19350

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 19356

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKF  -----------------------------------
// SVD Line: 19362

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012C44) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 16) & 0xF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2F  -----------------------------------
// SVD Line: 19368

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2F
//    <name> BK2F </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40012C44) Break 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 20) & 0xF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2E  -----------------------------------
// SVD Line: 19374

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2E
//    <name> BK2E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C44) Break 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.24..24> BK2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2P  -----------------------------------
// SVD Line: 19380

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2P
//    <name> BK2P </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40012C44) Break 2 polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.25..25> BK2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 19305

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKF </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2F </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2E </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_DCR  --------------------------------
// SVD Line: 19388

unsigned int TIM1_DCR __AT (0x40012C48);



// --------------------------------  Field Item: TIM1_DCR_DBL  ------------------------------------
// SVD Line: 19397

//  <item> SFDITEM_FIELD__TIM1_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012C48) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 8) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DCR_DBA  ------------------------------------
// SVD Line: 19403

//  <item> SFDITEM_FIELD__TIM1_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012C48) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 0) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DCR  ------------------------------------
// SVD Line: 19388

//  <rtree> SFDITEM_REG__TIM1_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) DMA control register </i>
//    <loc> ( (unsigned int)((TIM1_DCR >> 0) & 0xFFFFFFFF), ((TIM1_DCR = (TIM1_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DMAR  --------------------------------
// SVD Line: 19411

unsigned int TIM1_DMAR __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_DMAR_DMAB  -----------------------------------
// SVD Line: 19420

//  <item> SFDITEM_FIELD__TIM1_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C4C) DMA register for burst accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_DMAR >> 0) & 0xFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DMAR  -----------------------------------
// SVD Line: 19411

//  <rtree> SFDITEM_REG__TIM1_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_DMAR >> 0) & 0xFFFFFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAR_DMAB </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR3_Output  ----------------------------
// SVD Line: 19428

unsigned int TIM1_CCMR3_Output __AT (0x40012C54);



// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5FE  ------------------------------
// SVD Line: 19437

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5FE
//    <name> OC5FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C54) Output compare 5 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.2..2> OC5FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5PE  ------------------------------
// SVD Line: 19443

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5PE
//    <name> OC5PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C54) Output compare 5 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.3..3> OC5PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5M  -------------------------------
// SVD Line: 19449

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M
//    <name> OC5M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C54) Output compare 5 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR3_Output >> 4) & 0x7), ((TIM1_CCMR3_Output = (TIM1_CCMR3_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5CE  ------------------------------
// SVD Line: 19455

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5CE
//    <name> OC5CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C54) Output compare 5 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.7..7> OC5CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6FE  ------------------------------
// SVD Line: 19461

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6FE
//    <name> OC6FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C54) Output compare 6 fast enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.10..10> OC6FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6PE  ------------------------------
// SVD Line: 19467

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6PE
//    <name> OC6PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C54) Output compare 6 preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.11..11> OC6PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6M  -------------------------------
// SVD Line: 19473

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M
//    <name> OC6M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C54) Output compare 6 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR3_Output >> 12) & 0x7), ((TIM1_CCMR3_Output = (TIM1_CCMR3_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6CE  ------------------------------
// SVD Line: 19479

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6CE
//    <name> OC6CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C54) Output compare 6 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.15..15> OC6CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR3_Output_OC5M_3  ------------------------------
// SVD Line: 19485

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M_3
//    <name> OC5M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C54) Outout Compare 5 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.16..16> OC5M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR3_Output_OC6M_3  ------------------------------
// SVD Line: 19491

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M_3
//    <name> OC6M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C54) Outout Compare 6 mode bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.24..24> OC6M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR3_Output  -------------------------------
// SVD Line: 19428

//  <rtree> SFDITEM_REG__TIM1_CCMR3_Output
//    <name> CCMR3_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C54) capture/compare mode register 3 (output mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR3_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR3_Output = (TIM1_CCMR3_Output & ~(0x101FCFCUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FCFC) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M_3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR5  --------------------------------
// SVD Line: 19499

unsigned int TIM1_CCR5 __AT (0x40012C58);



// -------------------------------  Field Item: TIM1_CCR5_CCR5  -----------------------------------
// SVD Line: 19508

//  <item> SFDITEM_FIELD__TIM1_CCR5_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C58) Capture/Compare 5 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR5 >> 0) & 0xFFFF), ((TIM1_CCR5 = (TIM1_CCR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCR5_GC5C1  ----------------------------------
// SVD Line: 19514

//  <item> SFDITEM_FIELD__TIM1_CCR5_GC5C1
//    <name> GC5C1 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012C58) Group Channel 5 and Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCR5 ) </loc>
//      <o.29..29> GC5C1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCR5_GC5C2  ----------------------------------
// SVD Line: 19520

//  <item> SFDITEM_FIELD__TIM1_CCR5_GC5C2
//    <name> GC5C2 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012C58) Group Channel 5 and Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCR5 ) </loc>
//      <o.30..30> GC5C2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCR5_GC5C3  ----------------------------------
// SVD Line: 19526

//  <item> SFDITEM_FIELD__TIM1_CCR5_GC5C3
//    <name> GC5C3 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012C58) Group Channel 5 and Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCR5 ) </loc>
//      <o.31..31> GC5C3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR5  -----------------------------------
// SVD Line: 19499

//  <rtree> SFDITEM_REG__TIM1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C58) capture/compare register 5 </i>
//    <loc> ( (unsigned int)((TIM1_CCR5 >> 0) & 0xFFFFFFFF), ((TIM1_CCR5 = (TIM1_CCR5 & ~(0xE000FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE000FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR5_CCR5 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR5_GC5C1 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR5_GC5C2 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR5_GC5C3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR6  --------------------------------
// SVD Line: 19534

unsigned int TIM1_CCR6 __AT (0x40012C5C);



// -------------------------------  Field Item: TIM1_CCR6_CCR6  -----------------------------------
// SVD Line: 19543

//  <item> SFDITEM_FIELD__TIM1_CCR6_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C5C) Capture/Compare 6 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR6 >> 0) & 0xFFFF), ((TIM1_CCR6 = (TIM1_CCR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR6  -----------------------------------
// SVD Line: 19534

//  <rtree> SFDITEM_REG__TIM1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C5C) capture/compare register 6 </i>
//    <loc> ( (unsigned int)((TIM1_CCR6 >> 0) & 0xFFFFFFFF), ((TIM1_CCR6 = (TIM1_CCR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR6_CCR6 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_OR  ---------------------------------
// SVD Line: 19551

unsigned int TIM1_OR __AT (0x40012C60);



// --------------------------  Field Item: TIM1_OR_TIM1_ETR_ADC1_RMP  -----------------------------
// SVD Line: 19560

//  <item> SFDITEM_FIELD__TIM1_OR_TIM1_ETR_ADC1_RMP
//    <name> TIM1_ETR_ADC1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C60) TIM1_ETR_ADC1 remapping capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_OR >> 0) & 0x3), ((TIM1_OR = (TIM1_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_OR_TIM1_ETR_ADC4_RMP  -----------------------------
// SVD Line: 19566

//  <item> SFDITEM_FIELD__TIM1_OR_TIM1_ETR_ADC4_RMP
//    <name> TIM1_ETR_ADC4_RMP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C60) TIM1_ETR_ADC4 remapping capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_OR >> 2) & 0x3), ((TIM1_OR = (TIM1_OR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_OR  ------------------------------------
// SVD Line: 19551

//  <rtree> SFDITEM_REG__TIM1_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C60) option registers </i>
//    <loc> ( (unsigned int)((TIM1_OR >> 0) & 0xFFFFFFFF), ((TIM1_OR = (TIM1_OR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OR_TIM1_ETR_ADC1_RMP </item>
//    <item> SFDITEM_FIELD__TIM1_OR_TIM1_ETR_ADC4_RMP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 18253

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//    <item> SFDITEM_REG__TIM1_DCR </item>
//    <item> SFDITEM_REG__TIM1_DMAR </item>
//    <item> SFDITEM_REG__TIM1_CCMR3_Output </item>
//    <item> SFDITEM_REG__TIM1_CCR5 </item>
//    <item> SFDITEM_REG__TIM1_CCR6 </item>
//    <item> SFDITEM_REG__TIM1_OR </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC1_ISR  --------------------------------
// SVD Line: 19595

unsigned int ADC1_ISR __AT (0x50000000);



// -------------------------------  Field Item: ADC1_ISR_JQOVF  -----------------------------------
// SVD Line: 19604

//  <item> SFDITEM_FIELD__ADC1_ISR_JQOVF
//    <name> JQOVF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000000) JQOVF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.10..10> JQOVF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_AWD3  -----------------------------------
// SVD Line: 19610

//  <item> SFDITEM_FIELD__ADC1_ISR_AWD3
//    <name> AWD3 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000000) AWD3 </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.9..9> AWD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_AWD2  -----------------------------------
// SVD Line: 19616

//  <item> SFDITEM_FIELD__ADC1_ISR_AWD2
//    <name> AWD2 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000000) AWD2 </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.8..8> AWD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_AWD1  -----------------------------------
// SVD Line: 19622

//  <item> SFDITEM_FIELD__ADC1_ISR_AWD1
//    <name> AWD1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000000) AWD1 </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.7..7> AWD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_JEOS  -----------------------------------
// SVD Line: 19628

//  <item> SFDITEM_FIELD__ADC1_ISR_JEOS
//    <name> JEOS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000000) JEOS </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.6..6> JEOS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_JEOC  -----------------------------------
// SVD Line: 19634

//  <item> SFDITEM_FIELD__ADC1_ISR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000000) JEOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.5..5> JEOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_OVR  ------------------------------------
// SVD Line: 19640

//  <item> SFDITEM_FIELD__ADC1_ISR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000000) OVR </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.4..4> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_EOS  ------------------------------------
// SVD Line: 19646

//  <item> SFDITEM_FIELD__ADC1_ISR_EOS
//    <name> EOS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000000) EOS </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.3..3> EOS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_ISR_EOC  ------------------------------------
// SVD Line: 19652

//  <item> SFDITEM_FIELD__ADC1_ISR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000000) EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_ISR_EOSMP  -----------------------------------
// SVD Line: 19658

//  <item> SFDITEM_FIELD__ADC1_ISR_EOSMP
//    <name> EOSMP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000000) EOSMP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.1..1> EOSMP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_ISR_ADRDY  -----------------------------------
// SVD Line: 19664

//  <item> SFDITEM_FIELD__ADC1_ISR_ADRDY
//    <name> ADRDY </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000000) ADRDY </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_ISR ) </loc>
//      <o.0..0> ADRDY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_ISR  ------------------------------------
// SVD Line: 19595

//  <rtree> SFDITEM_REG__ADC1_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000000) interrupt and status register </i>
//    <loc> ( (unsigned int)((ADC1_ISR >> 0) & 0xFFFFFFFF), ((ADC1_ISR = (ADC1_ISR & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_ISR_JQOVF </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_AWD3 </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_AWD2 </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_AWD1 </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_JEOS </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_OVR </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_EOS </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_EOC </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_EOSMP </item>
//    <item> SFDITEM_FIELD__ADC1_ISR_ADRDY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_IER  --------------------------------
// SVD Line: 19672

unsigned int ADC1_IER __AT (0x50000004);



// ------------------------------  Field Item: ADC1_IER_JQOVFIE  ----------------------------------
// SVD Line: 19681

//  <item> SFDITEM_FIELD__ADC1_IER_JQOVFIE
//    <name> JQOVFIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000004) JQOVFIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.10..10> JQOVFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_AWD3IE  ----------------------------------
// SVD Line: 19687

//  <item> SFDITEM_FIELD__ADC1_IER_AWD3IE
//    <name> AWD3IE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000004) AWD3IE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.9..9> AWD3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_AWD2IE  ----------------------------------
// SVD Line: 19693

//  <item> SFDITEM_FIELD__ADC1_IER_AWD2IE
//    <name> AWD2IE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000004) AWD2IE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.8..8> AWD2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_AWD1IE  ----------------------------------
// SVD Line: 19699

//  <item> SFDITEM_FIELD__ADC1_IER_AWD1IE
//    <name> AWD1IE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000004) AWD1IE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.7..7> AWD1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_JEOSIE  ----------------------------------
// SVD Line: 19705

//  <item> SFDITEM_FIELD__ADC1_IER_JEOSIE
//    <name> JEOSIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000004) JEOSIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.6..6> JEOSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_JEOCIE  ----------------------------------
// SVD Line: 19711

//  <item> SFDITEM_FIELD__ADC1_IER_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000004) JEOCIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.5..5> JEOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_OVRIE  -----------------------------------
// SVD Line: 19717

//  <item> SFDITEM_FIELD__ADC1_IER_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000004) OVRIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.4..4> OVRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_EOSIE  -----------------------------------
// SVD Line: 19723

//  <item> SFDITEM_FIELD__ADC1_IER_EOSIE
//    <name> EOSIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000004) EOSIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.3..3> EOSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_IER_EOCIE  -----------------------------------
// SVD Line: 19729

//  <item> SFDITEM_FIELD__ADC1_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000004) EOCIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.2..2> EOCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_IER_EOSMPIE  ----------------------------------
// SVD Line: 19735

//  <item> SFDITEM_FIELD__ADC1_IER_EOSMPIE
//    <name> EOSMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000004) EOSMPIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.1..1> EOSMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_IER_ADRDYIE  ----------------------------------
// SVD Line: 19741

//  <item> SFDITEM_FIELD__ADC1_IER_ADRDYIE
//    <name> ADRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000004) ADRDYIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_IER ) </loc>
//      <o.0..0> ADRDYIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_IER  ------------------------------------
// SVD Line: 19672

//  <rtree> SFDITEM_REG__ADC1_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000004) interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC1_IER >> 0) & 0xFFFFFFFF), ((ADC1_IER = (ADC1_IER & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_IER_JQOVFIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_AWD3IE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_AWD2IE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_AWD1IE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_JEOSIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_EOSIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_EOSMPIE </item>
//    <item> SFDITEM_FIELD__ADC1_IER_ADRDYIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_CR  ---------------------------------
// SVD Line: 19749

unsigned int ADC1_CR __AT (0x50000008);



// --------------------------------  Field Item: ADC1_CR_ADCAL  -----------------------------------
// SVD Line: 19758

//  <item> SFDITEM_FIELD__ADC1_CR_ADCAL
//    <name> ADCAL </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50000008) ADCAL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.31..31> ADCAL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR_ADCALDIF  ----------------------------------
// SVD Line: 19764

//  <item> SFDITEM_FIELD__ADC1_CR_ADCALDIF
//    <name> ADCALDIF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x50000008) ADCALDIF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.30..30> ADCALDIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR_DEEPPWD  ----------------------------------
// SVD Line: 19770

//  <item> SFDITEM_FIELD__ADC1_CR_DEEPPWD
//    <name> DEEPPWD </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x50000008) DEEPPWD </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.29..29> DEEPPWD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR_ADVREGEN  ----------------------------------
// SVD Line: 19776

//  <item> SFDITEM_FIELD__ADC1_CR_ADVREGEN
//    <name> ADVREGEN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x50000008) ADVREGEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.28..28> ADVREGEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR_JADSTP  -----------------------------------
// SVD Line: 19782

//  <item> SFDITEM_FIELD__ADC1_CR_JADSTP
//    <name> JADSTP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000008) JADSTP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.5..5> JADSTP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR_ADSTP  -----------------------------------
// SVD Line: 19788

//  <item> SFDITEM_FIELD__ADC1_CR_ADSTP
//    <name> ADSTP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000008) ADSTP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.4..4> ADSTP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR_JADSTART  ----------------------------------
// SVD Line: 19794

//  <item> SFDITEM_FIELD__ADC1_CR_JADSTART
//    <name> JADSTART </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000008) JADSTART </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.3..3> JADSTART
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR_ADSTART  ----------------------------------
// SVD Line: 19800

//  <item> SFDITEM_FIELD__ADC1_CR_ADSTART
//    <name> ADSTART </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000008) ADSTART </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.2..2> ADSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR_ADDIS  -----------------------------------
// SVD Line: 19806

//  <item> SFDITEM_FIELD__ADC1_CR_ADDIS
//    <name> ADDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000008) ADDIS </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.1..1> ADDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR_ADEN  ------------------------------------
// SVD Line: 19812

//  <item> SFDITEM_FIELD__ADC1_CR_ADEN
//    <name> ADEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000008) ADEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR ) </loc>
//      <o.0..0> ADEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC1_CR  ------------------------------------
// SVD Line: 19749

//  <rtree> SFDITEM_REG__ADC1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000008) control register </i>
//    <loc> ( (unsigned int)((ADC1_CR >> 0) & 0xFFFFFFFF), ((ADC1_CR = (ADC1_CR & ~(0xF000003FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF000003F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CR_ADCAL </item>
//    <item> SFDITEM_FIELD__ADC1_CR_ADCALDIF </item>
//    <item> SFDITEM_FIELD__ADC1_CR_DEEPPWD </item>
//    <item> SFDITEM_FIELD__ADC1_CR_ADVREGEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR_JADSTP </item>
//    <item> SFDITEM_FIELD__ADC1_CR_ADSTP </item>
//    <item> SFDITEM_FIELD__ADC1_CR_JADSTART </item>
//    <item> SFDITEM_FIELD__ADC1_CR_ADSTART </item>
//    <item> SFDITEM_FIELD__ADC1_CR_ADDIS </item>
//    <item> SFDITEM_FIELD__ADC1_CR_ADEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_CFGR  --------------------------------
// SVD Line: 19820

unsigned int ADC1_CFGR __AT (0x5000000C);



// -----------------------------  Field Item: ADC1_CFGR_AWDCH1CH  ---------------------------------
// SVD Line: 19829

//  <item> SFDITEM_FIELD__ADC1_CFGR_AWDCH1CH
//    <name> AWDCH1CH </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x5000000C) AWDCH1CH </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CFGR >> 26) & 0x1F), ((ADC1_CFGR = (ADC1_CFGR & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CFGR_JAUTO  ----------------------------------
// SVD Line: 19835

//  <item> SFDITEM_FIELD__ADC1_CFGR_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x5000000C) JAUTO </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.25..25> JAUTO
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_JAWD1EN  ---------------------------------
// SVD Line: 19841

//  <item> SFDITEM_FIELD__ADC1_CFGR_JAWD1EN
//    <name> JAWD1EN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x5000000C) JAWD1EN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.24..24> JAWD1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_AWD1EN  ----------------------------------
// SVD Line: 19847

//  <item> SFDITEM_FIELD__ADC1_CFGR_AWD1EN
//    <name> AWD1EN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x5000000C) AWD1EN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.23..23> AWD1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_AWD1SGL  ---------------------------------
// SVD Line: 19853

//  <item> SFDITEM_FIELD__ADC1_CFGR_AWD1SGL
//    <name> AWD1SGL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x5000000C) AWD1SGL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.22..22> AWD1SGL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CFGR_JQM  -----------------------------------
// SVD Line: 19859

//  <item> SFDITEM_FIELD__ADC1_CFGR_JQM
//    <name> JQM </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x5000000C) JQM </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.21..21> JQM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_JDISCEN  ---------------------------------
// SVD Line: 19865

//  <item> SFDITEM_FIELD__ADC1_CFGR_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x5000000C) JDISCEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.20..20> JDISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_DISCNUM  ---------------------------------
// SVD Line: 19871

//  <item> SFDITEM_FIELD__ADC1_CFGR_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x5000000C) DISCNUM </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CFGR >> 17) & 0x7), ((ADC1_CFGR = (ADC1_CFGR & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_DISCEN  ----------------------------------
// SVD Line: 19877

//  <item> SFDITEM_FIELD__ADC1_CFGR_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000000C) DISCEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.16..16> DISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_AUTOFF  ----------------------------------
// SVD Line: 19883

//  <item> SFDITEM_FIELD__ADC1_CFGR_AUTOFF
//    <name> AUTOFF </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000000C) AUTOFF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.15..15> AUTOFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_AUTDLY  ----------------------------------
// SVD Line: 19889

//  <item> SFDITEM_FIELD__ADC1_CFGR_AUTDLY
//    <name> AUTDLY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000000C) AUTDLY </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.14..14> AUTDLY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CFGR_CONT  -----------------------------------
// SVD Line: 19895

//  <item> SFDITEM_FIELD__ADC1_CFGR_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000000C) CONT </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.13..13> CONT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_OVRMOD  ----------------------------------
// SVD Line: 19901

//  <item> SFDITEM_FIELD__ADC1_CFGR_OVRMOD
//    <name> OVRMOD </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000000C) OVRMOD </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.12..12> OVRMOD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CFGR_EXTEN  ----------------------------------
// SVD Line: 19907

//  <item> SFDITEM_FIELD__ADC1_CFGR_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000000C) EXTEN </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CFGR >> 10) & 0x3), ((ADC1_CFGR = (ADC1_CFGR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_EXTSEL  ----------------------------------
// SVD Line: 19913

//  <item> SFDITEM_FIELD__ADC1_CFGR_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 9..6] RW (@ 0x5000000C) EXTSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CFGR >> 6) & 0xF), ((ADC1_CFGR = (ADC1_CFGR & ~(0xFUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CFGR_ALIGN  ----------------------------------
// SVD Line: 19919

//  <item> SFDITEM_FIELD__ADC1_CFGR_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000000C) ALIGN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.5..5> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CFGR_RES  -----------------------------------
// SVD Line: 19925

//  <item> SFDITEM_FIELD__ADC1_CFGR_RES
//    <name> RES </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x5000000C) RES </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CFGR >> 3) & 0x3), ((ADC1_CFGR = (ADC1_CFGR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CFGR_DMACFG  ----------------------------------
// SVD Line: 19931

//  <item> SFDITEM_FIELD__ADC1_CFGR_DMACFG
//    <name> DMACFG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000000C) DMACFG </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.1..1> DMACFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CFGR_DMAEN  ----------------------------------
// SVD Line: 19937

//  <item> SFDITEM_FIELD__ADC1_CFGR_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000000C) DMAEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CFGR ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_CFGR  -----------------------------------
// SVD Line: 19820

//  <rtree> SFDITEM_REG__ADC1_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000000C) configuration register </i>
//    <loc> ( (unsigned int)((ADC1_CFGR >> 0) & 0xFFFFFFFF), ((ADC1_CFGR = (ADC1_CFGR & ~(0x7FFFFFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CFGR_AWDCH1CH </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_JAWD1EN </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_AWD1EN </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_AWD1SGL </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_JQM </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_AUTOFF </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_AUTDLY </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_CONT </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_OVRMOD </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_RES </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_DMACFG </item>
//    <item> SFDITEM_FIELD__ADC1_CFGR_DMAEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SMPR1  -------------------------------
// SVD Line: 19945

unsigned int ADC1_SMPR1 __AT (0x50000014);



// -------------------------------  Field Item: ADC1_SMPR1_SMP9  ----------------------------------
// SVD Line: 19954

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP9
//    <name> SMP9 </name>
//    <rw> 
//    <i> [Bits 29..27] RW (@ 0x50000014) SMP9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 27) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP8  ----------------------------------
// SVD Line: 19960

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP8
//    <name> SMP8 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x50000014) SMP8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 24) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP7  ----------------------------------
// SVD Line: 19966

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP7
//    <name> SMP7 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x50000014) SMP7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 21) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP6  ----------------------------------
// SVD Line: 19972

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP6
//    <name> SMP6 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x50000014) SMP6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 18) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP5  ----------------------------------
// SVD Line: 19978

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP5
//    <name> SMP5 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x50000014) SMP5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 15) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP4  ----------------------------------
// SVD Line: 19984

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP4
//    <name> SMP4 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x50000014) SMP4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 12) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP3  ----------------------------------
// SVD Line: 19990

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP3
//    <name> SMP3 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x50000014) SMP3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 9) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP2  ----------------------------------
// SVD Line: 19996

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP2
//    <name> SMP2 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x50000014) SMP2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 6) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR1_SMP1  ----------------------------------
// SVD Line: 20002

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP1
//    <name> SMP1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x50000014) SMP1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 3) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_SMPR1  -----------------------------------
// SVD Line: 19945

//  <rtree> SFDITEM_REG__ADC1_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000014) sample time register 1 </i>
//    <loc> ( (unsigned int)((ADC1_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x3FFFFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP9 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP8 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP7 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP6 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP5 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP4 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP3 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP2 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SMPR2  -------------------------------
// SVD Line: 20010

unsigned int ADC1_SMPR2 __AT (0x50000018);



// ------------------------------  Field Item: ADC1_SMPR2_SMP18  ----------------------------------
// SVD Line: 20019

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP18
//    <name> SMP18 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x50000018) SMP18 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 24) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP17  ----------------------------------
// SVD Line: 20025

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP17
//    <name> SMP17 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x50000018) SMP17 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 21) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP16  ----------------------------------
// SVD Line: 20031

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP16
//    <name> SMP16 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x50000018) SMP16 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 18) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP15  ----------------------------------
// SVD Line: 20037

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP15
//    <name> SMP15 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x50000018) SMP15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 15) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP14  ----------------------------------
// SVD Line: 20043

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP14
//    <name> SMP14 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x50000018) SMP14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 12) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP13  ----------------------------------
// SVD Line: 20049

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP13
//    <name> SMP13 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x50000018) SMP13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 9) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP12  ----------------------------------
// SVD Line: 20055

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP12
//    <name> SMP12 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x50000018) SMP12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 6) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP11  ----------------------------------
// SVD Line: 20061

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP11
//    <name> SMP11 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x50000018) SMP11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 3) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR2_SMP10  ----------------------------------
// SVD Line: 20067

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP10
//    <name> SMP10 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x50000018) SMP10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 0) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_SMPR2  -----------------------------------
// SVD Line: 20010

//  <rtree> SFDITEM_REG__ADC1_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000018) sample time register 2 </i>
//    <loc> ( (unsigned int)((ADC1_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP18 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP17 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP16 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP15 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP14 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP13 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP12 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP11 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP10 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_TR1  --------------------------------
// SVD Line: 20075

unsigned int ADC1_TR1 __AT (0x50000020);



// --------------------------------  Field Item: ADC1_TR1_HT1  ------------------------------------
// SVD Line: 20084

//  <item> SFDITEM_FIELD__ADC1_TR1_HT1
//    <name> HT1 </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x50000020) HT1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_TR1 >> 16) & 0xFFF), ((ADC1_TR1 = (ADC1_TR1 & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_TR1_LT1  ------------------------------------
// SVD Line: 20090

//  <item> SFDITEM_FIELD__ADC1_TR1_LT1
//    <name> LT1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x50000020) LT1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_TR1 >> 0) & 0xFFF), ((ADC1_TR1 = (ADC1_TR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_TR1  ------------------------------------
// SVD Line: 20075

//  <rtree> SFDITEM_REG__ADC1_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000020) watchdog threshold register 1 </i>
//    <loc> ( (unsigned int)((ADC1_TR1 >> 0) & 0xFFFFFFFF), ((ADC1_TR1 = (ADC1_TR1 & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_TR1_HT1 </item>
//    <item> SFDITEM_FIELD__ADC1_TR1_LT1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_TR2  --------------------------------
// SVD Line: 20098

unsigned int ADC1_TR2 __AT (0x50000024);



// --------------------------------  Field Item: ADC1_TR2_HT2  ------------------------------------
// SVD Line: 20107

//  <item> SFDITEM_FIELD__ADC1_TR2_HT2
//    <name> HT2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x50000024) HT2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_TR2 >> 16) & 0xFF), ((ADC1_TR2 = (ADC1_TR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_TR2_LT2  ------------------------------------
// SVD Line: 20113

//  <item> SFDITEM_FIELD__ADC1_TR2_LT2
//    <name> LT2 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x50000024) LT2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_TR2 >> 0) & 0xFF), ((ADC1_TR2 = (ADC1_TR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_TR2  ------------------------------------
// SVD Line: 20098

//  <rtree> SFDITEM_REG__ADC1_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000024) watchdog threshold register </i>
//    <loc> ( (unsigned int)((ADC1_TR2 >> 0) & 0xFFFFFFFF), ((ADC1_TR2 = (ADC1_TR2 & ~(0xFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_TR2_HT2 </item>
//    <item> SFDITEM_FIELD__ADC1_TR2_LT2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_TR3  --------------------------------
// SVD Line: 20121

unsigned int ADC1_TR3 __AT (0x50000028);



// --------------------------------  Field Item: ADC1_TR3_HT3  ------------------------------------
// SVD Line: 20130

//  <item> SFDITEM_FIELD__ADC1_TR3_HT3
//    <name> HT3 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x50000028) HT3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_TR3 >> 16) & 0xFF), ((ADC1_TR3 = (ADC1_TR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_TR3_LT3  ------------------------------------
// SVD Line: 20136

//  <item> SFDITEM_FIELD__ADC1_TR3_LT3
//    <name> LT3 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x50000028) LT3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_TR3 >> 0) & 0xFF), ((ADC1_TR3 = (ADC1_TR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_TR3  ------------------------------------
// SVD Line: 20121

//  <rtree> SFDITEM_REG__ADC1_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000028) watchdog threshold register 3 </i>
//    <loc> ( (unsigned int)((ADC1_TR3 >> 0) & 0xFFFFFFFF), ((ADC1_TR3 = (ADC1_TR3 & ~(0xFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_TR3_HT3 </item>
//    <item> SFDITEM_FIELD__ADC1_TR3_LT3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR1  --------------------------------
// SVD Line: 20144

unsigned int ADC1_SQR1 __AT (0x50000030);



// --------------------------------  Field Item: ADC1_SQR1_SQ4  -----------------------------------
// SVD Line: 20153

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x50000030) SQ4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 24) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR1_SQ3  -----------------------------------
// SVD Line: 20159

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 22..18] RW (@ 0x50000030) SQ3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 18) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR1_SQ2  -----------------------------------
// SVD Line: 20165

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 16..12] RW (@ 0x50000030) SQ2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 12) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR1_SQ1  -----------------------------------
// SVD Line: 20171

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 10..6] RW (@ 0x50000030) SQ1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 6) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR1_L3  ------------------------------------
// SVD Line: 20177

//  <item> SFDITEM_FIELD__ADC1_SQR1_L3
//    <name> L3 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000030) L3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 0) & 0xF), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR1  -----------------------------------
// SVD Line: 20144

//  <rtree> SFDITEM_REG__ADC1_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000030) regular sequence register 1 </i>
//    <loc> ( (unsigned int)((ADC1_SQR1 >> 0) & 0xFFFFFFFF), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1F7DF7CFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F7DF7CF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ1 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_L3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR2  --------------------------------
// SVD Line: 20185

unsigned int ADC1_SQR2 __AT (0x50000034);



// --------------------------------  Field Item: ADC1_SQR2_SQ9  -----------------------------------
// SVD Line: 20194

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x50000034) SQ9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 24) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ8  -----------------------------------
// SVD Line: 20200

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 22..18] RW (@ 0x50000034) SQ8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 18) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ7  -----------------------------------
// SVD Line: 20206

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 16..12] RW (@ 0x50000034) SQ7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 12) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ6  -----------------------------------
// SVD Line: 20212

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 10..6] RW (@ 0x50000034) SQ6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 6) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ5  -----------------------------------
// SVD Line: 20218

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x50000034) SQ5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 0) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR2  -----------------------------------
// SVD Line: 20185

//  <rtree> SFDITEM_REG__ADC1_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000034) regular sequence register 2 </i>
//    <loc> ( (unsigned int)((ADC1_SQR2 >> 0) & 0xFFFFFFFF), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1F7DF7DFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F7DF7DF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ9 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ7 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR3  --------------------------------
// SVD Line: 20226

unsigned int ADC1_SQR3 __AT (0x50000038);



// -------------------------------  Field Item: ADC1_SQR3_SQ14  -----------------------------------
// SVD Line: 20235

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x50000038) SQ14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 24) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR3_SQ13  -----------------------------------
// SVD Line: 20241

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 22..18] RW (@ 0x50000038) SQ13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 18) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR3_SQ12  -----------------------------------
// SVD Line: 20247

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 16..12] RW (@ 0x50000038) SQ12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 12) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR3_SQ11  -----------------------------------
// SVD Line: 20253

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 10..6] RW (@ 0x50000038) SQ11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 6) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR3_SQ10  -----------------------------------
// SVD Line: 20259

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x50000038) SQ10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 0) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR3  -----------------------------------
// SVD Line: 20226

//  <rtree> SFDITEM_REG__ADC1_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000038) regular sequence register 3 </i>
//    <loc> ( (unsigned int)((ADC1_SQR3 >> 0) & 0xFFFFFFFF), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1F7DF7DFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F7DF7DF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ14 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ13 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ10 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR4  --------------------------------
// SVD Line: 20267

unsigned int ADC1_SQR4 __AT (0x5000003C);



// -------------------------------  Field Item: ADC1_SQR4_SQ16  -----------------------------------
// SVD Line: 20276

//  <item> SFDITEM_FIELD__ADC1_SQR4_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 10..6] RW (@ 0x5000003C) SQ16 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR4 >> 6) & 0x1F), ((ADC1_SQR4 = (ADC1_SQR4 & ~(0x1FUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR4_SQ15  -----------------------------------
// SVD Line: 20282

//  <item> SFDITEM_FIELD__ADC1_SQR4_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x5000003C) SQ15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR4 >> 0) & 0x1F), ((ADC1_SQR4 = (ADC1_SQR4 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR4  -----------------------------------
// SVD Line: 20267

//  <rtree> SFDITEM_REG__ADC1_SQR4
//    <name> SQR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000003C) regular sequence register 4 </i>
//    <loc> ( (unsigned int)((ADC1_SQR4 >> 0) & 0xFFFFFFFF), ((ADC1_SQR4 = (ADC1_SQR4 & ~(0x7DFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7DF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR4_SQ16 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR4_SQ15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_DR  ---------------------------------
// SVD Line: 20290

unsigned int ADC1_DR __AT (0x50000040);



// -----------------------------  Field Item: ADC1_DR_regularDATA  --------------------------------
// SVD Line: 20299

//  <item> SFDITEM_FIELD__ADC1_DR_regularDATA
//    <name> regularDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x50000040) regularDATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC1_DR  ------------------------------------
// SVD Line: 20290

//  <rtree> SFDITEM_REG__ADC1_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000040) regular Data Register </i>
//    <loc> ( (unsigned int)((ADC1_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_DR_regularDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JSQR  --------------------------------
// SVD Line: 20307

unsigned int ADC1_JSQR __AT (0x5000004C);



// -------------------------------  Field Item: ADC1_JSQR_JSQ4  -----------------------------------
// SVD Line: 20316

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x5000004C) JSQ4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 26) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ3  -----------------------------------
// SVD Line: 20322

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x5000004C) JSQ3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 20) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ2  -----------------------------------
// SVD Line: 20328

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 18..14] RW (@ 0x5000004C) JSQ2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 14) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ1  -----------------------------------
// SVD Line: 20334

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x5000004C) JSQ1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 8) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_JSQR_JEXTEN  ----------------------------------
// SVD Line: 20340

//  <item> SFDITEM_FIELD__ADC1_JSQR_JEXTEN
//    <name> JEXTEN </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000004C) JEXTEN </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 6) & 0x3), ((ADC1_JSQR = (ADC1_JSQR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_JSQR_JEXTSEL  ---------------------------------
// SVD Line: 20346

//  <item> SFDITEM_FIELD__ADC1_JSQR_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 5..2] RW (@ 0x5000004C) JEXTSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 2) & 0xF), ((ADC1_JSQR = (ADC1_JSQR & ~(0xFUL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_JSQR_JL  ------------------------------------
// SVD Line: 20352

//  <item> SFDITEM_FIELD__ADC1_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000004C) JL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 0) & 0x3), ((ADC1_JSQR = (ADC1_JSQR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JSQR  -----------------------------------
// SVD Line: 20307

//  <rtree> SFDITEM_REG__ADC1_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000004C) injected sequence register </i>
//    <loc> ( (unsigned int)((ADC1_JSQR >> 0) & 0xFFFFFFFF), ((ADC1_JSQR = (ADC1_JSQR & ~(0x7DF7DFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7DF7DFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ4 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ1 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JEXTEN </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_OFR1  --------------------------------
// SVD Line: 20360

unsigned int ADC1_OFR1 __AT (0x50000060);



// ----------------------------  Field Item: ADC1_OFR1_OFFSET1_EN  --------------------------------
// SVD Line: 20369

//  <item> SFDITEM_FIELD__ADC1_OFR1_OFFSET1_EN
//    <name> OFFSET1_EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50000060) OFFSET1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_OFR1 ) </loc>
//      <o.31..31> OFFSET1_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_OFR1_OFFSET1_CH  --------------------------------
// SVD Line: 20375

//  <item> SFDITEM_FIELD__ADC1_OFR1_OFFSET1_CH
//    <name> OFFSET1_CH </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x50000060) OFFSET1_CH </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_OFR1 >> 26) & 0x1F), ((ADC1_OFR1 = (ADC1_OFR1 & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_OFR1_OFFSET1  ---------------------------------
// SVD Line: 20381

//  <item> SFDITEM_FIELD__ADC1_OFR1_OFFSET1
//    <name> OFFSET1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x50000060) OFFSET1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_OFR1 >> 0) & 0xFFF), ((ADC1_OFR1 = (ADC1_OFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_OFR1  -----------------------------------
// SVD Line: 20360

//  <rtree> SFDITEM_REG__ADC1_OFR1
//    <name> OFR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000060) offset register 1 </i>
//    <loc> ( (unsigned int)((ADC1_OFR1 >> 0) & 0xFFFFFFFF), ((ADC1_OFR1 = (ADC1_OFR1 & ~(0xFC000FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFC000FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_OFR1_OFFSET1_EN </item>
//    <item> SFDITEM_FIELD__ADC1_OFR1_OFFSET1_CH </item>
//    <item> SFDITEM_FIELD__ADC1_OFR1_OFFSET1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_OFR2  --------------------------------
// SVD Line: 20389

unsigned int ADC1_OFR2 __AT (0x50000064);



// ----------------------------  Field Item: ADC1_OFR2_OFFSET2_EN  --------------------------------
// SVD Line: 20398

//  <item> SFDITEM_FIELD__ADC1_OFR2_OFFSET2_EN
//    <name> OFFSET2_EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50000064) OFFSET2_EN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_OFR2 ) </loc>
//      <o.31..31> OFFSET2_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_OFR2_OFFSET2_CH  --------------------------------
// SVD Line: 20404

//  <item> SFDITEM_FIELD__ADC1_OFR2_OFFSET2_CH
//    <name> OFFSET2_CH </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x50000064) OFFSET2_CH </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_OFR2 >> 26) & 0x1F), ((ADC1_OFR2 = (ADC1_OFR2 & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_OFR2_OFFSET2  ---------------------------------
// SVD Line: 20410

//  <item> SFDITEM_FIELD__ADC1_OFR2_OFFSET2
//    <name> OFFSET2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x50000064) OFFSET2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_OFR2 >> 0) & 0xFFF), ((ADC1_OFR2 = (ADC1_OFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_OFR2  -----------------------------------
// SVD Line: 20389

//  <rtree> SFDITEM_REG__ADC1_OFR2
//    <name> OFR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000064) offset register 2 </i>
//    <loc> ( (unsigned int)((ADC1_OFR2 >> 0) & 0xFFFFFFFF), ((ADC1_OFR2 = (ADC1_OFR2 & ~(0xFC000FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFC000FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_OFR2_OFFSET2_EN </item>
//    <item> SFDITEM_FIELD__ADC1_OFR2_OFFSET2_CH </item>
//    <item> SFDITEM_FIELD__ADC1_OFR2_OFFSET2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_OFR3  --------------------------------
// SVD Line: 20418

unsigned int ADC1_OFR3 __AT (0x50000068);



// ----------------------------  Field Item: ADC1_OFR3_OFFSET3_EN  --------------------------------
// SVD Line: 20427

//  <item> SFDITEM_FIELD__ADC1_OFR3_OFFSET3_EN
//    <name> OFFSET3_EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50000068) OFFSET3_EN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_OFR3 ) </loc>
//      <o.31..31> OFFSET3_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_OFR3_OFFSET3_CH  --------------------------------
// SVD Line: 20433

//  <item> SFDITEM_FIELD__ADC1_OFR3_OFFSET3_CH
//    <name> OFFSET3_CH </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x50000068) OFFSET3_CH </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_OFR3 >> 26) & 0x1F), ((ADC1_OFR3 = (ADC1_OFR3 & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_OFR3_OFFSET3  ---------------------------------
// SVD Line: 20439

//  <item> SFDITEM_FIELD__ADC1_OFR3_OFFSET3
//    <name> OFFSET3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x50000068) OFFSET3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_OFR3 >> 0) & 0xFFF), ((ADC1_OFR3 = (ADC1_OFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_OFR3  -----------------------------------
// SVD Line: 20418

//  <rtree> SFDITEM_REG__ADC1_OFR3
//    <name> OFR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000068) offset register 3 </i>
//    <loc> ( (unsigned int)((ADC1_OFR3 >> 0) & 0xFFFFFFFF), ((ADC1_OFR3 = (ADC1_OFR3 & ~(0xFC000FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFC000FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_OFR3_OFFSET3_EN </item>
//    <item> SFDITEM_FIELD__ADC1_OFR3_OFFSET3_CH </item>
//    <item> SFDITEM_FIELD__ADC1_OFR3_OFFSET3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_OFR4  --------------------------------
// SVD Line: 20447

unsigned int ADC1_OFR4 __AT (0x5000006C);



// ----------------------------  Field Item: ADC1_OFR4_OFFSET4_EN  --------------------------------
// SVD Line: 20456

//  <item> SFDITEM_FIELD__ADC1_OFR4_OFFSET4_EN
//    <name> OFFSET4_EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x5000006C) OFFSET4_EN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_OFR4 ) </loc>
//      <o.31..31> OFFSET4_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_OFR4_OFFSET4_CH  --------------------------------
// SVD Line: 20462

//  <item> SFDITEM_FIELD__ADC1_OFR4_OFFSET4_CH
//    <name> OFFSET4_CH </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x5000006C) OFFSET4_CH </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_OFR4 >> 26) & 0x1F), ((ADC1_OFR4 = (ADC1_OFR4 & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_OFR4_OFFSET4  ---------------------------------
// SVD Line: 20468

//  <item> SFDITEM_FIELD__ADC1_OFR4_OFFSET4
//    <name> OFFSET4 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x5000006C) OFFSET4 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_OFR4 >> 0) & 0xFFF), ((ADC1_OFR4 = (ADC1_OFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_OFR4  -----------------------------------
// SVD Line: 20447

//  <rtree> SFDITEM_REG__ADC1_OFR4
//    <name> OFR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000006C) offset register 4 </i>
//    <loc> ( (unsigned int)((ADC1_OFR4 >> 0) & 0xFFFFFFFF), ((ADC1_OFR4 = (ADC1_OFR4 & ~(0xFC000FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFC000FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_OFR4_OFFSET4_EN </item>
//    <item> SFDITEM_FIELD__ADC1_OFR4_OFFSET4_CH </item>
//    <item> SFDITEM_FIELD__ADC1_OFR4_OFFSET4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR1  --------------------------------
// SVD Line: 20476

unsigned int ADC1_JDR1 __AT (0x50000080);



// ------------------------------  Field Item: ADC1_JDR1_JDATA1  ----------------------------------
// SVD Line: 20485

//  <item> SFDITEM_FIELD__ADC1_JDR1_JDATA1
//    <name> JDATA1 </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x50000080) JDATA1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR1  -----------------------------------
// SVD Line: 20476

//  <rtree> SFDITEM_REG__ADC1_JDR1
//    <name> JDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000080) injected data register 1 </i>
//    <loc> ( (unsigned int)((ADC1_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR1_JDATA1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR2  --------------------------------
// SVD Line: 20493

unsigned int ADC1_JDR2 __AT (0x50000084);



// ------------------------------  Field Item: ADC1_JDR2_JDATA2  ----------------------------------
// SVD Line: 20502

//  <item> SFDITEM_FIELD__ADC1_JDR2_JDATA2
//    <name> JDATA2 </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x50000084) JDATA2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR2  -----------------------------------
// SVD Line: 20493

//  <rtree> SFDITEM_REG__ADC1_JDR2
//    <name> JDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000084) injected data register 2 </i>
//    <loc> ( (unsigned int)((ADC1_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR2_JDATA2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR3  --------------------------------
// SVD Line: 20510

unsigned int ADC1_JDR3 __AT (0x50000088);



// ------------------------------  Field Item: ADC1_JDR3_JDATA3  ----------------------------------
// SVD Line: 20519

//  <item> SFDITEM_FIELD__ADC1_JDR3_JDATA3
//    <name> JDATA3 </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x50000088) JDATA3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR3  -----------------------------------
// SVD Line: 20510

//  <rtree> SFDITEM_REG__ADC1_JDR3
//    <name> JDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000088) injected data register 3 </i>
//    <loc> ( (unsigned int)((ADC1_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR3_JDATA3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR4  --------------------------------
// SVD Line: 20527

unsigned int ADC1_JDR4 __AT (0x5000008C);



// ------------------------------  Field Item: ADC1_JDR4_JDATA4  ----------------------------------
// SVD Line: 20536

//  <item> SFDITEM_FIELD__ADC1_JDR4_JDATA4
//    <name> JDATA4 </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x5000008C) JDATA4 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR4  -----------------------------------
// SVD Line: 20527

//  <rtree> SFDITEM_REG__ADC1_JDR4
//    <name> JDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x5000008C) injected data register 4 </i>
//    <loc> ( (unsigned int)((ADC1_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR4_JDATA4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC1_AWD2CR  -------------------------------
// SVD Line: 20544

unsigned int ADC1_AWD2CR __AT (0x500000A0);



// -----------------------------  Field Item: ADC1_AWD2CR_AWD2CH  ---------------------------------
// SVD Line: 20553

//  <item> SFDITEM_FIELD__ADC1_AWD2CR_AWD2CH
//    <name> AWD2CH </name>
//    <rw> 
//    <i> [Bits 18..1] RW (@ 0x500000A0) AWD2CH </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC1_AWD2CR >> 1) & 0x3FFFF), ((ADC1_AWD2CR = (ADC1_AWD2CR & ~(0x3FFFFUL << 1 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_AWD2CR  ----------------------------------
// SVD Line: 20544

//  <rtree> SFDITEM_REG__ADC1_AWD2CR
//    <name> AWD2CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x500000A0) Analog Watchdog 2 Configuration Register </i>
//    <loc> ( (unsigned int)((ADC1_AWD2CR >> 0) & 0xFFFFFFFF), ((ADC1_AWD2CR = (ADC1_AWD2CR & ~(0x7FFFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_AWD2CR_AWD2CH </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC1_AWD3CR  -------------------------------
// SVD Line: 20561

unsigned int ADC1_AWD3CR __AT (0x500000A4);



// -----------------------------  Field Item: ADC1_AWD3CR_AWD3CH  ---------------------------------
// SVD Line: 20570

//  <item> SFDITEM_FIELD__ADC1_AWD3CR_AWD3CH
//    <name> AWD3CH </name>
//    <rw> 
//    <i> [Bits 18..1] RW (@ 0x500000A4) AWD3CH </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC1_AWD3CR >> 1) & 0x3FFFF), ((ADC1_AWD3CR = (ADC1_AWD3CR & ~(0x3FFFFUL << 1 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_AWD3CR  ----------------------------------
// SVD Line: 20561

//  <rtree> SFDITEM_REG__ADC1_AWD3CR
//    <name> AWD3CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x500000A4) Analog Watchdog 3 Configuration Register </i>
//    <loc> ( (unsigned int)((ADC1_AWD3CR >> 0) & 0xFFFFFFFF), ((ADC1_AWD3CR = (ADC1_AWD3CR & ~(0x7FFFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_AWD3CR_AWD3CH </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC1_DIFSEL  -------------------------------
// SVD Line: 20578

unsigned int ADC1_DIFSEL __AT (0x500000B0);



// ---------------------------  Field Item: ADC1_DIFSEL_DIFSEL_1_15  ------------------------------
// SVD Line: 20586

//  <item> SFDITEM_FIELD__ADC1_DIFSEL_DIFSEL_1_15
//    <name> DIFSEL_1_15 </name>
//    <rw> 
//    <i> [Bits 15..1] RW (@ 0x500000B0) Differential mode for channels 15 to 1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_DIFSEL >> 1) & 0x7FFF), ((ADC1_DIFSEL = (ADC1_DIFSEL & ~(0x7FFFUL << 1 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: ADC1_DIFSEL_DIFSEL_16_18  ------------------------------
// SVD Line: 20593

//  <item> SFDITEM_FIELD__ADC1_DIFSEL_DIFSEL_16_18
//    <name> DIFSEL_16_18 </name>
//    <r> 
//    <i> [Bits 18..16] RO (@ 0x500000B0) Differential mode for channels 18 to 16 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_DIFSEL >> 16) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_DIFSEL  ----------------------------------
// SVD Line: 20578

//  <rtree> SFDITEM_REG__ADC1_DIFSEL
//    <name> DIFSEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x500000B0) Differential Mode Selection Register 2 </i>
//    <loc> ( (unsigned int)((ADC1_DIFSEL >> 0) & 0xFFFFFFFF), ((ADC1_DIFSEL = (ADC1_DIFSEL & ~(0xFFFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_DIFSEL_DIFSEL_1_15 </item>
//    <item> SFDITEM_FIELD__ADC1_DIFSEL_DIFSEL_16_18 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC1_CALFACT  ------------------------------
// SVD Line: 20602

unsigned int ADC1_CALFACT __AT (0x500000B4);



// ---------------------------  Field Item: ADC1_CALFACT_CALFACT_D  -------------------------------
// SVD Line: 20611

//  <item> SFDITEM_FIELD__ADC1_CALFACT_CALFACT_D
//    <name> CALFACT_D </name>
//    <rw> 
//    <i> [Bits 22..16] RW (@ 0x500000B4) CALFACT_D </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CALFACT >> 16) & 0x7F), ((ADC1_CALFACT = (ADC1_CALFACT & ~(0x7FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: ADC1_CALFACT_CALFACT_S  -------------------------------
// SVD Line: 20617

//  <item> SFDITEM_FIELD__ADC1_CALFACT_CALFACT_S
//    <name> CALFACT_S </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x500000B4) CALFACT_S </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CALFACT >> 0) & 0x7F), ((ADC1_CALFACT = (ADC1_CALFACT & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: ADC1_CALFACT  ----------------------------------
// SVD Line: 20602

//  <rtree> SFDITEM_REG__ADC1_CALFACT
//    <name> CALFACT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x500000B4) Calibration Factors </i>
//    <loc> ( (unsigned int)((ADC1_CALFACT >> 0) & 0xFFFFFFFF), ((ADC1_CALFACT = (ADC1_CALFACT & ~(0x7F007FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F007F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CALFACT_CALFACT_D </item>
//    <item> SFDITEM_FIELD__ADC1_CALFACT_CALFACT_S </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC1  -------------------------------------
// SVD Line: 19576

//  <view> ADC1
//    <name> ADC1 </name>
//    <item> SFDITEM_REG__ADC1_ISR </item>
//    <item> SFDITEM_REG__ADC1_IER </item>
//    <item> SFDITEM_REG__ADC1_CR </item>
//    <item> SFDITEM_REG__ADC1_CFGR </item>
//    <item> SFDITEM_REG__ADC1_SMPR1 </item>
//    <item> SFDITEM_REG__ADC1_SMPR2 </item>
//    <item> SFDITEM_REG__ADC1_TR1 </item>
//    <item> SFDITEM_REG__ADC1_TR2 </item>
//    <item> SFDITEM_REG__ADC1_TR3 </item>
//    <item> SFDITEM_REG__ADC1_SQR1 </item>
//    <item> SFDITEM_REG__ADC1_SQR2 </item>
//    <item> SFDITEM_REG__ADC1_SQR3 </item>
//    <item> SFDITEM_REG__ADC1_SQR4 </item>
//    <item> SFDITEM_REG__ADC1_DR </item>
//    <item> SFDITEM_REG__ADC1_JSQR </item>
//    <item> SFDITEM_REG__ADC1_OFR1 </item>
//    <item> SFDITEM_REG__ADC1_OFR2 </item>
//    <item> SFDITEM_REG__ADC1_OFR3 </item>
//    <item> SFDITEM_REG__ADC1_OFR4 </item>
//    <item> SFDITEM_REG__ADC1_JDR1 </item>
//    <item> SFDITEM_REG__ADC1_JDR2 </item>
//    <item> SFDITEM_REG__ADC1_JDR3 </item>
//    <item> SFDITEM_REG__ADC1_JDR4 </item>
//    <item> SFDITEM_REG__ADC1_AWD2CR </item>
//    <item> SFDITEM_REG__ADC1_AWD3CR </item>
//    <item> SFDITEM_REG__ADC1_DIFSEL </item>
//    <item> SFDITEM_REG__ADC1_CALFACT </item>
//  </view>
//  


// ----------------------------  Register Item Address: ADC1_2_CSR  -------------------------------
// SVD Line: 20638

unsigned int ADC1_2_CSR __AT (0x50000300);



// ----------------------------  Field Item: ADC1_2_CSR_ADDRDY_MST  -------------------------------
// SVD Line: 20647

//  <item> SFDITEM_FIELD__ADC1_2_CSR_ADDRDY_MST
//    <name> ADDRDY_MST </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000300) ADDRDY_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.0..0> ADDRDY_MST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_2_CSR_EOSMP_MST  --------------------------------
// SVD Line: 20653

//  <item> SFDITEM_FIELD__ADC1_2_CSR_EOSMP_MST
//    <name> EOSMP_MST </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000300) EOSMP_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.1..1> EOSMP_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_EOC_MST  ---------------------------------
// SVD Line: 20659

//  <item> SFDITEM_FIELD__ADC1_2_CSR_EOC_MST
//    <name> EOC_MST </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000300) EOC_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.2..2> EOC_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_EOS_MST  ---------------------------------
// SVD Line: 20665

//  <item> SFDITEM_FIELD__ADC1_2_CSR_EOS_MST
//    <name> EOS_MST </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000300) EOS_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.3..3> EOS_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_OVR_MST  ---------------------------------
// SVD Line: 20671

//  <item> SFDITEM_FIELD__ADC1_2_CSR_OVR_MST
//    <name> OVR_MST </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000300) OVR_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.4..4> OVR_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_JEOC_MST  --------------------------------
// SVD Line: 20677

//  <item> SFDITEM_FIELD__ADC1_2_CSR_JEOC_MST
//    <name> JEOC_MST </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000300) JEOC_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.5..5> JEOC_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_JEOS_MST  --------------------------------
// SVD Line: 20683

//  <item> SFDITEM_FIELD__ADC1_2_CSR_JEOS_MST
//    <name> JEOS_MST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000300) JEOS_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.6..6> JEOS_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_AWD1_MST  --------------------------------
// SVD Line: 20689

//  <item> SFDITEM_FIELD__ADC1_2_CSR_AWD1_MST
//    <name> AWD1_MST </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000300) AWD1_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.7..7> AWD1_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_AWD2_MST  --------------------------------
// SVD Line: 20695

//  <item> SFDITEM_FIELD__ADC1_2_CSR_AWD2_MST
//    <name> AWD2_MST </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000300) AWD2_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.8..8> AWD2_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_AWD3_MST  --------------------------------
// SVD Line: 20701

//  <item> SFDITEM_FIELD__ADC1_2_CSR_AWD3_MST
//    <name> AWD3_MST </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000300) AWD3_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.9..9> AWD3_MST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_2_CSR_JQOVF_MST  --------------------------------
// SVD Line: 20707

//  <item> SFDITEM_FIELD__ADC1_2_CSR_JQOVF_MST
//    <name> JQOVF_MST </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000300) JQOVF_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.10..10> JQOVF_MST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_2_CSR_ADRDY_SLV  --------------------------------
// SVD Line: 20713

//  <item> SFDITEM_FIELD__ADC1_2_CSR_ADRDY_SLV
//    <name> ADRDY_SLV </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x50000300) ADRDY_SLV </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.16..16> ADRDY_SLV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_2_CSR_EOSMP_SLV  --------------------------------
// SVD Line: 20719

//  <item> SFDITEM_FIELD__ADC1_2_CSR_EOSMP_SLV
//    <name> EOSMP_SLV </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x50000300) EOSMP_SLV </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.17..17> EOSMP_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_EOC_SLV  ---------------------------------
// SVD Line: 20725

//  <item> SFDITEM_FIELD__ADC1_2_CSR_EOC_SLV
//    <name> EOC_SLV </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x50000300) End of regular conversion of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.18..18> EOC_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_EOS_SLV  ---------------------------------
// SVD Line: 20734

//  <item> SFDITEM_FIELD__ADC1_2_CSR_EOS_SLV
//    <name> EOS_SLV </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x50000300) End of regular sequence flag of the  slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.19..19> EOS_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_OVR_SLV  ---------------------------------
// SVD Line: 20743

//  <item> SFDITEM_FIELD__ADC1_2_CSR_OVR_SLV
//    <name> OVR_SLV </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x50000300) Overrun flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.20..20> OVR_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_JEOC_SLV  --------------------------------
// SVD Line: 20752

//  <item> SFDITEM_FIELD__ADC1_2_CSR_JEOC_SLV
//    <name> JEOC_SLV </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x50000300) End of injected conversion flag of the  slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.21..21> JEOC_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_JEOS_SLV  --------------------------------
// SVD Line: 20761

//  <item> SFDITEM_FIELD__ADC1_2_CSR_JEOS_SLV
//    <name> JEOS_SLV </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x50000300) End of injected sequence flag of the  slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.22..22> JEOS_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_AWD1_SLV  --------------------------------
// SVD Line: 20770

//  <item> SFDITEM_FIELD__ADC1_2_CSR_AWD1_SLV
//    <name> AWD1_SLV </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x50000300) Analog watchdog 1 flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.23..23> AWD1_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_AWD2_SLV  --------------------------------
// SVD Line: 20779

//  <item> SFDITEM_FIELD__ADC1_2_CSR_AWD2_SLV
//    <name> AWD2_SLV </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x50000300) Analog watchdog 2 flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.24..24> AWD2_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC1_2_CSR_AWD3_SLV  --------------------------------
// SVD Line: 20788

//  <item> SFDITEM_FIELD__ADC1_2_CSR_AWD3_SLV
//    <name> AWD3_SLV </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x50000300) Analog watchdog 3 flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.25..25> AWD3_SLV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC1_2_CSR_JQOVF_SLV  --------------------------------
// SVD Line: 20797

//  <item> SFDITEM_FIELD__ADC1_2_CSR_JQOVF_SLV
//    <name> JQOVF_SLV </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x50000300) Injected Context Queue Overflow flag of  the slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CSR ) </loc>
//      <o.26..26> JQOVF_SLV
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_2_CSR  -----------------------------------
// SVD Line: 20638

//  <rtree> SFDITEM_REG__ADC1_2_CSR
//    <name> CSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000300) ADC Common status register </i>
//    <loc> ( (unsigned int)((ADC1_2_CSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_ADDRDY_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_EOSMP_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_EOC_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_EOS_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_OVR_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_JEOC_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_JEOS_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_AWD1_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_AWD2_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_AWD3_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_JQOVF_MST </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_ADRDY_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_EOSMP_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_EOC_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_EOS_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_OVR_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_JEOC_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_JEOS_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_AWD1_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_AWD2_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_AWD3_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CSR_JQOVF_SLV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_2_CCR  -------------------------------
// SVD Line: 20808

unsigned int ADC1_2_CCR __AT (0x50000308);



// -------------------------------  Field Item: ADC1_2_CCR_DUAL  ----------------------------------
// SVD Line: 20817

//  <item> SFDITEM_FIELD__ADC1_2_CCR_DUAL
//    <name> DUAL </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x50000308) Dual ADC mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_2_CCR >> 0) & 0x1F), ((ADC1_2_CCR = (ADC1_2_CCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_2_CCR_DELAY  ----------------------------------
// SVD Line: 20823

//  <item> SFDITEM_FIELD__ADC1_2_CCR_DELAY
//    <name> DELAY </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000308) Delay between 2 sampling  phases </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_2_CCR >> 8) & 0xF), ((ADC1_2_CCR = (ADC1_2_CCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_2_CCR_DMACFG  ---------------------------------
// SVD Line: 20832

//  <item> SFDITEM_FIELD__ADC1_2_CCR_DMACFG
//    <name> DMACFG </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000308) DMA configuration (for multi-ADC  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CCR ) </loc>
//      <o.13..13> DMACFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_2_CCR_MDMA  ----------------------------------
// SVD Line: 20841

//  <item> SFDITEM_FIELD__ADC1_2_CCR_MDMA
//    <name> MDMA </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000308) Direct memory access mode for multi ADC  mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_2_CCR >> 14) & 0x3), ((ADC1_2_CCR = (ADC1_2_CCR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_2_CCR_CKMODE  ---------------------------------
// SVD Line: 20850

//  <item> SFDITEM_FIELD__ADC1_2_CCR_CKMODE
//    <name> CKMODE </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000308) ADC clock mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_2_CCR >> 16) & 0x3), ((ADC1_2_CCR = (ADC1_2_CCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_2_CCR_VREFEN  ---------------------------------
// SVD Line: 20856

//  <item> SFDITEM_FIELD__ADC1_2_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x50000308) VREFINT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_2_CCR_TSEN  ----------------------------------
// SVD Line: 20862

//  <item> SFDITEM_FIELD__ADC1_2_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x50000308) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_2_CCR_VBATEN  ---------------------------------
// SVD Line: 20868

//  <item> SFDITEM_FIELD__ADC1_2_CCR_VBATEN
//    <name> VBATEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x50000308) VBAT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_2_CCR ) </loc>
//      <o.24..24> VBATEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_2_CCR  -----------------------------------
// SVD Line: 20808

//  <rtree> SFDITEM_REG__ADC1_2_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000308) ADC common control register </i>
//    <loc> ( (unsigned int)((ADC1_2_CCR >> 0) & 0xFFFFFFFF), ((ADC1_2_CCR = (ADC1_2_CCR & ~(0x1C3EF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1C3EF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_DUAL </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_DELAY </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_DMACFG </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_MDMA </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_CKMODE </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_TSEN </item>
//    <item> SFDITEM_FIELD__ADC1_2_CCR_VBATEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_2_CDR  -------------------------------
// SVD Line: 20876

unsigned int ADC1_2_CDR __AT (0x5000030C);



// ----------------------------  Field Item: ADC1_2_CDR_RDATA_SLV  --------------------------------
// SVD Line: 20888

//  <item> SFDITEM_FIELD__ADC1_2_CDR_RDATA_SLV
//    <name> RDATA_SLV </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x5000030C) Regular data of the slave  ADC </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_2_CDR >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: ADC1_2_CDR_RDATA_MST  --------------------------------
// SVD Line: 20897

//  <item> SFDITEM_FIELD__ADC1_2_CDR_RDATA_MST
//    <name> RDATA_MST </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x5000030C) Regular data of the master  ADC </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_2_CDR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_2_CDR  -----------------------------------
// SVD Line: 20876

//  <rtree> SFDITEM_REG__ADC1_2_CDR
//    <name> CDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x5000030C) ADC common regular data register for dual  and triple modes </i>
//    <loc> ( (unsigned int)((ADC1_2_CDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_2_CDR_RDATA_SLV </item>
//    <item> SFDITEM_FIELD__ADC1_2_CDR_RDATA_MST </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: ADC1_2  ------------------------------------
// SVD Line: 20627

//  <view> ADC1_2
//    <name> ADC1_2 </name>
//    <item> SFDITEM_REG__ADC1_2_CSR </item>
//    <item> SFDITEM_REG__ADC1_2_CCR </item>
//    <item> SFDITEM_REG__ADC1_2_CDR </item>
//  </view>
//  


// ----------------------------  Register Item Address: ADC3_4_CSR  -------------------------------
// SVD Line: 20638

unsigned int ADC3_4_CSR __AT (0x50000700);



// ----------------------------  Field Item: ADC3_4_CSR_ADDRDY_MST  -------------------------------
// SVD Line: 20647

//  <item> SFDITEM_FIELD__ADC3_4_CSR_ADDRDY_MST
//    <name> ADDRDY_MST </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000700) ADDRDY_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.0..0> ADDRDY_MST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC3_4_CSR_EOSMP_MST  --------------------------------
// SVD Line: 20653

//  <item> SFDITEM_FIELD__ADC3_4_CSR_EOSMP_MST
//    <name> EOSMP_MST </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000700) EOSMP_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.1..1> EOSMP_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_EOC_MST  ---------------------------------
// SVD Line: 20659

//  <item> SFDITEM_FIELD__ADC3_4_CSR_EOC_MST
//    <name> EOC_MST </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000700) EOC_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.2..2> EOC_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_EOS_MST  ---------------------------------
// SVD Line: 20665

//  <item> SFDITEM_FIELD__ADC3_4_CSR_EOS_MST
//    <name> EOS_MST </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000700) EOS_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.3..3> EOS_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_OVR_MST  ---------------------------------
// SVD Line: 20671

//  <item> SFDITEM_FIELD__ADC3_4_CSR_OVR_MST
//    <name> OVR_MST </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000700) OVR_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.4..4> OVR_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_JEOC_MST  --------------------------------
// SVD Line: 20677

//  <item> SFDITEM_FIELD__ADC3_4_CSR_JEOC_MST
//    <name> JEOC_MST </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000700) JEOC_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.5..5> JEOC_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_JEOS_MST  --------------------------------
// SVD Line: 20683

//  <item> SFDITEM_FIELD__ADC3_4_CSR_JEOS_MST
//    <name> JEOS_MST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000700) JEOS_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.6..6> JEOS_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_AWD1_MST  --------------------------------
// SVD Line: 20689

//  <item> SFDITEM_FIELD__ADC3_4_CSR_AWD1_MST
//    <name> AWD1_MST </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000700) AWD1_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.7..7> AWD1_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_AWD2_MST  --------------------------------
// SVD Line: 20695

//  <item> SFDITEM_FIELD__ADC3_4_CSR_AWD2_MST
//    <name> AWD2_MST </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000700) AWD2_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.8..8> AWD2_MST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_AWD3_MST  --------------------------------
// SVD Line: 20701

//  <item> SFDITEM_FIELD__ADC3_4_CSR_AWD3_MST
//    <name> AWD3_MST </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000700) AWD3_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.9..9> AWD3_MST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC3_4_CSR_JQOVF_MST  --------------------------------
// SVD Line: 20707

//  <item> SFDITEM_FIELD__ADC3_4_CSR_JQOVF_MST
//    <name> JQOVF_MST </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000700) JQOVF_MST </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.10..10> JQOVF_MST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC3_4_CSR_ADRDY_SLV  --------------------------------
// SVD Line: 20713

//  <item> SFDITEM_FIELD__ADC3_4_CSR_ADRDY_SLV
//    <name> ADRDY_SLV </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x50000700) ADRDY_SLV </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.16..16> ADRDY_SLV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC3_4_CSR_EOSMP_SLV  --------------------------------
// SVD Line: 20719

//  <item> SFDITEM_FIELD__ADC3_4_CSR_EOSMP_SLV
//    <name> EOSMP_SLV </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x50000700) EOSMP_SLV </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.17..17> EOSMP_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_EOC_SLV  ---------------------------------
// SVD Line: 20725

//  <item> SFDITEM_FIELD__ADC3_4_CSR_EOC_SLV
//    <name> EOC_SLV </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x50000700) End of regular conversion of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.18..18> EOC_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_EOS_SLV  ---------------------------------
// SVD Line: 20734

//  <item> SFDITEM_FIELD__ADC3_4_CSR_EOS_SLV
//    <name> EOS_SLV </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x50000700) End of regular sequence flag of the  slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.19..19> EOS_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_OVR_SLV  ---------------------------------
// SVD Line: 20743

//  <item> SFDITEM_FIELD__ADC3_4_CSR_OVR_SLV
//    <name> OVR_SLV </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x50000700) Overrun flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.20..20> OVR_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_JEOC_SLV  --------------------------------
// SVD Line: 20752

//  <item> SFDITEM_FIELD__ADC3_4_CSR_JEOC_SLV
//    <name> JEOC_SLV </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x50000700) End of injected conversion flag of the  slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.21..21> JEOC_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_JEOS_SLV  --------------------------------
// SVD Line: 20761

//  <item> SFDITEM_FIELD__ADC3_4_CSR_JEOS_SLV
//    <name> JEOS_SLV </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x50000700) End of injected sequence flag of the  slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.22..22> JEOS_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_AWD1_SLV  --------------------------------
// SVD Line: 20770

//  <item> SFDITEM_FIELD__ADC3_4_CSR_AWD1_SLV
//    <name> AWD1_SLV </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x50000700) Analog watchdog 1 flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.23..23> AWD1_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_AWD2_SLV  --------------------------------
// SVD Line: 20779

//  <item> SFDITEM_FIELD__ADC3_4_CSR_AWD2_SLV
//    <name> AWD2_SLV </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x50000700) Analog watchdog 2 flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.24..24> AWD2_SLV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC3_4_CSR_AWD3_SLV  --------------------------------
// SVD Line: 20788

//  <item> SFDITEM_FIELD__ADC3_4_CSR_AWD3_SLV
//    <name> AWD3_SLV </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x50000700) Analog watchdog 3 flag of the slave  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.25..25> AWD3_SLV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC3_4_CSR_JQOVF_SLV  --------------------------------
// SVD Line: 20797

//  <item> SFDITEM_FIELD__ADC3_4_CSR_JQOVF_SLV
//    <name> JQOVF_SLV </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x50000700) Injected Context Queue Overflow flag of  the slave ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CSR ) </loc>
//      <o.26..26> JQOVF_SLV
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_4_CSR  -----------------------------------
// SVD Line: 20638

//  <rtree> SFDITEM_REG__ADC3_4_CSR
//    <name> CSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000700) ADC Common status register </i>
//    <loc> ( (unsigned int)((ADC3_4_CSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_ADDRDY_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_EOSMP_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_EOC_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_EOS_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_OVR_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_JEOC_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_JEOS_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_AWD1_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_AWD2_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_AWD3_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_JQOVF_MST </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_ADRDY_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_EOSMP_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_EOC_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_EOS_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_OVR_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_JEOC_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_JEOS_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_AWD1_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_AWD2_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_AWD3_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CSR_JQOVF_SLV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_4_CCR  -------------------------------
// SVD Line: 20808

unsigned int ADC3_4_CCR __AT (0x50000708);



// -------------------------------  Field Item: ADC3_4_CCR_DUAL  ----------------------------------
// SVD Line: 20817

//  <item> SFDITEM_FIELD__ADC3_4_CCR_DUAL
//    <name> DUAL </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x50000708) Dual ADC mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_4_CCR >> 0) & 0x1F), ((ADC3_4_CCR = (ADC3_4_CCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_4_CCR_DELAY  ----------------------------------
// SVD Line: 20823

//  <item> SFDITEM_FIELD__ADC3_4_CCR_DELAY
//    <name> DELAY </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000708) Delay between 2 sampling  phases </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_4_CCR >> 8) & 0xF), ((ADC3_4_CCR = (ADC3_4_CCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_4_CCR_DMACFG  ---------------------------------
// SVD Line: 20832

//  <item> SFDITEM_FIELD__ADC3_4_CCR_DMACFG
//    <name> DMACFG </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000708) DMA configuration (for multi-ADC  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CCR ) </loc>
//      <o.13..13> DMACFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_4_CCR_MDMA  ----------------------------------
// SVD Line: 20841

//  <item> SFDITEM_FIELD__ADC3_4_CCR_MDMA
//    <name> MDMA </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000708) Direct memory access mode for multi ADC  mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_4_CCR >> 14) & 0x3), ((ADC3_4_CCR = (ADC3_4_CCR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_4_CCR_CKMODE  ---------------------------------
// SVD Line: 20850

//  <item> SFDITEM_FIELD__ADC3_4_CCR_CKMODE
//    <name> CKMODE </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000708) ADC clock mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_4_CCR >> 16) & 0x3), ((ADC3_4_CCR = (ADC3_4_CCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_4_CCR_VREFEN  ---------------------------------
// SVD Line: 20856

//  <item> SFDITEM_FIELD__ADC3_4_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x50000708) VREFINT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_4_CCR_TSEN  ----------------------------------
// SVD Line: 20862

//  <item> SFDITEM_FIELD__ADC3_4_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x50000708) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC3_4_CCR_VBATEN  ---------------------------------
// SVD Line: 20868

//  <item> SFDITEM_FIELD__ADC3_4_CCR_VBATEN
//    <name> VBATEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x50000708) VBAT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_4_CCR ) </loc>
//      <o.24..24> VBATEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_4_CCR  -----------------------------------
// SVD Line: 20808

//  <rtree> SFDITEM_REG__ADC3_4_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000708) ADC common control register </i>
//    <loc> ( (unsigned int)((ADC3_4_CCR >> 0) & 0xFFFFFFFF), ((ADC3_4_CCR = (ADC3_4_CCR & ~(0x1C3EF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1C3EF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_DUAL </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_DELAY </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_DMACFG </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_MDMA </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_CKMODE </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_TSEN </item>
//    <item> SFDITEM_FIELD__ADC3_4_CCR_VBATEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_4_CDR  -------------------------------
// SVD Line: 20876

unsigned int ADC3_4_CDR __AT (0x5000070C);



// ----------------------------  Field Item: ADC3_4_CDR_RDATA_SLV  --------------------------------
// SVD Line: 20888

//  <item> SFDITEM_FIELD__ADC3_4_CDR_RDATA_SLV
//    <name> RDATA_SLV </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x5000070C) Regular data of the slave  ADC </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_4_CDR >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: ADC3_4_CDR_RDATA_MST  --------------------------------
// SVD Line: 20897

//  <item> SFDITEM_FIELD__ADC3_4_CDR_RDATA_MST
//    <name> RDATA_MST </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x5000070C) Regular data of the master  ADC </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_4_CDR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_4_CDR  -----------------------------------
// SVD Line: 20876

//  <rtree> SFDITEM_REG__ADC3_4_CDR
//    <name> CDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x5000070C) ADC common regular data register for dual  and triple modes </i>
//    <loc> ( (unsigned int)((ADC3_4_CDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_4_CDR_RDATA_SLV </item>
//    <item> SFDITEM_FIELD__ADC3_4_CDR_RDATA_MST </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: ADC3_4  ------------------------------------
// SVD Line: 20910

//  <view> ADC3_4
//    <name> ADC3_4 </name>
//    <item> SFDITEM_REG__ADC3_4_CSR </item>
//    <item> SFDITEM_REG__ADC3_4_CCR </item>
//    <item> SFDITEM_REG__ADC3_4_CDR </item>
//  </view>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR1  ------------------------------
// SVD Line: 20930

unsigned int SYSCFG_CFGR1 __AT (0x40010000);



// ----------------------------  Field Item: SYSCFG_CFGR1_MEM_MODE  -------------------------------
// SVD Line: 20939

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) Memory mapping selection bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 0) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_CFGR1_USB_IT_RMP  ------------------------------
// SVD Line: 20945

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_USB_IT_RMP
//    <name> USB_IT_RMP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010000) USB interrupt remap </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.5..5> USB_IT_RMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_TIM1_ITR_RMP  -----------------------------
// SVD Line: 20951

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM1_ITR_RMP
//    <name> TIM1_ITR_RMP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010000) Timer 1 ITR3 selection </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.6..6> TIM1_ITR_RMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_DAC_TRIG_RMP  -----------------------------
// SVD Line: 20957

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_DAC_TRIG_RMP
//    <name> DAC_TRIG_RMP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010000) DAC trigger remap (when TSEL = 001) </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.7..7> DAC_TRIG_RMP
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR1_ADC24_DMA_RMP  -----------------------------
// SVD Line: 20963

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_ADC24_DMA_RMP
//    <name> ADC24_DMA_RMP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010000) ADC24 DMA remapping bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.8..8> ADC24_DMA_RMP
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR1_TIM16_DMA_RMP  -----------------------------
// SVD Line: 20969

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM16_DMA_RMP
//    <name> TIM16_DMA_RMP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010000) TIM16 DMA request remapping bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.11..11> TIM16_DMA_RMP
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR1_TIM17_DMA_RMP  -----------------------------
// SVD Line: 20975

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM17_DMA_RMP
//    <name> TIM17_DMA_RMP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010000) TIM17 DMA request remapping bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.12..12> TIM17_DMA_RMP
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_CFGR1_TIM6_DAC1_DMA_RMP  ---------------------------
// SVD Line: 20981

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM6_DAC1_DMA_RMP
//    <name> TIM6_DAC1_DMA_RMP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010000) TIM6 and DAC1 DMA request remapping bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.13..13> TIM6_DAC1_DMA_RMP
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_CFGR1_TIM7_DAC2_DMA_RMP  ---------------------------
// SVD Line: 20987

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM7_DAC2_DMA_RMP
//    <name> TIM7_DAC2_DMA_RMP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010000) TIM7 and DAC2 DMA request remapping bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.14..14> TIM7_DAC2_DMA_RMP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_CFGR1_I2C_PB6_FM  ------------------------------
// SVD Line: 20993

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB6_FM
//    <name> I2C_PB6_FM </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.16..16> I2C_PB6_FM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_CFGR1_I2C_PB7_FM  ------------------------------
// SVD Line: 20999

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB7_FM
//    <name> I2C_PB7_FM </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.17..17> I2C_PB7_FM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_CFGR1_I2C_PB8_FM  ------------------------------
// SVD Line: 21005

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB8_FM
//    <name> I2C_PB8_FM </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.18..18> I2C_PB8_FM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_CFGR1_I2C_PB9_FM  ------------------------------
// SVD Line: 21011

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB9_FM
//    <name> I2C_PB9_FM </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.19..19> I2C_PB9_FM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR1_I2C1_FM  --------------------------------
// SVD Line: 21017

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C1_FM
//    <name> I2C1_FM </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010000) I2C1 Fast Mode Plus </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.20..20> I2C1_FM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR1_I2C2_FM  --------------------------------
// SVD Line: 21023

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C2_FM
//    <name> I2C2_FM </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010000) I2C2 Fast Mode Plus </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.21..21> I2C2_FM
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_ENCODER_MODE  -----------------------------
// SVD Line: 21029

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_ENCODER_MODE
//    <name> ENCODER_MODE </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010000) Encoder mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 22) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_CFGR1_FPU_IT  --------------------------------
// SVD Line: 21035

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_FPU_IT
//    <name> FPU_IT </name>
//    <rw> 
//    <i> [Bits 31..26] RW (@ 0x40010000) Interrupt enable bits from FPU </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 26) & 0x3F), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR1  ----------------------------------
// SVD Line: 20930

//  <rtree> SFDITEM_REG__SYSCFG_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) configuration register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0xFCFF79E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFCFF79E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_USB_IT_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM1_ITR_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_DAC_TRIG_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_ADC24_DMA_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM16_DMA_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM17_DMA_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM6_DAC1_DMA_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM7_DAC2_DMA_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB6_FM </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB7_FM </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB8_FM </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB9_FM </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C1_FM </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C2_FM </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_ENCODER_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_FPU_IT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR1  -----------------------------
// SVD Line: 21043

unsigned int SYSCFG_EXTICR1 __AT (0x40010008);



// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI3  --------------------------------
// SVD Line: 21052

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010008) EXTI 3 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 12) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI2  --------------------------------
// SVD Line: 21058

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010008) EXTI 2 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 8) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI1  --------------------------------
// SVD Line: 21064

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010008) EXTI 1 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 4) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI0  --------------------------------
// SVD Line: 21070

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010008) EXTI 0 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 0) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR1  ---------------------------------
// SVD Line: 21043

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) external interrupt configuration register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI3 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR2  -----------------------------
// SVD Line: 21078

unsigned int SYSCFG_EXTICR2 __AT (0x4001000C);



// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI7  --------------------------------
// SVD Line: 21087

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI7
//    <name> EXTI7 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4001000C) EXTI 7 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 12) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI6  --------------------------------
// SVD Line: 21093

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI6
//    <name> EXTI6 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001000C) EXTI 6 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 8) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI5  --------------------------------
// SVD Line: 21099

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001000C) EXTI 5 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 4) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI4  --------------------------------
// SVD Line: 21105

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001000C) EXTI 4 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 0) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR2  ---------------------------------
// SVD Line: 21078

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001000C) external interrupt configuration register 2 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI7 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI6 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI5 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI4 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR3  -----------------------------
// SVD Line: 21113

unsigned int SYSCFG_EXTICR3 __AT (0x40010010);



// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI11  -------------------------------
// SVD Line: 21122

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI11
//    <name> EXTI11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010010) EXTI 11 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 12) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI10  -------------------------------
// SVD Line: 21128

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI10
//    <name> EXTI10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010010) EXTI 10 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 8) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI9  --------------------------------
// SVD Line: 21134

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI9
//    <name> EXTI9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010010) EXTI 9 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 4) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI8  --------------------------------
// SVD Line: 21140

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI8
//    <name> EXTI8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010010) EXTI 8 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 0) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR3  ---------------------------------
// SVD Line: 21113

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR3
//    <name> EXTICR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) external interrupt configuration register 3 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR3 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI11 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI10 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI9 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI8 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR4  -----------------------------
// SVD Line: 21148

unsigned int SYSCFG_EXTICR4 __AT (0x40010014);



// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI15  -------------------------------
// SVD Line: 21157

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI15
//    <name> EXTI15 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010014) EXTI 15 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 12) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI14  -------------------------------
// SVD Line: 21163

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI14
//    <name> EXTI14 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010014) EXTI 14 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 8) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI13  -------------------------------
// SVD Line: 21169

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI13
//    <name> EXTI13 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010014) EXTI 13 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 4) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI12  -------------------------------
// SVD Line: 21175

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI12
//    <name> EXTI12 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010014) EXTI 12 configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 0) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR4  ---------------------------------
// SVD Line: 21148

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR4
//    <name> EXTICR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) external interrupt configuration register 4 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR4 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI15 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI14 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI13 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI12 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR2  ------------------------------
// SVD Line: 21183

unsigned int SYSCFG_CFGR2 __AT (0x40010018);



// ---------------------------  Field Item: SYSCFG_CFGR2_LOCUP_LOCK  ------------------------------
// SVD Line: 21192

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCUP_LOCK
//    <name> LOCUP_LOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010018) Cortex-M0 LOCKUP bit enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.0..0> LOCUP_LOCK
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_CFGR2_SRAM_PARITY_LOCK  ---------------------------
// SVD Line: 21198

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PARITY_LOCK
//    <name> SRAM_PARITY_LOCK </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010018) SRAM parity lock bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.1..1> SRAM_PARITY_LOCK
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PVD_LOCK  -------------------------------
// SVD Line: 21204

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVD_LOCK
//    <name> PVD_LOCK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010018) PVD lock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.2..2> PVD_LOCK
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR2_BYP_ADD_PAR  ------------------------------
// SVD Line: 21210

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_BYP_ADD_PAR
//    <name> BYP_ADD_PAR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010018) Bypass address bit 29 in parity calculation </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.4..4> BYP_ADD_PAR
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_SRAM_PEF  -------------------------------
// SVD Line: 21216

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PEF
//    <name> SRAM_PEF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010018) SRAM parity flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.8..8> SRAM_PEF
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR2  ----------------------------------
// SVD Line: 21183

//  <rtree> SFDITEM_REG__SYSCFG_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) configuration register 2 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0x117UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x117) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCUP_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PARITY_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVD_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_BYP_ADD_PAR </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PEF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SYSCFG_RCR  -------------------------------
// SVD Line: 21224

unsigned int SYSCFG_RCR __AT (0x40010004);



// -----------------------------  Field Item: SYSCFG_RCR_PAGE0_WP  --------------------------------
// SVD Line: 21233

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE0_WP
//    <name> PAGE0_WP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.0..0> PAGE0_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE1_WP  --------------------------------
// SVD Line: 21239

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE1_WP
//    <name> PAGE1_WP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.1..1> PAGE1_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE2_WP  --------------------------------
// SVD Line: 21245

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE2_WP
//    <name> PAGE2_WP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.2..2> PAGE2_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE3_WP  --------------------------------
// SVD Line: 21251

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE3_WP
//    <name> PAGE3_WP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.3..3> PAGE3_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE4_WP  --------------------------------
// SVD Line: 21257

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE4_WP
//    <name> PAGE4_WP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.4..4> PAGE4_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE5_WP  --------------------------------
// SVD Line: 21263

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE5_WP
//    <name> PAGE5_WP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.5..5> PAGE5_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE6_WP  --------------------------------
// SVD Line: 21269

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE6_WP
//    <name> PAGE6_WP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.6..6> PAGE6_WP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_RCR_PAGE7_WP  --------------------------------
// SVD Line: 21275

//  <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE7_WP
//    <name> PAGE7_WP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010004) CCM SRAM page write protection bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RCR ) </loc>
//      <o.7..7> PAGE7_WP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SYSCFG_RCR  -----------------------------------
// SVD Line: 21224

//  <rtree> SFDITEM_REG__SYSCFG_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) CCM SRAM protection register </i>
//    <loc> ( (unsigned int)((SYSCFG_RCR >> 0) & 0xFFFFFFFF), ((SYSCFG_RCR = (SYSCFG_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE0_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE1_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE2_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE3_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE4_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE5_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE6_WP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RCR_PAGE7_WP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 20914

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_CFGR1 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR1 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR2 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR3 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR4 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR2 </item>
//    <item> SFDITEM_REG__SYSCFG_RCR </item>
//  </view>
//  


// -------------------------  Register Item Address: OPAMP_OPAMP1_CR  -----------------------------
// SVD Line: 21304

unsigned int OPAMP_OPAMP1_CR __AT (0x40010038);



// --------------------------  Field Item: OPAMP_OPAMP1_CR_OPAMP1_EN  -----------------------------
// SVD Line: 21312

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_OPAMP1_EN
//    <name> OPAMP1_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010038) OPAMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.0..0> OPAMP1_EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP1_CR_FORCE_VP  ------------------------------
// SVD Line: 21319

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_FORCE_VP
//    <name> FORCE_VP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010038) FORCE_VP </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.1..1> FORCE_VP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_VP_SEL  -------------------------------
// SVD Line: 21326

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VP_SEL
//    <name> VP_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010038) OPAMP1 Non inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 2) & 0x3), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_VM_SEL  -------------------------------
// SVD Line: 21333

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VM_SEL
//    <name> VM_SEL </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40010038) OPAMP1 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 5) & 0x3), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_TCM_EN  -------------------------------
// SVD Line: 21340

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TCM_EN
//    <name> TCM_EN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010038) Timer controlled Mux mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.7..7> TCM_EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_VMS_SEL  ------------------------------
// SVD Line: 21347

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VMS_SEL
//    <name> VMS_SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010038) OPAMP1 inverting input secondary selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.8..8> VMS_SEL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_VPS_SEL  ------------------------------
// SVD Line: 21354

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VPS_SEL
//    <name> VPS_SEL </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40010038) OPAMP1 Non inverting input secondary selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 9) & 0x3), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP1_CR_CALON  -------------------------------
// SVD Line: 21361

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_CALON
//    <name> CALON </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010038) Calibration mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.11..11> CALON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_CALSEL  -------------------------------
// SVD Line: 21368

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_CALSEL
//    <name> CALSEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010038) Calibration selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 12) & 0x3), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP1_CR_PGA_GAIN  ------------------------------
// SVD Line: 21375

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_PGA_GAIN
//    <name> PGA_GAIN </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40010038) Gain in PGA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 14) & 0xF), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP1_CR_USER_TRIM  -----------------------------
// SVD Line: 21382

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_USER_TRIM
//    <name> USER_TRIM </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010038) User trimming enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.18..18> USER_TRIM
//    </check>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP1_CR_TRIMOFFSETP  ----------------------------
// SVD Line: 21389

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TRIMOFFSETP
//    <name> TRIMOFFSETP </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40010038) Offset trimming value (PMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 19) & 0x1F), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP1_CR_TRIMOFFSETN  ----------------------------
// SVD Line: 21396

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TRIMOFFSETN
//    <name> TRIMOFFSETN </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40010038) Offset trimming value (NMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP1_CR >> 24) & 0x1F), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_TSTREF  -------------------------------
// SVD Line: 21403

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TSTREF
//    <name> TSTREF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010038) TSTREF </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.29..29> TSTREF
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP1_CR_OUTCAL  -------------------------------
// SVD Line: 21410

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_OUTCAL
//    <name> OUTCAL </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010038) OPAMP 1 ouput status flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.30..30> OUTCAL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP1_CR_LOCK  --------------------------------
// SVD Line: 21417

//  <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010038) OPAMP 1 lock </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP1_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: OPAMP_OPAMP1_CR  --------------------------------
// SVD Line: 21304

//  <rtree> SFDITEM_REG__OPAMP_OPAMP1_CR
//    <name> OPAMP1_CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010038) OPAMP1 control register </i>
//    <loc> ( (unsigned int)((OPAMP_OPAMP1_CR >> 0) & 0xFFFFFFFF), ((OPAMP_OPAMP1_CR = (OPAMP_OPAMP1_CR & ~(0xBFFFFFEFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFFFEF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_OPAMP1_EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_FORCE_VP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VP_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VM_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TCM_EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VMS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_VPS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_CALON </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_CALSEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_PGA_GAIN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_USER_TRIM </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TRIMOFFSETP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TRIMOFFSETN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_TSTREF </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_OUTCAL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP1_CR_LOCK </item>
//  </rtree>
//  


// -------------------------  Register Item Address: OPAMP_OPAMP2_CR  -----------------------------
// SVD Line: 21426

unsigned int OPAMP_OPAMP2_CR __AT (0x4001003C);



// --------------------------  Field Item: OPAMP_OPAMP2_CR_OPAMP2EN  ------------------------------
// SVD Line: 21434

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_OPAMP2EN
//    <name> OPAMP2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001003C) OPAMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.0..0> OPAMP2EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP2_CR_FORCE_VP  ------------------------------
// SVD Line: 21441

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_FORCE_VP
//    <name> FORCE_VP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001003C) FORCE_VP </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.1..1> FORCE_VP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_VP_SEL  -------------------------------
// SVD Line: 21448

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VP_SEL
//    <name> VP_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4001003C) OPAMP2 Non inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 2) & 0x3), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_VM_SEL  -------------------------------
// SVD Line: 21455

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VM_SEL
//    <name> VM_SEL </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x4001003C) OPAMP2 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 5) & 0x3), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_TCM_EN  -------------------------------
// SVD Line: 21462

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TCM_EN
//    <name> TCM_EN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001003C) Timer controlled Mux mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.7..7> TCM_EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_VMS_SEL  ------------------------------
// SVD Line: 21469

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VMS_SEL
//    <name> VMS_SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001003C) OPAMP2 inverting input secondary selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.8..8> VMS_SEL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_VPS_SEL  ------------------------------
// SVD Line: 21476

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VPS_SEL
//    <name> VPS_SEL </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x4001003C) OPAMP2 Non inverting input secondary selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 9) & 0x3), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP2_CR_CALON  -------------------------------
// SVD Line: 21483

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_CALON
//    <name> CALON </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001003C) Calibration mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.11..11> CALON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_CAL_SEL  ------------------------------
// SVD Line: 21490

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_CAL_SEL
//    <name> CAL_SEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4001003C) Calibration selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 12) & 0x3), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP2_CR_PGA_GAIN  ------------------------------
// SVD Line: 21497

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_PGA_GAIN
//    <name> PGA_GAIN </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x4001003C) Gain in PGA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 14) & 0xF), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP2_CR_USER_TRIM  -----------------------------
// SVD Line: 21504

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_USER_TRIM
//    <name> USER_TRIM </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001003C) User trimming enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.18..18> USER_TRIM
//    </check>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP2_CR_TRIMOFFSETP  ----------------------------
// SVD Line: 21511

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TRIMOFFSETP
//    <name> TRIMOFFSETP </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x4001003C) Offset trimming value (PMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 19) & 0x1F), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP2_CR_TRIMOFFSETN  ----------------------------
// SVD Line: 21518

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TRIMOFFSETN
//    <name> TRIMOFFSETN </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x4001003C) Offset trimming value (NMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP2_CR >> 24) & 0x1F), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_TSTREF  -------------------------------
// SVD Line: 21525

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TSTREF
//    <name> TSTREF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4001003C) TSTREF </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.29..29> TSTREF
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP2_CR_OUTCAL  -------------------------------
// SVD Line: 21532

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_OUTCAL
//    <name> OUTCAL </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x4001003C) OPAMP 2 ouput status flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.30..30> OUTCAL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP2_CR_LOCK  --------------------------------
// SVD Line: 21539

//  <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4001003C) OPAMP 2 lock </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP2_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: OPAMP_OPAMP2_CR  --------------------------------
// SVD Line: 21426

//  <rtree> SFDITEM_REG__OPAMP_OPAMP2_CR
//    <name> OPAMP2_CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001003C) OPAMP2 control register </i>
//    <loc> ( (unsigned int)((OPAMP_OPAMP2_CR >> 0) & 0xFFFFFFFF), ((OPAMP_OPAMP2_CR = (OPAMP_OPAMP2_CR & ~(0xBFFFFFEFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFFFEF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_OPAMP2EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_FORCE_VP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VP_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VM_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TCM_EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VMS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_VPS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_CALON </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_CAL_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_PGA_GAIN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_USER_TRIM </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TRIMOFFSETP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TRIMOFFSETN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_TSTREF </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_OUTCAL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP2_CR_LOCK </item>
//  </rtree>
//  


// -------------------------  Register Item Address: OPAMP_OPAMP3_CR  -----------------------------
// SVD Line: 21548

unsigned int OPAMP_OPAMP3_CR __AT (0x40010040);



// --------------------------  Field Item: OPAMP_OPAMP3_CR_OPAMP3EN  ------------------------------
// SVD Line: 21556

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_OPAMP3EN
//    <name> OPAMP3EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010040) OPAMP3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.0..0> OPAMP3EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP3_CR_FORCE_VP  ------------------------------
// SVD Line: 21563

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_FORCE_VP
//    <name> FORCE_VP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010040) FORCE_VP </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.1..1> FORCE_VP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_VP_SEL  -------------------------------
// SVD Line: 21570

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VP_SEL
//    <name> VP_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010040) OPAMP3 Non inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 2) & 0x3), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_VM_SEL  -------------------------------
// SVD Line: 21577

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VM_SEL
//    <name> VM_SEL </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40010040) OPAMP3 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 5) & 0x3), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_TCM_EN  -------------------------------
// SVD Line: 21584

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TCM_EN
//    <name> TCM_EN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010040) Timer controlled Mux mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.7..7> TCM_EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_VMS_SEL  ------------------------------
// SVD Line: 21591

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VMS_SEL
//    <name> VMS_SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010040) OPAMP3 inverting input secondary selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.8..8> VMS_SEL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_VPS_SEL  ------------------------------
// SVD Line: 21598

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VPS_SEL
//    <name> VPS_SEL </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40010040) OPAMP3 Non inverting input secondary selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 9) & 0x3), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP3_CR_CALON  -------------------------------
// SVD Line: 21605

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_CALON
//    <name> CALON </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010040) Calibration mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.11..11> CALON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_CALSEL  -------------------------------
// SVD Line: 21612

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_CALSEL
//    <name> CALSEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010040) Calibration selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 12) & 0x3), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP3_CR_PGA_GAIN  ------------------------------
// SVD Line: 21619

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_PGA_GAIN
//    <name> PGA_GAIN </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40010040) Gain in PGA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 14) & 0xF), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP3_CR_USER_TRIM  -----------------------------
// SVD Line: 21626

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_USER_TRIM
//    <name> USER_TRIM </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010040) User trimming enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.18..18> USER_TRIM
//    </check>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP3_CR_TRIMOFFSETP  ----------------------------
// SVD Line: 21633

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TRIMOFFSETP
//    <name> TRIMOFFSETP </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40010040) Offset trimming value (PMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 19) & 0x1F), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP3_CR_TRIMOFFSETN  ----------------------------
// SVD Line: 21640

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TRIMOFFSETN
//    <name> TRIMOFFSETN </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40010040) Offset trimming value (NMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP3_CR >> 24) & 0x1F), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_TSTREF  -------------------------------
// SVD Line: 21647

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TSTREF
//    <name> TSTREF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010040) TSTREF </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.29..29> TSTREF
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP3_CR_OUTCAL  -------------------------------
// SVD Line: 21654

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_OUTCAL
//    <name> OUTCAL </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010040) OPAMP 3 ouput status flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.30..30> OUTCAL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP3_CR_LOCK  --------------------------------
// SVD Line: 21661

//  <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010040) OPAMP 3 lock </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP3_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: OPAMP_OPAMP3_CR  --------------------------------
// SVD Line: 21548

//  <rtree> SFDITEM_REG__OPAMP_OPAMP3_CR
//    <name> OPAMP3_CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010040) OPAMP3 control register </i>
//    <loc> ( (unsigned int)((OPAMP_OPAMP3_CR >> 0) & 0xFFFFFFFF), ((OPAMP_OPAMP3_CR = (OPAMP_OPAMP3_CR & ~(0xBFFFFFEFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFFFEF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_OPAMP3EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_FORCE_VP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VP_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VM_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TCM_EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VMS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_VPS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_CALON </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_CALSEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_PGA_GAIN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_USER_TRIM </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TRIMOFFSETP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TRIMOFFSETN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_TSTREF </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_OUTCAL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP3_CR_LOCK </item>
//  </rtree>
//  


// -------------------------  Register Item Address: OPAMP_OPAMP4_CR  -----------------------------
// SVD Line: 21670

unsigned int OPAMP_OPAMP4_CR __AT (0x40010044);



// --------------------------  Field Item: OPAMP_OPAMP4_CR_OPAMP4EN  ------------------------------
// SVD Line: 21678

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_OPAMP4EN
//    <name> OPAMP4EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010044) OPAMP4 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.0..0> OPAMP4EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP4_CR_FORCE_VP  ------------------------------
// SVD Line: 21685

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_FORCE_VP
//    <name> FORCE_VP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010044) FORCE_VP </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.1..1> FORCE_VP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_VP_SEL  -------------------------------
// SVD Line: 21692

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VP_SEL
//    <name> VP_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010044) OPAMP4 Non inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 2) & 0x3), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_VM_SEL  -------------------------------
// SVD Line: 21699

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VM_SEL
//    <name> VM_SEL </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40010044) OPAMP4 inverting input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 5) & 0x3), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_TCM_EN  -------------------------------
// SVD Line: 21706

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TCM_EN
//    <name> TCM_EN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010044) Timer controlled Mux mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.7..7> TCM_EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_VMS_SEL  ------------------------------
// SVD Line: 21713

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VMS_SEL
//    <name> VMS_SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010044) OPAMP4 inverting input secondary selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.8..8> VMS_SEL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_VPS_SEL  ------------------------------
// SVD Line: 21720

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VPS_SEL
//    <name> VPS_SEL </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40010044) OPAMP4 Non inverting input secondary selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 9) & 0x3), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP4_CR_CALON  -------------------------------
// SVD Line: 21727

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_CALON
//    <name> CALON </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010044) Calibration mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.11..11> CALON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_CALSEL  -------------------------------
// SVD Line: 21734

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_CALSEL
//    <name> CALSEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010044) Calibration selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 12) & 0x3), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP4_CR_PGA_GAIN  ------------------------------
// SVD Line: 21741

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_PGA_GAIN
//    <name> PGA_GAIN </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40010044) Gain in PGA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 14) & 0xF), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: OPAMP_OPAMP4_CR_USER_TRIM  -----------------------------
// SVD Line: 21748

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_USER_TRIM
//    <name> USER_TRIM </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010044) User trimming enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.18..18> USER_TRIM
//    </check>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP4_CR_TRIMOFFSETP  ----------------------------
// SVD Line: 21755

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TRIMOFFSETP
//    <name> TRIMOFFSETP </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40010044) Offset trimming value (PMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 19) & 0x1F), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: OPAMP_OPAMP4_CR_TRIMOFFSETN  ----------------------------
// SVD Line: 21762

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TRIMOFFSETN
//    <name> TRIMOFFSETN </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40010044) Offset trimming value (NMOS) </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPAMP_OPAMP4_CR >> 24) & 0x1F), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_TSTREF  -------------------------------
// SVD Line: 21769

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TSTREF
//    <name> TSTREF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010044) TSTREF </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.29..29> TSTREF
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPAMP_OPAMP4_CR_OUTCAL  -------------------------------
// SVD Line: 21776

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_OUTCAL
//    <name> OUTCAL </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010044) OPAMP 4 ouput status flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.30..30> OUTCAL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_OPAMP4_CR_LOCK  --------------------------------
// SVD Line: 21783

//  <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010044) OPAMP 4 lock </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OPAMP4_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: OPAMP_OPAMP4_CR  --------------------------------
// SVD Line: 21670

//  <rtree> SFDITEM_REG__OPAMP_OPAMP4_CR
//    <name> OPAMP4_CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010044) OPAMP4 control register </i>
//    <loc> ( (unsigned int)((OPAMP_OPAMP4_CR >> 0) & 0xFFFFFFFF), ((OPAMP_OPAMP4_CR = (OPAMP_OPAMP4_CR & ~(0xBFFFFFEFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFFFEF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_OPAMP4EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_FORCE_VP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VP_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VM_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TCM_EN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VMS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_VPS_SEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_CALON </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_CALSEL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_PGA_GAIN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_USER_TRIM </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TRIMOFFSETP </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TRIMOFFSETN </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_TSTREF </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_OUTCAL </item>
//    <item> SFDITEM_FIELD__OPAMP_OPAMP4_CR_LOCK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: OPAMP  -------------------------------------
// SVD Line: 21285

//  <view> OPAMP
//    <name> OPAMP </name>
//    <item> SFDITEM_REG__OPAMP_OPAMP1_CR </item>
//    <item> SFDITEM_REG__OPAMP_OPAMP2_CR </item>
//    <item> SFDITEM_REG__OPAMP_OPAMP3_CR </item>
//    <item> SFDITEM_REG__OPAMP_OPAMP4_CR </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: STM32F301x  --------------------------------
// SVD Line: 2



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// --------------------------  STM32F301x Specific Interrupt Numbers  -----------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window Watchdog interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> PVD through EXTI line detection  interrupt </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> TAMP_STAMP_IRQ
//    <name> TAMP_STAMP </name>
//    <i> Tamper and TimeStamp interrupts </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> RTC_WKUP_IRQ
//    <name> RTC_WKUP </name>
//    <i> RTC Wakeup interrupt through the EXTI  line </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> Flash global interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_IRQ
//    <name> EXTI0 </name>
//    <i> EXTI Line0 interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI1_IRQ
//    <name> EXTI1 </name>
//    <i> EXTI Line3 interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_TSC_IRQ
//    <name> EXTI2_TSC </name>
//    <i> EXTI Line2 and Touch sensing  interrupts </i>
//    <loc> 24 </loc>
//  </qitem>
//  
//  <qitem> EXTI3_IRQ
//    <name> EXTI3 </name>
//    <i> EXTI Line3 interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_IRQ
//    <name> EXTI4 </name>
//    <i> EXTI Line4 interrupt </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH1_IRQ
//    <name> DMA1_CH1 </name>
//    <i> DMA1 channel 1 interrupt </i>
//    <loc> 27 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH2_IRQ
//    <name> DMA1_CH2 </name>
//    <i> DMA1 channel 2 interrupt </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH3_IRQ
//    <name> DMA1_CH3 </name>
//    <i> DMA1 channel 3 interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH4_IRQ
//    <name> DMA1_CH4 </name>
//    <i> DMA1 channel 4 interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH5_IRQ
//    <name> DMA1_CH5 </name>
//    <i> DMA1 channel 5 interrupt </i>
//    <loc> 31 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH6_IRQ
//    <name> DMA1_CH6 </name>
//    <i> DMA1 channel 6 interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> DMA1_CH7_IRQ
//    <name> DMA1_CH7 </name>
//    <i> DMA1 channel 7interrupt </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> USB_HP_CAN_TX_IRQ
//    <name> USB_HP_CAN_TX </name>
//    <i> USB High Priority/CAN_TX  interrupts </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> USB_LP_CAN_RX0_IRQ
//    <name> USB_LP_CAN_RX0 </name>
//    <i> USB Low Priority/CAN_RX0  interrupts </i>
//    <loc> 36 </loc>
//  </qitem>
//  
//  <qitem> CAN_RX1_IRQ
//    <name> CAN_RX1 </name>
//    <i> CAN_RX1 interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> CAN_SCE_IRQ
//    <name> CAN_SCE </name>
//    <i> CAN_SCE interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> EXTI9_5_IRQ
//    <name> EXTI9_5 </name>
//    <i> EXTI Line5 to Line9 interrupts </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_TIM15_IRQ
//    <name> TIM1_BRK_TIM15 </name>
//    <i> TIM1 Break/TIM15 global  interruts </i>
//    <loc> 40 </loc>
//  </qitem>
//  
//  <qitem> TIM1_UP_TIM16_IRQ
//    <name> TIM1_UP_TIM16 </name>
//    <i> TIM1 Update/TIM16 global  interrupts </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> TIM1_TRG_COM_TIM17_IRQ
//    <name> TIM1_TRG_COM_TIM17 </name>
//    <i> TIM1 trigger and commutation/TIM17  interrupts </i>
//    <loc> 42 </loc>
//  </qitem>
//  
//  <qitem> TIM2_IRQ
//    <name> TIM2 </name>
//    <i> TIM2 global interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global interrupt </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <qitem> TIM4_IRQ
//    <name> TIM4 </name>
//    <i> TIM4 global interrupt </i>
//    <loc> 46 </loc>
//  </qitem>
//  
//  <qitem> I2C1_EV_EXTI23_IRQ
//    <name> I2C1_EV_EXTI23 </name>
//    <i> I2C1 event interrupt and EXTI Line23  interrupt </i>
//    <loc> 47 </loc>
//  </qitem>
//  
//  <qitem> I2C1_ER_IRQ
//    <name> I2C1_ER </name>
//    <i> I2C1 error interrupt </i>
//    <loc> 48 </loc>
//  </qitem>
//  
//  <qitem> I2C2_EV_EXTI24_IRQ
//    <name> I2C2_EV_EXTI24 </name>
//    <i> I2C2 event interrupt & EXTI Line24  interrupt </i>
//    <loc> 49 </loc>
//  </qitem>
//  
//  <qitem> I2C2_ER_IRQ
//    <name> I2C2_ER </name>
//    <i> I2C2 error interrupt </i>
//    <loc> 50 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global interrupt </i>
//    <loc> 51 </loc>
//  </qitem>
//  
//  <qitem> SPI2_IRQ
//    <name> SPI2 </name>
//    <i> SPI2 global interrupt </i>
//    <loc> 52 </loc>
//  </qitem>
//  
//  <qitem> USART1_EXTI25_IRQ
//    <name> USART1_EXTI25 </name>
//    <i> USART1 global interrupt and EXTI Line 25  interrupt </i>
//    <loc> 53 </loc>
//  </qitem>
//  
//  <qitem> USART2_EXTI26_IRQ
//    <name> USART2_EXTI26 </name>
//    <i> USART2 global interrupt and EXTI Line 26  interrupt </i>
//    <loc> 54 </loc>
//  </qitem>
//  
//  <qitem> USART3_EXTI28_IRQ
//    <name> USART3_EXTI28 </name>
//    <i> USART3 global interrupt and EXTI Line 28  interrupt </i>
//    <loc> 55 </loc>
//  </qitem>
//  
//  <qitem> EXTI15_10_IRQ
//    <name> EXTI15_10 </name>
//    <i> EXTI Line15 to Line10 interrupts </i>
//    <loc> 56 </loc>
//  </qitem>
//  
//  <qitem> RTCAlarm_IRQ
//    <name> RTCAlarm </name>
//    <i> RTC alarm interrupt </i>
//    <loc> 57 </loc>
//  </qitem>
//  
//  <qitem> USB_WKUP_IRQ
//    <name> USB_WKUP </name>
//    <i> USB wakeup from Suspend </i>
//    <loc> 58 </loc>
//  </qitem>
//  
//  <qitem> SPI3_IRQ
//    <name> SPI3 </name>
//    <i> SPI3 global interrupt </i>
//    <loc> 67 </loc>
//  </qitem>
//  
//  <qitem> UART4_EXTI34_IRQ
//    <name> UART4_EXTI34 </name>
//    <i> UART4 global and EXTI Line 34  interrupts </i>
//    <loc> 68 </loc>
//  </qitem>
//  
//  <qitem> UART5_EXTI35_IRQ
//    <name> UART5_EXTI35 </name>
//    <i> UART5 global and EXTI Line 35  interrupts </i>
//    <loc> 69 </loc>
//  </qitem>
//  
//  <qitem> TIM6_DACUNDER_IRQ
//    <name> TIM6_DACUNDER </name>
//    <i> TIM6 global and DAC12 underrun  interrupts </i>
//    <loc> 70 </loc>
//  </qitem>
//  
//  <qitem> TIM7_IRQ
//    <name> TIM7 </name>
//    <i> TIM7 global interrupt </i>
//    <loc> 71 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH1_IRQ
//    <name> DMA2_CH1 </name>
//    <i> DMA2 channel1 global interrupt </i>
//    <loc> 72 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH2_IRQ
//    <name> DMA2_CH2 </name>
//    <i> DMA2 channel2 global interrupt </i>
//    <loc> 73 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH3_IRQ
//    <name> DMA2_CH3 </name>
//    <i> DMA2 channel3 global interrupt </i>
//    <loc> 74 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH4_IRQ
//    <name> DMA2_CH4 </name>
//    <i> DMA2 channel4 global interrupt </i>
//    <loc> 75 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH5_IRQ
//    <name> DMA2_CH5 </name>
//    <i> DMA2 channel5 global interrupt </i>
//    <loc> 76 </loc>
//  </qitem>
//  
//  <qitem> COMP123_IRQ
//    <name> COMP123 </name>
//    <i> COMP1 & COMP2 & COMP3 interrupts  combined with EXTI Lines 21, 22 and 29  interrupts </i>
//    <loc> 80 </loc>
//  </qitem>
//  
//  <qitem> COMP456_IRQ
//    <name> COMP456 </name>
//    <i> COMP4 & COMP5 & COMP6 interrupts  combined with EXTI Lines 30, 31 and 32  interrupts </i>
//    <loc> 81 </loc>
//  </qitem>
//  
//  <qitem> COMP7_IRQ
//    <name> COMP7 </name>
//    <i> COMP7 interrupt combined with EXTI Line 33  interrupt </i>
//    <loc> 82 </loc>
//  </qitem>
//  
//  <qitem> USB_HP_IRQ
//    <name> USB_HP </name>
//    <i> USB High priority interrupt </i>
//    <loc> 90 </loc>
//  </qitem>
//  
//  <qitem> USB_LP_IRQ
//    <name> USB_LP </name>
//    <i> USB Low priority interrupt </i>
//    <loc> 91 </loc>
//  </qitem>
//  
//  <qitem> USB_WKUP_EXTI_IRQ
//    <name> USB_WKUP_EXTI </name>
//    <i> USB wakeup from Suspend and EXTI Line  18 </i>
//    <loc> 92 </loc>
//  </qitem>
//  
//  <irqtable> STM32F301x_IRQTable
//    <name> STM32F301x Interrupt Table </name>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> TAMP_STAMP_IRQ </qitem>
//    <qitem> RTC_WKUP_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_IRQ </qitem>
//    <qitem> EXTI1_IRQ </qitem>
//    <qitem> EXTI2_TSC_IRQ </qitem>
//    <qitem> EXTI3_IRQ </qitem>
//    <qitem> EXTI4_IRQ </qitem>
//    <qitem> DMA1_CH1_IRQ </qitem>
//    <qitem> DMA1_CH2_IRQ </qitem>
//    <qitem> DMA1_CH3_IRQ </qitem>
//    <qitem> DMA1_CH4_IRQ </qitem>
//    <qitem> DMA1_CH5_IRQ </qitem>
//    <qitem> DMA1_CH6_IRQ </qitem>
//    <qitem> DMA1_CH7_IRQ </qitem>
//    <qitem> USB_HP_CAN_TX_IRQ </qitem>
//    <qitem> USB_LP_CAN_RX0_IRQ </qitem>
//    <qitem> CAN_RX1_IRQ </qitem>
//    <qitem> CAN_SCE_IRQ </qitem>
//    <qitem> EXTI9_5_IRQ </qitem>
//    <qitem> TIM1_BRK_TIM15_IRQ </qitem>
//    <qitem> TIM1_UP_TIM16_IRQ </qitem>
//    <qitem> TIM1_TRG_COM_TIM17_IRQ </qitem>
//    <qitem> TIM2_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> TIM4_IRQ </qitem>
//    <qitem> I2C1_EV_EXTI23_IRQ </qitem>
//    <qitem> I2C1_ER_IRQ </qitem>
//    <qitem> I2C2_EV_EXTI24_IRQ </qitem>
//    <qitem> I2C2_ER_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> SPI2_IRQ </qitem>
//    <qitem> USART1_EXTI25_IRQ </qitem>
//    <qitem> USART2_EXTI26_IRQ </qitem>
//    <qitem> USART3_EXTI28_IRQ </qitem>
//    <qitem> EXTI15_10_IRQ </qitem>
//    <qitem> RTCAlarm_IRQ </qitem>
//    <qitem> USB_WKUP_IRQ </qitem>
//    <qitem> SPI3_IRQ </qitem>
//    <qitem> UART4_EXTI34_IRQ </qitem>
//    <qitem> UART5_EXTI35_IRQ </qitem>
//    <qitem> TIM6_DACUNDER_IRQ </qitem>
//    <qitem> TIM7_IRQ </qitem>
//    <qitem> DMA2_CH1_IRQ </qitem>
//    <qitem> DMA2_CH2_IRQ </qitem>
//    <qitem> DMA2_CH3_IRQ </qitem>
//    <qitem> DMA2_CH4_IRQ </qitem>
//    <qitem> DMA2_CH5_IRQ </qitem>
//    <qitem> COMP123_IRQ </qitem>
//    <qitem> COMP456_IRQ </qitem>
//    <qitem> COMP7_IRQ </qitem>
//    <qitem> USB_HP_IRQ </qitem>
//    <qitem> USB_LP_IRQ </qitem>
//    <qitem> USB_WKUP_EXTI_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: STM32F301x  ---------------------------------------
// SVD Line: 2



// ------------------------------  Peripheral Menu: 'STM32F301x'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC1 </m>
//    <m> ADC1_2 </m>
//    <m> ADC3_4 </m>
//  </b>
//  
//  <b> COMP
//    <m> COMP </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DAC
//    <m> DAC </m>
//  </b>
//  
//  <b> DBGMCU
//    <m> DBGMCU </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA1 </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FPU
//    <m> FPU </m>
//  </b>
//  
//  <b> Flash
//    <m> Flash </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//    <m> GPIOE </m>
//    <m> GPIOF </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//    <m> I2C2 </m>
//    <m> I2C3 </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> NVIC
//    <m> NVIC </m>
//  </b>
//  
//  <b> OPAMP
//    <m> OPAMP </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SPI
//    <m> I2S2ext </m>
//    <m> I2S3ext </m>
//    <m> SPI2 </m>
//    <m> SPI3 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIMs
//    <m> TIM1 </m>
//    <m> TIM2 </m>
//    <m> TIM6 </m>
//    <m> TIM15 </m>
//    <m> TIM16 </m>
//    <m> TIM17 </m>
//  </b>
//  
//  <b> TSC
//    <m> TSC </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//    <m> USART2 </m>
//    <m> USART3 </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//  
