<div align="center">
  <img src="https://github.com/user-attachments/assets/87e9a69d-790a-4e16-a52c-0d686a06ad90" alt="Banner Controlador Gr√°fico" width="100%">
  <h1>Controlador Gr√°fico Embarcado: Integra√ß√£o HPS-FPGA</h1>
  <p>
    <strong>Sistema de Zoom em Tempo Real com Interface Mouse/Teclado na Placa DE1-SoC</strong>
  </p>
</div>

<div>
  <details>
    <summary><h1>Sum√°rio</h1></summary>

    <h2>1. <a href="#sobre">Sobre o Projeto</a></h2>
    <ul>
      <li>Defini√ß√£o do problema</li>
      <li>Introdu√ß√£o</li>
      <li>Colaboradores</li>
      <li>Refer√™ncias</li>
    </ul>

    <h2>2. <a href="#requisitos">Requisitos do Sistema</a></h2>
    <h3>Hardware, Software e Depend√™ncias</h3>
    <ul>
      <li>Kit de Desenvolvimento (DE1-SoC Cyclone V)</li>
      <li>Sistema Operacional Linux Embarcado</li>
      <li>Compilador GCC e GNU Assembler</li>
      <li>Privil√©gios sudo para acesso <code>/dev/mem</code></li>
    </ul>
    <h3>Detalhamento dos Perif√©ricos</h3>
    <ul>
      <li><strong>Mouse</strong>: Dell M-UVDEL1 (USB)</li>
      <li><strong>Teclado</strong>: Lenovo KU-1619 (USB)</li>
      <li><strong>Monitor</strong>: Philips 191EL (VGA 19")</li>
    </ul>

    <h2>3. <a href="#instalacao">Instala√ß√£o e Execu√ß√£o</a></h2>
    <h3>Guia Passo a Passo</h3>
    <ul>
      <li>Requisitos pr√©vios</li>
      <li>Instala√ß√£o do projeto (download e transfer√™ncia SFTP)</li>
      <li>Compila√ß√£o e execu√ß√£o
        <ul>
          <li>FPGA: Quartus II (<code>soc_system.qpf</code>)</li>
          <li>HPS: <code>sudo make run</code></li>
        </ul>
      </li>
    </ul>
    <h3>Fluxo de Opera√ß√£o</h3>
    <ul>
      <li>Inicializa√ß√£o e detec√ß√£o autom√°tica de mouse</li>
      <li>Painel de controle (Dashboard)</li>
      <li>Carregamento de imagens BMP</li>
      <li>Zoom regional interativo com mouse</li>
    </ul>

    <h2>4. <a href="#softwares">Softwares e Tecnologias Utilizados</a></h2>
    <h3>Ferramentas de Desenvolvimento</h3>
    <ul>
      <li><strong>Verilog</strong>: Descri√ß√£o de hardware (FPGA)</li>
      <li><strong>Linguagem C</strong>: Interface de usu√°rio e drivers</li>
      <li><strong>Assembly ARMv7</strong>: Controle de baixo n√≠vel</li>
      <li><strong>Quartus Prime</strong>: S√≠ntese e programa√ß√£o FPGA</li>
      <li><strong>VS Code</strong>: Ambiente de desenvolvimento</li>
      <li><strong>GCC</strong>: Compila√ß√£o para ARM</li>
      <li><strong>Nano</strong>: Edi√ß√£o no terminal Linux embarcado</li>
    </ul>
    <h3>Vis√£o Geral da Placa</h3>
    <ul>
      <li>Arquitetura HPS + FPGA (Cyclone V SoC)</li>
      <li>Integra√ß√£o via FPGA Bridges</li>
      <li>Protocolo AXI</li>
    </ul>

    <h2>5. <a href="#processador">Arquitetura do Sistema</a></h2>
    <h3>Arquitetura em Camadas</h3>
    <ul>
      <li><strong>Camada de Aplica√ß√£o (C)</strong>: Interface, I/O, gerenciamento de arquivos</li>
      <li><strong>Camada de Driver (Assembly)</strong>: API de abstra√ß√£o de hardware</li>
      <li><strong>Camada de Hardware (FPGA)</strong>: Processamento gr√°fico dedicado</li>
    </ul>
    <h3>Funcionamento do Sistema</h3>
    <ul>
      <li><strong>Fluxo de Zoom In</strong>: Processamento via FPGA + cache em pilha</li>
      <li><strong>Fluxo de Zoom Out</strong>: Recupera√ß√£o de estado + overlay</li>
    </ul>
    <h3>Detalhes Arquiteturais</h3>
    <ul>
      <li>Arquitetura do c√≥digo C</li>
      <li>Arquitetura do Assembly (Driver MMIO)</li>
      <li>Arquitetura do Verilog (FSM + ACU + Mem√≥ria Tri-Buffer)</li>
    </ul>

    <h2>6. <a href="#algoritmos">Detalhamento dos Algoritmos</a></h2>
    <h3>M√≥dulos em C</h3>
    <ul>
      <li><strong>mouse_utils.c</strong>:
        <ul>
          <li>Identifica√ß√£o autom√°tica de dispositivos</li>
          <li>Varredura de <code>/dev/input/event*</code></li>
          <li>Leitura de eventos do kernel Linux</li>
        </ul>
      </li>
      <li><strong>main.c</strong>:
        <ul>
          <li>Sistema de zoom regional com cache</li>
          <li>Tratamento de entrada (mouse/teclado)</li>
          <li>Integra√ß√£o com API FPGA</li>
          <li>Parser de BMP nativo</li>
        </ul>
      </li>
    </ul>

    <h2>7. <a href="#testes">Testes e Valida√ß√£o</a></h2>
    <h3>Metodologia de Valida√ß√£o</h3>
    <ul>
      <li>Teste de Loopback (escrita/leitura VRAM)</li>
      <li>Verifica√ß√£o de Integridade Visual (gradientes)</li>
      <li>Teste de lat√™ncia de driver</li>
      <li>Teste de perif√©ricos isolados</li>
      <li>Valida√ß√£o algor√≠tmica</li>
    </ul>
    <h3>Problemas Resolvidos</h3>
    <ul>
      <li>Bloqueio de execu√ß√£o no <code>wait_for_enter()</code></li>
      <li>Instabilidade de pixels em requisi√ß√µes r√°pidas</li>
    </ul>

    <h2>8. <a href="#howto">Guia de Utiliza√ß√£o</a></h2>
    <ul>
      <li>Guia de opera√ß√£o e uso</li>
      <li>Transfer√™ncia de arquivos para a placa (SFTP)</li>
      <li>Compila√ß√£o e programa√ß√£o no Quartus</li>
    </ul>
  </details>
  <hr>
</div>

<br>

<h1 id="sobre">Sobre o Projeto üîª</h1>
<br>

<details>
  <summary><strong>Defini√ß√£o do problema</strong></summary>
  <br>
  <p align="justify">&emsp;O projeto consiste no desenvolvimento de um sistema embarcado para redimensionamento de imagens em tempo real, simulando aplica√ß√µes de vigil√¢ncia. O objetivo √© integrar um controlador gr√°fico implementado em FPGA a uma aplica√ß√£o em linguagem C atrav√©s de uma API (driver) personalizada, utilizando um repert√≥rio de instru√ß√µes pr√≥prio. O sistema deve carregar imagens no formato BITMAP e permitir a intera√ß√£o do usu√°rio via perif√©ricos, utilizando o mouse para selecionar regi√µes de interesse (janelas) e o teclado para controlar os n√≠veis de Zoom In e Zoom Out (teclas + e -) na janela. O resultado processado deve ser renderizado via sa√≠da VGA sobre a imagem original.</p>

  <p> <a href="https://github.com/DestinyWolf/Problema-SD-2025-2" target="_blank"> Reposit√≥rio do coprocessador original</a>, utilizado na FPGA. </p>
</details>

<details>
  <summary><strong>Introdu√ß√£o</strong></summary>
  <br>
  <p align="justify">&emsp;O foco deste trabalho (Etapa 3) foi a cria√ß√£o da infraestrutura de software necess√°ria para tornar o coprocessador FPGA interativo e funcionalmente completo, implementando o zoom em modo janela (<i>Picture-in-Picture</i>). Foram desenvolvidos m√≥dulos em C capazes de reconhecer os dispositivos de E/S e tratar os eventos de cada dispositivo (como o clique do bot√£o direito do mouse). O sistema seleciona a janela atrav√©s de uma interface em C, que informa as coordenadas do mouse, e aplica o Zoom In/Out. Para o desenvolvimento eficiente desta etapa, utilizou-se um coprocessador pr√©-existente <a href="https://github.com/DestinyWolf/Problema-SD-2025-2">(link)</a>. Ressalta-se que <strong>houve altera√ß√µes</strong> no barramento de sa√≠da dos dados da imagem FPGA-HPS e na metodologia de tratamento do sinal <i>Selection Memory</i>. O coprocessador modificado pode ser acessado <a href="https://github.com/vicss21-D/PBL-SD2">aqui</a>.
  O projeto implementa uma s√©rie de algoritmos e fun√ß√µes que executam todas as a√ß√µes propostas pelo problema.
  Este README detalha a arquitetura da solu√ß√£o desta etapa. Desenvolvedores interessados em sistemas embarcados cr√≠ticos encontrar√£o nos links a seguir maiores detalhes sobre a implementa√ß√£o modular das etapas anteriores.</p>

  <a href="https://github.com/vicss21-D/PBL-SD2">Etapa 2</a> <br>
  <a href="https://github.com/vicss21-D/PBL-SD2">Etapa 1</a> 
  <br>
</details>

<details>
  <summary><strong>Colaboradores</strong></summary>
  <table align="center">
    <tr>
      <td align="center">
        <a href="https://github.com/MisKaeya">
          <img src="https://github.com/user-attachments/assets/2c258244-f619-4859-bae2-96a1419f25d7" width="100px;" alt="Maria Jos√©"/><br>
          <sub><b>Maria Jos√© Neta</b></sub>
        </a>
      </td>
      <td align="center">
        <a href="https://github.com/GuiSantosHashDaSilva">
          <img src="https://github.com/user-attachments/assets/64be6d7b-1890-4647-9840-9cf8b80e3de3" width="100px;" alt="Guilherme Moreira"/><br>
          <sub><b>Guilherme Moreira</b></sub><br>
        </a>
      </td>
      <td align="center">
        <a href="https://github.com/vicss21-D">
          <img src="https://github.com/user-attachments/assets/c6dafd6c-eef0-4fae-a291-0354d5d355a8" width="100px;" alt="Adson Victor"/><br>
          <sub><b>Adson Victor Souza</b></sub><br>
        </a>
      </td>
    </tr>
  </table>
</details>

<details>
  <summary><strong>Refer√™ncias</strong></summary>
  <a href="https://www.kernel.org/doc/Documentation/input/input.txt"> Linux Input drivers v1.0 </a> <br>
  <a href="https://docs.kernel.org/input/index.html"> Input Documentation</a> <br>
  <a href="https://stackoverflow.com/questions/16695432/input-event-structure-description-from-linux-input-h?noredirect=1&lq=1"> struct input_event structure (Stack Overflow)</a><br>
  <a href="https://www.arquivodecodigos.com.br/visualizar_dica.php?dica=2921-c-obtendo-as-coordenadas-do-mouse-durante-um-evento-mouseup-mousedown-mousemove-mousehover-ou-mouseclick.html">Obtendo as coordenadas do mouse durante um evento</a> <br>
  <a href="https://docs.kernel.org/input/index.html"> Input Documentation</a> <br>
  <a href="https://abracloud.com.br/computacao-heterogenea-futuro-processamento-dados/"> Computa√ß√£o Heterog√™nea</a> <br>
  <a href="https://www.bing.com/ck/a?!&&p=3211db47cb642146d7c9e5088d667dc052a50c31eef7d9b772b636cabf565ce8JmltdHM9MTc2NDcyMDAwMA&ptn=3&ver=2&hsh=4&fclid=0d258bc0-949a-6726-24bc-98a795bf66bd&psq=protocolo+AXI&u=a1aHR0cHM6Ly9kb2N1bWVudGF0aW9uLXNlcnZpY2UuYXJtLmNvbS9zdGF0aWMvNjhiMDNiZWIwMWFlOTUyZDk1NTlmOWVi"> Protocolo AXI </a><br>
  <a href="https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view?usp=sharing"> Manual do Kit de desenvolvimento DE1-SoC</a> <br>
</details>

<h1 id="requisitos">Requisitos do Sistema üîª</h1>
<br>
<details>
  <summary><strong>Hardware, Software e Depend√™ncias</strong></summary>
  <br>
  
  <h3>1. Hardware e Perif√©ricos</h3>
  <p align="justify">&emsp;Este projeto foi desenvolvido especificamente para a plataforma Altera/Intel FPGA, utilizando o mapeamento de mem√≥ria do HPS (Hard Processor System).</p>
  <ul>
    <li><strong>Kit de Desenvolvimento:</strong> Placa Terasic DE1-SoC (Cyclone V SoC).</li>
    <li><strong>Interface de V√≠deo:</strong> Monitor com entrada VGA (para visualiza√ß√£o da sa√≠da do processador gr√°fico).</li>
    <li><strong>Perif√©ricos de Entrada:</strong> Teclado (no computador) e Mouse USB (conectado √† porta USB do HPS na placa).</li>
    <li><strong>Conectividade:</strong> Cabo Ethernet ou Serial (UART) para acesso ao terminal Linux da placa.</li>
  </ul>

  <h3>2. Ambiente de Software (Host/Target)</h3>
  <p align="justify">&emsp;O software foi projetado para ser compilado e executado nativamente no sistema operacional da placa (Linux Embarcado).</p>
  <ul>
    <li><strong>Sistema Operacional:</strong> Linux Embarcado (Kernel compat√≠vel com ARMv7).</li>
    <li><strong>Compilador C:</strong> GCC (GNU Compiler Collection) instalado no Linux da placa.</li>
    <li><strong>Assembler:</strong> GNU Assembler (as) para a montagem do driver <code>api.s</code>.</li>
    <li><strong>Utilit√°rios:</strong> <code>make</code> (para automa√ß√£o da build) e bibliotecas padr√£o C (<code>glibc</code>, <code>math.h</code>).</li>
    <li><strong>Privil√©gios:</strong> O acesso <code>sudo</code> √© obrigat√≥rio, pois o driver acessa diretamente o <code>/dev/mem</code> para controlar a ponte HPS-FPGA.</li>
  </ul>

  <h3>3. Depend√™ncias de Hardware (FPGA)</h3>
  <p align="justify">&emsp;O software (Driver e Aplica√ß√£o) atua como controlador e depende da presen√ßa do hardware. Sem o hardware carregado, a escrita nos endere√ßos de mem√≥ria causar√° erro de barramento (Bus Error).</p>
  <ul>
    <li><strong>Bitstream (.sof/.rbf):</strong> A FPGA deve estar programada com o circuito do Processador Gr√°fico (desenvolvido na Etapa 1).</li>
  </ul>
</details>

<details>
  <summary><strong>Detalhamento dos perif√©ricos utilizados no desenvolvimento do projeto</strong></summary> 
  <br>
  <h3>1. Mouse</h3>
  <ul>
    <li><strong>Marca:</strong> Dell.</li>
    <li><strong>Modelo (M/N):</strong> M-UVDEL1.</li>
    <li><strong>N√∫mero da Pe√ßa (DP/N):</strong> 0C8639.</li>
    <li><strong>N√∫mero de S√©rie (S/N):</strong> HCD53811343.</li>
    <li><strong>Especifica√ß√µes El√©tricas:</strong> 5V, 100mA.</li>
  </ul>

  <p align="justify">&emsp;Mouse √≥ptico com fio (USB). Trata-se de um modelo cl√°ssico de 2 bot√µes e roda de rolagem (<i>scroll wheel</i>). A distribui√ß√£o do modelo M-UVDEL1 ‚Äî um perif√©rico legado, comum em desktops Dell (como as linhas Dimension e Optiplex) ‚Äî ocorreu aproximadamente entre 2004 e 2009. √â um mouse padr√£o corporativo da √©poca. O dispositivo possui diversas aprova√ß√µes regulat√≥rias vis√≠veis, como FCC (EUA), CE (Europa), VCCI (Jap√£o) e UL (seguran√ßa), indicando comercializa√ß√£o global.</p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/3fc8602a-4533-4ec5-858f-6cba44493910" alt="Mouse Dell M-UVDEL1" width="30%">
    <br><sub>Figura: Mouse Dell utilizado no projeto</sub>
  </div>

  <p align="justify"><strong>Reconhecimento pela placa:</strong><br>
  Realizado atrav√©s da fun√ß√£o <code>mouse.utils</code>, detalhada <a href="#mouse_utils">aqui</a>.</p>

  <br>

  <h3>2. Teclado</h3>
  <ul>
    <li><strong>Dispositivo:</strong> Teclado USB com fio (Wired Keyboard).</li>
    <li><strong>Marca:</strong> Lenovo.</li>
    <li><strong>Modelo:</strong> KU-1619.</li>
    <li><strong>Data de Fabrica√ß√£o (MFG):</strong> 26 de Novembro de 2020.</li>
    <li><strong>P/N (Part Number):</strong> SD50L79988.</li>
    <li><strong>FRU P/N:</strong> 00XH693.</li>
    <li><strong>C√≥digo de Barras:</strong> 8SSD50L79988AVLC0BT0989.</li>
    <li><strong>Alimenta√ß√£o:</strong> 5V, 100mA (padr√£o USB).</li>
    <li><strong>Conectividade:</strong> Cabo USB integrado.</li>
  </ul>

  <p align="justify">&emsp;O modelo KU-1619 √© geralmente comercializado como "Lenovo Essential Wired Keyboard". √â um teclado de membrana de perfil baixo, robusto e silencioso, frequentemente fornecido junto com desktops corporativos da linha ThinkCentre ou esta√ß√µes de trabalho. Fabricado no final de 2020, √© uma unidade recente.</p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/7ac693f9-5ab1-4b46-a441-f6cff93d6d94" alt="Teclado Lenovo KU-1619" width="30%">
    <br><sub>Figura: Teclado Lenovo utilizado para controle</sub> 
  </div>

  <p align="justify"><strong>Reconhecimento pela placa:</strong><br>
  O algoritmo de leitura do teclado consta em <code>main.c</code>, explicado <a href="#main">aqui</a>. Embora a sele√ß√£o da janela seja feita atrav√©s do mouse conectado √† placa, o teclado permanece conectado ao PC.</p>

  <br>

  <h3>3. Monitor</h3>
  <ul>
    <li><strong>Produto:</strong> Monitor LED Widescreen.</li>
    <li><strong>Marca:</strong> Philips.</li>
    <li><strong>Modelo na Carca√ßa:</strong> 191EL.</li>
    <li><strong>Modelo T√©cnico (ID):</strong> 191EL2SB.</li>
    <li><strong>N√∫mero de S√©rie:</strong> AF001143056440.</li>
    <li><strong>Data de Fabrica√ß√£o:</strong> Outubro de 2011.</li>
    <li><strong>Tecnologia:</strong> Monitor LCD com retroilumina√ß√£o LED.</li>
    <li><strong>Alimenta√ß√£o:</strong> 12V DC, 3.0A.</li>
    <li><strong>Tamanho:</strong> 19‚Äù.</li>
  </ul>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/c3b143a6-062c-4d45-a364-f24cdbfffedb" alt="Monitor Philips 191EL" width="30%"> 
    <br><sub>Figura: Monitor Philips utilizado para sa√≠da VGA</sub>
  </div>

  <p align="justify"><strong>Reconhecimento pela placa:</strong><br>
  A sa√≠da VGA e a integra√ß√£o com a GPU s√£o implementadas no arquivo <code>vga_module.v</code>, dispon√≠vel <a href="https://github.com/vicss21-D/PBL-SD2/tree/main/FPGA">aqui</a>.</p>
</details>

<br>

<h1 id="instalacao">Instala√ß√£o e Execu√ß√£o üîª</h1>
<br>
<details>
  <summary><strong>Guia Passo a Passo</strong></summary>
  <br>

  <h3>1. Requisitos Pr√©vios</h3>
  <p align="justify">&emsp;Para a execu√ß√£o correta do projeto, certifique-se de que o ambiente atenda aos seguintes requisitos:</p>
  <ul>
    <li>Conex√£o com a internet, com placa e PC conectados na mesma rede (preferencialmente via cabo Ethernet).</li>
    <li>Instala√ß√£o do <strong>Git</strong> e do compilador <strong>GCC</strong>.</li>
    <li>Placa de desenvolvimento <strong>DE1-SoC</strong>.</li>
    <li>Coprocessador gr√°fico carregado na FPGA (<a href="https://github.com/vicss21-D/PBL-SD2">Link do Reposit√≥rio</a>).</li>
    <li><strong>Monitor VGA:</strong> Para exibir o processamento de v√≠deo.</li>
    <li><strong>Mouse USB:</strong> Deve estar conectado √† entrada USB da placa para intera√ß√£o.</li>
    <br>
    <div align="center">
      <img src="https://github.com/user-attachments/assets/dd4688db-df4d-4edd-bc38-48bac4c00fca" alt="Conex√£o VGA" width="30%">
      <br><sub>Exemplo de conex√£o VGA na placa</sub>
    </div>
  </ul>

  <h3>2. Instala√ß√£o do Projeto</h3>
  <p align="justify">&emsp;Acesse o menu <em>Code</em> deste reposit√≥rio e fa√ßa o download do arquivo <strong>.ZIP</strong>.</p>
  
  <div align="center">
    <img src="https://github.com/user-attachments/assets/99d5478a-e2be-4406-8c3c-b25dafe53adf" alt="Figura: Local de download" width="50%"> 
    <br><sub>Figura: Local exato de onde baixar o arquivo ZIP</sub>
  </div>
  <br>

  <p align="justify">&emsp;Crie uma pasta espec√≠fica para o projeto e extraia os arquivos. <strong>Nota:</strong> Esta estrutura de diret√≥rios deve ser transferida para o sistema de arquivos da placa (via <em>SFTP</em>).</p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/91857ab8-19d8-4030-ab0f-e0e8a63243b6" alt="Figura 2. Estrutura de arquivos" width="60%">
    <br><sub>Figura: A pasta do projeto deve conter estes elementos</sub> 
  <br>
  </div>
  
  <p align="center">
    <a href="https://github.com/vicss21-D/PBL-SD2#user-content-3-manuais-e-resultados">Como enviar meus arquivos para o sistema de arquivos da placa?</a>
  </p>

  <h3>3. Compila√ß√£o e Execu√ß√£o</h3>
  
  <h4>No lado da FPGA (Hardware):</h4>
  <p align="justify">&emsp;Acesse a pasta <code>FPGA</code> e compile o c√≥digo utilizando o <strong>Quartus II</strong>. O arquivo <code>soc_system.qpf</code> √© a base do projeto e deve ser sintetizado para gerar o <i>bitstream</i> <code>.sof</code>.</p>
  <a href="#GuiaQuartus">Como compilar no Quartus e gravar na placa?</a>
 
 <br> 

  <div align="center">
    <img src="https://github.com/user-attachments/assets/2dfaa1b7-9378-4006-8545-4eaab9f983c1" alt="Figura 3. Arquivo soc_system.qpf" width="60%"> 
    <br><sub>Figura: O arquivo soc_system.qpf aberto no Quartus</sub> 
  </div>

  <h4>No lado do HPS (Software):</h4>
  <p align="justify">&emsp;Acesse o terminal da placa (via Serial ou SSH). Navegue at√© o diret√≥rio onde os arquivos do HPS foram salvos. Como o driver manipula a mem√≥ria f√≠sica, √© necess√°rio privil√©gio de superusu√°rio:</p>
  <a href="https://github.com/vicss21-D/PBL-SD2#user-content-3-manuais-e-resultados">Como acessar a placa via terminal?</a>
  
  <pre>
  sudo su
  make run
  </pre>
  
  <p align="justify">&emsp;O comando <code>make run</code> compilar√° o c√≥digo C e executar√° o programa automaticamente.</p>
</details> 

<details>
  <summary><strong id="mouse_utils">Navegando pela Main.c: Fluxo de opera√ß√£o</strong></summary>
  <br>
  
  <p align="justify">&emsp;Esta se√ß√£o descreve o funcionamento da interface em C.</p>
  
  <h3>1. Inicializa√ß√£o e Execu√ß√£o</h3>
  <p>
    Para iniciar o sistema, abra o terminal na pasta raiz do projeto. √â necess√°rio executar com privil√©gios de superusu√°rio (<code>sudo</code>) para que o driver possa mapear a mem√≥ria da FPGA e acessar os eventos do mouse.
  </p>
  <pre><code>sudo make run</code></pre>
   <p>
    O sistema realizar√° o <em>boot</em> autom√°tico: detectar√° o driver do mouse (ex: <code>/dev/input/event2</code>), inicializar√° a ponte HPS-FPGA e resetar√° o hardware.
  </p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/010771fb-e591-4a8b-8306-db56a35f620a" alt="Tela de Boot e Detec√ß√£o de Mouse" width="600px"> 
    <p><em>Figura: Sequ√™ncia de boot e detec√ß√£o autom√°tica do mouse.</em></p>
  </div>

  <h3>2. Painel de Controle (Dashboard)</h3>
  <p>
    Ao iniciar, o Menu Principal ser√° exibido. Observe a <strong>Barra de Status</strong> no topo da tela. Ela √© o guia principal:
  </p>
  <ul>
    <li><strong>Buffer C:</strong> Indica se a imagem j√° est√° na mem√≥ria RAM do Linux.</li>
    <li><strong>FPGA VRAM:</strong> Indica se a imagem j√° foi enviada para o hardware.</li>
    <li><strong>Zoom Level:</strong> Monitora o n√≠vel atual de zoom (0 = Original).</li>
  </ul>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/aef08e21-fe24-4285-86d3-d8648a112eb3" alt="Menu Principal Vazio" width="600px"> 
    <p><em>Figura: Menu Principal mostrando o estado inicial do sistema.</em></p>
  </div>

  <h3>3. Carregamento de Dados (Fluxo B√°sico)</h3>
  <p>
    Antes de processar, √© necess√°rio carregar uma imagem. Selecione a <strong>Op√ß√£o 1</strong> para carregar um arquivo BMP ou a <strong>Op√ß√£o 2</strong> para gerar um gradiente de teste.
  </p>
  <p>
    Ap√≥s o carregamento, a Barra de Status mudar√° de <code>[VAZIA]</code> para <code>[CARREGADA]</code>.
  </p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/6eb12e9e-2a5a-4a13-987e-801377adc635" alt="Carregando Imagem" width="600px">
    <p><em>Figura: Processo de carga de imagem e atualiza√ß√£o de status.</em></p>
  </div>

  <h3>4. Funcionalidade Avan√ßada: Zoom Regional Interativo</h3>
  <p>
    Para utilizar o zoom seletivo com mouse, selecione a <strong>Op√ß√£o 8</strong>. O sistema entrar√° no modo interativo:
  </p>

  <h4>Passo A: Sele√ß√£o de √Årea</h4>
  <p>
    Mova o mouse f√≠sico. As coordenadas X/Y aparecer√£o no terminal em tempo real.
  </p>
  <ul>
    <li><strong>Bot√£o Esquerdo:</strong> Define o primeiro canto do ret√¢ngulo (In√≠cio).</li>
    <li><strong>Bot√£o Direito:</strong> Define o segundo canto (Fim) e confirma a sele√ß√£o.</li>
  </ul>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/7f6155fd-2199-4559-981b-ae0337478345" alt="Captura de Coordenadas" width="600px"> 
    <p><em>Figura: Interface de captura de √°rea mostrando as coordenadas em tempo real.</em></p>
  </div>

  <h4>Passo B: Navega√ß√£o e Cache simulado</h4>
  <p>
    Ap√≥s selecionar a √°rea, o sistema exibe o menu de navega√ß√£o. Observe o indicador de <strong>Cache</strong> (ex: <code>[*0* _ _]</code>), que mostra quais n√≠veis j√° foram processados.
  </p>
  <ul>
    <li>Pressione <strong><code>+</code></strong> para aplicar Zoom In (Processar na FPGA).</li>
    <li>Pressione <strong><code>-</code></strong> para aplicar Zoom Out (Recuperar do Cache instantaneamente).</li>
    <li>Pressione <strong><code>0</code></strong> para sair e restaurar a imagem original.</li>
  </ul>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/d4935308-df49-41f9-b10f-394e0873ef9b" alt="Menu de Navega√ß√£o Regional" width="600px">  
    <p><em>Figura: Sub-menu de navega√ß√£o com status do cache visualizado.</em></p>
  </div>
</details>

<br>

<h1 id="softwares">Softwares e Tecnologias Utilizados üîª</h1>
<br>
<details>
  <summary><strong>Ferramentas de Desenvolvimento</strong></summary>
  <br>
  
  <p align="justify">&emsp;Abaixo est√£o listadas as principais tecnologias empregadas no desenvolvimento desta solu√ß√£o, abrangendo desde a descri√ß√£o de hardware at√© a interface de usu√°rio.</p>

  <h3>Linguagem Verilog</h3>
  <p align="justify">&emsp;Linguagem de descri√ß√£o de hardware (HDL) criada em 1993. Foi utilizada para projetar e simular os sistemas digitais na FPGA. Sua sintaxe, similar √† linguagem C, permite uma descri√ß√£o concisa do comportamento dos circuitos integrados.</p>

  <h3>Linguagem C99 </h3>
  <p align="justify">&emsp;Padronizada no final dos anos 90, a linguagem C foi escolhida por sua portabilidade, efici√™ncia e controle de baixo n√≠vel. Ela √© a base para a implementa√ß√£o da interface de usu√°rio e para a comunica√ß√£o direta com os m√≥dulos de hardware (driver).</p>

  <h3>Assembly ARMv7</h3>
  <p align="justify">&emsp;Utilizada para controlar os circuitos da arquitetura ARMv7 (CPUs de 32 bits). Esta linguagem permite escrever instru√ß√µes leg√≠veis para humanos que seguem o princ√≠pio RISC (computa√ß√£o com conjunto reduzido de instru√ß√µes), possibilitando execu√ß√µes otimizadas e manipula√ß√£o precisa dos registradores.</p>

  <h3>Quartus Prime Lite Edition 23.1std</h3>
  <p align="justify">&emsp;Software oficial da Intel/Altera para desenvolvimento, compila√ß√£o e planejamento da FPGA. Foi utilizado para sintetizar o hardware e carregar os c√≥digos que descrevem o comportamento f√≠sico da placa.</p>

  <h3>Visual Studio Code (VS Code)</h3>
  <p align="justify">&emsp;Editor de texto avan√ßado desenvolvido pela Microsoft. Foi o ambiente principal de desenvolvimento, oferecendo suporte a depura√ß√£o, destaque de sintaxe e extens√µes que facilitam a escrita de c√≥digos em C e Python.</p>

  <h3>Compilador GNU (GCC)</h3>
  <p align="justify">&emsp;O <em>GNU Compiler Collection</em> √© um conjunto de compiladores de c√≥digo aberto. Foi utilizado para compilar o c√≥digo C para a arquitetura ARM do HPS, garantindo a otimiza√ß√£o do c√≥digo de m√°quina gerado.</p>

  <h3>Nano</h3>
  <p align="justify">&emsp;Editor de texto em linha de comando presente no Linux embarcado do kit DE1-SoC (vers√£o 2.2.6). Foi utilizado para edi√ß√µes r√°pidas de scripts e ajustes no c√≥digo diretamente na placa.</p>
</details>

<details>
  <summary><strong>Vis√£o Geral da placa</strong></summary>
  <br>

  <h3>1. Vis√£o Geral da Placa</h3>
  <p align="justify">&emsp;O kit de desenvolvimento <strong><a href="https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view?usp=sharing">DE1-SoC</a></strong>, ilustrado na figura abaixo, baseia-se na arquitetura <em>System-on-Chip</em> (SoC) do Intel¬Æ Cyclone¬Æ V. Este dispositivo integra, em um √∫nico chip, um <strong>Hard Processor System (HPS)</strong> e uma <strong>FPGA (Field Programmable Gate Array)</strong>.</p>
  
  <p align="justify">&emsp;A placa conta com recursos robustos como mem√≥ria DDR3, conex√µes USB e Ethernet, al√©m de diversos perif√©ricos, conferindo-lhe alta flexibilidade para m√∫ltiplas aplica√ß√µes. A intera√ß√£o com o sistema operacional Linux embarcado √© realizada via computador <i>host</i> utilizando o protocolo <strong>SSH (Secure Shell)</strong>, assegurando uma comunica√ß√£o criptografada e eficiente.</p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/de1f754e-cd3c-4c9b-88d0-3f9380310e52" alt="Figura 4. Placa DE1-SoC" width="50%">
    <br><sub>Figura: Placa utilizada para o projeto (Fonte: FPGAcademy)</sub> 
  </div>

  <h3>2. Sistema Computacional da Placa</h3>
  <p align="justify">&emsp;O diagrama de blocos ilustrado na figura abaixo detalha a arquitetura interna e as interconex√µes do chip Intel¬Æ Cyclone¬Æ V. A estrutura do sistema divide-se claramente entre o HPS e a FPGA:</p>
  
  <ul>
    <li><strong>HPS (Hard Processor System):</strong> √â constitu√≠do por um processador dual-core ARM¬Æ Cortex-A9 MPCore‚Ñ¢, mem√≥ria DDR3 dedicada e perif√©ricos. Ele executa uma distribui√ß√£o Linux respons√°vel pelo gerenciamento de alto n√≠vel e tarefas de prop√≥sito geral (software).</li>
    <li><strong>FPGA:</strong> Oferece a versatilidade necess√°ria para criar hardware customizado via blocos l√≥gicos program√°veis, onde reside o controlador gr√°fico deste projeto.</li>
  </ul>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/9223a9a9-d834-45ee-937f-578f0d781695" alt="Figura 5. Diagrama HPS vs FPGA" width="60%"> 
    <br><sub>Figura: Diagrama dos componentes da arquitetura Cyclone V</sub>
  </div>
  <br>

  <h3>Integra√ß√£o via Pontes (Bridges)</h3>
  <p align="justify">&emsp;A integra√ß√£o entre esses dois dom√≠nios ocorre de forma bidirecional atrav√©s das chamadas <strong>FPGA Bridges</strong>. No fluxo do HPS para a FPGA, o processador consegue acessar todos os dispositivos de Entrada/Sa√≠da (E/S) conectados √† l√≥gica program√°vel utilizando a t√©cnica de <strong>mapeamento de mem√≥ria</strong>. Os detalhes espec√≠ficos sobre o endere√ßamento desses perif√©ricos podem ser consultados na documenta√ß√£o t√©cnica da placa.</p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/bfe88c75-bd44-499b-b82f-8380cdf3f1aa" alt="Figura: Representa√ß√£o L√∫dica" width="60%"> 
    <br><sub>Figura: Representa√ß√£o visual da comunica√ß√£o e endere√ßamento</sub>
  </div>
</details>

<h1 id="processador">Arquitetura do Sistema üîª</h1>
<br>

<div align="center">
  <img src="https://github.com/user-attachments/assets/7bd6bb95-2e72-4c05-88b3-f5b94b01ed3b" alt="Diagrama geral do projeto" width="70%"> 
  <br><sub>Figura: Diagrama geral do projeto</sub>
</div>
  
<h3>Vis√£o Geral</h3>
<p align="justify">&emsp;O projeto adota uma arquitetura de Co-design Hardware/Software, aproveitando a estrutura do SoC (System on Chip) da placa DE1-SoC. O sistema √© dividido em duas camadas principais que se comunicam atrav√©s de uma ponte de barramento de alta velocidade (Lightweight HPS-to-FPGA AXI Bridge). As camadas s√£o HPS (c√≥digos em C e Assembly) e FPGA (c√≥digos em Verilog). Nesta etapa do projeto, abordaremos o HPS; para maiores detalhes da FPGA (hardware), <a href="https://github.com/vicss21-D/PBL_SD3/tree/main/FPGA">acesse este README</a>.</p>

<h3>Arquitetura em Camadas</h3>
<p align="justify">&emsp;A solu√ß√£o foi estruturada para garantir modularidade e abstra√ß√£o de hardware:</p>
<ul>
  <li><strong>Camada de Aplica√ß√£o (C):</strong> Respons√°vel pelo alto n√≠vel: l√™ arquivos do sistema de arquivos do Linux (Bitmaps) chamando as fun√ß√µes do Assembly, gerencia a interface com o usu√°rio (Teclado/Mouse) e realiza a leitura e reconhecimento dos dispositivos de E/S.</li>
  <li><strong>Camada de Driver (Assembly):</strong> Atua como uma API que abstrai a complexidade do hardware. Converte chamadas de fun√ß√£o (como <code>ASM_Store</code> ou <code>PixelReplication</code>) em opera√ß√µes de escrita e leitura em endere√ßos f√≠sicos de mem√≥ria mapeados.</li>
  <li><strong>Camada de Hardware (FPGA):</strong> O circuito digital customizado que possui sua pr√≥pria mem√≥ria de v√≠deo (VRAM) e √© composto pelas instru√ß√µes em Verilog. Aqui residem os ajustes de clock, PIOs e mem√≥ria. <a href="https://github.com/DestinyWolf/Problema-SD-2025-2">Entenda mais aqui</a>.</li>
</ul>
  
<details>
  <summary><strong>Como Funciona?</strong></summary>
  <p align="justify">&emsp;A arquitetura do sistema fundamenta-se no paradigma de <strong>Computa√ß√£o Heterog√™nea</strong> <a href="https://abracloud.com.br/computacao-heterogenea-futuro-processamento-dados/">(veja mais aqui)</a> em um <em>System-on-Chip</em> (SoC), onde o fluxo de controle √© particionado entre um processador de prop√≥sito geral (ARM Cortex-A9) e um n√∫cleo de propriedade intelectual (IP Core) customizado na FPGA. A implementa√ß√£o do Zoom Regional opera atrav√©s de um mecanismo de <strong>Co-design Hardware/Software</strong> que otimiza a rela√ß√£o entre lat√™ncia de processamento e uso de mem√≥ria.</p>

  <h3>Fluxo de Zoom In (Hardware e Comunica√ß√£o)</h3>
  <p align="justify">&emsp;No dom√≠nio do software (Host), o gerenciamento de contexto utiliza uma estrutura de dados do tipo <strong>Pilha (LIFO - Last In, First Out)</strong> alocada na SDRAM para preservar os estados de buffer anteriores. Durante a opera√ß√£o de Zoom In, o sistema processa a imagem completa, extraindo e salvando no buffer apenas os pixels correspondentes √† Regi√£o de Interesse (ROI). Em seguida, transfere esses dados atrav√©s da ponte <strong>Lightweight HPS-to-FPGA <a href="https://www.bing.com/ck/a?!&&p=3211db47cb642146d7c9e5088d667dc052a50c31eef7d9b772b636cabf565ce8JmltdHM9MTc2NDcyMDAwMA&ptn=3&ver=2&hsh=4&fclid=0d258bc0-949a-6726-24bc-98a795bf66bd&psq=protocolo+AXI&u=a1aHR0cHM6Ly9kb2N1bWVudGF0aW9uLXNlcnZpY2UuYXJtLmNvbS9zdGF0aWMvNjhiMDNiZWIwMWFlOTUyZDk1NTlmOWVi">AXI</a></strong>, utilizando mapeamento de I/O (MMIO) sobre controladores PIO (Parallel I/O). Esse algoritmo simula uma cache.</p>

  <p align="justify">&emsp;A comunica√ß√£o ocorre de forma s√≠ncrona e sequencial, onde o processador escreve os dados pixel a pixel diretamente no barramento, sem o uso de acesso direto √† mem√≥ria (DMA). O hardware dedicado recebe esse fluxo de dados e aplica o algoritmo de <strong>Nearest Neighbor</strong> (Vizinho Mais Pr√≥ximo) ponto a ponto, armazenando o resultado na mem√≥ria interna enquanto o processador aguarda a finaliza√ß√£o em estado de <em>polling</em> nos registradores de status.</p>
  <h3>Fluxo de Zoom Out (Recupera√ß√£o e Overlay)</h3>
  <p align="justify">&emsp;Em contrapartida, a opera√ß√£o de Zoom Out elimina a necessidade de rec√°lculo aritm√©tico reverso (que degradaria a qualidade do sinal devido a perdas de amostragem), adotando uma abordagem de <strong>Recupera√ß√£o de Estado</strong>. O processador executa um <em>pop</em> na pilha de buffers, restaurando os dados armazenados na mem√≥ria principal.</p>

  <p align="justify">&emsp;A composi√ß√£o final da imagem utiliza uma t√©cnica de <strong>Overlay por Software</strong>, onde o <i>frame buffer</i> √© manipulado atrav√©s de opera√ß√µes de <em>Read-Modify-Write</em>: o <i>background</i> original √© restaurado e a janela processada (ou recuperada) √© escrita nas coordenadas de destino, garantindo integridade visual sem a necessidade de um controlador de v√≠deo com suporte nativo a camadas de hardware (<i>hardware layers</i>).</p>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/04e349ab-7020-49cc-ade7-a932a07867c9" alt="Figura. Fluxo de dados" width="70%"> 
    <br><sub>Figura: Diagrama do funcionamento geral</sub>
  </div>
   <div align="center">
    <img src="https://github.com/user-attachments/assets/ae6be45b-c3a8-4ee9-bdcf-21ff6ccabcfb" alt="Figura. Fluxo de dados" width="70%"> 
    <br><sub>Figura: Sistema em funcionamento</sub> 
  </div>
</details>

<details>
  <br>
  
  <div align="center">
    <img src="https://github.com/user-attachments/assets/17ae857a-1705-41ce-98bb-1a2531e141f3" width="70%" />
    <br><sub>Figura: Diagrama da arquitetura C </sub>
  </div>
  <summary><strong>Arquitetura em C</strong></summary>
  <p>
    O c√≥digo atua como uma aplica√ß√£o de console em <strong>Linux (User Space)</strong> que gerencia o fluxo de dados de imagem. Ele n√£o processa a imagem matematicamente (tarefa delegada √† FPGA), mas atua como um orquestrador de estado e mem√≥ria.
  </p>
  
  <h4>1. Estruturas de Dados Principais</h4>
  <p>
    A estrutura central do sistema √© a <code>RegionalZoomContext</code>. Ela eleva o c√≥digo de um simples despachante para um gerenciador de estado robusto.
  </p>
  <ul>
    <li><strong><code>RegionalZoomContext</code>:</strong>
      <ul>
        <li>Armazena coordenadas da janela (<code>x, y, width, height</code>).</li>
        <li>Mant√©m um <strong>Cache de Software</strong> (<code>zoom_buffers[]</code>): Uma pilha de <i>arrays</i> que guarda o resultado de cada n√≠vel de zoom, evitando reprocessamento em navega√ß√µes "in/out".</li>
        <li>Guarda o <strong>Background</strong> (<code>original_full_image</code>): C√≥pia da imagem original, essencial para restaurar o fundo ao mover a janela de zoom.</li>
      </ul>
    </li>
  </ul>
  
  <h4>2. Manipula√ß√£o de Arquivos e Mem√≥ria (BMP)</h4>
  <p> Implementa√ß√£o de um <i>parser</i> manual (<code>load_bmp</code>) sem depend√™ncias externas:</p>
  <ul>
    <li><strong>Leitura Bin√°ria:</strong> Processa os cabe√ßalhos <code>BMPHeader</code> e <code>BMPInfoHeader</code> byte a byte.</li>
    <li><strong>Convers√£o de Cores:</strong> Converte RGB para Grayscale usando a f√≥rmula de lumin√¢ncia: <code>(299*R + 587*G + 114*B) / 1000</code>.</li>
    <li><strong>Alinhamento:</strong> Trata o <em>padding</em> de 4 bytes t√≠pico de arquivos BMP para evitar distor√ß√µes na mem√≥ria.</li>
  </ul>
  
  <h4>3. Camada de Abstra√ß√£o de Hardware (HAL Simulada)</h4>
  <p>Encapsula chamadas de baixo n√≠vel em fun√ß√µes C de alto n√≠vel:</p>
  <ul>
    <li><code>send_image_to_fpga</code>: Itera sobre o <i>array</i> de pixels e chama <code>ASM_Store</code>, incluindo contagem de erros de escrita.</li>
    <li><code>read_fpga_window</code>: L√™ uma regi√£o da mem√≥ria do dispositivo, selecionando automaticamente o banco de mem√≥ria (<code>mem_sel</code>) baseado no contexto.</li>
    <li><code>execute_algorithm</code>: Implementa o padr√£o de <strong>Polling</strong>:
      <ol>
        <li>Dispara o hardware.</li>
        <li>Aguarda a flag <code>ASM_Get_Flag_Done</code> em loop.</li>
        <li>Aplica um <em>Timeout</em> de seguran√ßa.</li>
      </ol>
    </li>
  </ul>
  
  <h4>4. L√≥gica do "Zoom Regional"</h4>
  <p>A fun√ß√£o <code>regional_zoom_apply</code> atua como uma m√°quina de estados para o sistema de janelas:</p>
  <ol>
    <li><strong>Verifica√ß√£o de Cache:</strong> Verifica se o n√≠vel de zoom existe em <code>zoom_buffers</code>.</li>
    <li><strong>Cache Hit:</strong> Recupera dados da RAM instantaneamente (Zero processamento).</li>
    <li><strong>Cache Miss:</strong>
      <ul>
        <li>Salva estado atual.</li>
        <li>Envia para FPGA processar.</li>
        <li>Realiza <em>Read Back</em> da regi√£o processada.</li>
        <li>Atualiza o Cache.</li>
      </ul>
    </li>
    <li><strong>Overlay:</strong> Restaura o <i>background</i> original e sobrescreve apenas a janela de zoom, criando a interface gr√°fica.</li>
  </ol>
  
  <h4>5. Intera√ß√£o com Mouse (Linux Input Subsystem)</h4>
  <p>Acesso direto aos arquivos de dispositivo (<code>/dev/input/event*</code>) via <code>find_and_open_mouse</code>:</p>
  <ul>
    <li>L√™ estruturas <code>input_event</code> cruas (<i>low-level</i>).</li>
    <li>Filtra <code>EV_REL</code> para calcular coordenadas virtuais X/Y.</li>
    <li>Filtra <code>EV_KEY</code> para detectar cliques.</li>
  </ul>
  
  <h4>6. Loop Principal (Main)</h4>
  <p>Um loop infinito cl√°ssico de sistemas embarcados:</p>
  <ul>
    <li><strong>Renderiza Menu:</strong> Interface de console.</li>
    <li><strong>Input Blocking:</strong> Aguarda comando do usu√°rio.</li>
    <li><strong>Dispatcher:</strong> Switch/Case roteando fun√ß√µes.</li>
    <li><strong>Gest√£o de Flags:</strong> Protege o sistema contra estados inv√°lidos (ex: checando <code>Min_Zoom</code>/<code>Max_Zoom</code>).</li>
  </ul>
  
  <hr>
  
  <blockquote>
    <p><strong>Resumo T√©cnico:</strong> O c√≥digo C atua como um <strong>Gerenciador de Fluxo e Mem√≥ria</strong> que prepara dados (BMP &#8594; Array), orquestra o tempo de execu√ß√£o (Trigger &#8594; Wait &#8594; Read), gerencia a visualiza√ß√£o (Overlay) e trata exce√ß√µes do sistema.</p>
  </blockquote>
  
  <div align="center">
    <img src="https://github.com/user-attachments/assets/9ab50ed8-e8fe-4440-97d5-dd39f734f204" alt="Figura. Fluxo de dados" width="50%">
    <br><sub>Figura: Fluxo de dados geral</sub>
  </div>
</details>

<details>
  <br>
  <div align="center">
    <img src="https://github.com/user-attachments/assets/0ca887fd-970f-42bc-b811-3483e2ca2691" width="70%" /> 
    <br><sub>Figura: Diagrama da arquitetura Assembly </sub>
  </div>
  <summary><strong>Arquitetura em Assembly</strong></summary>
  <p>
    A biblioteca <code>api.s</code> implementa uma arquitetura de <strong>Driver de Dispositivo em Espa√ßo de Usu√°rio (User-Space Device Driver)</strong> baseada em MMIO. O design prioriza a efici√™ncia do barramento e a organiza√ß√£o l√≥gica do c√≥digo.
  </p>

  <h4>1. Encapsulamento e Visibilidade (Public vs. Private)</h4>
  <p>
    A arquitetura do driver organiza o c√≥digo em dois n√≠veis de visibilidade para garantir modularidade e manuten√ß√£o (DRY - <em>Don't Repeat Yourself</em>):
  </p>
  <ul>
    <li><strong>Fun√ß√µes P√∫blicas (Vis√≠veis ao C):</strong> S√£o os pontos de entrada globais (<code>.global</code>) invocados pela aplica√ß√£o principal (ex: <code>ASM_Store</code>, <code>API_initialize</code>). Elas validam par√¢metros e gerenciam o fluxo de alto n√≠vel.</li>
    <li><strong>Fun√ß√µes Privadas (Invis√≠veis ao C):</strong> Rotinas internas (ex: <code>_pulse_enable_safe</code>, <code>_ASM_Set_Instruction</code>) que n√£o s√£o exportadas para o linker. Elas encapsulam a l√≥gica repetitiva de manipula√ß√£o de registradores e opera√ß√µes bit a bit, reduzindo a duplica√ß√£o de c√≥digo.</li>
  </ul>

  <h4>2. Protocolo de Instru√ß√£o Unificado (29-bit Packet)</h4>
  <p>
    Para maximizar a efici√™ncia e evitar m√∫ltiplas escritas no barramento para uma √∫nica opera√ß√£o, a arquitetura utiliza um <strong>Pacote de Instru√ß√£o Unificado</strong>. Todas as informa√ß√µes necess√°rias para configurar o hardware s√£o compactadas em um √∫nico registrador de 32 bits (utilizando 29 bits efetivos):
  </p>
  <ul>
    <li><strong>[Bits 28..21] O Qu√™ (8 bits):</strong> O valor do pixel (Payload) a ser escrito (em opera√ß√µes de escrita).</li>
    <li><strong>[Bit 20] Onde - Banco (1 bit):</strong> Sele√ß√£o do banco de mem√≥ria alvo (Principal ou Secund√°ria).</li>
    <li><strong>[Bits 19..3] Onde - Endere√ßo (17 bits):</strong> O endere√ßo linear da mem√≥ria de v√≠deo.</li>
    <li><strong>[Bits 2..0] O Que Fazer (3 bits):</strong> O <em>Opcode</em> da opera√ß√£o (ex: Store, Load, Algoritmos).</li>
  </ul>

  <h4>3. Canais de Retorno e Controle Dedicados</h4>
  <p>
    Enquanto o envio de comandos √© unificado, o retorno de dados e o controle de fluxo utilizam canais de I/O dedicados (PIOs) para simplificar o hardware:
  </p>
  <ul>
    <li><strong>Canal de Leitura de Dados (8 bits):</strong> Um PIO exclusivo (<code>PIO_DATAOUT</code>) dedicado a receber o valor do pixel retornado pela FPGA durante opera√ß√µes de leitura (LOAD).</li>
    <li><strong>Interface de Status (4 bits):</strong> Um canal paralelo para leitura das Flags de estado do hardware (Done, Error, Max/Min Zoom).</li>
    <li><strong>Sinal de Controle (1 bit):</strong> Um sinal de <em>Enable</em> simples utilizado exclusivamente para disparar (trigger) o in√≠cio do processamento configurado no pacote de instru√ß√£o.</li>
  </ul>

  <hr>

  <blockquote>
    <p><strong>Resumo do Fluxo:</strong> O processador monta e envia um "pacote completo" (Ordem + Endere√ßo + Dados) em um ciclo, pulsa o <em>Enable</em>, e aguarda o resultado ou status atrav√©s dos canais dedicados de retorno.</p>
  </blockquote>
</details>

<details>
  <br>
  <div align="center">
    <img src="https://github.com/user-attachments/assets/9f7a6a27-a91d-4ca5-b496-e6e6f30ad62b" width="50%" /> 
    <br><sub>Figura: Diagrama do Verilog </sub>
  </div>
  <summary><strong>Arquitetura em Verilog</strong></summary>
  <p>
   O sistema √© classificado como uma <strong>Arquitetura de Acelerador Dedicado com Mem√≥ria Compartilhada e Gerenciamento de V√≠deo Integrado</strong>. O design segue o modelo <em>Control-Datapath</em>, com uma especializa√ß√£o cr√≠tica no gerenciamento de endere√ßamento.
  </p>

  <h4>1. Plano de Controle (UC - Unidade de Controle)</h4>
  <p>O "c√©rebro" do sistema, implementado como uma M√°quina de Estados Finitos (FSM).</p>
  <ul>
    <li><strong>Fun√ß√£o:</strong> Orquestra a sincroniza√ß√£o de todos os m√≥dulos. A UC n√£o processa pixels; ela gerencia sinais de controle.</li>
    <li><strong>Interface:</strong> Recebe o <code>INSTRUCTION</code> (Opcode) do processador Host e dispara sinais de escrita (<code>WrEn</code>), sele√ß√£o de Muxes e modos de opera√ß√£o.</li>
    <li><strong>Feedback:</strong> Monitora e exporta flags de status (<code>Done</code>, <code>Error</code>, <code>Max/Min Zoom</code>) para o m√≥dulo <code>PIO FLAGS</code>.</li>
  </ul>

  <h4>2. Unidade de Controle de Endere√ßamento (ACU)</h4>
  <p>Um diferencial arquitetural que remove a complexidade de c√°lculo de endere√ßos da FSM principal.</p>
  <ul>
    <li><strong>Arquitetura:</strong> Gerador de Endere√ßos Program√°vel.</li>
    <li><strong>Fun√ß√£o:</strong> Abstrai a navega√ß√£o na mem√≥ria. Para algoritmos como Zoom, onde o acesso n√£o √© linear, a ACU traduz comandos de alto n√≠vel (<code>Step</code>, <code>Op</code>) em endere√ßos f√≠sicos de leitura e escrita simult√¢neos para as mem√≥rias.</li>
  </ul>

  <h4>3. Hierarquia de Mem√≥ria (Arquitetura Tri-Buffer)</h4>
  <p>O sistema utiliza tr√™s bancos de mem√≥ria distintos para segregar responsabilidades:</p>
  <ul>
    <li><strong>Mem A (Input/Work Buffer):</strong> Armazenamento prim√°rio da imagem a ser processada e fonte principal de dados para a unidade de execu√ß√£o.</li>
    <li><strong>Mem C (Swap/Intermediate Buffer):</strong> Armazena resultados tempor√°rios, permitindo opera√ß√µes complexas que n√£o podem ser feitas <em>in-place</em>.</li>
    <li><strong>Mem B (Video RAM / Framebuffer):</strong> Possui arquitetura de acesso duplo impl√≠cita. Uma porta de escrita controlada pelo sistema e uma porta de leitura cont√≠nua dedicada exclusivamente ao <strong>VGA Controller</strong>, isolando o dom√≠nio de v√≠deo do processamento (evitando <em>screen tearing</em> ou <em>flicker</em>).</li>
  </ul>

  <h4>4. Unidade de Execu√ß√£o de Algoritmos (UAE)</h4>
  <p>O n√∫cleo aritm√©tico (ALU especializada) do acelerador.</p>
  <ul>
    <li><strong>Fluxo de Dados:</strong> Recebe um pixel bruto da Mem√≥ria A, aplica a l√≥gica combinacional do filtro selecionado (ex: Nearest Neighbor) baseado no sinal <code>OP UAE</code>, e entrega o pixel transformado para a Mem√≥ria C.</li>
    <li><strong>Desacoplamento:</strong> A UAE processa fluxos de dados sem conhecimento de endere√ßos, delegando a localiza√ß√£o espacial para a ACU.</li>
  </ul>

  <h4>5. Subsistema de V√≠deo (VGA)</h4>
  <p>Opera paralelamente ao processamento:</p>
  <ul>
    <li><strong>VGA Controller:</strong> Gera sinais de sincronismo (HSync/VSync) e coordenadas de varredura (<code>Next_x</code>, <code>Next_y</code>).</li>
    <li><strong>Acesso Direto:</strong> L√™ diretamente da <code>Mem B</code> para converter dados digitais em sinais de cor (<code>Color_out</code>) para o DAC.</li>
  </ul>

  <h4>6. Interface de I/O (Memory Mapped)</h4>
  <p>A comunica√ß√£o com o Host (CPU) √© feita via sinais digitais diretos (PIO):</p>
  <ul>
    <li><strong>Entrada:</strong> Sinais como <code>ADDR MEM</code> e <code>INSTRUCTION</code> configuram o sistema.</li>
    <li><strong>Multiplexa√ß√£o de Sa√≠da:</strong> Um conjunto de Multiplexadores permite que a CPU leia resultados tanto da Mem√≥ria C quanto da Mem√≥ria A, ou roteie dados entre as mem√≥rias internas.</li>
  </ul>

  <hr>

  <blockquote>
    <p><strong>Resumo do Pipeline:</strong> A arquitetura funciona em est√°gios: <strong>(1) Configura√ß√£o</strong> (Carga de dados na Mem A/B), <strong>(2) Processamento</strong> (UC comanda ACU+UAE movendo dados de A &#8594; C) e <strong>(3) Write-Back/Display</strong> (Dados processados movem-se de C &#8594; B para v√≠deo ou leitura da CPU).</p>
  </blockquote>
</details>

<br>
<h1 id="algoritmos">Detalhamento dos Algoritmosüîª</h1>
<br>

<details>
  <summary><strong id="mouse_utils">M√≥dulos em C: mouse_utils.c</strong></summary>
  <br>
  
  <p align="justify">&emsp;Este m√≥dulo em C √© respons√°vel por detectar, inicializar e interpretar dados brutos oriundos de um dispositivo de mouse no Linux. Ele abstrai a complexidade de ler arquivos de dispositivo e converte eventos de hardware em coordenadas de cursor utiliz√°veis.</p>

  <h3>Vis√£o Geral</h3>
  <p align="justify">&emsp;O c√≥digo opera em tr√™s etapas principais:</p>
  <ul>
    <li><strong>Verifica√ß√£o:</strong> Determina se um arquivo de dispositivo √© realmente um mouse.</li>
    <li><strong>Descoberta:</strong> Varre o diret√≥rio <code>/dev/input</code> para encontrar um mouse conectado.</li>
    <li><strong>Processamento:</strong> L√™ pacotes de dados do kernel, atualiza a posi√ß√£o do cursor e limita as coordenadas √† resolu√ß√£o da tela (320x240).</li>
  </ul>

  <h3>Detalhamento das Fun√ß√µes</h3>

  <h4>1. Identifica√ß√£o de Hardware: <code>is_mouse</code></h4>
  <p align="justify">&emsp;Esta fun√ß√£o atua como um filtro. No Linux, teclados, mouses e joysticks coexistem no mesmo diret√≥rio. Para identific√°-los, consulta-se o dispositivo sobre suas "capacidades" (capabilities).</p>
  <ul>
    <li><strong>Mecanismo:</strong> Usa a syscall <code>ioctl</code> com <code>EVIOCGBIT</code> para obter mapas de bits das funcionalidades.</li>
    <li><strong>Crit√©rio de Aprova√ß√£o:</strong> O dispositivo √© considerado um mouse se possuir:
      <ul>
        <li><code>REL_X</code>: Capacidade de movimento relativo no eixo horizontal.</li>
        <li><code>BTN_LEFT</code>: Capacidade de clicar com o bot√£o esquerdo.</li>
      </ul>
    </li>
  </ul>

  <h4>2. Varredura e Conex√£o: <code>find_and_open_mouse</code></h4>
  <p align="justify">&emsp;Esta fun√ß√£o automatiza a busca pelo perif√©rico, evitando que o usu√°rio precise saber qual arquivo (ex: <code>/dev/input/event3</code>) corresponde ao mouse.</p>
  <ul>
    <li><strong>Varredura:</strong> Utiliza <code>scandir</code> para listar todos os arquivos em <code>/dev/input/</code>.</li>
    <li><strong>Filtragem:</strong> Analisa apenas arquivos que come√ßam com o prefixo "event".</li>
    <li><strong>Teste:</strong> Abre cada arquivo candidato e aplica a fun√ß√£o <code>is_mouse</code>.</li>
    <li><strong>Retorno:</strong> Se encontrar, retorna o descritor de arquivo (fd) aberto e preenche os buffers com o caminho e nome. Se falhar, retorna -1.</li>
  </ul>

  <h4>3. Leitura de Dados: <code>read_and_process_mouse_event</code></h4>
  <p align="justify">&emsp;Esta √© a fun√ß√£o central do m√≥dulo, chamada repetidamente (loop principal) para capturar a√ß√µes do usu√°rio.</p>
  <ul>
    <li><strong>Leitura Bruta:</strong> L√™ uma estrutura <code>struct input_event</code> do kernel. Esta estrutura cont√©m tipo (movimento ou bot√£o), c√≥digo (qual eixo ou qual bot√£o) e valor.</li>
    <li><strong>L√≥gica de Movimento Relativo (EV_REL):</strong> Mouses enviam o deslocamento (delta), n√£o a posi√ß√£o absoluta. A fun√ß√£o soma esse delta √† posi√ß√£o atual do cursor (<code>current_cursor->x += ev.value</code>).</li>
    <li><strong>Clamping (Limita√ß√£o de Borda):</strong> O c√≥digo for√ßa o cursor a permanecer dentro dos limites 320x240 (x √© travado entre 0 e 319, y √© travado entre 0 e 239).</li>
  </ul>

  <h3>Estruturas de Dados Importantes</h3>
  <p align="justify">&emsp;Embora definidas nos cabe√ßalhos do sistema (<code>linux/input.h</code>), √© crucial entender o que est√° sendo manipulado:</p>
  <div align="center">
    <table border="1">
      <thead>
        <tr>
          <th>Estrutura</th>
          <th>Descri√ß√£o</th>
        </tr>
      </thead>
      <tbody>
        <tr>
          <td><code>struct input_event</code></td>
          <td>Pacote padr√£o do Linux contendo type (ex: Movimento), code (ex: Eixo X) e value (ex: +10 pixels).</td>
        </tr>
        <tr>
          <td><code>Cursor</code></td>
          <td>Estrutura definida pelo usu√°rio (em mouse_utils.h) que mant√©m o estado absoluto (X, Y) na tela.</td>
        </tr>
        <tr>
          <td><code>MouseEvent</code></td>
          <td>Estrutura simplificada para entregar ao programa principal apenas os dados relevantes.</td>
        </tr>
      </tbody>
    </table>
  </div>
  <br>

  <h3>Justificativa do C√≥digo</h3>
  <ul>
    <li><strong>Independ√™ncia de Interface Gr√°fica:</strong> Este c√≥digo funciona diretamente no terminal ou em sistemas embarcados sem servidor gr√°fico (como X11 ou Wayland).</li>
    <li><strong>Controle Absoluto:</strong> Permite implementar interfaces gr√°ficas customizadas de baixo n√≠vel (ex: desenhar um cursor pixel a pixel em um Framebuffer).</li>
    <li><strong>Plug-and-Play:</strong> A fun√ß√£o de descoberta autom√°tica permite conectar o mouse em qualquer porta USB sem necessidade de reconfigura√ß√£o de software.</li>
  </ul>
</details>

<details>
  <summary><strong id="main">M√≥dulos em C: main.c</strong></summary>
  <br>

  <p align="justify">&emsp;Este √© o arquivo fonte central do projeto (Host Application). Ele atua como orquestrador do sistema, gerenciando a intera√ß√£o com o usu√°rio, o ciclo de vida das imagens, a comunica√ß√£o com o hardware FPGA e o processamento de eventos de entrada (Teclado e Mouse).</p>

  <h3>Vis√£o Geral</h3>
  <p align="justify">&emsp;O c√≥digo implementa uma Interface de Linha de Comando (CLI) interativa que opera em um loop infinito. Diferente de scripts simples, este programa mant√©m o estado do sistema (n√≠veis de zoom, buffers de imagem, descritores de arquivos) e coordena a execu√ß√£o de algoritmos acelerados por hardware.</p>

  <h3>Estruturas de Dados Cr√≠ticas</h3>
  <p align="justify">&emsp;A inova√ß√£o deste m√≥dulo reside na estrutura de contexto para o zoom regional, que permite o funcionamento do sistema de "Desfazer/Undo".</p>
  
  <h4>RegionalZoomContext</h4>
  <p align="justify">&emsp;Esta <code>struct</code> atua como o descritor da janela de zoom.</p>
  
  <pre lang="c">
typedef struct {
    int x, y;            // Coordenadas do canto superior esquerdo da janela
    int width, height;  // Dimens√µes da janela
    int zoom_level;     // N√≠vel atual (0 a 3)
    
    // L√ìGICA DO ZOOM OUT:
    // Uma pilha de ponteiros para armazenar os pixels de cada est√°gio.
    uint8_t *zoom_buffers[MAX_REGIONAL_ZOOM_LEVELS]; 
    int buffer_sizes[MAX_REGIONAL_ZOOM_LEVELS];
} RegionalZoomContext;</pre>

  <p align="justify">&emsp;<strong>Fun√ß√£o:</strong> Mant√©m o hist√≥rico visual da regi√£o selecionada. A cada opera√ß√£o de Zoom In, a imagem anterior √© salva em <code>zoom_buffers</code>. No Zoom Out, o buffer √© recuperado.</p>

  <h3>Detalhamento das Funcionalidades</h3>

  <h4>1. Sistema de Zoom Regional (Picture-in-Picture)</h4>
  <p align="justify">&emsp;Esta √© a l√≥gica mais complexa do arquivo, implementada na fun√ß√£o <code>regional_zoom_apply</code>. Ela gerencia o fluxo h√≠brido Hardware/Software.</p>
  <ul>
    <li><strong>Zoom In (+):</strong>
      <ul>
        <li><strong>Backup:</strong> Aloca mem√≥ria na RAM e salva o estado visual atual da janela na pilha <code>zoom_buffers</code>.</li>
        <li><strong>Envio:</strong> Transfere a regi√£o atual para a mem√≥ria da FPGA.</li>
        <li><strong>Processamento:</strong> Aciona o hardware (algoritmo Nearest Neighbor).</li>
        <li><strong>Leitura:</strong> L√™ o resultado processado da FPGA.</li>
        <li><strong>Overlay:</strong> Restaura o fundo original e desenha a nova janela processada por cima.</li>
      </ul>
    </li>
    <li><strong>Zoom Out (-):</strong>
      <ul>
        <li><strong>Recupera√ß√£o:</strong> N√£o aciona a FPGA para c√°lculo. Em vez disso, retira (pop) a imagem salva no n√≠vel anterior da pilha.</li>
        <li><strong>Restaura√ß√£o:</strong> Reescreve esses pixels na mem√≥ria de v√≠deo, revertendo o zoom instantaneamente sem perda de qualidade.</li>
      </ul>
    </li>
  </ul>

  <h4>2. Tratamento de Entrada (Input Handling)</h4>
  <p align="justify">&emsp;O c√≥digo lida com dois tipos de entrada de forma robusta:</p>
  <ul>
    <li><strong>Mouse (<code>capture_mouse_area</code>):</strong>
      <ul>
        <li>Utiliza o m√≥dulo <code>mouse_utils</code> para ler eventos brutos <code>/dev/input/event*</code>.</li>
        <li>Implementa uma m√°quina de estados simples: Esperando Canto 1 &rarr; Esperando Canto 2 &rarr; √Årea Capturada.</li>
        <li>Exibe coordenadas em tempo real no terminal.</li>
      </ul>
    </li>
    <li><strong>Teclado (<code>read_key_direct</code>):</strong>
      <ul>
        <li>Altera os atributos do terminal (termios) temporariamente para desabilitar o modo can√¥nico e o eco.</li>
        <li>Isso permite capturar teclas (como +, -, ESC) instantaneamente sem que o usu√°rio precise pressionar Enter, criando uma experi√™ncia interativa.</li>
      </ul>
    </li>
  </ul>

  <h4>3. Integra√ß√£o com a API (FPGA Wrapper)</h4>
  <p align="justify">&emsp;O c√≥digo envolve as chamadas de baixo n√≠vel da <code>api.h</code> com l√≥gica de seguran√ßa e timeout:</p>
  <ul>
    <li><strong><code>send_image_to_fpga</code>:</strong> Itera sobre 76.800 pixels chamando <code>ASM_Store</code>. Inclui verifica√ß√£o de erros para abortar a transfer√™ncia se o hardware n√£o responder.</li>
    <li><strong><code>execute_algorithm</code>:</strong> Envolve o disparo do algoritmo com um loop de Polling (espera ativa). Se a flag DONE n√£o for ativada dentro de <code>TIMEOUT_LOOPS</code>, o software aborta para evitar travamento do sistema.</li>
    <li><strong><code>read_fpga_window</code>:</strong> Uma fun√ß√£o de diagn√≥stico crucial que permite ler uma √°rea retangular arbitr√°ria da VRAM para verificar se o zoom funcionou corretamente.</li>
  </ul>

  <h4>4. Carregamento de Imagens (BMP Parser)</h4>
  <p align="justify">&emsp;A fun√ß√£o <code>load_bmp</code> implementa um decodificador manual de arquivos BMP:</p>
  <ul>
    <li>Valida a assinatura "BM" (0x4D42).</li>
    <li>Suporta m√∫ltiplas profundidades de cor (32, 24 e 8 bits).</li>
    <li>Realiza a convers√£o matricial de RGB para Escala de Cinza (Y = 0.299R + 0.587G + 0.114B) antes de armazenar no buffer.</li>
    <li>Trata a invers√£o vertical t√≠pica do formato BMP (que armazena linhas de baixo para cima).</li>
  </ul>

  <h3>Fluxo de Execu√ß√£o (Main Loop)</h3>
  <p align="justify">&emsp;O <code>main()</code> inicializa o sistema na seguinte ordem:</p>
  <ul>
    <li><strong>Hardware:</strong> <code>API_initialize()</code> (mmap) e <code>ASM_Reset()</code> (limpeza de registradores).</li>
    <li><strong>Perif√©rico:</strong> <code>find_and_open_mouse()</code> (busca autom√°tica no /dev/input).</li>
    <li><strong>Loop de Eventos:</strong> Exibe o menu e aguarda comando.</li>
  </ul>
  <p align="justify">&emsp;O menu oferece 3 modos de opera√ß√£o distintos:</p>
  <ul>
    <li><strong>Modo de Carga:</strong> Carregar BMP ou gerar gradiente de teste.</li>
    <li><strong>Modo Global (Legado):</strong> Aplica zoom na tela inteira (op√ß√µes 4-7).</li>
    <li><strong>Modo Regional (Interativo):</strong> Op√ß√£o 9. Entra em um sub-loop onde o usu√°rio usa o mouse para desenhar a janela e o teclado para controlar o zoom em tempo real.</li>
  </ul>

  <h3>Tratamento de Erros e Seguran√ßa</h3>
  <ul>
    <li><strong>Timeout:</strong> Impede loops infinitos caso a FPGA trave.</li>
    <li><strong>Limites de Mem√≥ria:</strong> Verifica se a janela do mouse est√° dentro dos limites 320x240 para evitar <i>Segmentation Fault</i>.</li>
    <li><strong>Limites de Zoom:</strong> Impede Zoom In al√©m do n√≠vel 3 (estouro de buffer) e Zoom Out abaixo do n√≠vel 0.</li>
    <li><strong>Limpeza (Cleanup):</strong> Garante que <code>free()</code> seja chamado para os buffers de imagem e <code>API_close()</code> seja executado ao sair, liberando os recursos do sistema operacional.</li>
  </ul>
</details>

<br>
<h1 id="testes">Testes e Resultados üîª</h1>
<br>

<details>
  <summary><strong>Metodologia de Valida√ß√£o</strong></summary>
  <br>

  <h3>1. Teste de Loopback (Valida√ß√£o de Mem√≥ria)</h3>
  <p align="justify">&emsp;Antes de processar qualquer imagem, o primeiro teste garantiu que o HPS conseguia escrever e ler da FPGA sem corrup√ß√£o de dados.</p>
  <ul>
    <li><strong>Evid√™ncia:</strong> Fun√ß√£o <code>read_fpga_window</code> e op√ß√£o 3 do menu ("Ler janela da FPGA... e exibir matriz").</li>
    <li><strong>O Teste:</strong>
      <ul>
        <li>O software escreve valores na VRAM (<code>ASM_Store</code>).</li>
        <li>O software l√™ os mesmos endere√ßos de volta (<code>ASM_Load</code>).</li>
        <li>A fun√ß√£o <code>print_matrix</code> exibe os n√∫meros no terminal.</li>
      </ul>
    </li>
    <li><strong>Dedu√ß√£o:</strong> A correspond√™ncia entre os n√∫meros impressos no terminal e os enviados indica funcionamento correto do barramento AXI, Driver PIO e Mem√≥ria da FPGA. Valores nulos (0) ou 0xFF indicariam erro el√©trico ou de mapeamento.</li>
  </ul>

  <h3>2. "Sanity Check" Visual (Padr√£o de Teste)</h3>
  <p align="justify">&emsp;Para isolar problemas decorrentes do carregamento de arquivos BMP (erros de cabe√ßalho, leitura, etc.), o c√≥digo inclui um gerador interno.</p>
  <ul>
    <li><strong>Evid√™ncia:</strong> Fun√ß√£o <code>generate_test_pattern</code> (Op√ß√£o 2 do menu).</li>
    <li><strong>O Teste:</strong>
      <ul>
        <li>Gerar um gradiente matem√°tico (0 a 255) na RAM.</li>
        <li>Enviar para a FPGA.</li>
      </ul>
    </li>
    <li><strong>Dedu√ß√£o:</strong> A exibi√ß√£o de um degrad√™ suave (preto para branco) no monitor VGA confirma a integridade do sistema de v√≠deo. Ru√≠do ou faixas verticais indicariam erro na temporiza√ß√£o do VGA ou na escrita da VRAM, eliminando a vari√°vel "Arquivo BMP corrompido".</li>
  </ul>

  <h3>3. Teste de Driver e Lat√™ncia (Polling & Timeout)</h3>
  <p align="justify">&emsp;O c√≥digo cont√©m mecanismos de defesa contra travamentos, indicando a realiza√ß√£o de testes de estresse.</p>
  <ul>
    <li><strong>Evid√™ncia:</strong> Constantes <code>TIMEOUT_LOOPS</code> e loops <code>while(ASM_Get_Flag_Done() == 0)</code>.</li>
    <li><strong>O Teste:</strong>
      <ul>
        <li>Disparar um comando para a FPGA.</li>
        <li>Contabilizar o tempo de resposta no software.</li>
      </ul>
    </li>
    <li><strong>Dedu√ß√£o:</strong> Caso o hardware n√£o sinalize a conclus√£o (flag DONE), o software aborta a opera√ß√£o e notifica o usu√°rio, evitando o congelamento do sistema. A implementa√ß√£o deste timeout sugere a ocorr√™ncia pr√©via de travamentos do hardware durante o desenvolvimento.</li>
  </ul>

  <h3>4. Teste de Perif√©rico Isolado (Mouse)</h3>
  <p align="justify">&emsp;O arquivo <code>mouse_utils.c</code> apresenta estrutura de programa aut√¥nomo, sugerindo testes isolados antes da integra√ß√£o.</p>
  <ul>
    <li><strong>Evid√™ncia:</strong> Comandos <code>printf</code> detalhados dentro de <code>capture_mouse_area</code> ("CursorXY: ...").</li>
    <li><strong>O Teste:</strong>
      <ul>
        <li>Executar o programa e mover o mouse.</li>
        <li>Verificar se as coordenadas no terminal respeitam os limites 319 (X) e 239 (Y).</li>
      </ul>
    </li>
    <li><strong>Dedu√ß√£o:</strong> A movimenta√ß√£o f√≠sica do mouse at√© os cantos da tela validou a l√≥gica de "clamping" (limites da tela) antes da aplica√ß√£o em fun√ß√µes de zoom.</li>
  </ul>

  <h3>5. Valida√ß√£o Algor√≠tmica (Zoom In/Out)</h3>
  <p align="justify">&emsp;A valida√ß√£o final consistiu em testes funcionais e visuais da l√≥gica de estados.</p>
  <ul>
    <li><strong>Evid√™ncia:</strong> O sistema de menus permite a execu√ß√£o passo a passo (Carregar -> Zoom In -> Zoom In).</li>
    <li><strong>O Teste:</strong>
      <ul>
        <li>Carregar imagem.</li>
        <li>Aplicar Zoom In e verificar visualmente o efeito "pixelado" (Nearest Neighbor).</li>
        <li>Aplicar Zoom Out e verificar o retorno √† imagem original (teste da Pilha de Buffers).</li>
      </ul>
    </li>
    <li><strong>Dedu√ß√£o:</strong> O uso da Op√ß√£o 9 ("Zoom Regional") serviu como teste de integra√ß√£o final, validando a correspond√™ncia entre o recorte de mem√≥ria (software) e a √°rea visualizada (hardware).</li>
  </ul>
</details>

<details>
  <summary><strong>Problemas Encontrados e Solu√ß√µes</strong></summary>
  <br>
  <p>
  Durante o desenvolvimento e testes de integra√ß√£o Hardware/Software, dois problemas principais foram identificados e mitigados:
  </p>

  <h4>1. Bloqueio de Execu√ß√£o em <code>wait_for_enter()</code></h4>
  <ul>
    <li><strong>O Problema:</strong> O programa pausava inesperadamente ou exigia duplo pressionamento da tecla "Enter".</li>
    <li><strong>Causa T√©cnica:</strong> A fun√ß√£o <code>wait_for_enter()</code> invocava <code>clear_input_buffer()</code> indevidamente. Como o buffer j√° havia sido limpo ap√≥s o <code>scanf</code> anterior, o comando <code>getchar()</code> subsequente aguardava nova entrada, bloqueando o fluxo.</li>
    <li><strong>Solu√ß√£o:</strong> Refatora√ß√£o da fun√ß√£o <code>wait_for_enter()</code>, removendo a chamada redundante e assumindo o gerenciamento correto do buffer no loop principal.</li>
  </ul>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/e3e04e63-13c3-4940-b1e5-d2fd3426e99b"  alt="Trecho do c√≥digo com erro">
    <br><sub>Figura: Trecho do c√≥digo com erro</sub>   
  </div>

  <br>

  <div align="center">
    <img src="https://github.com/user-attachments/assets/af924470-375e-434f-aac5-189441b808db"  alt="Trecho corrigido">
    <br><sub>Figura: Trecho corrigido</sub> 
  </div>

  <h4>2. Instabilidade de Pixels em Requisi√ß√µes R√°pidas (Zoom Burst)</h4>
  <ul>
    <li><strong>O Problema:</strong> O acionamento repetitivo e r√°pido da tecla de Zoom In (<code>+</code>) resultava em falhas de escrita ou pixels corrompidos na FPGA.</li>
    <li><strong>Causa T√©cnica:</strong> O barramento de comunica√ß√£o com a VRAM da FPGA n√£o possui <em>pipelining</em> para comandos de zoom. M√∫ltiplos comandos consecutivos geravam condi√ß√£o de corrida (<em>race condition</em>), interrompendo opera√ß√µes de leitura/escrita em andamento.</li>
    <li><strong>Solu√ß√£o:</strong> Inser√ß√£o de um atraso (delay) para garantir a conclus√£o do processamento pela FPGA. Adicionalmente, estabeleceu-se uma restri√ß√£o operacional: o usu√°rio deve aguardar a renderiza√ß√£o do frame antes de solicitar novo n√≠vel de zoom, assegurando a integridade dos dados.</li>
  </ul>
  <div align="center">
    <img src="https://github.com/user-attachments/assets/2d8c0104-fc2d-4957-8d5b-72c05366a0a5"  alt="Erro de sincroniza√ß√£o visual"> 
    <br><sub>Gif: Erro de sincroniza√ß√£o no monitor</sub> 
  </div>

  <div align="center"> 
    <img src="https://github.com/user-attachments/assets/c85cbbe9-ddfd-49ec-a65f-c397002b4372"  alt="Sistema funcionando corretamente"> 
    <br><sub>Gif: Sistema operando corretamente</sub> 
  </div>
</details>
<br>
<h1 id="howto">Guia de Utiliza√ß√£o üîª</h1>
<br>

<details>
  <summary><strong>Guia de Opera√ß√£o e Uso</strong></summary>
  <br>

  <h3>Transfer√™ncia de Arquivos</h3>
  <p align="justify">&emsp;O processo de transfer√™ncia √© simples. Copie a pasta do projeto e, na op√ß√£o ‚ÄúOutros locais‚Äù do gerenciador de arquivos, insira o endere√ßo da placa.</p>
  
  <p align="center"><strong>Protocolo:</strong> <code>ssh://(IP da sua placa)</code></p>
  
  <p align="justify">&emsp;Ap√≥s acessar o sistema de arquivos da placa, cole a pasta no diret√≥rio desejado.</p>

  <h3 id="GuiaQuartus">Compila√ß√£o e Execu√ß√£o na Placa</h3>
  
  <h4>Passo 1: Compila√ß√£o</h4>
  <p align="justify">&emsp;Abra o arquivo <code>soc_system.qpf</code> no Quartus II, clique em <strong>‚ÄúStart Compilation‚Äù</strong> e aguarde a conclus√£o do processo.</p>
  <div align="center">
    <img src="https://github.com/user-attachments/assets/8917c2ea-8ee0-44b2-9fa2-7fc765f6d08e" alt="Interface do Quartus" width="70%">
    <br><sub>P√°gina principal do Quartus</sub>
  </div> 
  
  <h4>Passo 2: Acessar o Programador</h4>
  <p align="justify">&emsp;Ap√≥s a compila√ß√£o, abra o menu <strong>Programmer</strong> (Tools > Programmer).</p>
  
  <div align="center">
    <img src="https://github.com/user-attachments/assets/f2663426-99f8-4fda-beb2-36049b5b8727" alt="Programmer Configurado" width="70%"> 
    <br><sub>Interface do Programmer configurada</sub>
  </div>

  <h4>Passo 3: Detec√ß√£o e Configura√ß√£o</h4>
  <p align="justify">&emsp;Selecione a placa atrav√©s da op√ß√£o <strong>Auto Detect</strong>. Em seguida, marque a op√ß√£o <strong>Program/Configure</strong>. Caso o arquivo n√£o esteja selecionado, clique em ‚ÄúAdd File‚Äù e localize o arquivo <code>.sof</code> gerado na pasta <code>output_files</code>.</p>
  <div align="center">
    <img src="https://github.com/user-attachments/assets/671b1279-4758-4518-b7db-3df75c8774d3" alt="Programmer em execu√ß√£o" width="70%"> 
    <br><sub>Interface do Programmer configurada</sub>
  </div>
  
  <h4>Passo 4: Upload</h4>
  <p align="justify">&emsp;Pressione <strong>Start</strong>. Quando a barra de progresso atingir 100%, o coprocessador estar√° carregado na FPGA.</p>
</details>
