#LyX 1.6.7 created this file. For more info see http://www.lyx.org/
\lyxformat 345
\begin_document
\begin_header
\textclass article
\use_default_options true
\language spanish-mexico
\inputencoding auto
\font_roman default
\font_sans default
\font_typewriter default
\font_default_family default
\font_sc false
\font_osf false
\font_sf_scale 100
\font_tt_scale 100

\graphics default
\paperfontsize default
\use_hyperref false
\papersize default
\use_geometry false
\use_amsmath 1
\use_esint 1
\cite_engine basic
\use_bibtopic false
\paperorientation portrait
\secnumdepth 3
\tocdepth 3
\paragraph_separation indent
\defskip medskip
\quotes_language english
\papercolumns 1
\papersides 1
\paperpagestyle default
\tracking_changes false
\output_changes false
\author "" 
\end_header

\begin_body

\begin_layout Title
Plataforma de Hardware Reconfigurable
\end_layout

\begin_layout Author
Luis Alberto Guanuco
\end_layout

\begin_layout Date
Mayo 2011
\end_layout

\begin_layout Abstract
El presente trabajo de tesis, enfocado en el ámbito académico, presenta
 una plataforma educativa abierta para el desarrollo de descripción de hardware
 en dispositivos PLDs (Programmable Logic Devices).
 El desarrollo cubre las herramientas de hardware para las Cátedras de Técnicas
 Digitales, lo que permite al estudiante introducirse en el diseño de arquitectu
ras reconfigurables.
 A la vez que la plataforma ayuda en el aprendizaje y puesta en práctica
 de los diseños descritos en VHDL(VHSIC hardware description language),
 permite el acercamiento a la microelectrónica, área fundamental en el desarroll
o tecnológico.
\end_layout

\begin_layout Section
Desarrollo
\end_layout

\begin_layout Standard
El desarrollo está compuesto por una placa base que contiene todos los recursos/
periféricos a ser utilizados por el dispositivo central, esto se puede ver
 en la Figura 1.
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\begin_inset Graphics
	filename fig2.svg
	lyxscale 10
	width 40page%

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption

\begin_layout Plain Layout
Placa base central
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\begin_inset Graphics
	filename fig1.svg
	lyxscale 10
	width 10page%
	groupId fig1

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption

\begin_layout Plain Layout
Placa FPGA
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
El bloque central posee el dispositivo lógico reconfigurable, que puede
 ser una FPGA o un CPLD.
 En la misma placa se dispone de el clock externo como también memoria de
 programación, Figura 2.
\end_layout

\begin_layout Section
Recursos
\end_layout

\begin_layout Standard
l desarrollado del proyecto se realizará íntegramente en el grupo de investigaci
ón CUDAR.
 El grupo está compuesto con docentes y estudiantes especializados en el
 área de robótica como también en la automatización de sistemas físicos
 empleando nuevas tecnologías.
 Particularmente se posee un gran conocimiento del lenguaje que permite
 la descripción de hardware logrando diseñar arquitecturas reconfigurables
 en FPGA/CPLD.
 Con el desafío de difundir ésta tecnología, CUDAR gestó la creación de
 la electiva “Técnicas Digitales IV” que se encuentra dictando ya hace cinco
 años con un alto acaparamiento de estudiantes avanzados de la carrera.
\end_layout

\begin_layout Right Address
Luis Alberto Guanuco
\begin_inset Newline newline
\end_inset

Becario Investigador CUDAR
\end_layout

\end_body
\end_document
