
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/prim_generic/rtl/prim_generic_rom.sv Coverage: 100%</h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">module prim_generic_rom #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter  int Width     = 32,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter  int Depth     = 2048, // 8kB default</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter  int Aw        = $clog2(Depth)</pre>
<pre style="margin:0; padding:0 ">) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                        clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                        rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input        [Aw-1:0]        addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                        cs_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [Width-1:0]     dout_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic                 dvalid_o</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [Width-1:0] mem [Depth];</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (cs_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      dout_o <= mem[addr_i];</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      dvalid_o <= 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      dvalid_o <= cs_i;</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  ////////////////</pre>
<pre style="margin:0; padding:0 ">  // ASSERTIONS //</pre>
<pre style="margin:0; padding:0 ">  ////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Control Signals should never be X</pre>
<pre style="margin:0; padding:0 ">  `ASSERT(noXOnCsI, !$isunknown(cs_i), clk_i, '0)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  `ifdef VERILATOR</pre>
<pre style="margin:0; padding:0 ">    // Task for loading 'mem' with SystemVerilog system task $readmemh()</pre>
<pre style="margin:0; padding:0 ">    export "DPI-C" task simutil_verilator_memload;</pre>
<pre style="margin:0; padding:0 ">    // Function for setting a specific 32 bit element in |mem|</pre>
<pre style="margin:0; padding:0 ">    // Returns 1 (true) for success, 0 (false) for errors.</pre>
<pre style="margin:0; padding:0 ">    export "DPI-C" function simutil_verilator_set_mem;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    task simutil_verilator_memload;</pre>
<pre style="margin:0; padding:0 ">      input string file;</pre>
<pre style="margin:0; padding:0 ">      $readmemh(file, mem);</pre>
<pre style="margin:0; padding:0 ">    endtask</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    // TODO: Allow 'val' to have other widths than 32 bit</pre>
<pre style="margin:0; padding:0 ">    function int simutil_verilator_set_mem(input int index,</pre>
<pre style="margin:0; padding:0 ">                                           input logic[31:0] val);</pre>
<pre style="margin:0; padding:0 ">      if (index >= Depth) begin</pre>
<pre style="margin:0; padding:0 ">        return 0;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">      mem[index] = val;</pre>
<pre style="margin:0; padding:0 ">      return 1;</pre>
<pre style="margin:0; padding:0 ">    endfunction</pre>
<pre style="margin:0; padding:0 ">  `endif</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  `ifdef ROM_INIT_FILE</pre>
<pre style="margin:0; padding:0 ">    localparam MEM_FILE = `"`ROM_INIT_FILE`";</pre>
<pre style="margin:0; padding:0 ">    initial begin</pre>
<pre style="margin:0; padding:0 ">      $display("Initializing ROM from %s", MEM_FILE);</pre>
<pre style="margin:0; padding:0 ">      $readmemh(MEM_FILE, mem);</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  `endif</pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
