<html><head><style>.cent {  display: block;  margin-left: auto;  margin-right: auto;}</style><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/bootstrap@4.3.1/dist/css/bootstrap.min.css" integrity="sha384-ggOyR0iXCbMQv3Xipma34MD+dH/1fQ784/j6cY/iJTQUOhcWr7x9JvoRxT2MZw1T" crossorigin="anonymous"><script type="text/javascript" id="MathJax-script" async src="https://cdn.jsdelivr.net/npm/mathjax@3/es5/tex-mml-chtml.js"> </script><body style='margin-left:5%;margin-right:5%;margin-top:1%'><h4>Fichier générer depuis les sources Latex</h4><h5>Auteur : Nicolas Le Guerroué</h5><a href='index.html'><button class='btn btn-success' >Revenir au sommaire</button></a><hr><h2 >Introduction</h2>
L’objectif de ce projet est de réaliser un synthétiseur analogique.

On utilise donc un clavier qui, lorsque l’on appuie sur ses touches, produit des trames MIDI. 

On se sert ensuite du module MCV4 qui convertit les trames MIDI du clavier en signal analogique.

Notre rôle sera donc de dimensionner un synthétiseur analogique qui devra, à partir du signal de sortie du MCV4, 

retourner un signal qui répond au cahier des charges en fonction de la note jouée au clavier.

Le système global est appelé Oscillateur Contrôlé en Tension (VCO, Voltage Controlled Oscillator).


<h2 >Cahier des charges</h2>
<h4>Caractérisation du matériel</h4>
Pour réaliser notre synthétiseur analogique, nous avons à disposition  :

<ul>
    <li> Un MCV4 (convertisseur MIDI / Tension) alimenté en 9V (tension continue)
</li>
    <li> Un clavier générant une trame MIDI alimenté en 12V (tension continue)
</li>
    <li> une plaque d’expérimentation LABDEC
</li>
    <li> Des composants électroniques de base (résistances, condensateurs, AOP TL081...)
</li>
</ul>
Dans un premier temps, nous allons caractériser la tension du MCV4 en fonction de la note jouée au clavier.

 Le MCV4 sera en mode Volt/Hz afin de simplifier le dimensionnement du système (relation linéaire entre les grandeurs d’entrée). 

On cherche donc à déterminer la relation qui existe entre le signal d’entrée du MCV4 qui code la fréquence des notes jouées au piano et la 

tension analogique délivrée par le MCV4. Pour cela, on mesure la tension en sortie du MCV4 à l’aide d’un voltmètre. Pour chaque note jouée, on obtient :

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/tableur.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/tableur.png' class='alignnone size-medium' style='max-width:100%;'></a><figcaption>Figure - Equation du VCO</figcaption></div></figure>
Ainsi, nous obtenons la relation suivante : 

\( Tension_{MCV4} =0.00217020673595 \cdot Frequence + 0.002907571050445 \) 

Cette relation servira donc à vérifier la validité du système final en comparant la fréquence de sortie de notre 

synthétiseur avec la fréquence théorique donnée par cette relation.

<h3>Contraintes</h3>
Le montage général est imposé et sera sous cette forme:

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/global.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/global.png' class='alignnone size-medium' style='max-width:100%;'></a><figcaption>Figure - Forme global du montage</figcaption></div></figure>
Ce système devra générer un signal:

<ul>
    <li> Triangulaire
</li>
    <li> Symétrique avec une composante moyenne nulle
</li>
    <li> de valeur crête à crête 12V
</li>
    <li> De fréquence f (f=1/T) qui correspond à la note jouée au piano
</li>
</ul>
On va imposer certaines valeurs pour certains composants : 

<ul>
<li> une résistance R1 de 100K
</li>
<li> un condensateur C de15nF
</li>
<li> une alimentation symétrique +14 /-14V
</li>
</ul>
Notre objectif sera donc de déterminer les valeurs de R3, R4 et R5 en sachant que R2 et R6 seront fixées de manière (presque) arbitraire.


<h2 >Etude des différents blocs fonctionnels</h2>
<h3>Etude du bloc 1</h3>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/bloc1.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/bloc1.png' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Bloc ensemble</figcaption></div></figure>
<h4>Etude du transistor</h4>
Afin de caractériser le transistor, on étudie le montage ci- contre.

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/transistor1.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/transistor1.png' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Montage du transistor</figcaption></div></figure>
Ce montage comprend une double alimentation stabilisée, une résistance de 1K et un transistor MOSFET 2N7000.

Afin de déterminer le modèle équivalent, on applique une tension négative puis positive sur la broche Gate du transistor (broche de commande) 

et on relève la tension aux bornes du transistor (tension entre Drain et Source appelée \(V_{DS}\)).

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/gate9.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/gate9.png' class='alignnone size-medium' style='max-width:70%;'></a><figcaption>Figure - On applique une tension de 9V</figcaption></div></figure>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/equ1.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/equ1.png' class='alignnone size-medium' style='max-width:70%;'></a><figcaption>Figure - Modèle équivalent</figcaption></div></figure>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/gate-9.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/gate-9.png' class='alignnone size-medium' style='max-width:70%;'></a><figcaption>Figure - On applique une tension de -9V</figcaption></div></figure>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/equ2.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/equ2.png' class='alignnone size-medium' style='max-width:70%;'></a><figcaption>Figure - Modèle équivalent</figcaption></div></figure>
On applique maintenant un signal carré sur la broche Gate et on observe la tension \(V_{DS}\).

Paramètres du Générateur Basse Fréquence sur LTSpice:

<ul>
<li> Tension crête-à-crête: 18V
</li>
<li> Tension moyenne: 0V
</li>
<li> Fréquence: 1Hz
</li>
</ul>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/ltspice1.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/ltspice1.png' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Montage du transistor</figcaption></div></figure>
Ainsi, d’un point de vue électrique, le transistor peut être assimilé à un interrupteur.

L’état du transistor dépend de la tension sur la broche Gate. Selon la documentation technique (Datasheet 2N7000) :

<ul>
<li> Lorsque \(VGS<\(VGSth\)\) (avec \(VGSth\) fournie par le constructeur), le transistor est bloquant et se comporte comme un interrupteur ouvert
</li>
<li> Lorsque \(VGS>VGSth\), le transistor se comporte comme un fil (la tension aux bornes de Drain et Source est considérée comme nulle).
</li>
</ul>
Remarque:

En étudiant la documentation technique, on constate que le transistor peut être assimilé à une résistance variable dont la valeur dépend de la tension appliquée sur la broche Gate.

Ci contre, la résistance équivalente entre Drain et Source (RDS) en fonction de la tension VGS(Datasheet 2N7002).

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/vgsth.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/vgsth.png' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Courant en fonction de \(VGSth\)</figcaption></div></figure>
Pour une tension VGSth valant 9V, la résistance RDSvaut 2.5 \(Ohm \) (lecture graphique).

Pour une tension \(VGSth\) nulle, un courant de fuite (\(ID_{SS}\)) apparaît ce qui implique une résistivité très élevée du composant.

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/dt1.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/dt1.png' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Courant en fonction de \(VGSth\)</figcaption></div></figure>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/dt2.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/dt2.png' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Courant en fonction de \(VGSth\)</figcaption></div></figure>
Il convient donc de protéger le transistor lorsque celui-ci est passant car sa mise en conduction imposerait un courant \(\frac{Ve}{RDS} = \frac{14}{2.5} =5.6A\)

La résistance R1 (\(100K\)) du cahier des charge est donc justifiée pour la protection du transistor.

On a donc expérimenté le bon fonctionnement du transistor en commutation avec les mêmes composants (mêmes valeurs) que la simulation :

<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/empty'><img src='http://www.crepp.org/wp-content/uploads/2022/08/empty' class='alignnone size-medium' style='max-width:80%;'></a><figcaption>Figure - Courant en fonction de \(VGSth\)</figcaption></div></figure>
Sur ce graphe, on remarque que la tension VDS ne peut prendre que deux valeurs : 0V ou Ve (ici, Ve=\(14\)V).

<h4>On remplace le transistor par un interrupteur ouvert:</h4>
\(V_+=V_e\)\( (la tension \)V_e est aux bornes de Drain et Source)

Or, étant donné la contre-réaction négative (fonctionnement linéaire), nous avons: 

\begin{align}

     V-=V+     &\Rightarrow V_sR_2R_3+R_2+VeR_3R_3+R_2=V_e

               &\Rightarrow V_sR_2R_3+R_2=V_eR_2R_3+R_2

\end{align}

En posant \(R_3=R_2\), on obtient:

     \(  Vs=Ve \)

<h4>On remplace le transistor par un interrupteur fermé:</h4>
En posant R3=R2, on obtient:

\( Vs= -Ve \)

<h3>Etude du bloc 2</h3>
<figure id=''><div class='cent' style='text-align:center;'><a href='http://www.crepp.org/wp-content/uploads/2022/08/bloc2.png'><img src='http://www.crepp.org/wp-content/uploads/2022/08/bloc2.png' class='alignnone size-medium' style='max-width:70%;'></a><figcaption>Figure - Bloc 2</figcaption></div></figure>
Ce bloc comprend un montage de l’AOP avec un condensateur dans la boucle de contre-réaction négative.

Le condensateur est un composant passif permettant de stocker des charges électriques à ses bornes.

De ce fait, ce composant intervient dans les systèmes ou le temps fait partie des équations car le condensateur se charge théoriquement au bout de \(5\(\tau\)\) , \(\tau\) représente la constante de temps valant \(\(R\)\(C\)\) avec \(C\) la capacité du condensateur exprimée en farad F et \(R\) la résistance en \(\Omega\)

On calcule l’expression de la tension \(V_{s}\) en fonction de \(V_e\):

On sait que \(I_{condensateur}+I_{R4}=0 \) car l’impédance d’entrée de l’AOP est considérée comme infinie et \(V- = 0V = V+\) car le montage est en mode linéaire (contre-réaction négative).

Soit \(I_c(t)\) le courant (en ampère [A]) circulant dans le condensateur.

\(I_c(t)=C \cdot dV_c(t)dt \)

avec \(V_c\) la tension aux bornes du condensateur.

		

\begin{align}

     I_c+I_{R4}=0        &\Rightarrow I_{R4}= -I_c

                         &\Rightarrow V_e \cdot R_4 = -CdV_cdt 

\end{align}

On obtient donc la tension de sortie du montage intégrateur:

\( V_s(t)=\frac{-1}{R_4\cdot C} \cdot V_e \cdot t \)

Afin d’étudier l'intérêt de ce type de montage, on détermine l’expression de la pente du signal suivant, simulé avec le schéma ci contre :

Simulation du signal de sortie : 

Par calcul, on retrouve une pente a (coefficient directeur) :

\( a=\frac{-V_e}{R_4C}= 6080 \)

Par lecture graphique, on retrouve une pente a (coefficient directeur) :

\( a=U_t=-6048 \)

On constate que le signal est décroissant jusqu’à atteindre la tension de saturation. 

Ceci est tout à fait cohérent dans la mesure ou cet AOP intègre une valeur constante avec un coefficient négatif.

 La tension de sortie décroît dans le temps mais la tension d'alimentation n’étant pas infinie, 

 la tension de sortie ne pourra pas dépasser la tension d’alimentation, ou du moins celle de saturation.

  La tension de sortie se maintient donc à Vsat- pour une tension d’entrée positive.

Calculons la pente avec \(V_e= -1V\)

Par le calcul: 

\( a=\frac{-V_e}{R_4C}= 3030\)

Par lecture graphique:

\( a=U_t=3024\)

On constate que la pente du signal varie en fonction de la tension d’entrée \(V_e\).

On souhaite obtenir un signal triangulaire centré en 0V et d’amplitude théorique de 4V:

(Vsmax-Vsmin=28V en supposant que les amplificateurs sont parfaits):

Afin de centrer le signal triangulaire, nous devons imposer \(Vs= Vsat\) afin que le signal de sortie (signal triangulaire) bascule lorsque ce dernier est à son maximum en terme d’amplitude.

Pour un signal \(t\)riangulaire de fréquence \(f=500Hz\)e\(t\) de période \(T=1f\) en sor\(t\)ie, cela veu\(t\) dire que la \(t\)ension croî\(t\) ou décroî\(t\) de \(Vsa\(t\)\) sur une période \(t\) valan\(t\) \(\frac{T}{4}\).

Pour l’étude de ce montage, on considérera l’AOP comme étant non-idéal, c’est à dire que \(Vsat+<Vcc+\) et \(Vsat-<Vcc\)

Nous prendrons \(Vsat+=12.5V\) et \(Vsat-=-12.5V\) (valeurs simulées par LTSpice).

Le signal appliqué sera un signal carré de fréquence \(f=500Hz\) car les variations des pentes du signal triangulaire 

doivent avoir lieu lorsque \(Ve\) change de signe. Cela veut dire que \(f_{entree}=f_{sortie}\).

   \(  Vs(t)=-1R4CVet \) 

 \(R4=-VeT4VsC \)    

avec Ve=1V, C=10nF, Vs=-12V et T=1500=2ms soit 2.010-3s

D'où :\( R_4=-10.002412.510-8=4000 \Omega\)

 

On simule le circuit avec \(R_4=4000 \Omega\)

Ainsi, un signal carré d’amplitude \(1V\) et de valeur moyenne nulle permet d’obtenir un signal triangulaire d'amplitude \(12.5V\) et de fréquence \(f=500 Hz\) avec une résistance de \(4000\) et un condensateur de \(10nF\)

<h3>Etude du bloc 3</h3>
Dans cette configuration (contre-réaction positive et signal sur l’entrée inverseuse), il s’agit d’un comparateur double seuils inverseur.

On déterminer les expressions des seuils de basculement.

Dans un premier temps, on prendra :

 \(Vsat+=12.5V\) et \(Vsat- =-12.5V\)  (valeurs simulées de l’étude n°2)

1er cas : >0Vs=Vsat+

E+=Ve

E-=VsR5R5+R6

=E+-E-

>0VsR5R5+R6<Ve

VsR5<Ve(R5+R6)

Ve>Vsat+R5R5+R6

2nd cas : <0Vs=Vsat-

<0VsR5R5+R6>Ve

VsR5>Ve(R5+R6)

Ve<Vsat-R5R5+R6

Ainsi, les deux expressions des seuils de basculement valent: 

\(Ve>Vsat+R5R5+R6\)      et        \(Ve<Vsat-R5R5+R6\)

On calcule ces valeurs de basculement (seuils) avc \(R5=10k\) et \(R6=8k\)

\(Ve1=12.51000010000+8000=6.67V\)

\(Ve2=-12.5100001000+8000=-6.67V\)

Par lecture graphique:

\(Ve1=6.88V\)   et  \(Ve2=-6.94V\)

Les valeurs simulées et calculées sont cohérentes par rapport aux calculs.

<h3>Explication du fonctionnement global</h3>
<h4>Interactions avec les blocs fonctionnels</h4>
En faisant une étude temporelle du signal triangulaire, on peut décomposer le signal en différentes phases, en supposant qu’à \(t=0\), la tension de sortie est nulle 

(condensateur déchargé):

<ul>
<li> le signal croît avec un coefficient directeur  positif
</li>
<li> lorsque la tension dépasse 6V, le coefficient directeur devient négatif et garde la même valeur absolue
</li>
<li> le signal décroit avec un coefficient directeur   négatif
</li>
<li> lorsque le signal devient inférieur à -6V, le coefficient directeur du signal change de signe
</li>
</ul>
Ainsi, on voit bien que le montage intégrateur va imposer la valeur absolue du coefficient. Lorsque la tension en entrée sera négative, le coefficient sera positif et inversement pour une tension d’entrée positive.

Le montage 3 (comparateur) va donc se charger de changer le signe de ce coefficient par l’intermédiaire du transistor (étude bloc 1) et l’amplitude du signal de sortie dépendra de la valeur de basculement du montage 3.

On calcule donc les valeurs des résistances manquantes:

La tension d’entrée \(Ve\) doit prendre deux valeurs : \(Ve\) et -\(Ve\)

Or avec une résistance \(R2\) identique à \(R3\), on a:

\(Vs=Ve\) ou \(Vs=-Ve\)

En fixant arbitrairement \(R2\) à \(1k\)(valeur minimale), R3=\(1k\).

Ensuite, pour \(R4\), nous voulons que la tension en sortie du montage intégrateur soit de \(6V\) lorsque la période du signal vaut T4s.

Nous savons que \(R4=-VeT4VsC\) avec \(Ve = 1.02V\), \(T = 1f=1466\), \(C = 15 nF\) et \(Vs = - 6V\)

d'où : \(R4=-1.0214f-61510-9=-1.0214466-61510-9 = R4=6080\)

Pour \(R5\), nous allons supposer que \(Vsat+=Vsat\)-

Calculons la valeur de la résistance \(R6\) en prenant \(R6\)=10k, \(Ve=6Vet\) \(Vsat+=12.5V\)

R5=VeR6(Vsat+)-Ve

R5=61000012.5-6

R5=9231

<h3>Expérimentation du fonctionnement global</h3>
Une fois tous les blocs indépendants fonctionnels, on réalise le schéma suivant:

La tension en entrée du circuit est réalisée avec un potentiomètre relié alimenté en \(+14V\) et relié à la masse.

La résistance \(\(R4\)\) est formée d’une résistance \(\(R4\)\).1 de \(5.6k\)et d’une résistance \(\(R4\)\).2 de \(470\), ce qui fait une résistance \(\(R4\)\) théorique de \(6.07k\)

La résistance \(\(R5\)\) est formée par une résistance \(\(R5\)\).1 valant \(6.8k\) et d’une résistance \(\(R5\)\).2 valant \(2.2k\), ce qui fait une \(\(R5\)\) théorique de\(9k\)

Cependant, lors de ce test, nous avons constaté que la tension d’entrée n’était pas constante dans le temps. Le principe du \(VCO\) impose une tension stable.

On ajoute donc un suiveur en entrée afin de faire une adaptation d’impédance : le signal d’entrée n’est plus perturbé car l’impédance d’entrée du suiveur est considérée comme infinie.

On obtient donc le circuit d’entrée suivant :

Simulation par LTSpice :

<ul>
<li> Tension max : 6.07V
</li>
<li> Tension min : -6.08V
</li>
<li> Fréquence : 460 Hz (lecture graphique)
</li>
<li> Fréquence théorique : 466 Hz
</li>
</ul>
Mesure réalisée avec un oscilloscope :

<ul>
<li> Note jouée : LA\# (fréquence théorique : 466 Hz)
</li>
<li> Fréquence réelle : 498.5 Hz
</li>
<li> Tension max : 6.24V
</li>
<li> Tension minimal : -5.68V
</li>
</ul>
On détermine la fréquence en sortie du système avec une tension Ve d’entrée:

Par simulation (Ve=1.02V)

Fréquence simulation : \(460 Hz\)

\(Vs(t)=-1VeR4Ct\)  

On sait qu’à \(t=T4\), la tension de sortie vaut \(6V\) et que \(T=1f\)

f(Ve)=-1VeVsR4C4

Ve(f)=VsR44Cf-1

Pour R4=6080, C=15 nF, Ve=1.02Vet Vs=-6V

On obtient \(f=466 Hz\), ce qui correspond parfaitement au cahier des charges.

Cependant, ces calculs ne sont que théoriques.

Avec les différentes mesures réalisées, on constate que le cahier des charges est globalement rempli.

En effet, la fréquence en sortie du montage est proportionnelle à la tension en entrée. En revanche, le signal n’est pas totalement centré en 0V (Vsat+ Vsat-). 

Malgré tout, le signal de sortie est triangulaire et la tension crête-à-crête est proche de 12V.


<h3>Ajustement de la fréquence du signal</h3>
Par relevés sur l’oscilloscope, nous pouvons constater que la fréquence en sortie n’est pas la fréquence théorique. 

Ici, ci contre, nous avons joué un LA\# (octave 1).

La fréquence théorique pour cette note est de \(466 Hz\) et sur l’oscilloscope, nous relevons \(497 Hz\). Il y a un écart de \(32 Hz\). 

Ces facteurs d’écarts sont nombreux mais nous pouvons essayer d’en éliminer, ou du moins les réduire. 

Tout d’abord, nous avons mesuré la valeur réelle du condensateur 

Ne pouvant pas mesurer la valeur du condensateur en se basant sur la constante de charge \(RC\) avec nos appareils de projet (résistances trop faibles, inférieures à 10 M), nous avons utilisé un appareil plus précis : au lieu des 15nF, nous avons relevés 14.46nF (4.6\% d’erreur).

De plus, nous avons mesuré précisément les valeurs de toutes les résistances du circuit.

Ainsi, la fréquence du signal dépend donc directement de la constante de temps RC du circuit intégrateur. 

Plus cette constante sera élevée, plus le coefficient directeur du signal de l’intégrateur sera faible. 

Or, un coefficient plus faible représente un signal de fréquence plus faible car pour atteindre les 6 volts d’amplitudes (seuil de basculement du circuit 3), 

le signal mettra plus de temps à atteindre cette valeur.

Afin de modifier la fréquence, nous allons modifier la valeur de la résistance \(\(R4\)\) (plus facile que de mettre une capacité variable) en utilisant un potentiomètre couplé à la résistance \(\(R4\)\) dont la valeur sera à modifier.

Notre contrainte est de concevoir une résistance équivalente \(\(R4\)\) afin d’augmenter ou de diminuer la valeur théorique de la résistance \(\(R4\)\). 

On a calculé que \(R4=6080\) Ohms (théorie).

Cependant, avec une résistance \(R4\) de \(5990 Ohms\) (\(5.53K+460\)), la fréquence du signal ci dessus est supérieure de\( 31 Hz\) par rapport à la fréquence théorique.

Pour former une résistance équivalente similaire, légèrement plus grande, nous allons prendre une résistance de \(5.6K\) et ajouter un potentiomètre de \(1K\) afin de former une résistance allant jusqu’à 6.6KOhms.

Une fois le potentiomètre ajouté et valant \(579\), nous obtenons les fréquences suivantes :

Pour obtenir ces valeurs, nous avons réalisé le schéma suivant :

Une fois le branchement effectué, nous avons mesuré la fréquence de sortie du système en fonction de la touche du piano :

On constate que la fréquence réelle est plus proche de la fréquence théorique avec le potentiomètre.

<h4>Ajustement du cycle d’hystérésis</h4>
Après les différents relevés, nous avons constaté que la fréquence était correcte avec l’ajout du potentiomètre en série avec R4. 

Cependant, le signal triangulaire n’est pas centré en \(0V\) 

et \(Vseuil1Vseuil2\).

Ici, nous avons joué un LA \(440 Hz\). La fréquence mesurée est proche de la théorique avec le potentiomètre \(POT1\) mais le signal n’est pas symétrique. 

Nous avons \(Vmax=6.08V\) et \(Vmin=-5.44V\)

Afin de pallier à ce souci, nous pouvons utiliser deux méthodes pour compenser les dérives du circuit dues notamment au fait qu’en réalité, \(Vsat+Vsat-\) 

(respectivement \(13.8V\) et \(13.2V\)). 

Tout d’abord, avec un potentiomètre, nous pouvons modifier la valeur de basculement afin d’obtenir un signal crête-à-crête de \(12V\). 

Nous pouvons injecter une tension à la base du pont diviseur formé par \(R5\) et \(R6\) afin de recentrer le cycle d’hystérésis

En observant l’équation du seuil de basculement, nous voyons clairement que plus \(R5\) augmente, plus l'écart entre les deux tensions de seuils sera important.

Nous allons former une résistance \(R5\) équivalente plus précise.

Nous avons mesuré les tensions \(Vsat+\) et \(Vsat-\)réelles afin de tenir compte de cette différence. 

Pour être plus précis, nous allons modifier la tension d’alimentation de l’AOP N°3 afin qu’en simulation, nous obtenions \(Vsat+=13.8V\) et \(Vsat-=-13.2V\)

Ces deux valeurs ont été mesurée avec un voltmètre.

Sur LTSpice, la tension de saturation vaut toujours \(Vcc-1.53\)

Nous allons donc alimenter (en simulation) l’AOP en \(+15.33\) et en \(-14.73V\)

Après calcul avec la résistance \(R6\) de valeur exacte \((9.73k)\), la nouvelle résistance est  comprise entre \(7.48k\) et \(8.10k\) 

(calculs réalisés en tenant compte des deux valeurs de saturation différentes). 

Nous prendrons une résistance de 6.8kcouplée à un potentiomètre de \(1k\)

Voici le schéma :

A l’aide de LTSpice, nous faisons varier le potentiomètre et avec un potentiomètre (monté en résistance variable) valant \(1k\), nous obtenons un signal 

de valeur crête-à-crête de \(12V\).

A l’avenir, il faudra donc augmenter légèrement \(R5\) car le potentiomètre est en butée.

 De ce fait, il perd tout son intérêt en résistance variable.

Une fois que la tension crête-à-crête est de \(6V\), nous allons ajouter une source de tension à la base du pont diviseur \(R5/R6\).

Nous allons faire le montage suivant : 

Les résistances \(R8\) et \(R9\) forment un potentiomètre \(POT3\). 

En faisant varier le potentiomètre, nous décalons le cycle d'hystérésis, ce qui est le but recherché. 

Dans cette configuration, le potentiomètre n’est pas monté en résistance variable mais bel et bien en source de tension variable.

Le suiveur est ajouté afin que le pont formé par le potentiomètre ne débite pas de courant ailleur que dans les deux résistance \(R8\) et \(R9\).

Considérons représentant le déplacement du potentiomètre POT (01)

En testant quelques valeurs pour , on constate que si =0.49 (R9=4.9k et R8=5.1k)

on obtient un cycle d”hystérésis centré en 0V, de valeur crête-à-crête de 12V et de fréquence f=445Hz(au lieu de 466Hz).

Ainsi, pour obtenir ce cycle, il faut injecter une tension valant -0.7V (Vsat-0.05)à la base du pont diviseur

Obtenir un signal parfait est très compliqué, c’est pourquoi, au final, en faisant certains compromis, nous pouvons néanmoins valider le schéma suivant :

Ainsi, à chaque calibration du système: 

<ul>
<li> on déplace le potentiomètre POT1 afin d’obtenir la fréquence désirée et en accord avec la tension d’entrée
</li>
<li> on régle le potentiomètre POT1 afin d’obtenir un signal de tension crête-à-crête de 12 V
</li>
<li> on recentre ensuite le cycle avec le potentiomètre POT3 simulé par les des deux résistances.
</li>
</ul>

</body></html>