TimeQuest Timing Analyzer report for memory_test
Mon May 27 16:37:06 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'address[1]'
 14. Slow 1200mV 85C Model Hold: 'address[1]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'address[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'address[1]'
 33. Slow 1200mV 0C Model Hold: 'address[1]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'address[1]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'address[1]'
 51. Fast 1200mV 0C Model Hold: 'address[1]'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'address[1]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory_test                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; address[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { address[1] } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 158.58 MHz ; 158.58 MHz      ; clk        ;                                                               ;
; 608.27 MHz ; 250.0 MHz       ; address[1] ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -5.306 ; -4225.348     ;
; address[1] ; -0.322 ; -1.811        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[1] ; -1.731 ; -7.402        ;
; clk        ; 0.419  ; 0.000         ;
+------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -2082.000                   ;
; address[1] ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                               ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.306 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1148 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.232      ;
; -5.286 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~287  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 6.217      ;
; -5.284 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~655  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 6.198      ;
; -5.274 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~351  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 6.202      ;
; -5.259 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~591  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 6.173      ;
; -5.258 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~2004 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.182      ;
; -5.250 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1879 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.160      ;
; -5.190 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1980 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 6.127      ;
; -5.178 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1916 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.104      ;
; -5.159 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1992 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 6.096      ;
; -5.152 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~56   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.104      ;
; -5.147 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~382  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.073      ;
; -5.122 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~768  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 6.036      ;
; -5.122 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~572  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 6.062      ;
; -5.103 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1660 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 6.035      ;
; -5.098 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1107 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.010      ;
; -5.071 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1428 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 6.005      ;
; -5.069 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~207  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.997      ;
; -5.063 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~247  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 6.000      ;
; -5.043 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1600 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.957      ;
; -5.042 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1908 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.983      ;
; -5.032 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~78   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.966      ;
; -5.018 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~924  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.954      ;
; -5.013 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~764  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.952      ;
; -5.010 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1270 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.938      ;
; -5.004 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~668  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.934      ;
; -5.000 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1362 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.256      ; 6.251      ;
; -4.998 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1618 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.260      ; 6.253      ;
; -4.997 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~703  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.929      ;
; -4.995 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~92   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.930      ;
; -4.988 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~367  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.087     ; 5.896      ;
; -4.980 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~590  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.920      ;
; -4.978 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1300 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.905      ;
; -4.974 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~868  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.899      ;
; -4.972 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~318  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.896      ;
; -4.969 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~583  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.901      ;
; -4.969 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1798 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.899      ;
; -4.965 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1307 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.885      ;
; -4.961 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~89   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.271      ; 6.227      ;
; -4.951 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1460 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.884      ;
; -4.948 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1423 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.878      ;
; -4.940 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~252  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.879      ;
; -4.939 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~615  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.860      ;
; -4.933 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~732  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.864      ;
; -4.929 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~636  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.865      ;
; -4.929 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1044 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.856      ;
; -4.928 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1367 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.837      ;
; -4.928 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~124  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.877      ;
; -4.922 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1340 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.844      ;
; -4.920 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1928 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.852      ;
; -4.918 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~830  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.057     ; 5.856      ;
; -4.915 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1876 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.851      ;
; -4.904 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~328  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 5.856      ;
; -4.903 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~759  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.840      ;
; -4.899 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1824 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.805      ;
; -4.898 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~866  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.246      ; 6.139      ;
; -4.898 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~914  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.249      ; 6.142      ;
; -4.893 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~616  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.815      ;
; -4.877 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~220  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.809      ;
; -4.877 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~303  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.088     ; 5.784      ;
; -4.876 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1554 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.253      ; 6.124      ;
; -4.873 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1896 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.805      ;
; -4.871 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1522 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.251      ; 6.117      ;
; -4.861 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~604  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.797      ;
; -4.860 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~456  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.793      ;
; -4.850 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1299 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.773      ;
; -4.844 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1727 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.757      ;
; -4.833 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1301 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.773      ;
; -4.827 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~804  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.748      ;
; -4.821 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~503  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.754      ;
; -4.816 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1244 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.746      ;
; -4.816 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~903  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.762      ;
; -4.801 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1784 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.738      ;
; -4.791 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~585  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.295      ; 6.081      ;
; -4.788 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1828 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.716      ;
; -4.785 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~836  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.728      ;
; -4.784 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~189  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.720      ;
; -4.783 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~142  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.704      ;
; -4.782 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1639 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.713      ;
; -4.781 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~996  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.705      ;
; -4.780 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1496 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.708      ;
; -4.763 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~2056 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.698      ;
; -4.761 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~165  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 5.679      ;
; -4.760 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~28   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.693      ;
; -4.753 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1720 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.690      ;
; -4.750 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1149 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.663      ;
; -4.746 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1799 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.665      ;
; -4.738 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~70   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.662      ;
; -4.738 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1091 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.657      ;
; -4.734 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1254 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.656      ;
; -4.733 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1402 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.246      ; 5.974      ;
; -4.724 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~646  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.646      ;
; -4.718 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~605  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.630      ;
; -4.713 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~20   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.646      ;
; -4.711 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~472  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.638      ;
; -4.710 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~690  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.253      ; 5.958      ;
; -4.708 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~296  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 5.660      ;
; -4.708 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~50   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.971      ;
; -4.707 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~295  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.658      ;
; -4.706 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~653  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.622      ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'address[1]'                                                                                                                             ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.322 ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 0.500        ; 5.885      ; 5.929      ;
; -0.306 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 0.500        ; 5.878      ; 5.901      ;
; -0.262 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; memoria:memoria_port|data_out[0] ; clk          ; address[1]  ; 1.000        ; 3.332      ; 3.555      ;
; -0.244 ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 0.500        ; 5.886      ; 6.013      ;
; -0.234 ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 0.500        ; 5.885      ; 6.002      ;
; -0.222 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 0.500        ; 5.883      ; 5.827      ;
; -0.221 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 0.500        ; 5.883      ; 5.984      ;
; 0.025  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2] ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 1.000        ; 3.467      ; 3.644      ;
; 0.164  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 1.000        ; 3.473      ; 3.511      ;
; 0.227  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 0.500        ; 5.878      ; 5.533      ;
; 0.235  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2]   ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 1.000        ; 3.473      ; 3.440      ;
; 0.254  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 1.000        ; 3.127      ; 3.070      ;
; 0.296  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 1.000        ; 3.461      ; 3.525      ;
; 0.301  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 1.000        ; 3.465      ; 3.366      ;
; 0.315  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 1.000        ; 3.464      ; 3.512      ;
; 0.321  ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 1.000        ; 5.885      ; 5.786      ;
; 0.354  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 1.000        ; 3.468      ; 3.477      ;
; 0.358  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7] ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.459      ; 3.463      ;
; 0.361  ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 1.000        ; 5.878      ; 5.734      ;
; 0.371  ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 1.000        ; 5.886      ; 5.898      ;
; 0.372  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4] ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 1.000        ; 3.463      ; 3.454      ;
; 0.374  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 1.000        ; 3.473      ; 3.462      ;
; 0.383  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 1.000        ; 3.462      ; 3.276      ;
; 0.428  ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 1.000        ; 5.883      ; 5.677      ;
; 0.440  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 1.000        ; 3.461      ; 3.381      ;
; 0.463  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.467      ; 3.366      ;
; 0.467  ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 1.000        ; 5.885      ; 5.801      ;
; 0.483  ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 1.000        ; 5.883      ; 5.780      ;
; 0.572  ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 0.500        ; 6.114      ; 5.023      ;
; 0.897  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 1.000        ; 5.878      ; 5.363      ;
; 1.229  ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 1.000        ; 6.114      ; 4.866      ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'address[1]'                                                                                                                              ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.731 ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 0.000        ; 6.384      ; 4.653      ;
; -1.142 ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; -0.500       ; 6.384      ; 4.762      ;
; -1.099 ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 0.000        ; 6.101      ; 5.002      ;
; -0.924 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 0.000        ; 6.101      ; 5.177      ;
; -0.798 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.771      ; 3.013      ;
; -0.775 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 0.000        ; 6.106      ; 5.331      ;
; -0.774 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.779      ; 3.045      ;
; -0.745 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.773      ; 3.068      ;
; -0.741 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.769      ; 3.068      ;
; -0.734 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.768      ; 3.074      ;
; -0.715 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2]   ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.779      ; 3.104      ;
; -0.700 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.779      ; 3.119      ;
; -0.693 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4] ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.770      ; 3.117      ;
; -0.679 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.447      ; 2.808      ;
; -0.678 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 0.000        ; 6.106      ; 5.428      ;
; -0.653 ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 0.000        ; 6.108      ; 5.455      ;
; -0.627 ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 0.000        ; 6.109      ; 5.482      ;
; -0.623 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7] ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.766      ; 3.183      ;
; -0.614 ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 0.000        ; 6.108      ; 5.494      ;
; -0.596 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.771      ; 3.215      ;
; -0.596 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.774      ; 3.218      ;
; -0.592 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.768      ; 3.216      ;
; -0.497 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2] ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.773      ; 3.316      ;
; -0.438 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; memoria:memoria_port|data_out[0] ; clk          ; address[1]  ; 0.000        ; 3.700      ; 3.302      ;
; -0.416 ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; -0.500       ; 6.101      ; 5.205      ;
; -0.240 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; -0.500       ; 6.101      ; 5.381      ;
; -0.150 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; -0.500       ; 6.106      ; 5.476      ;
; -0.001 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; -0.500       ; 6.106      ; 5.625      ;
; 0.013  ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; -0.500       ; 6.108      ; 5.641      ;
; 0.021  ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; -0.500       ; 6.108      ; 5.649      ;
; 0.023  ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; -0.500       ; 6.109      ; 5.652      ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                              ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.419 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; 0.000        ; 2.782      ; 3.398      ;
; 0.763 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; address[1]   ; clk         ; 0.000        ; 2.751      ; 3.711      ;
; 0.827 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.442      ;
; 0.867 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.486      ;
; 0.886 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.505      ;
; 0.971 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.580      ;
; 1.040 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.648      ;
; 1.071 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.684      ;
; 1.081 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1983       ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.699      ;
; 1.081 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1979       ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.699      ;
; 1.106 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.725      ;
; 1.141 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; -0.500       ; 2.782      ; 3.620      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1501       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1503       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1502       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1504       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1499       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1500       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1497       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.200 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1498       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.813      ;
; 1.204 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~795        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.818      ;
; 1.204 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~796        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.818      ;
; 1.204 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~793        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.818      ;
; 1.204 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~794        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.818      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1277       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1279       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1278       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1280       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1275       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1276       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1273       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.210 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1274       ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.823      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1085       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1087       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1086       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1088       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1083       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1081       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.217 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1082       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.832      ;
; 1.220 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1981       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.835      ;
; 1.220 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1982       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.835      ;
; 1.220 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1984       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.835      ;
; 1.220 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1980       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.835      ;
; 1.220 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1977       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.835      ;
; 1.220 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1978       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.835      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~893        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~895        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~894        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~896        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~891        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~892        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~889        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.242 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~890        ; address[1]   ; clk         ; 0.000        ; 2.420      ; 3.859      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1341       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1343       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1342       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1344       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1339       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1340       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1337       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.246 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1338       ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.861      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~989        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~991        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~990        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~992        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~987        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~988        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~985        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.262 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~986        ; address[1]   ; clk         ; 0.000        ; 2.421      ; 3.880      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1293       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1295       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1294       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1296       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1291       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1292       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1289       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.263 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1290       ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.875      ;
; 1.264 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.879      ;
; 1.275 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; address[1]   ; clk         ; 0.000        ; 2.410      ; 3.882      ;
; 1.277 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~448        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.893      ;
; 1.277 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~443        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.893      ;
; 1.277 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~441        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.893      ;
; 1.277 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~442        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.893      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~61         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~63         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~62         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~64         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~59         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~60         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~57         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.331 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~58         ; address[1]   ; clk         ; 0.000        ; 2.405      ; 3.933      ;
; 1.341 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1031       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.950      ;
; 1.341 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1030       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.950      ;
; 1.341 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1027       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.950      ;
; 1.341 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1025       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.950      ;
; 1.341 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1026       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.950      ;
; 1.357 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~477        ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.972      ;
; 1.357 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~479        ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.972      ;
; 1.357 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~478        ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.972      ;
; 1.357 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~480        ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.972      ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1002              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1003              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1004              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1005              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1006              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1007              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1008              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1009              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1012              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1013              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1014              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1015              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1016              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1017              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1018              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1019              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1020              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1021              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1022              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1023              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1024              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1025              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1026              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1027              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1028              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1029              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1030              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1031              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1032              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1033              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1034              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1035              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1036              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1037              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1038              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1039              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1040              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1041              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1042              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1043              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1044              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1045              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1046              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1047              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1048              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1049              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1050              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1051              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1052              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1053              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1054              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1055              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1056              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1057              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1058              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1059              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1060              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1061              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1062              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1063              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1064              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1065              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1066              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1067              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1068              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'address[1]'                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; address[1] ; Rise       ; address[1]                                  ;
; 0.294  ; 0.294        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~2|combout          ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria_port|data_out[7]~2|datad            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[0]            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|o                          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[5]            ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22|combout         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[1]            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[2]            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[3]            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[4]            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[6]            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[7]            ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|inclk[0] ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|outclk   ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[0]|datab              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[5]|datad              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22|datad           ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[1]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[2]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[3]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[4]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[6]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|i                          ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[2]|datad              ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[6]|datad              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[1]|datad              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[3]|datad              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[4]|datad              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[5]|datad              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]|datad              ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[0]|datab              ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22|datad           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[2]            ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[6]            ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|outclk   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[1]            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[3]            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[4]            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[5]            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[7]            ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22|combout         ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[0]            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|o                          ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria_port|data_out[7]~2|datad            ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~2|combout          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 4.027  ; 4.718  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 2.830  ; 3.217  ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.659  ; 0.802  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 3.916  ; 4.371  ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 2.728  ; 3.097  ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 3.421  ; 3.839  ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 3.589  ; 4.154  ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 4.027  ; 4.718  ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 3.283  ; 3.976  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.840  ; 1.435  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.248  ; 0.690  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 0.093  ; 0.555  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; -0.463 ; -0.009 ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.499  ; 1.062  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.469 ; 0.009  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; -0.001 ; 0.569  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.411 ; 0.095  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.840  ; 1.435  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.677  ; 1.263  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 0.449  ; 0.944  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.519  ; 1.067  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; -0.361 ; 0.115  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.421  ; 0.920  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.592 ; -0.087 ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.677  ; 1.263  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.653 ; -0.172 ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.182  ; 0.708  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 9.679  ; 10.248 ; Rise       ; clk             ;
;  address[0]    ; clk        ; 9.425  ; 10.106 ; Rise       ; clk             ;
;  address[1]    ; clk        ; 4.251  ; 4.479  ; Rise       ; clk             ;
;  address[2]    ; clk        ; 9.317  ; 9.882  ; Rise       ; clk             ;
;  address[3]    ; clk        ; 8.649  ; 9.299  ; Rise       ; clk             ;
;  address[4]    ; clk        ; 9.679  ; 10.248 ; Rise       ; clk             ;
;  address[5]    ; clk        ; 8.588  ; 9.164  ; Rise       ; clk             ;
;  address[6]    ; clk        ; 8.973  ; 9.597  ; Rise       ; clk             ;
;  address[7]    ; clk        ; 8.972  ; 9.573  ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 4.783  ; 5.447  ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 3.399  ; 4.023  ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 4.170  ; 4.813  ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 3.780  ; 4.367  ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 4.582  ; 5.262  ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 4.783  ; 5.447  ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 3.970  ; 4.573  ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 4.119  ; 4.660  ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 4.484  ; 5.065  ; Rise       ; clk             ;
; writee         ; clk        ; 5.533  ; 6.068  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.731  ; 1.622  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.680 ; -1.214 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.731  ; 1.622  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.987 ; -2.444 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -0.888 ; -1.246 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; -0.242 ; -0.703 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.061  ; -0.461 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -0.752 ; -1.377 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 1.496  ; 1.038  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.611  ; 1.168  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 1.225  ; 0.808  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 1.083  ; 0.633  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 1.611  ; 1.168  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.615  ; 0.092  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.476  ; 1.027  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 1.091  ; 0.585  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 1.577  ; 1.097  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.309  ; -0.233 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.810  ; 1.352  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 1.096  ; 0.629  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.784  ; 0.275  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 1.515  ; 1.050  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.691  ; 0.228  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.598  ; 1.115  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.452  ; -0.056 ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.810  ; 1.352  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.943  ; 0.461  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.459 ; -0.681 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -1.809 ; -2.247 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.459 ; -0.681 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -2.406 ; -2.895 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -2.529 ; -2.952 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -1.433 ; -1.877 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -1.346 ; -1.806 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -1.830 ; -2.258 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.879 ; -2.306 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -1.240 ; -1.689 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -1.364 ; -1.817 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -1.506 ; -1.997 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -1.573 ; -2.076 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -1.261 ; -1.714 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -1.280 ; -1.730 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -1.481 ; -1.959 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -1.240 ; -1.690 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -1.240 ; -1.689 ; Rise       ; clk             ;
; writee         ; clk        ; -2.185 ; -2.601 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 9.616  ; 9.558  ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.616  ; 9.558  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 7.589  ; 7.549  ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.848  ; 7.351  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.678  ; 7.659  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 7.218  ; 7.576  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 7.349  ; 7.325  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 7.359  ; 7.337  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 11.727 ; 11.684 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 11.586 ; 11.684 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 11.506 ; 11.421 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 11.473 ; 11.435 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 11.711 ; 11.654 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 11.727 ; 11.624 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 11.669 ; 11.558 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 11.695 ; 11.655 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 11.961 ; 12.042 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 11.961 ; 12.042 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 11.742 ; 11.753 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 11.730 ; 11.781 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 11.796 ; 11.744 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 11.610 ; 11.496 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 11.803 ; 11.749 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 11.710 ; 11.714 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 9.616  ; 9.558  ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.616  ; 9.558  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 7.589  ; 7.549  ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.848  ; 7.351  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.678  ; 7.659  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 7.218  ; 7.576  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 7.349  ; 7.325  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 7.359  ; 7.337  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 6.899  ; 7.045  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.705  ; 5.723  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.329  ; 5.326  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 6.899  ; 7.045  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.421  ; 5.447  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.713  ; 5.767  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.394  ; 5.427  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.431  ; 5.456  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.664  ; 5.698  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.710  ; 5.763  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.670  ; 5.686  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.328  ; 5.323  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.710  ; 5.763  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.439  ; 5.461  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.688  ; 5.708  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.414  ; 5.439  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.566  ; 5.595  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.413  ; 5.447  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 6.770  ; 6.715  ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.808  ; 8.780  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 6.999  ; 6.929  ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.644  ; 7.159  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.084  ; 7.032  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 7.034  ; 7.381  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 6.770  ; 6.715  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.778  ; 6.723  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 10.407 ; 10.405 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 10.486 ; 10.575 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 10.407 ; 10.409 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 10.411 ; 10.405 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 10.613 ; 10.540 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 10.700 ; 10.533 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 10.573 ; 10.487 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 10.618 ; 10.545 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 9.846  ; 9.811  ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 10.275 ; 10.311 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 10.090 ; 10.010 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 10.079 ; 10.010 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 10.043 ; 9.997  ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 9.846  ; 9.811  ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 10.074 ; 10.057 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 10.025 ; 9.970  ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 6.770  ; 6.715  ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.808  ; 8.780  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 6.999  ; 6.929  ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.644  ; 7.159  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.084  ; 7.032  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 7.034  ; 7.381  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 6.770  ; 6.715  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.778  ; 6.723  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 5.222  ; 5.217  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.587  ; 5.603  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.222  ; 5.217  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 6.780  ; 6.924  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.314  ; 5.338  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.595  ; 5.647  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.288  ; 5.319  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.324  ; 5.348  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.548  ; 5.579  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.222  ; 5.216  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.554  ; 5.569  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.222  ; 5.216  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.592  ; 5.643  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.333  ; 5.354  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.573  ; 5.590  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.308  ; 5.331  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.448  ; 5.473  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.307  ; 5.339  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; adres_2[0]  ; 9.834  ; 9.799  ; 10.320 ; 10.360 ;
; address[0] ; adres_2[1]  ; 7.614  ;        ;        ; 8.044  ;
; address[0] ; adres_2[2]  ; 7.872  ;        ;        ; 8.310  ;
; address[0] ; adres_2[3]  ; 7.703  ; 7.682  ; 8.209  ; 8.174  ;
; address[0] ; adres_2[4]  ;        ; 7.574  ; 8.127  ;        ;
; address[0] ; adres_2[5]  ; 7.352  ; 7.301  ; 7.851  ; 7.812  ;
; address[0] ; adres_2[6]  ; 7.381  ; 7.295  ; 7.825  ; 7.833  ;
; address[2] ; adres_2[0]  ; 8.649  ; 8.643  ; 9.156  ; 9.159  ;
; address[2] ; adres_2[1]  ; 7.479  ; 7.408  ; 7.969  ; 7.889  ;
; address[2] ; adres_2[2]  ; 7.728  ; 7.644  ; 8.223  ; 8.130  ;
; address[2] ; adres_2[3]  ; 7.556  ; 7.507  ; 8.046  ; 7.988  ;
; address[2] ; adres_2[4]  ; 7.504  ; 7.425  ; 7.995  ; 7.907  ;
; address[2] ; adres_2[5]  ; 7.229  ;        ;        ; 7.656  ;
; address[2] ; adres_2[6]  ; 7.247  ; 7.196  ; 7.736  ; 7.676  ;
; address[3] ; adres_2[0]  ; 9.278  ; 9.274  ; 9.888  ; 9.851  ;
; address[3] ; adres_2[1]  ; 9.533  ; 9.561  ; 10.324 ; 10.200 ;
; address[3] ; adres_2[2]  ;        ; 9.790  ; 10.564 ;        ;
; address[3] ; adres_2[3]  ; 9.666  ; 9.593  ; 10.333 ; 10.313 ;
; address[3] ; adres_2[4]  ; 9.577  ; 9.542  ; 10.319 ; 10.220 ;
; address[3] ; adres_2[5]  ; 9.325  ; 9.273  ; 10.031 ; 10.008 ;
; address[3] ; adres_2[6]  ; 9.341  ; 9.349  ; 10.092 ; 10.027 ;
; address[4] ; adres_1[0]  ; 7.346  ; 7.410  ; 7.861  ; 7.860  ;
; address[4] ; adres_1[1]  ; 9.025  ;        ;        ; 9.592  ;
; address[4] ; adres_1[2]  ; 9.483  ;        ;        ; 10.009 ;
; address[4] ; adres_1[3]  ; 8.816  ; 8.840  ; 9.417  ; 9.384  ;
; address[4] ; adres_1[4]  ;        ; 11.071 ; 11.502 ;        ;
; address[4] ; adres_1[5]  ; 8.984  ; 9.038  ; 9.580  ; 9.609  ;
; address[4] ; adres_1[6]  ; 7.038  ; 7.010  ; 7.502  ; 7.430  ;
; address[5] ; adres_1[0]  ; 7.076  ; 7.127  ; 7.520  ; 7.580  ;
; address[5] ; adres_1[1]  ; 7.856  ; 7.807  ; 8.347  ; 8.330  ;
; address[5] ; adres_1[2]  ;        ; 8.169  ; 8.673  ;        ;
; address[5] ; adres_1[3]  ; 8.049  ; 8.036  ; 8.539  ; 8.558  ;
; address[5] ; adres_1[4]  ; 10.137 ;        ;        ; 10.756 ;
; address[5] ; adres_1[5]  ; 8.233  ; 8.243  ; 8.719  ; 8.764  ;
; address[5] ; adres_1[6]  ; 7.086  ; 7.026  ; 7.516  ; 7.447  ;
; address[6] ; adres_1[0]  ; 7.502  ; 7.555  ; 8.027  ; 8.049  ;
; address[6] ; adres_1[1]  ; 8.469  ; 8.521  ; 9.071  ; 8.971  ;
; address[6] ; adres_1[2]  ; 8.416  ; 8.365  ; 8.907  ; 8.914  ;
; address[6] ; adres_1[3]  ; 8.167  ; 8.188  ; 8.711  ; 8.688  ;
; address[6] ; adres_1[4]  ; 10.867 ; 10.968 ; 11.457 ; 11.484 ;
; address[6] ; adres_1[5]  ; 8.336  ;        ;        ; 8.912  ;
; address[6] ; adres_1[6]  ; 7.620  ; 7.595  ; 8.139  ; 8.057  ;
; address[7] ; adres_1[0]  ; 7.419  ; 7.476  ; 7.945  ; 7.956  ;
; address[7] ; adres_1[1]  ; 8.322  ; 8.275  ; 8.828  ; 8.772  ;
; address[7] ; adres_1[2]  ;        ; 8.092  ; 8.659  ;        ;
; address[7] ; adres_1[3]  ; 7.977  ; 7.966  ; 8.525  ; 8.505  ;
; address[7] ; adres_1[4]  ; 10.701 ; 10.750 ; 11.135 ; 11.175 ;
; address[7] ; adres_1[5]  ; 8.159  ; 8.174  ; 8.706  ; 8.712  ;
; address[7] ; adres_1[6]  ; 6.960  ; 6.895  ; 7.376  ; 7.346  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; adres_2[0]  ; 9.544  ; 9.513  ; 10.016 ; 10.058 ;
; address[0] ; adres_2[1]  ; 7.354  ;        ;        ; 7.765  ;
; address[0] ; adres_2[2]  ; 7.615  ;        ;        ; 8.001  ;
; address[0] ; adres_2[3]  ; 7.442  ; 7.417  ; 7.930  ; 7.870  ;
; address[0] ; adres_2[4]  ;        ; 7.354  ; 7.913  ;        ;
; address[0] ; adres_2[5]  ; 7.137  ; 7.095  ; 7.615  ; 7.554  ;
; address[0] ; adres_2[6]  ; 7.131  ; 7.107  ; 7.624  ; 7.592  ;
; address[2] ; adres_2[0]  ; 8.406  ; 8.404  ; 8.897  ; 8.904  ;
; address[2] ; adres_2[1]  ; 7.286  ; 7.215  ; 7.761  ; 7.681  ;
; address[2] ; adres_2[2]  ; 7.525  ; 7.442  ; 8.005  ; 7.913  ;
; address[2] ; adres_2[3]  ; 7.361  ; 7.311  ; 7.836  ; 7.777  ;
; address[2] ; adres_2[4]  ; 7.310  ; 7.232  ; 7.787  ; 7.700  ;
; address[2] ; adres_2[5]  ; 7.046  ;        ;        ; 7.457  ;
; address[2] ; adres_2[6]  ; 7.063  ; 7.012  ; 7.538  ; 7.478  ;
; address[3] ; adres_2[0]  ; 9.011  ; 9.008  ; 9.599  ; 9.568  ;
; address[3] ; adres_2[1]  ; 9.258  ; 9.236  ; 9.977  ; 9.900  ;
; address[3] ; adres_2[2]  ;        ; 9.444  ; 10.200 ;        ;
; address[3] ; adres_2[3]  ; 9.386  ; 9.313  ; 10.032 ; 10.009 ;
; address[3] ; adres_2[4]  ; 9.285  ; 9.264  ; 10.017 ; 9.895  ;
; address[3] ; adres_2[5]  ; 9.021  ; 9.005  ; 9.741  ; 9.658  ;
; address[3] ; adres_2[6]  ; 9.035  ; 9.012  ; 9.732  ; 9.697  ;
; address[4] ; adres_1[0]  ; 7.157  ; 7.222  ; 7.656  ; 7.659  ;
; address[4] ; adres_1[1]  ; 8.710  ;        ;        ; 9.281  ;
; address[4] ; adres_1[2]  ; 9.161  ;        ;        ; 9.658  ;
; address[4] ; adres_1[3]  ; 8.511  ; 8.521  ; 9.075  ; 9.057  ;
; address[4] ; adres_1[4]  ;        ; 10.714 ; 11.142 ;        ;
; address[4] ; adres_1[5]  ; 8.695  ; 8.736  ; 9.281  ; 9.249  ;
; address[4] ; adres_1[6]  ; 6.814  ; 6.834  ; 7.314  ; 7.177  ;
; address[5] ; adres_1[0]  ; 6.898  ; 6.950  ; 7.328  ; 7.389  ;
; address[5] ; adres_1[1]  ; 7.648  ; 7.600  ; 8.124  ; 8.106  ;
; address[5] ; adres_1[2]  ;        ; 7.945  ; 8.437  ;        ;
; address[5] ; adres_1[3]  ; 7.832  ; 7.817  ; 8.309  ; 8.325  ;
; address[5] ; adres_1[4]  ; 9.836  ;        ;        ; 10.434 ;
; address[5] ; adres_1[5]  ; 8.009  ; 8.019  ; 8.482  ; 8.522  ;
; address[5] ; adres_1[6]  ; 6.909  ; 6.849  ; 7.328  ; 7.259  ;
; address[6] ; adres_1[0]  ; 7.304  ; 7.360  ; 7.816  ; 7.839  ;
; address[6] ; adres_1[1]  ; 8.237  ; 8.248  ; 8.787  ; 8.722  ;
; address[6] ; adres_1[2]  ; 8.187  ; 8.136  ; 8.664  ; 8.669  ;
; address[6] ; adres_1[3]  ; 7.885  ; 7.893  ; 8.409  ; 8.410  ;
; address[6] ; adres_1[4]  ; 10.528 ; 10.634 ; 11.111 ; 11.111 ;
; address[6] ; adres_1[5]  ; 8.074  ;        ;        ; 8.582  ;
; address[6] ; adres_1[6]  ; 7.400  ; 7.351  ; 7.879  ; 7.837  ;
; address[7] ; adres_1[0]  ; 7.229  ; 7.224  ; 7.681  ; 7.752  ;
; address[7] ; adres_1[1]  ; 8.098  ; 8.051  ; 8.588  ; 8.532  ;
; address[7] ; adres_1[2]  ;        ; 7.875  ; 8.427  ;        ;
; address[7] ; adres_1[3]  ; 7.767  ; 7.754  ; 8.298  ; 8.276  ;
; address[7] ; adres_1[4]  ; 10.381 ; 10.425 ; 10.803 ; 10.838 ;
; address[7] ; adres_1[5]  ; 7.942  ; 7.954  ; 8.472  ; 8.475  ;
; address[7] ; adres_1[6]  ; 6.787  ; 6.725  ; 7.195  ; 7.163  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 174.89 MHz ; 174.89 MHz      ; clk        ;                                                               ;
; 633.71 MHz ; 250.0 MHz       ; address[1] ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -4.718 ; -3795.006     ;
; address[1] ; -0.289 ; -1.420        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[1] ; -1.541 ; -6.265        ;
; clk        ; 0.414  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -2082.000                  ;
; address[1] ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.718 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~351  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.653      ;
; -4.686 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~655  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.611      ;
; -4.641 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~287  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 5.579      ;
; -4.640 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1879 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.561      ;
; -4.639 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1148 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.574      ;
; -4.613 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~591  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.538      ;
; -4.608 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~2004 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.540      ;
; -4.534 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1992 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.479      ;
; -4.528 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~56   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.486      ;
; -4.508 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1980 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.454      ;
; -4.498 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1916 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.433      ;
; -4.491 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~382  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.426      ;
; -4.481 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1660 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.424      ;
; -4.479 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~572  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.428      ;
; -4.477 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1107 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.400      ;
; -4.439 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1908 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.388      ;
; -4.435 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~768  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.361      ;
; -4.426 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~207  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.361      ;
; -4.411 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1600 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.336      ;
; -4.404 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~583  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.343      ;
; -4.402 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~590  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.351      ;
; -4.398 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1428 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.341      ;
; -4.394 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~367  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.310      ;
; -4.393 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~78   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.338      ;
; -4.384 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~703  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.323      ;
; -4.375 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~247  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.320      ;
; -4.374 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1618 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.237      ; 5.606      ;
; -4.372 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1300 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.309      ;
; -4.367 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1367 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.284      ;
; -4.367 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~92   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.312      ;
; -4.367 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~924  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.312      ;
; -4.367 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1362 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.230      ; 5.592      ;
; -4.366 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1044 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.303      ;
; -4.355 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1270 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.291      ;
; -4.343 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~764  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.292      ;
; -4.342 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~668  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.283      ;
; -4.337 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~732  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.279      ;
; -4.336 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1798 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.277      ;
; -4.336 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1460 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.278      ;
; -4.335 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~868  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.268      ;
; -4.331 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~830  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.048     ; 5.278      ;
; -4.329 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~318  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.263      ;
; -4.327 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1423 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.264      ;
; -4.322 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1928 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.262      ;
; -4.318 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~616  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.251      ;
; -4.315 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1307 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.245      ;
; -4.314 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~615  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.246      ;
; -4.313 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~328  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.271      ;
; -4.310 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~89   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.251      ; 5.556      ;
; -4.310 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1876 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.255      ;
; -4.310 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~604  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.255      ;
; -4.309 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~303  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.229      ;
; -4.304 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~866  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.222      ; 5.521      ;
; -4.288 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1340 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.220      ;
; -4.286 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1896 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.226      ;
; -4.285 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1301 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.231      ;
; -4.279 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~252  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.048     ; 5.226      ;
; -4.275 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~636  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.220      ;
; -4.268 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~220  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.207      ;
; -4.268 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~124  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.225      ;
; -4.263 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1727 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.187      ;
; -4.263 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~996  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.196      ;
; -4.258 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~456  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.198      ;
; -4.254 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1554 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.232      ; 5.481      ;
; -4.251 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~914  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.225      ; 5.471      ;
; -4.236 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1784 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 5.180      ;
; -4.232 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1824 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.152      ;
; -4.230 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1828 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 5.168      ;
; -4.226 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~759  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.171      ;
; -4.221 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~903  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 5.173      ;
; -4.218 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1522 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.228      ; 5.441      ;
; -4.216 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~503  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.157      ;
; -4.205 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~804  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.136      ;
; -4.204 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1299 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.138      ;
; -4.204 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1244 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.145      ;
; -4.201 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~70   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.134      ;
; -4.200 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~585  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.269      ; 5.464      ;
; -4.190 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1720 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 5.134      ;
; -4.189 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~165  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.117      ;
; -4.186 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1799 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.116      ;
; -4.181 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~189  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.123      ;
; -4.175 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1496 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.110      ;
; -4.173 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~2056 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.115      ;
; -4.172 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1254 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.103      ;
; -4.171 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~709  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.102      ;
; -4.168 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1091 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.098      ;
; -4.167 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~836  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.043     ; 5.119      ;
; -4.158 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~142  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.089      ;
; -4.158 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~646  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.090      ;
; -4.155 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1149 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.079      ;
; -4.143 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1639 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.082      ;
; -4.143 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~493  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.077      ;
; -4.143 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1429 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.089      ;
; -4.137 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~28   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.079      ;
; -4.136 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~472  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.071      ;
; -4.136 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~296  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.094      ;
; -4.131 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~295  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.088      ;
; -4.124 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~50   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.244      ; 5.363      ;
; -4.119 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1215 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.056      ;
; -4.116 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~605  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.038      ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'address[1]'                                                                                                                              ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.289 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 0.500        ; 5.347      ; 5.434      ;
; -0.274 ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 0.500        ; 5.354      ; 5.431      ;
; -0.203 ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 0.500        ; 5.356      ; 5.496      ;
; -0.196 ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 0.500        ; 5.356      ; 5.489      ;
; -0.181 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 0.500        ; 5.355      ; 5.471      ;
; -0.158 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 0.500        ; 5.353      ; 5.313      ;
; -0.119 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; memoria:memoria_port|data_out[0] ; clk          ; address[1]  ; 1.000        ; 2.998      ; 3.185      ;
; 0.132  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2] ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 1.000        ; 3.125      ; 3.276      ;
; 0.239  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 0.500        ; 5.347      ; 5.044      ;
; 0.297  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 1.000        ; 3.130      ; 3.115      ;
; 0.320  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2]   ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 1.000        ; 3.130      ; 3.093      ;
; 0.352  ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 1.000        ; 5.354      ; 5.305      ;
; 0.360  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 1.000        ; 2.817      ; 2.735      ;
; 0.363  ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 1.000        ; 5.347      ; 5.282      ;
; 0.377  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 1.000        ; 3.121      ; 3.159      ;
; 0.382  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 1.000        ; 3.122      ; 3.157      ;
; 0.404  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 1.000        ; 3.124      ; 3.002      ;
; 0.433  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 1.000        ; 3.127      ; 3.111      ;
; 0.439  ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 1.000        ; 5.356      ; 5.354      ;
; 0.441  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4] ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 1.000        ; 3.122      ; 3.098      ;
; 0.455  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 1.000        ; 3.122      ; 2.945      ;
; 0.460  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7] ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.118      ; 3.074      ;
; 0.463  ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 1.000        ; 5.356      ; 5.330      ;
; 0.475  ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 1.000        ; 5.353      ; 5.180      ;
; 0.480  ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 1.000        ; 5.355      ; 5.310      ;
; 0.485  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 1.000        ; 3.132      ; 3.064      ;
; 0.508  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 1.000        ; 3.121      ; 3.028      ;
; 0.570  ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 0.500        ; 5.559      ; 4.577      ;
; 0.571  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.123      ; 2.968      ;
; 0.891  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 1.000        ; 5.347      ; 4.892      ;
; 1.147  ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 1.000        ; 5.559      ; 4.500      ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'address[1]'                                                                                                                               ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.541 ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 0.000        ; 5.798      ; 4.257      ;
; -0.928 ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 0.000        ; 5.541      ; 4.613      ;
; -0.918 ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; -0.500       ; 5.798      ; 4.400      ;
; -0.764 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 0.000        ; 5.541      ; 4.777      ;
; -0.667 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.392      ; 2.765      ;
; -0.655 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.401      ; 2.786      ;
; -0.628 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 0.000        ; 5.547      ; 4.919      ;
; -0.608 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.389      ; 2.821      ;
; -0.606 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.391      ; 2.825      ;
; -0.600 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.389      ; 2.829      ;
; -0.582 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2]   ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.398      ; 2.856      ;
; -0.578 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4] ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.391      ; 2.853      ;
; -0.572 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.398      ; 2.866      ;
; -0.566 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.097      ; 2.571      ;
; -0.528 ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 0.000        ; 5.550      ; 5.022      ;
; -0.524 ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 0.000        ; 5.549      ; 5.025      ;
; -0.510 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7] ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.386      ; 2.916      ;
; -0.507 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 0.000        ; 5.549      ; 5.042      ;
; -0.486 ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 0.000        ; 5.551      ; 5.065      ;
; -0.481 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.395      ; 2.954      ;
; -0.478 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.390      ; 2.952      ;
; -0.473 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.389      ; 2.956      ;
; -0.398 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2] ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.394      ; 3.036      ;
; -0.327 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; memoria:memoria_port|data_out[0] ; clk          ; address[1]  ; 0.000        ; 3.324      ; 3.037      ;
; -0.286 ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; -0.500       ; 5.541      ; 4.775      ;
; -0.106 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; -0.500       ; 5.541      ; 4.955      ;
; -0.020 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; -0.500       ; 5.547      ; 5.047      ;
; 0.090  ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; -0.500       ; 5.549      ; 5.159      ;
; 0.117  ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; -0.500       ; 5.550      ; 5.187      ;
; 0.130  ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; -0.500       ; 5.549      ; 5.199      ;
; 0.144  ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; -0.500       ; 5.551      ; 5.215      ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                               ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.414 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; 0.000        ; 2.561      ; 3.159      ;
; 0.735 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; address[1]   ; clk         ; 0.000        ; 2.530      ; 3.449      ;
; 0.773 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.186      ;
; 0.834 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.252      ;
; 0.851 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.269      ;
; 0.937 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; address[1]   ; clk         ; 0.000        ; 2.224      ; 3.345      ;
; 0.983 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; address[1]   ; clk         ; 0.000        ; 2.224      ; 3.391      ;
; 1.016 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1983       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.430      ;
; 1.016 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1979       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.430      ;
; 1.026 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; address[1]   ; clk         ; 0.000        ; 2.225      ; 3.435      ;
; 1.062 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.480      ;
; 1.083 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; -0.500       ; 2.561      ; 3.328      ;
; 1.096 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~795        ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.507      ;
; 1.096 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~796        ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.507      ;
; 1.096 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~793        ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.507      ;
; 1.096 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~794        ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.507      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1501       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1503       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1502       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1504       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1499       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1500       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1497       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.110 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1498       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.522      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1085       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1087       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1086       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1088       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1083       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1081       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.116 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1082       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.527      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1277       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1279       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1278       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1280       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1275       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1276       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1273       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.125 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1274       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.536      ;
; 1.128 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1981       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.540      ;
; 1.128 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1982       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.540      ;
; 1.128 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1984       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.540      ;
; 1.128 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1980       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.540      ;
; 1.128 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1977       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.540      ;
; 1.128 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1978       ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.540      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~893        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~895        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~894        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~896        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~891        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~892        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~889        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~890        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~989        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~991        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~990        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~992        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~987        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~988        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~985        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.157 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~986        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1341       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1343       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1342       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1344       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1339       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1340       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1337       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.158 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1338       ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.571      ;
; 1.164 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~448        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.578      ;
; 1.164 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~443        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.578      ;
; 1.164 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~441        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.578      ;
; 1.164 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~442        ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.578      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1293       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1295       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1294       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1296       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1291       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1292       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1289       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.190 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1290       ; address[1]   ; clk         ; 0.000        ; 2.227      ; 3.601      ;
; 1.208 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.615      ;
; 1.210 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.623      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~61         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~63         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~62         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~64         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~59         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~60         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~57         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.224 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~58         ; address[1]   ; clk         ; 0.000        ; 2.216      ; 3.624      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~477        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~479        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~478        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~480        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~475        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~476        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~473        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.257 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~474        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.670      ;
; 1.279 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1031       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.686      ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1002              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1003              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1004              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1005              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1006              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1007              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1008              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1009              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1012              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1013              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1014              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1015              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1016              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1017              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1018              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1019              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1020              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1021              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1022              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1023              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1024              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1025              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1026              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1027              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1028              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1029              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1030              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1031              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1032              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1033              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1034              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1035              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1036              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1037              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1038              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1039              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1040              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1041              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1042              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1043              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1044              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1045              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1046              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1047              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1048              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1049              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1050              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1051              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1052              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1053              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1054              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1055              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1056              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1057              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1058              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1059              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1060              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1061              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1062              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1063              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1064              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1065              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1066              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1067              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1068              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'address[1]'                                                                            ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; address[1] ; Rise       ; address[1]                                  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[0]            ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[1]            ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[7]            ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[3]            ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[6]            ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[2]            ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[5]            ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[4]            ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[0]|datab              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[1]|datad              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]|datad              ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[3]|datad              ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[6]|datad              ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|inclk[0] ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|outclk   ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~2|combout          ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[2]|datad              ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22|combout         ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[5]|datad              ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[4]|datad              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|o                          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria_port|data_out[7]~2|datad            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|i                          ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22|datad           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria_port|data_out[7]~2|datad            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|o                          ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[5]|datad              ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[4]|datad              ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[3]|datad              ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[6]|datad              ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22|combout         ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[2]|datad              ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|inclk[0] ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|outclk   ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~2|combout          ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[1]|datad              ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]|datad              ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[0]|datab              ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[5]            ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[4]            ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[3]            ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[6]            ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[2]            ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[1]            ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[7]            ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[0]            ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 3.576  ; 4.065  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 2.444  ; 2.820  ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.628  ; 0.769  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 3.522  ; 3.822  ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 2.356  ; 2.717  ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 3.054  ; 3.301  ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 3.226  ; 3.577  ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 3.576  ; 4.065  ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 2.915  ; 3.393  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.682  ; 1.144  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.171  ; 0.476  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 0.012  ; 0.363  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; -0.506 ; -0.135 ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.366  ; 0.788  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.497 ; -0.114 ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; -0.065 ; 0.372  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.448 ; -0.069 ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.682  ; 1.144  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.548  ; 0.976  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 0.355  ; 0.698  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.394  ; 0.804  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; -0.407 ; -0.031 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.293  ; 0.670  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.607 ; -0.210 ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.548  ; 0.976  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.665 ; -0.299 ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.065  ; 0.487  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 8.653  ; 9.085  ; Rise       ; clk             ;
;  address[0]    ; clk        ; 8.468  ; 9.017  ; Rise       ; clk             ;
;  address[1]    ; clk        ; 3.898  ; 4.084  ; Rise       ; clk             ;
;  address[2]    ; clk        ; 8.371  ; 8.740  ; Rise       ; clk             ;
;  address[3]    ; clk        ; 7.704  ; 8.173  ; Rise       ; clk             ;
;  address[4]    ; clk        ; 8.653  ; 9.085  ; Rise       ; clk             ;
;  address[5]    ; clk        ; 7.722  ; 8.120  ; Rise       ; clk             ;
;  address[6]    ; clk        ; 8.049  ; 8.456  ; Rise       ; clk             ;
;  address[7]    ; clk        ; 7.997  ; 8.454  ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 4.293  ; 4.803  ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 3.012  ; 3.506  ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 3.731  ; 4.212  ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 3.364  ; 3.827  ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 4.107  ; 4.635  ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 4.293  ; 4.803  ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 3.534  ; 4.005  ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 3.676  ; 4.040  ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 3.996  ; 4.441  ; Rise       ; clk             ;
; writee         ; clk        ; 4.993  ; 5.345  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.541  ; 1.398  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.591 ; -0.973 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.541  ; 1.398  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.754 ; -2.142 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -0.722 ; -1.030 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; -0.154 ; -0.550 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.109  ; -0.296 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -0.642 ; -1.107 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 1.397  ; 1.049  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.522  ; 1.158  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 1.141  ; 0.850  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 1.029  ; 0.685  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 1.522  ; 1.158  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.614  ; 0.238  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.399  ; 1.035  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 1.033  ; 0.629  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 1.482  ; 1.120  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.323  ; -0.077 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.690  ; 1.340  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 1.024  ; 0.696  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.767  ; 0.364  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 1.428  ; 1.061  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.685  ; 0.353  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.507  ; 1.127  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.454  ; 0.071  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.690  ; 1.340  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.917  ; 0.551  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.454 ; -0.623 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -1.545 ; -1.887 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.454 ; -0.623 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -2.116 ; -2.465 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -2.220 ; -2.529 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -1.209 ; -1.581 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -1.125 ; -1.516 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -1.572 ; -1.922 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.606 ; -1.967 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -1.031 ; -1.407 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -1.145 ; -1.537 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -1.287 ; -1.677 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -1.346 ; -1.762 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -1.057 ; -1.430 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -1.074 ; -1.457 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -1.268 ; -1.652 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -1.031 ; -1.407 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -1.033 ; -1.430 ; Rise       ; clk             ;
; writee         ; clk        ; -1.890 ; -2.232 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 8.758  ; 8.777  ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.758  ; 8.777  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 7.004  ; 6.912  ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.242  ; 6.776  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.092  ; 7.030  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 6.690  ; 6.936  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 6.781  ; 6.720  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.787  ; 6.730  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 10.897 ; 10.850 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 10.703 ; 10.850 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 10.685 ; 10.579 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 10.569 ; 10.599 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 10.879 ; 10.778 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 10.897 ; 10.683 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 10.835 ; 10.705 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 10.835 ; 10.778 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 11.003 ; 11.108 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 11.003 ; 11.108 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 10.892 ; 10.821 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 10.885 ; 10.857 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 10.889 ; 10.802 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 10.712 ; 10.632 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 10.892 ; 10.831 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 10.831 ; 10.785 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 8.758  ; 8.777  ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.758  ; 8.777  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 7.004  ; 6.912  ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.242  ; 6.776  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.092  ; 7.030  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 6.690  ; 6.936  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 6.781  ; 6.720  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.787  ; 6.730  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 6.628  ; 6.747  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.432  ; 5.411  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.086  ; 5.058  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 6.628  ; 6.747  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.178  ; 5.178  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.442  ; 5.449  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.148  ; 5.147  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.188  ; 5.188  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.397  ; 5.402  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.437  ; 5.456  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.402  ; 5.391  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.079  ; 5.039  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.437  ; 5.456  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.195  ; 5.193  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.420  ; 5.410  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.170  ; 5.170  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.285  ; 5.266  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.164  ; 5.161  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 6.287 ; 6.198 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.115 ; 8.163 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 6.502 ; 6.383 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.066 ; 6.610 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 6.585 ; 6.495 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 6.530 ; 6.770 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 6.287 ; 6.198 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.294 ; 6.207 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 9.714 ; 9.617 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 9.756 ; 9.870 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 9.714 ; 9.622 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 9.721 ; 9.617 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 9.912 ; 9.793 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 9.918 ; 9.810 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 9.867 ; 9.753 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 9.914 ; 9.794 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 9.175 ; 9.114 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 9.523 ; 9.603 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 9.399 ; 9.298 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 9.392 ; 9.313 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 9.358 ; 9.277 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 9.175 ; 9.114 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 9.389 ; 9.331 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 9.338 ; 9.263 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 6.287 ; 6.198 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.115 ; 8.163 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 6.502 ; 6.383 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.066 ; 6.610 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 6.585 ; 6.495 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 6.530 ; 6.770 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 6.287 ; 6.198 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.294 ; 6.207 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 4.991 ; 4.961 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.327 ; 5.306 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 4.991 ; 4.961 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 6.522 ; 6.640 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.337 ; 5.343 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.054 ; 5.053 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.292 ; 5.297 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 4.985 ; 4.945 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.299 ; 5.287 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 4.985 ; 4.945 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.332 ; 5.349 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.101 ; 5.099 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.317 ; 5.306 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.076 ; 5.075 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.179 ; 5.160 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.069 ; 5.066 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; adres_2[0]  ; 9.031  ; 9.076  ; 9.399  ; 9.503  ;
; address[0] ; adres_2[1]  ; 7.058  ;        ;        ; 7.350  ;
; address[0] ; adres_2[2]  ; 7.295  ;        ;        ; 7.608  ;
; address[0] ; adres_2[3]  ; 7.145  ; 7.082  ; 7.563  ; 7.486  ;
; address[0] ; adres_2[4]  ;        ; 6.968  ; 7.480  ;        ;
; address[0] ; adres_2[5]  ; 6.811  ; 6.724  ; 7.222  ; 7.150  ;
; address[0] ; adres_2[6]  ; 6.839  ; 6.725  ; 7.198  ; 7.170  ;
; address[2] ; adres_2[0]  ; 7.966  ; 8.034  ; 8.331  ; 8.407  ;
; address[2] ; adres_2[1]  ; 6.954  ; 6.833  ; 7.369  ; 7.240  ;
; address[2] ; adres_2[2]  ; 7.182  ; 7.065  ; 7.598  ; 7.473  ;
; address[2] ; adres_2[3]  ; 7.028  ; 6.939  ; 7.443  ; 7.346  ;
; address[2] ; adres_2[4]  ; 6.973  ; 6.847  ; 7.390  ; 7.256  ;
; address[2] ; adres_2[5]  ; 6.720  ;        ;        ; 7.038  ;
; address[2] ; adres_2[6]  ; 6.735  ; 6.652  ; 7.150  ; 7.059  ;
; address[3] ; adres_2[0]  ; 8.527  ; 8.597  ; 9.001  ; 9.040  ;
; address[3] ; adres_2[1]  ; 8.820  ; 8.788  ; 9.491  ; 9.323  ;
; address[3] ; adres_2[2]  ;        ; 9.016  ; 9.713  ;        ;
; address[3] ; adres_2[3]  ; 8.949  ; 8.839  ; 9.506  ; 9.445  ;
; address[3] ; adres_2[4]  ; 8.859  ; 8.777  ; 9.484  ; 9.341  ;
; address[3] ; adres_2[5]  ; 8.623  ; 8.536  ; 9.219  ; 9.161  ;
; address[3] ; adres_2[6]  ; 8.635  ; 8.607  ; 9.272  ; 9.179  ;
; address[4] ; adres_1[0]  ; 6.769  ; 6.890  ; 7.183  ; 7.251  ;
; address[4] ; adres_1[1]  ; 8.366  ;        ;        ; 8.734  ;
; address[4] ; adres_1[2]  ; 8.773  ;        ;        ; 9.170  ;
; address[4] ; adres_1[3]  ; 8.172  ; 8.140  ; 8.642  ; 8.563  ;
; address[4] ; adres_1[4]  ;        ; 10.139 ; 10.585 ;        ;
; address[4] ; adres_1[5]  ; 8.320  ; 8.306  ; 8.792  ; 8.751  ;
; address[4] ; adres_1[6]  ; 6.531  ; 6.484  ; 6.909  ; 6.826  ;
; address[5] ; adres_1[0]  ; 6.522  ; 6.636  ; 6.882  ; 7.004  ;
; address[5] ; adres_1[1]  ; 7.282  ; 7.177  ; 7.691  ; 7.616  ;
; address[5] ; adres_1[2]  ;        ; 7.552  ; 7.988  ;        ;
; address[5] ; adres_1[3]  ; 7.474  ; 7.409  ; 7.865  ; 7.829  ;
; address[5] ; adres_1[4]  ; 9.411  ;        ;        ; 9.772  ;
; address[5] ; adres_1[5]  ; 7.639  ; 7.582  ; 8.025  ; 7.999  ;
; address[5] ; adres_1[6]  ; 6.573  ; 6.499  ; 6.927  ; 6.845  ;
; address[6] ; adres_1[0]  ; 6.911  ; 7.027  ; 7.327  ; 7.415  ;
; address[6] ; adres_1[1]  ; 7.858  ; 7.844  ; 8.326  ; 8.176  ;
; address[6] ; adres_1[2]  ; 7.802  ; 7.729  ; 8.190  ; 8.175  ;
; address[6] ; adres_1[3]  ; 7.578  ; 7.542  ; 8.015  ; 7.943  ;
; address[6] ; adres_1[4]  ; 10.085 ; 10.048 ; 10.525 ; 10.418 ;
; address[6] ; adres_1[5]  ; 7.731  ;        ;        ; 8.129  ;
; address[6] ; adres_1[6]  ; 7.071  ; 7.028  ; 7.469  ; 7.379  ;
; address[7] ; adres_1[0]  ; 6.840  ; 6.955  ; 7.265  ; 7.342  ;
; address[7] ; adres_1[1]  ; 7.736  ; 7.633  ; 8.121  ; 8.010  ;
; address[7] ; adres_1[2]  ;        ; 7.480  ; 7.985  ;        ;
; address[7] ; adres_1[3]  ; 7.414  ; 7.351  ; 7.869  ; 7.798  ;
; address[7] ; adres_1[4]  ; 9.929  ; 9.842  ; 10.229 ; 10.134 ;
; address[7] ; adres_1[5]  ; 7.577  ; 7.524  ; 8.030  ; 7.969  ;
; address[7] ; adres_1[6]  ; 6.464  ; 6.386  ; 6.812  ; 6.765  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+-------+--------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+------------+-------------+-------+-------+--------+--------+
; address[0] ; adres_2[0]  ; 8.777 ; 8.822 ; 9.134  ; 9.237  ;
; address[0] ; adres_2[1]  ; 6.829 ;       ;        ; 7.109  ;
; address[0] ; adres_2[2]  ; 7.070 ;       ;        ; 7.340  ;
; address[0] ; adres_2[3]  ; 6.915 ; 6.852 ; 7.317  ; 7.223  ;
; address[0] ; adres_2[4]  ;       ; 6.771 ; 7.290  ;        ;
; address[0] ; adres_2[5]  ; 6.627 ; 6.553 ; 7.021  ; 6.928  ;
; address[0] ; adres_2[6]  ; 6.619 ; 6.563 ; 7.025  ; 6.960  ;
; address[2] ; adres_2[0]  ; 7.754 ; 7.822 ; 8.110  ; 8.184  ;
; address[2] ; adres_2[1]  ; 6.785 ; 6.666 ; 7.188  ; 7.063  ;
; address[2] ; adres_2[2]  ; 7.004 ; 6.889 ; 7.408  ; 7.287  ;
; address[2] ; adres_2[3]  ; 6.856 ; 6.768 ; 7.259  ; 7.165  ;
; address[2] ; adres_2[4]  ; 6.803 ; 6.680 ; 7.208  ; 7.079  ;
; address[2] ; adres_2[5]  ; 6.560 ;       ;        ; 6.869  ;
; address[2] ; adres_2[6]  ; 6.575 ; 6.492 ; 6.978  ; 6.889  ;
; address[3] ; adres_2[0]  ; 8.293 ; 8.361 ; 8.751  ; 8.793  ;
; address[3] ; adres_2[1]  ; 8.577 ; 8.503 ; 9.186  ; 9.062  ;
; address[3] ; adres_2[2]  ;       ; 8.711 ; 9.388  ;        ;
; address[3] ; adres_2[3]  ; 8.700 ; 8.593 ; 9.240  ; 9.179  ;
; address[3] ; adres_2[4]  ; 8.599 ; 8.533 ; 9.220  ; 9.057  ;
; address[3] ; adres_2[5]  ; 8.356 ; 8.302 ; 8.964  ; 8.852  ;
; address[3] ; adres_2[6]  ; 8.367 ; 8.313 ; 8.955  ; 8.888  ;
; address[4] ; adres_1[0]  ; 6.606 ; 6.726 ; 7.009  ; 7.077  ;
; address[4] ; adres_1[1]  ; 8.083 ;       ;        ; 8.461  ;
; address[4] ; adres_1[2]  ; 8.489 ;       ;        ; 8.862  ;
; address[4] ; adres_1[3]  ; 7.902 ; 7.863 ; 8.346  ; 8.278  ;
; address[4] ; adres_1[4]  ;       ; 9.818 ; 10.265 ;        ;
; address[4] ; adres_1[5]  ; 8.067 ; 8.037 ; 8.527  ; 8.439  ;
; address[4] ; adres_1[6]  ; 6.336 ; 6.333 ; 6.747  ; 6.606  ;
; address[5] ; adres_1[0]  ; 6.368 ; 6.481 ; 6.720  ; 6.839  ;
; address[5] ; adres_1[1]  ; 7.100 ; 6.997 ; 7.498  ; 7.423  ;
; address[5] ; adres_1[2]  ;       ; 7.356 ; 7.783  ;        ;
; address[5] ; adres_1[3]  ; 7.283 ; 7.217 ; 7.664  ; 7.626  ;
; address[5] ; adres_1[4]  ; 9.142 ;       ;        ; 9.492  ;
; address[5] ; adres_1[5]  ; 7.441 ; 7.386 ; 7.819  ; 7.791  ;
; address[5] ; adres_1[6]  ; 6.420 ; 6.347 ; 6.763  ; 6.684  ;
; address[6] ; adres_1[0]  ; 6.739 ; 6.856 ; 7.146  ; 7.233  ;
; address[6] ; adres_1[1]  ; 7.652 ; 7.609 ; 8.078  ; 7.960  ;
; address[6] ; adres_1[2]  ; 7.601 ; 7.529 ; 7.978  ; 7.960  ;
; address[6] ; adres_1[3]  ; 7.327 ; 7.287 ; 7.750  ; 7.700  ;
; address[6] ; adres_1[4]  ; 9.779 ; 9.753 ; 10.219 ; 10.093 ;
; address[6] ; adres_1[5]  ; 7.498 ;       ;        ; 7.842  ;
; address[6] ; adres_1[6]  ; 6.876 ; 6.815 ; 7.246  ; 7.191  ;
; address[7] ; adres_1[0]  ; 6.675 ; 6.731 ; 7.036  ; 7.166  ;
; address[7] ; adres_1[1]  ; 7.537 ; 7.436 ; 7.910  ; 7.803  ;
; address[7] ; adres_1[2]  ;       ; 7.290 ; 7.782  ;        ;
; address[7] ; adres_1[3]  ; 7.229 ; 7.165 ; 7.670  ; 7.600  ;
; address[7] ; adres_1[4]  ; 9.643 ; 9.557 ; 9.935  ; 9.843  ;
; address[7] ; adres_1[5]  ; 7.386 ; 7.333 ; 7.825  ; 7.766  ;
; address[7] ; adres_1[6]  ; 6.314 ; 6.239 ; 6.655  ; 6.607  ;
+------------+-------------+-------+-------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -2.752 ; -2602.348     ;
; address[1] ; -0.199 ; -0.957        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[1] ; -1.178 ; -5.592        ;
; clk        ; 0.100  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -2202.756                  ;
; address[1] ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.752 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1879 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.048     ; 3.691      ;
; -2.741 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~655  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.682      ;
; -2.735 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~591  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.676      ;
; -2.722 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~2004 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.667      ;
; -2.676 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~287  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.627      ;
; -2.676 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1148 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.622      ;
; -2.674 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~351  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.623      ;
; -2.671 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1980 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.628      ;
; -2.663 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~382  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.612      ;
; -2.662 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1916 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.608      ;
; -2.654 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~56   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.621      ;
; -2.642 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1992 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.599      ;
; -2.621 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~572  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 3.580      ;
; -2.614 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~207  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.561      ;
; -2.595 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~768  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.537      ;
; -2.590 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1600 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.532      ;
; -2.587 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1660 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.540      ;
; -2.586 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1367 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 3.521      ;
; -2.582 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~830  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.029     ; 3.540      ;
; -2.582 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~703  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.531      ;
; -2.581 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~590  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.028     ; 3.540      ;
; -2.581 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~78   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.536      ;
; -2.574 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1107 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.516      ;
; -2.571 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~247  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.527      ;
; -2.564 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1908 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 3.523      ;
; -2.562 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1423 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.513      ;
; -2.561 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1428 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.515      ;
; -2.560 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1270 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.507      ;
; -2.558 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~924  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.514      ;
; -2.556 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~914  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.128      ; 3.671      ;
; -2.552 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~764  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.029     ; 3.510      ;
; -2.551 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~866  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.127      ; 3.665      ;
; -2.543 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~668  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.495      ;
; -2.539 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~868  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.485      ;
; -2.531 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1798 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.481      ;
; -2.530 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~318  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.477      ;
; -2.529 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1522 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.133      ; 3.649      ;
; -2.525 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1362 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.134      ; 3.646      ;
; -2.518 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~92   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.475      ;
; -2.516 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1618 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.139      ; 3.642      ;
; -2.511 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~583  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.460      ;
; -2.505 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1928 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.459      ;
; -2.503 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~328  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.470      ;
; -2.497 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1824 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.434      ;
; -2.490 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~252  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.029     ; 3.448      ;
; -2.488 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1307 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.435      ;
; -2.485 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~636  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.442      ;
; -2.484 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1300 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.434      ;
; -2.484 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1896 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.438      ;
; -2.483 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~89   ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.616      ;
; -2.483 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~615  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.427      ;
; -2.482 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~759  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.438      ;
; -2.479 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~732  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.431      ;
; -2.478 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1727 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.418      ;
; -2.477 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~367  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.411      ;
; -2.477 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1784 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.433      ;
; -2.475 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~585  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.620      ;
; -2.473 ; address[1]                                    ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; address[1]   ; clk         ; 0.500        ; 1.357      ; 4.297      ;
; -2.471 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~303  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 3.407      ;
; -2.467 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1554 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.134      ; 3.588      ;
; -2.467 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1460 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.420      ;
; -2.465 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1301 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.028     ; 3.424      ;
; -2.464 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~616  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.410      ;
; -2.462 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~456  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.416      ;
; -2.461 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1044 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.411      ;
; -2.461 ; address[1]                                    ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; address[1]   ; clk         ; 0.500        ; 1.354      ; 4.282      ;
; -2.458 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1876 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.415      ;
; -2.456 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~124  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.422      ;
; -2.456 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1720 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.412      ;
; -2.453 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~604  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.410      ;
; -2.450 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~996  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.395      ;
; -2.446 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~804  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.389      ;
; -2.441 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~220  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.392      ;
; -2.435 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1828 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.386      ;
; -2.423 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~2056 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.379      ;
; -2.420 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~836  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.381      ;
; -2.412 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~189  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.367      ;
; -2.409 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1244 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.361      ;
; -2.405 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~142  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.348      ;
; -2.403 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1215 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.351      ;
; -2.403 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~903  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 3.365      ;
; -2.401 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1340 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.345      ;
; -2.393 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~296  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.360      ;
; -2.392 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1091 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.335      ;
; -2.391 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1402 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.128      ; 3.506      ;
; -2.388 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~503  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.342      ;
; -2.385 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1639 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.337      ;
; -2.382 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~986  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.136      ; 3.505      ;
; -2.380 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1836 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.337      ;
; -2.379 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1799 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.321      ;
; -2.377 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1769 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.140      ; 3.504      ;
; -2.377 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1429 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.028     ; 3.336      ;
; -2.371 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~165  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.313      ;
; -2.369 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1254 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.312      ;
; -2.368 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~690  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.132      ; 3.487      ;
; -2.368 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~424  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.323      ;
; -2.366 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1496 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.315      ;
; -2.365 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~460  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.310      ;
; -2.365 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1185 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.507      ;
; -2.362 ; memoria:memoria_port|rw_96x8_sync:RAM|RW~472  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.310      ;
+--------+-----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'address[1]'                                                                                                                              ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.199 ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 0.500        ; 3.442      ; 3.700      ;
; -0.190 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 0.500        ; 3.438      ; 3.686      ;
; -0.158 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 0.500        ; 3.440      ; 3.656      ;
; -0.139 ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 0.500        ; 3.443      ; 3.736      ;
; -0.138 ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 0.500        ; 3.445      ; 3.737      ;
; -0.133 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 0.500        ; 3.443      ; 3.729      ;
; 0.127  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 0.500        ; 3.438      ; 3.465      ;
; 0.250  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; memoria:memoria_port|data_out[0] ; clk          ; address[1]  ; 1.000        ; 1.968      ; 2.119      ;
; 0.352  ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 0.500        ; 3.573      ; 3.142      ;
; 0.445  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2] ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 1.000        ; 2.036      ; 2.130      ;
; 0.510  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 1.000        ; 2.032      ; 2.155      ;
; 0.522  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 1.000        ; 2.032      ; 2.144      ;
; 0.552  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 1.000        ; 2.037      ; 2.023      ;
; 0.573  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 1.000        ; 2.037      ; 2.098      ;
; 0.586  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 1.000        ; 2.032      ; 2.079      ;
; 0.594  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2]   ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 1.000        ; 2.036      ; 1.981      ;
; 0.601  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 1.000        ; 2.034      ; 1.971      ;
; 0.626  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7] ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 1.000        ; 2.031      ; 2.039      ;
; 0.633  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 1.000        ; 2.033      ; 1.938      ;
; 0.637  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 1.000        ; 1.852      ; 1.753      ;
; 0.646  ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4] ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 1.000        ; 2.034      ; 2.022      ;
; 0.682  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 1.000        ; 2.039      ; 1.991      ;
; 0.686  ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 1.000        ; 2.033      ; 1.981      ;
; 0.709  ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 1.000        ; 3.438      ; 3.287      ;
; 0.722  ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 1.000        ; 3.442      ; 3.279      ;
; 0.762  ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 1.000        ; 3.440      ; 3.236      ;
; 0.778  ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 1.000        ; 3.443      ; 3.319      ;
; 0.788  ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 1.000        ; 3.445      ; 3.311      ;
; 0.793  ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 1.000        ; 3.443      ; 3.303      ;
; 1.090  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 1.000        ; 3.438      ; 3.002      ;
; 1.305  ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 1.000        ; 3.573      ; 2.689      ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'address[1]'                                                                                                                               ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.178 ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; 0.000        ; 3.729      ; 2.551      ;
; -0.813 ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; 0.000        ; 3.566      ; 2.753      ;
; -0.724 ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; 0.000        ; 3.566      ; 2.842      ;
; -0.612 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 0.000        ; 2.216      ; 1.644      ;
; -0.610 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 0.000        ; 2.212      ; 1.642      ;
; -0.590 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 0.000        ; 2.036      ; 1.486      ;
; -0.579 ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; 0.000        ; 3.569      ; 2.990      ;
; -0.577 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; memoria:memoria_port|data_out[1] ; clk          ; address[1]  ; 0.000        ; 2.211      ; 1.674      ;
; -0.574 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[2]   ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 0.000        ; 2.213      ; 1.679      ;
; -0.566 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; memoria:memoria_port|data_out[6] ; clk          ; address[1]  ; 0.000        ; 2.215      ; 1.689      ;
; -0.565 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4] ; memoria:memoria_port|data_out[4] ; clk          ; address[1]  ; 0.000        ; 2.211      ; 1.686      ;
; -0.562 ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; 0.000        ; 3.572      ; 3.010      ;
; -0.541 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 0.000        ; 2.210      ; 1.709      ;
; -0.519 ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; 0.000        ; 3.572      ; 3.053      ;
; -0.512 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7] ; memoria:memoria_port|data_out[7] ; clk          ; address[1]  ; 0.000        ; 2.209      ; 1.737      ;
; -0.511 ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; 0.000        ; 3.573      ; 3.062      ;
; -0.506 ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; 0.000        ; 3.570      ; 3.064      ;
; -0.496 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 0.000        ; 2.210      ; 1.754      ;
; -0.466 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 0.000        ; 2.215      ; 1.789      ;
; -0.448 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; memoria:memoria_port|data_out[5] ; clk          ; address[1]  ; 0.000        ; 2.210      ; 1.802      ;
; -0.447 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; memoria:memoria_port|data_out[3] ; clk          ; address[1]  ; 0.000        ; 2.210      ; 1.803      ;
; -0.446 ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2] ; memoria:memoria_port|data_out[2] ; clk          ; address[1]  ; 0.000        ; 2.213      ; 1.807      ;
; -0.394 ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; memoria:memoria_port|data_out[0] ; clk          ; address[1]  ; 0.000        ; 2.181      ; 1.827      ;
; -0.307 ; address[1]                                          ; memoria:memoria_port|data_out[0] ; address[1]   ; address[1]  ; -0.500       ; 3.729      ; 2.942      ;
; 0.148  ; address[1]                                          ; memoria:memoria_port|data_out[7] ; address[1]   ; address[1]  ; -0.500       ; 3.566      ; 3.234      ;
; 0.236  ; address[1]                                          ; memoria:memoria_port|data_out[1] ; address[1]   ; address[1]  ; -0.500       ; 3.566      ; 3.322      ;
; 0.316  ; address[1]                                          ; memoria:memoria_port|data_out[6] ; address[1]   ; address[1]  ; -0.500       ; 3.569      ; 3.405      ;
; 0.366  ; address[1]                                          ; memoria:memoria_port|data_out[3] ; address[1]   ; address[1]  ; -0.500       ; 3.572      ; 3.458      ;
; 0.381  ; address[1]                                          ; memoria:memoria_port|data_out[5] ; address[1]   ; address[1]  ; -0.500       ; 3.572      ; 3.473      ;
; 0.389  ; address[1]                                          ; memoria:memoria_port|data_out[4] ; address[1]   ; address[1]  ; -0.500       ; 3.573      ; 3.482      ;
; 0.389  ; address[1]                                          ; memoria:memoria_port|data_out[2] ; address[1]   ; address[1]  ; -0.500       ; 3.570      ; 3.479      ;
+--------+-----------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                               ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.100 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; 0.000        ; 1.605      ; 1.829      ;
; 0.318 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[1]   ; address[1]   ; clk         ; 0.000        ; 1.586      ; 2.028      ;
; 0.385 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3] ; address[1]   ; clk         ; 0.000        ; 1.406      ; 1.915      ;
; 0.401 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; 0.000        ; 1.411      ; 1.936      ;
; 0.440 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[4]   ; address[1]   ; clk         ; 0.000        ; 1.406      ; 1.970      ;
; 0.444 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[3]   ; address[1]   ; clk         ; 0.000        ; 1.411      ; 1.979      ;
; 0.464 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1] ; address[1]   ; clk         ; 0.000        ; 1.405      ; 1.993      ;
; 0.465 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[7]   ; address[1]   ; clk         ; 0.000        ; 1.405      ; 1.994      ;
; 0.502 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[5]   ; address[1]   ; clk         ; 0.000        ; 1.411      ; 2.037      ;
; 0.533 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1983       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.065      ;
; 0.533 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1979       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.065      ;
; 0.578 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~795        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.107      ;
; 0.578 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~796        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.107      ;
; 0.578 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~793        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.107      ;
; 0.578 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~794        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.107      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1277       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1279       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1278       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1280       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1275       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1276       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1273       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1274       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.124      ;
; 0.595 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|data_out[6]   ; address[1]   ; clk         ; 0.000        ; 1.403      ; 2.122      ;
; 0.602 ; address[1] ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6] ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.132      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1085       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1087       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1086       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1088       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1083       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1081       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.610 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1082       ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.139      ;
; 0.612 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1981       ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.142      ;
; 0.612 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1982       ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.142      ;
; 0.612 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1984       ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.142      ;
; 0.612 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1980       ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.142      ;
; 0.612 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1977       ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.142      ;
; 0.612 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1978       ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.142      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~893        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~895        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~894        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~896        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~891        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~892        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~889        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~890        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.145      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1031       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.140      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1030       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.140      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1027       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.140      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1025       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.140      ;
; 0.614 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1026       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.140      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1501       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1503       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1502       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1504       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1499       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1500       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1497       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.616 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1498       ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.148      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1293       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1295       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1294       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1296       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1291       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1292       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1289       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.626 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1290       ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.157      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1341       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1343       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1342       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1344       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1339       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1340       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1337       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1338       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.170      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~989        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~991        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~990        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~992        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~987        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~988        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~985        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.637 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~986        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.169      ;
; 0.657 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~448        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.191      ;
; 0.657 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~443        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.191      ;
; 0.657 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~441        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.191      ;
; 0.657 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~442        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.191      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~901        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~903        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~902        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~904        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~899        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~900        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~897        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.661 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~898        ; address[1]   ; clk         ; 0.000        ; 1.393      ; 2.178      ;
; 0.676 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1541       ; address[1]   ; clk         ; 0.000        ; 1.403      ; 2.203      ;
; 0.676 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1543       ; address[1]   ; clk         ; 0.000        ; 1.403      ; 2.203      ;
; 0.676 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1542       ; address[1]   ; clk         ; 0.000        ; 1.403      ; 2.203      ;
; 0.676 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1544       ; address[1]   ; clk         ; 0.000        ; 1.403      ; 2.203      ;
; 0.676 ; address[1] ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1539       ; address[1]   ; clk         ; 0.000        ; 1.403      ; 2.203      ;
+-------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|output_ports:OUT_ports|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rom_128x8_sync:ROM|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1002              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1003              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1004              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1005              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1006              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1007              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1008              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1009              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1012              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1013              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1014              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1015              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1016              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1017              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1018              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1019              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1020              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1021              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1022              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1023              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1024              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1025              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1026              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1027              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1028              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1029              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1030              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1031              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1032              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1033              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1034              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1035              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1036              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1037              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1038              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1039              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1040              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1041              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1042              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1043              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1044              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1045              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1046              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1047              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1048              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1049              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1050              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1051              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1052              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1053              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1054              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1055              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1056              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1057              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1058              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1059              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1060              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1061              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1062              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1063              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1064              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1065              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1066              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1067              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memoria:memoria_port|rw_96x8_sync:RAM|RW~1068              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'address[1]'                                                                            ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; address[1] ; Rise       ; address[1]                                  ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~2|combout          ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria_port|data_out[7]~2|datad            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|o                          ;
; 0.144  ; 0.144        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22|combout         ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22|datad           ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|inclk[0] ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|outclk   ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[5]            ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[1]            ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[4]            ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[7]            ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[0]            ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[2]            ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[3]            ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; memoria:memoria_port|data_out[6]            ;
; 0.202  ; 0.202        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[5]|datad              ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[1]|datad              ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[4]|datad              ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[7]|datad              ;
; 0.204  ; 0.204        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[2]|datad              ;
; 0.204  ; 0.204        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[3]|datad              ;
; 0.204  ; 0.204        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[6]|datad              ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; memoria_port|data_out[0]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|i                          ;
; 0.784  ; 0.784        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[0]|datab              ;
; 0.793  ; 0.793        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[2]|datad              ;
; 0.793  ; 0.793        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[3]|datad              ;
; 0.793  ; 0.793        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[6]|datad              ;
; 0.794  ; 0.794        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[1]|datad              ;
; 0.794  ; 0.794        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[4]|datad              ;
; 0.794  ; 0.794        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[5]|datad              ;
; 0.794  ; 0.794        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]|datad              ;
; 0.795  ; 0.795        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[0]            ;
; 0.798  ; 0.798        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[2]            ;
; 0.798  ; 0.798        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[3]            ;
; 0.798  ; 0.798        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[6]            ;
; 0.799  ; 0.799        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[1]            ;
; 0.799  ; 0.799        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[4]            ;
; 0.799  ; 0.799        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[5]            ;
; 0.799  ; 0.799        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria:memoria_port|data_out[7]            ;
; 0.824  ; 0.824        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|inclk[0] ;
; 0.824  ; 0.824        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22clkctrl|outclk   ;
; 0.850  ; 0.850        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22|datad           ;
; 0.855  ; 0.855        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~22|combout         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|o                          ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; memoria_port|data_out[7]~2|datad            ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; memoria_port|data_out[7]~2|combout          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; address[*]     ; address[1] ; 2.173  ; 3.095 ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 1.576  ; 2.013 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.271  ; 0.679 ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 2.173  ; 2.880 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 1.501  ; 1.932 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 1.806  ; 2.522 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 1.870  ; 2.696 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 2.162  ; 3.095 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 1.774  ; 2.622 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.387  ; 1.129 ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; -0.054 ; 0.606 ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; -0.102 ; 0.580 ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; -0.386 ; 0.260 ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.147  ; 0.848 ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.402 ; 0.253 ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; -0.133 ; 0.576 ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.335 ; 0.319 ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.387  ; 1.129 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.238  ; 0.985 ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 0.079  ; 0.761 ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.157  ; 0.843 ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; -0.329 ; 0.321 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.099  ; 0.754 ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.461 ; 0.214 ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.238  ; 0.985 ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.499 ; 0.135 ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; -0.032 ; 0.640 ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 5.666  ; 6.555 ; Rise       ; clk             ;
;  address[0]    ; clk        ; 5.608  ; 6.517 ; Rise       ; clk             ;
;  address[1]    ; clk        ; 2.430  ; 2.933 ; Rise       ; clk             ;
;  address[2]    ; clk        ; 5.422  ; 6.239 ; Rise       ; clk             ;
;  address[3]    ; clk        ; 4.983  ; 5.808 ; Rise       ; clk             ;
;  address[4]    ; clk        ; 5.666  ; 6.555 ; Rise       ; clk             ;
;  address[5]    ; clk        ; 4.940  ; 5.735 ; Rise       ; clk             ;
;  address[6]    ; clk        ; 5.267  ; 6.140 ; Rise       ; clk             ;
;  address[7]    ; clk        ; 5.227  ; 6.055 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 2.745  ; 3.652 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 1.958  ; 2.749 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 2.431  ; 3.305 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 2.126  ; 2.951 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 2.686  ; 3.571 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 2.745  ; 3.652 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 2.287  ; 3.100 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 2.315  ; 3.144 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 2.531  ; 3.386 ; Rise       ; clk             ;
; writee         ; clk        ; 3.107  ; 3.986 ; Rise       ; clk             ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.178  ; 0.787  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.235 ; -0.948 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.178  ; 0.787  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.014 ; -1.609 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -0.343 ; -0.869 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 0.005  ; -0.591 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.155  ; -0.571 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -0.311 ; -1.146 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 0.975  ; 0.318  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.028  ; 0.393  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.883  ; 0.241  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 0.758  ; 0.087  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 1.028  ; 0.393  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.507  ; -0.195 ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 0.961  ; 0.325  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.757  ; 0.093  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 0.988  ; 0.353  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.280  ; -0.446 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.145  ; 0.529  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 0.791  ; 0.127  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.597  ; -0.043 ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.972  ; 0.334  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.553  ; -0.104 ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.017  ; 0.361  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.408  ; -0.287 ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.145  ; 0.529  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.683  ; 0.018  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.140 ; -0.649 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -0.988 ; -1.618 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.140 ; -0.649 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -1.346 ; -2.025 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -1.358 ; -2.006 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -0.801 ; -1.393 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -0.764 ; -1.363 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -1.027 ; -1.633 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.027 ; -1.635 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -0.686 ; -1.296 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -0.765 ; -1.364 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -0.839 ; -1.489 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -0.894 ; -1.554 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -0.717 ; -1.296 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -0.729 ; -1.360 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -0.840 ; -1.469 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -0.686 ; -1.308 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -0.701 ; -1.318 ; Rise       ; clk             ;
; writee         ; clk        ; -1.209 ; -1.808 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 6.098 ; 5.945 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 6.098 ; 5.945 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 4.761 ; 4.820 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 4.925 ; 4.379 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.842 ; 4.912 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 4.196 ; 4.846 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 4.650 ; 4.697 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 4.657 ; 4.705 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 6.978 ; 7.015 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 6.957 ; 6.915 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 6.855 ; 6.868 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 6.850 ; 6.686 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 6.977 ; 7.015 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 6.813 ; 7.000 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 6.907 ; 6.940 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 6.978 ; 6.986 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 7.208 ; 7.198 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 7.208 ; 7.198 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 6.901 ; 7.114 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 6.894 ; 7.118 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 7.060 ; 7.075 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 6.969 ; 6.808 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 7.055 ; 7.099 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 7.005 ; 7.068 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 6.098 ; 5.945 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 6.098 ; 5.945 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 4.761 ; 4.820 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 4.925 ; 4.379 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.842 ; 4.912 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 4.196 ; 4.846 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 4.650 ; 4.697 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 4.657 ; 4.705 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 4.249 ; 4.440 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.443 ; 3.486 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.165 ; 3.234 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 4.249 ; 4.440 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.284 ; 3.318 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.470 ; 3.522 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.274 ; 3.302 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.295 ; 3.328 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.432 ; 3.480 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.463 ; 3.515 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.431 ; 3.478 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.165 ; 3.226 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.463 ; 3.515 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.305 ; 3.337 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.450 ; 3.498 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.279 ; 3.312 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.318 ; 3.384 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.273 ; 3.304 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 3.960 ; 3.986 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.230 ; 5.093 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 4.066 ; 4.104 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 4.806 ; 4.265 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.142 ; 4.191 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 4.091 ; 4.731 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 3.960 ; 3.986 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 3.965 ; 3.992 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 6.108 ; 6.188 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 6.204 ; 6.188 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 6.110 ; 6.278 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 6.108 ; 6.278 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 6.228 ; 6.249 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 6.388 ; 6.250 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 6.182 ; 6.205 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 6.231 ; 6.252 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 5.804 ; 5.827 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 6.100 ; 6.056 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 5.935 ; 5.973 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 5.927 ; 5.961 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 5.903 ; 5.934 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 5.804 ; 5.827 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 5.913 ; 6.055 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 5.892 ; 5.927 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 3.960 ; 3.986 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.230 ; 5.093 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 4.066 ; 4.104 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 4.806 ; 4.265 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.142 ; 4.191 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 4.091 ; 4.731 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 3.960 ; 3.986 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 3.965 ; 3.992 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 3.104 ; 3.171 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.376 ; 3.416 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.104 ; 3.171 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 4.181 ; 4.370 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.223 ; 3.255 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.403 ; 3.451 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.214 ; 3.240 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.234 ; 3.265 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.364 ; 3.411 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.104 ; 3.163 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.364 ; 3.409 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.104 ; 3.163 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.395 ; 3.444 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.244 ; 3.274 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.383 ; 3.429 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.218 ; 3.249 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.249 ; 3.312 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.211 ; 3.240 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 5.804 ; 5.659 ; 6.575 ; 6.476 ;
; address[0] ; adres_2[1]  ; 4.416 ;       ;       ; 5.113 ;
; address[0] ; adres_2[2]  ; 4.577 ;       ;       ; 5.299 ;
; address[0] ; adres_2[3]  ; 4.495 ; 4.561 ; 5.167 ; 5.220 ;
; address[0] ; adres_2[4]  ;       ; 4.478 ; 5.094 ;       ;
; address[0] ; adres_2[5]  ; 4.291 ; 4.319 ; 4.958 ; 4.992 ;
; address[0] ; adres_2[6]  ; 4.311 ; 4.317 ; 4.939 ; 4.999 ;
; address[2] ; adres_2[0]  ; 5.165 ; 5.032 ; 5.849 ; 5.723 ;
; address[2] ; adres_2[1]  ; 4.357 ; 4.400 ; 5.022 ; 5.058 ;
; address[2] ; adres_2[2]  ; 4.509 ; 4.561 ; 5.174 ; 5.219 ;
; address[2] ; adres_2[3]  ; 4.424 ; 4.479 ; 5.089 ; 5.137 ;
; address[2] ; adres_2[4]  ; 4.372 ; 4.415 ; 5.039 ; 5.075 ;
; address[2] ; adres_2[5]  ; 4.235 ;       ;       ; 4.925 ;
; address[2] ; adres_2[6]  ; 4.251 ; 4.284 ; 4.915 ; 4.941 ;
; address[3] ; adres_2[0]  ; 5.514 ; 5.384 ; 6.280 ; 6.131 ;
; address[3] ; adres_2[1]  ; 5.634 ; 5.728 ; 6.593 ; 6.598 ;
; address[3] ; adres_2[2]  ;       ; 5.888 ; 6.739 ;       ;
; address[3] ; adres_2[3]  ; 5.735 ; 5.769 ; 6.621 ; 6.687 ;
; address[3] ; adres_2[4]  ; 5.660 ; 5.723 ; 6.591 ; 6.617 ;
; address[3] ; adres_2[5]  ; 5.538 ; 5.565 ; 6.448 ; 6.488 ;
; address[3] ; adres_2[6]  ; 5.551 ; 5.612 ; 6.487 ; 6.502 ;
; address[4] ; adres_1[0]  ; 4.384 ; 4.351 ; 5.025 ; 4.953 ;
; address[4] ; adres_1[1]  ; 5.292 ;       ;       ; 6.125 ;
; address[4] ; adres_1[2]  ; 5.552 ;       ;       ; 6.427 ;
; address[4] ; adres_1[3]  ; 5.155 ; 5.256 ; 5.921 ; 5.983 ;
; address[4] ; adres_1[4]  ;       ; 6.582 ; 7.169 ;       ;
; address[4] ; adres_1[5]  ; 5.296 ; 5.389 ; 6.059 ; 6.133 ;
; address[4] ; adres_1[6]  ; 4.120 ; 4.171 ; 4.745 ; 4.764 ;
; address[5] ; adres_1[0]  ; 4.239 ; 4.193 ; 4.822 ; 4.783 ;
; address[5] ; adres_1[1]  ; 4.574 ; 4.649 ; 5.238 ; 5.332 ;
; address[5] ; adres_1[2]  ;       ; 4.887 ; 5.460 ;       ;
; address[5] ; adres_1[3]  ; 4.704 ; 4.787 ; 5.377 ; 5.478 ;
; address[5] ; adres_1[4]  ; 5.931 ;       ;       ; 6.840 ;
; address[5] ; adres_1[5]  ; 4.853 ; 4.925 ; 5.526 ; 5.617 ;
; address[5] ; adres_1[6]  ; 4.145 ; 4.182 ; 4.770 ; 4.800 ;
; address[6] ; adres_1[0]  ; 4.472 ; 4.429 ; 5.115 ; 5.054 ;
; address[6] ; adres_1[1]  ; 4.927 ; 5.056 ; 5.674 ; 5.714 ;
; address[6] ; adres_1[2]  ; 4.924 ; 4.994 ; 5.600 ; 5.697 ;
; address[6] ; adres_1[3]  ; 4.763 ; 4.863 ; 5.474 ; 5.542 ;
; address[6] ; adres_1[4]  ; 6.306 ; 6.521 ; 7.138 ; 7.315 ;
; address[6] ; adres_1[5]  ; 4.904 ;       ;       ; 5.688 ;
; address[6] ; adres_1[6]  ; 4.454 ; 4.506 ; 5.137 ; 5.150 ;
; address[7] ; adres_1[0]  ; 4.452 ; 4.415 ; 5.093 ; 5.033 ;
; address[7] ; adres_1[1]  ; 4.878 ; 4.956 ; 5.572 ; 5.643 ;
; address[7] ; adres_1[2]  ;       ; 4.904 ; 5.506 ;       ;
; address[7] ; adres_1[3]  ; 4.730 ; 4.816 ; 5.426 ; 5.505 ;
; address[7] ; adres_1[4]  ; 6.228 ; 6.420 ; 6.960 ; 7.145 ;
; address[7] ; adres_1[5]  ; 4.879 ; 4.955 ; 5.576 ; 5.645 ;
; address[7] ; adres_1[6]  ; 4.093 ; 4.126 ; 4.683 ; 4.735 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 5.634 ; 5.496 ; 6.391 ; 6.297 ;
; address[0] ; adres_2[1]  ; 4.268 ;       ;       ; 4.954 ;
; address[0] ; adres_2[2]  ; 4.430 ;       ;       ; 5.117 ;
; address[0] ; adres_2[3]  ; 4.345 ; 4.406 ; 4.998 ; 5.042 ;
; address[0] ; adres_2[4]  ;       ; 4.350 ; 4.969 ;       ;
; address[0] ; adres_2[5]  ; 4.167 ; 4.199 ; 4.816 ; 4.837 ;
; address[0] ; adres_2[6]  ; 4.167 ; 4.207 ; 4.820 ; 4.861 ;
; address[2] ; adres_2[0]  ; 5.020 ; 4.892 ; 5.694 ; 5.573 ;
; address[2] ; adres_2[1]  ; 4.244 ; 4.286 ; 4.900 ; 4.935 ;
; address[2] ; adres_2[2]  ; 4.391 ; 4.441 ; 5.046 ; 5.089 ;
; address[2] ; adres_2[3]  ; 4.309 ; 4.363 ; 4.964 ; 5.011 ;
; address[2] ; adres_2[4]  ; 4.259 ; 4.301 ; 4.916 ; 4.951 ;
; address[2] ; adres_2[5]  ; 4.128 ;       ;       ; 4.807 ;
; address[2] ; adres_2[6]  ; 4.142 ; 4.174 ; 4.798 ; 4.823 ;
; address[3] ; adres_2[0]  ; 5.355 ; 5.231 ; 6.107 ; 5.964 ;
; address[3] ; adres_2[1]  ; 5.471 ; 5.535 ; 6.383 ; 6.413 ;
; address[3] ; adres_2[2]  ;       ; 5.678 ; 6.515 ;       ;
; address[3] ; adres_2[3]  ; 5.569 ; 5.602 ; 6.435 ; 6.499 ;
; address[3] ; adres_2[4]  ; 5.489 ; 5.556 ; 6.407 ; 6.416 ;
; address[3] ; adres_2[5]  ; 5.358 ; 5.404 ; 6.270 ; 6.275 ;
; address[3] ; adres_2[6]  ; 5.369 ; 5.409 ; 6.265 ; 6.301 ;
; address[4] ; adres_1[0]  ; 4.272 ; 4.240 ; 4.904 ; 4.834 ;
; address[4] ; adres_1[1]  ; 5.109 ;       ;       ; 5.943 ;
; address[4] ; adres_1[2]  ; 5.365 ;       ;       ; 6.216 ;
; address[4] ; adres_1[3]  ; 4.979 ; 5.068 ; 5.716 ; 5.789 ;
; address[4] ; adres_1[4]  ;       ; 6.371 ; 6.957 ;       ;
; address[4] ; adres_1[5]  ; 5.126 ; 5.209 ; 5.879 ; 5.918 ;
; address[4] ; adres_1[6]  ; 3.991 ; 4.066 ; 4.635 ; 4.619 ;
; address[5] ; adres_1[0]  ; 4.133 ; 4.088 ; 4.709 ; 4.671 ;
; address[5] ; adres_1[1]  ; 4.454 ; 4.525 ; 5.108 ; 5.198 ;
; address[5] ; adres_1[2]  ;       ; 4.753 ; 5.321 ;       ;
; address[5] ; adres_1[3]  ; 4.580 ; 4.657 ; 5.241 ; 5.338 ;
; address[5] ; adres_1[4]  ; 5.757 ;       ;       ; 6.646 ;
; address[5] ; adres_1[5]  ; 4.723 ; 4.791 ; 5.385 ; 5.472 ;
; address[5] ; adres_1[6]  ; 4.043 ; 4.079 ; 4.660 ; 4.689 ;
; address[6] ; adres_1[0]  ; 4.355 ; 4.315 ; 4.990 ; 4.930 ;
; address[6] ; adres_1[1]  ; 4.793 ; 4.894 ; 5.508 ; 5.565 ;
; address[6] ; adres_1[2]  ; 4.791 ; 4.856 ; 5.457 ; 5.549 ;
; address[6] ; adres_1[3]  ; 4.602 ; 4.689 ; 5.296 ; 5.380 ;
; address[6] ; adres_1[4]  ; 6.111 ; 6.322 ; 6.933 ; 7.084 ;
; address[6] ; adres_1[5]  ; 4.750 ;       ;       ; 5.495 ;
; address[6] ; adres_1[6]  ; 4.326 ; 4.362 ; 4.985 ; 5.023 ;
; address[7] ; adres_1[0]  ; 4.338 ; 4.268 ; 4.940 ; 4.913 ;
; address[7] ; adres_1[1]  ; 4.747 ; 4.822 ; 5.430 ; 5.498 ;
; address[7] ; adres_1[2]  ;       ; 4.772 ; 5.367 ;       ;
; address[7] ; adres_1[3]  ; 4.606 ; 4.688 ; 5.291 ; 5.366 ;
; address[7] ; adres_1[4]  ; 6.043 ; 6.227 ; 6.763 ; 6.940 ;
; address[7] ; adres_1[5]  ; 4.749 ; 4.822 ; 5.434 ; 5.500 ;
; address[7] ; adres_1[6]  ; 3.995 ; 4.026 ; 4.577 ; 4.627 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.306    ; -1.731 ; N/A      ; N/A     ; -3.000              ;
;  address[1]      ; -0.322    ; -1.731 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.306    ; 0.100  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4227.159 ; -7.402 ; 0.0      ; 0.0     ; -2205.756           ;
;  address[1]      ; -1.811    ; -7.402 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4225.348 ; 0.000  ; N/A      ; N/A     ; -2202.756           ;
+------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 4.027  ; 4.718  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 2.830  ; 3.217  ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.659  ; 0.802  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 3.916  ; 4.371  ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 2.728  ; 3.097  ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 3.421  ; 3.839  ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 3.589  ; 4.154  ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 4.027  ; 4.718  ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 3.283  ; 3.976  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.840  ; 1.435  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.248  ; 0.690  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 0.093  ; 0.580  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; -0.386 ; 0.260  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.499  ; 1.062  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.402 ; 0.253  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; -0.001 ; 0.576  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.335 ; 0.319  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.840  ; 1.435  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.677  ; 1.263  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 0.449  ; 0.944  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.519  ; 1.067  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; -0.329 ; 0.321  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.421  ; 0.920  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.461 ; 0.214  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.677  ; 1.263  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.499 ; 0.135  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.182  ; 0.708  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 9.679  ; 10.248 ; Rise       ; clk             ;
;  address[0]    ; clk        ; 9.425  ; 10.106 ; Rise       ; clk             ;
;  address[1]    ; clk        ; 4.251  ; 4.479  ; Rise       ; clk             ;
;  address[2]    ; clk        ; 9.317  ; 9.882  ; Rise       ; clk             ;
;  address[3]    ; clk        ; 8.649  ; 9.299  ; Rise       ; clk             ;
;  address[4]    ; clk        ; 9.679  ; 10.248 ; Rise       ; clk             ;
;  address[5]    ; clk        ; 8.588  ; 9.164  ; Rise       ; clk             ;
;  address[6]    ; clk        ; 8.973  ; 9.597  ; Rise       ; clk             ;
;  address[7]    ; clk        ; 8.972  ; 9.573  ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 4.783  ; 5.447  ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 3.399  ; 4.023  ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 4.170  ; 4.813  ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 3.780  ; 4.367  ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 4.582  ; 5.262  ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 4.783  ; 5.447  ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 3.970  ; 4.573  ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 4.119  ; 4.660  ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 4.484  ; 5.065  ; Rise       ; clk             ;
; writee         ; clk        ; 5.533  ; 6.068  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.731  ; 1.622  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.235 ; -0.948 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.731  ; 1.622  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.014 ; -1.609 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -0.343 ; -0.869 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 0.005  ; -0.550 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.155  ; -0.296 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -0.311 ; -1.107 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 1.496  ; 1.049  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.611  ; 1.168  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 1.225  ; 0.850  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 1.083  ; 0.685  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 1.611  ; 1.168  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.615  ; 0.238  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.476  ; 1.035  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 1.091  ; 0.629  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 1.577  ; 1.120  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.323  ; -0.077 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.810  ; 1.352  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 1.096  ; 0.696  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.784  ; 0.364  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 1.515  ; 1.061  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.691  ; 0.353  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.598  ; 1.127  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.454  ; 0.071  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.810  ; 1.352  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.943  ; 0.551  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.140 ; -0.623 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -0.988 ; -1.618 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.140 ; -0.623 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -1.346 ; -2.025 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -1.358 ; -2.006 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -0.801 ; -1.393 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -0.764 ; -1.363 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -1.027 ; -1.633 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.027 ; -1.635 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -0.686 ; -1.296 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -0.765 ; -1.364 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -0.839 ; -1.489 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -0.894 ; -1.554 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -0.717 ; -1.296 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -0.729 ; -1.360 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -0.840 ; -1.469 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -0.686 ; -1.308 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -0.701 ; -1.318 ; Rise       ; clk             ;
; writee         ; clk        ; -1.209 ; -1.808 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 9.616  ; 9.558  ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.616  ; 9.558  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 7.589  ; 7.549  ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.848  ; 7.351  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.678  ; 7.659  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 7.218  ; 7.576  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 7.349  ; 7.325  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 7.359  ; 7.337  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 11.727 ; 11.684 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 11.586 ; 11.684 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 11.506 ; 11.421 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 11.473 ; 11.435 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 11.711 ; 11.654 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 11.727 ; 11.624 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 11.669 ; 11.558 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 11.695 ; 11.655 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 11.961 ; 12.042 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 11.961 ; 12.042 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 11.742 ; 11.753 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 11.730 ; 11.781 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 11.796 ; 11.744 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 11.610 ; 11.496 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 11.803 ; 11.749 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 11.710 ; 11.714 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 9.616  ; 9.558  ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.616  ; 9.558  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 7.589  ; 7.549  ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 7.848  ; 7.351  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.678  ; 7.659  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 7.218  ; 7.576  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 7.349  ; 7.325  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 7.359  ; 7.337  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 6.899  ; 7.045  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.705  ; 5.723  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.329  ; 5.326  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 6.899  ; 7.045  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.421  ; 5.447  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.713  ; 5.767  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.394  ; 5.427  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.431  ; 5.456  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.664  ; 5.698  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.710  ; 5.763  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.670  ; 5.686  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.328  ; 5.323  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.710  ; 5.763  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.439  ; 5.461  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.688  ; 5.708  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.414  ; 5.439  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.566  ; 5.595  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.413  ; 5.447  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 3.960 ; 3.986 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.230 ; 5.093 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 4.066 ; 4.104 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 4.806 ; 4.265 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.142 ; 4.191 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 4.091 ; 4.731 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 3.960 ; 3.986 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 3.965 ; 3.992 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 6.108 ; 6.188 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 6.204 ; 6.188 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 6.110 ; 6.278 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 6.108 ; 6.278 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 6.228 ; 6.249 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 6.388 ; 6.250 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 6.182 ; 6.205 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 6.231 ; 6.252 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 5.804 ; 5.827 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 6.100 ; 6.056 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 5.935 ; 5.973 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 5.927 ; 5.961 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 5.903 ; 5.934 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 5.804 ; 5.827 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 5.913 ; 6.055 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 5.892 ; 5.927 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 3.960 ; 3.986 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.230 ; 5.093 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 4.066 ; 4.104 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 4.806 ; 4.265 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.142 ; 4.191 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 4.091 ; 4.731 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 3.960 ; 3.986 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 3.965 ; 3.992 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 3.104 ; 3.171 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.376 ; 3.416 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.104 ; 3.171 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 4.181 ; 4.370 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.223 ; 3.255 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.403 ; 3.451 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.214 ; 3.240 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.234 ; 3.265 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.364 ; 3.411 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.104 ; 3.163 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.364 ; 3.409 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.104 ; 3.163 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.395 ; 3.444 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.244 ; 3.274 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.383 ; 3.429 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.218 ; 3.249 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.249 ; 3.312 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.211 ; 3.240 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; adres_2[0]  ; 9.834  ; 9.799  ; 10.320 ; 10.360 ;
; address[0] ; adres_2[1]  ; 7.614  ;        ;        ; 8.044  ;
; address[0] ; adres_2[2]  ; 7.872  ;        ;        ; 8.310  ;
; address[0] ; adres_2[3]  ; 7.703  ; 7.682  ; 8.209  ; 8.174  ;
; address[0] ; adres_2[4]  ;        ; 7.574  ; 8.127  ;        ;
; address[0] ; adres_2[5]  ; 7.352  ; 7.301  ; 7.851  ; 7.812  ;
; address[0] ; adres_2[6]  ; 7.381  ; 7.295  ; 7.825  ; 7.833  ;
; address[2] ; adres_2[0]  ; 8.649  ; 8.643  ; 9.156  ; 9.159  ;
; address[2] ; adres_2[1]  ; 7.479  ; 7.408  ; 7.969  ; 7.889  ;
; address[2] ; adres_2[2]  ; 7.728  ; 7.644  ; 8.223  ; 8.130  ;
; address[2] ; adres_2[3]  ; 7.556  ; 7.507  ; 8.046  ; 7.988  ;
; address[2] ; adres_2[4]  ; 7.504  ; 7.425  ; 7.995  ; 7.907  ;
; address[2] ; adres_2[5]  ; 7.229  ;        ;        ; 7.656  ;
; address[2] ; adres_2[6]  ; 7.247  ; 7.196  ; 7.736  ; 7.676  ;
; address[3] ; adres_2[0]  ; 9.278  ; 9.274  ; 9.888  ; 9.851  ;
; address[3] ; adres_2[1]  ; 9.533  ; 9.561  ; 10.324 ; 10.200 ;
; address[3] ; adres_2[2]  ;        ; 9.790  ; 10.564 ;        ;
; address[3] ; adres_2[3]  ; 9.666  ; 9.593  ; 10.333 ; 10.313 ;
; address[3] ; adres_2[4]  ; 9.577  ; 9.542  ; 10.319 ; 10.220 ;
; address[3] ; adres_2[5]  ; 9.325  ; 9.273  ; 10.031 ; 10.008 ;
; address[3] ; adres_2[6]  ; 9.341  ; 9.349  ; 10.092 ; 10.027 ;
; address[4] ; adres_1[0]  ; 7.346  ; 7.410  ; 7.861  ; 7.860  ;
; address[4] ; adres_1[1]  ; 9.025  ;        ;        ; 9.592  ;
; address[4] ; adres_1[2]  ; 9.483  ;        ;        ; 10.009 ;
; address[4] ; adres_1[3]  ; 8.816  ; 8.840  ; 9.417  ; 9.384  ;
; address[4] ; adres_1[4]  ;        ; 11.071 ; 11.502 ;        ;
; address[4] ; adres_1[5]  ; 8.984  ; 9.038  ; 9.580  ; 9.609  ;
; address[4] ; adres_1[6]  ; 7.038  ; 7.010  ; 7.502  ; 7.430  ;
; address[5] ; adres_1[0]  ; 7.076  ; 7.127  ; 7.520  ; 7.580  ;
; address[5] ; adres_1[1]  ; 7.856  ; 7.807  ; 8.347  ; 8.330  ;
; address[5] ; adres_1[2]  ;        ; 8.169  ; 8.673  ;        ;
; address[5] ; adres_1[3]  ; 8.049  ; 8.036  ; 8.539  ; 8.558  ;
; address[5] ; adres_1[4]  ; 10.137 ;        ;        ; 10.756 ;
; address[5] ; adres_1[5]  ; 8.233  ; 8.243  ; 8.719  ; 8.764  ;
; address[5] ; adres_1[6]  ; 7.086  ; 7.026  ; 7.516  ; 7.447  ;
; address[6] ; adres_1[0]  ; 7.502  ; 7.555  ; 8.027  ; 8.049  ;
; address[6] ; adres_1[1]  ; 8.469  ; 8.521  ; 9.071  ; 8.971  ;
; address[6] ; adres_1[2]  ; 8.416  ; 8.365  ; 8.907  ; 8.914  ;
; address[6] ; adres_1[3]  ; 8.167  ; 8.188  ; 8.711  ; 8.688  ;
; address[6] ; adres_1[4]  ; 10.867 ; 10.968 ; 11.457 ; 11.484 ;
; address[6] ; adres_1[5]  ; 8.336  ;        ;        ; 8.912  ;
; address[6] ; adres_1[6]  ; 7.620  ; 7.595  ; 8.139  ; 8.057  ;
; address[7] ; adres_1[0]  ; 7.419  ; 7.476  ; 7.945  ; 7.956  ;
; address[7] ; adres_1[1]  ; 8.322  ; 8.275  ; 8.828  ; 8.772  ;
; address[7] ; adres_1[2]  ;        ; 8.092  ; 8.659  ;        ;
; address[7] ; adres_1[3]  ; 7.977  ; 7.966  ; 8.525  ; 8.505  ;
; address[7] ; adres_1[4]  ; 10.701 ; 10.750 ; 11.135 ; 11.175 ;
; address[7] ; adres_1[5]  ; 8.159  ; 8.174  ; 8.706  ; 8.712  ;
; address[7] ; adres_1[6]  ; 6.960  ; 6.895  ; 7.376  ; 7.346  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 5.634 ; 5.496 ; 6.391 ; 6.297 ;
; address[0] ; adres_2[1]  ; 4.268 ;       ;       ; 4.954 ;
; address[0] ; adres_2[2]  ; 4.430 ;       ;       ; 5.117 ;
; address[0] ; adres_2[3]  ; 4.345 ; 4.406 ; 4.998 ; 5.042 ;
; address[0] ; adres_2[4]  ;       ; 4.350 ; 4.969 ;       ;
; address[0] ; adres_2[5]  ; 4.167 ; 4.199 ; 4.816 ; 4.837 ;
; address[0] ; adres_2[6]  ; 4.167 ; 4.207 ; 4.820 ; 4.861 ;
; address[2] ; adres_2[0]  ; 5.020 ; 4.892 ; 5.694 ; 5.573 ;
; address[2] ; adres_2[1]  ; 4.244 ; 4.286 ; 4.900 ; 4.935 ;
; address[2] ; adres_2[2]  ; 4.391 ; 4.441 ; 5.046 ; 5.089 ;
; address[2] ; adres_2[3]  ; 4.309 ; 4.363 ; 4.964 ; 5.011 ;
; address[2] ; adres_2[4]  ; 4.259 ; 4.301 ; 4.916 ; 4.951 ;
; address[2] ; adres_2[5]  ; 4.128 ;       ;       ; 4.807 ;
; address[2] ; adres_2[6]  ; 4.142 ; 4.174 ; 4.798 ; 4.823 ;
; address[3] ; adres_2[0]  ; 5.355 ; 5.231 ; 6.107 ; 5.964 ;
; address[3] ; adres_2[1]  ; 5.471 ; 5.535 ; 6.383 ; 6.413 ;
; address[3] ; adres_2[2]  ;       ; 5.678 ; 6.515 ;       ;
; address[3] ; adres_2[3]  ; 5.569 ; 5.602 ; 6.435 ; 6.499 ;
; address[3] ; adres_2[4]  ; 5.489 ; 5.556 ; 6.407 ; 6.416 ;
; address[3] ; adres_2[5]  ; 5.358 ; 5.404 ; 6.270 ; 6.275 ;
; address[3] ; adres_2[6]  ; 5.369 ; 5.409 ; 6.265 ; 6.301 ;
; address[4] ; adres_1[0]  ; 4.272 ; 4.240 ; 4.904 ; 4.834 ;
; address[4] ; adres_1[1]  ; 5.109 ;       ;       ; 5.943 ;
; address[4] ; adres_1[2]  ; 5.365 ;       ;       ; 6.216 ;
; address[4] ; adres_1[3]  ; 4.979 ; 5.068 ; 5.716 ; 5.789 ;
; address[4] ; adres_1[4]  ;       ; 6.371 ; 6.957 ;       ;
; address[4] ; adres_1[5]  ; 5.126 ; 5.209 ; 5.879 ; 5.918 ;
; address[4] ; adres_1[6]  ; 3.991 ; 4.066 ; 4.635 ; 4.619 ;
; address[5] ; adres_1[0]  ; 4.133 ; 4.088 ; 4.709 ; 4.671 ;
; address[5] ; adres_1[1]  ; 4.454 ; 4.525 ; 5.108 ; 5.198 ;
; address[5] ; adres_1[2]  ;       ; 4.753 ; 5.321 ;       ;
; address[5] ; adres_1[3]  ; 4.580 ; 4.657 ; 5.241 ; 5.338 ;
; address[5] ; adres_1[4]  ; 5.757 ;       ;       ; 6.646 ;
; address[5] ; adres_1[5]  ; 4.723 ; 4.791 ; 5.385 ; 5.472 ;
; address[5] ; adres_1[6]  ; 4.043 ; 4.079 ; 4.660 ; 4.689 ;
; address[6] ; adres_1[0]  ; 4.355 ; 4.315 ; 4.990 ; 4.930 ;
; address[6] ; adres_1[1]  ; 4.793 ; 4.894 ; 5.508 ; 5.565 ;
; address[6] ; adres_1[2]  ; 4.791 ; 4.856 ; 5.457 ; 5.549 ;
; address[6] ; adres_1[3]  ; 4.602 ; 4.689 ; 5.296 ; 5.380 ;
; address[6] ; adres_1[4]  ; 6.111 ; 6.322 ; 6.933 ; 7.084 ;
; address[6] ; adres_1[5]  ; 4.750 ;       ;       ; 5.495 ;
; address[6] ; adres_1[6]  ; 4.326 ; 4.362 ; 4.985 ; 5.023 ;
; address[7] ; adres_1[0]  ; 4.338 ; 4.268 ; 4.940 ; 4.913 ;
; address[7] ; adres_1[1]  ; 4.747 ; 4.822 ; 5.430 ; 5.498 ;
; address[7] ; adres_1[2]  ;       ; 4.772 ; 5.367 ;       ;
; address[7] ; adres_1[3]  ; 4.606 ; 4.688 ; 5.291 ; 5.366 ;
; address[7] ; adres_1[4]  ; 6.043 ; 6.227 ; 6.763 ; 6.940 ;
; address[7] ; adres_1[5]  ; 4.749 ; 4.822 ; 5.434 ; 5.500 ;
; address[7] ; adres_1[6]  ; 3.995 ; 4.026 ; 4.577 ; 4.627 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writee                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out_1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; address[1] ; address[1] ; 9        ; 9        ; 0        ; 0        ;
; clk        ; address[1] ; 15       ; 0        ; 0        ; 0        ;
; address[1] ; clk        ; 2325     ; 2325     ; 0        ; 0        ;
; clk        ; clk        ; 2048     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; address[1] ; address[1] ; 9        ; 9        ; 0        ; 0        ;
; clk        ; address[1] ; 15       ; 0        ; 0        ; 0        ;
; address[1] ; clk        ; 2325     ; 2325     ; 0        ; 0        ;
; clk        ; clk        ; 2048     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 18832 ; 18832 ;
; Unconstrained Output Ports      ; 44    ; 44    ;
; Unconstrained Output Port Paths ; 128   ; 128   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 27 16:37:02 2024
Info: Command: quartus_sta memory_test -c memory_test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name address[1] address[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.306           -4225.348 clk 
    Info (332119):    -0.322              -1.811 address[1] 
Info (332146): Worst-case hold slack is -1.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.731              -7.402 address[1] 
    Info (332119):     0.419               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
    Info (332119):    -3.000              -3.000 address[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.718           -3795.006 clk 
    Info (332119):    -0.289              -1.420 address[1] 
Info (332146): Worst-case hold slack is -1.541
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.541              -6.265 address[1] 
    Info (332119):     0.414               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
    Info (332119):    -3.000              -3.000 address[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.752
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.752           -2602.348 clk 
    Info (332119):    -0.199              -0.957 address[1] 
Info (332146): Worst-case hold slack is -1.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.178              -5.592 address[1] 
    Info (332119):     0.100               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2202.756 clk 
    Info (332119):    -3.000              -3.000 address[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4766 megabytes
    Info: Processing ended: Mon May 27 16:37:06 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


