---
{"dg-publish":true,"permalink":"/5-digital-garden/published/papers/paper-review/a-46m-w-8-2-m-hz-self-threshold-tracking-differential-relaxation-oscillator-with-7-66psrms-period-jitter-and-1-56ppm-allan-deviation-floor/","tags":["RxO","threshold_tracking","swing_boosted","PVT"],"created":"2025-09-10T14:11:14.301+09:00"}
---

--- 
- Motivation & Thought: 
	- 첨언/특이한 점/추가로 찾아볼 점:
		- Self-tracking loop을 키는 경우가, 안키는 경우에 비하여 noise floor가 낮음. 
			- 더 정확히는, thermal noise dominant 부분에서는 Allan deviation이 높고 flicker noise dominant 부분에서는 Allan deviation이 낮음.
			- Thermal noise dominant: Body biasing을 해주니 thermal noise는 커짐
			- Flicker noise dominant: differential 꼴인데 양 inverter/latch의 matching을 좋게 해주니 flicker noise가 낮아지지 않나 싶음
		- power를 sub-100uW를 기준으로 잡았는데 딱히 근거가 있지는 않음...
		- Low-noise이며 동시에 PVT에 대해 stable하도록 만들고 싶어하였지만, body biasing이 적절한 테크닉인지 모르겠음.
			- low phase noise + Good oscillator FoM 입장에서는 별로...
			- <mark style="background: #ADCCFFA6;">=> Oscillator에서 PVT comp.하며 FoM도 최대한 유지하는 방법은 뭘까?</mark>
- Summary: 
	- <mark style="background: #FFB86CA6;">하고자 한 바 (1문장으로)</mark>
		- Period jitter와 frequency stability를 향상 시키기 위해서 self-threshold tracking loop을 구성하였음.
		- Low-VDD (0.95V)를 통해 power saving + voltage boosting으로 인한 stress 감소
	- <mark style="background: #FFB86CA6;">왜 쓰여진 논문인가.</mark>
		- Target Application/문제 상황: 
			- Smart sensor system을 위한 on-chip clock generation을 위해서 kHz-MHz의 clock이 필요함.
			- SOTA RxO는 FoM과 low-period jitter, sub-hundred power consumption + long-term freq. stability over VT 또한 필요
			- 특히 power-noise trade-off 측면에서 1/f noise (Allan deviation)을 줄이기 위한 방법이 필요.
	- <mark style="background: #FFB86CA6;">어떻게 해결했지.</mark>
		- Main Idea/제안점: 
			- CM noise reduction을 위한 differential architecture
			- Inverter-based Latch를 통한 fast transition of comparator
				- Latch의 input이 inverter-based comparator을 거쳐 pulse를 만듦.
				- 해당 pulse는 dynamic comparator를 동작시킴. => inverter-comparator가 transition이 일어나는 latch input을 비교해서, inverter-comparator의 body biasing을 조절함. => Vref (half VDD)를 기점으로 oscillating 하도록 delay를 조절함
			- Swing-boosted oscillation으로 slope enhancement
			- Latch 동작으로 인해 short circuit current가 흐르는 것을 inverter-comparator로부터 나온 pulse로 latch를 power-gating함
			- Temperature Staiblity의 입장에서
				- R 자체의 instability는 PTAT+CTAT을 섞어서 상쇄.
				- Comparator inverter의 body biasing.
	- <mark style="background: #FFB86CA6;">해결 결과는.</mark>
		- 좋아진 점/수치적으로:
			- key-parameters:
				- freq., power, energy per freq., FoM, phase noise, jitter, Temp. Coef., Supply Variation
			- ![Pasted image 20250910151025.png|900](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910151025.png)
		- Trade-off: 
			- FoM도 막 좋지는 않음. => Compensation path에서 power 소모가 상당히 있어보임. (46.3uW를 소모하므로)
			- -40°C에서는 body biasing으로 control할 수 없음 => 애시당초 body biasing이 엄청 넓은 범위를 커버하기 적합한 technique은 아님.

Circuit:
- ![Pasted image 20250910142936.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910142936.png)
- ![Pasted image 20250910142946.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910142946.png)
- ![Pasted image 20250910150403.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910150403.png)
- ![Pasted image 20250910150429.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910150429.png) ![Pasted image 20250910150438.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910150438.png) 
- ![Pasted image 20250910150449.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910150449.png)
- ![Pasted image 20250910151013.png](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250910151013.png)


---
