TimeQuest Timing Analyzer report for First_project
Wed Oct 29 23:36:21 2014
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'clk50M'
 13. Setup: 'clk25M'
 14. Setup: 'clk1M'
 15. Setup: 'clk1hz'
 16. Hold: 'clk50M'
 17. Hold: 'clk25M'
 18. Hold: 'clk1M'
 19. Hold: 'clk1hz'
 20. Minimum Pulse Width: 'clk50M'
 21. Minimum Pulse Width: 'clk25M'
 22. Minimum Pulse Width: 'clk1M'
 23. Minimum Pulse Width: 'clk1hz'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Setup Transfers
 35. Hold Transfers
 36. Report TCCS
 37. Report RSKM
 38. Unconstrained Paths
 39. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; First_project                                                    ;
; Device Family      ; MAX II                                                           ;
; Device Name        ; EPM570T100C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Slow Model                                                       ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; First_project.sdc ; OK     ; Wed Oct 29 23:36:21 2014 ;
+-------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                      ;
+------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name ; Type      ; Period      ; Frequency ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk1hz     ; Generated ; 1000000.000 ; 0.0 MHz   ; 0.000 ; 500000.000 ;            ; 50000     ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk1hz } ;
; clk1M      ; Generated ; 1000.000    ; 1.0 MHz   ; 0.000 ; 500.000    ;            ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk1M }  ;
; clk25M     ; Generated ; 40.000      ; 25.0 MHz  ; 0.000 ; 20.000     ;            ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk25M } ;
; clk50M     ; Base      ; 20.000      ; 50.0 MHz  ; 0.000 ; 10.000     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M }            ;
+------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 54.45 MHz  ; 54.45 MHz       ; clk1M      ;      ;
; 66.8 MHz   ; 66.8 MHz        ; clk50M     ;      ;
; 80.64 MHz  ; 80.64 MHz       ; clk1hz     ;      ;
; 163.72 MHz ; 163.72 MHz      ; clk25M     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Setup Summary                       ;
+--------+------------+---------------+
; Clock  ; Slack      ; End Point TNS ;
+--------+------------+---------------+
; clk50M ; 5.031      ; 0.000         ;
; clk25M ; 33.892     ; 0.000         ;
; clk1M  ; 981.636    ; 0.000         ;
; clk1hz ; 999987.599 ; 0.000         ;
+--------+------------+---------------+


+--------------------------------+
; Hold Summary                   ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 1.078 ; 0.000         ;
; clk25M ; 1.667 ; 0.000         ;
; clk1M  ; 1.668 ; 0.000         ;
; clk1hz ; 1.678 ; 0.000         ;
+--------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------+
; Minimum Pulse Width Summary         ;
+--------+------------+---------------+
; Clock  ; Slack      ; End Point TNS ;
+--------+------------+---------------+
; clk50M ; 9.734      ; 0.000         ;
; clk25M ; 19.734     ; 0.000         ;
; clk1M  ; 499.734    ; 0.000         ;
; clk1hz ; 499999.734 ; 0.000         ;
+--------+------------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk50M'                                                                                                    ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 5.031 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.636     ;
; 5.333 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.334     ;
; 5.436 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.231     ;
; 5.467 ; frqdiv:FGD|i[14] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.200     ;
; 5.521 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.146     ;
; 5.529 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.138     ;
; 5.534 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.133     ;
; 5.541 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.126     ;
; 5.542 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 14.125     ;
; 5.711 ; frqdiv:FGD|i[15] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.956     ;
; 5.724 ; frqdiv:FGD|i[6]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.943     ;
; 5.792 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.875     ;
; 5.823 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.844     ;
; 5.831 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.836     ;
; 5.836 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.831     ;
; 5.843 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.824     ;
; 5.844 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.823     ;
; 5.926 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.741     ;
; 5.934 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.733     ;
; 5.939 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.728     ;
; 5.946 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.721     ;
; 5.947 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.720     ;
; 5.970 ; frqdiv:FGD|i[14] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.697     ;
; 5.977 ; frqdiv:FGD|i[14] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.690     ;
; 5.978 ; frqdiv:FGD|i[14] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.689     ;
; 5.984 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.683     ;
; 6.026 ; frqdiv:FGD|i[2]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.641     ;
; 6.034 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.633     ;
; 6.069 ; frqdiv:FGD|i[11] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.598     ;
; 6.129 ; frqdiv:FGD|i[3]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.538     ;
; 6.168 ; frqdiv:FGD|i[12] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.499     ;
; 6.210 ; frqdiv:FGD|i[13] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.457     ;
; 6.212 ; frqdiv:FGD|i[10] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.455     ;
; 6.214 ; frqdiv:FGD|i[15] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.453     ;
; 6.221 ; frqdiv:FGD|i[15] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.446     ;
; 6.222 ; frqdiv:FGD|i[15] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.445     ;
; 6.282 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.385     ;
; 6.284 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.383     ;
; 6.290 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.377     ;
; 6.295 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.372     ;
; 6.302 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.365     ;
; 6.303 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.364     ;
; 6.362 ; frqdiv:FGD|i[21] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.305     ;
; 6.384 ; frqdiv:FGD|i[16] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.283     ;
; 6.474 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.193     ;
; 6.482 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.185     ;
; 6.485 ; frqdiv:FGD|i[8]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.182     ;
; 6.487 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.180     ;
; 6.494 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.173     ;
; 6.495 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.172     ;
; 6.510 ; frqdiv:FGD|i[17] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.157     ;
; 6.511 ; frqdiv:FGD|i[18] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.156     ;
; 6.524 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.143     ;
; 6.532 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.135     ;
; 6.537 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.130     ;
; 6.544 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.123     ;
; 6.545 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.122     ;
; 6.572 ; frqdiv:FGD|i[11] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.095     ;
; 6.578 ; frqdiv:FGD|i[20] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.089     ;
; 6.579 ; frqdiv:FGD|i[11] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.088     ;
; 6.580 ; frqdiv:FGD|i[11] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.087     ;
; 6.619 ; frqdiv:FGD|i[14] ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.048     ;
; 6.627 ; frqdiv:FGD|i[14] ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 13.040     ;
; 6.671 ; frqdiv:FGD|i[12] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.996     ;
; 6.677 ; frqdiv:FGD|i[7]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.990     ;
; 6.678 ; frqdiv:FGD|i[12] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.989     ;
; 6.679 ; frqdiv:FGD|i[12] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.988     ;
; 6.702 ; frqdiv:FGD|i[10] ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.965     ;
; 6.710 ; frqdiv:FGD|i[10] ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.957     ;
; 6.713 ; frqdiv:FGD|i[13] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.954     ;
; 6.715 ; frqdiv:FGD|i[10] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.952     ;
; 6.720 ; frqdiv:FGD|i[13] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.947     ;
; 6.721 ; frqdiv:FGD|i[0]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.946     ;
; 6.721 ; frqdiv:FGD|i[13] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.946     ;
; 6.722 ; frqdiv:FGD|i[10] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.945     ;
; 6.723 ; frqdiv:FGD|i[10] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.944     ;
; 6.727 ; frqdiv:FGD|i[9]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.940     ;
; 6.736 ; frqdiv:FGD|i[19] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.931     ;
; 6.737 ; frqdiv:FGD|i[14] ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.930     ;
; 6.772 ; frqdiv:FGD|i[22] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.895     ;
; 6.774 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.893     ;
; 6.782 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.885     ;
; 6.787 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.880     ;
; 6.794 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.873     ;
; 6.795 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.872     ;
; 6.841 ; frqdiv:FGD|i[23] ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.826     ;
; 6.856 ; frqdiv:FGD|i[4]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.811     ;
; 6.865 ; frqdiv:FGD|i[21] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.802     ;
; 6.872 ; frqdiv:FGD|i[21] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.795     ;
; 6.873 ; frqdiv:FGD|i[21] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.794     ;
; 6.887 ; frqdiv:FGD|i[16] ; frqdiv:FGD|i[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.780     ;
; 6.892 ; frqdiv:FGD|i[11] ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.775     ;
; 6.894 ; frqdiv:FGD|i[16] ; frqdiv:FGD|i[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.773     ;
; 6.895 ; frqdiv:FGD|i[16] ; frqdiv:FGD|clk1hz ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.772     ;
; 6.900 ; frqdiv:FGD|i[11] ; frqdiv:FGD|i[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.767     ;
; 6.905 ; frqdiv:FGD|i[5]  ; frqdiv:FGD|i[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.762     ;
; 6.905 ; frqdiv:FGD|i[10] ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.762     ;
; 6.977 ; frqdiv:FGD|i[1]  ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.690     ;
; 6.981 ; frqdiv:FGD|i[15] ; frqdiv:FGD|i[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.686     ;
; 6.991 ; frqdiv:FGD|i[12] ; frqdiv:FGD|i[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 12.676     ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk25M'                                                                                                    ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 33.892 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 5.775      ;
; 33.892 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 5.775      ;
; 33.892 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 5.775      ;
; 34.359 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 5.308      ;
; 34.482 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 5.185      ;
; 34.605 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 5.062      ;
; 35.561 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 4.106      ;
; 35.743 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.924      ;
; 35.743 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.924      ;
; 35.743 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.924      ;
; 35.811 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.856      ;
; 35.811 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.856      ;
; 35.811 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.856      ;
; 35.883 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.784      ;
; 35.883 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.784      ;
; 35.883 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.784      ;
; 35.954 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.713      ;
; 35.954 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.713      ;
; 35.954 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.713      ;
; 36.137 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.530      ;
; 36.210 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.457      ;
; 36.259 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.408      ;
; 36.260 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.407      ;
; 36.278 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.389      ;
; 36.333 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.334      ;
; 36.350 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.317      ;
; 36.456 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.211      ;
; 36.473 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 3.194      ;
; 37.215 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.452      ;
; 37.215 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.452      ;
; 37.216 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.451      ;
; 37.234 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.433      ;
; 37.303 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.364      ;
; 37.320 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.347      ;
; 37.338 ; PWM:p_w_m|cnt[7] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.329      ;
; 37.779 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[0] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.888      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk1M'                                                                                                                       ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 981.636 ; Humidity:Hum|protocol[1] ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 18.031     ;
; 981.641 ; Humidity:Hum|protocol[1] ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 18.026     ;
; 983.358 ; Humidity:Hum|protocol[2] ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.309     ;
; 983.363 ; Humidity:Hum|protocol[2] ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.304     ;
; 983.566 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.101     ;
; 983.566 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.101     ;
; 983.566 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.101     ;
; 983.566 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.101     ;
; 983.584 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 16.083     ;
; 983.805 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[3]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.862     ;
; 983.805 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[4]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.862     ;
; 984.007 ; Humidity:Hum|shet[12]    ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.660     ;
; 984.012 ; Humidity:Hum|shet[12]    ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.655     ;
; 984.038 ; Humidity:Hum|shet[1]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.629     ;
; 984.043 ; Humidity:Hum|shet[1]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.624     ;
; 984.495 ; Humidity:Hum|shet[7]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.172     ;
; 984.500 ; Humidity:Hum|shet[7]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.167     ;
; 984.629 ; Humidity:Hum|protocol[1] ; Humidity:Hum|Data_H_REG   ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 15.038     ;
; 984.890 ; Humidity:Hum|protocol[1] ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.777     ;
; 985.266 ; Humidity:Hum|shet[6]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.401     ;
; 985.271 ; Humidity:Hum|shet[6]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.396     ;
; 985.288 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.379     ;
; 985.288 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.379     ;
; 985.288 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.379     ;
; 985.288 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.379     ;
; 985.306 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.361     ;
; 985.527 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[3]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.140     ;
; 985.527 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[4]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 14.140     ;
; 985.937 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.730     ;
; 985.937 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.730     ;
; 985.937 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.730     ;
; 985.937 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.730     ;
; 985.955 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.712     ;
; 985.968 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.699     ;
; 985.968 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.699     ;
; 985.968 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.699     ;
; 985.968 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.699     ;
; 985.986 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.681     ;
; 986.033 ; Humidity:Hum|shet[11]    ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.634     ;
; 986.038 ; Humidity:Hum|shet[11]    ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.629     ;
; 986.176 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[3]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.491     ;
; 986.176 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[4]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.491     ;
; 986.207 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[3]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.460     ;
; 986.207 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[4]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.460     ;
; 986.209 ; Humidity:Hum|shet[8]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.458     ;
; 986.214 ; Humidity:Hum|shet[8]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.453     ;
; 986.249 ; Humidity:Hum|shet[4]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.418     ;
; 986.254 ; Humidity:Hum|shet[4]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.413     ;
; 986.304 ; Humidity:Hum|protocol[1] ; Humidity:Hum|Data_H_write ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.363     ;
; 986.351 ; Humidity:Hum|protocol[2] ; Humidity:Hum|Data_H_REG   ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.316     ;
; 986.425 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.242     ;
; 986.425 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.242     ;
; 986.425 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.242     ;
; 986.425 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.242     ;
; 986.443 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.224     ;
; 986.612 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.055     ;
; 986.664 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[3]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.003     ;
; 986.664 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[4]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 13.003     ;
; 986.770 ; Humidity:Hum|mstate[0]   ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.897     ;
; 986.775 ; Humidity:Hum|mstate[0]   ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.892     ;
; 986.782 ; Humidity:Hum|shet[2]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.885     ;
; 986.787 ; Humidity:Hum|shet[2]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.880     ;
; 986.822 ; Humidity:Hum|shet[14]    ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.845     ;
; 986.827 ; Humidity:Hum|shet[14]    ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.840     ;
; 987.000 ; Humidity:Hum|shet[12]    ; Humidity:Hum|Data_H_REG   ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.667     ;
; 987.031 ; Humidity:Hum|shet[1]     ; Humidity:Hum|Data_H_REG   ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.636     ;
; 987.196 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.471     ;
; 987.196 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.471     ;
; 987.196 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.471     ;
; 987.196 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.471     ;
; 987.214 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.453     ;
; 987.233 ; Humidity:Hum|mstate[1]   ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.434     ;
; 987.238 ; Humidity:Hum|mstate[1]   ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.429     ;
; 987.261 ; Humidity:Hum|shet[12]    ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.406     ;
; 987.261 ; Humidity:Hum|shet[10]    ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.406     ;
; 987.266 ; Humidity:Hum|shet[10]    ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.401     ;
; 987.292 ; Humidity:Hum|shet[1]     ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.375     ;
; 987.340 ; Humidity:Hum|shet[9]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.327     ;
; 987.345 ; Humidity:Hum|shet[9]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.322     ;
; 987.435 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[3]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.232     ;
; 987.435 ; Humidity:Hum|shet[6]     ; Humidity:Hum|shet[4]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.232     ;
; 987.488 ; Humidity:Hum|shet[7]     ; Humidity:Hum|Data_H_REG   ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.179     ;
; 987.537 ; Humidity:Hum|shet[3]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.130     ;
; 987.542 ; Humidity:Hum|shet[3]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.125     ;
; 987.562 ; Humidity:Hum|shet[3]     ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 12.105     ;
; 987.691 ; Humidity:Hum|shet[3]     ; Humidity:Hum|shet[13]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.976     ;
; 987.697 ; Humidity:Hum|shet[15]    ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.970     ;
; 987.702 ; Humidity:Hum|shet[15]    ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.965     ;
; 987.749 ; Humidity:Hum|shet[7]     ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.918     ;
; 987.828 ; Humidity:Hum|protocol[2] ; Humidity:Hum|shet[13]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.839     ;
; 987.939 ; Humidity:Hum|shet[5]     ; Humidity:Hum|shet[9]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.728     ;
; 987.963 ; Humidity:Hum|shet[11]    ; Humidity:Hum|shet[5]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.704     ;
; 987.963 ; Humidity:Hum|shet[11]    ; Humidity:Hum|shet[6]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.704     ;
; 987.963 ; Humidity:Hum|shet[11]    ; Humidity:Hum|shet[1]      ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.704     ;
; 987.963 ; Humidity:Hum|shet[11]    ; Humidity:Hum|shet[10]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.704     ;
; 987.981 ; Humidity:Hum|shet[11]    ; Humidity:Hum|shet[14]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.686     ;
; 988.026 ; Humidity:Hum|protocol[2] ; Humidity:Hum|Data_H_write ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.641     ;
; 988.068 ; Humidity:Hum|shet[5]     ; Humidity:Hum|shet[13]     ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.599     ;
; 988.129 ; Humidity:Hum|shet[0]     ; Humidity:Hum|mstate[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.538     ;
; 988.134 ; Humidity:Hum|shet[0]     ; Humidity:Hum|mstate[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 11.533     ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk1hz'                                                                                                                                 ;
+------------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 999987.599 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 12.068     ;
; 999987.599 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 12.068     ;
; 999987.599 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 12.068     ;
; 999987.599 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 12.068     ;
; 999987.599 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 12.068     ;
; 999987.789 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.878     ;
; 999987.789 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.878     ;
; 999987.789 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.878     ;
; 999987.789 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.878     ;
; 999987.789 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.878     ;
; 999987.940 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.727     ;
; 999987.940 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.727     ;
; 999987.940 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.727     ;
; 999987.940 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.727     ;
; 999987.940 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.727     ;
; 999988.316 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.351     ;
; 999988.316 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.351     ;
; 999988.316 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.351     ;
; 999988.316 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.351     ;
; 999988.316 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.351     ;
; 999988.316 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.351     ;
; 999988.506 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.161     ;
; 999988.506 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.161     ;
; 999988.506 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.161     ;
; 999988.506 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.161     ;
; 999988.506 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.161     ;
; 999988.506 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.161     ;
; 999988.657 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.010     ;
; 999988.657 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.010     ;
; 999988.657 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.010     ;
; 999988.657 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.010     ;
; 999988.657 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.010     ;
; 999988.657 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 11.010     ;
; 999988.705 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.962     ;
; 999988.705 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.962     ;
; 999988.705 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.962     ;
; 999988.705 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.962     ;
; 999988.705 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.962     ;
; 999988.779 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.888     ;
; 999988.780 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.887     ;
; 999988.780 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.887     ;
; 999988.780 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.887     ;
; 999988.780 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.887     ;
; 999988.780 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.887     ;
; 999988.863 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.804     ;
; 999988.863 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.804     ;
; 999988.863 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.804     ;
; 999988.863 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.804     ;
; 999988.863 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.804     ;
; 999988.969 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.698     ;
; 999989.063 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.604     ;
; 999989.063 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.604     ;
; 999989.063 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.604     ;
; 999989.063 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.604     ;
; 999989.063 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.604     ;
; 999989.120 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.547     ;
; 999989.150 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.517     ;
; 999989.150 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.517     ;
; 999989.150 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.517     ;
; 999989.150 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.517     ;
; 999989.150 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.517     ;
; 999989.273 ; SETPOS:STPS|angle_current[9] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.394     ;
; 999989.273 ; SETPOS:STPS|angle_current[9] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.394     ;
; 999989.273 ; SETPOS:STPS|angle_current[9] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.394     ;
; 999989.273 ; SETPOS:STPS|angle_current[9] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.394     ;
; 999989.273 ; SETPOS:STPS|angle_current[9] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.394     ;
; 999989.296 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.371     ;
; 999989.296 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.371     ;
; 999989.296 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.371     ;
; 999989.296 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.371     ;
; 999989.296 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.371     ;
; 999989.422 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.245     ;
; 999989.422 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.245     ;
; 999989.422 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.245     ;
; 999989.422 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.245     ;
; 999989.422 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.245     ;
; 999989.422 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.245     ;
; 999989.497 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.170     ;
; 999989.497 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.170     ;
; 999989.497 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.170     ;
; 999989.497 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.170     ;
; 999989.497 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.170     ;
; 999989.497 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.170     ;
; 999989.580 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.087     ;
; 999989.580 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.087     ;
; 999989.580 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.087     ;
; 999989.580 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.087     ;
; 999989.580 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.087     ;
; 999989.580 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.087     ;
; 999989.632 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 10.035     ;
; 999989.780 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.887      ;
; 999989.780 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.887      ;
; 999989.780 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.887      ;
; 999989.780 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.887      ;
; 999989.780 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.887      ;
; 999989.780 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.887      ;
; 999989.822 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.845      ;
; 999989.867 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.800      ;
; 999989.867 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.800      ;
; 999989.867 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 9.800      ;
+------------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk50M'                                                                                                                                                          ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.078 ; frqdiv:FGD|z[5]                             ; frqdiv:FGD|z[5]                             ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.299      ;
; 1.377 ; SPI_slave:SPI_MODULE|byte_data_received[70] ; SPI_slave:SPI_MODULE|byte_data_received[71] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.598      ;
; 1.377 ; SPI_slave:SPI_MODULE|byte_data_received[33] ; SPI_slave:SPI_MODULE|byte_data_received[34] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.598      ;
; 1.385 ; SPI_slave:SPI_MODULE|byte_data_received[18] ; SPI_slave:SPI_MODULE|byte_data_received[19] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.606      ;
; 1.386 ; SPI_slave:SPI_MODULE|byte_data_received[14] ; SPI_slave:SPI_MODULE|byte_data_received[15] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.607      ;
; 1.386 ; SPI_slave:SPI_MODULE|byte_data_received[63] ; SPI_slave:SPI_MODULE|byte_data_received[64] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.607      ;
; 1.387 ; SPI_slave:SPI_MODULE|byte_data_received[77] ; SPI_slave:SPI_MODULE|byte_data_received[78] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.608      ;
; 1.388 ; SPI_slave:SPI_MODULE|byte_data_received[25] ; SPI_slave:SPI_MODULE|byte_data_received[26] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.609      ;
; 1.389 ; SPI_slave:SPI_MODULE|byte_data_received[53] ; SPI_slave:SPI_MODULE|byte_data_received[54] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.610      ;
; 1.389 ; SPI_slave:SPI_MODULE|byte_data_received[17] ; SPI_slave:SPI_MODULE|byte_data_received[18] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.610      ;
; 1.390 ; SPI_slave:SPI_MODULE|byte_data_received[24] ; SPI_slave:SPI_MODULE|byte_data_received[25] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.611      ;
; 1.390 ; SPI_slave:SPI_MODULE|byte_data_received[79] ; SPI_slave:SPI_MODULE|byte_data_received[80] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.611      ;
; 1.392 ; SPI_slave:SPI_MODULE|byte_data_received[54] ; SPI_slave:SPI_MODULE|byte_data_received[55] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.613      ;
; 1.392 ; SPI_slave:SPI_MODULE|byte_data_received[82] ; SPI_slave:SPI_MODULE|byte_data_received[83] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.613      ;
; 1.393 ; SPI_slave:SPI_MODULE|byte_data_received[13] ; SPI_slave:SPI_MODULE|byte_data_received[14] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.614      ;
; 1.393 ; SPI_slave:SPI_MODULE|byte_data_received[83] ; SPI_slave:SPI_MODULE|byte_data_received[84] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.614      ;
; 1.393 ; SPI_slave:SPI_MODULE|byte_data_received[42] ; SPI_slave:SPI_MODULE|byte_data_received[43] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.614      ;
; 1.394 ; SPI_slave:SPI_MODULE|byte_data_received[30] ; SPI_slave:SPI_MODULE|byte_data_received[31] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.615      ;
; 1.395 ; SPI_slave:SPI_MODULE|byte_data_received[44] ; SPI_slave:SPI_MODULE|byte_data_received[45] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.616      ;
; 1.395 ; SPI_slave:SPI_MODULE|byte_data_received[35] ; SPI_slave:SPI_MODULE|byte_data_received[36] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.616      ;
; 1.396 ; SPI_slave:SPI_MODULE|byte_data_received[31] ; SPI_slave:SPI_MODULE|byte_data_received[32] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.617      ;
; 1.396 ; SPI_slave:SPI_MODULE|byte_data_received[55] ; SPI_slave:SPI_MODULE|byte_data_received[56] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.617      ;
; 1.397 ; SPI_slave:SPI_MODULE|byte_data_received[51] ; SPI_slave:SPI_MODULE|byte_data_received[52] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.618      ;
; 1.398 ; SPI_slave:SPI_MODULE|byte_data_received[69] ; SPI_slave:SPI_MODULE|byte_data_received[70] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.619      ;
; 1.400 ; SPI_slave:SPI_MODULE|byte_data_received[43] ; SPI_slave:SPI_MODULE|byte_data_received[44] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.621      ;
; 1.401 ; SPI_slave:SPI_MODULE|byte_data_received[67] ; SPI_slave:SPI_MODULE|byte_data_received[68] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.622      ;
; 1.412 ; SPI_slave:SPI_MODULE|MOSIr[0]               ; SPI_slave:SPI_MODULE|MOSIr[1]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.633      ;
; 1.640 ; SPI_slave:SPI_MODULE|byte_data_received[68] ; SPI_slave:SPI_MODULE|byte_data_received[69] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.861      ;
; 1.640 ; SPI_slave:SPI_MODULE|HYM_send[32]           ; SPI_slave:SPI_MODULE|HYM_send[33]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.861      ;
; 1.640 ; SPI_slave:SPI_MODULE|byte_data_received[32] ; SPI_slave:SPI_MODULE|byte_data_received[33] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.861      ;
; 1.640 ; SPI_slave:SPI_MODULE|byte_data_received[40] ; SPI_slave:SPI_MODULE|byte_data_received[41] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.861      ;
; 1.640 ; SPI_slave:SPI_MODULE|byte_data_received[71] ; SPI_slave:SPI_MODULE|byte_data_received[72] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.861      ;
; 1.641 ; SPI_slave:SPI_MODULE|SCKr[0]                ; SPI_slave:SPI_MODULE|SCKr[1]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.862      ;
; 1.642 ; SPI_slave:SPI_MODULE|byte_data_received[41] ; SPI_slave:SPI_MODULE|byte_data_received[42] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.863      ;
; 1.644 ; SPI_slave:SPI_MODULE|byte_data_received[8]  ; SPI_slave:SPI_MODULE|byte_data_received[9]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.865      ;
; 1.645 ; SPI_slave:SPI_MODULE|HYM_send[9]            ; SPI_slave:SPI_MODULE|HYM_send[10]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.866      ;
; 1.646 ; SPI_slave:SPI_MODULE|HYM_send[2]            ; SPI_slave:SPI_MODULE|HYM_send[3]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.867      ;
; 1.650 ; SPI_slave:SPI_MODULE|byte_data_received[19] ; SPI_slave:SPI_MODULE|byte_data_received[20] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.871      ;
; 1.650 ; SPI_slave:SPI_MODULE|byte_data_received[15] ; SPI_slave:SPI_MODULE|byte_data_received[16] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.871      ;
; 1.650 ; SPI_slave:SPI_MODULE|HYM_send[21]           ; SPI_slave:SPI_MODULE|HYM_send[22]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.871      ;
; 1.651 ; SPI_slave:SPI_MODULE|byte_data_received[36] ; SPI_slave:SPI_MODULE|byte_data_received[37] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.872      ;
; 1.651 ; SPI_slave:SPI_MODULE|byte_data_received[7]  ; SPI_slave:SPI_MODULE|byte_data_received[8]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.872      ;
; 1.652 ; SPI_slave:SPI_MODULE|byte_data_received[34] ; SPI_slave:SPI_MODULE|byte_data_received[35] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.873      ;
; 1.654 ; SPI_slave:SPI_MODULE|byte_data_received[59] ; SPI_slave:SPI_MODULE|byte_data_received[60] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.875      ;
; 1.654 ; SPI_slave:SPI_MODULE|byte_data_received[26] ; SPI_slave:SPI_MODULE|byte_data_received[27] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.875      ;
; 1.654 ; SPI_slave:SPI_MODULE|byte_data_received[57] ; SPI_slave:SPI_MODULE|byte_data_received[58] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.875      ;
; 1.655 ; SPI_slave:SPI_MODULE|HYM_send[16]           ; SPI_slave:SPI_MODULE|HYM_send[17]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.876      ;
; 1.659 ; SPI_slave:SPI_MODULE|byte_data_received[12] ; SPI_slave:SPI_MODULE|byte_data_received[13] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; SPI_slave:SPI_MODULE|HYM_send[35]           ; SPI_slave:SPI_MODULE|HYM_send[36]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; SPI_slave:SPI_MODULE|HYM_send[19]           ; SPI_slave:SPI_MODULE|HYM_send[20]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.880      ;
; 1.660 ; SPI_slave:SPI_MODULE|byte_data_received[28] ; SPI_slave:SPI_MODULE|byte_data_received[29] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.881      ;
; 1.660 ; SPI_slave:SPI_MODULE|byte_data_received[49] ; SPI_slave:SPI_MODULE|byte_data_received[50] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.881      ;
; 1.660 ; SPI_slave:SPI_MODULE|byte_data_received[73] ; SPI_slave:SPI_MODULE|byte_data_received[74] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.881      ;
; 1.660 ; SPI_slave:SPI_MODULE|byte_data_received[81] ; SPI_slave:SPI_MODULE|byte_data_received[82] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.881      ;
; 1.660 ; SPI_slave:SPI_MODULE|byte_data_received[16] ; SPI_slave:SPI_MODULE|byte_data_received[17] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.881      ;
; 1.660 ; SPI_slave:SPI_MODULE|HYM_send[12]           ; SPI_slave:SPI_MODULE|HYM_send[13]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.881      ;
; 1.661 ; SPI_slave:SPI_MODULE|byte_data_received[76] ; SPI_slave:SPI_MODULE|byte_data_received[77] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; SPI_slave:SPI_MODULE|byte_data_received[58] ; SPI_slave:SPI_MODULE|byte_data_received[59] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; SPI_slave:SPI_MODULE|HYM_send[20]           ; SPI_slave:SPI_MODULE|HYM_send[21]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; SPI_slave:SPI_MODULE|HYM_send[14]           ; SPI_slave:SPI_MODULE|HYM_send[15]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.882      ;
; 1.662 ; SPI_slave:SPI_MODULE|byte_data_received[22] ; SPI_slave:SPI_MODULE|byte_data_received[23] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.883      ;
; 1.662 ; SPI_slave:SPI_MODULE|byte_data_received[46] ; SPI_slave:SPI_MODULE|byte_data_received[47] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.883      ;
; 1.662 ; SPI_slave:SPI_MODULE|byte_data_received[52] ; SPI_slave:SPI_MODULE|byte_data_received[53] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.883      ;
; 1.662 ; SPI_slave:SPI_MODULE|byte_data_received[10] ; SPI_slave:SPI_MODULE|byte_data_received[11] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.883      ;
; 1.662 ; SPI_slave:SPI_MODULE|HYM_send[5]            ; SPI_slave:SPI_MODULE|HYM_send[6]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.883      ;
; 1.663 ; SPI_slave:SPI_MODULE|byte_data_received[75] ; SPI_slave:SPI_MODULE|byte_data_received[76] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.884      ;
; 1.663 ; SPI_slave:SPI_MODULE|byte_data_received[80] ; SPI_slave:SPI_MODULE|byte_data_received[81] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.884      ;
; 1.664 ; SPI_slave:SPI_MODULE|HYM_send[33]           ; SPI_slave:SPI_MODULE|HYM_send[34]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.885      ;
; 1.664 ; SPI_slave:SPI_MODULE|byte_data_received[56] ; SPI_slave:SPI_MODULE|byte_data_received[57] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.885      ;
; 1.665 ; SPI_slave:SPI_MODULE|byte_data_received[78] ; SPI_slave:SPI_MODULE|byte_data_received[79] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.886      ;
; 1.665 ; SPI_slave:SPI_MODULE|HYM_send[36]           ; SPI_slave:SPI_MODULE|HYM_send[37]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.886      ;
; 1.665 ; SPI_slave:SPI_MODULE|HYM_send[8]            ; SPI_slave:SPI_MODULE|HYM_send[9]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.886      ;
; 1.667 ; SPI_slave:SPI_MODULE|byte_data_received[20] ; SPI_slave:SPI_MODULE|byte_data_received[21] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.888      ;
; 1.670 ; SPI_slave:SPI_MODULE|byte_data_received[65] ; SPI_slave:SPI_MODULE|byte_data_received[66] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.891      ;
; 1.671 ; SPI_slave:SPI_MODULE|byte_data_received[38] ; SPI_slave:SPI_MODULE|byte_data_received[39] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.892      ;
; 1.671 ; SPI_slave:SPI_MODULE|byte_data_received[61] ; SPI_slave:SPI_MODULE|byte_data_received[62] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.892      ;
; 1.671 ; SPI_slave:SPI_MODULE|byte_data_received[86] ; SPI_slave:SPI_MODULE|byte_data_received[87] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.892      ;
; 1.677 ; frqdiv:FGD|j[2]                             ; frqdiv:FGD|j[2]                             ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.898      ;
; 1.688 ; frqdiv:FGD|j[2]                             ; frqdiv:FGD|j[1]                             ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.909      ;
; 1.689 ; frqdiv:FGD|j[2]                             ; frqdiv:FGD|clk25M                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.910      ;
; 1.694 ; frqdiv:FGD|z[4]                             ; frqdiv:FGD|z[5]                             ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.915      ;
; 1.758 ; SPI_slave:SPI_MODULE|SSELr[1]               ; SPI_slave:SPI_MODULE|HYM_send[25]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.979      ;
; 1.759 ; SPI_slave:SPI_MODULE|SSELr[1]               ; SPI_slave:SPI_MODULE|HYM_send[26]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.980      ;
; 1.761 ; SPI_slave:SPI_MODULE|byte_data_received[62] ; SPI_slave:SPI_MODULE|byte_data_received[63] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.982      ;
; 1.765 ; SPI_slave:SPI_MODULE|SSELr[1]               ; SPI_slave:SPI_MODULE|HYM_send[28]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.986      ;
; 1.768 ; SPI_slave:SPI_MODULE|SSELr[1]               ; SPI_slave:SPI_MODULE|HYM_send[29]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.989      ;
; 1.769 ; SPI_slave:SPI_MODULE|SSELr[1]               ; SPI_slave:SPI_MODULE|HYM_send[27]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.990      ;
; 1.771 ; frqdiv:FGD|z[1]                             ; frqdiv:FGD|z[1]                             ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.992      ;
; 1.773 ; SPI_slave:SPI_MODULE|MOSIr[1]               ; SPI_slave:SPI_MODULE|byte_data_received[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.994      ;
; 1.775 ; SPI_slave:SPI_MODULE|SSELr[0]               ; SPI_slave:SPI_MODULE|SSELr[1]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.996      ;
; 1.784 ; frqdiv:FGD|z[1]                             ; frqdiv:FGD|z[2]                             ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.005      ;
; 1.794 ; SPI_slave:SPI_MODULE|byte_data_received[66] ; SPI_slave:SPI_MODULE|byte_data_received[67] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.015      ;
; 1.798 ; SPI_slave:SPI_MODULE|byte_data_received[9]  ; SPI_slave:SPI_MODULE|byte_data_received[10] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.019      ;
; 1.823 ; SPI_slave:SPI_MODULE|byte_data_received[45] ; SPI_slave:SPI_MODULE|byte_data_received[46] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.044      ;
; 1.830 ; SPI_slave:SPI_MODULE|byte_data_received[0]  ; SPI_slave:SPI_MODULE|byte_data_received[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.051      ;
; 1.906 ; SPI_slave:SPI_MODULE|HYM_send[17]           ; SPI_slave:SPI_MODULE|HYM_send[18]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.127      ;
; 1.910 ; SPI_slave:SPI_MODULE|HYM_send[28]           ; SPI_slave:SPI_MODULE|HYM_send[29]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.131      ;
; 1.911 ; SPI_slave:SPI_MODULE|HYM_send[4]            ; SPI_slave:SPI_MODULE|HYM_send[5]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.132      ;
; 1.916 ; SPI_slave:SPI_MODULE|HYM_send[26]           ; SPI_slave:SPI_MODULE|HYM_send[27]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.137      ;
; 1.917 ; SPI_slave:SPI_MODULE|HYM_send[10]           ; SPI_slave:SPI_MODULE|HYM_send[11]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.138      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk25M'                                                                                                    ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 1.667 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[0] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.888      ;
; 2.108 ; PWM:p_w_m|cnt[7] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.329      ;
; 2.126 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.347      ;
; 2.143 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.364      ;
; 2.212 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.433      ;
; 2.230 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.452      ;
; 2.958 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.179      ;
; 2.975 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.196      ;
; 3.069 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.290      ;
; 3.086 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.307      ;
; 3.152 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.373      ;
; 3.170 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.392      ;
; 3.197 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.418      ;
; 3.281 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.502      ;
; 3.492 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.713      ;
; 3.538 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.759      ;
; 3.538 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.759      ;
; 3.538 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.759      ;
; 3.621 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.842      ;
; 3.666 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.887      ;
; 3.666 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.887      ;
; 3.666 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 3.887      ;
; 3.885 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 4.106      ;
; 4.825 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 5.046      ;
; 4.936 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 5.157      ;
; 5.047 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 5.268      ;
; 5.516 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 5.737      ;
; 5.516 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 5.737      ;
; 5.516 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 5.737      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk1M'                                                                                                                         ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.668 ; Humidity:Hum|id_gorb[5]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.889      ;
; 1.685 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[0]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.906      ;
; 1.709 ; Humidity:Hum|mstate[0]     ; Humidity:Hum|mstate[1]     ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.930      ;
; 1.818 ; Humidity:Hum|data_rec[0]   ; Humidity:Hum|data_rec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.039      ;
; 1.818 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|protocol[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.039      ;
; 1.934 ; five_sec:F_S|flag_five_sec ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.155      ;
; 1.936 ; Humidity:Hum|Data_H_write  ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.157      ;
; 1.943 ; five_sec:F_S|flag_five_sec ; Humidity:Hum|protocol[0]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.164      ;
; 2.127 ; Humidity:Hum|id_gorb[3]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.348      ;
; 2.136 ; Humidity:Hum|mstate[1]     ; Humidity:Hum|mstate[1]     ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.357      ;
; 2.164 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.385      ;
; 2.170 ; Humidity:Hum|mstate[0]     ; Humidity:Hum|mstate[0]     ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.391      ;
; 2.182 ; Humidity:Hum|shet[13]      ; Humidity:Hum|shet[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.403      ;
; 2.212 ; Humidity:Hum|id_gorb[4]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.433      ;
; 2.250 ; Humidity:Hum|id_gorb[2]    ; Humidity:Hum|id_gorb[2]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.471      ;
; 2.250 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.471      ;
; 2.512 ; Humidity:Hum|shet[2]       ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.733      ;
; 2.618 ; Humidity:Hum|shet[4]       ; Humidity:Hum|shet[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.839      ;
; 2.621 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|data_rec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 2.842      ;
; 2.847 ; Humidity:Hum|shet[14]      ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.068      ;
; 2.853 ; five_sec:F_S|five_sec[3]   ; five_sec:F_S|five_sec[3]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.074      ;
; 2.951 ; Humidity:Hum|shet[0]       ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.172      ;
; 2.959 ; Humidity:Hum|id_gorb[3]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.180      ;
; 2.974 ; Humidity:Hum|shet[9]       ; Humidity:Hum|shet[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.195      ;
; 2.996 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[2]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.217      ;
; 2.997 ; five_sec:F_S|five_sec[2]   ; five_sec:F_S|five_sec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.218      ;
; 3.012 ; five_sec:F_S|five_sec[21]  ; five_sec:F_S|five_sec[21]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.233      ;
; 3.046 ; Humidity:Hum|shet[6]       ; Humidity:Hum|shet[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.267      ;
; 3.060 ; Humidity:Hum|shet[11]      ; Humidity:Hum|shet[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.281      ;
; 3.068 ; Humidity:Hum|shet[15]      ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.289      ;
; 3.070 ; Humidity:Hum|id_gorb[3]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.291      ;
; 3.107 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.328      ;
; 3.152 ; five_sec:F_S|five_sec[19]  ; five_sec:F_S|five_sec[19]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.373      ;
; 3.152 ; Humidity:Hum|id_gorb[4]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.373      ;
; 3.157 ; Humidity:Hum|protocol[0]   ; Humidity:Hum|protocol[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.378      ;
; 3.190 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[2]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.411      ;
; 3.190 ; Humidity:Hum|id_gorb[2]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.411      ;
; 3.218 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.439      ;
; 3.275 ; five_sec:F_S|five_sec[5]   ; five_sec:F_S|five_sec[5]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.496      ;
; 3.282 ; Humidity:Hum|protocol[2]   ; Humidity:Hum|mstate[0]     ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.503      ;
; 3.301 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.522      ;
; 3.301 ; Humidity:Hum|id_gorb[2]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.522      ;
; 3.329 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|id_gorb[0]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.550      ;
; 3.329 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.550      ;
; 3.373 ; five_sec:F_S|five_sec[0]   ; five_sec:F_S|five_sec[0]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.594      ;
; 3.412 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.633      ;
; 3.412 ; Humidity:Hum|id_gorb[2]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.633      ;
; 3.523 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.744      ;
; 3.563 ; Humidity:Hum|shet[7]       ; Humidity:Hum|shet[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.784      ;
; 3.675 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[18]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.896      ;
; 3.677 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[22]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.898      ;
; 3.680 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[8]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.901      ;
; 3.714 ; Humidity:Hum|Data_H_REG    ; Humidity:Hum|Data_H_REG    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 3.935      ;
; 3.844 ; five_sec:F_S|five_sec[17]  ; five_sec:F_S|five_sec[17]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.065      ;
; 3.851 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.072      ;
; 3.861 ; five_sec:F_S|five_sec[2]   ; five_sec:F_S|five_sec[3]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.082      ;
; 3.875 ; Humidity:Hum|protocol[2]   ; Humidity:Hum|shet[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.096      ;
; 3.883 ; Humidity:Hum|shet[5]       ; Humidity:Hum|shet[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.104      ;
; 3.902 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.123      ;
; 3.912 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.133      ;
; 3.926 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[9]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.147      ;
; 3.928 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.149      ;
; 4.027 ; Humidity:Hum|protocol[2]   ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.248      ;
; 4.040 ; five_sec:F_S|five_sec[0]   ; five_sec:F_S|five_sec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.261      ;
; 4.041 ; five_sec:F_S|five_sec[0]   ; five_sec:F_S|five_sec[3]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.262      ;
; 4.091 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.312      ;
; 4.097 ; five_sec:F_S|five_sec[19]  ; five_sec:F_S|five_sec[21]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.318      ;
; 4.101 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.322      ;
; 4.123 ; five_sec:F_S|five_sec[13]  ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.344      ;
; 4.127 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.348      ;
; 4.178 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|shet[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.399      ;
; 4.195 ; five_sec:F_S|five_sec[3]   ; five_sec:F_S|five_sec[5]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.416      ;
; 4.243 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.464      ;
; 4.254 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|shet[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.475      ;
; 4.279 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.500      ;
; 4.289 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.510      ;
; 4.331 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|id_gorb[0]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.552      ;
; 4.361 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|shet[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.582      ;
; 4.383 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.604      ;
; 4.385 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.606      ;
; 4.385 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.606      ;
; 4.385 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.606      ;
; 4.385 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|id_gorb[2]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.606      ;
; 4.385 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.606      ;
; 4.386 ; Humidity:Hum|protocol[2]   ; Humidity:Hum|shet[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.607      ;
; 4.394 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[18]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.615      ;
; 4.396 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[22]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.617      ;
; 4.399 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[8]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.620      ;
; 4.404 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[14]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.625      ;
; 4.404 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|mstate[1]     ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.625      ;
; 4.408 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[11]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.629      ;
; 4.408 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[6]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.629      ;
; 4.430 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.651      ;
; 4.445 ; Humidity:Hum|shet[3]       ; Humidity:Hum|Data_H_REG    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.666      ;
; 4.446 ; Humidity:Hum|data_rec[2]   ; Humidity:Hum|shet[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.667      ;
; 4.451 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.672      ;
; 4.455 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.676      ;
; 4.465 ; five_sec:F_S|five_sec[0]   ; five_sec:F_S|five_sec[5]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.686      ;
; 4.467 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|shet[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.688      ;
; 4.499 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 4.720      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk1hz'                                                                                                                              ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.678 ; SETPOS:STPS|DIR               ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.899      ;
; 1.750 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.971      ;
; 1.750 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.971      ;
; 1.755 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.976      ;
; 1.761 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.982      ;
; 1.762 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.983      ;
; 1.763 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.984      ;
; 1.765 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[0]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.986      ;
; 1.992 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.213      ;
; 1.996 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|dev_state         ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.217      ;
; 1.999 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.220      ;
; 2.003 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.224      ;
; 2.005 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.226      ;
; 2.011 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.232      ;
; 2.012 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.233      ;
; 2.020 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.241      ;
; 2.117 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.338      ;
; 2.127 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.348      ;
; 2.135 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.356      ;
; 2.141 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.362      ;
; 2.212 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.433      ;
; 2.221 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.443      ;
; 2.250 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.471      ;
; 2.260 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.481      ;
; 2.260 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.481      ;
; 2.344 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.565      ;
; 2.344 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.565      ;
; 2.345 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.566      ;
; 2.351 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.572      ;
; 2.351 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.572      ;
; 2.352 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.573      ;
; 2.778 ; SETPOS:STPS|M_EN              ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.999      ;
; 2.949 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.170      ;
; 2.959 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.180      ;
; 2.973 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.194      ;
; 3.060 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.281      ;
; 3.070 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.291      ;
; 3.084 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.305      ;
; 3.085 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.306      ;
; 3.152 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.373      ;
; 3.171 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.392      ;
; 3.190 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.411      ;
; 3.195 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.416      ;
; 3.200 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.421      ;
; 3.200 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.421      ;
; 3.306 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.527      ;
; 3.311 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.532      ;
; 3.311 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.532      ;
; 3.372 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.593      ;
; 3.422 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.643      ;
; 3.422 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.643      ;
; 3.483 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.704      ;
; 3.529 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.750      ;
; 3.533 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.754      ;
; 3.621 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.842      ;
; 3.640 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.861      ;
; 3.775 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 3.996      ;
; 3.786 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.007      ;
; 3.799 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.020      ;
; 3.799 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.020      ;
; 3.799 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.020      ;
; 3.799 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.020      ;
; 3.799 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.020      ;
; 3.920 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.141      ;
; 3.933 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.154      ;
; 3.981 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.202      ;
; 4.040 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.261      ;
; 4.053 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.274      ;
; 4.079 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.300      ;
; 4.079 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.300      ;
; 4.079 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.300      ;
; 4.079 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.300      ;
; 4.079 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.300      ;
; 4.079 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.300      ;
; 4.272 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.493      ;
; 4.285 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.506      ;
; 4.285 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.506      ;
; 4.285 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.506      ;
; 4.285 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.506      ;
; 4.285 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.506      ;
; 4.383 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.604      ;
; 4.396 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.617      ;
; 4.396 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.617      ;
; 4.396 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.617      ;
; 4.396 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 4.617      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk50M'                                                                                                ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------+
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[10]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[10]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[11]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[11]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[12]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[12]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[13]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[13]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[14]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[14]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[15]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[15]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[16]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[16]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[17]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[17]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[18]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[18]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[19]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[19]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[1]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[1]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[20]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[20]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[21]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[21]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[22]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[22]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[23]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[23]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[24]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[24]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[25]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[25]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[26]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[26]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[27]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[27]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[28]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[28]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[29]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[29]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[2]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[2]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[30]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[30]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[31]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[31]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[32]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[32]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[33]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[33]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[34]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[34]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[35]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[35]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[36]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[36]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[37]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[37]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[38]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[38]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[39]           ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[39]           ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[3]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[3]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[4]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[4]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[5]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[5]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[6]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[6]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[7]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[7]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[8]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[8]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[9]            ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|HYM_send[9]            ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|MOSIr[0]               ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|MOSIr[0]               ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|MOSIr[1]               ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|MOSIr[1]               ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SCKr[0]                ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SCKr[0]                ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SCKr[1]                ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SCKr[1]                ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SCKr[2]                ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SCKr[2]                ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SSELr[0]               ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SSELr[0]               ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SSELr[1]               ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|SSELr[1]               ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[0]  ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[0]  ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[10] ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[10] ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[11] ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[11] ;
; 9.734 ; 10.000       ; 0.266          ; High Pulse Width ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[12] ;
; 9.734 ; 10.000       ; 0.266          ; Low Pulse Width  ; clk50M ; Rise       ; SPI_slave:SPI_MODULE|byte_data_received[12] ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk25M'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]  ;
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]  ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M|regout ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M|regout ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[0]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[0]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[1]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[1]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[2]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[2]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[3]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[3]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[4]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[4]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[5]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[5]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[6]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[6]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|cnt[7]|clk  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|cnt[7]|clk  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk1M'                                                                                ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|data_rec[0]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|data_rec[0]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|data_rec[1]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|data_rec[1]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|data_rec[2]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|data_rec[2]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|id_gorb[0]   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|id_gorb[0]   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|id_gorb[1]   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|id_gorb[1]   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|id_gorb[2]   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|id_gorb[2]   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|id_gorb[3]   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|id_gorb[3]   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|id_gorb[4]   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|id_gorb[4]   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|id_gorb[5]   ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|id_gorb[5]   ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|mstate[0]    ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|mstate[0]    ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|mstate[1]    ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|mstate[1]    ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|protocol[0]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|protocol[0]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|protocol[1]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|protocol[1]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|protocol[2]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|protocol[2]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[0]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[0]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[10]     ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[10]     ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[11]     ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[11]     ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[12]     ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[12]     ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[13]     ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[13]     ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[14]     ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[14]     ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[15]     ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[15]     ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[1]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[1]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[2]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[2]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[3]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[3]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[4]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[4]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[5]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[5]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[6]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[6]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[7]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[7]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[8]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[8]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|shet[9]      ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|shet[9]      ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[0]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[0]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[10] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[10] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[11] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[11] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[12] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[12] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[13] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[13] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[14] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[14] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[15] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[15] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[16] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[16] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[17] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[17] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[18] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[18] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[19] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[19] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[1]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[1]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[20] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[20] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[21] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[21] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[22] ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[22] ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[2]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[2]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[3]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[3]  ;
; 499.734 ; 500.000      ; 0.266          ; High Pulse Width ; clk1M ; Rise       ; five_sec:F_S|five_sec[4]  ;
; 499.734 ; 500.000      ; 0.266          ; Low Pulse Width  ; clk1M ; Rise       ; five_sec:F_S|five_sec[4]  ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk1hz'                                                                                       ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499999.734 ; 500000.000   ; 0.266          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 499999.734 ; 500000.000   ; 0.266          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|datab                    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|datab                    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|dev_state|clk            ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|dev_state|clk            ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -1.322 ; -1.322 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -2.675 ; -2.675 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; 3.420  ; 3.420  ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 4.122  ; 4.122  ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 3.746  ; 3.746  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; 1.876  ; 1.876  ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 3.240  ; 3.240  ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; -2.866 ; -2.866 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -3.568 ; -3.568 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -3.192 ; -3.192 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 14.541 ; 14.541 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 12.992 ; 12.992 ; Rise       ; clk1M           ;
; mstate[*]     ; clk50M     ; 14.348 ; 14.348 ; Rise       ; clk1M           ;
;  mstate[0]    ; clk50M     ; 13.852 ; 13.852 ; Rise       ; clk1M           ;
;  mstate[1]    ; clk50M     ; 14.348 ; 14.348 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 17.349 ; 17.349 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 16.660 ; 16.660 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 16.913 ; 16.913 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 17.349 ; 17.349 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 16.691 ; 16.691 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 9.476  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 9.476  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 21.622 ; 21.622 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 20.036 ; 20.036 ; Rise       ; clk25M          ;
; PWM_out3      ; clk50M     ; 18.965 ; 18.965 ; Rise       ; clk25M          ;
; PWM_out4      ; clk50M     ; 20.079 ; 20.079 ; Rise       ; clk25M          ;
; PWM_out5      ; clk50M     ; 19.480 ; 19.480 ; Rise       ; clk25M          ;
; PWM_out6      ; clk50M     ; 20.359 ; 20.359 ; Rise       ; clk25M          ;
; PWM_out7      ; clk50M     ; 19.851 ; 19.851 ; Rise       ; clk25M          ;
; PWM_out8      ; clk50M     ; 19.911 ; 19.911 ; Rise       ; clk25M          ;
; PWM_out9      ; clk50M     ; 20.814 ; 20.814 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 21.231 ; 21.231 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 8.260  ; 8.260  ; Rise       ; clk50M          ;
; PWM_out       ; clk50M     ; 13.730 ; 13.730 ; Rise       ; clk50M          ;
; PWM_out2      ; clk50M     ; 15.045 ; 15.045 ; Rise       ; clk50M          ;
; PWM_out3      ; clk50M     ; 13.179 ; 13.179 ; Rise       ; clk50M          ;
; PWM_out4      ; clk50M     ; 13.671 ; 13.671 ; Rise       ; clk50M          ;
; PWM_out5      ; clk50M     ; 12.892 ; 12.892 ; Rise       ; clk50M          ;
; PWM_out6      ; clk50M     ; 14.352 ; 14.352 ; Rise       ; clk50M          ;
; PWM_out7      ; clk50M     ; 13.205 ; 13.205 ; Rise       ; clk50M          ;
; PWM_out8      ; clk50M     ; 13.443 ; 13.443 ; Rise       ; clk50M          ;
; PWM_out9      ; clk50M     ; 15.009 ; 15.009 ; Rise       ; clk50M          ;
; PWM_out_vent  ; clk50M     ; 14.633 ; 14.633 ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 14.541 ; 14.541 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 12.992 ; 12.992 ; Rise       ; clk1M           ;
; mstate[*]     ; clk50M     ; 13.852 ; 13.852 ; Rise       ; clk1M           ;
;  mstate[0]    ; clk50M     ; 13.852 ; 13.852 ; Rise       ; clk1M           ;
;  mstate[1]    ; clk50M     ; 14.348 ; 14.348 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 15.594 ; 15.594 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 15.594 ; 15.594 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 15.835 ; 15.835 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 15.686 ; 15.686 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 15.619 ; 15.619 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 9.476  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 9.476  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 17.107 ; 17.107 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 17.778 ; 17.778 ; Rise       ; clk25M          ;
; PWM_out3      ; clk50M     ; 15.837 ; 15.837 ; Rise       ; clk25M          ;
; PWM_out4      ; clk50M     ; 15.822 ; 15.822 ; Rise       ; clk25M          ;
; PWM_out5      ; clk50M     ; 16.549 ; 16.549 ; Rise       ; clk25M          ;
; PWM_out6      ; clk50M     ; 17.590 ; 17.590 ; Rise       ; clk25M          ;
; PWM_out7      ; clk50M     ; 15.869 ; 15.869 ; Rise       ; clk25M          ;
; PWM_out8      ; clk50M     ; 17.349 ; 17.349 ; Rise       ; clk25M          ;
; PWM_out9      ; clk50M     ; 18.522 ; 18.522 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 18.356 ; 18.356 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 8.260  ; 8.260  ; Rise       ; clk50M          ;
; PWM_out       ; clk50M     ; 12.293 ; 12.293 ; Rise       ; clk50M          ;
; PWM_out2      ; clk50M     ; 10.000 ; 10.000 ; Rise       ; clk50M          ;
; PWM_out3      ; clk50M     ; 10.919 ; 10.919 ; Rise       ; clk50M          ;
; PWM_out4      ; clk50M     ; 10.110 ; 10.110 ; Rise       ; clk50M          ;
; PWM_out5      ; clk50M     ; 9.356  ; 9.356  ; Rise       ; clk50M          ;
; PWM_out6      ; clk50M     ; 11.452 ; 11.452 ; Rise       ; clk50M          ;
; PWM_out7      ; clk50M     ; 10.395 ; 10.395 ; Rise       ; clk50M          ;
; PWM_out8      ; clk50M     ; 11.195 ; 11.195 ; Rise       ; clk50M          ;
; PWM_out9      ; clk50M     ; 11.556 ; 11.556 ; Rise       ; clk50M          ;
; PWM_out_vent  ; clk50M     ; 11.757 ; 11.757 ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 7.058 ;    ;    ; 7.058 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 7.058 ;    ;    ; 7.058 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data_H    ; clk50M     ; 12.493 ;      ; Rise       ; clk1M           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data_H    ; clk50M     ; 12.493 ;      ; Rise       ; clk1M           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 12.493    ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 12.493    ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+----------+------------+------------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+------------+----------+------------+------------+------------+----------+
; clk1hz     ; clk1hz   ; 1941       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1hz   ; false path ; 0          ; false path ; 0        ;
; clk1M      ; clk1M    ; 3124       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1M    ; false path ; 0          ; false path ; 0        ;
; clk25M     ; clk25M   ; 60         ; 0          ; 0          ; 0        ;
; clk50M     ; clk25M   ; false path ; 0          ; false path ; 0        ;
; clk1hz     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk1M      ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk25M     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk50M     ; clk50M   ; 7934       ; 0          ; 0          ; 0        ;
+------------+----------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+----------+------------+------------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+------------+----------+------------+------------+------------+----------+
; clk1hz     ; clk1hz   ; 1941       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1hz   ; false path ; 0          ; false path ; 0        ;
; clk1M      ; clk1M    ; 3124       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1M    ; false path ; 0          ; false path ; 0        ;
; clk25M     ; clk25M   ; 60         ; 0          ; 0          ; 0        ;
; clk50M     ; clk25M   ; false path ; 0          ; false path ; 0        ;
; clk1hz     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk1M      ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk25M     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk50M     ; clk50M   ; 7934       ; 0          ; 0          ; 0        ;
+------------+----------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 176   ; 176  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Oct 29 23:36:20 2014
Info: Command: quartus_sta First_project -c First_project
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (332104): Reading SDC File: 'First_project.sdc'
Warning (332153): Family doesn't support jitter analysis.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 5.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.031         0.000 clk50M 
    Info (332119):    33.892         0.000 clk25M 
    Info (332119):   981.636         0.000 clk1M 
    Info (332119): 999987.599         0.000 clk1hz 
Info (332146): Worst-case hold slack is 1.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.078         0.000 clk50M 
    Info (332119):     1.667         0.000 clk25M 
    Info (332119):     1.668         0.000 clk1M 
    Info (332119):     1.678         0.000 clk1hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.734
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.734         0.000 clk50M 
    Info (332119):    19.734         0.000 clk25M 
    Info (332119):   499.734         0.000 clk1M 
    Info (332119): 499999.734         0.000 clk1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 251 megabytes
    Info: Processing ended: Wed Oct 29 23:36:21 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


