Analysis & Synthesis report for toolflow
Tue Oct 28 21:50:40 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Parameter Settings for User Entity Instance: Top-level Entity: |RISCV_Processor
 11. Parameter Settings for User Entity Instance: mem:IMem
 12. Parameter Settings for User Entity Instance: mem:DMem
 13. Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|adder_n:u_add_pc4
 14. Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|mux2t1_n:u_mux_next
 15. Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|mux2t1_n:u_mux_stall
 16. Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg
 17. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX
 18. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX
 19. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX
 20. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX
 21. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX
 22. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX
 23. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX
 24. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX
 25. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX
 26. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX
 27. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX
 28. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX
 29. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX
 30. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX
 31. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX
 32. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX
 33. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX
 34. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX
 35. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX
 36. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX
 37. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX
 38. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX
 39. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX
 40. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX
 41. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX
 42. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX
 43. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX
 44. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX
 45. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX
 46. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX
 47. Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX
 48. Parameter Settings for User Entity Instance: processor:u_processor|mux2t1_n:u_alu_src_mux
 49. Parameter Settings for User Entity Instance: processor:u_processor|adder_n:u_branch_adder
 50. Parameter Settings for User Entity Instance: processor:u_processor|adder_n:u_jalr_adder
 51. Port Connectivity Checks: "processor:u_processor|alu:u_alu"
 52. Port Connectivity Checks: "processor:u_processor|regfile:u_regfile|mux32_1:MUXB"
 53. Port Connectivity Checks: "processor:u_processor|regfile:u_regfile|mux32_1:MUXA"
 54. Port Connectivity Checks: "processor:u_processor|regfile:u_regfile|decoder5t32:DEC"
 55. Port Connectivity Checks: "processor:u_processor|control:u_control"
 56. Port Connectivity Checks: "processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg"
 57. Port Connectivity Checks: "processor:u_processor|fetch:u_fetch|adder_n:u_add_pc4"
 58. Port Connectivity Checks: "processor:u_processor|fetch:u_fetch"
 59. Port Connectivity Checks: "processor:u_processor"
 60. Post-Synthesis Netlist Statistics for Top Partition
 61. Elapsed Time Per Partition
 62. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Oct 28 21:50:38 2025           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; toolflow                                        ;
; Top-level Entity Name              ; RISCV_Processor                                 ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 114,793                                         ;
;     Total combinational functions  ; 48,329                                          ;
;     Dedicated logic registers      ; 66,560                                          ;
; Total registers                    ; 66560                                           ;
; Total pins                         ; 99                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; RISCV_Processor    ; toolflow           ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; VHDL Version                                                     ; VHDL_2008          ; VHDL_1993          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processor 3            ;   0.2%      ;
;     Processor 4            ;   0.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                ;
+------------------------------------+-----------------+-----------------+------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path   ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                       ; Library ;
+------------------------------------+-----------------+-----------------+------------------------------------------------------------------------------------+---------+
; ../../proj/src/RISCV_Processor.vhd ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd ;         ;
; ../../proj/src/RISCV_types.vhd     ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_types.vhd     ;         ;
; ../../proj/src/adder_n.vhd         ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/adder_n.vhd         ;         ;
; ../../proj/src/alu.vhd             ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu.vhd             ;         ;
; ../../proj/src/alu_control.vhd     ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu_control.vhd     ;         ;
; ../../proj/src/barrelshifter.vhd   ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/barrelshifter.vhd   ;         ;
; ../../proj/src/control.vhd         ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/control.vhd         ;         ;
; ../../proj/src/decoder5t32.vhd     ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/decoder5t32.vhd     ;         ;
; ../../proj/src/dffg.vhd            ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/dffg.vhd            ;         ;
; ../../proj/src/fetch.vhd           ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd           ;         ;
; ../../proj/src/immgen.vhd          ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/immgen.vhd          ;         ;
; ../../proj/src/mem.vhd             ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mem.vhd             ;         ;
; ../../proj/src/mux2t1_n.vhd        ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux2t1_n.vhd        ;         ;
; ../../proj/src/mux32_1.vhd         ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux32_1.vhd         ;         ;
; ../../proj/src/processor.vhd       ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd       ;         ;
; ../../proj/src/reg_n.vhd           ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/reg_n.vhd           ;         ;
; ../../proj/src/regfile.vhd         ; yes             ; User VHDL File  ; /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/regfile.vhd         ;         ;
+------------------------------------+-----------------+-----------------+------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary              ;
+---------------------------------------------+------------+
; Resource                                    ; Usage      ;
+---------------------------------------------+------------+
; Estimated Total logic elements              ; 114,793    ;
;                                             ;            ;
; Total combinational functions               ; 48329      ;
; Logic element usage by number of LUT inputs ;            ;
;     -- 4 input functions                    ; 45650      ;
;     -- 3 input functions                    ; 1824       ;
;     -- <=2 input functions                  ; 855        ;
;                                             ;            ;
; Logic elements by mode                      ;            ;
;     -- normal mode                          ; 48126      ;
;     -- arithmetic mode                      ; 203        ;
;                                             ;            ;
; Total registers                             ; 66560      ;
;     -- Dedicated logic registers            ; 66560      ;
;     -- I/O registers                        ; 0          ;
;                                             ;            ;
; I/O pins                                    ; 99         ;
;                                             ;            ;
; Embedded Multiplier 9-bit elements          ; 0          ;
;                                             ;            ;
; Maximum fan-out node                        ; iCLK~input ;
; Maximum fan-out                             ; 66560      ;
; Total fan-out                               ; 390644     ;
; Average fan-out                             ; 3.39       ;
+---------------------------------------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+--------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node           ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                   ; Entity Name     ; Library Name ;
+--------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |RISCV_Processor                     ; 48329 (10)          ; 66560 (0)                 ; 0           ; 0            ; 0       ; 0         ; 99   ; 0            ; |RISCV_Processor                                                                                      ; RISCV_Processor ; work         ;
;    |mem:DMem|                        ; 22886 (22886)       ; 32768 (32768)             ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mem:DMem                                                                             ; mem             ; work         ;
;    |mem:IMem|                        ; 22929 (22929)       ; 32768 (32768)             ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mem:IMem                                                                             ; mem             ; work         ;
;    |processor:u_processor|           ; 2504 (149)          ; 1024 (0)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor                                                                ; processor       ; work         ;
;       |adder_n:u_branch_adder|       ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|adder_n:u_branch_adder                                         ; adder_n         ; work         ;
;       |adder_n:u_jalr_adder|         ; 34 (34)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|adder_n:u_jalr_adder                                           ; adder_n         ; work         ;
;       |alu:u_alu|                    ; 746 (501)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|alu:u_alu                                                      ; alu             ; work         ;
;          |barrelshifter:u_shifter|   ; 245 (245)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|alu:u_alu|barrelshifter:u_shifter                              ; barrelshifter   ; work         ;
;       |alu_control:u_alu_control|    ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|alu_control:u_alu_control                                      ; alu_control     ; work         ;
;       |control:u_control|            ; 13 (13)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|control:u_control                                              ; control         ; work         ;
;       |fetch:u_fetch|                ; 60 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch                                                  ; fetch           ; work         ;
;          |adder_n:u_add_pc4|         ; 30 (30)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|adder_n:u_add_pc4                                ; adder_n         ; work         ;
;          |reg_n:u_pc_reg|            ; 30 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg                                   ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:0:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:10:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:11:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:12:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:13:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:14:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:15:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:16:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:17:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:18:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:19:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:1:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:20:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:21:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:22:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:23:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:24:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:25:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:26:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:27:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:28:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:29:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:2:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:30:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:31:u_ff            ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:3:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:4:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:5:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:6:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:7:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:8:u_ff             ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:9:u_ff             ; dffg            ; work         ;
;       |immgen:u_immgen|              ; 73 (73)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|immgen:u_immgen                                                ; immgen          ; work         ;
;       |mux2t1_n:u_alu_src_mux|       ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|mux2t1_n:u_alu_src_mux                                         ; mux2t1_n        ; work         ;
;       |regfile:u_regfile|            ; 1348 (0)            ; 992 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile                                              ; regfile         ; work         ;
;          |decoder5t32:DEC|           ; 47 (47)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|decoder5t32:DEC                              ; decoder5t32     ; work         ;
;          |mux32_1:MUXA|              ; 656 (656)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|mux32_1:MUXA                                 ; mux32_1         ; work         ;
;          |mux32_1:MUXB|              ; 645 (645)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|mux32_1:MUXB                                 ; mux32_1         ; work         ;
;          |reg_n:\gen_regs:10:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:11:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:12:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:13:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:14:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:15:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:16:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:17:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:18:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:19:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:1:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:20:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:21:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:22:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:23:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:24:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:25:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:26:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:27:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:28:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:29:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:2:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:30:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:31:RX|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX                        ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:0:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:10:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:11:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:12:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:13:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:14:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:15:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:16:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:17:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:18:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:19:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:1:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:20:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:21:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:22:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:23:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:24:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:25:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:26:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:27:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:28:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:29:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:2:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:30:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:31:u_ff ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:3:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:4:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:5:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:6:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:7:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:8:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX|dffg:\gen_bits:9:u_ff  ; dffg            ; work         ;
;          |reg_n:\gen_regs:3:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:4:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:5:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:6:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:7:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:8:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
;          |reg_n:\gen_regs:9:RX|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX                         ; reg_n           ; work         ;
;             |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:0:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:10:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:11:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:12:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:13:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:14:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:15:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:16:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:17:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:18:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:19:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:1:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:20:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:21:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:22:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:23:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:24:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:25:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:26:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:27:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:28:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:29:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:2:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:30:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:31:u_ff  ; dffg            ; work         ;
;             |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:3:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:4:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:5:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:6:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:7:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:8:u_ff   ; dffg            ; work         ;
;             |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX|dffg:\gen_bits:9:u_ff   ; dffg            ; work         ;
+--------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 66560 ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 30    ;
; Number of registers using Asynchronous Clear ; 1024  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 66530 ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:0:u_ff|s_Q  ;
; 5:1                ; 30 bits   ; 90 LEs        ; 60 LEs               ; 30 LEs                 ; Yes        ; |RISCV_Processor|processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:17:u_ff|s_Q ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|immgen:u_immgen|Mux31                                   ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|immgen:u_immgen|Mux31                                   ;
; 3:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|immgen:u_immgen|Mux3                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|s_WriteData[0]                                          ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|s_WriteData[21]                                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|s_WriteData[14]                                         ;
; 5:1                ; 10 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|s_WriteData[30]                                         ;
; 32:1               ; 32 bits   ; 672 LEs       ; 640 LEs              ; 32 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|mux32_1:MUXA|Mux10                    ;
; 32:1               ; 32 bits   ; 672 LEs       ; 640 LEs              ; 32 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|regfile:u_regfile|mux32_1:MUXB|Mux10                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 18 LEs               ; 12 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|immgen:u_immgen|Mux22                                   ;
; 11:1               ; 4 bits    ; 28 LEs        ; 16 LEs               ; 12 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|immgen:u_immgen|Mux30                                   ;
; 9:1                ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|immgen:u_immgen|Mux14                                   ;
; 17:1               ; 7 bits    ; 77 LEs        ; 56 LEs               ; 21 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|alu:u_alu|Mux16                                         ;
; 16:1               ; 8 bits    ; 80 LEs        ; 64 LEs               ; 16 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|alu:u_alu|Mux21                                         ;
; 18:1               ; 4 bits    ; 48 LEs        ; 40 LEs               ; 8 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|alu:u_alu|Mux8                                          ;
; 17:1               ; 4 bits    ; 44 LEs        ; 32 LEs               ; 12 LEs                 ; No         ; |RISCV_Processor|processor:u_processor|alu:u_alu|Mux26                                         ;
; 19:1               ; 2 bits    ; 24 LEs        ; 20 LEs               ; 4 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|alu:u_alu|Mux4                                          ;
; 18:1               ; 2 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; No         ; |RISCV_Processor|processor:u_processor|alu:u_alu|Mux30                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |RISCV_Processor ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; N              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem:IMem ;
+----------------+-------+------------------------------+
; Parameter Name ; Value ; Type                         ;
+----------------+-------+------------------------------+
; data_width     ; 32    ; Signed Integer               ;
; addr_width     ; 10    ; Signed Integer               ;
+----------------+-------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem:DMem ;
+----------------+-------+------------------------------+
; Parameter Name ; Value ; Type                         ;
+----------------+-------+------------------------------+
; data_width     ; 32    ; Signed Integer               ;
; addr_width     ; 10    ; Signed Integer               ;
+----------------+-------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|adder_n:u_add_pc4 ;
+----------------+-------+---------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                      ;
+----------------+-------+---------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                            ;
+----------------+-------+---------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|mux2t1_n:u_mux_next ;
+----------------+-------+-----------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                              ;
+----------------+-------+-----------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|mux2t1_n:u_mux_stall ;
+----------------+-------+------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                         ;
+----------------+-------+------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                               ;
+----------------+-------+------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg ;
+----------------+-------+------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                   ;
+----------------+-------+------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                         ;
+----------------+-------+------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:1:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:2:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:3:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:4:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:5:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:6:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:7:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:8:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:9:RX ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:10:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:11:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:12:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:13:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:14:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:15:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:16:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:17:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:18:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:19:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:20:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:21:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:22:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:23:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:24:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:25:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:26:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:27:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:28:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:29:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:30:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|regfile:u_regfile|reg_n:\gen_regs:31:RX ;
+----------------+-------+-----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|mux2t1_n:u_alu_src_mux ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|adder_n:u_branch_adder ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processor:u_processor|adder_n:u_jalr_adder ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|alu:u_alu"                                                          ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; o_overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|regfile:u_regfile|mux32_1:MUXB" ;
+----------------+-------+----------+----------------------------------------------+
; Port           ; Type  ; Severity ; Details                                      ;
+----------------+-------+----------+----------------------------------------------+
; data_in[31..0] ; Input ; Info     ; Stuck at GND                                 ;
+----------------+-------+----------+----------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|regfile:u_regfile|mux32_1:MUXA" ;
+----------------+-------+----------+----------------------------------------------+
; Port           ; Type  ; Severity ; Details                                      ;
+----------------+-------+----------+----------------------------------------------+
; data_in[31..0] ; Input ; Info     ; Stuck at GND                                 ;
+----------------+-------+----------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|regfile:u_regfile|decoder5t32:DEC"                              ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_q[0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|control:u_control"                                                 ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; o_memread ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg" ;
+------+-------+----------+------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                              ;
+------+-------+----------+------------------------------------------------------+
; i_we ; Input ; Info     ; Stuck at VCC                                         ;
+------+-------+----------+------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|fetch:u_fetch|adder_n:u_add_pc4" ;
+-----------+-------+----------+----------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                            ;
+-----------+-------+----------+----------------------------------------------------+
; ib[31..3] ; Input ; Info     ; Stuck at GND                                       ;
; ib[1..0]  ; Input ; Info     ; Stuck at GND                                       ;
; ib[2]     ; Input ; Info     ; Stuck at VCC                                       ;
+-----------+-------+----------+----------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor|fetch:u_fetch" ;
+---------+-------+----------+------------------------------------+
; Port    ; Type  ; Severity ; Details                            ;
+---------+-------+----------+------------------------------------+
; i_stall ; Input ; Info     ; Stuck at GND                       ;
+---------+-------+----------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:u_processor"                                                                            ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; o_imemaddr[31..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_imemaddr[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_dmemaddr[31..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_dmemaddr[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_pc               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_inst             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_regwr            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_regwraddr        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_regwrdata        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_halt             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_ovfl             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 99                          ;
; cycloneiii_ff         ; 66560                       ;
;     CLR SLD           ; 30                          ;
;     ENA               ; 65536                       ;
;     ENA CLR           ; 994                         ;
; cycloneiii_lcell_comb ; 48329                       ;
;     arith             ; 203                         ;
;         2 data inputs ; 48                          ;
;         3 data inputs ; 155                         ;
;     normal            ; 48126                       ;
;         1 data inputs ; 3                           ;
;         2 data inputs ; 804                         ;
;         3 data inputs ; 1669                        ;
;         4 data inputs ; 45650                       ;
;                       ;                             ;
; Max LUT depth         ; 42.00                       ;
; Average LUT depth     ; 27.50                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:04:05     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Tue Oct 28 21:46:08 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off toolflow -c toolflow
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd
    Info (12022): Found design unit 1: RISCV_Processor-structure File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 36
    Info (12023): Found entity 1: RISCV_Processor File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 24
Info (12021): Found 2 design units, including 0 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_types.vhd
    Info (12022): Found design unit 1: RISCV_types File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_types.vhd Line: 15
    Info (12022): Found design unit 2: RISCV_types-body File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_types.vhd Line: 29
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/adder_n.vhd
    Info (12022): Found design unit 1: adder_n-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/adder_n.vhd Line: 15
    Info (12023): Found entity 1: adder_n File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/adder_n.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/addsub.vhd
    Info (12022): Found design unit 1: addsub-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/addsub.vhd Line: 13
    Info (12023): Found entity 1: addsub File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/addsub.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu.vhd
    Info (12022): Found design unit 1: alu-structural File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu.vhd Line: 14
    Info (12023): Found entity 1: alu File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu_control.vhd
    Info (12022): Found design unit 1: alu_control-dataflow File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu_control.vhd Line: 13
    Info (12023): Found entity 1: alu_control File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu_control.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/barrelshifter.vhd
    Info (12022): Found design unit 1: barrelshifter-dataflow File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/barrelshifter.vhd Line: 12
    Info (12023): Found entity 1: barrelshifter File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/barrelshifter.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/control.vhd
    Info (12022): Found design unit 1: control-dataflow File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/control.vhd Line: 14
    Info (12023): Found entity 1: control File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/control.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/decoder5t32.vhd
    Info (12022): Found design unit 1: decoder5t32-dataflow File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/decoder5t32.vhd Line: 21
    Info (12023): Found entity 1: decoder5t32 File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/decoder5t32.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/dffg.vhd
    Info (12022): Found design unit 1: dffg-mixed File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/dffg.vhd Line: 33
    Info (12023): Found entity 1: dffg File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/dffg.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd
    Info (12022): Found design unit 1: fetch-structural File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd Line: 27
    Info (12023): Found entity 1: fetch File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/immgen.vhd
    Info (12022): Found design unit 1: immgen-dataflow File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/immgen.vhd Line: 9
    Info (12023): Found entity 1: immgen File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/immgen.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mem.vhd
    Info (12022): Found design unit 1: mem-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mem.vhd Line: 27
    Info (12023): Found entity 1: mem File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mem.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux2t1_n.vhd
    Info (12022): Found design unit 1: mux2t1_n-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux2t1_n.vhd Line: 15
    Info (12023): Found entity 1: mux2t1_n File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux2t1_n.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux32_1.vhd
    Info (12022): Found design unit 1: mux32_1-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux32_1.vhd Line: 14
    Info (12023): Found entity 1: mux32_1 File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mux32_1.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd
    Info (12022): Found design unit 1: processor-structural File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 28
    Info (12023): Found entity 1: processor File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/reg_n.vhd
    Info (12022): Found design unit 1: reg_n-structural File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/reg_n.vhd Line: 15
    Info (12023): Found entity 1: reg_n File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/reg_n.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/regfile.vhd
    Info (12022): Found design unit 1: regfile-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/regfile.vhd Line: 19
    Info (12023): Found entity 1: regfile File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/regfile.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/sign_extender.vhd
    Info (12022): Found design unit 1: sign_extender-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/sign_extender.vhd Line: 12
    Info (12023): Found entity 1: sign_extender File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/sign_extender.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/zero_extender.vhd
    Info (12022): Found design unit 1: zero_extender-rtl File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/zero_extender.vhd Line: 12
    Info (12023): Found entity 1: zero_extender File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/zero_extender.vhd Line: 5
Info (12127): Elaborating entity "RISCV_Processor" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(45): object "s_RegWr" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 45
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(46): object "s_RegWrAddr" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 46
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(47): object "s_RegWrData" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 47
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(55): object "s_Halt" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 55
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(58): object "s_Ovfl" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 58
Info (12128): Elaborating entity "mem" for hierarchy "mem:IMem" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 82
Info (12128): Elaborating entity "processor" for hierarchy "processor:u_processor" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 106
Warning (10036): Verilog HDL or VHDL warning at processor.vhd(123): object "s_MemRead" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 123
Warning (10036): Verilog HDL or VHDL warning at processor.vhd(146): object "s_Overflow" assigned a value but never read File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 146
Info (12128): Elaborating entity "fetch" for hierarchy "processor:u_processor|fetch:u_fetch" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 158
Info (12128): Elaborating entity "adder_n" for hierarchy "processor:u_processor|fetch:u_fetch|adder_n:u_add_pc4" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd Line: 66
Info (12128): Elaborating entity "mux2t1_n" for hierarchy "processor:u_processor|fetch:u_fetch|mux2t1_n:u_mux_next" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd Line: 74
Info (12128): Elaborating entity "reg_n" for hierarchy "processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/fetch.vhd Line: 92
Info (12128): Elaborating entity "dffg" for hierarchy "processor:u_processor|fetch:u_fetch|reg_n:u_pc_reg|dffg:\gen_bits:0:u_ff" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/reg_n.vhd Line: 31
Info (12128): Elaborating entity "control" for hierarchy "processor:u_processor|control:u_control" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 173
Info (12128): Elaborating entity "alu_control" for hierarchy "processor:u_processor|alu_control:u_alu_control" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 186
Info (12128): Elaborating entity "regfile" for hierarchy "processor:u_processor|regfile:u_regfile" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 195
Info (12128): Elaborating entity "decoder5t32" for hierarchy "processor:u_processor|regfile:u_regfile|decoder5t32:DEC" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/regfile.vhd Line: 54
Info (12128): Elaborating entity "mux32_1" for hierarchy "processor:u_processor|regfile:u_regfile|mux32_1:MUXA" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/regfile.vhd Line: 81
Info (12128): Elaborating entity "immgen" for hierarchy "processor:u_processor|immgen:u_immgen" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 209
Info (12128): Elaborating entity "alu" for hierarchy "processor:u_processor|alu:u_alu" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/processor.vhd Line: 226
Info (12128): Elaborating entity "barrelshifter" for hierarchy "processor:u_processor|alu:u_alu|barrelshifter:u_shifter" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/alu.vhd Line: 32
Info (276014): Found 2 instances of uninferred RAM logic
    Info (276007): RAM logic "mem:IMem|ram" is uninferred due to asynchronous read logic File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mem.vhd Line: 35
    Info (276007): RAM logic "mem:DMem|ram" is uninferred due to asynchronous read logic File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/mem.vhd Line: 35
Warning (276002): Cannot convert all sets of registers into RAM megafunctions when creating nodes; therefore, the resulting number of registers remaining in design can cause longer compilation time or result in insufficient memory to complete Analysis and Synthesis
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 22 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "iInstAddr[0]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[1]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[12]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[13]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[14]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[15]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[16]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[17]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[18]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[19]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[20]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[21]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[22]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[23]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[24]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[25]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[26]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[27]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[28]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[29]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[30]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
    Warning (15610): No output dependent on input pin "iInstAddr[31]" File: /home/auhun47/project1/3810Project1/cpre3810-toolflow/proj/src/RISCV_Processor.vhd Line: 29
Info (21057): Implemented 114956 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 67 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 114857 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 32 warnings
    Info: Peak virtual memory: 1147 megabytes
    Info: Processing ended: Tue Oct 28 21:50:40 2025
    Info: Elapsed time: 00:04:32
    Info: Total CPU time (on all processors): 00:04:28


