  2
運用於3D-IC技術的非揮發性可程式元件之電路設計(I) 
Circuit Design for Non-volatile Programmable Devices in 3D-IC technology 
計畫編號:NSC 98-2221-E-005-078 
執行時間:98 年 8 月 1 日至 99 年 10 月 31 日 
主持人:林泓均 國立中興大學電機系 教授 
Email: hclin@dragon.nchu.edu.tw 
一、中文摘要 
由於目前積體電路皆屬於二維(2 Dimensional)平
面的設計，為了更有效地縮小面積並提高產能，因此
立體堆疊（3D-IC）晶片的技術逐漸受重視，系統封
裝(SiP)是其中一種較經濟且較快能實現的方法。本計
畫的長程目標要將非揮發式記憶體與其相關電路使用
SiP技術來實現，未來也有可能應用至其他3D-IC的技
術中。 
一般快閃記憶體或 multiple-time programming 
(MTP)元件需要高於供應電壓的電源來寫入與抹除，
而且需要特殊製程才能製作這些特殊記憶元件，而此
特殊製程中的MOS元件特性可能較不適合設計記憶
體的週邊電路，所設計的電路效能上也可能較差，因
此若能分別用最適合的製程製造，再以3D-IC技術整
合，將是非常理想的解決方案。 
計劃的第一年是設計一些配合我們所採用之MTP
元件之週邊電路，包括運用非揮發記憶元件微調參考
電壓電路、電荷幫浦的升壓電路、線性調節電壓器
(LDO regulator)、高壓開關電路等等，並運用CIC之
MorPack封裝技術簡單整合兩晶片於一非常小的封裝
中，為未來完整的系統整合做準備。 
關鍵字：立體堆疊晶片、系統封裝、非揮發式記憶
體、參考電壓電路、電荷幫浦、線性調節電壓器、高
壓開關 
 
Abstract 
Currently, ICs are designed in two dimensional 
domains. In order to reduce the area and increase the 
product throughput, the three dimensional IC (3D IC) 
technology is attracting more attentions in the recent 
years. System-in-Package (SiP) is one of the methods. It 
is more economical and faster to realize stacking chips. 
The long-term goal of this project is employing SiP 
technology to design non-volatile memory and its related 
circuits.  The similar design methodology can be applied 
to the other 3D-IC technology in the future. 
It is well known that flash memories or MTP cells 
require voltages higher than the supply voltage for 
program and erase and need special process to fabricate 
memory devices. However, the characteristics of MOS 
devices in this special process are not as good as those in 
logic process. That results in degraded circuit 
performance in the peripheral circuits. It will be an ideal 
solution if the memory devices and the peripheral circuits 
can be fabricated using different processes and integrated 
using 3D-IC technology. 
The first-year goal of this project was to design the 
peripheral circuits to be used in our MTP devices 
including the voltage reference circuit with tuning ability, 
the charge pump to boost voltages, the low dropout (LDO) 
regulator, and the high-voltage switches. In addition, we 
made use of MorPack technology in CIC to integrate two 
chips in one small package. It is a great experience for the 
future system integration. 
Keywords: 3D-IC, system-in-package (SiP), non-volatile 
memory, reference voltage circuit, charge pump, low 
dropout (LDO) regulator, high-voltage switch 
 
二、計畫緣由與目的 
由於through silicon via (TSV)之3D-IC製作技術除
了高成本外，仍有一些有待克服或改善的問題，例
如：堆疊晶片的厚度需要薄化，晶圓厚度驟減將導致
晶圓薄如紙張而強度不足；又如散熱問題，由於每一
層晶片可能皆會發熱，同時又緊密的連接在一起，散
熱不易。由於目前TSV之3D-IC技術尚未成熟，因此
我們和國家晶片系統設計中心(CIC)合作，運用新發
展的MorPack技術，如圖1所示，可將數個晶片上下
堆疊。 
本計畫預計要將非揮發式記憶體與其相關電路使
用MorPack技術來實現，因為像一般快閃記憶體或
MTP元件需要高於供應電壓的電源來寫入與抹除，而
且需要特殊製程才能製作這些特殊記憶元件，而此特
殊製程中的MOS元件特性可能較不適合設計記憶體
的週邊電路，所設計的電路效能上也可能較差，因此
若能分別用最適合的製程製造，再以3D-IC技術整
合，將是非常理想的解決方案。 
 
 
 
 
 
 
 
 
 
 
圖 1.  MorPack 封裝橫切面模型概念圖 
  4
3.2 電壓參考電路： 
Regulator 需要精準的參考電壓電路以便提供準
確的電壓給電路使用，最常用的是 band gap reference 
(BGR)電路，也就是下圖藍色虛線以 BGR 標註的部
份，其輸出 VBGR 是不隨溫度而變化的。雖然模擬可
以得到相當好的結果，不過實際製造後，皆會因製程
變異，以致每ㄧ晶片皆有些微的誤差，為了改善此情
況，業界多以 laser trim 的方式解決[2]，不過不方便
也佔面積，也有人以 poly fuse [3]的方式，利用大電
流燒斷 polysilicon，不過所佔面積也相當大，因此我
們採用前述之 MTP 元件來達成 trim 的目的，其電路
如圖 4 所示[4]，經過選擇是當的 cell 1~cell 4 燒錄之
後，即可微調 VREF之電壓。 
 
圖 4. 利用四個 MTP 元件微調參考電壓 VREF 之能隙參考電
壓電路 
圖五為另一新設計之超低功率之低電壓參考電壓
電路，其中利用到文獻[5]之無電阻式電流源，目前
以 0.18m CMOS 製程設計與驗證，未來也可應用至
其他製程，此電路之特點是以兩種 NMOS 之次臨界
(subthreshold)特性來達到準確的參考電壓，不但省
電，供應電壓也可小於 1V，另外也可做精細的微
調，以及減小製程變異的影響，效果相當理想，量測
結果於下一節敘述。 
 
 
 
 
 
 
 
 
 
 
 
 
圖 5. 運用次臨界區之純 CMOS 且具溫度係數微調參的考電
壓 VREF電路 
3.3 改良式位元線電壓驅動電路[6]-[10]： 
由於此 MTP 元件為標準 0.35m 製程，位源線
(BL)需要高達 7V 的電壓，所以必須設計特殊之位元
線驅動電路，也就是 MOS 電晶體的跨壓必須特別處
理。由於 0.35m 製程是 twin-well 製程，以致 NMOS
的 body 端必須接地，所以特別設計此位元線電壓驅
動電路(Bit-line voltage driver)，此驅動器主要是由輸
入 NAND Gate、Level Shifter 電路和一個輸出驅動電
路所組成，其中 VDD=3.5V，而輸出訊號(BL)可能為
0V、7V 或浮接，如圖 6 所示。 
 
圖 6. 位元線電壓驅動電路 
輸出驅動電路的運作為當 r11 點為 3.5V、l12 點
為 7V 還有節點 d2 為 0V 時，ph1、pd2 以及 pl1 這三
顆電晶體將會導通，而 ph3、nl1 以及 nl2 並不會導
通，使得 BL 為 7V，節點 l1 為 3.5V，此時除了 n11
和 nl2 的 dbV 以外，各個元件仍不會超過它的耐壓；
反之若當節點 r11 為 7V、節點 l12 為 0V 還有節點 d2
為 3.5V 時，nl1、nl2 以及 ph3 將會導通，ph1、ph2
以及 pl1 不導通，使得 BL 為 0V，節點 h1 為 3.5V。
同樣地除了 n12 的 dbV 以外各元件也都不會超過元件
本身所能承受的耐壓。 
然而上述所提到的節點 r11、節點 l12 以及節點
d2 訊號則是由前級 Level Shifter 電路所提供，當電路
操作在初始狀態時節點 vrp 為 3.5V、節點 pro 為
3.5V(可將 vrp 和 pro 視為輸入信號)，節點 d1 為 3.5V
而節點 d2 為 0V，使得電晶體 n12 導通且節點 r12 的
電位將會被拉至 0V，此時 p16 導通使 3.5V 電壓通
過，讓節點 r11 的電位維持在 3.5V。最後使得電晶體
p11 導通，節點 l11 被推到 7V，故電晶體 p12 將不會
導通。由於 3.5V 相對節點 l11 的 7V 來說是 0 訊號，
因此 p13 能夠導通讓節點 l12 變為 7V，除此之外 p15
以及 n11 這兩顆電晶體也將不會導通；反之亦然，當
節點 vrp 為 0V、節點 pro 為 3.5V 時節點 d1 為 0V、
節點 l12 為 0V、節點 l11 為 3.5、 節點 r11 為 7V、節
點 r12 為 7V。 
  6
等化合物)傳遞訊號，若switch的Vdd為3.5V，其所需
之2Vdd電壓由上層charge pump輸出電壓提供，由此完
成Morpack中不同層之間的DC訊號傳輸。 
Charge 
pump
Switch
PCB Substrate-Bottom  layer
PCB Substrate-Top layer
Bump
Bump
Bump
Bump
1.287mm
0.25mm
Vdd1_cp
Vdd2_cp
Vin_cp
Gnd
Clk1_cp
Clk2_cp
2Vdd_cm
Vin_sw
S_sw
C_sw
Vdd_sw
Vout1_sw
Vout2_sw
0.2
5m
m
1.1
96
mm
 
圖9. 利用MorPack之3D IC封裝技術整合電荷幫浦電路與高
壓驅動電路之示意圖 
四、結果與討論 
4.1  參考電壓電路： 
圖 10 是用傳統參考電壓配合非揮發性記憶元
件做為微調方法的量測結果。由於本晶片是運用
0.35m 製程，因此供應電壓為 3.3V，我們可以清楚
看到微調前後的差異，雖然參考電壓的溫度係數偏
高，可能是布局技巧上的偏差，不過，我們證明可用
此非揮發性記憶元件來微調參考電壓。 
10 20 30 40 50 60 70
1.20
1.22
1.24
1.26
1.28
1.30
1.32
1.34
 
 
VR
EF
 (V
)
Temperature ( oC) 
 
圖 10. (a) 在 VDD=3.3V 下，微調前 VREF 對溫度之曲線圖 
10 20 30 40 50 60 70
1.29
1.30
1.31
1.32
1.33
 
 
VR
EF
 (V
)
Temperature ( oC)
 
圖 10. (b) 在 VDD=3.3V 下，微調後 VREF 對溫度之曲線 
我們另外設計高精準度之參考電壓電路，下圖是
根據圖 5 運用 0.18m CMOS 製程製作之晶片量測結
果。我們量測三個晶片，雖然準為有一點偏差，未來
可以另做微調，不過本實驗的目的是微調溫度係數，
因此其溫度係數，經微調後可降至 10ppm/C，甚至
以下。 
 
圖 11. 在 VDD=0.9V 下，微調後 VREF 對溫度之曲線 
4.2  位元線電壓驅動電路： 
圖 6 之電路使用 0.35m CMOS 製程實作後，圖
12 為位元線電壓驅動電路量測波形圖，輸入波形 vrp
為黃色線，輸出 BL 為綠色線，可以在 0 至 2Vdd 間
切換，此外，在 Vdd 為 2V 到 3.5V 電路都能正常運
作，電路操作頻率受到電晶體大小和負載影響所以如
果想要讓電路操作在更高的頻率只要調整電晶體大小
就可以達到。而電路在 Vdd 較高時輸出穩定時間較
長為負載較大所至，在量測時負載大於 5pF。 
 
圖 12. 室溫下，Vdd=3.5V 且頻率為 1MHz 之波形 
圖 13 為位元線電壓驅動電路輸出為浮接時之波
形圖，黃色線為 vrp，綠色線為 pro，藍色線為 BL，
在測試 BL 是否為浮接時在 BL 接一電阻在另一端給
1V 電壓，如果 BL 在浮接時能被充到 1V 則能證明是
浮接，量測結果顯示 BL 確實能浮接，因為在 vrp 和
pro 為 0V 時，BL 有被充到 1V，顯示電路運做正常。 
4.3  電荷幫浦升壓電路 
圖14為圖7中之串接四級的電荷幫浦升壓電路運
用 0.35mm CMOS 製程，且 Ci 及 Cai 分別為 5pF 及
0.5pF ， 在 操 作 頻 率 10MHz 、 負 載 變 化 範 圍 為
0~400A時的結果，實線與虛線分別為量測與模擬數
據，輸出電壓隨電源電壓降低及負載電流增加而下
降，且輸出電壓皆很接近模擬值。 
  8
2009 (SCI) 
[3] Chien-pin Hsu and Hongchin Lin, “A P-channel 
Metal-oxide-semiconductor Field-effect Transistor 
Charge Pump for Low Supply Voltages,” Japanese 
Journal of Applied Physics, Vol. 48, pp. 04C069-1- 
04C069-5, 2009 (SCI) 
[4] Chien-pin Hsu and Hongchin Lin, “Analytical 
Models of Output Voltages and Power Efficiencies 
for Multi-stage Charge Pumps,” IEEE Trans. Power 
Electronics, Vol. 25, pp. 1375-1385, 2010 (SCI) 
[5] Chien-pin Hsu and Hongchin Lin, “Enhanced P-
channel Metal-Oxide-Semiconductor Field-Effect 
Transistor Charge Pump for Low Voltage 
Applications,” Japanese Journal of Applied Physics, 
Vol. 49, pp. 04DE16-1 04DE16-6, 2010 (SCI) 
[6] Chao-Jui Liang, Chiu-Chiao Chung, and Hongchin 
Lin, “A Low-Voltage Band-gap Reference Circuit 
with Second-Order Analyses,” International J. 
Circuit Theory and Applications (online, 2010) (SCI) 
[7] Chien-pin Hsu and Hongchin Lin, “An Enhanced 
PMOS Charge Pump for Low Supply Voltage 
Applications,” International Conference on Solid 
State Devices and Materials (SSDM), pp. 74-75, Oct. 
7-9, 2009, Sendai, Japan 
[8] JianWei Chen, Hongchin Lin, Yun-Ching Tang, 
“Efficient High-Throughput Architectures for High-
Speed Parallel Scramblers,” IEEE Int. Symp. Circuits 
and Systems, pp. 441-444, May 30-June 2, 2010, 
Paris, France. (EI) 
[9]Nansen Chen and Hongchin Lin, “A Two-Layer Board 
Intellectual Property to Reduce Electromagnetic 
Radiation,” IEEE Intl. Symp. on Electromagnetic 
Compatibility, pp. 279-283, July 25-30, Fort 
Lauderdale, FL, U.S.A. 
[10]Chen-Hao Wu, Hongchin Lin and MingKai Wang, 
“A Multiple Time Programmable On-chip Trimming 
Technique for CMOS Bandgap Reference Circuits,” 
International Conference on Solid State Devices and 
Materials (SSDM), pp. 345-346, Sep. 22-24, 2010, 
Tokyo, Japan. 
 
六、參考文獻 
[1] Kung-Hong Lee and Ya-Chin King, “New Single-
poly EEPROM with Cell Size down to 8F2 for High 
Density Embedded Nonvolatile Memory 
Applications,” VLSI Technology Symposium, Kyoto, 
Japan, pp. 93-94, 2003. 
[2] S. Rioux, A. Lacourse, M. Ducharme, Y. Gagnon, Y. 
Savaria, M. Meunier, “Design Methods for CMOS 
Low-Current Finely Tunable Voltage References 
Covering a Wide Output Range,” IEEE Intl. Symp. 
Circuits and Systems, 2005, pp. 4257-4260. 
[3] D. Spady, V. Ivanov, “A CMOS bandgap voltage 
reference with absolute value and temperature drift 
trim,” IEEE Intl. Symp. Circuits and Systems, 2005, 
pp. 3853-3856. 
[4] Chen-Hao Wu, Hongchin Lin and MingKai Wang, 
“A Multiple Time Programmable On-chip Trimming 
Technique for CMOS Bandgap Reference Circuits,” 
International Conference on Solid State Devices and 
Materials (SSDM), pp. 345-346, Sep. 22-24, 2010, 
Tokyo, Japan. 
[5] G. De Vita and G. Iannaccone, “A Sub-1-V, 
10ppm/°C, Nanopower Voltage Reference 
Generator,” IEEE J. Solid-State Circuits, vol. 42, pp. 
1526-1542, no. 7, July, 2007. 
[6] 賴彌元, ” Circuits and Systems Design for Multi-
level Identifying Embedded EEPROM,” 2008 年碩
士論文,中興大學. 
[7] A.-J. Annema, G. J. G. M. Geelen, and P. C. de 
Jong, “5.5V Tolerant I/O in a 2.5V 0.25μm CMOS 
Technology,” IEEE J. Solid-State Circuits, pp. 528-
538,   vol. 36, March 2001. 
[8] V. Prodanov, V. Boccuzzi, “7V Ttristate-capable 
Output Buffer Implemented in Standard 2.5V 
CMOS Process,” IEEE Conf. Custom Integrated 
Circuits, May   2001, pp. 497-500. 
[9] B. Serneels, M. Steyaert, and W. Dehaene, “A 5.5V 
SOPA Line Driver in  a Standard 1.2V 0.13μm 
CMOS Technology,” Proc. ESSCIRC, pp.303-306, 
Sept. 2005. 
[10] K. P. Ng, M. C. Lee, W. T. Chan, R. Barsatan, M. 
Chan,“Universal High Voltage Multiplexer for 
CMOS OTP Memory Applications,” IEEE Int. Conf.   
Electron Devices and Solid-State Circuits, Dec. 
2008, pp.1-4. 
[11]  E. Racape, and J.-M. Daga, “A PMOS-Switch Based 
Charge Pump, Allowing Lost Cost Implementation 
on a CMOS Standard Process,” IEEE European 
Conf. on Solid-State Circuits, pp. 77-80, 2005. 
[12] Chien-pin Hsu and Hongchin Lin, “Enhanced P-
channel Metal-Oxide-Semiconductor Field-Effect 
Transistor Charge Pump for Low Voltage 
Applications,” Japanese Journal of Applied Physics, 
Vol. 49, pp. 04DE16-1 04DE16-6, 2010 
[13] W. J. Huang and S. I. Liu, “Capacitor-free low 
dropout regulators using nested Miller compensation 
with active resistor and 1-bit programmable 
capacitor array,” IET Circuits, Devices & Systems, 
pp.306-316, 2008. 
[14] C. Dongpo and H. Lenian, ”A Low-dropout 
Regulator with Unconditional Stability and Low 
Quiescent Current,” Intl. Conf. Communications, 
Circuits and Systems Proceedings, pp. 2215 – 2218, 
2006.  
[15] D. Suo and P. Jun, “Design of novel full-load 
stabilized low dropout regulator with high PSRR,” 
IEEE Intl. Conf. Electron Devices and Solid-State 
Circuits, pp.388 – 391, 2009. 
[16] L. Airong and Y. Huazhong, “Low Voltage Low 
Power Class-AB OTA with Negative Resistance 
Load,” Intl. Conf. Communications, Circuits and 
Systems Proceedings, pp.388 – 391, 2006.   
[17]  K. E. Kuijk, “A Precision Reference Voltage 
Source,” IEEE J. Solid-State Circuits, vol. 8, pp. 
222-226, June 1973. 
 
}  
  10
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
由於目前積體電路皆屬於二維(2 Dimensional)平面的設計，為了更有效地縮小面積並
提高產能，因此立體堆疊（3D-IC）晶片的技術逐漸受重視，系統封裝(SiP)是其中一種較
經濟且較快能實現的方法。本計畫的長程目標要將非揮發式記憶體與其相關電路使用 SiP
技術來實現，未來也有可能應用至其他 3D-IC 的技術中。 
本年度除了持續改進非揮發性記憶體的相關電路，包括超低功耗且精準的參考電壓
電路、適用於 CMOS 晶片的高壓驅動電路、電荷幫浦電路的最佳化、性能優良的直流電
壓源等等，同時導入 MorPack 之技術，未來將應用此技術，設計更有彈性的記憶體晶
片，也將應用到其他異質整合之晶片中。 
 
 
1 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                             日期： 98  年 11  月 5  日 
一、參加會議經過 
本會議為一年一度由日本國家應用物理協會主辦，與國際電機電子工程學會 (IEEE)協辦
的固態元件與材料研討會，於 10 月 7 日至 10 月 9 日在日本仙台(Sendai)Sendai Kokusai Hotel
舉行，由 Tohoku 大學承辦，大會主席為 Tohoku 大學的 Koyanagi 教授，這是此會議第四十一
次舉辦，歷史相當悠久，聚集了世界各地半導體工業與學術界之專家，一方面發表論文，一
方面觀摩各種先進技術，本會議發表了許多最新的發展趨勢，共 644 篇論文，分 14 個子領域，
包括 363 篇 oral papers、232 篇 poster papers，以及 49 篇 late news papers，範圍涵蓋新的材料、
製程、元件與電路等等，其中趨勢除了常見的微小化、高頻、高速、低電壓、低功率，本次
另有綠能技術與晶片堆疊的新主題，內容多元，可以自由選擇個人有興趣的部分來聆聽。 
本此大會有 3個 plenary sessions，其一是由美國的 Intel公司的Dr. K. J. Kuhn主講「Moore’s 
Law Past 32 nm: the Challenges in Physics and Technology Scaling」，他過去是 University of 
Washington 教授，對近年 CMOS 電晶體的演進做了深入淺出的介紹，例如：90nm 開始採用
strained silicon、45nm 開始用 High-K dielectric 和 metal gate，未來 32nm 以下，除了會碰到更
多製程會引起各種 strain 的現象，silicon layer 越來越薄將造成電阻與寄生電容變大、mobility
下降的問題，些微的製程變異對元件特性的影響更大，這些都是未來 CMOS 元件開發必特別
計畫編號 NSC98－2221－005－078 
計畫名稱 運用於 3D-IC 技術的非揮發性可程式元件之電路設計(I) 
出國人員
姓名 林泓均 
服務機構
及職稱 
國立中興大學電機系 
教授 
會議時間 98 年 10 月 7 日至98 年 10 月 9 日 會議地點 日本 仙台 
會議名稱 (中文)固態元件與材料國際研討會 (英文) International Conference on Solid State Devices and Materials (SSDM ) 
發表論文
題目 
(中文)應用於低供應電壓之加強型 PMOS 電荷幫浦 
(英文) An Enhanced PMOS Charge Pump for Low Supply Voltage Applications 
3 
 
本次會議除了吸收了許多未來發展趨勢，也看到、聽到一些不一樣的研究觀點與成果，獲
益良多。 
三、建議 
此會議辦得相當用心，日本企業也相當支持與高度參與，希望我們國內辦的國際研討
會在每一重要領域能先選出具代表性研討會，傾全力辦的盡善盡美，期使國內外學者與業
界都樂於參加，才較有意義，我個人覺得目前國內辦了太多小型而號稱為國際研討會，參
與人數若不多，則價值不高，希望教育部或國科會能主導只要辦好幾個國際研討會就好，
學術界的老師也才不會疲於奔命，或只好選擇性的不參加，這都不是好現象。 
四、攜回資料名稱及內容 
帶回了 Extended Abstracts of the 2009 International Conference on Solid State Devices 
and Materials (SSDM 2009)的論文集，以電子形式儲存於大會附贈的隨身碟中。 
 
simulated and measured boosted voltages for different 
supply voltages and loading currents. Figure 9 shows the 
measured power efficiencies of the proposed charge pump 
for different loading currents and frequencies at a supply 
voltage of 1.8V. The maximum efficiencies for 10MHz and 
8MHz are 56.8% and 59.7%, respectively. 
 
5. Conclusions 
The proposed two-phase PMOS charge pump 
fabricated using 0.35μm twin-well CMOS technology with 
area of 1.538mm2 achieves higher voltage gain and power 
efficiency than those of Racape’s PMOS charge pump. 
With the new clock scheme, the voltage differences 
between any two electrodes are still less than VDD. The 
measured voltage gains of the proposed charge pump can 
be more than 97% for VDD higher than 1.4V, and more than 
30% of voltage gain is enhanced in comparison to Racape’s 
charge pump. 
 
Acknowledgements --- The authors would like to acknowledge 
the Chip Implementation Center (CIC) of the National Applied 
Research Laboratories (NARL) of Taiwan for the support in chip 
fabrication. This work was supported by National Science Council 
of Taiwan (NSC 97-2221-E-005-092). 
 
References 
1) J. F. Dickson, IEEE J. Solid-State Circuits, 1, (1976) 374.  
2) E. Racape, and J.-M. Daga, Proc. of IEEE European Conf. on 
Solid-State Circuits, 2005, p. 77. 
3) C.-P. Hsu and H. Lin, Intl. Conf. Solid State Devices and 
Materials (SSDM), 2008, p. 1002. 
4) G. van Steenwijk, K. Hoen, and H. Wallinga, Proc. of IEEE 
European Conf. on Solid-State Circuits, 1993, p. 118.  
  
1.2 1.4 1.6 1.8 2.0 2.2 2.4
2
3
4
5
6
7
 
 
O
ut
pu
t V
ol
ta
ge
 (V
)
Supply Voltage (V)
 This work (12 MHz)
 Racpae and Daga (12 MHz)
 This work (10 MHz)
 Racpae and Daga (10MHz)
Fig. 1 (a) One-stage Racape’s charge pump 
as described in ref. 2 (b) Proposed clock 
scheme. 
Fig. 2 Simulated waveforms in the second 
stage of the proposed charge pump. 
Fig. 3 Simulated boosted voltages of the 
two-stage charge pumps with Iout = 0 for 
various frequencies and supply voltages. 
0 100 200 300 400
0
1
2
3
4
5
 This work (12 MHz)
 This work (10 MHz)
 
 
O
ut
pu
t V
ol
ta
ge
 (V
)
Output Current (μΑ)
 Racape and Daga ( 12 MHz)
 Racape and Daga (10 MHz)
  
Fig. 4 Comparison of simulated boosted 
voltages of the two-stage charge pumps for 
different loading currents with VDD = 1.8V 
Fig. 5 Microphotograph of the proposed 
two-stage PMOS charge pumping circuit. 
Fig. 6 Measured waveforms of the proposed 
PMOS charge pump with Iout = 0 at a 
frequency of 10 MHz and VDD = 1.8V. 
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
2
3
4
5
6
7
 
 
O
ut
pu
t V
ol
ta
ge
 (V
)
Supply Voltage (V)
 Theory
 Measurement (12 MHz)
 Measurement ( 10 MHz)
 
0 100 200 300 400
0
2
4
6   2 V  1.8 V
 1.6 V  1.4 V  1.2 V
 
 
O
ut
pu
t V
ol
ta
ge
 (V
)
Output Current  (μΑ)
 Simulation
Messurement
50 100 150 200 250 300
10
20
30
40
50
60
 
 
E
ffi
ci
en
cy
 (%
)
Output Current (μΑ)
 simulation (10 MHz)
 measurement (10 MHz)
 simulation (8 MHz)
 measurement (8 MHz)
Fig. 7 Measured boosted voltages of the 
proposed charge pump are very close to the 
maximal theoretical values for Iout = 0. 
Fig. 8 Comparison of boosted voltages 
between measurement and simulations for 
various Iout at a frequency of 10MHz. 
Fig. 9 Comparison of power efficiencies 
between measurement and simulations for 
various Iout at a supply voltage of 1.8V. 
98年度專題研究計畫研究成果彙整表 
計畫主持人：林泓均 計畫編號：98-2221-E-005-078- 
計畫名稱：運用於 3D-IC 技術的非揮發性可程式元件之電路設計(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 2 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
