---
lang: es
---

# Simulaci√≥n de sumador completo en Verilog

![Sumador completo en Verilog](./fulladder_tb.png)

