
People TEAM
Talent Management 그룹
□ 채용파트
1. 신입사원 채용 Process를 겪으면서 또는 인턴십을 이수하면서 생각한 개선 사항은 무엇입니까
2. 어떤 전공과 어떤 경험을 보유한 신입사원을 선발해야 한다고 생각하십니까
3. 인턴십 경험 유무/시기/기간/직무(삼성전자 or 다른 회사) 및 현재 담당 업무 작성 부탁드립니다.



출하품질팀
1. DRAM 제품 출하 품질 관리(이상 감지 및 출하 제어)
- Wafer/PKG 출하 신뢰성 평가(평가 Infra/PGM 구축 및 평가 진행, 분석)
- FAB/EDS/PKG 양산 Infra 이해를 통한 출하 제어 프로세스 구축
- FAB/EDS/PKG/실장 양산 전수 데이터 기반 데이터 마이닝

- 직무소개 내용 중 지원을 희망하는 직무를 선택하고(DRAM/SSD/품질시스템),
- 직무와 관련해서 진행한 담당 업무 경험과 보유 기술에 대해 작성해 주세요.
- 품질 개선 업무 또는 신제품 Set-up을 진행했던 이력에 대해 작성해 주세요
- 지원하게 된 동기, 이동 후 이루고자 하는 Career를 작성해 주세요.




위에 기술한 두가지 방식으로 1ROW Disturb module test 시 Current를 측정한 결과를 비교했다(Fig.3). 
VDD2의 경우 Stand-by mode를 사용하면서 발생하는 IDD2P 때문에 PLS 소자를 사용할 때 보다 높지만 미미한 수준이다. 
VDD1 측면에서 분석 해보면 Power down mode를 사용 Power load switch를 사용해 분할 진행한 경우 current가 진행된 영역에 따른 차이가 크다. 
VDD1 Current가 큰 1ROW 계열의 Module 진행 시에 Power load switch 제어 보다는 Standby mode 를 활용한다면 Test 동안 Over Current에 의한 chip 열화와 설비 중단을 방지 할 수 있다. 

2.3 Rearrange of power source in the board
앞서 측정한 결과(Fig. 3)에서 PLS 소자를 사용 할 경우 Stand by current 에 의한 VDD2 증가는 없지만, 
나누어 진행한 board의 영역에 있는 Power source에서 Active된 Socket의 수가 동일하지 않아 영역별로 Current의 차이가 발생한다.
현재 개발된 board의 Power source의 구성은 PLS 소자를 활용하기에 적합하지 않다. 
특히 VDD1 측면에서 봤을 때 허용되는 전류량은 최대 375mA, PLS를 활용한 분할 진행 시에는 650mA이다. 해당 수치는 16개의 chip을 동시 burn in test가 불가능하다. 
기존 Board와 고단칩 burn in test를 위해 새로 구성한 board의 Power source 구성에 따른 전류 허용량을 비교했다.

Table2 PLS 소자를 사용하여 분할 진행 시, 196 Density Board의 Power source 구성에 따른 최소 전류 허용량. 

개선 후 board에서 VDD1에 분배한 power source의 수가 많아지면서 최소 허용 전류량이 증가했다. 반면 VDD2로 할당되었던 Power source의 수가 줄어들었음에도 허용전류가 늘어난 이유는 PLS소자를 나누는 Clock의 Group을 재배치 하여 분할 하여 진행 시 동일한 수준의 current가 흐를 수 있도록 했기 때문이다

논문에서 제안한 방식대로 양산에 적용하여 32단 DRAM burn in test 진행 시 PLS 소자 사용하여 Board 영역 별로 나누고 제품 내 chip의 동작을 제어했다. MAIN/1ROW 계열 Module test 시 PS 재분배 후 검토했던 current 용량의 범위 내에서 정상 동작 및 Test 완료했다. 같은 Module을 4~8회 나누어 진행하는 방식으로 QDP 대비 Time이 5.7배 증가했다. 하지만 위의 방식을 사용하지 않으면 Test가 정상진행되지 않을 뿐 아니라 제품을 chamber에 투입하는 등 추가적인 Time을 고려 했을 때 약 30% 효율의 개선을 기대할 수 있다.
