2頻率範圍和低信號抖動（jitter）等為本電路之設計
重點。因此對於20GHz以上的頻率合成器電路就可
以很容易的以無需可變電容的VCO加以完成。相較
於傳統高頻鎖相迴路電路，[1]-[3]均為以可變電容
的方式來做為VCO電路的技術，因此其操作頻率及
可變頻率範圍均有其限制。迄今高速度頻率合成器
電路而言都是以Bipolar和BiCMOS為主要的工業產
品主流，而以CMOS設計20GHz 頻率合成器的產品
尚不成熟，只是見於文獻上面。當然，隨著CMOS
製程的進步，以CMOS設計的數據鏈傳輸的技術晶
片電路將是未來通信市場的主流。
二、研究方法與成果
圖 1 電路架構
圖 1 為整個頻率合成器的電路架構，輸入一
個參考頻率 Fref 經由相位頻率比較器(PFD)比較相
位後，產生輸出訊號，控制 Charge Pump(CP)對 Low
Pass Filter(LPF)的充放電，利用此控制 VCO的輸出
頻率；而 VCO 的輸出訊號經過預除器，產生除二
的四相位訊號，再經過 Phase Rotate(PR)的相位選擇
即可產生除 0.5 的小數除率。最後再經過較低頻的
除頻器降頻，再回到 PFD做相位比較，即構成整個
迴路的運作；其中 PR 的控制訊號是由一個累加器
(ACC)和一個解碼器組成，目的是產生週期性的控
制訊號，選擇 PR 的輸入通道，進而達成除小數的
效果。其中各個子電路將在下面做介紹。
相位頻率偵測器
相位頻率偵測器為一可以以數位電路實現的
區塊，主要的功用在於將輸入訊號與回授訊號作比
較，偵測期間的相位差，除此之外，頻率差也可以
被偵測出，在目前大多數的鎖相迴路中此電路相當
被廣泛應用。而其狀態流程圖如圖 2，對於 VREF的
邊緣觸發有三種情形：(1)從狀態 Up = 0，Dn = 1改
變至 Up = 0，Dn = 0；(2)從狀態 Up = 0，Dn = 1改
變至 Up = 0，Dn = 0；(3)輸出保持在 Up = 1，Dn =
0。同理，對回授訊號 VOUT也能得到相對應結果。
圖 2  PFD狀態流流程圖
要將圖 2 以電路方式實現，通常可以利用類
比式、傳統靜態邏輯式或動態邏輯的方式實現，而
利用動態邏輯的好處在於比傳統靜態邏輯構成的
電路可應用於較高速的操作頻率，也比類比式相位
偵測器有較大的相位偵測範圍。本研究所採用的相
位頻率偵測器為圖 3 (b)的電路架構，由兩個半穿透
暫存器(圖 3(a))所組成，工作時脈圖則置於圖 3(c)。
但是當偵測器的兩輸入訊號相位很接近時，由於在
很短的脈波寬度時間內無法將看到的輸入電容充
電到可判斷邏輯的位準，此現象稱為相位偵測器的
死區(dead zone)，而在此死區中，鎖相迴路的壓控
振盪器將會遭受隨機的相位誤差，此時會有訊號抖
動(jitter)的情形發生。
(a)            (b)
(c)
4定。如圖 6(a)所示的二階被動元件濾波器乃是本實
作所採用的迴路濾波器，此濾波器提供額外的零點
及極點使整各系統如圖 6(b)所見，得額外的相位補
償使整個系統得以穩定。在此做個系統上的分析迴
路濾波器的轉移函數如下：
1 1( )
1 1 /
Z Z
LF
P Z
s sk kZ s
s s s s b
 
 
          (1)
其中 1 1Z R C   , 1 21
1 2
( )P
C C
R
C C
   ,
1
1 1( )bk
b C
  , 1
2
1Z
P
Cb
C

   。而開迴路轉移函
數為：
2
( )( ) ( )
1
12
PD LF VCO
P VCO Z
P
K Z s K
s G s
N S
I K k s
sN s



  
       
(2)
若將 s用 jω代入：
2
1( ) ( ) |
12
P VCO Z
s j
P
I K k j
s G s jN
    
         (3)
而其相位可以表示為：
1 1( ) tan ( ) tan ( ) 180Z P            (4)
若要求其相位的極值則將其微分使其等於零：
max 2 2: 01 ( ) 1 ( )
Z P
Z P
d
d
            (5)
解方程式可得：
1
n
Z P
    (6)
則可以得到最大相位為：
1 1
max
1
tan ( ) tan ( )
2 2
Z P
Z P
b
b
   
    (7)
則反推(7)可以得到 b與 max 的關係為：
2
max
max
1
1( tan )
cos
b
 

 
(8)
利用(1)與(6)可得：
z
n
b  ,
1
P
nb
   (9)
則可以得到被動元件參數為：
1
2
1
n
P VCO
N bR
I K b
     (10)
1
1
ZC
R
 (11)
2
1
1 Z P
Z P
C
R
 
 
   (12)
利上面推導的結果，將本實作的參數代入，參數如
下 ： 60mzx   ， 1n MHz  ， 300PI uA ，
180 /VCOK MHz V ，N = 16 求得底下被動元件參
數 ： 1 2.0057R K  ， 1 296.15C pF ，
2 22.907C pF 。將這些參數代入系統經由 matlab
模擬可以得到圖 7 之模擬圖。左圖中是系統波德
圖，中間分別是系統閉迴路轉移函數波德圖與系統
誤差轉移函數波德圖，而最後為系統閉迴路暫態響
應。可以發現系統將處於一穩定狀態。
圖 7 系統穩定度 Matlab模擬
壓控振盪器
在積體電路設計中，常常使用負阻抗架構來
設計電感電容共振式的壓控振盪器，以可變電容之
方式來改變其頻率上的變化。其電感電容組態之振
盪頻率為 fosc =  1/ 2 LC ，歸納出只有電感和電
容值可被變化來調諧頻率。傳統上，高頻積體電路
採用的晶片電感是以金屬成層環繞而成的螺旋電
感；然而，由於很難去改變電感量，因此電感電容
共振器會包含一個與電壓特性有關的電容元件—
可變電容，調整振盪頻率，來合成各種所需的頻率
規格。就共振器上看到的等效電容而言，除了可變
電容之外，還有實際的寄生電容以及不可調變的電
容，整體的可調頻率範圍就明顯的取決於可變電容
在共振器中所有等效電容量的比例大小而定。不幸
地，對於某電感量而言，假使要操作於高頻範圍，
等效的共振電容勢必要相對地減小，由於在可變電
容之外的寄生電容往往是無法避免，引進這些電容
6成，它是提供振盪器部份電路的 DC電壓，藉由改
變 VC，即可以提供電路不同的偏壓給振盪電路使
用，藉由偏壓改變振盪頻率。
圖 9  N-core VCO
除頻電路
圖 10 為除頻電路圖，其中的二個 P-core VCO
振盪在約 10GHz 的頻率，可視為中心頻率約在
10GHz的 Band Pass filter，穩定後即為一注入鎖定
式除率為二的除頻器。
圖 10 Pre-scaler (高頻除二電路)
圖 11 相位選擇器
相位選擇器
圖 11 為 Phase Rotate(PR)電路圖，通道輸入
由四個差動對組成，而通道的選擇控制則由 NMOS
當開關來完成；本電路利用累加器和解碼器來選擇
相位選擇器的通道，而通道的四個輸入即為預除器
所輸出的四個相位，經由 VCO 和預除器，經過四
個相位的選擇機制可以得到小數 0.5的除率。
圖 12 雙模除法器
圖 13 雙模除法器時序圖
8圖 16 相位產生電路
圖 17相位產生電路時序圖
圖 18 相位產生電路模擬
相位選擇電路與累加器(PS and ACC)
相位選擇電路與累加器應該算是相位補償技
術中必備的電路之一，或者有人會把他合在一起稱
作為相位旋轉電路(Phase Rotator)，架構圖如圖 19
所示。在相位選擇器的部分採用假 -NMOS
(pseudo-NMOS)邏輯電路，而相位旋轉電路中多幾
個 OR閘用來給脈寬調變電路使用，用來控制相位
是否旋轉，當相位旋轉時除數將變成 15.9375 反之
則除數為 16。在圖 20再次用時序圖來解釋相位補
償的觀念。在時序圖中不以除 15.9375 的情況做解
釋，改以除 3.75但原理相同的方式方便讀者了解。
這次不同於第二章是增加相位的，而是同實作部份
採用減少相位的方式切換相位。在時序圖中有通常
為除 4的但相差四分之一振盪器週期，利用相位選
擇器的輸出作為累加器的觸發，則每切換一次單一
週期的相位就會減少 1/4FVCO，使除數變成 3.75 而
累加器可以看成一暫存器，紀錄目前的補償量，當
無法提供額外的相位補償時控制雙模除數提供額
外的整數補償。
(a)
(b)
圖 19 (a) 相位選擇電路 (b) 相位旋轉電路
10
圖 24 頻譜分析圖
圖 25 相位雜訊
表 1效能摘要
Technology TSMC CMOS 0.13-μm
Supply voltage 1.2-V
Power dissi-
pation
65mW
Chip size 1.3×0.85 mm2
預計規格 實測結果
Frequency
Range
20GHz ± 2.5% 20~21GHz
Phase noise
@ 1MHz
-100 dBc -98.86 dBc
三、主要參考文獻
[1] M. Tiebout, C. Sandner, H.-D. Wohlmuth, N. D.
Dalt, and E. Thaller,“A fully integrated 13 GHz
 fractional-N PLL in 0.13m CMOS,”IEEE Int.
Solid-State Circuits Conf. (ISSCC) Dig. Tech.
Papers, pp.386–387, Feb. 2004.
[2] A.W.L. Ng, G.C.T. Leung, K.-C. Kwok, L.L.K.
Leung, H.C Luong, “A 1-V 24GHz 17.5-mW
phase-locked loop in a 0.18-m CMOS process,”
IEEE J. Solid-State Circuits, vol. 41, pp.
1236-1244, June 2006.
[3] Y. Ding, K.K. O, “A 21-GHz 8-modulus prescaler
and a 20-GHz phase-locked loop fabricated in
130-nm CMOS” IEEE J. Solid-State Circuits, vol.
42, pp. 1240-1249, June 2007.
[4] C.-Y. Yang, C.-H. Chang, “A 0.13-m CMOS
17-GHz differential-controlled varactorless
LC-VCO,” Journal of Engineering, National
Chung Hsing University, Vol.18, No.3,
pp.167-174, Nov. 2007.
[5] C.-H. Chang, C.-Y. Yang, “A 0.18-m CMOS
16-GHz varactorless LC-VCO with 1.2-GHz
tuning range,” Proc. IEEE Asian Solid-State Cir-
cuits Conference (A-SSCC), pp. 107-110, Nov.
2007.
四、計畫成果與檢討
本計畫具有創新性與經濟性價值的成果，對
該領域之技術研發與突破上有實質的建樹。此外，
對參與本計畫之研究人員，期能培育並訓練其電路
設計、模擬、分析、佈局、系統整合與實作量測等
技能，相信對其研發能力與專業技能之提昇具有莫
大的助益。經由研發實用的中頻晶片技術，本計畫
除可提升系統理論分析與實作能力外，更可進一步
提供產業界在系統晶片之類比電路設計與積體電
路的研發技術。我們也在相關的期刊或研討會上發
表論文，相關已發表的論文也列舉於後，以供參
考，還有三篇正在整理中。
[1] Meng-Ting Tsai, Ching-Yuan Yang, “A
Fast-Locking Agile Frequency Synthesizer for
MIMO Dual-mode WiFi/WiMAX Applications,”
accepted by Analog Integrated Circuits and Sig-
nal Processing. (SCI)
[2] Ching-Yuan Yang, Chih-Hsiang Chang, Wen-Ger
表 Y04
行政院國家科學委員會補助國內專家學者出席國際學術會議報告
97年 12月 10日
報告人
姓名
楊清淵 服務機構及職稱 國立中興大學電機系副教授
時間
會議
地點
2008.11.30 ~ 2008.12.3
Macro, China
本會核定
補助文號
NSC 97-2221-E-005-090
會議
名稱
 (中文) 2008 電氣和電子工程師學會亞太電路與系統研討會
(英文) 2008 IEEE Asian Pacific Conference on Circuits and Systems (APCCAS)
發表
論文
題目
1. A Programmable Duty Cycle Corrector Based on Delta-Sigma Modulated PWM
Mechanism
2. A 2.5Gb/s Oversampling Clock and Data Recovery Circuit with Frequency
Calibration Technique
報告內容應包括下列各項：
一、參加會議經過
時間 事項
11/29 啟程﹔桃園國際機場出發至中國澳門。
11/30 會議開幕和專題研講
列席聽取報告和討論
12/1 Panel Discussion
列席聽取報告和討論
12/2 Panel Discussion
列席聽取報告和討論
12/3 Panel Discussion
論文發表
列席聽取報告和討論
12/4 返國
二、與會心得
此次APCCAS在中國澳門舉行，第一天的Keynote speech有二場，首先由Oregon State University
Prof. Gabor Temes講New Architectures for Low-Power Delta-Sigma Analog-to-Digital Convert，
介紹目前 ADC在低消耗功率設計的電路架構和設計考量。接著，由韓國KAIST Hoi-Jun Yoo
講Body Channel Communication for Low Energy BSN/BAN，這是目前生醫電子很熱門的一個
主題，介紹如何在人體利用現有媒介完成電氣上的傳遞，而這些body channel信號都很微弱，
對於雜訊影響應如何克服，是一大挑戰工程。近中午還有幾場Special secission，我參加關於
探討High Performance Data Converters，主要討論ADC/DAC設計之趨勢、目前使用製程之趨勢
和設計所面臨的挑戰。
