### 毕设目标
毕业设计的最终效果可以类似于计算器，其 CPU 采用基于 RISC-V ISA 设计的内核，一些具体的目标如下：
1. 按照 FPGA 的时序平衡流水线，做出频率高于一般 IP 的设计。
2. 实现以 newlibc 库为原型的 printf / scanf，从 UART 接受输入输出。
3. 实现从板载的 Flash 加载程序。
4. 总线协议采用 AHB。
5. 可以不设计 MMU(Memory Manage Unit)、Cache。
6. 需要实现的 ISA 子集：
![ISA subset][1]

### 思考问题
1. 如何划分流水线，是否一定要分为五级？
2. 准备用什么来进行测试？
3. 大致确定设计的性能目标。
4. 设计如何运行在 FPGA 上？
5. 地址空间如何划分？

### 设计相关
#### 注意事项
+ 不要急于编写 RTL 代码，应该先进行总体规划
+ 绘制原理图时要分层级、模块，不要把所有内容绘制在一张图上
+ 不要单独花时间学习各种工具和语言，应该在使用过程中逐渐熟悉、掌握

#### 工具语言
+ 使用 Excel 对指令集进行分类和筛选
+ 采用 SystemVerilog 实现设计
+ 采用 Windows 平台下的 Quartus II 和 Modelsim 软件进行开发与仿真
+ 采用 Linux 平台下的 RISC-V Toolchain 进行设计验证
+ 使用 Git 和 Github 进行版本控制

### 相关资料
+ 详细阅读 CS250 课程的资料，了解时序的相关概念
+ 参考 OpenSPARC T1.1.7 的设计文档
+ 东北大学的设计
+ 自己搜索相关资料

===

### 五年计划
#### 未来五年可以在本次设计上进行的拓展设计
+ Branch Prediction
+ MMU (Memory Manage Unit)
+ Cache
+ Running Operating System
+ Microarchitecture Optimization

#### 文档的传承
使用 Github 提供的 Wiki 功能


[1]: /assets/isa_subset.png