游늷  Descriere Proiect de Licen탵캒 -  Encryption/Decryption System(AES) implemented on FPGA

Proiectul meu de licen탵캒 const캒 칥n dezvoltarea unui sistem de criptare 탳i decriptare AES (Advanced Encryption Standard) implementat pe o plac캒 FPGA (Field-Programmable Gate Array), utiliz칙nd limbajul hardware 
Verilog HDL pentru partea de design hardware 탳i Python pentru interfa탵a software cu rolul de a realiza un control c칙t mai intuitiv pentru utilizator. 


游댳 Scopul principal a fost crearea unei solu탵ii integrate care combin캒 hardware-ul FPGA (placa Boolean Board cu Spartan-7) cu o interfa탵캒 grafic캒 prietenoas캒, permi탵칙nd utilizatorilor s캒 trimit캒 date, s캒 le 
cripteze sau decripteze conform standardului AES-128 탳i s캒 vizualizeze 칥n timp real stadiile intermediare ale procesului. Implementarea 칥n Verilog include module separate pentru fiecare etap캒 a algoritmului AES 
(cum ar fi SubBytes, ShiftRows, MixColumns, AddRoundKey 탳i KeyExpansion), optimizate pentru execu탵ie eficient캒 pe FPGA, cu suport pentru comunicare serial캒 prin protocolul UART la 9600 baud. 

游댳 Partea software, scris캒 칥n Python cu biblioteci precum Tkinter pentru interfa탵캒 탳i PySerial pentru comunicare, permite configurarea datelor de intrare (cheie 탳i plaintext/ciphertext), afi탳area rezultatelor 
rundelor 탳i m캒surarea timpului de execu탵ie. Proiectul a fost validat prin simul캒ri 칥n Vivado 탳i teste practice pe plac캒, demonstr칙nd o func탵ionalitate complet캒 탳i o securitate 칥mbun캒t캒탵it캒 prin implementarea 
hardware, fiind un exemplu educa탵ional 탳i aplicabil 칥n domenii precum securitatea datelor 탳i sistemele embedded.

