<?xml version="1.0" encoding="UTF-8" standalone="no" ?>

<part_info part_name="xcu55n-fsvh2892-2L-e">
    <pin index="0" name="pcie_refclk_0_p" loc="AL15"/>
    <pin index="1" name="pcie_refclk_0_n" loc="AL14"/>
    <pin index="2" name="pcie_refclk_1_p" loc="AR15"/>
    <pin index="3" name="pcie_refclk_1_n" loc="AR14"/>

    <pin index="4" name="pcie_sysclk_0_p" loc="AK13"/>
    <pin index="5" name="pcie_sysclk_0_n" loc="AK12"/>
    <pin index="6" name="pcie_sysclk_1_p" loc="AP13"/>
    <pin index="7" name="pcie_sysclk_1_n" loc="AP12"/>

    <pin index="8" name="sysclk_0_p" iostandard="LVDS" loc="BK10"/>
    <pin index="9" name="sysclk_0_n" iostandard="LVDS" loc="BL10"/>
    <pin index="10" name="sysclk_1_p" iostandard="LVDS" loc="BK43"/>
    <pin index="11" name="sysclk_1_n" iostandard="LVDS" loc="BK44"/>

    <pin index="12" name="qsfp28_clk_0_p" loc="AD42"/>
    <pin index="13" name="qsfp28_clk_0_n" loc="AD43"/>
    <pin index="14" name="qsfp28_clk_1_p" loc="AB42"/>
    <pin index="15" name="qsfp28_clk_1_n" loc="AB43"/>

    <pin index="16" name="hbm_cattrip" iostandard="LVCMOS18" loc="BE45"/>
    <pin index="17" name="pcie_perst" iostandard="LVCMOS18" loc="BF41"/>
    <pin index="18" name="pcie_pwrbrk" iostandard="LVCMOS18" loc="BG43"/>
    <pin index="19" name="rstn" iostandard="LVCMOS18" loc="BG45"/>

    <pin index="20" name="uart_0_rxd" iostandard="LVCMOS18" loc="BK41"/>
    <pin index="21" name="uart_0_txd" iostandard="LVCMOS18" loc="BJ41"/>
    <pin index="22" name="uart_1_rxd" iostandard="LVCMOS18" loc="BP47"/>
    <pin index="23" name="uart_1_txd" iostandard="LVCMOS18" loc="BN47"/>
    <pin index="24" name="uart_2_rxd" iostandard="LVCMOS18" loc="BL46"/>
    <pin index="25" name="uart_2_txd" iostandard="LVCMOS18" loc="BL45"/>

    <pin index="26" name="sc_uart_rxd" iostandard="LVCMOS18" loc="BJ42"/>
    <pin index="27" name="sc_uart_txd" iostandard="LVCMOS18" loc="BH42"/>
    <pin index="28" name="sc_gpio_0" iostandard="LVCMOS18" loc="BE46"/>
    <pin index="29" name="sc_gpio_1" iostandard="LVCMOS18" loc="BH46"/>
    <pin index="30" name="sc_gpio_2" iostandard="LVCMOS18" loc="BF45"/>
    <pin index="31" name="sc_gpio_3" iostandard="LVCMOS18" loc="BF46"/>

    <pin index="32" name="qsfp_0_activity_led" iostandard="LVCMOS18" loc="BL13"/>
    <pin index="33" name="qsfp_0_link_stat_ledg" iostandard="LVCMOS18" loc="BK11"/>
    <pin index="34" name="qsfp_0_link_stat_ledy" iostandard="LVCMOS18" loc="BJ11"/>
    <pin index="35" name="qsfp_1_activity_led" iostandard="LVCMOS18" loc="BK14"/>
    <pin index="36" name="qsfp_1_link_stat_ledg" iostandard="LVCMOS18" loc="BK15"/>
    <pin index="37" name="qsfp_1_link_stat_ledy" iostandard="LVCMOS18" loc="BL12"/>

    <pin index="38" name="qsfp28_0_rx_1_n" loc="AD52"/>
    <pin index="39" name="qsfp28_0_rx_2_n" loc="AC54"/>
    <pin index="40" name="qsfp28_0_rx_3_n" loc="AC50"/>
    <pin index="41" name="qsfp28_0_rx_4_n" loc="AB52"/>
    <pin index="42" name="qsfp28_0_rx_1_p" loc="AD51"/>
    <pin index="43" name="qsfp28_0_rx_2_p" loc="AC53"/>
    <pin index="44" name="qsfp28_0_rx_3_p" loc="AC49"/>
    <pin index="45" name="qsfp28_0_rx_4_p" loc="AB51"/>
    <pin index="46" name="qsfp28_0_tx_1_n" loc="AD47"/>
    <pin index="47" name="qsfp28_0_tx_2_n" loc="AC45"/>
    <pin index="48" name="qsfp28_0_tx_3_n" loc="AB47"/>
    <pin index="49" name="qsfp28_0_tx_4_n" loc="AA49"/>
    <pin index="50" name="qsfp28_0_tx_1_p" loc="AD46"/>
    <pin index="51" name="qsfp28_0_tx_2_p" loc="AC44"/>
    <pin index="52" name="qsfp28_0_tx_3_p" loc="AB46"/>
    <pin index="53" name="qsfp28_0_tx_4_p" loc="AA48"/>
    <pin index="54" name="qsfp28_1_rx_1_n" loc="AA54"/>
    <pin index="55" name="qsfp28_1_rx_2_n" loc="Y52"/>
    <pin index="56" name="qsfp28_1_rx_3_n" loc="W54"/>
    <pin index="57" name="qsfp28_1_rx_4_n" loc="V52"/>
    <pin index="58" name="qsfp28_1_rx_1_p" loc="AA53"/>
    <pin index="59" name="qsfp28_1_rx_2_p" loc="Y51"/>
    <pin index="60" name="qsfp28_1_rx_3_p" loc="W53"/>
    <pin index="61" name="qsfp28_1_rx_4_p" loc="V51"/>
    <pin index="62" name="qsfp28_1_tx_1_n" loc="AA45"/>
    <pin index="63" name="qsfp28_1_tx_2_n" loc="Y47"/>
    <pin index="64" name="qsfp28_1_tx_3_n" loc="W49"/>
    <pin index="65" name="qsfp28_1_tx_4_n" loc="W45"/>
    <pin index="66" name="qsfp28_1_tx_1_p" loc="AA44"/>
    <pin index="67" name="qsfp28_1_tx_2_p" loc="Y46"/>
    <pin index="68" name="qsfp28_1_tx_3_p" loc="W48"/>
    <pin index="69" name="qsfp28_1_tx_4_p" loc="W44"/>

    <pin index="70" name="pcie_mgt_rx_15_n" loc="BC1"/>
    <pin index="71" name="pcie_mgt_rx_14_n" loc="BB3"/>
    <pin index="72" name="pcie_mgt_rx_13_n" loc="BA1"/>
    <pin index="73" name="pcie_mgt_rx_12_n" loc="BA5"/>
    <pin index="74" name="pcie_mgt_rx_15_p" loc="BC2"/>
    <pin index="75" name="pcie_mgt_rx_14_p" loc="BB4"/>
    <pin index="76" name="pcie_mgt_rx_13_p" loc="BA2"/>
    <pin index="77" name="pcie_mgt_rx_12_p" loc="BA6"/>
    <pin index="78" name="pcie_mgt_tx_15_n" loc="BC6"/>
    <pin index="79" name="pcie_mgt_tx_14_n" loc="BC10"/>
    <pin index="80" name="pcie_mgt_tx_13_n" loc="BB8"/>
    <pin index="81" name="pcie_mgt_tx_12_n" loc="BA10"/>
    <pin index="82" name="pcie_mgt_tx_15_p" loc="BC7"/>
    <pin index="83" name="pcie_mgt_tx_14_p" loc="BC11"/>
    <pin index="84" name="pcie_mgt_tx_13_p" loc="BB9"/>
    <pin index="85" name="pcie_mgt_tx_12_p" loc="BA11"/>
    <pin index="86" name="pcie_mgt_rx_11_n" loc="AY3"/>
    <pin index="87" name="pcie_mgt_rx_10_n" loc="AW1"/>
    <pin index="88" name="pcie_mgt_rx_9_n" loc="AW5"/>
    <pin index="89" name="pcie_mgt_rx_8_n" loc="AV3"/>
    <pin index="90" name="pcie_mgt_rx_11_p" loc="AY4"/>
    <pin index="91" name="pcie_mgt_rx_10_p" loc="AW2"/>
    <pin index="92" name="pcie_mgt_rx_9_p" loc="AW6"/>
    <pin index="93" name="pcie_mgt_rx_8_p" loc="AV4"/>
    <pin index="94" name="pcie_mgt_tx_11_n" loc="AY8"/>
    <pin index="95" name="pcie_mgt_tx_10_n" loc="AW10"/>
    <pin index="96" name="pcie_mgt_tx_9_n" loc="AV8"/>
    <pin index="97" name="pcie_mgt_tx_8_n" loc="AU6"/>
    <pin index="98" name="pcie_mgt_tx_11_p" loc="AY9"/>
    <pin index="99" name="pcie_mgt_tx_10_p" loc="AW11"/>
    <pin index="100" name="pcie_mgt_tx_9_p" loc="AV9"/>
    <pin index="101" name="pcie_mgt_tx_8_p" loc="AU7"/>
    <pin index="102" name="pcie_mgt_rx_7_n" loc="AU1"/>
    <pin index="103" name="pcie_mgt_rx_6_n" loc="AT3"/>
    <pin index="104" name="pcie_mgt_rx_5_n" loc="AR1"/>
    <pin index="105" name="pcie_mgt_rx_4_n" loc="AP3"/>
    <pin index="106" name="pcie_mgt_rx_7_p" loc="AU2"/>
    <pin index="107" name="pcie_mgt_rx_6_p" loc="AT4"/>
    <pin index="108" name="pcie_mgt_rx_5_p" loc="AR2"/>
    <pin index="109" name="pcie_mgt_rx_4_p" loc="AP4"/>
    <pin index="110" name="pcie_mgt_tx_7_n" loc="AU10"/>
    <pin index="111" name="pcie_mgt_tx_6_n" loc="AT8"/>
    <pin index="112" name="pcie_mgt_tx_5_n" loc="AR6"/>
    <pin index="113" name="pcie_mgt_tx_4_n" loc="AR10"/>
    <pin index="114" name="pcie_mgt_tx_7_p" loc="AU11"/>
    <pin index="115" name="pcie_mgt_tx_6_p" loc="AT9"/>
    <pin index="116" name="pcie_mgt_tx_5_p" loc="AR7"/>
    <pin index="117" name="pcie_mgt_tx_4_p" loc="AR11"/>
    <pin index="118" name="pcie_mgt_rx_3_n" loc="AN1"/>
    <pin index="119" name="pcie_mgt_rx_2_n" loc="AN5"/>
    <pin index="120" name="pcie_mgt_rx_1_n" loc="AM3"/>
    <pin index="121" name="pcie_mgt_rx_0_n" loc="AL1"/>
    <pin index="122" name="pcie_mgt_rx_3_p" loc="AN2"/>
    <pin index="123" name="pcie_mgt_rx_2_p" loc="AN6"/>
    <pin index="124" name="pcie_mgt_rx_1_p" loc="AM4"/>
    <pin index="125" name="pcie_mgt_rx_0_p" loc="AL2"/>
    <pin index="126" name="pcie_mgt_tx_3_n" loc="AP8"/>
    <pin index="127" name="pcie_mgt_tx_2_n" loc="AN10"/>
    <pin index="128" name="pcie_mgt_tx_1_n" loc="AM8"/>
    <pin index="129" name="pcie_mgt_tx_0_n" loc="AL10"/>
    <pin index="130" name="pcie_mgt_tx_3_p" loc="AP9"/>
    <pin index="131" name="pcie_mgt_tx_2_p" loc="AN11"/>
    <pin index="132" name="pcie_mgt_tx_1_p" loc="AM9"/>
    <pin index="133" name="pcie_mgt_tx_0_p" loc="AL11"/>

    <pin index="134" name="si_rstbb" iostandard="LVCMOS18" loc="BM8"/>
    <pin index="135" name="si_intrb" iostandard="LVCMOS18" loc="BM9"/>
    <pin index="136" name="si_pll_lock" iostandard="LVCMOS18" loc="BN10"/>
    <pin index="137" name="si_in_los" iostandard="LVCMOS18" loc="BM10"/>
    <pin index="138" name="si_i2c_scl" iostandard="LVCMOS18" loc="BM14"/>
    <pin index="139" name="si_i2c_sda" iostandard="LVCMOS18" loc="BN14"/>
</part_info>
