     <memory logical="mem1"/>                                                                                                                                <memory logical="mem1"/>
     <memory logical="mem2"/>                                                                                                                                <memory logical="mem2"/>
     <memory logical="mem5" index="5"/>                                                                                                              |       <memory index="5" logical="mem5"/>
    </array>                                                                                                                                                </array>
   </memory>                                                                                                                                               </memory>
--
     <writer logical="output1"/>                                                                                                                             <writer logical="output1"/>
     <writer logical="output2"/>                                                                                                                             <writer logical="output2"/>
     <writer logical="output4" index="4"/>                                                                                                           |       <writer index="4" logical="output4"/>
    </array>                                                                                                                                                </array>
   </channels>                                                                                                                                             </channels>
--
    <reader logical="primary_data" size="16#1000#" virtualAddress="16#3000#"/>                                                                              <reader logical="primary_data" size="16#1000#" virtualAddress="16#3000#"/>
    <reader logical="secondary_data" size="16#1000#" virtualAddress="16#4000#"/>                                                                            <reader logical="secondary_data" size="16#1000#" virtualAddress="16#4000#"/>
    <array elementSize="16#1000#" logical="input_arr" eventBase="32" virtualAddressBase="16#0001_0000#">                                             |      <array elementSize="16#1000#" eventBase="32" logical="input_arr" virtualAddressBase="16#0001_0000#">
     <writer logical="output1"/>                                                                                                                             <writer logical="output1"/>
    </array>                                                                                                                                                </array>
--
   <devices>                                                                                                                                               <devices>
    <device logical="xhci" physical="xhci">                                                                                                                 <device logical="xhci" physical="xhci">
     <irq logical="irq1" physical="irq1"/>                                                                                                           |       <irq logical="irq1" physical="irq1" vector="90"/>
     <irq logical="irq2" physical="irq2"/>                                                                                                           |       <irq logical="irq2" physical="irq2" vector="91"/>
     <memory executable="false" logical="mmio" physical="mmio" virtualAddress="16#d252_0000#" writable="true"/>                                              <memory executable="false" logical="mmio" physical="mmio" virtualAddress="16#d252_0000#" writable="true"/>
    </device>                                                                                                                                               </device>
--
    <device logical="nic1" physical="nic1">                                                                                                                 <device logical="nic1" physical="nic1">
     <pci bus="16#00#" device="16#19#" function="0"/>                                                                                                        <pci bus="16#00#" device="16#19#" function="0"/>
     <irq logical="irq" physical="irq"/>                                                                                                             |       <irq logical="irq" physical="irq" vector="33"/>
     <memory executable="false" logical="mmio1" physical="mmio1" virtualAddress="16#d252_0000#" writable="true"/>                                            <memory executable="false" logical="mmio1" physical="mmio1" virtualAddress="16#d252_0000#" writable="true"/>
     <memory executable="false" logical="mmio2" physical="mmio2" virtualAddress="16#d262_0000#" writable="true"/>                                            <memory executable="false" logical="mmio2" physical="mmio2" virtualAddress="16#d262_0000#" writable="true"/>
    </device>                                                                                                                                               </device>
    <device logical="nic2" physical="nic2">                                                                                                                 <device logical="nic2" physical="nic2">
     <irq logical="irq" physical="irq"/>                                                                                                             |       <irq logical="irq" physical="irq" vector="34"/>
     <memory executable="false" logical="mmio1" physical="mmio1" virtualAddress="16#d272_0000#" writable="true"/>                                            <memory executable="false" logical="mmio1" physical="mmio1" virtualAddress="16#d272_0000#" writable="true"/>
     <memory executable="false" logical="mmio2" physical="mmio2" virtualAddress="16#d282_0000#" writable="true"/>                                            <memory executable="false" logical="mmio2" physical="mmio2" virtualAddress="16#d282_0000#" writable="true"/>
--
   <events/>                                                                                                                                               <events/>
   <channels>                                                                                                                                              <channels>
    <writer logical="c2" physical="chan_array2" event="242" virtualAddress="16#0001_4000#"/>                                                         |      <writer event="242" logical="c2" physical="chan_array2" virtualAddress="16#0001_4000#"/>
    <reader logical="c3" physical="chan_array3" vector="42" virtualAddress="16#0001_5000#"/>                                                                <reader logical="c3" physical="chan_array3" vector="42" virtualAddress="16#0001_5000#"/>
    <reader logical="c4" physical="chan_array4" vector="43" virtualAddress="16#0001_7000#"/>                                                                <reader logical="c4" physical="chan_array4" vector="43" virtualAddress="16#0001_7000#"/>
