module update ( input clk,
	output reg upd);

	
	
endmodule