# 应变硅技术对载流子迁移率的提升机制

## 应变硅技术的定义与基本原理

应变硅技术(Strained Silicon Technology)是通过在硅晶体中引入机械应力来改变其能带结构，从而提高载流子迁移率的一种半导体工艺技术。当硅晶格受到拉伸或压缩应力时，其原子间距会发生变化，导致导带和价带的能带结构发生改变。这种能带结构的变化会有效降低载流子散射几率，同时改变有效质量，从而实现迁移率的提升。

从技术实现角度来看，应变硅主要通过两种方式形成：全局应变(通过衬底晶格失配产生)和局部应变(通过工艺诱生应力产生)。其中全局应变技术包括在SiGe衬底上外延生长硅层，而局部应变技术则涵盖应力衬垫、嵌入式SiGe源漏等工艺。

## 载流子迁移率提升的物理机制

载流子迁移率(Mobility)是描述半导体中电子或空穴在电场作用下运动快慢的重要参数，定义为载流子平均漂移速度与外加电场的比值。在应变硅中，迁移率提升主要源于以下几个物理效应：

1. **能谷分裂(Valley Splitting)**：应力会打破导带中六个等价能谷的简并度，使部分能谷能量降低，从而促使电子聚集在有效质量较低的能谷中。

2. **能带形变(Band Warping)**：应力会改变价带顶的形状，特别是对空穴迁移率影响显著。对于p型硅，应力可降低重空穴带能量，增加轻空穴的比例。

3. **散射几率降低**：应变改变了声子谱和载流子-声子相互作用，减少了载流子受到晶格振动散射的概率。

4. **载流子有效质量变化**：应力会改变导带和价带的曲率，从而改变载流子的有效质量(Effective Mass)。

## 主要应变实现技术及其效果

### 全局应变技术

1. **双轴拉伸应变**：通过在弛豫SiGe虚拟衬底上外延生长硅薄膜实现。硅层由于晶格常数大于硅，会受到双轴拉伸应力。这种技术可提升电子迁移率2倍以上，空穴迁移率提升约1.5倍。

2. **双轴压缩应变**：在硅衬底上生长SiGe沟道层实现。由于SiGe晶格常数大于硅，沟道层会受到双轴压缩应力。这种配置特别有利于提升pMOS的空穴迁移率。

### 局部应变技术

1. **嵌入式SiGe源漏(eSiGe)**：在pMOS的源漏区生长高浓度SiGe，由于SiGe晶格常数较大，会对沟道区产生单轴压缩应力。现代工艺中可使空穴迁移率提升80%以上。

2. **应力衬垫技术(Stress Liner)**：在晶体管上沉积具有本征应力的氮化硅薄膜。拉伸应力衬垫可提升nMOS性能，压缩应力衬垫则有利于pMOS。

3. **应力记忆技术(SMT, Stress Memorization Technique)**：通过多晶硅栅极的再结晶过程"记忆"高应力状态，特别适用于nMOS性能提升。

4. **金属栅极应力工程**：利用不同金属栅极材料的热膨胀系数差异产生应力，可同时对nMOS和pMOS进行优化。

## 应变硅技术的工艺整合挑战

虽然应变硅能显著提升器件性能，但在实际工艺整合中面临多项挑战：

1. **应力弛豫问题**：随着器件尺寸缩小，应力可能通过边缘效应发生弛豫，影响应变效率。需要开发新型应力保持技术。

2. **工艺兼容性**：应变引入工艺(如eSiGe)可能与后续高温工艺步骤产生冲突，需要优化整合方案。

3. **均匀性控制**：晶圆级的应力均匀性对良率至关重要，需要精确控制外延生长和薄膜应力。

4. **可靠性考量**：高应力可能导致缺陷产生和扩散，影响器件长期可靠性。

5. **与新型结构的兼容**：在FinFET或GAA(Gate-All-Around)等先进结构中，需要重新设计应变引入方式。

随着技术节点不断推进，应变工程仍然是提升器件性能的关键手段之一，未来可能与二维材料、高迁移率沟道材料等技术相结合，继续推动半导体行业发展。