<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(400,300)" to="(450,300)"/>
    <wire from="(550,430)" to="(560,430)"/>
    <wire from="(560,370)" to="(560,390)"/>
    <wire from="(190,320)" to="(190,430)"/>
    <wire from="(80,470)" to="(340,470)"/>
    <wire from="(190,430)" to="(340,430)"/>
    <wire from="(610,410)" to="(620,410)"/>
    <wire from="(190,320)" to="(340,320)"/>
    <wire from="(310,400)" to="(340,400)"/>
    <wire from="(450,360)" to="(480,360)"/>
    <wire from="(550,430)" to="(550,450)"/>
    <wire from="(270,360)" to="(340,360)"/>
    <wire from="(190,210)" to="(190,320)"/>
    <wire from="(80,410)" to="(310,410)"/>
    <wire from="(70,210)" to="(80,210)"/>
    <wire from="(240,210)" to="(270,210)"/>
    <wire from="(270,280)" to="(340,280)"/>
    <wire from="(450,300)" to="(450,360)"/>
    <wire from="(170,210)" to="(190,210)"/>
    <wire from="(270,210)" to="(270,280)"/>
    <wire from="(80,210)" to="(80,410)"/>
    <wire from="(80,410)" to="(80,470)"/>
    <wire from="(400,380)" to="(480,380)"/>
    <wire from="(310,400)" to="(310,410)"/>
    <wire from="(620,410)" to="(620,430)"/>
    <wire from="(270,280)" to="(270,360)"/>
    <wire from="(530,370)" to="(560,370)"/>
    <wire from="(620,430)" to="(700,430)"/>
    <wire from="(400,450)" to="(550,450)"/>
    <comp lib="0" loc="(700,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(610,410)" name="OR Gate"/>
    <comp lib="1" loc="(400,380)" name="XOR Gate"/>
    <comp lib="0" loc="(240,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(400,450)" name="XOR Gate"/>
    <comp lib="0" loc="(70,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(170,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(400,300)" name="XOR Gate"/>
    <comp lib="1" loc="(530,370)" name="OR Gate"/>
  </circuit>
</project>
