Classic Timing Analyzer report for projetoSD
Sat Aug 20 16:15:32 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+--------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From   ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------+------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 16.957 ns   ; SinalA ; F[4] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;        ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------+------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+--------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To     ;
+-------+-------------------+-----------------+--------+--------+
; N/A   ; None              ; 16.957 ns       ; SinalA ; F[4]   ;
; N/A   ; None              ; 16.862 ns       ; A[2]   ; F[4]   ;
; N/A   ; None              ; 16.789 ns       ; A[0]   ; F[4]   ;
; N/A   ; None              ; 16.748 ns       ; B[3]   ; F[4]   ;
; N/A   ; None              ; 16.726 ns       ; SinalA ; F[2]   ;
; N/A   ; None              ; 16.690 ns       ; B[1]   ; F[4]   ;
; N/A   ; None              ; 16.578 ns       ; A[1]   ; F[4]   ;
; N/A   ; None              ; 16.558 ns       ; A[0]   ; F[2]   ;
; N/A   ; None              ; 16.465 ns       ; A[2]   ; F[2]   ;
; N/A   ; None              ; 16.459 ns       ; B[1]   ; F[2]   ;
; N/A   ; None              ; 16.431 ns       ; B[2]   ; F[4]   ;
; N/A   ; None              ; 16.404 ns       ; A[3]   ; F[4]   ;
; N/A   ; None              ; 16.385 ns       ; A[2]   ; F[3]   ;
; N/A   ; None              ; 16.347 ns       ; A[1]   ; F[2]   ;
; N/A   ; None              ; 16.309 ns       ; B[0]   ; F[4]   ;
; N/A   ; None              ; 16.303 ns       ; SinalB ; F[4]   ;
; N/A   ; None              ; 16.282 ns       ; SinalA ; F[3]   ;
; N/A   ; None              ; 16.271 ns       ; B[3]   ; F[3]   ;
; N/A   ; None              ; 16.268 ns       ; A[2]   ; Sinal  ;
; N/A   ; None              ; 16.168 ns       ; A[0]   ; F[3]   ;
; N/A   ; None              ; 16.160 ns       ; A[2]   ; F[1]   ;
; N/A   ; None              ; 16.154 ns       ; B[3]   ; Sinal  ;
; N/A   ; None              ; 16.072 ns       ; SinalB ; F[2]   ;
; N/A   ; None              ; 16.051 ns       ; A[0]   ; Sinal  ;
; N/A   ; None              ; 16.046 ns       ; B[3]   ; F[1]   ;
; N/A   ; None              ; 16.015 ns       ; B[1]   ; F[3]   ;
; N/A   ; None              ; 15.954 ns       ; B[2]   ; F[3]   ;
; N/A   ; None              ; 15.943 ns       ; A[0]   ; F[1]   ;
; N/A   ; None              ; 15.927 ns       ; A[3]   ; F[3]   ;
; N/A   ; None              ; 15.903 ns       ; A[1]   ; F[3]   ;
; N/A   ; None              ; 15.837 ns       ; B[2]   ; Sinal  ;
; N/A   ; None              ; 15.832 ns       ; B[0]   ; F[3]   ;
; N/A   ; None              ; 15.814 ns       ; SinalA ; F[1]   ;
; N/A   ; None              ; 15.810 ns       ; A[3]   ; Sinal  ;
; N/A   ; None              ; 15.805 ns       ; B[0]   ; F[2]   ;
; N/A   ; None              ; 15.729 ns       ; B[2]   ; F[1]   ;
; N/A   ; None              ; 15.715 ns       ; B[0]   ; Sinal  ;
; N/A   ; None              ; 15.702 ns       ; A[3]   ; F[1]   ;
; N/A   ; None              ; 15.640 ns       ; B[3]   ; F[2]   ;
; N/A   ; None              ; 15.628 ns       ; SinalB ; F[3]   ;
; N/A   ; None              ; 15.607 ns       ; B[0]   ; F[1]   ;
; N/A   ; None              ; 15.475 ns       ; B[2]   ; F[2]   ;
; N/A   ; None              ; 15.441 ns       ; A[1]   ; Sinal  ;
; N/A   ; None              ; 15.435 ns       ; A[1]   ; F[1]   ;
; N/A   ; None              ; 15.309 ns       ; B[1]   ; F[1]   ;
; N/A   ; None              ; 15.296 ns       ; A[3]   ; F[2]   ;
; N/A   ; None              ; 15.186 ns       ; B[1]   ; Sinal  ;
; N/A   ; None              ; 14.994 ns       ; SinalB ; F[1]   ;
; N/A   ; None              ; 14.924 ns       ; A[2]   ; Status ;
; N/A   ; None              ; 14.892 ns       ; S0     ; F[2]   ;
; N/A   ; None              ; 14.810 ns       ; B[3]   ; Status ;
; N/A   ; None              ; 14.610 ns       ; A[0]   ; Status ;
; N/A   ; None              ; 14.501 ns       ; S0     ; F[1]   ;
; N/A   ; None              ; 14.497 ns       ; A[1]   ; Status ;
; N/A   ; None              ; 14.493 ns       ; B[2]   ; Status ;
; N/A   ; None              ; 14.466 ns       ; A[3]   ; Status ;
; N/A   ; None              ; 14.274 ns       ; B[1]   ; Status ;
; N/A   ; None              ; 14.270 ns       ; B[0]   ; Status ;
; N/A   ; None              ; 14.153 ns       ; SinalA ; Sinal  ;
; N/A   ; None              ; 14.044 ns       ; SinalB ; Status ;
; N/A   ; None              ; 13.971 ns       ; S2     ; F[2]   ;
; N/A   ; None              ; 13.944 ns       ; SinalB ; Sinal  ;
; N/A   ; None              ; 13.863 ns       ; SinalA ; Status ;
; N/A   ; None              ; 13.619 ns       ; S0     ; Status ;
; N/A   ; None              ; 13.587 ns       ; S2     ; F[1]   ;
; N/A   ; None              ; 13.546 ns       ; S0     ; F[3]   ;
; N/A   ; None              ; 13.384 ns       ; S2     ; Status ;
; N/A   ; None              ; 13.356 ns       ; S1     ; Status ;
; N/A   ; None              ; 13.323 ns       ; S1     ; F[1]   ;
; N/A   ; None              ; 13.240 ns       ; S1     ; F[2]   ;
; N/A   ; None              ; 12.957 ns       ; S0     ; Sinal  ;
; N/A   ; None              ; 12.955 ns       ; A[2]   ; led_2  ;
; N/A   ; None              ; 12.950 ns       ; A[2]   ; led_5  ;
; N/A   ; None              ; 12.922 ns       ; S0     ; F[4]   ;
; N/A   ; None              ; 12.801 ns       ; S2     ; F[3]   ;
; N/A   ; None              ; 12.787 ns       ; A[2]   ; led_7  ;
; N/A   ; None              ; 12.557 ns       ; A[1]   ; led_2  ;
; N/A   ; None              ; 12.542 ns       ; A[1]   ; led_5  ;
; N/A   ; None              ; 12.528 ns       ; S2     ; F[4]   ;
; N/A   ; None              ; 12.498 ns       ; A[0]   ; led_2  ;
; N/A   ; None              ; 12.479 ns       ; A[0]   ; led_5  ;
; N/A   ; None              ; 12.463 ns       ; S2     ; Sinal  ;
; N/A   ; None              ; 12.461 ns       ; A[3]   ; led_2  ;
; N/A   ; None              ; 12.432 ns       ; A[3]   ; led_5  ;
; N/A   ; None              ; 12.378 ns       ; A[1]   ; led_7  ;
; N/A   ; None              ; 12.327 ns       ; A[0]   ; F[0]   ;
; N/A   ; None              ; 12.319 ns       ; A[0]   ; led_7  ;
; N/A   ; None              ; 12.315 ns       ; A[2]   ; led6   ;
; N/A   ; None              ; 12.296 ns       ; A[3]   ; led6   ;
; N/A   ; None              ; 12.291 ns       ; A[2]   ; led1   ;
; N/A   ; None              ; 12.290 ns       ; S1     ; F[4]   ;
; N/A   ; None              ; 12.284 ns       ; A[3]   ; led_7  ;
; N/A   ; None              ; 12.279 ns       ; S0     ; F[0]   ;
; N/A   ; None              ; 12.275 ns       ; A[2]   ; led5   ;
; N/A   ; None              ; 12.272 ns       ; A[3]   ; led1   ;
; N/A   ; None              ; 12.256 ns       ; A[3]   ; led5   ;
; N/A   ; None              ; 12.192 ns       ; A[2]   ; led_1  ;
; N/A   ; None              ; 12.180 ns       ; S1     ; Sinal  ;
; N/A   ; None              ; 12.119 ns       ; S1     ; F[3]   ;
; N/A   ; None              ; 12.035 ns       ; A[2]   ; led4   ;
; N/A   ; None              ; 12.016 ns       ; A[3]   ; led4   ;
; N/A   ; None              ; 11.997 ns       ; A[2]   ; led_3  ;
; N/A   ; None              ; 11.982 ns       ; A[2]   ; led_4  ;
; N/A   ; None              ; 11.974 ns       ; B[2]   ; led11  ;
; N/A   ; None              ; 11.966 ns       ; A[2]   ; led_6  ;
; N/A   ; None              ; 11.944 ns       ; B[2]   ; led13  ;
; N/A   ; None              ; 11.930 ns       ; S2     ; F[0]   ;
; N/A   ; None              ; 11.876 ns       ; B[2]   ; led_9  ;
; N/A   ; None              ; 11.857 ns       ; S1     ; F[0]   ;
; N/A   ; None              ; 11.814 ns       ; A[1]   ; led6   ;
; N/A   ; None              ; 11.797 ns       ; A[1]   ; led_1  ;
; N/A   ; None              ; 11.790 ns       ; A[1]   ; led1   ;
; N/A   ; None              ; 11.774 ns       ; A[1]   ; led5   ;
; N/A   ; None              ; 11.749 ns       ; B[2]   ; led12  ;
; N/A   ; None              ; 11.749 ns       ; B[2]   ; led8   ;
; N/A   ; None              ; 11.741 ns       ; B[2]   ; led_11 ;
; N/A   ; None              ; 11.740 ns       ; B[3]   ; led11  ;
; N/A   ; None              ; 11.739 ns       ; B[2]   ; led_14 ;
; N/A   ; None              ; 11.737 ns       ; A[0]   ; led_1  ;
; N/A   ; None              ; 11.711 ns       ; B[1]   ; led11  ;
; N/A   ; None              ; 11.710 ns       ; B[3]   ; led13  ;
; N/A   ; None              ; 11.701 ns       ; A[3]   ; led_1  ;
; N/A   ; None              ; 11.681 ns       ; B[1]   ; led13  ;
; N/A   ; None              ; 11.680 ns       ; B[0]   ; F[0]   ;
; N/A   ; None              ; 11.642 ns       ; B[3]   ; led_9  ;
; N/A   ; None              ; 11.610 ns       ; B[1]   ; led_9  ;
; N/A   ; None              ; 11.588 ns       ; A[1]   ; led_3  ;
; N/A   ; None              ; 11.587 ns       ; A[1]   ; led_4  ;
; N/A   ; None              ; 11.557 ns       ; A[1]   ; led_6  ;
; N/A   ; None              ; 11.534 ns       ; A[1]   ; led4   ;
; N/A   ; None              ; 11.529 ns       ; A[0]   ; led_4  ;
; N/A   ; None              ; 11.515 ns       ; B[3]   ; led12  ;
; N/A   ; None              ; 11.515 ns       ; B[3]   ; led8   ;
; N/A   ; None              ; 11.496 ns       ; B[3]   ; led_14 ;
; N/A   ; None              ; 11.495 ns       ; A[0]   ; led_3  ;
; N/A   ; None              ; 11.494 ns       ; A[0]   ; led_6  ;
; N/A   ; None              ; 11.493 ns       ; A[3]   ; led_4  ;
; N/A   ; None              ; 11.490 ns       ; B[2]   ; led_13 ;
; N/A   ; None              ; 11.486 ns       ; B[2]   ; led_8  ;
; N/A   ; None              ; 11.486 ns       ; B[1]   ; led12  ;
; N/A   ; None              ; 11.486 ns       ; B[1]   ; led8   ;
; N/A   ; None              ; 11.479 ns       ; B[1]   ; led_11 ;
; N/A   ; None              ; 11.479 ns       ; A[3]   ; led_3  ;
; N/A   ; None              ; 11.478 ns       ; B[1]   ; led_14 ;
; N/A   ; None              ; 11.473 ns       ; B[2]   ; led_12 ;
; N/A   ; None              ; 11.472 ns       ; B[2]   ; led_10 ;
; N/A   ; None              ; 11.466 ns       ; B[3]   ; led_11 ;
; N/A   ; None              ; 11.446 ns       ; A[3]   ; led_6  ;
; N/A   ; None              ; 11.412 ns       ; B[0]   ; led_9  ;
; N/A   ; None              ; 11.280 ns       ; B[0]   ; led_14 ;
; N/A   ; None              ; 11.278 ns       ; B[0]   ; led_11 ;
; N/A   ; None              ; 11.251 ns       ; B[3]   ; led_8  ;
; N/A   ; None              ; 11.244 ns       ; B[3]   ; led_13 ;
; N/A   ; None              ; 11.242 ns       ; B[3]   ; led_10 ;
; N/A   ; None              ; 11.239 ns       ; B[3]   ; led_12 ;
; N/A   ; None              ; 11.228 ns       ; B[1]   ; led_13 ;
; N/A   ; None              ; 11.224 ns       ; B[1]   ; led_8  ;
; N/A   ; None              ; 11.211 ns       ; B[1]   ; led_10 ;
; N/A   ; None              ; 11.204 ns       ; B[1]   ; led_12 ;
; N/A   ; None              ; 11.031 ns       ; B[0]   ; led_13 ;
; N/A   ; None              ; 11.028 ns       ; B[0]   ; led_8  ;
; N/A   ; None              ; 11.013 ns       ; B[0]   ; led_10 ;
; N/A   ; None              ; 10.964 ns       ; B[0]   ; led_12 ;
+-------+-------------------+-----------------+--------+--------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Aug 20 16:15:31 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off projetoSD -c projetoSD --timing_analysis_only
Info: Longest tpd from source pin "SinalA" to destination pin "F[4]" is 16.957 ns
    Info: 1: + IC(0.000 ns) + CELL(0.822 ns) = 0.822 ns; Loc. = PIN_AA23; Fanout = 10; PIN Node = 'SinalA'
    Info: 2: + IC(7.045 ns) + CELL(0.419 ns) = 8.286 ns; Loc. = LCCOMB_X19_Y2_N14; Fanout = 4; COMB Node = 'ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst13~0'
    Info: 3: + IC(0.256 ns) + CELL(0.420 ns) = 8.962 ns; Loc. = LCCOMB_X19_Y2_N0; Fanout = 3; COMB Node = 'ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst1~0'
    Info: 4: + IC(0.674 ns) + CELL(0.420 ns) = 10.056 ns; Loc. = LCCOMB_X20_Y3_N6; Fanout = 2; COMB Node = 'ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst1~0'
    Info: 5: + IC(0.280 ns) + CELL(0.438 ns) = 10.774 ns; Loc. = LCCOMB_X20_Y3_N28; Fanout = 2; COMB Node = 'ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst11'
    Info: 6: + IC(0.454 ns) + CELL(0.419 ns) = 11.647 ns; Loc. = LCCOMB_X19_Y3_N26; Fanout = 1; COMB Node = 'ULA:inst|Mux5x1:inst11|inst37~0'
    Info: 7: + IC(0.257 ns) + CELL(0.415 ns) = 12.319 ns; Loc. = LCCOMB_X19_Y3_N20; Fanout = 1; COMB Node = 'ULA:inst|Mux5x1:inst11|inst37~1'
    Info: 8: + IC(0.261 ns) + CELL(0.245 ns) = 12.825 ns; Loc. = LCCOMB_X19_Y3_N16; Fanout = 1; COMB Node = 'ULA:inst|Mux5x1:inst11|inst37~3'
    Info: 9: + IC(1.314 ns) + CELL(2.818 ns) = 16.957 ns; Loc. = PIN_AK5; Fanout = 0; PIN Node = 'F[4]'
    Info: Total cell delay = 6.416 ns ( 37.84 % )
    Info: Total interconnect delay = 10.541 ns ( 62.16 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sat Aug 20 16:15:32 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


