Fitter report for Logic
Tue Jun 16 09:24:48 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 16 09:24:48 2015      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; Logic                                      ;
; Top-level Entity Name              ; Logic                                      ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C20Q240C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 9,982 / 18,752 ( 53 % )                    ;
;     Total combinational functions  ; 9,821 / 18,752 ( 52 % )                    ;
;     Dedicated logic registers      ; 872 / 18,752 ( 5 % )                       ;
; Total registers                    ; 872                                        ;
; Total pins                         ; 89 / 142 ( 63 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20Q240C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  37.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10791 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10791 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10788   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/admin/Desktop/FINAL/FINAL_3.0/Logic.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 9,982 / 18,752 ( 53 % ) ;
;     -- Combinational with no register       ; 9110                    ;
;     -- Register only                        ; 161                     ;
;     -- Combinational with a register        ; 711                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1781                    ;
;     -- 3 input functions                    ; 4034                    ;
;     -- <=2 input functions                  ; 4006                    ;
;     -- Register only                        ; 161                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3560                    ;
;     -- arithmetic mode                      ; 6261                    ;
;                                             ;                         ;
; Total registers*                            ; 872 / 19,130 ( 5 % )    ;
;     -- Dedicated logic registers            ; 872 / 18,752 ( 5 % )    ;
;     -- I/O registers                        ; 0 / 378 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 752 / 1,172 ( 64 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 89 / 142 ( 63 % )       ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )          ;
;                                             ;                         ;
; Global signals                              ; 8                       ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 8 / 16 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 23% / 23% / 22%         ;
; Peak interconnect usage (total/H/V)         ; 33% / 36% / 32%         ;
; Maximum fan-out                             ; 572                     ;
; Highest non-global fan-out                  ; 124                     ;
; Total fan-out                               ; 29940                   ;
; Average fan-out                             ; 2.74                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 9982 / 18752 ( 53 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 9110                  ; 0                              ;
;     -- Register only                        ; 161                   ; 0                              ;
;     -- Combinational with a register        ; 711                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1781                  ; 0                              ;
;     -- 3 input functions                    ; 4034                  ; 0                              ;
;     -- <=2 input functions                  ; 4006                  ; 0                              ;
;     -- Register only                        ; 161                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3560                  ; 0                              ;
;     -- arithmetic mode                      ; 6261                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 872                   ; 0                              ;
;     -- Dedicated logic registers            ; 872 / 18752 ( 5 % )   ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 752 / 1172 ( 64 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 89                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 8 / 20 ( 40 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 29940                 ; 0                              ;
;     -- Registered Connections               ; 8181                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 38                    ; 0                              ;
;     -- Output Ports                         ; 50                    ; 0                              ;
;     -- Bidir Ports                          ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADCDAT             ; 9     ; 2        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADCLRC             ; 7     ; 2        ; 0            ; 25           ; 3           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCLK               ; 18    ; 2        ; 0            ; 19           ; 3           ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[0]  ; 178   ; 5        ; 50           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[10] ; 165   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[11] ; 164   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[12] ; 162   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[13] ; 161   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[14] ; 159   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[15] ; 157   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[16] ; 156   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[17] ; 155   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[18] ; 150   ; 6        ; 50           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[19] ; 149   ; 6        ; 50           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[1]  ; 177   ; 5        ; 50           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[20] ; 141   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[21] ; 140   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[22] ; 139   ; 6        ; 50           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[23] ; 137   ; 6        ; 50           ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[24] ; 136   ; 6        ; 50           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[25] ; 135   ; 6        ; 50           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[26] ; 134   ; 6        ; 50           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[27] ; 132   ; 6        ; 50           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[28] ; 131   ; 6        ; 50           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[29] ; 130   ; 6        ; 50           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[2]  ; 175   ; 5        ; 50           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[30] ; 128   ; 6        ; 50           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[31] ; 184   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[3]  ; 174   ; 5        ; 50           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[4]  ; 173   ; 5        ; 50           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[5]  ; 171   ; 5        ; 50           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[6]  ; 170   ; 5        ; 50           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[7]  ; 168   ; 5        ; 50           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[8]  ; 167   ; 5        ; 50           ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGAC_Ram_Data[9]  ; 166   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk                ; 210   ; 4        ; 24           ; 27           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk24M             ; 212   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset              ; 153   ; 5        ; 50           ; 14           ; 1           ; 37                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; FPGAC_RamRW[0]   ; 186   ; 4        ; 48           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAC_RamRW[1]   ; 185   ; 4        ; 48           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[0]  ; 118   ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[10] ; 88    ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[11] ; 87    ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[12] ; 86    ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[13] ; 84    ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[14] ; 80    ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[15] ; 79    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[16] ; 78    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[17] ; 73    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[18] ; 72    ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[19] ; 70    ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[1]  ; 117   ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[20] ; 68    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[2]  ; 116   ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[3]  ; 114   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[4]  ; 113   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[5]  ; 111   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[6]  ; 110   ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[7]  ; 109   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[8]  ; 106   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGAE_RamAdd[9]  ; 105   ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MCLK             ; 222   ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[0]             ; 226   ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[1]             ; 228   ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[2]             ; 230   ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[0]             ; 231   ; 3        ; 7            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[1]             ; 232   ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[2]             ; 233   ; 3        ; 3            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; grade_display[0] ; 197   ; 4        ; 39           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; grade_display[1] ; 191   ; 4        ; 46           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; grade_display[2] ; 192   ; 4        ; 46           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; grade_display[3] ; 189   ; 4        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; grade_display[4] ; 194   ; 4        ; 44           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; grade_display[5] ; 188   ; 4        ; 46           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; grade_display[6] ; 187   ; 4        ; 48           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hs               ; 237   ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; i2c_sclk         ; 223   ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[0]             ; 234   ; 3        ; 3            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[1]             ; 235   ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[2]             ; 236   ; 3        ; 1            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg2[0]          ; 44    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg2[1]          ; 41    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg2[2]          ; 16    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg2[3]          ; 15    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg2[4]          ; 200   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg2[5]          ; 203   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg2[6]          ; 208   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vs               ; 238   ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                               ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; i2c_sdat ; 218   ; 3        ; 18           ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 19 ( 11 % )  ; 3.3V          ; --           ;
; 2        ; 7 / 16 ( 44 % )  ; 3.3V          ; --           ;
; 3        ; 15 / 18 ( 83 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 17 ( 82 % ) ; 3.3V          ; --           ;
; 5        ; 19 / 20 ( 95 % ) ; 3.3V          ; --           ;
; 6        ; 14 / 18 ( 78 % ) ; 3.3V          ; --           ;
; 7        ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ;
; 8        ; 11 / 18 ( 61 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 5        ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 6        ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 3          ; 2        ; ADCLRC                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 5          ; 2        ; ADCDAT                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 11       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 20         ; 2        ; seg2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 16       ; 21         ; 2        ; seg2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 17       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 27         ; 2        ; BCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 29       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 31       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 36       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 37       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 46         ; 1        ; seg2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 42       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ; 50         ; 1        ; seg2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 50       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 54       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 87         ; 8        ; FPGAE_RamAdd[20]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 70       ; 88         ; 8        ; FPGAE_RamAdd[19]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ; 89         ; 8        ; FPGAE_RamAdd[18]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 93         ; 8        ; FPGAE_RamAdd[17]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 77       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 104        ; 8        ; FPGAE_RamAdd[16]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 106        ; 8        ; FPGAE_RamAdd[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 107        ; 8        ; FPGAE_RamAdd[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 83       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 112        ; 8        ; FPGAE_RamAdd[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 113        ; 8        ; FPGAE_RamAdd[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 114        ; 8        ; FPGAE_RamAdd[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 121        ; 8        ; FPGAE_RamAdd[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 94       ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 95       ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 96       ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 100      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 101      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 105      ; 143        ; 7        ; FPGAE_RamAdd[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 144        ; 7        ; FPGAE_RamAdd[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ; 152        ; 7        ; FPGAE_RamAdd[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 153        ; 7        ; FPGAE_RamAdd[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; FPGAE_RamAdd[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 113      ; 157        ; 7        ; FPGAE_RamAdd[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 158        ; 7        ; FPGAE_RamAdd[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ; 161        ; 7        ; FPGAE_RamAdd[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 162        ; 7        ; FPGAE_RamAdd[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 163        ; 7        ; FPGAE_RamAdd[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 128      ; 170        ; 6        ; FPGAC_Ram_Data[30]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 130      ; 171        ; 6        ; FPGAC_Ram_Data[29]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 131      ; 172        ; 6        ; FPGAC_Ram_Data[28]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 173        ; 6        ; FPGAC_Ram_Data[27]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 134      ; 176        ; 6        ; FPGAC_Ram_Data[26]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 177        ; 6        ; FPGAC_Ram_Data[25]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 182        ; 6        ; FPGAC_Ram_Data[24]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 183        ; 6        ; FPGAC_Ram_Data[23]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 192        ; 6        ; FPGAC_Ram_Data[22]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 193        ; 6        ; FPGAC_Ram_Data[21]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 194        ; 6        ; FPGAC_Ram_Data[20]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 143      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 144      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 145      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 149      ; 201        ; 6        ; FPGAC_Ram_Data[19]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 202        ; 6        ; FPGAC_Ram_Data[18]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 205        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 155      ; 207        ; 5        ; FPGAC_Ram_Data[17]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 156      ; 208        ; 5        ; FPGAC_Ram_Data[16]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 157      ; 209        ; 5        ; FPGAC_Ram_Data[15]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 158      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 159      ; 210        ; 5        ; FPGAC_Ram_Data[14]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 161      ; 211        ; 5        ; FPGAC_Ram_Data[13]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 212        ; 5        ; FPGAC_Ram_Data[12]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 164      ; 215        ; 5        ; FPGAC_Ram_Data[11]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 216        ; 5        ; FPGAC_Ram_Data[10]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 217        ; 5        ; FPGAC_Ram_Data[9]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 218        ; 5        ; FPGAC_Ram_Data[8]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 219        ; 5        ; FPGAC_Ram_Data[7]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 170      ; 223        ; 5        ; FPGAC_Ram_Data[6]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ; 224        ; 5        ; FPGAC_Ram_Data[5]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 233        ; 5        ; FPGAC_Ram_Data[4]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 236        ; 5        ; FPGAC_Ram_Data[3]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 237        ; 5        ; FPGAC_Ram_Data[2]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 177      ; 242        ; 5        ; FPGAC_Ram_Data[1]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 243        ; 5        ; FPGAC_Ram_Data[0]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 183      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 184      ; 244        ; 4        ; FPGAC_Ram_Data[31]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 245        ; 4        ; FPGAC_RamRW[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 246        ; 4        ; FPGAC_RamRW[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 247        ; 4        ; grade_display[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 248        ; 4        ; grade_display[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 189      ; 249        ; 4        ; grade_display[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 190      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 191      ; 250        ; 4        ; grade_display[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 192      ; 251        ; 4        ; grade_display[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 193      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 254        ; 4        ; grade_display[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 195      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 197      ; 260        ; 4        ; grade_display[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 198      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 199      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 265        ; 4        ; seg2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 202      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 203      ; 275        ; 4        ; seg2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 207      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 208      ; 281        ; 4        ; seg2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 209      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 283        ; 4        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 212      ; 284        ; 3        ; clk24M                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 213      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 214      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 218      ; 296        ; 3        ; i2c_sdat                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 303        ; 3        ; MCLK                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 304        ; 3        ; i2c_sclk                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 225      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 226      ; 311        ; 3        ; b[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ; 312        ; 3        ; b[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 230      ; 313        ; 3        ; b[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 315        ; 3        ; g[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 316        ; 3        ; g[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 319        ; 3        ; g[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 320        ; 3        ; r[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 323        ; 3        ; r[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 324        ; 3        ; r[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 325        ; 3        ; hs                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 326        ; 3        ; vs                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 240      ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Logic                                            ; 9982 (9081) ; 872 (588)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 89   ; 0            ; 9110 (8487)  ; 161 (108)         ; 711 (489)        ; |Logic                                                                                                                                   ;              ;
;    |clockDivision:u0|                             ; 34 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 31 (0)           ; |Logic|clockDivision:u0                                                                                                                  ;              ;
;       |Pulse:t0|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Logic|clockDivision:u0|Pulse:t0                                                                                                         ;              ;
;       |Pulse:t1|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Logic|clockDivision:u0|Pulse:t1                                                                                                         ;              ;
;       |Pulse:t3|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Logic|clockDivision:u0|Pulse:t3                                                                                                         ;              ;
;       |singleClkDiv:min0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:min0                                                                                                ;              ;
;       |singleClkDiv:u10|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u10                                                                                                 ;              ;
;       |singleClkDiv:u11|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u11                                                                                                 ;              ;
;       |singleClkDiv:u12|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u12                                                                                                 ;              ;
;       |singleClkDiv:u13|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u13                                                                                                 ;              ;
;       |singleClkDiv:u14|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u14                                                                                                 ;              ;
;       |singleClkDiv:u15|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u15                                                                                                 ;              ;
;       |singleClkDiv:u16|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u16                                                                                                 ;              ;
;       |singleClkDiv:u17|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u17                                                                                                 ;              ;
;       |singleClkDiv:u18|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u18                                                                                                 ;              ;
;       |singleClkDiv:u19|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u19                                                                                                 ;              ;
;       |singleClkDiv:u1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u1                                                                                                  ;              ;
;       |singleClkDiv:u20|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u20                                                                                                 ;              ;
;       |singleClkDiv:u21|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u21                                                                                                 ;              ;
;       |singleClkDiv:u22|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u22                                                                                                 ;              ;
;       |singleClkDiv:u23|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u23                                                                                                 ;              ;
;       |singleClkDiv:u24|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u24                                                                                                 ;              ;
;       |singleClkDiv:u25|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u25                                                                                                 ;              ;
;       |singleClkDiv:u26|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u26                                                                                                 ;              ;
;       |singleClkDiv:u27|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u27                                                                                                 ;              ;
;       |singleClkDiv:u2|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u2                                                                                                  ;              ;
;       |singleClkDiv:u3|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u3                                                                                                  ;              ;
;       |singleClkDiv:u4|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u4                                                                                                  ;              ;
;       |singleClkDiv:u5|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u5                                                                                                  ;              ;
;       |singleClkDiv:u6|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u6                                                                                                  ;              ;
;       |singleClkDiv:u7|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u7                                                                                                  ;              ;
;       |singleClkDiv:u8|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u8                                                                                                  ;              ;
;       |singleClkDiv:u9|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|clockDivision:u0|singleClkDiv:u9                                                                                                  ;              ;
;    |vga_rom:u1|                                   ; 605 (346)   ; 101 (47)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (299)    ; 27 (25)           ; 75 (22)          ; |Logic|vga_rom:u1                                                                                                                        ;              ;
;       |lpm_mult:Mult0|                            ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 46 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (22)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_6ch:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ach:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated ;              ;
;       |lpm_mult:Mult1|                            ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 43 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (19)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_6ch:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ach:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated ;              ;
;       |lpm_mult:Mult2|                            ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 46 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (22)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_6ch:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ach:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated ;              ;
;       |lpm_mult:Mult3|                            ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 45 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (21)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_6ch:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ach:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Logic|vga_rom:u1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated ;              ;
;       |vga640480:u1|                              ; 79 (79)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 2 (2)             ; 53 (53)          ; |Logic|vga_rom:u1|vga640480:u1                                                                                                           ;              ;
;    |wm8731_controller:u2|                         ; 269 (4)     ; 149 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (1)      ; 23 (0)            ; 126 (3)          ; |Logic|wm8731_controller:u2                                                                                                              ;              ;
;       |audio_analyse:u3|                          ; 126 (75)    ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (14)      ; 3 (3)             ; 61 (40)          ; |Logic|wm8731_controller:u2|audio_analyse:u3                                                                                             ;              ;
;          |complement_to_true:c1|                  ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 21 (21)          ; |Logic|wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1                                                                       ;              ;
;       |decoder:d4|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |Logic|wm8731_controller:u2|decoder:d4                                                                                                   ;              ;
;       |frequency100M_to_20K:c1|                   ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |Logic|wm8731_controller:u2|frequency100M_to_20K:c1                                                                                      ;              ;
;       |frequency24M_to_12M:c2|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Logic|wm8731_controller:u2|frequency24M_to_12M:c2                                                                                       ;              ;
;       |i2c_controller:u1|                         ; 66 (66)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 19 (19)          ; |Logic|wm8731_controller:u2|i2c_controller:u1                                                                                            ;              ;
;       |i2s_to_parallel:u2|                        ; 52 (52)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 31 (31)          ; |Logic|wm8731_controller:u2|i2s_to_parallel:u2                                                                                           ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; i2c_sdat           ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[9]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[10] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[11] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[12] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[13] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[14] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[15] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[16] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[17] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[18] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[19] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[20] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[21] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[22] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[23] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[24] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[25] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[26] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[27] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[28] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[29] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[30] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[31] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FPGAE_RamAdd[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAE_RamAdd[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAC_RamRW[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; FPGAC_RamRW[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; i2c_sclk           ; Output   ; --            ; --            ; --                    ; --  ;
; MCLK               ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; grade_display[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; seg2[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; hs                 ; Output   ; --            ; --            ; --                    ; --  ;
; vs                 ; Output   ; --            ; --            ; --                    ; --  ;
; r[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; r[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; r[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; g[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; g[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; g[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; b[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; b[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; b[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; clk24M             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; reset              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk                ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADCLRC             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; BCLK               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGAC_Ram_Data[6]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[7]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[8]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[3]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[4]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[5]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[0]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[1]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FPGAC_Ram_Data[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADCDAT             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; i2c_sdat                                                            ;                   ;         ;
;      - wm8731_controller:u2|i2c_controller:u1|ack1~2                ; 0                 ; 6       ;
;      - wm8731_controller:u2|i2c_controller:u1|ack2~2                ; 0                 ; 6       ;
;      - wm8731_controller:u2|i2c_controller:u1|ack3~1                ; 0                 ; 6       ;
; FPGAC_Ram_Data[9]                                                   ;                   ;         ;
; FPGAC_Ram_Data[10]                                                  ;                   ;         ;
; FPGAC_Ram_Data[11]                                                  ;                   ;         ;
; FPGAC_Ram_Data[12]                                                  ;                   ;         ;
; FPGAC_Ram_Data[13]                                                  ;                   ;         ;
; FPGAC_Ram_Data[14]                                                  ;                   ;         ;
; FPGAC_Ram_Data[15]                                                  ;                   ;         ;
; FPGAC_Ram_Data[16]                                                  ;                   ;         ;
; FPGAC_Ram_Data[17]                                                  ;                   ;         ;
; FPGAC_Ram_Data[18]                                                  ;                   ;         ;
; FPGAC_Ram_Data[19]                                                  ;                   ;         ;
; FPGAC_Ram_Data[20]                                                  ;                   ;         ;
; FPGAC_Ram_Data[21]                                                  ;                   ;         ;
; FPGAC_Ram_Data[22]                                                  ;                   ;         ;
; FPGAC_Ram_Data[23]                                                  ;                   ;         ;
; FPGAC_Ram_Data[24]                                                  ;                   ;         ;
; FPGAC_Ram_Data[25]                                                  ;                   ;         ;
; FPGAC_Ram_Data[26]                                                  ;                   ;         ;
; FPGAC_Ram_Data[27]                                                  ;                   ;         ;
; FPGAC_Ram_Data[28]                                                  ;                   ;         ;
; FPGAC_Ram_Data[29]                                                  ;                   ;         ;
; FPGAC_Ram_Data[30]                                                  ;                   ;         ;
; FPGAC_Ram_Data[31]                                                  ;                   ;         ;
; clk24M                                                              ;                   ;         ;
; reset                                                               ;                   ;         ;
; clk                                                                 ;                   ;         ;
; ADCLRC                                                              ;                   ;         ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|process_0~0          ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]~0       ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|current_lr~2         ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|current_lr~3         ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[19]~0            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[23]~1            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[18]~2            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[17]~3            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[16]~4            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[15]~5            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[14]~6            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[13]~7            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[12]~8            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[11]~9            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[10]~10           ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[9]~11            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[8]~12            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[7]~13            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[6]~14            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[5]~15            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[4]~16            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[3]~17            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[2]~18            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[1]~19            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[0]~20            ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[22]~21           ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[21]~22           ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[20]~23           ; 1                 ; 6       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; 1                 ; 6       ;
; BCLK                                                                ;                   ;         ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|ready                ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; 0                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; 1                 ; 0       ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; 1                 ; 0       ;
; FPGAC_Ram_Data[6]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[6]                                          ; 1                 ; 6       ;
; FPGAC_Ram_Data[7]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[7]~feeder                                   ; 1                 ; 6       ;
; FPGAC_Ram_Data[8]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[8]~feeder                                   ; 0                 ; 6       ;
; FPGAC_Ram_Data[3]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[3]                                          ; 0                 ; 6       ;
; FPGAC_Ram_Data[4]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[4]~feeder                                   ; 0                 ; 6       ;
; FPGAC_Ram_Data[5]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[5]                                          ; 0                 ; 6       ;
; FPGAC_Ram_Data[0]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[0]~feeder                                   ; 0                 ; 6       ;
; FPGAC_Ram_Data[1]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[1]                                          ; 1                 ; 6       ;
; FPGAC_Ram_Data[2]                                                   ;                   ;         ;
;      - vga_rom:u1|q_tmp[2]                                          ; 0                 ; 6       ;
; ADCDAT                                                              ;                   ;         ;
;      - wm8731_controller:u2|i2s_to_parallel:u2|reg[0]~20            ; 1                 ; 6       ;
+---------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                        ;
+-------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BCLK                                                        ; PIN_18             ; 51      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; bomb_time[13]~37                                            ; LCCOMB_X3_Y10_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bomb_vertical[8]~2                                          ; LCCOMB_X8_Y10_N2   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_exist~69                                       ; LCCOMB_X11_Y17_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[15]~115                             ; LCCOMB_X10_Y11_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[29]~117                             ; LCCOMB_X11_Y17_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[38]~121                             ; LCCOMB_X11_Y17_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[44]~123                             ; LCCOMB_X8_Y18_N16  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[57]~119                             ; LCCOMB_X11_Y17_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[69]~127                             ; LCCOMB_X5_Y13_N18  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[73]~125                             ; LCCOMB_X10_Y11_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[73]~171                             ; LCCOMB_X6_Y12_N10  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_horizontal[7]~113                              ; LCCOMB_X5_Y13_N0   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[11]~12                                ; LCCOMB_X9_Y15_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[20]~13                                ; LCCOMB_X10_Y18_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[29]~15                                ; LCCOMB_X10_Y18_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[2]~11                                 ; LCCOMB_X5_Y13_N2   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[38]~16                                ; LCCOMB_X10_Y18_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[47]~14                                ; LCCOMB_X10_Y18_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_bullets_vertical[56]~17                                ; LCCOMB_X7_Y13_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; boss_pos[8]~7                                               ; LCCOMB_X15_Y19_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[19]~143                                  ; LCCOMB_X16_Y20_N12 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[19]~146                                  ; LCCOMB_X16_Y20_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[23]~66                                   ; LCCOMB_X21_Y17_N22 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[23]~77                                   ; LCCOMB_X21_Y17_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[32]~175                                  ; LCCOMB_X21_Y17_N16 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[32]~176                                  ; LCCOMB_X21_Y17_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[49]~86                                   ; LCCOMB_X21_Y17_N12 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[49]~97                                   ; LCCOMB_X21_Y17_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[59]~205                                  ; LCCOMB_X35_Y17_N10 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[59]~206                                  ; LCCOMB_X35_Y17_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[67]~106                                  ; LCCOMB_X35_Y17_N4  ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[67]~117                                  ; LCCOMB_X35_Y17_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[6]~181                                   ; LCCOMB_X16_Y20_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[79]~125                                  ; LCCOMB_X29_Y18_N0  ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal[79]~136                                  ; LCCOMB_X29_Y18_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bullets_horizontal~179                                      ; LCCOMB_X16_Y20_N22 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                         ; PIN_210            ; 18      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clk24M                                                      ; PIN_212            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; LCFF_X32_Y2_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; LCFF_X31_Y2_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; LCFF_X31_Y2_N17    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; LCFF_X31_Y1_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; LCFF_X31_Y1_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; LCFF_X30_Y1_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; LCFF_X30_Y1_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; LCFF_X29_Y1_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; LCFF_X29_Y1_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; LCFF_X27_Y1_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; LCFF_X25_Y1_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; LCFF_X27_Y1_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; LCFF_X26_Y1_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; LCFF_X26_Y1_N17    ; 572     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; LCFF_X15_Y20_N9    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; LCFF_X15_Y20_N15   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; LCFF_X16_Y20_N17   ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; LCFF_X16_Y19_N9    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; LCFF_X16_Y19_N31   ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; LCFF_X25_Y1_N17    ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; LCFF_X35_Y2_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; LCFF_X35_Y2_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; LCFF_X34_Y2_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; LCFF_X34_Y2_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; LCFF_X33_Y2_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; LCFF_X33_Y2_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; LCFF_X32_Y2_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clouds_exist~62                                             ; LCCOMB_X13_Y18_N2  ; 50      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[14]~76                                    ; LCCOMB_X42_Y19_N18 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[14]~77                                    ; LCCOMB_X42_Y19_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[29]~149                                   ; LCCOMB_X36_Y17_N26 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[29]~82                                    ; LCCOMB_X36_Y17_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[36]~131                                   ; LCCOMB_X38_Y5_N14  ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[36]~132                                   ; LCCOMB_X38_Y5_N8   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[44]~154                                   ; LCCOMB_X38_Y5_N16  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[44]~167                                   ; LCCOMB_X38_Y5_N26  ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[56]~113                                   ; LCCOMB_X30_Y10_N24 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[56]~114                                   ; LCCOMB_X30_Y10_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[66]~184                                   ; LCCOMB_X30_Y10_N16 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[66]~187                                   ; LCCOMB_X29_Y18_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[73]~192                                   ; LCCOMB_X29_Y18_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[73]~193                                   ; LCCOMB_X29_Y18_N12 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[9]~83                                     ; LCCOMB_X42_Y19_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clouds_horizontal[9]~96                                     ; LCCOMB_X42_Y19_N14 ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clouds_vertical[3]~0                                        ; LCCOMB_X15_Y19_N16 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dead_time[17]~5                                             ; LCCOMB_X5_Y13_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pix_x[0]~128                                                ; LCCOMB_X14_Y12_N8  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pix_x[2]~173                                                ; LCCOMB_X14_Y12_N2  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; plane_pos[0]~21                                             ; LCCOMB_X7_Y22_N2   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; process_0~17                                                ; LCCOMB_X29_Y18_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; process_1~14                                                ; LCCOMB_X24_Y15_N6  ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                       ; PIN_153            ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; state.s2                                                    ; LCFF_X10_Y13_N15   ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; state~29                                                    ; LCCOMB_X16_Y16_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_rom:u1|vga640480:u1|Equal0~5                            ; LCCOMB_X8_Y12_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_rom:u1|vga640480:u1|clk                                 ; LCFF_X24_Y26_N1    ; 99      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; vga_rom:u1|vga640480:u1|clk1                                ; LCFF_X24_Y26_N9    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vga_rom:u1|vga640480:u1|x[0]~0                              ; LCCOMB_X8_Y12_N8   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|LessThan0~0           ; LCCOMB_X47_Y19_N22 ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|LessThan19~2          ; LCCOMB_X46_Y19_N16 ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|LessThan1~3           ; LCCOMB_X46_Y19_N22 ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; LCFF_X48_Y20_N15   ; 23      ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|max_data_out[22]~0    ; LCCOMB_X46_Y19_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|cur_state.transmit_audio               ; LCFF_X49_Y18_N17   ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|frequency100M_to_20K:c1|LessThan0~6    ; LCCOMB_X22_Y26_N2  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; LCFF_X23_Y26_N5    ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; wm8731_controller:u2|i2c_controller:u1|Mux4~2               ; LCCOMB_X46_Y18_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~3           ; LCCOMB_X44_Y18_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en          ; LCFF_X44_Y18_N25   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|i2c_controller:u1|step[3]              ; LCFF_X45_Y18_N13   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]~0      ; LCCOMB_X47_Y18_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|i2s_to_parallel:u2|process_0~1         ; LCCOMB_X49_Y18_N28 ; 29      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; LCFF_X49_Y18_N21   ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; wm8731_controller:u2|i2s_to_parallel:u2|readylr             ; LCFF_X47_Y18_N1    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_controller:u2|start_set                              ; LCCOMB_X45_Y18_N2  ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+-------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk                                                         ; PIN_210            ; 18      ; Global Clock         ; GCLK10           ; --                        ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; LCFF_X26_Y1_N17    ; 572     ; Global Clock         ; GCLK15           ; --                        ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; LCFF_X25_Y1_N17    ; 24      ; Global Clock         ; GCLK14           ; --                        ;
; vga_rom:u1|vga640480:u1|clk                                 ; LCFF_X24_Y26_N1    ; 99      ; Global Clock         ; GCLK9            ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|LessThan19~2          ; LCCOMB_X46_Y19_N16 ; 2       ; Global Clock         ; GCLK4            ; --                        ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; LCFF_X48_Y20_N15   ; 23      ; Global Clock         ; GCLK5            ; --                        ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; LCFF_X23_Y26_N5    ; 17      ; Global Clock         ; GCLK11           ; --                        ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; LCFF_X49_Y18_N21   ; 64      ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; plane_pos[8]                                                                                                                              ; 124     ;
; state.s3                                                                                                                                  ; 83      ;
; ~GND                                                                                                                                      ; 76      ;
; state.s0                                                                                                                                  ; 76      ;
; process_1~14                                                                                                                              ; 68      ;
; plane_pos[0]                                                                                                                              ; 66      ;
; process_0~8                                                                                                                               ; 63      ;
; wm8731_controller:u2|i2s_to_parallel:u2|readylr                                                                                           ; 61      ;
; plane_pos[2]                                                                                                                              ; 60      ;
; plane_pos[3]                                                                                                                              ; 60      ;
; plane_pos[4]                                                                                                                              ; 60      ;
; plane_pos[1]                                                                                                                              ; 59      ;
; plane_pos[5]                                                                                                                              ; 59      ;
; plane_pos[6]                                                                                                                              ; 59      ;
; plane_pos[7]                                                                                                                              ; 59      ;
; pix_type[0]                                                                                                                               ; 56      ;
; pix_type[1]                                                                                                                               ; 55      ;
; BCLK                                                                                                                                      ; 51      ;
; clouds_exist~62                                                                                                                           ; 50      ;
; clouds_exist~25                                                                                                                           ; 45      ;
; clouds_exist~15                                                                                                                           ; 44      ;
; clouds_exist~5                                                                                                                            ; 43      ;
; state.s2                                                                                                                                  ; 42      ;
; vga_rom:u1|vga640480:u1|y[8]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[7]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[6]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[5]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[4]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[2]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[3]                                                                                                              ; 42      ;
; vga_rom:u1|vga640480:u1|y[1]                                                                                                              ; 41      ;
; clouds_exist~53                                                                                                                           ; 41      ;
; clouds_exist~30                                                                                                                           ; 41      ;
; clouds_exist~27                                                                                                                           ; 41      ;
; clouds_exist~3                                                                                                                            ; 41      ;
; vga_rom:u1|vga640480:u1|x[9]                                                                                                              ; 40      ;
; vga_rom:u1|vga640480:u1|x[3]                                                                                                              ; 40      ;
; vga_rom:u1|vga640480:u1|x[4]                                                                                                              ; 40      ;
; vga_rom:u1|vga640480:u1|x[5]                                                                                                              ; 40      ;
; vga_rom:u1|vga640480:u1|x[6]                                                                                                              ; 40      ;
; vga_rom:u1|vga640480:u1|y[9]                                                                                                              ; 40      ;
; vga_rom:u1|vga640480:u1|y[0]                                                                                                              ; 39      ;
; state~27                                                                                                                                  ; 38      ;
; reset                                                                                                                                     ; 37      ;
; vga_rom:u1|vga640480:u1|x[8]                                                                                                              ; 37      ;
; vga_rom:u1|vga640480:u1|x[7]                                                                                                              ; 37      ;
; wm8731_controller:u2|audio_analyse:u3|LessThan1~3                                                                                         ; 36      ;
; pix_y[0]                                                                                                                                  ; 36      ;
; vga_rom:u1|vga640480:u1|x[2]                                                                                                              ; 34      ;
; dead_time[17]~4                                                                                                                           ; 33      ;
; bomb_time[13]~37                                                                                                                          ; 32      ;
; bomb_time[13]~4                                                                                                                           ; 32      ;
; dead_time[17]~5                                                                                                                           ; 32      ;
; pix_x[0]~103                                                                                                                              ; 30      ;
; pix_x[0]~95                                                                                                                               ; 30      ;
; ADCLRC                                                                                                                                    ; 29      ;
; wm8731_controller:u2|i2s_to_parallel:u2|process_0~1                                                                                       ; 29      ;
; pix_x[0]~106                                                                                                                              ; 29      ;
; pix_x[0]~115                                                                                                                              ; 28      ;
; pix_x[0]~112                                                                                                                              ; 28      ;
; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~2                                                                                      ; 27      ;
; pix_x[2]~94                                                                                                                               ; 27      ;
; pix_x[2]~322                                                                                                                              ; 26      ;
; pix_x[2]~164                                                                                                                              ; 26      ;
; pix_x[2]~162                                                                                                                              ; 26      ;
; pix_x[2]~157                                                                                                                              ; 26      ;
; vga_rom:u1|vga640480:u1|x[1]                                                                                                              ; 26      ;
; pix_x[2]~323                                                                                                                              ; 25      ;
; pix_x[2]~163                                                                                                                              ; 25      ;
; pix_x[2]~161                                                                                                                              ; 25      ;
; pix_x[2]~156                                                                                                                              ; 25      ;
; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]~0                                                                                    ; 25      ;
; pix_x[2]~146                                                                                                                              ; 24      ;
; wm8731_controller:u2|i2c_controller:u1|step[2]                                                                                            ; 24      ;
; pix_x[2]~175                                                                                                                              ; 23      ;
; vga_rom:u1|vga640480:u1|x[0]                                                                                                              ; 23      ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]                                                                                        ; 23      ;
; bullets_horizontal[69]                                                                                                                    ; 23      ;
; wm8731_controller:u2|audio_analyse:u3|LessThan0~0                                                                                         ; 23      ;
; clouds_horizontal[73]                                                                                                                     ; 23      ;
; clouds_horizontal[63]                                                                                                                     ; 23      ;
; clouds_horizontal[43]                                                                                                                     ; 23      ;
; clouds_horizontal[23]                                                                                                                     ; 23      ;
; clouds_horizontal[33]                                                                                                                     ; 23      ;
; clouds_horizontal[53]                                                                                                                     ; 23      ;
; clouds_horizontal[3]                                                                                                                      ; 23      ;
; clouds_horizontal[13]                                                                                                                     ; 23      ;
; pix_x[2]~153                                                                                                                              ; 22      ;
; pix_x[2]~150                                                                                                                              ; 22      ;
; clouds_vertical[3]~0                                                                                                                      ; 22      ;
; bullets_horizontal[9]                                                                                                                     ; 22      ;
; bullets_horizontal[4]                                                                                                                     ; 22      ;
; bullets_horizontal[59]                                                                                                                    ; 22      ;
; bullets_horizontal[54]                                                                                                                    ; 22      ;
; bullets_horizontal[39]                                                                                                                    ; 22      ;
; bullets_horizontal[34]                                                                                                                    ; 22      ;
; bullets_horizontal[19]                                                                                                                    ; 22      ;
; bullets_horizontal[14]                                                                                                                    ; 22      ;
; bullets_horizontal[12]                                                                                                                    ; 22      ;
; bullets_horizontal[72]                                                                                                                    ; 22      ;
; bullets_horizontal[74]                                                                                                                    ; 22      ;
; bullets_horizontal[64]                                                                                                                    ; 22      ;
; bullets_horizontal[49]                                                                                                                    ; 22      ;
; bullets_horizontal[44]                                                                                                                    ; 22      ;
; bullets_horizontal[29]                                                                                                                    ; 22      ;
; bullets_horizontal[24]                                                                                                                    ; 22      ;
; Equal10~3                                                                                                                                 ; 21      ;
; bullets_horizontal[8]                                                                                                                     ; 21      ;
; bullets_horizontal[2]                                                                                                                     ; 21      ;
; bullets_horizontal[5]                                                                                                                     ; 21      ;
; bullets_horizontal[6]                                                                                                                     ; 21      ;
; bullets_horizontal[7]                                                                                                                     ; 21      ;
; pix_type[2]                                                                                                                               ; 21      ;
; bullets_horizontal[58]                                                                                                                    ; 21      ;
; bullets_horizontal[57]                                                                                                                    ; 21      ;
; bullets_horizontal[52]                                                                                                                    ; 21      ;
; bullets_horizontal[55]                                                                                                                    ; 21      ;
; bullets_horizontal[56]                                                                                                                    ; 21      ;
; bullets_horizontal[32]                                                                                                                    ; 21      ;
; bullets_horizontal[35]                                                                                                                    ; 21      ;
; bullets_horizontal[36]                                                                                                                    ; 21      ;
; bullets_horizontal[37]                                                                                                                    ; 21      ;
; bullets_horizontal[38]                                                                                                                    ; 21      ;
; bullets_horizontal[15]                                                                                                                    ; 21      ;
; bullets_horizontal[16]                                                                                                                    ; 21      ;
; bullets_horizontal[17]                                                                                                                    ; 21      ;
; bullets_horizontal[18]                                                                                                                    ; 21      ;
; bullets_horizontal[13]                                                                                                                    ; 21      ;
; bullets_horizontal[78]                                                                                                                    ; 21      ;
; bullets_horizontal[79]                                                                                                                    ; 21      ;
; bullets_horizontal[77]                                                                                                                    ; 21      ;
; bullets_horizontal[73]                                                                                                                    ; 21      ;
; bullets_horizontal[75]                                                                                                                    ; 21      ;
; bullets_horizontal[76]                                                                                                                    ; 21      ;
; bullets_horizontal[68]                                                                                                                    ; 21      ;
; bullets_horizontal[67]                                                                                                                    ; 21      ;
; bullets_horizontal[62]                                                                                                                    ; 21      ;
; bullets_horizontal[63]                                                                                                                    ; 21      ;
; bullets_horizontal[65]                                                                                                                    ; 21      ;
; bullets_horizontal[66]                                                                                                                    ; 21      ;
; bullets_horizontal[48]                                                                                                                    ; 21      ;
; bullets_horizontal[47]                                                                                                                    ; 21      ;
; bullets_horizontal[42]                                                                                                                    ; 21      ;
; bullets_horizontal[45]                                                                                                                    ; 21      ;
; bullets_horizontal[46]                                                                                                                    ; 21      ;
; bullets_horizontal[28]                                                                                                                    ; 21      ;
; bullets_horizontal[27]                                                                                                                    ; 21      ;
; bullets_horizontal[22]                                                                                                                    ; 21      ;
; bullets_horizontal[25]                                                                                                                    ; 21      ;
; bullets_horizontal[26]                                                                                                                    ; 21      ;
; clouds_horizontal[79]                                                                                                                     ; 21      ;
; clouds_horizontal[74]                                                                                                                     ; 21      ;
; clouds_horizontal[75]                                                                                                                     ; 21      ;
; clouds_horizontal[69]                                                                                                                     ; 21      ;
; clouds_horizontal[64]                                                                                                                     ; 21      ;
; clouds_horizontal[65]                                                                                                                     ; 21      ;
; clouds_horizontal[49]                                                                                                                     ; 21      ;
; clouds_horizontal[44]                                                                                                                     ; 21      ;
; clouds_horizontal[45]                                                                                                                     ; 21      ;
; clouds_horizontal[29]                                                                                                                     ; 21      ;
; clouds_horizontal[24]                                                                                                                     ; 21      ;
; clouds_horizontal[25]                                                                                                                     ; 21      ;
; clouds_horizontal[39]                                                                                                                     ; 21      ;
; clouds_horizontal[34]                                                                                                                     ; 21      ;
; clouds_horizontal[35]                                                                                                                     ; 21      ;
; clouds_horizontal[59]                                                                                                                     ; 21      ;
; clouds_horizontal[54]                                                                                                                     ; 21      ;
; clouds_horizontal[55]                                                                                                                     ; 21      ;
; clouds_horizontal[9]                                                                                                                      ; 21      ;
; clouds_horizontal[4]                                                                                                                      ; 21      ;
; clouds_horizontal[5]                                                                                                                      ; 21      ;
; clouds_horizontal[19]                                                                                                                     ; 21      ;
; clouds_horizontal[14]                                                                                                                     ; 21      ;
; clouds_horizontal[15]                                                                                                                     ; 21      ;
; vga_rom:u1|vga640480:u1|x[0]~0                                                                                                            ; 20      ;
; bullets_horizontal[3]                                                                                                                     ; 20      ;
; pix_y[1]                                                                                                                                  ; 20      ;
; wm8731_controller:u2|i2c_controller:u1|step[4]                                                                                            ; 20      ;
; wm8731_controller:u2|i2c_controller:u1|step[1]                                                                                            ; 20      ;
; bullets_horizontal[53]                                                                                                                    ; 20      ;
; bullets_horizontal[33]                                                                                                                    ; 20      ;
; bullets_horizontal[43]                                                                                                                    ; 20      ;
; bullets_horizontal[23]                                                                                                                    ; 20      ;
; clouds_horizontal[78]                                                                                                                     ; 20      ;
; clouds_horizontal[72]                                                                                                                     ; 20      ;
; clouds_horizontal[76]                                                                                                                     ; 20      ;
; clouds_horizontal[77]                                                                                                                     ; 20      ;
; clouds_horizontal[62]                                                                                                                     ; 20      ;
; clouds_horizontal[68]                                                                                                                     ; 20      ;
; clouds_horizontal[66]                                                                                                                     ; 20      ;
; clouds_horizontal[67]                                                                                                                     ; 20      ;
; clouds_horizontal[42]                                                                                                                     ; 20      ;
; clouds_horizontal[48]                                                                                                                     ; 20      ;
; clouds_horizontal[46]                                                                                                                     ; 20      ;
; clouds_horizontal[47]                                                                                                                     ; 20      ;
; clouds_horizontal[22]                                                                                                                     ; 20      ;
; clouds_horizontal[28]                                                                                                                     ; 20      ;
; clouds_horizontal[26]                                                                                                                     ; 20      ;
; clouds_horizontal[27]                                                                                                                     ; 20      ;
; clouds_horizontal[32]                                                                                                                     ; 20      ;
; clouds_horizontal[38]                                                                                                                     ; 20      ;
; clouds_horizontal[36]                                                                                                                     ; 20      ;
; clouds_horizontal[37]                                                                                                                     ; 20      ;
; clouds_horizontal[52]                                                                                                                     ; 20      ;
; clouds_horizontal[58]                                                                                                                     ; 20      ;
; clouds_horizontal[56]                                                                                                                     ; 20      ;
; clouds_horizontal[57]                                                                                                                     ; 20      ;
; clouds_horizontal[2]                                                                                                                      ; 20      ;
; clouds_horizontal[8]                                                                                                                      ; 20      ;
; clouds_horizontal[6]                                                                                                                      ; 20      ;
; clouds_horizontal[7]                                                                                                                      ; 20      ;
; clouds_horizontal[12]                                                                                                                     ; 20      ;
; clouds_horizontal[18]                                                                                                                     ; 20      ;
; clouds_horizontal[16]                                                                                                                     ; 20      ;
; clouds_horizontal[17]                                                                                                                     ; 20      ;
; pix_x[0]~128                                                                                                                              ; 19      ;
; bullets_vertical[45]                                                                                                                      ; 19      ;
; bullets_vertical[46]                                                                                                                      ; 19      ;
; bullets_vertical[47]                                                                                                                      ; 19      ;
; bullets_vertical[48]                                                                                                                      ; 19      ;
; bullets_vertical[49]                                                                                                                      ; 19      ;
; bullets_vertical[50]                                                                                                                      ; 19      ;
; bullets_vertical[51]                                                                                                                      ; 19      ;
; bullets_vertical[52]                                                                                                                      ; 19      ;
; bullets_vertical[53]                                                                                                                      ; 19      ;
; bullets_vertical[0]                                                                                                                       ; 19      ;
; bullets_vertical[1]                                                                                                                       ; 19      ;
; bullets_vertical[2]                                                                                                                       ; 19      ;
; bullets_vertical[3]                                                                                                                       ; 19      ;
; bullets_vertical[4]                                                                                                                       ; 19      ;
; bullets_vertical[5]                                                                                                                       ; 19      ;
; bullets_vertical[6]                                                                                                                       ; 19      ;
; bullets_vertical[7]                                                                                                                       ; 19      ;
; bullets_vertical[8]                                                                                                                       ; 19      ;
; bullets_vertical[27]                                                                                                                      ; 19      ;
; bullets_vertical[28]                                                                                                                      ; 19      ;
; bullets_vertical[29]                                                                                                                      ; 19      ;
; bullets_vertical[30]                                                                                                                      ; 19      ;
; bullets_vertical[31]                                                                                                                      ; 19      ;
; bullets_vertical[32]                                                                                                                      ; 19      ;
; bullets_vertical[33]                                                                                                                      ; 19      ;
; bullets_vertical[34]                                                                                                                      ; 19      ;
; bullets_vertical[35]                                                                                                                      ; 19      ;
; bullets_vertical[9]                                                                                                                       ; 19      ;
; bullets_vertical[10]                                                                                                                      ; 19      ;
; bullets_vertical[11]                                                                                                                      ; 19      ;
; bullets_vertical[12]                                                                                                                      ; 19      ;
; bullets_vertical[13]                                                                                                                      ; 19      ;
; bullets_vertical[14]                                                                                                                      ; 19      ;
; bullets_vertical[15]                                                                                                                      ; 19      ;
; bullets_vertical[16]                                                                                                                      ; 19      ;
; bullets_vertical[17]                                                                                                                      ; 19      ;
; bullets_vertical[63]                                                                                                                      ; 19      ;
; bullets_vertical[64]                                                                                                                      ; 19      ;
; bullets_vertical[65]                                                                                                                      ; 19      ;
; bullets_vertical[66]                                                                                                                      ; 19      ;
; bullets_vertical[67]                                                                                                                      ; 19      ;
; bullets_vertical[68]                                                                                                                      ; 19      ;
; bullets_vertical[69]                                                                                                                      ; 19      ;
; bullets_vertical[70]                                                                                                                      ; 19      ;
; bullets_vertical[71]                                                                                                                      ; 19      ;
; bullets_vertical[54]                                                                                                                      ; 19      ;
; bullets_vertical[55]                                                                                                                      ; 19      ;
; bullets_vertical[56]                                                                                                                      ; 19      ;
; bullets_vertical[57]                                                                                                                      ; 19      ;
; bullets_vertical[58]                                                                                                                      ; 19      ;
; bullets_vertical[59]                                                                                                                      ; 19      ;
; bullets_vertical[60]                                                                                                                      ; 19      ;
; bullets_vertical[61]                                                                                                                      ; 19      ;
; bullets_vertical[62]                                                                                                                      ; 19      ;
; bullets_vertical[36]                                                                                                                      ; 19      ;
; bullets_vertical[37]                                                                                                                      ; 19      ;
; bullets_vertical[38]                                                                                                                      ; 19      ;
; bullets_vertical[39]                                                                                                                      ; 19      ;
; bullets_vertical[40]                                                                                                                      ; 19      ;
; bullets_vertical[41]                                                                                                                      ; 19      ;
; bullets_vertical[42]                                                                                                                      ; 19      ;
; bullets_vertical[43]                                                                                                                      ; 19      ;
; bullets_vertical[44]                                                                                                                      ; 19      ;
; bullets_vertical[18]                                                                                                                      ; 19      ;
; bullets_vertical[19]                                                                                                                      ; 19      ;
; bullets_vertical[20]                                                                                                                      ; 19      ;
; bullets_vertical[21]                                                                                                                      ; 19      ;
; bullets_vertical[22]                                                                                                                      ; 19      ;
; bullets_vertical[23]                                                                                                                      ; 19      ;
; bullets_vertical[24]                                                                                                                      ; 19      ;
; bullets_vertical[25]                                                                                                                      ; 19      ;
; bullets_vertical[26]                                                                                                                      ; 19      ;
; boss_bullets_exist~41                                                                                                                     ; 19      ;
; Equal27~5                                                                                                                                 ; 18      ;
; wm8731_controller:u2|i2c_controller:u1|step[5]                                                                                            ; 18      ;
; bullets_horizontal[59]~205                                                                                                                ; 17      ;
; bullets_horizontal~179                                                                                                                    ; 17      ;
; bullets_horizontal[32]~175                                                                                                                ; 17      ;
; bullets_horizontal[19]~143                                                                                                                ; 17      ;
; bullets_horizontal[79]~125                                                                                                                ; 17      ;
; bullets_horizontal[67]~106                                                                                                                ; 17      ;
; bullets_horizontal[49]~86                                                                                                                 ; 17      ;
; bullets_horizontal[23]~66                                                                                                                 ; 17      ;
; pix_x[0]~89                                                                                                                               ; 17      ;
; clouds_horizontal[73]~193                                                                                                                 ; 17      ;
; clouds_horizontal[66]~184                                                                                                                 ; 17      ;
; clouds_horizontal[44]~167                                                                                                                 ; 17      ;
; clouds_horizontal[29]~149                                                                                                                 ; 17      ;
; clouds_horizontal[36]~131                                                                                                                 ; 17      ;
; clouds_horizontal[56]~113                                                                                                                 ; 17      ;
; clouds_horizontal[9]~96                                                                                                                   ; 17      ;
; clouds_horizontal[14]~76                                                                                                                  ; 17      ;
; wm8731_controller:u2|i2c_controller:u1|step[0]                                                                                            ; 17      ;
; boss_pos[0]                                                                                                                               ; 16      ;
; wm8731_controller:u2|i2c_controller:u1|index[1]                                                                                           ; 15      ;
; wm8731_controller:u2|start_set                                                                                                            ; 14      ;
; clouds_vertical[64]                                                                                                                       ; 14      ;
; clouds_vertical[55]                                                                                                                       ; 14      ;
; clouds_vertical[37]                                                                                                                       ; 14      ;
; clouds_vertical[19]                                                                                                                       ; 14      ;
; clouds_vertical[28]                                                                                                                       ; 14      ;
; clouds_vertical[46]                                                                                                                       ; 14      ;
; clouds_vertical[1]                                                                                                                        ; 14      ;
; clouds_vertical[10]                                                                                                                       ; 14      ;
; state.s4                                                                                                                                  ; 14      ;
; pix_y~59                                                                                                                                  ; 13      ;
; Equal18~0                                                                                                                                 ; 13      ;
; dis~2                                                                                                                                     ; 13      ;
; wm8731_controller:u2|i2c_controller:u1|index[2]                                                                                           ; 13      ;
; wm8731_controller:u2|i2c_controller:u1|index[3]                                                                                           ; 13      ;
; pix_y[4]                                                                                                                                  ; 13      ;
; boss_bullets_exist~46                                                                                                                     ; 13      ;
; boss_bullets_exist~43                                                                                                                     ; 13      ;
; clouds_vertical[63]                                                                                                                       ; 13      ;
; clouds_vertical[54]                                                                                                                       ; 13      ;
; clouds_vertical[36]                                                                                                                       ; 13      ;
; clouds_vertical[18]                                                                                                                       ; 13      ;
; clouds_vertical[27]                                                                                                                       ; 13      ;
; clouds_vertical[45]                                                                                                                       ; 13      ;
; clouds_vertical[0]                                                                                                                        ; 13      ;
; clouds_vertical[9]                                                                                                                        ; 13      ;
; state.s1                                                                                                                                  ; 13      ;
; wm8731_controller:u2|i2c_controller:u1|step[3]                                                                                            ; 13      ;
; wm8731_controller:u2|frequency100M_to_20K:c1|LessThan0~6                                                                                  ; 12      ;
; clouds_exist~51                                                                                                                           ; 12      ;
; dis~1                                                                                                                                     ; 12      ;
; clouds_exist~50                                                                                                                           ; 12      ;
; clouds_exist~13                                                                                                                           ; 12      ;
; pix_y[5]                                                                                                                                  ; 12      ;
; LessThan435~1                                                                                                                             ; 11      ;
; pix_y[6]                                                                                                                                  ; 11      ;
; pix_y[2]                                                                                                                                  ; 11      ;
; boss_bullets_horizontal[73]~112                                                                                                           ; 11      ;
; boss_bullets_exist~60                                                                                                                     ; 11      ;
; boss_bullets_exist~53                                                                                                                     ; 11      ;
; boss_bullets_exist~50                                                                                                                     ; 11      ;
; LessThan2~16                                                                                                                              ; 11      ;
; boss_bullets_vertical[56]~17                                                                                                              ; 10      ;
; boss_bullets_horizontal[73]~171                                                                                                           ; 10      ;
; boss_bullets_vertical[38]~16                                                                                                              ; 10      ;
; boss_bullets_vertical[29]~15                                                                                                              ; 10      ;
; boss_bullets_vertical[47]~14                                                                                                              ; 10      ;
; boss_bullets_vertical[20]~13                                                                                                              ; 10      ;
; process_1~123                                                                                                                             ; 10      ;
; dpix_type~19                                                                                                                              ; 10      ;
; dpix_type~7                                                                                                                               ; 10      ;
; boss_bullets_vertical[11]~12                                                                                                              ; 10      ;
; boss_bullets_vertical[2]~11                                                                                                               ; 10      ;
; wm8731_controller:u2|i2c_controller:u1|index[0]                                                                                           ; 10      ;
; pix_y[7]                                                                                                                                  ; 10      ;
; pix_y[3]                                                                                                                                  ; 10      ;
; vga_rom:u1|vga640480:u1|process_0~1                                                                                                       ; 10      ;
; boss_bullets_exist~54                                                                                                                     ; 10      ;
; LessThan41~0                                                                                                                              ; 10      ;
; LessThan36~0                                                                                                                              ; 10      ;
; LessThan26~0                                                                                                                              ; 10      ;
; LessThan16~0                                                                                                                              ; 10      ;
; LessThan21~0                                                                                                                              ; 10      ;
; LessThan31~0                                                                                                                              ; 10      ;
; LessThan6~0                                                                                                                               ; 10      ;
; LessThan11~0                                                                                                                              ; 10      ;
; vga_rom:u1|vga640480:u1|vs1                                                                                                               ; 10      ;
; vga_rom:u1|vga640480:u1|hs1                                                                                                               ; 10      ;
; vga_rom:u1|Add3~4                                                                                                                         ; 10      ;
; vga_rom:u1|Add14~8                                                                                                                        ; 10      ;
; vga_rom:u1|Add12~6                                                                                                                        ; 10      ;
; wm8731_controller:u2|audio_analyse:u3|up                                                                                                  ; 9       ;
; bomb_vertical[8]~2                                                                                                                        ; 9       ;
; bullets_horizontal[59]~206                                                                                                                ; 9       ;
; bullets_horizontal[6]~181                                                                                                                 ; 9       ;
; bullets_horizontal[32]~176                                                                                                                ; 9       ;
; bullets_horizontal[19]~146                                                                                                                ; 9       ;
; bullets_horizontal[79]~136                                                                                                                ; 9       ;
; bullets_horizontal[67]~117                                                                                                                ; 9       ;
; bullets_horizontal[49]~97                                                                                                                 ; 9       ;
; bullets_horizontal[23]~77                                                                                                                 ; 9       ;
; boss_pos[8]~7                                                                                                                             ; 9       ;
; boss_pos[0]~6                                                                                                                             ; 9       ;
; pix_y[3]~117                                                                                                                              ; 9       ;
; LessThan470~0                                                                                                                             ; 9       ;
; LessThan468~0                                                                                                                             ; 9       ;
; process_1~20                                                                                                                              ; 9       ;
; boss_bullets_exist~82                                                                                                                     ; 9       ;
; LessThan450~2                                                                                                                             ; 9       ;
; clouds_horizontal[73]~192                                                                                                                 ; 9       ;
; LessThan402~0                                                                                                                             ; 9       ;
; LessThan448~2                                                                                                                             ; 9       ;
; clouds_horizontal[66]~187                                                                                                                 ; 9       ;
; LessThan369~0                                                                                                                             ; 9       ;
; LessThan444~2                                                                                                                             ; 9       ;
; clouds_horizontal[44]~154                                                                                                                 ; 9       ;
; LessThan440~2                                                                                                                             ; 9       ;
; LessThan442~2                                                                                                                             ; 9       ;
; clouds_horizontal[36]~132                                                                                                                 ; 9       ;
; LessThan446~2                                                                                                                             ; 9       ;
; clouds_horizontal[56]~114                                                                                                                 ; 9       ;
; LessThan336~0                                                                                                                             ; 9       ;
; LessThan303~0                                                                                                                             ; 9       ;
; LessThan270~0                                                                                                                             ; 9       ;
; LessThan436~2                                                                                                                             ; 9       ;
; clouds_horizontal[9]~83                                                                                                                   ; 9       ;
; clouds_horizontal[29]~82                                                                                                                  ; 9       ;
; LessThan237~0                                                                                                                             ; 9       ;
; dis~0                                                                                                                                     ; 9       ;
; LessThan438~2                                                                                                                             ; 9       ;
; plane_pos[0]~21                                                                                                                           ; 9       ;
; clouds_horizontal[14]~77                                                                                                                  ; 9       ;
; LessThan204~0                                                                                                                             ; 9       ;
; LessThan171~0                                                                                                                             ; 9       ;
; LessThan105~1                                                                                                                             ; 9       ;
; LessThan105~0                                                                                                                             ; 9       ;
; boss_pos[1]                                                                                                                               ; 9       ;
; boss_pos[2]                                                                                                                               ; 9       ;
; boss_pos[3]                                                                                                                               ; 9       ;
; boss_pos[4]                                                                                                                               ; 9       ;
; boss_pos[5]                                                                                                                               ; 9       ;
; boss_pos[6]                                                                                                                               ; 9       ;
; boss_pos[7]                                                                                                                               ; 9       ;
; boss_pos[8]                                                                                                                               ; 9       ;
; pix_y[8]                                                                                                                                  ; 9       ;
; LessThan92~2                                                                                                                              ; 9       ;
; LessThan97~2                                                                                                                              ; 9       ;
; LessThan82~2                                                                                                                              ; 9       ;
; LessThan87~2                                                                                                                              ; 9       ;
; LessThan77~2                                                                                                                              ; 9       ;
; LessThan72~2                                                                                                                              ; 9       ;
; LessThan67~2                                                                                                                              ; 9       ;
; LessThan62~2                                                                                                                              ; 9       ;
; LessThan41~2                                                                                                                              ; 9       ;
; LessThan36~2                                                                                                                              ; 9       ;
; LessThan26~2                                                                                                                              ; 9       ;
; LessThan16~2                                                                                                                              ; 9       ;
; LessThan21~2                                                                                                                              ; 9       ;
; LessThan31~2                                                                                                                              ; 9       ;
; LessThan6~2                                                                                                                               ; 9       ;
; LessThan11~2                                                                                                                              ; 9       ;
; wm8731_controller:u2|audio_analyse:u3|max_data_out[20]                                                                                    ; 9       ;
; wm8731_controller:u2|audio_analyse:u3|max_data_out[21]                                                                                    ; 9       ;
; wm8731_controller:u2|audio_analyse:u3|max_data_out[22]                                                                                    ; 9       ;
; wm8731_controller:u2|audio_analyse:u3|max_data_out[19]                                                                                    ; 9       ;
; LessThan451~14                                                                                                                            ; 9       ;
; LessThan449~14                                                                                                                            ; 9       ;
; LessThan445~14                                                                                                                            ; 9       ;
; LessThan441~14                                                                                                                            ; 9       ;
; LessThan443~14                                                                                                                            ; 9       ;
; LessThan447~14                                                                                                                            ; 9       ;
; LessThan437~14                                                                                                                            ; 9       ;
; LessThan439~14                                                                                                                            ; 9       ;
; vga_rom:u1|Add3~6                                                                                                                         ; 9       ;
; vga_rom:u1|Add14~10                                                                                                                       ; 9       ;
; vga_rom:u1|Add12~8                                                                                                                        ; 9       ;
; vga_rom:u1|Add12~0                                                                                                                        ; 9       ;
; Add232~12                                                                                                                                 ; 9       ;
; Add232~10                                                                                                                                 ; 9       ;
; Add232~8                                                                                                                                  ; 9       ;
; Add232~6                                                                                                                                  ; 9       ;
; Add232~4                                                                                                                                  ; 9       ;
; Add232~2                                                                                                                                  ; 9       ;
; Add232~0                                                                                                                                  ; 9       ;
; Add212~12                                                                                                                                 ; 9       ;
; Add212~10                                                                                                                                 ; 9       ;
; Add212~8                                                                                                                                  ; 9       ;
; Add212~6                                                                                                                                  ; 9       ;
; Add212~4                                                                                                                                  ; 9       ;
; Add212~2                                                                                                                                  ; 9       ;
; Add212~0                                                                                                                                  ; 9       ;
; Add172~12                                                                                                                                 ; 9       ;
; Add172~10                                                                                                                                 ; 9       ;
; Add172~8                                                                                                                                  ; 9       ;
; Add172~6                                                                                                                                  ; 9       ;
; Add172~4                                                                                                                                  ; 9       ;
; Add172~2                                                                                                                                  ; 9       ;
; Add172~0                                                                                                                                  ; 9       ;
; Add132~12                                                                                                                                 ; 9       ;
; Add132~10                                                                                                                                 ; 9       ;
; Add132~8                                                                                                                                  ; 9       ;
; Add132~6                                                                                                                                  ; 9       ;
; Add132~4                                                                                                                                  ; 9       ;
; Add132~2                                                                                                                                  ; 9       ;
; Add132~0                                                                                                                                  ; 9       ;
; Add152~12                                                                                                                                 ; 9       ;
; Add152~10                                                                                                                                 ; 9       ;
; Add152~8                                                                                                                                  ; 9       ;
; Add152~6                                                                                                                                  ; 9       ;
; Add152~4                                                                                                                                  ; 9       ;
; Add152~2                                                                                                                                  ; 9       ;
; Add152~0                                                                                                                                  ; 9       ;
; Add192~12                                                                                                                                 ; 9       ;
; Add192~10                                                                                                                                 ; 9       ;
; Add192~8                                                                                                                                  ; 9       ;
; Add192~6                                                                                                                                  ; 9       ;
; Add192~4                                                                                                                                  ; 9       ;
; Add192~2                                                                                                                                  ; 9       ;
; Add192~0                                                                                                                                  ; 9       ;
; Add92~12                                                                                                                                  ; 9       ;
; Add92~10                                                                                                                                  ; 9       ;
; Add92~8                                                                                                                                   ; 9       ;
; Add92~6                                                                                                                                   ; 9       ;
; Add92~4                                                                                                                                   ; 9       ;
; Add92~2                                                                                                                                   ; 9       ;
; Add92~0                                                                                                                                   ; 9       ;
; Add112~12                                                                                                                                 ; 9       ;
; Add112~10                                                                                                                                 ; 9       ;
; Add112~8                                                                                                                                  ; 9       ;
; Add112~6                                                                                                                                  ; 9       ;
; Add112~4                                                                                                                                  ; 9       ;
; Add112~2                                                                                                                                  ; 9       ;
; Add112~0                                                                                                                                  ; 9       ;
; vga_rom:u1|vga640480:u1|Equal0~5                                                                                                          ; 8       ;
; pix_x[2]~173                                                                                                                              ; 8       ;
; pix_x[0]~84                                                                                                                               ; 8       ;
; pix_y~64                                                                                                                                  ; 8       ;
; boss_bullets_exist~69                                                                                                                     ; 8       ;
; inf~17                                                                                                                                    ; 8       ;
; inf~16                                                                                                                                    ; 8       ;
; Add230~20                                                                                                                                 ; 8       ;
; Add230~19                                                                                                                                 ; 8       ;
; Add230~18                                                                                                                                 ; 8       ;
; Add230~17                                                                                                                                 ; 8       ;
; Add230~16                                                                                                                                 ; 8       ;
; Add230~15                                                                                                                                 ; 8       ;
; Add230~14                                                                                                                                 ; 8       ;
; inf~15                                                                                                                                    ; 8       ;
; inf~14                                                                                                                                    ; 8       ;
; Add210~20                                                                                                                                 ; 8       ;
; Add210~19                                                                                                                                 ; 8       ;
; Add210~18                                                                                                                                 ; 8       ;
; Add210~17                                                                                                                                 ; 8       ;
; Add210~16                                                                                                                                 ; 8       ;
; Add210~15                                                                                                                                 ; 8       ;
; Add210~14                                                                                                                                 ; 8       ;
; inf~13                                                                                                                                    ; 8       ;
; inf~12                                                                                                                                    ; 8       ;
; Add190~20                                                                                                                                 ; 8       ;
; Add190~19                                                                                                                                 ; 8       ;
; Add190~18                                                                                                                                 ; 8       ;
; Add190~17                                                                                                                                 ; 8       ;
; Add190~16                                                                                                                                 ; 8       ;
; Add190~15                                                                                                                                 ; 8       ;
; Add190~14                                                                                                                                 ; 8       ;
; inf~11                                                                                                                                    ; 8       ;
; inf~10                                                                                                                                    ; 8       ;
; Add170~20                                                                                                                                 ; 8       ;
; Add170~19                                                                                                                                 ; 8       ;
; Add170~18                                                                                                                                 ; 8       ;
; Add170~17                                                                                                                                 ; 8       ;
; Add170~16                                                                                                                                 ; 8       ;
; Add170~15                                                                                                                                 ; 8       ;
; Add170~14                                                                                                                                 ; 8       ;
; inf~9                                                                                                                                     ; 8       ;
; inf~8                                                                                                                                     ; 8       ;
; Add150~20                                                                                                                                 ; 8       ;
; Add150~19                                                                                                                                 ; 8       ;
; Add150~18                                                                                                                                 ; 8       ;
; Add150~17                                                                                                                                 ; 8       ;
; Add150~16                                                                                                                                 ; 8       ;
; Add150~15                                                                                                                                 ; 8       ;
; Add150~14                                                                                                                                 ; 8       ;
; inf~7                                                                                                                                     ; 8       ;
; inf~6                                                                                                                                     ; 8       ;
; Add130~20                                                                                                                                 ; 8       ;
; Add130~19                                                                                                                                 ; 8       ;
; Add130~18                                                                                                                                 ; 8       ;
; Add130~17                                                                                                                                 ; 8       ;
; Add130~16                                                                                                                                 ; 8       ;
; Add130~15                                                                                                                                 ; 8       ;
; Add130~14                                                                                                                                 ; 8       ;
; inf~5                                                                                                                                     ; 8       ;
; inf~4                                                                                                                                     ; 8       ;
; Add110~20                                                                                                                                 ; 8       ;
; Add110~19                                                                                                                                 ; 8       ;
; Add110~18                                                                                                                                 ; 8       ;
; Add110~17                                                                                                                                 ; 8       ;
; Add110~16                                                                                                                                 ; 8       ;
; Add110~15                                                                                                                                 ; 8       ;
; Add110~14                                                                                                                                 ; 8       ;
; inf~3                                                                                                                                     ; 8       ;
; inf~2                                                                                                                                     ; 8       ;
; Add90~20                                                                                                                                  ; 8       ;
; Add90~19                                                                                                                                  ; 8       ;
; Add90~18                                                                                                                                  ; 8       ;
; Add90~17                                                                                                                                  ; 8       ;
; Add90~16                                                                                                                                  ; 8       ;
; Add90~15                                                                                                                                  ; 8       ;
; Add90~14                                                                                                                                  ; 8       ;
; inf~1                                                                                                                                     ; 8       ;
; inf~0                                                                                                                                     ; 8       ;
; Add77~20                                                                                                                                  ; 8       ;
; Add77~19                                                                                                                                  ; 8       ;
; Add77~18                                                                                                                                  ; 8       ;
; Add77~17                                                                                                                                  ; 8       ;
; Add77~16                                                                                                                                  ; 8       ;
; Add77~15                                                                                                                                  ; 8       ;
; Add77~14                                                                                                                                  ; 8       ;
; pix_x[2]                                                                                                                                  ; 8       ;
; pix_x[1]                                                                                                                                  ; 8       ;
; Equal2~0                                                                                                                                  ; 8       ;
; Add265~14                                                                                                                                 ; 8       ;
; Add265~12                                                                                                                                 ; 8       ;
; Add265~10                                                                                                                                 ; 8       ;
; Add265~8                                                                                                                                  ; 8       ;
; Add265~6                                                                                                                                  ; 8       ;
; Add265~4                                                                                                                                  ; 8       ;
; Add265~2                                                                                                                                  ; 8       ;
; Add265~0                                                                                                                                  ; 8       ;
; Add5~16                                                                                                                                   ; 8       ;
; Add5~14                                                                                                                                   ; 8       ;
; Add5~12                                                                                                                                   ; 8       ;
; Add5~10                                                                                                                                   ; 8       ;
; Add5~8                                                                                                                                    ; 8       ;
; Add5~6                                                                                                                                    ; 8       ;
; Add5~4                                                                                                                                    ; 8       ;
; Add5~2                                                                                                                                    ; 8       ;
; Add5~0                                                                                                                                    ; 8       ;
; Add79~14                                                                                                                                  ; 8       ;
; Add79~12                                                                                                                                  ; 8       ;
; Add79~10                                                                                                                                  ; 8       ;
; Add79~8                                                                                                                                   ; 8       ;
; Add79~6                                                                                                                                   ; 8       ;
; Add79~4                                                                                                                                   ; 8       ;
; Add79~2                                                                                                                                   ; 8       ;
; Add79~0                                                                                                                                   ; 8       ;
; vga_rom:u1|Add3~12                                                                                                                        ; 8       ;
; vga_rom:u1|Add14~16                                                                                                                       ; 8       ;
; vga_rom:u1|Add12~14                                                                                                                       ; 8       ;
; pix_x[9]                                                                                                                                  ; 8       ;
; pix_x[8]                                                                                                                                  ; 8       ;
; vga_rom:u1|Add3~8                                                                                                                         ; 8       ;
; vga_rom:u1|Add14~12                                                                                                                       ; 8       ;
; vga_rom:u1|Add12~10                                                                                                                       ; 8       ;
; pix_x[7]                                                                                                                                  ; 8       ;
; pix_x[6]                                                                                                                                  ; 8       ;
; pix_x[5]                                                                                                                                  ; 8       ;
; pix_x[4]                                                                                                                                  ; 8       ;
; vga_rom:u1|Add3~0                                                                                                                         ; 8       ;
; vga_rom:u1|Add14~4                                                                                                                        ; 8       ;
; vga_rom:u1|Add14~2                                                                                                                        ; 8       ;
; vga_rom:u1|Add14~0                                                                                                                        ; 8       ;
; vga_rom:u1|Add12~2                                                                                                                        ; 8       ;
; pix_x[3]                                                                                                                                  ; 8       ;
; process_0~17                                                                                                                              ; 7       ;
; pix_x[0]~92                                                                                                                               ; 7       ;
; dpix_type~18                                                                                                                              ; 7       ;
; pix_y~46                                                                                                                                  ; 7       ;
; boss_bullets_horizontal[69]~127                                                                                                           ; 7       ;
; boss_bullets_horizontal[73]~125                                                                                                           ; 7       ;
; boss_bullets_horizontal[44]~123                                                                                                           ; 7       ;
; boss_bullets_horizontal[38]~121                                                                                                           ; 7       ;
; boss_bullets_horizontal[57]~119                                                                                                           ; 7       ;
; boss_bullets_horizontal[29]~117                                                                                                           ; 7       ;
; boss_bullets_horizontal[15]~115                                                                                                           ; 7       ;
; boss_bullets_horizontal[7]~113                                                                                                            ; 7       ;
; process_0~14                                                                                                                              ; 7       ;
; process_0~12                                                                                                                              ; 7       ;
; process_0~10                                                                                                                              ; 7       ;
; clouds_exist~23                                                                                                                           ; 7       ;
; plane_up_speed[1]                                                                                                                         ; 7       ;
; plane_up_speed[0]                                                                                                                         ; 7       ;
; pix_y[9]                                                                                                                                  ; 7       ;
; boss_bullets_horizontal[9]                                                                                                                ; 7       ;
; clouds_exist[4]                                                                                                                           ; 7       ;
; vga_rom:u1|Add3~10                                                                                                                        ; 7       ;
; vga_rom:u1|Add14~14                                                                                                                       ; 7       ;
; vga_rom:u1|Add12~12                                                                                                                       ; 7       ;
; vga_rom:u1|Add3~2                                                                                                                         ; 7       ;
; vga_rom:u1|Add14~6                                                                                                                        ; 7       ;
; vga_rom:u1|Add12~4                                                                                                                        ; 7       ;
; pix_x[0]~79                                                                                                                               ; 6       ;
; Equal18~1                                                                                                                                 ; 6       ;
; pix_y~55                                                                                                                                  ; 6       ;
; process_1~24                                                                                                                              ; 6       ;
; clouds_exist~60                                                                                                                           ; 6       ;
; plane_up_speed~1                                                                                                                          ; 6       ;
; killed_clouds_sum~41                                                                                                                      ; 6       ;
; vga_rom:u1|lpm_mult:Mult0|multcore:mult_core|romout[0][2]~0                                                                               ; 6       ;
; boss_bullets_vertical[55]                                                                                                                 ; 6       ;
; boss_bullets_horizontal[69]                                                                                                               ; 6       ;
; boss_bullets_vertical[64]                                                                                                                 ; 6       ;
; boss_bullets_horizontal[79]                                                                                                               ; 6       ;
; boss_bullets_vertical[37]                                                                                                                 ; 6       ;
; boss_bullets_horizontal[49]                                                                                                               ; 6       ;
; boss_bullets_vertical[46]                                                                                                                 ; 6       ;
; boss_bullets_horizontal[39]                                                                                                               ; 6       ;
; boss_bullets_vertical[28]                                                                                                                 ; 6       ;
; boss_bullets_horizontal[59]                                                                                                               ; 6       ;
; boss_bullets_exist[4]                                                                                                                     ; 6       ;
; boss_bullets_exist~51                                                                                                                     ; 6       ;
; boss_bullets_exist[2]                                                                                                                     ; 6       ;
; cross~26                                                                                                                                  ; 6       ;
; boss_bullets_vertical[19]                                                                                                                 ; 6       ;
; boss_bullets_horizontal[29]                                                                                                               ; 6       ;
; boss_bullets_horizontal[19]                                                                                                               ; 6       ;
; boss_bullets_vertical[10]                                                                                                                 ; 6       ;
; boss_bullets_exist[0]                                                                                                                     ; 6       ;
; cross~20                                                                                                                                  ; 6       ;
; boss_bullets_horizontal[6]                                                                                                                ; 6       ;
; boss_bullets_vertical[1]                                                                                                                  ; 6       ;
; boss_bullets_exist~39                                                                                                                     ; 6       ;
; clouds_exist[2]                                                                                                                           ; 6       ;
; boss_exist                                                                                                                                ; 6       ;
; wm8731_controller:u2|i2c_controller:u1|Mux9~0                                                                                             ; 6       ;
; basenum[0]                                                                                                                                ; 6       ;
; vga_rom:u1|Add3~14                                                                                                                        ; 6       ;
; vga_rom:u1|Add14~18                                                                                                                       ; 6       ;
; vga_rom:u1|Add12~16                                                                                                                       ; 6       ;
; wm8731_controller:u2|audio_analyse:u3|shoot                                                                                               ; 5       ;
; boss_bullets_exist~92                                                                                                                     ; 5       ;
; killed_clouds_sum~374                                                                                                                     ; 5       ;
; boss_bullets_exist~85                                                                                                                     ; 5       ;
; pix_x[0]~97                                                                                                                               ; 5       ;
; pix_y~66                                                                                                                                  ; 5       ;
; pix_y~65                                                                                                                                  ; 5       ;
; pix_x[0]~82                                                                                                                               ; 5       ;
; pix_x[0]~76                                                                                                                               ; 5       ;
; pix_x[0]~75                                                                                                                               ; 5       ;
; pix_x[2]~73                                                                                                                               ; 5       ;
; pix_y~60                                                                                                                                  ; 5       ;
; pix_x[0]~54                                                                                                                               ; 5       ;
; dpix_type~31                                                                                                                              ; 5       ;
; pix_x[0]~42                                                                                                                               ; 5       ;
; process_1~66                                                                                                                              ; 5       ;
; dpix_type~20                                                                                                                              ; 5       ;
; pix_x[0]~33                                                                                                                               ; 5       ;
; dpix_type~10                                                                                                                              ; 5       ;
; pix_y~13                                                                                                                                  ; 5       ;
; Equal2~1                                                                                                                                  ; 5       ;
; dpix_type~0                                                                                                                               ; 5       ;
; pix_y~0                                                                                                                                   ; 5       ;
; vga_rom:u1|vga640480:u1|Equal0~3                                                                                                          ; 5       ;
; vga_rom:u1|vga640480:u1|Equal0~2                                                                                                          ; 5       ;
; bullets_exist~118                                                                                                                         ; 5       ;
; bullets_exist~117                                                                                                                         ; 5       ;
; bullets_exist~115                                                                                                                         ; 5       ;
; bullets_exist~114                                                                                                                         ; 5       ;
; basenum~50                                                                                                                                ; 5       ;
; killed_clouds_sum~211                                                                                                                     ; 5       ;
; basenum~45                                                                                                                                ; 5       ;
; basenum~38                                                                                                                                ; 5       ;
; basenum~31                                                                                                                                ; 5       ;
; basenum~24                                                                                                                                ; 5       ;
; clouds_exist~49                                                                                                                           ; 5       ;
; clouds_exist~28                                                                                                                           ; 5       ;
; clouds_exist~22                                                                                                                           ; 5       ;
; basenum~17                                                                                                                                ; 5       ;
; plane_up_speed~6                                                                                                                          ; 5       ;
; killed_clouds_sum~67                                                                                                                      ; 5       ;
; clouds_exist~11                                                                                                                           ; 5       ;
; bullets_exist~54                                                                                                                          ; 5       ;
; bullets_exist~26                                                                                                                          ; 5       ;
; bullets_exist~13                                                                                                                          ; 5       ;
; clouds_exist~6                                                                                                                            ; 5       ;
; bullets_exist~9                                                                                                                           ; 5       ;
; bullets_exist[5]                                                                                                                          ; 5       ;
; bullets_exist[3]                                                                                                                          ; 5       ;
; bullets_exist[1]                                                                                                                          ; 5       ;
; bullets_exist[6]                                                                                                                          ; 5       ;
; bullets_exist[4]                                                                                                                          ; 5       ;
; bullets_exist[2]                                                                                                                          ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|romout[0][4]                                                                                 ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|romout[0][3]~0                                                                               ; 5       ;
; vga_rom:u1|vga640480:u1|vector_x[9]                                                                                                       ; 5       ;
; vga_rom:u1|vga640480:u1|vector_x[7]                                                                                                       ; 5       ;
; vga_rom:u1|vga640480:u1|vector_x[8]                                                                                                       ; 5       ;
; boss_bullets_exist~66                                                                                                                     ; 5       ;
; boss_bullets_vertical[54]                                                                                                                 ; 5       ;
; boss_bullets_vertical[56]                                                                                                                 ; 5       ;
; boss_bullets_horizontal[68]                                                                                                               ; 5       ;
; boss_bullets_horizontal[67]                                                                                                               ; 5       ;
; boss_bullets_horizontal[64]                                                                                                               ; 5       ;
; boss_bullets_horizontal[63]                                                                                                               ; 5       ;
; boss_bullets_horizontal[65]                                                                                                               ; 5       ;
; boss_bullets_horizontal[66]                                                                                                               ; 5       ;
; boss_bullets_vertical[63]                                                                                                                 ; 5       ;
; boss_bullets_vertical[65]                                                                                                                 ; 5       ;
; boss_bullets_horizontal[78]                                                                                                               ; 5       ;
; boss_bullets_horizontal[77]                                                                                                               ; 5       ;
; boss_bullets_horizontal[74]                                                                                                               ; 5       ;
; boss_bullets_horizontal[73]                                                                                                               ; 5       ;
; boss_bullets_horizontal[75]                                                                                                               ; 5       ;
; boss_bullets_horizontal[76]                                                                                                               ; 5       ;
; boss_bullets_exist[6]                                                                                                                     ; 5       ;
; bomb_exist~3                                                                                                                              ; 5       ;
; boss_bullets_vertical[36]                                                                                                                 ; 5       ;
; boss_bullets_vertical[38]                                                                                                                 ; 5       ;
; boss_bullets_horizontal[48]                                                                                                               ; 5       ;
; boss_bullets_horizontal[47]                                                                                                               ; 5       ;
; boss_bullets_horizontal[44]                                                                                                               ; 5       ;
; boss_bullets_horizontal[43]                                                                                                               ; 5       ;
; boss_bullets_horizontal[45]                                                                                                               ; 5       ;
; boss_bullets_horizontal[46]                                                                                                               ; 5       ;
; boss_bullets_vertical[45]                                                                                                                 ; 5       ;
; boss_bullets_vertical[47]                                                                                                                 ; 5       ;
; boss_bullets_horizontal[33]                                                                                                               ; 5       ;
; boss_bullets_horizontal[34]                                                                                                               ; 5       ;
; boss_bullets_horizontal[35]                                                                                                               ; 5       ;
; boss_bullets_horizontal[36]                                                                                                               ; 5       ;
; boss_bullets_horizontal[37]                                                                                                               ; 5       ;
; boss_bullets_horizontal[38]                                                                                                               ; 5       ;
; boss_bullets_vertical[27]                                                                                                                 ; 5       ;
; boss_bullets_vertical[29]                                                                                                                 ; 5       ;
; boss_bullets_horizontal[58]                                                                                                               ; 5       ;
; boss_bullets_horizontal[57]                                                                                                               ; 5       ;
; boss_bullets_horizontal[54]                                                                                                               ; 5       ;
; boss_bullets_horizontal[53]                                                                                                               ; 5       ;
; boss_bullets_horizontal[55]                                                                                                               ; 5       ;
; boss_bullets_horizontal[56]                                                                                                               ; 5       ;
; boss_bullets_exist~48                                                                                                                     ; 5       ;
; boss_bullets_vertical[18]                                                                                                                 ; 5       ;
; boss_bullets_vertical[20]                                                                                                                 ; 5       ;
; boss_bullets_horizontal[28]                                                                                                               ; 5       ;
; boss_bullets_horizontal[23]                                                                                                               ; 5       ;
; boss_bullets_horizontal[24]                                                                                                               ; 5       ;
; boss_bullets_horizontal[25]                                                                                                               ; 5       ;
; boss_bullets_horizontal[26]                                                                                                               ; 5       ;
; boss_bullets_horizontal[27]                                                                                                               ; 5       ;
; cross~23                                                                                                                                  ; 5       ;
; boss_bullets_horizontal[18]                                                                                                               ; 5       ;
; boss_bullets_horizontal[13]                                                                                                               ; 5       ;
; boss_bullets_horizontal[14]                                                                                                               ; 5       ;
; boss_bullets_horizontal[15]                                                                                                               ; 5       ;
; boss_bullets_horizontal[16]                                                                                                               ; 5       ;
; boss_bullets_horizontal[17]                                                                                                               ; 5       ;
; boss_bullets_vertical[9]                                                                                                                  ; 5       ;
; boss_bullets_vertical[11]                                                                                                                 ; 5       ;
; boss_bullets_vertical[2]~10                                                                                                               ; 5       ;
; boss_bullets_horizontal[8]                                                                                                                ; 5       ;
; boss_bullets_horizontal[3]                                                                                                                ; 5       ;
; boss_bullets_horizontal[4]                                                                                                                ; 5       ;
; boss_bullets_horizontal[5]                                                                                                                ; 5       ;
; boss_bullets_horizontal[7]                                                                                                                ; 5       ;
; boss_bullets_vertical[0]                                                                                                                  ; 5       ;
; boss_bullets_vertical[2]                                                                                                                  ; 5       ;
; boss_bullets_exist~38                                                                                                                     ; 5       ;
; clouds_exist[5]                                                                                                                           ; 5       ;
; clouds_exist[3]                                                                                                                           ; 5       ;
; clouds_exist[1]                                                                                                                           ; 5       ;
; basenum[0]~6                                                                                                                              ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~18 ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~16 ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~14 ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~12 ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~10 ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~8  ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~6  ; 5       ;
; vga_rom:u1|Add3~16                                                                                                                        ; 5       ;
; vga_rom:u1|Add14~20                                                                                                                       ; 5       ;
; vga_rom:u1|Add12~18                                                                                                                       ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~4  ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~2  ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated|op_1~0  ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~6                       ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~4                       ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~2                       ; 5       ;
; vga_rom:u1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~0                       ; 5       ;
; vga_rom:u1|vga640480:u1|vector_y[1]                                                                                                       ; 5       ;
; killed_clouds_sum~375                                                                                                                     ; 4       ;
; boss_bullets_exist~90                                                                                                                     ; 4       ;
; clockDivision:u0|singleClkDiv:u25|out_clk                                                                                                 ; 4       ;
; pix_x[0]~110                                                                                                                              ; 4       ;
; pix_x[0]~99                                                                                                                               ; 4       ;
; pix_x[0]~96                                                                                                                               ; 4       ;
; pix_y~63                                                                                                                                  ; 4       ;
; pix_y~62                                                                                                                                  ; 4       ;
; pix_x[0]~78                                                                                                                               ; 4       ;
; pix_x[0]~72                                                                                                                               ; 4       ;
; process_1~97                                                                                                                              ; 4       ;
; pix_x[0]~57                                                                                                                               ; 4       ;
; dpix_type~28                                                                                                                              ; 4       ;
; process_1~56                                                                                                                              ; 4       ;
; process_1~46                                                                                                                              ; 4       ;
; process_1~41                                                                                                                              ; 4       ;
; pix_x[0]~35                                                                                                                               ; 4       ;
; pix_y~50                                                                                                                                  ; 4       ;
; pix_y~48                                                                                                                                  ; 4       ;
; pix_y~31                                                                                                                                  ; 4       ;
; dpix_type~14                                                                                                                              ; 4       ;
; dpix_type~13                                                                                                                              ; 4       ;
; dpix_type~12                                                                                                                              ; 4       ;
; pix_y~19                                                                                                                                  ; 4       ;
; dpix_type~11                                                                                                                              ; 4       ;
; dpix_type~1                                                                                                                               ; 4       ;
; vga_rom:u1|vga640480:u1|Equal0~4                                                                                                          ; 4       ;
; vga_rom:u1|vga640480:u1|vector_x[0]                                                                                                       ; 4       ;
; vga_rom:u1|vga640480:u1|vector_x[1]                                                                                                       ; 4       ;
; clockDivision:u0|singleClkDiv:u27|out_clk                                                                                                 ; 4       ;
; clouds_exist~70                                                                                                                           ; 4       ;
; killed_clouds_sum~233                                                                                                                     ; 4       ;
; bullets_exist~116                                                                                                                         ; 4       ;
; clouds_exist~66                                                                                                                           ; 4       ;
; killed_clouds_sum[26]~214                                                                                                                 ; 4       ;
; bullets_exist~111                                                                                                                         ; 4       ;
; basenum~49                                                                                                                                ; 4       ;
; basenum~48                                                                                                                                ; 4       ;
; basenum~47                                                                                                                                ; 4       ;
; basenum~46                                                                                                                                ; 4       ;
; killed_clouds_sum~207                                                                                                                     ; 4       ;
; bullets_exist~109                                                                                                                         ; 4       ;
; clouds_exist~59                                                                                                                           ; 4       ;
; basenum~44                                                                                                                                ; 4       ;
; basenum~43                                                                                                                                ; 4       ;
; basenum~42                                                                                                                                ; 4       ;
; basenum~41                                                                                                                                ; 4       ;
; basenum~37                                                                                                                                ; 4       ;
; basenum~36                                                                                                                                ; 4       ;
; basenum~35                                                                                                                                ; 4       ;
; basenum~34                                                                                                                                ; 4       ;
; basenum~30                                                                                                                                ; 4       ;
; basenum~29                                                                                                                                ; 4       ;
; basenum~28                                                                                                                                ; 4       ;
; basenum~27                                                                                                                                ; 4       ;
; basenum~23                                                                                                                                ; 4       ;
; basenum~22                                                                                                                                ; 4       ;
; basenum~21                                                                                                                                ; 4       ;
; basenum~20                                                                                                                                ; 4       ;
; killed_clouds_sum~181                                                                                                                     ; 4       ;
; killed_clouds_sum~179                                                                                                                     ; 4       ;
; bullets_exist~102                                                                                                                         ; 4       ;
; clouds_exist~46                                                                                                                           ; 4       ;
; killed_clouds_sum~163                                                                                                                     ; 4       ;
; clouds_exist~44                                                                                                                           ; 4       ;
; bullets_exist~97                                                                                                                          ; 4       ;
; killed_clouds_sum~101                                                                                                                     ; 4       ;
; bullets_exist~79                                                                                                                          ; 4       ;
; bullets_exist~78                                                                                                                          ; 4       ;
; basenum~16                                                                                                                                ; 4       ;
; basenum~15                                                                                                                                ; 4       ;
; basenum~14                                                                                                                                ; 4       ;
; basenum~13                                                                                                                                ; 4       ;
; plane_up_speed~4                                                                                                                          ; 4       ;
; plane_up_speed[2]                                                                                                                         ; 4       ;
; killed_clouds_sum~63                                                                                                                      ; 4       ;
; killed_clouds_sum~62                                                                                                                      ; 4       ;
; bullets_exist~61                                                                                                                          ; 4       ;
; clouds_exist~10                                                                                                                           ; 4       ;
; killed_clouds_sum~56                                                                                                                      ; 4       ;
; killed_clouds_sum~47                                                                                                                      ; 4       ;
; bullets_exist~29                                                                                                                          ; 4       ;
; bullets_exist[7]                                                                                                                          ; 4       ;
; wm8731_controller:u2|i2c_controller:u1|LessThan0~0                                                                                        ; 4       ;
; pix_x[0]                                                                                                                                  ; 4       ;
; vga_rom:u1|vga640480:u1|vector_x[5]                                                                                                       ; 4       ;
; vga_rom:u1|vga640480:u1|vector_x[6]                                                                                                       ; 4       ;
; vga_rom:u1|vga640480:u1|vector_x[4]                                                                                                       ; 4       ;
; state~29                                                                                                                                  ; 4       ;
; boss_bullets_vertical[57]                                                                                                                 ; 4       ;
; boss_bullets_vertical[58]                                                                                                                 ; 4       ;
; boss_bullets_vertical[59]                                                                                                                 ; 4       ;
; boss_bullets_vertical[60]                                                                                                                 ; 4       ;
; boss_bullets_vertical[61]                                                                                                                 ; 4       ;
; boss_bullets_vertical[62]                                                                                                                 ; 4       ;
; state~26                                                                                                                                  ; 4       ;
; boss_bullets_vertical[66]                                                                                                                 ; 4       ;
; boss_bullets_vertical[67]                                                                                                                 ; 4       ;
; boss_bullets_vertical[68]                                                                                                                 ; 4       ;
; boss_bullets_vertical[69]                                                                                                                 ; 4       ;
; boss_bullets_vertical[70]                                                                                                                 ; 4       ;
; boss_bullets_vertical[71]                                                                                                                 ; 4       ;
; boss_bullets_vertical[39]                                                                                                                 ; 4       ;
; boss_bullets_vertical[40]                                                                                                                 ; 4       ;
; boss_bullets_vertical[41]                                                                                                                 ; 4       ;
; boss_bullets_vertical[42]                                                                                                                 ; 4       ;
; boss_bullets_vertical[43]                                                                                                                 ; 4       ;
; boss_bullets_vertical[44]                                                                                                                 ; 4       ;
; boss_bullets_vertical[48]                                                                                                                 ; 4       ;
; boss_bullets_vertical[49]                                                                                                                 ; 4       ;
; boss_bullets_vertical[50]                                                                                                                 ; 4       ;
; boss_bullets_vertical[51]                                                                                                                 ; 4       ;
; boss_bullets_vertical[52]                                                                                                                 ; 4       ;
; boss_bullets_vertical[53]                                                                                                                 ; 4       ;
; boss_bullets_exist~57                                                                                                                     ; 4       ;
; boss_bullets_exist~55                                                                                                                     ; 4       ;
; boss_bullets_vertical[30]                                                                                                                 ; 4       ;
; boss_bullets_vertical[31]                                                                                                                 ; 4       ;
; boss_bullets_vertical[32]                                                                                                                 ; 4       ;
; boss_bullets_vertical[33]                                                                                                                 ; 4       ;
; boss_bullets_vertical[34]                                                                                                                 ; 4       ;
; boss_bullets_vertical[35]                                                                                                                 ; 4       ;
; boss_bullets_exist[5]                                                                                                                     ; 4       ;
; boss_bullets_exist[3]                                                                                                                     ; 4       ;
; boss_bullets_vertical[21]                                                                                                                 ; 4       ;
; boss_bullets_vertical[22]                                                                                                                 ; 4       ;
; boss_bullets_vertical[23]                                                                                                                 ; 4       ;
; boss_bullets_vertical[24]                                                                                                                 ; 4       ;
; boss_bullets_vertical[25]                                                                                                                 ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 14,077 / 54,004 ( 26 % ) ;
; C16 interconnects           ; 223 / 2,100 ( 11 % )     ;
; C4 interconnects            ; 7,766 / 36,000 ( 22 % )  ;
; Direct links                ; 3,039 / 54,004 ( 6 % )   ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; Local interconnects         ; 3,141 / 18,752 ( 17 % )  ;
; R24 interconnects           ; 424 / 1,900 ( 22 % )     ;
; R4 interconnects            ; 9,858 / 46,920 ( 21 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.27) ; Number of LABs  (Total = 752) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 16                            ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 6                             ;
; 8                                           ; 4                             ;
; 9                                           ; 115                           ;
; 10                                          ; 36                            ;
; 11                                          ; 37                            ;
; 12                                          ; 45                            ;
; 13                                          ; 36                            ;
; 14                                          ; 40                            ;
; 15                                          ; 52                            ;
; 16                                          ; 356                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.42) ; Number of LABs  (Total = 752) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 11                            ;
; 1 Clock                            ; 163                           ;
; 1 Clock enable                     ; 105                           ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 22                            ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 11.64) ; Number of LABs  (Total = 752) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 102                           ;
; 2                                            ; 25                            ;
; 3                                            ; 11                            ;
; 4                                            ; 31                            ;
; 5                                            ; 12                            ;
; 6                                            ; 8                             ;
; 7                                            ; 16                            ;
; 8                                            ; 22                            ;
; 9                                            ; 36                            ;
; 10                                           ; 22                            ;
; 11                                           ; 36                            ;
; 12                                           ; 36                            ;
; 13                                           ; 29                            ;
; 14                                           ; 26                            ;
; 15                                           ; 45                            ;
; 16                                           ; 199                           ;
; 17                                           ; 21                            ;
; 18                                           ; 11                            ;
; 19                                           ; 8                             ;
; 20                                           ; 5                             ;
; 21                                           ; 4                             ;
; 22                                           ; 3                             ;
; 23                                           ; 16                            ;
; 24                                           ; 6                             ;
; 25                                           ; 3                             ;
; 26                                           ; 5                             ;
; 27                                           ; 3                             ;
; 28                                           ; 6                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.31) ; Number of LABs  (Total = 752) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 169                           ;
; 2                                               ; 42                            ;
; 3                                               ; 40                            ;
; 4                                               ; 32                            ;
; 5                                               ; 19                            ;
; 6                                               ; 14                            ;
; 7                                               ; 14                            ;
; 8                                               ; 22                            ;
; 9                                               ; 74                            ;
; 10                                              ; 40                            ;
; 11                                              ; 34                            ;
; 12                                              ; 33                            ;
; 13                                              ; 14                            ;
; 14                                              ; 20                            ;
; 15                                              ; 17                            ;
; 16                                              ; 148                           ;
; 17                                              ; 8                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 3                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.32) ; Number of LABs  (Total = 752) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 15                            ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 9                             ;
; 8                                            ; 14                            ;
; 9                                            ; 24                            ;
; 10                                           ; 19                            ;
; 11                                           ; 19                            ;
; 12                                           ; 16                            ;
; 13                                           ; 4                             ;
; 14                                           ; 9                             ;
; 15                                           ; 14                            ;
; 16                                           ; 38                            ;
; 17                                           ; 139                           ;
; 18                                           ; 125                           ;
; 19                                           ; 42                            ;
; 20                                           ; 29                            ;
; 21                                           ; 23                            ;
; 22                                           ; 21                            ;
; 23                                           ; 21                            ;
; 24                                           ; 29                            ;
; 25                                           ; 18                            ;
; 26                                           ; 22                            ;
; 27                                           ; 15                            ;
; 28                                           ; 18                            ;
; 29                                           ; 19                            ;
; 30                                           ; 26                            ;
; 31                                           ; 9                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                      ;
+------------------------------------------------------------------+-----------------------------+-------------------+
; Source Clock(s)                                                  ; Destination Clock(s)        ; Delay Added in ns ;
+------------------------------------------------------------------+-----------------------------+-------------------+
; reset,clk,BCLK,wm8731_controller:u2|cur_state.transmit_audio,I/O ; BCLK                        ; 10.5              ;
; clk,I/O                                                          ; BCLK                        ; 3.2               ;
; I/O                                                              ; clk                         ; 1.3               ;
; I/O                                                              ; vga_rom:u1|vga640480:u1|clk ; 1.2               ;
+------------------------------------------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                           ;
+--------------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                                 ; Delay Added in ns ;
+--------------------------------------------------------------+------------------------------------------------------+-------------------+
; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; 1.216             ;
; wm8731_controller:u2|cur_state.transmit_audio                ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; 1.216             ;
; vga_rom:u1|vga640480:u1|vector_y[8]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[7]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[6]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[5]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[4]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[3]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[2]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_x[9]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_x[8]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_x[7]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; vga_rom:u1|vga640480:u1|vector_y[1]                          ; vga_rom:u1|vga640480:u1|y[0]                         ; 0.638             ;
; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]       ; 0.575             ;
; ADCLRC                                                       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]       ; 0.575             ;
; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]       ; 0.575             ;
; BCLK                                                         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; 0.344             ;
+--------------------------------------------------------------+------------------------------------------------------+-------------------+
Note: This table only shows the top 17 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20Q240C8 for design "Logic"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 4
    Info (169125): Pin ~nCSO~ is reserved at location 5
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location 127
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 89 total pins
    Info (169086): Pin grade_display[0] not assigned to an exact location on the device
    Info (169086): Pin grade_display[1] not assigned to an exact location on the device
    Info (169086): Pin grade_display[2] not assigned to an exact location on the device
    Info (169086): Pin grade_display[3] not assigned to an exact location on the device
    Info (169086): Pin grade_display[4] not assigned to an exact location on the device
    Info (169086): Pin grade_display[5] not assigned to an exact location on the device
    Info (169086): Pin grade_display[6] not assigned to an exact location on the device
    Info (169086): Pin seg2[0] not assigned to an exact location on the device
    Info (169086): Pin seg2[1] not assigned to an exact location on the device
    Info (169086): Pin seg2[2] not assigned to an exact location on the device
    Info (169086): Pin seg2[3] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 29 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Logic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "u2|u3|times[0]~0|combout"
    Warning (332126): Node "u2|u3|times[0]~0|dataa"
    Warning (332126): Node "u2|u3|Add1~0|datad"
    Warning (332126): Node "u2|u3|Add1~0|combout"
    Warning (332126): Node "u2|u3|Add1~0|datac"
    Warning (332126): Node "u2|u3|times[0]~0|datad"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 210 (CLK9, LVDSCLK4p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clockDivision:u0|singleClkDiv:u22|out_clk~0
Info (176353): Automatically promoted node vga_rom:u1|vga640480:u1|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_rom:u1|vga640480:u1|clk~0
Info (176353): Automatically promoted node wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clockDivision:u0|singleClkDiv:u2|out_clk~0
Info (176353): Automatically promoted node wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[19]~0
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[18]~1
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[17]~2
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[16]~3
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[15]~4
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[14]~5
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[13]~6
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[12]~7
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[11]~8
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|true_code[10]~9
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp~0
Info (176353): Automatically promoted node wm8731_controller:u2|audio_analyse:u3|LessThan19~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|up_temp
        Info (176357): Destination node wm8731_controller:u2|audio_analyse:u3|shoot_temp
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 3.3V VCCIO, 0 input, 11 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 19 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 14 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  7 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:30
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 19% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 17.64 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 51 output pins without output pin load capacitance assignment
    Info (306007): Pin "i2c_sdat" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAE_RamAdd[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAC_RamRW[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGAC_RamRW[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "i2c_sclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "grade_display[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/admin/Desktop/FINAL/FINAL_3.0/Logic.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 903 megabytes
    Info: Processing ended: Tue Jun 16 09:24:50 2015
    Info: Elapsed time: 00:01:17
    Info: Total CPU time (on all processors): 00:01:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/admin/Desktop/FINAL/FINAL_3.0/Logic.fit.smsg.


