# 1. DescripciÃ³n del Taller

En este taller los estudiantes aprenderÃ¡n cÃ³mo se diseÃ±an circuitos digitales usando cÃ³digo, cÃ³mo funciona el diseÃ±o a nivel RTL (Register Transfer Level) y cÃ³mo estos diseÃ±os pueden ejecutarse en hardware real mediante FPGAs.

Trabajaremos con:

- Chisel (Hardware Description Language embebido en Scala)
- VisualizaciÃ³n de seÃ±ales con: `VaporView` o `GTKWave`

# 2. Objetivos del Taller

Al finalizar el taller, el estudiante serÃ¡ capaz de:

Entender la diferencia entre programaciÃ³n de software y descripciÃ³n de hardware.

Explicar quÃ© significa RTL.

Comprender quÃ© es una FPGA y cÃ³mo funciona.

Escribir mÃ³dulos simples en Chisel.

Simular circuitos digitales.

Visualizar seÃ±ales digitales en un visor de formas de onda (`waveform`).

# 3. Conceptos Fundamentales

## 3.1 Â¿QuÃ© es RTL?

RTL (Register Transfer Level) es una forma de describir sistemas digitales basada en:

Registros (almacenamiento)

LÃ³gica combinacional

Reloj (`clock`)

Transferencia de datos entre registros

En hardware, todo ocurre en paralelo, no secuencialmente como en software.

## 3.2 Â¿QuÃ© es una FPGA?

Una FPGA (Field-Programmable Gate Array):

Es un dispositivo hardware reconfigurable.

Permite implementar circuitos digitales personalizados.

No ejecuta instrucciones como una CPU.

Implementa directamente lÃ³gica digital.

ComparaciÃ³n:

| CPU                   | FPGA                  |
|-----------------------|-----------------------|
| Ejecuta instrucciones | Implementa circuitos  |
| Secuencial            | Paralelo              |
| Software              | Hardware configurable |

## 3.3 Â¿QuÃ© es Chisel?

Chisel es:

Un lenguaje de descripciÃ³n de hardware moderno.

Genera Verilog.

Desarrollado bajo el ecosistema de CHIPS Alliance.

Utilizado en proyectos acadÃ©micos e industriales.

# 4. Entorno de Trabajo

devcontainer github

# 5. Actividad Inicial: Pensando en Hardware

Pregunta 1

Si escribimos:

```
a = b + c
```

En software:

Â¿CuÃ¡ndo se ejecuta?

Â¿CuÃ¡ntas veces?

En hardware:

Â¿EstÃ¡ siempre activo?

Â¿QuÃ© pasa si cambia b?

Pregunta 2

Â¿CuÃ¡l es la diferencia entre:

Una variable en Python/Java?

Un registro en hardware?

ğŸ§ª 6. Primer Ejemplo en Chisel: Sumador


```
import chisel3._

class Adder extends Module {
  val io = IO(new Bundle {
    val a = Input(UInt(8.W))
    val b = Input(UInt(8.W))
    val sum = Output(UInt(8.W))
  })

  io.sum := io.a + io.b
}
```

Preguntas para analizar

Â¿Es lÃ³gica combinacional o secuencial?

Â¿DÃ³nde estÃ¡ el reloj?

Â¿QuÃ© ocurre si cambian las entradas?

# 7. SimulaciÃ³n y VisualizaciÃ³n de SeÃ±ales
## 7.1 GeneraciÃ³n de archivo VCD

Durante la simulaciÃ³n se puede generar un archivo .vcd (Value Change Dump), que almacena los cambios de seÃ±al en el tiempo.

7.2 VisualizaciÃ³n con GTKWave

GTKWave permite:

Abrir archivos .vcd

Ver evoluciÃ³n temporal de seÃ±ales

Analizar transiciones

Detectar errores lÃ³gicos

Actividad

Ejecutar simulaciÃ³n.

Generar archivo .vcd.

Abrir en GTKWave.

Identificar:

SeÃ±ales de entrada

SeÃ±al de salida

Cambios temporales

Preguntas:

Â¿CuÃ¡ndo cambia sum?

Â¿Existe retardo observable?

Â¿QuÃ© ocurre si cambian ambas entradas simultÃ¡neamente?

## 7.3 VisualizaciÃ³n con VaporView

Alternativamente, usar:

VaporView

Ventajas:

Interfaz moderna

VisualizaciÃ³n clara de transiciones

FÃ¡cil navegaciÃ³n temporal

Actividad:

Comparar la visualizaciÃ³n en GTKWave vs VaporView.

Â¿CuÃ¡l resulta mÃ¡s intuitivo?

Â¿QuÃ© informaciÃ³n es mÃ¡s clara en cada uno?

# 8. Ejercicios para el Estudiante

Ejercicio 1 â€“ Puerta AND

DiseÃ±ar un mÃ³dulo que:

Reciba dos entradas de 1 bit.

Genere la salida AND.

Simular y visualizar la seÃ±al en GTKWave o VaporView.

Preguntas:

Â¿QuÃ© ocurre cuando ambas entradas son 1?

Â¿CÃ³mo se ve esto en el diagrama temporal?

Ejercicio 2 â€“ Registro de 8 bits

DiseÃ±ar un mÃ³dulo que:

Almacene un valor de 8 bits.

Se actualice con el flanco de reloj.

Tenga seÃ±al de habilitaciÃ³n (enable).

Simular y observar:

Â¿CuÃ¡ndo cambia realmente la salida?

Â¿QuÃ© ocurre si enable estÃ¡ en 0?

Ejercicio 3 â€“ Contador

DiseÃ±ar un contador que:

Cuente de 0 a 15.

Reinicie en 0.

Incremente en cada ciclo.

Visualizar:

SeÃ±al de reloj.

SeÃ±al del contador.

SeÃ±al de reset.

Preguntas:

Â¿CuÃ¡ntos bits se necesitan?

Â¿CÃ³mo se observa el overflow en la forma de onda?

# 9. DesafÃ­o de ProgramaciÃ³n
ğŸ”¥ MiniALU

DiseÃ±ar un mÃ³dulo MiniALU con:

Entradas:

a (8 bits)

b (8 bits)

op (2 bits)

Salida:

result (8 bits)

Operaciones:

op	OperaciÃ³n
00	Suma
01	Resta
10	AND
11	OR
Requisitos

Usar switch o Mux.

Crear testbench.

Generar archivo VCD.

Visualizar en GTKWave o VaporView.

Preguntas a responder

Â¿CÃ³mo se ve cada operaciÃ³n en la forma de onda?

Â¿CÃ³mo cambia la salida cuando cambia op?

Â¿Existe diferencia temporal entre operaciones?

Bonus

Agregar:

Bandera Zero.

DetecciÃ³n de overflow.

ğŸ§  10. Preguntas de ReflexiÃ³n

Â¿Por quÃ© depurar hardware es mÃ¡s complejo que software?

Â¿QuÃ© significa paralelismo en hardware?

Â¿CuÃ¡ndo conviene usar FPGA en lugar de CPU?

Â¿QuÃ© aplicaciones podrÃ­an acelerarse en hardware?

ğŸ—ï¸ 11. ImplementaciÃ³n Opcional en FPGA

Si se dispone de placa FPGA:

Generar Verilog desde Chisel.

Sintetizar con herramienta del fabricante.

Cargar bitstream.

Conectar salidas a LEDs.

Actividad sugerida:

Mostrar contador en LEDs.

Observar frecuencia y comportamiento real.

ğŸ“š 12. Referencias

Chisel
https://github.com/chipsalliance/chisel

CHIPS Alliance
https://chipsalliance.org/

GTKWave

VaporView

Harris & Harris â€“ Digital Design and Computer Architecture

ğŸ‰ Resultados Esperados

Al finalizar el taller, el estudiante:

Entiende quÃ© es RTL.

Comprende cÃ³mo se describe hardware con cÃ³digo.

Puede escribir mÃ³dulos bÃ¡sicos en Chisel.

Sabe simular y visualizar seÃ±ales digitales.

Tiene intuiciÃ³n inicial sobre diseÃ±o digital y FPGAs.

Si se desea, este taller puede ampliarse a:

Curso completo de diseÃ±o digital.

Proyecto semestral de CPU simple.

IntroducciÃ³n a arquitecturas RISC-V.

Laboratorio prÃ¡ctico con FPGA.