event type;instruction count;instruction address;instruction text;machine cycle index;machine cycle type;half Tstate index;Tstate count;A;SZYHXPNC;B;C;D;E;H;L;PC;SP;IX;IY;IFF1;IFF2;IM;I;R;
ME;1;0;LD A,n;0;OCF;7;4;FF;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD A,n;1;OD;5;7;A;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;1;
ME;2;2;?;0;OCF;7;11;A;11111111;0;0;0;0;0;0;3;FFFF;0;0;0;0;0;0;2;
ME;2;2;LD IX,nn;1;OCF;7;15;A;11111111;0;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;3;
ME;2;2;LD IX,nn;2;ODL;5;18;A;11111111;0;0;0;0;0;0;5;FFFF;61;0;0;0;0;0;3;
ME;2;2;LD IX,nn;3;ODH;5;21;A;11111111;0;0;0;0;0;0;6;FFFF;61;0;0;0;0;0;3;
ME;3;6;?;0;OCF;7;25;A;11111111;0;0;0;0;0;0;7;FFFF;61;0;0;0;0;0;4;
ME;3;6;LD (IX+d),n;1;OCF;7;29;A;11111111;0;0;0;0;0;0;8;FFFF;61;0;0;0;0;0;5;
ME;3;6;LD (IX+d),n;2;OD;5;32;A;11111111;0;0;0;0;0;0;9;FFFF;61;0;0;0;0;0;5;
ME;3;6;LD (IX+d),n;3;OD;9;37;A;11111111;0;0;0;0;0;0;A;FFFF;61;0;0;0;0;0;5;
ME;3;6;LD (IX+d),n;4;MW;5;40;A;11111111;0;0;0;0;0;0;A;FFFF;61;0;0;0;0;0;5;
ME;4;10;?;0;OCF;7;44;A;11111111;0;0;0;0;0;0;B;FFFF;61;0;0;0;0;0;6;
ME;4;10;SUB (IX+d);1;OCF;7;48;A;11111111;0;0;0;0;0;0;C;FFFF;61;0;0;0;0;0;7;
ME;4;10;SUB (IX+d);2;OD;5;51;A;11111111;0;0;0;0;0;0;D;FFFF;61;0;0;0;0;0;7;
ME;4;10;SUB (IX+d);3;CPU;9;56;A;11111111;0;0;0;0;0;0;D;FFFF;61;0;0;0;0;0;7;
ME;4;10;SUB (IX+d);4;MR;5;59;6;00000010;0;0;0;0;0;0;D;FFFF;61;0;0;0;0;0;7;
