|test
GPIO_0[0] <= sspwm:inst6.pwm
CLOCK_50 => sspwm:inst6.clk
CLOCK_50 => theta:inst.clk


|test|sspwm:inst6
clk => pwm~reg0.CLK
clk => counter[0].CLK
clk => counter[1].CLK
clk => counter[2].CLK
clk => counter[3].CLK
clk => counter[4].CLK
clk => counter[5].CLK
clk => counter[6].CLK
clk => counter[7].CLK
clk => counter[8].CLK
clk => counter[9].CLK
clk => counter[10].CLK
clk => counter[11].CLK
clk => counter[12].CLK
clk => counter[13].CLK
clk => counter[14].CLK
clk => counter[15].CLK
clk => counter[16].CLK
clk => counter[17].CLK
clk => counter[18].CLK
clk => counter[19].CLK
clk => counter[20].CLK
clk => counter[21].CLK
clk => counter[22].CLK
clk => counter[23].CLK
clk => counter[24].CLK
clk => counter[25].CLK
clk => counter[26].CLK
clk => counter[27].CLK
clk => counter[28].CLK
clk => counter[29].CLK
clk => counter[30].CLK
clk => counter[31].CLK
Sine_out[0] => Equal1.IN31
Sine_out[0] => Equal2.IN31
Sine_out[1] => Equal1.IN30
Sine_out[1] => Equal2.IN30
Sine_out[2] => Equal1.IN29
Sine_out[2] => Equal2.IN29
Sine_out[3] => Equal1.IN28
Sine_out[3] => Equal2.IN28
Sine_out[4] => Equal1.IN27
Sine_out[4] => Equal2.IN27
Sine_out[5] => Equal1.IN26
Sine_out[5] => Equal2.IN26
Sine_out[6] => Equal1.IN25
Sine_out[6] => Equal2.IN25
Sine_out[7] => Equal1.IN24
Sine_out[7] => Equal2.IN24
Sine_out[8] => Equal1.IN23
Sine_out[8] => Equal2.IN23
Sine_out[9] => Equal1.IN22
Sine_out[9] => Equal2.IN22
Sine_out[10] => Equal1.IN21
Sine_out[10] => Equal2.IN21
Sine_out[11] => Equal1.IN20
Sine_out[11] => Equal2.IN20
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|test|sine_look_up:inst2
teth_ta[0] => Ram0.RADDR
teth_ta[1] => Ram0.RADDR1
teth_ta[2] => Ram0.RADDR2
teth_ta[3] => Ram0.RADDR3
teth_ta[4] => Ram0.RADDR4
teth_ta[5] => Ram0.RADDR5
teth_ta[6] => Ram0.RADDR6
teth_ta[7] => Ram0.RADDR7
sine_out[0] <= Ram0.DATAOUT
sine_out[1] <= Ram0.DATAOUT1
sine_out[2] <= Ram0.DATAOUT2
sine_out[3] <= Ram0.DATAOUT3
sine_out[4] <= Ram0.DATAOUT4
sine_out[5] <= Ram0.DATAOUT5
sine_out[6] <= Ram0.DATAOUT6
sine_out[7] <= Ram0.DATAOUT7
sine_out[8] <= Ram0.DATAOUT8
sine_out[9] <= Ram0.DATAOUT9
sine_out[10] <= Ram0.DATAOUT10
sine_out[11] <= Ram0.DATAOUT11


|test|theta:inst
clk => r[0].CLK
clk => r[1].CLK
clk => r[2].CLK
clk => r[3].CLK
clk => r[4].CLK
clk => r[5].CLK
clk => r[6].CLK
clk => r[7].CLK
clk => r[8].CLK
clk => r[9].CLK
clk => r[10].CLK
clk => r[11].CLK
clk => r[12].CLK
clk => r[13].CLK
clk => r[14].CLK
clk => r[15].CLK
clk => r[16].CLK
clk => r[17].CLK
clk => r[18].CLK
clk => r[19].CLK
clk => r[20].CLK
clk => r[21].CLK
clk => r[22].CLK
clk => r[23].CLK
clk => r[24].CLK
clk => r[25].CLK
clk => r[26].CLK
clk => r[27].CLK
clk => r[28].CLK
clk => r[29].CLK
clk => r[30].CLK
clk => r[31].CLK
clk => theTA[0]~reg0.CLK
clk => theTA[1]~reg0.CLK
clk => theTA[2]~reg0.CLK
clk => theTA[3]~reg0.CLK
clk => theTA[4]~reg0.CLK
clk => theTA[5]~reg0.CLK
clk => theTA[6]~reg0.CLK
clk => theTA[7]~reg0.CLK
theTA[0] <= theTA[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[1] <= theTA[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[2] <= theTA[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[3] <= theTA[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[4] <= theTA[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[5] <= theTA[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[6] <= theTA[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
theTA[7] <= theTA[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


