tst r1, r0
mvncs r1, r0
orr r2, r3, r1, lsl 1
add r2, r3, r2
add r3, r2, r2
