============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:02:51 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
-------------------------------------------------------------------------------------
es_ordered_cas_mul_synth          475       1490         0        1490    <none> (D) 
  TOP                             475       1490         0        1490    <none> (D) 
    cas                           208        460         0         460    <none> (D) 
      genblk1.cas_abmax_abminc     88        184         0         184    <none> (D) 
      genblk1.cas_abmin_c          70        153         0         153    <none> (D) 
      genblk1.cas_a_b              50        122         0         122    <none> (D) 
    stoch2bin                      94        424         0         424    <none> (D) 
      inc_add_23_27_1              18         84         0          84    <none> (D) 
    genblk1[2].genblk1.sng         57        201         0         201    <none> (D) 
      ctr                          33        149         0         149    <none> (D) 
    genblk1[1].genblk1.sng         56        199         0         199    <none> (D) 
      ctr                          32        147         0         147    <none> (D) 
    genblk1[0].genblk1.sng         56        199         0         199    <none> (D) 
      ctr                          32        147         0         147    <none> (D) 

 (D) = wireload is default in technology library
