## Why sv ?

sv 作为验证语言，可以被看作 verilog 的拓展，但区别于硬件描述语言(HDL)需要被综合为实际电路的特征，因此可以具有更复杂，更灵活的语言特性。sv 就采用了**面向对象**(OOP)的编程方式，从更偏向软件的思维来对硬件模块作验证。

## What's testbench ？

验证平台(testbench)是一个大容器，包含了设计代码(DUT, Design Under Test)和验证所需的各个**组件**(component)。验证组件主要完成： 1. 产生激励信号；2. 驱动设计代码；3. 检查设计代码的结果。

输入信号检查对错的逻辑听上去非常简单，但是要实现一个严谨的验证过程需要实现非常多的组件(component)，将零散的组件整理起来，就形成一个验证环境(environment)。 验证平台通过实例化(instantiate)验证环境并对其进行配置来完成验证。

## What to do ?

对于验证人员，就是利用 sv 验证语言写代码的方式，通过配置验证环境，使用验证组件中的任务(tasks)，在验证平台中完成设计代码的验证。

