#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 468 468 1
1 468 468 1
2 468 468 1
3 279 279 1
4 823 823 1
5 574 574 1
6 100 100 0
7 225 225 1
8 150 150 0
9 923 923 1
10 336 336 0
11 455 455 1
12 25 25 0
13 187 187 0
14 125 125 0
15 279 279 1
16 125 125 0
17 150 150 0
18 261 261 1
19 418 418 1
20 279 279 1
21 125 125 0
22 125 125 0
23 437 437 1
24 150 150 0
25 125 125 0
26 855 855 1
27 556 556 1
28 400 400 1
29 150 150 0
30 400 400 1
31 150 150 0
32 243 243 1
33 605 605 1
34 150 150 0
35 125 125 0
36 125 125 0
37 25 25 0
38 150 150 0
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 2 125
0 2 2 125
0 3 1 93
0 4 16 125
3 0 1 93
3 5 2 93
3 2 2 93
10 11 1 112
10 9 1 112
10 4 1 112
12 13 1 25
7 8 1 75
7 6 2 75
7 14 3 75
15 11 1 93
15 9 1 93
15 4 1 93
17 9 1 75
17 4 1 75
18 19 2 93
18 20 1 93
18 21 1 75
21 22 2 50
21 18 1 75
24 9 1 75
24 4 1 75
19 5 1 125
19 2 1 125
19 18 2 93
19 25 2 75
20 1 2 93
20 18 1 93
20 26 2 93
2 0 2 125
2 19 1 125
2 3 2 93
2 26 1 125
11 10 1 112
11 9 1 125
11 15 1 93
11 4 1 125
8 7 1 75
8 9 7 75
27 28 11 125
27 29 3 75
27 30 1 125
27 26 13 156
27 31 1 75
14 13 1 50
14 7 3 75
13 23 21 112
13 12 1 25
13 14 1 50
34 33 4 75
34 28 1 75
16 35 1 50
16 9 8 75
35 9 8 75
35 16 1 50
23 13 21 112
23 5 1 125
23 36 2 75
23 26 1 125
37 6 10 25
30 28 11 125
30 38 11 75
30 27 1 125
30 31 1 75
36 23 2 75
36 25 1 50
31 27 1 75
31 30 1 75
6 37 10 25
6 7 2 75
5 33 1 156
5 22 1 75
5 23 1 125
5 19 1 125
5 3 2 93
28 34 1 75
28 38 1 75
28 27 11 125
28 30 11 125
22 5 1 75
22 21 2 50
38 28 1 75
38 30 11 75
25 19 2 75
25 36 1 50
32 33 4 93
32 39 4 75
32 29 11 75
29 32 11 75
29 27 3 75
26 1 1 125
26 33 1 156
26 23 1 125
26 39 1 75
26 20 2 93
26 2 1 125
26 27 13 156
33 1 1 125
33 34 4 75
33 5 1 156
33 32 4 93
33 26 1 156
39 32 4 75
39 26 1 75
1 33 1 125
1 0 2 125
1 20 2 93
1 26 1 125
9 10 1 112
9 11 1 125
9 8 7 75
9 15 1 93
9 17 1 75
9 16 8 75
9 35 8 75
9 4 1 218
9 24 1 75
4 0 16 125
4 10 1 112
4 11 1 125
4 15 1 93
4 17 1 75
4 9 1 218
4 24 1 75
