%! TEX root = ../main.tex
\documentclass[main]{subfiles}

\begin{document}

\chapter{高速分光センシングシステムの構築}
\label{ch:sensor_unit}
本章では，農業ロボットによる植生状態観察を目的として構築した
高速分光センシングシステムについて述べる．
対象とする農業環境（信州大学繊維学部の圃場）では，走行しながら連続的に計測を行うため，
分光データの取得は高い時間分解能と安定性が要求される．
一方，浜松ホトニクス製ミニ分光器C12880MAは，外部クロックに同期して出力が更新されるため，
割込み駆動に基づく一般的な取得方式では高周波領域で取得欠落やタイミングずれが生じやすい．
そこで本研究では，C12880MAの高周波駆動における割込み駆動方式の限界を再現的に示した上で，
タイマ・ADC・DMAをハードウェアトリガで連鎖させ，さらにC12880MA固有の競合状態を回避する
デュアルスイッチFSMアーキテクチャを設計・実装した．
提案手法はSTM32F446RE（F4シリーズ）およびSTM32H723ZG（H7シリーズ）に実装し，
最終的に\SI{5}{\mega\hertz}での連続取得を実証した．

\section{本章で用いるセンサユニットの概要}
\label{sec:sensor_unit_overview}
本研究で用いるセンサユニットは，植生状態観察のための分光計測を中核に，
生育環境の基礎量（温度・湿度・気圧，\(\mathrm{CO_2}\)濃度）を同時取得できるよう構成した．
ユニット全体の構成をFig.~\ref{fig:agv_multisensor_overall}に示す．
なお，環境量センサを含むユニットの基本構成および計測ロジックは先行研究で確立されており，
本章ではC12880MAの高速取得に直接関与する要素に限って概要を述べる．
各センサおよびMCUのインタフェース回路は付録に示す
（Fig.~\ref{fig:mcu_circuit}，Fig.~\ref{fig:c12880ma_circuit}，
Fig.~\ref{fig:s300l_circuit}，Fig.~\ref{fig:bme280_circuit}）．

\subsection{構成要素と主仕様}
\label{subsec:sensor_unit_specs}
センサユニットの構成要素と主仕様をTable~\ref{tab:sensor_unit_specs}に示す．
C12880MAは外部クロックに同期してVIDEO信号が更新されるラインセンサであり，
MCU側ではトリガ生成とサンプリングタイミングの厳密な同期が必要となる．
BME280およびS300L-3Vは比較的低速な環境量計測であるが，分光フレームと同一の時刻系で統合することで，
走行中のマルチモーダル計測を可能とする．
センサユニットの外観および搭載配置の写真はFig.~\ref{fig:sensor_unit_photo}に示す．

\begin{figure}[t]
  \centering
  \includegraphics[width=\linewidth]{figures/4/AGV_Multisensor.pdf}
  \caption{Overall multisensor system architecture}
  \label{fig:agv_multisensor_overall}
\end{figure}

\begin{figure}[t]
  \centering
  \includegraphics[width=0.9\linewidth]{figures/4/placeholder_sensor_unit_photo.pdf}
  \caption{Photographs of the sensor unit. (A) Top view of the single-layer sensor board integrating the C12880MA mini-spectrometer, BME280, and S300L-3V. (B) Oblique view of the assembled board. (C) Top view with the optical bandpass filter holder mounted, where the C12880MA is located beneath the filter. (D) Oblique view of the fully assembled unit.}
  \label{fig:sensor_unit_photo}
\end{figure}

\begin{table}[t]
  \centering
  \caption{Sensor unit components and key specifications (overview)}
  \label{tab:sensor_unit_specs}
  \setlength{\tabcolsep}{4pt}
  \renewcommand{\arraystretch}{1.15}
  \begin{tabular}{p{0.32\linewidth} p{0.22\linewidth} p{0.18\linewidth} p{0.22\linewidth}}
    \hline
    Component & Manufacturer & Interface & Note \\
    \hline \hline
    Mini-spectrometer C12880MA
      & Hamamatsu Photonics
      & Analog (VIDEO), CLK/ST/TRG
      & High-speed synchronized acquisition \cite{ref:C12880MA} \\
    BME280 (AE-BME280)
      & Bosch Sensortec / Akizuki Denshi
      & I\(^2\)C
      & Temperature / humidity / pressure \\
    S300L-3V \(\mathrm{CO_2}\) sensor
      & ELT SENSOR
      & I\(^2\)C
      & \(\mathrm{CO_2}\) concentration \\
    MCU
      & STMicroelectronics
      & ---
      & STM32F446RE (F4) / STM32H723ZG (H7) \\
    \hline
  \end{tabular}
\end{table}

\section{分光センサ駆動モジュールの開発における従来の課題}
C12880MAセンサは，入力ST信号立下り後，TRG信号を出力し，
所定回数のTRGに同期してVIDEO信号が有効となる．
そのタイミング概要をFig.~\ref{fig:c12880ma_timing}に示す．

従来は，TRG信号の立ち上がりで割り込みを発生させ，
割り込みサービスルーチン（以下，ISR）内でADCデータを起動しデータを読み取る割込み駆動方式が用いられてきた．
本研究室の先行研究では，LPC1768 MCUと外部ADコンバータ（SPI接続）を用い，この方式でC12880MAから
\SI{50}{\kilo\hertz}でのデータ取得が報告されている\cite{ref:Kobayashi2021AGV}．

しかし割込み駆動方式では，取得周期ごとにISRが必ず実行されるため，
割込み応答遅延およびISR処理時間が主要な性能制約となる．
特に数\si{\mega\hertz}帯では，\(\mathcal{O}(100\,\mathrm{ns})\)オーダの周期でイベントが到来するため，
ソフトウェア介在による起動遅延が無視できなくなる．
このため，センサの性能を引き出すには，ソフトウェア割込みに依存しないハードウェア同期機構が必要となる．

\begin{table}[t]
    \centering
    \caption{Limits of acquisition frequency with conventional methods}
    \label{tab:previous_method_limit}
    \begin{tabular}{l|l|c}
        \hline
        \textbf{Method} & \textbf{MCU} & \textbf{Achieved frequency} \\
        \hline \hline
        Interrupt only      & STM32F446RE & \SI{25.4}{\kilo\hertz}\\
        Interrupt + DMA     & STM32F446RE & \SI{130}{\kilo\hertz} \\
        \hline
    \end{tabular}
\end{table}

\begin{figure}[ht]
  \centering
  \includegraphics[width=0.9\linewidth]{figures/4/placeholder_C12880MA_timing.png}
  \caption{Timing diagram of the C12880MA: excerpted from the datasheet\cite{ref:C12880MA}}
  \label{fig:c12880ma_timing}
\end{figure}

\subsection{従来方式の再検証}
\label{subsec:reconfirm_limit}
本研究では，内部ADCが比較的高速なSTM32F446REを用いて従来方式の制約を再検証した．
結果をTable~\ref{tab:previous_method_limit}に示す．
割込みのみでは\SI{25.4}{\kilo\hertz}付近で欠落が発生し，
DMAを併用してCPU負荷を低減した場合でも\SI{130}{\kilo\hertz}程度が限界であった．
以上より，従来方式の主要な性能制約が割込み起動遅延およびISR処理時間に起因することを確認した．

\section{提案手法：デュアルスイッチFSMアーキテクチャ}
\label{sec:new_architecture}
割り込み遅延を排除するため，タイマ・ADC・DMAをハードウェアトリガで直結し，
周期イベントに対してCPUが介在しないデータパス（Timer$\rightarrow$TRGO$\rightarrow$ADC$\rightarrow$DMA）
を構成することが本質的に必要である．
一方，C12880MAはTRG信号が外部クロックのミラーとして常時出力されるため，
単純にADCを待機（armed）状態にすると，積分期間中に誤トリガが発生し得る．
本節では，この競合状態をハードウェアレベルで解消するためのデュアルスイッチFSMを提案する．

\subsection{C12880MA駆動における競合状態}
\label{subsec:flying_start}
C12880MAのTRG信号はCLK信号に同期して生成されるため，CLKが供給される限りTRGも連続的に出力され続ける．
本研究で意図する制御フローは，(i) ST=HIGHで積分を行い，(ii) ST=LOWへ遷移後に読出を開始する，である．
しかし積分期間中にADCをDMA待機状態に設定している場合，
常時入力されるTRGによりADCが即座に誤トリガし，
ST=HIGH期間に相当する無効データがDMAバッファへ書き込まれる．
この現象は，読出開始前にデータフローが先行して開始されることから，
本章ではフライングスタートと呼ぶ．

\subsection{デュアルスイッチ設計}
\label{subsec:dual_switch}
上記問題を回避するため，2つの独立したハードウェア制御要素によりデータフローを厳密に制御する．

\subsubsection{スイッチ1：CLK信号のオン・オフ制御}
\label{subsubsec:switch_clk}
第1のスイッチはTRG信号源であるCLKを制御する．
汎用タイマ（例：TIM4）のPWM出力によりCLKを生成し，
PWM開始・停止操作によりCLK（ひいてはTRG）を任意の時刻でオン・オフ制御する．
これにより，ADCを待機状態へ移行するタイミングにおいて，TRG信号の存在そのものを排除できる．

\subsubsection{スイッチ2：BKINによるトリガ経路ゲーティング}
\label{subsubsec:switch_bkin}
第2のスイッチはADCへのトリガ経路を遮断するゲート機構である．
制御タイマ（例：TIM1）をADCトリガ生成に用い，C12880MAのST信号をTIM1のBKINピンへ入力する．
BKIN極性をアクティブ・ハイに設定することで，ST=HIGH（積分期間）ではブレーキが即時に有効となり，
TRGO（ADCトリガ出力）がハードウェアレベルで遮断される．
ST=LOW（読出期間）に遷移するとブレーキが解除され，TRGOが許可される．
この仕組みにより，積分期間中にTRGが存在していてもADCが誤トリガされない．

\subsection{FSMによる制御フロー}
\label{subsec:fsm_flow}
デュアルスイッチ設計に基づき，状態遷移により確実な制御を行う．
状態遷移の概要をFig.~\ref{fig:fsm_state_diagram}に示す．
さらに制御手順をAlgorithm~\ref{alg:dual_switch_fsm}にまとめる．

% \begin{figure}[t]
%   \centering
%   \includegraphics[width=0.92\linewidth]{figures/4/placeholder_fsm_state_diagram.pdf}
%   \caption{State transition diagram of the dual-switch FSM (placeholder)}
%   \label{fig:fsm_state_diagram}
% \end{figure}

\begin{algorithm}[t]
\caption{C12880MA frame acquisition using a dual-switch FSM}
\label{alg:dual_switch_fsm}
\begin{algorithmic}[1]
\State \textbf{State} $\gets$ \textsc{Idle}
\State ST $\gets$ LOW; CLK(PWM) $\gets$ OFF; ADC $\gets$ STOP
\State \textbf{State} $\gets$ \textsc{Arm}
\State Start ADC with DMA (armed, waiting for trigger)
\State \textbf{State} $\gets$ \textsc{Integration}
\State Set ST $\gets$ HIGH (BKIN asserted; TRGO gated)
\State Start CLK(PWM) $\gets$ ON
\State Wait for integration time $T_{\mathrm{int}}$
\State \textbf{State} $\gets$ \textsc{Readout}
\State Set ST $\gets$ LOW (BKIN released; TRGO enabled)
\State ADC sampling is triggered by the next TRG edge; DMA transfers samples to buffer
\State \textbf{On DMA completion callback:} stop CLK(PWM); stop ADC; \textbf{State} $\gets$ \textsc{Idle}
\end{algorithmic}
\end{algorithm}

\section{実装要点}
\label{sec:implementation_points}
本節では，提案アーキテクチャをMCU上で安定動作させるための実装要点を述べる．

\subsection{ハードウェアトリガ連鎖（Timer--ADC--DMA）}
\label{subsec:hw_trigger_chain}
ADCは外部トリガ入力により変換を開始し，変換結果をDMAでメモリへ連続転送する．
タイマ側はTRG（外部入力）に同期してTRGOを生成し，TRGOをADCトリガに接続する．
これにより，TRG周期ごとにCPUを介さず一定タイミングでサンプリングが実行される．
加えて，BKINによりTRGOを遮断できるため，積分期間中の誤トリガを抑制する．

\subsection{STM32H7系列におけるキャッシュ・コヒーレンシ対策}
\label{subsec:cache_coherency}
STM32H7系列ではデータキャッシュによりDMA転送データの可視性が損なわれる場合がある．
本研究ではDMA転送先バッファをDTCM（Data Tightly Coupled Memory）領域へ配置し，
キャッシュの影響を受けないメモリによりデータ整合性を確保した．
併せて，必要に応じてキャッシュ無効化あるいはキャッシュクリーン／インバリデートを実施し，
連続取得時の欠落・破損を抑制した．

\subsection{タイミング観測のためのデバッグ信号}
\label{subsec:debug_gpio}
波形観測による検証のため，GPIOトグルを用いてイベントタイミングを外部に出力した．
具体的には，DMA開始直前およびDMA完了コールバック内でGPIOを切り替え，
TRG，TRGO，VIDEOと同時観測することで，サンプリングタイミングと処理遅延を評価した．

\section{性能検証}
\label{sec:performance_eval}
本節では，提案アーキテクチャが高速取得を実現していることを，
(i) 信号タイミングの実測，(ii) 連続取得時のデータ完全性，(iii) スペクトルの再現性，
の3観点から検証する．
評価に用いた実験セットアップの外観をFig.~\ref{fig:eval_setup_h723}に示す．

\begin{figure}[t]
  \centering
  \includegraphics[width=\linewidth]{figures/4/eval_setup_h723.pdf}
  \caption{Experimental setup for high-speed spectral acquisition. An STM32 NUCLEO-H723ZG development board is connected to the sensor module with an optical bandpass filter via jumper wires for power and signal interfaces.}
  \label{fig:eval_setup_h723}
\end{figure}

\subsection{STM32F446REでのアーキテクチャ検証}
従来方式では\SI{130}{\kilo\hertz}が限界であったSTM32F446REに提案アーキテクチャを実装したところ，
\SI{0.5}{\mega\hertz}および\SI{1}{\mega\hertz}での安定取得を確認した．
これにより，従来方式の主要制約が割込み起動遅延に起因していたこと，
および提案アーキテクチャがその解消に有効であることが示された．
なお，本MCUに搭載されるADCの仕様により，達成可能な最大周波数は理論上\SI{1.5}{\mega\hertz}程度に制限される
（データシートに基づく上限）．

\subsection{STM32H723ZGでの\protect\SI{5}{\mega\hertz}高速取得}
\label{subsec:eval_h7}
最大\SI{5}{\mega\hertz}級のサンプリングを実現するため，STM32H723ZGに同アーキテクチャを実装した．
前述のキャッシュ・コヒーレンシ対策としてDMAバッファをDTCMへ配置し，
ADCのハードウェアキャリブレーションおよびトリガ設定を最適化した．
その結果，\SI{5}{\mega\hertz}での連続取得に成功した．

\subsection{波形観測によるタイミング検証}
\label{subsec:timing_scope}
Fig.~\ref{fig:scope_st_clk_trg_trgo}に，ST，CLK，TRGおよびTRGOの同時観測波形（例：\SI{5}{\mega\hertz}動作時）を示す．
ST=HIGHの積分期間ではBKINによりTRGOが遮断され，ST=LOWへ遷移後にのみTRGOが有効となることが確認できる．
さらにFig.~\ref{fig:scope_trg_video_sampling_zoom}に，TRGエッジ近傍の拡大波形を示し，
VIDEO信号の安定窓内でADCサンプリングが行われていることを確認する．
これらにより，提案アーキテクチャが意図したハードウェア同期により動作していることを実証する．



\subsection{連続取得試験によるデータ完全性評価}
\label{subsec:data_integrity}
高速動作では，単発取得が成功しても長時間連続動作で欠落や破損が生じ得る．
そこで各周波数条件において一定時間連続取得を行い，フレーム欠落率を評価した．
フレーム欠落率\(R_{\mathrm{loss}}\)を
\begin{equation}
  R_{\mathrm{loss}} = 1 - \frac{N_{\mathrm{recv}}}{N_{\mathrm{exp}}}
\end{equation}
で定義する．ここで\(N_{\mathrm{exp}}\)は期待されるフレーム数，\(N_{\mathrm{recv}}\)は実際に取得できたフレーム数である．
評価結果の例をFig.~\ref{fig:loss_rate_vs_freq}に示す（図は実測値に差し替える）．
本実装では\SI{5}{\mega\hertz}条件においても欠落が観測されないことを確認した．



\subsection{スペクトル再現性の検証}
\label{subsec:spectrum_validity}
高速化はタイミング整合だけでなく，得られるスペクトルの妥当性を満たす必要がある．
そこで固定光源条件下において複数フレームを取得し，スペクトルの平均値と標準偏差により再現性を評価した．
加えて暗条件（遮光）での暗電流レベルと照射条件での差分を確認し，
S/N比および外れ値混入の有無を評価した．
代表例をFig.~\ref{fig:spectrum_repeatability}に示す（図は実測値に差し替える）．
本結果より，高速取得においてもスペクトル形状の再現性が維持されることを確認した．


\subsection{サンプリングレート成立性の検討（ADC仕様に基づく）}
\label{subsec:adc_feasibility}
本システムが目標とする\SI{5}{\mega\hertz}のデータレートが成立することを，
MCUのADC仕様とセンサのタイミング制約から検討する．
センサに供給するクロックが\SI{5}{\mega\hertz}であるため，更新周期は
\[
T_{\mathrm{period}} = \frac{1}{\SI{5}{\mega\hertz}} = \SI{200}{\nano\second}
\]
となる．データシートによれば，VIDEO信号が安定しているのはTRG立上りエッジを中心とした半周期程度であるため，
サンプリング可能時間幅は概ね\(\SI{100}{\nano\second}\)となる．
したがって，ADCのサンプリング時間および総変換時間は次を満たす必要がある．
\begin{enumerate}\setlength{\itemsep}{0pt}
  \item サンプリング時間：\(T_{\mathrm{sampling}} \le \SI{100}{\nano\second}\)
  \item 総変換時間：\(T_{\mathrm{total}} < \SI{200}{\nano\second}\)
\end{enumerate}

本研究では，サンプリング時間を2.5サイクル，変換時間を12.5サイクル（12ビット分解能）に設定したため，
合計15サイクルを要する．従って要求されるADCクロック周波数\(f_{\mathrm{ADCK}}\)は
\begin{equation}
  f_{\mathrm{ADCK}} > \frac{15}{\SI{200}{\nano\second}} = \SI{75}{\mega\hertz}
  \label{eq:fadck_requirement}
\end{equation}
となる．STM32H723ZGのデータシート\cite{ref:stm32h723zg}において，
12ビットADCの最大クロック周波数が\SI{75}{\mega\hertz}と規定されていることから，
設定が理論上成立する．実測により本条件で安定動作することを確認した．


\begin{table}[!tbp]
  \centering
  \caption{Acquisition frequency of the proposed architecture}
  \label{tab:acq_freq_proposed}
  \setlength{\tabcolsep}{5pt}
  \renewcommand{\arraystretch}{1.15}
  \begin{tabular}{l l l}
    \toprule
    Method & MCU & Achieved frequency \\
    \midrule
    Proposed architecture & STM32F446RE & \SI{1.5}{\mega\hertz} (theory) \\
    Proposed architecture & STM32H723ZG & \SI{5.0}{\mega\hertz} (achieved) \\
    \bottomrule
  \end{tabular}
\end{table}


\section{その他センサのデータ取得と統合}
\label{sec:other_sensors}
分光データと同時に，生育環境の基礎量として温度・湿度・気圧および\(\mathrm{CO_2}\)濃度を取得するため，
BME280およびS300L-3Vを併用した．これら環境センサの取得処理そのものは先行研究で確立された実装に基づくが，
本研究ではセンサユニットのMCUをSTM32系列へ変更したことに伴い，
デバイスドライバおよび周辺制御（I\(^2\)C/UART設定，割込み・DMA設定，タイマによる周期実行）を再設計し，
既存処理をSTM32環境へポーティングした．具体的には，BME280はI\(^2\)C通信により所定周期で計測し，
S300L-3VはUART通信により応答フレームを取得する．各計測値にはMCU内の単調増加タイムスタンプを付与し，
分光フレームと同一の時刻系でログ化することで，走行中のマルチモーダル計測データとして統合可能とした．
% 収集したデータは上位計算機へ周期的に送信し記録する．通信方式およびデータフォーマットの詳細は，
% 再現性確保の観点から付録にまとめる．

\section{まとめ}
\label{sec:sensor_unit_summary}
本章では，C12880MAを用いた高速分光センシングの実現に向け，
割込み駆動方式の制約を明確化し，デュアルスイッチFSMアーキテクチャを提案した．
提案手法は，CLKオン・オフ制御とBKINによるトリガ経路ゲーティングにより，
C12880MA固有の競合状態（フライングスタート）をハードウェアレベルで回避する．
さらにSTM32H723ZGに実装し，\SI{5}{\mega\hertz}での安定取得を実測により検証した．
次章では，本センサユニットにより取得したデータを用いた環境マッピングおよび統合評価について述べる．


\end{document}