Fitter report for except
Tue Apr 26 19:44:29 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 26 19:44:29 2022           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; except                                          ;
; Top-level Entity Name              ; openmips_min_sopc                               ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,210 / 6,272 ( 67 % )                          ;
;     Total combinational functions  ; 3,946 / 6,272 ( 63 % )                          ;
;     Dedicated logic registers      ; 1,371 / 6,272 ( 22 % )                          ;
; Total registers                    ; 1371                                            ;
; Total pins                         ; 34 / 180 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 8 / 30 ( 27 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6F17C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.4%      ;
;     Processor 3            ;   4.7%      ;
;     Processor 4            ;   4.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5412 ) ; 0.00 % ( 0 / 5412 )        ; 0.00 % ( 0 / 5412 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5412 ) ; 0.00 % ( 0 / 5412 )        ; 0.00 % ( 0 / 5412 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5402 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Github/OpenRSIC-V/rsic/9_except_old/output_files/except.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 4,210 / 6,272 ( 67 % ) ;
;     -- Combinational with no register       ; 2839                   ;
;     -- Register only                        ; 264                    ;
;     -- Combinational with a register        ; 1107                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 2240                   ;
;     -- 3 input functions                    ; 1057                   ;
;     -- <=2 input functions                  ; 649                    ;
;     -- Register only                        ; 264                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 3313                   ;
;     -- arithmetic mode                      ; 633                    ;
;                                             ;                        ;
; Total registers*                            ; 1,371 / 7,124 ( 19 % ) ;
;     -- Dedicated logic registers            ; 1,371 / 6,272 ( 22 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 319 / 392 ( 81 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 34 / 180 ( 19 % )      ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 8 / 30 ( 27 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global signals                              ; 9                      ;
;     -- Global clocks                        ; 9 / 10 ( 90 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 24.9% / 23.7% / 26.4%  ;
; Peak interconnect usage (total/H/V)         ; 41.5% / 39.3% / 44.4%  ;
; Maximum fan-out                             ; 1301                   ;
; Highest non-global fan-out                  ; 609                    ;
; Total fan-out                               ; 17850                  ;
; Average fan-out                             ; 3.15                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4210 / 6272 ( 67 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2839                 ; 0                              ;
;     -- Register only                        ; 264                  ; 0                              ;
;     -- Combinational with a register        ; 1107                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2240                 ; 0                              ;
;     -- 3 input functions                    ; 1057                 ; 0                              ;
;     -- <=2 input functions                  ; 649                  ; 0                              ;
;     -- Register only                        ; 264                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3313                 ; 0                              ;
;     -- arithmetic mode                      ; 633                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1371                 ; 0                              ;
;     -- Dedicated logic registers            ; 1371 / 6272 ( 22 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 319 / 392 ( 81 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 34                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 30 ( 27 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 9 / 12 ( 75 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 17985                ; 5                              ;
;     -- Registered Connections               ; 5510                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; E1    ; 1        ; 0            ; 11           ; 7            ; 1371                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst  ; N13   ; 5        ; 34           ; 2            ; 21           ; 609                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; result[0]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[10] ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[11] ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[12] ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[13] ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[14] ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[15] ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[16] ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[17] ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[18] ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[19] ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[1]  ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[20] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[21] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[22] ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[23] ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[24] ; M9    ; 4        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[25] ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[26] ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[27] ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[28] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[29] ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[2]  ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[30] ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[31] ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[3]  ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[4]  ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[5]  ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[6]  ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[7]  ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[8]  ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[9]  ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; result[6]               ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; result[17]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; result[10]              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 17 ( 35 % )  ; 2.5V          ; --           ;
; 2        ; 7 / 19 ( 37 % )  ; 2.5V          ; --           ;
; 3        ; 8 / 26 ( 31 % )  ; 2.5V          ; --           ;
; 4        ; 1 / 27 ( 4 % )   ; 2.5V          ; --           ;
; 5        ; 3 / 25 ( 12 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 26 ( 8 % )   ; 2.5V          ; --           ;
; 8        ; 11 / 26 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; result[9]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; result[20]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; result[8]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 195        ; 8        ; result[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 189        ; 8        ; result[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; result[10]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; result[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; result[21]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; result[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; result[27]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; result[18]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; result[23]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; result[17]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; result[16]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; result[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; result[25]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; result[28]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; result[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; result[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; result[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 65         ; 3        ; result[31]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; result[26]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; result[12]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; result[24]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; result[22]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; result[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 43         ; 2        ; result[19]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; result[13]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; result[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; result[14]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; result[30]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; result[29]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; result[0]  ; Incomplete set of assignments ;
; result[1]  ; Incomplete set of assignments ;
; result[2]  ; Incomplete set of assignments ;
; result[3]  ; Incomplete set of assignments ;
; result[4]  ; Incomplete set of assignments ;
; result[5]  ; Incomplete set of assignments ;
; result[6]  ; Incomplete set of assignments ;
; result[7]  ; Incomplete set of assignments ;
; result[8]  ; Incomplete set of assignments ;
; result[9]  ; Incomplete set of assignments ;
; result[10] ; Incomplete set of assignments ;
; result[11] ; Incomplete set of assignments ;
; result[12] ; Incomplete set of assignments ;
; result[13] ; Incomplete set of assignments ;
; result[14] ; Incomplete set of assignments ;
; result[15] ; Incomplete set of assignments ;
; result[16] ; Incomplete set of assignments ;
; result[17] ; Incomplete set of assignments ;
; result[18] ; Incomplete set of assignments ;
; result[19] ; Incomplete set of assignments ;
; result[20] ; Incomplete set of assignments ;
; result[21] ; Incomplete set of assignments ;
; result[22] ; Incomplete set of assignments ;
; result[23] ; Incomplete set of assignments ;
; result[24] ; Incomplete set of assignments ;
; result[25] ; Incomplete set of assignments ;
; result[26] ; Incomplete set of assignments ;
; result[27] ; Incomplete set of assignments ;
; result[28] ; Incomplete set of assignments ;
; result[29] ; Incomplete set of assignments ;
; result[30] ; Incomplete set of assignments ;
; result[31] ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; result[0]  ; Missing location assignment   ;
; result[1]  ; Missing location assignment   ;
; result[2]  ; Missing location assignment   ;
; result[3]  ; Missing location assignment   ;
; result[4]  ; Missing location assignment   ;
; result[5]  ; Missing location assignment   ;
; result[6]  ; Missing location assignment   ;
; result[7]  ; Missing location assignment   ;
; result[8]  ; Missing location assignment   ;
; result[9]  ; Missing location assignment   ;
; result[10] ; Missing location assignment   ;
; result[11] ; Missing location assignment   ;
; result[12] ; Missing location assignment   ;
; result[13] ; Missing location assignment   ;
; result[14] ; Missing location assignment   ;
; result[15] ; Missing location assignment   ;
; result[16] ; Missing location assignment   ;
; result[17] ; Missing location assignment   ;
; result[18] ; Missing location assignment   ;
; result[19] ; Missing location assignment   ;
; result[20] ; Missing location assignment   ;
; result[21] ; Missing location assignment   ;
; result[22] ; Missing location assignment   ;
; result[23] ; Missing location assignment   ;
; result[24] ; Missing location assignment   ;
; result[25] ; Missing location assignment   ;
; result[26] ; Missing location assignment   ;
; result[27] ; Missing location assignment   ;
; result[28] ; Missing location assignment   ;
; result[29] ; Missing location assignment   ;
; result[30] ; Missing location assignment   ;
; result[31] ; Missing location assignment   ;
+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                      ; Entity Name       ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+-------------------+--------------+
; |openmips_min_sopc                       ; 4210 (0)    ; 1371 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 34   ; 0            ; 2839 (0)     ; 264 (0)           ; 1107 (0)         ; |openmips_min_sopc                                                                       ; openmips_min_sopc ; work         ;
;    |inst_rom:inst_rom0|                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|inst_rom:inst_rom0                                                    ; inst_rom          ; work         ;
;    |openmips:openmips0|                  ; 4199 (0)    ; 1371 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2828 (0)     ; 264 (0)           ; 1107 (0)         ; |openmips_min_sopc|openmips:openmips0                                                    ; openmips          ; work         ;
;       |csr:csr0|                         ; 404 (404)   ; 289 (289)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 65 (65)           ; 224 (224)        ; |openmips_min_sopc|openmips:openmips0|csr:csr0                                           ; csr               ; work         ;
;       |ctrl:ctrl0|                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|openmips:openmips0|ctrl:ctrl0                                         ; ctrl              ; work         ;
;       |div:div0|                         ; 433 (433)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (261)    ; 0 (0)             ; 172 (172)        ; |openmips_min_sopc|openmips:openmips0|div:div0                                           ; div               ; work         ;
;       |ex:ex0|                           ; 1538 (1394) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1537 (1393)  ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0                                             ; ex                ; work         ;
;          |lpm_add_sub:Add4|              ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_add_sub:Add4                            ; lpm_add_sub       ; work         ;
;             |add_sub_pvi:auto_generated| ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_add_sub:Add4|add_sub_pvi:auto_generated ; add_sub_pvi       ; work         ;
;          |lpm_mult:Mult0|                ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0                              ; lpm_mult          ; work         ;
;             |mult_7dt:auto_generated|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated      ; mult_7dt          ; work         ;
;       |ex_mem:ex_mem0|                   ; 120 (120)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 118 (118)        ; |openmips_min_sopc|openmips:openmips0|ex_mem:ex_mem0                                     ; ex_mem            ; work         ;
;       |id:id0|                           ; 541 (541)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 501 (501)    ; 0 (0)             ; 40 (40)          ; |openmips_min_sopc|openmips:openmips0|id:id0                                             ; id                ; work         ;
;       |id_ex:id_ex0|                     ; 185 (185)   ; 153 (153)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 153 (153)        ; |openmips_min_sopc|openmips:openmips0|id_ex:id_ex0                                       ; id_ex             ; work         ;
;       |if_id:if_id0|                     ; 59 (59)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 49 (49)          ; |openmips_min_sopc|openmips:openmips0|if_id:if_id0                                       ; if_id             ; work         ;
;       |mem:mem0|                         ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 3 (3)            ; |openmips_min_sopc|openmips:openmips0|mem:mem0                                           ; mem               ; work         ;
;       |mem_wb:mem_wb0|                   ; 80 (80)     ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 78 (78)          ; |openmips_min_sopc|openmips:openmips0|mem_wb:mem_wb0                                     ; mem_wb            ; work         ;
;       |pc_reg:pc_reg0|                   ; 136 (136)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 1 (1)             ; 32 (32)          ; |openmips_min_sopc|openmips:openmips0|pc_reg:pc_reg0                                     ; pc_reg            ; work         ;
;       |regfile:regfile1|                 ; 618 (618)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 198 (198)         ; 283 (283)        ; |openmips_min_sopc|openmips:openmips0|regfile:regfile1                                   ; regfile           ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; result[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; rst                                                         ;                   ;         ;
;      - openmips:openmips0|div:div0|ready_o                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[3]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|timer_int_o              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[0]                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[0]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[1]                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[1]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[2]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[3]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[4]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[5]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[6]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[7]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[7]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[8]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[9]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[10]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[11]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[12]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[13]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[14]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[15]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[16]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[17]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[18]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[19]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[20]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[21]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[22]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[23]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[24]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[25]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[26]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[27]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[28]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[29]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[30]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec[31]                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop[5]          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_alusel[0]         ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[0]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[1]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[2]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[3]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[4]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[5]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[6]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[7]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[8]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[9]   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[10]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[11]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[12]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[13]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[14]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[15]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[16]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[17]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[18]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[19]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[20]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[21]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[22]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[23]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[24]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[25]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[26]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[27]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[28]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[29]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[30]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[31]  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[0]             ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[3]             ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[1]             ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[2]             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[0]             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[1]             ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype[12]    ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype[8]     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~0                   ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~2                   ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[2]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~4                   ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[3]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~6                   ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[4]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~8                   ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[5]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~10                  ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[6]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~12                  ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[7]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~14                  ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[8]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~16                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[9]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~18                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[10]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~20                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[11]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~22                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[12]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~24                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[13]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~26                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[14]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~28                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[15]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[16]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~30                  ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[17]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~32                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[18]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~34                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[19]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~36                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[20]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~38                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[21]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~40                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[22]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~42                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[23]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~44                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~46                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[24]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~48                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[25]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~50                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[26]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~52                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[27]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~54                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[28]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~56                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[29]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[30]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~58                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[31]                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~60                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~62                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~0                   ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~2                   ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~4                   ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~6                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~8                   ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~10                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~12                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~14                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~16                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~18                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~20                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~22                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~24                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~26                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~28                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~30                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~32                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~34                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~36                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~38                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~40                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~42                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~44                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~46                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~48                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~50                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~52                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~54                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~56                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~58                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~60                  ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~62                  ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux3~2                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux3~3                     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux3~6                     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux3~7                     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux3~21                    ; 1                 ; 0       ;
;      - openmips:openmips0|id:id0|stallreq~3                 ; 1                 ; 0       ;
;      - openmips:openmips0|id:id0|stallreq~5                 ; 1                 ; 0       ;
;      - openmips:openmips0|id:id0|stallreq~6                 ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_start_o~0              ; 1                 ; 0       ;
;      - openmips:openmips0|mem:mem0|always5~0                ; 1                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[0]~2        ; 1                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[3]~3        ; 1                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype~0      ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~11          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~18          ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[3]~5        ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[3]~6        ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|Equal0~1               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype~2      ; 1                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~0            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address~0    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[0]              ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|divisor[31]~0            ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o[35]~1           ; 1                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address~1    ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd~1              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|Equal23~0                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|Equal24~2                ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[2]~7        ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|Selector68~1             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mie~0                    ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mie[17]~1                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[32]             ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt~7                    ; 1                 ; 0       ;
;      - openmips:openmips0|div:div0|state~17                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~18                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~19                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Equal0~10                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~20                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt[0]~8                 ; 1                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data~0 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[23]~1           ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[0]~0         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[1]~1         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[2]~2         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[3]~3         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[4]~4         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[5]~5         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[6]~6         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[7]~7         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[8]~8         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[9]~9         ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[10]~10       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[11]~11       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[12]~12       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[13]~13       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[14]~14       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[15]~15       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[16]~16       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[17]~17       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[18]~18       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[19]~19       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[20]~20       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[21]~21       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[22]~22       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[23]~23       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[24]~24       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[25]~25       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[26]~26       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[27]~27       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[28]~28       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[29]~29       ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[30]~30       ; 1                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[17]~1           ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|always1~3        ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|always1~4        ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|rdata1[2]~14     ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|rdata1[30]~16    ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|rdata1[1]~17     ; 1                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|flush~0                ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[17]~7           ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus~0                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[0]~1             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1088        ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1091        ; 1                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1099        ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wreg~0            ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~0         ; 1                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc~60              ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~1         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~2         ; 1                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~3         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~4         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~5         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~6         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~7         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~8         ; 1                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~9         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~10        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~11        ; 1                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~12        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~13        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~14        ; 1                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~15        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~16        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~17        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~18        ; 1                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~19        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~20        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~21        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~22        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~23        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~24        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~25        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~26        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~27        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~28        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~29        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~30        ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~31        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|divisor[31]~1            ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~0                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime[9]~1               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|misa[0]~0                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|fcsr[0]~2                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|frm[0]~0                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|fflags[0]~0              ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc~64              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~2                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~3                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~4                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~5                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~6                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~7                  ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~8                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~9                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~10                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[12]~4            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus~5                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[12]~6            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~11                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus~7                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~12                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~13                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~14                 ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~15                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~16                 ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~17                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~18                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~19                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~20                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~21                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~22                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~23                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~24                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~25                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~26                 ; 1                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~27                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~28                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~29                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtime~30                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[1]~39               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux16~15                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux17~21                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux19~14                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux22~14                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux23~14                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux30~16                   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~24          ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[0]~8        ; 1                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~25          ; 1                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|ce~0               ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[0]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[0]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[0]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[1]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[1]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[1]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[2]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[2]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[2]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[3]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[3]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[3]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[4]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[4]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[4]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[5]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[5]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[5]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[6]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[6]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[6]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[7]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[7]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[7]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[8]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[8]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[8]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[9]           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[9]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[9]                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[10]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[10]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[10]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[11]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[11]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[11]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[12]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[12]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[12]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[13]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[13]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[13]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[14]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[14]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[14]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[15]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[15]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[15]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[16]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[16]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[16]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[17]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[17]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[17]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[18]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[18]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[18]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[19]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[19]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[19]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[20]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[20]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[20]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[21]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[21]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[21]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[22]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[22]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[22]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[23]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[23]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[23]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[24]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[24]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[24]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[25]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[25]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[25]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[26]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[26]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[26]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[27]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[27]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[27]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[28]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[28]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[28]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[29]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[29]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[29]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[30]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[30]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[30]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[31]                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[31]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[31]          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[31]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[31]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[3]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[15]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[13]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[1]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[14]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[12]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[0]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[11]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[9]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[10]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[8]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[2]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[1]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[3]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[2]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[0]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[7]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[6]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[5]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[4]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[4]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[23]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[21]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[22]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[20]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[19]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[17]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[18]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[16]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[29]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[28]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[30]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[27]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[25]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[26]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[24]                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[0]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[1]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[2]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[3]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[4]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[5]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[6]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[7]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[8]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[9]                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[10]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[11]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[12]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[13]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[14]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[15]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[16]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[17]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[18]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[19]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[20]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[21]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[22]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[23]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[24]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[25]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[26]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[27]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[28]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[29]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[30]               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|data_o[31]               ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[30]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[29]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[28]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[27]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[26]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[25]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[24]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[23]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[22]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[21]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[20]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[19]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[18]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[17]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[16]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[15]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[14]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[13]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[12]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[11]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[10]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[9]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[8]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[7]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[6]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[5]                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[0]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[2]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[3]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[4]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[8]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[9]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[1]     ; 1                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[0]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[1]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[2]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[3]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[4]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[5]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[6]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[7]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[8]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[9]          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[10]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[11]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[12]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[13]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[14]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[15]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[16]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[17]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[18]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[19]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[20]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[21]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[22]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[23]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[24]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[25]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[26]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[27]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[28]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[29]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[30]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[31]         ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[5]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[7]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[9]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[10]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[11]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[12]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[13]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[14]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[15]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[16]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[17]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[18]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[4]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[2]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[3]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[6]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[8]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[0]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[1]              ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[19]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[20]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[21]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[22]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[23]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[24]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[25]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[26]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[27]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[28]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[29]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[30]             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[31]             ; 0                 ; 0       ;
; clk                                                         ;                   ;         ;
+-------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                     ;
+-------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                             ; PIN_E1             ; 71      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; clk                                             ; PIN_E1             ; 1301    ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|csr:csr0|always1~6           ; LCCOMB_X28_Y5_N26  ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|csr:csr0|fcsr[0]~2           ; LCCOMB_X24_Y5_N14  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|fflags[0]~0         ; LCCOMB_X24_Y5_N2   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|frm[0]~0            ; LCCOMB_X24_Y5_N12  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mepc[1]~30          ; LCCOMB_X23_Y6_N18  ; 34      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mepc[1]~39          ; LCCOMB_X22_Y6_N0   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mie[17]~1           ; LCCOMB_X25_Y7_N6   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|misa[0]~0           ; LCCOMB_X24_Y5_N24  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mstatus[0]~1        ; LCCOMB_X26_Y7_N6   ; 28      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mstatus[12]~6       ; LCCOMB_X26_Y7_N8   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mtime[9]~1          ; LCCOMB_X24_Y5_N20  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~2      ; LCCOMB_X21_Y10_N22 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~11           ; LCCOMB_X26_Y12_N10 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[2]~6            ; LCCOMB_X26_Y12_N2  ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[1]~3       ; LCCOMB_X25_Y15_N22 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[33]~0      ; LCCOMB_X25_Y15_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|divisor[31]~1       ; LCCOMB_X24_Y17_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|result_o[35]~1      ; LCCOMB_X22_Y10_N6  ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.01            ; FF_X28_Y11_N9      ; 37      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.10            ; FF_X28_Y11_N31     ; 71      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Mux32~7               ; LCCOMB_X23_Y14_N6  ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr10~3            ; LCCOMB_X25_Y14_N8  ; 64      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr13~6            ; LCCOMB_X23_Y13_N30 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr1~8             ; LCCOMB_X22_Y15_N10 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|id:id0|always1~4             ; LCCOMB_X21_Y10_N24 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|id:id0|always2~4             ; LCCOMB_X21_Y10_N18 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_excepttype~2 ; LCCOMB_X22_Y10_N30 ; 40      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|if_id:if_id0|id_pc~0         ; LCCOMB_X21_Y7_N14  ; 161     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[17]~9      ; LCCOMB_X17_Y7_N12  ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc~61         ; LCCOMB_X22_Y7_N0   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1089   ; LCCOMB_X10_Y6_N26  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1092   ; LCCOMB_X16_Y6_N22  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1093   ; LCCOMB_X10_Y6_N28  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1094   ; LCCOMB_X10_Y6_N30  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1095   ; LCCOMB_X10_Y6_N8   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1096   ; LCCOMB_X14_Y6_N2   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1097   ; LCCOMB_X10_Y6_N14  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1098   ; LCCOMB_X10_Y6_N20  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1099   ; LCCOMB_X16_Y6_N8   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1100   ; LCCOMB_X10_Y6_N2   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1101   ; LCCOMB_X10_Y6_N24  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1102   ; LCCOMB_X10_Y6_N18  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1103   ; LCCOMB_X10_Y6_N12  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1104   ; LCCOMB_X10_Y6_N10  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~1105   ; LCCOMB_X10_Y6_N0   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rst                                             ; PIN_N13            ; 609     ; Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                            ;
+--------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                        ; PIN_E1             ; 1301    ; 541                                  ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|csr:csr0|always1~6      ; LCCOMB_X28_Y5_N26  ; 32      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~2 ; LCCOMB_X21_Y10_N22 ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|ex:ex0|Mux32~7          ; LCCOMB_X23_Y14_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr10~3       ; LCCOMB_X25_Y14_N8  ; 64      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr13~6       ; LCCOMB_X23_Y13_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr1~8        ; LCCOMB_X22_Y15_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|id:id0|always1~4        ; LCCOMB_X21_Y10_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|id:id0|always2~4        ; LCCOMB_X21_Y10_N18 ; 32      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; rst~input ; 609                 ;
+-----------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,772 / 32,401 ( 24 % ) ;
; C16 interconnects     ; 133 / 1,326 ( 10 % )    ;
; C4 interconnects      ; 5,604 / 21,816 ( 26 % ) ;
; Direct links          ; 708 / 32,401 ( 2 % )    ;
; Global clocks         ; 9 / 10 ( 90 % )         ;
; Local interconnects   ; 1,653 / 10,320 ( 16 % ) ;
; R24 interconnects     ; 190 / 1,289 ( 15 % )    ;
; R4 interconnects      ; 6,350 / 28,186 ( 23 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.20) ; Number of LABs  (Total = 319) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 11                            ;
; 3                                           ; 5                             ;
; 4                                           ; 10                            ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 8                             ;
; 9                                           ; 7                             ;
; 10                                          ; 6                             ;
; 11                                          ; 11                            ;
; 12                                          ; 8                             ;
; 13                                          ; 11                            ;
; 14                                          ; 21                            ;
; 15                                          ; 27                            ;
; 16                                          ; 176                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 319) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 229                           ;
; 1 Clock enable                     ; 100                           ;
; 1 Sync. clear                      ; 26                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 74                            ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.22) ; Number of LABs  (Total = 319) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 4                             ;
; 2                                            ; 10                            ;
; 3                                            ; 3                             ;
; 4                                            ; 8                             ;
; 5                                            ; 1                             ;
; 6                                            ; 7                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 12                            ;
; 16                                           ; 56                            ;
; 17                                           ; 26                            ;
; 18                                           ; 28                            ;
; 19                                           ; 38                            ;
; 20                                           ; 15                            ;
; 21                                           ; 10                            ;
; 22                                           ; 12                            ;
; 23                                           ; 6                             ;
; 24                                           ; 9                             ;
; 25                                           ; 1                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 6                             ;
; 31                                           ; 8                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.21) ; Number of LABs  (Total = 319) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 12                            ;
; 2                                               ; 24                            ;
; 3                                               ; 31                            ;
; 4                                               ; 26                            ;
; 5                                               ; 17                            ;
; 6                                               ; 18                            ;
; 7                                               ; 26                            ;
; 8                                               ; 25                            ;
; 9                                               ; 26                            ;
; 10                                              ; 18                            ;
; 11                                              ; 12                            ;
; 12                                              ; 13                            ;
; 13                                              ; 7                             ;
; 14                                              ; 5                             ;
; 15                                              ; 13                            ;
; 16                                              ; 37                            ;
; 17                                              ; 1                             ;
; 18                                              ; 4                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.95) ; Number of LABs  (Total = 319) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 8                             ;
; 9                                            ; 7                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 11                            ;
; 14                                           ; 13                            ;
; 15                                           ; 7                             ;
; 16                                           ; 14                            ;
; 17                                           ; 16                            ;
; 18                                           ; 11                            ;
; 19                                           ; 8                             ;
; 20                                           ; 10                            ;
; 21                                           ; 9                             ;
; 22                                           ; 19                            ;
; 23                                           ; 8                             ;
; 24                                           ; 15                            ;
; 25                                           ; 20                            ;
; 26                                           ; 10                            ;
; 27                                           ; 18                            ;
; 28                                           ; 11                            ;
; 29                                           ; 9                             ;
; 30                                           ; 11                            ;
; 31                                           ; 8                             ;
; 32                                           ; 13                            ;
; 33                                           ; 10                            ;
; 34                                           ; 6                             ;
; 35                                           ; 2                             ;
; 36                                           ; 2                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 2            ; 0            ; 2            ; 0            ; 0            ; 34        ; 2            ; 0            ; 34        ; 34        ; 0            ; 32           ; 0            ; 0            ; 2            ; 0            ; 32           ; 2            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 32           ; 34           ; 32           ; 34           ; 34           ; 0         ; 32           ; 34           ; 0         ; 0         ; 34           ; 2            ; 34           ; 34           ; 32           ; 34           ; 2            ; 32           ; 34           ; 34           ; 34           ; 2            ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                 ;
+-----------------+-----------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                    ; Delay Added in ns ;
+-----------------+-----------------------------------------------------------------------------------------+-------------------+
; clk             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[0],openmips:openmips0|id_ex:id_ex0|ex_aluop[1] ; 1153.4            ;
; I/O             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[0],openmips:openmips0|id_ex:id_ex0|ex_aluop[1] ; 821.9             ;
; clk,I/O         ; clk                                                                                     ; 367.0             ;
; I/O             ; clk                                                                                     ; 244.5             ;
; I/O             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                             ; 223.4             ;
; clk,I/O         ; openmips:openmips0|id_ex:id_ex0|ex_aluop[0],openmips:openmips0|id_ex:id_ex0|ex_aluop[1] ; 176.0             ;
; I/O             ; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[1]                                        ; 167.9             ;
; rst             ; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[1]                                        ; 154.3             ;
; clk,rst         ; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[1]                                        ; 151.9             ;
; clk             ; clk                                                                                     ; 104.5             ;
+-----------------+-----------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                      ;
+-----------------------------------------------------+------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                     ; Delay Added in ns ;
+-----------------------------------------------------+------------------------------------------+-------------------+
; rst                                                 ; openmips:openmips0|ctrl:ctrl0|new_pc[18] ; 6.858             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]         ; openmips:openmips0|ex:ex0|wdata_o[2]     ; 5.631             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[0]         ; openmips:openmips0|ex:ex0|wdata_o[2]     ; 5.623             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[2]         ; openmips:openmips0|ex:ex0|wdata_o[28]    ; 5.621             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[7]         ; openmips:openmips0|ex:ex0|wdata_o[28]    ; 5.621             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[3]         ; openmips:openmips0|ex:ex0|wdata_o[28]    ; 5.621             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[4]         ; openmips:openmips0|ex:ex0|wdata_o[28]    ; 5.621             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[5]         ; openmips:openmips0|ex:ex0|wdata_o[28]    ; 5.621             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[6]         ; openmips:openmips0|ex:ex0|wdata_o[28]    ; 5.621             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[1]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 4.707             ;
; openmips:openmips0|csr:csr0|mepc[2]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[2]  ; 4.136             ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[0]        ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 4.004             ;
; openmips:openmips0|csr:csr0|mepc[19]                ; openmips:openmips0|ctrl:ctrl0|new_pc[19] ; 3.985             ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[1]        ; openmips:openmips0|ex:ex0|wdata_o[0]     ; 3.978             ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[2]        ; openmips:openmips0|ex:ex0|wdata_o[0]     ; 3.978             ;
; openmips:openmips0|csr:csr0|mepc[18]                ; openmips:openmips0|ctrl:ctrl0|new_pc[18] ; 3.974             ;
; openmips:openmips0|csr:csr0|mepc[11]                ; openmips:openmips0|ctrl:ctrl0|new_pc[11] ; 3.957             ;
; openmips:openmips0|csr:csr0|mepc[0]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[0]  ; 3.956             ;
; openmips:openmips0|csr:csr0|mepc[31]                ; openmips:openmips0|ctrl:ctrl0|new_pc[31] ; 3.952             ;
; openmips:openmips0|csr:csr0|mepc[25]                ; openmips:openmips0|ctrl:ctrl0|new_pc[25] ; 3.907             ;
; openmips:openmips0|csr:csr0|mepc[3]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[3]  ; 3.905             ;
; openmips:openmips0|csr:csr0|mepc[1]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[1]  ; 3.903             ;
; openmips:openmips0|csr:csr0|mepc[17]                ; openmips:openmips0|ctrl:ctrl0|new_pc[17] ; 3.880             ;
; openmips:openmips0|csr:csr0|mepc[23]                ; openmips:openmips0|ctrl:ctrl0|new_pc[23] ; 3.872             ;
; openmips:openmips0|csr:csr0|mepc[15]                ; openmips:openmips0|ctrl:ctrl0|new_pc[15] ; 3.865             ;
; openmips:openmips0|csr:csr0|mepc[24]                ; openmips:openmips0|ctrl:ctrl0|new_pc[24] ; 3.831             ;
; openmips:openmips0|csr:csr0|mepc[26]                ; openmips:openmips0|ctrl:ctrl0|new_pc[26] ; 3.808             ;
; openmips:openmips0|csr:csr0|mepc[22]                ; openmips:openmips0|ctrl:ctrl0|new_pc[22] ; 3.807             ;
; openmips:openmips0|csr:csr0|mepc[16]                ; openmips:openmips0|ctrl:ctrl0|new_pc[16] ; 3.785             ;
; openmips:openmips0|csr:csr0|mepc[8]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[8]  ; 3.783             ;
; openmips:openmips0|csr:csr0|mepc[20]                ; openmips:openmips0|ctrl:ctrl0|new_pc[20] ; 3.767             ;
; openmips:openmips0|div:div0|result_o[56]            ; openmips:openmips0|ex:ex0|wdata_o[24]    ; 3.730             ;
; openmips:openmips0|div:div0|result_o[58]            ; openmips:openmips0|ex:ex0|wdata_o[26]    ; 3.714             ;
; openmips:openmips0|csr:csr0|mepc[30]                ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 3.684             ;
; openmips:openmips0|csr:csr0|mepc[14]                ; openmips:openmips0|ctrl:ctrl0|new_pc[14] ; 3.681             ;
; openmips:openmips0|csr:csr0|mepc[12]                ; openmips:openmips0|ctrl:ctrl0|new_pc[12] ; 3.676             ;
; openmips:openmips0|csr:csr0|mepc[13]                ; openmips:openmips0|ctrl:ctrl0|new_pc[13] ; 3.671             ;
; openmips:openmips0|csr:csr0|mepc[21]                ; openmips:openmips0|ctrl:ctrl0|new_pc[21] ; 3.670             ;
; openmips:openmips0|div:div0|result_o[22]            ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[24]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[23]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[8]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[15]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[16]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[20]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|div:div0|result_o[54]            ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[22]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[6]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[14]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[17]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[9]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[26]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[27]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[7]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[21]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[19]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[25]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[18]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[10]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[28]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[12]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[13]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[29]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[30]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[5]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[11]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[3]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[3]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[4]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[4]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[2]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[2]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[0]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[0]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[31]         ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[1]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[1]          ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.663             ;
; openmips:openmips0|csr:csr0|mepc[6]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[6]  ; 3.660             ;
; openmips:openmips0|csr:csr0|mepc[28]                ; openmips:openmips0|ctrl:ctrl0|new_pc[28] ; 3.600             ;
; openmips:openmips0|csr:csr0|mepc[5]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[5]  ; 3.574             ;
; openmips:openmips0|csr:csr0|mepc[27]                ; openmips:openmips0|ctrl:ctrl0|new_pc[27] ; 3.565             ;
; openmips:openmips0|csr:csr0|mepc[10]                ; openmips:openmips0|ctrl:ctrl0|new_pc[10] ; 3.565             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[0]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 3.562             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[2]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 3.562             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[8]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 3.562             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[9]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 3.562             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[4]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 3.562             ;
; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[3]    ; openmips:openmips0|csr:csr0|data_o[30]   ; 3.562             ;
; openmips:openmips0|csr:csr0|mepc[29]                ; openmips:openmips0|ctrl:ctrl0|new_pc[29] ; 3.560             ;
; openmips:openmips0|csr:csr0|mepc[7]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[7]  ; 3.542             ;
; openmips:openmips0|csr:csr0|mepc[4]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[4]  ; 3.539             ;
; openmips:openmips0|csr:csr0|mepc[9]                 ; openmips:openmips0|ctrl:ctrl0|new_pc[9]  ; 3.489             ;
; openmips:openmips0|div:div0|result_o[23]            ; openmips:openmips0|ex:ex0|wdata_o[23]    ; 3.482             ;
; openmips:openmips0|div:div0|result_o[55]            ; openmips:openmips0|ex:ex0|wdata_o[23]    ; 3.482             ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address[22] ; openmips:openmips0|ex:ex0|wdata_o[22]    ; 3.404             ;
; openmips:openmips0|div:div0|result_o[43]            ; openmips:openmips0|ex:ex0|wdata_o[11]    ; 3.400             ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address[1]  ; openmips:openmips0|ex:ex0|wdata_o[1]     ; 3.344             ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address[18] ; openmips:openmips0|ex:ex0|wdata_o[18]    ; 3.280             ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address[3]  ; openmips:openmips0|ex:ex0|wdata_o[3]     ; 3.277             ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[28]         ; openmips:openmips0|ex:ex0|logicout[28]   ; 3.264             ;
+-----------------------------------------------------+------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "except"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 32 pins of 34 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 295 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'except.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: openmips0|ex0|WideOr14~0  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/Github/OpenRSIC-V/rsic/9_except_old/openmips_min_sopc.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[0] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[2] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[4] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[5] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[16] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[20] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[21] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[22] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[23] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[24] File: D:/Github/OpenRSIC-V/rsic/9_except_old/if_id.v Line: 19
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr10~3  File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 267
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|csr:csr0|always1~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ctrl:ctrl0|new_pc[31]~2  File: D:/Github/OpenRSIC-V/rsic/9_except_old/ctrl.v Line: 25
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|Mux32~7  File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr13~6  File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 317
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux16~2 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux17~9 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux18~0 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux19~2 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux20~0 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux21~0 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux22~2 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux23~2 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux28~12 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux29~21 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 315
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr1~8  File: D:/Github/OpenRSIC-V/rsic/9_except_old/ex.v Line: 131
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|id:id0|always1~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~1 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ctrl.v Line: 25
Info (176353): Automatically promoted node openmips:openmips0|id:id0|always2~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~1 File: D:/Github/OpenRSIC-V/rsic/9_except_old/ctrl.v Line: 25
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 2.5V VCCIO, 0 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170089): 4e+03 ns of routing delay (approximately 12.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:31
Info (11888): Total time spent on timing analysis during the Fitter is 17.60 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file D:/Github/OpenRSIC-V/rsic/9_except_old/output_files/except.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5677 megabytes
    Info: Processing ended: Tue Apr 26 19:44:30 2022
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Github/OpenRSIC-V/rsic/9_except_old/output_files/except.fit.smsg.


