Fitter report for ECCDH3DES
Tue Mar 15 20:20:05 2016
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. GXB Receiver Summary
 23. GXB Receiver Channel
 24. GXB Transmitter Summary
 25. GXB Transmitter Channel
 26. PCI Express Hard-IP Blocks
 27. Fitter Resource Utilization by Entity
 28. Delay Chain Summary
 29. Pad To Core Delay Chain Fanout
 30. Control Signals
 31. Global & Other Fast Signals
 32. Non-Global High Fan-Out Signals
 33. Fitter RAM Summary
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 15 20:20:05 2016       ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                      ; ECCDH3DES                                   ;
; Top-level Entity Name              ; system_fpga                                 ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX150DF31C7                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 52,364 / 149,760 ( 35 % )                   ;
;     Total combinational functions  ; 46,357 / 149,760 ( 31 % )                   ;
;     Dedicated logic registers      ; 24,789 / 149,760 ( 17 % )                   ;
; Total registers                    ; 24907                                       ;
; Total pins                         ; 171 / 508 ( 34 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,189,032 / 6,635,520 ( 33 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 720 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                              ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                              ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                              ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                              ;
; Total PLLs                         ; 2 / 8 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.97        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  32.6%      ;
;     Processor 4            ;  32.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; SW[0]         ; Incomplete set of assignments ;
; SW[1]         ; Incomplete set of assignments ;
; SW[2]         ; Incomplete set of assignments ;
; SW[3]         ; Incomplete set of assignments ;
; SW[4]         ; Incomplete set of assignments ;
; SW[5]         ; Incomplete set of assignments ;
; SW[6]         ; Incomplete set of assignments ;
; SW[7]         ; Incomplete set of assignments ;
; SW[8]         ; Incomplete set of assignments ;
; SW[9]         ; Incomplete set of assignments ;
; SW[10]        ; Incomplete set of assignments ;
; SW[11]        ; Incomplete set of assignments ;
; SW[12]        ; Incomplete set of assignments ;
; SW[13]        ; Incomplete set of assignments ;
; SW[14]        ; Incomplete set of assignments ;
; SW[15]        ; Incomplete set of assignments ;
; SW[16]        ; Incomplete set of assignments ;
; SW[17]        ; Incomplete set of assignments ;
; KEY[1]        ; Incomplete set of assignments ;
; KEY[2]        ; Incomplete set of assignments ;
; KEY[3]        ; Incomplete set of assignments ;
; LEDG[0]       ; Incomplete set of assignments ;
; LEDG[1]       ; Incomplete set of assignments ;
; LEDG[2]       ; Incomplete set of assignments ;
; LEDG[3]       ; Incomplete set of assignments ;
; LEDG[4]       ; Incomplete set of assignments ;
; LEDG[5]       ; Incomplete set of assignments ;
; LEDG[6]       ; Incomplete set of assignments ;
; LEDG[7]       ; Incomplete set of assignments ;
; LEDG[8]       ; Incomplete set of assignments ;
; LEDR[0]       ; Incomplete set of assignments ;
; LEDR[1]       ; Incomplete set of assignments ;
; LEDR[2]       ; Incomplete set of assignments ;
; LEDR[3]       ; Incomplete set of assignments ;
; LEDR[4]       ; Incomplete set of assignments ;
; LEDR[5]       ; Incomplete set of assignments ;
; LEDR[6]       ; Incomplete set of assignments ;
; LEDR[7]       ; Incomplete set of assignments ;
; LEDR[8]       ; Incomplete set of assignments ;
; LEDR[9]       ; Incomplete set of assignments ;
; LEDR[10]      ; Incomplete set of assignments ;
; LEDR[11]      ; Incomplete set of assignments ;
; LEDR[12]      ; Incomplete set of assignments ;
; LEDR[13]      ; Incomplete set of assignments ;
; LEDR[14]      ; Incomplete set of assignments ;
; LEDR[15]      ; Incomplete set of assignments ;
; LEDR[16]      ; Incomplete set of assignments ;
; LEDR[17]      ; Incomplete set of assignments ;
; DRAM_CLK      ; Incomplete set of assignments ;
; DRAM_CKE      ; Incomplete set of assignments ;
; DRAM_ADDR[0]  ; Incomplete set of assignments ;
; DRAM_ADDR[1]  ; Incomplete set of assignments ;
; DRAM_ADDR[2]  ; Incomplete set of assignments ;
; DRAM_ADDR[3]  ; Incomplete set of assignments ;
; DRAM_ADDR[4]  ; Incomplete set of assignments ;
; DRAM_ADDR[5]  ; Incomplete set of assignments ;
; DRAM_ADDR[6]  ; Incomplete set of assignments ;
; DRAM_ADDR[7]  ; Incomplete set of assignments ;
; DRAM_ADDR[8]  ; Incomplete set of assignments ;
; DRAM_ADDR[9]  ; Incomplete set of assignments ;
; DRAM_ADDR[10] ; Incomplete set of assignments ;
; DRAM_ADDR[11] ; Incomplete set of assignments ;
; DRAM_BA[0]    ; Incomplete set of assignments ;
; DRAM_BA[1]    ; Incomplete set of assignments ;
; DRAM_CS_N     ; Incomplete set of assignments ;
; DRAM_CAS_N    ; Incomplete set of assignments ;
; DRAM_RAS_N    ; Incomplete set of assignments ;
; DRAM_WE_N     ; Incomplete set of assignments ;
; DRAM_DQM[0]   ; Incomplete set of assignments ;
; DRAM_DQM[1]   ; Incomplete set of assignments ;
; DRAM_DQM[2]   ; Incomplete set of assignments ;
; DRAM_DQM[3]   ; Incomplete set of assignments ;
; HEX0[0]       ; Incomplete set of assignments ;
; HEX0[1]       ; Incomplete set of assignments ;
; HEX0[2]       ; Incomplete set of assignments ;
; HEX0[3]       ; Incomplete set of assignments ;
; HEX0[4]       ; Incomplete set of assignments ;
; HEX0[5]       ; Incomplete set of assignments ;
; HEX0[6]       ; Incomplete set of assignments ;
; HEX1[0]       ; Incomplete set of assignments ;
; HEX1[1]       ; Incomplete set of assignments ;
; HEX1[2]       ; Incomplete set of assignments ;
; HEX1[3]       ; Incomplete set of assignments ;
; HEX1[4]       ; Incomplete set of assignments ;
; HEX1[5]       ; Incomplete set of assignments ;
; HEX1[6]       ; Incomplete set of assignments ;
; HEX2[0]       ; Incomplete set of assignments ;
; HEX2[1]       ; Incomplete set of assignments ;
; HEX2[2]       ; Incomplete set of assignments ;
; HEX2[3]       ; Incomplete set of assignments ;
; HEX2[4]       ; Incomplete set of assignments ;
; HEX2[5]       ; Incomplete set of assignments ;
; HEX2[6]       ; Incomplete set of assignments ;
; HEX3[0]       ; Incomplete set of assignments ;
; HEX3[1]       ; Incomplete set of assignments ;
; HEX3[2]       ; Incomplete set of assignments ;
; HEX3[3]       ; Incomplete set of assignments ;
; HEX3[4]       ; Incomplete set of assignments ;
; HEX3[5]       ; Incomplete set of assignments ;
; HEX3[6]       ; Incomplete set of assignments ;
; HEX4[0]       ; Incomplete set of assignments ;
; HEX4[1]       ; Incomplete set of assignments ;
; HEX4[2]       ; Incomplete set of assignments ;
; HEX4[3]       ; Incomplete set of assignments ;
; HEX4[4]       ; Incomplete set of assignments ;
; HEX4[5]       ; Incomplete set of assignments ;
; HEX4[6]       ; Incomplete set of assignments ;
; HEX5[0]       ; Incomplete set of assignments ;
; HEX5[1]       ; Incomplete set of assignments ;
; HEX5[2]       ; Incomplete set of assignments ;
; HEX5[3]       ; Incomplete set of assignments ;
; HEX5[4]       ; Incomplete set of assignments ;
; HEX5[5]       ; Incomplete set of assignments ;
; HEX5[6]       ; Incomplete set of assignments ;
; HEX6[0]       ; Incomplete set of assignments ;
; HEX6[1]       ; Incomplete set of assignments ;
; HEX6[2]       ; Incomplete set of assignments ;
; HEX6[3]       ; Incomplete set of assignments ;
; HEX6[4]       ; Incomplete set of assignments ;
; HEX6[5]       ; Incomplete set of assignments ;
; HEX6[6]       ; Incomplete set of assignments ;
; HEX7[0]       ; Incomplete set of assignments ;
; HEX7[1]       ; Incomplete set of assignments ;
; HEX7[2]       ; Incomplete set of assignments ;
; HEX7[3]       ; Incomplete set of assignments ;
; HEX7[4]       ; Incomplete set of assignments ;
; HEX7[5]       ; Incomplete set of assignments ;
; HEX7[6]       ; Incomplete set of assignments ;
; PCIE_WAKE_N   ; Incomplete set of assignments ;
; DRAM_DQ[0]    ; Incomplete set of assignments ;
; DRAM_DQ[1]    ; Incomplete set of assignments ;
; DRAM_DQ[2]    ; Incomplete set of assignments ;
; DRAM_DQ[3]    ; Incomplete set of assignments ;
; DRAM_DQ[4]    ; Incomplete set of assignments ;
; DRAM_DQ[5]    ; Incomplete set of assignments ;
; DRAM_DQ[6]    ; Incomplete set of assignments ;
; DRAM_DQ[7]    ; Incomplete set of assignments ;
; DRAM_DQ[8]    ; Incomplete set of assignments ;
; DRAM_DQ[9]    ; Incomplete set of assignments ;
; DRAM_DQ[10]   ; Incomplete set of assignments ;
; DRAM_DQ[11]   ; Incomplete set of assignments ;
; DRAM_DQ[12]   ; Incomplete set of assignments ;
; DRAM_DQ[13]   ; Incomplete set of assignments ;
; DRAM_DQ[14]   ; Incomplete set of assignments ;
; DRAM_DQ[15]   ; Incomplete set of assignments ;
; DRAM_DQ[16]   ; Incomplete set of assignments ;
; DRAM_DQ[17]   ; Incomplete set of assignments ;
; DRAM_DQ[18]   ; Incomplete set of assignments ;
; DRAM_DQ[19]   ; Incomplete set of assignments ;
; DRAM_DQ[20]   ; Incomplete set of assignments ;
; DRAM_DQ[21]   ; Incomplete set of assignments ;
; DRAM_DQ[22]   ; Incomplete set of assignments ;
; DRAM_DQ[23]   ; Incomplete set of assignments ;
; DRAM_DQ[24]   ; Incomplete set of assignments ;
; DRAM_DQ[25]   ; Incomplete set of assignments ;
; DRAM_DQ[26]   ; Incomplete set of assignments ;
; DRAM_DQ[27]   ; Incomplete set of assignments ;
; DRAM_DQ[28]   ; Incomplete set of assignments ;
; DRAM_DQ[29]   ; Incomplete set of assignments ;
; DRAM_DQ[30]   ; Incomplete set of assignments ;
; DRAM_DQ[31]   ; Incomplete set of assignments ;
; FAN_CTRL      ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; PCIE_PERST_N  ; Incomplete set of assignments ;
; KEY[0]        ; Incomplete set of assignments ;
; PCIE_REFCLK_P ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+
; Node                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                   ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                               ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                               ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_bank[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[0]~_Duplicate_1   ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                   ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[1]~_Duplicate_1   ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[2]~_Duplicate_1   ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                   ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[0]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[1]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[2]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[3]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[4]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[5]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[6]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[7]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[8]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[9]~_Duplicate_1  ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                  ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[10]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[11]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[12]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[13]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[14]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[15]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[16]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[16]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[16]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[17]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[17]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[17]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[18]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[18]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[18]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[19]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[19]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[19]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[20]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[20]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[20]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[21]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[21]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[21]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[22]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[22]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[22]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[23]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[23]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[23]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[24]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[24]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[24]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[25]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[25]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[25]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[26]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[26]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[26]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[27]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[27]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[27]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[28]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[28]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[28]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[29]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[29]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[29]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[30]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[30]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[30]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[31]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|m_data[31]~_Duplicate_1 ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[31]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_dqm[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_dqm[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_dqm[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|m_dqm[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                 ; I                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_1         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_2         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_1  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_3         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_2  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_4         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_3  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_5         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_4  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_6         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_5  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_7         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_6  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_8         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_7  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_9         ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_8  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_10        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                  ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_9  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_11        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_10 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_12        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_11 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_13        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_12 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_14        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_13 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_15        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_14 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_15 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_16        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_15 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_16 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_17        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_16 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_16 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_17 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_18        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_17 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_17 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_18 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_19        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_18 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_18 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_19 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_20        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_19 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_19 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_20 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_21        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_20 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_20 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_21 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_22        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_21 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_21 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_22 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_23        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_22 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_22 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_23 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_24        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_23 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_23 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_24 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_25        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_24 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_24 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_25 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_26        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_25 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_25 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_26 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_27        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_26 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_26 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_27 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_28        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_27 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_27 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_28 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_29        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_28 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_28 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_29 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_30        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_29 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_29 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_30 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_31        ; Q                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_30 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_30 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_31 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                 ; OE               ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_31 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                    ;                  ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                   ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[16]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[17]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[18]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[19]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[20]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[21]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[22]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[23]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[24]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[25]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[26]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[27]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[28]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[29]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[30]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                  ; O                ;                       ;
; avalon_system:u0|avalon_system_sdram:sdram|za_data[31]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                  ; O                ;                       ;
+-------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                              ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; avalon_system_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; avalon_system_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 72680 ) ; 0.00 % ( 0 / 72680 )       ; 0.00 % ( 0 / 72680 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 72680 ) ; 0.00 % ( 0 / 72680 )       ; 0.00 % ( 0 / 72680 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 72408 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 251 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ecegridfs/a/mg181/Desktop/ECCDH3DES/fpga/output_files/ECCDH3DES.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 52,364 / 149,760 ( 35 % )      ;
;     -- Combinational with no register       ; 27575                          ;
;     -- Register only                        ; 6007                           ;
;     -- Combinational with a register        ; 18782                          ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 33083                          ;
;     -- 3 input functions                    ; 8686                           ;
;     -- <=2 input functions                  ; 4588                           ;
;     -- Register only                        ; 6007                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 44995                          ;
;     -- arithmetic mode                      ; 1362                           ;
;                                             ;                                ;
; Total registers*                            ; 24,907 / 152,165 ( 16 % )      ;
;     -- Dedicated logic registers            ; 24,789 / 149,760 ( 17 % )      ;
;     -- I/O registers                        ; 118 / 2,405 ( 5 % )            ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 5,143 / 9,360 ( 55 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 171 / 508 ( 34 % )             ;
;     -- Clock pins                           ; 3 / 10 ( 30 % )                ;
;     -- Dedicated input pins                 ; 5 / 25 ( 20 % )                ;
;                                             ;                                ;
; Global signals                              ; 17                             ;
; M9Ks                                        ; 289 / 720 ( 40 % )             ;
; Total block memory bits                     ; 2,189,032 / 6,635,520 ( 33 % ) ;
; Total block memory implementation bits      ; 2,663,424 / 6,635,520 ( 40 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )                ;
; PLLs                                        ; 2 / 8 ( 25 % )                 ;
; Global clocks                               ; 17 / 30 ( 57 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 1 / 8 ( 13 % )                 ;
; GXB Receiver channel PMAs                   ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PCSs                ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PMAs                ; 1 / 8 ( 13 % )                 ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 22.4% / 21.5% / 23.6%          ;
; Peak interconnect usage (total/H/V)         ; 83.0% / 80.4% / 86.7%          ;
; Maximum fan-out                             ; 19853                          ;
; Highest non-global fan-out                  ; 2458                           ;
; Total fan-out                               ; 271118                         ;
; Average fan-out                             ; 3.62                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 52196 / 149760 ( 35 % ) ; 168 / 149760 ( < 1 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register        ; 27504                   ; 71                     ; 0                              ;
;     -- Register only                         ; 5993                    ; 14                     ; 0                              ;
;     -- Combinational with a register         ; 18699                   ; 83                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 33012                   ; 71                     ; 0                              ;
;     -- 3 input functions                     ; 8644                    ; 42                     ; 0                              ;
;     -- <=2 input functions                   ; 4547                    ; 41                     ; 0                              ;
;     -- Register only                         ; 5993                    ; 14                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 44849                   ; 146                    ; 0                              ;
;     -- arithmetic mode                       ; 1354                    ; 8                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 24810                   ; 97                     ; 0                              ;
;     -- Dedicated logic registers             ; 24692 / 149760 ( 16 % ) ; 97 / 149760 ( < 1 % )  ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                         ; 236                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 5129 / 9360 ( 55 % )    ; 14 / 9360 ( < 1 % )    ; 0 / 9360 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 171                     ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 720 ( 0 % )         ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Total memory bits                            ; 2189032                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 2663424                 ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                 ;
; M9K                                          ; 289 / 720 ( 40 % )      ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Clock control block                          ; 15 / 38 ( 39 % )        ; 0 / 38 ( 0 % )         ; 2 / 38 ( 5 % )                 ;
; GXB Central control unit                     ; 0 / 2 ( 0 % )           ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; Calibration block                            ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; Double Data Rate I/O output circuitry        ; 54 / 456 ( 11 % )       ; 0 / 456 ( 0 % )        ; 0 / 456 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 456 ( 7 % )        ; 0 / 456 ( 0 % )        ; 0 / 456 ( 0 % )                ;
; GXB Receiver channel PCS                     ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; GXB Receiver channel PMA                     ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PCS                  ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PMA                  ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; PCI Express hard IP                          ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 5871                    ; 141                    ; 85                             ;
;     -- Registered Input Connections          ; 5358                    ; 106                    ; 0                              ;
;     -- Output Connections                    ; 725                     ; 141                    ; 5231                           ;
;     -- Registered Output Connections         ; 85                      ; 140                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 270638                  ; 976                    ; 7747                           ;
;     -- Registered Connections                ; 94615                   ; 671                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 998                     ; 282                    ; 5316                           ;
;     -- sld_hub:auto_hub                      ; 282                     ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5316                    ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 59                      ; 23                     ; 85                             ;
;     -- Output Ports                          ; 122                     ; 40                     ; 142                            ;
;     -- Bidir Ports                           ; 33                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 29                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 2                      ; 6                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 19                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50         ; AK16  ; 4        ; 57           ; 0            ; 0            ; 19855                 ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; KEY[0]           ; V29   ; 5        ; 117          ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; KEY[1]           ; F24   ; 7        ; 113          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; KEY[2]           ; H24   ; 7        ; 111          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; KEY[3]           ; V30   ; 5        ; 117          ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; PCIE_PERST_N     ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 7                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; PCIE_REFCLK_P    ; V12   ; 3B       ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; Fitter               ;
; PCIE_REFCLK_P(n) ; W12   ; 3B       ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; Fitter               ;
; PCIE_RX_P        ; AC2   ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_P(n)     ; AC1   ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; SW[0]            ; D25   ; 7        ; 95           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[10]           ; AE4   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[11]           ; AA26  ; 5        ; 117          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[12]           ; AE6   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[13]           ; AK6   ; 3        ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[14]           ; M29   ; 6        ; 117          ; 58           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[15]           ; R26   ; 6        ; 117          ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[16]           ; G8    ; 8        ; 3            ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[17]           ; C7    ; 8        ; 24           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[1]            ; B16   ; 7        ; 61           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[2]            ; AJ25  ; 4        ; 99           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[3]            ; F21   ; 7        ; 84           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[4]            ; AD22  ; 4        ; 90           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[5]            ; F25   ; 7        ; 115          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[6]            ; D27   ; 7        ; 115          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[7]            ; AB28  ; 5        ; 117          ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[8]            ; AB29  ; 5        ; 117          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; SW[9]            ; AJ28  ; 4        ; 104          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; AK7   ; 3        ; 41           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[10] ; AH14  ; 3        ; 41           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[11] ; AB16  ; 3        ; 39           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AB13  ; 3        ; 37           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AH13  ; 3        ; 34           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AB11  ; 3        ; 34           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AA16  ; 3        ; 39           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AH7   ; 3        ; 39           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AA13  ; 3        ; 37           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AG13  ; 3        ; 34           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AG8   ; 3        ; 37           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG14  ; 3        ; 41           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_BA[0]    ; AG7   ; 3        ; 39           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_BA[1]    ; AH12  ; 3        ; 32           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_CAS_N    ; AJ7   ; 3        ; 41           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_CKE      ; C10   ; 8        ; 39           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_CLK      ; AH4   ; 3        ; 17           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_CS_N     ; AJ10  ; 3        ; 30           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_DQM[0]   ; AH8   ; 3        ; 37           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_DQM[1]   ; AG12  ; 3        ; 32           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_DQM[2]   ; AA12  ; 3        ; 34           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_DQM[3]   ; AG11  ; 3        ; 32           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_RAS_N    ; AK9   ; 3        ; 44           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_WE_N     ; AK8   ; 3        ; 44           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[0]       ; AA30  ; 5        ; 117          ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[1]       ; C19   ; 7        ; 72           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[2]       ; G7    ; 8        ; 3            ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[3]       ; Y25   ; 5        ; 117          ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[4]       ; AG28  ; 4        ; 113          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[5]       ; AH28  ; 4        ; 113          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[6]       ; AF4   ; 3        ; 8            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[0]       ; J9    ; 8        ; 8            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[1]       ; AG9   ; 3        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[2]       ; U28   ; 5        ; 117          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[3]       ; B6    ; 8        ; 32           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[4]       ; U27   ; 5        ; 117          ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[5]       ; K25   ; 6        ; 117          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1[6]       ; AG3   ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[0]       ; D10   ; 8        ; 19           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[1]       ; F12   ; 8        ; 37           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[2]       ; A28   ; 7        ; 104          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[3]       ; AG4   ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[4]       ; E6    ; 8        ; 21           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[5]       ; D12   ; 8        ; 37           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2[6]       ; N28   ; 6        ; 117          ; 55           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[0]       ; E19   ; 7        ; 77           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[1]       ; AK4   ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[2]       ; K21   ; 7        ; 111          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[3]       ; C27   ; 7        ; 115          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[4]       ; E10   ; 8        ; 19           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[5]       ; E9    ; 8        ; 15           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3[6]       ; AE25  ; 5        ; 117          ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[0]       ; D9    ; 8        ; 17           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[1]       ; C9    ; 8        ; 17           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[2]       ; AK19  ; 4        ; 70           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[3]       ; V21   ; 5        ; 117          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[4]       ; N24   ; 6        ; 117          ; 59           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[5]       ; AF10  ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX4[6]       ; K22   ; 7        ; 111          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[0]       ; AF7   ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[1]       ; AH3   ; 3        ; 15           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[2]       ; B18   ; 7        ; 70           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[3]       ; R28   ; 6        ; 117          ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[4]       ; C23   ; 7        ; 88           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[5]       ; A22   ; 7        ; 86           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX5[6]       ; N30   ; 6        ; 117          ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[0]       ; E21   ; 7        ; 92           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[1]       ; C22   ; 7        ; 82           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[2]       ; AJ21  ; 4        ; 84           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[3]       ; AG6   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[4]       ; F23   ; 7        ; 108          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[5]       ; F7    ; 8        ; 5            ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX6[6]       ; D14   ; 8        ; 41           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[0]       ; D28   ; 7        ; 113          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[1]       ; C8    ; 8        ; 17           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[2]       ; AF19  ; 4        ; 75           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[3]       ; AH27  ; 4        ; 111          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[4]       ; AC27  ; 5        ; 117          ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[5]       ; AD9   ; 3        ; 15           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX7[6]       ; AE12  ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[0]       ; D3    ; 8        ; 19           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[1]       ; G25   ; 7        ; 115          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[2]       ; C11   ; 8        ; 32           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[3]       ; AJ18  ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[4]       ; E15   ; 8        ; 46           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[5]       ; AF25  ; 4        ; 115          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[6]       ; B10   ; 8        ; 39           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[7]       ; AF12  ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[8]       ; AJ19  ; 4        ; 70           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[0]       ; AG20  ; 4        ; 82           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[10]      ; AF27  ; 5        ; 117          ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[11]      ; AF30  ; 5        ; 117          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[12]      ; AH10  ; 3        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[13]      ; AA21  ; 4        ; 108          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[14]      ; A18   ; 7        ; 66           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[15]      ; AB26  ; 5        ; 117          ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[16]      ; G26   ; 6        ; 117          ; 84           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[17]      ; A25   ; 7        ; 97           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[1]       ; B27   ; 7        ; 101          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[2]       ; AD23  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[3]       ; AH6   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[4]       ; A6    ; 8        ; 30           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[5]       ; AH20  ; 4        ; 84           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[6]       ; F9    ; 8        ; 15           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[7]       ; R30   ; 6        ; 117          ; 51           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[8]       ; AE5   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[9]       ; AJ27  ; 4        ; 99           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PCIE_TX_P     ; AB4   ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PCIE_TX_P(n)  ; AB3   ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PCIE_WAKE_N   ; AD24  ; 4        ; 115          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+-------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+-------------------------------------------------------------+
; DRAM_DQ[0]  ; Y17   ; 4        ; 61           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe               ;
; DRAM_DQ[10] ; AJ13  ; 3        ; 53           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AF15  ; 3        ; 48           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AJ12  ; 3        ; 50           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AB14  ; 3        ; 46           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AK18  ; 4        ; 68           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AH18  ; 4        ; 68           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[16] ; AH15  ; 3        ; 53           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_16 ;
; DRAM_DQ[17] ; AG17  ; 4        ; 68           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_17 ;
; DRAM_DQ[18] ; AK15  ; 4        ; 63           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_18 ;
; DRAM_DQ[19] ; AJ15  ; 4        ; 63           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_19 ;
; DRAM_DQ[1]  ; AF16  ; 4        ; 61           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[20] ; AJ9   ; 3        ; 44           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_20 ;
; DRAM_DQ[21] ; AK14  ; 3        ; 53           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_21 ;
; DRAM_DQ[22] ; AE14  ; 3        ; 46           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_22 ;
; DRAM_DQ[23] ; AK12  ; 3        ; 50           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_23 ;
; DRAM_DQ[24] ; AE15  ; 3        ; 46           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_24 ;
; DRAM_DQ[25] ; AC16  ; 3        ; 48           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_25 ;
; DRAM_DQ[26] ; AK10  ; 3        ; 44           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_26 ;
; DRAM_DQ[27] ; AH16  ; 3        ; 53           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_27 ;
; DRAM_DQ[28] ; AA15  ; 3        ; 46           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_28 ;
; DRAM_DQ[29] ; AG16  ; 4        ; 61           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_29 ;
; DRAM_DQ[2]  ; AF18  ; 4        ; 66           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[30] ; AG15  ; 3        ; 48           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_30 ;
; DRAM_DQ[31] ; AB17  ; 4        ; 66           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_31 ;
; DRAM_DQ[3]  ; AE16  ; 4        ; 63           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; AA17  ; 4        ; 61           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; AD16  ; 4        ; 63           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; AK17  ; 4        ; 66           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; AK11  ; 3        ; 48           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; AK13  ; 3        ; 50           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; AE17  ; 4        ; 66           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_9  ;
; FAN_CTRL    ; AF6   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; -                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AE7      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~       ; Dual Purpose Pin          ;
; AE4      ; DIFFIO_B2p, DATA5     ; Use as regular IO        ; SW[10]              ; Dual Purpose Pin          ;
; AE5      ; DIFFIO_B2n, DATA6     ; Use as regular IO        ; LEDR[8]             ; Dual Purpose Pin          ;
; AF27     ; DIFFIO_R55p, DEV_CLRn ; Use as regular IO        ; LEDR[10]            ; Dual Purpose Pin          ;
; A3       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
; E2       ; TDI                   ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; F2       ; TCK                   ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; E1       ; TMS                   ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; F1       ; TDO                   ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 60 / 82 ( 73 % ) ; 2.5V          ; --           ; --               ;
; 3B       ; 2 / 4 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 35 / 82 ( 43 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 15 / 66 ( 23 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 9 / 69 ( 13 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 24 / 80 ( 30 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 23 / 81 ( 28 % ) ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; LEDR[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; LEDR[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; HEX5[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; LEDR[17]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; HEX2[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; DRAM_DQM[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 95         ; 3        ; DRAM_ADDR[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; DRAM_DQ[28]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 99         ; 3        ; DRAM_ADDR[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 129        ; 4        ; DRAM_DQ[4]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; LEDR[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; SW[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; HEX0[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; PCIE_TX_P(n)                                          ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AB4      ; 28         ; QL0      ; PCIE_TX_P                                             ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; DRAM_ADDR[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; DRAM_ADDR[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 110        ; 3        ; DRAM_DQ[13]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; DRAM_ADDR[11]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 136        ; 4        ; DRAM_DQ[31]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; LEDR[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; SW[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB29     ; 248        ; 5        ; SW[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; PCIE_RX_P(n)                                          ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AC2      ; 30         ; QL0      ; PCIE_RX_P                                             ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; DRAM_DQ[25]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; HEX7[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; HEX7[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD10     ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; DRAM_DQ[5]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; SW[4]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD23     ; 199        ; 4        ; LEDR[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD24     ; 206        ; 4        ; PCIE_WAKE_N                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; SW[10]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE5      ; 52         ; 3        ; LEDR[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE6      ; 45         ; 3        ; SW[12]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE7      ; 40         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE12     ; 76         ; 3        ; HEX7[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 111        ; 3        ; DRAM_DQ[22]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE15     ; 112        ; 3        ; DRAM_DQ[24]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 135        ; 4        ; DRAM_DQ[3]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 137        ; 4        ; DRAM_DQ[9]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; HEX3[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; HEX0[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; FAN_CTRL                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF7      ; 47         ; 3        ; HEX5[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 54         ; 3        ; HEX4[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; LEDG[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; DRAM_DQ[11]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 130        ; 4        ; DRAM_DQ[1]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; DRAM_DQ[2]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 151        ; 4        ; HEX7[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; LEDG[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; LEDR[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; LEDR[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; HEX1[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG4      ; 56         ; 3        ; HEX2[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG5      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG6      ; 48         ; 3        ; HEX6[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG7      ; 97         ; 3        ; DRAM_BA[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG8      ; 93         ; 3        ; DRAM_ADDR[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG9      ; 78         ; 3        ; HEX1[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; DRAM_DQM[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG12     ; 87         ; 3        ; DRAM_DQM[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ; 91         ; 3        ; DRAM_ADDR[7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG14     ; 101        ; 3        ; DRAM_ADDR[9]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG15     ; 114        ; 3        ; DRAM_DQ[30]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG16     ; 131        ; 4        ; DRAM_DQ[29]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG17     ; 143        ; 4        ; DRAM_DQ[17]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; LEDR[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; HEX0[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; HEX5[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH4      ; 66         ; 3        ; DRAM_CLK                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH5      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 72         ; 3        ; LEDR[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH7      ; 98         ; 3        ; DRAM_ADDR[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH8      ; 94         ; 3        ; DRAM_DQM[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; LEDR[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; DRAM_BA[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ; 92         ; 3        ; DRAM_ADDR[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH14     ; 102        ; 3        ; DRAM_ADDR[10]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH15     ; 120        ; 3        ; DRAM_DQ[16]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH16     ; 121        ; 3        ; DRAM_DQ[27]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; DRAM_DQ[15]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; LEDR[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; HEX7[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH28     ; 203        ; 4        ; HEX0[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; DRAM_CAS_N                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; DRAM_DQ[20]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ10     ; 85         ; 3        ; DRAM_CS_N                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; DRAM_DQ[12]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ13     ; 122        ; 3        ; DRAM_DQ[10]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; DRAM_DQ[19]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ16     ; 126        ; 4        ; PCIE_PERST_N                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; LEDG[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ19     ; 145        ; 4        ; LEDG[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; HEX6[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; SW[2]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; LEDR[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ28     ; 189        ; 4        ; SW[9]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK4      ; 71         ; 3        ; HEX3[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; SW[13]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK7      ; 104        ; 3        ; DRAM_ADDR[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK8      ; 106        ; 3        ; DRAM_WE_N                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK9      ; 107        ; 3        ; DRAM_RAS_N                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK10     ; 108        ; 3        ; DRAM_DQ[26]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK11     ; 116        ; 3        ; DRAM_DQ[7]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK12     ; 117        ; 3        ; DRAM_DQ[23]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK13     ; 119        ; 3        ; DRAM_DQ[8]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK14     ; 123        ; 3        ; DRAM_DQ[21]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK15     ; 133        ; 4        ; DRAM_DQ[18]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK16     ; 127        ; 4        ; CLOCK_50                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK17     ; 139        ; 4        ; DRAM_DQ[6]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK18     ; 140        ; 4        ; DRAM_DQ[14]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK19     ; 146        ; 4        ; HEX4[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; HEX1[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; LEDG[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; SW[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; HEX5[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; LEDR[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; SW[17]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 487        ; 8        ; HEX7[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 485        ; 8        ; HEX4[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 451        ; 8        ; DRAM_CKE                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 462        ; 8        ; LEDG[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; HEX0[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; HEX6[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 384        ; 7        ; HEX5[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; HEX3[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; LEDG[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; HEX4[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 483        ; 8        ; HEX2[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; HEX2[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; HEX6[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; SW[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; SW[6]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D28      ; 350        ; 7        ; HEX7[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E2       ; 516        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; HEX2[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; HEX3[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 484        ; 8        ; HEX3[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; LEDG[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; HEX3[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; HEX6[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F2       ; 517        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; HEX6[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; LEDR[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; HEX2[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; SW[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; HEX6[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F24      ; 347        ; 7        ; KEY[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F25      ; 344        ; 7        ; SW[5]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; HEX0[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 504        ; 8        ; SW[16]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; LEDG[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G26      ; 340        ; 6        ; LEDR[16]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; KEY[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; HEX1[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; HEX3[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K22      ; 353        ; 7        ; HEX4[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; HEX1[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; SW[14]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; HEX4[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; HEX2[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; HEX5[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 278        ; 6        ; SW[15]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; HEX5[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; LEDR[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; HEX1[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 265        ; 5        ; HEX1[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; PCIE_REFCLK_P                                         ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; HEX4[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; KEY[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V30      ; 272        ; 5        ; KEY[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; PCIE_REFCLK_P(n)                                      ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; DRAM_DQ[0]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; HEX0[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+
; Name                          ; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1                                                                                                                                                 ; u0|altpll_qsys|sd1|pll7                                                                               ;
; PLL type                      ; MPLL                                                                                                                                                                                                                                                             ; GPLL                                                                                                  ;
; PLL mode                      ; No compensation                                                                                                                                                                                                                                                  ; Normal                                                                                                ;
; Compensate clock              ; --                                                                                                                                                                                                                                                               ; clock3                                                                                                ;
; Compensated input/output pins ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; Switchover type               ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                                                                                                        ; 50.0 MHz                                                                                              ;
; Input frequency 1             ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                                                                                                         ; 50.0 MHz                                                                                              ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                                                                                                                                                                                                       ; 800.0 MHz                                                                                             ;
; VCO post scale K counter      ; --                                                                                                                                                                                                                                                               ; 2                                                                                                     ;
; VCO frequency control         ; Auto                                                                                                                                                                                                                                                             ; Auto                                                                                                  ;
; VCO phase shift step          ; 100 ps                                                                                                                                                                                                                                                           ; 156 ps                                                                                                ;
; VCO multiply                  ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; VCO divide                    ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; DPA multiply                  ; 25                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; DPA divide                    ; 2                                                                                                                                                                                                                                                                ; --                                                                                                    ;
; DPA divider counter value     ; 1                                                                                                                                                                                                                                                                ; 1                                                                                                     ;
; Freq min lock                 ; 48.02 MHz                                                                                                                                                                                                                                                        ; 18.75 MHz                                                                                             ;
; Freq max lock                 ; 128.01 MHz                                                                                                                                                                                                                                                       ; 50.0 MHz                                                                                              ;
; M VCO Tap                     ; 0                                                                                                                                                                                                                                                                ; 0                                                                                                     ;
; M Initial                     ; 1                                                                                                                                                                                                                                                                ; 1                                                                                                     ;
; M value                       ; 25                                                                                                                                                                                                                                                               ; 16                                                                                                    ;
; N value                       ; 2                                                                                                                                                                                                                                                                ; 1                                                                                                     ;
; Charge pump current           ; setting 1                                                                                                                                                                                                                                                        ; setting 1                                                                                             ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                                                                       ; setting 27                                                                                            ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                                                                        ; setting 0                                                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                                                                                               ; 680 kHz to 980 kHz                                                                                    ;
; Bandwidth type                ; Medium                                                                                                                                                                                                                                                           ; Medium                                                                                                ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                                                                              ; Off                                                                                                   ;
; Scan chain MIF file           ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                                                                              ; Off                                                                                                   ;
; PLL location                  ; PLL_5                                                                                                                                                                                                                                                            ; PLL_1                                                                                                 ;
; Inclk0 signal                 ; PCIE_REFCLK_P                                                                                                                                                                                                                                                    ; CLOCK_50                                                                                              ;
; Inclk1 signal                 ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                                                                    ; Dedicated Pin                                                                                         ;
; Inclk1 signal type            ; --                                                                                                                                                                                                                                                               ; --                                                                                                    ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------------+
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|clk[0] ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|clk[1] ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|clk[2] ;
; avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|wire_pll7_clk[3]                                                                                                                                                  ; clock3       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 5.62 (156 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; u0|altpll_qsys|sd1|pll7|clk[3]                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; GXB Receiver Summary                                                    ;
+----------------+---------------------+----------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+----------------+---------------------+----------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
+---------------------------------+----------------------------------+
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+--------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                    ;
+------------------+----------------+---------------------+----------------------------------+
; Name             ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+------------------+----------------+---------------------+----------------------------------+
; PCIE_TX_P~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+------------------+----------------+---------------------+----------------------------------+


+-----------------------------------------------------------------+
; GXB Transmitter Channel                                         ;
+------------------------------+----------------------------------+
; Name                         ; PCIE_TX_P~output                 ;
+------------------------------+----------------------------------+
; Channel Number               ; 0                                ;
; Logical Channel Number       ; 0                                ;
; Channel Width                ; 8                                ;
; Base Data Rate               ; 2500.0 Mbps                      ;
; Effective Data Rate          ; 2500.0 Mbps                      ;
; Transmit Protocol            ; pcie                             ;
; Voltage Output Differential  ; 4                                ;
; 8B10B Mode                   ; normal                           ;
; Byte Serializer              ; Off                              ;
; Serialization Factor         ; 10                               ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
; CMU Location                 ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable              ; On                               ;
; Channel Bonding              ; none                             ;
; Polarity Inversion           ; Off                              ;
; Bit Reversal                 ; Off                              ;
; Preemphasis First Post Tap   ; 1                                ;
; Core Clock Frequency         ; 250.0 MHz                        ;
; Core Clock Source            ;                                  ;
; VCM                          ; 0.65V                            ;
+------------------------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                               ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                             ;
; Protocol Spec            ; 1.1                                                                                                                           ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                      ;
; Link Width               ; 1                                                                                                                             ;
; Max Payload Size (bytes) ; 128                                                                                                                           ;
; Virtual Channels         ; 1                                                                                                                             ;
; BAR Registers            ;                                                                                                                               ;
;  BAR0 Type               ; 64-bit Prefetchable                                                                                                           ;
;  BAR0 Size               ; 10 bits                                                                                                                       ;
;  BAR1 Type               ; 64-bit Non-Prefetchable                                                                                                       ;
;  BAR1 Size               ; 0 bits                                                                                                                        ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR2 Size               ; 15 bits                                                                                                                       ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR3 Size               ; 0 bits                                                                                                                        ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR4 Size               ; 0 bits                                                                                                                        ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR5 Size               ; 0 bits                                                                                                                        ;
; BAR I/O                  ; 32BIT                                                                                                                         ;
; BAR Prefetch             ; 32                                                                                                                            ;
; Device ID                ; 0xe001                                                                                                                        ;
; Subsystem ID             ; 0x4                                                                                                                           ;
; Revision ID              ; 0x1                                                                                                                           ;
; Vendor ID                ; 0x1172                                                                                                                        ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                        ;
; Class Code               ; 0x0                                                                                                                           ;
; Link Port Number         ; 0x1                                                                                                                           ;
; Tags Supported           ; 32                                                                                                                            ;
; Completion Timeout       ; NONE                                                                                                                          ;
; MSI Messages             ; 1                                                                                                                             ;
; MSI-X                    ; No                                                                                                                            ;
;  MSI-X Table Size        ; 0x0                                                                                                                           ;
;  MSI-X Offset            ; 0x0                                                                                                                           ;
;  MSI-X BAR               ; 0                                                                                                                             ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                           ;
;  MSI-X PBA BAR           ; 0                                                                                                                             ;
; Advanced Error Reporting ; No                                                                                                                            ;
; ECRC Check               ; No                                                                                                                            ;
; ECRC Generation          ; No                                                                                                                            ;
; ECRC Forwarding          ; No                                                                                                                            ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                           ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                 ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |system_fpga                                                                                                                                                               ; 52364 (1)     ; 24789 (0)                 ; 118 (118)     ; 2189032     ; 289  ; 0            ; 0       ; 0         ; 0         ; 171  ; 0            ; 27575 (1)    ; 6007 (0)          ; 18782 (0)        ; |system_fpga                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |avalon_system:u0|                                                                                                                                                      ; 52195 (0)     ; 24692 (0)                 ; 0 (0)         ; 2189032     ; 289  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27503 (0)    ; 5993 (0)          ; 18699 (0)        ; |system_fpga|avalon_system:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |ECCDH3DES_fpga:eccdh3des_fpga_0|                                                                                                                                    ; 42732 (10201) ; 18005 (8322)              ; 0 (0)         ; 2097152     ; 256  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24726 (1878) ; 4018 (3281)       ; 13988 (5005)     ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |ECCDH3DES:ECC|                                                                                                                                                   ; 32606 (0)     ; 9473 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22766 (0)    ; 722 (0)           ; 9118 (0)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |controller:CONT|                                                                                                                                              ; 353 (353)     ; 345 (345)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 346 (346)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|controller:CONT                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |des_TripleDES:DES|                                                                                                                                            ; 22763 (0)     ; 3120 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19474 (0)    ; 47 (0)            ; 3242 (0)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |des_DES:DES1|                                                                                                                                              ; 7560 (0)      ; 1040 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6410 (0)     ; 16 (0)            ; 1134 (0)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |des_DES_round:DESROUNDFOR[0].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 357 (64)     ; 1 (1)             ; 144 (96)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 48 (48)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[10].DES_R|                                                                                                                    ; 501 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 404 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[11].DES_R|                                                                                                                    ; 505 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 408 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[11].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 344 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 344 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 296 (296)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 296 (296)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[12].DES_R|                                                                                                                    ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[12].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[13].DES_R|                                                                                                                    ; 503 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 406 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[13].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 342 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 342 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 294 (294)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[14].DES_R|                                                                                                                    ; 500 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 403 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 339 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 339 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 291 (291)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[15].DES_R|                                                                                                                    ; 509 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 444 (96)     ; 1 (1)             ; 64 (64)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 348 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 348 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 300 (300)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 300 (300)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[1].DES_R|                                                                                                                     ; 508 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 372 (64)     ; 1 (1)             ; 135 (96)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 347 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 308 (9)      ; 0 (0)             ; 39 (39)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 299 (299)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 299 (299)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[2].DES_R|                                                                                                                     ; 500 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 386 (64)     ; 1 (1)             ; 113 (96)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 339 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 322 (31)     ; 0 (0)             ; 17 (17)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 291 (291)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[3].DES_R|                                                                                                                     ; 500 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 397 (64)     ; 1 (1)             ; 102 (96)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 339 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 333 (42)     ; 0 (0)             ; 6 (6)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 291 (291)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[4].DES_R|                                                                                                                     ; 504 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 407 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 343 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 343 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 295 (295)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 295 (295)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[5].DES_R|                                                                                                                     ; 501 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 404 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[6].DES_R|                                                                                                                     ; 499 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 402 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 338 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 338 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 290 (290)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 290 (290)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[7].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[8].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[9].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |des_DES:DES2|                                                                                                                                              ; 7602 (0)      ; 1040 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6506 (0)     ; 16 (0)            ; 1080 (0)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |des_DES_round:DESROUNDFOR[0].DES_R|                                                                                                                     ; 501 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 361 (64)     ; 1 (1)             ; 139 (96)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 297 (5)      ; 0 (0)             ; 43 (43)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[10].DES_R|                                                                                                                    ; 500 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 403 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 339 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 339 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 291 (291)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[11].DES_R|                                                                                                                    ; 500 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 403 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 339 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 339 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 291 (291)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[12].DES_R|                                                                                                                    ; 505 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 408 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 344 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 344 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 296 (296)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 296 (296)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[13].DES_R|                                                                                                                    ; 505 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 408 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 344 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 344 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 296 (296)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 296 (296)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[14].DES_R|                                                                                                                    ; 501 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 404 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[15].DES_R|                                                                                                                    ; 501 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 436 (96)     ; 1 (1)             ; 64 (64)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[1].DES_R|                                                                                                                     ; 503 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 394 (64)     ; 1 (1)             ; 108 (96)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[1].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 342 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 330 (36)     ; 0 (0)             ; 12 (12)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 294 (294)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[2].DES_R|                                                                                                                     ; 513 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 415 (64)     ; 1 (1)             ; 97 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 352 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 351 (47)     ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 304 (304)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 304 (304)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[3].DES_R|                                                                                                                     ; 515 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 418 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 354 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 354 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 306 (306)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (306)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[4].DES_R|                                                                                                                     ; 508 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 411 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 347 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 347 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 299 (299)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 299 (299)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[5].DES_R|                                                                                                                     ; 501 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 404 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[5].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[6].DES_R|                                                                                                                     ; 517 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 420 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 356 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 356 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 308 (308)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 308 (308)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[7].DES_R|                                                                                                                     ; 507 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 410 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 346 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 346 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 298 (298)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 298 (298)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[8].DES_R|                                                                                                                     ; 503 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 406 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[8].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 342 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 342 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 294 (294)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[9].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |des_DES:DES3|                                                                                                                                              ; 7586 (0)      ; 1040 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6546 (0)     ; 15 (0)            ; 1025 (0)         ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |des_DES_round:DESROUNDFOR[0].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[0].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[10].DES_R|                                                                                                                    ; 507 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 410 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 346 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 346 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 298 (298)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 298 (298)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[11].DES_R|                                                                                                                    ; 500 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 403 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[11].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 339 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 339 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 291 (291)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[12].DES_R|                                                                                                                    ; 504 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 407 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[12].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 343 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 343 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 295 (295)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 295 (295)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[13].DES_R|                                                                                                                    ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[14].DES_R|                                                                                                                    ; 512 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 415 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 351 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 351 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 303 (303)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 303 (303)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[15].DES_R|                                                                                                                    ; 479 (139)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 414 (74)     ; 0 (0)             ; 65 (65)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[15].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 340 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 292 (292)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |des_DES_round:DESROUNDFOR[1].DES_R|                                                                                                                     ; 504 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 407 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[1].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 343 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 343 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 295 (295)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 295 (295)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[2].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[3].DES_R|                                                                                                                     ; 515 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 418 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 354 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 354 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 306 (306)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (306)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[4].DES_R|                                                                                                                     ; 511 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 414 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 350 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 350 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 302 (302)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 302 (302)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[5].DES_R|                                                                                                                     ; 497 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 400 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[5].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 336 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 336 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 288 (288)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 288 (288)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[6].DES_R|                                                                                                                     ; 518 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 421 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 357 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 357 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 309 (309)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 309 (309)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[7].DES_R|                                                                                                                     ; 502 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 405 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[7].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 341 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 293 (293)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[8].DES_R|                                                                                                                     ; 503 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 406 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 342 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 342 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 294 (294)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |des_DES_round:DESROUNDFOR[9].DES_R|                                                                                                                     ; 508 (161)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 411 (64)     ; 1 (1)             ; 96 (96)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |des_feistel:F|                                                                                                                                       ; 347 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 347 (48)     ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |des_sbox_substitutions:SBOX|                                                                                                                      ; 299 (299)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 299 (299)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|des_sbox_substitutions:SBOX                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |des_key_schedule:KS|                                                                                                                                       ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_key_schedule:KS                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;             |point_multiplication:ECC|                                                                                                                                     ; 9658 (1571)   ; 6008 (1166)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3285 (304)   ; 675 (328)         ; 5698 (939)       ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                |flex_counter:count2|                                                                                                                                       ; 24 (24)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|flex_counter:count2                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |gf_Square:SQUARE|                                                                                                                                          ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|gf_Square:SQUARE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |gf_Mod:MOD|                                                                                                                                             ; 81 (81)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|gf_Square:SQUARE|gf_Mod:MOD                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |point_addition_doubling:POINT_ADD_DOUBLE|                                                                                                                  ; 7982 (4639)   ; 4832 (2491)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2886 (2275)  ; 347 (160)         ; 4749 (2105)      ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |gf_Add:ADDER|                                                                                                                                           ; 164 (164)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 164 (164)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Add:ADDER                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |gf_Div:DIVIDER|                                                                                                                                         ; 2011 (876)    ; 1512 (673)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 499 (205)    ; 187 (187)         ; 1325 (323)       ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                      |flex_counter:count1|                                                                                                                                 ; 29 (29)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 10 (10)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|flex_counter:count1                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                      |gf_Mult:Mult|                                                                                                                                        ; 1102 (844)    ; 829 (829)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 110 (15)     ; 0 (0)             ; 992 (829)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                         |gf_Mod:MOD|                                                                                                                                       ; 258 (258)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 95 (95)      ; 0 (0)             ; 163 (163)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|gf_Mod:MOD                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                      |gf_Square:Square|                                                                                                                                    ; 165 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 165 (0)      ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Square:Square                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                         |gf_Mod:MOD|                                                                                                                                       ; 165 (165)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Square:Square|gf_Mod:MOD                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |gf_Mult:MULTIPLIER|                                                                                                                                     ; 1102 (843)    ; 829 (829)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 110 (14)     ; 0 (0)             ; 992 (829)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                      |gf_Mod:MOD|                                                                                                                                          ; 259 (259)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 163 (163)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|gf_Mod:MOD                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |gf_Square:SQUARE|                                                                                                                                       ; 165 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 163 (0)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Square:SQUARE                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |gf_Mod:MOD|                                                                                                                                          ; 165 (165)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 163 (163)        ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Square:SQUARE|gf_Mod:MOD                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |sram:sram_inst1|                                                                                                                                                 ; 146 (0)       ; 105 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 8 (0)             ; 97 (0)           ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |altsyncram:altsyncram_component|                                                                                                                              ; 146 (0)       ; 105 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 8 (0)             ; 97 (0)           ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_l7k1:auto_generated|                                                                                                                            ; 146 (0)       ; 105 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 8 (0)             ; 97 (0)           ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram_ala2:altsyncram1|                                                                                                                            ; 11 (5)        ; 5 (5)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 4 (4)             ; 1 (1)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                      |decode_d0b:decode4|                                                                                                                                  ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |decode_d0b:decode5|                                                                                                                                  ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |decode_d0b:rden_decode_a|                                                                                                                            ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                                                              ; 135 (112)     ; 100 (91)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (21)      ; 4 (4)             ; 96 (87)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                                                  ; 23 (23)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |sram:sram_inst2|                                                                                                                                                 ; 146 (0)       ; 105 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 7 (0)             ; 98 (0)           ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |altsyncram:altsyncram_component|                                                                                                                              ; 146 (0)       ; 105 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 7 (0)             ; 98 (0)           ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_l7k1:auto_generated|                                                                                                                            ; 146 (0)       ; 105 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 7 (0)             ; 98 (0)           ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram_ala2:altsyncram1|                                                                                                                            ; 11 (5)        ; 5 (5)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 3 (3)             ; 2 (2)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                      |decode_d0b:decode4|                                                                                                                                  ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |decode_d0b:decode5|                                                                                                                                  ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |decode_d0b:rden_decode_a|                                                                                                                            ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                                                              ; 135 (112)     ; 100 (91)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (21)      ; 4 (4)             ; 96 (87)          ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                                                  ; 23 (23)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |system_fpga|avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                         ; 4 (1)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |system_fpga|avalon_system:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |system_fpga|avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |altera_reset_controller:rst_controller_002|                                                                                                                         ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |system_fpga|avalon_system:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |system_fpga|avalon_system:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                                                             ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |system_fpga|avalon_system:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |system_fpga|avalon_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |avalon_system_altpll_qsys:altpll_qsys|                                                                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |avalon_system_altpll_qsys_altpll_drn2:sd1|                                                                                                                       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |avalon_system_mm_interconnect_0:mm_interconnect_0|                                                                                                                  ; 846 (0)       ; 545 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 296 (0)      ; 9 (0)             ; 541 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|                                                                                                                ; 42 (42)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 35 (35)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|                                                                                                                  ; 41 (41)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 35 (35)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|                                                                                                           ; 201 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 97 (0)       ; 4 (0)             ; 100 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|                                                                         ; 201 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 97 (0)       ; 4 (0)             ; 100 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|                                                                        ; 201 (201)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 97 (97)      ; 4 (4)             ; 100 (100)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1                                                                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_burst_adapter:sgdma_csr_burst_adapter|                                                                                                             ; 157 (0)       ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (0)       ; 1 (0)             ; 79 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|                                                                         ; 157 (0)       ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (0)       ; 1 (0)             ; 79 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|                                                                        ; 157 (157)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 1 (1)             ; 79 (79)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1                                                                                                                                                                                                                                                             ; work         ;
;          |altera_merlin_master_agent:pcie_ip_bar2_agent|                                                                                                                   ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:pcie_ip_bar2_agent                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_master_translator:pcie_ip_bar2_translator|                                                                                                         ; 71 (71)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 34 (34)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_ip_bar2_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_agent:pcie_ip_cra_agent|                                                                                                                     ; 45 (7)        ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 25 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                ; 38 (38)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 25 (25)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altera_merlin_slave_agent:sgdma_csr_agent|                                                                                                                       ; 45 (7)        ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (5)       ; 0 (0)             ; 27 (2)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                ; 38 (38)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 25 (25)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_translator:pcie_ip_cra_translator|                                                                                                           ; 34 (34)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pcie_ip_cra_translator                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |altera_merlin_slave_translator:sgdma_csr_translator|                                                                                                             ; 38 (38)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |altera_merlin_traffic_limiter:pcie_ip_bar2_limiter|                                                                                                              ; 15 (15)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 5 (5)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pcie_ip_bar2_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|                                                                                                       ; 100 (100)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 91 (91)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altera_merlin_width_adapter:pcie_ip_cra_rsp_width_adapter|                                                                                                       ; 35 (35)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 34 (34)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|                                                                                                         ; 89 (89)       ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 86 (86)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_width_adapter:sgdma_csr_rsp_width_adapter|                                                                                                         ; 35 (35)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |avalon_system_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                             ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|avalon_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |avalon_system_mm_interconnect_0_router:router|                                                                                                                   ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|avalon_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |avalon_system_mm_interconnect_1:mm_interconnect_1|                                                                                                                  ; 2450 (0)      ; 1726 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 631 (0)      ; 417 (0)           ; 1402 (0)         ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|                                                                                                                ; 246 (246)     ; 234 (234)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 25 (25)           ; 209 (209)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                                                                 ; 347 (347)     ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 160 (160)         ; 171 (171)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                                                   ; 201 (201)     ; 184 (184)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 22 (22)           ; 162 (162)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                                                            ; 187 (0)       ; 160 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 69 (0)            ; 114 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                     ; 187 (183)     ; 160 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 69 (67)           ; 114 (112)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                                                            ; 140 (0)       ; 138 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 68 (0)            ; 70 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                     ; 140 (136)     ; 138 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 68 (66)           ; 70 (69)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                                                            ; 6 (0)         ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                     ; 6 (2)         ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (1)             ; 2 (2)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                                                ; 122 (0)       ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 69 (0)            ; 48 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                     ; 122 (118)     ; 94 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 69 (67)           ; 48 (47)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|                                                                                                           ; 398 (0)       ; 182 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (0)      ; 0 (0)             ; 183 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|                                                                         ; 398 (0)       ; 182 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (0)      ; 0 (0)             ; 183 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|                                                                        ; 398 (392)     ; 182 (182)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (209)    ; 0 (0)             ; 183 (173)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1                                                                                                                                                                                                                                                           ; work         ;
;                   |altera_merlin_burst_adapter_min:the_min|                                                                                                                ; 16 (13)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 10 (10)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|altera_merlin_burst_adapter_min:the_min                                                                                                                                                                                                                   ; work         ;
;                      |altera_merlin_burst_adapter_subtractor:da_sub|                                                                                                       ; 3 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub                                                                                                                                                                     ; work         ;
;                         |altera_merlin_burst_adapter_adder:subtract|                                                                                                       ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub|altera_merlin_burst_adapter_adder:subtract                                                                                                                          ; work         ;
;          |altera_merlin_burst_adapter:sdram_s1_burst_adapter|                                                                                                              ; 276 (0)       ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 168 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|                                                                         ; 276 (0)       ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 168 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|                                                                        ; 276 (276)     ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 168 (168)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1                                                                                                                                                                                                                                                              ; work         ;
;          |altera_merlin_master_agent:sgdma_descriptor_read_agent|                                                                                                          ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_descriptor_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_master_agent:sgdma_descriptor_write_agent|                                                                                                         ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_descriptor_write_agent                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_master_agent:sgdma_m_read_agent|                                                                                                                   ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_m_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_master_agent:sgdma_m_write_agent|                                                                                                                  ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_m_write_agent                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_master_translator:sgdma_m_read_translator|                                                                                                         ; 74 (74)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 38 (38)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_read_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_master_translator:sgdma_m_write_translator|                                                                                                        ; 92 (92)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 41 (41)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_merlin_slave_agent:pcie_ip_txs_agent|                                                                                                                     ; 45 (9)        ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (9)       ; 0 (0)             ; 13 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pcie_ip_txs_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                ; 36 (36)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 13 (13)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pcie_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                                                        ; 52 (10)       ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (9)       ; 0 (0)             ; 17 (1)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                ; 42 (42)       ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 16 (16)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_traffic_limiter:sgdma_m_read_limiter|                                                                                                              ; 15 (15)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:sgdma_m_read_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altera_merlin_width_adapter:pcie_ip_txs_to_sgdma_descriptor_read_rsp_width_adapter|                                                                              ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:pcie_ip_txs_to_sgdma_descriptor_read_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altera_merlin_width_adapter:sdram_s1_to_sgdma_m_read_rsp_width_adapter|                                                                                          ; 100 (100)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 97 (97)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_to_sgdma_m_read_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_width_adapter:sdram_s1_to_sgdma_m_write_rsp_width_adapter|                                                                                         ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_to_sgdma_m_write_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_width_adapter:sgdma_m_read_to_sdram_s1_cmd_width_adapter|                                                                                          ; 51 (51)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 44 (44)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_read_to_sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_width_adapter:sgdma_m_write_to_sdram_s1_cmd_width_adapter|                                                                                         ; 119 (119)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 110 (110)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_write_to_sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |avalon_system_mm_interconnect_1_cmd_demux_002:cmd_demux_002|                                                                                                     ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |avalon_system_mm_interconnect_1_cmd_demux_003:cmd_demux_003|                                                                                                     ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_demux_003:cmd_demux_003                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|                                                                                                                 ; 112 (101)     ; 11 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (16)      ; 0 (0)             ; 89 (82)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 14 (9)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 7 (6)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_merlin_arb_adder:adder|                                                                                                                             ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001|                                                                                                         ; 59 (56)       ; 7 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 54 (50)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |avalon_system_mm_interconnect_1_router_002:router_002|                                                                                                           ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_router_002:router_002                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |avalon_system_mm_interconnect_1_router_002:router_003|                                                                                                           ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_router_002:router_003                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |avalon_system_mm_interconnect_1_router_005:router_005|                                                                                                           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_router_005:router_005                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |avalon_system_mm_interconnect_1_rsp_demux:rsp_demux|                                                                                                             ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |avalon_system_mm_interconnect_1_rsp_demux_001:rsp_demux_001|                                                                                                     ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |avalon_system_mm_interconnect_1_rsp_mux_002:rsp_mux_002|                                                                                                         ; 64 (64)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |avalon_system_mm_interconnect_2:mm_interconnect_2|                                                                                                                  ; 824 (0)       ; 679 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 144 (0)      ; 192 (0)           ; 488 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rdata_fifo|                                                                                            ; 70 (70)       ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 67 (67)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rsp_fifo|                                                                                              ; 49 (49)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 38 (38)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                                                            ; 138 (0)       ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 132 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                     ; 138 (134)     ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (2)             ; 132 (130)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                                                ; 193 (0)       ; 192 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 150 (0)           ; 42 (0)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                     ; 193 (189)     ; 192 (188)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 150 (148)         ; 42 (41)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                            ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|                                                                                         ; 184 (0)       ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (0)       ; 2 (0)             ; 107 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|                                                                         ; 184 (0)       ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (0)       ; 2 (0)             ; 107 (0)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|                                                                        ; 184 (184)     ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (75)      ; 2 (2)             ; 107 (107)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1                                                                                                                                                                                                                                         ; work         ;
;          |altera_merlin_master_agent:pcie_ip_bar1_0_agent|                                                                                                                 ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:pcie_ip_bar1_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altera_merlin_master_translator:pcie_ip_bar1_0_translator|                                                                                                       ; 55 (55)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 33 (33)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_ip_bar1_0_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altera_merlin_slave_agent:eccdh3des_fpga_0_avalon_slave_agent|                                                                                                   ; 45 (7)        ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (4)       ; 0 (0)             ; 29 (3)           ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:eccdh3des_fpga_0_avalon_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                ; 38 (38)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 26 (26)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:eccdh3des_fpga_0_avalon_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_merlin_slave_translator:eccdh3des_fpga_0_avalon_slave_translator|                                                                                         ; 38 (38)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:eccdh3des_fpga_0_avalon_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_cmd_width_adapter|                                                                                     ; 101 (101)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 90 (90)          ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_rsp_width_adapter|                                                                                     ; 134 (134)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 132 (132)        ; |system_fpga|avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |avalon_system_pcie_ip:pcie_ip|                                                                                                                                      ; 3366 (0)      ; 2024 (0)                  ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1201 (0)     ; 599 (0)           ; 1566 (0)         ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_pcie_hard_ip_reset_controller:reset_controller_internal|                                                                                                  ; 109 (32)      ; 73 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (6)       ; 11 (5)            ; 63 (21)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |altpcie_rs_serdes:altgx_reset|                                                                                                                                ; 77 (77)       ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 6 (6)             ; 42 (42)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_reset_controller:rst_controller|                                                                                                                          ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |altpcie_hip_pipen1b_qsys:pcie_internal_hip|                                                                                                                      ; 3256 (0)      ; 1948 (0)                  ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1166 (0)     ; 586 (0)           ; 1504 (0)         ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0|                                                                                        ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                                                                                                 ; 39 (39)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 38 (38)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altpcie_txcred_patch:txcred_patch0|                                                                                                                           ; 38 (38)       ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 20 (20)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_txcred_patch:txcred_patch0                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|                                                                                                    ; 3182 (372)    ; 1893 (164)                ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1148 (75)    ; 585 (121)         ; 1449 (138)       ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |altpciexpav_stif_control_register:cntrl_reg|                                                                                                               ; 742 (0)       ; 550 (0)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 187 (0)      ; 206 (0)           ; 349 (0)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |altpciexpav_stif_cfg_status:i_cfg_stat|                                                                                                                 ; 529 (529)     ; 440 (440)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 82 (82)      ; 186 (186)         ; 261 (261)        ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |altpciexpav_stif_cr_avalon:i_avalon|                                                                                                                    ; 192 (192)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (74)      ; 19 (19)           ; 99 (99)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |altpciexpav_stif_cr_interrupt:i_interrupt|                                                                                                              ; 65 (65)       ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 50 (50)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |altpciexpav_stif_cr_mailbox:i_a2p_mb|                                                                                                                   ; 11 (11)       ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb                                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; work         ;
;                         |altsyncram_1sc1:auto_generated|                                                                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated                                                                                                                                                                                                                                                        ; work         ;
;                   |altpciexpav_stif_cr_mailbox:i_p2a_mb|                                                                                                                   ; 11 (11)       ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb                                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; work         ;
;                         |altsyncram_1sc1:auto_generated|                                                                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated                                                                                                                                                                                                                                                        ; work         ;
;                |altpciexpav_stif_rx:rx|                                                                                                                                    ; 602 (0)       ; 382 (0)                   ; 0 (0)         ; 35440       ; 9    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 209 (0)      ; 138 (0)           ; 255 (0)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|                                                                                                                ; 513 (481)     ; 333 (313)                 ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 170 (158)    ; 138 (138)         ; 205 (169)        ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl                                                                                                                                                                                                                                                                                                                                         ; work         ;
;                      |altpciexpav_stif_p2a_addrtrans:p2a_addr_trans|                                                                                                       ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|altpciexpav_stif_p2a_addrtrans:p2a_addr_trans                                                                                                                                                                                                                                                                                           ; work         ;
;                      |scfifo:rx_input_fifo|                                                                                                                                ; 33 (0)        ; 20 (0)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 21 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo                                                                                                                                                                                                                                                                                                                    ; work         ;
;                         |scfifo_9j31:auto_generated|                                                                                                                       ; 33 (0)        ; 20 (0)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 21 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated                                                                                                                                                                                                                                                                                         ; work         ;
;                            |a_dpfifo_gp31:dpfifo|                                                                                                                          ; 33 (22)       ; 20 (9)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 21 (10)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo                                                                                                                                                                                                                                                                    ; work         ;
;                               |altsyncram_n2e1:FIFOram|                                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_n2e1:FIFOram                                                                                                                                                                                                                                            ; work         ;
;                               |cntr_5s7:usedw_counter|                                                                                                                     ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                             ; work         ;
;                               |cntr_orb:rd_ptr_msb|                                                                                                                        ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                ; work         ;
;                               |cntr_prb:wr_ptr|                                                                                                                            ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                    ; work         ;
;                   |altpciexpav_stif_rx_resp:rxavl_resp|                                                                                                                    ; 66 (66)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 34 (34)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |altsyncram:cpl_ram|                                                                                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |altsyncram_5tl1:auto_generated|                                                                                                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated                                                                                                                                                                                                                                                                                                                               ; work         ;
;                   |scfifo:pndgtxrd_fifo|                                                                                                                                   ; 27 (0)        ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                      |scfifo_fj31:auto_generated|                                                                                                                          ; 27 (0)        ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                         |a_dpfifo_mp31:dpfifo|                                                                                                                             ; 27 (16)       ; 20 (9)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo                                                                                                                                                                                                                                                                                                            ; work         ;
;                            |altsyncram_r2e1:FIFOram|                                                                                                                       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram                                                                                                                                                                                                                                                                                    ; work         ;
;                            |cntr_5s7:usedw_counter|                                                                                                                        ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                                                                     ; work         ;
;                            |cntr_orb:rd_ptr_msb|                                                                                                                           ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                                                        ; work         ;
;                            |cntr_prb:wr_ptr|                                                                                                                               ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                                                            ; work         ;
;                |altpciexpav_stif_tx:tx|                                                                                                                                    ; 1507 (69)     ; 797 (65)                  ; 0 (0)         ; 18720       ; 11   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 677 (4)      ; 120 (0)           ; 710 (68)         ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|                                                                                                          ; 58 (58)       ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 30 (30)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |altpciexpav_stif_tx_cntrl:tx_cntrl|                                                                                                                     ; 659 (633)     ; 290 (270)                 ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 338 (332)    ; 61 (61)           ; 260 (240)        ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |scfifo:tx_output_fifo|                                                                                                                               ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo                                                                                                                                                                                                                                                                                                                        ; work         ;
;                         |scfifo_gj31:auto_generated|                                                                                                                       ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated                                                                                                                                                                                                                                                                                             ; work         ;
;                            |a_dpfifo_np31:dpfifo|                                                                                                                          ; 26 (15)       ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 20 (9)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo                                                                                                                                                                                                                                                                        ; work         ;
;                               |altsyncram_s2e1:FIFOram|                                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram                                                                                                                                                                                                                                                ; work         ;
;                               |cntr_5s7:usedw_counter|                                                                                                                     ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                                 ; work         ;
;                               |cntr_orb:rd_ptr_msb|                                                                                                                        ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                    ; work         ;
;                               |cntr_prb:wr_ptr|                                                                                                                            ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                        ; work         ;
;                   |altpciexpav_stif_txavl_cntrl:txavl|                                                                                                                     ; 400 (371)     ; 216 (196)                 ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 149 (140)    ; 31 (31)           ; 220 (200)        ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |scfifo:pendingrd_fifo|                                                                                                                               ; 29 (0)        ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo                                                                                                                                                                                                                                                                                                                        ; work         ;
;                         |scfifo_s031:auto_generated|                                                                                                                       ; 29 (0)        ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated                                                                                                                                                                                                                                                                                             ; work         ;
;                            |a_dpfifo_3731:dpfifo|                                                                                                                          ; 29 (18)       ; 20 (9)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 20 (9)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo                                                                                                                                                                                                                                                                        ; work         ;
;                               |altsyncram_52e1:FIFOram|                                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_52e1:FIFOram                                                                                                                                                                                                                                                ; work         ;
;                               |cntr_5s7:usedw_counter|                                                                                                                     ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                                 ; work         ;
;                               |cntr_orb:rd_ptr_msb|                                                                                                                        ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                    ; work         ;
;                               |cntr_prb:wr_ptr|                                                                                                                            ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                        ; work         ;
;                   |altpciexpav_stif_txresp_cntrl:txresp|                                                                                                                   ; 250 (250)     ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 93 (93)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram:tx_cpl_buff|                                                                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |altsyncram_ish1:auto_generated|                                                                                                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |scfifo:rd_bypass_fifo|                                                                                                                                  ; 37 (0)        ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |scfifo_d241:auto_generated|                                                                                                                          ; 37 (0)        ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated                                                                                                                                                                                                                                                                                                                                ; work         ;
;                         |a_dpfifo_k841:dpfifo|                                                                                                                             ; 37 (20)       ; 28 (11)                   ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (11)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo                                                                                                                                                                                                                                                                                                           ; work         ;
;                            |altsyncram_h3e1:FIFOram|                                                                                                                       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_h3e1:FIFOram                                                                                                                                                                                                                                                                                   ; work         ;
;                            |cntr_7s7:usedw_counter|                                                                                                                        ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                                                                                                                                                    ; work         ;
;                            |cntr_qrb:rd_ptr_msb|                                                                                                                           ; 5 (5)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                                                                                                                                       ; work         ;
;                            |cntr_rrb:wr_ptr|                                                                                                                               ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                                                                                                                                           ; work         ;
;                   |scfifo:txcmd_fifo|                                                                                                                                      ; 29 (0)        ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |scfifo_8241:auto_generated|                                                                                                                          ; 29 (0)        ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 20 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                         |a_dpfifo_f841:dpfifo|                                                                                                                             ; 29 (18)       ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 20 (9)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo                                                                                                                                                                                                                                                                                                               ; work         ;
;                            |altsyncram_73e1:FIFOram|                                                                                                                       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram                                                                                                                                                                                                                                                                                       ; work         ;
;                            |cntr_5s7:usedw_counter|                                                                                                                        ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                                                                        ; work         ;
;                            |cntr_orb:rd_ptr_msb|                                                                                                                           ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                                                           ; work         ;
;                            |cntr_prb:wr_ptr|                                                                                                                               ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                                                               ; work         ;
;                   |scfifo:wrdat_fifo|                                                                                                                                      ; 39 (0)        ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 28 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |scfifo_3131:auto_generated|                                                                                                                          ; 39 (0)        ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 28 (0)           ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                         |a_dpfifo_a731:dpfifo|                                                                                                                             ; 39 (22)       ; 28 (11)                   ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 28 (11)          ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo                                                                                                                                                                                                                                                                                                               ; work         ;
;                            |altsyncram_13e1:FIFOram|                                                                                                                       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram                                                                                                                                                                                                                                                                                       ; work         ;
;                            |cntr_7s7:usedw_counter|                                                                                                                        ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                                                                                                                                                        ; work         ;
;                            |cntr_qrb:rd_ptr_msb|                                                                                                                           ; 5 (5)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                                                                                                                                           ; work         ;
;                            |cntr_rrb:wr_ptr|                                                                                                                               ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                                                                                                                                               ; work         ;
;          |avalon_system_pcie_ip_altgx_internal:altgx_internal|                                                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                |altpll:pll0|                                                                                                                                               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |altpll_nn81:auto_generated|                                                                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated                                                                                                                                                                                                                                                                                                ; work         ;
;       |avalon_system_sdram:sdram|                                                                                                                                          ; 438 (274)     ; 280 (154)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (154)    ; 118 (2)           ; 162 (96)         ; |system_fpga|avalon_system:u0|avalon_system_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module|                                                                               ; 191 (191)     ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 116 (116)         ; 71 (71)          ; |system_fpga|avalon_system:u0|avalon_system_sdram:sdram|avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |avalon_system_sgdma:sgdma|                                                                                                                                          ; 1772 (7)      ; 1424 (3)                  ; 0 (0)         ; 37208       ; 11   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 347 (4)      ; 635 (0)           ; 790 (3)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|                                                                                                         ; 709 (0)       ; 667 (0)                   ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (0)       ; 308 (0)           ; 359 (0)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|                              ; 195 (195)     ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 43 (43)           ; 132 (132)        ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|                                        ; 452 (417)     ; 431 (402)                 ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (15)      ; 233 (219)         ; 198 (183)        ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                        ; 5 (0)         ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                                ; work         ;
;                   |shift_taps_78n:auto_generated|                                                                                                                          ; 5 (0)         ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;                      |altsyncram_o2b1:altsyncram2|                                                                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|altsyncram_o2b1:altsyncram2                                                                                                                                                                                                                                      ; work         ;
;                      |cntr_lch:cntr3|                                                                                                                                      ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|cntr_lch:cntr3                                                                                                                                                                                                                                                   ; work         ;
;                      |cntr_usf:cntr1|                                                                                                                                      ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|cntr_usf:cntr1                                                                                                                                                                                                                                                   ; work         ;
;                |descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo| ; 30 (0)        ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo                                                                                                                                                                         ; work         ;
;                   |scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|                                                      ; 30 (0)        ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo                                                                       ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                                    ; 30 (3)        ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                              ; 5 (5)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                               ; 1 (0)         ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; work         ;
;                            |cntr_qef:auto_generated|                                                                                                                       ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_qef:auto_generated           ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                         ; 7 (7)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                         ; 7 (7)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                             ; 7 (7)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                    ; 7 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; work         ;
;                            |mux_7vc:auto_generated|                                                                                                                        ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_7vc:auto_generated ; work         ;
;             |descriptor_write_which_resides_within_avalon_system_sgdma:the_descriptor_write_which_resides_within_avalon_system_sgdma|                                      ; 65 (65)       ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_write_which_resides_within_avalon_system_sgdma:the_descriptor_write_which_resides_within_avalon_system_sgdma                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|                                                                                           ; 11 (0)        ; 8 (0)                     ; 0 (0)         ; 152         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |scfifo:avalon_system_sgdma_command_fifo_command_fifo|                                                                                                         ; 11 (0)        ; 8 (0)                     ; 0 (0)         ; 152         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |scfifo_8k31:auto_generated|                                                                                                                                ; 11 (0)        ; 8 (0)                     ; 0 (0)         ; 152         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |a_dpfifo_fq31:dpfifo|                                                                                                                                   ; 11 (9)        ; 8 (6)                     ; 0 (0)         ; 152         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                      |altsyncram_t1e1:FIFOram|                                                                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 152         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|altsyncram_t1e1:FIFOram                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |cntr_2s7:usedw_counter|                                                                                                                              ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|cntr_2s7:usedw_counter                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |cntr_mrb:wr_ptr|                                                                                                                                     ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|cntr_mrb:wr_ptr                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |avalon_system_sgdma_command_grabber:the_avalon_system_sgdma_command_grabber|                                                                                     ; 80 (80)       ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 75 (75)           ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_grabber:the_avalon_system_sgdma_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|                                                                                 ; 97 (0)        ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 58 (0)            ; 33 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|                                                                                               ; 97 (0)        ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 58 (0)            ; 33 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                          ; 97 (3)        ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (3)        ; 58 (0)            ; 33 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                                    ; 6 (6)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                                     ; 1 (0)         ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |cntr_qef:auto_generated|                                                                                                                             ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_qef:auto_generated                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                               ; 29 (29)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                               ; 29 (29)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                                   ; 29 (29)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                          ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                                   ; work         ;
;                      |mux_l0d:auto_generated|                                                                                                                              ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_l0d:auto_generated                                                                                                                                                                                                                                                                                            ; work         ;
;          |avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|                                                                                                       ; 311 (311)     ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 176 (176)    ; 30 (30)           ; 105 (105)        ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|                                                                                               ; 113 (81)      ; 101 (77)                  ; 0 (0)         ; 2176        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 105 (80)         ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|                                                                      ; 32 (0)        ; 24 (0)                    ; 0 (0)         ; 2176        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 25 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                |scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|                                                                                               ; 32 (0)        ; 24 (0)                    ; 0 (0)         ; 2176        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 25 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                           ; work         ;
;                   |scfifo_1741:auto_generated|                                                                                                                             ; 32 (0)        ; 24 (0)                    ; 0 (0)         ; 2176        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 25 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;                      |a_dpfifo_8d41:dpfifo|                                                                                                                                ; 32 (18)       ; 24 (10)                   ; 0 (0)         ; 2176        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (11)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo                                                                                                                                                                                                                                           ; work         ;
;                         |altsyncram_v2e1:FIFOram|                                                                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 2176        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram                                                                                                                                                                                                                   ; work         ;
;                         |cntr_6s7:usedw_counter|                                                                                                                           ; 5 (5)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_6s7:usedw_counter                                                                                                                                                                                                                    ; work         ;
;                         |cntr_prb:rd_ptr_msb|                                                                                                                              ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_prb:rd_ptr_msb                                                                                                                                                                                                                       ; work         ;
;                         |cntr_qrb:wr_ptr|                                                                                                                                  ; 5 (5)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_qrb:wr_ptr                                                                                                                                                                                                                           ; work         ;
;          |avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|                                                                                                     ; 297 (297)     ; 219 (219)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 100 (100)         ; 120 (120)        ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|                                                                                             ; 148 (89)      ; 119 (76)                  ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (11)      ; 64 (64)           ; 57 (14)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|                                                                  ; 59 (0)        ; 43 (0)                    ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 43 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|                                                                                            ; 59 (0)        ; 43 (0)                    ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 43 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo                                                                                                                                                                                                                                                                                  ; work         ;
;                   |scfifo_q541:auto_generated|                                                                                                                             ; 59 (0)        ; 43 (0)                    ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 43 (0)           ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated                                                                                                                                                                                                                                                       ; work         ;
;                      |a_dpfifo_1c41:dpfifo|                                                                                                                                ; 59 (33)       ; 43 (17)                   ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 43 (17)          ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo                                                                                                                                                                                                                                  ; work         ;
;                         |altsyncram_d6e1:FIFOram|                                                                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|altsyncram_d6e1:FIFOram                                                                                                                                                                                                          ; work         ;
;                         |cntr_as7:usedw_counter|                                                                                                                           ; 9 (9)         ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|cntr_as7:usedw_counter                                                                                                                                                                                                           ; work         ;
;                         |cntr_trb:rd_ptr_msb|                                                                                                                              ; 8 (8)         ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|cntr_trb:rd_ptr_msb                                                                                                                                                                                                              ; work         ;
;                         |cntr_urb:wr_ptr|                                                                                                                                  ; 9 (9)         ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|cntr_urb:wr_ptr                                                                                                                                                                                                                  ; work         ;
;          |avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|                                                                                 ; 11 (0)        ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|                                                                                               ; 11 (0)        ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |scfifo_pi31:auto_generated|                                                                                                                                ; 11 (0)        ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |a_dpfifo_0p31:dpfifo|                                                                                                                                   ; 11 (9)        ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |altsyncram_vud1:FIFOram|                                                                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|altsyncram_vud1:FIFOram                                                                                                                                                                                                                                                                                          ; work         ;
;                      |cntr_2s7:usedw_counter|                                                                                                                              ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|cntr_2s7:usedw_counter                                                                                                                                                                                                                                                                                           ; work         ;
;                      |cntr_mrb:wr_ptr|                                                                                                                                     ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system_fpga|avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|cntr_mrb:wr_ptr                                                                                                                                                                                                                                                                                                  ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                                      ; 168 (1)       ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (1)       ; 14 (0)            ; 83 (0)           ; |system_fpga|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                                                       ; 167 (126)     ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (57)      ; 14 (14)           ; 83 (58)          ; |system_fpga|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                                                                         ; 21 (21)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |system_fpga|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                                                       ; 20 (20)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |system_fpga|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; SW[0]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[10]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[11]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[12]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[13]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[14]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[15]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[16]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[17]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[2]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[3]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_TX_P        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_WAKE_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FAN_CTRL         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_RX_P        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_PERST_N     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_REFCLK_P    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_TX_P(n)     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_RX_P(n)     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_REFCLK_P(n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; SW[10]              ;                   ;         ;
; SW[11]              ;                   ;         ;
; SW[12]              ;                   ;         ;
; SW[13]              ;                   ;         ;
; SW[14]              ;                   ;         ;
; SW[15]              ;                   ;         ;
; SW[16]              ;                   ;         ;
; SW[17]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; DRAM_DQ[0]          ;                   ;         ;
; DRAM_DQ[1]          ;                   ;         ;
; DRAM_DQ[2]          ;                   ;         ;
; DRAM_DQ[3]          ;                   ;         ;
; DRAM_DQ[4]          ;                   ;         ;
; DRAM_DQ[5]          ;                   ;         ;
; DRAM_DQ[6]          ;                   ;         ;
; DRAM_DQ[7]          ;                   ;         ;
; DRAM_DQ[8]          ;                   ;         ;
; DRAM_DQ[9]          ;                   ;         ;
; DRAM_DQ[10]         ;                   ;         ;
; DRAM_DQ[11]         ;                   ;         ;
; DRAM_DQ[12]         ;                   ;         ;
; DRAM_DQ[13]         ;                   ;         ;
; DRAM_DQ[14]         ;                   ;         ;
; DRAM_DQ[15]         ;                   ;         ;
; DRAM_DQ[16]         ;                   ;         ;
; DRAM_DQ[17]         ;                   ;         ;
; DRAM_DQ[18]         ;                   ;         ;
; DRAM_DQ[19]         ;                   ;         ;
; DRAM_DQ[20]         ;                   ;         ;
; DRAM_DQ[21]         ;                   ;         ;
; DRAM_DQ[22]         ;                   ;         ;
; DRAM_DQ[23]         ;                   ;         ;
; DRAM_DQ[24]         ;                   ;         ;
; DRAM_DQ[25]         ;                   ;         ;
; DRAM_DQ[26]         ;                   ;         ;
; DRAM_DQ[27]         ;                   ;         ;
; DRAM_DQ[28]         ;                   ;         ;
; DRAM_DQ[29]         ;                   ;         ;
; DRAM_DQ[30]         ;                   ;         ;
; DRAM_DQ[31]         ;                   ;         ;
; FAN_CTRL            ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; PCIE_RX_P           ;                   ;         ;
; PCIE_PERST_N        ;                   ;         ;
; KEY[0]              ;                   ;         ;
; PCIE_REFCLK_P       ;                   ;         ;
; PCIE_RX_P(n)        ;                   ;         ;
; PCIE_REFCLK_P(n)    ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Location              ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; PIN_AK16              ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; PIN_AK16              ; 19853   ; Clock                                   ; yes    ; Global Clock         ; GCLK27           ; --                        ;
; PCIE_PERST_N                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ16              ; 3       ; Async. clear                            ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; PCIE_REFCLK_P                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_V12               ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y78_N0        ; 555     ; Clock                                   ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y78_N0        ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|controller:CONT|WideOr8~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y60_N22    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|controller:CONT|count[4]~10                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X60_Y60_N18    ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|controller:CONT|state.ECC1_DONE                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X61_Y60_N31        ; 332     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y40_N23        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X73_Y27_N19        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[11].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X73_Y29_N29        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[12].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X83_Y30_N15        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[13].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X89_Y30_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X85_Y38_N19        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X50_Y39_N19        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X46_Y36_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y32_N31        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X49_Y31_N19        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y28_N31        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X59_Y28_N27        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X58_Y29_N17        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X62_Y29_N17        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X73_Y27_N21        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X90_Y34_N27        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X112_Y18_N15       ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X98_Y25_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X104_Y17_N23       ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X96_Y22_N17        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X95_Y17_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[1].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X97_Y39_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X98_Y39_N31        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X104_Y41_N15       ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X105_Y42_N21       ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[5].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X113_Y35_N27       ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X102_Y32_N5        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X102_Y31_N5        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[8].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X108_Y24_N3        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X113_Y18_N17       ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[0].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X95_Y12_N21        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X50_Y14_N3         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[11].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X58_Y17_N29        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[12].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X46_Y16_N25        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X42_Y21_N3         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                 ; FF_X50_Y15_N9         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[1].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X85_Y15_N19        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X80_Y13_N15        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X80_Y13_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X79_Y12_N21        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[5].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X76_Y12_N1         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X69_Y13_N23        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[7].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X64_Y9_N5          ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X61_Y12_N5         ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|data_valid_reg                                                                                                                                                                                                                                                                                                                                                                  ; FF_X62_Y17_N21        ; 65      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|Selector6~0                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X69_Y62_N2     ; 328     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr10~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X83_Y58_N20    ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr11~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X68_Y62_N28    ; 164     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr12~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X68_Y62_N22    ; 164     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr8~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y62_N18    ; 328     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|flex_counter:count2|count[7]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X83_Y58_N14    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|next_x2~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y62_N8     ; 492     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|Selector345~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X69_Y90_N24    ; 328     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr23~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y70_N10    ; 328     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr26~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y76_N24    ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr27~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y76_N12    ; 164     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr30~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y84_N0     ; 167     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|d_start                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X83_Y66_N18    ; 327     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|Q[159]~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y81_N14    ; 164     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|flex_counter:count1|count[0]~27                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y79_N22    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|flex_counter:count1|next_rollover_flag~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y79_N2     ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|nextstate~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y79_N8     ; 490     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|product[320]~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y79_N26    ; 326     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|state.CALC                                                                                                                                                                                                                                                                                                                                          ; FF_X44_Y79_N3         ; 825     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|state.DONE                                                                                                                                                                                                                                                                                                                                          ; FF_X44_Y79_N17        ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|inA[34]~7                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y79_N18    ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|inB[28]~163                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y81_N24    ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|inC[36]~5                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y81_N8     ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|state.GETDATA                                                                                                                                                                                                                                                                                                                                                    ; FF_X68_Y74_N1         ; 331     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|state.MULT5                                                                                                                                                                                                                                                                                                                                                      ; FF_X44_Y79_N29        ; 332     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|nextstate~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X105_Y81_N28   ; 490     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|product[164]~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X105_Y81_N0    ; 326     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|state.CALC                                                                                                                                                                                                                                                                                                                                                   ; FF_X105_Y81_N19       ; 825     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|state.DONE                                                                                                                                                                                                                                                                                                                                                   ; FF_X105_Y81_N9        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_state.M_A5~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X68_Y74_N18    ; 164     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|o_m1[48]~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y90_N2     ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|o_m2[5]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X69_Y90_N12    ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_M1                                                                                                                                                                                                                                                                                                                                                                      ; FF_X69_Y76_N27        ; 166     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_S3                                                                                                                                                                                                                                                                                                                                                                      ; FF_X69_Y76_N31        ; 328     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_D1                                                                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y74_N17        ; 173     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|x3[101]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X68_Y74_N20    ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|actual_data[12]~1                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y54_N22    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y33_N12    ; 257     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[0][26]~3                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y56_N0     ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[100][24]~548                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y53_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[101][6]~516                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y55_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[102][17]~537                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y55_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[103][2]~562                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[104][1]~615                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y54_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[105][31]~595                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y54_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[106][26]~584                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y56_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[107][3]~627                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y54_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[108][11]~733                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y53_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[109][13]~697                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y55_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[10][20]~514                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[110][26]~717                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y52_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[111][13]~744                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y52_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[112][6]~680                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y57_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[113][22]~666                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[114][0]~653                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[115][19]~694                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y57_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[116][2]~559                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y53_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[117][16]~529                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y55_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[118][0]~544                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[119][24]~575                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y52_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[11][5]~18                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y56_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[120][29]~623                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[121][31]~606                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[122][15]~591                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y56_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[123][15]~639                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[124][24]~740                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y53_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[125][22]~708                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[126][6]~724                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[127][28]~755                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y52_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[128][27]~677                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y57_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[129][27]~663                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[12][7]~28                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y53_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[130][10]~650                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[131][7]~691                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[132][30]~556                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[133][6]~526                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y54_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[134][24]~541                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[135][3]~572                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y52_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[136][10]~620                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y56_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[137][0]~603                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y56_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[138][0]~588                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y56_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[139][8]~636                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y56_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[13][13]~15                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y53_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[140][12]~737                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y56_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[141][29]~705                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y56_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[142][3]~721                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y56_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[143][22]~752                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y56_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[144][2]~674                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y54_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[145][2]~660                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[146][4]~647                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[147][9]~687                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[148][20]~551                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[149][17]~520                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[14][31]~21                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y56_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[150][27]~532                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[151][0]~567                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y52_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[152][4]~610                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y54_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[153][17]~599                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[154][8]~579                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[155][3]~631                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[156][29]~728                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[157][29]~700                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[158][22]~712                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[159][24]~748                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[15][13]~24                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y56_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[160][24]~669                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y57_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[161][21]~655                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[162][4]~642                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[163][18]~683                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y57_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[164][0]~547                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y53_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[165][8]~515                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y52_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[166][28]~536                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[167][28]~561                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[168][6]~614                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[169][13]~594                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[16][28]~51                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y55_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[170][9]~583                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[171][2]~626                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[172][17]~732                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[173][6]~696                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y52_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[174][22]~716                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[175][24]~743                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[176][8]~679                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[177][20]~665                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[178][3]~652                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[179][0]~693                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[17][15]~17                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y55_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[180][4]~558                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y53_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[181][1]~528                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y54_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[182][2]~543                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y54_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[183][13]~574                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[184][31]~622                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[185][3]~605                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[186][30]~590                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[187][26]~638                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[188][6]~739                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[189][15]~707                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[18][22]~29                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y56_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[190][17]~723                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[191][24]~754                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[192][6]~678                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[193][31]~664                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[194][20]~651                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[195][25]~692                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[196][19]~557                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[197][29]~527                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[198][24]~542                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[199][24]~573                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[19][18]~688                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y52_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[1][15]~54                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y57_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[200][27]~621                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y57_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[201][30]~604                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[202][12]~589                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[203][7]~637                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[204][6]~738                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y53_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[205][26]~706                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[206][29]~722                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[207][25]~753                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[208][26]~675                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y54_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[209][13]~661                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[210][26]~648                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y57_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[211][16]~689                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[212][17]~554                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[213][0]~524                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y54_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[214][10]~535                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[215][2]~570                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y52_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[216][21]~613                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[217][11]~601                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[218][2]~582                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[219][22]~634                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[220][3]~731                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y53_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[221][9]~703                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[222][30]~715                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[223][4]~750                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y52_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[224][23]~672                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y54_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[225][29]~658                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[226][30]~645                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y53_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[227][13]~685                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y54_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[228][30]~549                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[229][22]~518                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[230][0]~539                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y53_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[231][2]~565                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y52_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[232][2]~618                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y54_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[233][0]~597                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[234][20]~586                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y56_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[235][24]~629                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y54_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[236][17]~735                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[237][14]~698                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y54_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[238][12]~719                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[239][11]~746                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[240][10]~682                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y57_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[241][0]~668                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[242][6]~654                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y57_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[243][14]~695                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y56_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[244][10]~560                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[245][4]~530                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[246][13]~546                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[247][12]~577                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y52_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[248][21]~625                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[249][31]~608                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[250][2]~593                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y56_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[251][21]~641                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y56_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[252][27]~742                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y53_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[253][4]~710                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y56_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[254][21]~726                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y54_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[255][14]~757                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X66_Y45_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[25][21]~600                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N26    ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[2][22]~53                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y56_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[31][15]~749                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y52_N8     ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[32][1]~671                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X61_Y53_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[33][20]~657                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[34][4]~644                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y56_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[35][29]~1                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y52_N12    ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[36][27]~4                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X61_Y53_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[37][3]~517                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y55_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[38][27]~759                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y52_N24    ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[3][1]~52                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y56_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[41][0]~596                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y57_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[42][12]~585                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[43][15]~628                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y52_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[44][15]~734                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y53_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[45][15]~6                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y55_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[46][15]~718                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y55_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[47][15]~745                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y52_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[48][15]~681                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y57_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[49][6]~667                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y57_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[4][14]~50                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y53_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[54][15]~545                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[55][8]~576                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y52_N24    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[56][28]~624                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[57][13]~607                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[58][29]~592                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[59][26]~640                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[5][21]~37                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y53_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[60][4]~741                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y53_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[61][25]~709                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[62][24]~725                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[63][20]~756                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y53_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[64][13]~676                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[65][30]~662                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[66][25]~649                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[67][4]~690                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X33_Y57_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[68][4]~555                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y53_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[69][4]~525                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y55_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[6][8]~35                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y56_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[70][4]~540                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y52_N2     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[71][4]~571                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y52_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[72][4]~619                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y55_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[73][22]~602                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y57_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[74][4]~587                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y56_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[75][23]~635                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[76][13]~736                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y53_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[77][4]~704                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y55_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[78][20]~720                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y56_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[79][31]~751                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[7][18]~14                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X51_Y52_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[80][29]~673                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y57_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[81][13]~659                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[82][30]~646                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[83][2]~686                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y57_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[84][30]~550                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y53_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[85][8]~519                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y55_N8     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[86][15]~531                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[87][25]~566                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[88][15]~609                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[89][5]~598                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X33_Y57_N12    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[8][5]~20                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y56_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[90][12]~578                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N0     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[91][31]~630                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y57_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[92][12]~727                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y53_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[93][28]~699                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y55_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[94][22]~711                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y52_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[95][6]~747                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y52_N10    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[96][31]~670                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y54_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[97][28]~656                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y56_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[98][21]~643                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y56_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[99][9]~684                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y54_N6     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[9][16]~55                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y56_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|input_data1[63]~1                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y52_N8     ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|input_data2[23]~1                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y39_N28    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[0]~188                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y33_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[0]                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y54_N0     ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[1]                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y54_N16    ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[0]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y50_N26    ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[1]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y50_N12    ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[0]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y54_N6     ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[1]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y54_N26    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y50_N10    ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y50_N22    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y50_N2     ; 64      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y50_N24    ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                                                                                                                                   ; FF_X34_Y50_N27        ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~17                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y50_N30    ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]~64                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y50_N30    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~6                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y45_N14    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~18                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y45_N18    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~19                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y45_N22    ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[0]                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y43_N0     ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[1]                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y39_N24    ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[0]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y36_N28    ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[1]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y36_N30    ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[0]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y39_N22    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[1]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y39_N10    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y35_N2     ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y36_N18    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y33_N12    ; 64      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y36_N14    ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                                                                                                                                   ; FF_X37_Y36_N29        ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]~17                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y36_N30    ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[55]~64                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y33_N28    ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~6                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y36_N2     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~18                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y36_N26    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y36_N20    ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sramRE1                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X48_Y51_N1         ; 132     ; Clock enable, Read enable               ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sramRE2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X47_Y52_N3         ; 204     ; Clock enable, Read enable               ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[10]~42                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y51_N2     ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[13]~42                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y43_N2     ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                   ; FF_X25_Y47_N17        ; 2459    ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                   ; FF_X25_Y47_N17        ; 12325   ; Async. clear, Async. load, Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y37_N4     ; 6       ; Async. clear                            ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                   ; FF_X2_Y45_N1          ; 920     ; Async. clear                            ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                       ; FF_X3_Y45_N1          ; 640     ; Async. clear                            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                                                                                                                                                ; PLL_1                 ; 2       ; Clock                                   ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y20_N14    ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X10_Y18_N17        ; 4       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y17_N24    ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X10_Y17_N19        ; 4       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                              ; LCCOMB_X11_Y20_N14    ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                                                                                                                                                                               ; LCCOMB_X10_Y20_N0     ; 52      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                ; LCCOMB_X15_Y16_N0     ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[5]                                                                                                                                                                                           ; FF_X15_Y20_N9         ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                                                                                                                                                                                 ; LCCOMB_X10_Y17_N26    ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_ip_bar2_translator|address_register[13]~20                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y19_N4     ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_ip_bar2_translator|address_register[13]~22                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y19_N20    ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~13                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X8_Y18_N2      ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y18_N24    ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y20_N28     ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y20_N4      ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~13                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y16_N28     ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y16_N6     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y17_N28     ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|m0_read                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y17_N20    ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y17_N4      ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pcie_ip_bar2_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y17_N8      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pcie_ip_bar2_limiter|save_dest_id~1                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N2     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X11_Y20_N26    ; 55      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                             ; FF_X12_Y20_N27        ; 106     ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y16_N4     ; 47      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                               ; FF_X12_Y20_N17        ; 98      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N30    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N8     ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N18    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N28    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N6     ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N16    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N10    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N14    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X31_Y17_N13        ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[7]~2                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y17_N10    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y7_N24     ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N24     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N18     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N28     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N22     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N16     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N2      ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N4      ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y3_N30     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y3_N12     ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y7_N22     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y7_N20     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y7_N24     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y7_N26     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y7_N30     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y7_N12     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y7_N14     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][85]                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X41_Y7_N27         ; 4       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X42_Y7_N5          ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y7_N10     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y5_N22     ; 77      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y11_N28    ; 66      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y6_N18     ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                              ; LCCOMB_X25_Y14_N4     ; 81      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                                                                                                                                                                               ; LCCOMB_X25_Y14_N14    ; 102     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                 ; LCCOMB_X35_Y7_N26     ; 49      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                                                                                                                                                                                  ; LCCOMB_X33_Y7_N12     ; 79      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_descriptor_read_agent|av_readdatavalid~1                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y12_N30    ; 220     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_read_translator|always2~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y7_N30     ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_read_translator|burstcount_register_lint[5]~6                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y7_N6      ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator|address_register[13]~77                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y2_N14     ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator|address_register[13]~78                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y2_N22     ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pcie_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[8]~8                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y16_N22    ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pcie_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~9                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y16_N8     ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pcie_ip_txs_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y17_N20    ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~14                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y7_N2      ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y7_N28     ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X44_Y7_N14     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:sgdma_m_read_limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y10_N10    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:sgdma_m_read_limiter|save_dest_id~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y10_N30    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_to_sgdma_m_read_rsp_width_adapter|always9~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X40_Y11_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_read_to_sdram_s1_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y6_N18     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_read_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                ; FF_X32_Y6_N21         ; 49      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_write_to_sdram_s1_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y5_N10     ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_write_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y5_N3          ; 117     ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y9_N2      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y11_N22    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y7_N14     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y7_N30     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y33_N20    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y33_N18    ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                 ; FF_X17_Y33_N3         ; 4       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rsp_fifo|read~2                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y33_N16    ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y33_N4     ; 65      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y31_N10    ; 93      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                            ; LCCOMB_X21_Y33_N30    ; 46      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                                                                                                                                                             ; LCCOMB_X22_Y33_N0     ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_ip_bar1_0_translator|address_register[11]~23                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y31_N26    ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_ip_bar1_0_translator|address_register[11]~24                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y31_N22    ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:eccdh3des_fpga_0_avalon_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~13                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y33_N30    ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:eccdh3des_fpga_0_avalon_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y33_N16    ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_cmd_width_adapter|byte_cnt_reg[2]~7                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y33_N8     ; 51      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                           ; FF_X21_Y33_N11        ; 102     ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_rsp_width_adapter|always9~1                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y33_N28    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]                                                                                                                                                                                                                                                                                                                                                            ; FF_X56_Y2_N25         ; 47      ; Async. clear                            ; yes    ; Global Clock         ; GCLK24           ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_cnt[0]~9                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X1_Y40_N12     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_r[2]                                                                                                                                                                                                                                                                                                                                                      ; FF_X1_Y40_N13         ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|ws_tmr_eq_0~6                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y50_N16    ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y37_N5         ; 3       ; Async. clear                            ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|exits_r                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X1_Y30_N9          ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X56_Y2_N3          ; 39      ; Async. clear                            ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|rsnt_cntn[7]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y37_N8     ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|srst                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X19_Y37_N25        ; 57      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                         ; FF_X1_Y45_N1          ; 69      ; Async. clear                            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]~1                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X2_Y26_N8      ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N8     ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~1                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N2     ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~10                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y34_N12    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~11                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y34_N14    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~12                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y34_N16    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~13                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y34_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~14                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y34_N4     ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~15                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y34_N6     ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~2                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N28    ; 58      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~3                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N22    ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~4                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N0     ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~5                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N10    ; 52      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~6                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N20    ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~7                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N30    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~8                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N24    ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~9                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y34_N26    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr                                                                                                                                                                                                                                                                   ; FF_X1_Y46_N17         ; 437     ; Async. clear                            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[4]                                                                                                                                                                                                                                                           ; FF_X11_Y27_N21        ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|always0~1                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y20_N28    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|avalon_state_reg.CRA_PIPE                                                                                                                                                                                                                                                    ; FF_X10_Y23_N29        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|AvlRuptEnable_reg[16]~0                                                                                                                                                                                                                                                ; LCCOMB_X11_Y29_N6     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[16]~0                                                                                                                                                                                                                                                ; LCCOMB_X10_Y29_N10    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[2]~1                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y30_N2     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[8]~2                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y29_N20    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|ram_write~0                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y27_N6     ; 10      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|ram_write~0                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y27_N4     ; 10      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|PndgRdHeader_o[56]                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y22_N6     ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always24~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y18_N0     ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|chk_hdr_rise                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y20_N20    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[0][2]~15                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y18_N22    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[1][3]~13                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y18_N12    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[2][3]~11                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y18_N30    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[3][5]~17                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y19_N4     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[4][3]~6                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y19_N14    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[5][3]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y19_N16    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[6][1]~4                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y19_N4     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[7][2]~8                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y19_N14    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[71]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y27_N12    ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_modlen_reg[7]~9                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y22_N26    ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[11]                                                                                                                                                                                                                                                                                  ; FF_X19_Y20_N9         ; 10      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[14]                                                                                                                                                                                                                                                                                  ; FF_X22_Y20_N1         ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[1]                                                                                                                                                                                                                                                                                   ; FF_X18_Y20_N1         ; 62      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[2]                                                                                                                                                                                                                                                                                   ; FF_X21_Y20_N29        ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[6]                                                                                                                                                                                                                                                                                   ; FF_X19_Y20_N17        ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[7]                                                                                                                                                                                                                                                                                   ; FF_X21_Y20_N1         ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~10                                                                                                                                                                                                                     ; LCCOMB_X6_Y28_N30     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~9                                                                                                                                                                                                                      ; LCCOMB_X8_Y31_N30     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_rreq~5                                                                                                                                                                                                             ; LCCOMB_X18_Y20_N4     ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_wreq                                                                                                                                                                                                               ; LCCOMB_X6_Y28_N22     ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[6]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y28_N28    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|TagRelease_o                                                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y18_N24    ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[5]~8                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y18_N22    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~4                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y28_N8     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~7                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y29_N14    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|q_b[15]                                                                                                                                                                                                                                  ; M9K_X23_Y28_N0        ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_rreq                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y29_N28    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_wreq                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y28_N0     ; 12      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|Mux56~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y25_N28    ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|adapter_fifo_write_cntr[2]~15                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y25_N4     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always16~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y25_N26    ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always16~4                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y29_N6     ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always1~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y27_N12    ; 62      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always5~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X17_Y27_N20    ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_dat_cntr[6]~6                                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y28_N28    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_transmit                                                                                                                                                                                                                                                                                      ; LCCOMB_X4_Y25_N8      ; 65      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[34]~41                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y25_N22    ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[34]~42                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y24_N26    ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[5]~25                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y26_N30    ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_rdreq~0                                                                                                                                                                                                                                                                                ; LCCOMB_X4_Y25_N26     ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|outstanding_tag_cntr~0                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y26_N8     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~10                                                                                                                                                                                                                         ; LCCOMB_X12_Y25_N28    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~8                                                                                                                                                                                                                          ; LCCOMB_X8_Y25_N20     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_wreq                                                                                                                                                                                                                   ; LCCOMB_X12_Y25_N30    ; 12      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_sop_out_reg~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y25_N8      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[5]~25                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y29_N22    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always18~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y24_N26    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always19~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y24_N6     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|burst_counter[9]~12                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y24_N12    ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|payload_byte_cntr[4]~12                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y24_N28    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_fifo_rdreq~0                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y21_N30    ; 24      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_state[1]                                                                                                                                                                                                                                                                                 ; FF_X26_Y21_N25        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|read_valid_counter[1]~28                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y20_N2     ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|reads_cntr~11                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y24_N30    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[12]~39                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y22_N24    ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~6                                                                                                                                                                                                                          ; LCCOMB_X26_Y21_N16    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~7                                                                                                                                                                                                                          ; LCCOMB_X25_Y20_N28    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|valid_wreq~2                                                                                                                                                                                                                 ; LCCOMB_X25_Y20_N22    ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[0]                                                                                                                                                                                                                                                                                     ; FF_X32_Y25_N27        ; 95      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[1]                                                                                                                                                                                                                                                                                     ; FF_X32_Y25_N3         ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[3]                                                                                                                                                                                                                                                                                     ; FF_X32_Y25_N5         ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|CmdFifoWrReq_o~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y29_N24    ; 56      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal3~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y29_N8     ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|always8~2                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y30_N4     ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[6]~23                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y28_N18    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]~10                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y28_N0     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]~14                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y28_N14    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[6]~12                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y30_N30    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[2]                                                                                                                                                                                                                                                                                  ; FF_X26_Y29_N25        ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                                                                                                                                                                                  ; FF_X30_Y29_N31        ; 50      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[8]                                                                                                                                                                                                                                                                                  ; FF_X29_Y29_N19        ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~10                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y26_N30    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~9                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y26_N24    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_rreq                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y26_N0     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_wreq                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y26_N20    ; 17      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~10                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y26_N4     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~8                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y28_N30    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_rreq~2                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y28_N22    ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_wreq                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y26_N30    ; 12      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~1                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y20_N12    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~8                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y19_N28    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_rreq~2                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y28_N22    ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_wreq                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y20_N2     ; 19      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                                                                                                                                                                                                                                      ; FF_X1_Y44_N1          ; 1391    ; Async. clear                            ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rxm_read_data_valid                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y22_N18    ; 9       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                                                                                                                                                                                                                                                                                           ; PCIEHIP_X0_Y16_N5     ; 5048    ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y1_N2      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|Selector34~3                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y1_N14     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y3_N26     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y1_N0      ; 61      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module|entry_0[60]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y2_N6      ; 61      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module|entry_1[60]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y2_N20     ; 61      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|m_addr[7]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y1_N10     ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X44_Y1_N27         ; 74      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X42_Y1_N27         ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X61_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X61_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X53_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X48_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X50_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X46_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X68_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X68_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X53_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X68_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X63_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X63_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X66_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X44_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X53_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X46_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X50_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X46_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X48_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X44_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X53_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X46_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X61_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X63_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X48_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X66_Y0_N26 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X61_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X63_Y0_N12 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X66_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X48_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X50_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X66_Y0_N19 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|always2~0                                                                                                                                                                                                                                                                     ; LCCOMB_X13_Y12_N14    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|control_reg_en~0                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y15_N30    ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|csr_readdata[18]~27                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y15_N20    ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                               ; LCCOMB_X13_Y14_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|descriptor_pointer_upper_reg_en                                                                                                                                                                                                                                               ; LCCOMB_X12_Y15_N22    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|do_restart                                                                                                                                                                                                                                                                    ; FF_X10_Y12_N9         ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|cntr_lch:cntr3|counter_reg_bit[1]~0                                                                                                                                                                                    ; LCCOMB_X20_Y14_N28    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|dffe4                                                                                                                                                                                                                  ; FF_X20_Y14_N13        ; 1       ; Async. clear                            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|always10~1                                                                                                                                                                                                                                                                              ; LCCOMB_X15_Y13_N0     ; 114     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|desc_reg_en                                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y13_N18    ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_read                                                                                                                                                                                                                                                                    ; FF_X16_Y13_N17        ; 75      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X16_Y11_N0     ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X16_Y11_N2     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo:the_descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo|scfifo:descriptor_read_which_resides_within_avalon_system_sgdma_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X16_Y11_N14    ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_write_which_resides_within_avalon_system_sgdma:the_descriptor_write_which_resides_within_avalon_system_sgdma|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                 ; FF_X20_Y10_N1         ; 24      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|_~3                                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y7_N0      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y7_N14     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y7_N28     ; 7       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_grabber:the_avalon_system_sgdma_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                             ; FF_X18_Y7_N27         ; 80      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y11_N18    ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y10_N28    ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y7_N22     ; 58      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|Equal2~5                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y8_N4      ; 67      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|m_read_address[31]~70                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y3_N16     ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X19_Y8_N11         ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|m_read_state[2]~12                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y8_N28     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|m_read_state[6]                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X19_Y8_N19         ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|read_posted~0                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y12_N24    ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|received_data_counter[2]~1                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y3_N30     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|received_data_counter[4]~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y3_N2      ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|remaining_transactions[14]~20                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y3_N10     ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|transactions_in_queue[5]~16                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N10    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|transactions_left_to_post[14]~2                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y8_N0      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|_~8                                                                                                                                                                                             ; LCCOMB_X32_Y10_N14    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|_~9                                                                                                                                                                                             ; LCCOMB_X31_Y10_N30    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|valid_rreq                                                                                                                                                                                      ; LCCOMB_X32_Y10_N24    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|valid_wreq                                                                                                                                                                                      ; LCCOMB_X31_Y10_N0     ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|source_stream_empty_hold~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y9_N30     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|always9~2                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y9_N4      ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|burst_counter[7]~10                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y9_N6      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|m_write_address[21]~77                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y4_N24     ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|m_write_address[28]~78                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y9_N24     ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|m_write_burstcount[5]~16                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y9_N4      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|_~13                                                                                                                                                                                   ; LCCOMB_X33_Y9_N2      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|_~14                                                                                                                                                                                   ; LCCOMB_X31_Y9_N22     ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|pulse_ram_output~2                                                                                                                                                                     ; LCCOMB_X33_Y9_N20     ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|valid_wreq                                                                                                                                                                             ; LCCOMB_X33_Y9_N10     ; 29      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|source_stream_empty_hold~1                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y9_N16     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|_~3                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y10_N30    ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|valid_rreq                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y10_N14    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|valid_wreq                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y10_N26    ; 5       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y9_N26     ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y8_N26     ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y9_N20     ; 101     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y9_N22     ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X13_Y12_N27        ; 1420    ; Async. clear                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X34_Y37_N31        ; 36      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y40_N12    ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y39_N22    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y39_N4     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y38_N18    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y38_N16    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X34_Y38_N17        ; 18      ; Async. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N20    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X34_Y38_N31        ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y38_N1         ; 18      ; Async. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y38_N8     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y38_N31        ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y38_N24    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y39_N14    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y40_N2     ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y37_N4     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y38_N8     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y38_N14    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y39_N28    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y39_N26    ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y39_N20    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X34_Y37_N1         ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X34_Y37_N11        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X34_Y37_N21        ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X33_Y39_N1         ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y37_N22    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X33_Y37_N1         ; 32      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                        ; PIN_AK16          ; 19853   ; 0                                    ; Global Clock         ; GCLK27           ; --                        ;
; PCIE_PERST_N                                                                                                                                                                                                                                                                                    ; PIN_AJ16          ; 3       ; 0                                    ; Global Clock         ; GCLK28           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                    ; JTAG_X0_Y78_N0    ; 555     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                  ; FF_X25_Y47_N17    ; 12325   ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                      ; LCCOMB_X19_Y37_N4 ; 6       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                  ; FF_X2_Y45_N1      ; 920     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; avalon_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                      ; FF_X3_Y45_N1      ; 640     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|wire_pll7_clk[3]                                                                                                                                                                               ; PLL_1             ; 2       ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]                                                                                                                                           ; FF_X56_Y2_N25     ; 47      ; 0                                    ; Global Clock         ; GCLK24           ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                                                                          ; FF_X19_Y37_N5     ; 3       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                                                                                                                                                                        ; FF_X56_Y2_N3      ; 39      ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                        ; FF_X1_Y45_N1      ; 69      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr                                                  ; FF_X1_Y46_N17     ; 437     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                     ; FF_X1_Y44_N1      ; 1391    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                                                                          ; PCIEHIP_X0_Y16_N5 ; 5048    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|dffe4 ; FF_X20_Y14_N13    ; 1       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; avalon_system:u0|avalon_system_sgdma:sgdma|reset_n                                                                                                                                                                                                                                              ; FF_X13_Y12_N27    ; 1420    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                        ; 2458    ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[0][3]                                                                                                                                                                                                                                                                                  ; 2320    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[4]            ; 1086    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[8]            ; 1082    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[9]            ; 1082    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[5]            ; 1073    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[2]            ; 1022    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[3]            ; 1018    ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[6]            ; 883     ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[7]            ; 881     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|state.CALC                                                                                                                                                                                        ; 825     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|state.CALC                                                                                                                                                                               ; 825     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|next_x2~0                                                                                                                                                                                                                                                     ; 492     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|nextstate~0                                                                                                                                                                                       ; 490     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|nextstate~0                                                                                                                                                                              ; 490     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_D2                                                                                                                                                                                                           ; 334     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|state.GET_VALUES2                                                                                                                                                                                                                                             ; 334     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|controller:CONT|state.ECC1_DONE                                                                                                                                                                                                                                                        ; 332     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|state.MULT5                                                                                                                                                                                           ; 332     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|state.GETDATA                                                                                                                                                                                         ; 331     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_A5                                                                                                                                                                                                           ; 330     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_A3                                                                                                                                                                                                           ; 329     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|Selector345~0                                                                                                                                                                                                        ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr8~0                                                                                                                                                                                                                                                     ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_S3                                                                                                                                                                                                           ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr23~0                                                                                                                                                                                                           ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_A1                                                                                                                                                                                                           ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|Selector6~0                                                                                                                                                                                                                                                   ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[0][31]                                                                                                                                                                                                                                                                                 ; 328     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|d_start                                                                                                                                                                                                              ; 327     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|product[164]~0                                                                                                                                                                                    ; 326     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|midValB[0]                                                                                                                                                                                        ; 326     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|product[320]~1                                                                                                                                                                           ; 326     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|gf_Mult:Mult|midValB[0]                                                                                                                                                                               ; 326     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.A_A1                                                                                                                                                                                                           ; 317     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|always0~1                                                                                                                                                                                                                                                                                            ; 257     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~49                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~48                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~47                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~46                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~45                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~44                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~43                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~42                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~41                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~40                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~39                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~34                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~33                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~32                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~26                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~25                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~23                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~22                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~19                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~16                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~13                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~12                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~11                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~10                                                                                                                                                                                                                                                                                     ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~2                                                                                                                                                                                                                                                                                      ; 240     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~38                                                                                                                                                                                                                                                                                     ; 239     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~31                                                                                                                                                                                                                                                                                     ; 239     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~0                                                                                                                                                                                                                                                                                      ; 239     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~36                                                                                                                                                                                                                                                                                     ; 238     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~30                                                                                                                                                                                                                                                                                     ; 238     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~27                                                                                                                                                                                                                                                                                     ; 238     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_M5                                                                                                                                                                                                           ; 236     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers~5                                                                                                                                                                                                                                                                                      ; 235     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_M2                                                                                                                                                                                                           ; 234     ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_descriptor_read_agent|av_readdatavalid~1                                                                                                                                                                                                          ; 220     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sramRE2                                                                                                                                                                                                                                                                                              ; 204     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_M3                                                                                                                                                                                                           ; 196     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_M8                                                                                                                                                                                                           ; 195     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_D1                                                                                                                                                                                                           ; 173     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.A_M1                                                                                                                                                                                                           ; 170     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_S1                                                                                                                                                                                                           ; 170     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|state.GET_VALUES1                                                                                                                                                                                                                                             ; 169     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.A_M3                                                                                                                                                                                                           ; 169     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_M6                                                                                                                                                                                                           ; 168     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_M4                                                                                                                                                                                                           ; 168     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|state.SQUARE2                                                                                                                                                                                         ; 168     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_S5                                                                                                                                                                                                           ; 168     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr30~0                                                                                                                                                                                                           ; 167     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|state.SQUARE1                                                                                                                                                                                                                                                 ; 167     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_A6                                                                                                                                                                                                           ; 167     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_DONE                                                                                                                                                                                                         ; 167     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|WideOr17~0                                                                                                                                                                                            ; 166     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.D_M1                                                                                                                                                                                                           ; 166     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_M7                                                                                                                                                                                                           ; 166     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_S1                                                                                                                                                                                                           ; 166     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_A1                                                                                                                                                                                                           ; 166     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_A2                                                                                                                                                                                                           ; 166     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.A_S1                                                                                                                                                                                                           ; 165     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr25~0                                                                                                                                                                                                           ; 165     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.M_A4                                                                                                                                                                                                           ; 165     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_m1~0                                                                                                                                                                                                            ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr9~0                                                                                                                                                                                                                                                     ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr11~0                                                                                                                                                                                                                                                    ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|m1[31]~0                                                                                                                                                                                                             ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr12~0                                                                                                                                                                                                                                                    ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_state.M_A5~0                                                                                                                                                                                                    ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|Q[159]~0                                                                                                                                                                                              ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr27~0                                                                                                                                                                                                           ; 164     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|inC[36]~5                                                                                                                                                                                             ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|inA[34]~7                                                                                                                                                                                             ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Div:DIVIDER|inB[28]~163                                                                                                                                                                                           ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|WideOr10~0                                                                                                                                                                                                                                                    ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|o_m1[48]~0                                                                                                                                                                                                           ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|o_m2[5]~0                                                                                                                                                                                                            ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr26~1                                                                                                                                                                                                           ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_s1~0                                                                                                                                                                                                            ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr24                                                                                                                                                                                                             ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|x3[101]~0                                                                                                                                                                                                            ; 163     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_m2~1                                                                                                                                                                                                            ; 162     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr21~0                                                                                                                                                                                                           ; 162     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_m2~0                                                                                                                                                                                                            ; 136     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                        ; 133     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                        ; 133     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sramRE1                                                                                                                                                                                                                                                                                              ; 132     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[12]                                                                                                                                                                                                                                                                                       ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[11]                                                                                                                                                                                                                                                                                       ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[10]                                                                                                                                                                                                                                                                                       ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[9]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[8]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[7]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[6]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[5]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[4]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[3]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[2]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[1]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr2[0]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[12]                                                                                                                                                                                                                                                                                       ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[11]                                                                                                                                                                                                                                                                                       ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[10]                                                                                                                                                                                                                                                                                       ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[9]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[8]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[7]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[6]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[5]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[4]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[3]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[2]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[1]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram_Addr1[0]                                                                                                                                                                                                                                                                                        ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                         ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                         ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                         ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                         ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                         ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                         ; 131     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                                                                        ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                        ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                        ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                                                                        ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                        ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                        ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                         ; 130     ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|saved_grant[3]                                                                                                                                                                                                                     ; 118     ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_write_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                    ; 117     ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|always10~1                                                                                                                   ; 114     ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|always10~0                                                                                                                   ; 114     ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|new_burst_reg                                        ; 110     ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|use_reg                                                                                                                                                                                                                  ; 106     ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                ; 102     ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                    ; 102     ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~2                                                                                                                                                                                                                                                                                                     ; 101     ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|use_reg                                                                                                                                                                                                                    ; 98      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|rdbp_fifo_sel                                                                                                                           ; 98      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                    ; 97      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                    ; 97      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[2]~0                                                                                                                                                                            ; 97      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[0]                                                                                                                          ; 95      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|next_m2~2                                                                                                                                                                                                            ; 94      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                             ; 93      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|new_burst_reg                                           ; 87      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|WideOr24~0                                                                                                                                                                                                           ; 84      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|state.A_A2                                                                                                                                                                                                           ; 84      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                   ; 81      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001|saved_grant[1]                                                                                                                                                                                                             ; 81      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_grabber:the_avalon_system_sgdma_command_grabber|command_valid                                                                                                                                                                                                                  ; 80      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|cra_address_reg[4]                                                                                                ; 79      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                       ; 79      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                       ; 77      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator|internal_beginbursttransfer~0                                                                                                                                                                                             ; 77      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|descriptor_read_read                                                                                                         ; 75      ;
; avalon_system:u0|avalon_system_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                          ; 74      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|state[0]                                                                                                                                                                                                                                                                                             ; 73      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                  ; 72      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_write_to_sdram_s1_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                                                          ; 68      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|Equal2~5                                                                                                                                                                                                                                         ; 67      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                         ; 66      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_rsp_demux:rsp_demux|src2_valid~1                                                                                                                                                                                                                   ; 66      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:pcie_ip_bar2_agent|av_readdatavalid~0                                                                                                                                                                                                                   ; 66      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|data_valid_in                                                                                                                                                                                                                                                                                        ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[11].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[12].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[13].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[1].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[5].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[8].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[0].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[1].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[5].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[7].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|data_valid_reg                                                                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                         ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[11].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                            ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[12].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Decoder0~0                                                                                                                                                                                        ; 65      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[2]~1                                                                                                                                                                           ; 65      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[2]~1                                                                                                                                                                         ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:eccdh3des_fpga_0_avalon_slave_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[2]~1                                                                                                                                                       ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R|data_valid_reg                                                                                                                                                                                                      ; 65      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_transmit                                                                                                                           ; 65      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|actual_data[12]~1                                                                                                                                                                                                                                                                                    ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|out_address_reg_a[0]                                                                                                                                                                      ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|out_address_reg_a[0]                                                                                                                                                                      ; 64      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rdata_fifo|always4~0                                                                                                                                                                                                     ; 64      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_read_translator|always2~0                                                                                                                                                                                                                  ; 64      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~0                                                                                                                                                                                                                                                                                                     ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|input_data2[23]~1                                                                                                                                                                                                                                                                                    ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|input_data1[63]~1                                                                                                                                                                                                                                                                                    ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[1]                                                                                                                                                       ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[1]~1                                                                                                                                                           ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[1]                                                                                                                                                             ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[0]                                                                                                                                                       ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[0]~0                                                                                                                                                           ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[0]                                                                                                                                                             ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[1]                                                                                                                                                       ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[1]~1                                                                                                                                                           ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[1]                                                                                                                                                             ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:rden_decode_a|eq_node[0]                                                                                                                                                       ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode5|eq_node[0]~0                                                                                                                                                           ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|decode_d0b:decode4|eq_node[0]                                                                                                                                                             ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[55]~64                                                                                                                                                                     ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                 ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|address_reg_b[0]                                                                                                                                                                          ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]~64                                                                                                                                                                     ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                 ; 64      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|address_reg_b[0]                                                                                                                                                                          ; 64      ;
; avalon_system:u0|avalon_system_sdram:sdram|avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module|rd_address                                                                                                                                                                                                               ; 63      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always1~0                                                                                                                               ; 62      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pcie_ip_txs_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|in_size_reg[1]                                       ; 62      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[1]                                                                                                                        ; 62      ;
; avalon_system:u0|avalon_system_sdram:sdram|avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module|entry_0[60]~0                                                                                                                                                                                                            ; 61      ;
; avalon_system:u0|avalon_system_sdram:sdram|avalon_system_sdram_input_efifo_module:the_avalon_system_sdram_input_efifo_module|entry_1[60]~0                                                                                                                                                                                                            ; 61      ;
; avalon_system:u0|avalon_system_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                               ; 61      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|srst                                                                                                                                                                                                                                    ; 60      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                 ; 58      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~2                                                                                                                                                                                          ; 58      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|new_burst_reg                                        ; 57      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|CmdFifoWrReq_o~0                                                                                                                      ; 56      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                                                                        ; 55      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|in_burstwrap_reg[0]                                     ; 53      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~5                                                                                                                                                                                          ; 52      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                    ; 52      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_cmd_width_adapter|byte_cnt_reg[2]~7                                                                                                                                                                                      ; 51      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                       ; 50      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                      ; 49      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_read_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                     ; 49      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[6]                                                                                                                          ; 49      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|cra_address_reg[6]                                                                                                ; 49      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                             ; 48      ;
; avalon_system:u0|avalon_system_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                          ; 48      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                           ; 47      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|saved_grant[2]                                                                                                                                                                                                                     ; 46      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd ; 46      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|msi_req~0                                                                                                                               ; 46      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|new_burst_reg                      ; 45      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:eccdh3des_fpga_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                  ; 45      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                           ; 45      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[12]~39                                                                                                             ; 44      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[7]                                                                                                                             ; 44      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                   ; 43      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|NON_PIPELINED_INPUTS.load_next_cmd                     ; 43      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[7]                                                                                                                        ; 43      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~3                                                                                                                                                                                          ; 42      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[9]                                                                                                                          ; 41      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[5]                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                      ; 39      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|int_nxt_addr_reg_dly[4]                                ; 39      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[1]                                                                                                ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                      ; 38      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|burst_counter[9]~12                                                                                                                     ; 38      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator|address_register[13]~77                                                                                                                                                                                                   ; 38      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator|first_burst_stalled                                                                                                                                                                                                       ; 38      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[1]                                                                                                                          ; 38      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_to_sgdma_m_read_rsp_width_adapter|always10~1                                                                                                                                                                                                  ; 38      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_write_translator|address_register[13]~78                                                                                                                                                                                                   ; 37      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[5]                                                                                                                          ; 37      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_read_translator|internal_begintransfer                                                                                                                                                                                                     ; 37      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                               ; 37      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|new_burst_reg                                          ; 37      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|load_next_out_cmd                                      ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                 ; 36      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]~1                                                                                                                                                                                              ; 36      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                                     ; 36      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|mem[0][106]                                                                                                                                                                                                                       ; 36      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|mem[0][106]                                                                                                                                                                                                                         ; 36      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                     ; 35      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|control_reg_en~0                                                                                                   ; 35      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[2]                                                                                                ; 35      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|rp_valid                                                                                                                                                                                                                               ; 35      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|rp_valid                                                                                                                                                                                                                                 ; 35      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|flex_counter:count2|count[5]                                                                                                                                                                                                                                  ; 34      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|flex_counter:count2|count[4]                                                                                                                                                                                                                                  ; 34      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:sgdma_m_read_agent|av_readdatavalid~0                                                                                                                                                                                                                   ; 34      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|comb~3                                                                                                                                                                                                                                                                                                     ; 34      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                   ; 34      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[8]                                                                                                                                                                                                                       ; 34      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[7]                                                                                                ; 34      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_rsp_width_adapter|out_valid~0                                                                                                                                                                                                              ; 34      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_rsp_width_adapter|out_valid~0                                                                                                                                                                                                                ; 34      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                          ; 34      ;
; avalon_system:u0|avalon_system_sdram:sdram|always5~0                                                                                                                                                                                                                                                                                                  ; 34      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|descriptor_read_read_r                                                                                             ; 33      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|valid_wreq                  ; 33      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|src_payload~5                                                                                                                                                                                                                      ; 33      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|avalon_system_mm_interconnect_1_cmd_mux:cmd_mux|src_payload~4                                                                                                                                                                                                                      ; 33      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                    ; 33      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_csr_agent|m0_read                                                                                                                                                                                                                                  ; 33      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~0                                                                                                                                                                                          ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                     ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_to_sgdma_m_read_rsp_width_adapter|always9~2                                                                                                                                                                                                   ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~423                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~422                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~421                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~420                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~419                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~418                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~417                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~416                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_to_sgdma_m_read_rsp_width_adapter|LessThan13~0                                                                                                                                                                                                ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[255][14]~757                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[63][20]~756                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[127][28]~755                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[191][24]~754                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[207][25]~753                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[143][22]~752                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[79][31]~751                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[223][4]~750                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[159][24]~748                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[95][6]~747                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[239][11]~746                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[47][15]~745                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[111][13]~744                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[175][24]~743                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[252][27]~742                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[60][4]~741                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[124][24]~740                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[188][6]~739                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[204][6]~738                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[140][12]~737                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[76][13]~736                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[236][17]~735                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[44][15]~734                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[108][11]~733                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[172][17]~732                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[220][3]~731                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[28][3]~729                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[156][29]~728                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[92][12]~727                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[254][21]~726                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[62][24]~725                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[126][6]~724                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[190][17]~723                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[206][29]~722                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[142][3]~721                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[78][20]~720                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[238][12]~719                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[46][15]~718                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[110][26]~717                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[174][22]~716                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[222][30]~715                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[30][0]~713                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[158][22]~712                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[94][22]~711                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[253][4]~710                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[61][25]~709                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[125][22]~708                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[189][15]~707                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[205][26]~706                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[141][29]~705                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[77][4]~704                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[221][9]~703                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[29][22]~701                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[157][29]~700                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[93][28]~699                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[237][14]~698                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[109][13]~697                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[173][6]~696                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[243][14]~695                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[115][19]~694                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[179][0]~693                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[195][25]~692                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[131][7]~691                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[67][4]~690                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[211][16]~689                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[19][18]~688                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[147][9]~687                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[83][2]~686                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[227][13]~685                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[99][9]~684                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[163][18]~683                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[240][10]~682                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[48][15]~681                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[112][6]~680                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[176][8]~679                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[192][6]~678                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[128][27]~677                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[64][13]~676                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[208][26]~675                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[144][2]~674                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[80][29]~673                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[224][23]~672                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[32][1]~671                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[96][31]~670                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[160][24]~669                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[241][0]~668                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[49][6]~667                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[113][22]~666                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[177][20]~665                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[193][31]~664                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[129][27]~663                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[65][30]~662                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[209][13]~661                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[145][2]~660                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[81][13]~659                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[225][29]~658                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[33][20]~657                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[97][28]~656                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[161][21]~655                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[242][6]~654                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[114][0]~653                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[178][3]~652                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[194][20]~651                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[130][10]~650                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[66][25]~649                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[210][26]~648                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[146][4]~647                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[82][30]~646                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[226][30]~645                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[34][4]~644                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[98][21]~643                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[162][4]~642                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[251][21]~641                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[59][26]~640                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[123][15]~639                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[187][26]~638                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[203][7]~637                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[139][8]~636                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[75][23]~635                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[219][22]~634                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[27][15]~632                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[155][3]~631                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[91][31]~630                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[235][24]~629                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[43][15]~628                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[107][3]~627                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[171][2]~626                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[248][21]~625                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[56][28]~624                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[120][29]~623                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[184][31]~622                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[200][27]~621                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[136][10]~620                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[72][4]~619                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[232][2]~618                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[40][14]~616                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[104][1]~615                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[168][6]~614                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[216][21]~613                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[24][26]~611                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[152][4]~610                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[88][15]~609                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[249][31]~608                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[57][13]~607                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[121][31]~606                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[185][3]~605                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[201][30]~604                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[137][0]~603                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[73][22]~602                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[217][11]~601                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[153][17]~599                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[89][5]~598                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[233][0]~597                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[41][0]~596                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[105][31]~595                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[169][13]~594                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[250][2]~593                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[58][29]~592                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[122][15]~591                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[186][30]~590                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[202][12]~589                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[138][0]~588                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[74][4]~587                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[234][20]~586                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[42][12]~585                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[106][26]~584                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[170][9]~583                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[218][2]~582                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[26][5]~580                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[154][8]~579                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[90][12]~578                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[247][12]~577                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[55][8]~576                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[119][24]~575                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[183][13]~574                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[199][24]~573                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[135][3]~572                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[71][4]~571                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[215][2]~570                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[23][3]~568                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[151][0]~567                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[87][25]~566                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[231][2]~565                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[39][16]~563                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[103][2]~562                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[167][28]~561                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[244][10]~560                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[116][2]~559                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[180][4]~558                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[196][19]~557                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[132][30]~556                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[68][4]~555                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[212][17]~554                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[20][16]~552                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[148][20]~551                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[84][30]~550                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[228][30]~549                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[100][24]~548                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[164][0]~547                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[246][13]~546                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[54][15]~545                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[118][0]~544                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[182][2]~543                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[198][24]~542                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[134][24]~541                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[70][4]~540                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[230][0]~539                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[102][17]~537                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[166][28]~536                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[214][10]~535                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[22][25]~533                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[150][27]~532                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[86][15]~531                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[245][4]~530                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[117][16]~529                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[181][1]~528                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[197][29]~527                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[133][6]~526                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[69][4]~525                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[213][0]~524                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[21][25]~521                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[149][17]~520                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[85][8]~519                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[229][22]~518                                                                                                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[37][3]~517                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[101][6]~516                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[165][8]~515                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[10][20]~514                                                                                                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[0]~188                                                                                                                                                                                                                                                                                ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[9][16]~55                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[1][15]~54                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[2][22]~53                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[3][1]~52                                                                                                                                                                                                                                                                               ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[16][28]~51                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[4][14]~50                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[5][21]~37                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[6][8]~35                                                                                                                                                                                                                                                                               ; 32      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|descriptor_pointer_lower_reg_en                                                                                    ; 32      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|descriptor_pointer_upper_reg_en                                                                                    ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~14                                                                                                                                                                                         ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~13                                                                                                                                                                                         ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~12                                                                                                                                                                                         ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~11                                                                                                                                                                                         ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~9                                                                                                                                                                                          ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~7                                                                                                                                                                                          ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_rsp_width_adapter|always9~1                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_rsp_width_adapter|always10~1                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                     ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[18][22]~29                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[12][7]~28                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[15][13]~24                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[14][31]~21                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[8][5]~20                                                                                                                                                                                                                                                                               ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[11][5]~18                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[17][15]~17                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[13][13]~15                                                                                                                                                                                                                                                                             ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[7][18]~14                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|Equal26~0                                                                                                      ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|Equal31~0                                                                                                      ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:eccdh3des_fpga_0_avalon_slave_rsp_width_adapter|LessThan13~0                                                                                                                                                                                           ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|flex_counter:count2|count[1]                                                                                                                                                                                                                                  ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|flex_counter:count2|count[0]                                                                                                                                                                                                                                  ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_csr_rsp_width_adapter|always10~1                                                                                                                                                                                                                 ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_cra_rsp_width_adapter|always10~1                                                                                                                                                                                                               ; 32      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_qef:auto_generated|counter_reg_bit[0]                                                                              ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_m_read_to_sdram_s1_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                            ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Selector31~1                                                                                                                                                                                      ; 32      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Selector31~0                                                                                                                                                                                      ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[45][15]~6                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[36][27]~4                                                                                                                                                                                                                                                                              ; 32      ;
; avalon_system:u0|avalon_system_sdram:sdram|m_data[11]~0                                                                                                                                                                                                                                                                                               ; 32      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:sgdma_m_read_translator|burstcount_register_lint[5]~6                                                                                                                                                                                              ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[65]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[97]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[62]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[58]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[55]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[52]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[49]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[81]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[46]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[42]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[39]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[68]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[17]~2517                                                                                                                                                                                                                                                                              ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[4]                                                                                                                                                                                                                                                        ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[110]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[119]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[27]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|Equal35~0                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[133]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[132]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[11]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[33]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[14]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[161]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[122]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[20]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[17]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[129]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[23]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[145]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[103]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[4]                                                                                                                                                                                                                                                        ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[113]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[1]                                                                                                                                                                                                                                                        ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[106]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[7]                                                                                                                                                                                                                                                        ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[116]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[17]                                                                                                                                                                                                                                                       ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[126]                                                                                                                                                                                                                                                      ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[35][29]~1                                                                                                                                                                                                                                                                              ; 31      ;
; avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:eccdh3des_fpga_0_avalon_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                     ; 31      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[38][27]~759                                                                                                                                                                                                                                                                            ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[13]                                                                                                                                                                                                                                                       ; 30      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|Equal33~0                                                                                                      ; 30      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|desc_reg_en                                                                                                                  ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[150]                                                                                                                                                                                                                                                      ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|point_addition_doubling:POINT_ADD_DOUBLE|gf_Mult:MULTIPLIER|state.DONE                                                                                                                                                                                        ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[22]                                                                                                                                                                                                                                                       ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[143]                                                                                                                                                                                                                                                      ; 30      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|m_write_address[21]~77                                                                                                                                                                                                                         ; 30      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full_13_1:altera_merlin_burst_adapter_full.the_ba_13_1|in_data_reg[107]                                     ; 30      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[6]                                                                                                                        ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[159]                                                                                                                                                                                                                                                      ; 30      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[37]                                                                                                                                                                            ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[98]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[64]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[95]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[94]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[93]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[90]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[88]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[86]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[53]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[84]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[82]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[48]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[79]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[78]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[77]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[74]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[72]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[37]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[69]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[36]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_desc_address_fifo:the_avalon_system_sgdma_desc_address_fifo|scfifo:avalon_system_sgdma_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                 ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[34]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[8]                                                                                                                                                                                                                                                        ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[101]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[128]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[117]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[15]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[100]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[24]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[154]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[10]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[162]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[138]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[0]                                                                                                                                                                                                                                                        ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[152]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[146]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[13]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[136]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[26]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[18]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[14]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[1]                                                                                                                                                                                                                                                        ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[29]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[25]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[148]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[142]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[18]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[112]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[31]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[20]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[158]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[157]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_write:the_avalon_system_sgdma_m_write|m_write_address[28]~78                                                                                                                                                                                                                         ; 29      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_data[16]~2                                                                                                                           ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[30]                                                                                                                                                                                                                                                       ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[5]                                                                                                                                                                                                                                                        ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[141]                                                                                                                                                                                                                                                      ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[2]                                                                                                                                                                                                                                                        ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[0][26]~3                                                                                                                                                                                                                                                                               ; 29      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|cra_address_reg[5]                                                                                                ; 29      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[31][15]~749                                                                                                                                                                                                                                                                            ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[25][21]~600                                                                                                                                                                                                                                                                            ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[17]~2507                                                                                                                                                                                                                                                                              ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[17]~2496                                                                                                                                                                                                                                                                              ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[17]~2485                                                                                                                                                                                                                                                                              ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[108]                                                                                                                                                                                                                                                      ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[21]                                                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[156]                                                                                                                                                                                                                                                      ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[7]                                                                                                                                                                                                                                                        ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[102]                                                                                                                                                                                                                                                      ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[9]                                                                                                                                                                                                                                                        ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[26]                                                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[149]                                                                                                                                                                                                                                                      ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[28]                                                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[6]                                                                                                                                                                                                                                                        ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[140]                                                                                                                                                                                                                                                      ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[135]                                                                                                                                                                                                                                                      ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[19]                                                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                       ; 28      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[41]                                                                                                                                                                            ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[66]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[63]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[61]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[60]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[92]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[89]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[56]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[87]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[54]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[85]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[50]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[80]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[45]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[44]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[76]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[73]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[40]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[71]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[38]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[70]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[17]~2512                                                                                                                                                                                                                                                                              ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[125]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[151]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|control_status_slave_which_resides_within_avalon_system_sgdma:the_control_status_slave_which_resides_within_avalon_system_sgdma|csr_readdata[18]~27                                                                                                ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[10]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[12]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|valid_rreq~2                ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[5]                                                                                                                                                                                                                                                        ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[134]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[120]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[137]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[9]                                                                                                                                                                                                                                                        ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[28]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[2]                                                                                                                                                                                                                                                        ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[114]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[104]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[15]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[16]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[127]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[118]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[153]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[21]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[144]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[25]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[130]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[3]                                                                                                                                                                                                                                                        ; 27      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[2]                                                                                                                       ; 27      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|m_read_read                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[5]                                                                                                                       ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[124]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[109]                                                                                                                                                                                                                                                      ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[23]                                                                                                                                                                                                                                                       ; 27      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                         ; 27      ;
; avalon_system:u0|avalon_system_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                            ; 27      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[17]~2508                                                                                                                                                                                                                                                                              ; 26      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|Equal25~0                                                                                                      ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                           ; 26      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                          ; 26      ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_read:the_avalon_system_sgdma_m_read|m_read_address[31]~70                                                                                                                                                                                                                            ; 26      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[71]~0                                                                                                                   ; 26      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                          ; 26      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                          ; 26      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[58]~48                                                                                                          ; 26      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[6]                                                                                                                       ; 26      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tlp_data_sel[1]~0                                                                                                                       ; 26      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; 26      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                          ; 26      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|is_cpl~0                                                                                                                                ; 26      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                          ; 26      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[6]                                                                                                                                                                             ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[11].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[12].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES2|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always7~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always6~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[10].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always5~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[96]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[57]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[47]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[41]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always4~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always3~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always2~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[121]                                                                                                                                                                                                                                                      ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[160]                                                                                                                                                                                                                                                      ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always1~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[13].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always0~0                                                                                                                                                                                                                         ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[32]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[111]                                                                                                                                                                                                                                                      ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[14].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[6]                                                                                                                                                                                                                                                        ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[22]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkX[105]                                                                                                                                                                                                                                                      ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|point_multiplication:ECC|SkY[12]                                                                                                                                                                                                                                                       ; 25      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~1                                                                                                                                                                                          ; 25      ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[4]                                                                                                ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES3|des_DES_round:DESROUNDFOR[15].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                           ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_cra_agent|WideOr0~0                                                                                                                                                                                                                              ; 25      ;
; avalon_system:u0|avalon_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_ip_bar2_translator|internal_beginbursttransfer~0                                                                                                                                                                                              ; 25      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[1].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[2].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[3].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[4].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[5].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[6].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[28]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[26]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[7].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[10]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[11]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[8].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[29]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[27]                                                                                                                                                                            ; 24      ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[9].DES_R|des_feistel:F|expanded_with_round_key[16]                                                                                                                                                                            ; 24      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                       ; M9K  ; True Dual Port   ; Dual Clocks  ; 16384        ; 64           ; 16384        ; 64           ; yes                    ; yes                     ; yes                    ; no                      ; 1048576 ; 16384                       ; 64                          ; 16384                       ; 64                          ; 1048576             ; 128  ; None ; M9K_X36_Y54_N0, M9K_X23_Y54_N0, M9K_X36_Y50_N0, M9K_X36_Y53_N0, M9K_X36_Y63_N0, M9K_X36_Y70_N0, M9K_X36_Y77_N0, M9K_X36_Y73_N0, M9K_X36_Y83_N0, M9K_X36_Y85_N0, M9K_X36_Y59_N0, M9K_X36_Y58_N0, M9K_X36_Y76_N0, M9K_X36_Y65_N0, M9K_X52_Y74_N0, M9K_X52_Y75_N0, M9K_X36_Y72_N0, M9K_X36_Y71_N0, M9K_X36_Y78_N0, M9K_X36_Y79_N0, M9K_X52_Y73_N0, M9K_X52_Y72_N0, M9K_X52_Y82_N0, M9K_X52_Y83_N0, M9K_X23_Y75_N0, M9K_X36_Y75_N0, M9K_X52_Y84_N0, M9K_X52_Y85_N0, M9K_X65_Y70_N0, M9K_X65_Y72_N0, M9K_X65_Y65_N0, M9K_X65_Y67_N0, M9K_X65_Y64_N0, M9K_X65_Y63_N0, M9K_X36_Y56_N0, M9K_X36_Y55_N0, M9K_X52_Y60_N0, M9K_X65_Y60_N0, M9K_X65_Y68_N0, M9K_X65_Y66_N0, M9K_X65_Y59_N0, M9K_X65_Y58_N0, M9K_X52_Y57_N0, M9K_X65_Y71_N0, M9K_X65_Y73_N0, M9K_X65_Y75_N0, M9K_X65_Y56_N0, M9K_X65_Y57_N0, M9K_X65_Y62_N0, M9K_X65_Y61_N0, M9K_X52_Y50_N0, M9K_X52_Y52_N0, M9K_X36_Y74_N0, M9K_X65_Y74_N0, M9K_X23_Y64_N0, M9K_X23_Y63_N0, M9K_X23_Y76_N0, M9K_X23_Y68_N0, M9K_X23_Y62_N0, M9K_X23_Y61_N0, M9K_X23_Y77_N0, M9K_X23_Y78_N0, M9K_X7_Y79_N0, M9K_X23_Y85_N0, M9K_X23_Y70_N0, M9K_X23_Y71_N0, M9K_X7_Y76_N0, M9K_X7_Y77_N0, M9K_X23_Y67_N0, M9K_X23_Y69_N0, M9K_X7_Y71_N0, M9K_X7_Y75_N0, M9K_X7_Y74_N0, M9K_X23_Y74_N0, M9K_X23_Y72_N0, M9K_X23_Y73_N0, M9K_X36_Y67_N0, M9K_X36_Y69_N0, M9K_X36_Y60_N0, M9K_X36_Y61_N0, M9K_X52_Y64_N0, M9K_X52_Y63_N0, M9K_X52_Y66_N0, M9K_X52_Y65_N0, M9K_X52_Y80_N0, M9K_X52_Y81_N0, M9K_X52_Y58_N0, M9K_X52_Y59_N0, M9K_X52_Y69_N0, M9K_X65_Y69_N0, M9K_X52_Y51_N0, M9K_X52_Y54_N0, M9K_X52_Y61_N0, M9K_X52_Y62_N0, M9K_X52_Y56_N0, M9K_X52_Y55_N0, M9K_X52_Y68_N0, M9K_X52_Y67_N0, M9K_X52_Y71_N0, M9K_X52_Y70_N0, M9K_X36_Y80_N0, M9K_X23_Y81_N0, M9K_X36_Y82_N0, M9K_X36_Y81_N0, M9K_X36_Y84_N0, M9K_X36_Y86_N0, M9K_X52_Y76_N0, M9K_X52_Y77_N0, M9K_X7_Y78_N0, M9K_X7_Y80_N0, M9K_X23_Y65_N0, M9K_X23_Y66_N0, M9K_X23_Y80_N0, M9K_X23_Y79_N0, M9K_X23_Y83_N0, M9K_X23_Y82_N0, M9K_X23_Y84_N0, M9K_X23_Y86_N0, M9K_X36_Y68_N0, M9K_X36_Y66_N0, M9K_X36_Y64_N0, M9K_X36_Y62_N0, M9K_X52_Y79_N0, M9K_X52_Y78_N0, M9K_X23_Y57_N0, M9K_X36_Y57_N0, M9K_X36_Y51_N0, M9K_X36_Y52_N0         ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                       ; M9K  ; True Dual Port   ; Dual Clocks  ; 16384        ; 64           ; 16384        ; 64           ; yes                    ; yes                     ; yes                    ; no                      ; 1048576 ; 16384                       ; 64                          ; 16384                       ; 64                          ; 1048576             ; 128  ; None ; M9K_X36_Y28_N0, M9K_X36_Y29_N0, M9K_X36_Y31_N0, M9K_X36_Y32_N0, M9K_X36_Y40_N0, M9K_X36_Y41_N0, M9K_X52_Y33_N0, M9K_X36_Y33_N0, M9K_X36_Y25_N0, M9K_X36_Y26_N0, M9K_X36_Y37_N0, M9K_X36_Y36_N0, M9K_X36_Y35_N0, M9K_X36_Y34_N0, M9K_X36_Y27_N0, M9K_X36_Y30_N0, M9K_X36_Y24_N0, M9K_X36_Y21_N0, M9K_X52_Y24_N0, M9K_X52_Y23_N0, M9K_X36_Y23_N0, M9K_X36_Y22_N0, M9K_X52_Y22_N0, M9K_X52_Y20_N0, M9K_X65_Y24_N0, M9K_X65_Y22_N0, M9K_X65_Y18_N0, M9K_X65_Y19_N0, M9K_X65_Y42_N0, M9K_X52_Y45_N0, M9K_X36_Y20_N0, M9K_X36_Y18_N0, M9K_X65_Y16_N0, M9K_X65_Y17_N0, M9K_X65_Y15_N0, M9K_X65_Y20_N0, M9K_X52_Y19_N0, M9K_X52_Y21_N0, M9K_X81_Y22_N0, M9K_X81_Y18_N0, M9K_X52_Y17_N0, M9K_X52_Y18_N0, M9K_X65_Y25_N0, M9K_X81_Y25_N0, M9K_X65_Y27_N0, M9K_X65_Y28_N0, M9K_X81_Y23_N0, M9K_X81_Y24_N0, M9K_X52_Y25_N0, M9K_X52_Y26_N0, M9K_X65_Y32_N0, M9K_X65_Y29_N0, M9K_X94_Y41_N0, M9K_X94_Y44_N0, M9K_X65_Y26_N0, M9K_X81_Y26_N0, M9K_X65_Y33_N0, M9K_X65_Y36_N0, M9K_X94_Y27_N0, M9K_X94_Y26_N0, M9K_X94_Y36_N0, M9K_X94_Y34_N0, M9K_X81_Y30_N0, M9K_X81_Y27_N0, M9K_X52_Y29_N0, M9K_X52_Y30_N0, M9K_X81_Y29_N0, M9K_X81_Y28_N0, M9K_X65_Y38_N0, M9K_X65_Y37_N0, M9K_X81_Y19_N0, M9K_X81_Y21_N0, M9K_X94_Y37_N0, M9K_X94_Y33_N0, M9K_X65_Y23_N0, M9K_X65_Y21_N0, M9K_X65_Y41_N0, M9K_X65_Y45_N0, M9K_X81_Y16_N0, M9K_X81_Y17_N0, M9K_X65_Y35_N0, M9K_X65_Y34_N0, M9K_X81_Y15_N0, M9K_X81_Y20_N0, M9K_X65_Y43_N0, M9K_X81_Y46_N0, M9K_X65_Y44_N0, M9K_X65_Y46_N0, M9K_X65_Y30_N0, M9K_X65_Y31_N0, M9K_X81_Y32_N0, M9K_X81_Y31_N0, M9K_X52_Y44_N0, M9K_X52_Y46_N0, M9K_X81_Y42_N0, M9K_X81_Y41_N0, M9K_X52_Y40_N0, M9K_X52_Y39_N0, M9K_X81_Y39_N0, M9K_X81_Y36_N0, M9K_X81_Y38_N0, M9K_X94_Y38_N0, M9K_X65_Y39_N0, M9K_X65_Y40_N0, M9K_X52_Y43_N0, M9K_X52_Y41_N0, M9K_X81_Y40_N0, M9K_X81_Y43_N0, M9K_X52_Y42_N0, M9K_X36_Y42_N0, M9K_X81_Y35_N0, M9K_X81_Y34_N0, M9K_X52_Y37_N0, M9K_X52_Y38_N0, M9K_X81_Y33_N0, M9K_X81_Y37_N0, M9K_X81_Y44_N0, M9K_X81_Y45_N0, M9K_X52_Y32_N0, M9K_X52_Y31_N0, M9K_X36_Y39_N0, M9K_X36_Y43_N0, M9K_X52_Y34_N0, M9K_X36_Y38_N0, M9K_X52_Y35_N0, M9K_X52_Y36_N0, M9K_X52_Y28_N0, M9K_X52_Y27_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256     ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X7_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256     ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X7_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_n2e1:FIFOram|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 82           ; 16           ; 82           ; yes                    ; no                      ; yes                    ; yes                     ; 1312    ; 16                          ; 80                          ; 16                          ; 80                          ; 1280                ; 3    ; None ; M9K_X7_Y31_N0, M9K_X7_Y32_N0, M9K_X7_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 66           ; 512          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 33792   ; 512                         ; 65                          ; 512                         ; 65                          ; 33280               ; 4    ; None ; M9K_X23_Y17_N0, M9K_X23_Y15_N0, M9K_X23_Y16_N0, M9K_X23_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 57           ; 16           ; 57           ; yes                    ; no                      ; yes                    ; yes                     ; 912     ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 2    ; None ; M9K_X23_Y28_N0, M9K_X23_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 66           ; 16           ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 1056    ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X7_Y25_N0, M9K_X7_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_52e1:FIFOram|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160     ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None ; M9K_X23_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated|ALTSYNCRAM                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2    ; None ; M9K_X7_Y21_N0, M9K_X7_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_h3e1:FIFOram|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 99           ; 64           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 6336    ; 64                          ; 65                          ; 64                          ; 65                          ; 4160                ; 2    ; None ; M9K_X23_Y27_N0, M9K_X23_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 99           ; 16           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 1584    ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X23_Y26_N0, M9K_X23_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2    ; None ; M9K_X23_Y19_N0, M9K_X23_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|altsyncram_o2b1:altsyncram2|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16      ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None ; M9K_X23_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_command_fifo:the_avalon_system_sgdma_command_fifo|scfifo:avalon_system_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|altsyncram_t1e1:FIFOram|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208     ; 2                           ; 76                          ; 2                           ; 76                          ; 152                 ; 3    ; None ; M9K_X23_Y3_N0, M9K_X23_Y4_N0, M9K_X23_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_readfifo:the_avalon_system_sgdma_m_readfifo|avalon_system_sgdma_m_readfifo_m_readfifo:the_avalon_system_sgdma_m_readfifo_m_readfifo|scfifo:avalon_system_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 69           ; 32           ; 69           ; yes                    ; no                      ; yes                    ; yes                     ; 2208    ; 32                          ; 68                          ; 32                          ; 68                          ; 2176                ; 2    ; None ; M9K_X36_Y10_N0, M9K_X36_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_m_writefifo:the_avalon_system_sgdma_m_writefifo|avalon_system_sgdma_m_writefifo_m_writefifo:the_avalon_system_sgdma_m_writefifo_m_writefifo|scfifo:avalon_system_sgdma_m_writefifo_m_writefifo_m_writefifo|scfifo_q541:auto_generated|a_dpfifo_1c41:dpfifo|altsyncram_d6e1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 69           ; 512          ; 69           ; yes                    ; no                      ; yes                    ; yes                     ; 35328   ; 512                         ; 68                          ; 512                         ; 68                          ; 34816               ; 4    ; None ; M9K_X36_Y12_N0, M9K_X36_Y11_N0, M9K_X36_Y13_N0, M9K_X36_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_status_token_fifo:the_avalon_system_sgdma_status_token_fifo|scfifo:avalon_system_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|altsyncram_vud1:FIFOram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48      ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None ; M9K_X23_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 82,855 / 445,464 ( 19 % ) ;
; C16 interconnects                 ; 2,749 / 12,402 ( 22 % )   ;
; C4 interconnects                  ; 59,667 / 263,952 ( 23 % ) ;
; Direct links                      ; 8,228 / 445,464 ( 2 % )   ;
; GXB block output buffers          ; 140 / 3,600 ( 4 % )       ;
; Global clocks                     ; 17 / 30 ( 57 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 28,409 / 149,760 ( 19 % ) ;
; R24 interconnects                 ; 3,533 / 12,690 ( 28 % )   ;
; R4 interconnects                  ; 70,665 / 370,260 ( 19 % ) ;
+-----------------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 10.18) ; Number of LABs  (Total = 5143) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 286                            ;
; 2                                           ; 396                            ;
; 3                                           ; 502                            ;
; 4                                           ; 273                            ;
; 5                                           ; 184                            ;
; 6                                           ; 168                            ;
; 7                                           ; 78                             ;
; 8                                           ; 108                            ;
; 9                                           ; 97                             ;
; 10                                          ; 142                            ;
; 11                                          ; 116                            ;
; 12                                          ; 254                            ;
; 13                                          ; 235                            ;
; 14                                          ; 354                            ;
; 15                                          ; 478                            ;
; 16                                          ; 1472                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.07) ; Number of LABs  (Total = 5143) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 2241                           ;
; 1 Clock                            ; 4042                           ;
; 1 Clock enable                     ; 994                            ;
; 1 Sync. clear                      ; 845                            ;
; 1 Sync. load                       ; 346                            ;
; 2 Async. clears                    ; 97                             ;
; 2 Clock enables                    ; 2033                           ;
; 2 Clocks                           ; 25                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 14.39) ; Number of LABs  (Total = 5143) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 84                             ;
; 2                                            ; 268                            ;
; 3                                            ; 173                            ;
; 4                                            ; 307                            ;
; 5                                            ; 214                            ;
; 6                                            ; 270                            ;
; 7                                            ; 144                            ;
; 8                                            ; 215                            ;
; 9                                            ; 98                             ;
; 10                                           ; 82                             ;
; 11                                           ; 65                             ;
; 12                                           ; 107                            ;
; 13                                           ; 114                            ;
; 14                                           ; 159                            ;
; 15                                           ; 162                            ;
; 16                                           ; 708                            ;
; 17                                           ; 138                            ;
; 18                                           ; 258                            ;
; 19                                           ; 159                            ;
; 20                                           ; 201                            ;
; 21                                           ; 149                            ;
; 22                                           ; 164                            ;
; 23                                           ; 108                            ;
; 24                                           ; 166                            ;
; 25                                           ; 100                            ;
; 26                                           ; 91                             ;
; 27                                           ; 73                             ;
; 28                                           ; 87                             ;
; 29                                           ; 55                             ;
; 30                                           ; 71                             ;
; 31                                           ; 29                             ;
; 32                                           ; 123                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.57) ; Number of LABs  (Total = 5143) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 401                            ;
; 2                                               ; 618                            ;
; 3                                               ; 1253                           ;
; 4                                               ; 533                            ;
; 5                                               ; 379                            ;
; 6                                               ; 388                            ;
; 7                                               ; 293                            ;
; 8                                               ; 271                            ;
; 9                                               ; 188                            ;
; 10                                              ; 156                            ;
; 11                                              ; 107                            ;
; 12                                              ; 103                            ;
; 13                                              ; 84                             ;
; 14                                              ; 86                             ;
; 15                                              ; 70                             ;
; 16                                              ; 127                            ;
; 17                                              ; 18                             ;
; 18                                              ; 25                             ;
; 19                                              ; 10                             ;
; 20                                              ; 11                             ;
; 21                                              ; 11                             ;
; 22                                              ; 2                              ;
; 23                                              ; 1                              ;
; 24                                              ; 1                              ;
; 25                                              ; 5                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.24) ; Number of LABs  (Total = 5143) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 16                             ;
; 3                                            ; 110                            ;
; 4                                            ; 160                            ;
; 5                                            ; 85                             ;
; 6                                            ; 408                            ;
; 7                                            ; 238                            ;
; 8                                            ; 370                            ;
; 9                                            ; 361                            ;
; 10                                           ; 317                            ;
; 11                                           ; 327                            ;
; 12                                           ; 296                            ;
; 13                                           ; 217                            ;
; 14                                           ; 184                            ;
; 15                                           ; 165                            ;
; 16                                           ; 188                            ;
; 17                                           ; 172                            ;
; 18                                           ; 173                            ;
; 19                                           ; 158                            ;
; 20                                           ; 132                            ;
; 21                                           ; 131                            ;
; 22                                           ; 101                            ;
; 23                                           ; 84                             ;
; 24                                           ; 70                             ;
; 25                                           ; 69                             ;
; 26                                           ; 47                             ;
; 27                                           ; 67                             ;
; 28                                           ; 84                             ;
; 29                                           ; 78                             ;
; 30                                           ; 67                             ;
; 31                                           ; 75                             ;
; 32                                           ; 68                             ;
; 33                                           ; 65                             ;
; 34                                           ; 45                             ;
; 35                                           ; 12                             ;
; 36                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 54           ; 0            ; 0            ; 0            ; 175       ; 0            ; 0            ; 175       ; 175       ; 0            ; 145          ; 0            ; 0            ; 57           ; 0            ; 145          ; 57           ; 0            ; 0            ; 1            ; 145          ; 0            ; 0            ; 0            ; 0            ; 0            ; 175       ; 148          ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 175          ; 121          ; 175          ; 175          ; 175          ; 0         ; 175          ; 175          ; 0         ; 0         ; 175          ; 30           ; 175          ; 175          ; 118          ; 175          ; 30           ; 118          ; 175          ; 175          ; 174          ; 30           ; 175          ; 175          ; 175          ; 175          ; 175          ; 0         ; 27           ; 175          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[0]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[2]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[3]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_TX_P           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_WAKE_N         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[16]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[17]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[18]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[19]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[20]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[21]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[22]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[23]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[24]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[25]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[26]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[27]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[28]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[29]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[30]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[31]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FAN_CTRL            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_RX_P           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_PERST_N        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_REFCLK_P       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_TX_P(n)        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_RX_P(n)        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_REFCLK_P(n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 2.1               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                ; Destination Register                                                                                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[56] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a56~portb_datain_reg0  ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[25] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a89~portb_datain_reg0  ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a75~portb_datain_reg0  ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a67~portb_datain_reg0  ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[44] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a44~portb_datain_reg0  ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[36] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a100~portb_datain_reg0 ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a82~portb_datain_reg0  ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst1|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a1~portb_datain_reg0   ; 0.143             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10] ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sram:sram_inst2|altsyncram:altsyncram_component|altsyncram_l7k1:auto_generated|altsyncram_ala2:altsyncram1|ram_block3a69~portb_address_reg0 ; 0.123             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 16 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CGX150DF31C7 for design "ECCDH3DES"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|pll7" has been set to clock3
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AE7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 2 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "PCIE_TX_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_P(n)"
    Warning (176118): Pin "PCIE_RX_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_P(n)"
Warning (167036): Following pin(s) must use differential I/O standard -- the Fitter will automatically assign differential I/O standard to pin(s)
    Warning (167037): Pin PCIE_RX_P must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin PCIE_RX_P(n) must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin PCIE_TX_P must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin PCIE_TX_P(n) must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
Critical Warning (169085): No exact pin location assignment(s) for 168 pins of 168 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Critical Warning (167080): GXB Central Management Unit (CMU) avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0" must be 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y16_N5            avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cal_blk0
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info (167097): PLL_6                        
        Info (167097): PLL_7                        
        Info (167097): PLL_8                        
        Info (167097): PLL_2                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y28_N6                avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0
            Info (167097): Regular Channel 0
                Info (167097): PIN_AC2                      PCIE_RX_P
                Info (167097): PIN_AC2                      PCIE_RX_P~input
                Info (167097): RXPMA_X0_Y16_N6              avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|receive_pma0
                Info (167097): RXPCS_X0_Y16_N8              avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|receive_pcs0
                Info (167097): TXPCS_X0_Y16_N9              avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|transmit_pcs0
                Info (167097): TXPMA_X0_Y16_N7              avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|transmit_pma0
                Info (167097): PIN_AB4                      PCIE_TX_P
                Info (167097): PIN_AB4                      PCIE_TX_P~output
            Info (167097): Regular Channel 1
                Info (167097): PIN_AA2                      
                Info (167097): PIN_AA2                      
                Info (167097): RXPMA_X0_Y22_N6              
                Info (167097): RXPCS_X0_Y22_N8              
                Info (167097): TXPCS_X0_Y22_N9              
                Info (167097): TXPMA_X0_Y22_N7              
                Info (167097): PIN_Y4                       
                Info (167097): PIN_Y4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_W2                       
                Info (167097): PIN_W2                       
                Info (167097): RXPMA_X0_Y29_N6              
                Info (167097): RXPCS_X0_Y29_N8              
                Info (167097): TXPCS_X0_Y29_N9              
                Info (167097): TXPMA_X0_Y29_N7              
                Info (167097): PIN_V4                       
                Info (167097): PIN_V4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_U2                       
                Info (167097): PIN_U2                       
                Info (167097): RXPMA_X0_Y35_N6              
                Info (167097): RXPCS_X0_Y35_N8              
                Info (167097): TXPCS_X0_Y35_N9              
                Info (167097): TXPMA_X0_Y35_N7              
                Info (167097): PIN_T4                       
                Info (167097): PIN_T4                       
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y62_N6                
            Info (167097): Regular Channel 0
                Info (167097): PIN_R2                       
                Info (167097): PIN_R2                       
                Info (167097): RXPMA_X0_Y50_N6              
                Info (167097): RXPCS_X0_Y50_N8              
                Info (167097): TXPCS_X0_Y50_N9              
                Info (167097): TXPMA_X0_Y50_N7              
                Info (167097): PIN_P4                       
                Info (167097): PIN_P4                       
            Info (167097): Regular Channel 1
                Info (167097): PIN_N2                       
                Info (167097): PIN_N2                       
                Info (167097): RXPMA_X0_Y56_N6              
                Info (167097): RXPCS_X0_Y56_N8              
                Info (167097): TXPCS_X0_Y56_N9              
                Info (167097): TXPMA_X0_Y56_N7              
                Info (167097): PIN_M4                       
                Info (167097): PIN_M4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_L2                       
                Info (167097): PIN_L2                       
                Info (167097): RXPMA_X0_Y63_N6              
                Info (167097): RXPCS_X0_Y63_N8              
                Info (167097): TXPCS_X0_Y63_N9              
                Info (167097): TXPMA_X0_Y63_N7              
                Info (167097): PIN_K4                       
                Info (167097): PIN_K4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_J2                       
                Info (167097): PIN_J2                       
                Info (167097): RXPMA_X0_Y69_N6              
                Info (167097): RXPCS_X0_Y69_N8              
                Info (167097): TXPCS_X0_Y69_N9              
                Info (167097): TXPMA_X0_Y69_N7              
                Info (167097): PIN_H4                       
                Info (167097): PIN_H4                       
Critical Warning (167080): GXB Central Management Unit (CMU) avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0" must be 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info (15535): Implemented PLL "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info (15535): Implemented PLL "avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|pll7" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|wire_pll7_clk[3] port
Warning (335093): TimeQuest Timing Analyzer is analyzing 1536 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'avalon_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'avalon_system/synthesis/submodules/altera_pci_express.sdc'
Warning (332174): Ignored filter at altera_pci_express.sdc(14): *refclk_export could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at altera_pci_express.sdc(14): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk_pci_express} {*refclk_export}
Warning (332174): Ignored filter at altera_pci_express.sdc(16): *tx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(16): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*tx_digitalreset_reg0c[0]}
Warning (332174): Ignored filter at altera_pci_express.sdc(17): *rx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(17): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*rx_digitalreset_reg0c[0]}
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *central_clk_div0* could not be matched with a clock
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *_hssi_pcie_hip* could not be matched with a clock
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register avalon_system:u0|avalon_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[106] is being clocked by CLOCK_50
Warning (332060): Node: avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|ECCDH3DES:ECC|des_TripleDES:DES|des_DES:DES1|des_DES_round:DESROUNDFOR[0].DES_R|input_left_reg[14]~33 is being clocked by avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|icdrclk was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: u0|pcie_ip|altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|pll0|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: u0|altpll_qsys|sd1|pll7|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_altpll_qsys:altpll_qsys|avalon_system_altpll_qsys_altpll_drn2:sd1|wire_pll7_clk[3] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN AK16 (CLKIO15, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G27
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DRAM_CLK~output
Info (176353): Automatically promoted node avalon_system:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|state[0]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sramRE2
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|sramWE1
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|csr_registers[38][31]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[0]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[1]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[2]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[3]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[4]
        Info (176357): Destination node avalon_system:u0|ECCDH3DES_fpga:eccdh3des_fpga_0|slave_readdata[5]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PCIE_PERST_N~input (placed in PIN AJ16 (CLKIO14, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_sgdma:sgdma|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_sgdma:sgdma|avalon_system_sgdma_chain:the_avalon_system_sgdma_chain|descriptor_read_which_resides_within_avalon_system_sgdma:the_descriptor_read_which_resides_within_avalon_system_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|altera_reset_controller:rst_controller_001|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node avalon_system:u0|altera_reset_controller:rst_controller_001|merged_reset~0
        Info (176357): Destination node avalon_system:u0|avalon_system_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~0
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 86 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 163 (unused VREF, 2.5V VCCIO, 22 input, 108 output, 33 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  66 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  0 pins available
Critical Warning (167080): GXB Central Management Unit (CMU) avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Critical Warning (167080): GXB Central Management Unit (CMU) avalon_system:u0|avalon_system_pcie_ip:pcie_ip|avalon_system_pcie_ip_altgx_internal:altgx_internal|avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8:avalon_system_pcie_ip_altgx_internal_alt_c3gxb_rfh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:33
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 78% of the available device resources in the region that extends from location X82_Y69 to location X93_Y79
Info (170194): Fitter routing operations ending: elapsed time is 00:00:31
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 9.29 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:30
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FAN_CTRL has a permanently enabled output enable
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 2181 megabytes
    Info: Processing ended: Tue Mar 15 20:20:23 2016
    Info: Elapsed time: 00:04:02
    Info: Total CPU time (on all processors): 00:06:40


