Fitter report for de2_115
Wed Dec 27 19:16:12 2017
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |de2_115|myniosiicpu:inst|myniosiicpu_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_v041:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Other Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 27 19:16:12 2017       ;
; Quartus II 32-bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; de2_115                                     ;
; Top-level Entity Name              ; de2_115                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,502 / 114,480 ( 4 % )                     ;
;     Total combinational functions  ; 4,009 / 114,480 ( 4 % )                     ;
;     Dedicated logic registers      ; 2,887 / 114,480 ( 3 % )                     ;
; Total registers                    ; 2955                                        ;
; Total pins                         ; 78 / 529 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 90,624 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.46        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  15.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; I/O Assignment Warnings                                        ;
+-------------------------+--------------------------------------+
; Pin Name                ; Reason                               ;
+-------------------------+--------------------------------------+
; sdram_cas_n             ; Missing drive strength and slew rate ;
; sdram_cke               ; Missing drive strength and slew rate ;
; sdram_cs_n              ; Missing drive strength and slew rate ;
; sdram_ras_n             ; Missing drive strength and slew rate ;
; sdram_we_n              ; Missing drive strength and slew rate ;
; epcs_dclk               ; Missing drive strength and slew rate ;
; epcs_sce                ; Missing drive strength and slew rate ;
; epcs_sdo                ; Missing drive strength and slew rate ;
; sdram_clk               ; Missing drive strength and slew rate ;
; lcd_display_RS          ; Missing drive strength and slew rate ;
; lcd_display_RW          ; Missing drive strength and slew rate ;
; lcd_display_E           ; Missing drive strength and slew rate ;
; led_pio_export[7]       ; Missing drive strength and slew rate ;
; led_pio_export[6]       ; Missing drive strength and slew rate ;
; led_pio_export[5]       ; Missing drive strength and slew rate ;
; led_pio_export[4]       ; Missing drive strength and slew rate ;
; led_pio_export[3]       ; Missing drive strength and slew rate ;
; led_pio_export[2]       ; Missing drive strength and slew rate ;
; led_pio_export[1]       ; Missing drive strength and slew rate ;
; led_pio_export[0]       ; Missing drive strength and slew rate ;
; led_red_pio_export[3]   ; Missing drive strength and slew rate ;
; led_red_pio_export[2]   ; Missing drive strength and slew rate ;
; led_red_pio_export[1]   ; Missing drive strength and slew rate ;
; led_red_pio_export[0]   ; Missing drive strength and slew rate ;
; sdram_addr[11]          ; Missing drive strength and slew rate ;
; sdram_addr[10]          ; Missing drive strength and slew rate ;
; sdram_addr[9]           ; Missing drive strength and slew rate ;
; sdram_addr[8]           ; Missing drive strength and slew rate ;
; sdram_addr[7]           ; Missing drive strength and slew rate ;
; sdram_addr[6]           ; Missing drive strength and slew rate ;
; sdram_addr[5]           ; Missing drive strength and slew rate ;
; sdram_addr[4]           ; Missing drive strength and slew rate ;
; sdram_addr[3]           ; Missing drive strength and slew rate ;
; sdram_addr[2]           ; Missing drive strength and slew rate ;
; sdram_addr[1]           ; Missing drive strength and slew rate ;
; sdram_addr[0]           ; Missing drive strength and slew rate ;
; sdram_ba[1]             ; Missing drive strength and slew rate ;
; sdram_ba[0]             ; Missing drive strength and slew rate ;
; sdram_dqm[1]            ; Missing drive strength and slew rate ;
; sdram_dqm[0]            ; Missing drive strength and slew rate ;
; seven_seg_pio_export[7] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[6] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[5] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[4] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[3] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[2] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[1] ; Missing drive strength and slew rate ;
; seven_seg_pio_export[0] ; Missing drive strength and slew rate ;
; lcd_display_data[7]     ; Missing drive strength and slew rate ;
; lcd_display_data[6]     ; Missing drive strength and slew rate ;
; lcd_display_data[5]     ; Missing drive strength and slew rate ;
; lcd_display_data[4]     ; Missing drive strength and slew rate ;
; lcd_display_data[3]     ; Missing drive strength and slew rate ;
; lcd_display_data[2]     ; Missing drive strength and slew rate ;
; lcd_display_data[1]     ; Missing drive strength and slew rate ;
; lcd_display_data[0]     ; Missing drive strength and slew rate ;
; sdram_dq[15]            ; Missing drive strength and slew rate ;
; sdram_dq[14]            ; Missing drive strength and slew rate ;
; sdram_dq[13]            ; Missing drive strength and slew rate ;
; sdram_dq[12]            ; Missing drive strength and slew rate ;
; sdram_dq[11]            ; Missing drive strength and slew rate ;
; sdram_dq[10]            ; Missing drive strength and slew rate ;
; sdram_dq[9]             ; Missing drive strength and slew rate ;
; sdram_dq[8]             ; Missing drive strength and slew rate ;
; sdram_dq[7]             ; Missing drive strength and slew rate ;
; sdram_dq[6]             ; Missing drive strength and slew rate ;
; sdram_dq[5]             ; Missing drive strength and slew rate ;
; sdram_dq[4]             ; Missing drive strength and slew rate ;
; sdram_dq[3]             ; Missing drive strength and slew rate ;
; sdram_dq[2]             ; Missing drive strength and slew rate ;
; sdram_dq[1]             ; Missing drive strength and slew rate ;
; sdram_dq[0]             ; Missing drive strength and slew rate ;
+-------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                          ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[16]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[17]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[18]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[19]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[20]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[21]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[22]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[23]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[24]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[25]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[26]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[27]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[28]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[29]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[30]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src1[31]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_32h1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_32h1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                        ; PORTBDATAOUT     ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_we_n~output                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_cas_n~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ras_n~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_cs_n~output                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[0]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[1]~output                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[0]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[1]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[2]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[3]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[4]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[5]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[6]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[7]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[8]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[9]~input                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[10]~input                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[11]~input                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[12]~input                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[13]~input                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[14]~input                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[15]~input                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                            ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity    ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; myniosiicpu_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; myniosiicpu_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7413 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7413 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7150    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 260     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/programs/FPGA/PLD/de2_115/output_files/de2_115.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,502 / 114,480 ( 4 % )     ;
;     -- Combinational with no register       ; 1615                        ;
;     -- Register only                        ; 493                         ;
;     -- Combinational with a register        ; 2394                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2102                        ;
;     -- 3 input functions                    ; 1142                        ;
;     -- <=2 input functions                  ; 765                         ;
;     -- Register only                        ; 493                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3736                        ;
;     -- arithmetic mode                      ; 273                         ;
;                                             ;                             ;
; Total registers*                            ; 2,955 / 117,053 ( 3 % )     ;
;     -- Dedicated logic registers            ; 2,887 / 114,480 ( 3 % )     ;
;     -- I/O registers                        ; 68 / 2,573 ( 3 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 337 / 7,155 ( 5 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 78 / 529 ( 15 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 4                           ;
; M9Ks                                        ; 16 / 432 ( 4 % )            ;
; Total block memory bits                     ; 90,624 / 3,981,312 ( 2 % )  ;
; Total block memory implementation bits      ; 147,456 / 3,981,312 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 4 / 20 ( 20 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%                ;
; Peak interconnect usage (total/H/V)         ; 31% / 31% / 33%             ;
; Maximum fan-out                             ; 2803                        ;
; Highest non-global fan-out                  ; 639                         ;
; Total fan-out                               ; 25244                       ;
; Average fan-out                             ; 3.35                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                                ;
; Total logic elements                         ; 4326 / 114480 ( 4 % ) ; 176 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1536                  ; 79                     ; 0                              ;
;     -- Register only                         ; 480                   ; 13                     ; 0                              ;
;     -- Combinational with a register         ; 2310                  ; 84                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;
;     -- 4 input functions                     ; 2031                  ; 71                     ; 0                              ;
;     -- 3 input functions                     ; 1095                  ; 47                     ; 0                              ;
;     -- <=2 input functions                   ; 720                   ; 45                     ; 0                              ;
;     -- Register only                         ; 480                   ; 13                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;
;     -- normal mode                           ; 3581                  ; 155                    ; 0                              ;
;     -- arithmetic mode                       ; 265                   ; 8                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total registers                              ; 2858                  ; 97                     ; 0                              ;
;     -- Dedicated logic registers             ; 2790 / 114480 ( 2 % ) ; 97 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 136                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total LABs:  partially or completely used    ; 323 / 7155 ( 5 % )    ; 15 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ;
; I/O pins                                     ; 78                    ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 532 ( < 1 % )     ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 90624                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 147456                ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 16 / 432 ( 3 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 36 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 516 ( 3 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;
; Connections                                  ;                       ;                        ;                                ;
;     -- Input Connections                     ; 3092                  ; 141                    ; 1                              ;
;     -- Registered Input Connections          ; 2908                  ; 107                    ; 0                              ;
;     -- Output Connections                    ; 261                   ; 169                    ; 2804                           ;
;     -- Registered Output Connections         ; 4                     ; 168                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;
;     -- Total Connections                     ; 24649                 ; 1026                   ; 2808                           ;
;     -- Registered Connections                ; 11599                 ; 710                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; External Connections                         ;                       ;                        ;                                ;
;     -- Top                                   ; 240                   ; 308                    ; 2805                           ;
;     -- sld_hub:auto_hub                      ; 308                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2805                  ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;
;     -- Input Ports                           ; 46                    ; 23                     ; 1                              ;
;     -- Output Ports                          ; 55                    ; 40                     ; 2                              ;
;     -- Bidir Ports                           ; 24                    ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; button_pio_export[0] ; M23   ; 6        ; 115          ; 40           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button_pio_export[1] ; M21   ; 6        ; 115          ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button_pio_export[2] ; N21   ; 6        ; 115          ; 42           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button_pio_export[3] ; R24   ; 5        ; 115          ; 35           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; epcs_data0           ; N7    ; 1        ; 0            ; 42           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; inclk                ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; epcs_dclk               ; P3    ; 1        ; 0            ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_sce                ; E2    ; 1        ; 0            ; 61           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_sdo                ; F4    ; 1        ; 0            ; 65           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_display_E           ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_display_RS          ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_display_RW          ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pio_export[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_red_pio_export[0]   ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_red_pio_export[1]   ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_red_pio_export[2]   ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_red_pio_export[3]   ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[0]           ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[10]          ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[11]          ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[1]           ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[2]           ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[3]           ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[4]           ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[5]           ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[6]           ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[7]           ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[8]           ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[9]           ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[0]             ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[1]             ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_n             ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke               ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk               ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n              ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[0]            ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[1]            ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_n             ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_n              ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[0] ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[1] ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[2] ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[3] ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[4] ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[5] ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[6] ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seven_seg_pio_export[7] ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                               ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------+---------------------+
; lcd_display_data[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; lcd_display_data[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38] (inverted) ; -                   ;
; sdram_dq[0]         ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_15                          ; -                   ;
; sdram_dq[10]        ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_5                           ; -                   ;
; sdram_dq[11]        ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_4                           ; -                   ;
; sdram_dq[12]        ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_3                           ; -                   ;
; sdram_dq[13]        ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_2                           ; -                   ;
; sdram_dq[14]        ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_1                           ; -                   ;
; sdram_dq[15]        ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe                                        ; -                   ;
; sdram_dq[1]         ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_14                          ; -                   ;
; sdram_dq[2]         ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_13                          ; -                   ;
; sdram_dq[3]         ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_12                          ; -                   ;
; sdram_dq[4]         ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_11                          ; -                   ;
; sdram_dq[5]         ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_10                          ; -                   ;
; sdram_dq[6]         ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_9                           ; -                   ;
; sdram_dq[7]         ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_8                           ; -                   ;
; sdram_dq[8]         ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_7                           ; -                   ;
; sdram_dq[9]         ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_6                           ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                              ;
+----------+-----------------------------+-------------------+---------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As       ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------------+-------------------+---------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; Use as regular IO ; epcs_sdo            ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; Use as regular IO ; epcs_sce            ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                 ; -                   ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; Use as regular IO ; epcs_dclk           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; Use as regular IO ; epcs_data0          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                 ; -                   ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                 ; altera_reserved_tdi ; JTAG Pin                  ;
; P5       ; TCK                         ; -                 ; altera_reserved_tck ; JTAG Pin                  ;
; P8       ; TMS                         ; -                 ; altera_reserved_tms ; JTAG Pin                  ;
; P6       ; TDO                         ; -                 ; altera_reserved_tdo ; JTAG Pin                  ;
; R8       ; nCE                         ; -                 ; -                   ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                 ; -                   ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                 ; -                   ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                 ; -                   ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                 ; -                   ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                 ; -                   ; Dedicated Programming Pin ;
+----------+-----------------------------+-------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 56 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 37 / 63 ( 59 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 73 ( 3 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 58 ( 12 % )  ; 2.5V          ; --           ;
; 7        ; 15 / 72 ( 21 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; sdram_dq[11]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; sdram_addr[11]                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; sdram_cke                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; sdram_addr[7]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; sdram_dq[10]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; sdram_dq[12]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; sdram_dq[14]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; sdram_dq[13]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; sdram_dq[15]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; sdram_clk                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; epcs_sce                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; seven_seg_pio_export[2]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; led_red_pio_export[2]           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; led_pio_export[0]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; led_pio_export[1]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; led_pio_export[3]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; led_pio_export[2]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; epcs_sdo                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; led_red_pio_export[1]           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; led_red_pio_export[3]           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; seven_seg_pio_export[1]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; seven_seg_pio_export[0]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; led_red_pio_export[0]           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; led_pio_export[5]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; led_pio_export[7]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; led_pio_export[6]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; led_pio_export[4]               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; seven_seg_pio_export[6]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; seven_seg_pio_export[5]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; lcd_display_data[4]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; lcd_display_data[5]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; lcd_display_data[3]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; lcd_display_data[1]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; lcd_display_data[2]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; lcd_display_data[0]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; lcd_display_E                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; seven_seg_pio_export[4]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; seven_seg_pio_export[3]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; lcd_display_RW                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; lcd_display_RS                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; lcd_display_data[6]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; lcd_display_data[7]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; button_pio_export[1]            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; button_pio_export[0]            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; epcs_data0                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; button_pio_export[2]            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; sdram_addr[3]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; epcs_dclk                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo             ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; sdram_ba[1]                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; sdram_addr[10]                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; sdram_addr[0]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; button_pio_export[3]            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; sdram_cs_n                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; sdram_dqm[0]                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; sdram_dq[7]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; sdram_ras_n                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; sdram_ba[0]                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; sdram_addr[2]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; sdram_dq[6]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; sdram_dq[5]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; sdram_dq[4]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; sdram_dq[2]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; sdram_addr[4]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; sdram_we_n                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; sdram_cas_n                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; sdram_addr[1]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; sdram_dq[3]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; sdram_dq[1]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; sdram_dq[0]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; sdram_dqm[1]                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; sdram_addr[6]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; sdram_addr[5]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; inclk                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; sdram_dq[8]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; sdram_dq[9]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; sdram_addr[8]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; sdram_addr[9]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; seven_seg_pio_export[7]         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+-------------------------------+----------------------------------------------------------------------+
; Name                          ; mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; inst2|altpll_component|auto_generated|pll1                           ;
; PLL mode                      ; Normal                                                               ;
; Compensate clock              ; clock0                                                               ;
; Compensated input/output pins ; --                                                                   ;
; Switchover type               ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ;
; Nominal VCO frequency         ; 599.9 MHz                                                            ;
; VCO post scale K counter      ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                 ;
; VCO phase shift step          ; 208 ps                                                               ;
; VCO multiply                  ; --                                                                   ;
; VCO divide                    ; --                                                                   ;
; Freq min lock                 ; 25.0 MHz                                                             ;
; Freq max lock                 ; 54.18 MHz                                                            ;
; M VCO Tap                     ; 4                                                                    ;
; M Initial                     ; 3                                                                    ;
; M value                       ; 12                                                                   ;
; N value                       ; 1                                                                    ;
; Charge pump current           ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                   ;
; Bandwidth type                ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                  ;
; PLL location                  ; PLL_1                                                                ;
; Inclk0 signal                 ; inclk                                                                ;
; Inclk1 signal                 ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                   ;
+-------------------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 3       ; 4       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -75 (-4167 ps) ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst2|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                      ; Library Name ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |de2_115                                                                                                     ; 4502 (1)    ; 2887 (0)                  ; 68 (68)       ; 90624       ; 16   ; 4            ; 0       ; 2         ; 78   ; 0            ; 1615 (1)     ; 493 (0)           ; 2394 (0)         ; |de2_115                                                                                                                                                                                                                                                                                                                                 ;              ;
;    |myniosiicpu:inst|                                                                                        ; 4325 (0)    ; 2790 (0)                  ; 0 (0)         ; 90624       ; 16   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1535 (0)     ; 480 (0)           ; 2310 (0)         ; |de2_115|myniosiicpu:inst                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:button_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:button_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:lcd_display_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:lcd_display_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:led_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:led_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:led_red_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:led_red_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 74 (74)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 57 (57)          ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                   ;              ;
;       |altera_avalon_sc_fifo:timer1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:timer1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:timer2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |de2_115|myniosiicpu:inst|altera_avalon_sc_fifo:timer2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                           ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:button_pio_s1_translator_avalon_universal_slave_0_agent|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:button_pio_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:lcd_display_control_slave_translator_avalon_universal_slave_0_agent|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:lcd_display_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:led_pio_s1_translator_avalon_universal_slave_0_agent|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:led_pio_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:led_red_pio_s1_translator_avalon_universal_slave_0_agent|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:led_red_pio_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                         ; 19 (11)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 5 (2)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                   ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_agent:timer1_s1_translator_avalon_universal_slave_0_agent|                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:timer1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:timer2_s1_translator_avalon_universal_slave_0_agent|                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_agent:timer2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:button_pio_s1_translator|                                              ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:button_pio_s1_translator                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                      ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:epcs_epcs_control_port_translator|                                     ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:epcs_epcs_control_port_translator                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:lcd_display_control_slave_translator|                                  ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:led_pio_s1_translator|                                                 ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:led_pio_s1_translator                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:led_red_pio_s1_translator|                                             ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:led_red_pio_s1_translator                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:seven_seg_pio_s1_translator|                                           ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:seven_seg_pio_s1_translator                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:timer1_s1_translator|                                                  ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:timer1_s1_translator                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:timer2_s1_translator|                                                  ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |de2_115|myniosiicpu:inst|altera_merlin_slave_translator:timer2_s1_translator                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                ; 31 (31)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 21 (21)          ; |de2_115|myniosiicpu:inst|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                        ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |de2_115|myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                            ; 83 (83)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 81 (81)          ; |de2_115|myniosiicpu:inst|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller|                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |de2_115|myniosiicpu:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                         ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |de2_115|myniosiicpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                              ;              ;
;       |myniosiicpu_TIMER1:timer1|                                                                            ; 165 (165)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 8 (8)             ; 112 (112)        ; |de2_115|myniosiicpu:inst|myniosiicpu_TIMER1:timer1                                                                                                                                                                                                                                                                                      ;              ;
;       |myniosiicpu_TIMER2:timer2|                                                                            ; 157 (157)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 12 (12)           ; 108 (108)        ; |de2_115|myniosiicpu:inst|myniosiicpu_TIMER2:timer2                                                                                                                                                                                                                                                                                      ;              ;
;       |myniosiicpu_addr_router:addr_router_001|                                                              ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001                                                                                                                                                                                                                                                                        ;              ;
;       |myniosiicpu_addr_router:addr_router|                                                                  ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 20 (20)          ; |de2_115|myniosiicpu:inst|myniosiicpu_addr_router:addr_router                                                                                                                                                                                                                                                                            ;              ;
;       |myniosiicpu_button_pio:button_pio|                                                                    ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 8 (8)             ; 12 (12)          ; |de2_115|myniosiicpu:inst|myniosiicpu_button_pio:button_pio                                                                                                                                                                                                                                                                              ;              ;
;       |myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|                                                            ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                      ;              ;
;       |myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                              ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|                                                            ; 50 (47)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 44 (41)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|                                                            ; 34 (31)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 26 (23)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|                                                            ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 5 (2)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|                                                            ; 18 (15)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 0 (0)             ; 7 (4)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|                                                            ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 4 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|                                                            ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (0)             ; 12 (9)           ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|                                                            ; 17 (14)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (0)             ; 8 (5)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|                                                            ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 4 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|                                                            ; 29 (26)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (0)             ; 20 (17)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|                                                            ; 29 (26)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 24 (21)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|                                                            ; 9 (6)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|                                                                ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (0)             ; 50 (47)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                             ;              ;
;       |myniosiicpu_cpu:cpu|                                                                                  ; 2164 (1695) ; 1433 (1159)               ; 0 (0)         ; 81408       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 731 (535)    ; 259 (213)         ; 1174 (947)       ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_add_sub:Add10|                                                                                 ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|lpm_add_sub:Add10                                                                                                                                                                                                                                                                          ;              ;
;             |add_sub_qvi:auto_generated|                                                                     ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated                                                                                                                                                                                                                                               ;              ;
;          |myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht                                                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                   ;              ;
;                |altsyncram_32h1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_32h1:auto_generated                                                                                                                                                                                    ;              ;
;          |myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|                                            ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data                                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                           ;              ;
;                |altsyncram_sjd1:auto_generated|                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated                                                                                                                                                                            ;              ;
;          |myniosiicpu_cpu_ic_tag_module:myniosiicpu_cpu_ic_tag|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_tag_module:myniosiicpu_cpu_ic_tag                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_tag_module:myniosiicpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                             ;              ;
;                |altsyncram_ceh1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_tag_module:myniosiicpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_ceh1:auto_generated                                                                                                                                                                              ;              ;
;          |myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell                                                                                                                                                                                                                                    ;              ;
;             |altera_mult_add:the_altmult_add_part_1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |altera_mult_add_q1u2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                         ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                ;              ;
;                      |ama_multiplier_function:multiplier_block|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                       ;              ;
;                         |lpm_mult:Mult0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                        ;              ;
;                            |mult_jp01:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                               ;              ;
;             |altera_mult_add:the_altmult_add_part_2|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |altera_mult_add_s1u2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                         ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                ;              ;
;                      |ama_multiplier_function:multiplier_block|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                       ;              ;
;                         |lpm_mult:Mult0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                        ;              ;
;                            |mult_j011:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                               ;              ;
;          |myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|                                           ; 391 (86)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (6)      ; 46 (1)            ; 227 (79)         ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci                                                                                                                                                                                                                                    ;              ;
;             |myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|        ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 42 (0)            ; 54 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper                                                                                                                                            ;              ;
;                |myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|       ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (36)           ; 11 (9)           ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ;              ;
;                |myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|             ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ;              ;
;                |sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy                                                                               ;              ;
;             |myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|                          ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg                                                                                                                                                              ;              ;
;             |myniosiicpu_cpu_nios2_oci_break:the_myniosiicpu_cpu_nios2_oci_break|                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_break:the_myniosiicpu_cpu_nios2_oci_break                                                                                                                                                                ;              ;
;             |myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (1)             ; 9 (8)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug                                                                                                                                                                ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                            ;              ;
;             |myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|                                  ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 49 (49)          ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem                                                                                                                                                                      ;              ;
;                |myniosiicpu_cpu_ociram_sp_ram_module:myniosiicpu_cpu_ociram_sp_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|myniosiicpu_cpu_ociram_sp_ram_module:myniosiicpu_cpu_ociram_sp_ram                                                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|myniosiicpu_cpu_ociram_sp_ram_module:myniosiicpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ;              ;
;                      |altsyncram_u081:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|myniosiicpu_cpu_ociram_sp_ram_module:myniosiicpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_u081:auto_generated                                          ;              ;
;          |myniosiicpu_cpu_register_bank_a_module:myniosiicpu_cpu_register_bank_a|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_a_module:myniosiicpu_cpu_register_bank_a                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_a_module:myniosiicpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ;              ;
;                |altsyncram_3gg1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_a_module:myniosiicpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3gg1:auto_generated                                                                                                                                                            ;              ;
;          |myniosiicpu_cpu_register_bank_b_module:myniosiicpu_cpu_register_bank_b|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_b_module:myniosiicpu_cpu_register_bank_b                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_b_module:myniosiicpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ;              ;
;                |altsyncram_4gg1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_b_module:myniosiicpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4gg1:auto_generated                                                                                                                                                            ;              ;
;          |myniosiicpu_cpu_test_bench:the_myniosiicpu_cpu_test_bench|                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_test_bench:the_myniosiicpu_cpu_test_bench                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_epcs:epcs|                                                                                ; 189 (33)    ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (1)       ; 31 (0)            ; 117 (32)         ; |de2_115|myniosiicpu:inst|myniosiicpu_epcs:epcs                                                                                                                                                                                                                                                                                          ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_epcs:epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                           ;              ;
;             |altsyncram_v041:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_v041:auto_generated                                                                                                                                                                                                                            ;              ;
;          |myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|                                                     ; 156 (156)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 31 (31)           ; 85 (85)          ; |de2_115|myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub                                                                                                                                                                                                                                            ;              ;
;       |myniosiicpu_jtag_uart:jtag_uart|                                                                      ; 157 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 15 (0)            ; 99 (22)          ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                ;              ;
;          |alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|                                         ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                      ;              ;
;          |myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r                                                                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                  ;              ;
;          |myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w                                                                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                  ;              ;
;       |myniosiicpu_lcd_display:lcd_display|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_lcd_display:lcd_display                                                                                                                                                                                                                                                                            ;              ;
;       |myniosiicpu_led_pio:led_pio|                                                                          ; 22 (22)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 8 (8)            ; |de2_115|myniosiicpu:inst|myniosiicpu_led_pio:led_pio                                                                                                                                                                                                                                                                                    ;              ;
;       |myniosiicpu_led_pio:seven_seg_pio|                                                                    ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 8 (8)            ; |de2_115|myniosiicpu:inst|myniosiicpu_led_pio:seven_seg_pio                                                                                                                                                                                                                                                                              ;              ;
;       |myniosiicpu_led_red_pio:led_red_pio|                                                                  ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 4 (4)            ; |de2_115|myniosiicpu:inst|myniosiicpu_led_red_pio:led_red_pio                                                                                                                                                                                                                                                                            ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_001|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_002|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_003|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_004|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_004                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_005|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_005                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_006|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_006                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_007|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_007                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_008|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_008                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_009|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_009                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_010|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_010                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_011|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_011                                                                                                                                                                                                                                                                  ;              ;
;       |myniosiicpu_rsp_xbar_demux:rsp_xbar_demux|                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                      ;              ;
;       |myniosiicpu_rsp_xbar_mux:rsp_xbar_mux_001|                                                            ; 146 (146)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 117 (117)        ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux_001                                                                                                                                                                                                                                                                      ;              ;
;       |myniosiicpu_rsp_xbar_mux:rsp_xbar_mux|                                                                ; 154 (154)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 46 (46)          ; |de2_115|myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                          ;              ;
;       |myniosiicpu_sdram:sdram|                                                                              ; 347 (237)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (134)    ; 43 (2)            ; 164 (80)         ; |de2_115|myniosiicpu:inst|myniosiicpu_sdram:sdram                                                                                                                                                                                                                                                                                        ;              ;
;          |myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|                     ; 133 (133)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 41 (41)           ; 86 (86)          ; |de2_115|myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module                                                                                                                                                                                                          ;              ;
;    |mypll:inst2|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|mypll:inst2                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altpll:altpll_component|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|mypll:inst2|altpll:altpll_component                                                                                                                                                                                                                                                                                             ;              ;
;          |mypll_altpll:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2_115|mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;    |sld_hub:auto_hub|                                                                                        ; 176 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 13 (0)            ; 84 (0)           ; |de2_115|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                         ; 175 (130)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (61)      ; 13 (13)           ; 84 (59)          ; |de2_115|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                   ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                           ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |de2_115|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                           ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |de2_115|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                         ;              ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                              ;
+-------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; sdram_cas_n             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_cke               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_cs_n              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ras_n             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_we_n              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; epcs_dclk               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_sce                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_sdo                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_clk               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_display_RS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_display_RW          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_display_E           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pio_export[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_red_pio_export[3]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_red_pio_export[2]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_red_pio_export[1]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_red_pio_export[0]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_addr[11]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[10]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[9]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[8]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[7]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[6]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[5]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[4]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[3]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[2]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[1]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[0]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[1]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[0]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[1]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[0]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; seven_seg_pio_export[7] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[6] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[5] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[4] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[3] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[2] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[1] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seven_seg_pio_export[0] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_display_data[7]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_display_data[6]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_display_data[5]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_display_data[4]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_display_data[3]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_display_data[2]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_display_data[1]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_display_data[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sdram_dq[15]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[14]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[13]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[12]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[11]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[10]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[9]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[8]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[7]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[6]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[5]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[4]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[3]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[2]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[1]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[0]             ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; inclk                   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; button_pio_export[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; button_pio_export[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; button_pio_export[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; button_pio_export[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; epcs_data0              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+-------------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lcd_display_data[7]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[7] ; 0                 ; 6       ;
; lcd_display_data[6]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[6] ; 0                 ; 6       ;
; lcd_display_data[5]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[5] ; 1                 ; 6       ;
; lcd_display_data[4]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[4] ; 0                 ; 6       ;
; lcd_display_data[3]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[3] ; 1                 ; 6       ;
; lcd_display_data[2]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[2] ; 0                 ; 6       ;
; lcd_display_data[1]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[1] ; 1                 ; 6       ;
; lcd_display_data[0]                                                                                            ;                   ;         ;
;      - myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_readdata_pre[0] ; 0                 ; 6       ;
; sdram_dq[15]                                                                                                   ;                   ;         ;
; sdram_dq[14]                                                                                                   ;                   ;         ;
; sdram_dq[13]                                                                                                   ;                   ;         ;
; sdram_dq[12]                                                                                                   ;                   ;         ;
; sdram_dq[11]                                                                                                   ;                   ;         ;
; sdram_dq[10]                                                                                                   ;                   ;         ;
; sdram_dq[9]                                                                                                    ;                   ;         ;
; sdram_dq[8]                                                                                                    ;                   ;         ;
; sdram_dq[7]                                                                                                    ;                   ;         ;
; sdram_dq[6]                                                                                                    ;                   ;         ;
; sdram_dq[5]                                                                                                    ;                   ;         ;
; sdram_dq[4]                                                                                                    ;                   ;         ;
; sdram_dq[3]                                                                                                    ;                   ;         ;
; sdram_dq[2]                                                                                                    ;                   ;         ;
; sdram_dq[1]                                                                                                    ;                   ;         ;
; sdram_dq[0]                                                                                                    ;                   ;         ;
; inclk                                                                                                          ;                   ;         ;
; button_pio_export[0]                                                                                           ;                   ;         ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|readdata[0]~3                                        ; 1                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ipending_reg_irq2_nxt~0                                          ; 1                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|d1_data_in[0]~feeder                                 ; 1                 ; 6       ;
; button_pio_export[1]                                                                                           ;                   ;         ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|readdata[1]~2                                        ; 0                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ipending_reg_irq2_nxt~0                                          ; 0                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|d1_data_in[1]~feeder                                 ; 0                 ; 6       ;
; button_pio_export[2]                                                                                           ;                   ;         ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|readdata[2]~1                                        ; 0                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ipending_reg_irq2_nxt~1                                          ; 0                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|d1_data_in[2]~feeder                                 ; 0                 ; 6       ;
; button_pio_export[3]                                                                                           ;                   ;         ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|readdata[3]~0                                        ; 0                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ipending_reg_irq2_nxt~1                                          ; 0                 ; 6       ;
;      - myniosiicpu:inst|myniosiicpu_button_pio:button_pio|d1_data_in[3]~feeder                                 ; 0                 ; 6       ;
; epcs_data0                                                                                                     ;                   ;         ;
;      - myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|MISO_reg~0         ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0        ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; inclk                                                                                                                                                                                                                                                                                               ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:button_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                               ; LCCOMB_X52_Y46_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                       ; LCCOMB_X45_Y38_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                      ; LCCOMB_X49_Y40_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; LCCOMB_X49_Y42_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:lcd_display_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                   ; LCCOMB_X47_Y44_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:led_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                  ; LCCOMB_X52_Y43_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:led_red_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                              ; LCCOMB_X49_Y44_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                           ; LCCOMB_X34_Y34_N10    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                        ; LCCOMB_X18_Y30_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                        ; LCCOMB_X18_Y30_N24    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                        ; LCCOMB_X18_Y30_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                        ; LCCOMB_X18_Y30_N4     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                        ; LCCOMB_X18_Y30_N14    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                        ; LCCOMB_X18_Y30_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                        ; LCCOMB_X18_Y30_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                        ; LCCOMB_X18_Y30_N20    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                          ; LCCOMB_X18_Y30_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; LCCOMB_X34_Y34_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                        ; LCCOMB_X34_Y34_N4     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                        ; LCCOMB_X34_Y34_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                        ; LCCOMB_X34_Y34_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                        ; LCCOMB_X34_Y32_N28    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                        ; LCCOMB_X34_Y32_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                        ; LCCOMB_X34_Y34_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                    ; LCCOMB_X33_Y34_N20    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                            ; LCCOMB_X47_Y44_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                         ; LCCOMB_X53_Y44_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                   ; LCCOMB_X54_Y44_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                   ; LCCOMB_X47_Y40_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                ; LCCOMB_X34_Y34_N20    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                              ; LCCOMB_X19_Y30_N8     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|wait_latency_counter[2]~19                                                                                                                                                                                     ; LCCOMB_X48_Y45_N14    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                  ; LCCOMB_X52_Y44_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                               ; LCCOMB_X50_Y43_N30    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|data_reg[12]~0                                                                                                                                                                                                                           ; LCCOMB_X40_Y34_N2     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                  ; FF_X40_Y34_N31        ; 75      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ; FF_X39_Y29_N21        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ; FF_X39_Y29_N21        ; 2284    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|always0~0                                                                                                                                                                                                                                                ; LCCOMB_X54_Y43_N2     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|always0~1                                                                                                                                                                                                                                                ; LCCOMB_X54_Y43_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|control_wr_strobe~2                                                                                                                                                                                                                                      ; LCCOMB_X55_Y41_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|period_h_wr_strobe                                                                                                                                                                                                                                       ; LCCOMB_X57_Y42_N14    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|period_l_wr_strobe                                                                                                                                                                                                                                       ; LCCOMB_X57_Y42_N4     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|snap_strobe~0                                                                                                                                                                                                                                            ; LCCOMB_X57_Y42_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|always0~0                                                                                                                                                                                                                                                ; LCCOMB_X48_Y35_N14    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|always0~1                                                                                                                                                                                                                                                ; LCCOMB_X48_Y35_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|control_wr_strobe~0                                                                                                                                                                                                                                      ; LCCOMB_X48_Y39_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|period_h_wr_strobe                                                                                                                                                                                                                                       ; LCCOMB_X48_Y39_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|period_l_wr_strobe                                                                                                                                                                                                                                       ; LCCOMB_X48_Y39_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|snap_strobe~0                                                                                                                                                                                                                                            ; LCCOMB_X48_Y35_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_button_pio:button_pio|always1~1                                                                                                                                                                                                                                        ; LCCOMB_X55_Y42_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X40_Y34_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                           ; LCCOMB_X40_Y34_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X48_Y40_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                             ; LCCOMB_X50_Y42_N4     ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X48_Y40_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X54_Y45_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X54_Y45_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X49_Y42_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X49_Y42_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X52_Y45_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X52_Y45_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X48_Y45_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38]                                                                                                                                                                                                                             ; LCCOMB_X50_Y42_N26    ; 9       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X48_Y45_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X50_Y46_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|src_data[38]                                                                                                                                                                                                                             ; LCCOMB_X50_Y42_N30    ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X50_Y46_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X50_Y44_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X50_Y45_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X53_Y41_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X53_Y41_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X52_Y42_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X48_Y43_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X49_Y46_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X49_Y46_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X47_Y43_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X47_Y43_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                                      ; FF_X53_Y37_N3         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                                    ; FF_X53_Y37_N27        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                           ; LCCOMB_X55_Y36_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                 ; FF_X62_Y32_N9         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_stall~0                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y35_N20    ; 639     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                            ; FF_X48_Y31_N31        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Add8~3                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y34_N12    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                         ; FF_X54_Y32_N3         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                           ; LCCOMB_X47_Y33_N20    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y32_N18    ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                        ; FF_X52_Y36_N7         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                        ; FF_X49_Y32_N27        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_stall                                                                                                                                                                                                                                                        ; LCCOMB_X53_Y29_N16    ; 172     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                         ; LCCOMB_X55_Y33_N30    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                   ; LCCOMB_X55_Y32_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                   ; FF_X52_Y32_N25        ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                    ; FF_X62_Y34_N17        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|always86~0                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y35_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                             ; FF_X52_Y44_N15        ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                         ; LCCOMB_X47_Y33_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                         ; LCCOMB_X47_Y32_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                          ; LCCOMB_X48_Y33_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                    ; LCCOMB_X55_Y33_N20    ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_tag_wraddress_nxt[7]~3                                                                                                                                                                                                                                      ; LCCOMB_X55_Y33_N18    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y33_N8     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                 ; LCCOMB_X52_Y30_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|address[8]                                                                                                                                                                                             ; FF_X52_Y37_N9         ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X56_Y38_N25        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X58_Y40_N26    ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X58_Y40_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X57_Y40_N14    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X57_Y40_N20    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X58_Y40_N13        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr[12]~13                      ; LCCOMB_X41_Y37_N10    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr[30]~21                      ; LCCOMB_X57_Y39_N16    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr[36]~34                      ; LCCOMB_X57_Y39_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy|virtual_state_sdr~0                               ; LCCOMB_X55_Y37_N0     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy|virtual_state_uir~0                               ; LCCOMB_X55_Y37_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X56_Y38_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|resetrequest                                                                                                                       ; FF_X56_Y38_N11        ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; LCCOMB_X58_Y40_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|ociram_wr_en                                                                                                                             ; LCCOMB_X56_Y38_N16    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|always11~0                                                                                                                                                                                                     ; LCCOMB_X45_Y44_N18    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|always6~1                                                                                                                                                                                                      ; LCCOMB_X45_Y43_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|control_wr_strobe                                                                                                                                                                                              ; LCCOMB_X45_Y40_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                     ; LCCOMB_X45_Y40_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|shift_reg[6]~1                                                                                                                                                                                                 ; LCCOMB_X46_Y42_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|slaveselect_wr_strobe~0                                                                                                                                                                                        ; LCCOMB_X45_Y40_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|transmitting~0                                                                                                                                                                                                 ; LCCOMB_X45_Y44_N12    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|write_tx_holding                                                                                                                                                                                               ; LCCOMB_X45_Y44_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                  ; LCCOMB_X40_Y37_N10    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                            ; LCCOMB_X39_Y37_N20    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                               ; LCCOMB_X39_Y37_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                          ; LCCOMB_X39_Y37_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                          ; LCCOMB_X45_Y39_N26    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                            ; FF_X41_Y40_N9         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                           ; LCCOMB_X45_Y39_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                         ; LCCOMB_X39_Y36_N8     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                         ; LCCOMB_X41_Y40_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                            ; LCCOMB_X40_Y37_N28    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                             ; FF_X45_Y39_N31        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                           ; LCCOMB_X39_Y36_N26    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_led_pio:led_pio|always0~2                                                                                                                                                                                                                                              ; LCCOMB_X55_Y46_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_led_pio:seven_seg_pio|always0~2                                                                                                                                                                                                                                        ; LCCOMB_X54_Y46_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_led_red_pio:led_red_pio|always0~3                                                                                                                                                                                                                                      ; LCCOMB_X49_Y46_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|Selector27~6                                                                                                                                                                                                                                               ; LCCOMB_X38_Y29_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|Selector34~5                                                                                                                                                                                                                                               ; LCCOMB_X38_Y30_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y30_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                               ; LCCOMB_X39_Y29_N12    ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                ; LCCOMB_X38_Y30_N10    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                          ; FF_X38_Y30_N3         ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                          ; FF_X38_Y29_N5         ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                ; LCCOMB_X43_Y34_N22    ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                ; LCCOMB_X43_Y34_N28    ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                    ; PLL_1                 ; 2793    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X38_Y39_N17        ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X39_Y38_N28    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X39_Y39_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N6     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                       ; LCCOMB_X40_Y38_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X40_Y38_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                       ; LCCOMB_X40_Y35_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                      ; LCCOMB_X40_Y35_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                         ; LCCOMB_X41_Y35_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                   ; LCCOMB_X38_Y38_N0     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                   ; LCCOMB_X42_Y37_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                            ; LCCOMB_X42_Y37_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; LCCOMB_X40_Y35_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                ; LCCOMB_X40_Y35_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                 ; LCCOMB_X39_Y39_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                            ; LCCOMB_X40_Y39_N30    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                            ; LCCOMB_X39_Y39_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X42_Y37_N15        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X42_Y37_N27        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X42_Y37_N19        ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; FF_X39_Y39_N17        ; 46      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X39_Y39_N9         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X42_Y37_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X43_Y37_N25        ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                          ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                  ; JTAG_X1_Y37_N0 ; 183     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; myniosiicpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                    ; FF_X39_Y29_N21 ; 2284    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|resetrequest ; FF_X56_Y38_N11 ; 3       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0]                                                                                              ; PLL_1          ; 2793    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_stall~0                                                                                                                                                                                                                                                      ; 639     ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_stall                                                                                                                                                                                                                                                        ; 173     ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                           ; 77      ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                  ; 75      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_stall                                                                                                                                                                                                                                                    ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 71      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                   ; 54      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                               ; 53      ;
; myniosiicpu:inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                             ; 50      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                ; 49      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                ; 49      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[27]~1                                                                                                                                                                                                                                                   ; 48      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[27]~0                                                                                                                                                                                                                                                   ; 48      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[18]~1                                                                                                                                                                                                                                     ; 48      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[18]~0                                                                                                                                                                                                                                     ; 48      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_src2_reg[16]~31                                                                                                                                                                                                                                              ; 48      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_src2_reg[16]~30                                                                                                                                                                                                                                              ; 48      ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                        ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 46      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|jtag_ram_access                                                                                                                          ; 46      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                           ; 46      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                          ; 46      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|rd_address                                                                                                                                                                   ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 41      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                ; 41      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                ; 41      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                               ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 39      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                 ; 39      ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|data_reg[12]~0                                                                                                                                                                                                                           ; 39      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy|virtual_state_sdr~0                               ; 39      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|d_write                                                                                                                                                                                                                                                        ; 38      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|address[8]                                                                                                                                                                                             ; 37      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                               ; 37      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                           ; 36      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|i_read                                                                                                                                                                                                                                                         ; 36      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~0                                                                                                                                                                                                                                      ; 35      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                      ; 35      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                      ; 34      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                            ; 34      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid                                                                                                                                                                                                                           ; 34      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                               ; 34      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                                      ; 33      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                         ; 33      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|norm_intr_req                                                                                                                                                                                                                                                  ; 33      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                                   ; 33      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid                                                                                                                                                                                                                           ; 33      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|snap_strobe~0                                                                                                                                                                                                                                            ; 32      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|snap_strobe~0                                                                                                                                                                                                                                            ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                    ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_rot_rn[2]                                                                                                                                                                                                                                                    ; 32      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|always0~1                                                                                                                                                                                                                                                ; 32      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|always0~0                                                                                                                                                                                                                                                ; 32      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|always0~1                                                                                                                                                                                                                                                ; 32      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|always0~0                                                                                                                                                                                                                                                ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                    ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                 ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                              ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_fill_bit                                                                                                                                                                                                                                                 ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                           ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                                ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                 ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                  ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                                  ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Add8~3                                                                                                                                                                                                                                                         ; 32      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Add8~1                                                                                                                                                                                                                                                         ; 32      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                          ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 30      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|Equal1~0                                                                                                                         ; 28      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                                    ; 28      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                        ; 28      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                       ; 28      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|saved_grant[1]                                                                                                                                                                                                                           ; 28      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[1]                                                                                                                                                                                                                           ; 28      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                ; 28      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|oci_ienable[19]                                                                                                                  ; 27      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                                   ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                         ; 26      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                               ; 26      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_data[40]                                                                                                                                                                                                                             ; 26      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_crst                                                                                                                                                                                                                                                    ; 25      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_exception                                                                                                                                                                                                                                               ; 25      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                               ; 25      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                             ; 25      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|refresh_request                                                                                                                                                                                                                                            ; 25      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                  ; 25      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_data[40]                                                                                                                                                                                                                             ; 24      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_data[39]                                                                                                                                                                                                                             ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                        ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                            ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_break                                                                                                                                                                                                                                                   ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                           ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                 ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                       ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_valid_jmp_indirect                                                                                                                                                                                                                                           ; 24      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                                ; 24      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_004|src1_valid                                                                                                                                                                                                                           ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 23      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_data[38]                                                                                                                                                                                                                             ; 23      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                       ; 23      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_004|src0_valid                                                                                                                                                                                                                           ; 23      ;
; myniosiicpu:inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; 23      ;
; myniosiicpu:inst|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                               ; 23      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                  ; 22      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                          ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 21      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                            ; 21      ;
; myniosiicpu:inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                     ; 21      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                ; 21      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                         ; 20      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_data[40]                                                                                                                                                                                                                             ; 20      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_data[39]                                                                                                                                                                                                                             ; 20      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_data[38]                                                                                                                                                                                                                             ; 20      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                           ; 20      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                             ; 20      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                       ; 20      ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                              ; 20      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                          ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 19      ;
; myniosiicpu:inst|altera_merlin_slave_translator:epcs_epcs_control_port_translator|av_begintransfer~1                                                                                                                                                                                                ; 19      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_data[46]                                                                                                                                                                                                                             ; 19      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_009|src0_valid                                                                                                                                                                                                                           ; 19      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                         ; 19      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                                                                       ; 19      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                      ; 19      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                               ; 19      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                          ; 19      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[1]                                                                                                                                                                                                                           ; 19      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|always5~2                                                                                                                                                                                                                                                  ; 18      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr[30]~21                      ; 18      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                       ; 18      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                       ; 18      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_src2_hazard_E                                                                                                                                                                                                                                                ; 18      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                           ; 18      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                         ; 18      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid                                                                                                                                                                                                                           ; 18      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_010|src1_valid                                                                                                                                                                                                                           ; 18      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                           ; 18      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|init_done                                                                                                                                                                                                                                                  ; 18      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                 ; 18      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal6~3                                                                                                                                                                                                                                                 ; 17      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal6~2                                                                                                                                                                                                                                                 ; 17      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                ; 17      ;
; myniosiicpu:inst|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                  ; 17      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                       ; 17      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Equal171~1                                                                                                                                                                                                                                                     ; 17      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_009|src1_valid                                                                                                                                                                                                                           ; 17      ;
; myniosiicpu:inst|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                        ; 17      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                           ; 17      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                                ; 17      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                               ; 17      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|period_h_wr_strobe                                                                                                                                                                                                                                       ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|period_l_wr_strobe                                                                                                                                                                                                                                       ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|period_h_wr_strobe                                                                                                                                                                                                                                       ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|period_l_wr_strobe                                                                                                                                                                                                                                       ; 16      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                     ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|Equal6~3                                                                                                                                                                                                                                                 ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|Equal6~2                                                                                                                                                                                                                                                 ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|Equal6~1                                                                                                                                                                                                                                                 ; 16      ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal6~4                                                                                                                                                                                                                                                 ; 16      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                            ; 16      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|epcs_select                                                                                                                                                                                                                                                  ; 16      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                             ; 16      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux|src_payload~25                                                                                                                                                                                                                               ; 16      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux|src_payload~24                                                                                                                                                                                                                               ; 16      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux_001|src_payload~2                                                                                                                                                                                                                            ; 16      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                    ; 16      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_data[12]~0                                                                                                                                                                                                                                               ; 16      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|slaveselect_wr_strobe~0                                                                                                                                                                                        ; 16      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_010|src0_valid                                                                                                                                                                                                                           ; 16      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|always6~1                                                                                                                                                                                                      ; 16      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                                             ; 16      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                           ; 16      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                  ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_src2[16]~0                                                                                                                                                                                                                                                   ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                        ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                        ; 15      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|saved_grant[1]                                                                                                                                                                                                                           ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                 ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[7]                                                                                                                                                                                                                                                ; 15      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                           ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 14      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                           ; 14      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                          ; 14      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                      ; 14      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|slowcount[0]                                                                                                                                                                                                   ; 14      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                          ; 14      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 13      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                      ; 13      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr[12]~13                      ; 13      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                        ; 13      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                        ; 13      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                          ; 13      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[2]                                                                                                                                                                                                                                                   ; 13      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[3]                                                                                                                                                                                                                                                   ; 13      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                       ; 13      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                      ; 13      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:led_red_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                ; 13      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|entries[0]                                                                                                                                                                   ; 13      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                          ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_slow_inst_result[1]~25                                                                                                                                                                                                                                       ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_slow_inst_result[1]~24                                                                                                                                                                                                                                       ; 12      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                      ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_src2_imm[30]~0                                                                                                                                                                                                                                               ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                        ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                        ; 12      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_state.011                                                                                                                                                                                                                                                ; 12      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_state.000                                                                                                                                                                                                                                                ; 12      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                ; 12      ;
; myniosiicpu:inst|altera_merlin_master_translator:cpu_data_master_translator|uav_read                                                                                                                                                                                                                ; 12      ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~2                                                                                                                                                                                             ; 12      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                         ; 12      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                     ; 12      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                              ; 12      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:led_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                    ; 12      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|pending~11                                                                                                                                                                                                                                                 ; 12      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|entries[1]                                                                                                                                                                   ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[7]                                                                                                                                                                                                                                                 ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[3]                                                                                                                                                                                                                                                 ; 12      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|SCLK_reg                                                                                                                                                                                                       ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                                      ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                      ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                      ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                      ; 12      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                      ; 12      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                            ; 11      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                          ; 11      ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                 ; 11      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                           ; 11      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|Equal0~3                                                                                                                                                                                                                                                   ; 11      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_state.101                                                                                                                                                                                                                                                ; 11      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_addr[7]~2                                                                                                                                                                                                                                                ; 11      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[0]                                                                                                                                                                                                                                                   ; 11      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[1]                                                                                                                                                                                                                                                   ; 11      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_008|src0_valid                                                                                                                                                                                                                           ; 11      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_005|src0_valid                                                                                                                                                                                                                           ; 11      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                     ; 11      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|saved_grant[0]                                                                                                                                                                                                                           ; 11      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:button_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                 ; 11      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|transmitting~0                                                                                                                                                                                                 ; 11      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                          ; 11      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|transmitting                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|data_to_cpu[8]~2                                                                                                                                                                                               ; 10      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|src_data[39]                                                                                                                                                                                                                             ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                        ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[7]~33                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~29                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~25                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~21                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~17                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~13                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~5                                                                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                                                          ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                    ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                      ; 10      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_state.010                                                                                                                                                                                                                                                ; 10      ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_addr[11]                                                                                                                                                                                                                                                 ; 10      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_008|src1_valid                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_006|src1_valid                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_005|src1_valid                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|waitrequest                                                                                                                              ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                   ; 10      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|saved_grant[0]                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[0]                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|Equal3~6                                                                                                                                                                                                                                   ; 10      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[1]                                                                                                                                                                                                                           ; 10      ;
; myniosiicpu:inst|altera_avalon_sc_fifo:lcd_display_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; 10      ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[2]                                                                                                                                                                                                                                                 ; 10      ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[0]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 9       ;
; ~GND                                                                                                                                                                                                                                                                                                ; 9       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|f_select                                                                                                                                                                                                                                                   ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                                ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                                                ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                    ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_data_rd_addr_nxt[0]~7                                                                                                                                                                                                                                     ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|MonAReg[2]                                                                                                                               ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|MonAReg[3]                                                                                                                               ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                                                     ; 9       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                    ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                        ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                        ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                                        ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                           ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|write                                                                                                                                                                                                  ; 9       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                 ; 9       ;
; myniosiicpu:inst|myniosiicpu_led_pio:seven_seg_pio|Equal0~0                                                                                                                                                                                                                                         ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[4]                                                                                                                                                                                                                                                   ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[5]                                                                                                                                                                                                                                                   ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[6]                                                                                                                                                                                                                                                   ; 9       ;
; myniosiicpu:inst|myniosiicpu_led_pio:led_pio|Equal0~2                                                                                                                                                                                                                                               ; 9       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[7]                                                                                                                                                                                                                                                   ; 9       ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_006|src0_valid                                                                                                                                                                                                                           ; 9       ;
; myniosiicpu:inst|altera_merlin_slave_translator:button_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                  ; 9       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                        ; 9       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[1]                                                                                                                                                                                                                           ; 9       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[0]                                                                                                                                                                                                                           ; 9       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                           ; 9       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|Equal1~0                                                                                                                                                                     ; 9       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|Equal8~1                                                                                                                                                                                                                                   ; 9       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal8~1                                                                                                                                                                                                                                       ; 9       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38]                                                                                                                                                                                                                             ; 9       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 8       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                               ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                   ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_pass0                                                                                                                                                                                                                                                    ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_sel_fill0                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                          ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_pass1                                                                                                                                                                                                                                                    ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_sel_fill1                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_pass2                                                                                                                                                                                                                                                    ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_sel_fill2                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_pass3                                                                                                                                                                                                                                                    ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_sel_fill3                                                                                                                                                                                                                                                ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                          ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_tag_wraddress_nxt[7]~3                                                                                                                                                                                                                                      ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_iw[0]~7                                                                                                                                                                                                                                                      ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|MonAReg[4]                                                                                                                               ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_iw[1]~5                                                                                                                                                                                                                                                      ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_iw[2]~1                                                                                                                                                                                                                                                      ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Equal256~0                                                                                                                                                                                                                                                     ; 8       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|write_tx_holding                                                                                                                                                                                               ; 8       ;
; myniosiicpu:inst|myniosiicpu_led_pio:seven_seg_pio|always0~2                                                                                                                                                                                                                                        ; 8       ;
; myniosiicpu:inst|myniosiicpu_led_pio:led_pio|always0~2                                                                                                                                                                                                                                              ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|always86~0                                                                                                                                                                                                                                                     ; 8       ;
; myniosiicpu:inst|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; 8       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                      ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ic_fill_starting~0                                                                                                                                                                                                                                           ; 8       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|WideOr0                                                                                                                                                                                                                                  ; 8       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                           ; 8       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[0]                                                                                                                                                                                                                           ; 8       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|shift_reg[6]~1                                                                                                                                                                                                 ; 8       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|control_wr_strobe                                                                                                                                                                                              ; 8       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                          ; 8       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|d_read                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|data_to_cpu[6]~3                                                                                                                                                                                               ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                      ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                 ; 7       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                     ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy|virtual_state_cdr                                 ; 7       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                          ; 7       ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux|src_payload~13                                                                                                                                                                                                                               ; 7       ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_mux:rsp_xbar_mux|src_payload~12                                                                                                                                                                                                                               ; 7       ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                ; 7       ;
; myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                    ; 7       ;
; myniosiicpu:inst|altera_merlin_slave_translator:epcs_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                                                 ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                         ; 7       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer2_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer2_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                        ; 7       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                           ; 7       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                           ; 7       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal11~0                                                                                                                                                                                                                                      ; 7       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal3~6                                                                                                                                                                                                                                       ; 7       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|tx_holding_primed                                                                                                                                                                                              ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[10]                                                                                                                                                                                                                                                  ; 7       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 6       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                         ; 6       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|m_next~21                                                                                                                                                                                                                                                  ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                          ; 6       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                         ; 6       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                               ; 6       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|period_l_wr_strobe~2                                                                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|src_data[38]                                                                                                                                                                                                                             ; 6       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                     ; 6       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                 ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; 6       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                      ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                                                ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                       ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                        ; 6       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                    ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_iw[3]~4                                                                                                                                                                                                                                                      ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_iw[5]~2                                                                                                                                                                                                                                                      ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                          ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_issue                                                                                                                                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~0                                                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src1_valid~1                                                                                                                                                                                                                             ; 6       ;
; myniosiicpu:inst|altera_merlin_traffic_limiter:limiter|response_accepted                                                                                                                                                                                                                            ; 6       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:button_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                  ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                      ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_red_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                 ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|wait_latency_counter[2]~19                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                    ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_agent:timer2_s1_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                                                           ; 6       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|WideOr1                                                                                                                                                                                                                                  ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_agent:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                    ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_agent:led_pio_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                          ; 6       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src5_valid~0                                                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_red_pio_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                 ; 6       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal6~0                                                                                                                                                                                                                                       ; 6       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal7~0                                                                                                                                                                                                                                       ; 6       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|always11~0                                                                                                                                                                                                     ; 6       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|state[4]                                                                                                                                                                                                       ; 6       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|state[0]                                                                                                                                                                                                       ; 6       ;
; myniosiicpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ; 6       ;
; myniosiicpu:inst|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                                           ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[31]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[28]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[29]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[30]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[27]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[26]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[23]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[24]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[25]                                                                                                                                        ; 6       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[22]                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|control_wr_strobe~2                                                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~2                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|p1_data_to_cpu[13]~2                                                                                                                                                                                           ; 5       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|status_wr_strobe                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~6                                                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|control_wr_strobe~0                                                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|ROE                                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                           ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~5                                                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[8]                                                                                                                                                                                                                                                   ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[9]                                                                                                                                                                                                                                                   ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[11]                                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[12]                                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[13]                                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[14]                                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_st_data[15]                                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                          ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|Equal0~2                                                                                                                         ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_iw[6]                                                                                                                                                                                                                                                        ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[0]~65                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[1]~63                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[2]~61                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[3]~59                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[4]~57                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[5]~55                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[6]~53                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[7]~51                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[8]~49                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[9]~47                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[10]~45                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[11]~43                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[12]~41                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[13]~39                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[14]~37                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[15]~35                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[16]~33                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[17]~31                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[18]~29                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[19]~27                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[20]~25                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[21]~23                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[22]~21                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[23]~19                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[24]~17                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[25]~15                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[26]~13                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[27]~11                                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[28]~9                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[29]~7                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[30]~5                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_data_unfiltered[31]~3                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_iw[4]~3                                                                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_status_reg_pie                                                                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~3                                                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                             ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_pipe_flush_nxt~0                                                                                                                                                                                                                                             ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                        ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|src_data[64]                                                                                                                                                                                                                             ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                                          ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                        ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~2                                                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|always2~1                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                              ; 5       ;
; myniosiicpu:inst|myniosiicpu_led_red_pio:led_red_pio|Equal0~0                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_ic_fill_starting~2                                                                                                                                                                                                                                           ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:seven_seg_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                               ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_rsp_xbar_demux:rsp_xbar_demux_011|src1_valid                                                                                                                                                                                                                           ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_shift_rot_stall                                                                                                                                                                                                                                              ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_active                                                                                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_req_accepted~0                                                                                                                                                                                                                                         ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|av_waitrequest_generated~2                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_agent:timer2_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                           ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src10_valid~0                                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|Equal0~0                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:button_pio_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src7_valid~0                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:button_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                    ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer1_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                        ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src8_valid~0                                                                                                                                                                                                                             ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[1]~0                                                                                                                                                                                            ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|WideOr1                                                                                                                                                                                                                                  ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_red_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                   ; 5       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal5~0                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|wr_strobe                                                                                                                                                                                                      ; 5       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|Equal9~0                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src6_valid~0                                                                                                                                                                                                                     ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[6]                                                                                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                 ; 5       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal8~2                                                                                                                                                                                                                                       ; 5       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                              ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                                   ; 5       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                   ; 5       ;
; myniosiicpu:inst|altera_merlin_slave_translator:lcd_display_control_slave_translator|wait_latency_counter[4]                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                    ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~2                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal2~2                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal1~4                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_button_pio:button_pio|edge_capture_wr_strobe~0                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|Equal6~4                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal6~5                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|readdata~27                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_control_reg_rddata_muxed[3]~0                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_rot                                                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~10                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~9                                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal0~10                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|Equal0~10                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_button_pio:button_pio|always1~1                                                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|src_data[38]                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|RRDY                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|TOE                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|address[0]                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|Equal0~1                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|Equal0~0                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[0]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[1]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[2]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[3]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[4]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[5]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[6]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_rot_mask[7]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~4                                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_refs[0]                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_count[0]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Equal154~4                                                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_dst_regnum[4]~6                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_dst_regnum[2]~5                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_dst_regnum[3]~4                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_dst_regnum[0]~3                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_dst_regnum[4]~2                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_valid                                                                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_count[0]~0                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                          ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:myniosiicpu_cpu_jtag_debug_module_phy|virtual_state_uir~0                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_state.111                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mul_cnt[0]                                                                                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[13]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_br_result~0                                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_ctrl_br_cond                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|Equal171~0                                                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|WideOr1                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src10_valid~1                                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                      ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_004|WideOr1                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src4_valid~0                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src4_valid~1                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:button_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:timer1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:seven_seg_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_008|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:led_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src5_valid~1                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:led_red_pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_011|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~1                                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_led_red_pio:led_red_pio|always0~3                                                                                                                                                                                                                                      ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|src_channel[2]~2                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|Equal1~0                                                                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|av_readdatavalid~8                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:lcd_display_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                      ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                    ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|update_grant~1                                                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_kill                                                                                                                                                                                                                                                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:epcs_epcs_control_port_translator|wait_latency_counter[1]                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:epcs_epcs_control_port_translator|wait_latency_counter[0]                                                                                                                                                                                           ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:button_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                    ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_007|WideOr1                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src7_valid~0                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:timer1_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src9_valid~1                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src9_valid~0                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:seven_seg_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_led_pio:seven_seg_pio|always0~1                                                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|Equal6~0                                                                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:seven_seg_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src3_valid~1                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src3_valid~0                                                                                                                                                                                                                     ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|Equal10~0                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_led_pio:led_pio|always0~1                                                                                                                                                                                                                                              ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|altera_merlin_slave_translator:led_red_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src11_valid~0                                                                                                                                                                                                                            ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src11_valid~0                                                                                                                                                                                                                    ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|src_data[89]~0                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal3~7                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal4~0                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|src_channel[9]~1                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal10~0                                                                                                                                                                                                                                      ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal9~0                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                                        ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|myniosiicpu_sdram_input_efifo_module:the_myniosiicpu_sdram_input_efifo_module|rd_data[40]~1                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|f_pop                                                                                                                                                                                                                                                      ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_006|WideOr1                                                                                                                                                                                                                                  ; 4       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux:cmd_xbar_demux|src6_valid~1                                                                                                                                                                                                                             ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[10]                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[11]                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[12]                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_mem_baddr[13]                                                                                                                                                                                                                                                ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router_001|Equal3~3                                                                                                                                                                                                                                   ; 4       ;
; myniosiicpu:inst|myniosiicpu_addr_router:addr_router|Equal3~3                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[8]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|ic_fill_tag[9]                                                                                                                                                                                                                                                 ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_tck:the_myniosiicpu_cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                     ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[22]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[21]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[20]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[19]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[18]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[17]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                       ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_regnum_b_cmp_D                                                                                                                                                                                                                                               ; 4       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_regnum_a_cmp_D                                                                                                                                                                                                                                               ; 4       ;
; button_pio_export[3]~input                                                                                                                                                                                                                                                                          ; 3       ;
; button_pio_export[2]~input                                                                                                                                                                                                                                                                          ; 3       ;
; button_pio_export[1]~input                                                                                                                                                                                                                                                                          ; 3       ;
; button_pio_export[0]~input                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~15                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                      ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_demux_001:cmd_xbar_demux_001|src8_valid~2                                                                                                                                                                                                                     ; 3       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|pending                                                                                                                                                                                                                                                    ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|Equal0~2                                                                                                                                 ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_payload~4                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_payload~3                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_payload~2                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_payload~4                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_payload~3                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_payload~2                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|counter_is_running                                                                                                                                                                                                                                       ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|force_reload                                                                                                                                                                                                                                             ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|counter_is_running                                                                                                                                                                                                                                       ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|force_reload                                                                                                                                                                                                                                             ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                   ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|rx_holding_reg[5]                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[0]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[1]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[7]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[6]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[5]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[4]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[3]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|endofpacketvalue_reg[2]                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~8                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~7                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                 ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|td_shift~11                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_ctrl_ld8                                                                                                                                                                                                                                                     ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal6~1                                                                                                                                                                                                                                                 ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_010|src_payload~1                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|period_l_wr_strobe~0                                                                                                                                                                                                                                     ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|Equal6~0                                                                                                                                                                                                                                                 ; 3       ;
; myniosiicpu:inst|myniosiicpu_cmd_xbar_mux:cmd_xbar_mux_009|src_payload~1                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|writedata[1]                                                                                                                                                                                           ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                           ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|TRDY~0                                                                                                                                                                                                         ; 3       ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|myniosiicpu_epcs_sub:the_myniosiicpu_epcs_sub|EOP                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|monitor_error                                                                                                                      ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                     ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                                                   ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|writedata[0]                                                                                                                                                                                           ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                             ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|debugaccess                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|writedata[3]                                                                                                                                                                                           ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                          ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                         ; 3       ;
; myniosiicpu:inst|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                         ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|d_readdata_d1[23]                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|d_readdata_d1[31]                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                                                ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_wr_dst_reg_from_E                                                                                                                                                                                                                                            ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                                ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                                ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                                                ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_dst_regnum[1]                                                                                                                                                                                                                                                ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_jtag_debug_module_wrapper:the_myniosiicpu_cpu_jtag_debug_module_wrapper|myniosiicpu_cpu_jtag_debug_module_sysclk:the_myniosiicpu_cpu_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_ctrl_crst                                                                                                                                                                                                                                                    ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_ctrl_exception                                                                                                                                                                                                                                               ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_estatus_reg_pie                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|A_bstatus_reg_pie                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER2:timer2|timeout_occurred                                                                                                                                                                                                                                         ; 3       ;
; myniosiicpu:inst|myniosiicpu_TIMER1:timer1|timeout_occurred                                                                                                                                                                                                                                         ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_wrctl_bstatus~0                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_iw[8]                                                                                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_ctrl_wrctl_inst                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_iw[7]                                                                                                                                                                                                                                                        ; 3       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_refs[1]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_refs[2]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_sdram:sdram|i_count[0]~1                                                                                                                                                                                                                                               ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|alt_jtag_atlantic:myniosiicpu_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                              ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|monitor_ready                                                                                                                      ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[0]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[1]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[3]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[4]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[5]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[6]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|E_src2_reg[7]                                                                                                                                                                                                                                                  ; 3       ;
; myniosiicpu:inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                      ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_avalon_reg:the_myniosiicpu_cpu_nios2_avalon_reg|oci_single_step_mode                                                                                                             ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_ctrl_break                                                                                                                                                                                                                                                   ; 3       ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|M_op_eret~3                                                                                                                                                                                                                                                    ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                         ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_bht_module:myniosiicpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_32h1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; myniosiicpu_cpu_bht_ram.mif                 ; M9K_X51_Y29_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_data_module:myniosiicpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                        ; M9K_X51_Y36_N0, M9K_X64_Y32_N0, M9K_X51_Y35_N0, M9K_X64_Y34_N0, M9K_X51_Y32_N0, M9K_X64_Y37_N0, M9K_X51_Y37_N0, M9K_X51_Y34_N0 ; Don't care           ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_ic_tag_module:myniosiicpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_ceh1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 5120  ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; myniosiicpu_cpu_ic_tag_ram.mif              ; M9K_X51_Y33_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_ocimem:the_myniosiicpu_cpu_nios2_ocimem|myniosiicpu_cpu_ociram_sp_ram_module:myniosiicpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_u081:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; myniosiicpu_cpu_ociram_default_contents.mif ; M9K_X51_Y38_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_a_module:myniosiicpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3gg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; myniosiicpu_cpu_rf_ram_a.mif                ; M9K_X51_Y30_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_register_bank_b_module:myniosiicpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4gg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; myniosiicpu_cpu_rf_ram_b.mif                ; M9K_X51_Y31_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_v041:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; myniosiicpu_epcs_boot_rom.hex               ; M9K_X51_Y41_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_r:the_myniosiicpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M9K_X37_Y36_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; myniosiicpu:inst|myniosiicpu_jtag_uart:jtag_uart|myniosiicpu_jtag_uart_scfifo_w:the_myniosiicpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M9K_X37_Y37_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |de2_115|myniosiicpu:inst|myniosiicpu_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_v041:auto_generated|ALTSYNCRAM                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000001000000000000110) (100006) (32774) (8006)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000110011000000110) (63006) (26118) (6606)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000110001100000110) (61406) (25350) (6306)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000100000000110) (4006) (2054) (806)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010100100000110) (24406) (10502) (2906)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000010010100000110) (22406) (9478) (2506)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;
;32;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)    ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;
;40;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)    ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;
;48;(10111000001011011000100000111010) (1383009942) (-1204975558) (-4-7-13-2-7-7-12-6)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(10101000000000000000010100100110) (-630291684) (-1476393690) (-5-7-15-15-15-10-13-10)   ;(00000010110000000000000011000100) (260000304) (46137540) (2C000C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;56;(00000000000000000100010100000110) (42406) (17670) (4506)    ;(00010000000101111000100000111010) (2005704072) (269977658) (1017883A)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(10110000001011111000100000111010) (383409942) (-1339062214) (-4-15-130-7-7-12-6)   ;(00000000000000000011001100000110) (31406) (13062) (3306)   ;(10111101100000000000000100000100) (1909706274) (-1115684604) (-4-2-7-15-15-14-15-12)   ;
;64;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)    ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10101000000000000000110000100110) (-630288084) (-1476391898) (-5-7-15-15-15-3-13-10)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)   ;
;72;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000011010000000110) (32006) (13318) (3406)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000011101001000100) (260035104) (46152260) (2C03A44)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010111000000110) (27006) (11782) (2E06)   ;
;80;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)    ;(10110000000000000110100000111010) (369769942) (-1342150598) (-4-15-15-15-9-7-12-6)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000001010111000100000111010) (12704072) (2852922) (2B883A)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010011111000100) (260023704) (46147524) (2C027C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000000000000010010100000110) (22406) (9478) (2506)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010001000000110) (21006) (8710) (2206)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010000000000110) (20006) (8198) (2006)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111000000110) (17006) (7686) (1E06)   ;
;96;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)    ;(01010010100000000000011001101000) (92519502) (1384121960) (52800668)   ;(01010000000000000000110100100110) (-147477202) (1342180646) (50000D26)   ;(00000101010000000000000001000100) (520000104) (88080452) (5400044)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000000000000001010100000110) (12406) (5382) (1506)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010110111000100) (260026704) (46149060) (2C02DC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000111100000110) (7406) (3846) (F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;
;112;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;
;120;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)    ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)   ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;
;128;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)    ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;
;136;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)    ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010000100000110) (17720406) (4169990) (3FA106)   ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;
;144;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;(00000100000000000000011001000100) (400003104) (67110468) (4000644)   ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;
;152;(00000000100000000000110000000100) (40006004) (8391684) (800C04)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010010000000110) (17722006) (4170758) (3FA406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001001100000110) (17711406) (4166406) (3F9306)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101111000000110) (17757006) (4185606) (3FDE06)   ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;
;160;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;(00000000100000000000100001000100) (40004104) (8390724) (800844)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;168;(00000000001111111001011000000110) (17713006) (4167174) (3F9606)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000010100000110) (17702406) (4162822) (3F8506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101000000000110) (17750006) (4182022) (3FD006)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;
;176;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)    ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111110110001000100110) (-1937306250) (331309606) (13BF6226)   ;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)   ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;
;184;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000001111111000010100000110) (17702406) (4162822) (3F8506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111010000000110) (17672006) (4158470) (3F7406)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y32_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_mult_cell:the_myniosiicpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,099 / 342,891 ( 2 % ) ;
; C16 interconnects           ; 91 / 10,120 ( < 1 % )   ;
; C4 interconnects            ; 4,264 / 209,544 ( 2 % ) ;
; Direct links                ; 952 / 342,891 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )         ;
; Local interconnects         ; 2,452 / 119,088 ( 2 % ) ;
; R24 interconnects           ; 258 / 9,963 ( 3 % )     ;
; R4 interconnects            ; 5,800 / 289,782 ( 2 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.36) ; Number of LABs  (Total = 337) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 8                             ;
; 3                                           ; 0                             ;
; 4                                           ; 5                             ;
; 5                                           ; 5                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 7                             ;
; 11                                          ; 3                             ;
; 12                                          ; 9                             ;
; 13                                          ; 13                            ;
; 14                                          ; 27                            ;
; 15                                          ; 48                            ;
; 16                                          ; 178                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.70) ; Number of LABs  (Total = 337) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 280                           ;
; 1 Clock                            ; 323                           ;
; 1 Clock enable                     ; 172                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 56                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 61                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.48) ; Number of LABs  (Total = 337) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 11                            ;
; 3                                            ; 1                             ;
; 4                                            ; 7                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 5                             ;
; 15                                           ; 1                             ;
; 16                                           ; 5                             ;
; 17                                           ; 5                             ;
; 18                                           ; 11                            ;
; 19                                           ; 10                            ;
; 20                                           ; 13                            ;
; 21                                           ; 19                            ;
; 22                                           ; 20                            ;
; 23                                           ; 36                            ;
; 24                                           ; 31                            ;
; 25                                           ; 32                            ;
; 26                                           ; 29                            ;
; 27                                           ; 13                            ;
; 28                                           ; 22                            ;
; 29                                           ; 13                            ;
; 30                                           ; 7                             ;
; 31                                           ; 1                             ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.46) ; Number of LABs  (Total = 337) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 26                            ;
; 2                                               ; 13                            ;
; 3                                               ; 1                             ;
; 4                                               ; 12                            ;
; 5                                               ; 6                             ;
; 6                                               ; 20                            ;
; 7                                               ; 29                            ;
; 8                                               ; 50                            ;
; 9                                               ; 24                            ;
; 10                                              ; 29                            ;
; 11                                              ; 20                            ;
; 12                                              ; 17                            ;
; 13                                              ; 20                            ;
; 14                                              ; 11                            ;
; 15                                              ; 12                            ;
; 16                                              ; 26                            ;
; 17                                              ; 5                             ;
; 18                                              ; 6                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.51) ; Number of LABs  (Total = 337) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 21                            ;
; 4                                            ; 4                             ;
; 5                                            ; 9                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 9                             ;
; 10                                           ; 3                             ;
; 11                                           ; 15                            ;
; 12                                           ; 11                            ;
; 13                                           ; 8                             ;
; 14                                           ; 15                            ;
; 15                                           ; 12                            ;
; 16                                           ; 12                            ;
; 17                                           ; 13                            ;
; 18                                           ; 15                            ;
; 19                                           ; 11                            ;
; 20                                           ; 20                            ;
; 21                                           ; 23                            ;
; 22                                           ; 13                            ;
; 23                                           ; 8                             ;
; 24                                           ; 8                             ;
; 25                                           ; 8                             ;
; 26                                           ; 5                             ;
; 27                                           ; 8                             ;
; 28                                           ; 15                            ;
; 29                                           ; 8                             ;
; 30                                           ; 13                            ;
; 31                                           ; 9                             ;
; 32                                           ; 12                            ;
; 33                                           ; 10                            ;
; 34                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass              ; 77           ; 36           ; 77           ; 0            ; 0            ; 82        ; 77           ; 0            ; 82        ; 82        ; 0            ; 69           ; 0            ; 4            ; 29           ; 0            ; 69           ; 29           ; 4            ; 0            ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 0            ; 82        ; 0            ; 0            ;
; Total Unchecked         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable      ; 5            ; 46           ; 5            ; 82           ; 82           ; 0         ; 5            ; 82           ; 0         ; 0         ; 82           ; 13           ; 82           ; 78           ; 53           ; 82           ; 13           ; 53           ; 78           ; 82           ; 82           ; 13           ; 82           ; 82           ; 82           ; 82           ; 82           ; 0         ; 82           ; 82           ;
; Total Fail              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sdram_cas_n             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_n              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_dclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_sce                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_sdo                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_RS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_RW          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_E           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pio_export[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_red_pio_export[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_red_pio_export[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_red_pio_export[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_red_pio_export[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[6] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seven_seg_pio_export[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_display_data[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[15]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[14]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[13]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[12]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[11]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[10]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[9]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[8]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inclk                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_pio_export[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_pio_export[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_pio_export[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_pio_export[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_data0              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "de2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -75 degrees (-4167 ps) for mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 78 total pins
    Info (169086): Pin seven_seg_pio_export[7] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'myniosiicpu/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'myniosiicpu/synthesis/submodules/myniosiicpu_cpu.sdc'
Warning (332060): Node: inclk was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node mypll:inst2|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node myniosiicpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node myniosiicpu:inst|myniosiicpu_sdram:sdram|active_rnw~3
        Info (176357): Destination node myniosiicpu:inst|myniosiicpu_sdram:sdram|active_cs_n~0
        Info (176357): Destination node myniosiicpu:inst|myniosiicpu_sdram:sdram|i_refs[0]
        Info (176357): Destination node myniosiicpu:inst|myniosiicpu_sdram:sdram|i_refs[2]
        Info (176357): Destination node myniosiicpu:inst|myniosiicpu_sdram:sdram|i_refs[1]
        Info (176357): Destination node myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~0
Info (176353): Automatically promoted node myniosiicpu:inst|myniosiicpu_cpu:cpu|myniosiicpu_cpu_nios2_oci:the_myniosiicpu_cpu_nios2_oci|myniosiicpu_cpu_nios2_oci_debug:the_myniosiicpu_cpu_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 20 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 37 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin epcs_data0 uses I/O standard 2.5 V at N7
Info (144001): Generated suppressed messages file D:/programs/FPGA/PLD/de2_115/output_files/de2_115.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 946 megabytes
    Info: Processing ended: Wed Dec 27 19:16:14 2017
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/programs/FPGA/PLD/de2_115/output_files/de2_115.fit.smsg.


