--- flipflop_from_uhdm.il	2025-07-23 20:43:35.931108308 -0700
+++ flipflop_from_verilog.il	2025-07-23 20:43:35.939108412 -0700
@@ -1,12 +1,12 @@
 # Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
-autoidx 1
+autoidx 3
 attribute \top 1
 attribute \src "dut.sv:2.1-17.10"
 module \flipflop
   attribute \src "dut.sv:9.5-15.8"
   wire $0\q[0:0]
-  attribute \src "dut.sv:9.15-9.46"
-  wire $logic_not$dut.sv:9.15-9.46$2_Y
+  attribute \src "dut.sv:10.13-10.19"
+  wire $logic_not$dut.sv:10$2_Y
   attribute \src "dut.sv:3.18-3.21"
   wire input 1 \clk
   attribute \src "dut.sv:5.18-5.19"
@@ -15,24 +15,24 @@
   wire output 4 \q
   attribute \src "dut.sv:4.18-4.23"
   wire input 2 \rst_n
-  attribute \src "dut.sv:9.15-9.46"
-  cell $logic_not $logic_not$dut.sv:9.15-9.46$2
+  attribute \src "dut.sv:10.13-10.19"
+  cell $logic_not $logic_not$dut.sv:10$2
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \Y_WIDTH 1
     connect \A \rst_n
-    connect \Y $logic_not$dut.sv:9.15-9.46$2_Y
+    connect \Y $logic_not$dut.sv:10$2_Y
   end
   attribute \always_ff 1
   attribute \src "dut.sv:9.5-15.8"
   process $proc$dut.sv:9$1
     assign $0\q[0:0] \q
-    attribute \src "dut.sv:9.15-9.46"
-    switch $logic_not$dut.sv:9.15-9.46$2_Y
-      attribute \src "dut.sv:9.15-9.46"
+    attribute \src "dut.sv:10.9-14.12"
+    switch $logic_not$dut.sv:10$2_Y
+      attribute \src "dut.sv:10.13-10.19"
       case 1'1
         assign $0\q[0:0] 1'0
-      attribute \src "dut.sv:9.15-9.46"
+      attribute \src "dut.sv:12.13-12.17"
       case 
         assign $0\q[0:0] \d
     end
