Timing Analyzer report for FSM_pet
Thu Sep  5 03:44:51 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; FSM_pet                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 207.99 MHz ; 207.99 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.808 ; -230.180           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -126.421                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.808 ; cmdindex[4]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.808 ; cmdindex[4]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.808 ; cmdindex[4]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.808 ; cmdindex[4]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.808 ; cmdindex[4]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.808 ; cmdindex[4]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.801 ; cmdindex[5]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.720      ;
; -3.801 ; cmdindex[5]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.720      ;
; -3.801 ; cmdindex[5]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.720      ;
; -3.801 ; cmdindex[5]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.720      ;
; -3.801 ; cmdindex[5]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.720      ;
; -3.801 ; cmdindex[5]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.720      ;
; -3.781 ; count.000000001             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.573     ; 4.209      ;
; -3.781 ; count.000000001             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.573     ; 4.209      ;
; -3.781 ; count.000000001             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.573     ; 4.209      ;
; -3.781 ; count.000000001             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.573     ; 4.209      ;
; -3.781 ; count.000000001             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.573     ; 4.209      ;
; -3.781 ; count.000000001             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.573     ; 4.209      ;
; -3.749 ; count.000000100             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.173      ;
; -3.749 ; count.000000100             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.173      ;
; -3.749 ; count.000000100             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.173      ;
; -3.749 ; count.000000100             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.173      ;
; -3.749 ; count.000000100             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.173      ;
; -3.749 ; count.000000100             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.173      ;
; -3.687 ; count.000000010             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.111      ;
; -3.687 ; count.000000010             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.111      ;
; -3.687 ; count.000000010             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.111      ;
; -3.687 ; count.000000010             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.111      ;
; -3.687 ; count.000000010             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.111      ;
; -3.687 ; count.000000010             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.111      ;
; -3.672 ; count.000000101             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.096      ;
; -3.666 ; count.000000001             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.571     ; 4.096      ;
; -3.664 ; count.000000101             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.104     ; 4.561      ;
; -3.608 ; count.000000001             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.100     ; 4.509      ;
; -3.607 ; cmdindex[2]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.526      ;
; -3.607 ; cmdindex[2]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.526      ;
; -3.607 ; cmdindex[2]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.526      ;
; -3.607 ; cmdindex[2]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.526      ;
; -3.607 ; cmdindex[2]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.526      ;
; -3.607 ; cmdindex[2]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.526      ;
; -3.602 ; count.000000110             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.577     ; 4.026      ;
; -3.598 ; dataindex[4]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.392      ; 4.991      ;
; -3.583 ; count.000000110             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.575     ; 4.009      ;
; -3.577 ; dataindex[3]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.392      ; 4.970      ;
; -3.563 ; dataindex[4]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.483      ;
; -3.562 ; cmdindex[4]                 ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.391      ; 4.954      ;
; -3.560 ; dataindex[1]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.480      ;
; -3.551 ; dataindex[0]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.392      ; 4.944      ;
; -3.544 ; cmdindex[5]                 ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.391      ; 4.936      ;
; -3.541 ; count.000000101             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.575     ; 3.967      ;
; -3.541 ; dataindex[3]                ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; dataindex[3]                ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; dataindex[3]                ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; dataindex[3]                ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; dataindex[3]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; dataindex[3]                ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.533 ; count.000000101             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.577     ; 3.957      ;
; -3.533 ; count.000000101             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.577     ; 3.957      ;
; -3.533 ; count.000000101             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.577     ; 3.957      ;
; -3.533 ; count.000000101             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.577     ; 3.957      ;
; -3.533 ; count.000000101             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.577     ; 3.957      ;
; -3.523 ; dataindex[1]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.392      ; 4.916      ;
; -3.506 ; count.000000011             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.577     ; 3.930      ;
; -3.504 ; count.000000110             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.104     ; 4.401      ;
; -3.500 ; count.000000100             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.104     ; 4.397      ;
; -3.491 ; dataindex[0]                ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.411      ;
; -3.491 ; dataindex[0]                ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.411      ;
; -3.491 ; dataindex[0]                ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.411      ;
; -3.491 ; dataindex[0]                ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.411      ;
; -3.491 ; dataindex[0]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.411      ;
; -3.491 ; dataindex[0]                ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.411      ;
; -3.489 ; count.000000010             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.104     ; 4.386      ;
; -3.475 ; dataindex[4]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.079     ; 4.397      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; cmdindex[3]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; cmdindex[3]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; cmdindex[3]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; cmdindex[3]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; cmdindex[3]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; cmdindex[3]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.459 ; cmdindex[4]                 ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.380      ;
; -3.456 ; dataindex[3]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.079     ; 4.378      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.453 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.372      ;
; -3.452 ; cmdindex[5]                 ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.373      ;
; -3.430 ; dataindex[0]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.079     ; 4.352      ;
; -3.428 ; spi_master:spi|clk_count[9] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.346      ;
; -3.428 ; spi_master:spi|clk_count[9] ; spi_master:spi|ce           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.346      ;
; -3.424 ; spi_master:spi|clk_count[2] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.342      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.454 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.492 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.784      ;
; 0.492 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.784      ;
; 0.507 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.799      ;
; 0.525 ; start                        ; spi_master:spi|ce            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.817      ;
; 0.642 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.743 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.755 ; count.000000011              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.067      ;
; 0.762 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; count.000000101              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.074      ;
; 0.763 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.771 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.066      ;
; 0.787 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.787 ; count.000000010              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.099      ;
; 0.793 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.085      ;
; 0.796 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.088      ;
; 0.818 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.110      ;
; 0.853 ; state.0010                   ; cmd                          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.640      ;
; 0.921 ; cmdindex[0]                  ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.214      ;
; 0.947 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.238      ;
; 0.962 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.962 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.962 ; count.000000100              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.274      ;
; 1.001 ; cmdindex[0]                  ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.293      ;
; 1.031 ; cmdindex[0]                  ; data_in[6]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.324      ;
; 1.033 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.034 ; cmdindex[1]                  ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.327      ;
; 1.053 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.345      ;
; 1.054 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.346      ;
; 1.075 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.366      ;
; 1.080 ; start                        ; spi_master:spi|avail         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.372      ;
; 1.098 ; count.000000000              ; start                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.389      ;
; 1.101 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; cmdindex[3]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; line[7]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.109 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; initindex[4]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; line[4]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.117 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; line[2]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 222.52 MHz ; 222.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.494 ; -211.222          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -126.421                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.494 ; cmdindex[4]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.423      ;
; -3.494 ; cmdindex[4]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.423      ;
; -3.494 ; cmdindex[4]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.423      ;
; -3.494 ; cmdindex[4]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.423      ;
; -3.494 ; cmdindex[4]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.423      ;
; -3.494 ; cmdindex[4]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.423      ;
; -3.486 ; cmdindex[5]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.486 ; cmdindex[5]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.486 ; cmdindex[5]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.486 ; cmdindex[5]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.486 ; cmdindex[5]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.486 ; cmdindex[5]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.446 ; count.000000001             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.540     ; 3.908      ;
; -3.446 ; count.000000001             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.540     ; 3.908      ;
; -3.446 ; count.000000001             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.540     ; 3.908      ;
; -3.446 ; count.000000001             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.540     ; 3.908      ;
; -3.446 ; count.000000001             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.540     ; 3.908      ;
; -3.446 ; count.000000001             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.540     ; 3.908      ;
; -3.439 ; count.000000101             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.904      ;
; -3.422 ; count.000000100             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.887      ;
; -3.422 ; count.000000100             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.887      ;
; -3.422 ; count.000000100             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.887      ;
; -3.422 ; count.000000100             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.887      ;
; -3.422 ; count.000000100             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.887      ;
; -3.422 ; count.000000100             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.887      ;
; -3.419 ; count.000000101             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.088     ; 4.333      ;
; -3.389 ; count.000000010             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.854      ;
; -3.389 ; count.000000010             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.854      ;
; -3.389 ; count.000000010             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.854      ;
; -3.389 ; count.000000010             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.854      ;
; -3.389 ; count.000000010             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.854      ;
; -3.389 ; count.000000010             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.854      ;
; -3.354 ; count.000000001             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.539     ; 3.817      ;
; -3.328 ; count.000000101             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.536     ; 3.794      ;
; -3.324 ; count.000000110             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.789      ;
; -3.324 ; cmdindex[2]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.324 ; cmdindex[2]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.324 ; cmdindex[2]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.324 ; cmdindex[2]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.324 ; cmdindex[2]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.324 ; cmdindex[2]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.284 ; dataindex[4]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.378      ; 4.664      ;
; -3.280 ; dataindex[3]                ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.211      ;
; -3.280 ; dataindex[3]                ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.211      ;
; -3.280 ; dataindex[3]                ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.211      ;
; -3.280 ; dataindex[3]                ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.211      ;
; -3.280 ; dataindex[3]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.211      ;
; -3.280 ; dataindex[3]                ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.211      ;
; -3.279 ; count.000000110             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.536     ; 3.745      ;
; -3.278 ; count.000000001             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.091     ; 4.189      ;
; -3.273 ; dataindex[1]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.204      ;
; -3.262 ; dataindex[4]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.193      ;
; -3.253 ; dataindex[1]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.378      ; 4.633      ;
; -3.251 ; count.000000010             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.088     ; 4.165      ;
; -3.244 ; count.000000101             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.709      ;
; -3.244 ; count.000000101             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.709      ;
; -3.244 ; count.000000101             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.709      ;
; -3.244 ; count.000000101             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.709      ;
; -3.244 ; count.000000101             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.709      ;
; -3.241 ; count.000000011             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.537     ; 3.706      ;
; -3.238 ; count.000000110             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.088     ; 4.152      ;
; -3.216 ; dataindex[0]                ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.216 ; dataindex[0]                ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.216 ; dataindex[0]                ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.216 ; dataindex[0]                ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.216 ; dataindex[0]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.216 ; dataindex[0]                ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.202 ; dataindex[3]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.378      ; 4.582      ;
; -3.193 ; dataindex[4]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.070     ; 4.125      ;
; -3.190 ; cmdindex[3]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.119      ;
; -3.190 ; cmdindex[3]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.119      ;
; -3.190 ; cmdindex[3]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.119      ;
; -3.190 ; cmdindex[3]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.119      ;
; -3.190 ; cmdindex[3]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.119      ;
; -3.190 ; cmdindex[3]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.119      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.189 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.118      ;
; -3.179 ; dataindex[0]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.378      ; 4.559      ;
; -3.177 ; cmdindex[4]                 ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.376      ; 4.555      ;
; -3.169 ; cmdindex[5]                 ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.376      ; 4.547      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.166 ; spi_master:spi|clk_count[2] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.095      ;
; -3.162 ; dataindex[1]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.070     ; 4.094      ;
; -3.160 ; count.000000010             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.536     ; 3.626      ;
; -3.159 ; count.000000100             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.088     ; 4.073      ;
; -3.158 ; spi_master:spi|clk_count[9] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 4.085      ;
; -3.158 ; spi_master:spi|clk_count[9] ; spi_master:spi|ce           ; clk          ; clk         ; 1.000        ; -0.075     ; 4.085      ;
; -3.140 ; spi_master:spi|clk_count[2] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 4.067      ;
; -3.140 ; spi_master:spi|clk_count[2] ; spi_master:spi|ce           ; clk          ; clk         ; 1.000        ; -0.075     ; 4.067      ;
; -3.137 ; count.000000011             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.088     ; 4.051      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.385 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.402 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.457 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.457 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.471 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.737      ;
; 0.490 ; start                        ; spi_master:spi|ce            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.757      ;
; 0.599 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.865      ;
; 0.691 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.957      ;
; 0.692 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.700 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; count.000000011              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.987      ;
; 0.706 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count.000000101              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.993      ;
; 0.708 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.720 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.723 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.731 ; count.000000010              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.017      ;
; 0.733 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.734 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.743 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.010      ;
; 0.764 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.031      ;
; 0.793 ; state.0010                   ; cmd                          ; clk          ; clk         ; 0.000        ; 0.537      ; 1.525      ;
; 0.841 ; cmdindex[0]                  ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.870 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.873 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.882 ; count.000000100              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.168      ;
; 0.888 ; cmdindex[0]                  ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.155      ;
; 0.888 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.154      ;
; 0.919 ; cmdindex[0]                  ; data_in[6]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.187      ;
; 0.919 ; cmdindex[1]                  ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.187      ;
; 0.947 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.214      ;
; 0.959 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.225      ;
; 0.959 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.974 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.240      ;
; 0.985 ; count.000000000              ; start                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.251      ;
; 1.007 ; start                        ; spi_master:spi|avail         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.014 ; cmdindex[3]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; initindex[4]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; line[7]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; line[4]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.023 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; -0.330     ; 0.888      ;
; 1.027 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.017 ; -49.843           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -91.582                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.017 ; cmdindex[4]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.966      ;
; -1.017 ; cmdindex[4]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.966      ;
; -1.017 ; cmdindex[4]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.966      ;
; -1.017 ; cmdindex[4]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.966      ;
; -1.017 ; cmdindex[4]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.966      ;
; -1.017 ; cmdindex[4]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.966      ;
; -1.009 ; cmdindex[5]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.958      ;
; -1.009 ; cmdindex[5]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.958      ;
; -1.009 ; cmdindex[5]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.958      ;
; -1.009 ; cmdindex[5]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.958      ;
; -1.009 ; cmdindex[5]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.958      ;
; -1.009 ; cmdindex[5]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.958      ;
; -1.007 ; count.000000110             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.757      ;
; -1.003 ; count.000000001             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.234     ; 1.756      ;
; -1.003 ; count.000000001             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.234     ; 1.756      ;
; -1.003 ; count.000000001             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.234     ; 1.756      ;
; -1.003 ; count.000000001             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.234     ; 1.756      ;
; -1.003 ; count.000000001             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.234     ; 1.756      ;
; -1.003 ; count.000000001             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.234     ; 1.756      ;
; -0.982 ; count.000000101             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.732      ;
; -0.973 ; count.000000100             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.723      ;
; -0.973 ; count.000000100             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.723      ;
; -0.973 ; count.000000100             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.723      ;
; -0.973 ; count.000000100             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.723      ;
; -0.973 ; count.000000100             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.723      ;
; -0.973 ; count.000000100             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.723      ;
; -0.973 ; dataindex[1]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.925      ;
; -0.959 ; count.000000011             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.709      ;
; -0.952 ; dataindex[3]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.094      ;
; -0.950 ; count.000000001             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.893      ;
; -0.948 ; count.000000101             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.888      ;
; -0.945 ; count.000000001             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.232     ; 1.700      ;
; -0.944 ; count.000000010             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.694      ;
; -0.944 ; count.000000010             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.694      ;
; -0.944 ; count.000000010             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.694      ;
; -0.944 ; count.000000010             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.694      ;
; -0.944 ; count.000000010             ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.694      ;
; -0.944 ; count.000000010             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.694      ;
; -0.943 ; cmdindex[4]                 ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.152      ; 2.082      ;
; -0.939 ; dataindex[1]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.081      ;
; -0.937 ; dataindex[3]                ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; dataindex[3]                ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; dataindex[3]                ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; dataindex[3]                ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; dataindex[3]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; dataindex[3]                ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; dataindex[0]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.079      ;
; -0.935 ; dataindex[4]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.887      ;
; -0.935 ; cmdindex[5]                 ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.152      ; 2.074      ;
; -0.931 ; cmdindex[2]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.880      ;
; -0.931 ; cmdindex[2]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.880      ;
; -0.931 ; cmdindex[2]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.880      ;
; -0.931 ; cmdindex[2]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.880      ;
; -0.931 ; cmdindex[2]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.880      ;
; -0.931 ; cmdindex[2]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.880      ;
; -0.927 ; dataindex[4]                ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.069      ;
; -0.922 ; dataindex[0]                ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.922 ; dataindex[0]                ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.922 ; dataindex[0]                ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.922 ; dataindex[0]                ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.922 ; dataindex[0]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.922 ; dataindex[0]                ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.919 ; count.000000101             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.235     ; 1.671      ;
; -0.915 ; count.000000110             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.855      ;
; -0.913 ; count.000000110             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.663      ;
; -0.910 ; count.000000110             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.235     ; 1.662      ;
; -0.910 ; dataindex[1]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.033     ; 1.864      ;
; -0.898 ; dataindex[4]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.033     ; 1.852      ;
; -0.896 ; count.000000110             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.646      ;
; -0.891 ; count.000000100             ; count.000000001             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.831      ;
; -0.881 ; dataindex[5]                ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.833      ;
; -0.877 ; count.000000101             ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.627      ;
; -0.877 ; count.000000101             ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.627      ;
; -0.877 ; count.000000101             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.627      ;
; -0.877 ; count.000000101             ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.627      ;
; -0.877 ; count.000000101             ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.627      ;
; -0.867 ; cmdindex[3]                 ; dataindex[2]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.816      ;
; -0.867 ; cmdindex[3]                 ; dataindex[1]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.816      ;
; -0.867 ; cmdindex[3]                 ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.816      ;
; -0.867 ; cmdindex[3]                 ; dataindex[0]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.816      ;
; -0.867 ; cmdindex[3]                 ; dataindex[3]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.816      ;
; -0.867 ; cmdindex[3]                 ; dataindex[4]                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.816      ;
; -0.867 ; state.0010                  ; count.000000001             ; clk          ; clk         ; 1.000        ; 0.147      ; 2.001      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; spi_master:spi|clk_count[9] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.813      ;
; -0.865 ; count.000000011             ; dataindex[5]                ; clk          ; clk         ; 1.000        ; -0.237     ; 1.615      ;
; -0.864 ; dataindex[3]                ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.033     ; 1.818      ;
; -0.862 ; count.000000100             ; count.000000000             ; clk          ; clk         ; 1.000        ; -0.235     ; 1.614      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
; -0.862 ; spi_master:spi|clk_count[0] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.810      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.198 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.205 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; start                        ; spi_master:spi|ce            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.252 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.295 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count.000000011              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.433      ;
; 0.306 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count.000000101              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.435      ;
; 0.308 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.312 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; count.000000010              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.449      ;
; 0.322 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.333 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.341 ; state.0010                   ; cmd                          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.661      ;
; 0.353 ; cmdindex[0]                  ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.364 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.483      ;
; 0.372 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; count.000000100              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.502      ;
; 0.393 ; cmdindex[0]                  ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.396 ; cmdindex[0]                  ; data_in[6]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.398 ; cmdindex[1]                  ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.407 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.421 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.539      ;
; 0.423 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.543      ;
; 0.424 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.434 ; start                        ; spi_master:spi|avail         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.553      ;
; 0.434 ; count.000000000              ; start                        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.552      ;
; 0.439 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; -0.141     ; 0.382      ;
; 0.447 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; cmdindex[3]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; line[7]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; initindex[4]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; initindex[1]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.808   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.808   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -230.18  ; 0.0   ; 0.0      ; 0.0     ; -126.421            ;
;  clk             ; -230.180 ; 0.000 ; N/A      ; N/A     ; -126.421            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ce            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dc            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rst       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2810     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2810     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Sep  5 03:44:50 2024
Info: Command: quartus_sta FSM_pet -c FSM_pet
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM_pet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.808            -230.180 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.421 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.494
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.494            -211.222 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.421 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.017
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.017             -49.843 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.582 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 573 megabytes
    Info: Processing ended: Thu Sep  5 03:44:51 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


