1. 基本测试平台的功能：产生激励，把激励施加到ＤＵＴ上，捕捉响应，验证正确性，对照整个验证目标测算进展情况．
2. 方法学原则：收约束的随机激励，功能覆盖率，使用事务处理器的分层测试平台，对所有测试通用的测试平台，独立于测试平台之外的个性化测试代码
3. 应通过编写断言的方式，让代码在出现错误的地方停下来，或至少打印警告信息
4. 测试平台分层：从下到上依次为：信号层，命令层，功能层，场景层，测试层．
5. 在systemverilog中，任何wire类型都可以使用logic，但是要求logic类型不能有多个结构性的驱动．当需要多个驱动时，这些信号就应该被定义为wire类型或tri类型．
6. 在使用双状态数据类型时，如果被测设计产生了Ｘ或Ｚ，那么这些值会被转换为双状态值，而测试代码无法察觉．可以使用$isunknown操作符来标记问题．
7. 定宽数组：可以类似C语言那样声明数组（从0开始计算下标），并且可以用来声明多维数组，比如
```systemverilog
//均是8行4列
int array1 [0:7][0:3];
int array2 [8][4];
array1[7][3] = 1;   //设置最后一个元素
```
8. 如果代码从数组越界的地方读取数据，则会读取缺省值，如四状态返回X，双状态返回0；线网在没有驱动的时候输出是Z；
9. 常量数组：在initial模块里添加static管金子进行初始化的常量数组，并用%p来输出打印（$display）。比如
```systemverilog
initial begin
    static int ascend[4] = '{0, 1, 2, 3};
    int descend[5];
    descend = '{4, 3, 2, 1, 0};
    descend[0:2] = '{7, 6, 5};
    descend = '{4{8}};
    descend = '{default:42};
```
10. 