proc main(uint64 a0_0, uint64 a1_0, uint64 a2_0, uint64 a3_0, uint64 a4_0) =
{ true && and [a0_0 <u 9007199254740992@64, a1_0 <u 9007199254740992@64, a2_0 <u 9007199254740992@64, a3_0 <u 9007199254740992@64, a4_0 <u 562949953421312@64] }
add v1_1 1@int32 1@int32;
vpc v2_1@uint64 v1_1;
mul v3_1 v2_1 9007190664804446@uint64;
sub v5_1 v3_1 a0_0;
mul v6_1 v2_1 9007199254740990@uint64;
sub v8_1 v6_1 a1_0;
sub v10_1 v6_1 a2_0;
sub v12_1 v6_1 a3_0;
mul v13_1 v2_1 562949953421310@uint64;
sub v15_1 v13_1 a4_0;
{ v5_1 + (v8_1 * 4503599627370496) + (v10_1 * 20282409603651670423947251286016) + (v12_1 * 91343852333181432387730302044767688728495783936) + (v15_1 * 411376139330301510538742295639337626245683966408394965837152256) = 0 - (a0_0 + (a1_0 * 4503599627370496) + (a2_0 * 20282409603651670423947251286016) + (a3_0 * 91343852333181432387730302044767688728495783936) + (a4_0 * 411376139330301510538742295639337626245683966408394965837152256)) (mod 115792089237316195423570985008687907853269984665640564039457584007908834671663) && true }