Multi clock domain
==================
# 整數倍CLOCKs
># 高速至低速
>![Image](https://github.com/vita70579/VLSI/raw/main/Image/im19.png)<br>
>![Image](https://github.com/vita70579/VLSI/raw/main/Image/im20.png)<br>
>>## setup check的啟動與獲取
>>1. 0ns start/15ns fetch
>>2. 10ns start/15ns fetch (最嚴格，因為setup要能保證數據計算夠快。若能滿足2.則必能滿足1.3.。)
>>3. 20ns start/30ns fetch
>>## hold check的啟動與獲取
>>最嚴格的情況是0ns start/0ns fetch (因為hold要能保證數據計算時間夠長。)

># 低速至高速
>![Image](https://github.com/vita70579/VLSI/raw/main/Image/im21.png)<br>
同理:<br>
>![Image](https://github.com/vita70579/VLSI/raw/main/Image/im22.png)<br>

>## SUMMARY
**整數倍CLOCKs或數周期內同步的CLOCKs通訊時，setup check/hold check的啟動獲取檢查選擇間距最小的edge pair。Hint: setup check不包含同步edge，hold則包含同步edge。**
