Fitter report for c02_udp2wsled
Tue Oct 11 15:26:20 2022
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 11 15:26:20 2022       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; c02_udp2wsled                               ;
; Top-level Entity Name              ; c02_udp2wsled                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M02DCV36C8G                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,039 / 2,304 ( 88 % )                      ;
;     Total combinational functions  ; 1,962 / 2,304 ( 85 % )                      ;
;     Dedicated logic registers      ; 943 / 2,304 ( 41 % )                        ;
; Total registers                    ; 949                                         ;
; Total pins                         ; 14 / 27 ( 52 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 98,304 / 110,592 ( 89 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 32 ( 0 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M02DCV36C8G                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVCMOS                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.4%      ;
;     Processor 3            ;  13.3%      ;
;     Processor 4            ;  13.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------+------------------+-----------------------+
; Node                                                                                                                                                 ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node   ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------+------------------+-----------------------+
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|crsdv_in_reg  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; RMII_CRSDV~input   ; O                ;                       ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|rxd_in_reg[0] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; RMII_RXD[0]~input  ; O                ;                       ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|rxd_in_reg[1] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; RMII_RXD[1]~input  ; O                ;                       ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|txd_reg[0]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; RMII_TXD[0]~output ; I                ;                       ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|txd_reg[1]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; RMII_TXD[1]~output ; I                ;                       ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|txen_reg      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; RMII_TXEN~output   ; I                ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; RESET_N    ; PIN_C2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3052 ) ; 0.00 % ( 0 / 3052 )        ; 0.00 % ( 0 / 3052 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3052 ) ; 0.00 % ( 0 / 3052 )        ; 0.00 % ( 0 / 3052 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3036 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/output_files/c02_udp2wsled.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 2,039 / 2,304 ( 88 % )      ;
;     -- Combinational with no register       ; 1096                        ;
;     -- Register only                        ; 77                          ;
;     -- Combinational with a register        ; 866                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 859                         ;
;     -- 3 input functions                    ; 501                         ;
;     -- <=2 input functions                  ; 602                         ;
;     -- Register only                        ; 77                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1476                        ;
;     -- arithmetic mode                      ; 486                         ;
;                                             ;                             ;
; Total registers*                            ; 949 / 2,418 ( 39 % )        ;
;     -- Dedicated logic registers            ; 943 / 2,304 ( 41 % )        ;
;     -- I/O registers                        ; 6 / 114 ( 5 % )             ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 141 / 144 ( 98 % )          ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 14 / 27 ( 52 % )            ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 12 / 12 ( 100 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; Total block memory bits                     ; 98,304 / 110,592 ( 89 % )   ;
; Total block memory implementation bits      ; 110,592 / 110,592 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 32 ( 0 % )              ;
; PLLs                                        ; 1 / 1 ( 100 % )             ;
; Global signals                              ; 3                           ;
;     -- Global clocks                        ; 3 / 10 ( 30 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 17.4% / 16.4% / 18.8%       ;
; Peak interconnect usage (total/H/V)         ; 27.2% / 26.3% / 28.5%       ;
; Maximum fan-out                             ; 641                         ;
; Highest non-global fan-out                  ; 332                         ;
; Total fan-out                               ; 9942                        ;
; Average fan-out                             ; 3.28                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2039 / 2304 ( 88 % ) ; 0 / 2304 ( 0 % )               ;
;     -- Combinational with no register       ; 1096                 ; 0                              ;
;     -- Register only                        ; 77                   ; 0                              ;
;     -- Combinational with a register        ; 866                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 859                  ; 0                              ;
;     -- 3 input functions                    ; 501                  ; 0                              ;
;     -- <=2 input functions                  ; 602                  ; 0                              ;
;     -- Register only                        ; 77                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1476                 ; 0                              ;
;     -- arithmetic mode                      ; 486                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 949                  ; 0                              ;
;     -- Dedicated logic registers            ; 943 / 2304 ( 41 % )  ; 0 / 2304 ( 0 % )               ;
;     -- I/O registers                        ; 12                   ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 141 / 144 ( 98 % )   ; 0 / 144 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 14                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 32 ( 0 % )       ; 0 / 32 ( 0 % )                 ;
; Total memory bits                           ; 98304                ; 0                              ;
; Total RAM block bits                        ; 110592               ; 0                              ;
; PLL                                         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 12 / 12 ( 100 % )    ; 0 / 12 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 1 / 12 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 3 / 162 ( 1 % )      ; 0 / 162 ( 0 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 644                  ; 1                              ;
;     -- Registered Input Connections         ; 636                  ; 0                              ;
;     -- Output Connections                   ; 1                    ; 644                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10030                ; 654                            ;
;     -- Registered Connections               ; 4726                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 645                            ;
;     -- hard_block:auto_generated_inst       ; 645                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 1                              ;
;     -- Output Ports                         ; 9                    ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50    ; E1    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RMII_CLK    ; F2    ; 3        ; 1            ; 0            ; 14           ; 332                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RMII_CRSDV  ; E4    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 1                  ; no     ; yes            ; no            ; yes             ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RMII_RXD[0] ; E5    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; no            ; yes             ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RMII_RXD[1] ; E6    ; 6        ; 18           ; 6            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no            ; yes             ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED         ; A5    ; 8        ; 16           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OSC_OE      ; D1    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RMII_TXD[0] ; C6    ; 6        ; 18           ; 8            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RMII_TXD[1] ; D5    ; 6        ; 18           ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RMII_TXEN   ; D6    ; 6        ; 18           ; 6            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WSLED[0]    ; F4    ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WSLED[1]    ; E3    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WSLED[2]    ; C5    ; 6        ; 18           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WSLED[3]    ; B6    ; 6        ; 18           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                        ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name   ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+
; C3       ; DIFFIO_RX_L7n, DIFFOUT_L7n, TMS, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TMS~       ; Dual Purpose Pin ;
; D3       ; DIFFIO_RX_L7p, DIFFOUT_L7p, TCK, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TCK~       ; Dual Purpose Pin ;
; C1       ; DIFFIO_RX_L8n, DIFFOUT_L8n, TDI, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TDI~       ; Dual Purpose Pin ;
; D2       ; DIFFIO_RX_L8p, DIFFOUT_L8p, TDO, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TDO~       ; Dual Purpose Pin ;
; A5       ; DEV_CLRn                                           ; Use as regular IO              ; LED                ; Dual Purpose Pin ;
; A4       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~   ; Dual Purpose Pin ;
; B2       ; DIFFIO_RX_T11p, DIFFOUT_T11p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~   ; Dual Purpose Pin ;
; A2       ; DIFFIO_RX_T11n, DIFFOUT_T11n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~ ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 0 ( -- )    ; 3.3V          ; --           ;
; 1B       ; 4 / 6 ( 67 % )  ; 3.3V          ; --           ;
; 2        ; 2 / 2 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 5 / 6 ( 83 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 0 ( -- )    ; 3.3V          ; --           ;
; 6        ; 6 / 6 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 7 ( 57 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                          ;
+----------+------------+--------------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank     ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+--------------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; --           ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 156        ; 8            ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 152        ; 8            ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 144        ; 8            ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 136        ; 8            ; LED                                            ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ;            ; --           ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; --           ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; B2       ; 154        ; 8            ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; B3       ;            ;              ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B4       ; 142        ; 8            ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 138        ; 8            ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 128        ; 6            ; WSLED[3]                                       ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 16         ; 1B           ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 10         ; 1B           ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 12         ; 1B           ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ;            ; 1A, 1B, 2, 8 ; VCCIO1_2_8                                     ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ; 126        ; 6            ; WSLED[2]                                       ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C6       ; 104        ; 6            ; RMII_TXD[0]                                    ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; On           ;
; D1       ; 28         ; 2            ; OSC_OE                                         ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 18         ; 1B           ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 14         ; 1B           ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ; 3, 5, 6      ; VCCIO3_5_6                                     ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ; 102        ; 6            ; RMII_TXD[1]                                    ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; On           ;
; D6       ; 98         ; 6            ; RMII_TXEN                                      ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; On           ;
; E1       ; 30         ; 2            ; CLOCK_50                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 22         ; 1B           ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 56         ; 3            ; WSLED[1]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E4       ; 74         ; 3            ; RMII_CRSDV                                     ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; On           ;
; E5       ; 76         ; 3            ; RMII_RXD[0]                                    ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; On           ;
; E6       ; 100        ; 6            ; RMII_RXD[1]                                    ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; On           ;
; F1       ;            ;              ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F2       ; 44         ; 3            ; RMII_CLK                                       ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; On           ;
; F3       ; 46         ; 3            ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 58         ; 3            ; WSLED[0]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F5       ;            ; --           ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;              ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+--------------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_2                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                            ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Global Clock                                                        ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; u0|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; OSC_OE      ; Missing drive strength ;
; LED         ; Missing drive strength ;
; RMII_TXD[0] ; Missing drive strength ;
; RMII_TXD[1] ; Missing drive strength ;
; RMII_TXEN   ; Missing drive strength ;
; WSLED[0]    ; Missing drive strength ;
; WSLED[1]    ; Missing drive strength ;
; WSLED[2]    ; Missing drive strength ;
; WSLED[3]    ; Missing drive strength ;
+-------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                      ; Entity Name                ; Library Name   ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------+
; |c02_udp2wsled                                          ; 2039 (1)    ; 943 (0)                   ; 6 (6)         ; 98304       ; 12   ; 1          ; 0            ; 0       ; 0         ; 14   ; 0            ; 1096 (1)     ; 77 (0)            ; 866 (0)          ; 0          ; |c02_udp2wsled                                                                                                                                                                                                           ; c02_udp2wsled              ; work           ;
;    |syspll:u0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|syspll:u0                                                                                                                                                                                                 ; syspll                     ; work           ;
;       |altpll:altpll_component|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|syspll:u0|altpll:altpll_component                                                                                                                                                                         ; altpll                     ; work           ;
;          |syspll_altpll:auto_generated|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated                                                                                                                                            ; syspll_altpll              ; work           ;
;    |udp2wsled_core:u1|                                  ; 2038 (0)    ; 943 (0)                   ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1095 (0)     ; 77 (0)            ; 866 (0)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1                                                                                                                                                                                         ; udp2wsled_core             ; udp2wsled_core ;
;       |altera_reset_controller:rst_controller|          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|altera_reset_controller:rst_controller                                                                                                                                                  ; altera_reset_controller    ; udp2wsled_core ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                       ; altera_reset_synchronizer  ; udp2wsled_core ;
;       |peridot_ethio:peridot_ethio_0|                   ; 1867 (0)    ; 838 (0)                   ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1029 (0)     ; 75 (0)            ; 763 (0)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0                                                                                                                                                           ; peridot_ethio              ; udp2wsled_core ;
;          |peridot_ethio_avmm:u_avmm|                    ; 682 (24)    ; 307 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 375 (24)     ; 6 (0)             ; 301 (1)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm                                                                                                                                 ; peridot_ethio_avmm         ; udp2wsled_core ;
;             |peridot_ethio_avmm_arbiter:u_arbiter|      ; 276 (276)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (195)    ; 6 (6)             ; 75 (75)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter                                                                                            ; peridot_ethio_avmm_arbiter ; udp2wsled_core ;
;             |peridot_ethio_cdb_areset:u_init|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_cdb_areset:u_init                                                                                                 ; peridot_ethio_cdb_areset   ; udp2wsled_core ;
;             |peridot_ethio_scfifo:srcfifo[0].u_srcfifo| ; 96 (23)     ; 56 (11)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (12)      ; 0 (0)             ; 57 (11)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo                                                                                       ; peridot_ethio_scfifo       ; udp2wsled_core ;
;                |scfifo:u_scfifo|                        ; 73 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 46 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo                                                                       ; scfifo                     ; work           ;
;                   |scfifo_5fo:auto_generated|           ; 73 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 46 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated                                             ; scfifo_5fo                 ; work           ;
;                      |a_dpfifo_qqs:dpfifo|              ; 73 (41)     ; 45 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 46 (17)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo                         ; a_dpfifo_qqs               ; work           ;
;                         |altsyncram_fab1:FIFOram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram ; altsyncram_fab1            ; work           ;
;                         |cntr_0ma:wr_ptr|               ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr         ; cntr_0ma                   ; work           ;
;                         |cntr_cm6:usedw_counter|        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter  ; cntr_cm6                   ; work           ;
;                         |cntr_oka:rd_ptr_msb|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb     ; cntr_oka                   ; work           ;
;             |peridot_ethio_scfifo:srcfifo[1].u_srcfifo| ; 95 (23)     ; 56 (11)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (12)      ; 0 (0)             ; 56 (11)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo                                                                                       ; peridot_ethio_scfifo       ; udp2wsled_core ;
;                |scfifo:u_scfifo|                        ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo                                                                       ; scfifo                     ; work           ;
;                   |scfifo_5fo:auto_generated|           ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated                                             ; scfifo_5fo                 ; work           ;
;                      |a_dpfifo_qqs:dpfifo|              ; 72 (40)     ; 45 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 45 (16)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo                         ; a_dpfifo_qqs               ; work           ;
;                         |altsyncram_fab1:FIFOram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram ; altsyncram_fab1            ; work           ;
;                         |cntr_0ma:wr_ptr|               ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr         ; cntr_0ma                   ; work           ;
;                         |cntr_cm6:usedw_counter|        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter  ; cntr_cm6                   ; work           ;
;                         |cntr_oka:rd_ptr_msb|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb     ; cntr_oka                   ; work           ;
;             |peridot_ethio_scfifo:srcfifo[2].u_srcfifo| ; 95 (23)     ; 56 (11)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (12)      ; 0 (0)             ; 56 (11)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo                                                                                       ; peridot_ethio_scfifo       ; udp2wsled_core ;
;                |scfifo:u_scfifo|                        ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo                                                                       ; scfifo                     ; work           ;
;                   |scfifo_5fo:auto_generated|           ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated                                             ; scfifo_5fo                 ; work           ;
;                      |a_dpfifo_qqs:dpfifo|              ; 72 (40)     ; 45 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 45 (16)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo                         ; a_dpfifo_qqs               ; work           ;
;                         |altsyncram_fab1:FIFOram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram ; altsyncram_fab1            ; work           ;
;                         |cntr_0ma:wr_ptr|               ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr         ; cntr_0ma                   ; work           ;
;                         |cntr_cm6:usedw_counter|        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter  ; cntr_cm6                   ; work           ;
;                         |cntr_oka:rd_ptr_msb|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb     ; cntr_oka                   ; work           ;
;             |peridot_ethio_scfifo:srcfifo[3].u_srcfifo| ; 95 (23)     ; 56 (11)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (12)      ; 0 (0)             ; 57 (11)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo                                                                                       ; peridot_ethio_scfifo       ; udp2wsled_core ;
;                |scfifo:u_scfifo|                        ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 46 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo                                                                       ; scfifo                     ; work           ;
;                   |scfifo_5fo:auto_generated|           ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 46 (0)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated                                             ; scfifo_5fo                 ; work           ;
;                      |a_dpfifo_qqs:dpfifo|              ; 72 (40)     ; 45 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (24)      ; 0 (0)             ; 46 (16)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo                         ; a_dpfifo_qqs               ; work           ;
;                         |altsyncram_fab1:FIFOram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram ; altsyncram_fab1            ; work           ;
;                         |cntr_0ma:wr_ptr|               ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr         ; cntr_0ma                   ; work           ;
;                         |cntr_cm6:usedw_counter|        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter  ; cntr_cm6                   ; work           ;
;                         |cntr_oka:rd_ptr_msb|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb     ; cntr_oka                   ; work           ;
;          |peridot_ethio_avstserver:u_avst|              ; 1190 (0)    ; 531 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 654 (0)      ; 69 (0)            ; 467 (0)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst                                                                                                                           ; peridot_ethio_avstserver   ; udp2wsled_core ;
;             |peridot_ethio_memfifo:u_rxfifo|            ; 91 (75)     ; 52 (12)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 8 (0)             ; 44 (36)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo                                                                                            ; peridot_ethio_memfifo      ; udp2wsled_core ;
;                |peridot_ethio_cdb_stream:u_cdb_read|    ; 20 (10)     ; 20 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (1)             ; 16 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read                                                        ; peridot_ethio_cdb_stream   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb1|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb1                        ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb2|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb2                        ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_vector:u_cdb3|     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3                        ; peridot_ethio_cdb_vector   ; udp2wsled_core ;
;                |peridot_ethio_cdb_stream:u_cdb_write|   ; 20 (10)     ; 20 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (1)             ; 16 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write                                                       ; peridot_ethio_cdb_stream   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb1|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb1                       ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb2|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb2                       ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_vector:u_cdb3|     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3                       ; peridot_ethio_cdb_vector   ; udp2wsled_core ;
;                |peridot_ethio_dpram:u_mem[0].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[0].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;                |peridot_ethio_dpram:u_mem[1].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[1].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;                |peridot_ethio_dpram:u_mem[2].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[2].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;                |peridot_ethio_dpram:u_mem[3].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[3].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;             |peridot_ethio_memfifo:u_txfifo|            ; 81 (65)     ; 52 (12)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 8 (1)             ; 44 (35)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo                                                                                            ; peridot_ethio_memfifo      ; udp2wsled_core ;
;                |peridot_ethio_cdb_stream:u_cdb_read|    ; 20 (10)     ; 20 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (1)             ; 17 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read                                                        ; peridot_ethio_cdb_stream   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb1|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb1                        ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb2|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb2                        ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_vector:u_cdb3|     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3                        ; peridot_ethio_cdb_vector   ; udp2wsled_core ;
;                |peridot_ethio_cdb_stream:u_cdb_write|   ; 20 (10)     ; 20 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (1)             ; 16 (10)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write                                                       ; peridot_ethio_cdb_stream   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb1|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb1                       ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_signal:u_cdb2|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb2                       ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                   |peridot_ethio_cdb_vector:u_cdb3|     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3                       ; peridot_ethio_cdb_vector   ; udp2wsled_core ;
;                |peridot_ethio_dpram:u_mem[0].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[0].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;                |peridot_ethio_dpram:u_mem[1].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[1].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;                |peridot_ethio_dpram:u_mem[2].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[2].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;                |peridot_ethio_dpram:u_mem[3].u|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[3].u                                                             ; peridot_ethio_dpram        ; udp2wsled_core ;
;                   |altsyncram:u_dpram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram                                          ; altsyncram                 ; work           ;
;                      |altsyncram_hao1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated           ; altsyncram_hao1            ; work           ;
;             |peridot_ethio_reset:u_reset|               ; 15 (7)      ; 14 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (0)             ; 10 (8)           ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset                                                                                               ; peridot_ethio_reset        ; udp2wsled_core ;
;                |peridot_ethio_cdb_areset:u_rst1|        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_areset:u_rst1                                                               ; peridot_ethio_cdb_areset   ; udp2wsled_core ;
;                |peridot_ethio_cdb_areset:u_rst2|        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_areset:u_rst2                                                               ; peridot_ethio_cdb_areset   ; udp2wsled_core ;
;                |peridot_ethio_cdb_signal:u_cdb1|        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_signal:u_cdb1                                                               ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;                |peridot_ethio_cdb_signal:u_cdb2|        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_signal:u_cdb2                                                               ; peridot_ethio_cdb_signal   ; udp2wsled_core ;
;             |peridot_ethio_rxctrl:u_rxctrl|             ; 131 (131)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 34 (34)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl                                                                                             ; peridot_ethio_rxctrl       ; udp2wsled_core ;
;             |peridot_ethio_stream:u_rmii|               ; 286 (1)     ; 179 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 41 (0)            ; 138 (1)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii                                                                                               ; peridot_ethio_stream       ; udp2wsled_core ;
;                |peridot_ethio_rmii_rx:u_rx|             ; 134 (100)   ; 108 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (24)      ; 22 (21)           ; 86 (55)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx                                                                    ; peridot_ethio_rmii_rx      ; udp2wsled_core ;
;                   |peridot_ethio_crc32:u_crc|           ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 31 (31)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc                                          ; peridot_ethio_crc32        ; udp2wsled_core ;
;                |peridot_ethio_rmii_tx:u_tx|             ; 151 (98)    ; 70 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (60)      ; 19 (0)            ; 51 (38)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx                                                                    ; peridot_ethio_rmii_tx      ; udp2wsled_core ;
;                   |peridot_ethio_crc32:u_crc|           ; 53 (53)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 19 (19)           ; 13 (13)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc                                          ; peridot_ethio_crc32        ; udp2wsled_core ;
;             |peridot_ethio_txctrl:u_txctrl|             ; 75 (75)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 53 (53)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl                                                                                             ; peridot_ethio_txctrl       ; udp2wsled_core ;
;             |peridot_ethio_udp2packet:u_packet|         ; 522 (522)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 360 (360)    ; 7 (7)             ; 155 (155)        ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet                                                                                         ; peridot_ethio_udp2packet   ; udp2wsled_core ;
;       |peridot_ethio_wsled:peridot_serialled_0|         ; 49 (49)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 30 (30)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_0                                                                                                                                                 ; peridot_ethio_wsled        ; udp2wsled_core ;
;       |peridot_ethio_wsled:peridot_serialled_1|         ; 39 (39)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 24 (24)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_1                                                                                                                                                 ; peridot_ethio_wsled        ; udp2wsled_core ;
;       |peridot_ethio_wsled:peridot_serialled_2|         ; 39 (39)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 24 (24)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_2                                                                                                                                                 ; peridot_ethio_wsled        ; udp2wsled_core ;
;       |peridot_ethio_wsled:peridot_serialled_3|         ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; 0          ; |c02_udp2wsled|udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_3                                                                                                                                                 ; peridot_ethio_wsled        ; udp2wsled_core ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+
; OSC_OE      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RMII_TXD[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; RMII_TXD[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; RMII_TXEN   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; WSLED[0]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; WSLED[1]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; WSLED[2]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; WSLED[3]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RMII_CLK    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; CLOCK_50    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; RMII_CRSDV  ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; RMII_RXD[0] ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; RMII_RXD[1] ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; RMII_CLK                                                                                                                                                                                                            ;                   ;         ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|txen_reg                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|txd_reg[0]                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|txd_reg[1]                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[0]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|data_count_reg[2]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[5]                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[0]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|ipaddr_own_reg                                                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|fragment_reg                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|icmp_reg                                                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|udp_reg                                                                                        ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|err_write_reg                                                                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|done_reg                                                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|ipbyte_valid_reg                                                                               ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[30]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[29]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[28]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[27]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[26]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[25]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[24]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[23]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[22]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[21]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[20]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[19]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[18]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[15]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[14]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[9]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[8]                                  ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[7]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[5]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[4]                                  ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[4]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[5]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[7]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[8]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[9]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[14]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[15]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[18]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[19]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[20]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[21]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[22]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[23]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[24]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[25]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[26]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[27]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[28]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[29]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|fcs_count_reg[4]                                                      ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[6]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[0]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[1]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[2]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|fcs_count_reg[3]                                                      ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[3]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[4]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[5]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[0]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[1]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[2]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[3]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[0]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[1]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[2]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[3]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[4]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[5]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[6]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[7]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[8]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[9]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[10]                                                                             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|fcs_count_reg[2]                                                      ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[4]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[5]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[6]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[7]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[8]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|fcs_count_reg[1]                                                      ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[0]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[1]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|fcs_count_reg[0]                                                      ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[2]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[3]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[4]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[5]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[6]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[7]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[10]                                                                             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[9]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|data_count_reg[8]                                                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[6]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[0]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[1]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[2]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[3]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[4]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[5]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[1]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[1]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[4]                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[3]                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[2]                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[1]                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[0]                                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[4]                                                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|data_count_reg[1]                                                     ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|data_count_reg[0]                                                     ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|macaddr_field_reg                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[6]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|tx_sop_reg                                                                                     ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_TXDATA                                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|clkena_reg                                                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[8]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|byte_sel_reg[1]                                                                                ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|byte_sel_reg[0]                                                                                ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|packet_reg                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[2]                                                          ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|tx_eop_reg                                                                                     ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[2]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[3]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[9]                                                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[3]                                                          ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[3]                                                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[2]                                                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[0]                                                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[1]                                                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_areset:u_rst2|in_areset_reg[0]                                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_areset:u_rst2|in_areset_reg[1]                                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_signal:u_cdb1|in_sig_reg[1]                                                    ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[5]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[4]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[3]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[2]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[1]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[0]                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_START3                                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[16]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|rptr_reg[0]                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|rptr_reg[1]                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|rptr_reg[2]                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|rptr_reg[3]                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|rptr_reg[4]                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|rptr_reg[5]                                                                                   ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[10]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[4]                                                          ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[17]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[11]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[5]                                                          ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_signal:u_cdb1|in_sig_reg[0]                                                    ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_START2                                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[24]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_RESEND                                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_START1                                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[0]           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[5]           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[4]           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[3]           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[2]           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[1]           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_ready_reg                                              ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[18]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[12]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[6]                                                          ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[6]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[25]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[19]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[13]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[7]                                                          ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[5]            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|wptr_reg[5]                                                                                   ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[4]            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|wptr_reg[4]                                                                                   ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[3]            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|wptr_reg[3]                                                                                   ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[2]            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|wptr_reg[2]                                                                                   ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[1]            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|wptr_reg[1]                                                                                   ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[0]            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|wptr_reg[0]                                                                                   ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|rxstate_reg.STATE_CLOSE                                                                        ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_valid_reg                                                         ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[0]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_data_reg[0]                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_data_reg[5]                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_data_reg[4]                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_data_reg[3]                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_data_reg[2]                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_data_reg[1]                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_IDLE                                                                         ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb2|in_sig_reg[1]            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|out_valid_reg                                            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|out_ack_reg                                              ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|in_req_reg                                                ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb1|in_sig_reg[1]             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[26]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[20]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[14]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[1]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[27]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[21]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[15]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[2]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[3]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[4]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[5]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[6]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[7]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|arp_reg                                                                                        ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|ip_reg                                                                                         ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_data_reg[4]                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_data_reg[3]                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_data_reg[2]                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_data_reg[1]                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_data_reg[0]                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_data_reg[5]                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb2|in_sig_reg[1]             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|out_valid_reg                                             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|out_ack_reg                                               ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_ready_reg                                             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|rxstate_reg.STATE_INIT                                                                         ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|sfd_error_reg                                                         ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|fcs_error_reg                                                         ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_eop_reg                                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|rxstate_reg.STATE_RXDATA                                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_enable_reg                                                      ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_count_reg[2]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_count_reg[1]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_count_reg[0]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|broadcast_reg                                                         ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|ownmacaddr_reg                                                        ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|macaddr_field_reg                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_ena_reg[0]                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|rx_ena_reg                                                            ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_ena_reg[2]                                                       ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_ena_reg[1]                                                       ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|start_reg                                                             ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[0]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb2|in_sig_reg[0]            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb1|in_sig_reg[0]             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[28]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[22]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[10]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[11]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[1]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[29]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[23]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[2]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[3]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[4]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[5]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[6]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[7]                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|peridot_ethio_cdb_signal:u_cdb2|in_sig_reg[0]             ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|in_req_reg                                               ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb1|in_sig_reg[1]            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|rxstate_reg.STATE_IDLE                                                                         ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_sop_reg                                                           ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[1]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[0]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[0]                                  ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[1]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[2]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[3]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[3]                                  ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[2]                                  ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[4]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[5]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[6]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[7]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[6]                                  ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[8]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[9]                                                     ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[10]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[11]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[11]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[10]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[12]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[13]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[13]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[12]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[14]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[15]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[16]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[17]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[17]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[16]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[18]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[19]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[20]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[21]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[22]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[23]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[24]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[25]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[26]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[27]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[28]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[29]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[30]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[31]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[31]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|crsdv_in_reg                                                          ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[30]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[12]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[13]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[31]                                                                           ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb1|in_sig_reg[0]            ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[32]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[33]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[34]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_shift_reg[35]                                                    ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[16]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[17]                                 ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|rxd_in_reg[0]                                                         ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|rxd_in_reg[1]                                                         ; 0                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[30]                                 ; 1                 ; 0       ;
;      - udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[31]                                 ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                                                                                            ;                   ;         ;
; RMII_CRSDV                                                                                                                                                                                                          ;                   ;         ;
; RMII_RXD[0]                                                                                                                                                                                                         ;                   ;         ;
; RMII_RXD[1]                                                                                                                                                                                                         ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                     ; PIN_E1             ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; RMII_CLK                                                                                                                                                                                                     ; PIN_F2             ; 332     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                              ; PLL_2              ; 637     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_locked                                                                                                                              ; PLL_2              ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                  ; FF_X17_Y3_N1       ; 165     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|in_bytepos_reg[1]~1                                                                           ; LCCOMB_X15_Y14_N14 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|mm_write_reg~1                                                                                ; LCCOMB_X14_Y15_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|out_bytepos_reg[1]~1                                                                          ; LCCOMB_X16_Y13_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|out_data_reg[0]~5                                                                             ; LCCOMB_X15_Y13_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|out_data_reg[7]~10                                                                            ; LCCOMB_X15_Y15_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|st_datalen_reg[10]~18                                                                         ; LCCOMB_X12_Y16_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|st_datanum_reg[10]~1                                                                          ; LCCOMB_X15_Y13_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|st_wrlen_reg[0]~15                                                                            ; LCCOMB_X12_Y16_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|state_reg.STATE_AVST_WRITE                                                                    ; FF_X17_Y16_N23     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|state_reg.STATE_CLOSE                                                                         ; FF_X12_Y15_N9      ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|stin_data_reg[0]~2                                                                            ; LCCOMB_X12_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_avmm_arbiter:u_arbiter|stin_datavalid_reg~0                                                                          ; LCCOMB_X12_Y9_N2   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_cdb_areset:u_init|reset_out~0                                                                                        ; LCCOMB_X17_Y3_N22  ; 180     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr|_~2        ; LCCOMB_X6_Y3_N28   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter|_~0 ; LCCOMB_X14_Y11_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb|_~0    ; LCCOMB_X11_Y10_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|rd_ptr_lsb~3               ; LCCOMB_X6_Y3_N2    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|valid_wreq~1               ; LCCOMB_X14_Y15_N30 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr|_~2        ; LCCOMB_X9_Y2_N4    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter|_~0 ; LCCOMB_X17_Y11_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb|_~0    ; LCCOMB_X17_Y2_N4   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|rd_ptr_lsb~3               ; LCCOMB_X17_Y2_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|valid_wreq~0               ; LCCOMB_X14_Y15_N18 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr|_~2        ; LCCOMB_X9_Y1_N0    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter|_~0 ; LCCOMB_X11_Y1_N14  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb|_~0    ; LCCOMB_X14_Y2_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|rd_ptr_lsb~3               ; LCCOMB_X9_Y1_N4    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|valid_wreq~0               ; LCCOMB_X11_Y6_N8   ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_0ma:wr_ptr|_~2        ; LCCOMB_X12_Y3_N22  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_cm6:usedw_counter|_~0 ; LCCOMB_X12_Y3_N4   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|cntr_oka:rd_ptr_msb|_~0    ; LCCOMB_X16_Y1_N2   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|rd_ptr_lsb~3               ; LCCOMB_X16_Y1_N26  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|valid_wreq~0               ; LCCOMB_X12_Y3_N30  ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|always0~0                                                                                     ; LCCOMB_X6_Y5_N24   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|always1~0                                                                                     ; LCCOMB_X11_Y8_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|comb~0                                                                                        ; LCCOMB_X4_Y4_N28   ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|comb~2                                                                                        ; LCCOMB_X4_Y4_N6    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|comb~4                                                                                        ; LCCOMB_X4_Y4_N2    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|comb~6                                                                                        ; LCCOMB_X4_Y4_N16   ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_read|comb~0                                                    ; LCCOMB_X17_Y12_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_cdb_stream:u_cdb_write|comb~0                                                   ; LCCOMB_X12_Y7_N22  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|always0~0                                                                                     ; LCCOMB_X1_Y6_N30   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|always1~0                                                                                     ; LCCOMB_X6_Y2_N28   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_read|comb~0                                                    ; LCCOMB_X11_Y7_N0   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|comb~0                                                   ; LCCOMB_X1_Y3_N16   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_areset:u_rst1|reset_out~0                                                      ; LCCOMB_X12_Y7_N12  ; 40      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_areset:u_rst2|reset_out~0                                                      ; LCCOMB_X12_Y10_N30 ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[4]                                                                               ; FF_X12_Y10_N21     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[4]                                                                               ; FF_X12_Y10_N21     ; 161     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|arp_reg~3                                                                                      ; LCCOMB_X3_Y4_N8    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_rxctrl:u_rxctrl|rxstate_reg.STATE_INIT                                                                         ; FF_X6_Y5_N7        ; 24      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|clkena_reg                                                                                       ; FF_X2_Y1_N29       ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|data_count_reg[2]                                                     ; FF_X3_Y1_N19       ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_count_reg[6]~21                                                 ; LCCOMB_X4_Y1_N28   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|octet_reg[7]~4                                                        ; LCCOMB_X4_Y1_N22   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|out_data_reg[7]~0                                                     ; LCCOMB_X4_Y2_N28   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|peridot_ethio_crc32:u_crc|crc_reg[31]~1                               ; LCCOMB_X3_Y1_N4    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_rx:u_rx|test_frame[2]~1                                                       ; LCCOMB_X4_Y2_N30   ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|data_count_reg[1]~1                                                   ; LCCOMB_X7_Y1_N20   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|fcs_count_reg[4]~16                                                   ; LCCOMB_X9_Y1_N26   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|interframe_count_reg[6]~0                                             ; LCCOMB_X7_Y2_N24   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_count_reg[5]~22                                                 ; LCCOMB_X10_Y3_N0   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[1]~9                                                        ; LCCOMB_X7_Y1_N10   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[2]~8                                                        ; LCCOMB_X7_Y1_N0    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|peridot_ethio_crc32:u_crc|crc_reg[0]~13                               ; LCCOMB_X10_Y4_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[4]~2                                               ; LCCOMB_X9_Y5_N14   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|preamble_count_reg[5]                                                 ; FF_X9_Y5_N21       ; 48      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|start_sig~0                                                           ; LCCOMB_X9_Y5_N28   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|test_stop~0                                                           ; LCCOMB_X6_Y4_N26   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|data_count_reg[10]~15                                                                          ; LCCOMB_X6_Y4_N2    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_addr_reg[1]~12                                                                         ; LCCOMB_X6_Y2_N26   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|memfifo_data_reg[8]~1                                                                          ; LCCOMB_X6_Y4_N8    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_RESEND                                                                       ; FF_X6_Y2_N25       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|txstate_reg.STATE_TXDATA                                                                       ; FF_X6_Y4_N31       ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|databuff_reg[0]~21                                                                         ; LCCOMB_X16_Y4_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|databuff_reg[15]~16                                                                        ; LCCOMB_X15_Y4_N6   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|rxdatanum_reg[10]~13                                                                       ; LCCOMB_X14_Y8_N26  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|rxfifo_addr_reg[8]~14                                                                      ; LCCOMB_X16_Y7_N30  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|rxfifo_blocknum_reg[5]~16                                                                  ; LCCOMB_X12_Y9_N20  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|rxstate_reg.STATE_RXIDLE                                                                   ; FF_X12_Y9_N27      ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|rxstate_reg.STATE_RXPAYLOAD                                                                ; FF_X11_Y7_N17      ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txdatanum_reg[10]~5                                                                        ; LCCOMB_X12_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txdatanum_reg[1]~2                                                                         ; LCCOMB_X12_Y10_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txfifo_addr_reg[8]~12                                                                      ; LCCOMB_X12_Y6_N4   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txfifo_blocknum_reg[5]~8                                                                   ; LCCOMB_X4_Y6_N30   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txfifo_writeenable[0]~1                                                                    ; LCCOMB_X12_Y8_N22  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txfifo_writeenable[1]~3                                                                    ; LCCOMB_X12_Y8_N14  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txfifo_writeenable[2]~4                                                                    ; LCCOMB_X12_Y8_N16  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txfifo_writeenable[3]~5                                                                    ; LCCOMB_X12_Y8_N10  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txstate_reg.STATE_TXIDLE                                                                   ; FF_X11_Y9_N11      ; 28      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|txstate_reg.STATE_TXPAYLOAD                                                                ; FF_X11_Y9_N25      ; 62      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|writedata_reg[0]~14                                                                        ; LCCOMB_X15_Y4_N26  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|writedata_reg[0]~15                                                                        ; LCCOMB_X15_Y4_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_udp2packet:u_packet|writedata_reg[30]~52                                                                       ; LCCOMB_X15_Y6_N30  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_0|Equal2~1                                                                                                                                           ; LCCOMB_X12_Y4_N8   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_0|data_reg[7]~2                                                                                                                                      ; LCCOMB_X9_Y4_N26   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_0|state_reg.STATE_RESET                                                                                                                              ; FF_X9_Y6_N27       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_1|data_reg[7]~2                                                                                                                                      ; LCCOMB_X14_Y3_N30  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_1|state_reg.STATE_RESET                                                                                                                              ; FF_X14_Y3_N3       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_2|data_reg[7]~2                                                                                                                                      ; LCCOMB_X15_Y1_N22  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_2|state_reg.STATE_RESET                                                                                                                              ; FF_X15_Y1_N3       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_3|Equal1~1                                                                                                                                           ; LCCOMB_X10_Y5_N20  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_3|data_reg[7]~2                                                                                                                                      ; LCCOMB_X14_Y1_N8   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp2wsled_core:u1|peridot_ethio_wsled:peridot_serialled_3|state_reg.STATE_RESET                                                                                                                              ; FF_X11_Y2_N29      ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                       ; PIN_E1         ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0]                                                ; PLL_2          ; 637     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[4] ; FF_X12_Y10_N21 ; 161     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[0].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X8_Y3_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[1].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X8_Y2_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[2].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X8_Y1_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avmm:u_avmm|peridot_ethio_scfifo:srcfifo[3].u_srcfifo|scfifo:u_scfifo|scfifo_5fo:auto_generated|a_dpfifo_qqs:dpfifo|altsyncram_fab1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X8_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X5_Y4_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X5_Y6_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X8_Y4_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_rxfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X8_Y6_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[0].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X5_Y1_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[1].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X5_Y3_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[2].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X5_Y2_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_dpram:u_mem[3].u|altsyncram:u_dpram|altsyncram_hao1:auto_generated|ALTSYNCRAM           ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X5_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,724 / 9,335 ( 29 % )  ;
; C16 interconnects     ; 18 / 576 ( 3 % )        ;
; C4 interconnects      ; 1,631 / 8,640 ( 19 % )  ;
; Direct links          ; 326 / 9,335 ( 3 % )     ;
; Global clocks         ; 3 / 10 ( 30 % )         ;
; Local interconnects   ; 1,258 / 2,304 ( 55 % )  ;
; R24 interconnects     ; 18 / 672 ( 3 % )        ;
; R4 interconnects      ; 1,972 / 11,968 ( 16 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.46) ; Number of LABs  (Total = 141) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 0                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 4                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 3                             ;
; 13                                          ; 3                             ;
; 14                                          ; 12                            ;
; 15                                          ; 17                            ;
; 16                                          ; 87                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.91) ; Number of LABs  (Total = 141) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 43                            ;
; 1 Clock                            ; 123                           ;
; 1 Clock enable                     ; 53                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 24                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 12                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.75) ; Number of LABs  (Total = 141) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 0                             ;
; 16                                           ; 9                             ;
; 17                                           ; 7                             ;
; 18                                           ; 7                             ;
; 19                                           ; 9                             ;
; 20                                           ; 14                            ;
; 21                                           ; 10                            ;
; 22                                           ; 12                            ;
; 23                                           ; 7                             ;
; 24                                           ; 7                             ;
; 25                                           ; 7                             ;
; 26                                           ; 15                            ;
; 27                                           ; 5                             ;
; 28                                           ; 9                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.61) ; Number of LABs  (Total = 141) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 2                             ;
; 2                                               ; 11                            ;
; 3                                               ; 6                             ;
; 4                                               ; 11                            ;
; 5                                               ; 6                             ;
; 6                                               ; 8                             ;
; 7                                               ; 14                            ;
; 8                                               ; 11                            ;
; 9                                               ; 9                             ;
; 10                                              ; 8                             ;
; 11                                              ; 21                            ;
; 12                                              ; 15                            ;
; 13                                              ; 6                             ;
; 14                                              ; 3                             ;
; 15                                              ; 1                             ;
; 16                                              ; 4                             ;
; 17                                              ; 0                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.10) ; Number of LABs  (Total = 141) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 11                            ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 5                             ;
; 11                                           ; 6                             ;
; 12                                           ; 8                             ;
; 13                                           ; 2                             ;
; 14                                           ; 10                            ;
; 15                                           ; 11                            ;
; 16                                           ; 5                             ;
; 17                                           ; 3                             ;
; 18                                           ; 7                             ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 5                             ;
; 22                                           ; 10                            ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 1                             ;
; 27                                           ; 3                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 14        ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 14        ; 14        ; 0            ; 0            ; 0            ; 7            ; 5            ; 0            ; 0            ; 5            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 0         ; 0         ; 14           ; 14           ; 14           ; 7            ; 9            ; 14           ; 14           ; 9            ; 7            ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; OSC_OE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_TXD[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_TXD[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_TXEN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WSLED[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WSLED[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WSLED[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WSLED[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_CRSDV         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_RXD[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RMII_RXD[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; RMII_CLK             ; 19.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                           ;
+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                                                                                                                                              ; Delay Added in ns ;
+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; RMII_CLK        ; udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_memfifo:u_txfifo|peridot_ethio_cdb_stream:u_cdb_write|peridot_ethio_cdb_signal:u_cdb2|in_sig_reg[0] ; 1.319             ;
+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M02DCV36C8G for design "c02_udp2wsled"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/db/syspll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/db/syspll_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 7 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location C3
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location D3
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location C1
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location A4
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location B2
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location A2
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'udp2wsled_core/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'udp2wsled_core/synthesis/submodules/peridot_ethio.sdc'
Warning (332174): Ignored filter at peridot_ethio.sdc(39): *|peridot_ethio_cdb_vector:u_cdb_status|in_data_reg[*] could not be matched with a register File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 39
Warning (332049): Ignored set_false_path at peridot_ethio.sdc(38): Argument <to> is an empty collection File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 38
    Info (332050): set_false_path \
    -to [get_registers {*|peridot_ethio_cdb_vector:u_cdb_status|in_data_reg[*]}] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 38
Warning (332174): Ignored filter at peridot_ethio.sdc(41): *|peridot_ethio_cdb_vector:u_cdb_param|in_data_reg[*] could not be matched with a register File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 41
Warning (332049): Ignored set_false_path at peridot_ethio.sdc(40): Argument <to> is an empty collection File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 40
    Info (332050): set_false_path \
    -to [get_registers {*|peridot_ethio_cdb_vector:u_cdb_param|in_data_reg[*]}] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 40
Warning (332174): Ignored filter at peridot_ethio.sdc(46): *|peridot_ethio_cdb_get:*|in_data_reg[*] could not be matched with a register File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 46
Warning (332174): Ignored filter at peridot_ethio.sdc(47): *|peridot_ethio_cdb_get:*|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[*] could not be matched with a register File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 47
Warning (332049): Ignored set_false_path at peridot_ethio.sdc(45): Argument <from> is an empty collection File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 45
    Info (332050): set_false_path \
    -from [get_registers {*|peridot_ethio_cdb_get:*|in_data_reg[*]}] \
    -to [get_registers {*|peridot_ethio_cdb_get:*|peridot_ethio_cdb_vector:u_cdb3|in_data_reg[*]}] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 45
Warning (332049): Ignored set_false_path at peridot_ethio.sdc(45): Argument <to> is an empty collection File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio.sdc Line: 45
Info (332104): Reading SDC File: 'cerasite_c02_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u0|altpll_component|auto_generated|pll1|clk[0]} {u0|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000     RMII_CLK
    Info (332111):   20.000 u0|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN E1 (CLK0p, DIFFIO_RX_L14p, DIFFOUT_L14p, High_Speed)) File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/c02_udp2wsled.v Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/db/syspll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[4]  File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|peridot_ethio_cdb_signal:u_cdb2|in_sig_reg[0] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_cdb.v Line: 76
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|Add0~6 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|byte_sel_reg[1] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_txctrl.v Line: 178
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_txctrl:u_txctrl|byte_sel_reg[0] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_txctrl.v Line: 178
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_stream:u_rmii|peridot_ethio_rmii_tx:u_tx|octet_reg[2]~8 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_rmii_tx.v Line: 301
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[3] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[2] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[0] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[1] File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
        Info (176357): Destination node udp2wsled_core:u1|peridot_ethio:peridot_ethio_0|peridot_ethio_avstserver:u_avst|peridot_ethio_reset:u_reset|reset_count_reg[4]~0 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/udp2wsled_core/synthesis/submodules/peridot_ethio_reset.v Line: 127
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 3 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 3 registers into blocks of type I/O Output Buffer
Warning (15055): PLL "syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/db/syspll_altpll.v Line: 51
    Info (15024): Input port INCLK[0] of node "syspll:u0|altpll:altpll_component|syspll_altpll:auto_generated|pll1" is driven by CLOCK_50~inputclkctrl which is OUTCLK output port of Clock control block type node CLOCK_50~inputclkctrl File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/db/syspll_altpll.v Line: 51
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "RESET_N" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X9_Y0 to location X18_Y8
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 1.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 5 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin RMII_CLK uses I/O standard 3.3-V LVCMOS at F2 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/c02_udp2wsled.v Line: 40
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVCMOS at E1 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/c02_udp2wsled.v Line: 35
    Info (169178): Pin RMII_CRSDV uses I/O standard 3.3-V LVCMOS at E4 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/c02_udp2wsled.v Line: 42
    Info (169178): Pin RMII_RXD[0] uses I/O standard 3.3-V LVCMOS at E5 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/c02_udp2wsled.v Line: 41
    Info (169178): Pin RMII_RXD[1] uses I/O standard 3.3-V LVCMOS at E6 File: C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/c02_udp2wsled.v Line: 41
Info (144001): Generated suppressed messages file C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/output_files/c02_udp2wsled.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5578 megabytes
    Info: Processing ended: Tue Oct 11 15:26:21 2022
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/PROJECT/c87_sodalite/C-02/fpga/c02_udp2wsled/output_files/c02_udp2wsled.fit.smsg.


