TimeQuest Timing Analyzer report for Register
<<<<<<< HEAD
Fri Mar 10 11:45:32 2023
=======
Fri Mar 10 12:41:55 2023
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
<<<<<<< HEAD
 12. Slow 1200mV 85C Model Setup: 'div_32bit:division|count[10]'
 13. Slow 1200mV 85C Model Setup: 'opcode[0]'
 14. Slow 1200mV 85C Model Hold: 'opcode[0]'
 15. Slow 1200mV 85C Model Hold: 'div_32bit:division|count[10]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'opcode[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'div_32bit:division|count[10]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'div_32bit:division|count[10]'
 30. Slow 1200mV 0C Model Setup: 'opcode[0]'
 31. Slow 1200mV 0C Model Hold: 'opcode[0]'
 32. Slow 1200mV 0C Model Hold: 'div_32bit:division|count[10]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'opcode[0]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'div_32bit:division|count[10]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'div_32bit:division|count[10]'
 46. Fast 1200mV 0C Model Setup: 'opcode[0]'
 47. Fast 1200mV 0C Model Hold: 'opcode[0]'
 48. Fast 1200mV 0C Model Hold: 'div_32bit:division|count[10]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'opcode[0]'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'div_32bit:division|count[10]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages
=======
 12. Propagation Delay
 13. Minimum Propagation Delay
 14. Slow 1200mV 85C Model Metastability Report
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 0C Model Metastability Report
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Fast 1200mV 0C Model Metastability Report
 32. Multicorner Timing Analysis Summary
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Board Trace Model Assignments
 36. Input Transition Times
 37. Slow Corner Signal Integrity Metrics
 38. Fast Corner Signal Integrity Metrics
 39. Clock Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Register                                                          ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
<<<<<<< HEAD
; Number detected on machine ; 16     ;
=======
; Number detected on machine ; 8      ;
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
; Maximum allowed            ; 1      ;
+----------------------------+--------+


<<<<<<< HEAD
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; div_32bit:division|count[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_32bit:division|count[10] } ;
; opcode[0]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { opcode[0] }                    ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 106.51 MHz ; 106.51 MHz      ; div_32bit:division|count[10] ;                                                               ;
; 269.54 MHz ; 250.0 MHz       ; opcode[0]                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
=======
----------
; Clocks ;
----------
No clocks to report.


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


<<<<<<< HEAD
+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; div_32bit:division|count[10] ; -8.389 ; -424.938      ;
; opcode[0]                    ; -1.355 ; -64.502       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; opcode[0]                    ; -0.379 ; -10.983       ;
; div_32bit:division|count[10] ; -0.053 ; -0.053        ;
+------------------------------+--------+---------------+
=======
---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


<<<<<<< HEAD
+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; opcode[0]                    ; -3.000 ; -3.000        ;
; div_32bit:division|count[10] ; 0.384  ; 0.000         ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_32bit:division|count[10]'                                                                                                                 ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -8.389 ; div_32bit:division|count[28] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.148     ; 8.441      ;
; -8.383 ; div_32bit:division|count[25] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.148     ; 8.435      ;
; -8.355 ; div_32bit:division|count[28] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.139     ; 8.415      ;
; -8.349 ; div_32bit:division|count[25] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.139     ; 8.409      ;
; -8.324 ; div_32bit:division|count[28] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.139     ; 8.379      ;
; -8.318 ; div_32bit:division|count[25] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.139     ; 8.373      ;
; -8.267 ; div_32bit:division|count[28] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.141     ; 8.317      ;
; -8.261 ; div_32bit:division|count[25] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.141     ; 8.311      ;
; -8.242 ; div_32bit:division|count[26] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.149     ; 8.293      ;
; -8.224 ; div_32bit:division|count[28] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.080     ; 8.346      ;
; -8.218 ; div_32bit:division|count[25] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.080     ; 8.340      ;
; -8.215 ; div_32bit:division|count[28] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.338      ;
; -8.209 ; div_32bit:division|count[25] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.332      ;
; -8.208 ; div_32bit:division|count[26] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.140     ; 8.267      ;
; -8.179 ; div_32bit:division|count[28] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.131     ; 8.240      ;
; -8.177 ; div_32bit:division|count[26] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.140     ; 8.231      ;
; -8.173 ; div_32bit:division|count[25] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.131     ; 8.234      ;
; -8.170 ; div_32bit:division|count[28] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 8.279      ;
; -8.165 ; div_32bit:division|count[28] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 8.288      ;
; -8.164 ; div_32bit:division|count[25] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 8.273      ;
; -8.159 ; div_32bit:division|count[25] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 8.282      ;
; -8.158 ; div_32bit:division|count[28] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 8.313      ;
; -8.153 ; div_32bit:division|count[28] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 8.310      ;
; -8.152 ; div_32bit:division|count[25] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 8.307      ;
; -8.151 ; div_32bit:division|count[28] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 8.277      ;
; -8.147 ; div_32bit:division|count[25] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 8.304      ;
; -8.146 ; div_32bit:division|count[28] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 8.269      ;
; -8.145 ; div_32bit:division|count[25] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 8.271      ;
; -8.140 ; div_32bit:division|count[25] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 8.263      ;
; -8.131 ; div_32bit:division|count[28] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.293      ;
; -8.125 ; div_32bit:division|count[25] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.287      ;
; -8.122 ; div_32bit:division|count[28] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.251      ;
; -8.120 ; div_32bit:division|count[26] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.142     ; 8.169      ;
; -8.116 ; div_32bit:division|count[25] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.245      ;
; -8.107 ; div_32bit:division|count[28] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.078     ; 8.237      ;
; -8.101 ; div_32bit:division|count[25] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.078     ; 8.231      ;
; -8.089 ; div_32bit:division|count[27] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.146     ; 8.143      ;
; -8.087 ; div_32bit:division|count[28] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.020      ; 8.201      ;
; -8.083 ; div_32bit:division|count[28] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.204      ;
; -8.081 ; div_32bit:division|count[25] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.020      ; 8.195      ;
; -8.079 ; div_32bit:division|count[28] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 8.271      ;
; -8.077 ; div_32bit:division|count[26] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 8.198      ;
; -8.077 ; div_32bit:division|count[25] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.198      ;
; -8.073 ; div_32bit:division|count[25] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 8.265      ;
; -8.068 ; div_32bit:division|count[26] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.080     ; 8.190      ;
; -8.067 ; div_32bit:division|count[28] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 8.265      ;
; -8.064 ; div_32bit:division|count[29] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.144     ; 8.120      ;
; -8.061 ; div_32bit:division|count[25] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 8.259      ;
; -8.055 ; div_32bit:division|count[27] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.137     ; 8.117      ;
; -8.046 ; div_32bit:division|count[28] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.052     ; 8.207      ;
; -8.044 ; div_32bit:division|count[28] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 8.165      ;
; -8.040 ; div_32bit:division|count[25] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.052     ; 8.201      ;
; -8.038 ; div_32bit:division|count[25] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 8.159      ;
; -8.032 ; div_32bit:division|count[26] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 8.092      ;
; -8.030 ; div_32bit:division|count[29] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.135     ; 8.094      ;
; -8.024 ; div_32bit:division|count[27] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.137     ; 8.081      ;
; -8.023 ; div_32bit:division|count[26] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.133     ; 8.131      ;
; -8.020 ; div_32bit:division|count[28] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.147     ; 8.252      ;
; -8.018 ; div_32bit:division|count[26] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.084     ; 8.140      ;
; -8.014 ; div_32bit:division|count[25] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.147     ; 8.246      ;
; -8.011 ; div_32bit:division|count[28] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 8.209      ;
; -8.011 ; div_32bit:division|count[26] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.051     ; 8.165      ;
; -8.006 ; div_32bit:division|count[26] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.051     ; 8.162      ;
; -8.005 ; div_32bit:division|count[25] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 8.203      ;
; -8.004 ; div_32bit:division|count[26] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 8.129      ;
; -7.999 ; div_32bit:division|count[29] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.135     ; 8.058      ;
; -7.999 ; div_32bit:division|count[26] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.084     ; 8.121      ;
; -7.996 ; div_32bit:division|count[30] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.217     ; 7.979      ;
; -7.988 ; div_32bit:division|count[28] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.308      ;
; -7.984 ; div_32bit:division|count[26] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.047     ; 8.145      ;
; -7.982 ; div_32bit:division|count[25] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.302      ;
; -7.975 ; div_32bit:division|count[26] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.080     ; 8.103      ;
; -7.970 ; div_32bit:division|count[28] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 8.205      ;
; -7.967 ; div_32bit:division|count[27] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.139     ; 8.019      ;
; -7.964 ; div_32bit:division|count[25] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 8.199      ;
; -7.962 ; div_32bit:division|count[30] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.208     ; 7.953      ;
; -7.960 ; div_32bit:division|count[26] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 8.089      ;
; -7.958 ; div_32bit:division|count[28] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.279      ;
; -7.957 ; div_32bit:division|count[28] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.162      ;
; -7.952 ; div_32bit:division|count[25] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.273      ;
; -7.951 ; div_32bit:division|count[25] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.156      ;
; -7.942 ; div_32bit:division|count[29] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.137     ; 7.996      ;
; -7.940 ; div_32bit:division|count[26] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.019      ; 8.053      ;
; -7.936 ; div_32bit:division|count[26] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.080     ; 8.056      ;
; -7.932 ; div_32bit:division|count[26] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 8.123      ;
; -7.931 ; div_32bit:division|count[30] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.208     ; 7.917      ;
; -7.924 ; div_32bit:division|count[27] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.078     ; 8.048      ;
; -7.920 ; div_32bit:division|count[26] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 8.117      ;
; -7.915 ; div_32bit:division|count[27] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.077     ; 8.040      ;
; -7.899 ; div_32bit:division|count[29] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.076     ; 8.025      ;
; -7.899 ; div_32bit:division|count[26] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 8.059      ;
; -7.897 ; div_32bit:division|count[26] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 8.017      ;
; -7.890 ; div_32bit:division|count[29] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.075     ; 8.017      ;
; -7.879 ; div_32bit:division|count[27] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.129     ; 7.942      ;
; -7.874 ; div_32bit:division|count[30] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.210     ; 7.855      ;
; -7.873 ; div_32bit:division|count[26] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.148     ; 8.104      ;
; -7.870 ; div_32bit:division|count[28] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 8.192      ;
; -7.870 ; div_32bit:division|count[27] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.130     ; 7.981      ;
; -7.865 ; div_32bit:division|count[27] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 7.990      ;
; -7.864 ; div_32bit:division|count[28] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.130     ; 8.102      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'opcode[0]'                                                                                                      ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; -1.355 ; opcode[0]                    ; C_reg[22]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.237      ; 5.311      ;
; -1.323 ; opcode[0]                    ; C_reg[14]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.227      ; 5.263      ;
; -1.315 ; opcode[0]                    ; C_reg[30]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.235      ; 5.265      ;
; -1.287 ; opcode[0]                    ; C_reg[29]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.257      ; 5.259      ;
; -1.281 ; opcode[0]                    ; C_reg[17]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.236      ; 5.230      ;
; -1.248 ; opcode[0]                    ; C_reg[26]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.228      ; 5.191      ;
; -1.219 ; opcode[0]                    ; C_reg[31]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.220      ; 5.158      ;
; -1.211 ; opcode[0]                    ; C_reg[4]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.220      ; 5.143      ;
; -1.194 ; opcode[0]                    ; C_reg[6]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.248      ; 5.159      ;
; -1.155 ; opcode[0]                    ; C_reg[60]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.387      ; 5.149      ;
; -1.144 ; opcode[0]                    ; C_reg[9]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.241      ; 5.102      ;
; -1.135 ; opcode[0]                    ; C_reg[22]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.259      ; 5.113      ;
; -1.133 ; opcode[0]                    ; C_reg[51]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.250      ; 5.100      ;
; -1.130 ; opcode[0]                    ; C_reg[54]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.356      ; 5.093      ;
; -1.116 ; opcode[0]                    ; C_reg[17]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.258      ; 5.087      ;
; -1.115 ; opcode[0]                    ; C_reg[14]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.249      ; 5.077      ;
; -1.114 ; opcode[0]                    ; C_reg[39]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.236      ; 5.069      ;
; -1.092 ; opcode[0]                    ; C_reg[27]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.241      ; 5.053      ;
; -1.087 ; opcode[0]                    ; C_reg[12]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.238      ; 5.045      ;
; -1.084 ; opcode[0]                    ; C_reg[8]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.228      ; 5.025      ;
; -1.083 ; opcode[0]                    ; C_reg[40]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.252      ; 5.052      ;
; -1.078 ; opcode[0]                    ; C_reg[62]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.244      ; 5.035      ;
; -1.074 ; opcode[0]                    ; C_reg[7]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.248      ; 5.037      ;
; -1.073 ; opcode[0]                    ; C_reg[38]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.237      ; 5.022      ;
; -1.065 ; opcode[0]                    ; C_reg[52]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.237      ; 5.017      ;
; -1.054 ; opcode[0]                    ; C_reg[42]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.253      ; 5.020      ;
; -1.050 ; opcode[0]                    ; C_reg[6]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.270      ; 5.037      ;
; -1.049 ; opcode[0]                    ; C_reg[30]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.257      ; 5.021      ;
; -1.048 ; opcode[0]                    ; C_reg[4]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.242      ; 5.002      ;
; -1.047 ; opcode[0]                    ; C_reg[29]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.279      ; 5.041      ;
; -1.043 ; opcode[0]                    ; C_reg[59]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.234      ; 4.997      ;
; -1.041 ; opcode[0]                    ; C_reg[26]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.250      ; 5.006      ;
; -1.033 ; opcode[0]                    ; C_reg[20]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.238      ; 4.990      ;
; -1.033 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.394      ; 5.030      ;
; -1.028 ; opcode[0]                    ; C_reg[25]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.370      ; 5.003      ;
; -1.020 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.387      ; 5.014      ;
; -1.013 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.416      ; 5.029      ;
; -1.013 ; opcode[0]                    ; C_reg[50]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.376      ; 4.997      ;
; -1.007 ; opcode[0]                    ; C_reg[37]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.249      ; 4.973      ;
; -1.005 ; opcode[0]                    ; C_reg[10]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.239      ; 4.956      ;
; -1.003 ; opcode[0]                    ; C_reg[49]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.251      ; 4.973      ;
; -1.001 ; opcode[0]                    ; C_reg[56]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.391      ; 5.000      ;
; -0.997 ; opcode[0]                    ; C_reg[28]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.386      ; 4.988      ;
; -0.995 ; opcode[0]                    ; C_reg[60]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.409      ; 5.011      ;
; -0.992 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.414      ; 5.013      ;
; -0.991 ; opcode[0]                    ; C_reg[2]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.248      ; 4.951      ;
; -0.989 ; opcode[0]                    ; C_reg[48]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.398      ; 4.990      ;
; -0.987 ; opcode[0]                    ; C_reg[58]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.229      ; 4.933      ;
; -0.985 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.394      ; 4.984      ;
; -0.978 ; opcode[0]                    ; C_reg[31]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.242      ; 4.939      ;
; -0.973 ; opcode[0]                    ; C_reg[51]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.272      ; 4.962      ;
; -0.971 ; opcode[0]                    ; C_reg[36]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.249      ; 4.940      ;
; -0.963 ; opcode[0]                    ; C_reg[54]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.378      ; 4.948      ;
; -0.954 ; opcode[0]                    ; C_reg[39]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.258      ; 4.931      ;
; -0.945 ; opcode[0]                    ; C_reg[57]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.232      ; 4.897      ;
; -0.936 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.417      ; 4.961      ;
; -0.934 ; opcode[0]                    ; C_reg[15]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.362      ; 4.903      ;
; -0.931 ; opcode[0]                    ; C_reg[16]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.374      ; 4.910      ;
; -0.929 ; opcode[0]                    ; C_reg[9]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.263      ; 4.909      ;
; -0.923 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.361      ; 4.886      ;
; -0.923 ; opcode[0]                    ; C_reg[40]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.274      ; 4.914      ;
; -0.916 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.412      ; 4.933      ;
; -0.907 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.417      ; 4.932      ;
; -0.903 ; opcode[0]                    ; C_reg[63]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.263      ; 4.881      ;
; -0.900 ; opcode[0]                    ; C_reg[32]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.394      ; 4.899      ;
; -0.900 ; opcode[0]                    ; C_reg[27]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.263      ; 4.883      ;
; -0.890 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.390      ; 4.888      ;
; -0.890 ; opcode[0]                    ; C_reg[62]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.266      ; 4.869      ;
; -0.888 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.393      ; 4.882      ;
; -0.887 ; opcode[0]                    ; C_reg[19]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.400      ; 4.894      ;
; -0.883 ; opcode[0]                    ; C_reg[59]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.256      ; 4.859      ;
; -0.879 ; opcode[0]                    ; C_reg[41]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.378      ; 4.857      ;
; -0.877 ; opcode[0]                    ; C_reg[38]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.259      ; 4.848      ;
; -0.871 ; opcode[0]                    ; C_reg[11]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.235      ; 4.823      ;
; -0.869 ; opcode[0]                    ; C_reg[18]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.361      ; 4.833      ;
; -0.868 ; div_32bit:division|A_reg[30] ; C_reg[30]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.819      ; 1.392      ;
; -0.867 ; div_32bit:division|Q_reg[10] ; C_reg[42]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.840      ; 1.410      ;
; -0.867 ; opcode[0]                    ; C_reg[12]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.260      ; 4.847      ;
; -0.863 ; opcode[0]                    ; C_reg[5]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.392      ; 4.862      ;
; -0.855 ; opcode[0]                    ; C_reg[7]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.270      ; 4.840      ;
; -0.855 ; opcode[0]                    ; C_reg[50]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.398      ; 4.861      ;
; -0.854 ; opcode[0]                    ; C_reg[8]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.250      ; 4.817      ;
; -0.851 ; opcode[0]                    ; C_reg[25]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.392      ; 4.848      ;
; -0.848 ; div_32bit:division|A_reg[26] ; C_reg[26]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.813      ; 1.366      ;
; -0.847 ; opcode[0]                    ; C_reg[0]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.421      ; 4.875      ;
; -0.847 ; opcode[0]                    ; C_reg[37]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.271      ; 4.835      ;
; -0.843 ; div_32bit:division|A_reg[8]  ; C_reg[8]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.857      ; 1.403      ;
; -0.838 ; div_32bit:division|A_reg[22] ; C_reg[22]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.830      ; 1.377      ;
; -0.838 ; div_32bit:division|A_reg[29] ; C_reg[29]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.844      ; 1.387      ;
; -0.836 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.409      ; 4.852      ;
; -0.833 ; opcode[0]                    ; C_reg[22]$latch ; opcode[0]                    ; opcode[0]   ; 1.000        ; 4.259      ; 5.311      ;
; -0.829 ; opcode[0]                    ; C_reg[48]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.420      ; 4.852      ;
; -0.828 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.436      ; 4.871      ;
; -0.827 ; opcode[0]                    ; C_reg[49]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.273      ; 4.819      ;
; -0.824 ; opcode[0]                    ; C_reg[3]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.365      ; 4.796      ;
; -0.821 ; opcode[0]                    ; C_reg[20]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.260      ; 4.800      ;
; -0.820 ; div_32bit:division|A_reg[6]  ; C_reg[6]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.840      ; 1.367      ;
; -0.820 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.416      ; 4.839      ;
; -0.809 ; opcode[0]                    ; C_reg[56]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.413      ; 4.830      ;
; -0.807 ; opcode[0]                    ; C_reg[42]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 4.275      ; 4.795      ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'opcode[0]'                                                                                                       ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; -0.379 ; div_32bit:division|Q_reg[14] ; C_reg[46]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.448      ; 1.099      ;
; -0.369 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.575      ; 4.206      ;
; -0.359 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.573      ; 4.214      ;
; -0.353 ; div_32bit:division|Q_reg[13] ; C_reg[45]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.445      ; 1.122      ;
; -0.344 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.550      ; 4.206      ;
; -0.335 ; div_32bit:division|Q_reg[9]  ; C_reg[41]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.423      ; 1.118      ;
; -0.327 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.553      ; 4.226      ;
; -0.309 ; div_32bit:division|Q_reg[12] ; C_reg[44]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.449      ; 1.170      ;
; -0.308 ; opcode[0]                    ; C_reg[23]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.536      ; 4.228      ;
; -0.306 ; div_32bit:division|Q_reg[0]  ; C_reg[32]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.433      ; 1.157      ;
; -0.302 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.577      ; 4.275      ;
; -0.298 ; div_32bit:division|Q_reg[15] ; C_reg[47]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.444      ; 1.176      ;
; -0.295 ; opcode[0]                    ; C_reg[35]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.533      ; 4.238      ;
; -0.294 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.547      ; 4.253      ;
; -0.292 ; div_32bit:division|Q_reg[11] ; C_reg[43]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.453      ; 1.191      ;
; -0.282 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.519      ; 4.237      ;
; -0.282 ; div_32bit:division|Q_reg[28] ; C_reg[60]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.435      ; 1.183      ;
; -0.274 ; div_32bit:division|Q_reg[23] ; C_reg[55]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.448      ; 1.204      ;
; -0.268 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.554      ; 4.286      ;
; -0.266 ; div_32bit:division|A_reg[0]  ; C_reg[0]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.455      ; 1.219      ;
; -0.261 ; div_32bit:division|Q_reg[2]  ; C_reg[34]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.430      ; 1.199      ;
; -0.259 ; opcode[0]                    ; C_reg[1]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.567      ; 4.308      ;
; -0.255 ; div_32bit:division|A_reg[5]  ; C_reg[5]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.456      ; 1.231      ;
; -0.248 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.555      ; 4.307      ;
; -0.247 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.578      ; 4.331      ;
; -0.247 ; div_32bit:division|Q_reg[1]  ; C_reg[33]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.431      ; 1.214      ;
; -0.245 ; div_32bit:division|A_reg[25] ; C_reg[25]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.442      ; 1.227      ;
; -0.241 ; div_32bit:division|A_reg[23] ; C_reg[23]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.456      ; 1.245      ;
; -0.237 ; div_32bit:division|Q_reg[3]  ; C_reg[35]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.424      ; 1.217      ;
; -0.233 ; div_32bit:division|Q_reg[16] ; C_reg[48]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.467      ; 1.264      ;
; -0.229 ; div_32bit:division|Q_reg[22] ; C_reg[54]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.409      ; 1.210      ;
; -0.228 ; div_32bit:division|A_reg[15] ; C_reg[15]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.433      ; 1.235      ;
; -0.227 ; opcode[0]                    ; C_reg[32]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.554      ; 4.327      ;
; -0.218 ; opcode[0]                    ; C_reg[41]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.538      ; 4.320      ;
; -0.217 ; div_32bit:division|A_reg[3]  ; C_reg[3]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.431      ; 1.244      ;
; -0.216 ; div_32bit:division|Q_reg[24] ; C_reg[56]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.451      ; 1.265      ;
; -0.216 ; div_32bit:division|Q_reg[29] ; C_reg[61]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.436      ; 1.250      ;
; -0.213 ; opcode[0]                    ; C_reg[19]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.561      ; 4.348      ;
; -0.211 ; opcode[0]                    ; C_reg[18]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.520      ; 4.309      ;
; -0.211 ; div_32bit:division|Q_reg[18] ; C_reg[50]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.428      ; 1.247      ;
; -0.210 ; opcode[0]                    ; C_reg[28]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.545      ; 4.335      ;
; -0.207 ; div_32bit:division|A_reg[1]  ; C_reg[1]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.467      ; 1.290      ;
; -0.206 ; opcode[0]                    ; C_reg[5]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.552      ; 4.346      ;
; -0.202 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.586      ; 4.384      ;
; -0.201 ; opcode[0]                    ; C_reg[60]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.547      ; 4.346      ;
; -0.201 ; div_32bit:division|Q_reg[21] ; C_reg[53]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.307      ; 1.136      ;
; -0.201 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.563      ; 4.362      ;
; -0.200 ; opcode[0]                    ; C_reg[0]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.583      ; 4.383      ;
; -0.198 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.578      ; 4.380      ;
; -0.193 ; div_32bit:division|A_reg[16] ; C_reg[16]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.431      ; 1.268      ;
; -0.191 ; div_32bit:division|Q_reg[19] ; C_reg[51]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.297      ; 1.136      ;
; -0.186 ; opcode[0]                    ; C_reg[3]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.524      ; 4.338      ;
; -0.182 ; div_32bit:division|A_reg[28] ; C_reg[28]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.333      ; 1.181      ;
; -0.181 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.566      ; 4.385      ;
; -0.177 ; opcode[0]                    ; C_reg[15]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.521      ; 4.344      ;
; -0.170 ; opcode[0]                    ; C_reg[51]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.405      ; 4.235      ;
; -0.165 ; opcode[0]                    ; C_reg[30]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.389      ; 4.224      ;
; -0.156 ; opcode[0]                    ; C_reg[56]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.551      ; 4.395      ;
; -0.154 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.588      ; 4.434      ;
; -0.153 ; opcode[0]                    ; C_reg[48]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.559      ; 4.406      ;
; -0.151 ; div_32bit:division|A_reg[13] ; C_reg[13]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.312      ; 1.191      ;
; -0.147 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.532      ; 4.385      ;
; -0.142 ; opcode[0]                    ; C_reg[45]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.573      ; 4.431      ;
; -0.138 ; opcode[0]                    ; C_reg[7]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.402      ; 4.264      ;
; -0.138 ; opcode[0]                    ; C_reg[23]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.549      ; 4.411      ;
; -0.138 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.590      ; 4.452      ;
; -0.137 ; div_32bit:division|A_reg[10] ; C_reg[10]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.276      ; 1.169      ;
; -0.122 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.568      ; 4.446      ;
; -0.120 ; opcode[0]                    ; C_reg[36]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.403      ; 4.283      ;
; -0.120 ; opcode[0]                    ; C_reg[35]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.546      ; 4.426      ;
; -0.118 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.567      ; 4.449      ;
; -0.116 ; div_32bit:division|Q_reg[17] ; C_reg[49]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.297      ; 1.211      ;
; -0.114 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.560      ; 4.446      ;
; -0.113 ; opcode[0]                    ; C_reg[58]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.382      ; 4.269      ;
; -0.113 ; opcode[0]                    ; C_reg[59]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.387      ; 4.274      ;
; -0.112 ; opcode[0]                    ; C_reg[16]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.533      ; 4.421      ;
; -0.111 ; div_32bit:division|A_reg[24] ; C_reg[24]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.334      ; 1.253      ;
; -0.111 ; div_32bit:division|Q_reg[6]  ; C_reg[38]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.293      ; 1.212      ;
; -0.110 ; div_32bit:division|Q_reg[8]  ; C_reg[40]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.291      ; 1.211      ;
; -0.109 ; opcode[0]                    ; C_reg[25]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.530      ; 4.421      ;
; -0.107 ; div_32bit:division|A_reg[19] ; C_reg[19]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.324      ; 1.247      ;
; -0.106 ; div_32bit:division|Q_reg[25] ; C_reg[57]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.284      ; 1.208      ;
; -0.104 ; opcode[0]                    ; C_reg[1]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.580      ; 4.476      ;
; -0.103 ; div_32bit:division|A_reg[11] ; C_reg[11]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.291      ; 1.218      ;
; -0.100 ; opcode[0]                    ; C_reg[49]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.406      ; 4.306      ;
; -0.097 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.591      ; 4.494      ;
; -0.096 ; opcode[0]                    ; C_reg[54]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.515      ; 4.419      ;
; -0.095 ; div_32bit:division|A_reg[21] ; C_reg[21]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.272      ; 1.207      ;
; -0.091 ; opcode[0]                    ; C_reg[50]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.535      ; 4.444      ;
; -0.086 ; div_32bit:division|Q_reg[4]  ; C_reg[36]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.294      ; 1.238      ;
; -0.083 ; opcode[0]                    ; C_reg[63]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.418      ; 4.335      ;
; -0.083 ; div_32bit:division|A_reg[2]  ; C_reg[2]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.302      ; 1.249      ;
; -0.080 ; div_32bit:division|Q_reg[27] ; C_reg[59]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.275      ; 1.225      ;
; -0.079 ; div_32bit:division|A_reg[18] ; C_reg[18]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.273      ; 1.224      ;
; -0.077 ; div_32bit:division|Q_reg[5]  ; C_reg[37]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.296      ; 1.249      ;
; -0.077 ; div_32bit:division|Q_reg[20] ; C_reg[52]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.302      ; 1.255      ;
; -0.074 ; div_32bit:division|A_reg[4]  ; C_reg[4]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.283      ; 1.239      ;
; -0.073 ; opcode[0]                    ; C_reg[53]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.414      ; 4.341      ;
; -0.072 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.591      ; 4.519      ;
; -0.071 ; div_32bit:division|Q_reg[26] ; C_reg[58]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.281      ; 1.240      ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_32bit:division|count[10]'                                                                                                                  ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.053 ; div_32bit:division|count[10] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.344      ; 3.291      ;
; 0.026  ; div_32bit:division|count[10] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.337      ; 3.363      ;
; 0.035  ; div_32bit:division|count[10] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.412      ; 3.447      ;
; 0.053  ; div_32bit:division|count[10] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.341      ; 3.394      ;
; 0.059  ; div_32bit:division|count[10] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.340      ; 3.399      ;
; 0.079  ; div_32bit:division|count[10] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.254      ; 3.333      ;
; 0.079  ; div_32bit:division|count[10] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.310      ; 3.389      ;
; 0.080  ; div_32bit:division|count[10] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.256      ; 3.336      ;
; 0.084  ; div_32bit:division|count[10] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.344      ; 3.428      ;
; 0.096  ; div_32bit:division|count[10] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.340      ; 3.436      ;
; 0.103  ; div_32bit:division|count[10] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.343      ; 3.446      ;
; 0.109  ; div_32bit:division|count[10] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.306      ; 3.415      ;
; 0.111  ; div_32bit:division|count[10] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.305      ; 3.416      ;
; 0.121  ; div_32bit:division|count[10] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.339      ; 3.460      ;
; 0.125  ; div_32bit:division|Q_reg[9]  ; div_32bit:division|Q_reg[10] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.197      ; 0.322      ;
; 0.153  ; div_32bit:division|count[10] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.238      ; 3.391      ;
; 0.168  ; div_32bit:division|count[10] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.343      ; 3.511      ;
; 0.195  ; div_32bit:division|count[10] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.343      ; 3.538      ;
; 0.211  ; div_32bit:division|count[10] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.305      ; 3.516      ;
; 0.219  ; div_32bit:division|count[10] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.339      ; 3.558      ;
; 0.237  ; div_32bit:division|count[10] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.255      ; 3.492      ;
; 0.346  ; div_32bit:division|count[10] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.237      ; 3.583      ;
; 0.372  ; div_32bit:division|Q_reg[8]  ; div_32bit:division|Q_reg[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.042      ; 0.414      ;
; 0.373  ; div_32bit:division|Q_reg[17] ; div_32bit:division|Q_reg[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.041      ; 0.414      ;
; 0.373  ; div_32bit:division|Q_reg[6]  ; div_32bit:division|Q_reg[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.041      ; 0.414      ;
; 0.380  ; div_32bit:division|Q_reg[0]  ; div_32bit:division|Q_reg[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.046      ; 0.426      ;
; 0.381  ; div_32bit:division|Q_reg[13] ; div_32bit:division|Q_reg[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.045      ; 0.426      ;
; 0.383  ; div_32bit:division|Q_reg[29] ; div_32bit:division|Q_reg[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.426      ;
; 0.383  ; div_32bit:division|Q_reg[14] ; div_32bit:division|Q_reg[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.426      ;
; 0.383  ; div_32bit:division|Q_reg[1]  ; div_32bit:division|Q_reg[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.426      ;
; 0.384  ; div_32bit:division|Q_reg[28] ; div_32bit:division|Q_reg[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.045      ; 0.429      ;
; 0.384  ; div_32bit:division|Q_reg[25] ; div_32bit:division|Q_reg[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.427      ;
; 0.386  ; div_32bit:division|Q_reg[21] ; div_32bit:division|Q_reg[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.041      ; 0.427      ;
; 0.386  ; div_32bit:division|Q_reg[4]  ; div_32bit:division|Q_reg[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.041      ; 0.427      ;
; 0.449  ; div_32bit:division|Q_reg[24] ; div_32bit:division|Q_reg[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.492      ;
; 0.449  ; div_32bit:division|Q_reg[3]  ; div_32bit:division|Q_reg[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.492      ;
; 0.456  ; div_32bit:division|Q_reg[27] ; div_32bit:division|Q_reg[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.499      ;
; 0.458  ; div_32bit:division|Q_reg[12] ; div_32bit:division|Q_reg[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.501      ;
; 0.458  ; div_32bit:division|Q_reg[11] ; div_32bit:division|Q_reg[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.046      ; 0.504      ;
; 0.459  ; div_32bit:division|Q_reg[18] ; div_32bit:division|Q_reg[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.044      ; 0.503      ;
; 0.462  ; div_32bit:division|Q_reg[22] ; div_32bit:division|Q_reg[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.042      ; 0.504      ;
; 0.464  ; div_32bit:division|count[10] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.412      ; 3.396      ;
; 0.474  ; div_32bit:division|count[10] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.344      ; 3.338      ;
; 0.501  ; div_32bit:division|count[10] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.344      ; 3.365      ;
; 0.505  ; div_32bit:division|count[10] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.256      ; 3.281      ;
; 0.524  ; div_32bit:division|count[10] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.340      ; 3.384      ;
; 0.530  ; div_32bit:division|count[10] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.306      ; 3.356      ;
; 0.553  ; div_32bit:division|count[10] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.337      ; 3.410      ;
; 0.580  ; div_32bit:division|count[10] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.341      ; 3.441      ;
; 0.584  ; div_32bit:division|Q_reg[16] ; div_32bit:division|Q_reg[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.060      ; 0.644      ;
; 0.586  ; div_32bit:division|count[10] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.340      ; 3.446      ;
; 0.592  ; div_32bit:division|count[10] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.343      ; 3.455      ;
; 0.598  ; div_32bit:division|count[10] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.310      ; 3.428      ;
; 0.606  ; div_32bit:division|count[10] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.254      ; 3.380      ;
; 0.612  ; div_32bit:division|count[10] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.343      ; 3.475      ;
; 0.625  ; div_32bit:division|count[10] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.343      ; 3.488      ;
; 0.631  ; div_32bit:division|count[10] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.305      ; 3.456      ;
; 0.638  ; div_32bit:division|count[10] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.305      ; 3.463      ;
; 0.641  ; div_32bit:division|count[10] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.339      ; 3.500      ;
; 0.648  ; div_32bit:division|count[10] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.339      ; 3.507      ;
; 0.654  ; div_32bit:division|count[10] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.255      ; 3.429      ;
; 0.671  ; div_32bit:division|count[10] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.238      ; 3.429      ;
; 0.763  ; div_32bit:division|Q_reg[20] ; div_32bit:division|Q_reg[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.060      ; 0.823      ;
; 0.806  ; div_32bit:division|Q_reg[15] ; div_32bit:division|Q_reg[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.005      ; 0.811      ;
; 0.832  ; div_32bit:division|Q_reg[19] ; div_32bit:division|Q_reg[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.023      ; 0.855      ;
; 0.873  ; div_32bit:division|count[10] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.237      ; 3.630      ;
; 0.879  ; div_32bit:division|count[10] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.309      ; 4.188      ;
; 0.883  ; div_32bit:division|A_reg[3]  ; div_32bit:division|A_reg[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 0.922      ;
; 0.914  ; div_32bit:division|Q_reg[2]  ; div_32bit:division|Q_reg[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.028      ; 0.942      ;
; 0.930  ; div_32bit:division|count[10] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.309      ; 4.239      ;
; 0.931  ; div_32bit:division|count[10] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.306      ; 4.237      ;
; 0.949  ; div_32bit:division|A_reg[6]  ; div_32bit:division|A_reg[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.050      ; 0.999      ;
; 0.997  ; div_32bit:division|count[10] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.307      ; 4.304      ;
; 0.997  ; div_32bit:division|Q_reg[31] ; div_32bit:division|A_reg[0]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.044      ; 1.041      ;
; 0.998  ; div_32bit:division|count[10] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.253      ; 4.251      ;
; 1.016  ; div_32bit:division|count[10] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.309      ; 4.325      ;
; 1.017  ; div_32bit:division|count[10] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.244      ; 4.261      ;
; 1.042  ; div_32bit:division|count[10] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.246      ; 4.288      ;
; 1.060  ; div_32bit:division|count[30] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.049      ; 1.109      ;
; 1.107  ; div_32bit:division|Q_reg[30] ; div_32bit:division|Q_reg[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.057      ; 1.164      ;
; 1.108  ; div_32bit:division|count[10] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.247      ; 4.355      ;
; 1.180  ; div_32bit:division|count[29] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.046      ; 1.226      ;
; 1.190  ; div_32bit:division|count[27] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.047      ; 1.237      ;
; 1.207  ; div_32bit:division|count[31] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.042      ; 1.249      ;
; 1.253  ; div_32bit:division|count[28] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.046      ; 1.299      ;
; 1.259  ; div_32bit:division|count[26] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.047      ; 1.306      ;
; 1.264  ; div_32bit:division|Q_reg[26] ; div_32bit:division|Q_reg[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.054      ; 1.318      ;
; 1.264  ; div_32bit:division|A_reg[5]  ; div_32bit:division|A_reg[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.211      ; 1.475      ;
; 1.267  ; div_32bit:division|count[29] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.119      ; 1.386      ;
; 1.284  ; div_32bit:division|count[28] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.115      ; 1.399      ;
; 1.300  ; div_32bit:division|A_reg[1]  ; div_32bit:division|A_reg[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.042      ; 1.342      ;
; 1.334  ; div_32bit:division|count[10] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.309      ; 4.163      ;
; 1.343  ; div_32bit:division|A_reg[2]  ; div_32bit:division|A_reg[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.035      ; 1.378      ;
; 1.347  ; div_32bit:division|count[27] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.118      ; 1.465      ;
; 1.374  ; div_32bit:division|count[10] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.309      ; 4.203      ;
; 1.376  ; div_32bit:division|Q_reg[10] ; div_32bit:division|Q_reg[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; -0.095     ; 1.281      ;
; 1.386  ; div_32bit:division|count[10] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.306      ; 4.212      ;
; 1.387  ; div_32bit:division|count[25] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.046      ; 1.433      ;
; 1.401  ; div_32bit:division|count[26] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.115      ; 1.516      ;
; 1.410  ; div_32bit:division|count[21] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.047      ; 1.457      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'opcode[0]'                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; opcode[0] ; Rise       ; opcode[0]             ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[43]$latch       ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[44]$latch       ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[46]$latch       ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[47]$latch       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[43]$latch|datac ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[44]$latch|datac ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[45]$latch|datac ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[46]$latch|datac ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[47]$latch|datac ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[45]$latch       ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[32]$latch       ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[33]$latch       ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[34]$latch       ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[3]$latch        ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[61]$latch       ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[24]$latch       ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[25]$latch       ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[28]$latch       ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[32]$latch|datac ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[33]$latch|datac ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[34]$latch|datac ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[3]$latch|datac  ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[55]$latch       ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[60]$latch       ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[61]$latch|datac ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[15]$latch       ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[18]$latch       ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[21]$latch       ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[24]$latch|datac ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[25]$latch|datac ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[28]$latch|datac ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[50]$latch       ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[55]$latch|datac ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[60]$latch|datac ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[15]$latch|datac ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[16]$latch       ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[18]$latch|datac ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[21]$latch|datac ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[50]$latch|datac ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[54]$latch       ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[56]$latch       ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[13]$latch       ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[16]$latch|datac ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[35]$latch|datac ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[41]$latch       ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[54]$latch|datac ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[56]$latch|datac ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[5]$latch        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[13]$latch|datac ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[23]$latch       ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[41]$latch|datac ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[5]$latch|datac  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[23]$latch|datac ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[35]$latch       ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[0]$latch        ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[19]$latch       ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[1]$latch        ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[48]$latch       ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[6]$latch|datad  ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[7]$latch|datad  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[0]$latch|datac  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[11]$latch|datad ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[12]$latch|datad ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[19]$latch|datac ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[1]$latch|datac  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[38]$latch|datad ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[39]$latch|datad ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[48]$latch|datac ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[59]$latch|datad ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[17]$latch|datad ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[22]$latch|datad ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[29]$latch|datad ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[30]$latch|datad ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[49]$latch|datad ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[57]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[10]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[14]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[26]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[31]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[36]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[37]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[4]$latch|datad  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[51]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[53]$latch|datad ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[58]$latch|datad ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[20]$latch|datad ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[27]$latch|datad ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[2]$latch|datad  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[40]$latch|datad ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[42]$latch|datad ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[52]$latch|datad ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[8]$latch|datad  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[62]$latch|datad ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[63]$latch|datad ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[9]$latch|datad  ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; Mux64~0|combout       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; Mux64~2|datad         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; Mux64~1|datad         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; Mux64~0|datad         ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_32bit:division|count[10]'                                                           ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[6]  ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[6]|datac      ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[7]|datac      ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[7]  ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[21]|datad     ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[24]|datad     ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[25]|datad     ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[26]|datad     ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[27]|datad     ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[28]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[26] ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[29] ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[13]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[16]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[17]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[18]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[22]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[23]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[29]|datad     ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[28] ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[30] ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[26]|datac     ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[29]|datac     ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[10]|datad     ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[14]|datad     ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[15]|datad     ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[1]|datad      ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[2]|datad      ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[3]|datad      ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[4]|datad      ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[7]|datad      ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[24] ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[31] ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[28]|datac     ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[30]|datac     ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[20] ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[27] ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[10]|datad     ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[13]|datac     ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[24]|datac     ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[31]|datac     ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[19] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[8]  ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[0]|datad      ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[14]|datad     ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[20]|datac     ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[27]|datac     ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[31]|datad     ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[13] ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[19]|datac     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[8]|datac      ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[15]|datad     ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[22] ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[9]|datad      ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[11]|datad     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[12]|datad     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[13]|datad     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[14]|datad     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[27]|datad     ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[18] ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[22]|datac     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[28]|datad     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[29]|datad     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[30]|datad     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[11]|datad     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[12]|datad     ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[21] ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[18]|datac     ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[20]|datad     ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[9]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|Q_reg[10] ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[11]|datad     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[12]|datad     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[1]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[21]|datac     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[2]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[3]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[4]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[0]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[17]|datad     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[1]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[24]|datad     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[25]|datad     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[26]|datad     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[2]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[3]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[4]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[5]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[6]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[7]|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[8]|datad      ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[30] ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[5]|datad      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[10]|datac     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[18]|datad     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[19]|datad     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[21]|datad     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[23]|datad     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[5]|datad      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[6]|datad      ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; 7.739  ; 8.533  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; 6.990  ; 7.736  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; 6.905  ; 7.311  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; 6.996  ; 7.713  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; 7.301  ; 7.843  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; 6.704  ; 7.445  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; 7.021  ; 7.521  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; 6.963  ; 7.629  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; 7.739  ; 8.265  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; 7.288  ; 8.019  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; 7.400  ; 7.926  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; 6.229  ; 6.939  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; 6.485  ; 6.942  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; 7.739  ; 8.533  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; 6.461  ; 6.899  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; 6.028  ; 6.766  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; 7.001  ; 7.471  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; 6.154  ; 6.898  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; 5.947  ; 6.462  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; 6.435  ; 7.177  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; 6.245  ; 6.742  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; 6.684  ; 7.488  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; 5.805  ; 6.226  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; 5.825  ; 6.491  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; 5.767  ; 6.255  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; 5.375  ; 6.035  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; 5.891  ; 6.397  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; 5.461  ; 6.198  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; 5.768  ; 6.302  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; 5.278  ; 5.938  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; 5.830  ; 6.296  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; 5.260  ; 5.971  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; 4.602  ; 5.143  ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; 38.361 ; 39.020 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 37.500 ; 38.106 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 37.074 ; 37.379 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 37.497 ; 38.156 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 36.880 ; 37.262 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 37.540 ; 38.218 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 37.194 ; 37.550 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 38.361 ; 39.020 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 36.528 ; 36.824 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 36.410 ; 36.976 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 37.895 ; 38.323 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 36.365 ; 36.956 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 36.300 ; 36.616 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 36.422 ; 36.982 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 36.347 ; 36.694 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 36.491 ; 37.142 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 36.669 ; 36.998 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 36.653 ; 37.316 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 35.951 ; 36.249 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 35.788 ; 36.221 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 34.931 ; 35.231 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 36.017 ; 36.577 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 35.195 ; 35.478 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 34.516 ; 35.021 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 34.621 ; 34.848 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 34.907 ; 35.388 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 35.192 ; 35.584 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 34.306 ; 34.832 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 33.072 ; 33.413 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 31.887 ; 32.412 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 32.685 ; 33.049 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 31.519 ; 32.271 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 31.293 ; 31.814 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 35.053 ; 35.645 ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 31.563 ; 31.620 ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 34.348 ; 34.847 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 35.053 ; 35.645 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 34.892 ; 35.472 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 34.575 ; 35.136 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 32.932 ; 33.525 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 32.051 ; 32.607 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 32.261 ; 32.827 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 30.374 ; 30.882 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 29.869 ; 30.426 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 28.209 ; 28.735 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 28.705 ; 29.280 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 27.305 ; 27.880 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 26.734 ; 27.353 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 23.999 ; 24.647 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 23.733 ; 24.347 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 23.880 ; 24.455 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 21.818 ; 22.421 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 20.225 ; 20.688 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 19.658 ; 20.193 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 19.789 ; 20.407 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 18.475 ; 19.026 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 16.433 ; 16.995 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 16.325 ; 16.796 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 15.192 ; 15.637 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 13.482 ; 14.048 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 13.595 ; 14.105 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 13.405 ; 13.920 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 12.594 ; 13.081 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 12.287 ; 12.936 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 10.939 ; 11.443 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 11.759 ; 12.150 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 9.670  ; 10.405 ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 1.637  ; 1.835  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 9.670  ; 10.405 ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 9.511  ; 9.928  ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 4.385  ; 4.789  ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 3.644  ; 3.983  ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; 38.339 ; 38.998 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 37.478 ; 38.084 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 37.052 ; 37.357 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 37.475 ; 38.134 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 36.858 ; 37.240 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 37.518 ; 38.196 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 37.172 ; 37.528 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 38.339 ; 38.998 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 36.506 ; 36.802 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 36.388 ; 36.954 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 37.873 ; 38.301 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 36.343 ; 36.934 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 36.278 ; 36.594 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 36.400 ; 36.960 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 36.325 ; 36.672 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 36.469 ; 37.120 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 36.647 ; 36.976 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 36.631 ; 37.294 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 35.929 ; 36.227 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 35.766 ; 36.199 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 34.909 ; 35.209 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 35.995 ; 36.555 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 35.173 ; 35.456 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 34.494 ; 34.999 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 34.599 ; 34.826 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 34.885 ; 35.366 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 35.170 ; 35.562 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 34.284 ; 34.810 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 33.050 ; 33.391 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 31.865 ; 32.390 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 32.663 ; 33.027 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 31.497 ; 32.249 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 31.271 ; 31.792 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 35.031 ; 35.623 ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 31.541 ; 31.598 ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 34.326 ; 34.825 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 35.031 ; 35.623 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 34.870 ; 35.450 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 34.553 ; 35.114 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 32.910 ; 33.503 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 32.029 ; 32.585 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 32.239 ; 32.805 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 30.352 ; 30.860 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 29.847 ; 30.404 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 28.187 ; 28.713 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 28.683 ; 29.258 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 27.283 ; 27.858 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 26.712 ; 27.331 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 23.977 ; 24.625 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 23.711 ; 24.325 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 23.858 ; 24.433 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 21.796 ; 22.399 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 20.203 ; 20.666 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 19.636 ; 20.171 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 19.767 ; 20.385 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 18.453 ; 19.004 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 16.411 ; 16.973 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 16.303 ; 16.774 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 15.170 ; 15.615 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 13.460 ; 14.026 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 13.573 ; 14.083 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 13.383 ; 13.898 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 12.572 ; 13.059 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 12.265 ; 12.914 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 10.917 ; 11.421 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 11.737 ; 12.128 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 9.648  ; 10.383 ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 1.615  ; 1.813  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 9.648  ; 10.383 ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 9.489  ; 9.906  ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 4.363  ; 4.767  ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 3.622  ; 3.961  ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; -1.871 ; -2.367 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; -2.449 ; -3.018 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; -2.278 ; -2.752 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; -2.551 ; -3.083 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; -2.894 ; -3.424 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; -2.390 ; -2.928 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; -2.623 ; -3.107 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; -2.413 ; -2.906 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; -3.324 ; -3.886 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; -1.968 ; -2.509 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; -2.741 ; -3.217 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; -2.132 ; -2.654 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; -2.519 ; -3.031 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; -3.884 ; -4.475 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; -2.277 ; -2.750 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; -2.154 ; -2.694 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; -3.374 ; -3.885 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; -2.582 ; -3.124 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; -2.336 ; -2.887 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; -2.698 ; -3.254 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; -2.628 ; -3.165 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; -3.100 ; -3.737 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; -2.229 ; -2.684 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; -1.871 ; -2.367 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; -2.479 ; -2.975 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; -1.935 ; -2.410 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; -2.462 ; -3.038 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; -2.057 ; -2.594 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; -2.401 ; -2.980 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; -2.038 ; -2.497 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; -2.606 ; -3.168 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; -2.210 ; -2.708 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; -2.091 ; -2.580 ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; -0.529 ; -1.063 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -1.057 ; -1.564 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -1.733 ; -2.251 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -2.151 ; -2.697 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -2.509 ; -3.084 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -2.737 ; -3.255 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -2.729 ; -3.243 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -2.014 ; -2.564 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -1.898 ; -2.449 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -1.833 ; -2.355 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -1.386 ; -1.859 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -1.795 ; -2.348 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -2.140 ; -2.704 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -3.310 ; -3.881 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.971 ; -1.450 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -1.536 ; -2.063 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -2.571 ; -2.978 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -3.126 ; -3.712 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -2.543 ; -3.209 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -2.120 ; -2.654 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -3.521 ; -4.022 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -2.395 ; -2.939 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -2.017 ; -2.502 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -1.548 ; -2.153 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -2.647 ; -3.170 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -1.380 ; -1.864 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -1.199 ; -1.784 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -1.635 ; -2.221 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -1.127 ; -1.630 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -1.740 ; -2.269 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -1.059 ; -1.577 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -1.498 ; -2.002 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; -0.529 ; -1.063 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.487  ; 1.342  ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.487  ; 1.342  ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -2.079 ; -2.575 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -1.891 ; -2.295 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -1.335 ; -1.851 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -1.264 ; -1.735 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -1.190 ; -1.732 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -1.676 ; -2.235 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -1.888 ; -2.529 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -1.073 ; -1.694 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -2.572 ; -3.052 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -1.533 ; -2.039 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -2.569 ; -3.104 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -1.261 ; -1.850 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -1.130 ; -1.618 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -1.269 ; -1.855 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -2.351 ; -2.901 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -2.711 ; -3.308 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -2.390 ; -3.100 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -2.044 ; -2.506 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -2.433 ; -2.872 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -2.726 ; -3.312 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -2.268 ; -2.860 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -1.720 ; -2.402 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -2.255 ; -2.706 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -2.227 ; -2.691 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -2.085 ; -2.605 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -1.053 ; -1.576 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -1.565 ; -2.121 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -2.280 ; -2.807 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -1.824 ; -2.365 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -1.511 ; -1.992 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.990 ; -1.535 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.369  ; 0.189  ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.369  ; 0.189  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; -0.066 ; -0.612 ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; -0.394 ; -0.856 ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; -0.279 ; -0.746 ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.286  ; -0.168 ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; -0.516 ; -1.050 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -1.044 ; -1.551 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -1.720 ; -2.238 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -2.138 ; -2.684 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -2.496 ; -3.071 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -2.724 ; -3.242 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -2.716 ; -3.230 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -2.001 ; -2.551 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -1.885 ; -2.436 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -1.820 ; -2.342 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -1.373 ; -1.846 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -1.782 ; -2.335 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -2.127 ; -2.691 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -3.297 ; -3.868 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.958 ; -1.437 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -1.523 ; -2.050 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -2.558 ; -2.965 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -3.113 ; -3.699 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -2.530 ; -3.196 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -2.107 ; -2.641 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -3.508 ; -4.009 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -2.382 ; -2.926 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -2.004 ; -2.489 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -1.535 ; -2.140 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -2.634 ; -3.157 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -1.367 ; -1.851 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -1.186 ; -1.771 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -1.622 ; -2.208 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -1.114 ; -1.617 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -1.727 ; -2.256 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -1.046 ; -1.564 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -1.485 ; -1.989 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; -0.516 ; -1.050 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.500  ; 1.355  ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.500  ; 1.355  ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -2.066 ; -2.562 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -1.878 ; -2.282 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -1.322 ; -1.838 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -1.251 ; -1.722 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -1.177 ; -1.719 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -1.663 ; -2.222 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -1.875 ; -2.516 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -1.060 ; -1.681 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -2.559 ; -3.039 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -1.520 ; -2.026 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -2.556 ; -3.091 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -1.248 ; -1.837 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -1.117 ; -1.605 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -1.256 ; -1.842 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -2.338 ; -2.888 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -2.698 ; -3.295 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -2.377 ; -3.087 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -2.031 ; -2.493 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -2.420 ; -2.859 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -2.713 ; -3.299 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -2.255 ; -2.847 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -1.707 ; -2.389 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -2.242 ; -2.693 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -2.214 ; -2.678 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -2.072 ; -2.592 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -1.040 ; -1.563 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -1.552 ; -2.108 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -2.267 ; -2.794 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -1.811 ; -2.352 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -1.498 ; -1.979 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.977 ; -1.522 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.382  ; 0.202  ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.382  ; 0.202  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; -0.053 ; -0.599 ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; -0.381 ; -0.843 ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; -0.266 ; -0.733 ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.299  ; -0.155 ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 9.087 ; 9.224 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.696 ; 7.683 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 8.265 ; 8.280 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.713 ; 7.662 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 8.030 ; 8.009 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 7.311 ; 7.284 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.987 ; 7.937 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 8.078 ; 8.092 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 8.143 ; 8.168 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.484 ; 7.494 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.468 ; 7.467 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.980 ; 7.981 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 8.088 ; 8.102 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.734 ; 7.697 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.490 ; 7.478 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.555 ; 7.532 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 8.034 ; 7.999 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.636 ; 7.611 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 7.299 ; 7.272 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.950 ; 7.946 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.982 ; 7.978 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 8.038 ; 8.088 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.925 ; 7.898 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.488 ; 7.504 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 7.442 ; 7.407 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 8.028 ; 7.983 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.693 ; 7.709 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.499 ; 7.496 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.580 ; 7.556 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 9.087 ; 9.224 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.555 ; 7.516 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.629 ; 8.736 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 7.254 ; 7.214 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.831 ; 7.826 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 8.327 ; 8.379 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.542 ; 7.516 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.681 ; 7.623 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 7.366 ; 7.340 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.772 ; 7.702 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 8.028 ; 8.040 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 8.267 ; 8.285 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.487 ; 7.417 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.538 ; 7.533 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.506 ; 7.435 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.799 ; 7.767 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.539 ; 7.507 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.962 ; 9.070 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.821 ; 7.824 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.858 ; 7.847 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.615 ; 7.592 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.535 ; 7.490 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.656 ; 7.622 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.630 ; 7.599 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 7.324 ; 7.292 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.453 ; 7.465 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 8.029 ; 7.983 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.527 ; 7.492 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.883 ; 8.968 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.553 ; 7.539 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.634 ; 7.543 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 7.336 ; 7.296 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.546 ; 7.518 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.665 ; 7.611 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 7.435 ; 7.447 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.602 ; 7.579 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 9.100 ; 9.237 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.709 ; 7.696 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 8.278 ; 8.293 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.726 ; 7.675 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 8.043 ; 8.022 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 7.324 ; 7.297 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 8.000 ; 7.950 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 8.091 ; 8.105 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 8.156 ; 8.181 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.497 ; 7.507 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.481 ; 7.480 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.993 ; 7.994 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 8.101 ; 8.115 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.747 ; 7.710 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.503 ; 7.491 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.568 ; 7.545 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 8.047 ; 8.012 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.649 ; 7.624 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 7.312 ; 7.285 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.963 ; 7.959 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.995 ; 7.991 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 8.051 ; 8.101 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.938 ; 7.911 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.501 ; 7.517 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 7.455 ; 7.420 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 8.041 ; 7.996 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.706 ; 7.722 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.512 ; 7.509 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.593 ; 7.569 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 9.100 ; 9.237 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.568 ; 7.529 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.642 ; 8.749 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 7.267 ; 7.227 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.844 ; 7.839 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 8.340 ; 8.392 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.555 ; 7.529 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.694 ; 7.636 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 7.379 ; 7.353 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.785 ; 7.715 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 8.041 ; 8.053 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 8.280 ; 8.298 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.500 ; 7.430 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.551 ; 7.546 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.519 ; 7.448 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.812 ; 7.780 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.552 ; 7.520 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.975 ; 9.083 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.834 ; 7.837 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.871 ; 7.860 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.628 ; 7.605 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.548 ; 7.503 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.669 ; 7.635 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.643 ; 7.612 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 7.337 ; 7.305 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.466 ; 7.478 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 8.042 ; 7.996 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.540 ; 7.505 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.896 ; 8.981 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.566 ; 7.552 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.647 ; 7.556 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 7.349 ; 7.309 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.559 ; 7.531 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.678 ; 7.624 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 7.448 ; 7.460 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.615 ; 7.592 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 7.068 ; 7.028 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.499 ; 7.486 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 8.039 ; 8.051 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.509 ; 7.458 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 7.821 ; 7.801 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 7.122 ; 7.095 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.774 ; 7.724 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 7.859 ; 7.870 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 7.923 ; 7.944 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.296 ; 7.305 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.281 ; 7.279 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.771 ; 7.772 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 7.870 ; 7.881 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.532 ; 7.494 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.295 ; 7.282 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.357 ; 7.333 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 7.819 ; 7.783 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.436 ; 7.410 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 7.112 ; 7.084 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.742 ; 7.738 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.774 ; 7.770 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 7.822 ; 7.868 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.720 ; 7.693 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.301 ; 7.315 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 7.249 ; 7.213 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 7.815 ; 7.771 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.496 ; 7.511 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.310 ; 7.307 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.388 ; 7.365 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 8.883 ; 9.018 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.357 ; 7.318 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.439 ; 8.545 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 7.068 ; 7.028 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.630 ; 7.625 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 8.098 ; 8.146 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.353 ; 7.328 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.482 ; 7.424 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 7.182 ; 7.156 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.566 ; 7.496 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 7.810 ; 7.820 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 8.050 ; 8.067 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.296 ; 7.226 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.347 ; 7.342 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.310 ; 7.239 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.598 ; 7.567 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.349 ; 7.318 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.762 ; 8.870 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.619 ; 7.622 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.655 ; 7.644 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.420 ; 7.398 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.341 ; 7.295 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.456 ; 7.421 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.435 ; 7.404 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 7.143 ; 7.112 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.265 ; 7.276 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 7.820 ; 7.775 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.337 ; 7.303 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.687 ; 8.772 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.364 ; 7.350 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.433 ; 7.344 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 7.148 ; 7.108 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.355 ; 7.328 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.464 ; 7.410 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 7.248 ; 7.259 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.409 ; 7.386 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 7.090 ; 7.050 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.521 ; 7.508 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 8.061 ; 8.073 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.531 ; 7.480 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 7.843 ; 7.823 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 7.144 ; 7.117 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.796 ; 7.746 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 7.881 ; 7.892 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 7.945 ; 7.966 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.318 ; 7.327 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.303 ; 7.301 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.793 ; 7.794 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 7.892 ; 7.903 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.554 ; 7.516 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.317 ; 7.304 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.379 ; 7.355 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 7.841 ; 7.805 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.458 ; 7.432 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 7.134 ; 7.106 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.764 ; 7.760 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.796 ; 7.792 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 7.844 ; 7.890 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.742 ; 7.715 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.323 ; 7.337 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 7.271 ; 7.235 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 7.837 ; 7.793 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.518 ; 7.533 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.332 ; 7.329 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.410 ; 7.387 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 8.905 ; 9.040 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.379 ; 7.340 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.461 ; 8.567 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 7.090 ; 7.050 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.652 ; 7.647 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 8.120 ; 8.168 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.375 ; 7.350 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.504 ; 7.446 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 7.204 ; 7.178 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.588 ; 7.518 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 7.832 ; 7.842 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 8.072 ; 8.089 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.318 ; 7.248 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.369 ; 7.364 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.332 ; 7.261 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.620 ; 7.589 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.371 ; 7.340 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.784 ; 8.892 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.641 ; 7.644 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.677 ; 7.666 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.442 ; 7.420 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.363 ; 7.317 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.478 ; 7.443 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.457 ; 7.426 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 7.165 ; 7.134 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.287 ; 7.298 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 7.842 ; 7.797 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.359 ; 7.325 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.709 ; 8.794 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.386 ; 7.372 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.455 ; 7.366 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 7.170 ; 7.130 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.377 ; 7.350 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.486 ; 7.432 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 7.270 ; 7.281 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.431 ; 7.408 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+
=======
-----------------------------------------------------
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
-----------------------------------------------------
No paths to report.


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 5.885 ;    ;    ; 6.265 ;
; select     ; out         ; 6.111 ;    ;    ; 6.521 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 5.762 ;    ;    ; 6.131 ;
; select     ; out         ; 5.963 ;    ;    ; 6.351 ;
+------------+-------------+-------+----+----+-------+
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 119.09 MHz ; 119.09 MHz      ; div_32bit:division|count[10] ;                                                               ;
; 297.44 MHz ; 250.0 MHz       ; opcode[0]                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; div_32bit:division|count[10] ; -7.397 ; -369.637      ;
; opcode[0]                    ; -1.181 ; -55.034       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; opcode[0]                    ; -0.427 ; -13.518       ;
; div_32bit:division|count[10] ; -0.020 ; -0.020        ;
+------------------------------+--------+---------------+
=======
-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


<<<<<<< HEAD
+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; opcode[0]                    ; -3.000 ; -3.000        ;
; div_32bit:division|count[10] ; 0.449  ; 0.000         ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_32bit:division|count[10]'                                                                                                                  ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -7.397 ; div_32bit:division|count[28] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 7.548      ;
; -7.396 ; div_32bit:division|count[25] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 7.547      ;
; -7.372 ; div_32bit:division|count[28] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.125     ; 7.529      ;
; -7.371 ; div_32bit:division|count[25] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.125     ; 7.528      ;
; -7.356 ; div_32bit:division|count[28] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.127     ; 7.501      ;
; -7.355 ; div_32bit:division|count[25] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.127     ; 7.500      ;
; -7.331 ; div_32bit:division|count[28] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.126     ; 7.482      ;
; -7.330 ; div_32bit:division|count[25] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.126     ; 7.481      ;
; -7.324 ; div_32bit:division|count[28] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.537      ;
; -7.323 ; div_32bit:division|count[28] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.073     ; 7.535      ;
; -7.323 ; div_32bit:division|count[25] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.536      ;
; -7.322 ; div_32bit:division|count[25] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.073     ; 7.534      ;
; -7.271 ; div_32bit:division|count[28] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.121     ; 7.466      ;
; -7.271 ; div_32bit:division|count[26] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.133     ; 7.421      ;
; -7.270 ; div_32bit:division|count[25] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.121     ; 7.465      ;
; -7.261 ; div_32bit:division|count[28] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.481      ;
; -7.260 ; div_32bit:division|count[25] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.480      ;
; -7.257 ; div_32bit:division|count[28] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.076     ; 7.470      ;
; -7.256 ; div_32bit:division|count[25] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.076     ; 7.469      ;
; -7.246 ; div_32bit:division|count[26] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.126     ; 7.402      ;
; -7.230 ; div_32bit:division|count[26] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.128     ; 7.374      ;
; -7.224 ; div_32bit:division|count[28] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.075     ; 7.439      ;
; -7.223 ; div_32bit:division|count[25] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.075     ; 7.438      ;
; -7.205 ; div_32bit:division|count[26] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.127     ; 7.355      ;
; -7.203 ; div_32bit:division|count[28] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.119     ; 7.359      ;
; -7.202 ; div_32bit:division|count[25] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.119     ; 7.358      ;
; -7.200 ; div_32bit:division|count[28] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.076     ; 7.412      ;
; -7.199 ; div_32bit:division|count[25] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.076     ; 7.411      ;
; -7.198 ; div_32bit:division|count[26] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.072     ; 7.410      ;
; -7.197 ; div_32bit:division|count[28] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.418      ;
; -7.197 ; div_32bit:division|count[26] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.074     ; 7.408      ;
; -7.196 ; div_32bit:division|count[25] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.417      ;
; -7.188 ; div_32bit:division|count[28] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.043     ; 7.435      ;
; -7.187 ; div_32bit:division|count[25] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.043     ; 7.434      ;
; -7.182 ; div_32bit:division|count[28] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.433      ;
; -7.181 ; div_32bit:division|count[25] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.432      ;
; -7.179 ; div_32bit:division|count[28] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.390      ;
; -7.178 ; div_32bit:division|count[25] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.389      ;
; -7.171 ; div_32bit:division|count[28] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.043     ; 7.416      ;
; -7.170 ; div_32bit:division|count[25] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.043     ; 7.415      ;
; -7.164 ; div_32bit:division|count[27] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.130     ; 7.317      ;
; -7.158 ; div_32bit:division|count[28] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.042     ; 7.435      ;
; -7.157 ; div_32bit:division|count[25] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.042     ; 7.434      ;
; -7.145 ; div_32bit:division|count[26] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.122     ; 7.339      ;
; -7.139 ; div_32bit:division|count[27] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.123     ; 7.298      ;
; -7.135 ; div_32bit:division|count[26] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.072     ; 7.354      ;
; -7.131 ; div_32bit:division|count[26] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.077     ; 7.343      ;
; -7.123 ; div_32bit:division|count[27] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.125     ; 7.270      ;
; -7.115 ; div_32bit:division|count[28] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.045     ; 7.364      ;
; -7.114 ; div_32bit:division|count[28] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.041     ; 7.388      ;
; -7.114 ; div_32bit:division|count[25] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.045     ; 7.363      ;
; -7.113 ; div_32bit:division|count[25] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.041     ; 7.387      ;
; -7.110 ; div_32bit:division|count[29] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.128     ; 7.265      ;
; -7.109 ; div_32bit:division|count[28] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.131     ; 7.412      ;
; -7.108 ; div_32bit:division|count[25] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.131     ; 7.411      ;
; -7.098 ; div_32bit:division|count[28] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.075     ; 7.308      ;
; -7.098 ; div_32bit:division|count[27] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.124     ; 7.251      ;
; -7.098 ; div_32bit:division|count[26] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.076     ; 7.312      ;
; -7.097 ; div_32bit:division|count[25] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.075     ; 7.307      ;
; -7.091 ; div_32bit:division|count[28] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.120     ; 7.393      ;
; -7.091 ; div_32bit:division|count[27] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.069     ; 7.306      ;
; -7.090 ; div_32bit:division|count[27] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.071     ; 7.304      ;
; -7.090 ; div_32bit:division|count[25] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.120     ; 7.392      ;
; -7.085 ; div_32bit:division|count[29] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.121     ; 7.246      ;
; -7.080 ; div_32bit:division|count[28] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.023      ; 7.294      ;
; -7.079 ; div_32bit:division|count[25] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.023      ; 7.293      ;
; -7.077 ; div_32bit:division|count[26] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.120     ; 7.232      ;
; -7.074 ; div_32bit:division|count[26] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.077     ; 7.285      ;
; -7.071 ; div_32bit:division|count[26] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.072     ; 7.291      ;
; -7.069 ; div_32bit:division|count[29] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.123     ; 7.218      ;
; -7.062 ; div_32bit:division|count[28] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.042     ; 7.341      ;
; -7.062 ; div_32bit:division|count[26] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.044     ; 7.308      ;
; -7.061 ; div_32bit:division|count[25] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.042     ; 7.340      ;
; -7.056 ; div_32bit:division|count[26] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.040     ; 7.306      ;
; -7.055 ; div_32bit:division|count[30] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.198     ; 7.140      ;
; -7.053 ; div_32bit:division|count[26] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.072     ; 7.263      ;
; -7.045 ; div_32bit:division|count[26] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.044     ; 7.289      ;
; -7.044 ; div_32bit:division|count[29] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.122     ; 7.199      ;
; -7.038 ; div_32bit:division|count[27] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.119     ; 7.235      ;
; -7.037 ; div_32bit:division|count[29] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.067     ; 7.254      ;
; -7.036 ; div_32bit:division|count[29] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.069     ; 7.252      ;
; -7.032 ; div_32bit:division|count[26] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.043     ; 7.308      ;
; -7.030 ; div_32bit:division|count[28] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.316      ;
; -7.030 ; div_32bit:division|count[30] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.191     ; 7.121      ;
; -7.029 ; div_32bit:division|count[25] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.315      ;
; -7.028 ; div_32bit:division|count[27] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.069     ; 7.250      ;
; -7.024 ; div_32bit:division|count[27] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.074     ; 7.239      ;
; -7.014 ; div_32bit:division|count[30] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.193     ; 7.093      ;
; -7.013 ; div_32bit:division|count[28] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.395      ;
; -7.012 ; div_32bit:division|count[25] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.394      ;
; -6.999 ; div_32bit:division|count[28] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.382      ;
; -6.998 ; div_32bit:division|count[25] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.039     ; 7.381      ;
; -6.991 ; div_32bit:division|count[27] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.073     ; 7.208      ;
; -6.989 ; div_32bit:division|count[30] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.192     ; 7.074      ;
; -6.989 ; div_32bit:division|count[26] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 7.237      ;
; -6.988 ; div_32bit:division|count[26] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.042     ; 7.261      ;
; -6.984 ; div_32bit:division|count[29] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.117     ; 7.183      ;
; -6.983 ; div_32bit:division|count[26] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.132     ; 7.285      ;
; -6.982 ; div_32bit:division|count[30] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.137     ; 7.129      ;
; -6.981 ; div_32bit:division|count[30] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.139     ; 7.127      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'opcode[0]'                                                                    ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.181 ; opcode[0] ; C_reg[22]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.870      ; 4.851      ;
; -1.168 ; opcode[0] ; C_reg[14]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.859      ; 4.821      ;
; -1.153 ; opcode[0] ; C_reg[30]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.869      ; 4.818      ;
; -1.110 ; opcode[0] ; C_reg[29]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.890      ; 4.797      ;
; -1.108 ; opcode[0] ; C_reg[17]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.869      ; 4.771      ;
; -1.098 ; opcode[0] ; C_reg[26]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.862      ; 4.756      ;
; -1.039 ; opcode[0] ; C_reg[4]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.854      ; 4.687      ;
; -1.036 ; opcode[0] ; C_reg[31]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.853      ; 4.689      ;
; -1.036 ; opcode[0] ; C_reg[22]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.881      ; 4.717      ;
; -1.034 ; opcode[0] ; C_reg[6]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.880      ; 4.712      ;
; -1.018 ; opcode[0] ; C_reg[17]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.880      ; 4.692      ;
; -1.006 ; opcode[0] ; C_reg[14]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.870      ; 4.670      ;
; -0.996 ; opcode[0] ; C_reg[60]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.005      ; 4.702      ;
; -0.982 ; opcode[0] ; C_reg[9]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.873      ; 4.653      ;
; -0.975 ; opcode[0] ; C_reg[39]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.868      ; 4.643      ;
; -0.966 ; opcode[0] ; C_reg[54]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.976      ; 4.643      ;
; -0.959 ; opcode[0] ; C_reg[29]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.901      ; 4.657      ;
; -0.957 ; opcode[0] ; C_reg[6]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.891      ; 4.646      ;
; -0.951 ; opcode[0] ; C_reg[51]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.882      ; 4.631      ;
; -0.949 ; opcode[0] ; C_reg[30]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.880      ; 4.625      ;
; -0.948 ; opcode[0] ; C_reg[12]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.870      ; 4.619      ;
; -0.947 ; opcode[0] ; C_reg[27]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.873      ; 4.622      ;
; -0.946 ; opcode[0] ; C_reg[26]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.873      ; 4.615      ;
; -0.935 ; opcode[0] ; C_reg[52]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.869      ; 4.601      ;
; -0.931 ; opcode[0] ; C_reg[8]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.862      ; 4.587      ;
; -0.929 ; opcode[0] ; C_reg[7]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.879      ; 4.604      ;
; -0.927 ; opcode[0] ; C_reg[4]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.865      ; 4.586      ;
; -0.925 ; opcode[0] ; C_reg[62]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.876      ; 4.595      ;
; -0.914 ; opcode[0] ; C_reg[40]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.884      ; 4.596      ;
; -0.906 ; opcode[0] ; C_reg[38]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.869      ; 4.569      ;
; -0.894 ; opcode[0] ; C_reg[42]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.885      ; 4.573      ;
; -0.894 ; opcode[0] ; C_reg[59]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.867      ; 4.562      ;
; -0.882 ; opcode[0] ; C_reg[24]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.005      ; 4.588      ;
; -0.879 ; opcode[0] ; C_reg[33]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.012      ; 4.589      ;
; -0.879 ; opcode[0] ; C_reg[46]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.031      ; 4.612      ;
; -0.877 ; opcode[0] ; C_reg[31]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.864      ; 4.541      ;
; -0.869 ; opcode[0] ; C_reg[20]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.871      ; 4.540      ;
; -0.867 ; opcode[0] ; C_reg[9]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.884      ; 4.549      ;
; -0.865 ; opcode[0] ; C_reg[60]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.016      ; 4.582      ;
; -0.861 ; opcode[0] ; C_reg[56]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.009      ; 4.573      ;
; -0.857 ; opcode[0] ; C_reg[13]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.032      ; 4.590      ;
; -0.853 ; opcode[0] ; C_reg[37]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.881      ; 4.532      ;
; -0.853 ; opcode[0] ; C_reg[54]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.987      ; 4.541      ;
; -0.851 ; opcode[0] ; C_reg[25]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.992      ; 4.542      ;
; -0.849 ; opcode[0] ; C_reg[49]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.882      ; 4.531      ;
; -0.847 ; opcode[0] ; C_reg[50]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.997      ; 4.546      ;
; -0.844 ; opcode[0] ; C_reg[39]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.879      ; 4.523      ;
; -0.843 ; opcode[0] ; C_reg[58]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.859      ; 4.500      ;
; -0.842 ; opcode[0] ; C_reg[27]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.884      ; 4.528      ;
; -0.839 ; opcode[0] ; C_reg[28]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.004      ; 4.542      ;
; -0.836 ; opcode[0] ; C_reg[44]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.030      ; 4.561      ;
; -0.832 ; opcode[0] ; C_reg[48]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.016      ; 4.545      ;
; -0.825 ; opcode[0] ; C_reg[15]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.985      ; 4.511      ;
; -0.824 ; opcode[0] ; C_reg[2]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.882      ; 4.500      ;
; -0.820 ; opcode[0] ; C_reg[10]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.872      ; 4.486      ;
; -0.820 ; opcode[0] ; C_reg[51]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.893      ; 4.511      ;
; -0.818 ; opcode[0] ; C_reg[16]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.995      ; 4.512      ;
; -0.808 ; opcode[0] ; C_reg[21]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.984      ; 4.489      ;
; -0.806 ; opcode[0] ; C_reg[34]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.011      ; 4.516      ;
; -0.799 ; opcode[0] ; C_reg[57]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.861      ; 4.461      ;
; -0.794 ; opcode[0] ; C_reg[62]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.887      ; 4.475      ;
; -0.790 ; opcode[0] ; C_reg[36]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.881      ; 4.472      ;
; -0.787 ; opcode[0] ; C_reg[47]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.026      ; 4.512      ;
; -0.783 ; opcode[0] ; C_reg[40]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.895      ; 4.476      ;
; -0.780 ; opcode[0] ; C_reg[19]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.017      ; 4.499      ;
; -0.779 ; opcode[0] ; C_reg[8]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.873      ; 4.446      ;
; -0.778 ; opcode[0] ; C_reg[46]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.042      ; 4.522      ;
; -0.775 ; opcode[0] ; C_reg[24]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.016      ; 4.492      ;
; -0.774 ; opcode[0] ; C_reg[12]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.881      ; 4.456      ;
; -0.771 ; opcode[0] ; C_reg[13]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.043      ; 4.515      ;
; -0.768 ; opcode[0] ; C_reg[7]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.890      ; 4.454      ;
; -0.766 ; opcode[0] ; C_reg[38]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.880      ; 4.440      ;
; -0.763 ; opcode[0] ; C_reg[59]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.878      ; 4.442      ;
; -0.762 ; opcode[0] ; C_reg[61]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.007      ; 4.471      ;
; -0.762 ; opcode[0] ; C_reg[25]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.003      ; 4.464      ;
; -0.756 ; opcode[0] ; C_reg[43]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.031      ; 4.490      ;
; -0.752 ; opcode[0] ; C_reg[18]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.983      ; 4.433      ;
; -0.752 ; opcode[0] ; C_reg[20]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.882      ; 4.434      ;
; -0.751 ; opcode[0] ; C_reg[3]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.986      ; 4.438      ;
; -0.747 ; opcode[0] ; C_reg[63]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.896      ; 4.439      ;
; -0.740 ; opcode[0] ; C_reg[32]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.011      ; 4.450      ;
; -0.740 ; opcode[0] ; C_reg[42]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.896      ; 4.430      ;
; -0.738 ; opcode[0] ; C_reg[58]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.870      ; 4.406      ;
; -0.734 ; opcode[0] ; C_reg[50]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.008      ; 4.444      ;
; -0.732 ; opcode[0] ; C_reg[41]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.001      ; 4.428      ;
; -0.723 ; opcode[0] ; C_reg[33]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.023      ; 4.444      ;
; -0.722 ; opcode[0] ; C_reg[37]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.892      ; 4.412      ;
; -0.720 ; opcode[0] ; C_reg[56]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.020      ; 4.443      ;
; -0.719 ; opcode[0] ; C_reg[5]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.010      ; 4.430      ;
; -0.718 ; opcode[0] ; C_reg[16]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.006      ; 4.423      ;
; -0.718 ; opcode[0] ; C_reg[49]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.893      ; 4.411      ;
; -0.715 ; opcode[0] ; C_reg[28]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.015      ; 4.429      ;
; -0.712 ; opcode[0] ; C_reg[55]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.013      ; 4.420      ;
; -0.712 ; opcode[0] ; C_reg[48]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.027      ; 4.436      ;
; -0.711 ; opcode[0] ; C_reg[11]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.868      ; 4.377      ;
; -0.697 ; opcode[0] ; C_reg[52]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.880      ; 4.374      ;
; -0.696 ; opcode[0] ; C_reg[2]$latch  ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.893      ; 4.383      ;
; -0.692 ; opcode[0] ; C_reg[21]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.995      ; 4.384      ;
; -0.688 ; opcode[0] ; C_reg[10]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 3.883      ; 4.365      ;
; -0.686 ; opcode[0] ; C_reg[47]$latch ; opcode[0]    ; opcode[0]   ; 0.500        ; 4.037      ; 4.422      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'opcode[0]'                                                                                                        ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; -0.427 ; div_32bit:division|Q_reg[14] ; C_reg[46]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.399      ; 1.002      ;
; -0.422 ; div_32bit:division|Q_reg[9]  ; C_reg[41]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.378      ; 0.986      ;
; -0.403 ; div_32bit:division|Q_reg[13] ; C_reg[45]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.396      ; 1.023      ;
; -0.372 ; div_32bit:division|Q_reg[0]  ; C_reg[32]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.384      ; 1.042      ;
; -0.368 ; div_32bit:division|Q_reg[12] ; C_reg[44]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.400      ; 1.062      ;
; -0.365 ; div_32bit:division|Q_reg[15] ; C_reg[47]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.395      ; 1.060      ;
; -0.361 ; div_32bit:division|Q_reg[11] ; C_reg[43]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.404      ; 1.073      ;
; -0.358 ; div_32bit:division|Q_reg[28] ; C_reg[60]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.390      ; 1.062      ;
; -0.344 ; div_32bit:division|Q_reg[23] ; C_reg[55]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.402      ; 1.088      ;
; -0.338 ; div_32bit:division|A_reg[0]  ; C_reg[0]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.411      ; 1.103      ;
; -0.332 ; div_32bit:division|Q_reg[2]  ; C_reg[34]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.382      ; 1.080      ;
; -0.329 ; div_32bit:division|A_reg[25] ; C_reg[25]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.394      ; 1.095      ;
; -0.324 ; div_32bit:division|A_reg[5]  ; C_reg[5]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.404      ; 1.110      ;
; -0.323 ; div_32bit:division|Q_reg[1]  ; C_reg[33]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.383      ; 1.090      ;
; -0.320 ; div_32bit:division|A_reg[23] ; C_reg[23]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.405      ; 1.115      ;
; -0.312 ; div_32bit:division|Q_reg[29] ; C_reg[61]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.391      ; 1.109      ;
; -0.309 ; div_32bit:division|Q_reg[18] ; C_reg[50]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.384      ; 1.105      ;
; -0.307 ; div_32bit:division|Q_reg[22] ; C_reg[54]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.362      ; 1.085      ;
; -0.300 ; div_32bit:division|A_reg[3]  ; C_reg[3]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.384      ; 1.114      ;
; -0.300 ; div_32bit:division|Q_reg[24] ; C_reg[56]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.404      ; 1.134      ;
; -0.296 ; div_32bit:division|Q_reg[16] ; C_reg[48]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.416      ; 1.150      ;
; -0.295 ; div_32bit:division|A_reg[15] ; C_reg[15]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.386      ; 1.121      ;
; -0.290 ; div_32bit:division|Q_reg[3]  ; C_reg[35]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.379      ; 1.119      ;
; -0.286 ; div_32bit:division|A_reg[1]  ; C_reg[1]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.418      ; 1.162      ;
; -0.279 ; div_32bit:division|A_reg[16] ; C_reg[16]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.385      ; 1.136      ;
; -0.265 ; div_32bit:division|Q_reg[21] ; C_reg[53]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.271      ; 1.036      ;
; -0.263 ; div_32bit:division|A_reg[28] ; C_reg[28]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.296      ; 1.063      ;
; -0.261 ; div_32bit:division|Q_reg[19] ; C_reg[51]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.261      ; 1.030      ;
; -0.255 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.175      ; 3.920      ;
; -0.248 ; opcode[0]                    ; C_reg[23]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.137      ; 3.889      ;
; -0.243 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.147      ; 3.904      ;
; -0.242 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.169      ; 3.927      ;
; -0.237 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.156      ; 3.919      ;
; -0.231 ; div_32bit:division|A_reg[13] ; C_reg[13]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.278      ; 1.077      ;
; -0.229 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.150      ; 3.921      ;
; -0.207 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.174      ; 3.967      ;
; -0.206 ; div_32bit:division|A_reg[10] ; C_reg[10]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.246      ; 1.070      ;
; -0.202 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.125      ; 3.923      ;
; -0.202 ; div_32bit:division|A_reg[19] ; C_reg[19]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.284      ; 1.112      ;
; -0.196 ; div_32bit:division|Q_reg[17] ; C_reg[49]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.261      ; 1.095      ;
; -0.194 ; opcode[0]                    ; C_reg[35]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.137      ; 3.943      ;
; -0.194 ; div_32bit:division|A_reg[24] ; C_reg[24]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.296      ; 1.132      ;
; -0.189 ; div_32bit:division|Q_reg[6]  ; C_reg[38]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.256      ; 1.097      ;
; -0.188 ; div_32bit:division|A_reg[21] ; C_reg[21]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.241      ; 1.083      ;
; -0.188 ; div_32bit:division|Q_reg[8]  ; C_reg[40]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.254      ; 1.096      ;
; -0.187 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.173      ; 3.986      ;
; -0.184 ; div_32bit:division|Q_reg[25] ; C_reg[57]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.248      ; 1.094      ;
; -0.182 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.154      ; 3.972      ;
; -0.174 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.155      ; 3.981      ;
; -0.174 ; div_32bit:division|A_reg[18] ; C_reg[18]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.242      ; 1.098      ;
; -0.169 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.170      ; 4.001      ;
; -0.166 ; div_32bit:division|A_reg[11] ; C_reg[11]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.254      ; 1.118      ;
; -0.160 ; div_32bit:division|Q_reg[27] ; C_reg[59]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.245      ; 1.115      ;
; -0.158 ; div_32bit:division|A_reg[2]  ; C_reg[2]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.268      ; 1.140      ;
; -0.157 ; opcode[0]                    ; C_reg[1]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.168      ; 4.011      ;
; -0.157 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.174      ; 4.017      ;
; -0.154 ; opcode[0]                    ; C_reg[18]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.125      ; 3.971      ;
; -0.154 ; div_32bit:division|Q_reg[4]  ; C_reg[36]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.259      ; 1.135      ;
; -0.151 ; div_32bit:division|Q_reg[20] ; C_reg[52]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.264      ; 1.143      ;
; -0.148 ; opcode[0]                    ; C_reg[5]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.152      ; 4.004      ;
; -0.148 ; div_32bit:division|Q_reg[26] ; C_reg[58]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.246      ; 1.128      ;
; -0.145 ; div_32bit:division|A_reg[4]  ; C_reg[4]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.248      ; 1.133      ;
; -0.145 ; div_32bit:division|Q_reg[5]  ; C_reg[37]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.262      ; 1.147      ;
; -0.142 ; opcode[0]                    ; C_reg[19]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.160      ; 4.018      ;
; -0.142 ; div_32bit:division|A_reg[27] ; C_reg[27]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.129      ; 1.017      ;
; -0.141 ; opcode[0]                    ; C_reg[28]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.146      ; 4.005      ;
; -0.134 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.176      ; 4.042      ;
; -0.131 ; opcode[0]                    ; C_reg[15]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.126      ; 3.995      ;
; -0.127 ; div_32bit:division|Q_reg[7]  ; C_reg[39]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.256      ; 1.159      ;
; -0.126 ; div_32bit:division|Q_reg[31] ; C_reg[63]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.262      ; 1.166      ;
; -0.123 ; opcode[0]                    ; C_reg[32]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.154      ; 4.031      ;
; -0.121 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.157      ; 4.036      ;
; -0.120 ; opcode[0]                    ; C_reg[41]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.143      ; 4.023      ;
; -0.117 ; div_32bit:division|A_reg[12] ; C_reg[12]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.256      ; 1.169      ;
; -0.115 ; opcode[0]                    ; C_reg[60]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.147      ; 4.032      ;
; -0.111 ; opcode[0]                    ; C_reg[0]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.182      ; 4.071      ;
; -0.111 ; div_32bit:division|A_reg[9]  ; C_reg[9]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.248      ; 1.167      ;
; -0.109 ; opcode[0]                    ; C_reg[35]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.138      ; 4.029      ;
; -0.107 ; div_32bit:division|Q_reg[30] ; C_reg[62]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.253      ; 1.176      ;
; -0.105 ; opcode[0]                    ; C_reg[23]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.138      ; 4.033      ;
; -0.104 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.151      ; 4.047      ;
; -0.102 ; div_32bit:division|A_reg[17] ; C_reg[17]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.233      ; 1.161      ;
; -0.098 ; opcode[0]                    ; C_reg[3]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.127      ; 4.029      ;
; -0.097 ; div_32bit:division|A_reg[14] ; C_reg[14]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.236      ; 1.169      ;
; -0.094 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.148      ; 4.054      ;
; -0.088 ; opcode[0]                    ; C_reg[51]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.018      ; 3.930      ;
; -0.085 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.126      ; 4.041      ;
; -0.083 ; opcode[0]                    ; C_reg[36]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.017      ; 3.934      ;
; -0.083 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.155      ; 4.072      ;
; -0.077 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.156      ; 4.079      ;
; -0.076 ; opcode[0]                    ; C_reg[30]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.004      ; 3.928      ;
; -0.074 ; opcode[0]                    ; C_reg[45]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.169      ; 4.095      ;
; -0.074 ; opcode[0]                    ; C_reg[1]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.169      ; 4.095      ;
; -0.072 ; opcode[0]                    ; C_reg[48]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.158      ; 4.086      ;
; -0.063 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.175      ; 4.112      ;
; -0.060 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.175      ; 4.115      ;
; -0.058 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.174      ; 4.116      ;
; -0.056 ; opcode[0]                    ; C_reg[28]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.147      ; 4.091      ;
; -0.053 ; opcode[0]                    ; C_reg[56]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.151      ; 4.098      ;
; -0.050 ; opcode[0]                    ; C_reg[19]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 4.161      ; 4.111      ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_32bit:division|count[10]'                                                                                                                   ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.020 ; div_32bit:division|count[10] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.957      ; 2.937      ;
; 0.012  ; div_32bit:division|count[10] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 3.022      ; 3.034      ;
; 0.049  ; div_32bit:division|count[10] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.950      ; 2.999      ;
; 0.055  ; div_32bit:division|count[10] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.954      ; 3.009      ;
; 0.065  ; div_32bit:division|count[10] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.957      ; 3.022      ;
; 0.083  ; div_32bit:division|count[10] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.953      ; 3.036      ;
; 0.091  ; div_32bit:division|count[10] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.874      ; 2.965      ;
; 0.099  ; div_32bit:division|count[10] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.924      ; 3.023      ;
; 0.099  ; div_32bit:division|count[10] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.953      ; 3.052      ;
; 0.104  ; div_32bit:division|count[10] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.956      ; 3.060      ;
; 0.110  ; div_32bit:division|count[10] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.919      ; 3.029      ;
; 0.114  ; div_32bit:division|Q_reg[9]  ; div_32bit:division|Q_reg[10] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.178      ; 0.292      ;
; 0.115  ; div_32bit:division|count[10] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.952      ; 3.067      ;
; 0.122  ; div_32bit:division|count[10] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.872      ; 2.994      ;
; 0.142  ; div_32bit:division|count[10] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.956      ; 3.098      ;
; 0.148  ; div_32bit:division|count[10] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.918      ; 3.066      ;
; 0.157  ; div_32bit:division|count[10] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.861      ; 3.018      ;
; 0.162  ; div_32bit:division|count[10] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.956      ; 3.118      ;
; 0.193  ; div_32bit:division|count[10] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.952      ; 3.145      ;
; 0.219  ; div_32bit:division|count[10] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.918      ; 3.137      ;
; 0.222  ; div_32bit:division|count[10] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.873      ; 3.095      ;
; 0.315  ; div_32bit:division|count[10] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.860      ; 3.175      ;
; 0.338  ; div_32bit:division|Q_reg[17] ; div_32bit:division|Q_reg[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.035      ; 0.373      ;
; 0.338  ; div_32bit:division|Q_reg[8]  ; div_32bit:division|Q_reg[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.035      ; 0.373      ;
; 0.340  ; div_32bit:division|Q_reg[6]  ; div_32bit:division|Q_reg[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.034      ; 0.374      ;
; 0.345  ; div_32bit:division|Q_reg[13] ; div_32bit:division|Q_reg[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 0.384      ;
; 0.345  ; div_32bit:division|Q_reg[0]  ; div_32bit:division|Q_reg[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 0.384      ;
; 0.347  ; div_32bit:division|Q_reg[1]  ; div_32bit:division|Q_reg[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.037      ; 0.384      ;
; 0.348  ; div_32bit:division|Q_reg[14] ; div_32bit:division|Q_reg[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 0.384      ;
; 0.349  ; div_32bit:division|Q_reg[29] ; div_32bit:division|Q_reg[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 0.385      ;
; 0.349  ; div_32bit:division|Q_reg[28] ; div_32bit:division|Q_reg[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.038      ; 0.387      ;
; 0.349  ; div_32bit:division|Q_reg[25] ; div_32bit:division|Q_reg[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 0.385      ;
; 0.351  ; div_32bit:division|Q_reg[21] ; div_32bit:division|Q_reg[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.035      ; 0.386      ;
; 0.352  ; div_32bit:division|Q_reg[4]  ; div_32bit:division|Q_reg[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.033      ; 0.385      ;
; 0.405  ; div_32bit:division|Q_reg[24] ; div_32bit:division|Q_reg[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.037      ; 0.442      ;
; 0.407  ; div_32bit:division|Q_reg[3]  ; div_32bit:division|Q_reg[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 0.443      ;
; 0.412  ; div_32bit:division|Q_reg[11] ; div_32bit:division|Q_reg[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.040      ; 0.452      ;
; 0.413  ; div_32bit:division|Q_reg[27] ; div_32bit:division|Q_reg[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 0.449      ;
; 0.413  ; div_32bit:division|Q_reg[18] ; div_32bit:division|Q_reg[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.038      ; 0.451      ;
; 0.413  ; div_32bit:division|Q_reg[12] ; div_32bit:division|Q_reg[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.037      ; 0.450      ;
; 0.417  ; div_32bit:division|Q_reg[22] ; div_32bit:division|Q_reg[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.035      ; 0.452      ;
; 0.508  ; div_32bit:division|count[10] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 3.022      ; 3.050      ;
; 0.523  ; div_32bit:division|count[10] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.957      ; 3.000      ;
; 0.537  ; div_32bit:division|Q_reg[16] ; div_32bit:division|Q_reg[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.051      ; 0.588      ;
; 0.555  ; div_32bit:division|count[10] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.957      ; 3.032      ;
; 0.579  ; div_32bit:division|count[10] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.953      ; 3.052      ;
; 0.587  ; div_32bit:division|count[10] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.874      ; 2.981      ;
; 0.591  ; div_32bit:division|count[10] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.950      ; 3.061      ;
; 0.606  ; div_32bit:division|count[10] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.919      ; 3.045      ;
; 0.616  ; div_32bit:division|count[10] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.954      ; 3.090      ;
; 0.638  ; div_32bit:division|count[10] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.956      ; 3.114      ;
; 0.641  ; div_32bit:division|count[10] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.924      ; 3.085      ;
; 0.646  ; div_32bit:division|count[10] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.956      ; 3.122      ;
; 0.651  ; div_32bit:division|count[10] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.956      ; 3.127      ;
; 0.659  ; div_32bit:division|count[10] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.953      ; 3.132      ;
; 0.664  ; div_32bit:division|count[10] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.872      ; 3.056      ;
; 0.677  ; div_32bit:division|count[10] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.952      ; 3.149      ;
; 0.681  ; div_32bit:division|Q_reg[20] ; div_32bit:division|Q_reg[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.052      ; 0.733      ;
; 0.689  ; div_32bit:division|count[10] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.952      ; 3.161      ;
; 0.690  ; div_32bit:division|count[10] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.918      ; 3.128      ;
; 0.699  ; div_32bit:division|count[10] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.861      ; 3.080      ;
; 0.715  ; div_32bit:division|count[10] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.918      ; 3.153      ;
; 0.718  ; div_32bit:division|count[10] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.873      ; 3.111      ;
; 0.719  ; div_32bit:division|Q_reg[15] ; div_32bit:division|Q_reg[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.004      ; 0.723      ;
; 0.763  ; div_32bit:division|Q_reg[19] ; div_32bit:division|Q_reg[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.019      ; 0.782      ;
; 0.799  ; div_32bit:division|A_reg[3]  ; div_32bit:division|A_reg[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.033      ; 0.832      ;
; 0.823  ; div_32bit:division|Q_reg[2]  ; div_32bit:division|Q_reg[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.022      ; 0.845      ;
; 0.856  ; div_32bit:division|A_reg[6]  ; div_32bit:division|A_reg[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.044      ; 0.900      ;
; 0.867  ; div_32bit:division|count[10] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.923      ; 3.790      ;
; 0.871  ; div_32bit:division|count[10] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.860      ; 3.251      ;
; 0.889  ; div_32bit:division|count[10] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.923      ; 3.812      ;
; 0.900  ; div_32bit:division|count[10] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.919      ; 3.819      ;
; 0.906  ; div_32bit:division|Q_reg[31] ; div_32bit:division|A_reg[0]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.038      ; 0.944      ;
; 0.943  ; div_32bit:division|count[10] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.921      ; 3.864      ;
; 0.946  ; div_32bit:division|count[10] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.871      ; 3.817      ;
; 0.954  ; div_32bit:division|count[30] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.043      ; 0.997      ;
; 0.982  ; div_32bit:division|count[10] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.865      ; 3.847      ;
; 0.982  ; div_32bit:division|count[10] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.923      ; 3.905      ;
; 1.010  ; div_32bit:division|Q_reg[30] ; div_32bit:division|Q_reg[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.048      ; 1.058      ;
; 1.027  ; div_32bit:division|count[10] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.866      ; 3.893      ;
; 1.074  ; div_32bit:division|count[10] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.867      ; 3.941      ;
; 1.080  ; div_32bit:division|count[29] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 1.119      ;
; 1.094  ; div_32bit:division|count[27] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 1.133      ;
; 1.106  ; div_32bit:division|count[31] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 1.142      ;
; 1.132  ; div_32bit:division|Q_reg[26] ; div_32bit:division|Q_reg[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.045      ; 1.177      ;
; 1.133  ; div_32bit:division|count[28] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 1.172      ;
; 1.143  ; div_32bit:division|count[26] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.040      ; 1.183      ;
; 1.154  ; div_32bit:division|A_reg[5]  ; div_32bit:division|A_reg[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.184      ; 1.338      ;
; 1.159  ; div_32bit:division|count[29] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.109      ; 1.268      ;
; 1.172  ; div_32bit:division|count[28] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.105      ; 1.277      ;
; 1.176  ; div_32bit:division|A_reg[1]  ; div_32bit:division|A_reg[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 1.212      ;
; 1.223  ; div_32bit:division|count[27] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.107      ; 1.330      ;
; 1.231  ; div_32bit:division|A_reg[2]  ; div_32bit:division|A_reg[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.028      ; 1.259      ;
; 1.239  ; div_32bit:division|count[25] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.039      ; 1.278      ;
; 1.242  ; div_32bit:division|Q_reg[10] ; div_32bit:division|Q_reg[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; -0.092     ; 1.150      ;
; 1.273  ; div_32bit:division|count[26] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.105      ; 1.378      ;
; 1.281  ; div_32bit:division|count[21] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.040      ; 1.321      ;
; 1.301  ; div_32bit:division|count[28] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.035      ; 1.336      ;
; 1.352  ; div_32bit:division|A_reg[30] ; div_32bit:division|A_reg[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.047      ; 1.399      ;
; 1.352  ; div_32bit:division|count[26] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.037      ; 1.389      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'opcode[0]'                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; opcode[0] ; Rise       ; opcode[0]             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; opcode[0]~input|o     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; Mux64~0|combout       ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[57]$latch       ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[43]$latch|datac ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[44]$latch|datac ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[46]$latch|datac ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[58]$latch       ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[8]$latch        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; Mux64~1|datad         ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[14]$latch       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[26]$latch       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[31]$latch       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[45]$latch|datac ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[47]$latch|datac ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[4]$latch        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[52]$latch       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; Mux64~2|datad         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[12]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[20]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[38]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[39]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[43]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[44]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[46]$latch       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[9]$latch        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; Mux64~0|datad         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[11]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[27]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[30]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[36]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[37]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[47]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[49]$latch       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[55]$latch|datac ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[10]$latch       ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[17]$latch       ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[22]$latch       ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[33]$latch|datac ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[41]$latch|datac ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[51]$latch       ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[59]$latch       ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[62]$latch       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[32]$latch|datac ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[34]$latch|datac ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[55]$latch       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[60]$latch|datac ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[61]$latch|datac ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[6]$latch        ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[7]$latch        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[25]$latch|datac ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[2]$latch        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[33]$latch       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[41]$latch       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[45]$latch       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[32]$latch       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[34]$latch       ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[40]$latch       ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[42]$latch       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[60]$latch       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[61]$latch       ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[16]$latch|datac ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[25]$latch       ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[29]$latch       ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[35]$latch|datac ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[3]$latch|datac  ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[53]$latch       ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[0]$latch|datac  ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[13]$latch|datac ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[15]$latch|datac ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[50]$latch|datac ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[63]$latch       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[16]$latch       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[18]$latch|datac ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[21]$latch|datac ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[3]$latch        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[0]$latch        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[13]$latch       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[15]$latch       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[50]$latch       ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[63]$latch|datad ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[18]$latch       ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[1]$latch|datac  ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[21]$latch       ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[29]$latch|datad ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[53]$latch|datad ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[54]$latch|datac ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[24]$latch|datac ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[28]$latch|datac ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[35]$latch       ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[40]$latch|datad ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[42]$latch|datad ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[1]$latch        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[2]$latch|datad  ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[54]$latch       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[56]$latch|datac ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[6]$latch|datad  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[19]$latch|datac ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[24]$latch       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[28]$latch       ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_32bit:division|count[10]'                                                            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[26]|datac     ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[29]|datac     ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[26] ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[29] ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[17]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[18]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[21]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[22]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[23]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[24]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[25]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[26]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[27]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[28]|datad     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[29]|datad     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[20]|datac     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[27]|datac     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[10]|datad     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[13]|datad     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[15]|datad     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[16]|datad     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[1]|datad      ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[2]|datad      ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[7]|datad      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[7]|datac      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[14]|datad     ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[3]|datad      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[4]|datad      ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[20] ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[27] ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[19]|datac     ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[6]|datac      ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[31]|datac     ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[19] ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[6]  ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[8]|datac      ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[31] ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[7]  ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[28]|datac     ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[8]  ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[13]|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[17]|datad     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[24]|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[30]|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[10]|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[19]|datad     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[30]|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[31]|datad     ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[28] ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[8]|datad      ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[11]|datad     ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[12]|datad     ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[20]|datad     ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[5]|datad      ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[9]|datad      ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[24] ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[30] ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|Q_reg[10] ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[30] ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[22]|datac     ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[12]|datad     ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[13]|datad     ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[14]|datad     ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[9]|datad      ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[6]|datad      ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[8]|datad      ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|LessThan0~10|datac  ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[0]|datad      ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[11]|datad     ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[15]|datad     ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[1]|datad      ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[2]|datad      ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[22] ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[13] ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[4]|datad      ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[5]|datad      ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[18]|datad     ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[19]|datad     ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[3]|datad      ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[4]|datad      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[12]|datad     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[18]|datac     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[1]|datad      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[21]|datac     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[2]|datad      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[3]|datad      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[17]|datad     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[21]|datad     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[22]|datad     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[23]|datad     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[5]|datad      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[6]|datad      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[7]|datad      ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[0]|datad      ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[10]|datad     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[11]|datad     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[14]|datad     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[16]|datad     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[25]|datad     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[27]|datad     ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; 6.978  ; 7.594  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; 6.244  ; 6.854  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; 6.155  ; 6.501  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; 6.251  ; 6.850  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; 6.526  ; 6.967  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; 5.991  ; 6.616  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; 6.268  ; 6.685  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; 6.234  ; 6.792  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; 6.940  ; 7.341  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; 6.548  ; 7.116  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; 6.635  ; 7.038  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; 5.572  ; 6.156  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; 5.795  ; 6.167  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; 6.978  ; 7.594  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; 5.794  ; 6.154  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; 5.404  ; 6.016  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; 6.298  ; 6.665  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; 5.519  ; 6.145  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; 5.326  ; 5.750  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; 5.798  ; 6.376  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; 5.619  ; 6.058  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; 6.035  ; 6.702  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; 5.219  ; 5.556  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; 5.239  ; 5.781  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; 5.192  ; 5.584  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; 4.844  ; 5.380  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; 5.308  ; 5.724  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; 4.934  ; 5.529  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; 5.207  ; 5.605  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; 4.763  ; 5.315  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; 5.300  ; 5.664  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; 4.802  ; 5.356  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; 4.186  ; 4.632  ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; 34.273 ; 34.797 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 33.455 ; 33.927 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 33.063 ; 33.293 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 33.455 ; 33.975 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 32.887 ; 33.187 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 33.514 ; 34.066 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 33.171 ; 33.437 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 34.273 ; 34.797 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 32.568 ; 32.808 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 32.478 ; 32.941 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 33.849 ; 34.148 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 32.445 ; 32.930 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 32.370 ; 32.631 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 32.510 ; 32.934 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 32.428 ; 32.700 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 32.576 ; 33.090 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 32.728 ; 32.990 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 32.729 ; 33.242 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 32.077 ; 32.289 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 31.951 ; 32.312 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 31.216 ; 31.469 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 32.237 ; 32.653 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 31.463 ; 31.677 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 30.847 ; 31.258 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 30.943 ; 31.124 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 31.221 ; 31.597 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 31.473 ; 31.763 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 30.639 ; 31.103 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 29.534 ; 29.783 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 28.436 ; 28.891 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 29.201 ; 29.503 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 28.097 ; 28.718 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 27.957 ; 28.335 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 31.153 ; 31.681 ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 28.105 ; 28.238 ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 30.575 ; 30.982 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 31.153 ; 31.681 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 30.985 ; 31.542 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 30.750 ; 31.228 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 29.255 ; 29.753 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 28.530 ; 28.964 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 28.733 ; 29.165 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 26.917 ; 27.314 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 26.555 ; 26.925 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 25.205 ; 25.593 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 25.652 ; 26.111 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 24.205 ; 24.680 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 23.798 ; 24.219 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 21.422 ; 21.853 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 21.173 ; 21.596 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 21.223 ; 21.687 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 19.389 ; 19.891 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 17.897 ; 18.269 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 17.412 ; 17.823 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 17.547 ; 18.043 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 16.414 ; 16.858 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 14.606 ; 15.036 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 14.498 ; 14.900 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 13.475 ; 13.847 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 11.992 ; 12.383 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 12.115 ; 12.473 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 11.936 ; 12.282 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 11.130 ; 11.545 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 10.923 ; 11.377 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 9.757  ; 10.090 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 10.510 ; 10.735 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 8.598  ; 9.186  ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 1.527  ; 1.661  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 8.598  ; 9.186  ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 8.425  ; 8.806  ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 3.824  ; 4.247  ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 3.141  ; 3.515  ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; 34.262 ; 34.786 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 33.444 ; 33.916 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 33.052 ; 33.282 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 33.444 ; 33.964 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 32.876 ; 33.176 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 33.503 ; 34.055 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 33.160 ; 33.426 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 34.262 ; 34.786 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 32.557 ; 32.797 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 32.467 ; 32.930 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 33.838 ; 34.137 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 32.434 ; 32.919 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 32.359 ; 32.620 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 32.499 ; 32.923 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 32.417 ; 32.689 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 32.565 ; 33.079 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 32.717 ; 32.979 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 32.718 ; 33.231 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 32.066 ; 32.278 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 31.940 ; 32.301 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 31.205 ; 31.458 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 32.226 ; 32.642 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 31.452 ; 31.666 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 30.836 ; 31.247 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 30.932 ; 31.113 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 31.210 ; 31.586 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 31.462 ; 31.752 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 30.628 ; 31.092 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 29.523 ; 29.772 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 28.425 ; 28.880 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 29.190 ; 29.492 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 28.086 ; 28.707 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 27.946 ; 28.324 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 31.142 ; 31.670 ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 28.094 ; 28.227 ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 30.564 ; 30.971 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 31.142 ; 31.670 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 30.974 ; 31.531 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 30.739 ; 31.217 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 29.244 ; 29.742 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 28.519 ; 28.953 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 28.722 ; 29.154 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 26.906 ; 27.303 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 26.544 ; 26.914 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 25.194 ; 25.582 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 25.641 ; 26.100 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 24.194 ; 24.669 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 23.787 ; 24.208 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 21.411 ; 21.842 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 21.162 ; 21.585 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 21.212 ; 21.676 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 19.378 ; 19.880 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 17.886 ; 18.258 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 17.401 ; 17.812 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 17.536 ; 18.032 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 16.403 ; 16.847 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 14.595 ; 15.025 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 14.487 ; 14.889 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 13.464 ; 13.836 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 11.981 ; 12.372 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 12.104 ; 12.462 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 11.925 ; 12.271 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 11.119 ; 11.534 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 10.912 ; 11.366 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 9.746  ; 10.079 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 10.499 ; 10.724 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 8.587  ; 9.175  ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 1.516  ; 1.650  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 8.587  ; 9.175  ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 8.414  ; 8.795  ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 3.813  ; 4.236  ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 3.130  ; 3.504  ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; -1.727 ; -2.108 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; -2.281 ; -2.718 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; -2.078 ; -2.454 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; -2.353 ; -2.764 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; -2.641 ; -3.088 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; -2.186 ; -2.653 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; -2.393 ; -2.812 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; -2.217 ; -2.617 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; -3.076 ; -3.483 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; -1.820 ; -2.245 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; -2.548 ; -2.934 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; -1.973 ; -2.373 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; -2.323 ; -2.734 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; -3.590 ; -4.021 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; -2.100 ; -2.493 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; -1.992 ; -2.434 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; -3.113 ; -3.506 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; -2.375 ; -2.816 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; -2.152 ; -2.585 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; -2.498 ; -2.910 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; -2.439 ; -2.883 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; -2.876 ; -3.345 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; -2.051 ; -2.424 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; -1.727 ; -2.108 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; -2.274 ; -2.669 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; -1.802 ; -2.141 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; -2.274 ; -2.724 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; -1.909 ; -2.310 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; -2.238 ; -2.649 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; -1.895 ; -2.239 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; -2.423 ; -2.864 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; -2.039 ; -2.431 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; -1.927 ; -2.318 ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; -0.415 ; -0.843 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -0.897 ; -1.285 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -1.495 ; -1.904 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -1.899 ; -2.342 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -2.267 ; -2.632 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -2.434 ; -2.860 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -2.394 ; -2.810 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -1.771 ; -2.184 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -1.646 ; -2.079 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -1.573 ; -2.021 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -1.180 ; -1.564 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -1.592 ; -1.991 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -1.900 ; -2.295 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -2.963 ; -3.391 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.793 ; -1.189 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -1.316 ; -1.757 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -2.218 ; -2.562 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -2.827 ; -3.179 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -2.272 ; -2.755 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -1.883 ; -2.224 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -3.208 ; -3.522 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -2.127 ; -2.517 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -1.747 ; -2.135 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -1.332 ; -1.815 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -2.357 ; -2.728 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -1.164 ; -1.558 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -1.026 ; -1.471 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -1.431 ; -1.882 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -0.950 ; -1.349 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -1.522 ; -1.966 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -0.886 ; -1.316 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -1.299 ; -1.653 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; -0.415 ; -0.843 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.317  ; 1.160  ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.317  ; 1.160  ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -1.773 ; -2.237 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -1.582 ; -2.015 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -1.130 ; -1.575 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -1.087 ; -1.484 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -1.006 ; -1.438 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -1.457 ; -1.898 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -1.675 ; -2.149 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -0.916 ; -1.401 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -2.280 ; -2.640 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -1.352 ; -1.710 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -2.312 ; -2.670 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -1.077 ; -1.546 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -0.973 ; -1.322 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -1.092 ; -1.560 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -2.087 ; -2.494 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -2.440 ; -2.820 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -2.135 ; -2.678 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -1.800 ; -2.101 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -2.198 ; -2.429 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -2.432 ; -2.835 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -2.002 ; -2.422 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -1.492 ; -2.035 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -2.014 ; -2.289 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -1.949 ; -2.318 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -1.840 ; -2.246 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -0.884 ; -1.325 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -1.351 ; -1.789 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -1.999 ; -2.421 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -1.586 ; -2.037 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -1.281 ; -1.698 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.852 ; -1.272 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.340  ; 0.168  ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.255  ; 0.168  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 0.014  ; -0.430 ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; -0.275 ; -0.647 ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; -0.185 ; -0.552 ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.340  ; -0.030 ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; -0.414 ; -0.842 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -0.896 ; -1.284 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -1.494 ; -1.903 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -1.898 ; -2.341 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -2.266 ; -2.631 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -2.433 ; -2.859 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -2.393 ; -2.809 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -1.770 ; -2.183 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -1.645 ; -2.078 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -1.572 ; -2.020 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -1.179 ; -1.563 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -1.591 ; -1.990 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -1.899 ; -2.294 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -2.962 ; -3.390 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.792 ; -1.188 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -1.315 ; -1.756 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -2.217 ; -2.561 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -2.826 ; -3.178 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -2.271 ; -2.754 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -1.882 ; -2.223 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -3.207 ; -3.521 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -2.126 ; -2.516 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -1.746 ; -2.134 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -1.331 ; -1.814 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -2.356 ; -2.727 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -1.163 ; -1.557 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -1.025 ; -1.470 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -1.430 ; -1.881 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -0.949 ; -1.348 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -1.521 ; -1.965 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -0.885 ; -1.315 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -1.298 ; -1.652 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; -0.414 ; -0.842 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.318  ; 1.161  ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.318  ; 1.161  ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -1.772 ; -2.236 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -1.581 ; -2.014 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -1.129 ; -1.574 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -1.086 ; -1.483 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -1.005 ; -1.437 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -1.456 ; -1.897 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -1.674 ; -2.148 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -0.915 ; -1.400 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -2.279 ; -2.639 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -1.351 ; -1.709 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -2.311 ; -2.669 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -1.076 ; -1.545 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -0.972 ; -1.321 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -1.091 ; -1.559 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -2.086 ; -2.493 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -2.439 ; -2.819 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -2.134 ; -2.677 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -1.799 ; -2.100 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -2.197 ; -2.428 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -2.431 ; -2.834 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -2.001 ; -2.421 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -1.491 ; -2.034 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -2.013 ; -2.288 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -1.948 ; -2.317 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -1.839 ; -2.245 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -0.883 ; -1.324 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -1.350 ; -1.788 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -1.998 ; -2.420 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -1.585 ; -2.036 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -1.280 ; -1.697 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.851 ; -1.271 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.341  ; 0.169  ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.256  ; 0.169  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 0.015  ; -0.429 ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; -0.274 ; -0.646 ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; -0.184 ; -0.551 ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.341  ; -0.029 ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 8.604 ; 8.701 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.246 ; 7.176 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 7.740 ; 7.673 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.242 ; 7.150 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 7.565 ; 7.496 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 6.855 ; 6.808 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.495 ; 7.437 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 7.568 ; 7.528 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 7.625 ; 7.585 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.036 ; 7.010 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.025 ; 6.980 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.499 ; 7.465 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 7.576 ; 7.511 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.277 ; 7.186 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.028 ; 6.976 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.087 ; 7.013 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 7.546 ; 7.468 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.161 ; 7.088 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 6.859 ; 6.790 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.490 ; 7.431 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.501 ; 7.434 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 7.535 ; 7.545 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.468 ; 7.395 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.047 ; 7.026 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 6.979 ; 6.924 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 7.537 ; 7.454 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.226 ; 7.224 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.050 ; 7.011 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.135 ; 7.073 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 8.604 ; 8.701 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.081 ; 7.018 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.173 ; 8.243 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 6.805 ; 6.750 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.361 ; 7.311 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 7.795 ; 7.758 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.097 ; 7.049 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.220 ; 7.123 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 6.930 ; 6.873 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.291 ; 7.172 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 7.520 ; 7.457 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 7.771 ; 7.724 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.048 ; 6.941 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.088 ; 7.047 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.044 ; 6.952 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.328 ; 7.248 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.093 ; 7.031 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.498 ; 8.564 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.349 ; 7.296 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.382 ; 7.328 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.152 ; 7.121 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.086 ; 6.997 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.187 ; 7.113 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.178 ; 7.121 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 6.892 ; 6.827 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.006 ; 6.979 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 7.545 ; 7.442 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.086 ; 7.022 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.432 ; 8.469 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.116 ; 7.043 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.167 ; 7.054 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 6.884 ; 6.811 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.098 ; 7.039 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.189 ; 7.101 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 6.991 ; 6.967 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.160 ; 7.098 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 8.605 ; 8.702 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.247 ; 7.177 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 7.741 ; 7.674 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.243 ; 7.151 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 7.566 ; 7.497 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 6.856 ; 6.809 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.496 ; 7.438 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 7.569 ; 7.529 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 7.626 ; 7.586 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.037 ; 7.011 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.026 ; 6.981 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.500 ; 7.466 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 7.577 ; 7.512 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.278 ; 7.187 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.029 ; 6.977 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.088 ; 7.014 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 7.547 ; 7.469 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.162 ; 7.089 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 6.860 ; 6.791 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.491 ; 7.432 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.502 ; 7.435 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 7.536 ; 7.546 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.469 ; 7.396 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.048 ; 7.027 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 6.980 ; 6.925 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 7.538 ; 7.455 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.227 ; 7.225 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.051 ; 7.012 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.136 ; 7.074 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 8.605 ; 8.702 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.082 ; 7.019 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.174 ; 8.244 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 6.806 ; 6.751 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.362 ; 7.312 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 7.796 ; 7.759 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.098 ; 7.050 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.221 ; 7.124 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 6.931 ; 6.874 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.292 ; 7.173 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 7.521 ; 7.458 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 7.772 ; 7.725 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.049 ; 6.942 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.089 ; 7.048 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.045 ; 6.953 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.329 ; 7.249 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.094 ; 7.032 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.499 ; 8.565 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.350 ; 7.297 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.383 ; 7.329 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.153 ; 7.122 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.087 ; 6.998 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.188 ; 7.114 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.179 ; 7.122 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 6.893 ; 6.828 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.007 ; 6.980 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 7.546 ; 7.443 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.087 ; 7.023 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.433 ; 8.470 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.117 ; 7.044 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.168 ; 7.055 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 6.885 ; 6.812 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.099 ; 7.040 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.190 ; 7.102 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 6.992 ; 6.968 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.161 ; 7.099 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 6.640 ; 6.585 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.070 ; 7.002 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 7.537 ; 7.470 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.060 ; 6.969 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 7.377 ; 7.310 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 6.689 ; 6.642 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.303 ; 7.245 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 7.374 ; 7.334 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 7.428 ; 7.387 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 6.867 ; 6.842 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 6.858 ; 6.814 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.313 ; 7.280 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 7.381 ; 7.316 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.095 ; 7.007 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 6.853 ; 6.802 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 6.911 ; 6.839 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 7.352 ; 7.275 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 6.981 ; 6.909 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 6.693 ; 6.625 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.302 ; 7.245 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.314 ; 7.249 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 7.343 ; 7.350 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.282 ; 7.211 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 6.880 ; 6.860 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 6.806 ; 6.751 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 7.346 ; 7.264 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.050 ; 7.048 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 6.882 ; 6.843 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 6.964 ; 6.904 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 8.420 ; 8.517 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 6.906 ; 6.843 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.005 ; 8.075 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 6.640 ; 6.585 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.180 ; 7.132 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 7.589 ; 7.552 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 6.927 ; 6.881 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.041 ; 6.947 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 6.766 ; 6.711 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.107 ; 6.990 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 7.325 ; 7.262 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 7.576 ; 7.531 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 6.877 ; 6.773 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 6.916 ; 6.877 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 6.870 ; 6.780 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.148 ; 7.071 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 6.923 ; 6.864 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.318 ; 8.386 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.168 ; 7.117 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.200 ; 7.148 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 6.979 ; 6.948 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 6.913 ; 6.826 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.007 ; 6.933 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.005 ; 6.949 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 6.732 ; 6.669 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 6.839 ; 6.813 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 7.357 ; 7.258 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 6.915 ; 6.852 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.256 ; 8.296 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 6.947 ; 6.876 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 6.987 ; 6.876 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 6.717 ; 6.644 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 6.927 ; 6.870 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.008 ; 6.921 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 6.825 ; 6.801 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 6.988 ; 6.929 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 6.651 ; 6.596 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.081 ; 7.013 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 7.548 ; 7.481 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.071 ; 6.980 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 7.388 ; 7.321 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 6.700 ; 6.653 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.314 ; 7.256 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 7.385 ; 7.345 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 7.439 ; 7.398 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 6.878 ; 6.853 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 6.869 ; 6.825 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.324 ; 7.291 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 7.392 ; 7.327 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.106 ; 7.018 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 6.864 ; 6.813 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 6.922 ; 6.850 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 7.363 ; 7.286 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 6.992 ; 6.920 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 6.704 ; 6.636 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.313 ; 7.256 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.325 ; 7.260 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 7.354 ; 7.361 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.293 ; 7.222 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 6.891 ; 6.871 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 6.817 ; 6.762 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 7.357 ; 7.275 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.061 ; 7.059 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 6.893 ; 6.854 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 6.975 ; 6.915 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 8.431 ; 8.528 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 6.917 ; 6.854 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.016 ; 8.086 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 6.651 ; 6.596 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.191 ; 7.143 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 7.600 ; 7.563 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 6.938 ; 6.892 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.052 ; 6.958 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 6.777 ; 6.722 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.118 ; 7.001 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 7.336 ; 7.273 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 7.587 ; 7.542 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 6.888 ; 6.784 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 6.927 ; 6.888 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 6.881 ; 6.791 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.159 ; 7.082 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 6.934 ; 6.875 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.329 ; 8.397 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.179 ; 7.128 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.211 ; 7.159 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 6.990 ; 6.959 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 6.924 ; 6.837 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.018 ; 6.944 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.016 ; 6.960 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 6.743 ; 6.680 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 6.850 ; 6.824 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 7.368 ; 7.269 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 6.926 ; 6.863 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.267 ; 8.307 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 6.958 ; 6.887 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 6.998 ; 6.887 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 6.728 ; 6.655 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 6.938 ; 6.881 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.019 ; 6.932 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 6.836 ; 6.812 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 6.999 ; 6.940 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+
=======
----------------------------------------------------
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 5.478 ;    ;    ; 5.793 ;
; select     ; out         ; 5.683 ;    ;    ; 6.017 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 5.374 ;    ;    ; 5.681 ;
; select     ; out         ; 5.555 ;    ;    ; 5.873 ;
+------------+-------------+-------+----+----+-------+
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; div_32bit:division|count[10] ; -4.425 ; -209.017      ;
; opcode[0]                    ; -0.839 ; -41.886       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; opcode[0]                    ; -0.559 ; -26.819       ;
; div_32bit:division|count[10] ; -0.080 ; -0.149        ;
+------------------------------+--------+---------------+
=======
--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


<<<<<<< HEAD
+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; opcode[0]                    ; -3.000 ; -3.062        ;
; div_32bit:division|count[10] ; 0.361  ; 0.000         ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_32bit:division|count[10]'                                                                                                                  ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.425 ; div_32bit:division|count[28] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.085     ; 4.884      ;
; -4.421 ; div_32bit:division|count[25] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.085     ; 4.880      ;
; -4.382 ; div_32bit:division|count[28] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.085     ; 4.841      ;
; -4.378 ; div_32bit:division|count[25] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.085     ; 4.837      ;
; -4.377 ; div_32bit:division|count[28] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.087     ; 4.826      ;
; -4.373 ; div_32bit:division|count[25] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.087     ; 4.822      ;
; -4.358 ; div_32bit:division|count[28] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.089     ; 4.814      ;
; -4.354 ; div_32bit:division|count[25] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.089     ; 4.810      ;
; -4.342 ; div_32bit:division|count[26] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.086     ; 4.800      ;
; -4.323 ; div_32bit:division|count[28] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.824      ;
; -4.319 ; div_32bit:division|count[28] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.052     ; 4.817      ;
; -4.319 ; div_32bit:division|count[25] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.820      ;
; -4.315 ; div_32bit:division|count[25] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.052     ; 4.813      ;
; -4.312 ; div_32bit:division|count[28] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 4.811      ;
; -4.308 ; div_32bit:division|count[25] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 4.807      ;
; -4.299 ; div_32bit:division|count[26] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.086     ; 4.757      ;
; -4.294 ; div_32bit:division|count[26] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.088     ; 4.742      ;
; -4.290 ; div_32bit:division|count[28] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 4.777      ;
; -4.286 ; div_32bit:division|count[25] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 4.773      ;
; -4.278 ; div_32bit:division|count[28] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 4.740      ;
; -4.277 ; div_32bit:division|count[28] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.777      ;
; -4.275 ; div_32bit:division|count[26] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.090     ; 4.730      ;
; -4.274 ; div_32bit:division|count[28] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 4.771      ;
; -4.274 ; div_32bit:division|count[25] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 4.736      ;
; -4.273 ; div_32bit:division|count[25] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.773      ;
; -4.270 ; div_32bit:division|count[25] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 4.767      ;
; -4.265 ; div_32bit:division|count[28] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 4.762      ;
; -4.262 ; div_32bit:division|count[28] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.764      ;
; -4.261 ; div_32bit:division|count[25] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 4.758      ;
; -4.258 ; div_32bit:division|count[27] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 4.719      ;
; -4.258 ; div_32bit:division|count[25] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.760      ;
; -4.242 ; div_32bit:division|count[29] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 4.705      ;
; -4.240 ; div_32bit:division|count[26] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 4.740      ;
; -4.238 ; div_32bit:division|count[28] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.030     ; 4.759      ;
; -4.236 ; div_32bit:division|count[26] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 4.733      ;
; -4.234 ; div_32bit:division|count[25] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.030     ; 4.755      ;
; -4.229 ; div_32bit:division|count[26] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.051     ; 4.727      ;
; -4.217 ; div_32bit:division|count[28] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.030     ; 4.737      ;
; -4.215 ; div_32bit:division|count[27] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 4.676      ;
; -4.213 ; div_32bit:division|count[28] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.029     ; 4.757      ;
; -4.213 ; div_32bit:division|count[25] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.030     ; 4.733      ;
; -4.210 ; div_32bit:division|count[27] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.085     ; 4.661      ;
; -4.209 ; div_32bit:division|count[25] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.029     ; 4.753      ;
; -4.207 ; div_32bit:division|count[26] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.084     ; 4.693      ;
; -4.205 ; div_32bit:division|count[28] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.707      ;
; -4.201 ; div_32bit:division|count[28] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.003      ; 4.693      ;
; -4.201 ; div_32bit:division|count[25] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.703      ;
; -4.199 ; div_32bit:division|count[29] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 4.662      ;
; -4.198 ; div_32bit:division|count[30] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.116     ; 4.626      ;
; -4.197 ; div_32bit:division|count[25] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.003      ; 4.689      ;
; -4.196 ; div_32bit:division|count[28] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.052     ; 4.693      ;
; -4.195 ; div_32bit:division|count[26] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 4.656      ;
; -4.194 ; div_32bit:division|count[29] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.083     ; 4.647      ;
; -4.194 ; div_32bit:division|count[26] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 4.693      ;
; -4.192 ; div_32bit:division|count[28] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.716      ;
; -4.192 ; div_32bit:division|count[25] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.052     ; 4.689      ;
; -4.191 ; div_32bit:division|count[27] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.087     ; 4.649      ;
; -4.191 ; div_32bit:division|count[26] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.054     ; 4.687      ;
; -4.188 ; div_32bit:division|count[25] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.712      ;
; -4.182 ; div_32bit:division|count[26] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.054     ; 4.678      ;
; -4.179 ; div_32bit:division|count[26] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 4.680      ;
; -4.175 ; div_32bit:division|count[29] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.085     ; 4.635      ;
; -4.173 ; div_32bit:division|count[28] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.028     ; 4.715      ;
; -4.169 ; div_32bit:division|count[25] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.028     ; 4.711      ;
; -4.161 ; div_32bit:division|count[28] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.029     ; 4.705      ;
; -4.157 ; div_32bit:division|count[25] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.029     ; 4.701      ;
; -4.156 ; div_32bit:division|count[28] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 4.719      ;
; -4.156 ; div_32bit:division|count[27] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 4.659      ;
; -4.155 ; div_32bit:division|count[30] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.116     ; 4.583      ;
; -4.155 ; div_32bit:division|count[26] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.031     ; 4.675      ;
; -4.152 ; div_32bit:division|count[27] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.050     ; 4.652      ;
; -4.152 ; div_32bit:division|count[25] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.082     ; 4.715      ;
; -4.150 ; div_32bit:division|count[28] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.032     ; 4.673      ;
; -4.150 ; div_32bit:division|count[30] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.118     ; 4.568      ;
; -4.146 ; div_32bit:division|count[25] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.032     ; 4.669      ;
; -4.145 ; div_32bit:division|count[28] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.088     ; 4.709      ;
; -4.145 ; div_32bit:division|count[28] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.764      ;
; -4.145 ; div_32bit:division|count[27] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.646      ;
; -4.141 ; div_32bit:division|count[25] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.088     ; 4.705      ;
; -4.141 ; div_32bit:division|count[25] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.760      ;
; -4.140 ; div_32bit:division|count[29] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.044     ; 4.645      ;
; -4.136 ; div_32bit:division|count[29] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.048     ; 4.638      ;
; -4.134 ; div_32bit:division|count[26] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.031     ; 4.653      ;
; -4.131 ; div_32bit:division|count[30] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.120     ; 4.556      ;
; -4.130 ; div_32bit:division|count[26] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.030     ; 4.673      ;
; -4.129 ; div_32bit:division|count[29] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 4.632      ;
; -4.125 ; div_32bit:division|count[28] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.744      ;
; -4.123 ; div_32bit:division|count[27] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.081     ; 4.612      ;
; -4.122 ; div_32bit:division|count[26] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.049     ; 4.623      ;
; -4.121 ; div_32bit:division|count[25] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.740      ;
; -4.118 ; div_32bit:division|count[26] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; 0.002      ; 4.609      ;
; -4.113 ; div_32bit:division|count[26] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.053     ; 4.609      ;
; -4.111 ; div_32bit:division|count[27] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 4.575      ;
; -4.110 ; div_32bit:division|count[27] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.046     ; 4.612      ;
; -4.109 ; div_32bit:division|count[26] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.027     ; 4.632      ;
; -4.107 ; div_32bit:division|count[29] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.079     ; 4.598      ;
; -4.107 ; div_32bit:division|count[27] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.051     ; 4.606      ;
; -4.101 ; div_32bit:division|count[28] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.649      ;
; -4.098 ; div_32bit:division|count[27] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.051     ; 4.597      ;
; -4.097 ; div_32bit:division|count[25] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 1.000        ; -0.026     ; 4.645      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'opcode[0]'                                                                                                       ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; -0.839 ; opcode[0]                    ; C_reg[22]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.416      ; 3.312      ;
; -0.806 ; opcode[0]                    ; C_reg[14]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.410      ; 3.271      ;
; -0.806 ; opcode[0]                    ; C_reg[17]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.415      ; 3.276      ;
; -0.791 ; opcode[0]                    ; C_reg[30]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.415      ; 3.263      ;
; -0.782 ; opcode[0]                    ; C_reg[26]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.412      ; 3.251      ;
; -0.781 ; opcode[0]                    ; C_reg[29]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.429      ; 3.267      ;
; -0.772 ; opcode[0]                    ; C_reg[31]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.403      ; 3.232      ;
; -0.764 ; opcode[0]                    ; C_reg[4]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.403      ; 3.223      ;
; -0.739 ; opcode[0]                    ; C_reg[9]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.419      ; 3.215      ;
; -0.736 ; opcode[0]                    ; C_reg[6]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.424      ; 3.216      ;
; -0.726 ; opcode[0]                    ; C_reg[39]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.415      ; 3.198      ;
; -0.721 ; opcode[0]                    ; C_reg[56]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.496      ; 3.214      ;
; -0.718 ; opcode[0]                    ; C_reg[60]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.494      ; 3.208      ;
; -0.710 ; opcode[0]                    ; C_reg[8]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.412      ; 3.177      ;
; -0.705 ; opcode[0]                    ; C_reg[42]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.424      ; 3.184      ;
; -0.704 ; opcode[0]                    ; C_reg[27]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.419      ; 3.181      ;
; -0.701 ; opcode[0]                    ; C_reg[38]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.417      ; 3.174      ;
; -0.698 ; opcode[0]                    ; C_reg[51]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.424      ; 3.179      ;
; -0.695 ; opcode[0]                    ; C_reg[40]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.423      ; 3.174      ;
; -0.694 ; opcode[0]                    ; C_reg[54]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.474      ; 3.164      ;
; -0.691 ; opcode[0]                    ; C_reg[20]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.416      ; 3.164      ;
; -0.688 ; opcode[0]                    ; C_reg[49]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.424      ; 3.169      ;
; -0.687 ; opcode[0]                    ; C_reg[12]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.418      ; 3.162      ;
; -0.686 ; opcode[0]                    ; C_reg[7]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.424      ; 3.167      ;
; -0.682 ; opcode[0]                    ; C_reg[62]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.418      ; 3.155      ;
; -0.680 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.502      ; 3.178      ;
; -0.674 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.494      ; 3.164      ;
; -0.674 ; opcode[0]                    ; C_reg[59]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.411      ; 3.142      ;
; -0.670 ; opcode[0]                    ; C_reg[25]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.487      ; 3.152      ;
; -0.660 ; opcode[0]                    ; C_reg[37]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.423      ; 3.140      ;
; -0.658 ; opcode[0]                    ; C_reg[50]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.490      ; 3.144      ;
; -0.657 ; opcode[0]                    ; C_reg[10]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.419      ; 3.132      ;
; -0.657 ; opcode[0]                    ; C_reg[16]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.488      ; 3.141      ;
; -0.657 ; opcode[0]                    ; C_reg[48]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.503      ; 3.156      ;
; -0.650 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.501      ; 3.147      ;
; -0.641 ; opcode[0]                    ; C_reg[57]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.409      ; 3.107      ;
; -0.634 ; opcode[0]                    ; C_reg[28]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.493      ; 3.123      ;
; -0.634 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.515      ; 3.144      ;
; -0.633 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.482      ; 3.111      ;
; -0.629 ; opcode[0]                    ; C_reg[63]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.434      ; 3.120      ;
; -0.624 ; opcode[0]                    ; C_reg[32]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.501      ; 3.120      ;
; -0.624 ; opcode[0]                    ; C_reg[58]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.406      ; 3.087      ;
; -0.623 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.513      ; 3.132      ;
; -0.622 ; opcode[0]                    ; C_reg[2]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.425      ; 3.103      ;
; -0.622 ; opcode[0]                    ; C_reg[52]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.416      ; 3.095      ;
; -0.618 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.516      ; 3.130      ;
; -0.617 ; opcode[0]                    ; C_reg[15]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.483      ; 3.096      ;
; -0.606 ; opcode[0]                    ; C_reg[0]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.520      ; 3.122      ;
; -0.599 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.516      ; 3.112      ;
; -0.596 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.497      ; 3.089      ;
; -0.593 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.511      ; 3.100      ;
; -0.592 ; opcode[0]                    ; C_reg[19]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.505      ; 3.093      ;
; -0.592 ; opcode[0]                    ; C_reg[36]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.423      ; 3.072      ;
; -0.579 ; opcode[0]                    ; C_reg[41]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.490      ; 3.064      ;
; -0.578 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.500      ; 3.072      ;
; -0.569 ; opcode[0]                    ; C_reg[18]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.482      ; 3.047      ;
; -0.564 ; opcode[0]                    ; C_reg[5]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.499      ; 3.059      ;
; -0.561 ; opcode[0]                    ; C_reg[1]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.510      ; 3.066      ;
; -0.558 ; opcode[0]                    ; C_reg[11]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.415      ; 3.030      ;
; -0.555 ; opcode[0]                    ; C_reg[3]$latch  ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.482      ; 3.033      ;
; -0.513 ; opcode[0]                    ; C_reg[23]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.487      ; 2.996      ;
; -0.494 ; opcode[0]                    ; C_reg[45]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.512      ; 3.166      ;
; -0.478 ; opcode[0]                    ; C_reg[53]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.430      ; 3.060      ;
; -0.379 ; opcode[0]                    ; C_reg[35]$latch ; opcode[0]                    ; opcode[0]   ; 0.500        ; 2.489      ; 3.028      ;
; -0.344 ; div_32bit:division|A_reg[26] ; C_reg[26]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.386      ; 0.777      ;
; -0.338 ; div_32bit:division|A_reg[30] ; C_reg[30]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.390      ; 0.775      ;
; -0.335 ; div_32bit:division|Q_reg[10] ; C_reg[42]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.404      ; 0.784      ;
; -0.330 ; div_32bit:division|A_reg[22] ; C_reg[22]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.396      ; 0.773      ;
; -0.327 ; div_32bit:division|A_reg[8]  ; C_reg[8]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.413      ; 0.785      ;
; -0.325 ; div_32bit:division|A_reg[29] ; C_reg[29]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.405      ; 0.777      ;
; -0.312 ; div_32bit:division|A_reg[6]  ; C_reg[6]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.404      ; 0.762      ;
; -0.312 ; div_32bit:division|A_reg[9]  ; C_reg[9]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.479      ; 0.838      ;
; -0.311 ; div_32bit:division|A_reg[20] ; C_reg[20]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.406      ; 0.764      ;
; -0.302 ; div_32bit:division|A_reg[31] ; C_reg[31]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.414      ; 0.763      ;
; -0.300 ; div_32bit:division|A_reg[14] ; C_reg[14]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.471      ; 0.816      ;
; -0.299 ; div_32bit:division|A_reg[7]  ; C_reg[7]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.403      ; 0.749      ;
; -0.292 ; div_32bit:division|A_reg[17] ; C_reg[17]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.470      ; 0.807      ;
; -0.285 ; div_32bit:division|A_reg[12] ; C_reg[12]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.487      ; 0.819      ;
; -0.268 ; div_32bit:division|A_reg[18] ; C_reg[18]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.469      ; 0.723      ;
; -0.264 ; div_32bit:division|A_reg[21] ; C_reg[21]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.468      ; 0.718      ;
; -0.261 ; div_32bit:division|A_reg[2]  ; C_reg[2]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.494      ; 0.801      ;
; -0.258 ; div_32bit:division|A_reg[24] ; C_reg[24]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.507      ; 0.751      ;
; -0.254 ; div_32bit:division|A_reg[13] ; C_reg[13]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.490      ; 0.730      ;
; -0.245 ; div_32bit:division|Q_reg[5]  ; C_reg[37]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.491      ; 0.783      ;
; -0.244 ; div_32bit:division|Q_reg[7]  ; C_reg[39]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.487      ; 0.778      ;
; -0.243 ; div_32bit:division|A_reg[4]  ; C_reg[4]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.483      ; 0.772      ;
; -0.243 ; div_32bit:division|A_reg[19] ; C_reg[19]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.499      ; 0.728      ;
; -0.238 ; div_32bit:division|Q_reg[30] ; C_reg[62]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.483      ; 0.766      ;
; -0.237 ; div_32bit:division|Q_reg[31] ; C_reg[63]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.487      ; 0.771      ;
; -0.234 ; div_32bit:division|Q_reg[4]  ; C_reg[36]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.489      ; 0.770      ;
; -0.234 ; div_32bit:division|Q_reg[16] ; C_reg[48]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.579      ; 0.799      ;
; -0.231 ; div_32bit:division|Q_reg[27] ; C_reg[59]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.478      ; 0.756      ;
; -0.227 ; div_32bit:division|Q_reg[20] ; C_reg[52]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.495      ; 0.769      ;
; -0.224 ; div_32bit:division|Q_reg[26] ; C_reg[58]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.479      ; 0.750      ;
; -0.220 ; div_32bit:division|Q_reg[8]  ; C_reg[40]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.484      ; 0.750      ;
; -0.218 ; div_32bit:division|Q_reg[18] ; C_reg[50]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.558      ; 0.762      ;
; -0.214 ; div_32bit:division|Q_reg[6]  ; C_reg[38]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.487      ; 0.747      ;
; -0.213 ; div_32bit:division|A_reg[1]  ; C_reg[1]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.579      ; 0.777      ;
; -0.212 ; div_32bit:division|Q_reg[17] ; C_reg[49]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.490      ; 0.749      ;
; -0.207 ; div_32bit:division|A_reg[28] ; C_reg[28]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.500        ; 0.506      ; 0.699      ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'opcode[0]'                                                                                                        ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+
; -0.559 ; div_32bit:division|Q_reg[14] ; C_reg[46]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.104      ; 0.575      ;
; -0.534 ; div_32bit:division|Q_reg[13] ; C_reg[45]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.101      ; 0.597      ;
; -0.533 ; div_32bit:division|Q_reg[9]  ; C_reg[41]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.085      ; 0.582      ;
; -0.521 ; div_32bit:division|Q_reg[12] ; C_reg[44]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.105      ; 0.614      ;
; -0.517 ; div_32bit:division|Q_reg[0]  ; C_reg[32]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.091      ; 0.604      ;
; -0.517 ; div_32bit:division|Q_reg[11] ; C_reg[43]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.109      ; 0.622      ;
; -0.517 ; div_32bit:division|Q_reg[15] ; C_reg[47]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.099      ; 0.612      ;
; -0.508 ; div_32bit:division|Q_reg[28] ; C_reg[60]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.093      ; 0.615      ;
; -0.507 ; div_32bit:division|Q_reg[23] ; C_reg[55]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.103      ; 0.626      ;
; -0.493 ; div_32bit:division|A_reg[0]  ; C_reg[0]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.106      ; 0.643      ;
; -0.493 ; div_32bit:division|Q_reg[1]  ; C_reg[33]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.090      ; 0.627      ;
; -0.491 ; div_32bit:division|Q_reg[2]  ; C_reg[34]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.089      ; 0.628      ;
; -0.489 ; div_32bit:division|A_reg[5]  ; C_reg[5]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.103      ; 0.644      ;
; -0.489 ; div_32bit:division|A_reg[23] ; C_reg[23]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.104      ; 0.645      ;
; -0.488 ; div_32bit:division|A_reg[25] ; C_reg[25]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.095      ; 0.637      ;
; -0.478 ; div_32bit:division|A_reg[3]  ; C_reg[3]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.090      ; 0.642      ;
; -0.478 ; div_32bit:division|Q_reg[16] ; C_reg[48]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.112      ; 0.664      ;
; -0.476 ; div_32bit:division|Q_reg[24] ; C_reg[56]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.103      ; 0.657      ;
; -0.475 ; div_32bit:division|A_reg[15] ; C_reg[15]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.091      ; 0.646      ;
; -0.469 ; div_32bit:division|Q_reg[3]  ; C_reg[35]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.088      ; 0.649      ;
; -0.469 ; div_32bit:division|Q_reg[29] ; C_reg[61]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.095      ; 0.656      ;
; -0.464 ; div_32bit:division|Q_reg[18] ; C_reg[50]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.090      ; 0.656      ;
; -0.462 ; div_32bit:division|A_reg[1]  ; C_reg[1]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.113      ; 0.681      ;
; -0.460 ; div_32bit:division|A_reg[16] ; C_reg[16]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.090      ; 0.660      ;
; -0.459 ; div_32bit:division|Q_reg[22] ; C_reg[54]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.075      ; 0.646      ;
; -0.455 ; div_32bit:division|A_reg[28] ; C_reg[28]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.041      ; 0.616      ;
; -0.453 ; div_32bit:division|Q_reg[21] ; C_reg[53]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.028      ; 0.605      ;
; -0.445 ; div_32bit:division|Q_reg[19] ; C_reg[51]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.020      ; 0.605      ;
; -0.427 ; div_32bit:division|A_reg[13] ; C_reg[13]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.026      ; 0.629      ;
; -0.424 ; div_32bit:division|A_reg[10] ; C_reg[10]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.007      ; 0.613      ;
; -0.421 ; div_32bit:division|A_reg[24] ; C_reg[24]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.042      ; 0.651      ;
; -0.413 ; div_32bit:division|A_reg[19] ; C_reg[19]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.035      ; 0.652      ;
; -0.412 ; div_32bit:division|Q_reg[25] ; C_reg[57]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.011      ; 0.629      ;
; -0.407 ; div_32bit:division|A_reg[11] ; C_reg[11]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.014      ; 0.637      ;
; -0.404 ; div_32bit:division|Q_reg[17] ; C_reg[49]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.020      ; 0.646      ;
; -0.403 ; div_32bit:division|A_reg[21] ; C_reg[21]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.003      ; 0.630      ;
; -0.401 ; div_32bit:division|Q_reg[6]  ; C_reg[38]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.016      ; 0.645      ;
; -0.399 ; div_32bit:division|A_reg[18] ; C_reg[18]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.004      ; 0.635      ;
; -0.395 ; div_32bit:division|Q_reg[8]  ; C_reg[40]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.013      ; 0.648      ;
; -0.393 ; div_32bit:division|Q_reg[4]  ; C_reg[36]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.018      ; 0.655      ;
; -0.391 ; div_32bit:division|Q_reg[20] ; C_reg[52]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.023      ; 0.662      ;
; -0.390 ; div_32bit:division|A_reg[2]  ; C_reg[2]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.023      ; 0.663      ;
; -0.387 ; div_32bit:division|A_reg[27] ; C_reg[27]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.942      ; 0.585      ;
; -0.385 ; div_32bit:division|Q_reg[26] ; C_reg[58]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.008      ; 0.653      ;
; -0.385 ; div_32bit:division|Q_reg[27] ; C_reg[59]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.007      ; 0.652      ;
; -0.384 ; div_32bit:division|Q_reg[5]  ; C_reg[37]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.020      ; 0.666      ;
; -0.381 ; div_32bit:division|A_reg[4]  ; C_reg[4]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.011      ; 0.660      ;
; -0.375 ; div_32bit:division|Q_reg[31] ; C_reg[63]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.018      ; 0.673      ;
; -0.373 ; div_32bit:division|Q_reg[7]  ; C_reg[39]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.017      ; 0.674      ;
; -0.371 ; div_32bit:division|A_reg[12] ; C_reg[12]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.016      ; 0.675      ;
; -0.370 ; div_32bit:division|Q_reg[30] ; C_reg[62]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.013      ; 0.673      ;
; -0.363 ; div_32bit:division|A_reg[17] ; C_reg[17]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.999      ; 0.666      ;
; -0.358 ; div_32bit:division|A_reg[9]  ; C_reg[9]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.009      ; 0.681      ;
; -0.357 ; div_32bit:division|A_reg[14] ; C_reg[14]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 1.000      ; 0.673      ;
; -0.353 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.603      ; 2.250      ;
; -0.326 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.601      ; 2.275      ;
; -0.324 ; opcode[0]                    ; C_reg[55]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.590      ; 2.266      ;
; -0.316 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.606      ; 2.290      ;
; -0.316 ; div_32bit:division|A_reg[7]  ; C_reg[7]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.935      ; 0.649      ;
; -0.314 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.587      ; 2.273      ;
; -0.311 ; opcode[0]                    ; C_reg[35]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.579      ; 2.268      ;
; -0.310 ; div_32bit:division|A_reg[6]  ; C_reg[6]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.938      ; 0.658      ;
; -0.309 ; opcode[0]                    ; C_reg[23]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.576      ; 2.267      ;
; -0.307 ; div_32bit:division|A_reg[8]  ; C_reg[8]$latch  ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.945      ; 0.668      ;
; -0.304 ; opcode[0]                    ; C_reg[21]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.571      ; 2.267      ;
; -0.303 ; div_32bit:division|A_reg[31] ; C_reg[31]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.944      ; 0.671      ;
; -0.302 ; div_32bit:division|A_reg[20] ; C_reg[20]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.938      ; 0.666      ;
; -0.297 ; div_32bit:division|A_reg[22] ; C_reg[22]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.929      ; 0.662      ;
; -0.295 ; opcode[0]                    ; C_reg[24]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.584      ; 2.289      ;
; -0.293 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.591      ; 2.298      ;
; -0.291 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.607      ; 2.316      ;
; -0.286 ; opcode[0]                    ; C_reg[32]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.591      ; 2.305      ;
; -0.286 ; opcode[0]                    ; C_reg[43]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.607      ; 2.321      ;
; -0.286 ; div_32bit:division|Q_reg[10] ; C_reg[42]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.936      ; 0.680      ;
; -0.282 ; div_32bit:division|A_reg[29] ; C_reg[29]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.938      ; 0.686      ;
; -0.281 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.592      ; 2.311      ;
; -0.280 ; opcode[0]                    ; C_reg[19]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.595      ; 2.315      ;
; -0.276 ; div_32bit:division|A_reg[26] ; C_reg[26]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.919      ; 0.673      ;
; -0.273 ; opcode[0]                    ; C_reg[5]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.588      ; 2.315      ;
; -0.272 ; div_32bit:division|A_reg[30] ; C_reg[30]$latch ; div_32bit:division|count[10] ; opcode[0]   ; 0.000        ; 0.923      ; 0.681      ;
; -0.264 ; opcode[0]                    ; C_reg[60]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.584      ; 2.320      ;
; -0.261 ; opcode[0]                    ; C_reg[28]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.582      ; 2.321      ;
; -0.261 ; opcode[0]                    ; C_reg[51]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.510      ; 2.249      ;
; -0.257 ; opcode[0]                    ; C_reg[3]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.571      ; 2.314      ;
; -0.256 ; opcode[0]                    ; C_reg[44]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.972      ; 2.716      ;
; -0.255 ; opcode[0]                    ; C_reg[41]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.579      ; 2.324      ;
; -0.253 ; opcode[0]                    ; C_reg[18]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.571      ; 2.318      ;
; -0.253 ; opcode[0]                    ; C_reg[47]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.967      ; 2.714      ;
; -0.239 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; -0.500       ; 2.969      ; 2.250      ;
; -0.237 ; opcode[0]                    ; C_reg[15]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.572      ; 2.335      ;
; -0.237 ; opcode[0]                    ; C_reg[30]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.501      ; 2.264      ;
; -0.235 ; opcode[0]                    ; C_reg[61]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.953      ; 2.718      ;
; -0.234 ; opcode[0]                    ; C_reg[46]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.973      ; 2.739      ;
; -0.233 ; opcode[0]                    ; C_reg[1]$latch  ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.601      ; 2.368      ;
; -0.233 ; opcode[0]                    ; C_reg[36]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.509      ; 2.276      ;
; -0.231 ; opcode[0]                    ; C_reg[45]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.602      ; 2.371      ;
; -0.224 ; opcode[0]                    ; C_reg[48]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.593      ; 2.369      ;
; -0.224 ; opcode[0]                    ; C_reg[33]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.958      ; 2.734      ;
; -0.224 ; opcode[0]                    ; C_reg[34]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.957      ; 2.733      ;
; -0.221 ; opcode[0]                    ; C_reg[13]$latch ; opcode[0]                    ; opcode[0]   ; 0.000        ; 2.969      ; 2.748      ;
+--------+------------------------------+-----------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_32bit:division|count[10]'                                                                                                                   ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.080 ; div_32bit:division|count[10] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.993      ; 1.913      ;
; -0.032 ; div_32bit:division|count[10] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.986      ; 1.954      ;
; -0.011 ; div_32bit:division|count[10] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.936      ; 1.925      ;
; -0.009 ; div_32bit:division|count[10] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.970      ; 1.961      ;
; -0.006 ; div_32bit:division|count[10] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.934      ; 1.928      ;
; -0.006 ; div_32bit:division|count[10] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.989      ; 1.983      ;
; -0.005 ; div_32bit:division|count[10] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.989      ; 1.984      ;
; 0.000  ; div_32bit:division|count[10] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.990      ; 1.990      ;
; 0.002  ; div_32bit:division|count[10] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.966      ; 1.968      ;
; 0.004  ; div_32bit:division|count[10] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 2.023      ; 2.027      ;
; 0.005  ; div_32bit:division|count[10] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.964      ; 1.969      ;
; 0.009  ; div_32bit:division|count[10] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.993      ; 2.002      ;
; 0.015  ; div_32bit:division|count[10] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.992      ; 2.007      ;
; 0.034  ; div_32bit:division|count[10] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.927      ; 1.961      ;
; 0.040  ; div_32bit:division|count[10] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.988      ; 2.028      ;
; 0.051  ; div_32bit:division|count[10] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.992      ; 2.043      ;
; 0.062  ; div_32bit:division|Q_reg[9]  ; div_32bit:division|Q_reg[10] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.107      ; 0.169      ;
; 0.076  ; div_32bit:division|count[10] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.988      ; 2.064      ;
; 0.076  ; div_32bit:division|count[10] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.992      ; 2.068      ;
; 0.084  ; div_32bit:division|count[10] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.964      ; 2.048      ;
; 0.090  ; div_32bit:division|count[10] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.935      ; 2.025      ;
; 0.173  ; div_32bit:division|count[10] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.927      ; 2.100      ;
; 0.199  ; div_32bit:division|Q_reg[17] ; div_32bit:division|Q_reg[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.022      ; 0.221      ;
; 0.200  ; div_32bit:division|Q_reg[8]  ; div_32bit:division|Q_reg[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.022      ; 0.222      ;
; 0.200  ; div_32bit:division|Q_reg[6]  ; div_32bit:division|Q_reg[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.022      ; 0.222      ;
; 0.201  ; div_32bit:division|Q_reg[0]  ; div_32bit:division|Q_reg[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.027      ; 0.228      ;
; 0.202  ; div_32bit:division|Q_reg[13] ; div_32bit:division|Q_reg[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.026      ; 0.228      ;
; 0.203  ; div_32bit:division|Q_reg[1]  ; div_32bit:division|Q_reg[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.025      ; 0.228      ;
; 0.204  ; div_32bit:division|Q_reg[29] ; div_32bit:division|Q_reg[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.228      ;
; 0.204  ; div_32bit:division|Q_reg[14] ; div_32bit:division|Q_reg[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.228      ;
; 0.206  ; div_32bit:division|Q_reg[28] ; div_32bit:division|Q_reg[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.025      ; 0.231      ;
; 0.206  ; div_32bit:division|Q_reg[25] ; div_32bit:division|Q_reg[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.230      ;
; 0.206  ; div_32bit:division|Q_reg[21] ; div_32bit:division|Q_reg[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.023      ; 0.229      ;
; 0.208  ; div_32bit:division|Q_reg[4]  ; div_32bit:division|Q_reg[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.022      ; 0.230      ;
; 0.240  ; div_32bit:division|Q_reg[24] ; div_32bit:division|Q_reg[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.264      ;
; 0.240  ; div_32bit:division|Q_reg[3]  ; div_32bit:division|Q_reg[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.264      ;
; 0.243  ; div_32bit:division|Q_reg[11] ; div_32bit:division|Q_reg[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.027      ; 0.270      ;
; 0.245  ; div_32bit:division|Q_reg[27] ; div_32bit:division|Q_reg[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.269      ;
; 0.246  ; div_32bit:division|Q_reg[18] ; div_32bit:division|Q_reg[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.025      ; 0.271      ;
; 0.246  ; div_32bit:division|Q_reg[12] ; div_32bit:division|Q_reg[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.270      ;
; 0.247  ; div_32bit:division|Q_reg[22] ; div_32bit:division|Q_reg[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.023      ; 0.270      ;
; 0.310  ; div_32bit:division|Q_reg[16] ; div_32bit:division|Q_reg[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.034      ; 0.344      ;
; 0.316  ; div_32bit:division|count[10] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.993      ; 1.829      ;
; 0.325  ; div_32bit:division|count[10] ; div_32bit:division|count[12] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.936      ; 1.781      ;
; 0.330  ; div_32bit:division|count[10] ; div_32bit:division|count[18] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.989      ; 1.839      ;
; 0.338  ; div_32bit:division|count[10] ; div_32bit:division|count[14] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.966      ; 1.824      ;
; 0.340  ; div_32bit:division|count[10] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 2.023      ; 1.883      ;
; 0.344  ; div_32bit:division|count[10] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.969      ; 2.313      ;
; 0.345  ; div_32bit:division|count[10] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.993      ; 1.858      ;
; 0.364  ; div_32bit:division|count[10] ; div_32bit:division|count[23] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.986      ; 1.870      ;
; 0.372  ; div_32bit:division|count[10] ; div_32bit:division|count[1]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.969      ; 2.341      ;
; 0.372  ; div_32bit:division|count[10] ; div_32bit:division|count[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.966      ; 2.338      ;
; 0.387  ; div_32bit:division|count[10] ; div_32bit:division|count[15] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.970      ; 1.877      ;
; 0.387  ; div_32bit:division|count[10] ; div_32bit:division|count[24] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.992      ; 1.899      ;
; 0.390  ; div_32bit:division|count[10] ; div_32bit:division|count[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.934      ; 1.844      ;
; 0.391  ; div_32bit:division|count[10] ; div_32bit:division|count[17] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.989      ; 1.900      ;
; 0.396  ; div_32bit:division|count[10] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.990      ; 1.906      ;
; 0.401  ; div_32bit:division|count[10] ; div_32bit:division|count[13] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.964      ; 1.885      ;
; 0.402  ; div_32bit:division|Q_reg[20] ; div_32bit:division|Q_reg[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.034      ; 0.436      ;
; 0.411  ; div_32bit:division|count[10] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.992      ; 1.923      ;
; 0.412  ; div_32bit:division|count[10] ; div_32bit:division|count[22] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.988      ; 1.920      ;
; 0.412  ; div_32bit:division|count[10] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.992      ; 1.924      ;
; 0.415  ; div_32bit:division|count[10] ; div_32bit:division|count[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.967      ; 2.382      ;
; 0.420  ; div_32bit:division|count[10] ; div_32bit:division|count[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.964      ; 1.904      ;
; 0.424  ; div_32bit:division|Q_reg[15] ; div_32bit:division|Q_reg[16] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.003      ; 0.427      ;
; 0.426  ; div_32bit:division|count[10] ; div_32bit:division|count[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.935      ; 1.881      ;
; 0.430  ; div_32bit:division|count[10] ; div_32bit:division|count[19] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.927      ; 1.877      ;
; 0.435  ; div_32bit:division|count[10] ; div_32bit:division|count[9]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.933      ; 2.368      ;
; 0.436  ; div_32bit:division|count[10] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.988      ; 1.944      ;
; 0.438  ; div_32bit:division|count[10] ; div_32bit:division|count[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.969      ; 2.407      ;
; 0.445  ; div_32bit:division|count[10] ; div_32bit:division|count[5]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.929      ; 2.374      ;
; 0.447  ; div_32bit:division|Q_reg[19] ; div_32bit:division|Q_reg[20] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.012      ; 0.459      ;
; 0.453  ; div_32bit:division|count[10] ; div_32bit:division|count[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.930      ; 2.383      ;
; 0.477  ; div_32bit:division|A_reg[3]  ; div_32bit:division|A_reg[4]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.020      ; 0.497      ;
; 0.486  ; div_32bit:division|count[10] ; div_32bit:division|count[8]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 1.931      ; 2.417      ;
; 0.494  ; div_32bit:division|Q_reg[2]  ; div_32bit:division|Q_reg[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.013      ; 0.507      ;
; 0.512  ; div_32bit:division|A_reg[6]  ; div_32bit:division|A_reg[7]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.029      ; 0.541      ;
; 0.528  ; div_32bit:division|Q_reg[31] ; div_32bit:division|A_reg[0]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.026      ; 0.554      ;
; 0.547  ; div_32bit:division|count[30] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.028      ; 0.575      ;
; 0.569  ; div_32bit:division|count[10] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.927      ; 2.016      ;
; 0.593  ; div_32bit:division|Q_reg[30] ; div_32bit:division|Q_reg[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.036      ; 0.629      ;
; 0.616  ; div_32bit:division|count[29] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.026      ; 0.642      ;
; 0.630  ; div_32bit:division|count[27] ; div_32bit:division|count[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.026      ; 0.656      ;
; 0.633  ; div_32bit:division|count[31] ; div_32bit:division|count[31] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.657      ;
; 0.656  ; div_32bit:division|count[28] ; div_32bit:division|count[28] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.026      ; 0.682      ;
; 0.657  ; div_32bit:division|count[26] ; div_32bit:division|count[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.027      ; 0.684      ;
; 0.665  ; div_32bit:division|count[29] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.061      ; 0.726      ;
; 0.675  ; div_32bit:division|A_reg[5]  ; div_32bit:division|A_reg[6]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.116      ; 0.791      ;
; 0.676  ; div_32bit:division|Q_reg[26] ; div_32bit:division|Q_reg[27] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.030      ; 0.706      ;
; 0.680  ; div_32bit:division|count[28] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.057      ; 0.737      ;
; 0.686  ; div_32bit:division|A_reg[1]  ; div_32bit:division|A_reg[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.024      ; 0.710      ;
; 0.719  ; div_32bit:division|count[27] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.059      ; 0.778      ;
; 0.724  ; div_32bit:division|count[25] ; div_32bit:division|count[25] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.026      ; 0.750      ;
; 0.742  ; div_32bit:division|count[21] ; div_32bit:division|count[21] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.027      ; 0.769      ;
; 0.745  ; div_32bit:division|A_reg[2]  ; div_32bit:division|A_reg[3]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.016      ; 0.761      ;
; 0.748  ; div_32bit:division|count[26] ; div_32bit:division|count[30] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.057      ; 0.805      ;
; 0.750  ; div_32bit:division|Q_reg[10] ; div_32bit:division|Q_reg[11] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; -0.051     ; 0.699      ;
; 0.766  ; div_32bit:division|count[10] ; div_32bit:division|count[2]  ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; -0.500       ; 1.969      ; 2.255      ;
; 0.776  ; div_32bit:division|count[28] ; div_32bit:division|count[29] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.022      ; 0.798      ;
; 0.787  ; div_32bit:division|A_reg[30] ; div_32bit:division|A_reg[26] ; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0.000        ; 0.029      ; 0.816      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'opcode[0]'                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; opcode[0] ; Rise       ; opcode[0]             ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[43]$latch       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[44]$latch       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[46]$latch       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[45]$latch       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[47]$latch       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[0]$latch        ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[43]$latch|datac ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[44]$latch|datac ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[46]$latch|datac ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[13]$latch       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[19]$latch       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[24]$latch       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[32]$latch       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[33]$latch       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[34]$latch       ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[45]$latch|datac ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[47]$latch|datac ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[56]$latch       ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[1]$latch        ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[28]$latch       ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[48]$latch       ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[5]$latch        ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[0]$latch|datac  ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[61]$latch       ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[13]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[16]$latch       ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[19]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[24]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[32]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[33]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[34]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[35]$latch       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[55]$latch       ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[56]$latch|datac ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[60]$latch       ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[1]$latch|datac  ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[23]$latch       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[25]$latch       ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[28]$latch|datac ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[3]$latch        ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[48]$latch|datac ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[50]$latch       ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[5]$latch|datac  ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[18]$latch       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[41]$latch       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[54]$latch       ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[61]$latch|datac ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[15]$latch       ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[16]$latch|datac ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[21]$latch       ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[35]$latch|datac ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[55]$latch|datac ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[60]$latch|datac ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[23]$latch|datac ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[25]$latch|datac ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[3]$latch|datac  ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[50]$latch|datac ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[18]$latch|datac ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[41]$latch|datac ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[54]$latch|datac ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[6]$latch|datad  ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[15]$latch|datac ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[21]$latch|datac ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[29]$latch|datad ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[49]$latch|datad ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[51]$latch|datad ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[53]$latch|datad ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[63]$latch|datad ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[7]$latch|datad  ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[10]$latch|datad ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[27]$latch|datad ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[36]$latch|datad ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[37]$latch|datad ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[52]$latch|datad ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[59]$latch|datad ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[9]$latch|datad  ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[12]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[20]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[22]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[30]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[38]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[39]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[40]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[42]$latch|datad ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[57]$latch|datad ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[11]$latch|datad ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[17]$latch|datad ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[2]$latch|datad  ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[58]$latch|datad ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[62]$latch|datad ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[14]$latch|datad ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[26]$latch|datad ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[31]$latch|datad ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[4]$latch|datad  ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[51]$latch       ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[63]$latch       ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[6]$latch        ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; opcode[0] ; Fall       ; C_reg[7]$latch        ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; opcode[0] ; Rise       ; C_reg[8]$latch|datad  ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_32bit:division|count[10]'                                                            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[21]|datad     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[24]|datad     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[25]|datad     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[26]|datad     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[28]|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[17]|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[18]|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[22]|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[23]|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[27]|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[29]|datad     ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[13] ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[30] ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[22] ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[26] ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[29] ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[15]|datad     ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[6]  ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[7]  ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[30] ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[10]|datad     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[13]|datad     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[14]|datad     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[16]|datad     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[1]|datad      ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[2]|datad      ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[3]|datad      ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[4]|datad      ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[7]|datad      ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[20] ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|Q_reg[10] ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[21] ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[24] ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[25] ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[26] ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[28] ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[13]|datac     ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[30]|datac     ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[18] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[19] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[21] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[27] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[17] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[18] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[22] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[23] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[27] ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[29] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[22]|datac     ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[26]|datac     ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[29]|datac     ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[6]|datac      ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[7]|datac      ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[30]|datac     ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[28] ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[15] ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[20]|datac     ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[10]|datac     ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[24] ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[31] ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|A_reg[8]  ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[13] ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[14] ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[16] ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[1]  ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[2]  ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[3]  ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[4]  ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; div_32bit:division|count[10] ; Fall       ; div_32bit:division|count[7]  ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[18]|datac     ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[19]|datac     ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[21]|datac     ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[27]|datac     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[0]|datad      ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[28]|datac     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[0]|datad      ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[11]|datad     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[14]|datad     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[15]|datad     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[1]|datad      ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[2]|datad      ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[31]|datad     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[11]|datad     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[12]|datad     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[20]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[17]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[24]|datac     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[31]|datac     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[8]|datac      ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[12]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[13]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[27]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[28]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[29]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|Q_reg[30]|datad     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[5]|datad      ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|count[9]|datad      ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[10]|datad     ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[14]|datad     ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; div_32bit:division|count[10] ; Rise       ; division|A_reg[9]|datad      ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; 4.381  ; 5.308  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; 3.919  ; 4.722  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; 3.857  ; 4.480  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; 3.938  ; 4.746  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; 4.150  ; 4.848  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; 3.789  ; 4.613  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; 3.919  ; 4.606  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; 3.901  ; 4.708  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; 4.340  ; 5.078  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; 4.096  ; 4.921  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; 4.136  ; 4.865  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; 3.487  ; 4.273  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; 3.586  ; 4.264  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; 4.381  ; 5.308  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; 3.601  ; 4.251  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; 3.381  ; 4.172  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; 3.942  ; 4.610  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; 3.432  ; 4.243  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; 3.334  ; 3.991  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; 3.617  ; 4.425  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; 3.498  ; 4.203  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; 3.750  ; 4.625  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; 3.229  ; 3.835  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; 3.216  ; 3.977  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; 3.204  ; 3.852  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; 2.981  ; 3.716  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; 3.280  ; 3.962  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; 3.017  ; 3.808  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; 3.218  ; 3.896  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; 2.914  ; 3.678  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; 3.250  ; 3.993  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; 2.897  ; 3.761  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; 2.556  ; 3.302  ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; 22.167 ; 23.060 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 21.605 ; 22.395 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 21.367 ; 21.936 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 21.620 ; 22.400 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 21.278 ; 21.877 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 21.700 ; 22.533 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 21.394 ; 21.996 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 22.167 ; 23.060 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 21.046 ; 21.609 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 21.004 ; 21.705 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 21.880 ; 22.542 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 20.958 ; 21.679 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 20.912 ; 21.487 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 21.009 ; 21.720 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 20.947 ; 21.513 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 21.065 ; 21.818 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 21.155 ; 21.743 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 21.096 ; 21.883 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 20.720 ; 21.254 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 20.629 ; 21.280 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 20.116 ; 20.694 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 20.709 ; 21.481 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 20.250 ; 20.806 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 19.856 ; 20.524 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 19.940 ; 20.442 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 20.081 ; 20.776 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 20.281 ; 20.898 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 19.772 ; 20.389 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 18.903 ; 19.540 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 18.238 ; 18.864 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 18.711 ; 19.372 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 18.038 ; 18.830 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 17.923 ; 18.572 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 20.129 ; 20.823 ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 18.174 ; 18.397 ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 19.725 ; 20.382 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 20.129 ; 20.823 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 20.058 ; 20.686 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 20.017 ; 20.718 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 18.997 ; 19.790 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 18.538 ; 19.254 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 18.494 ; 19.378 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 17.602 ; 18.264 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 17.168 ; 18.007 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 16.257 ; 17.004 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 16.544 ; 17.369 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 15.866 ; 16.579 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 15.321 ; 16.226 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 13.739 ; 14.615 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 13.624 ; 14.455 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 13.854 ; 14.582 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 12.640 ; 13.369 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 11.757 ; 12.380 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 11.300 ; 12.035 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 11.464 ; 12.206 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 10.610 ; 11.439 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 9.527  ; 10.218 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 9.448  ; 10.109 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 8.880  ; 9.506  ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 7.851  ; 8.565  ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 7.850  ; 8.664  ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 7.815  ; 8.523  ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 7.505  ; 8.148  ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 7.317  ; 8.074  ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 6.299  ; 7.139  ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 6.746  ; 7.571  ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 5.658  ; 6.544  ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.789  ; 1.319  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 5.653  ; 6.544  ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 5.658  ; 6.189  ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 2.573  ; 3.121  ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 2.122  ; 2.528  ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; 21.798 ; 22.691 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 21.236 ; 22.026 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 20.998 ; 21.567 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 21.251 ; 22.031 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 20.909 ; 21.508 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 21.331 ; 22.164 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 21.025 ; 21.627 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 21.798 ; 22.691 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 20.677 ; 21.240 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 20.635 ; 21.336 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 21.511 ; 22.173 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 20.589 ; 21.310 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 20.543 ; 21.118 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 20.640 ; 21.351 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 20.578 ; 21.144 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 20.696 ; 21.449 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 20.786 ; 21.374 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 20.727 ; 21.514 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 20.351 ; 20.885 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 20.260 ; 20.911 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 19.747 ; 20.325 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 20.340 ; 21.112 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 19.881 ; 20.437 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 19.487 ; 20.155 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 19.571 ; 20.073 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 19.712 ; 20.407 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 19.912 ; 20.529 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 19.403 ; 20.020 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 18.534 ; 19.171 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 17.869 ; 18.495 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 18.342 ; 19.003 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 17.669 ; 18.461 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 17.554 ; 18.203 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 19.760 ; 20.454 ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 17.805 ; 18.028 ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 19.356 ; 20.013 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 19.760 ; 20.454 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 19.689 ; 20.317 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 19.648 ; 20.349 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 18.628 ; 19.421 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 18.169 ; 18.885 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 18.125 ; 19.009 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 17.233 ; 17.895 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 16.799 ; 17.638 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 15.888 ; 16.635 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 16.175 ; 17.000 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 15.497 ; 16.210 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 14.952 ; 15.857 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 13.370 ; 14.246 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 13.255 ; 14.086 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 13.485 ; 14.213 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 12.271 ; 13.000 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 11.388 ; 12.011 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 10.931 ; 11.666 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 11.095 ; 11.837 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 10.241 ; 11.070 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 9.158  ; 9.849  ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 9.079  ; 9.740  ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 8.511  ; 9.137  ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 7.482  ; 8.196  ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 7.481  ; 8.295  ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 7.446  ; 8.154  ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 7.136  ; 7.779  ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 6.948  ; 7.705  ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 5.930  ; 6.770  ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 6.377  ; 7.202  ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 5.289  ; 6.175  ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.420  ; 0.950  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 5.284  ; 6.175  ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 5.289  ; 5.820  ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 2.204  ; 2.752  ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 1.753  ; 2.159  ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; -0.953 ; -1.603 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; -1.297 ; -2.000 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; -1.187 ; -1.823 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; -1.360 ; -2.062 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; -1.590 ; -2.282 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; -1.269 ; -1.991 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; -1.368 ; -2.044 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; -1.276 ; -1.976 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; -1.790 ; -2.542 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; -1.055 ; -1.731 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; -1.461 ; -2.139 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; -1.116 ; -1.791 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; -1.308 ; -2.007 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; -2.123 ; -2.967 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; -1.203 ; -1.852 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; -1.138 ; -1.813 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; -1.840 ; -2.530 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; -1.376 ; -2.068 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; -1.242 ; -1.916 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; -1.471 ; -2.171 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; -1.421 ; -2.148 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; -1.709 ; -2.485 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; -1.155 ; -1.822 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; -0.953 ; -1.603 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; -1.311 ; -1.959 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; -1.013 ; -1.649 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; -1.328 ; -2.036 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; -1.059 ; -1.734 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; -1.298 ; -2.001 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; -1.070 ; -1.726 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; -1.427 ; -2.182 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; -1.170 ; -1.854 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; -1.107 ; -1.780 ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; -0.277 ; -0.968 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -0.561 ; -1.262 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -0.929 ; -1.655 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -1.153 ; -1.857 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -1.393 ; -2.220 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -1.502 ; -2.170 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -1.462 ; -2.139 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -1.100 ; -1.857 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -1.013 ; -1.698 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -0.993 ; -1.702 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -0.766 ; -1.370 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -0.961 ; -1.740 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -1.150 ; -1.939 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -1.841 ; -2.678 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.523 ; -1.167 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -0.860 ; -1.526 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -1.358 ; -1.938 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -1.692 ; -2.447 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -1.424 ; -2.262 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -1.148 ; -1.911 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -1.926 ; -2.773 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -1.275 ; -2.076 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -1.081 ; -1.734 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -0.829 ; -1.589 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -1.449 ; -2.245 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -0.742 ; -1.382 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -0.653 ; -1.404 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -0.912 ; -1.659 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -0.595 ; -1.279 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -0.948 ; -1.606 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -0.605 ; -1.242 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -0.781 ; -1.504 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; -0.277 ; -0.968 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 0.868  ; 0.505  ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 0.868  ; 0.505  ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -1.178 ; -1.772 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -1.042 ; -1.632 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -0.778 ; -1.435 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -0.692 ; -1.314 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -0.637 ; -1.321 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -0.906 ; -1.586 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -1.043 ; -1.850 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -0.572 ; -1.313 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -1.359 ; -2.041 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -0.771 ; -1.506 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -1.403 ; -2.217 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -0.671 ; -1.419 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -0.615 ; -1.326 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -0.703 ; -1.440 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -1.277 ; -2.082 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -1.457 ; -2.202 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -1.346 ; -2.185 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -1.051 ; -1.800 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -1.282 ; -2.063 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -1.459 ; -2.299 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -1.243 ; -2.031 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -0.938 ; -1.728 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -1.182 ; -1.929 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -1.199 ; -1.907 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -1.141 ; -1.924 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -0.542 ; -1.241 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -0.825 ; -1.550 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -1.247 ; -1.942 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -0.969 ; -1.656 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -0.815 ; -1.438 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.575 ; -1.255 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.353  ; -0.110 ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.353  ; -0.110 ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; -0.071 ; -0.727 ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; -0.199 ; -0.870 ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; -0.118 ; -0.762 ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.158  ; -0.446 ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; 0.089  ; -0.602 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -0.195 ; -0.896 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -0.563 ; -1.289 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -0.787 ; -1.491 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -1.027 ; -1.854 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -1.136 ; -1.804 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -1.096 ; -1.773 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -0.734 ; -1.491 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -0.647 ; -1.332 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -0.627 ; -1.336 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -0.400 ; -1.004 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -0.595 ; -1.374 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -0.784 ; -1.573 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -1.475 ; -2.312 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.157 ; -0.801 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -0.494 ; -1.160 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -0.992 ; -1.572 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -1.326 ; -2.081 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -1.058 ; -1.896 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -0.782 ; -1.545 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -1.560 ; -2.407 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -0.909 ; -1.710 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -0.715 ; -1.368 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -0.463 ; -1.223 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -1.083 ; -1.879 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -0.376 ; -1.016 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -0.287 ; -1.038 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -0.546 ; -1.293 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -0.229 ; -0.913 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -0.582 ; -1.240 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -0.239 ; -0.876 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -0.415 ; -1.138 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 0.089  ; -0.602 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.234  ; 0.871  ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.234  ; 0.871  ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -0.812 ; -1.406 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -0.676 ; -1.266 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -0.412 ; -1.069 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -0.326 ; -0.948 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -0.271 ; -0.955 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -0.540 ; -1.220 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -0.677 ; -1.484 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -0.206 ; -0.947 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -0.993 ; -1.675 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -0.405 ; -1.140 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -1.037 ; -1.851 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -0.305 ; -1.053 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -0.249 ; -0.960 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -0.337 ; -1.074 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -0.911 ; -1.716 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -1.091 ; -1.836 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -0.980 ; -1.819 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -0.685 ; -1.434 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -0.916 ; -1.697 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -1.093 ; -1.933 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -0.877 ; -1.665 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -0.572 ; -1.362 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -0.816 ; -1.563 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -0.833 ; -1.541 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -0.775 ; -1.558 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -0.176 ; -0.875 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -0.459 ; -1.184 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -0.881 ; -1.576 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -0.603 ; -1.290 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -0.449 ; -1.072 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.209 ; -0.889 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.719  ; 0.256  ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.719  ; 0.256  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 0.295  ; -0.361 ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 0.167  ; -0.504 ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 0.248  ; -0.396 ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.524  ; -0.080 ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 5.463 ; 5.676 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 4.550 ; 4.570 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 4.856 ; 4.944 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 4.498 ; 4.566 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 4.760 ; 4.813 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 4.280 ; 4.333 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 4.687 ; 4.775 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 4.759 ; 4.867 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 4.803 ; 4.907 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 4.426 ; 4.465 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 4.427 ; 4.470 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 4.714 ; 4.782 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 4.761 ; 4.849 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 4.508 ; 4.598 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 4.397 ; 4.437 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 4.437 ; 4.488 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 4.699 ; 4.794 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 4.475 ; 4.519 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 4.285 ; 4.320 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 4.696 ; 4.750 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 4.710 ; 4.758 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 4.754 ; 4.881 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 4.682 ; 4.728 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 4.456 ; 4.502 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 4.348 ; 4.398 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 4.686 ; 4.791 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 4.577 ; 4.619 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 4.435 ; 4.477 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 4.490 ; 4.526 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 5.463 ; 5.676 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 4.420 ; 4.468 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 5.244 ; 5.388 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 4.246 ; 4.293 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 4.643 ; 4.685 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 4.905 ; 5.009 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 4.485 ; 4.500 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 4.480 ; 4.542 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 4.356 ; 4.380 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 4.532 ; 4.603 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 4.710 ; 4.797 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 4.913 ; 5.013 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 4.375 ; 4.431 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 4.451 ; 4.475 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 4.386 ; 4.437 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 4.599 ; 4.628 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 4.467 ; 4.485 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 5.407 ; 5.585 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 4.619 ; 4.664 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 4.635 ; 4.683 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 4.504 ; 4.534 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 4.397 ; 4.467 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 4.493 ; 4.543 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 4.515 ; 4.552 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 4.348 ; 4.358 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 4.433 ; 4.457 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 4.735 ; 4.775 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 4.442 ; 4.459 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 5.346 ; 5.511 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 4.487 ; 4.505 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 4.426 ; 4.487 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 4.296 ; 4.345 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 4.454 ; 4.482 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 4.481 ; 4.533 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 4.422 ; 4.447 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 4.499 ; 4.531 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 5.829 ; 6.042 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 4.916 ; 4.936 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 5.222 ; 5.310 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 4.864 ; 4.932 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 5.126 ; 5.179 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 4.646 ; 4.699 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 5.053 ; 5.141 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 5.125 ; 5.233 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 5.169 ; 5.273 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 4.792 ; 4.831 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 4.793 ; 4.836 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 5.080 ; 5.148 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 5.127 ; 5.215 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 4.874 ; 4.964 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 4.763 ; 4.803 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 4.803 ; 4.854 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 5.065 ; 5.160 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 4.841 ; 4.885 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 4.651 ; 4.686 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 5.062 ; 5.116 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 5.076 ; 5.124 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 5.120 ; 5.247 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 5.048 ; 5.094 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 4.822 ; 4.868 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 4.714 ; 4.764 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 5.052 ; 5.157 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 4.943 ; 4.985 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 4.801 ; 4.843 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 4.856 ; 4.892 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 5.829 ; 6.042 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 4.786 ; 4.834 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 5.610 ; 5.754 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 4.612 ; 4.659 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 5.009 ; 5.051 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 5.271 ; 5.375 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 4.851 ; 4.866 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 4.846 ; 4.908 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 4.722 ; 4.746 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 4.898 ; 4.969 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 5.076 ; 5.163 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 5.279 ; 5.379 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 4.741 ; 4.797 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 4.817 ; 4.841 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 4.752 ; 4.803 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 4.965 ; 4.994 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 4.833 ; 4.851 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 5.773 ; 5.951 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 4.985 ; 5.030 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 5.001 ; 5.049 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 4.870 ; 4.900 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 4.763 ; 4.833 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 4.859 ; 4.909 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 4.881 ; 4.918 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 4.714 ; 4.724 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 4.799 ; 4.823 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 5.101 ; 5.141 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 4.808 ; 4.825 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 5.712 ; 5.877 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 4.853 ; 4.871 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 4.792 ; 4.853 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 4.662 ; 4.711 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 4.820 ; 4.848 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 4.847 ; 4.899 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 4.788 ; 4.813 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 4.865 ; 4.897 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 4.143 ; 4.187 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 4.441 ; 4.459 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 4.727 ; 4.811 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 4.385 ; 4.449 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 4.643 ; 4.694 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 4.174 ; 4.225 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 4.568 ; 4.652 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 4.635 ; 4.738 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 4.678 ; 4.778 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 4.321 ; 4.359 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 4.322 ; 4.362 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 4.599 ; 4.663 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 4.637 ; 4.722 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 4.396 ; 4.483 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 4.288 ; 4.326 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 4.326 ; 4.375 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 4.579 ; 4.669 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 4.362 ; 4.403 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 4.180 ; 4.214 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 4.580 ; 4.632 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 4.595 ; 4.640 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 4.632 ; 4.753 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 4.566 ; 4.611 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 4.352 ; 4.395 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 4.241 ; 4.288 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 4.567 ; 4.668 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 4.467 ; 4.507 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 4.330 ; 4.370 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 4.384 ; 4.418 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 5.349 ; 5.559 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 4.309 ; 4.355 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 5.138 ; 5.280 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 4.143 ; 4.187 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 4.530 ; 4.570 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 4.775 ; 4.874 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 4.380 ; 4.393 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 4.368 ; 4.429 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 4.255 ; 4.277 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 4.417 ; 4.486 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 4.587 ; 4.670 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 4.789 ; 4.886 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 4.270 ; 4.324 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 4.345 ; 4.368 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 4.277 ; 4.326 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 4.487 ; 4.514 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 4.361 ; 4.378 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 5.295 ; 5.472 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 4.507 ; 4.548 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 4.522 ; 4.568 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 4.396 ; 4.424 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 4.289 ; 4.357 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 4.381 ; 4.428 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 4.408 ; 4.442 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 4.248 ; 4.257 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 4.328 ; 4.350 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 4.620 ; 4.657 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 4.336 ; 4.352 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 5.236 ; 5.401 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 4.381 ; 4.398 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 4.314 ; 4.372 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 4.190 ; 4.237 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 4.348 ; 4.374 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 4.368 ; 4.418 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 4.316 ; 4.340 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 4.392 ; 4.422 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 4.512 ; 4.556 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 4.810 ; 4.828 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 5.096 ; 5.180 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 4.754 ; 4.818 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 5.012 ; 5.063 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 4.543 ; 4.594 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 4.937 ; 5.021 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 5.004 ; 5.107 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 5.047 ; 5.147 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 4.690 ; 4.728 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 4.691 ; 4.731 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 4.968 ; 5.032 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 5.006 ; 5.091 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 4.765 ; 4.852 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 4.657 ; 4.695 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 4.695 ; 4.744 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 4.948 ; 5.038 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 4.731 ; 4.772 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 4.549 ; 4.583 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 4.949 ; 5.001 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 4.964 ; 5.009 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 5.001 ; 5.122 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 4.935 ; 4.980 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 4.721 ; 4.764 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 4.610 ; 4.657 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 4.936 ; 5.037 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 4.836 ; 4.876 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 4.699 ; 4.739 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 4.753 ; 4.787 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 5.718 ; 5.928 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 4.678 ; 4.724 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 5.507 ; 5.649 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 4.512 ; 4.556 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 4.899 ; 4.939 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 5.144 ; 5.243 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 4.749 ; 4.762 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 4.737 ; 4.798 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 4.624 ; 4.646 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 4.786 ; 4.855 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 4.956 ; 5.039 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 5.158 ; 5.255 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 4.639 ; 4.693 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 4.714 ; 4.737 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 4.646 ; 4.695 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 4.856 ; 4.883 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 4.730 ; 4.747 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 5.664 ; 5.841 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 4.876 ; 4.917 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 4.891 ; 4.937 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 4.765 ; 4.793 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 4.658 ; 4.726 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 4.750 ; 4.797 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 4.777 ; 4.811 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 4.617 ; 4.626 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 4.697 ; 4.719 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 4.989 ; 5.026 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 4.705 ; 4.721 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 5.605 ; 5.770 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 4.750 ; 4.767 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 4.683 ; 4.741 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 4.559 ; 4.606 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 4.717 ; 4.743 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 4.737 ; 4.787 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 4.685 ; 4.709 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 4.761 ; 4.791 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+
=======
----------------------------------------------------
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 3.522 ;    ;    ; 4.063 ;
; select     ; out         ; 3.646 ;    ;    ; 4.209 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 3.450 ;    ;    ; 3.986 ;
; select     ; out         ; 3.562 ;    ;    ; 4.111 ;
+------------+-------------+-------+----+----+-------+
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+-------------------------------+----------+---------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -8.389   ; -0.559  ; N/A      ; N/A     ; -3.000              ;
;  div_32bit:division|count[10] ; -8.389   ; -0.080  ; N/A      ; N/A     ; 0.361               ;
;  opcode[0]                    ; -1.355   ; -0.559  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS               ; -489.44  ; -26.968 ; 0.0      ; 0.0     ; -3.062              ;
;  div_32bit:division|count[10] ; -424.938 ; -0.149  ; N/A      ; N/A     ; 0.000               ;
;  opcode[0]                    ; -64.502  ; -26.819 ; N/A      ; N/A     ; -3.062              ;
+-------------------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; 7.739  ; 8.533  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; 6.990  ; 7.736  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; 6.905  ; 7.311  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; 6.996  ; 7.713  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; 7.301  ; 7.843  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; 6.704  ; 7.445  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; 7.021  ; 7.521  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; 6.963  ; 7.629  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; 7.739  ; 8.265  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; 7.288  ; 8.019  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; 7.400  ; 7.926  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; 6.229  ; 6.939  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; 6.485  ; 6.942  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; 7.739  ; 8.533  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; 6.461  ; 6.899  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; 6.028  ; 6.766  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; 7.001  ; 7.471  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; 6.154  ; 6.898  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; 5.947  ; 6.462  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; 6.435  ; 7.177  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; 6.245  ; 6.742  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; 6.684  ; 7.488  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; 5.805  ; 6.226  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; 5.825  ; 6.491  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; 5.767  ; 6.255  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; 5.375  ; 6.035  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; 5.891  ; 6.397  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; 5.461  ; 6.198  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; 5.768  ; 6.302  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; 5.278  ; 5.938  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; 5.830  ; 6.296  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; 5.260  ; 5.971  ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; 4.602  ; 5.143  ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; 38.361 ; 39.020 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 37.500 ; 38.106 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 37.074 ; 37.379 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 37.497 ; 38.156 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 36.880 ; 37.262 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 37.540 ; 38.218 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 37.194 ; 37.550 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 38.361 ; 39.020 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 36.528 ; 36.824 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 36.410 ; 36.976 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 37.895 ; 38.323 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 36.365 ; 36.956 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 36.300 ; 36.616 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 36.422 ; 36.982 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 36.347 ; 36.694 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 36.491 ; 37.142 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 36.669 ; 36.998 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 36.653 ; 37.316 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 35.951 ; 36.249 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 35.788 ; 36.221 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 34.931 ; 35.231 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 36.017 ; 36.577 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 35.195 ; 35.478 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 34.516 ; 35.021 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 34.621 ; 34.848 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 34.907 ; 35.388 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 35.192 ; 35.584 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 34.306 ; 34.832 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 33.072 ; 33.413 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 31.887 ; 32.412 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 32.685 ; 33.049 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 31.519 ; 32.271 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 31.293 ; 31.814 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 35.053 ; 35.645 ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 31.563 ; 31.620 ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 34.348 ; 34.847 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 35.053 ; 35.645 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 34.892 ; 35.472 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 34.575 ; 35.136 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 32.932 ; 33.525 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 32.051 ; 32.607 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 32.261 ; 32.827 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 30.374 ; 30.882 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 29.869 ; 30.426 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 28.209 ; 28.735 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 28.705 ; 29.280 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 27.305 ; 27.880 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 26.734 ; 27.353 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 23.999 ; 24.647 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 23.733 ; 24.347 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 23.880 ; 24.455 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 21.818 ; 22.421 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 20.225 ; 20.688 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 19.658 ; 20.193 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 19.789 ; 20.407 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 18.475 ; 19.026 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 16.433 ; 16.995 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 16.325 ; 16.796 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 15.192 ; 15.637 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 13.482 ; 14.048 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 13.595 ; 14.105 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 13.405 ; 13.920 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 12.594 ; 13.081 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 12.287 ; 12.936 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 10.939 ; 11.443 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 11.759 ; 12.150 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 9.670  ; 10.405 ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 1.637  ; 1.835  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 9.670  ; 10.405 ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 9.511  ; 9.928  ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 4.385  ; 4.789  ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 3.644  ; 3.983  ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; 38.339 ; 38.998 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; 37.478 ; 38.084 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; 37.052 ; 37.357 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; 37.475 ; 38.134 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; 36.858 ; 37.240 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; 37.518 ; 38.196 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; 37.172 ; 37.528 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; 38.339 ; 38.998 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; 36.506 ; 36.802 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; 36.388 ; 36.954 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; 37.873 ; 38.301 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; 36.343 ; 36.934 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; 36.278 ; 36.594 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; 36.400 ; 36.960 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; 36.325 ; 36.672 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; 36.469 ; 37.120 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; 36.647 ; 36.976 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; 36.631 ; 37.294 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; 35.929 ; 36.227 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; 35.766 ; 36.199 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; 34.909 ; 35.209 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; 35.995 ; 36.555 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; 35.173 ; 35.456 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; 34.494 ; 34.999 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; 34.599 ; 34.826 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; 34.885 ; 35.366 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; 35.170 ; 35.562 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; 34.284 ; 34.810 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; 33.050 ; 33.391 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; 31.865 ; 32.390 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; 32.663 ; 33.027 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; 31.497 ; 32.249 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 31.271 ; 31.792 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 35.031 ; 35.623 ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 31.541 ; 31.598 ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; 34.326 ; 34.825 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; 35.031 ; 35.623 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; 34.870 ; 35.450 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; 34.553 ; 35.114 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; 32.910 ; 33.503 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; 32.029 ; 32.585 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; 32.239 ; 32.805 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; 30.352 ; 30.860 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; 29.847 ; 30.404 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; 28.187 ; 28.713 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; 28.683 ; 29.258 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; 27.283 ; 27.858 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; 26.712 ; 27.331 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; 23.977 ; 24.625 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; 23.711 ; 24.325 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; 23.858 ; 24.433 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; 21.796 ; 22.399 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; 20.203 ; 20.666 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; 19.636 ; 20.171 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; 19.767 ; 20.385 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; 18.453 ; 19.004 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; 16.411 ; 16.973 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; 16.303 ; 16.774 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; 15.170 ; 15.615 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; 13.460 ; 14.026 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; 13.573 ; 14.083 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; 13.383 ; 13.898 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; 12.572 ; 13.059 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; 12.265 ; 12.914 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; 10.917 ; 11.421 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; 11.737 ; 12.128 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 9.648  ; 10.383 ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 1.615  ; 1.813  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 9.648  ; 10.383 ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 9.489  ; 9.906  ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 4.363  ; 4.767  ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 3.622  ; 3.961  ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; A_reg[*]   ; div_32bit:division|count[10] ; -0.953 ; -1.603 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[0]  ; div_32bit:division|count[10] ; -1.297 ; -2.000 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[1]  ; div_32bit:division|count[10] ; -1.187 ; -1.823 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[2]  ; div_32bit:division|count[10] ; -1.360 ; -2.062 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[3]  ; div_32bit:division|count[10] ; -1.590 ; -2.282 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[4]  ; div_32bit:division|count[10] ; -1.269 ; -1.991 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[5]  ; div_32bit:division|count[10] ; -1.368 ; -2.044 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[6]  ; div_32bit:division|count[10] ; -1.276 ; -1.976 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[7]  ; div_32bit:division|count[10] ; -1.790 ; -2.542 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[8]  ; div_32bit:division|count[10] ; -1.055 ; -1.731 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[9]  ; div_32bit:division|count[10] ; -1.461 ; -2.139 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[10] ; div_32bit:division|count[10] ; -1.116 ; -1.791 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[11] ; div_32bit:division|count[10] ; -1.308 ; -2.007 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[12] ; div_32bit:division|count[10] ; -2.123 ; -2.967 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[13] ; div_32bit:division|count[10] ; -1.203 ; -1.852 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[14] ; div_32bit:division|count[10] ; -1.138 ; -1.813 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[15] ; div_32bit:division|count[10] ; -1.840 ; -2.530 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[16] ; div_32bit:division|count[10] ; -1.376 ; -2.068 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[17] ; div_32bit:division|count[10] ; -1.242 ; -1.916 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[18] ; div_32bit:division|count[10] ; -1.471 ; -2.171 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[19] ; div_32bit:division|count[10] ; -1.421 ; -2.148 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[20] ; div_32bit:division|count[10] ; -1.709 ; -2.485 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[21] ; div_32bit:division|count[10] ; -1.155 ; -1.822 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[22] ; div_32bit:division|count[10] ; -0.953 ; -1.603 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[23] ; div_32bit:division|count[10] ; -1.311 ; -1.959 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[24] ; div_32bit:division|count[10] ; -1.013 ; -1.649 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[25] ; div_32bit:division|count[10] ; -1.328 ; -2.036 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[26] ; div_32bit:division|count[10] ; -1.059 ; -1.734 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[27] ; div_32bit:division|count[10] ; -1.298 ; -2.001 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[28] ; div_32bit:division|count[10] ; -1.070 ; -1.726 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[29] ; div_32bit:division|count[10] ; -1.427 ; -2.182 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[30] ; div_32bit:division|count[10] ; -1.170 ; -1.854 ; Fall       ; div_32bit:division|count[10] ;
;  A_reg[31] ; div_32bit:division|count[10] ; -1.107 ; -1.780 ; Fall       ; div_32bit:division|count[10] ;
; A_reg[*]   ; opcode[0]                    ; -0.277 ; -0.843 ; Rise       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -0.561 ; -1.262 ; Rise       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -0.929 ; -1.655 ; Rise       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -1.153 ; -1.857 ; Rise       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -1.393 ; -2.220 ; Rise       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -1.502 ; -2.170 ; Rise       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -1.462 ; -2.139 ; Rise       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -1.100 ; -1.857 ; Rise       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -1.013 ; -1.698 ; Rise       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -0.993 ; -1.702 ; Rise       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -0.766 ; -1.370 ; Rise       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -0.961 ; -1.740 ; Rise       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -1.150 ; -1.939 ; Rise       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -1.841 ; -2.678 ; Rise       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.523 ; -1.167 ; Rise       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -0.860 ; -1.526 ; Rise       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -1.358 ; -1.938 ; Rise       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -1.692 ; -2.447 ; Rise       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -1.424 ; -2.262 ; Rise       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -1.148 ; -1.911 ; Rise       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -1.926 ; -2.773 ; Rise       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -1.275 ; -2.076 ; Rise       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -1.081 ; -1.734 ; Rise       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -0.829 ; -1.589 ; Rise       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -1.449 ; -2.245 ; Rise       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -0.742 ; -1.382 ; Rise       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -0.653 ; -1.404 ; Rise       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -0.912 ; -1.659 ; Rise       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -0.595 ; -1.279 ; Rise       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -0.948 ; -1.606 ; Rise       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -0.605 ; -1.242 ; Rise       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -0.781 ; -1.504 ; Rise       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; -0.277 ; -0.843 ; Rise       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.487  ; 1.342  ; Rise       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.487  ; 1.342  ; Rise       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -1.178 ; -1.772 ; Rise       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -1.042 ; -1.632 ; Rise       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -0.778 ; -1.435 ; Rise       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -0.692 ; -1.314 ; Rise       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -0.637 ; -1.321 ; Rise       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -0.906 ; -1.586 ; Rise       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -1.043 ; -1.850 ; Rise       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -0.572 ; -1.313 ; Rise       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -1.359 ; -2.041 ; Rise       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -0.771 ; -1.506 ; Rise       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -1.403 ; -2.217 ; Rise       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -0.671 ; -1.419 ; Rise       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -0.615 ; -1.322 ; Rise       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -0.703 ; -1.440 ; Rise       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -1.277 ; -2.082 ; Rise       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -1.457 ; -2.202 ; Rise       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -1.346 ; -2.185 ; Rise       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -1.051 ; -1.800 ; Rise       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -1.282 ; -2.063 ; Rise       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -1.459 ; -2.299 ; Rise       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -1.243 ; -2.031 ; Rise       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -0.938 ; -1.728 ; Rise       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -1.182 ; -1.929 ; Rise       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -1.199 ; -1.907 ; Rise       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -1.141 ; -1.924 ; Rise       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -0.542 ; -1.241 ; Rise       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -0.825 ; -1.550 ; Rise       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -1.247 ; -1.942 ; Rise       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -0.969 ; -1.656 ; Rise       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -0.815 ; -1.438 ; Rise       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.575 ; -1.255 ; Rise       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.369  ; 0.189  ; Rise       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.369  ; 0.189  ; Rise       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 0.014  ; -0.430 ; Rise       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; -0.199 ; -0.647 ; Rise       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; -0.118 ; -0.552 ; Rise       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.340  ; -0.030 ; Rise       ; opcode[0]                    ;
; A_reg[*]   ; opcode[0]                    ; 0.089  ; -0.602 ; Fall       ; opcode[0]                    ;
;  A_reg[0]  ; opcode[0]                    ; -0.195 ; -0.896 ; Fall       ; opcode[0]                    ;
;  A_reg[1]  ; opcode[0]                    ; -0.563 ; -1.289 ; Fall       ; opcode[0]                    ;
;  A_reg[2]  ; opcode[0]                    ; -0.787 ; -1.491 ; Fall       ; opcode[0]                    ;
;  A_reg[3]  ; opcode[0]                    ; -1.027 ; -1.854 ; Fall       ; opcode[0]                    ;
;  A_reg[4]  ; opcode[0]                    ; -1.136 ; -1.804 ; Fall       ; opcode[0]                    ;
;  A_reg[5]  ; opcode[0]                    ; -1.096 ; -1.773 ; Fall       ; opcode[0]                    ;
;  A_reg[6]  ; opcode[0]                    ; -0.734 ; -1.491 ; Fall       ; opcode[0]                    ;
;  A_reg[7]  ; opcode[0]                    ; -0.647 ; -1.332 ; Fall       ; opcode[0]                    ;
;  A_reg[8]  ; opcode[0]                    ; -0.627 ; -1.336 ; Fall       ; opcode[0]                    ;
;  A_reg[9]  ; opcode[0]                    ; -0.400 ; -1.004 ; Fall       ; opcode[0]                    ;
;  A_reg[10] ; opcode[0]                    ; -0.595 ; -1.374 ; Fall       ; opcode[0]                    ;
;  A_reg[11] ; opcode[0]                    ; -0.784 ; -1.573 ; Fall       ; opcode[0]                    ;
;  A_reg[12] ; opcode[0]                    ; -1.475 ; -2.312 ; Fall       ; opcode[0]                    ;
;  A_reg[13] ; opcode[0]                    ; -0.157 ; -0.801 ; Fall       ; opcode[0]                    ;
;  A_reg[14] ; opcode[0]                    ; -0.494 ; -1.160 ; Fall       ; opcode[0]                    ;
;  A_reg[15] ; opcode[0]                    ; -0.992 ; -1.572 ; Fall       ; opcode[0]                    ;
;  A_reg[16] ; opcode[0]                    ; -1.326 ; -2.081 ; Fall       ; opcode[0]                    ;
;  A_reg[17] ; opcode[0]                    ; -1.058 ; -1.896 ; Fall       ; opcode[0]                    ;
;  A_reg[18] ; opcode[0]                    ; -0.782 ; -1.545 ; Fall       ; opcode[0]                    ;
;  A_reg[19] ; opcode[0]                    ; -1.560 ; -2.407 ; Fall       ; opcode[0]                    ;
;  A_reg[20] ; opcode[0]                    ; -0.909 ; -1.710 ; Fall       ; opcode[0]                    ;
;  A_reg[21] ; opcode[0]                    ; -0.715 ; -1.368 ; Fall       ; opcode[0]                    ;
;  A_reg[22] ; opcode[0]                    ; -0.463 ; -1.223 ; Fall       ; opcode[0]                    ;
;  A_reg[23] ; opcode[0]                    ; -1.083 ; -1.879 ; Fall       ; opcode[0]                    ;
;  A_reg[24] ; opcode[0]                    ; -0.376 ; -1.016 ; Fall       ; opcode[0]                    ;
;  A_reg[25] ; opcode[0]                    ; -0.287 ; -1.038 ; Fall       ; opcode[0]                    ;
;  A_reg[26] ; opcode[0]                    ; -0.546 ; -1.293 ; Fall       ; opcode[0]                    ;
;  A_reg[27] ; opcode[0]                    ; -0.229 ; -0.913 ; Fall       ; opcode[0]                    ;
;  A_reg[28] ; opcode[0]                    ; -0.582 ; -1.240 ; Fall       ; opcode[0]                    ;
;  A_reg[29] ; opcode[0]                    ; -0.239 ; -0.876 ; Fall       ; opcode[0]                    ;
;  A_reg[30] ; opcode[0]                    ; -0.415 ; -1.138 ; Fall       ; opcode[0]                    ;
;  A_reg[31] ; opcode[0]                    ; 0.089  ; -0.602 ; Fall       ; opcode[0]                    ;
; B_reg[*]   ; opcode[0]                    ; 1.500  ; 1.355  ; Fall       ; opcode[0]                    ;
;  B_reg[0]  ; opcode[0]                    ; 1.500  ; 1.355  ; Fall       ; opcode[0]                    ;
;  B_reg[1]  ; opcode[0]                    ; -0.812 ; -1.406 ; Fall       ; opcode[0]                    ;
;  B_reg[2]  ; opcode[0]                    ; -0.676 ; -1.266 ; Fall       ; opcode[0]                    ;
;  B_reg[3]  ; opcode[0]                    ; -0.412 ; -1.069 ; Fall       ; opcode[0]                    ;
;  B_reg[4]  ; opcode[0]                    ; -0.326 ; -0.948 ; Fall       ; opcode[0]                    ;
;  B_reg[5]  ; opcode[0]                    ; -0.271 ; -0.955 ; Fall       ; opcode[0]                    ;
;  B_reg[6]  ; opcode[0]                    ; -0.540 ; -1.220 ; Fall       ; opcode[0]                    ;
;  B_reg[7]  ; opcode[0]                    ; -0.677 ; -1.484 ; Fall       ; opcode[0]                    ;
;  B_reg[8]  ; opcode[0]                    ; -0.206 ; -0.947 ; Fall       ; opcode[0]                    ;
;  B_reg[9]  ; opcode[0]                    ; -0.993 ; -1.675 ; Fall       ; opcode[0]                    ;
;  B_reg[10] ; opcode[0]                    ; -0.405 ; -1.140 ; Fall       ; opcode[0]                    ;
;  B_reg[11] ; opcode[0]                    ; -1.037 ; -1.851 ; Fall       ; opcode[0]                    ;
;  B_reg[12] ; opcode[0]                    ; -0.305 ; -1.053 ; Fall       ; opcode[0]                    ;
;  B_reg[13] ; opcode[0]                    ; -0.249 ; -0.960 ; Fall       ; opcode[0]                    ;
;  B_reg[14] ; opcode[0]                    ; -0.337 ; -1.074 ; Fall       ; opcode[0]                    ;
;  B_reg[15] ; opcode[0]                    ; -0.911 ; -1.716 ; Fall       ; opcode[0]                    ;
;  B_reg[16] ; opcode[0]                    ; -1.091 ; -1.836 ; Fall       ; opcode[0]                    ;
;  B_reg[17] ; opcode[0]                    ; -0.980 ; -1.819 ; Fall       ; opcode[0]                    ;
;  B_reg[18] ; opcode[0]                    ; -0.685 ; -1.434 ; Fall       ; opcode[0]                    ;
;  B_reg[19] ; opcode[0]                    ; -0.916 ; -1.697 ; Fall       ; opcode[0]                    ;
;  B_reg[20] ; opcode[0]                    ; -1.093 ; -1.933 ; Fall       ; opcode[0]                    ;
;  B_reg[21] ; opcode[0]                    ; -0.877 ; -1.665 ; Fall       ; opcode[0]                    ;
;  B_reg[22] ; opcode[0]                    ; -0.572 ; -1.362 ; Fall       ; opcode[0]                    ;
;  B_reg[23] ; opcode[0]                    ; -0.816 ; -1.563 ; Fall       ; opcode[0]                    ;
;  B_reg[24] ; opcode[0]                    ; -0.833 ; -1.541 ; Fall       ; opcode[0]                    ;
;  B_reg[25] ; opcode[0]                    ; -0.775 ; -1.558 ; Fall       ; opcode[0]                    ;
;  B_reg[26] ; opcode[0]                    ; -0.176 ; -0.875 ; Fall       ; opcode[0]                    ;
;  B_reg[27] ; opcode[0]                    ; -0.459 ; -1.184 ; Fall       ; opcode[0]                    ;
;  B_reg[28] ; opcode[0]                    ; -0.881 ; -1.576 ; Fall       ; opcode[0]                    ;
;  B_reg[29] ; opcode[0]                    ; -0.603 ; -1.290 ; Fall       ; opcode[0]                    ;
;  B_reg[30] ; opcode[0]                    ; -0.449 ; -1.072 ; Fall       ; opcode[0]                    ;
;  B_reg[31] ; opcode[0]                    ; -0.209 ; -0.889 ; Fall       ; opcode[0]                    ;
; opcode[*]  ; opcode[0]                    ; 0.719  ; 0.256  ; Fall       ; opcode[0]                    ;
;  opcode[0] ; opcode[0]                    ; 0.719  ; 0.256  ; Fall       ; opcode[0]                    ;
;  opcode[1] ; opcode[0]                    ; 0.295  ; -0.361 ; Fall       ; opcode[0]                    ;
;  opcode[2] ; opcode[0]                    ; 0.167  ; -0.504 ; Fall       ; opcode[0]                    ;
;  opcode[3] ; opcode[0]                    ; 0.248  ; -0.396 ; Fall       ; opcode[0]                    ;
;  opcode[4] ; opcode[0]                    ; 0.524  ; -0.029 ; Fall       ; opcode[0]                    ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 9.087 ; 9.224 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.696 ; 7.683 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 8.265 ; 8.280 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.713 ; 7.662 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 8.030 ; 8.009 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 7.311 ; 7.284 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 7.987 ; 7.937 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 8.078 ; 8.092 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 8.143 ; 8.168 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.484 ; 7.494 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.468 ; 7.467 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.980 ; 7.981 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 8.088 ; 8.102 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.734 ; 7.697 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.490 ; 7.478 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.555 ; 7.532 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 8.034 ; 7.999 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.636 ; 7.611 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 7.299 ; 7.272 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.950 ; 7.946 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.982 ; 7.978 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 8.038 ; 8.088 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.925 ; 7.898 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.488 ; 7.504 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 7.442 ; 7.407 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 8.028 ; 7.983 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.693 ; 7.709 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.499 ; 7.496 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.580 ; 7.556 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 9.087 ; 9.224 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.555 ; 7.516 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.629 ; 8.736 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 7.254 ; 7.214 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.831 ; 7.826 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 8.327 ; 8.379 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.542 ; 7.516 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.681 ; 7.623 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 7.366 ; 7.340 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.772 ; 7.702 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 8.028 ; 8.040 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 8.267 ; 8.285 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.487 ; 7.417 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.538 ; 7.533 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.506 ; 7.435 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.799 ; 7.767 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.539 ; 7.507 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.962 ; 9.070 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.821 ; 7.824 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.858 ; 7.847 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.615 ; 7.592 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.535 ; 7.490 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.656 ; 7.622 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.630 ; 7.599 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 7.324 ; 7.292 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.453 ; 7.465 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 8.029 ; 7.983 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.527 ; 7.492 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.883 ; 8.968 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.553 ; 7.539 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.634 ; 7.543 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 7.336 ; 7.296 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.546 ; 7.518 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.665 ; 7.611 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 7.435 ; 7.447 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.602 ; 7.579 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 9.100 ; 9.237 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 7.709 ; 7.696 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 8.278 ; 8.293 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 7.726 ; 7.675 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 8.043 ; 8.022 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 7.324 ; 7.297 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 8.000 ; 7.950 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 8.091 ; 8.105 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 8.156 ; 8.181 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 7.497 ; 7.507 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 7.481 ; 7.480 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 7.993 ; 7.994 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 8.101 ; 8.115 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 7.747 ; 7.710 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 7.503 ; 7.491 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 7.568 ; 7.545 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 8.047 ; 8.012 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 7.649 ; 7.624 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 7.312 ; 7.285 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 7.963 ; 7.959 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 7.995 ; 7.991 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 8.051 ; 8.101 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 7.938 ; 7.911 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 7.501 ; 7.517 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 7.455 ; 7.420 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 8.041 ; 7.996 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 7.706 ; 7.722 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 7.512 ; 7.509 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 7.593 ; 7.569 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 9.100 ; 9.237 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 7.568 ; 7.529 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 8.642 ; 8.749 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 7.267 ; 7.227 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 7.844 ; 7.839 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 8.340 ; 8.392 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 7.555 ; 7.529 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 7.694 ; 7.636 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 7.379 ; 7.353 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 7.785 ; 7.715 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 8.041 ; 8.053 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 8.280 ; 8.298 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 7.500 ; 7.430 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 7.551 ; 7.546 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 7.519 ; 7.448 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 7.812 ; 7.780 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 7.552 ; 7.520 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 8.975 ; 9.083 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 7.834 ; 7.837 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 7.871 ; 7.860 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 7.628 ; 7.605 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 7.548 ; 7.503 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 7.669 ; 7.635 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 7.643 ; 7.612 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 7.337 ; 7.305 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 7.466 ; 7.478 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 8.042 ; 7.996 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 7.540 ; 7.505 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 8.896 ; 8.981 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 7.566 ; 7.552 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 7.647 ; 7.556 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 7.349 ; 7.309 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 7.559 ; 7.531 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 7.678 ; 7.624 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 7.448 ; 7.460 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 7.615 ; 7.592 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; C_reg[*]   ; opcode[0]  ; 4.143 ; 4.187 ; Rise       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 4.441 ; 4.459 ; Rise       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 4.727 ; 4.811 ; Rise       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 4.385 ; 4.449 ; Rise       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 4.643 ; 4.694 ; Rise       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 4.174 ; 4.225 ; Rise       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 4.568 ; 4.652 ; Rise       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 4.635 ; 4.738 ; Rise       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 4.678 ; 4.778 ; Rise       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 4.321 ; 4.359 ; Rise       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 4.322 ; 4.362 ; Rise       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 4.599 ; 4.663 ; Rise       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 4.637 ; 4.722 ; Rise       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 4.396 ; 4.483 ; Rise       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 4.288 ; 4.326 ; Rise       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 4.326 ; 4.375 ; Rise       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 4.579 ; 4.669 ; Rise       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 4.362 ; 4.403 ; Rise       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 4.180 ; 4.214 ; Rise       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 4.580 ; 4.632 ; Rise       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 4.595 ; 4.640 ; Rise       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 4.632 ; 4.753 ; Rise       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 4.566 ; 4.611 ; Rise       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 4.352 ; 4.395 ; Rise       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 4.241 ; 4.288 ; Rise       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 4.567 ; 4.668 ; Rise       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 4.467 ; 4.507 ; Rise       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 4.330 ; 4.370 ; Rise       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 4.384 ; 4.418 ; Rise       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 5.349 ; 5.559 ; Rise       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 4.309 ; 4.355 ; Rise       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 5.138 ; 5.280 ; Rise       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 4.143 ; 4.187 ; Rise       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 4.530 ; 4.570 ; Rise       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 4.775 ; 4.874 ; Rise       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 4.380 ; 4.393 ; Rise       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 4.368 ; 4.429 ; Rise       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 4.255 ; 4.277 ; Rise       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 4.417 ; 4.486 ; Rise       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 4.587 ; 4.670 ; Rise       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 4.789 ; 4.886 ; Rise       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 4.270 ; 4.324 ; Rise       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 4.345 ; 4.368 ; Rise       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 4.277 ; 4.326 ; Rise       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 4.487 ; 4.514 ; Rise       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 4.361 ; 4.378 ; Rise       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 5.295 ; 5.472 ; Rise       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 4.507 ; 4.548 ; Rise       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 4.522 ; 4.568 ; Rise       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 4.396 ; 4.424 ; Rise       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 4.289 ; 4.357 ; Rise       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 4.381 ; 4.428 ; Rise       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 4.408 ; 4.442 ; Rise       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 4.248 ; 4.257 ; Rise       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 4.328 ; 4.350 ; Rise       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 4.620 ; 4.657 ; Rise       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 4.336 ; 4.352 ; Rise       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 5.236 ; 5.401 ; Rise       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 4.381 ; 4.398 ; Rise       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 4.314 ; 4.372 ; Rise       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 4.190 ; 4.237 ; Rise       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 4.348 ; 4.374 ; Rise       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 4.368 ; 4.418 ; Rise       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 4.316 ; 4.340 ; Rise       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 4.392 ; 4.422 ; Rise       ; opcode[0]       ;
; C_reg[*]   ; opcode[0]  ; 4.512 ; 4.556 ; Fall       ; opcode[0]       ;
;  C_reg[0]  ; opcode[0]  ; 4.810 ; 4.828 ; Fall       ; opcode[0]       ;
;  C_reg[1]  ; opcode[0]  ; 5.096 ; 5.180 ; Fall       ; opcode[0]       ;
;  C_reg[2]  ; opcode[0]  ; 4.754 ; 4.818 ; Fall       ; opcode[0]       ;
;  C_reg[3]  ; opcode[0]  ; 5.012 ; 5.063 ; Fall       ; opcode[0]       ;
;  C_reg[4]  ; opcode[0]  ; 4.543 ; 4.594 ; Fall       ; opcode[0]       ;
;  C_reg[5]  ; opcode[0]  ; 4.937 ; 5.021 ; Fall       ; opcode[0]       ;
;  C_reg[6]  ; opcode[0]  ; 5.004 ; 5.107 ; Fall       ; opcode[0]       ;
;  C_reg[7]  ; opcode[0]  ; 5.047 ; 5.147 ; Fall       ; opcode[0]       ;
;  C_reg[8]  ; opcode[0]  ; 4.690 ; 4.728 ; Fall       ; opcode[0]       ;
;  C_reg[9]  ; opcode[0]  ; 4.691 ; 4.731 ; Fall       ; opcode[0]       ;
;  C_reg[10] ; opcode[0]  ; 4.968 ; 5.032 ; Fall       ; opcode[0]       ;
;  C_reg[11] ; opcode[0]  ; 5.006 ; 5.091 ; Fall       ; opcode[0]       ;
;  C_reg[12] ; opcode[0]  ; 4.765 ; 4.852 ; Fall       ; opcode[0]       ;
;  C_reg[13] ; opcode[0]  ; 4.657 ; 4.695 ; Fall       ; opcode[0]       ;
;  C_reg[14] ; opcode[0]  ; 4.695 ; 4.744 ; Fall       ; opcode[0]       ;
;  C_reg[15] ; opcode[0]  ; 4.948 ; 5.038 ; Fall       ; opcode[0]       ;
;  C_reg[16] ; opcode[0]  ; 4.731 ; 4.772 ; Fall       ; opcode[0]       ;
;  C_reg[17] ; opcode[0]  ; 4.549 ; 4.583 ; Fall       ; opcode[0]       ;
;  C_reg[18] ; opcode[0]  ; 4.949 ; 5.001 ; Fall       ; opcode[0]       ;
;  C_reg[19] ; opcode[0]  ; 4.964 ; 5.009 ; Fall       ; opcode[0]       ;
;  C_reg[20] ; opcode[0]  ; 5.001 ; 5.122 ; Fall       ; opcode[0]       ;
;  C_reg[21] ; opcode[0]  ; 4.935 ; 4.980 ; Fall       ; opcode[0]       ;
;  C_reg[22] ; opcode[0]  ; 4.721 ; 4.764 ; Fall       ; opcode[0]       ;
;  C_reg[23] ; opcode[0]  ; 4.610 ; 4.657 ; Fall       ; opcode[0]       ;
;  C_reg[24] ; opcode[0]  ; 4.936 ; 5.037 ; Fall       ; opcode[0]       ;
;  C_reg[25] ; opcode[0]  ; 4.836 ; 4.876 ; Fall       ; opcode[0]       ;
;  C_reg[26] ; opcode[0]  ; 4.699 ; 4.739 ; Fall       ; opcode[0]       ;
;  C_reg[27] ; opcode[0]  ; 4.753 ; 4.787 ; Fall       ; opcode[0]       ;
;  C_reg[28] ; opcode[0]  ; 5.718 ; 5.928 ; Fall       ; opcode[0]       ;
;  C_reg[29] ; opcode[0]  ; 4.678 ; 4.724 ; Fall       ; opcode[0]       ;
;  C_reg[30] ; opcode[0]  ; 5.507 ; 5.649 ; Fall       ; opcode[0]       ;
;  C_reg[31] ; opcode[0]  ; 4.512 ; 4.556 ; Fall       ; opcode[0]       ;
;  C_reg[32] ; opcode[0]  ; 4.899 ; 4.939 ; Fall       ; opcode[0]       ;
;  C_reg[33] ; opcode[0]  ; 5.144 ; 5.243 ; Fall       ; opcode[0]       ;
;  C_reg[34] ; opcode[0]  ; 4.749 ; 4.762 ; Fall       ; opcode[0]       ;
;  C_reg[35] ; opcode[0]  ; 4.737 ; 4.798 ; Fall       ; opcode[0]       ;
;  C_reg[36] ; opcode[0]  ; 4.624 ; 4.646 ; Fall       ; opcode[0]       ;
;  C_reg[37] ; opcode[0]  ; 4.786 ; 4.855 ; Fall       ; opcode[0]       ;
;  C_reg[38] ; opcode[0]  ; 4.956 ; 5.039 ; Fall       ; opcode[0]       ;
;  C_reg[39] ; opcode[0]  ; 5.158 ; 5.255 ; Fall       ; opcode[0]       ;
;  C_reg[40] ; opcode[0]  ; 4.639 ; 4.693 ; Fall       ; opcode[0]       ;
;  C_reg[41] ; opcode[0]  ; 4.714 ; 4.737 ; Fall       ; opcode[0]       ;
;  C_reg[42] ; opcode[0]  ; 4.646 ; 4.695 ; Fall       ; opcode[0]       ;
;  C_reg[43] ; opcode[0]  ; 4.856 ; 4.883 ; Fall       ; opcode[0]       ;
;  C_reg[44] ; opcode[0]  ; 4.730 ; 4.747 ; Fall       ; opcode[0]       ;
;  C_reg[45] ; opcode[0]  ; 5.664 ; 5.841 ; Fall       ; opcode[0]       ;
;  C_reg[46] ; opcode[0]  ; 4.876 ; 4.917 ; Fall       ; opcode[0]       ;
;  C_reg[47] ; opcode[0]  ; 4.891 ; 4.937 ; Fall       ; opcode[0]       ;
;  C_reg[48] ; opcode[0]  ; 4.765 ; 4.793 ; Fall       ; opcode[0]       ;
;  C_reg[49] ; opcode[0]  ; 4.658 ; 4.726 ; Fall       ; opcode[0]       ;
;  C_reg[50] ; opcode[0]  ; 4.750 ; 4.797 ; Fall       ; opcode[0]       ;
;  C_reg[51] ; opcode[0]  ; 4.777 ; 4.811 ; Fall       ; opcode[0]       ;
;  C_reg[52] ; opcode[0]  ; 4.617 ; 4.626 ; Fall       ; opcode[0]       ;
;  C_reg[53] ; opcode[0]  ; 4.697 ; 4.719 ; Fall       ; opcode[0]       ;
;  C_reg[54] ; opcode[0]  ; 4.989 ; 5.026 ; Fall       ; opcode[0]       ;
;  C_reg[55] ; opcode[0]  ; 4.705 ; 4.721 ; Fall       ; opcode[0]       ;
;  C_reg[56] ; opcode[0]  ; 5.605 ; 5.770 ; Fall       ; opcode[0]       ;
;  C_reg[57] ; opcode[0]  ; 4.750 ; 4.767 ; Fall       ; opcode[0]       ;
;  C_reg[58] ; opcode[0]  ; 4.683 ; 4.741 ; Fall       ; opcode[0]       ;
;  C_reg[59] ; opcode[0]  ; 4.559 ; 4.606 ; Fall       ; opcode[0]       ;
;  C_reg[60] ; opcode[0]  ; 4.717 ; 4.743 ; Fall       ; opcode[0]       ;
;  C_reg[61] ; opcode[0]  ; 4.737 ; 4.787 ; Fall       ; opcode[0]       ;
;  C_reg[62] ; opcode[0]  ; 4.685 ; 4.709 ; Fall       ; opcode[0]       ;
;  C_reg[63] ; opcode[0]  ; 4.761 ; 4.791 ; Fall       ; opcode[0]       ;
+------------+------------+-------+-------+------------+-----------------+
=======
+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; 0.0                 ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 5.885 ;    ;    ; 6.265 ;
; select     ; out         ; 6.111 ;    ;    ; 6.521 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; input0     ; out         ; 3.450 ;    ;    ; 3.986 ;
; select     ; out         ; 3.562 ;    ;    ; 4.111 ;
+------------+-------------+-------+----+----+-------+
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
<<<<<<< HEAD
; C_reg[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[32]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[33]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[34]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[35]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[36]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[37]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[38]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[39]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[40]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[41]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[42]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[43]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[44]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[45]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[46]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[47]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[48]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[49]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[50]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[51]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[52]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[53]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[54]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[55]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[56]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[57]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[58]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[59]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[60]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[61]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[62]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C_reg[63]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
=======
; out           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
<<<<<<< HEAD
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_reg[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_reg[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
=======
; input1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input0                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
<<<<<<< HEAD
; C_reg[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; C_reg[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; C_reg[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; C_reg[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; C_reg[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; C_reg[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; C_reg[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; C_reg[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; C_reg[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; C_reg[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
=======
; out           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
<<<<<<< HEAD
; C_reg[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; C_reg[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; C_reg[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; C_reg[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; C_reg[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; C_reg[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; C_reg[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; C_reg[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; C_reg[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; C_reg[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C_reg[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C_reg[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
=======
; out           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


<<<<<<< HEAD
+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0        ; 0        ; 51       ; 8871     ;
; div_32bit:division|count[10] ; opcode[0]                    ; 0        ; 128      ; 0        ; 128      ;
; opcode[0]                    ; opcode[0]                    ; 440      ; 440      ; 440      ; 440      ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; div_32bit:division|count[10] ; div_32bit:division|count[10] ; 0        ; 0        ; 51       ; 8871     ;
; div_32bit:division|count[10] ; opcode[0]                    ; 0        ; 128      ; 0        ; 128      ;
; opcode[0]                    ; opcode[0]                    ; 440      ; 440      ; 440      ; 440      ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.
=======
-------------------
; Clock Transfers ;
-------------------
Nothing to report.
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
<<<<<<< HEAD
; Unconstrained Input Ports       ; 68    ; 68   ;
; Unconstrained Input Port Paths  ; 5373  ; 5373 ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
=======
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
<<<<<<< HEAD
    Info: Processing started: Fri Mar 10 11:45:23 2023
=======
    Info: Processing started: Fri Mar 10 12:41:53 2023
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f
Info: Command: quartus_sta ELEC374 -c Register
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
<<<<<<< HEAD
Warning (335093): TimeQuest Timing Analyzer is analyzing 159 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Register.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name div_32bit:division|count[10] div_32bit:division|count[10]
    Info (332105): create_clock -period 1.000 -name opcode[0] opcode[0]
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "division|count[0]~0|combout"
    Warning (332126): Node "division|LessThan0~2|dataa"
    Warning (332126): Node "division|LessThan0~2|combout"
    Warning (332126): Node "division|LessThan0~3|datab"
    Warning (332126): Node "division|LessThan0~3|combout"
    Warning (332126): Node "division|LessThan0~4|dataa"
    Warning (332126): Node "division|LessThan0~4|combout"
    Warning (332126): Node "division|LessThan0~10|dataa"
    Warning (332126): Node "division|LessThan0~10|combout"
    Warning (332126): Node "division|count[0]~0|datac"
    Warning (332126): Node "division|count[0]~0|datad"
Warning (332191): Clock target div_32bit:division|count[10] of clock div_32bit:division|count[10] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: division|LessThan0~10|datac  to: division|count[0]~0|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.389      -424.938 div_32bit:division|count[10] 
    Info (332119):    -1.355       -64.502 opcode[0] 
Info (332146): Worst-case hold slack is -0.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.379       -10.983 opcode[0] 
    Info (332119):    -0.053        -0.053 div_32bit:division|count[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 opcode[0] 
    Info (332119):     0.384         0.000 div_32bit:division|count[10] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332191): Clock target div_32bit:division|count[10] of clock div_32bit:division|count[10] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: division|LessThan0~10|datac  to: division|count[0]~0|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.397      -369.637 div_32bit:division|count[10] 
    Info (332119):    -1.181       -55.034 opcode[0] 
Info (332146): Worst-case hold slack is -0.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.427       -13.518 opcode[0] 
    Info (332119):    -0.020        -0.020 div_32bit:division|count[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 opcode[0] 
    Info (332119):     0.449         0.000 div_32bit:division|count[10] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332191): Clock target div_32bit:division|count[10] of clock div_32bit:division|count[10] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: division|LessThan0~10|datac  to: division|count[0]~0|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.425
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.425      -209.017 div_32bit:division|count[10] 
    Info (332119):    -0.839       -41.886 opcode[0] 
Info (332146): Worst-case hold slack is -0.559
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.559       -26.819 opcode[0] 
    Info (332119):    -0.080        -0.149 div_32bit:division|count[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.062 opcode[0] 
    Info (332119):     0.361         0.000 div_32bit:division|count[10] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 4618 megabytes
    Info: Processing ended: Fri Mar 10 11:45:32 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:03
=======
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Register.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332159): No clocks to report
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info: Analyzing Fast 1200mV 0C Model
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4584 megabytes
    Info: Processing ended: Fri Mar 10 12:41:55 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02
>>>>>>> dd8851dfb0e897f992c29e931a384ed3083f210f


