# Homework 2: Single Cycle RISC-V Simulator

> In this lab, we will incrementally develop a single cycle RISC-V simulator, which will support most RISC-V **RV32I** instructions. In the end, this simulator can read from a RISC-V executable binary, parse the binary encoding to get the correct instructions, simulate the execution and produce the right value inside each register.
>
> 
>
> The whole simulation framework will be built using python, no RISC-V toolchain (e.g., riscv-32- gcc compiler) is needed (but if you’re interested in that, check page 6). All testcase binaries along with their source codes, disassembled codes are distributed. You will only need to install two related python packages, which has been shown below (any version should work):
>
> 1. numpy, through **[conda/pip] install numpy** 
>
> 2. pyelftools, through **pip install pyelftools**
>
> All the code is tested using python-3.11.5, numpy-1.24.3, pyelftools-0.31 Any OS should work.



在這個實驗中，我們將逐步開發一個單週期的 RISC-V 模擬器，該模擬器將支持大多數 RISC-V **RV32I** 指令。最終，這個模擬器可以從 RISC-V 可執行的二進制文件中讀取，解析二進制編碼以獲取正確的指令，模擬執行並在每個寄存器中生成正確的值。

整個模擬框架將使用 Python 構建，不需要使用 RISC-V 工具鏈（例如，riscv-32-gcc 編譯器）（但如果你有興趣，可以查看第6頁）。所有測試用例的二進制文件及其源代碼和反組譯代碼都已提供。你只需要安裝兩個相關的 Python 套件，已在下方列出（任何版本應該都可以）：

1. numpy，通過 **[conda/pip] install numpy** 

2. pyelftools，通過 **pip install pyelftools**

所有代碼已使用 python-3.11.5、numpy-1.24.3、pyelftools-0.31 測試過，任何操作系統應該都能使用。

---

> ## Task 0: Overview
>
> The entry point of this project is in entrypoint.py, what parameters can be accepted is specified in function _parse_args(). An example execution command would be:
>
> ```
>    $ cd src
>    $ python ./entrypoint.py ../tests/sum100
> ```
>
> There is an auto_run.sh script that can launch all test cases and store the corresponding output into a directory named your_solution. Please use this script to generate all your outputs. Meanwhile, standard outputs are stored in a directory named samples. There is also an auto_compare.sh script that can be used to compare your outputs with the samples.
>
> 
>
> At the end of this homework (also see page 5 for submission guidelines), you are required to submit the whole project in a zip file. Make sure your output format is the same as samples.
>
> 
>
> To have an overview of the whole project, please understand how **main** function (entrypoint.py) works. It will first create a **RISCVSIM** object, which will bind with few structures like register file, memory, etc. It will work as a simulated RISCV CPU.
>
> 
>
> Then the program will be loaded from an executable file (in ELF format). While loading these binary instructions, they will be parsed and stored into memory structure. And entry point of this program will be returned.
>
> 
>
> Finally, this entry point (an address) will be set as the initial PC for the simulator to start execution. All the execution simulation steps are warped in another class named **SIMULATOR**, which will also be bind with the **RISCVSIM** (riscvsim.py). Each instruction will be executed in exact one cycle through the function **SIMULATOR.cycle()**.
>
> 
>
> After simulation is done, it will dump all the registers, and then verify whether the simulation results are correct.

## 任務 0：概述

這個專案的進入點在 `entrypoint.py`，可接受的參數在函數 `_parse_args()` 中指定。範例執行命令如下：

```
   $ cd src
   $ python ./entrypoint.py ../tests/sum100
```

有一個 `auto_run.sh` 腳本，可以啟動所有測試用例，並將對應的輸出存儲在名為 `your_solution` 的目錄中。請使用此腳本來生成所有輸出。同時，標準輸出存儲在名為 `samples` 的目錄中。還有一個 `auto_compare.sh` 腳本可以用來將你的輸出與樣本進行比較。

在這次作業的最後（提交指南見第5頁），你需要將整個專案打包成一個 zip 檔進行提交。請確保你的輸出格式與樣本一致。

為了對整個專案有一個概覽，請理解 `main` 函數（位於 `entrypoint.py`）的工作方式。它首先會創建一個 **RISCVSIM** 物件，該物件會與一些結構（如暫存器檔案、記憶體等）綁定，並作為模擬的 RISC-V CPU。

然後，程式將從一個可執行文件（ELF 格式）中加載。在加載這些二進制指令時，它們會被解析並存儲到記憶體結構中，並返回該程式的進入點。

最後，這個進入點（即地址）將被設置為模擬器開始執行的初始 PC（程式計數器）。所有執行模擬的步驟都包裹在另一個名為 **SIMULATOR** 的類中，該類也會與 **RISCVSIM**（`riscvsim.py`）綁定。每條指令都會通過函數 **SIMULATOR.cycle()** 在一個週期內執行。

模擬完成後，所有的寄存器狀態將被導出，然後驗證模擬結果是否正確。

---

> ## Task 1: Constants Definitions [20 points]
>
> Finish all the implementaions needed inside the file definitons.py. And have an overview of this file.
>
> 
>
> This file includes most RISC-V related constants, such as special instruction encoding (e.g., NOP), instruction filed mask and offset and so on. Most of these values will be used in other files for controlling the RISCV simulator. And the comments in this file described clearly the meaning of each constant and where it will be used.
>
> 
>
> Noticed that all requirements which involve your implementations are indicated using “**TASK-- IMPLEMENTATION NEEDED**” and “**YOUR_CODE_HERE**” (same for later tasks), search this to locate all the tasks.
>
> 
>
> Use the guidelines mentioned in that file, also reference [1-5] will be useful during your implementation. **It’s recommended to always have [1] on your side while doing this homework.**
>
> 
>
> Do not modify other parts of the codes (including function signature), if you wish to add debug information or something else, make sure they are removed (commented) in the end when you submit your code (you can also use the **LOti** class in structure.py to set your debug level).
>

## 任務 1：常量定義 [20 分]

完成 `definitions.py` 文件中所需的所有實現，並對該文件進行概覽。

此文件包含了大部分與 RISC-V 相關的常量，例如特殊指令編碼（如 NOP）、指令字段掩碼和偏移等。這些值中的大部分將在其他文件中使用，以控制 RISC-V 模擬器。而該文件中的註釋明確描述了每個常量的含義及其用途。

請注意，所有需要你實現的要求都用 "**TASK-- IMPLEMENTATION NEEDED**" 和 "**YOUR_CODE_HERE**" 標識（後續任務也是如此）。可以搜索這些標識來定位所有的任務。

按照該文件中提到的指南進行實現，同時參考 [1-5] 會對你的實現有所幫助。**建議在完成此作業時隨時備用參考資料 [1]。**

不要修改代碼的其他部分（包括函數簽名），如果你希望添加調試信息或其他內容，請確保最終提交代碼時已將其移除（註釋掉）。你也可以使用 `structure.py` 中的 **LOti** 類來設置你的調試級別。

---

> ## Task 2: RISCVSIM Structure [20 points]
>
> Finish the `__init__` function of class RISCVSIM (defined in riscvsim.py), all the components likeprogram counter (PC), register file (RF) and memory (MEM) are specified in structure.py. Therefore, you will first need to finish the implementation of these structures and then bindthem to RISCVSIM.
>
> 
>
> 1. Implement `REti()`
> 2. Implement `RF()`
> 3. Implement `MEM()`
> 4. Implement `STATS()`
> 5. Implement `RlsCVSIM.__init__()`
>
> 
>
> Giuidelines are provided in these related files, and your tasks are specified just as in Task 1. Youwill also need to use some constants you defined in Task 1.

## 任務 2：RISCVSIM 結構 [20 分]

完成 `riscvsim.py` 中 **RISCVSIM** 類的 `__init__` 函數，所有像程式計數器 (PC)、暫存器檔案 (RF) 和記憶體 (MEM) 等組件都定義在 `structure.py` 文件中。因此，首先需要完成這些結構的實現，然後將它們綁定到 **RISCVSIM**。

任務要求：

1. 實現 `REG()`
2. 實現 `RF()`
3. 實現 `MEM()`
4. 實現 `STATS()`
5. 實現 `RISC-VSIM.__init__()`

在相關文件中提供了實施指南，並且你的任務也像任務 1 一樣被明確標示出來。你還需要使用在任務 1 中定義的一些常量來幫助完成這些實現。

### 詳細步驟：

1. **REG()**: 這應該是負責處理每個執行周期的寄存器值或其他控制信號的更新。
2. **RF()**: 這將是寄存器檔案的實現，包含32個32位寄存器，用來存儲資料和指令。
3. **MEM()**: 這將負責處理主記憶體的讀取和寫入操作。
4. **STATS()**: 用來收集模擬執行的統計資料，像是執行指令的數量和週期數。
5. **RisCVSIM.__init__()**: 在初始化中，將所有這些組件（PC、RF、MEM、STATS）與 **RISCVSIM** 類綁定，準備進行模擬。

---

> ## Task 3 & 4: Load the Program and Dump the Instructions [20 points]
>
> Have a look at parser.py and the load_program() function, understand how to extract binary instruction from an executable file (which is in ELF little endian format). You can find it from [3]There is no implementation needed.
>
> 
>
> Now the program is loaded into the memory structure you implemented, and you will need toimplement the INSTRUCTlON class to correctly parse these binary strings.
>
> 
>
> 1. Implement ISA masks and encodings in isa_encoding.py.
> 2. Understand the structure rv32i_t.
> 3. Implement INSTRUCTlON class.
>    1. **Implement get_opcode()**
>    2. **Implement ge]er of rs1, rs2 and rd.**
>    3. **Implement get_sign_extend()**
>    4. **Implement get_imm_b()**
>
> 
>
> Then comment line 60 and line 63 with # in entrypoint.py. Now you should be able to see the output of **prog.dump()** (line 57). You can examine whether the current simulator can extract the correct RISCV instructions from executable, parse them and print all fields involved with the instruction.
>
> 
>
> Check all output to make sure they’re correct (compare with the standard outputs, which will also be distributed along with this document), once **Task 4** is finished, you can proceed to the cycle level simulation tasks. Remember to remove the comment of line 60 and line 63.

## 任務 3 & 4：加載程序並導出指令 [20 分]

瀏覽 `parser.py` 和 `load_program()` 函數，了解如何從可執行文件（ELF 小端格式）中提取二進制指令。你可以參考[3]。這部分不需要實現代碼。

現在程序已經加載到你實現的記憶體結構中，你需要實現 **INSTRUCTION** 類來正確解析這些二進制字符串。

### 任務要求：

1. **實現 ISA 掩碼和編碼**（在 `isa_encoding.py` 中）。
2. 了解結構 **rv32i_t**。
3. 實現 **INSTRUCTION** 類：
   1. **實現 `get_opcode()`**
   2. **實現 `getter` 方法來獲取 rs1、rs2 和 rd**
   3. **實現 `get_sign_extend()`**
   4. **實現 `get_imm_b()`**

### 步驟：

- 完成這些方法後，注釋掉 `entrypoint.py` 中的第 60 行和第 63 行，通過在這些行前添加 `#`。
- 現在你應該能夠看到 **prog.dump()**（第 57 行）的輸出，檢查模擬器是否能正確地從可執行文件中提取 RISCV 指令，解析它們並打印指令涉及的所有字段。

### 檢查：
- 驗證輸出是否正確（與標準輸出進行比較，標準輸出將與此文檔一起分發）。完成 **任務 4** 後，你可以進行週期級別的模擬任務。
- 記住在完成後移除第 60 行和第 63 行的註釋，恢復它們的功能。

---

> ## Task 5-A [20 points]
> **In riscvsim.py, finish the A part of SIMULATOR class. Understand how cycle() works.**
>
> 1. **Complete run()**
> 2. **Implement IF()**
> 3. **Implement ID()**

## 任務 5-A [20 分]

在 `riscvsim.py` 中完成 **SIMULATOR** 類的 A 部分，並理解 `cycle()` 的工作原理。

### 任務要求：

1. **完成 `run()`**
2. **實現 `IF()`** (取指階段)
3. **實現 `ID()`** (指令解碼階段)

---

> ## Task 5-B [20 points]
>
> **In riscvsim.py, finish the B part of SIMULATOR class.**
>
> 1. **Implement EX()**
> 2. **Implement alu_fn()**
> 3. **Implement mem_fn()**
> 4. **Implement ctrl_fn()**
>
> Both part A and part B are trying to implement functional simulation of a RISC-V program. As we don’t consider pipeline in this homework, every instruction will be finished in exact one cycle, so the timing simulation is kind of not investigated.
>
> 
>
> After **Task 5** the simulator should be able to produce complete results. You can launch auto testing using auto_run.sh. Check samples/* to see the standard output. Make sure you get the same results (you can use auto_compare.sh to see the differences) 

## 任務 5-B [20 分]

在 `riscvsim.py` 中完成 **SIMULATOR** 類的 B 部分：

1. **實現 `EX()`** (執行階段)
2. **實現 `alu_fn()`** (算術邏輯單元功能)
3. **實現 `mem_fn()`** (記憶體訪問功能)
4. **實現 `ctrl_fn()`** (控制功能)

### 任務說明：

- 任務 A 和 B 都是為了實現 RISC-V 程序的功能模擬。由於這次作業不考慮流水線處理，每一條指令都會在精確的一個週期內完成，因此不涉及時間模擬。

### 具體實現：

1. **EX()**：
   - 這個方法應該負責模擬執行階段的邏輯，解析並執行每條指令。
   - 它將會依賴於 ALU（算術邏輯單元）和記憶體訪問功能來處理不同類型的指令。

2. **alu_fn()**：
   - 這個方法將實現算術邏輯單元 (ALU) 的操作，如加法、減法、位運算等。
   - 它會接收指令的操作碼和操作數，然後根據指令類型執行相應的算術或邏輯運算。

3. **mem_fn()**：
   - 這個方法應實現對記憶體的讀取和寫入操作，針對 Load 和 Store 指令。
   - 它會接收記憶體地址和數據，根據指令的要求執行相應的記憶體操作。

4. **ctrl_fn()**：
   - 這個方法應負責實現控制指令，如跳轉、分支等。這些指令會改變程式計數器 (PC) 的值，進而控制程序的執行流程。

### 檢查：
完成 **Task 5** 後，模擬器應該能夠生成完整的結果。你可以使用 `auto_run.sh` 腳本啟動自動測試，並檢查 `samples/*` 中的標準輸出。請確保你獲得的結果與標準輸出一致（你可以使用 `auto_compare.sh` 來檢查差異）。

---

> ## Submission Guideline:
>
> 1. The homework will be distributed as a zip file named: **HW2-riscv-sim.zip**
>
> 2. After unzipping this file, you will get only one folder: **HW2-riscv-sim/**
>
> 3. Make sure your code will output the same as samples and place your log files into
>
>    **your_solu?on/** (can be done through auto_run.sh).
>
> 4. When you submit, rename the folder **HW2-riscv-sim/** to **HW2-riscv-sim-ID/**.
>
>    e.g., HW2-riscv-sim-xqg5sq/
>
> 5. Then compress the whole folder into **HW2-riscv-sim-ID.zip** and submit it to GradeScope.
>
>    e.g., HW2-riscv-sim-xqg5sq.zip
>
> Make sure when you unzip this file, you should get and only get one folder named **HW2-riscv-**
>
> **sim-ID/**, and inside that folder should include samples/, src/, tests/, your_solution/.

## 提交指南：

1. 作業將以壓縮文件的形式發佈，文件名為：**HW2-riscv-sim.zip**

2. 解壓該文件後，你將獲得一個名為 **HW2-riscv-sim/** 的文件夾。

3. 確保你的代碼輸出與樣本一致，並將你的日誌文件放入 **your_solution/** 文件夾中（可以通過 `auto_run.sh` 完成）。

4. 提交時，將文件夾 **HW2-riscv-sim/** 重命名為 **HW2-riscv-sim-ID/**，例如：HW2-riscv-sim-xqg5sq/

5. 然後將整個文件夾壓縮為 **HW2-riscv-sim-ID.zip**，並將其提交到 GradeScope，例如：HW2-riscv-sim-xqg5sq.zip

請確保當你解壓此文件時，應該只得到一個名為 **HW2-riscv-sim-ID/** 的文件夾，該文件夾內應包含 **samples/**、**src/**、**tests/** 和 **your_solution/**。