<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:41.2041</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7026540</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.09.12</openDate><openNumber>10-2024-0135790</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/62</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 포함하는 반도체 장치를 제공한다. 반도체층과, 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층을 포함하는 반도체 장치이다. 제 1 절연층은 제 1 도전층 위에 제공되고, 제 1 도전층에 도달하는 제 1 개구를 갖는다. 제 2 도전층은 제 1 절연층 위에 제공되고, 제 1 개구와 중첩되는 영역에 제 2 개구를 갖는다. 반도체층은 제 1 도전층의 상면, 제 1 절연층의 측면, 그리고 제 2 도전층의 상면 및 측면과 접한다. 제 2 절연층은 반도체층 위에 제공된다. 제 3 도전층은 제 2 절연층 위에 제공된다. 제 1 절연층은 제 3 절연층과, 제 3 절연층 위의 제 4 절연층의 적층 구조를 갖는다. 제 4 절연층은 제 3 절연층보다 막 밀도가 높은 영역을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.27</internationOpenDate><internationOpenNumber>WO2023139447</internationOpenNumber><internationalApplicationDate>2023.01.11</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/050232</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,반도체층과, 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 2 도전층은 상기 제 1 개구와 중첩되는 영역에 제 2 개구를 갖고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접하고,상기 제 2 절연층은 상기 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 2 절연층 위에 제공되고,상기 제 1 절연층은 제 3 절연층과, 상기 제 3 절연층 위의 제 4 절연층의 적층 구조를 갖고,상기 제 4 절연층은 상기 제 3 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,반도체층과, 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 2 도전층은 상기 제 1 개구와 중첩되는 영역에 제 2 개구를 갖고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접하고,상기 제 2 절연층은 상기 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 2 절연층 위에 제공되고,상기 제 1 절연층은 제 3 절연층과, 상기 제 3 절연층 위의 제 4 절연층의 적층 구조를 갖고,상기 제 4 절연층은 상기 제 3 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 절연층은 제 5 절연층을 포함하고,상기 제 5 절연층은 상기 제 3 절연층과 상기 제 1 도전층 사이에 위치하고,상기 제 5 절연층은 상기 제 3 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 1 절연층은 제 5 절연층을 포함하고,상기 제 5 절연층은 상기 제 3 절연층과 상기 제 1 도전층 사이에 위치하고,상기 제 5 절연층은 상기 제 3 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 제 1 절연층의 막 두께는 0.01μm 이상 3μm 미만인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 또는 제 2 항에 있어서,상기 제 1 도전층은 산화물 도전체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층은 산화물 도전체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층의 상기 제 2 개구 측의 단부가 상기 제 1 절연층의 상기 제 1 개구 측의 단부와 일치하거나 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층의 상기 제 2 개구 측의 단부가 상기 제 1 절연층의 상기 제 1 개구 측의 단부보다 외측에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 제 2 도전막을 형성하고,상기 제 2 도전막을 가공하여 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 갖는 제 2 도전층을 형성하고,상기 제 1 절연막을 가공하여 상기 제 1 도전층에 도달하는 제 2 개구를 갖는 제 1 절연층을 형성하고,상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접하는 반도체층을 형성하고,상기 반도체층 위에 제 2 절연층을 형성하고,상기 제 2 절연층 위에 제 3 도전층을 형성하고,상기 제 1 절연층은 제 3 절연층과, 상기 제 3 절연층 위의 제 4 절연층의 적층 구조를 갖고,상기 제 4 절연층은 상기 제 3 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 제 2 도전막을 형성하고,상기 제 2 도전막을 가공하여 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 갖는 제 2 도전층을 형성하고,상기 제 1 절연막을 가공하여 상기 제 1 도전층에 도달하는 제 2 개구를 갖는 제 1 절연층을 형성하고,상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접하는 반도체층을 형성하고,상기 반도체층 위에 제 2 절연층을 형성하고,상기 제 2 절연층 위에 제 3 도전층을 형성하고,상기 제 1 절연층은 제 3 절연층과, 상기 제 3 절연층 위의 제 4 절연층의 적층 구조를 갖고,상기 제 4 절연층은 상기 제 3 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 금속 산화물층을 형성하여 상기 제 1 절연막에 산소를 공급하고,상기 금속 산화물층을 제거하고,상기 제 1 절연막 위에 제 2 절연막을 형성하고,상기 제 2 절연막 위에 제 2 도전막을 형성하고,상기 제 2 도전막을 가공하여 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 갖는 제 2 도전층을 형성하고,상기 제 1 절연막 및 상기 제 2 절연막을 가공하여 상기 제 1 도전층에 도달하는 제 2 개구를 갖는 제 1 절연층 및 제 2 절연층을 형성하고,상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접하는 반도체층을 형성하고,상기 반도체층 위에 제 3 절연층을 형성하고,상기 제 3 절연층 위에 제 3 도전층을 형성하고,상기 제 2 절연층은 상기 제 1 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>13. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 금속 산화물층을 형성하여 상기 제 1 절연막에 산소를 공급하고,상기 금속 산화물층을 제거하고,상기 제 1 절연막 위에 제 2 절연막을 형성하고,상기 제 2 절연막 위에 제 2 도전막을 형성하고,상기 제 2 도전막을 가공하여 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 갖는 제 2 도전층을 형성하고,상기 제 1 절연막 및 상기 제 2 절연막을 가공하여 상기 제 1 도전층에 도달하는 제 2 개구를 갖는 제 1 절연층 및 제 2 절연층을 형성하고,상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접하는 반도체층을 형성하고,상기 반도체층 위에 제 3 절연층을 형성하고,상기 제 3 절연층 위에 제 3 도전층을 형성하고,상기 제 2 절연층은 상기 제 1 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 도치...</address><code> </code><country> </country><engName>HOSAKA, Yasuharu</engName><name>호사카 야스하루</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>NAKADA, Masataka</engName><name>나카다 마사타카</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKAZAKI, Kenichi</engName><name>오카자키 켄이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.01.21</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-007959</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.02.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-028326</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.07</receiptDate><receiptNumber>1-1-2024-0858676-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.22</receiptDate><receiptNumber>1-5-2024-0137931-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247026540.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934af51683d908e4a780c59952ee00830f43fc9569ca886949e00e3054dd94538c01f3f481f8746cf2359b18b2320c77492890291d0171df2e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb53038034b7cbce7eb0f567544b3c1ee59355359bdb26b86e2a386906859b1cfd637a138da6467f5c04d10486cf4f276f4da84a6f0185c6a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>