# Pr치ctica 2. Decodificador BCD
F치tima 츼lvarez Nu침o <br/>
A01645815 <br/>
25/02/25 <br/>

*游늷 Descripci칩n* <br/>


*丘뙖잺 Requisitos* <br/>
Quartus Prime (Intel FPGA) <br/>
FPGA compatible (Ejemplo: Cyclone IV, MAX10) <br/>
Cable de programaci칩n JTAG <br/>

*游늭 Estructura del Proyecto* <br/>
