============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:55:44 pm
  Module:                 es_ordered_bs_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

             Instance               Cells  Cell Area  Net Area  Total Area  Wireload     
-----------------------------------------------------------------------------------------
es_ordered_bs_mul_synth               411       1382         0        1382    <none> (D) 
  TOP                                 411       1382         0        1382    <none> (D) 
    stoch2bin                          94        424         0         424    <none> (D) 
      inc_add_23_27_1                  18         84         0          84    <none> (D) 
    genblk1[1].genblk1.genblk1.sng    104        321         0         321    <none> (D) 
      sng_multi                       103        312         0         312    <none> (D) 
        ctr                            32        147         0         147    <none> (D) 
    genblk1[0].genblk1.sng            105        316         0         316    <none> (D) 
      sng_multi                       103        312         0         312    <none> (D) 
        ctr                            32        147         0         147    <none> (D) 
    genblk1[2].genblk1.sng            104        313         0         313    <none> (D) 
      sng_multi                       101        307         0         307    <none> (D) 
        ctr                            33        149         0         149    <none> (D) 

 (D) = wireload is default in technology library
