　「集積回路の実装密度は18カ月ごとに2倍になる」。このムーアの法則は、1965年にインテル共同創業者のゴードン・ムーア氏が唱えた。経験則だが、集積回路（半導体）の歴史はこの法則を、回路上のトランジスタやリード線といった素子を微細化することで実現してきた。時間とともに技術は進歩し集積回路は高密度化し、それが結果として高性能化、高速化と低価格化を伴う。18カ月で2倍、つまり3年ごとに4倍の容量のメモリチップが登場する。15年で1024倍になり、たとえば同じ価格のメモリモジュールが1Mバイトから1Gバイトになる。18カ月というサイクルは、厳密に言えば近年は崩れているが、驚異的なペースでの集積回路の高密度化は続いている。集積回路が誕生したころから、我々はそれが当たり前だと思ってきた。 　しかしこの法則は、2021年、つまりあと5年で崩れるという。米国半導体工業会（SIA）が出した「2015年の半導体国際ロードマップ」と題するレポートで予測されている。 　目に見える大きさから始まった集積回路は2016年現在、10nm（ナノメートル）プロセス、つまり素子1個の幅が1億分の1メートルという精密さで作られている。これが2020年には半分の5nmプロセスになるという予測もあるが、物質を無限に分割することはできず、いずれ原子の大きさという壁にぶつかる。トランジスタは、原子の格子構造によって電流（電子）を制御する。5nm付近になると原子1個（およそ0.1nm）の大きさが影響を与えてくる。回路を流れる電流、つまり移動する電子も、リード線の幅に対する抵抗や、物理学上の不確定性原理や、その他さまざまな理由から影響を受け、電子回路が実現できなくなる。集積回路が原子や素粒子からできていることを考えれば、いつかは来る限界だとわかっていたが、ついにその限界が2021年に訪れるというわけだ。 　では、どうなるのだろうか。これまで何度も、ムーアの法則は物理的な限界を迎えたと考えられてきたが、そのたびに技術革新によって乗り越えられてきた。だが今度の限界は、回避できそうにない。ここで、発想を転換すれば解決できるのではないか。回路を微細化しなくても、要するにシリコンウエハー上の同じ面積に、より多くの回路を詰め込めればいい。具体的には、3次元方向に回路を展開する。積み重ねた薄膜上にそれぞれ回路を作り、相互に接続するなど、さまざまな3次元回路の製造法が模索されている。発熱やコストの問題があるが、それも技術革新が解決するだろう。 　こうして、2021年以後も見かけ上はムーアの法則が継続することになるかもしれない。だが3次元回路にも、いずれ限界はやってくる。そのときは、なにが待っているのだろうか――。 Copyright© 2017 ITmedia, Inc. All Rights Reserved.