<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:11.1811</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.02.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0016878</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 표시 장치의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND METHOD OF MANUFACTURING THE  SAME</inventionTitleEng><openDate>2021.08.23</openDate><openNumber>10-2021-0103015</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 유기 발광 다이오드, 데이터 라인으로부터 데이터 신호를 인가받아 상기 유기 발광 다이오드를 구동하는 구동 전류를 제어하는 제1 트랜지스터, 상기 데이터 라인 및 상기 제1 트랜지스터의 제1 소스/드레인 전극과 전기적으로 연결되고, 상기 데이터 라인으로부터 상기 데이터 신호를 상기 제1 트랜지스터에 전달하는 제2 트랜지스터 및 제1 전원 전압 라인 및 상기 제1 트랜지스터의 제1 소스/드레인 전극과 전기적으로 연결되고, 상기 제1 전원 전압 라인으로부터 제1 전원 전압을 상기 제1 트랜지스터로 전달하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터의 반도체 패턴은 상기 제2 트랜지스터의 반도체 패턴의 상부에 위치하고, 상기 제3 트랜지스터의 반도체 패턴은 상기 제1 트랜지스터의 반도체 패턴의 상부에 위치하고, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제2 트랜지스터의 상기 반도체 패턴 사이에는 하부 트랜지스터 절연막이 배치되며, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제3 트랜지스터의 상기 반도체 패턴 사이에는 상부 트랜지스터 절연막이 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 유기 발광 다이오드; 데이터 라인으로부터 데이터 신호를 인가받아 상기 유기 발광 다이오드를 구동하는 구동 전류를 제어하는 제1 트랜지스터; 상기 데이터 라인 및 상기 제1 트랜지스터의 제1 소스/드레인 전극과 전기적으로 연결되고, 상기 데이터 라인으로부터 상기 데이터 신호를 상기 제1 트랜지스터에 전달하는 제2 트랜지스터; 및 제1 전원 전압 라인 및 상기 제1 트랜지스터의 제1 소스/드레인 전극과 전기적으로 연결되고, 상기 제1 전원 전압 라인으로부터 제1 전원 전압을 상기 제1 트랜지스터로 전달하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터의 반도체 패턴은 상기 제2 트랜지스터의 반도체 패턴의 상부에 위치하고, 상기 제3 트랜지스터의 반도체 패턴은 상기 제1 트랜지스터의 반도체 패턴의 상부에 위치하고, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제2 트랜지스터의 상기 반도체 패턴 사이에는 하부 트랜지스터 절연막이 배치되며, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제3 트랜지스터의 상기 반도체 패턴 사이에는 상부 트랜지스터 절연막이 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 트랜지스터의 게이트 전극 및 제2 소스/드레인 전극과 전기적으로 연결되고, 상기 제1 트랜지스터를 다이오드 연결시키는 제4 트랜지스터를 더 포함하고, 상기 제4 트랜지스터의 반도체 패턴은 상기 제2 트랜지스터의 상기 반도체 패턴과 상기 제3 트랜지스터의 상기 반도체 패턴 사이에 위치하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 제1 트랜지스터의 상기 게이트 전극과 중첩하고, 상기 제4 트랜지스터의 게이트 전극과 비중첩하는 서브 게이트 절연막을 더 포함하고, 상기 제1 트랜지스터의 상기 게이트 전극과 채널 영역 사이의 두께는 상기 제4 트랜지스터의 상기 게이트 전극과 채널 영역 사이의 두께보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서, 상기 제1 트랜지스터의 게이트 전극 및 초기화 라인과 전기적으로 연결되고, 상기 초기화 라인으로부터 초기화 전압을 상기 제1 트랜지스터로 전달하는 제5 트랜지스터를 더 포함하고, 상기 제5 트랜지스터의 반도체 패턴은 상기 제1 트랜지스터의 상기 반도체 패턴의 하부에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제1 트랜지스터의 제2 전극 및 상기 유기 발광 다이오드의 애노드 전극과 전기적으로 연결되고, 상기 제1 트랜지스터로부터 상기 구동 전류를 상기 유기 발광 다이오드로 전달하는 제6 트랜지스터를 더 포함하고, 상기 제6 트랜지스터의 반도체 패턴은 상기 제1 트랜지스터의 상기 반도체 패턴의 상부에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 트랜지스터의 반도체 패턴, 상기 제2 트랜지스터의 반도체 패턴 및 상기 제3 트랜지스터의 반도체 패턴은 서로 동일한 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서, 상기 제1 트랜지스터의 반도체 패턴, 상기 제2 트랜지스터의 반도체 패턴 및 상기 제3 트랜지스터의 반도체 패턴은 다결정 실리콘을 포함하는 PMOS 트랜지스터인 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 제1 전극이 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되고, 제2 전극이 상기 제1 전원 전압 라인에 전기적으로 연결된 커패시터를 더 포함하고, 상기 커패시터는 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제3 트랜지스터의 상기 반도체 패턴 사이에 위치하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 하부 트랜지스터 절연막은 상기 제2 트랜지스터의 상기 반도체 패턴 상에 배치되는 제1 층간 절연막을 포함하되, 상기 제1 층간 절연막의 상면은 전체적으로 평탄한 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 상부 트랜지스터 절연막은 상기 제1 트랜지스터의 상기 반도체 패턴 상에 배치되는 제2 층간 절연막을 포함하되, 상기 제2 층간 절연막의 상면은 전체적으로 평탄한 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제2 트랜지스터의 상기 반도체 패턴 사이에 배치되는 제1 컨택 패턴을 더 포함하고, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제2 트랜지스터의 상기 반도체 패턴은 상기 제1 컨택 패턴을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제3 트랜지스터의 상기 반도체 패턴 사이에 배치되는 제2 컨택 패턴을 더 포함하고, 상기 제1 트랜지스터의 상기 반도체 패턴과 상기 제3 트랜지스터의 상기 반도체 패턴은 상기 제2 컨택 패턴을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 서로 다른 제1 층, 제2 층 및 제3 층에 각각 배치되는 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터와, 커패시터를 포함하는 표시 장치로서, 기판; 상기 기판 상에 배치되고, 상기 제1 트랜지스터의 반도체 패턴을 포함하는 제1 반도체층; 상기 제1 반도체층 상에 배치된 제1 게이트 절연막; 상기 제1 게이트 절연막 상에 배치되고, 상기 제1 트랜지스터의 게이트 전극을 포함하는 제1 도전층; 상기 제1 도전층 상에 배치된 제1 층간 절연막; 상기 제1 층간 절연막 상에 배치되고, 상기 제2 트랜지스터의 반도체 패턴을 포함하는 제2 반도체층; 상기 제2 반도체층 상에 배치된 제2 게이트 절연막; 상기 제2 게이트 절연막 상에 배치되고, 상기 제2 트랜지스터의 게이트 전극 및 상기 제2 트랜지스터의 상기 게이트 전극에 연결된 상기 커패시터의 제1 전극을 포함하는 제2 도전층; 상기 제2 도전층 상에 배치되는 제2 층간 절연막; 상기 제2 층간 절연막 상에 배치되는 상기 커패시터의 제2 전극을 포함하는 제3 도전층; 상기 제3 도전층 상에 배치되는 제3 층간 절연막; 상기 제3 층간 절연막 상에 배치되고, 상기 제3 트랜지스터의 반도체 패턴을 포함하는 제3 반도체층; 상기 제3 반도체층 상에 배치되는 제3 게이트 절연막; 및 상기 제3 게이트 절연막 상에 배치되고, 상기 제3 트랜지스터의 게이트 전극을 포함하는 제4 도전층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 제2 반도체층이 배치되는 상기 제1 층간 절연막의 상면은 전체적으로 평탄하게 형성되는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 제1 층간 절연막을 관통하는 제1 컨택홀 내에 배치되는 제1 컨택 패턴을 더 포함하고, 상기 제1 컨택 패턴의 상면은 상기 제1 층간 절연막의 상기 상면과 동일한 평면에 놓이는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서, 상기 제3 반도체층이 배치되는 상기 제3 층간 절연막의 상면은 전체적으로 평탄하게 형성되는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제3 층간 절연막, 상기 제2 층간 절연막 및 상기 제2 게이트 절연막을 관통하는 제2 컨택홀 내에 배치되는 제2 컨택 패턴을 더 포함하고, 상기 제2 컨택 패턴의 상면은 상기 제3 층간 절연막의 상기 상면과 동일한 평면에 놓이는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 서로 다른 제1 층, 제2 층 및 제3 층에 각각 배치되는 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터와, 커패시터를 포함하는 표시 장치의 제조 방법으로서, 기판 상에 상기 제1 트랜지스터의 반도체 패턴을 포함하는 제1 반도체층을 형성하는 단계; 상기 제1 반도체층 상에 제1 게이트 절연막을 형성하는 단계; 상기 제1 게이트 절연막 상에 상기 제1 트랜지스터의 게이트 전극을 포함하는 제1 도전층을 형성하는 단계; 상기 제1 도전층 상에 제1 층간 절연막을 형성하는 단계; 상기 제1 층간 절연막의 상면을 전체적으로 평탄하게 형성하는 단계; 상기 제1 층간 절연막의 상기 상면 상에 상기 제2 트랜지스터의 반도체 패턴을 포함하는 제2 반도체층을 형성하는 단계; 상기 제2 반도체층 상에 제2 게이트 절연막을 형성하는 단계; 상기 제2 게이트 절연막 상에, 상기 제3 트랜지스터의 게이트 전극, 및 상기 제3 트랜지스터의 상기 게이트 전극에 연결된 상기 커패시터의 제1 전극을 포함하는 제2 도전층을 형성하는 단계; 상기 제2 도전층 상에 제2 층간 절연막을 형성하는 단계; 상기 제2 층간 절연막 상에 상기 커패시터의 제2 전극을 포함하는 제3 도전층을 형성하는 단계; 상기 제3 도전층 상에 제3 층간 절연막을 형성하는 단계; 상기 제3 층간 절연막 상에, 상기 제3 트랜지스터의 반도체 패턴을 포함하는 제3 반도체층을 형성하는 단계; 상기 제3 반도체층 상에 제3 게이트 절연막을 형성하는 단계; 및 상기 제3 게이트 절연막 상에, 상기 제3 트랜지스터의 게이트 전극을 포함하는 제4 도전층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 제3 반도체층을 형성하는 단계 이전에, 상기 제3 층간 절연막의 상면을 전체적으로 평탄하게 형성하는 단계를 더 포함하고, 상기 제3 반도체층은 상기 제3 층간 절연막의 상기 상면 상에 배치되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서, 상기 제1 반도체층, 상기 제2 반도체층 및 상기 제3 반도체층은 다결정 실리콘을 포함하고, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 PMOS 트랜지스터인 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대전광역시 유성구...</address><code> </code><country> </country><engName>KIM, June Hwan</engName><name>김준환</name></inventorInfo><inventorInfo><address>경기도 성남시 분당구...</address><code> </code><country> </country><engName>KIM, Tae Young</engName><name>김태영</name></inventorInfo><inventorInfo><address>경기도 성남시 분당구...</address><code> </code><country> </country><engName>PARK, Jong Woo</engName><name>박종우</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>IM, Ki Ju</engName><name>임기주</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>MOON, Ji Ho</engName><name>문지호</name></inventorInfo><inventorInfo><address>서울특별시 동작구...</address><code> </code><country> </country><engName>HWANG, Hyun Cheol</engName><name>황현철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.02.12</receiptDate><receiptNumber>1-1-2020-0147300-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.12.27</receiptDate><receiptNumber>1-1-2022-1402162-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>9-5-2025-0514809-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.29</receiptDate><receiptNumber>1-1-2025-0860719-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.29</receiptDate><receiptNumber>1-1-2025-0860720-59</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200016878.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a259c010034708071bace64d5c71697e3aa5419c1e16b50cf8cdf989e73bbb99ae9d115cbcb4dc9c3f3b8be5c7805d12d28f79d0d3bb4582</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8e3a62229ec5d774af1f058a9b9ab0e0e9b1000ff522f795e6dedfde248ffaa80378cfbeca20322e075977c79d22b9fa22f397d6443dc000</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>