 2
simultaneously. 
2. Input reduction methods 
a. An input reduction technique which 
makes use of relationships among 
inputs is developed to reduce the scan 
input number. 
b. Another input reduction technique, 
called multiple scan broadcasting, is 
proposed. This technique broadcasts 
test data from single input port to 
multiple scan chains by reordering 
scan flip-flops moderately. 
c. Adding reconfiguration logic between 
external scan-in ports and internal 
scan-chains of cores such that test data 
can be broadcasted to different scan 
chains during different test sessions. 
This method is suit for SOC testing 
and named reconfigurable broadcast 
scan. 
3. Output compaction methods 
a. We have designed a zero aliasing 
space compression algorithm for 
output reduction, which was based on 
the concept of reduction components. 
b. Improve the method in 5. and make 
it more efficient. Novel output 
compaction techniques are presented 
and not constrained to the specific 
fault model. 
4. Low power testing technique 
  We have developed a low power 
testing technique based on multiple 
capture orders to reduce test power 
dissipation. 
5. Automation of proposed test techniques 
and corresponding test architectures 
  The automation procedures of the 
proposed techniques and the 
corresponding test circuits are 
accomplished. Also the automatic 
program of integrating different input 
reduction and output compaction 
methods into a single test architecture 
is applicable. 
 
Keywords:  Scan-based testing, Low-cost 
test, system-on-a-chip test. 
 
 
2、緣由及目的 
掃描測試法已存在多年，也被許多人認
為是一相當成熟的技術，然而最近許多實驗
分析均發現傳統之掃描測試方法仍有極大
之改善空間。而最近所發展出來的一些技術
效率之佳更令人不得不重新思考如何發揮
本技術之最大效果。本計畫中我們以提供一
最佳化的整合多項低測試成本技術之掃描
式測試架構為目標。此計畫分成 
 
A)輸入壓縮技術、 
B)輸出壓縮技術、 
C)低功率測試技術、 
D)先進低測試成本掃描式測試架構、 
E)測試架構電路合成及測試自動化軟體等
五大部分。 
3、計畫成果與討論 
 本計劃第三年度延續前兩年針對此架
構之各個部份如輸入壓縮技術、輸出壓縮技
術以及低功率測試技術與整合輸入壓縮技
術及輸出壓縮技術所提出之相對應硬體架
構，發展其相關完整自動化程序，並以兩個
實際電路-FFT, CABAC 來驗證所發展之方
法的高壓縮率與高實用性。已完成的工作項
目摘要分述如下： 
 
3.1、建立一個能同時支援輸入腳位壓縮、
輸出腳位壓縮及低功率測試之前瞻性
掃描測試架構模型 
 
我們已規劃一個整合輸入腳位壓縮、輸
出腳位壓縮以及低功率測試的掃描測試架
構，如圖一所示。不同於傳統掃描測試架構
之 處 在 於 我 們 增 加 了 對 應 邏 輯 電 路
(Mapping Logic) 、 輸 出 響 應 壓 縮 器
(Compressor) 以 及 環 型 控 制 器 (Ring 
Controller)。經由輸入腳位壓縮及輸出腳位
壓縮，大幅減少掃描鏈的長度，如圖可以看
出，原掃描鏈的長度為 n，經由壓縮技術後
 4
定錯誤 (不包含 redundant fault)與相應的
fault dictionary。根據此 fault dictionary 建出
chain constraint table，而 chain constraint 
table當中的每一個 chain constraint代表不可
共享同一輸入的掃瞄鏈。之後我們發展一個
貪婪演算法(Greedy algorithm)來解決這些
chain constraint，以使原本在單一輸入廣播
掃瞄所無法測得的錯誤能被測得。在演算法
過程中，所產生的，便稱為一個組態
(configuration)。由於需要許多組態以測得單
一輸入廣播無法測得的錯誤，故稱為可重組
廣播式掃瞄。 
 
3.3、發展無失真之輸出腳位壓縮技術 
 
我們希望藉由壓縮掃瞄鏈所捕捉的錯
誤響應(fault response)以減少移出位元之數
量 ,達到減少測試時間及測試資料量的目
的。一般來講,輸出壓縮器會造成失真的問
題。失真的情形發生在將有錯誤的響應壓縮
成正確的特徵值(signature),造成錯誤資訊的
遺失。 
我們已完成無失真輸出響應壓縮技術
之理論分析，並在已提出的理論基礎下發展
出一套設計無失真壓縮器的方法。如圖六所
示 ,我們利用若干個縮減元件 (reduction 
component)來達到將輸出腳位縮減的目
的。每一個縮減元件皆是藉由互斥或閘所組
成之同位元樹(parity tree)來實現之。 
我們首先找出了可能造成此類型壓縮
器失真的所有偶感應 (even-sensitized) 錯
誤 。 在 我 們 發 展 出 來 的 拉 出 及 合 併 
(pull-and-merge) 流程中,會先把所有輸出腳
位接在同一個縮減元件上,針對所有偶感應
錯誤所感應的輸出腳位,我們有效率地從這
個縮減元件上拉出特定的腳位,並合併到其
他若干個縮減元件上以確保所有偶感應錯
誤能傳遞出來。由於縮減元件的接法並不影
響所有非偶感應錯誤的傳遞,因此提出的壓
縮方法可以讓所有的錯誤在無失真的情形
下傳遞出來。 
經由實驗結果顯示, 所提出的壓縮方
法在所有測試電路中皆能達到很高的壓縮
效率。尤其在較大電路中效果更加顯著。 
    由上述可知，利用縮減元件對於輸出腳
位的無失真壓縮具有很好的效果。有鑑於
此，我們基於縮減元件與偶感應的觀念，將
原本的方法稍做修改，導出了 M 偶感應錯
誤(M-even-sensitized)的概念並試圖使發展
出的輸出腳位壓縮方法不受限於特定的錯
誤模型(fault model)上。 
    在新的方法當中，我們一樣先找出造成
壓縮器失真的所有 M 偶感應錯誤，但與前
述方法不同的是，不先將所有輸出腳位接在
同一縮減元件上，而是在之後的流程中，在
確保所有 M 偶感應錯誤能傳遞出來的條件
下，將每一個輸出腳位合併至適當的縮減元
件，如圖七所示。同樣地，在新的方法中，
縮減元件的接法不影響所有非 M 偶感應錯
誤的傳遞，所以此壓縮方法亦能達成無失真
的效果。 
    除此之外，為使發展的輸出腳位壓縮方
法不受限於特定的錯誤模型，欲達成此目
的，我們使用了簡短擴展漢明碼(shortened 
extended Hamming code)。此編碼具有偵測
一個、兩個或任奇數個錯誤(error)的特性。
利用此一特性，我們可將新方法所得之無失
真壓縮器編成一同位元矩陣(parity check 
matrix)，分割(partition)成若干個簡短擴展漢
明 矩 陣 (shortened extended Hamming 
matrix)。依據這些漢明矩陣，建出相對應的
縮減元件，而設計出的無失真壓縮器，便不
受限於特定的錯誤模型，並能保證電路中若
有一個、兩個或任奇數個錯誤，一定能夠傳
遞出來。 
 
 6
擬驗證流程，該技術於下線之後的成功與否
是讓人可期待的。 
 
4、結論 
 
本計畫主要目標是針對低成本及低功
率測試的各種相關掃描技術進行分析與研
究，並且試圖將這些方法整合在同一架構之
中。在計畫成果裡，我們成功的將所提出之
方法應用在實際電路上，如 3.6 所示，我
們將該測試方法的自動化程式整合到一具
有完整圖形介面的 SoC 測試平台自動產生
軟體 -- DASTEP [5-6]中，並利用 DASTEP
將該輸入輸出壓縮技術及硬體架構自動整
合到兩實際電路 FFT, CABAC 裡，在連結到
測試平台(SoC test platform) [3] 後即掛載至
系統單晶片中，整個過程在軟體及 FPGA 的
模擬驗證下皆正確無誤，達到了超過 97%的
測試時間及空間的壓縮比率，可以大幅地減
少所需要的測試費用，由此可看出所發展之
方法與自動化程式之重要性與經濟性。本計
畫執行至今，已經順利完成所有之工作項
目。 
 
5、發表論文、申請專利 
論文 
[1] K.J. Lee, Yao-Ching Chiang, Yu-Ting 
Hung, Jyh-Herng Wang, and Hsiao-Ping 
Lin. Advanced Scan Architecture for Test 
Time and Test Volume Reductions, 15th 
VLSI DESIGN/CAD Symp. 2004.  
[2] K.J. Lee, Shaing-Jer Hsu and Chia-Ming 
Ho, Test Power Reduction with Multiple 
Capture Orders, 14th Asian Test Symposium, 
2004, pp. 26-31.  
[3] K.J. Lee, Chia-Yi Chu, Yu-Ting Hong, A 
Test Platform for SOC Testing, in Proc. 
IEEE Int’l Symp. Circuits and Systems, 
2005.  
[4] Wei-Lun Wang and Kuen-Jong Lee, A 
Complete Memory Address Generator for 
Scan Based March Algorithms. In Proc. 
Memory Technology, Design and Testing, 
2005. 
[5] W.-C. Huang and K.J. Lee, DASTEP: A 
Design Automation System For 
System-on-Chip Test Platform, The 17th 
VLSI DESIGN/CAD Symp. 2006. 
[6] W.-C. Huang, K.J. Lee, C.-Y. Chang and 
Y.-H. Wu, “DASTEP: A design automation 
system for SOC test platform,” Int’l Journal 
on Electrical Engineering, accepted. 
[7] K.J. Lee, Chia-Ming Ho, Average and 
Peak Power Reductions for Scan Testing 
Using Multiple Capture Orders, submitted 
for publication. 
[8] T.C. Huang, K.J. Lee, et al. A Low-Area 
Overhead Token-Scan Architecture for 
Low-Power CMOS Testing, submitted for 
publication. 
[9] K.-J. Lee and C. P. Chiu, 
Output-Selection-Based Test Response 
Compaction and Lower Bound Analysis of 
Observation Bits, submitted for publication. 
 
專利 
[1] K.J. Lee, J.J. Chen and C.H. Huang. Test 
method and architecture for circuits having 
inputs. USA invention patent number 
7159161, Date of Patent: Jan. 2, 2007. 
 
n-c
c
n-c
c
 
圖一、前瞻性掃描測試架構 
 
 
 8
 
Circuit #DFF #TP1 TA1 #TP2 TA2 TA2/TA1(%) PTR1 PTR2
PTR2/PTR1
(%) ATR1 ATR2 
ATR2/ATR1
(%) 
S9234 228 133 30685 136 31780 103.6 4586 2319 50.6 3458 943 27.3 
S13207 669 235 158119 192 129220 81.7 8290 3294 39.7 7027 1786 25.4 
S15850 597 114 68769 126 76323 111.0 8875 3973 44.8 6876 1862 27.1 
S38417 1636 95 157151 94 155796 99.1 22133 6725 30.4 18185 4669 25.7 
S38584 1452 132 193248 136 199468 103.2 22966 11356 49.4 16305 4197 25.7 
S35932 1728 21 38037 29 51956 136.6 23171 11792 50.9 16763 4354 26.0 
     Aver 105.9  Aver 44.3  Aver 26.2 
表一、運用多重掃描擷取順序法於四條子掃描鏈之實驗結果 
 
 
  Conv. Scan Proposed Scan Architecture 
Circuit #tv #s-in length #tv #s-in length #sch #Mef Tr (%)
#c-out 
(M-1) 
Vr (%) 
#c-out 
(M-2)
Vr 
(%)
s13207 247 8 84 349 8 3 223 47 93.4% 3 96.5% 10 94.3%
    16 42 337 16 2 335 50 90.5% 3 96.1% 10 94.7%
    32 21 337 32 1 669 111 87.6% 3 96.4% 11 95.6%
s15850 121 8 75 248 8 6 100 17 81.2% 2 89.8% 8 83.6%
    16 38 248 16 3 199 73 79.1% 3 90.4% 10 86.9%
    32 19 225 32 2 299 129 72.2% 3 89.3% 10 87.2%
s35932 23 8 216 47 8 2 864 11 97.3% 2 98.8% 11 97.8%
    16 108 47 16 1 1728 24 96.4% 2 98.9% 12 98.3%
    32 54 44 32 1 1728 24 93.3% 2 98.1% 12 97.6%
s38417 93 8 205 325 8 11 149 23 79.8% 2 88.3% 9 80.1%
    16 103 316 16 6 273 216 77.3% 3 88.2% 10 83.9%
    32 52 316 32 3 546 371 74.6% 4 89.0% 12 86.5%
s38584 136 8 182 357 8 5 291 260 91.4% 3 95.0% 10 91.9%
    16 91 321 16 3 484 539 89.8% 3 95.4% 11 93.4%
    32 46 303 32 2 726 640 85.8% 3 94.7% 11 93.5%
        Avg. 86.0%   93.7%  91.0%
表二、整合多條掃描鏈廣播技術以及新輸出響應壓縮技術之實驗結果 
 
 Ckt. Characteristic Conv. Scan Proposed Scan Architecture 
Circuit #pi #po 
#gates 
comb. 
#FFs #tv #s-in length #tv #s-in length #sch #Mef Tr (%) 
#c-out 
(M-1)
Vr (%)
FFT 114 104 55113 3775 118 3 1259 188 3 18 210 13 97.6% 2 98.1%
CABAC 9 25 42085 2305 1051 3 769 1485 3 18 129 63 96.5% 3 96.7%
            Avg. 97.1%  97.4%
