---
REP: 2.6
Title: SiC Defect Simulation
Author: 姜松廷
Status: in progress
Type: Software
Created: 2023-04-09
---


# SiC Defect Simulation

[[姜松廷]]



## 目的

---
一、研究缺陷的目的：
	在工艺生产中，必然会由于不同的工艺而产生各种各样的缺陷，通过RASER可以仿真这些缺陷都会对实际器件产生怎样的影响，验证具有某种缺陷的器件是否是我们在实际中能制造或者使用的器件。（简单考虑）在此基础上，还可以研究缺陷的产生机理，以及还会产生那些我们没有发现的缺陷及如何表征它们来证明它们确实在器件当中存在。
二、在raser-devsim中补充位错缺陷对器件性能的影响，观察仿真结果并得出结论
思路来源
---
https://doi.org/10.1088/1361-6528/ab5ff6
位错区域：再MOSFET器件的JFET，用SEM等表征手段证明存在的TD位错。
![QQ截图20230408164751.png]https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/QQ%E6%88%AA%E5%9B%BE20230408164751.png
从泛函分析，在TD内部出现了一些额外的局部宽态，从而有效地降低了绝缘间隙的大小。特别地，TD具有相同的导带边缘，但是有效带隙结果比4 H-SiC中的有效带隙小大约四分之一，即，TD的价带边缘比4H-SiC高0.8 - 1 eV。
而价带顶的升高会导致ni的变化，从而影响位错区域的载流子浓度等一系列物理量的分布。

仿真思路
---
devsim：
1划分一个贯穿位错区域，由于位错相当于一串受主，
2在区域中重新布置各有关求解的参数及模型（例如，能带变化-这里就需要禁带变窄模型）并且将各求解的量与能带建立关系，
3在此基础上按需加上边界条件（因为类似与材料本身的变化，可能会导致费米能级的改变）。
4结果与讨论

可行性分析
---
一、代码层面：在一维的devsim上较难实现，所以考虑再二维搭建完成后，再将所用的模型添加进devsim；也就是说先暂时用sentaurus尝来观察现象。
二、目前只考虑贯穿位错的影响，之后用类似的思路去考虑基面位错（BD），堆垛层错（SF）等的影响。

![QQ截图20230423162104.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/QQ%E6%88%AA%E5%9B%BE20230423162104.png)
绿色是不改变禁带的，蓝色是改变禁带的。很奇怪的一点，禁带变窄，电流减小，不是合理的结论。
