Fitter report for Medipix_prj
Tue Aug 19 10:59:15 2014
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. altmemphy Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_1t31:auto_generated|ALTSYNCRAM
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue Aug 19 10:59:15 2014          ;
; Quartus II 64-Bit Version          ; 10.0 Build 262 08/18/2010 SP 1 SJ Full Version ;
; Revision Name                      ; Medipix_prj                                    ;
; Top-level Entity Name              ; Top_Medipix                                    ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE75F23C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 16,105 / 75,408 ( 21 % )                       ;
;     Total combinational functions  ; 13,751 / 75,408 ( 18 % )                       ;
;     Dedicated logic registers      ; 9,945 / 75,408 ( 13 % )                        ;
; Total registers                    ; 10053                                          ;
; Total pins                         ; 112 / 293 ( 38 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 1,460,192 / 2,810,880 ( 52 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 400 ( 1 % )                                ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE75F23C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Optimize Hold Timing                                                       ; Off                                   ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Off                                   ; Normal compilation                    ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.46        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  19.1%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; Ddr2_A[0]   ; Missing drive strength and slew rate ;
; Ddr2_A[1]   ; Missing drive strength and slew rate ;
; Ddr2_A[2]   ; Missing drive strength and slew rate ;
; Ddr2_A[3]   ; Missing drive strength and slew rate ;
; Ddr2_A[4]   ; Missing drive strength and slew rate ;
; Ddr2_A[5]   ; Missing drive strength and slew rate ;
; Ddr2_A[6]   ; Missing drive strength and slew rate ;
; Ddr2_A[7]   ; Missing drive strength and slew rate ;
; Ddr2_A[8]   ; Missing drive strength and slew rate ;
; Ddr2_A[9]   ; Missing drive strength and slew rate ;
; Ddr2_A[10]  ; Missing drive strength and slew rate ;
; Ddr2_A[11]  ; Missing drive strength and slew rate ;
; Ddr2_A[12]  ; Missing drive strength and slew rate ;
; Ddr2_A[13]  ; Missing drive strength and slew rate ;
; Ddr2_Ba[0]  ; Missing drive strength and slew rate ;
; Ddr2_Ba[1]  ; Missing drive strength and slew rate ;
; Ddr2_Ba[2]  ; Missing drive strength and slew rate ;
; Ddr2_Cas_N  ; Missing drive strength and slew rate ;
; Ddr2_Cke    ; Missing drive strength and slew rate ;
; Ddr2_Cs_N   ; Missing drive strength and slew rate ;
; Ddr2_Odt    ; Missing drive strength and slew rate ;
; Ddr2_Ras_N  ; Missing drive strength and slew rate ;
; Ddr2_We_N   ; Missing drive strength and slew rate ;
; Eth_Txc     ; Missing drive strength and slew rate ;
; Eth_TxCtl   ; Missing drive strength and slew rate ;
; Eth_Txd[0]  ; Missing drive strength and slew rate ;
; Eth_Txd[1]  ; Missing drive strength and slew rate ;
; Eth_Txd[2]  ; Missing drive strength and slew rate ;
; Eth_Txd[3]  ; Missing drive strength and slew rate ;
; Eth_Mdc     ; Missing drive strength               ;
; Eth_Rst_N   ; Missing drive strength               ;
; Flash_Cclk  ; Missing drive strength               ;
; Flash_Cs_N  ; Missing drive strength               ;
; Flash_Di    ; Missing drive strength               ;
; Led_N[0]    ; Missing drive strength               ;
; Led_N[1]    ; Missing drive strength               ;
; Led_N[2]    ; Missing drive strength               ;
; ADC_Sclk    ; Missing drive strength               ;
; ADC_Csn     ; Missing drive strength               ;
; ADC_Din     ; Missing drive strength               ;
; DAC_Sclk    ; Missing drive strength and slew rate ;
; DAC_Csn     ; Missing drive strength               ;
; DAC_Sdi     ; Missing drive strength               ;
; Ddr2_Clk_P  ; Missing drive strength and slew rate ;
; Ddr2_Clk_N  ; Missing drive strength and slew rate ;
; Ddr2_Dm[0]  ; Missing drive strength and slew rate ;
; Ddr2_Dm[1]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[0]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[1]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[2]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[3]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[4]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[5]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[6]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[7]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[8]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[9]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[10] ; Missing drive strength and slew rate ;
; Ddr2_Dq[11] ; Missing drive strength and slew rate ;
; Ddr2_Dq[12] ; Missing drive strength and slew rate ;
; Ddr2_Dq[13] ; Missing drive strength and slew rate ;
; Ddr2_Dq[14] ; Missing drive strength and slew rate ;
; Ddr2_Dq[15] ; Missing drive strength and slew rate ;
; Ddr2_Dqs[0] ; Missing drive strength and slew rate ;
; Ddr2_Dqs[1] ; Missing drive strength and slew rate ;
; Eth_Mdio    ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[0]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[0]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[0]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[1]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[1]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[1]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[2]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[2]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[2]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[3]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[3]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[3]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[4]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[4]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[4]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[5]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[5]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[5]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[6]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[6]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[6]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[7]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[7]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[7]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[8]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[8]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[8]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[9]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[9]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[9]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[10]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[10]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[10]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[11]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[11]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[11]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[12]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[12]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[12]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[13]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[13]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[13]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[14]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[14]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[14]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[15]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[15]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[15]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[16]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[17]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[18]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[19]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[20]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[21]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[22]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[23]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[24]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[25]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[26]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[27]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[28]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[29]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[30]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src1[31]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAA            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[0]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[0]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[0]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[0]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[1]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[1]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[1]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[1]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[2]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[2]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[2]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[2]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[3]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[3]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[3]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[3]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[4]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[4]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[4]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[4]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[5]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[5]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[5]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[5]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[6]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[6]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[6]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[6]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[7]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[7]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[7]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[7]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[8]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[8]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[8]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[8]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[9]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[9]                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[9]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[9]~_Duplicate_1                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[10]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[10]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[10]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[10]~_Duplicate_1                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[11]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[11]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[11]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[11]~_Duplicate_1                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[12]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[12]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[12]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[12]~_Duplicate_1                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[13]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[13]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[13]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[13]~_Duplicate_1                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[14]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[14]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[14]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[14]~_Duplicate_1                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[15]                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[15]                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[15]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_src2[15]~_Duplicate_1                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                        ; DATAB            ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|D_bht_data[0]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_bht_module:cpu_linux_bht|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated|q_b[0]                                                                   ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|D_bht_data[1]                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_bht_module:cpu_linux_bht|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated|q_b[1]                                                                   ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_obuf           ; OE               ;                       ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                             ;
+-----------------------------+---------------------------------+--------------+----------------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity                  ; Ignored From ; Ignored To                 ; Ignored Value          ; Ignored Source             ;
+-----------------------------+---------------------------------+--------------+----------------------------+------------------------+----------------------------+
; Location                    ;                                 ;              ; DAC_Sck                    ; PIN_K18                ; QSF Assignment             ;
; Location                    ;                                 ;              ; Eth_Int_N                  ; PIN_A11                ; QSF Assignment             ;
; Location                    ;                                 ;              ; rxd_uart                   ; PIN_H1                 ; QSF Assignment             ;
; Location                    ;                                 ;              ; txd_uart                   ; PIN_J4                 ; QSF Assignment             ;
; I/O Standard                ;                                 ;              ; DAC_Sck                    ; 3.3-V LVCMOS           ; QSF Assignment             ;
; I/O Standard                ;                                 ;              ; Eth_Int_N                  ; 1.8 V                  ; QSF Assignment             ;
; I/O Standard                ;                                 ;              ; rxd_uart                   ; 3.3-V LVCMOS           ; QSF Assignment             ;
; I/O Standard                ;                                 ;              ; txd_uart                   ; 3.3-V LVCMOS           ; QSF Assignment             ;
; Auto Global Clock           ; Top_Medipix                     ;              ; Clk_out_Mdpx               ; ON                     ; QSF Assignment             ;
; Synchronizer Identification ; alt_ddrx_reset_sync             ;              ; reset_reg[13]              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_ddrx_reset_sync             ;              ; reset_reg[15]              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_ddrx_reset_sync             ;              ; reset_reg[18]              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_ddrx_reset_sync             ;              ; reset_reg[19]              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_ddrx_reset_sync             ;              ; reset_reg[6]               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync             ;              ; reset_reg[13]              ; OFF                    ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync             ;              ; reset_reg[15]              ; OFF                    ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync             ;              ; reset_reg[18]              ; OFF                    ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync             ;              ; reset_reg[19]              ; OFF                    ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync             ;              ; reset_reg[6]               ; OFF                    ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_bidir                   ;              ; input_cell_H               ; HIGH                   ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_bidir                   ;              ; input_cell_L               ; LOW                    ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_in                      ;              ; input_cell_H               ; HIGH                   ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_in                      ;              ; input_cell_L               ; LOW                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_73g1                     ;              ; rs_dgwp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_fgk1                     ;              ; rs_dgwp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_fgk1                     ;              ; ws_dgrp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_fnk1                     ;              ; rs_dgwp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_fnk1                     ;              ; ws_dgrp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_lhk1                     ;              ; rs_dgwp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_lhk1                     ;              ; wrfull_eq_comp_lsb_mux_reg ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_lhk1                     ;              ; wrfull_eq_comp_msb_mux_reg ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_vvf1                     ;              ; rs_dgwp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_vvf1                     ;              ; ws_dgrp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; ddio_bidir_n5h                  ;              ; input_cell_l               ; LOW                    ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; ac_clk_2x                  ; global_clock           ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; cs_n_clk_2x                ; global_clock           ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; measure_clk_2x             ; regional_clock         ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; mem_clk_2x                 ; global_clock           ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; phy_clk_1x                 ; global_clock           ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; resync_clk_2x              ; regional_clock         ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_clk_reset   ;              ; write_clk_2x               ; global_clock           ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_seq_wrapper ;              ; sc_clk_dp[0]               ; off                    ; Compiler or HDL Assignment ;
; Global Signal               ; ram_phy_alt_mem_phy_seq_wrapper ;              ; sc_clk_dp[1]               ; off                    ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------------+--------------+----------------------------+------------------------+----------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ARQ/Prototipo_Medipix/Projeto/Testes/Medipix_drive_eq/Medipix_prj.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 16,105 / 75,408 ( 21 % )                                                                                                                                                                                                                                                             ;
;     -- Combinational with no register       ; 6160                                                                                                                                                                                                                                                                                 ;
;     -- Register only                        ; 2354                                                                                                                                                                                                                                                                                 ;
;     -- Combinational with a register        ; 7591                                                                                                                                                                                                                                                                                 ;
;                                             ;                                                                                                                                                                                                                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                                                                                                                                      ;
;     -- 4 input functions                    ; 7466                                                                                                                                                                                                                                                                                 ;
;     -- 3 input functions                    ; 4184                                                                                                                                                                                                                                                                                 ;
;     -- <=2 input functions                  ; 2101                                                                                                                                                                                                                                                                                 ;
;     -- Register only                        ; 2354                                                                                                                                                                                                                                                                                 ;
;                                             ;                                                                                                                                                                                                                                                                                      ;
; Logic elements by mode                      ;                                                                                                                                                                                                                                                                                      ;
;     -- normal mode                          ; 12411                                                                                                                                                                                                                                                                                ;
;     -- arithmetic mode                      ; 1340                                                                                                                                                                                                                                                                                 ;
;                                             ;                                                                                                                                                                                                                                                                                      ;
; Total registers*                            ; 10,053 / 76,801 ( 13 % )                                                                                                                                                                                                                                                             ;
;     -- Dedicated logic registers            ; 9,945 / 75,408 ( 13 % )                                                                                                                                                                                                                                                              ;
;     -- I/O registers                        ; 108 / 1,393 ( 8 % )                                                                                                                                                                                                                                                                  ;
;                                             ;                                                                                                                                                                                                                                                                                      ;
; Total LABs:  partially or completely used   ; 1,348 / 4,713 ( 29 % )                                                                                                                                                                                                                                                               ;
; User inserted logic elements                ; 0                                                                                                                                                                                                                                                                                    ;
; Virtual pins                                ; 0                                                                                                                                                                                                                                                                                    ;
; I/O pins                                    ; 112 / 293 ( 38 % )                                                                                                                                                                                                                                                                   ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )                                                                                                                                                                                                                                                                       ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                                                                                                                                                                                       ;
; Global signals                              ; 19                                                                                                                                                                                                                                                                                   ;
; M9Ks                                        ; 199 / 305 ( 65 % )                                                                                                                                                                                                                                                                   ;
; Total block memory bits                     ; 1,460,192 / 2,810,880 ( 52 % )                                                                                                                                                                                                                                                       ;
; Total block memory implementation bits      ; 1,833,984 / 2,810,880 ( 65 % )                                                                                                                                                                                                                                                       ;
; Embedded Multiplier 9-bit elements          ; 4 / 400 ( 1 % )                                                                                                                                                                                                                                                                      ;
; DSP Blocks                                  ; 0 / 200 ( 0 % )                                                                                                                                                                                                                                                                      ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                                                                                                                                                                                       ;
; Global clocks                               ; 19 / 20 ( 95 % )                                                                                                                                                                                                                                                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                                                                                                                                                                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                                                        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                                                                                                                                                                        ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%                                                                                                                                                                                                                                                                         ;
; Peak interconnect usage (total/H/V)         ; 35% / 35% / 38%                                                                                                                                                                                                                                                                      ;
; Maximum fan-out node                        ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0]~clkctrl ;
; Maximum fan-out                             ; 5768                                                                                                                                                                                                                                                                                 ;
; Highest non-global fan-out signal           ; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_stall~0                                                                                                                                                                                                                        ;
; Highest non-global fan-out                  ; 758                                                                                                                                                                                                                                                                                  ;
; Total fan-out                               ; 90502                                                                                                                                                                                                                                                                                ;
; Average fan-out                             ; 3.45                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_Dout           ; L22   ; 6        ; 94           ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Clk125             ; A12   ; 7        ; 47           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Clk25              ; B12   ; 7        ; 47           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Clk_in_Mdpx        ; AA12  ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Clk_in_Mdpx(n)     ; AB12  ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[0]    ; AA15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[0](n) ; AB15  ; 4        ; 58           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[1]    ; AA14  ; 4        ; 53           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[1](n) ; AB14  ; 4        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[2]    ; AA8   ; 3        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[2](n) ; AB8   ; 3        ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[3]    ; W13   ; 4        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[3](n) ; Y13   ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[4]    ; AA9   ; 3        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[4](n) ; AB9   ; 3        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[5]    ; AA11  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[5](n) ; AB11  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[6]    ; AA10  ; 3        ; 47           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[6](n) ; AB10  ; 3        ; 47           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[7]    ; W10   ; 3        ; 45           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[7](n) ; Y10   ; 3        ; 47           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; En_in_Mdpx         ; AA13  ; 4        ; 51           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; En_in_Mdpx(n)      ; AB13  ; 4        ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Eth_RxCtl          ; B6    ; 8        ; 34           ; 62           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxc            ; B11   ; 8        ; 47           ; 62           ; 21           ; 938                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[0]         ; C3    ; 8        ; 7            ; 62           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[1]         ; C7    ; 8        ; 29           ; 62           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[2]         ; E7    ; 8        ; 16           ; 62           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[3]         ; F9    ; 8        ; 3            ; 62           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Flash_Do           ; K1    ; 1        ; 0            ; 36           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard       ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ADC_Csn              ; J21   ; 6        ; 94           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_Din              ; L21   ; 6        ; 94           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_Sclk             ; J22   ; 6        ; 94           ; 38           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Clk_out_Mdpx         ; N2    ; 2        ; 0            ; 26           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Clk_out_Mdpx(n)      ; N1    ; 2        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Cont_sel_out_Mdpx    ; V2    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Cont_sel_out_Mdpx(n) ; V1    ; 2        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; DAC_Csn              ; G18   ; 6        ; 94           ; 50           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DAC_Sclk             ; M19   ; 5        ; 94           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DAC_Sdi              ; K21   ; 6        ; 94           ; 38           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Data_out_Mdpx        ; L6    ; 2        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Data_out_Mdpx(n)     ; M6    ; 2        ; 0            ; 29           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[0]            ; E12   ; 7        ; 49           ; 62           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[10]           ; B7    ; 8        ; 34           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[11]           ; A8    ; 8        ; 36           ; 62           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[12]           ; B8    ; 8        ; 36           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[13]           ; A9    ; 8        ; 43           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[1]            ; F13   ; 7        ; 62           ; 62           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[2]            ; E15   ; 7        ; 71           ; 62           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[3]            ; E16   ; 7        ; 92           ; 62           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[4]            ; F15   ; 7        ; 92           ; 62           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[5]            ; F14   ; 7        ; 90           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[6]            ; C19   ; 7        ; 85           ; 62           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[7]            ; D19   ; 7        ; 85           ; 62           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[8]            ; B10   ; 8        ; 45           ; 62           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[9]            ; A7    ; 8        ; 34           ; 62           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ba[0]           ; E11   ; 7        ; 49           ; 62           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ba[1]           ; A17   ; 7        ; 69           ; 62           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ba[2]           ; B17   ; 7        ; 67           ; 62           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Cas_N           ; A16   ; 7        ; 67           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Cke             ; A20   ; 7        ; 83           ; 62           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Cs_N            ; B9    ; 8        ; 43           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Odt             ; B20   ; 7        ; 83           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ras_N           ; C13   ; 7        ; 60           ; 62           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_We_N            ; C17   ; 7        ; 78           ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; En_out_Mdpx          ; M2    ; 2        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; En_out_Mdpx(n)       ; M1    ; 2        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Mdc              ; H7    ; 1        ; 0            ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Rst_N            ; G5    ; 1        ; 0            ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_TxCtl            ; E6    ; 8        ; 3            ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txc              ; E5    ; 8        ; 3            ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[0]           ; A6    ; 8        ; 34           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[1]           ; D7    ; 8        ; 23           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[2]           ; A10   ; 8        ; 45           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[3]           ; C4    ; 8        ; 7            ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Flash_Cclk           ; K2    ; 1        ; 0            ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS       ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Flash_Cs_N           ; E2    ; 1        ; 0            ; 49           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS       ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Flash_Di             ; D1    ; 1        ; 0            ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS       ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Led_N[0]             ; B1    ; 1        ; 0            ; 57           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Led_N[1]             ; B2    ; 1        ; 0            ; 57           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Led_N[2]             ; J2    ; 1        ; 0            ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MtxClr_out_Mdpx      ; R2    ; 2        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; MtxClr_out_Mdpx(n)   ; R1    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Reset_out_Mdpx       ; P4    ; 2        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Reset_out_Mdpx(n)    ; P3    ; 2        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Shutter_out_Mdpx     ; U2    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Shutter_out_Mdpx(n)  ; U1    ; 2        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; TPSWT_out_Mdpx       ; P2    ; 2        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; TPSWT_out_Mdpx(n)    ; P1    ; 2        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard       ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                      ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Ddr2_Clk_N  ; A18   ; 7        ; 73           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                         ; -                   ;
; Ddr2_Clk_P  ; B18   ; 7        ; 73           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                         ; -                   ;
; Ddr2_Dm[0]  ; F7    ; 8        ; 5            ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                         ; -                   ;
; Ddr2_Dm[1]  ; F11   ; 7        ; 49           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                         ; -                   ;
; Ddr2_Dq[0]  ; C6    ; 8        ; 23           ; 62           ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]  ; -                   ;
; Ddr2_Dq[10] ; B14   ; 7        ; 53           ; 62           ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10] ; -                   ;
; Ddr2_Dq[11] ; A15   ; 7        ; 60           ; 62           ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11] ; -                   ;
; Ddr2_Dq[12] ; B15   ; 7        ; 60           ; 62           ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12] ; -                   ;
; Ddr2_Dq[13] ; B16   ; 7        ; 67           ; 62           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13] ; -                   ;
; Ddr2_Dq[14] ; E14   ; 7        ; 62           ; 62           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14] ; -                   ;
; Ddr2_Dq[15] ; D13   ; 7        ; 60           ; 62           ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15] ; -                   ;
; Ddr2_Dq[1]  ; A3    ; 8        ; 18           ; 62           ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]  ; -                   ;
; Ddr2_Dq[2]  ; B3    ; 8        ; 18           ; 62           ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]  ; -                   ;
; Ddr2_Dq[3]  ; A4    ; 8        ; 23           ; 62           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]  ; -                   ;
; Ddr2_Dq[4]  ; B4    ; 8        ; 23           ; 62           ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]  ; -                   ;
; Ddr2_Dq[5]  ; A5    ; 8        ; 27           ; 62           ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]  ; -                   ;
; Ddr2_Dq[6]  ; F10   ; 8        ; 25           ; 62           ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]  ; -                   ;
; Ddr2_Dq[7]  ; F8    ; 8        ; 20           ; 62           ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]  ; -                   ;
; Ddr2_Dq[8]  ; A13   ; 7        ; 51           ; 62           ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]  ; -                   ;
; Ddr2_Dq[9]  ; A14   ; 7        ; 53           ; 62           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]  ; -                   ;
; Ddr2_Dqs[0] ; C8    ; 8        ; 29           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]   ; -                   ;
; Ddr2_Dqs[1] ; B13   ; 7        ; 51           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]   ; -                   ;
; Eth_Mdio    ; D10   ; 8        ; 45           ; 62           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn (inverted)                                                                              ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                           ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; Use as regular IO ; Flash_Di            ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; Use as regular IO ; Flash_Cs_N          ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                 ; -                   ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; Use as regular IO ; Flash_Cclk          ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; Use as regular IO ; Flash_Do            ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                 ; -                   ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                 ; altera_reserved_tdi ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                 ; altera_reserved_tck ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                 ; altera_reserved_tms ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                 ; altera_reserved_tdo ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                 ; -                   ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                 ; -                   ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R20n, INIT_DONE                   ; Use as regular IO ; ADC_Dout            ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R20p, CRC_ERROR                   ; Use as regular IO ; ADC_Din             ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R19p, CLKUSR                      ; Use as regular IO ; DAC_Sdi             ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R8n, PADD23                       ; Use as regular IO ; DAC_Csn             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T39p, PADD0                       ; Use as regular IO ; Ddr2_Clk_P          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T36n, PADD1                       ; Use as regular IO ; Ddr2_Ba[1]          ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T36p, PADD2                       ; Use as regular IO ; Ddr2_Ba[2]          ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T33n, PADD3                       ; Use as regular IO ; Ddr2_Dq[14]         ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T33p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO ; Ddr2_A[1]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T32n, PADD5                       ; Use as regular IO ; Ddr2_Dq[11]         ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T32p, PADD6                       ; Use as regular IO ; Ddr2_Dq[12]         ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T31n, PADD7                       ; Use as regular IO ; Ddr2_Ras_N          ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T31p, PADD8                       ; Use as regular IO ; Ddr2_Dq[15]         ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T27n, PADD9                       ; Use as regular IO ; Ddr2_Dq[9]          ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T27p, PADD10                      ; Use as regular IO ; Ddr2_Dq[10]         ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T26n, PADD11                      ; Use as regular IO ; Ddr2_Dq[8]          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T26p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO ; Ddr2_Dqs[1]         ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T25n, PADD13                      ; Use as regular IO ; Ddr2_Ba[0]          ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T25p, PADD14                      ; Use as regular IO ; Ddr2_Dm[1]          ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, PADD15                      ; Use as regular IO ; Ddr2_A[8]           ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T22n, PADD16                      ; Use as regular IO ; Ddr2_A[13]          ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T22p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; Ddr2_Cs_N           ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T19n, DATA2                       ; Use as regular IO ; Ddr2_A[11]          ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T19p, DATA3                       ; Use as regular IO ; Ddr2_A[12]          ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T18n, PADD18                      ; Use as regular IO ; Ddr2_A[9]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA4                       ; Use as regular IO ; Ddr2_A[10]          ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T17n, PADD19                      ; Use as regular IO ; Eth_Txd[0]          ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA15                      ; Use as regular IO ; Eth_RxCtl           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T15n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO ; Ddr2_Dqs[0]         ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T15p, DATA13                      ; Use as regular IO ; Eth_Rxd[1]          ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T13p, DATA5                       ; Use as regular IO ; Ddr2_Dq[5]          ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T12p, DATA6                       ; Use as regular IO ; Ddr2_Dq[6]          ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T11n, DATA7                       ; Use as regular IO ; Ddr2_Dq[0]          ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T10p, DATA8                       ; Use as regular IO ; Ddr2_Dq[4]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T9n, DATA9                        ; Use as regular IO ; Ddr2_Dq[7]          ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T7n, DATA10                       ; Use as regular IO ; Ddr2_Dq[1]          ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T7p, DATA11                       ; Use as regular IO ; Ddr2_Dq[2]          ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO ; Eth_Txd[3]          ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 31 ( 29 % )  ; 3.3V          ; --           ;
; 2        ; 16 / 37 ( 43 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 36 ( 28 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 40 ( 25 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 38 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 6 / 35 ( 17 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 38 ( 79 % ) ; 1.8V          ; 0.9V         ;
; 8        ; 30 / 38 ( 79 % ) ; 1.8V          ; 0.9V         ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                    ;
+----------+------------+----------+---------------------------------+--------+--------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard       ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; A3       ; 422        ; 8        ; Ddr2_Dq[1]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 416        ; 8        ; Ddr2_Dq[3]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 410        ; 8        ; Ddr2_Dq[5]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 401        ; 8        ; Eth_Txd[0]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 399        ; 8        ; Ddr2_A[9]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 397        ; 8        ; Ddr2_A[11]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 390        ; 8        ; Ddr2_A[13]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 388        ; 8        ; Eth_Txd[2]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 384        ; 8        ; GND+                            ;        ;                    ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 382        ; 7        ; Clk125                          ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 377        ; 7        ; Ddr2_Dq[8]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 375        ; 7        ; Ddr2_Dq[9]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 363        ; 7        ; Ddr2_Dq[11]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 356        ; 7        ; Ddr2_Cas_N                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 354        ; 7        ; Ddr2_Ba[1]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 348        ; 7        ; Ddr2_Clk_N                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 339        ; 7        ; Ddr2_Cke                        ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 144        ; 3        ; Data_in_Mdpx[2]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 146        ; 3        ; Data_in_Mdpx[4]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 158        ; 3        ; Data_in_Mdpx[6]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 160        ; 3        ; Data_in_Mdpx[5]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 162        ; 4        ; Clk_in_Mdpx                     ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 166        ; 4        ; En_in_Mdpx                      ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 171        ; 4        ; Data_in_Mdpx[1]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 177        ; 4        ; Data_in_Mdpx[0]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 145        ; 3        ; Data_in_Mdpx[2](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; Data_in_Mdpx[4](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 159        ; 3        ; Data_in_Mdpx[6](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 161        ; 3        ; Data_in_Mdpx[5](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 163        ; 4        ; Clk_in_Mdpx(n)                  ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 167        ; 4        ; En_in_Mdpx(n)                   ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 172        ; 4        ; Data_in_Mdpx[1](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 178        ; 4        ; Data_in_Mdpx[0](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; Led_N[0]                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 2          ; 1        ; Led_N[1]                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 423        ; 8        ; Ddr2_Dq[2]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 417        ; 8        ; Ddr2_Dq[4]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 411        ; 8        ; VREFB8N1                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; B6       ; 402        ; 8        ; Eth_RxCtl                       ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 400        ; 8        ; Ddr2_A[10]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 398        ; 8        ; Ddr2_A[12]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 391        ; 8        ; Ddr2_Cs_N                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 389        ; 8        ; Ddr2_A[8]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 385        ; 8        ; Eth_Rxc                         ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 383        ; 7        ; Clk25                           ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 378        ; 7        ; Ddr2_Dqs[1]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 376        ; 7        ; Ddr2_Dq[10]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 364        ; 7        ; Ddr2_Dq[12]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 357        ; 7        ; Ddr2_Dq[13]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 355        ; 7        ; Ddr2_Ba[2]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 349        ; 7        ; Ddr2_Clk_P                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 340        ; 7        ; Ddr2_Odt                        ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 432        ; 8        ; Eth_Rxd[0]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 433        ; 8        ; Eth_Txd[3]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C6       ; 414        ; 8        ; Ddr2_Dq[0]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 406        ; 8        ; Eth_Rxd[1]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 405        ; 8        ; Ddr2_Dqs[0]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C10      ; 394        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C13      ; 365        ; 7        ; Ddr2_Ras_N                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C15      ; 360        ; 7        ; VREFB7N1                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C17      ; 344        ; 7        ; Ddr2_We_N                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 337        ; 7        ; Ddr2_A[6]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; Flash_Di                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D6       ; 425        ; 8        ; VREFB8N2                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; D7       ; 415        ; 8        ; Eth_Txd[1]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D10      ; 386        ; 8        ; Eth_Mdio                        ; bidir  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D13      ; 366        ; 7        ; Ddr2_Dq[15]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D15      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D17      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 338        ; 7        ; Ddr2_A[7]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; Flash_Cs_N                      ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 438        ; 8        ; Eth_Txc                         ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 437        ; 8        ; Eth_TxCtl                       ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 426        ; 8        ; Eth_Rxd[2]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; E11      ; 380        ; 7        ; Ddr2_Ba[0]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 379        ; 7        ; Ddr2_A[0]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 374        ; 7        ; VREFB7N2                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; E14      ; 361        ; 7        ; Ddr2_Dq[14]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 351        ; 7        ; Ddr2_A[2]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 327        ; 7        ; Ddr2_A[3]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; E21      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 434        ; 8        ; Ddr2_Dm[0]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 418        ; 8        ; Ddr2_Dq[7]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 436        ; 8        ; Eth_Rxd[3]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 413        ; 8        ; Ddr2_Dq[6]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 381        ; 7        ; Ddr2_Dm[1]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F13      ; 362        ; 7        ; Ddr2_A[1]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 330        ; 7        ; Ddr2_A[5]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 328        ; 7        ; Ddr2_A[4]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F17      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 53         ; 1        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 4          ; 1        ; Eth_Rst_N                       ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G18      ; 308        ; 6        ; DAC_Csn                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G21      ; 273        ; 6        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 272        ; 6        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 11         ; 1        ; Eth_Mdc                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H17      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 39         ; 1        ; Led_N[2]                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 286        ; 6        ; ADC_Csn                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 285        ; 6        ; ADC_Sclk                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 45         ; 1        ; Flash_Do                        ; input  ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; K2       ; 44         ; 1        ; Flash_Cclk                      ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 46         ; 1        ; ^nCONFIG                        ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                        ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 278        ; 6        ; ^MSEL3                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; K21      ; 284        ; 6        ; DAC_Sdi                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 48         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 51         ; 1        ; ^nCE                            ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; L4       ; 50         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 47         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 56         ; 2        ; Data_out_Mdpx                   ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 277        ; 6        ; ^MSEL2                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; L18      ; 276        ; 6        ; ^MSEL1                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L21      ; 280        ; 6        ; ADC_Din                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 279        ; 6        ; ADC_Dout                        ; input  ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 60         ; 2        ; En_out_Mdpx(n)                  ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 59         ; 2        ; En_out_Mdpx                     ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 57         ; 2        ; Data_out_Mdpx(n)                ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 275        ; 6        ; ^MSEL0                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; M18      ; 274        ; 6        ; ^CONF_DONE                      ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; M19      ; 268        ; 5        ; DAC_Sclk                        ; output ; 2.5 V              ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 64         ; 2        ; Clk_out_Mdpx(n)                 ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 63         ; 2        ; Clk_out_Mdpx                    ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N18      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 68         ; 2        ; TPSWT_out_Mdpx(n)               ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 2        ; TPSWT_out_Mdpx                  ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 74         ; 2        ; Reset_out_Mdpx(n)               ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 73         ; 2        ; Reset_out_Mdpx                  ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P20      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 70         ; 2        ; MtxClr_out_Mdpx(n)              ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 69         ; 2        ; MtxClr_out_Mdpx                 ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R14      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 55         ; 2        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 54         ; 2        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T15      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 271        ; 5        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 270        ; 5        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 76         ; 2        ; Shutter_out_Mdpx(n)             ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 75         ; 2        ; Shutter_out_Mdpx                ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U14      ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 78         ; 2        ; Cont_sel_out_Mdpx(n)            ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 77         ; 2        ; Cont_sel_out_Mdpx               ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; V8       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; V21      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 156        ; 3        ; Data_in_Mdpx[7]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 175        ; 4        ; Data_in_Mdpx[3]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 157        ; 3        ; Data_in_Mdpx[7](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 176        ; 4        ; Data_in_Mdpx[3](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|pll1 ; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u_cpu_pll|altpll_component|auto_generated|pll1                               ; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1                                                                                                                                          ;
; PLL mode                      ; Normal                                                                       ; Normal                                                                                                                                                                                                                                                                     ;
; Compensate clock              ; clock0                                                                       ; clock1                                                                                                                                                                                                                                                                     ;
; Compensated input/output pins ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; Switchover type               ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; Input frequency 0             ; 25.0 MHz                                                                     ; 125.0 MHz                                                                                                                                                                                                                                                                  ;
; Input frequency 1             ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; Nominal PFD frequency         ; 25.0 MHz                                                                     ; 125.0 MHz                                                                                                                                                                                                                                                                  ;
; Nominal VCO frequency         ; 500.0 MHz                                                                    ; 1250.0 MHz                                                                                                                                                                                                                                                                 ;
; VCO post scale                ; 2                                                                            ; --                                                                                                                                                                                                                                                                         ;
; VCO frequency control         ; Auto                                                                         ; Manual Phase                                                                                                                                                                                                                                                               ;
; VCO phase shift step          ; 250 ps                                                                       ; 100 ps                                                                                                                                                                                                                                                                     ;
; VCO multiply                  ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; VCO divide                    ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; Freq min lock                 ; 15.0 MHz                                                                     ; 60.02 MHz                                                                                                                                                                                                                                                                  ;
; Freq max lock                 ; 32.51 MHz                                                                    ; 130.04 MHz                                                                                                                                                                                                                                                                 ;
; M VCO Tap                     ; 0                                                                            ; 7                                                                                                                                                                                                                                                                          ;
; M Initial                     ; 1                                                                            ; 3                                                                                                                                                                                                                                                                          ;
; M value                       ; 20                                                                           ; 10                                                                                                                                                                                                                                                                         ;
; N value                       ; 1                                                                            ; 1                                                                                                                                                                                                                                                                          ;
; Charge pump current           ; setting 1                                                                    ; setting 1                                                                                                                                                                                                                                                                  ;
; Loop filter resistance        ; setting 24                                                                   ; setting 28                                                                                                                                                                                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                    ; setting 0                                                                                                                                                                                                                                                                  ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                           ; 1.19 MHz to 1.7 MHz                                                                                                                                                                                                                                                        ;
; Bandwidth type                ; Medium                                                                       ; Medium                                                                                                                                                                                                                                                                     ;
; Real time reconfigurable      ; Off                                                                          ; On                                                                                                                                                                                                                                                                         ;
; Scan chain MIF file           ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                          ; Off                                                                                                                                                                                                                                                                        ;
; PLL location                  ; PLL_3                                                                        ; PLL_1                                                                                                                                                                                                                                                                      ;
; Inclk0 signal                 ; Clk25                                                                        ; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                   ;
; Inclk1 signal                 ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                ; Global Clock                                                                                                                                                                                                                                                               ;
; Inclk1 signal type            ; --                                                                           ; --                                                                                                                                                                                                                                                                         ;
+-------------------------------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------------------------------------------------------------------------------+
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                     ; clock0       ; 5    ; 1   ; 125.0 MHz        ; 0 (0 ps)        ; 11.25 (250 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                    ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                     ; clock1       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)        ; 2.25 (250 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]                                                                                    ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                     ; clock2       ; 2    ; 5   ; 10.0 MHz         ; 0 (0 ps)        ; 0.90 (250 ps)    ; 50/50      ; C1      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; u_cpu_pll|altpll_component|auto_generated|pll1|clk[2]                                                                                    ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0] ; clock0       ; 1    ; 2   ; 62.5 MHz         ; 0 (0 ps)        ; 2.25 (100 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 3       ; 7       ; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[0] ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)        ; 4.50 (100 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 3       ; 7       ; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] ; clock2       ; 1    ; 1   ; 125.0 MHz        ; -103 (-2300 ps) ; 4.50 (100 ps)    ; 50/50      ; C4      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3] ; clock3       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)        ; 4.50 (100 ps)    ; 50/50      ; C3      ; 10            ; 5/5 Even   ; --            ; 3       ; 7       ; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[4] ; clock4       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)        ; 4.50 (100 ps)    ; 50/50      ; C2      ; 10            ; 5/5 Even   ; --            ; 3       ; 7       ; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4] ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altmemphy Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+--------------------+------------------+-----------------------------------+------------------------------------+---------------------+
; Name                                                                                                                                                                                                                                                                                 ; Type  ; Direction ; Pin Location ; X Location ; Y Location ; Z Location ; DQS Bus Width ; I/O Edge ; I/O Bank ; Input DQS Frequency ; Max DQS Frequency ; I/O Standard       ; Current Strength ; Output Termination                ; DQS Delay (Slow Model, Fast Model) ; Delay Chain Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+--------------------+------------------+-----------------------------------+------------------------------------+---------------------+
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3]~clkctrl ; Clock ;           ;              ; 0          ; 30         ; 29         ;               ;          ;          ; 125.0 MHz           ;                   ;                    ;                  ;                                   ;                                    ;                     ;
;      Ddr2_Dqs[0]                                                                                                                                                                                                                                                                     ; DQS   ; Bidir     ; C8           ; 29         ; 62         ; 0          ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[0]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; C6           ; 23         ; 62         ; 0          ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[1]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; A3           ; 18         ; 62         ; 0          ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[2]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; B3           ; 18         ; 62         ; 7          ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[3]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; A4           ; 23         ; 62         ; 14         ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[4]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; B4           ; 23         ; 62         ; 21         ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[5]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; A5           ; 27         ; 62         ; 21         ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[6]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; F10          ; 25         ; 62         ; 21         ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[7]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; F8           ; 20         ; 62         ; 0          ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dm[0]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; F7           ; 5          ; 62         ; 0          ; x9            ; Top      ; 8        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;      Ddr2_Dqs[1]                                                                                                                                                                                                                                                                     ; DQS   ; Bidir     ; B13          ; 51         ; 62         ; 7          ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[8]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; A13          ; 51         ; 62         ; 0          ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[9]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; A14          ; 53         ; 62         ; 14         ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[10]                                                                                                                                                                                                                                                                ; DQ    ; Bidir     ; B14          ; 53         ; 62         ; 21         ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[11]                                                                                                                                                                                                                                                                ; DQ    ; Bidir     ; A15          ; 60         ; 62         ; 0          ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[12]                                                                                                                                                                                                                                                                ; DQ    ; Bidir     ; B15          ; 60         ; 62         ; 7          ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[13]                                                                                                                                                                                                                                                                ; DQ    ; Bidir     ; B16          ; 67         ; 62         ; 14         ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[14]                                                                                                                                                                                                                                                                ; DQ    ; Bidir     ; E14          ; 62         ; 62         ; 14         ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dq[15]                                                                                                                                                                                                                                                                ; DQ    ; Bidir     ; D13          ; 60         ; 62         ; 21         ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
;           Ddr2_Dm[1]                                                                                                                                                                                                                                                                 ; DQ    ; Bidir     ; F11          ; 49         ; 62         ; 21         ; x9            ; Top      ; 7        ; 125.0 MHz           ; 134.0 MHz         ; 1.8-V HSTL Class I ; 8mA              ; Series 50 Ohm without Calibration ;                                    ; 0                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+--------------------+------------------+-----------------------------------+------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                             ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Top_Medipix                                                                                                                                                            ; 16105 (1)   ; 9945 (0)                  ; 108 (108)     ; 1460192     ; 199  ; 0          ; 4            ; 0       ; 2         ; 112  ; 0            ; 6160 (1)     ; 2354 (0)          ; 7591 (0)         ; |Top_Medipix                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Eth_Share:u_Eth_Share|                                                                                                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |Top_Medipix|Eth_Share:u_Eth_Share                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |Medipix_sopc:u_Medipix_sopc|                                                                                                                                        ; 13789 (0)   ; 8105 (0)                  ; 0 (0)         ; 1199616     ; 162  ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 5684 (0)     ; 1432 (0)          ; 6673 (1)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |Medipix_sopc_burst_0:the_Medipix_sopc_burst_0|                                                                                                                   ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 8 (8)             ; 30 (30)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0:the_Medipix_sopc_burst_0                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_0_downstream_arbitrator:the_Medipix_sopc_burst_0_downstream|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_downstream_arbitrator:the_Medipix_sopc_burst_0_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|                                                                                      ; 49 (23)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (13)      ; 1 (0)             ; 23 (10)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_0_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_0_upstream|                                                   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|burstcount_fifo_for_Medipix_sopc_burst_0_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_0_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream| ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream                                                                                                                                ; work         ;
;       |Medipix_sopc_burst_10:the_Medipix_sopc_burst_10|                                                                                                                 ; 34 (34)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 12 (12)           ; 17 (17)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10:the_Medipix_sopc_burst_10                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |Medipix_sopc_burst_10_downstream_arbitrator:the_Medipix_sopc_burst_10_downstream|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_downstream_arbitrator:the_Medipix_sopc_burst_10_downstream                                                                                                                                                                                                                                                                                       ; work         ;
;       |Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|                                                                                    ; 48 (22)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 0 (0)             ; 19 (7)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream                                                                                                                                                                                                                                                                                           ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_10_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_10_upstream|                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|burstcount_fifo_for_Medipix_sopc_burst_10_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_10_upstream                                                                                                                                                                              ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream|             ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_11:the_Medipix_sopc_burst_11|                                                                                                                 ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11:the_Medipix_sopc_burst_11                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |Medipix_sopc_burst_11_downstream_arbitrator:the_Medipix_sopc_burst_11_downstream|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_downstream_arbitrator:the_Medipix_sopc_burst_11_downstream                                                                                                                                                                                                                                                                                       ; work         ;
;       |Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|                                                                                    ; 49 (25)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (18)      ; 0 (0)             ; 19 (7)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream                                                                                                                                                                                                                                                                                           ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_11_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_11_upstream|                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|burstcount_fifo_for_Medipix_sopc_burst_11_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_11_upstream                                                                                                                                                                              ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream|             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|                                                                                                                 ; 104 (104)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 8 (8)             ; 53 (53)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |Medipix_sopc_burst_12_downstream_arbitrator:the_Medipix_sopc_burst_12_downstream|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_downstream_arbitrator:the_Medipix_sopc_burst_12_downstream                                                                                                                                                                                                                                                                                       ; work         ;
;       |Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|                                                                                    ; 51 (28)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (19)      ; 0 (0)             ; 21 (9)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream                                                                                                                                                                                                                                                                                           ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_12_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_12_upstream|                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|burstcount_fifo_for_Medipix_sopc_burst_12_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_12_upstream                                                                                                                                                                              ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream|             ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|                                                                                                                   ; 135 (135)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 11 (11)           ; 77 (77)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_1_downstream_arbitrator:the_Medipix_sopc_burst_1_downstream|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_downstream_arbitrator:the_Medipix_sopc_burst_1_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|                                                                                      ; 55 (31)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (17)      ; 0 (0)             ; 26 (14)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_1_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_1_upstream|                                                   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|burstcount_fifo_for_Medipix_sopc_burst_1_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_1_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_burst_2:the_Medipix_sopc_burst_2|                                                                                                                   ; 43 (43)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 12 (12)           ; 26 (26)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2:the_Medipix_sopc_burst_2                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_2_downstream_arbitrator:the_Medipix_sopc_burst_2_downstream|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_downstream_arbitrator:the_Medipix_sopc_burst_2_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|                                                                                      ; 47 (24)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 19 (7)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_2_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_2_upstream|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|burstcount_fifo_for_Medipix_sopc_burst_2_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_2_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_burst_3:the_Medipix_sopc_burst_3|                                                                                                                   ; 46 (46)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 16 (16)           ; 25 (25)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3:the_Medipix_sopc_burst_3                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_3_downstream_arbitrator:the_Medipix_sopc_burst_3_downstream|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_downstream_arbitrator:the_Medipix_sopc_burst_3_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|                                                                                      ; 46 (23)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (16)      ; 0 (0)             ; 19 (7)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_3_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_3_upstream|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|burstcount_fifo_for_Medipix_sopc_burst_3_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_3_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|                                                                                                                   ; 88 (88)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 28 (28)           ; 42 (42)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_4_downstream_arbitrator:the_Medipix_sopc_burst_4_downstream|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_downstream_arbitrator:the_Medipix_sopc_burst_4_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|                                                                                      ; 824 (14)    ; 504 (5)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (9)      ; 1 (0)             ; 503 (5)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|                                                   ; 394 (394)   ; 294 (294)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 1 (1)             ; 293 (293)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream| ; 416 (416)   ; 205 (205)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (211)    ; 0 (0)             ; 205 (205)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream                                                                                                                                ; work         ;
;       |Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|                                                                                                                   ; 173 (173)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 28 (28)           ; 91 (91)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_5_downstream_arbitrator:the_Medipix_sopc_burst_5_downstream|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_downstream_arbitrator:the_Medipix_sopc_burst_5_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|                                                                                      ; 841 (31)    ; 504 (5)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (20)     ; 2 (0)             ; 508 (11)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|                                                   ; 394 (394)   ; 294 (294)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 2 (2)             ; 292 (292)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream|               ; 416 (416)   ; 205 (205)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (211)    ; 0 (0)             ; 205 (205)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_burst_6:the_Medipix_sopc_burst_6|                                                                                                                   ; 57 (57)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 10 (10)           ; 27 (27)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6:the_Medipix_sopc_burst_6                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_6_downstream_arbitrator:the_Medipix_sopc_burst_6_downstream|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_downstream_arbitrator:the_Medipix_sopc_burst_6_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|                                                                                      ; 40 (16)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (10)      ; 0 (0)             ; 19 (6)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_6_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_6_upstream|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|burstcount_fifo_for_Medipix_sopc_burst_6_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_6_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream| ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream                                                                                                                                ; work         ;
;       |Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|                                                                                                                   ; 109 (109)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 26 (26)           ; 37 (37)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_7_downstream_arbitrator:the_Medipix_sopc_burst_7_downstream|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_downstream_arbitrator:the_Medipix_sopc_burst_7_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|                                                                                      ; 51 (28)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (19)      ; 0 (0)             ; 21 (9)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_7_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_7_upstream|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|burstcount_fifo_for_Medipix_sopc_burst_7_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_7_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|                                                                                                                   ; 126 (126)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 36 (36)           ; 43 (43)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_8_downstream_arbitrator:the_Medipix_sopc_burst_8_downstream|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_downstream_arbitrator:the_Medipix_sopc_burst_8_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|                                                                                      ; 52 (28)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 1 (0)             ; 19 (6)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_8_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_8_upstream|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|burstcount_fifo_for_Medipix_sopc_burst_8_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_8_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_burst_9:the_Medipix_sopc_burst_9|                                                                                                                   ; 46 (46)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 29 (29)           ; 12 (12)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9:the_Medipix_sopc_burst_9                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Medipix_sopc_burst_9_downstream_arbitrator:the_Medipix_sopc_burst_9_downstream|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_downstream_arbitrator:the_Medipix_sopc_burst_9_downstream                                                                                                                                                                                                                                                                                         ; work         ;
;       |Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|                                                                                      ; 53 (30)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (23)      ; 0 (0)             ; 19 (7)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream                                                                                                                                                                                                                                                                                             ; work         ;
;          |burstcount_fifo_for_Medipix_sopc_burst_9_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_9_upstream|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|burstcount_fifo_for_Medipix_sopc_burst_9_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_9_upstream                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream                                                                                                                                              ; work         ;
;       |Medipix_sopc_reset_clk_125_domain_synch_module:Medipix_sopc_reset_clk_125_domain_synch|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_clk_125_domain_synch_module:Medipix_sopc_reset_clk_125_domain_synch                                                                                                                                                                                                                                                                                 ; work         ;
;       |Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch                                                                                                                                                                                                                                             ; work         ;
;       |Medipix_sopc_reset_ram_phy_clk_out_domain_synch_module:Medipix_sopc_reset_ram_phy_clk_out_domain_synch|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_phy_clk_out_domain_synch_module:Medipix_sopc_reset_ram_phy_clk_out_domain_synch                                                                                                                                                                                                                                                                 ; work         ;
;       |clock_crossing:the_clock_crossing|                                                                                                                               ; 210 (8)     ; 166 (4)                   ; 0 (0)         ; 4064        ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (3)       ; 56 (0)            ; 110 (3)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |clock_crossing_downstream_fifo:the_downstream_fifo|                                                                                                           ; 87 (0)      ; 67 (0)                    ; 0 (0)         ; 2016        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 47 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo                                                                                                                                                                                                                                                                                   ; work         ;
;             |dcfifo:downstream_fifo|                                                                                                                                    ; 87 (0)      ; 67 (0)                    ; 0 (0)         ; 2016        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 47 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo                                                                                                                                                                                                                                                            ; work         ;
;                |dcfifo_vvf1:auto_generated|                                                                                                                             ; 87 (23)     ; 67 (16)                   ; 0 (0)         ; 2016        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (4)       ; 21 (10)           ; 47 (5)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated                                                                                                                                                                                                                                 ; work         ;
;                   |a_graycounter_ljc:wrptr_gp|                                                                                                                          ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|a_graycounter_ljc:wrptr_gp                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_mjc:wrptr_g1p|                                                                                                                         ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|a_graycounter_mjc:wrptr_g1p                                                                                                                                                                                                     ; work         ;
;                   |a_graycounter_q57:rdptr_g1p|                                                                                                                         ; 15 (15)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|a_graycounter_q57:rdptr_g1p                                                                                                                                                                                                     ; work         ;
;                   |alt_synch_pipe_fkd:rs_dgwp|                                                                                                                          ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 6 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|alt_synch_pipe_fkd:rs_dgwp                                                                                                                                                                                                      ; work         ;
;                      |dffpipe_ed9:dffpipe15|                                                                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe15                                                                                                                                                                                ; work         ;
;                   |alt_synch_pipe_gkd:ws_dgrp|                                                                                                                          ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 7 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|alt_synch_pipe_gkd:ws_dgrp                                                                                                                                                                                                      ; work         ;
;                      |dffpipe_fd9:dffpipe18|                                                                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|alt_synch_pipe_gkd:ws_dgrp|dffpipe_fd9:dffpipe18                                                                                                                                                                                ; work         ;
;                   |altsyncram_vj31:fifo_ram|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2016        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|altsyncram_vj31:fifo_ram                                                                                                                                                                                                        ; work         ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                  ; work         ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                  ; work         ;
;          |clock_crossing_upstream_fifo:the_upstream_fifo|                                                                                                               ; 118 (0)     ; 95 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 35 (0)            ; 61 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo                                                                                                                                                                                                                                                                                       ; work         ;
;             |dcfifo:upstream_fifo|                                                                                                                                      ; 118 (0)     ; 95 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 35 (0)            ; 61 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo                                                                                                                                                                                                                                                                  ; work         ;
;                |dcfifo_73g1:auto_generated|                                                                                                                             ; 118 (34)    ; 95 (25)                   ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (6)       ; 35 (16)           ; 61 (4)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated                                                                                                                                                                                                                                       ; work         ;
;                   |a_gray2bin_sgb:wrptr_g_gray2bin|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|a_gray2bin_sgb:wrptr_g_gray2bin                                                                                                                                                                                                       ; work         ;
;                   |a_gray2bin_sgb:ws_dgrp_gray2bin|                                                                                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|a_gray2bin_sgb:ws_dgrp_gray2bin                                                                                                                                                                                                       ; work         ;
;                   |a_graycounter_njc:wrptr_g1p|                                                                                                                         ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|a_graycounter_njc:wrptr_g1p                                                                                                                                                                                                           ; work         ;
;                   |a_graycounter_ojc:wrptr_gp|                                                                                                                          ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 9 (9)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|a_graycounter_ojc:wrptr_gp                                                                                                                                                                                                            ; work         ;
;                   |a_graycounter_r57:rdptr_g1p|                                                                                                                         ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 11 (11)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|a_graycounter_r57:rdptr_g1p                                                                                                                                                                                                           ; work         ;
;                   |alt_synch_pipe_hkd:rs_dgwp|                                                                                                                          ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 7 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|alt_synch_pipe_hkd:rs_dgwp                                                                                                                                                                                                            ; work         ;
;                      |dffpipe_gd9:dffpipe15|                                                                                                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe15                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_ikd:ws_dgrp|                                                                                                                          ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 6 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|alt_synch_pipe_ikd:ws_dgrp                                                                                                                                                                                                            ; work         ;
;                      |dffpipe_id9:dffpipe19|                                                                                                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_id9:dffpipe19                                                                                                                                                                                      ; work         ;
;                   |altsyncram_dj31:fifo_ram|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|altsyncram_dj31:fifo_ram                                                                                                                                                                                                              ; work         ;
;                   |cmpr_a66:rdempty_eq_comp1_lsb|                                                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|cmpr_a66:rdempty_eq_comp1_lsb                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_hd9:ws_brp|                                                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|dffpipe_hd9:ws_brp                                                                                                                                                                                                                    ; work         ;
;                   |dffpipe_hd9:ws_bwp|                                                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|dffpipe_hd9:ws_bwp                                                                                                                                                                                                                    ; work         ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                         ; work         ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                         ; work         ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                        ; work         ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                        ; work         ;
;       |clock_crossing_m1_arbitrator:the_clock_crossing_m1|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing_m1_arbitrator:the_clock_crossing_m1                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |clock_crossing_s1_arbitrator:the_clock_crossing_s1|                                                                                                              ; 712 (164)   ; 430 (19)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (59)     ; 2 (2)             ; 511 (103)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1|                   ; 216 (216)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 201 (201)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1                                                                                                                                                                          ; work         ;
;          |rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|                   ; 217 (217)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 0 (0)             ; 105 (105)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1                                                                                                                                                                          ; work         ;
;          |rdv_fifo_for_igor_mac_tx_master_to_clock_crossing_s1_module:rdv_fifo_for_igor_mac_tx_master_to_clock_crossing_s1|                                             ; 214 (214)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 201 (201)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_igor_mac_tx_master_to_clock_crossing_s1_module:rdv_fifo_for_igor_mac_tx_master_to_clock_crossing_s1                                                                                                                                                                                                    ; work         ;
;       |cpu_linux:the_cpu_linux|                                                                                                                                         ; 2698 (2373) ; 1604 (1415)               ; 0 (0)         ; 1129216     ; 143  ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 1092 (956)   ; 361 (318)         ; 1245 (1099)      ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |cpu_linux_bht_module:cpu_linux_bht|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_bht_module:cpu_linux_bht                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_bht_module:cpu_linux_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_hdg1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_bht_module:cpu_linux_bht|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated                                                                                                                                                                                                                                                    ; work         ;
;          |cpu_linux_dc_data_module:cpu_linux_dc_data|                                                                                                                   ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_vmf1:auto_generated|                                                                                                                         ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data|altsyncram:the_altsyncram|altsyncram_vmf1:auto_generated                                                                                                                                                                                                                                            ; work         ;
;                   |decode_jsa:decode2|                                                                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data|altsyncram:the_altsyncram|altsyncram_vmf1:auto_generated|decode_jsa:decode2                                                                                                                                                                                                                         ; work         ;
;          |cpu_linux_dc_tag_module:cpu_linux_dc_tag|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_tag_module:cpu_linux_dc_tag                                                                                                                                                                                                                                                                                                       ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_tag_module:cpu_linux_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_7bg1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_tag_module:cpu_linux_dc_tag|altsyncram:the_altsyncram|altsyncram_7bg1:auto_generated                                                                                                                                                                                                                                              ; work         ;
;          |cpu_linux_dc_victim_module:cpu_linux_dc_victim|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_victim_module:cpu_linux_dc_victim                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_victim_module:cpu_linux_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_i3d1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_victim_module:cpu_linux_dc_victim|altsyncram:the_altsyncram|altsyncram_i3d1:auto_generated                                                                                                                                                                                                                                        ; work         ;
;          |cpu_linux_ic_data_module:cpu_linux_ic_data|                                                                                                                   ; 23 (0)      ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 2 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 23 (0)      ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 2 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_9nd1:auto_generated|                                                                                                                         ; 23 (1)      ; 1 (1)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 2 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram|altsyncram_9nd1:auto_generated                                                                                                                                                                                                                                            ; work         ;
;                   |decode_jsa:decode2|                                                                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram|altsyncram_9nd1:auto_generated|decode_jsa:decode2                                                                                                                                                                                                                         ; work         ;
;                   |mux_gob:mux3|                                                                                                                                        ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram|altsyncram_9nd1:auto_generated|mux_gob:mux3                                                                                                                                                                                                                               ; work         ;
;          |cpu_linux_ic_tag_module:cpu_linux_ic_tag|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_tag_module:cpu_linux_ic_tag                                                                                                                                                                                                                                                                                                       ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_tag_module:cpu_linux_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_gvg1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_tag_module:cpu_linux_ic_tag|altsyncram:the_altsyncram|altsyncram_gvg1:auto_generated                                                                                                                                                                                                                                              ; work         ;
;          |cpu_linux_mult_cell:the_cpu_linux_mult_cell|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                 ; work         ;
;                |mult_add_mgr2:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                                                                                                                                    ; work         ;
;                   |ded_mult_ks81:ded_mult1|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                                                                                            ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                 ; work         ;
;                |mult_add_ogr2:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                                                                                                                                    ; work         ;
;                   |ded_mult_ks81:ded_mult1|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                                                                                            ; work         ;
;          |cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|                                                                                                                  ; 289 (37)    ; 187 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (37)     ; 43 (0)            ; 144 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|                                                                               ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 43 (0)            ; 53 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper                                                                                                                                                                                                                        ; work         ;
;                |cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|                                                                              ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 41 (39)           ; 8 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk                                                                                                                                              ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                         ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                         ; work         ;
;                |cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck|                                                                                    ; 88 (84)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 2 (0)             ; 45 (45)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck                                                                                                                                                    ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                               ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; work         ;
;                |sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|                                                                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy                                                                                                                                                                 ; work         ;
;             |cpu_linux_nios2_avalon_reg:the_cpu_linux_nios2_avalon_reg|                                                                                                 ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_avalon_reg:the_cpu_linux_nios2_avalon_reg                                                                                                                                                                                                                                          ; work         ;
;             |cpu_linux_nios2_oci_break:the_cpu_linux_nios2_oci_break|                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_oci_break:the_cpu_linux_nios2_oci_break                                                                                                                                                                                                                                            ; work         ;
;             |cpu_linux_nios2_oci_debug:the_cpu_linux_nios2_oci_debug|                                                                                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_oci_debug:the_cpu_linux_nios2_oci_debug                                                                                                                                                                                                                                            ; work         ;
;             |cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|                                                                                                         ; 57 (57)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 44 (44)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem                                                                                                                                                                                                                                                  ; work         ;
;                |cpu_linux_ociram_lpm_dram_bdp_component_module:cpu_linux_ociram_lpm_dram_bdp_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|cpu_linux_ociram_lpm_dram_bdp_component_module:cpu_linux_ociram_lpm_dram_bdp_component                                                                                                                                                           ; work         ;
;                   |altsyncram:the_altsyncram|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|cpu_linux_ociram_lpm_dram_bdp_component_module:cpu_linux_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                 ; work         ;
;                      |altsyncram_lp72:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|cpu_linux_ociram_lpm_dram_bdp_component_module:cpu_linux_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_lp72:auto_generated                                                                                                  ; work         ;
;          |cpu_linux_register_bank_a_module:cpu_linux_register_bank_a|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_a_module:cpu_linux_register_bank_a                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_a_module:cpu_linux_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_hrf1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_a_module:cpu_linux_register_bank_a|altsyncram:the_altsyncram|altsyncram_hrf1:auto_generated                                                                                                                                                                                                                            ; work         ;
;          |cpu_linux_register_bank_b_module:cpu_linux_register_bank_b|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_b_module:cpu_linux_register_bank_b                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_b_module:cpu_linux_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_irf1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_b_module:cpu_linux_register_bank_b|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated                                                                                                                                                                                                                            ; work         ;
;          |cpu_linux_test_bench:the_cpu_linux_test_bench|                                                                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_test_bench:the_cpu_linux_test_bench                                                                                                                                                                                                                                                                                                  ; work         ;
;       |cpu_linux_data_master_arbitrator:the_cpu_linux_data_master|                                                                                                      ; 207 (207)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 67 (67)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux_data_master_arbitrator:the_cpu_linux_data_master                                                                                                                                                                                                                                                                                                             ; work         ;
;       |cpu_linux_instruction_master_arbitrator:the_cpu_linux_instruction_master|                                                                                        ; 100 (100)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 34 (34)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux_instruction_master_arbitrator:the_cpu_linux_instruction_master                                                                                                                                                                                                                                                                                               ; work         ;
;       |cpu_linux_jtag_debug_module_arbitrator:the_cpu_linux_jtag_debug_module|                                                                                          ; 80 (80)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 55 (55)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|cpu_linux_jtag_debug_module_arbitrator:the_cpu_linux_jtag_debug_module                                                                                                                                                                                                                                                                                                 ; work         ;
;       |epcs_controller:the_epcs_controller|                                                                                                                             ; 159 (1)     ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 43 (0)            ; 73 (1)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:the_boot_copier_rom|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_1t31:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_1t31:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;          |epcs_controller_sub:the_epcs_controller_sub|                                                                                                                  ; 158 (158)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 43 (43)           ; 72 (72)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub                                                                                                                                                                                                                                                                                        ; work         ;
;       |epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|                                                                              ; 59 (59)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 28 (28)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port                                                                                                                                                                                                                                                                                     ; work         ;
;       |equalization:the_equalization|                                                                                                                                   ; 362 (0)     ; 189 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 5 (0)             ; 211 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|equalization:the_equalization                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |txtable:equalization|                                                                                                                                         ; 362 (7)     ; 189 (7)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 5 (5)             ; 211 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |avalon_wrdata:b2v_inst|                                                                                                                                    ; 331 (331)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 192 (192)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst                                                                                                                                                                                                                                                                                              ; work         ;
;             |txdata_tovhdl:b2v_inst4|                                                                                                                                   ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|txdata_tovhdl:b2v_inst4                                                                                                                                                                                                                                                                                             ; work         ;
;       |equalization_avalon_slave_0_arbitrator:the_equalization_avalon_slave_0|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|equalization_avalon_slave_0_arbitrator:the_equalization_avalon_slave_0                                                                                                                                                                                                                                                                                                 ; work         ;
;       |igor_mac:the_igor_mac|                                                                                                                                           ; 2444 (0)    ; 1471 (0)                  ; 0 (0)         ; 47360       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 964 (0)      ; 340 (0)           ; 1140 (0)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |eth_ocm:igor_mac|                                                                                                                                             ; 2444 (149)  ; 1471 (49)                 ; 0 (0)         ; 47360       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 964 (99)     ; 340 (9)           ; 1140 (147)       ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |eth_avalon:eth_avalon_inst|                                                                                                                                ; 979 (47)    ; 702 (16)                  ; 0 (0)         ; 47360       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (25)     ; 221 (8)           ; 489 (41)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst                                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_avalon_bd_ram:desc_ram|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram                                                                                                                                                                                                                                                                           ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; work         ;
;                      |altsyncram_6472:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram|altsyncram:altsyncram_component|altsyncram_6472:auto_generated                                                                                                                                                                                                            ; work         ;
;                |eth_avalon_bd_ram:ptr_ram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:ptr_ram                                                                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:ptr_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ; work         ;
;                      |altsyncram_6472:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:ptr_ram|altsyncram:altsyncram_component|altsyncram_6472:auto_generated                                                                                                                                                                                                             ; work         ;
;                |eth_avalon_rxdma:eth_rxdma_inst|                                                                                                                        ; 498 (261)   ; 408 (204)                 ; 0 (0)         ; 38016       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (55)      ; 147 (80)          ; 262 (128)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst                                                                                                                                                                                                                                                                      ; work         ;
;                   |eth_avalon_dma_fifo:eth_rxdma_datafifo|                                                                                                              ; 130 (0)     ; 115 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 31 (0)            ; 84 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo                                                                                                                                                                                                                               ; work         ;
;                      |dcfifo:dcfifo_component|                                                                                                                          ; 130 (0)     ; 115 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 31 (0)            ; 84 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component                                                                                                                                                                                                       ; work         ;
;                         |dcfifo_fnk1:auto_generated|                                                                                                                    ; 130 (27)    ; 115 (26)                  ; 0 (0)         ; 36864       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 31 (15)           ; 84 (4)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated                                                                                                                                                                            ; work         ;
;                            |a_graycounter_1lc:wrptr_gp|                                                                                                                 ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|a_graycounter_1lc:wrptr_gp                                                                                                                                                 ; work         ;
;                            |a_graycounter_2lc:wrptr_g1p|                                                                                                                ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                ; work         ;
;                            |a_graycounter_677:rdptr_g1p|                                                                                                                ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                ; work         ;
;                            |alt_synch_pipe_rld:rs_dgwp|                                                                                                                 ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 14 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                                                                                 ; work         ;
;                               |dffpipe_qe9:dffpipe16|                                                                                                                   ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 14 (14)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_qe9:dffpipe16                                                                                                                           ; work         ;
;                            |alt_synch_pipe_sld:ws_dgrp|                                                                                                                 ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 14 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|alt_synch_pipe_sld:ws_dgrp                                                                                                                                                 ; work         ;
;                               |dffpipe_re9:dffpipe19|                                                                                                                   ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 14 (14)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe19                                                                                                                           ; work         ;
;                            |altsyncram_0f11:fifo_ram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|altsyncram_0f11:fifo_ram                                                                                                                                                   ; work         ;
;                            |cmpr_c66:wrfull_eq_comp_lsb|                                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|cmpr_c66:wrfull_eq_comp_lsb                                                                                                                                                ; work         ;
;                            |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                              ; work         ;
;                            |mux_j28:rdemp_eq_comp_msb_mux|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                              ; work         ;
;                            |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                             ; work         ;
;                            |mux_j28:wrfull_eq_comp_msb_mux|                                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                             ; work         ;
;                   |eth_avalon_dma_fifo:eth_rxdma_errfifo|                                                                                                               ; 103 (0)     ; 85 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 33 (0)            ; 52 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo                                                                                                                                                                                                                                ; work         ;
;                      |dcfifo:dcfifo_component|                                                                                                                          ; 103 (0)     ; 85 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 33 (0)            ; 52 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component                                                                                                                                                                                                        ; work         ;
;                         |dcfifo_fgk1:auto_generated|                                                                                                                    ; 103 (20)    ; 85 (20)                   ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 33 (13)           ; 52 (1)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated                                                                                                                                                                             ; work         ;
;                            |a_graycounter_pjc:wrptr_g1p|                                                                                                                ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                 ; work         ;
;                            |a_graycounter_qjc:wrptr_gp|                                                                                                                 ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|a_graycounter_qjc:wrptr_gp                                                                                                                                                  ; work         ;
;                            |a_graycounter_s57:rdptr_g1p|                                                                                                                ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 10 (10)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                 ; work         ;
;                            |alt_synch_pipe_jkd:rs_dgwp|                                                                                                                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 6 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|alt_synch_pipe_jkd:rs_dgwp                                                                                                                                                  ; work         ;
;                               |dffpipe_kd9:dffpipe16|                                                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|alt_synch_pipe_jkd:rs_dgwp|dffpipe_kd9:dffpipe16                                                                                                                            ; work         ;
;                            |alt_synch_pipe_kkd:ws_dgrp|                                                                                                                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 8 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|alt_synch_pipe_kkd:ws_dgrp                                                                                                                                                  ; work         ;
;                               |dffpipe_ld9:dffpipe19|                                                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|alt_synch_pipe_kkd:ws_dgrp|dffpipe_ld9:dffpipe19                                                                                                                            ; work         ;
;                            |altsyncram_c911:fifo_ram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|altsyncram_c911:fifo_ram                                                                                                                                                    ; work         ;
;                            |cmpr_a66:rdempty_eq_comp1_lsb|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|cmpr_a66:rdempty_eq_comp1_lsb                                                                                                                                               ; work         ;
;                            |cmpr_a66:rdempty_eq_comp1_msb|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|cmpr_a66:rdempty_eq_comp1_msb                                                                                                                                               ; work         ;
;                            |cmpr_a66:wrfull_eq_comp1_lsb|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|cmpr_a66:wrfull_eq_comp1_lsb                                                                                                                                                ; work         ;
;                            |cmpr_a66:wrfull_eq_comp1_msb|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|cmpr_a66:wrfull_eq_comp1_msb                                                                                                                                                ; work         ;
;                            |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                               ; work         ;
;                            |mux_j28:rdemp_eq_comp_msb_mux|                                                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                               ; work         ;
;                            |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                              ; work         ;
;                            |mux_j28:wrfull_eq_comp_msb_mux|                                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                              ; work         ;
;                   |eth_dc_reg:rx_busy_dc_reg|                                                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg                                                                                                                                                                                                                                            ; work         ;
;                |eth_avalon_txdma:eth_txdma_inst|                                                                                                                        ; 434 (338)   ; 278 (194)                 ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (142)    ; 66 (27)           ; 213 (172)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst                                                                                                                                                                                                                                                                      ; work         ;
;                   |eth_avalon_dma_fifo:data_fifo|                                                                                                                       ; 85 (0)      ; 72 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 37 (0)            ; 35 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo                                                                                                                                                                                                                                        ; work         ;
;                      |dcfifo:dcfifo_component|                                                                                                                          ; 85 (0)      ; 72 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 37 (0)            ; 35 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                ; work         ;
;                         |dcfifo_lhk1:auto_generated|                                                                                                                    ; 85 (27)     ; 72 (20)                   ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 37 (17)           ; 35 (3)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated                                                                                                                                                                                     ; work         ;
;                            |a_gray2bin_rgb:wrptr_g_gray2bin|                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|a_gray2bin_rgb:wrptr_g_gray2bin                                                                                                                                                     ; work         ;
;                            |a_gray2bin_rgb:ws_dgrp_gray2bin|                                                                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|a_gray2bin_rgb:ws_dgrp_gray2bin                                                                                                                                                     ; work         ;
;                            |a_graycounter_ljc:wrptr_gp|                                                                                                                 ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|a_graycounter_ljc:wrptr_gp                                                                                                                                                          ; work         ;
;                            |a_graycounter_q57:rdptr_g1p|                                                                                                                ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|a_graycounter_q57:rdptr_g1p                                                                                                                                                         ; work         ;
;                            |alt_synch_pipe_lkd:rs_dgwp|                                                                                                                 ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 4 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|alt_synch_pipe_lkd:rs_dgwp                                                                                                                                                          ; work         ;
;                               |dffpipe_md9:dffpipe7|                                                                                                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|alt_synch_pipe_lkd:rs_dgwp|dffpipe_md9:dffpipe7                                                                                                                                     ; work         ;
;                            |alt_synch_pipe_mkd:ws_dgrp|                                                                                                                 ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 1 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|alt_synch_pipe_mkd:ws_dgrp                                                                                                                                                          ; work         ;
;                               |dffpipe_nd9:dffpipe10|                                                                                                                   ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|alt_synch_pipe_mkd:ws_dgrp|dffpipe_nd9:dffpipe10                                                                                                                                    ; work         ;
;                            |altsyncram_8c11:fifo_ram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|altsyncram_8c11:fifo_ram                                                                                                                                                            ; work         ;
;                            |dffpipe_dd9:ws_brp|                                                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                  ; work         ;
;                            |dffpipe_dd9:ws_bwp|                                                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                  ; work         ;
;                            |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                       ; work         ;
;                            |mux_j28:rdemp_eq_comp_msb_mux|                                                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                       ; work         ;
;                   |eth_dc_reg:stat_ack_dc_reg|                                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg                                                                                                                                                                                                                                           ; work         ;
;                   |eth_dc_reg:stat_ready_dc_reg|                                                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg                                                                                                                                                                                                                                         ; work         ;
;                   |eth_dc_reg:tx_start_dc_reg|                                                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg                                                                                                                                                                                                                                           ; work         ;
;             |eth_maccontrol:maccontrol1|                                                                                                                                ; 281 (34)    ; 103 (5)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (28)     ; 11 (0)            ; 122 (6)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1                                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_receivecontrol:receivecontrol1|                                                                                                                     ; 151 (151)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 9 (9)             ; 75 (75)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_transmitcontrol:transmitcontrol1|                                                                                                                   ; 96 (96)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 2 (2)             ; 41 (41)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1                                                                                                                                                                                                                                                                 ; work         ;
;             |eth_macstatus:macstatus1|                                                                                                                                  ; 54 (54)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 3 (3)             ; 18 (18)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_macstatus:macstatus1                                                                                                                                                                                                                                                                                                        ; work         ;
;             |eth_miim:miim1|                                                                                                                                            ; 127 (47)    ; 76 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (10)      ; 32 (13)           ; 54 (22)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_clockgen:clkgen|                                                                                                                                    ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 12 (12)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_clockgen:clkgen                                                                                                                                                                                                                                                                                              ; work         ;
;                |eth_outputcontrol:outctrl|                                                                                                                              ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_outputcontrol:outctrl                                                                                                                                                                                                                                                                                        ; work         ;
;                |eth_shiftreg:shftrg|                                                                                                                                    ; 46 (46)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (16)           ; 17 (17)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_shiftreg:shftrg                                                                                                                                                                                                                                                                                              ; work         ;
;             |eth_registers:ethreg1|                                                                                                                                     ; 376 (96)    ; 302 (21)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 47 (9)            ; 264 (49)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1                                                                                                                                                                                                                                                                                                           ; work         ;
;                |eth_register:COLLCONF_0|                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:COLLCONF_0                                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_register:COLLCONF_2|                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:COLLCONF_2                                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_register:CTRLMODER_0|                                                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:CTRLMODER_0                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:INT_MASK_0|                                                                                                                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:INT_MASK_0                                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_register:IPGR1_0|                                                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:IPGR1_0                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_register:IPGR2_0|                                                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:IPGR2_0                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_register:IPGT_0|                                                                                                                                    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:IPGT_0                                                                                                                                                                                                                                                                                       ; work         ;
;                |eth_register:MAC_ADDR0_0|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MAC_ADDR0_0                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MAC_ADDR0_1|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MAC_ADDR0_1                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MAC_ADDR0_2|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MAC_ADDR0_2                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MAC_ADDR0_3|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MAC_ADDR0_3                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MAC_ADDR1_0|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MAC_ADDR1_0                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MAC_ADDR1_1|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MAC_ADDR1_1                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MIIADDRESS_0|                                                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIIADDRESS_0                                                                                                                                                                                                                                                                                 ; work         ;
;                |eth_register:MIIADDRESS_1|                                                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIIADDRESS_1                                                                                                                                                                                                                                                                                 ; work         ;
;                |eth_register:MIICOMMAND0|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIICOMMAND0                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MIICOMMAND1|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIICOMMAND1                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MIICOMMAND2|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIICOMMAND2                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:MIIMODER_0|                                                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIIMODER_0                                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_register:MIIMODER_1|                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIIMODER_1                                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_register:MIIRX_DATA|                                                                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIIRX_DATA                                                                                                                                                                                                                                                                                   ; work         ;
;                |eth_register:MIITX_DATA_0|                                                                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIITX_DATA_0                                                                                                                                                                                                                                                                                 ; work         ;
;                |eth_register:MIITX_DATA_1|                                                                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MIITX_DATA_1                                                                                                                                                                                                                                                                                 ; work         ;
;                |eth_register:MODER_0|                                                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MODER_0                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_register:MODER_1|                                                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MODER_1                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_register:MODER_2|                                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:MODER_2                                                                                                                                                                                                                                                                                      ; work         ;
;                |eth_register:PACKETLEN_0|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:PACKETLEN_0                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:PACKETLEN_1|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:PACKETLEN_1                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:PACKETLEN_2|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:PACKETLEN_2                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:PACKETLEN_3|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:PACKETLEN_3                                                                                                                                                                                                                                                                                  ; work         ;
;                |eth_register:RXHASH0_0|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH0_0                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH0_1|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH0_1                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH0_2|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH0_2                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH0_3|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH0_3                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH1_0|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH1_0                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH1_1|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH1_1                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH1_2|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH1_2                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:RXHASH1_3|                                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:RXHASH1_3                                                                                                                                                                                                                                                                                    ; work         ;
;                |eth_register:TXCTRL_0|                                                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:TXCTRL_0                                                                                                                                                                                                                                                                                     ; work         ;
;                |eth_register:TXCTRL_1|                                                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:TXCTRL_1                                                                                                                                                                                                                                                                                     ; work         ;
;                |eth_register:TXCTRL_2|                                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:TXCTRL_2                                                                                                                                                                                                                                                                                     ; work         ;
;                |eth_register:TX_BD_NUM_0|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|eth_register:TX_BD_NUM_0                                                                                                                                                                                                                                                                                  ; work         ;
;             |eth_rxethmac:rxethmac1|                                                                                                                                    ; 275 (51)    ; 107 (40)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (13)     ; 7 (7)             ; 119 (31)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1                                                                                                                                                                                                                                                                                                          ; work         ;
;                |eth_crc:crcrx|                                                                                                                                          ; 54 (54)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 32 (32)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_crc:crcrx                                                                                                                                                                                                                                                                                            ; work         ;
;                |eth_rxaddrcheck:rxaddrcheck1|                                                                                                                           ; 71 (71)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 23 (23)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1                                                                                                                                                                                                                                                                             ; work         ;
;                |eth_rxcounters:rxcounters1|                                                                                                                             ; 81 (81)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 27 (27)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1                                                                                                                                                                                                                                                                               ; work         ;
;                |eth_rxstatem:rxstatem1|                                                                                                                                 ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1                                                                                                                                                                                                                                                                                   ; work         ;
;             |eth_txethmac:txethmac1|                                                                                                                                    ; 294 (56)    ; 118 (19)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (36)     ; 10 (1)            ; 124 (18)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1                                                                                                                                                                                                                                                                                                          ; work         ;
;                |eth_crc:txcrc|                                                                                                                                          ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_crc:txcrc                                                                                                                                                                                                                                                                                            ; work         ;
;                |eth_random:random1|                                                                                                                                     ; 33 (33)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 9 (9)             ; 12 (12)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_random:random1                                                                                                                                                                                                                                                                                       ; work         ;
;                |eth_txcounters:txcounters1|                                                                                                                             ; 122 (122)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 49 (49)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_txcounters:txcounters1                                                                                                                                                                                                                                                                               ; work         ;
;                |eth_txstatem:txstatem1|                                                                                                                                 ; 41 (41)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 14 (14)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_txstatem:txstatem1                                                                                                                                                                                                                                                                                   ; work         ;
;       |igor_mac_rx_master_arbitrator:the_igor_mac_rx_master|                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac_rx_master_arbitrator:the_igor_mac_rx_master                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |igor_mac_tx_master_arbitrator:the_igor_mac_tx_master|                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|igor_mac_tx_master_arbitrator:the_igor_mac_tx_master                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                                                                     ; 153 (38)    ; 100 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (14)      ; 16 (2)            ; 95 (22)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                                                              ; 65 (65)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 14 (14)           ; 33 (33)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                            ; work         ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                              ; work         ;
;             |scfifo:rfifo|                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo_ar21:auto_generated|                                                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated                                                                                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_h131:dpfifo|                                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo                                                                                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                         ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                    ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                           ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                 ; work         ;
;                      |dpram_el21:FIFOram|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram                                                                                                                                                                                                              ; work         ;
;                         |altsyncram_i1m1:altsyncram1|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1                                                                                                                                                                                  ; work         ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                              ; work         ;
;             |scfifo:wfifo|                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo_ar21:auto_generated|                                                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated                                                                                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_h131:dpfifo|                                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo                                                                                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                         ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                    ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                           ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                 ; work         ;
;                      |dpram_el21:FIFOram|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram                                                                                                                                                                                                              ; work         ;
;                         |altsyncram_i1m1:altsyncram1|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1                                                                                                                                                                                  ; work         ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                                                                                                                                             ; work         ;
;       |pio_chip_busy:the_pio_chip_busy|                                                                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|pio_chip_busy:the_pio_chip_busy                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |pio_chip_busy_s1_arbitrator:the_pio_chip_busy_s1|                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|pio_chip_busy_s1_arbitrator:the_pio_chip_busy_s1                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |ram:the_ram|                                                                                                                                                     ; 3200 (0)    ; 1722 (0)                  ; 0 (0)         ; 9760        ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1476 (0)     ; 306 (0)           ; 1418 (0)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |ram_controller_phy:ram_controller_phy_inst|                                                                                                                   ; 3200 (0)    ; 1722 (0)                  ; 0 (0)         ; 9760        ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1476 (0)     ; 306 (0)           ; 1418 (0)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|                                                                                      ; 1295 (0)    ; 708 (0)                   ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 586 (0)      ; 60 (0)            ; 649 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst                                                                                                                                                                                                                                            ; work         ;
;                |alt_ddrx_controller:alt_ddrx_controller_inst|                                                                                                           ; 1295 (0)    ; 708 (0)                   ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 586 (0)      ; 60 (0)            ; 649 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst                                                                                                                                                                                               ; work         ;
;                   |alt_ddrx_afi_block:afi_block_inst|                                                                                                                   ; 106 (106)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 19 (19)           ; 56 (56)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst                                                                                                                                                             ; work         ;
;                   |alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|                                                                                                 ; 578 (0)     ; 251 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (0)      ; 8 (0)             ; 243 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst                                                                                                                                           ; work         ;
;                      |alt_ddrx_bank_timer:bank_timer_inst|                                                                                                              ; 398 (84)    ; 155 (3)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 243 (81)     ; 0 (0)             ; 155 (3)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst                                                                                                       ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst|                                         ; 40 (40)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst|                                         ; 39 (39)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst|                                         ; 40 (40)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst|                                         ; 39 (39)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[4].bank_timer_info_inst|                                         ; 39 (39)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[4].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[5].bank_timer_info_inst|                                         ; 39 (39)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[5].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[6].bank_timer_info_inst|                                         ; 39 (39)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[6].bank_timer_info_inst ; work         ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[7].bank_timer_info_inst|                                         ; 39 (39)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 19 (19)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[7].bank_timer_info_inst ; work         ;
;                      |alt_ddrx_bypass:bypass_inst|                                                                                                                      ; 79 (79)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 2 (2)             ; 32 (32)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst                                                                                                               ; work         ;
;                      |alt_ddrx_cache:cache_inst|                                                                                                                        ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_cache:cache_inst                                                                                                                 ; work         ;
;                      |alt_ddrx_rank_monitor:rank_monitor_inst|                                                                                                          ; 95 (95)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 3 (3)             ; 54 (54)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst                                                                                                   ; work         ;
;                      |alt_ddrx_timing_param:timing_param_inst|                                                                                                          ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_timing_param:timing_param_inst                                                                                                   ; work         ;
;                   |alt_ddrx_clock_and_reset:clock_and_reset_inst|                                                                                                       ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 1 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst                                                                                                                                                 ; work         ;
;                      |alt_ddrx_reset_sync:reset_sync_inst|                                                                                                              ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst                                                                                                             ; work         ;
;                   |alt_ddrx_input_if:input_if_inst|                                                                                                                     ; 338 (5)     ; 274 (2)                   ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (3)       ; 2 (0)             ; 273 (2)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst                                                                                                                                                               ; work         ;
;                      |alt_ddrx_avalon_if:avalon_if_inst|                                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_avalon_if:avalon_if_inst                                                                                                                             ; work         ;
;                      |alt_ddrx_cmd_gen:cmd_gen_inst|                                                                                                                    ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 6 (6)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                 ; work         ;
;                      |alt_ddrx_cmd_queue:cmd_queue_inst|                                                                                                                ; 277 (277)   ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 232 (232)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst                                                                                                                             ; work         ;
;                      |alt_ddrx_wdata_fifo:wdata_fifo_inst|                                                                                                              ; 39 (0)      ; 33 (0)                    ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 33 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst                                                                                                                           ; work         ;
;                         |scfifo:wdata_fifo|                                                                                                                             ; 39 (0)      ; 33 (0)                    ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 33 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo                                                                                                         ; work         ;
;                            |scfifo_qb61:auto_generated|                                                                                                                 ; 39 (5)      ; 33 (1)                    ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 33 (1)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated                                                                              ; work         ;
;                               |a_dpfifo_o231:dpfifo|                                                                                                                    ; 34 (11)     ; 32 (9)                    ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (9)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo                                                         ; work         ;
;                                  |altsyncram_62e1:FIFOram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|altsyncram_62e1:FIFOram                                 ; work         ;
;                                  |cntr_2ob:rd_ptr_msb|                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|cntr_2ob:rd_ptr_msb                                     ; work         ;
;                                  |cntr_3ob:wr_ptr|                                                                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|cntr_3ob:wr_ptr                                         ; work         ;
;                                  |cntr_fo7:usedw_counter|                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|cntr_fo7:usedw_counter                                  ; work         ;
;                   |alt_ddrx_odt_gen:odt_gen_inst|                                                                                                                       ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 4 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_odt_gen:odt_gen_inst                                                                                                                                                                 ; work         ;
;                      |alt_ddrx_ddr2_odt_gen:F[0].odt_gen_inst|                                                                                                          ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 4 (4)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_odt_gen:odt_gen_inst|alt_ddrx_ddr2_odt_gen:F[0].odt_gen_inst                                                                                                                         ; work         ;
;                   |alt_ddrx_state_machine:state_machine_inst|                                                                                                           ; 252 (252)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 16 (16)           ; 73 (73)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst                                                                                                                                                     ; work         ;
;             |ram_phy:ram_phy_inst|                                                                                                                                      ; 1906 (0)    ; 1014 (0)                  ; 0 (0)         ; 544         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 890 (0)      ; 246 (0)           ; 770 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst                                                                                                                                                                                                                                                                                            ; work         ;
;                |ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|                                                                                                           ; 1906 (0)    ; 1014 (0)                  ; 0 (0)         ; 544         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 890 (0)      ; 246 (0)           ; 770 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst                                                                                                                                                                                                                                               ; work         ;
;                   |ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|                                                                                                  ; 89 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 28 (0)            ; 39 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc                                                                                                                                                                                            ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[0].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[0].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[10].addr_struct|                                                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[10].addr_struct                                                                                                                                                ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                 ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                     ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[11].addr_struct|                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[11].addr_struct                                                                                                                                                ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                 ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                     ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[12].addr_struct|                                                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[12].addr_struct                                                                                                                                                ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                 ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                     ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[1].addr_struct|                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[1].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[2].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[2].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[3].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[3].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[4].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[4].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[5].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[5].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[6].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[6].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[7].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[7].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[8].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[8].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:addr[9].addr_struct|                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[9].addr_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:ba[0].ba_struct|                                                                                                           ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[0].ba_struct                                                                                                                                                     ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                      ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                          ; work         ;
;                      |ram_phy_alt_mem_phy_ac:ba[1].ba_struct|                                                                                                           ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[1].ba_struct                                                                                                                                                     ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                      ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                          ; work         ;
;                      |ram_phy_alt_mem_phy_ac:ba[2].ba_struct|                                                                                                           ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[2].ba_struct                                                                                                                                                     ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                      ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                          ; work         ;
;                      |ram_phy_alt_mem_phy_ac:cas_n_struct|                                                                                                              ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cas_n_struct                                                                                                                                                        ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin                                                                                                                         ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                             ; work         ;
;                      |ram_phy_alt_mem_phy_ac:cke[0].cke_struct|                                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cke[0].cke_struct                                                                                                                                                   ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin                                                                                                                    ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                        ; work         ;
;                      |ram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|                                                                                                       ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct                                                                                                                                                 ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin                                                                                                                  ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                      ; work         ;
;                      |ram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct                                                                                                                                           ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin                                                                                                            ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                ; work         ;
;                      |ram_phy_alt_mem_phy_ac:ras_n_struct|                                                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ras_n_struct                                                                                                                                                        ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin                                                                                                                         ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                             ; work         ;
;                      |ram_phy_alt_mem_phy_ac:we_n_struct|                                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:we_n_struct                                                                                                                                                         ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin                                                                                                                          ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                              ; work         ;
;                   |ram_phy_alt_mem_phy_clk_reset:clk|                                                                                                                   ; 47 (33)     ; 40 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 20 (15)           ; 21 (17)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                             ; work         ;
;                      |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n                                                                                                                                                                  ; work         ;
;                         |ddio_bidir_ref:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|ddio_bidir_ref:auto_generated                                                                                                                                    ; work         ;
;                      |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|                                                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p                                                                                                                                                                  ; work         ;
;                         |ddio_bidir_n5h:auto_generated|                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated                                                                                                                                    ; work         ;
;                      |ram_phy_alt_mem_phy_pll:pll|                                                                                                                      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll                                                                                                                                                                                 ; work         ;
;                         |altpll:altpll_component|                                                                                                                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component                                                                                                                                                         ; work         ;
;                            |altpll_86k3:auto_generated|                                                                                                                 ; 5 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated                                                                                                                              ; work         ;
;                               |altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2                                                                                 ; work         ;
;                               |altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4                                                                                 ; work         ;
;                               |altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5                                                                                 ; work         ;
;                      |ram_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x                                                                                                                                                               ; work         ;
;                      |ram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                             ; work         ;
;                      |ram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe                                                                                                                                                       ; work         ;
;                      |ram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe                                                                                                                                                              ; work         ;
;                   |ram_phy_alt_mem_phy_dp_io:dpio|                                                                                                                      ; 112 (64)    ; 112 (64)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 112 (64)          ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                ; work         ;
;                      |altddio_in:dqs_group[0].dq[0].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[1].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[2].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[3].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[4].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[5].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[6].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[0].dq[7].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[0].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[1].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[2].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[3].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[4].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[5].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[6].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                      |altddio_in:dqs_group[1].dq[7].dqi|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi                                                                                                                                                                              ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                   ; work         ;
;                   |ram_phy_alt_mem_phy_mimic:mmc|                                                                                                                       ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 6 (6)             ; 18 (18)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                 ; work         ;
;                   |ram_phy_alt_mem_phy_rdata_valid:rdv_pipe|                                                                                                            ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_rdata_valid:rdv_pipe                                                                                                                                                                                                      ; work         ;
;                      |altsyncram:altsyncram_component|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component                                                                                                                                                                      ; work         ;
;                         |altsyncram_2oi1:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2oi1:auto_generated                                                                                                                                       ; work         ;
;                   |ram_phy_alt_mem_phy_read_dp:rdp|                                                                                                                     ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_read_dp:rdp                                                                                                                                                                                                               ; work         ;
;                      |altsyncram:full_rate_ram_gen.altsyncram_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component                                                                                                                                                             ; work         ;
;                         |altsyncram_ieh1:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_ieh1:auto_generated                                                                                                                              ; work         ;
;                   |ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|                                                                                                         ; 1560 (0)    ; 713 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 846 (0)      ; 75 (0)            ; 639 (0)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper                                                                                                                                                                                                   ; work         ;
;                      |ram_phy_alt_mem_phy_seq:seq_inst|                                                                                                                 ; 1560 (46)   ; 713 (38)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 846 (8)      ; 75 (7)            ; 639 (28)         ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst                                                                                                                                                                  ; work         ;
;                         |ram_phy_alt_mem_phy_admin:admin|                                                                                                               ; 309 (309)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (219)    ; 4 (4)             ; 86 (86)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_admin:admin                                                                                                                                  ; work         ;
;                         |ram_phy_alt_mem_phy_ctrl:ctrl|                                                                                                                 ; 212 (212)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 11 (11)           ; 129 (129)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl                                                                                                                                    ; work         ;
;                         |ram_phy_alt_mem_phy_dgrb:dgrb|                                                                                                                 ; 891 (891)   ; 402 (402)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 485 (485)    ; 48 (48)           ; 358 (358)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb                                                                                                                                    ; work         ;
;                         |ram_phy_alt_mem_phy_dgwb:dgwb|                                                                                                                 ; 118 (118)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 5 (5)             ; 51 (51)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgwb:dgwb                                                                                                                                    ; work         ;
;                   |ram_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|                                                                                               ; 43 (43)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 37 (37)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp                                                                                                                                                                                         ; work         ;
;       |ram_s1_arbitrator:the_ram_s1|                                                                                                                                    ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|ram_s1_arbitrator:the_ram_s1                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |spi_0:the_spi_0|                                                                                                                                                 ; 158 (158)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 38 (38)           ; 84 (84)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |spi_0_spi_control_port_arbitrator:the_spi_0_spi_control_port|                                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|spi_0_spi_control_port_arbitrator:the_spi_0_spi_control_port                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sys_clk_freq:the_sys_clk_freq|                                                                                                                                   ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 21 (21)           ; 102 (102)        ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |sys_clk_freq_s1_arbitrator:the_sys_clk_freq_s1|                                                                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|sys_clk_freq_s1_arbitrator:the_sys_clk_freq_s1                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |uart_0:the_uart_0|                                                                                                                                               ; 131 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 12 (0)            ; 82 (0)           ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |uart_0_regs:the_uart_0_regs|                                                                                                                                  ; 48 (48)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 10 (10)           ; 29 (29)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |uart_0_rx:the_uart_0_rx|                                                                                                                                      ; 57 (55)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 2 (1)             ; 36 (35)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                          ; work         ;
;          |uart_0_tx:the_uart_0_tx|                                                                                                                                      ; 34 (34)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 25 (25)          ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |uart_0_s1_arbitrator:the_uart_0_s1|                                                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|uart_0_s1_arbitrator:the_uart_0_s1                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |Top_Equalizator:u_Top_Equalizator|                                                                                                                                  ; 548 (0)     ; 359 (0)                   ; 0 (0)         ; 131552      ; 21   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (0)      ; 115 (0)           ; 261 (0)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |Equalize_Fifo:u_Equalize_Fifo|                                                                                                                                   ; 313 (0)     ; 240 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 98 (0)            ; 151 (0)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                                                      ; 313 (0)     ; 240 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 98 (0)            ; 151 (0)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                            ; work         ;
;             |dcfifo_8fi1:auto_generated|                                                                                                                                ; 313 (55)    ; 240 (36)                  ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (11)      ; 98 (30)           ; 151 (11)         ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;                |a_gray2bin_eib:rdptr_g_gray2bin|                                                                                                                        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|a_gray2bin_eib:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; work         ;
;                |a_gray2bin_eib:rs_dgwp_gray2bin|                                                                                                                        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|a_gray2bin_eib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; work         ;
;                |a_gray2bin_eib:wrptr_g_gray2bin|                                                                                                                        ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|a_gray2bin_eib:wrptr_g_gray2bin                                                                                                                                                                                                                                                 ; work         ;
;                |a_gray2bin_eib:ws_dgrp_gray2bin|                                                                                                                        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|a_gray2bin_eib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                 ; work         ;
;                |a_graycounter_8lc:wrptr_gp|                                                                                                                             ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 25 (25)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|a_graycounter_8lc:wrptr_gp                                                                                                                                                                                                                                                      ; work         ;
;                |a_graycounter_d77:rdptr_g1p|                                                                                                                            ; 38 (38)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 29 (29)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|a_graycounter_d77:rdptr_g1p                                                                                                                                                                                                                                                     ; work         ;
;                |alt_synch_pipe_2md:rs_dgwp|                                                                                                                             ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 12 (0)           ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|alt_synch_pipe_2md:rs_dgwp                                                                                                                                                                                                                                                      ; work         ;
;                   |dffpipe_1f9:dffpipe21|                                                                                                                               ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 12 (12)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|alt_synch_pipe_2md:rs_dgwp|dffpipe_1f9:dffpipe21                                                                                                                                                                                                                                ; work         ;
;                |alt_synch_pipe_3md:ws_dgrp|                                                                                                                             ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 9 (0)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|alt_synch_pipe_3md:ws_dgrp                                                                                                                                                                                                                                                      ; work         ;
;                   |dffpipe_2f9:dffpipe24|                                                                                                                               ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 9 (9)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|alt_synch_pipe_3md:ws_dgrp|dffpipe_2f9:dffpipe24                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_7j31:fifo_ram|                                                                                                                               ; 43 (12)     ; 12 (12)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 7 (7)             ; 9 (4)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram                                                                                                                                                                                                                                                        ; work         ;
;                   |decode_2a7:decode18|                                                                                                                                 ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 3 (3)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18                                                                                                                                                                                                                                    ; work         ;
;                   |mux_b48:mux19|                                                                                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|mux_b48:mux19                                                                                                                                                                                                                                          ; work         ;
;                |cmpr_v76:rdempty_eq_comp|                                                                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|cmpr_v76:rdempty_eq_comp                                                                                                                                                                                                                                                        ; work         ;
;                |cmpr_v76:wrfull_eq_comp|                                                                                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|cmpr_v76:wrfull_eq_comp                                                                                                                                                                                                                                                         ; work         ;
;                |dffpipe_0f9:rs_brp|                                                                                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|dffpipe_0f9:rs_brp                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_0f9:rs_bwp|                                                                                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|dffpipe_0f9:rs_bwp                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_0f9:ws_brp|                                                                                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|dffpipe_0f9:ws_brp                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_0f9:ws_bwp|                                                                                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 12 (12)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|dffpipe_0f9:ws_bwp                                                                                                                                                                                                                                                              ; work         ;
;       |Read_Equalize_Fifo:u_Read_Equalize_Fifo|                                                                                                                         ; 106 (106)   ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 47 (47)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Read_Equalize_Fifo:u_Read_Equalize_Fifo                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |Rx_Equalization:u_Rx_Equalization|                                                                                                                               ; 130 (122)   ; 81 (77)                   ; 0 (0)         ; 480         ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (45)      ; 17 (16)           ; 64 (61)          ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |altshift_taps:reg_MacTx_rtl_0|                                                                                                                                ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 480         ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|altshift_taps:reg_MacTx_rtl_0                                                                                                                                                                                                                                                                                                  ; work         ;
;             |shift_taps_56m:auto_generated|                                                                                                                             ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 480         ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|altshift_taps:reg_MacTx_rtl_0|shift_taps_56m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_qn31:altsyncram4|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 480         ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|altshift_taps:reg_MacTx_rtl_0|shift_taps_56m:auto_generated|altsyncram_qn31:altsyncram4                                                                                                                                                                                                                                        ; work         ;
;                |cntr_6pf:cntr1|                                                                                                                                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|altshift_taps:reg_MacTx_rtl_0|shift_taps_56m:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                                                                                     ; work         ;
;    |cpu_pll:u_cpu_pll|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|cpu_pll:u_cpu_pll                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |altpll:altpll_component|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|cpu_pll:u_cpu_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |cpu_pll_altpll:auto_generated|                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                                   ; 182 (137)   ; 101 (72)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (60)      ; 9 (9)             ; 95 (68)          ; |Top_Medipix|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                         ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 10 (10)          ; |Top_Medipix|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Top_Medipix|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |sld_signaltap:auto_signaltap_4|                                                                                                                                     ; 759 (0)     ; 652 (0)                   ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 359 (0)           ; 295 (0)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                                           ; 759 (175)   ; 652 (165)                 ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (10)     ; 359 (135)         ; 295 (23)         ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                               ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 47 (47)           ; 23 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                ; work         ;
;             |lpm_decode:wdecoder|                                                                                                                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                            ; work         ;
;                |decode_dvf:auto_generated|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                                                                  ; work         ;
;             |lpm_mux:mux|                                                                                                                                               ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                    ; work         ;
;                |mux_rsc:auto_generated|                                                                                                                                 ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                                                                                                                             ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_n904:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_n904:auto_generated                                                                                                                                                                                                                                                ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                ; work         ;
;          |lpm_shiftreg:status_register|                                                                                                                                 ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                                   ; 104 (104)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 18 (18)           ; 48 (48)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                    ; work         ;
;          |sld_ela_control:ela_control|                                                                                                                                  ; 245 (1)     ; 208 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 149 (0)           ; 68 (1)           ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                           ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                                    ; 216 (0)     ; 192 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 136 (0)           ; 65 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                            ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                                                                                             ; 120 (120)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 104 (104)         ; 16 (16)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                 ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                                         ; 112 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 32 (0)            ; 65 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                                                       ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                                             ; 24 (14)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (0)             ; 2 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                     ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                             ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                             ; 125 (10)    ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 109 (0)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                              ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                                 ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                    ; work         ;
;                |cntr_egi:auto_generated|                                                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_egi:auto_generated                                                                                                                                                            ; work         ;
;             |lpm_counter:read_pointer_counter|                                                                                                                          ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                             ; work         ;
;                |cntr_g9j:auto_generated|                                                                                                                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                                                                                                                     ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                                                                                                ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                   ; work         ;
;                |cntr_fgi:auto_generated|                                                                                                                                ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_fgi:auto_generated                                                                                                                                                                           ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                                                                                   ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                      ; work         ;
;                |cntr_23j:auto_generated|                                                                                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                                                                                          ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                             ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                                                                                           ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                                                                                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                           ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                                                                                        ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                         ; work         ;
;    |sld_signaltap:auto_signaltap_5|                                                                                                                                     ; 838 (0)     ; 718 (0)                   ; 0 (0)         ; 47104       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 429 (0)           ; 289 (0)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                                           ; 838 (219)   ; 718 (207)                 ; 0 (0)         ; 47104       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (12)     ; 429 (182)         ; 289 (20)         ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                               ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 43 (43)           ; 22 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                ; work         ;
;             |lpm_decode:wdecoder|                                                                                                                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                            ; work         ;
;                |decode_dvf:auto_generated|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                                                                  ; work         ;
;             |lpm_mux:mux|                                                                                                                                               ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                    ; work         ;
;                |mux_psc:auto_generated|                                                                                                                                 ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_psc:auto_generated                                                                                                                                                                                                                             ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 47104       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_1a04:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 47104       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1a04:auto_generated                                                                                                                                                                                                                                                ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                ; work         ;
;          |lpm_shiftreg:status_register|                                                                                                                                 ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                                   ; 94 (94)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 15 (15)           ; 45 (45)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                    ; work         ;
;          |sld_ela_control:ela_control|                                                                                                                                  ; 290 (1)     ; 243 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 180 (0)           ; 66 (1)           ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                           ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                                    ; 259 (0)     ; 227 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 166 (0)           ; 64 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                            ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                                                                                             ; 138 (138)   ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 124 (124)         ; 14 (14)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                 ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                                         ; 135 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 42 (0)            ; 64 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                                                                      ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                                                       ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                                             ; 26 (16)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 10 (0)            ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                     ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                             ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                             ; 126 (10)    ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 111 (1)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                              ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                                 ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                    ; work         ;
;                |cntr_kgi:auto_generated|                                                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated                                                                                                                                                            ; work         ;
;             |lpm_counter:read_pointer_counter|                                                                                                                          ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                             ; work         ;
;                |cntr_89j:auto_generated|                                                                                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated                                                                                                                                                                                     ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                                                                                                ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                   ; work         ;
;                |cntr_cgi:auto_generated|                                                                                                                                ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated                                                                                                                                                                           ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                                                                                   ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                      ; work         ;
;                |cntr_23j:auto_generated|                                                                                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                                                                                          ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                             ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                                                                                           ; 46 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 46 (46)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                                                                                        ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                           ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                                                                                        ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |Top_Medipix|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                         ; work         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                             ;
+----------------------+----------+---------------+---------------+-----------------------+------------+----------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE     ;
+----------------------+----------+---------------+---------------+-----------------------+------------+----------+
; Clk125               ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ADC_Dout             ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Clk_in_Mdpx          ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; En_in_Mdpx           ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[0]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[1]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[2]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[3]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[4]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[5]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[6]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[7]      ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Clk25                ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Rxc              ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; Eth_RxCtl            ; Input    ; (6) 2587 ps   ; --            ; --                    ; --         ; --       ;
; Eth_Rxd[3]           ; Input    ; (6) 2587 ps   ; --            ; --                    ; --         ; --       ;
; Eth_Rxd[2]           ; Input    ; (6) 2587 ps   ; --            ; --                    ; --         ; --       ;
; Eth_Rxd[1]           ; Input    ; --            ; (6) 2587 ps   ; --                    ; --         ; --       ;
; Eth_Rxd[0]           ; Input    ; (6) 2587 ps   ; --            ; --                    ; --         ; --       ;
; Flash_Do             ; Input    ; --            ; (6) 2585 ps   ; --                    ; --         ; --       ;
; Ddr2_A[0]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[1]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[2]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[3]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[4]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[5]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[6]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[7]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[8]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[9]            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[10]           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[11]           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[12]           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_A[13]           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Ddr2_Ba[0]           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Ba[1]           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Ba[2]           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Cas_N           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Cke             ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Cs_N            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Odt             ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_Ras_N           ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Ddr2_We_N            ; Output   ; --            ; --            ; --                    ; (1) 880 ps ; --       ;
; Eth_Txc              ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_TxCtl            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Txd[0]           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Txd[1]           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Txd[2]           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Txd[3]           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Mdc              ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Eth_Rst_N            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Flash_Cclk           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Flash_Cs_N           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Flash_Di             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Led_N[0]             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Led_N[1]             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Led_N[2]             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; ADC_Sclk             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; ADC_Csn              ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; ADC_Din              ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; DAC_Sclk             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; DAC_Csn              ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; DAC_Sdi              ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Reset_out_Mdpx       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Clk_out_Mdpx         ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Data_out_Mdpx        ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; En_out_Mdpx          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Shutter_out_Mdpx     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Cont_sel_out_Mdpx    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; MtxClr_out_Mdpx      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TPSWT_out_Mdpx       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Ddr2_Clk_P           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; --       ;
; Ddr2_Clk_N           ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; Ddr2_Dm[0]           ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; Ddr2_Dm[1]           ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; Ddr2_Dq[0]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[1]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[2]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[3]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[4]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[5]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[6]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[7]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[8]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[9]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[10]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[11]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[12]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[13]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[14]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dq[15]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dqs[0]          ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Ddr2_Dqs[1]          ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; Eth_Mdio             ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --         ; --       ;
; Reset_out_Mdpx(n)    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Clk_out_Mdpx(n)      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Data_out_Mdpx(n)     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; En_out_Mdpx(n)       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Shutter_out_Mdpx(n)  ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Cont_sel_out_Mdpx(n) ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; MtxClr_out_Mdpx(n)   ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TPSWT_out_Mdpx(n)    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; Clk_in_Mdpx(n)       ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; En_in_Mdpx(n)        ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[0](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[1](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[2](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[3](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[4](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[5](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[6](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; Data_in_Mdpx[7](n)   ; Input    ; --            ; --            ; --                    ; --         ; --       ;
+----------------------+----------+---------------+---------------+-----------------------+------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Clk125                                                                                                                                                                                                                                                                                        ;                   ;         ;
; ADC_Dout                                                                                                                                                                                                                                                                                      ;                   ;         ;
; Clk_in_Mdpx                                                                                                                                                                                                                                                                                   ;                   ;         ;
; En_in_Mdpx                                                                                                                                                                                                                                                                                    ;                   ;         ;
; Data_in_Mdpx[0]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[1]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[2]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[3]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[4]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[5]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[6]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Data_in_Mdpx[7]                                                                                                                                                                                                                                                                               ;                   ;         ;
; Clk25                                                                                                                                                                                                                                                                                         ;                   ;         ;
; Eth_Rxc                                                                                                                                                                                                                                                                                       ;                   ;         ;
; Eth_RxCtl                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_MacTx[0][4]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~0                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~1                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~2                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~3                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~4                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~5                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|v_contador~6                                                                                                                                                                                                       ; 0                 ; 6       ;
; Eth_Rxd[3]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_MacTx[0][3]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte1~3                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte3~0                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte4~0                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte2~3                                                                                                                                                                                                   ; 0                 ; 6       ;
; Eth_Rxd[2]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_MacTx[0][2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte1~2                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte3~1                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte4~1                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte2~2                                                                                                                                                                                                   ; 0                 ; 6       ;
; Eth_Rxd[1]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_MacTx[0][1]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte1~0                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte3~3                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte2~1                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte4~2                                                                                                                                                                                                   ; 1                 ; 6       ;
; Eth_Rxd[0]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_MacTx[0][0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte1~1                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte3~2                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte2~0                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|reg_Port_byte4~3                                                                                                                                                                                                   ; 0                 ; 6       ;
; Flash_Do                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|MISO_reg~0                                                                                                                                                                 ; 1                 ; 6       ;
; Ddr2_Clk_P                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; Ddr2_Clk_N                                                                                                                                                                                                                                                                                    ;                   ;         ;
; Ddr2_Dm[0]                                                                                                                                                                                                                                                                                    ;                   ;         ;
; Ddr2_Dm[1]                                                                                                                                                                                                                                                                                    ;                   ;         ;
; Ddr2_Dq[0]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[1]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[2]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[3]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[4]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dq[5]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dq[6]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dq[7]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[8]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dq[9]                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dq[10]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[11]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[12]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dq[13]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[14]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; Ddr2_Dq[15]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; Ddr2_Dqs[0]                                                                                                                                                                                                                                                                                   ;                   ;         ;
; Ddr2_Dqs[1]                                                                                                                                                                                                                                                                                   ;                   ;         ;
; Eth_Mdio                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_shiftreg:shftrg|ShiftReg~22                                                                                                                                                                      ; 0                 ; 6       ;
;      - Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[8]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
;      - Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[0]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; Clk_in_Mdpx(n)                                                                                                                                                                                                                                                                                ;                   ;         ;
; En_in_Mdpx(n)                                                                                                                                                                                                                                                                                 ;                   ;         ;
; Data_in_Mdpx[0](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[1](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[2](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[3](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[4](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[5](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[6](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
; Data_in_Mdpx[7](n)                                                                                                                                                                                                                                                                            ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                      ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Clk25                                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_B12                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Eth_Rxc                                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_B11                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Eth_Rxc                                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_B11                ; 937     ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0:the_Medipix_sopc_burst_0|always15~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y31_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0:the_Medipix_sopc_burst_0|data_counter[1]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y31_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0:the_Medipix_sopc_burst_0|read_address_offset[0]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y31_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0:the_Medipix_sopc_burst_0|state_idle                                                                                                                                                                                                                                                                                                                                      ; FF_X29_Y31_N5          ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0:the_Medipix_sopc_burst_0|transactions_remaining_reg[1]~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y31_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_downstream_arbitrator:the_Medipix_sopc_burst_0_downstream|r_2~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y31_N28     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y30_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|burstcount_fifo_for_Medipix_sopc_burst_0_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_0_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X30_Y30_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|burstcount_fifo_for_Medipix_sopc_burst_0_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_0_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X30_Y30_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream|always1~0                                                                                                                                             ; LCCOMB_X43_Y22_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_0_upstream_arbitrator:the_Medipix_sopc_burst_0_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream|always5~0                                                                                                                                             ; LCCOMB_X29_Y30_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_downstream_arbitrator:the_Medipix_sopc_burst_10_downstream|r_2~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y31_N30     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|always3~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y26_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|burstcount_fifo_for_Medipix_sopc_burst_10_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_10_upstream|always0~0                                                                                                                                                                                           ; LCCOMB_X47_Y27_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|burstcount_fifo_for_Medipix_sopc_burst_10_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_10_upstream|always2~0                                                                                                                                                                                           ; LCCOMB_X47_Y27_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream|always1~0                                                                                                                                                       ; LCCOMB_X47_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_10_upstream_arbitrator:the_Medipix_sopc_burst_10_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream|always5~0                                                                                                                                                       ; LCCOMB_X47_Y27_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_downstream_arbitrator:the_Medipix_sopc_burst_11_downstream|r_2~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y30_N16     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|always3~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y28_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|burstcount_fifo_for_Medipix_sopc_burst_11_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_11_upstream|always0~0                                                                                                                                                                                           ; LCCOMB_X50_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|burstcount_fifo_for_Medipix_sopc_burst_11_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_11_upstream|always2~0                                                                                                                                                                                           ; LCCOMB_X50_Y28_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream|always1~0                                                                                                                                                       ; LCCOMB_X49_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_11_upstream_arbitrator:the_Medipix_sopc_burst_11_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream|always5~0                                                                                                                                                       ; LCCOMB_X49_Y28_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|data_counter[0]~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X44_Y32_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|enable_state_change~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y34_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|pending_register_enable                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y33_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|read_address_offset[0]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y33_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|transactions_remaining_reg[3]~9                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y34_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|transactions_remaining~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y34_N22     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12:the_Medipix_sopc_burst_12|write_address_offset[0]~2                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y33_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_downstream_arbitrator:the_Medipix_sopc_burst_12_downstream|r_2~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y34_N26     ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|always3~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y33_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|burstcount_fifo_for_Medipix_sopc_burst_12_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_12_upstream|always0~0                                                                                                                                                                                           ; LCCOMB_X44_Y33_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|burstcount_fifo_for_Medipix_sopc_burst_12_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_12_upstream|always2~0                                                                                                                                                                                           ; LCCOMB_X43_Y33_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream|always1~1                                                                                                                                                       ; LCCOMB_X45_Y32_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_12_upstream_arbitrator:the_Medipix_sopc_burst_12_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_12_upstream|always5~0                                                                                                                                                       ; LCCOMB_X44_Y32_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|data_counter[3]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y31_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|enable_state_change~3                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y31_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|pending_register_enable                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y32_N20     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|read_address_offset[2]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y31_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|transactions_remaining_reg[3]~9                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y31_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|transactions_remaining~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y31_N16     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1:the_Medipix_sopc_burst_1|write_address_offset[1]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y31_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_downstream_arbitrator:the_Medipix_sopc_burst_1_downstream|r_2~3                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y31_N0      ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y31_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|burstcount_fifo_for_Medipix_sopc_burst_1_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_1_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X45_Y31_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|burstcount_fifo_for_Medipix_sopc_burst_1_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_1_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X45_Y31_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream|always1~0                                                                                                                                                           ; LCCOMB_X45_Y31_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_1_upstream_arbitrator:the_Medipix_sopc_burst_1_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream|always5~0                                                                                                                                                           ; LCCOMB_X44_Y31_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_downstream_arbitrator:the_Medipix_sopc_burst_2_downstream|r_2~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y32_N4      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y29_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|burstcount_fifo_for_Medipix_sopc_burst_2_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_2_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X47_Y29_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|burstcount_fifo_for_Medipix_sopc_burst_2_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_2_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X47_Y29_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream|always1~1                                                                                                                                                           ; LCCOMB_X47_Y29_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_2_upstream_arbitrator:the_Medipix_sopc_burst_2_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream|always5~0                                                                                                                                                           ; LCCOMB_X46_Y30_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_downstream_arbitrator:the_Medipix_sopc_burst_3_downstream|r_2~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y33_N22     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y29_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|burstcount_fifo_for_Medipix_sopc_burst_3_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_3_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X50_Y29_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|burstcount_fifo_for_Medipix_sopc_burst_3_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_3_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X50_Y29_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream|always1~0                                                                                                                                                           ; LCCOMB_X48_Y29_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_3_upstream_arbitrator:the_Medipix_sopc_burst_3_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream|always5~0                                                                                                                                                           ; LCCOMB_X48_Y28_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|always15~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y34_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|data_counter[2]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y31_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|read_address_offset[2]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X59_Y34_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|state_idle                                                                                                                                                                                                                                                                                                                                      ; FF_X58_Y34_N29         ; 143     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|transactions_remaining_reg[0]~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y34_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_downstream_arbitrator:the_Medipix_sopc_burst_4_downstream|r_2~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X58_Y33_N12     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y22_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X53_Y20_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always100~0                                                                                                                                                                                             ; LCCOMB_X53_Y17_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always102~0                                                                                                                                                                                             ; LCCOMB_X53_Y17_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always104~0                                                                                                                                                                                             ; LCCOMB_X53_Y17_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always106~0                                                                                                                                                                                             ; LCCOMB_X52_Y18_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always108~0                                                                                                                                                                                             ; LCCOMB_X52_Y18_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always10~0                                                                                                                                                                                              ; LCCOMB_X50_Y21_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always110~0                                                                                                                                                                                             ; LCCOMB_X54_Y18_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always112~0                                                                                                                                                                                             ; LCCOMB_X54_Y18_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always114~0                                                                                                                                                                                             ; LCCOMB_X56_Y18_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always116~0                                                                                                                                                                                             ; LCCOMB_X56_Y18_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always118~0                                                                                                                                                                                             ; LCCOMB_X57_Y18_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always120~0                                                                                                                                                                                             ; LCCOMB_X58_Y18_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always122~0                                                                                                                                                                                             ; LCCOMB_X58_Y18_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always124~0                                                                                                                                                                                             ; LCCOMB_X59_Y18_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always126~0                                                                                                                                                                                             ; LCCOMB_X60_Y21_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always128~0                                                                                                                                                                                             ; LCCOMB_X60_Y21_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always12~0                                                                                                                                                                                              ; LCCOMB_X50_Y21_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always130~0                                                                                                                                                                                             ; LCCOMB_X60_Y21_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always132~0                                                                                                                                                                                             ; LCCOMB_X60_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always134~0                                                                                                                                                                                             ; LCCOMB_X60_Y20_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always136~0                                                                                                                                                                                             ; LCCOMB_X59_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always138~0                                                                                                                                                                                             ; LCCOMB_X58_Y18_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always140~0                                                                                                                                                                                             ; LCCOMB_X58_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always142~0                                                                                                                                                                                             ; LCCOMB_X58_Y19_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always144~0                                                                                                                                                                                             ; LCCOMB_X59_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always146~0                                                                                                                                                                                             ; LCCOMB_X60_Y19_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always148~0                                                                                                                                                                                             ; LCCOMB_X59_Y19_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always14~0                                                                                                                                                                                              ; LCCOMB_X51_Y21_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always150~0                                                                                                                                                                                             ; LCCOMB_X59_Y21_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always152~0                                                                                                                                                                                             ; LCCOMB_X58_Y21_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always154~0                                                                                                                                                                                             ; LCCOMB_X58_Y21_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always156~0                                                                                                                                                                                             ; LCCOMB_X58_Y20_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always158~0                                                                                                                                                                                             ; LCCOMB_X58_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always160~0                                                                                                                                                                                             ; LCCOMB_X57_Y20_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always162~0                                                                                                                                                                                             ; LCCOMB_X57_Y19_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always164~0                                                                                                                                                                                             ; LCCOMB_X57_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always166~0                                                                                                                                                                                             ; LCCOMB_X57_Y19_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always168~0                                                                                                                                                                                             ; LCCOMB_X56_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always16~0                                                                                                                                                                                              ; LCCOMB_X51_Y21_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always170~0                                                                                                                                                                                             ; LCCOMB_X54_Y19_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always172~0                                                                                                                                                                                             ; LCCOMB_X52_Y19_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always174~0                                                                                                                                                                                             ; LCCOMB_X52_Y19_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always176~0                                                                                                                                                                                             ; LCCOMB_X52_Y19_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always178~0                                                                                                                                                                                             ; LCCOMB_X51_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always180~0                                                                                                                                                                                             ; LCCOMB_X51_Y19_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always182~0                                                                                                                                                                                             ; LCCOMB_X50_Y19_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always184~0                                                                                                                                                                                             ; LCCOMB_X50_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always186~0                                                                                                                                                                                             ; LCCOMB_X54_Y20_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always188~0                                                                                                                                                                                             ; LCCOMB_X54_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always18~0                                                                                                                                                                                              ; LCCOMB_X54_Y21_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always190~0                                                                                                                                                                                             ; LCCOMB_X54_Y19_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always192~0                                                                                                                                                                                             ; LCCOMB_X54_Y18_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always194~0                                                                                                                                                                                             ; LCCOMB_X50_Y22_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always1~0                                                                                                                                                                                               ; LCCOMB_X53_Y20_N28     ; 97      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always20~0                                                                                                                                                                                              ; LCCOMB_X54_Y21_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always22~0                                                                                                                                                                                              ; LCCOMB_X56_Y21_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always24~0                                                                                                                                                                                              ; LCCOMB_X56_Y21_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always26~0                                                                                                                                                                                              ; LCCOMB_X56_Y21_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always28~0                                                                                                                                                                                              ; LCCOMB_X56_Y22_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X52_Y21_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always30~0                                                                                                                                                                                              ; LCCOMB_X57_Y22_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always32~0                                                                                                                                                                                              ; LCCOMB_X57_Y22_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always34~0                                                                                                                                                                                              ; LCCOMB_X57_Y22_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always36~0                                                                                                                                                                                              ; LCCOMB_X56_Y23_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always38~0                                                                                                                                                                                              ; LCCOMB_X56_Y23_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always40~0                                                                                                                                                                                              ; LCCOMB_X56_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always42~0                                                                                                                                                                                              ; LCCOMB_X54_Y23_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always44~0                                                                                                                                                                                              ; LCCOMB_X54_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always46~0                                                                                                                                                                                              ; LCCOMB_X53_Y23_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always48~0                                                                                                                                                                                              ; LCCOMB_X53_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always4~0                                                                                                                                                                                               ; LCCOMB_X52_Y21_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always50~0                                                                                                                                                                                              ; LCCOMB_X53_Y22_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always52~0                                                                                                                                                                                              ; LCCOMB_X53_Y22_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always54~0                                                                                                                                                                                              ; LCCOMB_X53_Y22_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always56~0                                                                                                                                                                                              ; LCCOMB_X52_Y22_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always58~0                                                                                                                                                                                              ; LCCOMB_X52_Y22_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always60~0                                                                                                                                                                                              ; LCCOMB_X51_Y22_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always62~0                                                                                                                                                                                              ; LCCOMB_X51_Y22_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always64~0                                                                                                                                                                                              ; LCCOMB_X52_Y20_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always66~0                                                                                                                                                                                              ; LCCOMB_X52_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always68~0                                                                                                                                                                                              ; LCCOMB_X50_Y20_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always6~0                                                                                                                                                                                               ; LCCOMB_X52_Y21_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always70~0                                                                                                                                                                                              ; LCCOMB_X50_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always72~0                                                                                                                                                                                              ; LCCOMB_X50_Y20_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always74~0                                                                                                                                                                                              ; LCCOMB_X49_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always76~0                                                                                                                                                                                              ; LCCOMB_X49_Y20_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always78~0                                                                                                                                                                                              ; LCCOMB_X49_Y18_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always80~0                                                                                                                                                                                              ; LCCOMB_X50_Y18_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always82~0                                                                                                                                                                                              ; LCCOMB_X50_Y18_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always84~0                                                                                                                                                                                              ; LCCOMB_X50_Y18_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always86~0                                                                                                                                                                                              ; LCCOMB_X50_Y18_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always88~0                                                                                                                                                                                              ; LCCOMB_X49_Y17_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always8~0                                                                                                                                                                                               ; LCCOMB_X50_Y21_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always90~0                                                                                                                                                                                              ; LCCOMB_X50_Y17_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always92~0                                                                                                                                                                                              ; LCCOMB_X50_Y17_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always94~0                                                                                                                                                                                              ; LCCOMB_X51_Y17_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always96~0                                                                                                                                                                                              ; LCCOMB_X51_Y17_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always98~0                                                                                                                                                                                              ; LCCOMB_X51_Y17_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream|always197~0                                                                                                                                           ; LCCOMB_X50_Y23_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream|always1~0                                                                                                                                             ; LCCOMB_X46_Y22_N14     ; 98      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|data_counter[3]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y31_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|enable_state_change~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X59_Y31_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|pending_register_enable                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y31_N28     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|read_address_offset[2]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X62_Y31_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|transactions_remaining_reg[3]~10                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y31_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|write_address_offset[2]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X61_Y31_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_downstream_arbitrator:the_Medipix_sopc_burst_5_downstream|r_2~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X60_Y34_N14     ; 77      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X58_Y30_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X57_Y27_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always100~0                                                                                                                                                                                             ; LCCOMB_X54_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always102~0                                                                                                                                                                                             ; LCCOMB_X54_Y28_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always104~0                                                                                                                                                                                             ; LCCOMB_X53_Y28_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always106~0                                                                                                                                                                                             ; LCCOMB_X52_Y28_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always108~0                                                                                                                                                                                             ; LCCOMB_X53_Y28_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always10~0                                                                                                                                                                                              ; LCCOMB_X59_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always110~0                                                                                                                                                                                             ; LCCOMB_X53_Y28_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always112~0                                                                                                                                                                                             ; LCCOMB_X53_Y30_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always114~0                                                                                                                                                                                             ; LCCOMB_X52_Y30_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always116~0                                                                                                                                                                                             ; LCCOMB_X53_Y30_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always118~0                                                                                                                                                                                             ; LCCOMB_X53_Y30_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always120~0                                                                                                                                                                                             ; LCCOMB_X54_Y29_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always122~0                                                                                                                                                                                             ; LCCOMB_X54_Y29_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always124~0                                                                                                                                                                                             ; LCCOMB_X54_Y29_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always126~0                                                                                                                                                                                             ; LCCOMB_X52_Y29_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always128~0                                                                                                                                                                                             ; LCCOMB_X52_Y29_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always12~0                                                                                                                                                                                              ; LCCOMB_X60_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always130~0                                                                                                                                                                                             ; LCCOMB_X52_Y29_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always132~0                                                                                                                                                                                             ; LCCOMB_X52_Y27_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always134~0                                                                                                                                                                                             ; LCCOMB_X53_Y27_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always136~0                                                                                                                                                                                             ; LCCOMB_X53_Y27_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always138~0                                                                                                                                                                                             ; LCCOMB_X53_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always140~0                                                                                                                                                                                             ; LCCOMB_X50_Y27_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always142~0                                                                                                                                                                                             ; LCCOMB_X50_Y27_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always144~0                                                                                                                                                                                             ; LCCOMB_X51_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always146~0                                                                                                                                                                                             ; LCCOMB_X51_Y27_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always148~0                                                                                                                                                                                             ; LCCOMB_X51_Y26_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always14~0                                                                                                                                                                                              ; LCCOMB_X60_Y25_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always150~0                                                                                                                                                                                             ; LCCOMB_X51_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always152~0                                                                                                                                                                                             ; LCCOMB_X54_Y26_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always154~0                                                                                                                                                                                             ; LCCOMB_X54_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always156~0                                                                                                                                                                                             ; LCCOMB_X54_Y30_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always158~0                                                                                                                                                                                             ; LCCOMB_X54_Y30_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always160~0                                                                                                                                                                                             ; LCCOMB_X57_Y30_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always162~0                                                                                                                                                                                             ; LCCOMB_X56_Y30_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always164~0                                                                                                                                                                                             ; LCCOMB_X56_Y30_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always166~0                                                                                                                                                                                             ; LCCOMB_X56_Y30_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always168~0                                                                                                                                                                                             ; LCCOMB_X56_Y28_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always16~0                                                                                                                                                                                              ; LCCOMB_X60_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always170~0                                                                                                                                                                                             ; LCCOMB_X60_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always172~0                                                                                                                                                                                             ; LCCOMB_X60_Y28_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always174~0                                                                                                                                                                                             ; LCCOMB_X59_Y30_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always176~0                                                                                                                                                                                             ; LCCOMB_X59_Y27_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always178~0                                                                                                                                                                                             ; LCCOMB_X59_Y27_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always180~0                                                                                                                                                                                             ; LCCOMB_X60_Y27_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always182~0                                                                                                                                                                                             ; LCCOMB_X60_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always184~0                                                                                                                                                                                             ; LCCOMB_X58_Y29_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always186~0                                                                                                                                                                                             ; LCCOMB_X58_Y29_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always188~0                                                                                                                                                                                             ; LCCOMB_X58_Y29_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always18~0                                                                                                                                                                                              ; LCCOMB_X60_Y26_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always190~0                                                                                                                                                                                             ; LCCOMB_X57_Y29_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always192~0                                                                                                                                                                                             ; LCCOMB_X57_Y29_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always194~0                                                                                                                                                                                             ; LCCOMB_X57_Y29_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always1~0                                                                                                                                                                                               ; LCCOMB_X58_Y29_N12     ; 97      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always20~0                                                                                                                                                                                              ; LCCOMB_X58_Y26_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always22~0                                                                                                                                                                                              ; LCCOMB_X58_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always24~0                                                                                                                                                                                              ; LCCOMB_X58_Y26_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always26~0                                                                                                                                                                                              ; LCCOMB_X56_Y26_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always28~0                                                                                                                                                                                              ; LCCOMB_X56_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X57_Y27_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always30~0                                                                                                                                                                                              ; LCCOMB_X57_Y26_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always32~0                                                                                                                                                                                              ; LCCOMB_X57_Y24_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always34~0                                                                                                                                                                                              ; LCCOMB_X57_Y24_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always36~0                                                                                                                                                                                              ; LCCOMB_X57_Y24_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always38~0                                                                                                                                                                                              ; LCCOMB_X58_Y24_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always40~0                                                                                                                                                                                              ; LCCOMB_X58_Y24_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always42~0                                                                                                                                                                                              ; LCCOMB_X56_Y24_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always44~0                                                                                                                                                                                              ; LCCOMB_X53_Y24_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always46~0                                                                                                                                                                                              ; LCCOMB_X53_Y24_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always48~0                                                                                                                                                                                              ; LCCOMB_X52_Y24_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always4~0                                                                                                                                                                                               ; LCCOMB_X58_Y27_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always50~0                                                                                                                                                                                              ; LCCOMB_X52_Y24_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always52~0                                                                                                                                                                                              ; LCCOMB_X51_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always54~0                                                                                                                                                                                              ; LCCOMB_X50_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always56~0                                                                                                                                                                                              ; LCCOMB_X50_Y25_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always58~0                                                                                                                                                                                              ; LCCOMB_X51_Y25_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always60~0                                                                                                                                                                                              ; LCCOMB_X52_Y25_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always62~0                                                                                                                                                                                              ; LCCOMB_X52_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always64~0                                                                                                                                                                                              ; LCCOMB_X52_Y26_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always66~0                                                                                                                                                                                              ; LCCOMB_X53_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always68~0                                                                                                                                                                                              ; LCCOMB_X53_Y25_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always6~0                                                                                                                                                                                               ; LCCOMB_X58_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always70~0                                                                                                                                                                                              ; LCCOMB_X54_Y25_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always72~0                                                                                                                                                                                              ; LCCOMB_X54_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always74~0                                                                                                                                                                                              ; LCCOMB_X56_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always76~0                                                                                                                                                                                              ; LCCOMB_X56_Y25_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always78~0                                                                                                                                                                                              ; LCCOMB_X58_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always80~0                                                                                                                                                                                              ; LCCOMB_X58_Y25_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always82~0                                                                                                                                                                                              ; LCCOMB_X57_Y25_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always84~0                                                                                                                                                                                              ; LCCOMB_X56_Y27_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always86~0                                                                                                                                                                                              ; LCCOMB_X56_Y27_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always88~0                                                                                                                                                                                              ; LCCOMB_X57_Y28_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always8~0                                                                                                                                                                                               ; LCCOMB_X59_Y25_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always90~0                                                                                                                                                                                              ; LCCOMB_X57_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always92~0                                                                                                                                                                                              ; LCCOMB_X58_Y28_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always94~0                                                                                                                                                                                              ; LCCOMB_X58_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always96~0                                                                                                                                                                                              ; LCCOMB_X59_Y28_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always98~0                                                                                                                                                                                              ; LCCOMB_X59_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|comb~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y31_N22     ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream|always197~0                                                                                                                                                         ; LCCOMB_X61_Y30_N22     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream|always1~0                                                                                                                                                           ; LCCOMB_X61_Y29_N8      ; 98      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6:the_Medipix_sopc_burst_6|always15~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y24_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6:the_Medipix_sopc_burst_6|data_counter[0]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y23_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6:the_Medipix_sopc_burst_6|read_address_offset[0]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y24_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6:the_Medipix_sopc_burst_6|state_idle                                                                                                                                                                                                                                                                                                                                      ; FF_X43_Y24_N9          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6:the_Medipix_sopc_burst_6|transactions_remaining_reg[2]~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y24_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_downstream_arbitrator:the_Medipix_sopc_burst_6_downstream|r_2~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y26_N4      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y23_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|burstcount_fifo_for_Medipix_sopc_burst_6_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_6_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X44_Y23_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|burstcount_fifo_for_Medipix_sopc_burst_6_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_6_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X44_Y23_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream|always1~1                                                                                                                                             ; LCCOMB_X46_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_6_upstream_arbitrator:the_Medipix_sopc_burst_6_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream|always5~0                                                                                                                                             ; LCCOMB_X44_Y23_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|data_counter[0]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y29_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|enable_state_change~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y27_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|pending_register_enable                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y29_N22     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|read_address_offset[2]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y27_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|transactions_remaining_reg[3]~13                                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y27_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|transactions_remaining~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y28_N20     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7:the_Medipix_sopc_burst_7|write_address_offset[1]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y27_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_downstream_arbitrator:the_Medipix_sopc_burst_7_downstream|r_2~2                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y26_N26     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y28_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|burstcount_fifo_for_Medipix_sopc_burst_7_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_7_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X44_Y28_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|burstcount_fifo_for_Medipix_sopc_burst_7_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_7_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X44_Y28_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream|always1~0                                                                                                                                                           ; LCCOMB_X43_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_7_upstream_arbitrator:the_Medipix_sopc_burst_7_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream|always5~0                                                                                                                                                           ; LCCOMB_X45_Y28_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|data_counter[3]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y34_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|enable_state_change~1                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X48_Y35_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|pending_register_enable                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X49_Y33_N10     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|read_address_offset[1]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y35_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|transactions_remaining_reg[3]~9                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y35_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|transactions_remaining~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y34_N26     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|write_address_offset[2]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y35_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_downstream_arbitrator:the_Medipix_sopc_burst_8_downstream|r_2~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y34_N30     ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y34_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|burstcount_fifo_for_Medipix_sopc_burst_8_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_8_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X48_Y34_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|burstcount_fifo_for_Medipix_sopc_burst_8_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_8_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X48_Y34_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream|always1~1                                                                                                                                                           ; LCCOMB_X50_Y34_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8_upstream_arbitrator:the_Medipix_sopc_burst_8_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream|always5~0                                                                                                                                                           ; LCCOMB_X47_Y34_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9:the_Medipix_sopc_burst_9|reg_downstream_nativeaddress[1]                                                                                                                                                                                                                                                                                                                 ; FF_X43_Y39_N13         ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_downstream_arbitrator:the_Medipix_sopc_burst_9_downstream|r_2~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y32_N18     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|always3~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y27_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|burstcount_fifo_for_Medipix_sopc_burst_9_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_9_upstream|always0~0                                                                                                                                                                                               ; LCCOMB_X48_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|burstcount_fifo_for_Medipix_sopc_burst_9_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_9_upstream|always2~0                                                                                                                                                                                               ; LCCOMB_X46_Y27_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream|always1~0                                                                                                                                                           ; LCCOMB_X46_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_9_upstream_arbitrator:the_Medipix_sopc_burst_9_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream|always5~0                                                                                                                                                           ; LCCOMB_X46_Y27_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch|data_out                                                                                                                                                                                                                                                           ; FF_X41_Y34_N25         ; 179     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch|data_out                                                                                                                                                                                                                                                           ; FF_X41_Y34_N25         ; 5166    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_phy_clk_out_domain_synch_module:Medipix_sopc_reset_ram_phy_clk_out_domain_synch|data_out                                                                                                                                                                                                                                                                               ; FF_X90_Y31_N13         ; 101     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                          ; LCCOMB_X56_Y47_N4      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                          ; LCCOMB_X61_Y36_N26     ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|int_rdempty                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y50_N20     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                ; LCCOMB_X50_Y51_N4      ; 18      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|WideOr3                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|clock_crossing_s1_arb_counter_enable~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y36_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|clock_crossing_s1_arb_winner~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y34_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|clock_crossing_s1_end_xfer~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X61_Y36_N12     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1|always1~0                                                                                                                                                                                       ; LCCOMB_X67_Y36_N24     ; 96      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always0~0                                                                                                                                                                                       ; LCCOMB_X62_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always100~0                                                                                                                                                                                     ; LCCOMB_X71_Y38_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always102~0                                                                                                                                                                                     ; LCCOMB_X71_Y38_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always104~0                                                                                                                                                                                     ; LCCOMB_X72_Y38_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always106~0                                                                                                                                                                                     ; LCCOMB_X72_Y38_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always108~0                                                                                                                                                                                     ; LCCOMB_X69_Y38_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always10~0                                                                                                                                                                                      ; LCCOMB_X59_Y35_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always110~0                                                                                                                                                                                     ; LCCOMB_X70_Y38_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always112~0                                                                                                                                                                                     ; LCCOMB_X69_Y38_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always114~0                                                                                                                                                                                     ; LCCOMB_X70_Y37_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always116~0                                                                                                                                                                                     ; LCCOMB_X70_Y37_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always118~0                                                                                                                                                                                     ; LCCOMB_X69_Y33_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always120~0                                                                                                                                                                                     ; LCCOMB_X69_Y33_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always122~0                                                                                                                                                                                     ; LCCOMB_X68_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always124~0                                                                                                                                                                                     ; LCCOMB_X68_Y33_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always126~0                                                                                                                                                                                     ; LCCOMB_X67_Y32_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always128~0                                                                                                                                                                                     ; LCCOMB_X68_Y32_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always12~0                                                                                                                                                                                      ; LCCOMB_X59_Y35_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always130~0                                                                                                                                                                                     ; LCCOMB_X68_Y32_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always132~0                                                                                                                                                                                     ; LCCOMB_X68_Y35_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always134~0                                                                                                                                                                                     ; LCCOMB_X68_Y35_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always136~0                                                                                                                                                                                     ; LCCOMB_X67_Y35_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always138~0                                                                                                                                                                                     ; LCCOMB_X67_Y35_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always140~0                                                                                                                                                                                     ; LCCOMB_X65_Y35_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always142~0                                                                                                                                                                                     ; LCCOMB_X66_Y35_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always144~0                                                                                                                                                                                     ; LCCOMB_X65_Y35_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always146~0                                                                                                                                                                                     ; LCCOMB_X65_Y36_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always148~0                                                                                                                                                                                     ; LCCOMB_X65_Y36_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always14~0                                                                                                                                                                                      ; LCCOMB_X60_Y35_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always150~0                                                                                                                                                                                     ; LCCOMB_X63_Y37_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always152~0                                                                                                                                                                                     ; LCCOMB_X63_Y37_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always154~0                                                                                                                                                                                     ; LCCOMB_X67_Y37_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always156~0                                                                                                                                                                                     ; LCCOMB_X67_Y37_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always158~0                                                                                                                                                                                     ; LCCOMB_X69_Y37_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always160~0                                                                                                                                                                                     ; LCCOMB_X69_Y37_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always162~0                                                                                                                                                                                     ; LCCOMB_X69_Y37_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always164~0                                                                                                                                                                                     ; LCCOMB_X69_Y35_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always166~0                                                                                                                                                                                     ; LCCOMB_X69_Y35_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always168~0                                                                                                                                                                                     ; LCCOMB_X69_Y36_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always16~0                                                                                                                                                                                      ; LCCOMB_X62_Y35_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always170~0                                                                                                                                                                                     ; LCCOMB_X69_Y36_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always172~0                                                                                                                                                                                     ; LCCOMB_X67_Y36_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always174~0                                                                                                                                                                                     ; LCCOMB_X67_Y36_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always176~0                                                                                                                                                                                     ; LCCOMB_X66_Y36_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always178~0                                                                                                                                                                                     ; LCCOMB_X66_Y36_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always180~0                                                                                                                                                                                     ; LCCOMB_X63_Y36_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always182~0                                                                                                                                                                                     ; LCCOMB_X63_Y36_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always184~0                                                                                                                                                                                     ; LCCOMB_X63_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always186~0                                                                                                                                                                                     ; LCCOMB_X63_Y33_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always188~0                                                                                                                                                                                     ; LCCOMB_X62_Y33_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always18~0                                                                                                                                                                                      ; LCCOMB_X65_Y32_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always190~1                                                                                                                                                                                     ; LCCOMB_X63_Y36_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always193~0                                                                                                                                                                                     ; LCCOMB_X62_Y32_N0      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always20~0                                                                                                                                                                                      ; LCCOMB_X65_Y32_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always22~0                                                                                                                                                                                      ; LCCOMB_X63_Y34_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always24~0                                                                                                                                                                                      ; LCCOMB_X65_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always26~0                                                                                                                                                                                      ; LCCOMB_X65_Y33_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always28~0                                                                                                                                                                                      ; LCCOMB_X66_Y33_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always2~0                                                                                                                                                                                       ; LCCOMB_X60_Y35_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always30~0                                                                                                                                                                                      ; LCCOMB_X67_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always32~0                                                                                                                                                                                      ; LCCOMB_X67_Y33_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always34~0                                                                                                                                                                                      ; LCCOMB_X66_Y34_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always36~0                                                                                                                                                                                      ; LCCOMB_X66_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always38~0                                                                                                                                                                                      ; LCCOMB_X65_Y34_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always40~0                                                                                                                                                                                      ; LCCOMB_X65_Y34_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always42~0                                                                                                                                                                                      ; LCCOMB_X63_Y34_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always44~0                                                                                                                                                                                      ; LCCOMB_X67_Y34_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always46~0                                                                                                                                                                                      ; LCCOMB_X68_Y34_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always48~0                                                                                                                                                                                      ; LCCOMB_X67_Y34_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always4~0                                                                                                                                                                                       ; LCCOMB_X63_Y35_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always50~0                                                                                                                                                                                      ; LCCOMB_X69_Y34_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always52~0                                                                                                                                                                                      ; LCCOMB_X69_Y34_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always54~0                                                                                                                                                                                      ; LCCOMB_X72_Y34_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always56~0                                                                                                                                                                                      ; LCCOMB_X72_Y34_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always58~0                                                                                                                                                                                      ; LCCOMB_X71_Y34_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always60~0                                                                                                                                                                                      ; LCCOMB_X71_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always62~0                                                                                                                                                                                      ; LCCOMB_X70_Y34_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always64~0                                                                                                                                                                                      ; LCCOMB_X69_Y32_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always66~0                                                                                                                                                                                      ; LCCOMB_X69_Y32_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always68~0                                                                                                                                                                                      ; LCCOMB_X70_Y32_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always6~0                                                                                                                                                                                       ; LCCOMB_X63_Y35_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always70~0                                                                                                                                                                                      ; LCCOMB_X70_Y32_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always72~0                                                                                                                                                                                      ; LCCOMB_X71_Y32_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always74~0                                                                                                                                                                                      ; LCCOMB_X71_Y32_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always76~0                                                                                                                                                                                      ; LCCOMB_X71_Y33_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always78~0                                                                                                                                                                                      ; LCCOMB_X70_Y33_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always80~0                                                                                                                                                                                      ; LCCOMB_X71_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always82~0                                                                                                                                                                                      ; LCCOMB_X71_Y35_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always84~0                                                                                                                                                                                      ; LCCOMB_X71_Y35_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always86~0                                                                                                                                                                                      ; LCCOMB_X72_Y36_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always88~0                                                                                                                                                                                      ; LCCOMB_X72_Y36_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always8~0                                                                                                                                                                                       ; LCCOMB_X62_Y35_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always90~0                                                                                                                                                                                      ; LCCOMB_X71_Y36_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always92~0                                                                                                                                                                                      ; LCCOMB_X71_Y36_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always94~0                                                                                                                                                                                      ; LCCOMB_X70_Y36_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always96~0                                                                                                                                                                                      ; LCCOMB_X70_Y39_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always98~0                                                                                                                                                                                      ; LCCOMB_X70_Y39_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_rd_data_cnt[0]~4                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y29_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_rd_data_cnt[0]~5                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y28_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_wb_en                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y30_N22     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y30_N16     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y30_N16     ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_wr_data_cnt_nxt[2]~2                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y30_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                                                        ; FF_X37_Y29_N23         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                            ; FF_X40_Y27_N25         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                   ; FF_X37_Y29_N21         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y21_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                 ; FF_X30_Y27_N21         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                        ; FF_X31_Y28_N9          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                        ; FF_X40_Y20_N17         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y26_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_stall~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y22_N22     ; 758     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                                                                   ; FF_X31_Y21_N9          ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|Add6~5                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y22_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y20_N16     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y20_N4      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|D_src1_hazard_E                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y23_N20     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y21_N2      ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|E_iw[0]                                                                                                                                                                                                                                                                                                                                                               ; FF_X39_Y25_N7          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|E_iw[4]                                                                                                                                                                                                                                                                                                                                                               ; FF_X39_Y25_N13         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|F_stall                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y20_N22     ; 235     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y19_N28     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y19_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                     ; FF_X40_Y21_N13         ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                          ; FF_X32_Y19_N17         ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                           ; FF_X29_Y22_N19         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|always140~0                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y22_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data|altsyncram:the_altsyncram|altsyncram_vmf1:auto_generated|decode_jsa:decode2|eq_node[0]                                                                                                                                                                                                                                     ; LCCOMB_X38_Y26_N20     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data|altsyncram:the_altsyncram|altsyncram_vmf1:auto_generated|decode_jsa:decode2|eq_node[1]                                                                                                                                                                                                                                     ; LCCOMB_X38_Y26_N26     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram|altsyncram_9nd1:auto_generated|decode_jsa:decode2|eq_node[0]                                                                                                                                                                                                                                     ; LCCOMB_X41_Y20_N0      ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram|altsyncram_9nd1:auto_generated|decode_jsa:decode2|eq_node[1]                                                                                                                                                                                                                                     ; LCCOMB_X41_Y20_N10     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|jxuir                                                                                                                                                               ; FF_X28_Y34_N13         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                ; LCCOMB_X32_Y33_N12     ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                              ; LCCOMB_X29_Y33_N26     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                                                                ; LCCOMB_X29_Y33_N30     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                                                                            ; LCCOMB_X29_Y33_N24     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_sysclk:the_cpu_linux_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                   ; FF_X28_Y34_N17         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck|sr[10]~47                                                                                                                                                                 ; LCCOMB_X28_Y34_N26     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck|sr[18]~50                                                                                                                                                                 ; LCCOMB_X28_Y35_N0      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|cpu_linux_jtag_debug_module_tck:the_cpu_linux_jtag_debug_module_tck|sr[36]~60                                                                                                                                                                 ; LCCOMB_X28_Y35_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|tck                                                                                                                                                                                    ; JTAG_X1_Y31_N0         ; 826     ; Clock                                              ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|tms                                                                                                                                                                                    ; JTAG_X1_Y31_N0         ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                    ; LCCOMB_X27_Y35_N12     ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|virtual_state_uir                                                                                                                                                                      ; LCCOMB_X28_Y34_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_avalon_reg:the_cpu_linux_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                 ; LCCOMB_X35_Y33_N10     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|MonDReg[0]~41                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y33_N10     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|MonDReg[12]~60                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y33_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|MonWr                                                                                                                                                                                                                                                                   ; FF_X32_Y33_N9          ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|comb~2                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y33_N24     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y26_N12     ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y19_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|ic_fill_valid_bits_en~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y20_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y19_N0      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|ic_tag_wraddress[3]~7                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y19_N10     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y20_N16     ; 5       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux_jtag_debug_module_arbitrator:the_cpu_linux_jtag_debug_module|cpu_linux_jtag_debug_module_arb_winner~1                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y31_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux_jtag_debug_module_arbitrator:the_cpu_linux_jtag_debug_module|end_xfer_arb_share_counter_term_cpu_linux_jtag_debug_module~1                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always11~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y36_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always6~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y34_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y34_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y34_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[6]~9                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y34_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y34_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y36_N30     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y34_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|end_xfer_arb_share_counter_term_epcs_controller_epcs_control_port~1                                                                                                                                                                                                                                        ; LCCOMB_X44_Y26_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[1]~1                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y29_N12     ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_arb_winner~1                                                                                                                                                                                                                                                             ; LCCOMB_X44_Y26_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|control[24]~63                                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y37_N30     ; 124     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[9]~33                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y37_N26     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|txdata_tovhdl:b2v_inst4|hab_rd~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y40_N8      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|always5~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y42_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|bd_write~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y38_N24     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|comb~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y37_N8      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|comb~5                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y37_N6      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Decoder0~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y39_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Decoder0~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y39_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Decoder0~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y39_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Selector0~2                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y38_N4      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|always3~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y38_N30     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|bd_index[1]~17                                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y38_N6      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|bd_index[1]~18                                                                                                                                                                                                                                                                              ; LCCOMB_X61_Y38_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|comb~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X77_Y35_N6      ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|comb~1                                                                                                                                                                                                                                                                                      ; LCCOMB_X77_Y35_N10     ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|dff_read~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y35_N20     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eff_read~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y38_N28     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1                                                                                                                                                                                                                                                                ; FF_X48_Y58_N9          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1_reset                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y54_N8      ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[1]                                                                                                                                                                                                                                                                                      ; FF_X59_Y37_N1          ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[7]~51                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y38_N8      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_cnt[0]~2                                                                                                                                                                                                                                                                                 ; LCCOMB_X77_Y39_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_wr~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X78_Y39_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[1]                                                                                                                                                                                                                                                                                    ; FF_X61_Y38_N17         ; 27      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|valid_rx_wr                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y38_N18     ; 30      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|Selector3~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y41_N26     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|bd_index[6]~17                                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y40_N28     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|bd_index[6]~18                                                                                                                                                                                                                                                                              ; LCCOMB_X66_Y40_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|comb~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X68_Y42_N18     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_clear                                                                                                                                                                                                                                                                                   ; LCCOMB_X69_Y41_N26     ; 73      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_write~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y41_N16     ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg|q1                                                                                                                                                                                                                                                               ; FF_X66_Y41_N15         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg|q1_reset                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y41_N10     ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q1                                                                                                                                                                                                                                                             ; FF_X71_Y41_N7          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q1_reset                                                                                                                                                                                                                                                       ; LCCOMB_X71_Y41_N18     ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg|q1                                                                                                                                                                                                                                                               ; FF_X67_Y42_N7          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg|q1_reset                                                                                                                                                                                                                                                         ; LCCOMB_X68_Y42_N28     ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|ptr[29]~81                                                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y41_N24     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[2]                                                                                                                                                                                                                                                                                    ; FF_X69_Y41_N31         ; 38      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|wr_cnt[10]~15                                                                                                                                                                                                                                                                               ; LCCOMB_X66_Y40_N18     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|rx_reset                                                                                                                                                                                                                                                                                                                    ; FF_X61_Y38_N13         ; 231     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|tx_reset                                                                                                                                                                                                                                                                                                                    ; FF_X66_Y40_N29         ; 25      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[0]~18                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y39_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[10]~26                                                                                                                                                                                                                                                               ; LCCOMB_X67_Y39_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[2]~17                                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y39_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[15]~18                                                                                                                                                                                                                                                                        ; LCCOMB_X59_Y39_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SetPauseTimer                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y39_N22     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]                                                                                                                                                                                                                                                                             ; FF_X50_Y41_N15         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~0                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y42_N2      ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|always9~3                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y42_N4      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_macstatus:macstatus1|LoadRxStatus                                                                                                                                                                                                                                                                                                                  ; FF_X59_Y40_N9          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_macstatus:macstatus1|ReceivedPacketTooBig~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X59_Y40_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_macstatus:macstatus1|always10~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y42_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|BitCounter[2]~15                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y42_N18     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|UpdateMIIRX_DATAReg                                                                                                                                                                                                                                                                                                                     ; FF_X48_Y44_N25         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_clockgen:clkgen|Equal0~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y40_N2      ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_clockgen:clkgen|MdcEn                                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y43_N0      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_clockgen:clkgen|MdcEn_n                                                                                                                                                                                                                                                                                                             ; LCCOMB_X47_Y43_N28     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn                                                                                                                                                                                                                                                                                                         ; FF_X47_Y42_N13         ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[10]~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y43_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[7]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y43_N6      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|COLLCONF_Wr[2]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y42_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|CTRLMODER_Wr[0]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y36_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|HASH0_Wr[1]                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y39_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|HASH1_Wr[1]                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y39_N28     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|INT_MASK_Wr[0]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y40_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|IPGR1_Wr[0]                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y43_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|IPGR2_Wr[0]                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y42_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|IPGT_Wr[0]                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y42_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|MAC_ADDR0_Wr[3]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y38_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|MAC_ADDR1_Wr[1]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y39_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|MIIADDRESS_Wr[0]                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y43_N6      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|MIIMODER_Wr[0]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y41_N24     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|MIITX_DATA_Wr[1]                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y36_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|MODER_Wr[1]                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y42_N20     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|PACKETLEN_Wr[1]                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y42_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|TXCTRL_Wr[1]                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y39_N24     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_registers:ethreg1|TX_BD_NUM_Wr[0]~11                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y37_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|CrcHash[3]~7                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y43_N20     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|RxData_d[1]~9                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y39_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|RxEndFrm                                                                                                                                                                                                                                                                                                                        ; FF_X59_Y40_N21         ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|RxValid                                                                                                                                                                                                                                                                                                                         ; FF_X68_Y39_N1          ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[3]~6                                                                                                                                                                                                                                                                                       ; LCCOMB_X58_Y41_N10     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetByteCounter~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y43_N4      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y43_N28     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|always7~4                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y42_N0      ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_random:random1|always1~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y44_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetByteCnt                                                                                                                                                                                                                                                                                         ; LCCOMB_X65_Y44_N2      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetNibCnt~3                                                                                                                                                                                                                                                                                        ; LCCOMB_X66_Y42_N10     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                                                                                                                                                                                                                                                                                             ; FF_X65_Y43_N11         ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|temp_av_readdata_reg[18]~26                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y36_N2      ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|temp_av_readdata_reg[30]~41                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y36_N14     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|temp_av_readdata_reg[9]~49                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y36_N22     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac_rx_master_arbitrator:the_igor_mac_rx_master|r_2~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y37_N0      ; 68      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac_tx_master_arbitrator:the_igor_mac_tx_master|r_2~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y40_N14     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X48_Y33_N8      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y34_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~14                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y34_N26     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y34_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y32_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                           ; FF_X47_Y32_N19         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y32_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                            ; LCCOMB_X46_Y32_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                            ; LCCOMB_X48_Y33_N24     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X48_Y33_N4      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                            ; FF_X47_Y32_N29         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y32_N20     ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|ecc_wdata_fifo_read                                                                                                                                                                ; FF_X50_Y58_N5          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst|doing_precharge~1      ; LCCOMB_X62_Y52_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst|doing_precharge~1      ; LCCOMB_X58_Y55_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X61_Y53_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst|doing_precharge~1      ; LCCOMB_X62_Y54_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[4].bank_timer_info_inst|doing_precharge~1      ; LCCOMB_X59_Y55_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[5].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X61_Y54_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[6].bank_timer_info_inst|doing_precharge~1      ; LCCOMB_X63_Y55_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[7].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X59_Y53_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|always79~0                                                                                                                   ; LCCOMB_X57_Y52_N18     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][0]                                                                                                                   ; LCCOMB_X63_Y51_N0      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][1]                                                                                                                   ; LCCOMB_X58_Y56_N12     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][2]                                                                                                                   ; LCCOMB_X61_Y53_N4      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][3]                                                                                                                   ; LCCOMB_X62_Y56_N2      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][4]                                                                                                                   ; LCCOMB_X59_Y56_N0      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][5]                                                                                                                   ; LCCOMB_X62_Y56_N4      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][6]                                                                                                                   ; LCCOMB_X63_Y56_N20     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][7]                                                                                                                   ; LCCOMB_X59_Y54_N8      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst|always85~0                                                                                                                           ; LCCOMB_X61_Y53_N24     ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst|Selector20~0                                                                                                             ; LCCOMB_X57_Y53_N8      ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst|int_enter_power_saving_ready~0                                                                                           ; LCCOMB_X59_Y51_N24     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[10]                                                                                                                      ; FF_X54_Y50_N1          ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[11]                                                                                                                      ; FF_X59_Y52_N31         ; 34      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[12]                                                                                                                      ; FF_X58_Y54_N25         ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[14]                                                                                                                      ; FF_X54_Y50_N21         ; 88      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[16]                                                                                                                      ; FF_X53_Y57_N13         ; 75      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[17]                                                                                                                      ; FF_X57_Y57_N27         ; 5       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[3]                                                                                                                       ; FF_X54_Y51_N1          ; 33      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[4]                                                                                                                       ; FF_X53_Y51_N21         ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[5]                                                                                                                       ; FF_X54_Y50_N11         ; 232     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[7]                                                                                                                       ; FF_X54_Y50_N7          ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[8]                                                                                                                       ; FF_X59_Y54_N5          ; 155     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[9]                                                                                                                       ; FF_X59_Y52_N1          ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_avalon_if:avalon_if_inst|avalon_write_req~0                                                                                                                                 ; LCCOMB_X53_Y47_N14     ; 28      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_gen:cmd_gen_inst|copy~0                                                                                                                                                 ; LCCOMB_X53_Y47_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[6][10]~222                                                                                                                                    ; LCCOMB_X56_Y47_N18     ; 195     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~220                                                                                                                                           ; LCCOMB_X56_Y47_N0      ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~221                                                                                                                                           ; LCCOMB_X56_Y50_N4      ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~223                                                                                                                                           ; LCCOMB_X56_Y50_N26     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~224                                                                                                                                           ; LCCOMB_X58_Y48_N30     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~240                                                                                                                                           ; LCCOMB_X54_Y45_N4      ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~252                                                                                                                                           ; LCCOMB_X54_Y45_N22     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~254                                                                                                                                           ; LCCOMB_X54_Y45_N26     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|_~0                                                                            ; LCCOMB_X53_Y50_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|_~1                                                                            ; LCCOMB_X54_Y52_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_write_r                                                                                                                                                                 ; FF_X57_Y50_N17         ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|fetch                                                                                                                                                                      ; FF_X58_Y50_N9          ; 293     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|proper_beats_in_fifo[5]~16                                                                                                                                                 ; LCCOMB_X54_Y49_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|state.READWRITE                                                                                                                                                            ; FF_X57_Y50_N3          ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ram_phy_alt_mem_phy_ac:addr[0].addr_struct|ac_l~0                                                                                                                                                                 ; LCCOMB_X57_Y54_N24     ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                                          ; LCCOMB_X40_Y53_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                                              ; FF_X90_Y31_N9          ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|comb~0                                                                                                                                                                                                                             ; LCCOMB_X44_Y56_N0      ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                                                   ; FF_X44_Y60_N25         ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                                                                                                                                                               ; LCCOMB_X90_Y31_N30     ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                                     ; LCCOMB_X12_Y17_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                         ; FF_X9_Y7_N1            ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0]                                                                                                                                              ; PLL_1                  ; 5766    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[1]                                                                                                                                              ; PLL_1                  ; 1648    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2]                                                                                                                                              ; PLL_1                  ; 80      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3]                                                                                                                                              ; PLL_1                  ; 119     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[4]                                                                                                                                              ; PLL_1                  ; 27      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|pll1~LOCKED                                                                                                                                         ; PLL_1                  ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|ams_pipe[1]                                                                                                                                                                          ; FF_X44_Y60_N5          ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                        ; FF_X44_Y56_N7          ; 24      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                  ; FF_X56_Y54_N17         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                         ; FF_X56_Y54_N21         ; 52      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                 ; FF_X44_Y60_N11         ; 740     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                 ; FF_X44_Y60_N11         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                           ; FF_X93_Y31_N21         ; 16      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y62_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                 ; DDIOOECELL_X53_Y62_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                 ; DDIOOECELL_X60_Y62_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                 ; DDIOOECELL_X60_Y62_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                 ; DDIOOECELL_X67_Y62_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                 ; DDIOOECELL_X62_Y62_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                 ; DDIOOECELL_X60_Y62_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                  ; DDIOOECELL_X18_Y62_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                  ; DDIOOECELL_X18_Y62_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y62_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y62_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                  ; DDIOOECELL_X27_Y62_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                  ; DDIOOECELL_X25_Y62_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                  ; DDIOOECELL_X20_Y62_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                  ; DDIOOECELL_X51_Y62_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                  ; DDIOOECELL_X53_Y62_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]                                                                                                                                                                                                                   ; DDIOOECELL_X29_Y62_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]                                                                                                                                                                                                                   ; DDIOOECELL_X51_Y62_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out[3]~7                                                                                                                                                                                                                ; LCCOMB_X41_Y56_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_rdata_valid:rdv_pipe|always3~0                                                                                                                                                                                                                   ; LCCOMB_X54_Y54_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                                                    ; FF_X48_Y53_N21         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|\ac_mux:mem_clk_disable[0]                                                                                                                                                              ; FF_X53_Y55_N15         ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                     ; FF_X46_Y55_N1          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|process_4~2                                                                                                                                                                             ; LCCOMB_X57_Y55_N30     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_admin:admin|ac_state~19                                                                                                                                             ; LCCOMB_X65_Y54_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                          ; FF_X67_Y53_N17         ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_admin:admin|process_12~0                                                                                                                                            ; LCCOMB_X70_Y53_N6      ; 46      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_admin:admin|refresh_count[8]~12                                                                                                                                     ; LCCOMB_X66_Y56_N2      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                                  ; LCCOMB_X52_Y52_N26     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a0[0]~0                                                                                                                                ; LCCOMB_X47_Y54_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a1[0]~0                                                                                                                                ; LCCOMB_X47_Y54_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|mtp_almts_checked[1]~3                                                                                                                                    ; LCCOMB_X48_Y53_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|process_16~0                                                                                                                                              ; LCCOMB_X49_Y52_N22     ; 9       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                                       ; FF_X47_Y52_N17         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|state.s_read_mtp                                                                                                                                          ; FF_X47_Y52_N31         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|state~29                                                                                                                                                  ; LCCOMB_X48_Y53_N0      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[9]~32                                                                                                                                     ; LCCOMB_X49_Y52_N30     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear                                                                                                                                     ; FF_X48_Y53_N29         ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear~2                                                                                                                                   ; LCCOMB_X48_Y53_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_ctrl:ctrl|tracking_ms_counter[5]~18                                                                                                                                 ; LCCOMB_X49_Y52_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|Add11~4                                                                                                                                                   ; LCCOMB_X38_Y54_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|Selector70~4                                                                                                                                              ; LCCOMB_X31_Y52_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_poa_mtp                                                                                                       ; FF_X46_Y55_N31         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                            ; FF_X45_Y54_N1          ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[5]~8                                                                                                                                  ; LCCOMB_X48_Y56_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_setup[2]~2                                                                                                                                  ; LCCOMB_X44_Y55_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_count[7]~3                                                                                                                           ; LCCOMB_X45_Y54_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_wd_lat[1]~1                                                                                                                          ; LCCOMB_X50_Y54_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_num_phase_shifts[4]~5                                                                                                                      ; LCCOMB_X29_Y52_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_test_dq                                                                                                               ; FF_X35_Y53_N21         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                                    ; FF_X35_Y53_N27         ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv[6]~0                                                                                                                             ; LCCOMB_X37_Y53_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_remaining_samples[6]~2                                                                                                                     ; LCCOMB_X39_Y55_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                                                                 ; FF_X35_Y55_N13         ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                                  ; FF_X35_Y55_N19         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                                                               ; FF_X36_Y55_N13         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|btp_addr_array~0                                                                                                                                          ; LCCOMB_X47_Y55_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~1                                                                                                                                               ; LCCOMB_X43_Y53_N30     ; 116     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~2                                                                                                                                               ; LCCOMB_X40_Y51_N24     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|find_centre_of_largest_data_valid_window~4                                                                                                                ; LCCOMB_X39_Y51_N22     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[1]~27                                                                                                                          ; LCCOMB_X37_Y51_N30     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[1]~28                                                                                                                          ; LCCOMB_X37_Y51_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[6]~18                                                                                                                ; LCCOMB_X38_Y51_N4      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[6]~21                                                                                                                ; LCCOMB_X38_Y51_N22     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[0]~28                                                                                                                  ; LCCOMB_X37_Y52_N0      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[0]~30                                                                                                                  ; LCCOMB_X37_Y52_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.first_good_edge[0]~9                                                                                                                       ; LCCOMB_X39_Y51_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.calculating                                                                                                                         ; FF_X39_Y53_N25         ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                                        ; FF_X40_Y51_N9          ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat                                                                                                                               ; FF_X46_Y53_N21         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_poa_cal                                                                                                                                  ; FF_X44_Y53_N13         ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_rdata_valid_align                                                                                                                        ; FF_X46_Y53_N17         ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                                    ; FF_X43_Y53_N5          ; 77      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_dimm_driving_dq                                                                                                                                       ; FF_X44_Y53_N5          ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[3]~4                                                                                                                                       ; LCCOMB_X36_Y53_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|sig_rsc_result[0]~0                                                                                                                                       ; LCCOMB_X38_Y53_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~12                                                                                                                                           ; LCCOMB_X38_Y52_N4      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~46                                                                                                                                           ; LCCOMB_X39_Y53_N4      ; 80      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                               ; FF_X49_Y55_N1          ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|seq_ac_add_1t_ac_lat_internal                                                                                                                                                           ; FF_X50_Y54_N1          ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                                                                                                                                                                     ; FF_X49_Y48_N13         ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|wdp_wdqs_oe_2x[0]                                                                                                                                                                                              ; FF_X54_Y58_N11         ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram_s1_arbitrator:the_ram_s1|ram_s1_begins_xfer~2                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X52_Y47_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|reset_n_sources~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y32_N8      ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|always11~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y41_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|always6~0                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y40_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X44_Y39_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y39_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|p1_slowcount~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y41_N30     ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|shift_reg[1]~8                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y41_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y39_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|transmitting~1                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y41_N16     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|spi_0:the_spi_0|write_tx_holding                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y40_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq|always0~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y37_N0      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq|always0~1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y37_N24     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq|control_wr_strobe                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y37_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y37_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|sys_clk_freq:the_sys_clk_freq|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y37_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y31_N28     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y31_N20     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y31_N28     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X51_Y33_N30     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y32_N14     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Medipix_sopc:u_Medipix_sopc|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[9]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y32_N28     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode796w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y14_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode813w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y15_N28     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode823w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y15_N2      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode833w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y13_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode843w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y13_N26     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode853w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y15_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode863w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y10_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode873w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y14_N12     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode892w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y9_N24      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode903w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y8_N16      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode913w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y12_N12     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode923w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y12_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode933w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y11_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode943w[3]                                                                                                                                                                                                                                            ; LCCOMB_X74_Y10_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode953w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y11_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|decode_2a7:decode18|w_anode963w[3]                                                                                                                                                                                                                                            ; LCCOMB_X86_Y9_N16      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y13_N24     ; 58      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y11_N16     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Read_Equalize_Fifo:u_Read_Equalize_Fifo|process_0~2                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X72_Y20_N12     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Read_Equalize_Fifo:u_Read_Equalize_Fifo|v_Standby~14                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X73_Y20_N28     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|Equal8~29                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y42_N4      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|Out_Eth_Data[0]~8                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y43_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|\TxClk:v_conta_pkt[9]~5                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y39_N0      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                                                  ; PLL_3                  ; 3       ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                                                  ; PLL_3                  ; 224     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                                                                                  ; PLL_3                  ; 603     ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X26_Y32_N27         ; 93      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][1]~41                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y32_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][1]~29                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y33_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][4]                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X25_Y33_N9          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][7]                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X25_Y33_N17         ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][1]~22                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y33_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][4]                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y33_N17         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][7]                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y33_N1          ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[1]~14                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y31_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[9]~15                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y31_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y32_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][1]~42                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y32_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][1]~28                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y33_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[4][1]~21                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y33_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~8                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y31_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~17                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y31_N22     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~18                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y31_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                       ; FF_X23_Y32_N9          ; 14      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                      ; FF_X23_Y32_N5          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                       ; FF_X26_Y32_N17         ; 52      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                       ; FF_X23_Y32_N1          ; 63      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                       ; FF_X23_Y32_N27         ; 16      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y32_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X23_Y33_N1          ; 43      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                                                                                                                            ; LCCOMB_X23_Y34_N2      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                                                                                                                            ; LCCOMB_X23_Y34_N0      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                                          ; FF_X23_Y34_N7          ; 14      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y36_N0      ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y34_N1          ; 298     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y37_N4      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y36_N22     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y33_N0      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y35_N28     ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[5]~0                                                                                                                                                              ; LCCOMB_X17_Y35_N2      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_fgi:auto_generated|counter_reg_bit[4]~0                                                                                                                                                                             ; LCCOMB_X19_Y33_N12     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                                                                                                                                ; LCCOMB_X20_Y34_N26     ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                                        ; LCCOMB_X16_Y35_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~6                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y31_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y31_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y35_N4      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y35_N2      ; 145     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                                                                                                                            ; LCCOMB_X63_Y23_N18     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                                                                                                                            ; LCCOMB_X63_Y23_N0      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                                          ; FF_X63_Y23_N7          ; 10      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y23_N4      ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                                            ; FF_X27_Y33_N15         ; 312     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y20_N30     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y23_N10     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y23_N30     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                                                  ; LCCOMB_X62_Y23_N30     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[5]~0                                                                                                                                                              ; LCCOMB_X60_Y23_N14     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0                                                                                                                                                                             ; LCCOMB_X66_Y23_N10     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                                                                                                                                ; LCCOMB_X67_Y22_N22     ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                                        ; LCCOMB_X60_Y23_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y31_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~9                                                                                                                                                                                                                                                                                                              ; LCCOMB_X52_Y34_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y23_N8      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y23_N4      ; 162     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Eth_Rxc                                                                                                                                                                                                                                                                      ; PIN_B11            ; 937     ; 99                                   ; Global Clock         ; GCLK10           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch|data_out                                                                                                              ; FF_X41_Y34_N25     ; 5166    ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_phy_clk_out_domain_synch_module:Medipix_sopc_reset_ram_phy_clk_out_domain_synch|data_out                                                                                                                                  ; FF_X90_Y31_N13     ; 101     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|tck                                       ; JTAG_X1_Y31_N0     ; 826     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|rx_reset                                                                                                                                                                       ; FF_X61_Y38_N13     ; 231     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                  ; LCCOMB_X90_Y31_N30 ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0] ; PLL_1              ; 5766    ; 33                                   ; Global Clock         ; GCLK4            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[1] ; PLL_1              ; 1648    ; 7                                    ; Global Clock         ; GCLK3            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] ; PLL_1              ; 80      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3] ; PLL_1              ; 119     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[4] ; PLL_1              ; 27      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                    ; FF_X44_Y60_N11     ; 740     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                              ; FF_X93_Y31_N21     ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                        ; FF_X49_Y48_N13     ; 3       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                     ; PLL_3              ; 3       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                     ; PLL_3              ; 224     ; 32                                   ; Global Clock         ; GCLK13           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                     ; PLL_3              ; 603     ; 41                                   ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                               ; FF_X26_Y34_N1      ; 298     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                               ; FF_X27_Y33_N15     ; 312     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|A_stall~0                                                                                                                                                                                                                                        ; 758     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|cpu_linux_instruction_master_granted_Medipix_sopc_burst_4_upstream~0                                                                                                                          ; 411     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|cpu_linux_data_master_granted_Medipix_sopc_burst_5_upstream~0                                                                                                                                 ; 313     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|fetch                                                 ; 293     ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|F_stall                                                                                                                                                                                                                                          ; 236     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[5]  ; 232     ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|slave_readdatavalid                                                                                                                                                                                                                    ; 230     ;
; ~GND                                                                                                                                                                                                                                                                                                 ; 229     ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|d_read                                                                                                                                                                                                                                           ; 206     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|Medipix_sopc_burst_5_upstream_move_on_to_next_transaction~0                                                                                                                                   ; 198     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|Medipix_sopc_burst_4_upstream_move_on_to_next_transaction                                                                                                                                     ; 197     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[6][10]~222               ; 195     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch|data_out                                                                                                                                      ; 178     ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                               ; 162     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[8]  ; 155     ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|Medipix_sopc_burst_4_downstream_granted_clock_crossing_s1~0                                                                                                                                                           ; 148     ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|Medipix_sopc_burst_5_downstream_granted_clock_crossing_s1~0                                                                                                                                                           ; 145     ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                               ; 145     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4:the_Medipix_sopc_burst_4|state_idle                                                                                                                                                                                                                 ; 143     ;
; Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|control[24]~63                                                                                                                                                                                 ; 124     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5:the_Medipix_sopc_burst_5|state_idle                                                                                                                                                                                                                 ; 123     ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|d_burstcount[0]                                                                                                                                                                                                                                  ; 123     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|reg_downstream_address[2]                                                                                                                                                                                                  ; 122     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream|updated_one_count~1              ; 121     ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|int_wrfull                                                                                                                        ; 119     ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|d_burstcount[3]                                                                                                                                                                                                                                  ; 118     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~1                          ; 116     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|Selector33~0                         ; 112     ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\cdvw_block:sig_cdvw_calc_1t         ; 111     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|cpu_linux_data_master_qualified_request_Medipix_sopc_burst_5_upstream~2                                                                                                                       ; 111     ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux_data_master_arbitrator:the_cpu_linux_data_master|r_1~0                                                                                                                                                                                                         ; 109     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|Medipix_sopc_burst_4_upstream_this_cycle_is_the_last_burst~1                                                                                                                                  ; 108     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|Medipix_sopc_burst_5_upstream_this_cycle_is_the_last_burst~1                                                                                                                                  ; 107     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream|updated_one_count~3              ; 100     ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|comb~1                                                                                                                                                                                        ; 99      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream_module:rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream|always1~0                        ; 98      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|comb~2                                                                                                                                                                                        ; 98      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream_module:rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream|always1~0                                      ; 98      ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|igor_mac_tx_master_qualified_request_clock_crossing_s1~1                                                                                                                                                              ; 98      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|always1~0                                                                          ; 97      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|always1~0                                                                          ; 97      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_5_upstream_arbitrator:the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_5_upstream|p97_full_97~0                                                                      ; 97      ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1|always1~0                                                                  ; 96      ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1_module:rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1|always190~0                                                                ; 96      ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|comb~0                                                                                                                                                                                                                ; 96      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_4_upstream_arbitrator:the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream_module:burstcount_fifo_for_Medipix_sopc_burst_4_upstream|p97_full_97~0                                                                      ; 95      ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing_s1_arbitrator:the_clock_crossing_s1|igor_mac_tx_master_granted_clock_crossing_s1                                                                                                                                                                          ; 95      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                             ; 93      ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[14] ; 88      ;
; Medipix_sopc:u_Medipix_sopc|Medipix_sopc_burst_8:the_Medipix_sopc_burst_8|reg_downstream_address[3]                                                                                                                                                                                                  ; 84      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                   ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_vvf1:auto_generated|altsyncram_vj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 88           ; 32           ; 88           ; yes                    ; no                      ; yes                    ; yes                     ; 2816   ; 32                          ; 63                          ; 32                          ; 63                          ; 2016                ; 2    ; None                                  ; M9K_X55_Y47_N0, M9K_X55_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|clock_crossing:the_clock_crossing|clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_73g1:auto_generated|altsyncram_dj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 33           ; 64           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 2112   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                                  ; M9K_X55_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_bht_module:cpu_linux_bht|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_linux_bht_ram.mif                 ; M9K_X33_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_data_module:cpu_linux_dc_data|altsyncram:the_altsyncram|altsyncram_vmf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None                                  ; M9K_X55_Y35_N0, M9K_X55_Y36_N0, M9K_X33_Y48_N0, M9K_X75_Y48_N0, M9K_X55_Y48_N0, M9K_X55_Y49_N0, M9K_X75_Y33_N0, M9K_X75_Y39_N0, M9K_X87_Y35_N0, M9K_X87_Y36_N0, M9K_X87_Y38_N0, M9K_X87_Y37_N0, M9K_X75_Y30_N0, M9K_X75_Y31_N0, M9K_X87_Y32_N0, M9K_X75_Y32_N0, M9K_X87_Y39_N0, M9K_X87_Y40_N0, M9K_X33_Y40_N0, M9K_X55_Y43_N0, M9K_X55_Y29_N0, M9K_X75_Y29_N0, M9K_X55_Y42_N0, M9K_X33_Y39_N0, M9K_X33_Y44_N0, M9K_X33_Y43_N0, M9K_X75_Y45_N0, M9K_X75_Y44_N0, M9K_X33_Y42_N0, M9K_X33_Y41_N0, M9K_X15_Y29_N0, M9K_X15_Y28_N0, M9K_X15_Y33_N0, M9K_X15_Y32_N0, M9K_X87_Y30_N0, M9K_X87_Y34_N0, M9K_X75_Y42_N0, M9K_X87_Y41_N0, M9K_X15_Y34_N0, M9K_X15_Y31_N0, M9K_X33_Y32_N0, M9K_X33_Y33_N0, M9K_X55_Y34_N0, M9K_X55_Y31_N0, M9K_X55_Y46_N0, M9K_X33_Y49_N0, M9K_X33_Y31_N0, M9K_X33_Y38_N0, M9K_X33_Y37_N0, M9K_X55_Y37_N0, M9K_X33_Y45_N0, M9K_X55_Y44_N0, M9K_X33_Y46_N0, M9K_X33_Y47_N0, M9K_X55_Y30_N0, M9K_X15_Y30_N0, M9K_X87_Y29_N0, M9K_X87_Y33_N0, M9K_X75_Y43_N0, M9K_X75_Y40_N0, M9K_X75_Y47_N0, M9K_X75_Y46_N0, M9K_X87_Y31_N0, M9K_X87_Y28_N0 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_tag_module:cpu_linux_dc_tag|altsyncram:the_altsyncram|altsyncram_7bg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 14           ; 2048         ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 28672  ; 2048                        ; 14                          ; 2048                        ; 14                          ; 28672               ; 4    ; cpu_linux_dc_tag_ram.mif              ; M9K_X33_Y26_N0, M9K_X33_Y27_N0, M9K_X33_Y28_N0, M9K_X33_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_dc_victim_module:cpu_linux_dc_victim|altsyncram:the_altsyncram|altsyncram_i3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                  ; M9K_X33_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_data_module:cpu_linux_ic_data|altsyncram:the_altsyncram|altsyncram_9nd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None                                  ; M9K_X33_Y9_N0, M9K_X33_Y10_N0, M9K_X15_Y21_N0, M9K_X15_Y17_N0, M9K_X55_Y16_N0, M9K_X33_Y23_N0, M9K_X15_Y13_N0, M9K_X15_Y16_N0, M9K_X15_Y14_N0, M9K_X15_Y15_N0, M9K_X55_Y17_N0, M9K_X33_Y21_N0, M9K_X87_Y17_N0, M9K_X87_Y16_N0, M9K_X33_Y11_N0, M9K_X33_Y12_N0, M9K_X33_Y13_N0, M9K_X15_Y12_N0, M9K_X33_Y14_N0, M9K_X55_Y13_N0, M9K_X55_Y27_N0, M9K_X55_Y26_N0, M9K_X55_Y22_N0, M9K_X55_Y23_N0, M9K_X55_Y28_N0, M9K_X87_Y27_N0, M9K_X75_Y27_N0, M9K_X75_Y26_N0, M9K_X75_Y24_N0, M9K_X75_Y23_N0, M9K_X87_Y20_N0, M9K_X87_Y19_N0, M9K_X87_Y22_N0, M9K_X87_Y26_N0, M9K_X55_Y14_N0, M9K_X55_Y15_N0, M9K_X15_Y19_N0, M9K_X15_Y18_N0, M9K_X87_Y23_N0, M9K_X87_Y24_N0, M9K_X15_Y25_N0, M9K_X15_Y26_N0, M9K_X55_Y20_N0, M9K_X55_Y19_N0, M9K_X75_Y28_N0, M9K_X75_Y25_N0, M9K_X15_Y10_N0, M9K_X15_Y11_N0, M9K_X55_Y18_N0, M9K_X87_Y18_N0, M9K_X87_Y25_N0, M9K_X87_Y21_N0, M9K_X15_Y22_N0, M9K_X15_Y20_N0, M9K_X55_Y11_N0, M9K_X55_Y12_N0, M9K_X33_Y22_N0, M9K_X55_Y21_N0, M9K_X55_Y9_N0, M9K_X55_Y10_N0, M9K_X15_Y24_N0, M9K_X15_Y23_N0, M9K_X55_Y25_N0, M9K_X55_Y24_N0   ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_ic_tag_module:cpu_linux_ic_tag|altsyncram:the_altsyncram|altsyncram_gvg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 20           ; 2048         ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 40960  ; 2048                        ; 20                          ; 2048                        ; 20                          ; 40960               ; 5    ; cpu_linux_ic_tag_ram.mif              ; M9K_X33_Y17_N0, M9K_X33_Y16_N0, M9K_X33_Y15_N0, M9K_X33_Y18_N0, M9K_X33_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_ocimem:the_cpu_linux_nios2_ocimem|cpu_linux_ociram_lpm_dram_bdp_component_module:cpu_linux_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_lp72:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_linux_ociram_default_contents.mif ; M9K_X33_Y34_N0, M9K_X33_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_a_module:cpu_linux_register_bank_a|altsyncram:the_altsyncram|altsyncram_hrf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_linux_rf_ram_a.mif                ; M9K_X33_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_register_bank_b_module:cpu_linux_register_bank_b|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_linux_rf_ram_b.mif                ; M9K_X33_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_1t31:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_controller_boot_rom.hex          ; M9K_X33_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram|altsyncram:altsyncram_component|altsyncram_6472:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; True Dual Port   ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None                                  ; M9K_X55_Y41_N0, M9K_X55_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:ptr_ram|altsyncram:altsyncram_component|altsyncram_6472:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; True Dual Port   ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None                                  ; M9K_X55_Y39_N0, M9K_X55_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_fnk1:auto_generated|altsyncram_0f11:fifo_ram|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 36           ; 1024         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 36864  ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None                                  ; M9K_X75_Y35_N0, M9K_X75_Y34_N0, M9K_X75_Y37_N0, M9K_X75_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_fgk1:auto_generated|altsyncram_c911:fifo_ram|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1    ; None                                  ; M9K_X75_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_lhk1:auto_generated|altsyncram_8c11:fifo_ram|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 1    ; None                                  ; M9K_X75_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X55_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_ar21:auto_generated|a_dpfifo_h131:dpfifo|dpram_el21:FIFOram|altsyncram_i1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X55_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper:ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_qb61:auto_generated|a_dpfifo_o231:dpfifo|altsyncram_62e1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 36           ; 256          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 9216   ; 256                         ; 36                          ; 256                         ; 36                          ; 9216                ; 1    ; None                                  ; M9K_X55_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2oi1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None                                  ; M9K_X55_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_ieh1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X55_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Top_Equalizator:u_Top_Equalizator|Equalize_Fifo:u_Equalize_Fifo|dcfifo:dcfifo_component|dcfifo_8fi1:auto_generated|altsyncram_7j31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 131072       ; 1            ; 131072       ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 131072                      ; 1                           ; 131072                      ; 1                           ; 131072              ; 16   ; None                                  ; M9K_X87_Y15_N0, M9K_X87_Y10_N0, M9K_X75_Y13_N0, M9K_X87_Y14_N0, M9K_X75_Y16_N0, M9K_X75_Y15_N0, M9K_X75_Y14_N0, M9K_X87_Y13_N0, M9K_X87_Y9_N0, M9K_X87_Y11_N0, M9K_X75_Y10_N0, M9K_X75_Y11_N0, M9K_X87_Y12_N0, M9K_X75_Y12_N0, M9K_X75_Y8_N0, M9K_X75_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Top_Equalizator:u_Top_Equalizator|Rx_Equalization:u_Rx_Equalization|altshift_taps:reg_MacTx_rtl_0|shift_taps_56m:auto_generated|altsyncram_qn31:altsyncram4|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 160          ; 3            ; 160          ; yes                    ; no                      ; yes                    ; yes                     ; 480    ; 3                           ; 160                         ; 3                           ; 160                         ; 480                 ; 5    ; None                                  ; M9K_X15_Y45_N0, M9K_X15_Y49_N0, M9K_X15_Y48_N0, M9K_X15_Y47_N0, M9K_X15_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_n904:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 40           ; 2048         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 81920  ; 2048                        ; 40                          ; 2048                        ; 40                          ; 81920               ; 10   ; None                                  ; M9K_X15_Y37_N0, M9K_X15_Y38_N0, M9K_X15_Y41_N0, M9K_X15_Y43_N0, M9K_X15_Y42_N0, M9K_X15_Y44_N0, M9K_X15_Y40_N0, M9K_X15_Y36_N0, M9K_X15_Y39_N0, M9K_X15_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1a04:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 46           ; 1024         ; 46           ; yes                    ; no                      ; yes                    ; no                      ; 47104  ; 1024                        ; 46                          ; 1024                        ; 46                          ; 47104               ; 6    ; None                                  ; M9K_X75_Y18_N0, M9K_X75_Y17_N0, M9K_X75_Y20_N0, M9K_X75_Y19_N0, M9K_X75_Y21_N0, M9K_X75_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Top_Medipix|Medipix_sopc:u_Medipix_sopc|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_1t31:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 400               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 200               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 200               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 400               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X42_Y22_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_mult_cell:the_cpu_linux_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X42_Y23_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 26,051 / 238,469 ( 11 % ) ;
; C16 interconnects          ; 573 / 7,238 ( 8 % )       ;
; C4 interconnects           ; 11,262 / 146,424 ( 8 % )  ;
; Direct links               ; 4,708 / 238,469 ( 2 % )   ;
; Global clocks              ; 19 / 20 ( 95 % )          ;
; Local interconnects        ; 9,344 / 81,264 ( 11 % )   ;
; R24 interconnects          ; 939 / 7,153 ( 13 % )      ;
; R4 interconnects           ; 13,995 / 201,722 ( 7 % )  ;
+----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.95) ; Number of LABs  (Total = 1348) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 65                             ;
; 2                                           ; 46                             ;
; 3                                           ; 36                             ;
; 4                                           ; 27                             ;
; 5                                           ; 46                             ;
; 6                                           ; 64                             ;
; 7                                           ; 33                             ;
; 8                                           ; 69                             ;
; 9                                           ; 28                             ;
; 10                                          ; 28                             ;
; 11                                          ; 29                             ;
; 12                                          ; 44                             ;
; 13                                          ; 47                             ;
; 14                                          ; 62                             ;
; 15                                          ; 106                            ;
; 16                                          ; 618                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.36) ; Number of LABs  (Total = 1348) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1049                           ;
; 1 Clock                            ; 1184                           ;
; 1 Clock enable                     ; 475                            ;
; 1 Sync. clear                      ; 39                             ;
; 1 Sync. load                       ; 130                            ;
; 2 Async. clears                    ; 30                             ;
; 2 Clock enables                    ; 173                            ;
; 2 Clocks                           ; 104                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.98) ; Number of LABs  (Total = 1348) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 25                             ;
; 2                                            ; 50                             ;
; 3                                            ; 10                             ;
; 4                                            ; 39                             ;
; 5                                            ; 15                             ;
; 6                                            ; 28                             ;
; 7                                            ; 3                              ;
; 8                                            ; 27                             ;
; 9                                            ; 26                             ;
; 10                                           ; 64                             ;
; 11                                           ; 27                             ;
; 12                                           ; 24                             ;
; 13                                           ; 16                             ;
; 14                                           ; 52                             ;
; 15                                           ; 23                             ;
; 16                                           ; 39                             ;
; 17                                           ; 31                             ;
; 18                                           ; 32                             ;
; 19                                           ; 38                             ;
; 20                                           ; 62                             ;
; 21                                           ; 80                             ;
; 22                                           ; 97                             ;
; 23                                           ; 65                             ;
; 24                                           ; 73                             ;
; 25                                           ; 66                             ;
; 26                                           ; 55                             ;
; 27                                           ; 67                             ;
; 28                                           ; 45                             ;
; 29                                           ; 39                             ;
; 30                                           ; 48                             ;
; 31                                           ; 38                             ;
; 32                                           ; 44                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.68) ; Number of LABs  (Total = 1348) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 111                            ;
; 2                                               ; 148                            ;
; 3                                               ; 136                            ;
; 4                                               ; 87                             ;
; 5                                               ; 83                             ;
; 6                                               ; 79                             ;
; 7                                               ; 58                             ;
; 8                                               ; 74                             ;
; 9                                               ; 87                             ;
; 10                                              ; 77                             ;
; 11                                              ; 67                             ;
; 12                                              ; 55                             ;
; 13                                              ; 72                             ;
; 14                                              ; 56                             ;
; 15                                              ; 54                             ;
; 16                                              ; 64                             ;
; 17                                              ; 7                              ;
; 18                                              ; 8                              ;
; 19                                              ; 10                             ;
; 20                                              ; 5                              ;
; 21                                              ; 3                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 2                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
; 27                                              ; 2                              ;
; 28                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 15.08) ; Number of LABs  (Total = 1348) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 5                              ;
; 2                                            ; 36                             ;
; 3                                            ; 54                             ;
; 4                                            ; 48                             ;
; 5                                            ; 41                             ;
; 6                                            ; 31                             ;
; 7                                            ; 52                             ;
; 8                                            ; 43                             ;
; 9                                            ; 51                             ;
; 10                                           ; 92                             ;
; 11                                           ; 61                             ;
; 12                                           ; 67                             ;
; 13                                           ; 61                             ;
; 14                                           ; 55                             ;
; 15                                           ; 86                             ;
; 16                                           ; 46                             ;
; 17                                           ; 38                             ;
; 18                                           ; 53                             ;
; 19                                           ; 47                             ;
; 20                                           ; 57                             ;
; 21                                           ; 35                             ;
; 22                                           ; 32                             ;
; 23                                           ; 24                             ;
; 24                                           ; 21                             ;
; 25                                           ; 21                             ;
; 26                                           ; 25                             ;
; 27                                           ; 31                             ;
; 28                                           ; 20                             ;
; 29                                           ; 11                             ;
; 30                                           ; 16                             ;
; 31                                           ; 19                             ;
; 32                                           ; 27                             ;
; 33                                           ; 20                             ;
; 34                                           ; 21                             ;
; 35                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 21    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 9     ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                            ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                            ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 111          ; 44           ; 111          ; 0            ; 22           ; 116       ; 111          ; 0            ; 116       ; 116       ; 2            ; 53           ; 0            ; 4            ; 1            ; 2            ; 53           ; 1            ; 4            ; 0            ; 0            ; 53           ; 55           ; 0            ; 0            ; 0            ; 0            ; 116       ; 58           ; 83           ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 5            ; 72           ; 5            ; 116          ; 94           ; 0         ; 5            ; 116          ; 0         ; 0         ; 114          ; 63           ; 116          ; 112          ; 115          ; 114          ; 63           ; 115          ; 112          ; 116          ; 116          ; 63           ; 61           ; 116          ; 116          ; 116          ; 116          ; 0         ; 58           ; 33           ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Clk125               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ddr2_A[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[12]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ba[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ba[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ba[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Cas_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Cke             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Cs_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Odt             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ras_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_We_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Eth_Txc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_TxCtl            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Mdc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Rst_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Flash_Cclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Flash_Cs_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Flash_Di             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Led_N[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Led_N[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Led_N[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; ADC_Sclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; ADC_Csn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; ADC_Dout             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_Din              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DAC_Sclk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DAC_Csn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DAC_Sdi              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Reset_out_Mdpx       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_out_Mdpx         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Data_out_Mdpx        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; En_out_Mdpx          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Shutter_out_Mdpx     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Cont_sel_out_Mdpx    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; MtxClr_out_Mdpx      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; TPSWT_out_Mdpx       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_in_Mdpx          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; En_in_Mdpx           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; altera_reserved_tdo  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Ddr2_Clk_P           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Clk_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dm[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dm[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dqs[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dqs[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Eth_Mdio             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk25                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_RxCtl            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flash_Do             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset_out_Mdpx(n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_out_Mdpx(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Data_out_Mdpx(n)     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; En_out_Mdpx(n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Shutter_out_Mdpx(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Cont_sel_out_Mdpx(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; MtxClr_out_Mdpx(n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; TPSWT_out_Mdpx(n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_in_Mdpx(n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; En_in_Mdpx(n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[0](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[1](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[2](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[3](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[4](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[5](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[6](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[7](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open-drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Aug 19 10:56:56 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Medipix_prj -c Medipix_prj
Info: Parallel compilation is enabled and will use up to 4 processors
Info: Selected device EP4CE75F23C8 for design "Medipix_prj"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 5, clock division of 1, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[2] port
Warning: Implemented PLL "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value -105.0 degrees for clock output Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] of parameter phase shift -- achieved value of -103.5 degrees
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -104 degrees (-2300 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[4] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE15F23C8 is compatible
    Info: Device EP4CE40F23C8 is compatible
    Info: Device EP4CE30F23C8 is compatible
    Info: Device EP4CE55F23C8 is compatible
    Info: Device EP4CE115F23C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 18 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "Reset_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Reset_out_Mdpx(n)"
    Warning: Pin "Clk_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Clk_out_Mdpx(n)"
    Warning: Pin "Data_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_out_Mdpx(n)"
    Warning: Pin "En_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "En_out_Mdpx(n)"
    Warning: Pin "Shutter_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Shutter_out_Mdpx(n)"
    Warning: Pin "Cont_sel_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Cont_sel_out_Mdpx(n)"
    Warning: Pin "MtxClr_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "MtxClr_out_Mdpx(n)"
    Warning: Pin "TPSWT_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "TPSWT_out_Mdpx(n)"
    Warning: Pin "Clk_in_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Clk_in_Mdpx(n)"
    Warning: Pin "En_in_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "En_in_Mdpx(n)"
    Warning: Pin "Data_in_Mdpx[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[0](n)"
    Warning: Pin "Data_in_Mdpx[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[1](n)"
    Warning: Pin "Data_in_Mdpx[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[2](n)"
    Warning: Pin "Data_in_Mdpx[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[3](n)"
    Warning: Pin "Data_in_Mdpx[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[4](n)"
    Warning: Pin "Data_in_Mdpx[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[5](n)"
    Warning: Pin "Data_in_Mdpx[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[6](n)"
    Warning: Pin "Data_in_Mdpx[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[7](n)"
Critical Warning: No exact pin location assignment(s) for 1 pins of 94 total pins
    Info: Pin DAC_Sclk not assigned to an exact location on the device
Info: Implemented PLL "cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 5, clock division of 1, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[2] port
Warning: Implemented PLL "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value -105.0 degrees for clock output Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] of parameter phase shift -- achieved value of -103.5 degrees
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -104 degrees (-2300 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[4] port
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity dcfifo_73g1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_gd9:dffpipe15|dffe16a* 
    Info: Entity dcfifo_8fi1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2f9:dffpipe24|dffe25a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1f9:dffpipe21|dffe22a* 
    Info: Entity dcfifo_fgk1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ld9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_kd9:dffpipe16|dffe17a* 
    Info: Entity dcfifo_fnk1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe16|dffe17a* 
    Info: Entity dcfifo_lhk1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_nd9:dffpipe10|dffe11a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_md9:dffpipe7|dffe8a* 
    Info: Entity dcfifo_vvf1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe18|dffe19a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe15|dffe16a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'ram_phy_ddr_timing.sdc'
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] driven through clock routing.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated clock pin on the same side.
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[0]} {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]} {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -phase -103.50 -duty_cycle 50.00 -name {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]} {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]} {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}
    Info: create_generated_clock -source {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]} {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]}
    Info: create_generated_clock -source {u_cpu_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 5 -duty_cycle 50.00 -name {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]} {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {u_cpu_pll|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]} {u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {u_cpu_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {u_cpu_pll|altpll_component|auto_generated|pll1|clk[2]} {u_cpu_pll|altpll_component|auto_generated|pll1|clk[2]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] driven through clock routing.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated clock pin on the same side.
Info: Reading SDC File: 'ram_example_top.sdc'
Warning: Ignored filter at ram_example_top.sdc(1): pnf could not be matched with a port
Warning: Ignored set_false_path at ram_example_top.sdc(1): Argument <to> is an empty collection
    Info: set_false_path -from * -to [get_ports "pnf"]
Warning: Ignored filter at ram_example_top.sdc(2): test_complete could not be matched with a port
Warning: Ignored set_false_path at ram_example_top.sdc(2): Argument <to> is an empty collection
    Info: set_false_path -from * -to [get_ports "test_complete"]
Warning: Ignored filter at ram_example_top.sdc(3): pnf_per_byte[*] could not be matched with a port
Warning: Ignored set_false_path at ram_example_top.sdc(3): Argument <to> is an empty collection
    Info: set_false_path -from * -to [get_ports "pnf_per_byte\[*\]"]
Info: Reading SDC File: 'medipix.sdc'
Warning: Overwriting existing clock: Clk25
Warning: derive_pll_clocks was called multiple times with different options. Repeated calls to derive_pll_clocks do not modify existing clocks.
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Reading SDC File: 'altera_avalon_half_rate_bridge_constraints.sdc'
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(36): *|altera_avalon_half_rate_bridge:HRB_inst|avm_read could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(36): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_read]                -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(37): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_read]                -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(38): *|altera_avalon_half_rate_bridge:HRB_inst|avm_write could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(38): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_write]               -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(39): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_write]               -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(40): *|altera_avalon_half_rate_bridge:HRB_inst|avm_state* could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(40): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_state*]              -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(41): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_state*]              -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(42): *|altera_avalon_half_rate_bridge:HRB_inst|avm_rd_txfers* could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(42): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_rd_txfers*]          -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(43): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_rd_txfers*]          -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(44): *|altera_avalon_half_rate_bridge:HRB_inst|avm_wr_txfers* could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(44): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_wr_txfers*]          -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(45): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_wr_txfers*]          -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(46): *|altera_avalon_half_rate_bridge:HRB_inst|avm_rd_data_txfers* could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(46): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_rd_data_txfers*]     -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(47): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_rd_data_txfers*]     -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(48): *|altera_avalon_half_rate_bridge:HRB_inst|avm_readdata_r* could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(48): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_readdata_r*]         -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(49): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_readdata_r*]         -hold   -end 1
Warning: Ignored filter at altera_avalon_half_rate_bridge_constraints.sdc(50): *|altera_avalon_half_rate_bridge:HRB_inst|avm_skid* could not be matched with a register
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(50): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_skid*]               -setup  -end 2
Warning: Ignored set_multicycle_path at altera_avalon_half_rate_bridge_constraints.sdc(51): Argument <to> is an empty collection
    Info: set_multicycle_path -from [get_clocks $slow_clk] -to [get_registers *|altera_avalon_half_rate_bridge:${instance}|avm_skid*]               -hold   -end 1
Info: Reading SDC File: 'cpu_linux.sdc'
Warning: Node: Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs[0].dqs_ddio_out  from: muxsel  to: dataout
    Info: Cell: u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs[1].dqs_ddio_out  from: muxsel  to: dataout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.170
    Info: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.170
    Info: set_clock_uncertainty -rise_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
Info: The following assignments are ignored by the derive_clock_uncertainty command
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -setup 0.160
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -hold 0.170
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]}] -hold 0.170
Info: The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
    Info: Setup clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info: Hold clock transfer from u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.170
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 60 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
    Info:   40.000        Clk25
    Info:    8.000       Clk125
    Info:   16.000  Clk_in_Mdpx
    Info:   16.000 Clk_out_Mdpx
    Info:   40.000      Eth_Rxc
    Info:    8.000 u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   40.000 u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]
    Info:  100.000 u_cpu_pll|altpll_component|auto_generated|pll1|clk[2]
    Info:   16.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[0]
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
    Info:   16.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_fall
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_ac_rise
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDQSS
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_n_Ddr2_Clk_N_tDSS
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_fall
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_ac_rise
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDQSS
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ck_p_Ddr2_Clk_P_tDSS
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_Ddr2_Clk_P_mimic_launch_clock
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_capture
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[0]
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_dqsout_Ddr2_Dqs[1]
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_ddr_mimic
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_1
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_2
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_3
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_4
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_5
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_6
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_7
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_8
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_9
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_10
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_11
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_12
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_13
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_14
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_15
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_16
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_17
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_18
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_19
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_20
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_21
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_22
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_23
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_24
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_25
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_26
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_27
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_28
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_29
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_30
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_31
    Info:    8.000 u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_dq_32
Info: Automatically promoted node cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info: Automatically promoted node cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[0] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[1] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[2] (placed in counter C4 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[3] (placed in counter C3 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|clk[4] (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node Eth_Rxc~input (placed in PIN B11 (CLK11, DIFFCLK_4p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_jtag_debug_module_wrapper:the_cpu_linux_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_linux_jtag_debug_module_phy|tck 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|scan_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|scan_clk~0
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch_module:Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~0
        Info: Destination node Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|tx_reset~0
        Info: Destination node Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|rx_reset~0
        Info: Destination node Medipix_sopc:u_Medipix_sopc|cpu_linux:the_cpu_linux|cpu_linux_nios2_oci:the_cpu_linux_nios2_oci|cpu_linux_nios2_oci_debug:the_cpu_linux_nios2_oci_debug|jtag_break~1
        Info: Destination node Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[15]
        Info: Destination node Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[23]
        Info: Destination node Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[7]
        Info: Destination node Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[31]
        Info: Destination node Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[30]
        Info: Destination node Medipix_sopc:u_Medipix_sopc|equalization:the_equalization|txtable:equalization|avalon_wrdata:b2v_inst|readdata[29]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|ram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:mmc_seq_value_r
Info: Automatically promoted node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info: Destination node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info: Destination node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|rx_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Medipix_sopc:u_Medipix_sopc|igor_mac:the_igor_mac|eth_ocm:igor_mac|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1_reset
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|Medipix_sopc_reset_ram_phy_clk_out_domain_synch_module:Medipix_sopc_reset_ram_phy_clk_out_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ram_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]" is constrained to location LAB_X73_Y61_N0 to improve DDIO timing
    Info: Node "Ddr2_Clk_P~input" is constrained to location IOIBUF_X73_Y62_N15 to improve DDIO timing
    Info: Node "Ddr2_Clk_P" is constrained to location PIN B18 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_ibuf" is constrained to location IOIBUF_X23_Y62_N1 to improve DDIO timing
    Info: Node "Ddr2_Dq[0]" is constrained to location PIN C6 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_ibuf" is constrained to location IOIBUF_X18_Y62_N1 to improve DDIO timing
    Info: Node "Ddr2_Dq[1]" is constrained to location PIN A3 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_ibuf" is constrained to location IOIBUF_X18_Y62_N8 to improve DDIO timing
    Info: Node "Ddr2_Dq[2]" is constrained to location PIN B3 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_ibuf" is constrained to location IOIBUF_X23_Y62_N15 to improve DDIO timing
    Info: Node "Ddr2_Dq[3]" is constrained to location PIN A4 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X23_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_ibuf" is constrained to location IOIBUF_X23_Y62_N22 to improve DDIO timing
    Info: Node "Ddr2_Dq[4]" is constrained to location PIN B4 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X27_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X27_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X27_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_ibuf" is constrained to location IOIBUF_X27_Y62_N22 to improve DDIO timing
    Info: Node "Ddr2_Dq[5]" is constrained to location PIN A5 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X25_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X25_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X25_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_ibuf" is constrained to location IOIBUF_X25_Y62_N22 to improve DDIO timing
    Info: Node "Ddr2_Dq[6]" is constrained to location PIN F10 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X20_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X20_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X20_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_ibuf" is constrained to location IOIBUF_X20_Y62_N1 to improve DDIO timing
    Info: Node "Ddr2_Dq[7]" is constrained to location PIN F8 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X51_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X51_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X51_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_ibuf" is constrained to location IOIBUF_X51_Y62_N1 to improve DDIO timing
    Info: Node "Ddr2_Dq[8]" is constrained to location PIN A13 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X53_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X53_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X53_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_ibuf" is constrained to location IOIBUF_X53_Y62_N15 to improve DDIO timing
    Info: Node "Ddr2_Dq[9]" is constrained to location PIN A14 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X53_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X53_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X53_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_ibuf" is constrained to location IOIBUF_X53_Y62_N22 to improve DDIO timing
    Info: Node "Ddr2_Dq[10]" is constrained to location PIN B14 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_ibuf" is constrained to location IOIBUF_X60_Y62_N1 to improve DDIO timing
    Info: Node "Ddr2_Dq[11]" is constrained to location PIN A15 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_ibuf" is constrained to location IOIBUF_X60_Y62_N8 to improve DDIO timing
    Info: Node "Ddr2_Dq[12]" is constrained to location PIN B15 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X67_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X67_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X67_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_ibuf" is constrained to location IOIBUF_X67_Y62_N15 to improve DDIO timing
    Info: Node "Ddr2_Dq[13]" is constrained to location PIN B16 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X62_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X62_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X62_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_ibuf" is constrained to location IOIBUF_X62_Y62_N15 to improve DDIO timing
    Info: Node "Ddr2_Dq[14]" is constrained to location PIN E14 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X60_Y61_N0 to improve DDIO timing
    Info: Node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_ibuf" is constrained to location IOIBUF_X60_Y62_N22 to improve DDIO timing
    Info: Node "Ddr2_Dq[15]" is constrained to location PIN D13 to improve DDIO timing
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Info: ram_phy_ddr_timing.sdc: Could not find PLL clocks for u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]. Creating PLL base clocks
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Warning: ram_phy_ddr_timing.sdc: Failed to find PLL input clock pin driving u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Info: Starting register packing
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Info: ram_phy_ddr_timing.sdc: Could not find PLL clocks for u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]. Creating PLL base clocks
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Warning: ram_phy_ddr_timing.sdc: Failed to find PLL input clock pin driving u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Info: ram_phy_ddr_timing.sdc: Could not find PLL clocks for u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]. Creating PLL base clocks
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Warning: ram_phy_ddr_timing.sdc: Failed to find PLL input clock pin driving u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Info: ram_phy_ddr_timing.sdc: Could not find PLL clocks for u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]. Creating PLL base clocks
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Warning: ram_phy_ddr_timing.sdc: Failed to find PLL input clock pin driving u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Info: Finished register packing
    Extra Info: Packed 10 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 16 registers into blocks of type I/O Output Buffer
    Extra Info: Created 32 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  22 pins available
        Info: I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  21 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 10 total pin(s) used --  26 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 10 total pin(s) used --  30 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  29 pins available
        Info: I/O bank number 7 uses 0.9V VREF pins and has 1.8V VCCIO pins. 30 total pin(s) used --  8 pins available
        Info: I/O bank number 8 uses 0.9V VREF pins and has 1.8V VCCIO pins. 30 total pin(s) used --  8 pins available
Info: altmemphy pin placement was successful
Warning: PLL "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info: Input port INCLK[0] of node "Medipix_sopc:u_Medipix_sopc|ram:the_ram|ram_controller_phy:ram_controller_phy_inst|ram_phy:ram_phy_inst|ram_phy_alt_mem_phy:ram_phy_alt_mem_phy_inst|ram_phy_alt_mem_phy_clk_reset:clk|ram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_86k3:auto_generated|pll1" is driven by cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "DAC_Sck"
    Warning: Ignored I/O standard assignment to node "Eth_Int_N"
    Warning: Ignored I/O standard assignment to node "rxd_uart"
    Warning: Ignored I/O standard assignment to node "txd_uart"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "DAC_Sck" is assigned to location or region, but does not exist in design
    Warning: Node "Eth_Int_N" is assigned to location or region, but does not exist in design
    Warning: Node "rxd_uart" is assigned to location or region, but does not exist in design
    Warning: Node "txd_uart" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:32
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Info: ram_phy_ddr_timing.sdc: Could not find PLL clocks for u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]. Creating PLL base clocks
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Warning: ram_phy_ddr_timing.sdc: Failed to find PLL input clock pin driving u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:45
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 7% of the available device resources
    Info: Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X35_Y25 to location X46_Y36
Info: Fitter routing operations ending: elapsed time is 00:00:32
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Info: ram_phy_ddr_timing.sdc: Could not find PLL clocks for u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]. Creating PLL base clocks
Critical Warning: PLL clock u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] not driven by a dedicated clock pin or neighboring PLL source.  To ensure minimum jitter on memory interface clock outputs, the PLL clock source should be a dedicated PLL input clock pin or an output of the neighboring PLL.
Warning: ram_phy_ddr_timing.sdc: Failed to find PLL input clock pin driving u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin Flash_Do uses I/O standard 3.3-V LVCMOS at K1
Warning: 1 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin ADC_Dout uses I/O standard 3.3-V LVCMOS at L22
Warning: PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info: Pin Flash_Do uses I/O standard 3.3-V LVCMOS at K1
Warning: Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin Ddr2_Clk_P has a permanently enabled output enable
    Info: Pin Ddr2_Clk_N has a permanently enabled output enable
    Info: Pin Ddr2_Dm[0] has a permanently enabled output enable
    Info: Pin Ddr2_Dm[1] has a permanently enabled output enable
Warning: Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin Ddr2_A[13] has GND driving its datain port
Info: Generated suppressed messages file D:/ARQ/Prototipo_Medipix/Projeto/Testes/Medipix_drive_eq/Medipix_prj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 99 warnings
    Info: Peak virtual memory: 886 megabytes
    Info: Processing ended: Tue Aug 19 10:59:17 2014
    Info: Elapsed time: 00:02:21
    Info: Total CPU time (on all processors): 00:03:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/ARQ/Prototipo_Medipix/Projeto/Testes/Medipix_drive_eq/Medipix_prj.fit.smsg.


