---
# Basic info
title: "Entwurfsfragen"
date: 2020-07-08
draft: false
type: docs # page type
authors: ["admin"]
tags: ["Vorlesung", "Zusammenfassung", "Rechnerstruktur"]
categories: ["Computer Structure"]
toc: true # Show table of contents?

# Advanced settings
profile: false  # Show author profile?

reading_time: true # Show estimated reading time?
summary: ""
share: false  # Show social sharing links?
featured: true
lastmod: true

comments: false  # Show comments?
disable_comment: true
commentable: false  # Allow visitors to comment? Supported by the Page, Post, and Docs content types.

editable: false  # Allow visitors to edit the page? Supported by the Page, Post, and Docs content types.

# Optional header image (relative to `static/img/` folder).
header:
  caption: ""
  image: ""

# Menu
menu: 
    rechner-struktur:
        parent: grundlagen
        weight: 1
---



## Randbedingungen

Technologische Entwicklung

- Mikrominiaturisierung setzt sich fort
  - Verkleinerung der Strukturbreiten
    - Kann zu erhöhten Problemen der Zuverlässigkeit auf Schaltkreis- / Chip-Ebene führen
      - Erhöhung der elektrischen Felder führt zu negativen elektrischen Effekten 
      - Erhöhung der Temperatur
      - Zeitliche und räumliche Erhöhung der Variabilität führt zu erhöhter Fehleranfälligkeit
      - Erhöhung der Anfälligkeit bezüglich transienter Fehler
  - Anzahl der Transistoren verdoppelt sich alle 18 Monate
  - Erhöhung der Integrationsdichte
- Entwicklung der DRAM-Technologie
- Elektrische Leistung und Energie 
  - Entwicklung der Taktfrequenz

## Elektrische Leistung und Energie

**Elektrische Leistung**: Energiefluss pro Zeit

- Zusammenhang zwischen Energie $E$, Leistung $P$ und Zeit $t$
  $$
  P = \frac{E}{t}
  $$

- Auf *elektrische Geräte* übertragen

  - Leistung: *die aufgenommene bzw. verbrauchte Energie pro Zeit*
  - Leistungsaufnahme oder Verlustleistung: Verbale Unterscheidung der Rechenleistung von der elektrischen Leistung

🎯 **Ziele beim Entwurf**

- Verringerung des Energieverbrauches
  - -> Erhöhung der Betriebszeit eines batteriebetriebenen Gerätes

- Reduktion der Temperatur
  - Reduktion der Leistungsaufnahme (Verlustleistung)
  - Hochleistungsmikroprozessoren
    - Prozessortemperatur 
      - begrenzt die Verarbeitungsgeschwindigkeit
      - beeinflusst die Zuverlässigkeit

### Elektrische Leistung und Energie Grundlagen

CMOS-Schaltung: Leistungsaufnahme
$$
\mathbf{P}\_{\text {total }}=\mathbf{P}\_{\text {switching }}+\mathbf{P}\_{\text {shortcirciut }}+\mathbf{P}\_{\text {static }}+\mathbf{P}\_{\text {leakage }}
$$

- Leistungsverbrauch bei Zustandsänderung

  - $\mathbf{P}_{\text {switching }}$

    - Laden oder Schalten einer kapazitiven Last

    - Wesentlicher Anteil am Leistungsverbrauch

    - 🧮 Berechnung (vereinfacht):
      $$
      \mathbf{P}\_{\text {switching }} = C\_{\text{eff}} \cdot V\_{\text{dd}}^2 \cdot f
      $$

      - $C_{\text{eff}}$: effektive Kapazität: $C \cdot a$
      - $V_{\text{dd}} = V_{\text{swing}}$

  - $\mathbf{P}_{\text {shortcirciut }}$

    - Leistungsverbrauch während des Übergangs am Ausgang in einem CMOS Gatter, wenn sich die Eingänge ändern

    - Während des Wechsels des Eingangssignals tritt eine überlappte Leitfähigkeit der nMOS und pMOS-Transistoren auf, die einen CMOS-Transistorgatter ausmachen

    - 🧮 Berechnung (vereinfacht):
      $$
      \mathbf{P}\_{\text {shortcirciut }} = I\_{\text{mean}} \cdot V\_{\text{dd}}
      $$

      - $I_{\text{mean}}$: mittlerer Strom während des Wechsels des Eingangssignals

- Statischer Leistungsverbrauch (*unabhängig von Zustandsänderungen*)

  - $\mathbf{P}_{\text {static }}$: Statischer Leistungsverbrauch
  - $\mathbf{P}_{\text {leakage }}$
    - Leistungsverbrauch durch Kriechströme
    - Bei realen CMOS-Schaltungen kommt zu dem Stromfluss beim Wechsel des logischen Pegels ein weiterer ständiger Stromfluss hinzu: **Leckströme (Leakage)**
      - entstehen, da die Widerstände zwischen den Leiterbahnen der integrierten Schaltkreise nicht unendlich hoch sind.
      - wachsen mit zunehmender Integrationsdichte

**Leistungsaufnahme**

- Unter idealen Voraussetzung:
  $$
  P \sim f
  $$
  *"Reduktion der Taktfrequenz bedeutet Reduktion der Leistungsaufnahme, aber eine Verlangsamung der Ausführungsgeschwindigkeit"*

- Unter idealen Voraussetzung:
  $$
  P \sim V_{\text{dd}}^2
  $$
  *"Eine Reduktion der Versorgungsspannung um beispielsweise 70% bedeutet eine Halbierung der Leistungsaufnahme."*

- **Achtung!** Versorgungsspannung und Taktfrequenz sind KEINE voneinander unabhängige Größen: je geringer die Versorgungsspannung desto geringer die maximale Frequenz. Näherungsweise kann ein linearer Zusammenhang angenommen werden:
  $$
  f\sim V_{\text{dd}}^2
  $$

- Kubus-Regel: $P \sim V_{\text{dd}}^3$ oder $P \sim f^3$

- Unter idealen Voraussetzungen:
  $$
  E \sim f
  $$
  *"für eine konstante Zeit $t_k$ der Energieverbrauch $E$ proportional zur Taktfrequenz $f$"*

- Unter idealen Voraussetzungen:
  $$
  t_a \sim \frac{1}{f_a}
  $$
  *"bezogen auf eine zu erfüllende Aufgabe (z.B. Durchführung einer Berechnung) ist die dafür benötigte Zeit ta umgekehrt proportional zur Taktfrequenz."*

  - Taktfrequenz ⬇️, Energieverbrauch ⬆️

**Energiespar-Techniken**

- Senkung der Leistungsaufnahme ohne Einbußen in der Verarbeitungsgeschwindigkeit

  -> damit auch Senkung des Energiebedarfs für die Bearbeitung einer Aufgabe

- Optimierung der Systemarchitektur

- Energieoptimierung für Desktop- und Serversysteme

- Energiespartechniken auf den verschiedenen Ebenen des Entwurfs

## 💰 Kosten

Herstellungskosten eines integrierten Schaltkreises

- Kosten des Dies

  > See [Dies](https://en.wikipedia.org/wiki/Die_(integrated_circuit))

  ![截屏2020-06-16 12.31.12](https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-16%2012.31.12.png)
  $$
  \text {Kosten des Dies}=\frac{\text {Kosten des Wafers}}{\text {Dies pro Wafer } \times \text { Ausbeute}}
  $$

  $$
  \text{Anzahl der Dies} =\frac{\pi \times\left(\frac{1}{2} \times \text { Durchmesser des Wafers }\right)^{2}}{\text { Fläche des Dies }}-\frac{\pi \times \text { Durchmesser des Wafers }}{\sqrt{2 \times \text { Fläche des Dies}}}
  $$

- Ausbeute (Die Yield)

  > $$
  > Y = \frac{N_{\text{good}}}{N_{\text{total}}}
  > $$
  >
  > See
  >
  > - [yield](https://en.wikichip.org/wiki/yield)
  > - [Ausbeute](https://de.wikipedia.org/wiki/Ausbeute_(Halbleitertechnik))

  $$
  \text{Ausbeute} = \text{Wafer Ausbeute} \times 1 /(1+\text { Defekte pro Flächeneinheit } \times \text { Die Fläche})^{\mathrm{N}}
  $$

- Kosten für das Testen des Dies 

- Kosten für das Packaging und den endgültigen Test in Bezug auf die endgültige Testausbeute

**Fazit**: 

- Der Herstellungsprozess diktiert 
  - die Kosten für den Wafer, 
  - die Wafer Ausbeute, und 
  - die Defekte pro Flächeneinheit
- Die Kosten pro Chip wachsen ungefähr mit der Quadratwurzel der Chipfläche. Der Entwickler hat einen Einfluss auf die Chipfläche und daher auf die Kosten, je nachdem welche Funktionen auf dem Chip integriert werden und durch die Anzahl der I/O Pins


