<शैली गुरु>
/* SPDX-License-Identअगरier: GPL-2.0 */
/*
 * Copyright (c) 2014 Samsung Electronics Co., Ltd.
 * Author: Naveen Krishna Ch <naveenkrishna.ch@gmail.com>
 */

#अगर_अघोषित _DT_BINDINGS_CLOCK_EXYNOS7_H
#घोषणा _DT_BINDINGS_CLOCK_EXYNOS7_H

/* TOPC */
#घोषणा DOUT_ACLK_PERIS			1
#घोषणा DOUT_SCLK_BUS0_PLL		2
#घोषणा DOUT_SCLK_BUS1_PLL		3
#घोषणा DOUT_SCLK_CC_PLL		4
#घोषणा DOUT_SCLK_MFC_PLL		5
#घोषणा DOUT_ACLK_CCORE_133		6
#घोषणा DOUT_ACLK_MSCL_532		7
#घोषणा ACLK_MSCL_532			8
#घोषणा DOUT_SCLK_AUD_PLL		9
#घोषणा FOUT_AUD_PLL			10
#घोषणा SCLK_AUD_PLL			11
#घोषणा SCLK_MFC_PLL_B			12
#घोषणा SCLK_MFC_PLL_A			13
#घोषणा SCLK_BUS1_PLL_B			14
#घोषणा SCLK_BUS1_PLL_A			15
#घोषणा SCLK_BUS0_PLL_B			16
#घोषणा SCLK_BUS0_PLL_A			17
#घोषणा SCLK_CC_PLL_B			18
#घोषणा SCLK_CC_PLL_A			19
#घोषणा ACLK_CCORE_133			20
#घोषणा ACLK_PERIS_66			21
#घोषणा TOPC_NR_CLK			22

/* TOP0 */
#घोषणा DOUT_ACLK_PERIC1		1
#घोषणा DOUT_ACLK_PERIC0		2
#घोषणा CLK_SCLK_UART0			3
#घोषणा CLK_SCLK_UART1			4
#घोषणा CLK_SCLK_UART2			5
#घोषणा CLK_SCLK_UART3			6
#घोषणा CLK_SCLK_SPI0			7
#घोषणा CLK_SCLK_SPI1			8
#घोषणा CLK_SCLK_SPI2			9
#घोषणा CLK_SCLK_SPI3			10
#घोषणा CLK_SCLK_SPI4			11
#घोषणा CLK_SCLK_SPDIF			12
#घोषणा CLK_SCLK_PCM1			13
#घोषणा CLK_SCLK_I2S1			14
#घोषणा CLK_ACLK_PERIC0_66		15
#घोषणा CLK_ACLK_PERIC1_66		16
#घोषणा TOP0_NR_CLK			17

/* TOP1 */
#घोषणा DOUT_ACLK_FSYS1_200		1
#घोषणा DOUT_ACLK_FSYS0_200		2
#घोषणा DOUT_SCLK_MMC2			3
#घोषणा DOUT_SCLK_MMC1			4
#घोषणा DOUT_SCLK_MMC0			5
#घोषणा CLK_SCLK_MMC2			6
#घोषणा CLK_SCLK_MMC1			7
#घोषणा CLK_SCLK_MMC0			8
#घोषणा CLK_ACLK_FSYS0_200		9
#घोषणा CLK_ACLK_FSYS1_200		10
#घोषणा CLK_SCLK_PHY_FSYS1		11
#घोषणा CLK_SCLK_PHY_FSYS1_26M		12
#घोषणा MOUT_SCLK_UFSUNIPRO20		13
#घोषणा DOUT_SCLK_UFSUNIPRO20		14
#घोषणा CLK_SCLK_UFSUNIPRO20		15
#घोषणा DOUT_SCLK_PHY_FSYS1		16
#घोषणा DOUT_SCLK_PHY_FSYS1_26M		17
#घोषणा TOP1_NR_CLK			18

/* CCORE */
#घोषणा PCLK_RTC			1
#घोषणा CCORE_NR_CLK			2

/* PERIC0 */
#घोषणा PCLK_UART0			1
#घोषणा SCLK_UART0			2
#घोषणा PCLK_HSI2C0			3
#घोषणा PCLK_HSI2C1			4
#घोषणा PCLK_HSI2C4			5
#घोषणा PCLK_HSI2C5			6
#घोषणा PCLK_HSI2C9			7
#घोषणा PCLK_HSI2C10			8
#घोषणा PCLK_HSI2C11			9
#घोषणा PCLK_PWM			10
#घोषणा SCLK_PWM			11
#घोषणा PCLK_ADCIF			12
#घोषणा PERIC0_NR_CLK			13

/* PERIC1 */
#घोषणा PCLK_UART1			1
#घोषणा PCLK_UART2			2
#घोषणा PCLK_UART3			3
#घोषणा SCLK_UART1			4
#घोषणा SCLK_UART2			5
#घोषणा SCLK_UART3			6
#घोषणा PCLK_HSI2C2			7
#घोषणा PCLK_HSI2C3			8
#घोषणा PCLK_HSI2C6			9
#घोषणा PCLK_HSI2C7			10
#घोषणा PCLK_HSI2C8			11
#घोषणा PCLK_SPI0			12
#घोषणा PCLK_SPI1			13
#घोषणा PCLK_SPI2			14
#घोषणा PCLK_SPI3			15
#घोषणा PCLK_SPI4			16
#घोषणा SCLK_SPI0			17
#घोषणा SCLK_SPI1			18
#घोषणा SCLK_SPI2			19
#घोषणा SCLK_SPI3			20
#घोषणा SCLK_SPI4			21
#घोषणा PCLK_I2S1			22
#घोषणा PCLK_PCM1			23
#घोषणा PCLK_SPDIF			24
#घोषणा SCLK_I2S1			25
#घोषणा SCLK_PCM1			26
#घोषणा SCLK_SPDIF			27
#घोषणा PERIC1_NR_CLK			28

/* PERIS */
#घोषणा PCLK_CHIPID			1
#घोषणा SCLK_CHIPID			2
#घोषणा PCLK_WDT			3
#घोषणा PCLK_TMU			4
#घोषणा SCLK_TMU			5
#घोषणा PERIS_NR_CLK			6

/* FSYS0 */
#घोषणा ACLK_MMC2			1
#घोषणा ACLK_AXIUS_USBDRD30X_FSYS0X	2
#घोषणा ACLK_USBDRD300			3
#घोषणा SCLK_USBDRD300_SUSPENDCLK	4
#घोषणा SCLK_USBDRD300_REFCLK		5
#घोषणा PHYCLK_USBDRD300_UDRD30_PIPE_PCLK_USER		6
#घोषणा PHYCLK_USBDRD300_UDRD30_PHYCLK_USER		7
#घोषणा OSCCLK_PHY_CLKOUT_USB30_PHY		8
#घोषणा ACLK_PDMA0			9
#घोषणा ACLK_PDMA1			10
#घोषणा FSYS0_NR_CLK			11

/* FSYS1 */
#घोषणा ACLK_MMC1			1
#घोषणा ACLK_MMC0			2
#घोषणा PHYCLK_UFS20_TX0_SYMBOL		3
#घोषणा PHYCLK_UFS20_RX0_SYMBOL		4
#घोषणा PHYCLK_UFS20_RX1_SYMBOL		5
#घोषणा ACLK_UFS20_LINK			6
#घोषणा SCLK_UFSUNIPRO20_USER		7
#घोषणा PHYCLK_UFS20_RX1_SYMBOL_USER	8
#घोषणा PHYCLK_UFS20_RX0_SYMBOL_USER	9
#घोषणा PHYCLK_UFS20_TX0_SYMBOL_USER	10
#घोषणा OSCCLK_PHY_CLKOUT_EMBEDDED_COMBO_PHY	11
#घोषणा SCLK_COMBO_PHY_EMBEDDED_26M	12
#घोषणा DOUT_PCLK_FSYS1			13
#घोषणा PCLK_GPIO_FSYS1			14
#घोषणा MOUT_FSYS1_PHYCLK_SEL1		15
#घोषणा FSYS1_NR_CLK			16

/* MSCL */
#घोषणा USERMUX_ACLK_MSCL_532		1
#घोषणा DOUT_PCLK_MSCL			2
#घोषणा ACLK_MSCL_0			3
#घोषणा ACLK_MSCL_1			4
#घोषणा ACLK_JPEG			5
#घोषणा ACLK_G2D			6
#घोषणा ACLK_LH_ASYNC_SI_MSCL_0		7
#घोषणा ACLK_LH_ASYNC_SI_MSCL_1		8
#घोषणा ACLK_AXI2ACEL_BRIDGE		9
#घोषणा ACLK_XIU_MSCLX_0		10
#घोषणा ACLK_XIU_MSCLX_1		11
#घोषणा ACLK_QE_MSCL_0			12
#घोषणा ACLK_QE_MSCL_1			13
#घोषणा ACLK_QE_JPEG			14
#घोषणा ACLK_QE_G2D			15
#घोषणा ACLK_PPMU_MSCL_0		16
#घोषणा ACLK_PPMU_MSCL_1		17
#घोषणा ACLK_MSCLNP_133			18
#घोषणा ACLK_AHB2APB_MSCL0P		19
#घोषणा ACLK_AHB2APB_MSCL1P		20

#घोषणा PCLK_MSCL_0			21
#घोषणा PCLK_MSCL_1			22
#घोषणा PCLK_JPEG			23
#घोषणा PCLK_G2D			24
#घोषणा PCLK_QE_MSCL_0			25
#घोषणा PCLK_QE_MSCL_1			26
#घोषणा PCLK_QE_JPEG			27
#घोषणा PCLK_QE_G2D			28
#घोषणा PCLK_PPMU_MSCL_0		29
#घोषणा PCLK_PPMU_MSCL_1		30
#घोषणा PCLK_AXI2ACEL_BRIDGE		31
#घोषणा PCLK_PMU_MSCL			32
#घोषणा MSCL_NR_CLK			33

/* AUD */
#घोषणा SCLK_I2S			1
#घोषणा SCLK_PCM			2
#घोषणा PCLK_I2S			3
#घोषणा PCLK_PCM			4
#घोषणा ACLK_ADMA			5
#घोषणा AUD_NR_CLK			6
#पूर्ण_अगर /* _DT_BINDINGS_CLOCK_EXYNOS7_H */
