TimeQuest Timing Analyzer report for SoCRobot
Mon Aug 08 20:33:30 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk_llc'
 13. Slow 1200mV 100C Model Setup: 'clk_lsdr'
 14. Slow 1200mV 100C Model Setup: 'clk_div[1]'
 15. Slow 1200mV 100C Model Setup: 'vadr[14]'
 16. Slow 1200mV 100C Model Setup: 'clk_llc2'
 17. Slow 1200mV 100C Model Setup: 'href'
 18. Slow 1200mV 100C Model Setup: 'odd'
 19. Slow 1200mV 100C Model Hold: 'clk_div[1]'
 20. Slow 1200mV 100C Model Hold: 'clk_lsdr'
 21. Slow 1200mV 100C Model Hold: 'clk_llc'
 22. Slow 1200mV 100C Model Hold: 'clk_llc2'
 23. Slow 1200mV 100C Model Hold: 'vadr[14]'
 24. Slow 1200mV 100C Model Hold: 'href'
 25. Slow 1200mV 100C Model Hold: 'odd'
 26. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_lsdr'
 27. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'
 28. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'
 29. Slow 1200mV 100C Model Minimum Pulse Width: 'href'
 30. Slow 1200mV 100C Model Minimum Pulse Width: 'odd'
 31. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'
 32. Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 100C Model Metastability Report
 40. Slow 1200mV -40C Model Fmax Summary
 41. Slow 1200mV -40C Model Setup Summary
 42. Slow 1200mV -40C Model Hold Summary
 43. Slow 1200mV -40C Model Recovery Summary
 44. Slow 1200mV -40C Model Removal Summary
 45. Slow 1200mV -40C Model Minimum Pulse Width Summary
 46. Slow 1200mV -40C Model Setup: 'clk_llc'
 47. Slow 1200mV -40C Model Setup: 'clk_lsdr'
 48. Slow 1200mV -40C Model Setup: 'clk_div[1]'
 49. Slow 1200mV -40C Model Setup: 'vadr[14]'
 50. Slow 1200mV -40C Model Setup: 'clk_llc2'
 51. Slow 1200mV -40C Model Setup: 'href'
 52. Slow 1200mV -40C Model Setup: 'odd'
 53. Slow 1200mV -40C Model Hold: 'clk_div[1]'
 54. Slow 1200mV -40C Model Hold: 'clk_lsdr'
 55. Slow 1200mV -40C Model Hold: 'clk_llc'
 56. Slow 1200mV -40C Model Hold: 'clk_llc2'
 57. Slow 1200mV -40C Model Hold: 'vadr[14]'
 58. Slow 1200mV -40C Model Hold: 'href'
 59. Slow 1200mV -40C Model Hold: 'odd'
 60. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'
 61. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 62. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 63. Slow 1200mV -40C Model Minimum Pulse Width: 'href'
 64. Slow 1200mV -40C Model Minimum Pulse Width: 'odd'
 65. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 66. Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Slow 1200mV -40C Model Metastability Report
 74. Fast 1200mV -40C Model Setup Summary
 75. Fast 1200mV -40C Model Hold Summary
 76. Fast 1200mV -40C Model Recovery Summary
 77. Fast 1200mV -40C Model Removal Summary
 78. Fast 1200mV -40C Model Minimum Pulse Width Summary
 79. Fast 1200mV -40C Model Setup: 'clk_llc'
 80. Fast 1200mV -40C Model Setup: 'clk_lsdr'
 81. Fast 1200mV -40C Model Setup: 'clk_div[1]'
 82. Fast 1200mV -40C Model Setup: 'clk_llc2'
 83. Fast 1200mV -40C Model Setup: 'vadr[14]'
 84. Fast 1200mV -40C Model Setup: 'href'
 85. Fast 1200mV -40C Model Setup: 'odd'
 86. Fast 1200mV -40C Model Hold: 'clk_div[1]'
 87. Fast 1200mV -40C Model Hold: 'clk_lsdr'
 88. Fast 1200mV -40C Model Hold: 'clk_llc'
 89. Fast 1200mV -40C Model Hold: 'clk_llc2'
 90. Fast 1200mV -40C Model Hold: 'vadr[14]'
 91. Fast 1200mV -40C Model Hold: 'href'
 92. Fast 1200mV -40C Model Hold: 'odd'
 93. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'
 94. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 95. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 96. Fast 1200mV -40C Model Minimum Pulse Width: 'odd'
 97. Fast 1200mV -40C Model Minimum Pulse Width: 'href'
 98. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 99. Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Fast 1200mV -40C Model Metastability Report
107. Multicorner Timing Analysis Summary
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Propagation Delay
113. Minimum Propagation Delay
114. Board Trace Model Assignments
115. Input Transition Times
116. Signal Integrity Metrics (Slow 1200mv n40c Model)
117. Signal Integrity Metrics (Slow 1200mv 100c Model)
118. Signal Integrity Metrics (Fast 1200mv n40c Model)
119. Setup Transfers
120. Hold Transfers
121. Report TCCS
122. Report RSKM
123. Unconstrained Paths
124. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SoCRobot                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE75U19I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_div[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div[1] } ;
; clk_llc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_llc }    ;
; clk_llc2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_llc2 }   ;
; clk_lsdr   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_lsdr }   ;
; href       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { href }       ;
; odd        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { odd }        ;
; vadr[14]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vadr[14] }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                        ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 121.39 MHz  ; 121.39 MHz      ; clk_llc    ;                                                               ;
; 190.66 MHz  ; 190.66 MHz      ; clk_lsdr   ;                                                               ;
; 376.79 MHz  ; 376.79 MHz      ; clk_div[1] ;                                                               ;
; 510.2 MHz   ; 437.64 MHz      ; vadr[14]   ; limit due to minimum period restriction (tmin)                ;
; 806.45 MHz  ; 250.0 MHz       ; clk_llc2   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; href       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; odd        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_llc    ; -7.238 ; -604.844       ;
; clk_lsdr   ; -4.374 ; -2399.233      ;
; clk_div[1] ; -1.654 ; -44.181        ;
; vadr[14]   ; -0.960 ; -3.552         ;
; clk_llc2   ; -0.240 ; -0.240         ;
; href       ; 0.203  ; 0.000          ;
; odd        ; 0.203  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.489 ; -5.109        ;
; clk_lsdr   ; -0.236 ; -0.236        ;
; clk_llc    ; -0.063 ; -0.063        ;
; clk_llc2   ; -0.031 ; -0.031        ;
; vadr[14]   ; 0.415  ; 0.000         ;
; href       ; 0.449  ; 0.000         ;
; odd        ; 0.449  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -1773.380                    ;
; clk_llc    ; -3.000 ; -259.796                     ;
; clk_llc2   ; -3.000 ; -5.570                       ;
; href       ; -3.000 ; -4.285                       ;
; odd        ; -3.000 ; -4.285                       ;
; clk_div[1] ; -1.285 ; -39.835                      ;
; vadr[14]   ; -1.285 ; -7.710                       ;
+------------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc'                                                                             ;
+--------+--------------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------+--------------+-------------+--------------+------------+------------+
; -7.238 ; Cb_Data1[0]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[1]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[2]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[3]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[4]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[5]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[6]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.238 ; Cb_Data1[7]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.275      ;
; -7.236 ; Cb_Data1[0]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[1]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[2]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[3]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[4]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[5]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[6]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.236 ; Cb_Data1[7]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.273      ;
; -7.234 ; Cb_Data1[0]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[1]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[2]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[3]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[4]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[5]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[6]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.234 ; Cb_Data1[7]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.271      ;
; -7.101 ; Cb_Data1[0]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[1]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[2]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[3]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[4]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[5]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[6]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.101 ; Cb_Data1[7]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.138      ;
; -7.099 ; Cb_Data1[0]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[1]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[2]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[3]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[4]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[5]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[6]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.099 ; Cb_Data1[7]~_Duplicate_1 ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.136      ;
; -7.097 ; Cb_Data1[0]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[1]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[2]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[3]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[4]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[5]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[6]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.097 ; Cb_Data1[7]~_Duplicate_1 ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.039      ; 8.134      ;
; -7.034 ; Cb_Data1[0]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[1]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[2]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[3]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[4]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[5]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[6]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -7.034 ; Cb_Data1[7]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.066      ;
; -6.997 ; Cb_Data1[0]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[1]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[2]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[3]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[4]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[5]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[6]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.997 ; Cb_Data1[7]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.029      ;
; -6.994 ; Cb_Data1[0]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[1]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[2]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[3]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[4]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[5]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[6]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.994 ; Cb_Data1[7]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.026      ;
; -6.987 ; Cb_Data1[0]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[1]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[2]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[3]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[4]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[5]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[6]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.987 ; Cb_Data1[7]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 8.019      ;
; -6.966 ; Cb_Data1[0]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[1]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[2]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[3]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[4]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[5]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[6]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.966 ; Cb_Data1[7]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.034      ; 7.998      ;
; -6.963 ; Cr_Data1[0]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[1]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[2]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[3]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[4]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[5]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[6]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.963 ; Cr_Data1[7]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.990      ;
; -6.961 ; Cr_Data1[0]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.988      ;
; -6.961 ; Cr_Data1[1]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.988      ;
; -6.961 ; Cr_Data1[2]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.988      ;
; -6.961 ; Cr_Data1[3]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.029      ; 7.988      ;
+--------+--------------------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.374 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.428     ; 4.975      ;
; -4.374 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.428     ; 4.975      ;
; -4.374 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.428     ; 4.975      ;
; -4.372 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.422     ; 4.979      ;
; -4.336 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.458     ; 4.907      ;
; -4.336 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.458     ; 4.907      ;
; -4.336 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.458     ; 4.907      ;
; -4.334 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.452     ; 4.911      ;
; -4.317 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.451     ; 4.895      ;
; -4.317 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.451     ; 4.895      ;
; -4.317 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.451     ; 4.895      ;
; -4.315 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.445     ; 4.899      ;
; -4.315 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.448     ; 4.896      ;
; -4.315 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.448     ; 4.896      ;
; -4.315 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.448     ; 4.896      ;
; -4.313 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.442     ; 4.900      ;
; -4.304 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.487     ; 4.846      ;
; -4.304 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.493     ; 4.840      ;
; -4.304 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.493     ; 4.840      ;
; -4.304 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.493     ; 4.840      ;
; -4.290 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.451     ; 4.868      ;
; -4.290 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.451     ; 4.868      ;
; -4.290 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.451     ; 4.868      ;
; -4.288 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.445     ; 4.872      ;
; -4.284 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.459     ; 4.854      ;
; -4.284 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.459     ; 4.854      ;
; -4.284 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.459     ; 4.854      ;
; -4.282 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.453     ; 4.858      ;
; -4.278 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.479     ; 4.828      ;
; -4.278 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.479     ; 4.828      ;
; -4.278 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.479     ; 4.828      ;
; -4.276 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.473     ; 4.832      ;
; -4.262 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.463     ; 4.828      ;
; -4.262 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.463     ; 4.828      ;
; -4.262 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.463     ; 4.828      ;
; -4.260 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.457     ; 4.832      ;
; -4.259 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.446     ; 4.842      ;
; -4.259 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.452     ; 4.836      ;
; -4.259 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.452     ; 4.836      ;
; -4.259 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.452     ; 4.836      ;
; -4.246 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.444     ; 4.831      ;
; -4.246 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.450     ; 4.825      ;
; -4.246 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.450     ; 4.825      ;
; -4.246 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.450     ; 4.825      ;
; -4.245 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.468     ; 4.806      ;
; -4.245 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.468     ; 4.806      ;
; -4.245 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.468     ; 4.806      ;
; -4.245 ; cs[5]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.295      ; 5.579      ;
; -4.245 ; cs[5]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.295      ; 5.579      ;
; -4.245 ; cs[5]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.295      ; 5.579      ;
; -4.243 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.462     ; 4.810      ;
; -4.243 ; cs[5]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.301      ; 5.583      ;
; -4.242 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.464     ; 4.807      ;
; -4.242 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.461     ; 4.810      ;
; -4.242 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.461     ; 4.810      ;
; -4.242 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.461     ; 4.810      ;
; -4.242 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.464     ; 4.807      ;
; -4.242 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.464     ; 4.807      ;
; -4.240 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.455     ; 4.814      ;
; -4.240 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.458     ; 4.811      ;
; -4.240 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.449     ; 4.820      ;
; -4.240 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.455     ; 4.814      ;
; -4.240 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.455     ; 4.814      ;
; -4.240 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.455     ; 4.814      ;
; -4.232 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.431     ; 4.830      ;
; -4.232 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.431     ; 4.830      ;
; -4.232 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.431     ; 4.830      ;
; -4.230 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.425     ; 4.834      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.426     ; 4.832      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.436     ; 4.822      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.442     ; 4.816      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.432     ; 4.826      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.432     ; 4.826      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.432     ; 4.826      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.442     ; 4.816      ;
; -4.229 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.442     ; 4.816      ;
; -4.227 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.470     ; 4.786      ;
; -4.227 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.470     ; 4.786      ;
; -4.227 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.470     ; 4.786      ;
; -4.225 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.464     ; 4.790      ;
; -4.224 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.447     ; 4.806      ;
; -4.224 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.447     ; 4.806      ;
; -4.224 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.447     ; 4.806      ;
; -4.223 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.433     ; 4.819      ;
; -4.223 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.454     ; 4.798      ;
; -4.223 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.454     ; 4.798      ;
; -4.223 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.454     ; 4.798      ;
; -4.223 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.433     ; 4.819      ;
; -4.223 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.433     ; 4.819      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.441     ; 4.810      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.443     ; 4.808      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.472     ; 4.779      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.472     ; 4.779      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.472     ; 4.779      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.443     ; 4.808      ;
; -4.222 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.443     ; 4.808      ;
; -4.221 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.823      ;
; -4.221 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.448     ; 4.802      ;
; -4.221 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.486     ; 4.764      ;
; -4.221 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.486     ; 4.764      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.654 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.575      ;
; -1.559 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.480      ;
; -1.530 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.451      ;
; -1.521 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.442      ;
; -1.520 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.441      ;
; -1.504 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.425      ;
; -1.444 ; href2     ; vdata[5]  ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[6]  ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[8]  ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[9]  ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[13] ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[14] ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.444 ; href2     ; vdata[15] ; href         ; clk_div[1]  ; 1.000        ; -0.099     ; 2.333      ;
; -1.432 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.353      ;
; -1.425 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.346      ;
; -1.398 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[1]  ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[2]  ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[3]  ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[4]  ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[7]  ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.398 ; href2     ; vdata[12] ; href         ; clk_div[1]  ; 1.000        ; -0.094     ; 2.292      ;
; -1.396 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.317      ;
; -1.395 ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.395 ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 1.000        ; -0.085     ; 2.298      ;
; -1.391 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.312      ;
; -1.387 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.308      ;
; -1.386 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.307      ;
; -1.382 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.303      ;
; -1.371 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.292      ;
; -1.370 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.291      ;
; -1.299 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.220      ;
; -1.298 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.219      ;
; -1.291 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.212      ;
; -1.262 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.183      ;
; -1.257 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.257 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.255 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.176      ;
; -1.253 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.174      ;
; -1.252 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.173      ;
; -1.248 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.169      ;
; -1.237 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.158      ;
; -1.236 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.157      ;
; -1.232 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.153      ;
; -1.165 ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.086      ;
; -1.164 ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.085      ;
; -1.160 ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.081      ;
; -1.157 ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.078      ;
; -1.130 ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.051      ;
; -1.128 ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.049      ;
; -1.123 ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.123 ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.121 ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.121 ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.119 ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.040      ;
; -1.118 ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.039      ;
; -1.114 ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.035      ;
; -1.105 ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.026      ;
; -1.103 ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.024      ;
; -1.102 ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.023      ;
; -1.098 ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.019      ;
; -1.036 ; vadr[13]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.957      ;
; -1.031 ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.952      ;
; -1.030 ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.951      ;
; -1.027 ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.948      ;
; -1.026 ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.947      ;
; -1.023 ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.944      ;
; -0.996 ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.996 ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.994 ; vadr[0]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.915      ;
; -0.989 ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.989 ; vadr[2]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.987 ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.987 ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.986 ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.907      ;
; -0.985 ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.906      ;
; -0.984 ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.905      ;
; -0.980 ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.901      ;
; -0.971 ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.971 ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.969 ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.890      ;
; -0.968 ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.889      ;
; -0.964 ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.885      ;
; -0.898 ; vadr[10]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.819      ;
; -0.897 ; vadr[4]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.818      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.960 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.881      ;
; -0.876 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.797      ;
; -0.865 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.786      ;
; -0.836 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.757      ;
; -0.834 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.755      ;
; -0.826 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.747      ;
; -0.822 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.743      ;
; -0.810 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.731      ;
; -0.742 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.663      ;
; -0.733 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.654      ;
; -0.731 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.652      ;
; -0.703 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.624      ;
; -0.702 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.623      ;
; -0.700 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.621      ;
; -0.243 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.164      ;
; -0.228 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.149      ;
; -0.218 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.139      ;
; -0.216 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.137      ;
; -0.197 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.118      ;
; -0.195 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.116      ;
; 0.149  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 0.772      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.240 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.078     ; 1.160      ;
; -0.031 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.776      ; 3.527      ;
; 0.148  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.078     ; 0.772      ;
; 0.498  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.776      ; 3.498      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.203 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.489 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 3.600      ; 3.549      ;
; -0.330 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; -0.330 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 3.600      ; 3.486      ;
; 0.066  ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 3.600      ; 3.604      ;
; 0.086  ; R_int[13] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.852      ; 1.154      ;
; 0.283  ; B_int[19] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.346      ;
; 0.285  ; B_int[19] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.348      ;
; 0.287  ; B_int[15] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.831      ; 1.334      ;
; 0.292  ; G_int[19] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.354      ;
; 0.293  ; R_int[15] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.355      ;
; 0.294  ; G_int[19] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.356      ;
; 0.315  ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.378      ;
; 0.316  ; G_int[15] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.379      ;
; 0.318  ; B_int[18] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.381      ;
; 0.319  ; B_int[18] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.382      ;
; 0.322  ; B_int[18] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.385      ;
; 0.335  ; R_int[16] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.850      ; 1.401      ;
; 0.338  ; R_int[17] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.850      ; 1.404      ;
; 0.343  ; G_int[12] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.406      ;
; 0.349  ; R_int[20] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.852      ; 1.417      ;
; 0.351  ; R_int[20] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.413      ;
; 0.351  ; R_int[20] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.413      ;
; 0.352  ; R_int[20] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.852      ; 1.420      ;
; 0.356  ; B_int[19] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.419      ;
; 0.357  ; B_int[20] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.420      ;
; 0.357  ; B_int[19] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.420      ;
; 0.358  ; B_int[20] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.421      ;
; 0.359  ; B_int[20] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.422      ;
; 0.359  ; B_int[19] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.422      ;
; 0.360  ; B_int[20] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.423      ;
; 0.361  ; B_int[20] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.424      ;
; 0.363  ; G_int[19] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.425      ;
; 0.365  ; G_int[19] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.427      ;
; 0.367  ; R_int[14] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.856      ; 1.439      ;
; 0.369  ; G_int[18] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.852      ; 1.437      ;
; 0.373  ; B_int[17] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.831      ; 1.420      ;
; 0.374  ; R_int[19] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.436      ;
; 0.374  ; R_int[19] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.436      ;
; 0.375  ; R_int[19] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.437      ;
; 0.377  ; B_int[13] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.831      ; 1.424      ;
; 0.382  ; G_int[16] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.445      ;
; 0.384  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[1]  ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[2]  ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[3]  ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[7]  ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.384  ; odd       ; vdata[12] ; odd          ; clk_div[1]  ; 0.000        ; 3.591      ; 4.191      ;
; 0.388  ; B_int[14] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.831      ; 1.435      ;
; 0.397  ; G_int[13] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.460      ;
; 0.398  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.398  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; -0.500       ; 3.600      ; 3.714      ;
; 0.430  ; odd       ; vdata[5]  ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[6]  ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[8]  ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[9]  ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[13] ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[14] ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.430  ; odd       ; vdata[15] ; odd          ; clk_div[1]  ; 0.000        ; 3.585      ; 4.231      ;
; 0.438  ; G_int[18] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.500      ;
; 0.441  ; G_int[18] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.503      ;
; 0.442  ; G_int[18] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.504      ;
; 0.443  ; G_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.505      ;
; 0.444  ; G_int[18] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.506      ;
; 0.446  ; B_int[16] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.831      ; 1.493      ;
; 0.451  ; G_int[19] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.513      ;
; 0.468  ; R_int[18] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.530      ;
; 0.472  ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.535      ;
; 0.474  ; G_int[14] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.537      ;
; 0.478  ; R_int[20] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.846      ; 1.540      ;
; 0.481  ; B_int[18] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.847      ; 1.544      ;
; 0.486  ; G_int[19] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.852      ; 1.554      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.236 ; odd       ; oddframe_d1                                                                                                  ; odd          ; clk_lsdr    ; 0.000        ; 2.871      ; 2.851      ;
; 0.081  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.258      ; 3.824      ;
; 0.098  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.225      ; 3.808      ;
; 0.098  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.238      ; 3.821      ;
; 0.098  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 3.855      ;
; 0.106  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 3.865      ;
; 0.123  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.235      ; 3.843      ;
; 0.125  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 3.885      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a22~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 3.858      ;
; 0.129  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.260      ; 3.874      ;
; 0.134  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 3.895      ;
; 0.141  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.240      ; 3.866      ;
; 0.148  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 3.905      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 3.891      ;
; 0.165  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 3.902      ;
; 0.172  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.899      ;
; 0.172  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.245      ; 3.902      ;
; 0.173  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.240      ; 3.898      ;
; 0.174  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.226      ; 3.885      ;
; 0.178  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 3.915      ;
; 0.181  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.900      ; 3.529      ;
; 0.182  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 3.928      ;
; 0.183  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.239      ; 3.907      ;
; 0.185  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.230      ; 3.900      ;
; 0.185  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a85~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.934      ;
; 0.187  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a70~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.233      ; 3.905      ;
; 0.187  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 3.952      ;
; 0.189  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 3.954      ;
; 0.191  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.212      ; 3.888      ;
; 0.191  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 3.950      ;
; 0.191  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 3.950      ;
; 0.193  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 3.930      ;
; 0.196  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 3.956      ;
; 0.197  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 3.910      ;
; 0.198  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 3.946      ;
; 0.199  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 3.931      ;
; 0.199  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 3.953      ;
; 0.203  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 3.957      ;
; 0.205  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.971      ;
; 0.207  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.249      ; 3.941      ;
; 0.208  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.245      ; 3.938      ;
; 0.210  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.219      ; 3.914      ;
; 0.211  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 3.957      ;
; 0.212  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 3.969      ;
; 0.212  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.235      ; 3.932      ;
; 0.212  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.233      ; 3.930      ;
; 0.213  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a95~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 3.959      ;
; 0.213  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.282      ; 3.980      ;
; 0.214  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.935      ;
; 0.214  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 3.956      ;
; 0.214  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 3.947      ;
; 0.215  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 3.976      ;
; 0.215  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 3.976      ;
; 0.216  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 3.948      ;
; 0.216  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a25~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.965      ;
; 0.218  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.243      ; 3.946      ;
; 0.219  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.940      ;
; 0.219  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.985      ;
; 0.221  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.273      ; 3.979      ;
; 0.221  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 3.981      ;
; 0.221  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 3.981      ;
; 0.221  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.267      ; 3.973      ;
; 0.223  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 3.969      ;
; 0.223  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 3.969      ;
; 0.224  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a27~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.224      ; 3.933      ;
; 0.226  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.253      ; 3.964      ;
; 0.228  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.253      ; 3.966      ;
; 0.229  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.978      ;
; 0.234  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.000      ;
; 0.235  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a65~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 3.948      ;
; 0.236  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.253      ; 3.974      ;
; 0.239  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.005      ;
; 0.245  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.246      ; 3.976      ;
; 0.253  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.241      ; 3.979      ;
; 0.255  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.235      ; 3.975      ;
; 0.255  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.235      ; 3.975      ;
; 0.259  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.227      ; 3.971      ;
; 0.273  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.268      ; 4.026      ;
; 0.273  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.241      ; 3.999      ;
; 0.275  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.245      ; 4.005      ;
; 0.277  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.246      ; 4.008      ;
; 0.277  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.239      ; 4.001      ;
; 0.277  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.239      ; 4.001      ;
; 0.285  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.259      ; 4.029      ;
; 0.285  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.034      ;
; 0.288  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.021      ;
; 0.289  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 4.037      ;
; 0.291  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.057      ;
; 0.291  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 4.033      ;
; 0.291  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 4.033      ;
; 0.293  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.020      ;
; 0.294  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a68~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.027      ;
; 0.295  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 4.016      ;
; 0.295  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 4.016      ;
; 0.300  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.255      ; 4.040      ;
; 0.301  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a64~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 4.022      ;
; 0.303  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.278      ; 4.066      ;
; 0.305  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 4.062      ;
; 0.305  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 4.062      ;
; 0.305  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.065      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc'                                                                               ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; -0.063 ; clk_div[1]               ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.853      ; 3.238      ;
; 0.463  ; Cb_Data1[1]~_Duplicate_2 ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.727      ;
; 0.478  ; clk_div[1]               ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; -0.500       ; 2.853      ; 3.279      ;
; 0.482  ; odd                      ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.849      ; 3.547      ;
; 0.609  ; vpo_wrxd2                ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.873      ;
; 0.654  ; vpo_wrxd1                ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.918      ;
; 0.673  ; odd                      ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.849      ; 3.738      ;
; 0.675  ; Y_Data2[1]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.939      ;
; 0.852  ; odd                      ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.853      ; 3.921      ;
; 0.868  ; Cb_Data1[0]~_Duplicate_2 ; B2_int[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.136      ;
; 0.919  ; CodeCnt[0]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 1.181      ;
; 0.920  ; CodeCnt[1]               ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.184      ;
; 0.959  ; CodeCnt[0]               ; X_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.217      ;
; 1.020  ; CodeCnt[1]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 1.282      ;
; 1.051  ; Cb_Data1[2]~_Duplicate_2 ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.319      ;
; 1.056  ; C_int[16]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 0.906      ;
; 1.056  ; C_int[13]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 0.906      ;
; 1.057  ; C_int[17]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 0.907      ;
; 1.058  ; C_int[14]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 0.908      ;
; 1.060  ; C_int[15]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 0.910      ;
; 1.064  ; Cb_Data1[6]~_Duplicate_2 ; C_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.332      ;
; 1.095  ; Cb_Data1[3]~_Duplicate_2 ; C_int[7]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.363      ;
; 1.099  ; C_int[10]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.367      ;
; 1.103  ; C_int[10]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.371      ;
; 1.109  ; Cb_Data1[5]~_Duplicate_2 ; C_int[9]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.377      ;
; 1.191  ; CodeCnt[0]               ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.455      ;
; 1.193  ; CodeCnt[0]               ; X_int[11]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.451      ;
; 1.194  ; CodeCnt[0]               ; X_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.452      ;
; 1.198  ; CodeCnt[0]               ; X_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.456      ;
; 1.205  ; odd                      ; CodeCnt[1] ; odd          ; clk_llc     ; -0.500       ; 2.849      ; 3.770      ;
; 1.206  ; C_int[9]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.474      ;
; 1.210  ; C_int[9]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.478      ;
; 1.227  ; C_int[10]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.495      ;
; 1.227  ; C_int[8]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.495      ;
; 1.231  ; C_int[10]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.499      ;
; 1.231  ; C_int[8]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.499      ;
; 1.239  ; href                     ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.849      ; 4.304      ;
; 1.239  ; CodeCnt[0]               ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.497      ;
; 1.240  ; CodeCnt[0]               ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.498      ;
; 1.249  ; href                     ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.849      ; 4.314      ;
; 1.323  ; Cr_Data1[1]~_Duplicate_2 ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.582      ;
; 1.334  ; C_int[9]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.602      ;
; 1.334  ; C_int[7]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.602      ;
; 1.335  ; CodeCnt[0]               ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.599      ;
; 1.338  ; C_int[9]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.606      ;
; 1.338  ; C_int[7]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.606      ;
; 1.341  ; CodeCnt[1]               ; C_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.528      ; 2.055      ;
; 1.341  ; CodeCnt[1]               ; C_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.528      ; 2.055      ;
; 1.341  ; CodeCnt[1]               ; C_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.528      ; 2.055      ;
; 1.341  ; CodeCnt[1]               ; C_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.528      ; 2.055      ;
; 1.341  ; CodeCnt[1]               ; C_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.528      ; 2.055      ;
; 1.341  ; CodeCnt[1]               ; C_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.528      ; 2.055      ;
; 1.348  ; B2_int[15]               ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 1.593      ;
; 1.355  ; C_int[10]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.623      ;
; 1.355  ; C_int[8]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.623      ;
; 1.359  ; C_int[8]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.627      ;
; 1.365  ; B2_int[13]               ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.063      ; 1.614      ;
; 1.365  ; odd                      ; CodeCnt[0] ; odd          ; clk_llc     ; -0.500       ; 2.849      ; 3.930      ;
; 1.366  ; B2_int[17]               ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.063      ; 1.615      ;
; 1.369  ; B2_int[11]               ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.634      ;
; 1.372  ; B2_int[12]               ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.063      ; 1.621      ;
; 1.373  ; C_int[13]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.223      ;
; 1.376  ; B2_int[16]               ; G_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 1.621      ;
; 1.376  ; C_int[15]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.226      ;
; 1.380  ; B2_int[6]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.648      ;
; 1.384  ; B2_int[6]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.652      ;
; 1.388  ; X_int[13]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.102      ; 1.676      ;
; 1.388  ; C_int[12]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.238      ;
; 1.389  ; B2_int[11]               ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.654      ;
; 1.390  ; C_int[16]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.240      ;
; 1.392  ; C_int[12]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.242      ;
; 1.392  ; C_int[14]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.242      ;
; 1.396  ; C_int[14]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.246      ;
; 1.418  ; href                     ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.853      ; 4.487      ;
; 1.423  ; href2                    ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; -0.538     ; 1.101      ;
; 1.432  ; CodeCnt[1]               ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.690      ;
; 1.433  ; CodeCnt[1]               ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.691      ;
; 1.441  ; CodeCnt[1]               ; X_int[11]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.699      ;
; 1.442  ; CodeCnt[1]               ; X_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.700      ;
; 1.444  ; CodeCnt[1]               ; X_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.702      ;
; 1.458  ; odd                      ; vpo_wrxd1  ; odd          ; clk_llc     ; -0.500       ; 2.853      ; 4.027      ;
; 1.462  ; C_int[9]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.730      ;
; 1.462  ; C_int[7]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.730      ;
; 1.466  ; C_int[7]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.734      ;
; 1.473  ; CodeCnt[1]               ; X_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.731      ;
; 1.483  ; C_int[8]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.751      ;
; 1.497  ; C_int[13]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.347      ;
; 1.500  ; C_int[15]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.350      ;
; 1.501  ; C_int[13]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.351      ;
; 1.502  ; CodeCnt[1]               ; R_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 1.764      ;
; 1.507  ; B2_int[4]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.775      ;
; 1.508  ; B2_int[6]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.776      ;
; 1.511  ; B2_int[4]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.779      ;
; 1.512  ; B2_int[6]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.780      ;
; 1.513  ; CodeCnt[0]               ; X_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.497      ; 2.196      ;
; 1.516  ; C_int[12]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.366      ;
; 1.517  ; B2_int[11]               ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.782      ;
; 1.520  ; C_int[12]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.370      ;
; 1.520  ; C_int[14]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.336     ; 1.370      ;
; 1.535  ; C_int[11]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.799      ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.031 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.885      ; 3.302      ;
; 0.414  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.078      ; 0.678      ;
; 0.461  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.885      ; 3.294      ;
; 0.768  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.078      ; 1.032      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.678      ;
; 0.642 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.905      ;
; 0.643 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.906      ;
; 0.646 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.909      ;
; 0.660 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.923      ;
; 0.662 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.925      ;
; 0.672 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.935      ;
; 0.961 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.224      ;
; 0.962 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.225      ;
; 0.976 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.239      ;
; 0.977 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.240      ;
; 0.977 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.240      ;
; 0.980 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.243      ;
; 0.981 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.244      ;
; 0.981 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.244      ;
; 1.086 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.349      ;
; 1.090 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.353      ;
; 1.104 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.367      ;
; 1.105 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.368      ;
; 1.108 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.371      ;
; 1.109 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.372      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.449 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.449 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_llc ; Rise       ; clk_llc                  ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[1]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[2]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[3]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[4]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[5]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[6]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[7]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[7]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[10]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[11]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[12]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[16]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[17]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[18]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[19]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[20]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[16]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[17]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[18]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[19]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[20]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[10]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[11]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[12]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[7]                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.405  ; 0.625        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.405  ; 0.625        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.298  ; 0.518        ; 0.220          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[12]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[13]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[14]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[15]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[9]                    ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.280  ; 0.468        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[12]                   ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[14]                   ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[15]                   ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[1]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[2]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[3]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[6]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[7]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[8]                    ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[9]                    ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[14]                   ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[15]                   ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[6]                    ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[8]                    ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[9]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[12]                   ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[1]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[2]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[3]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.307  ; 0.527        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[7]                    ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 1.396 ; 1.365 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.807 ; 0.943 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 2.443 ; 2.452 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.886 ; 2.037 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 1.297 ; 1.519 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 2.929 ; 3.385 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.744 ; 3.234 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.535 ; 2.985 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 2.344 ; 2.823 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 2.672 ; 3.139 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.929 ; 3.385 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.340 ; 2.821 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 2.548 ; 2.990 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 2.565 ; 3.025 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.933 ; 3.009 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 6.731 ; 7.231 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 5.059 ; 5.762 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 5.055 ; 5.655 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.628 ; 6.230 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.801 ; 5.435 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.806 ; 5.363 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 4.710 ; 5.323 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.625 ; 5.220 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 4.946 ; 5.595 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 5.315 ; 5.873 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 5.114 ; 5.685 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.731 ; 5.285 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.997 ; 5.632 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.987 ; 5.592 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.731 ; 7.231 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 6.549 ; 7.088 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 6.713 ; 7.215 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 5.261 ; 5.923 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 4.425 ; 5.109 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 4.527 ; 5.143 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.256 ; 0.445 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 2.512 ; 2.509 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; -0.965 ; -0.967 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.300  ; 0.072  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; -1.848 ; -1.879 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -1.269 ; -1.305 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.512 ; -0.735 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -1.035 ; -1.473 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -1.656 ; -2.109 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -1.035 ; -1.473 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -1.495 ; -1.945 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -1.405 ; -1.832 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -1.832 ; -2.302 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -1.353 ; -1.791 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.433 ; -1.875 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -1.474 ; -1.918 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -1.463 ; -1.422 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -2.154 ; -2.636 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -2.743 ; -3.284 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -2.793 ; -3.314 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -2.734 ; -3.202 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -2.406 ; -2.903 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -2.395 ; -2.837 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -2.367 ; -2.861 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -2.154 ; -2.636 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -2.855 ; -3.345 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -2.820 ; -3.326 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -2.685 ; -3.150 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -2.157 ; -2.648 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -2.767 ; -3.206 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -2.535 ; -3.007 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -2.446 ; -2.930 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -5.016 ; -5.532 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -3.795 ; -4.310 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -3.536 ; -4.182 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -3.076 ; -3.732 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -2.339 ; -2.943 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.206  ; 0.051  ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.942 ; -1.900 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 18.301 ; 18.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 14.489 ; 14.661 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 18.301 ; 18.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 14.842 ; 14.838 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 15.015 ; 14.998 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 17.191 ; 17.313 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 13.030 ; 13.085 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 15.541 ; 15.589 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 15.131 ; 15.248 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 14.505 ; 14.615 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 14.130 ; 14.397 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 15.579 ; 15.554 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 15.992 ; 16.023 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 16.867 ; 16.933 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 13.141 ; 13.281 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 13.697 ; 13.855 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 14.049 ; 14.129 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 11.202 ; 11.115 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 13.661 ; 13.635 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 11.995 ; 11.984 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.948 ; 10.914 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 13.481 ; 13.421 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 9.628  ; 9.762  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 9.634  ; 9.665  ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 10.093 ; 10.234 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 13.328 ; 13.301 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 11.752 ; 11.764 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 11.489 ; 11.460 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 11.245 ; 11.338 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 9.824  ; 9.901  ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 10.907 ; 10.882 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 12.084 ; 12.159 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 10.319 ; 10.462 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 11.924 ; 12.142 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 11.323 ; 11.253 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 12.132 ; 12.101 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 12.836 ; 12.889 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 11.230 ; 11.328 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 11.445 ; 11.515 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 9.634  ; 9.665  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 10.652 ; 10.585 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 13.020 ; 13.012 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 8.982  ; 8.992  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.540 ; 10.499 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 12.950 ; 12.916 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 9.265  ; 9.393  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.281  ; 7.212 ; 7.738 ; 7.669  ;
; eamem_csx  ; eamem_data[1]  ; 7.281  ; 7.212 ; 7.738 ; 7.669  ;
; eamem_csx  ; eamem_data[2]  ; 7.417  ; 7.369 ; 7.888 ; 7.840  ;
; eamem_csx  ; eamem_data[3]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[4]  ; 7.809  ; 7.761 ; 8.324 ; 8.276  ;
; eamem_csx  ; eamem_data[5]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[6]  ; 7.880  ; 7.832 ; 8.381 ; 8.333  ;
; eamem_csx  ; eamem_data[7]  ; 7.809  ; 7.761 ; 8.324 ; 8.276  ;
; eamem_csx  ; eamem_data[8]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[9]  ; 7.880  ; 7.832 ; 8.381 ; 8.333  ;
; eamem_csx  ; eamem_data[10] ; 7.880  ; 7.832 ; 8.381 ; 8.333  ;
; eamem_csx  ; eamem_data[11] ; 8.175  ; 8.127 ; 8.668 ; 8.620  ;
; eamem_csx  ; eamem_data[12] ; 7.834  ; 7.786 ; 8.329 ; 8.281  ;
; eamem_csx  ; eamem_data[13] ; 8.207  ; 8.159 ; 8.719 ; 8.671  ;
; eamem_csx  ; eamem_data[14] ; 8.207  ; 8.159 ; 8.719 ; 8.671  ;
; eamem_csx  ; eamem_data[15] ; 7.472  ; 7.424 ; 7.972 ; 7.924  ;
; eamem_csx  ; eamem_waitx    ; 13.953 ;       ;       ; 14.669 ;
+------------+----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.037  ; 6.968 ; 7.485 ; 7.416  ;
; eamem_csx  ; eamem_data[1]  ; 7.037  ; 6.968 ; 7.485 ; 7.416  ;
; eamem_csx  ; eamem_data[2]  ; 7.175  ; 7.127 ; 7.636 ; 7.588  ;
; eamem_csx  ; eamem_data[3]  ; 7.245  ; 7.197 ; 7.735 ; 7.687  ;
; eamem_csx  ; eamem_data[4]  ; 7.551  ; 7.503 ; 8.054 ; 8.006  ;
; eamem_csx  ; eamem_data[5]  ; 7.245  ; 7.197 ; 7.735 ; 7.687  ;
; eamem_csx  ; eamem_data[6]  ; 7.619  ; 7.571 ; 8.109 ; 8.061  ;
; eamem_csx  ; eamem_data[7]  ; 7.551  ; 7.503 ; 8.054 ; 8.006  ;
; eamem_csx  ; eamem_data[8]  ; 7.245  ; 7.197 ; 7.735 ; 7.687  ;
; eamem_csx  ; eamem_data[9]  ; 7.619  ; 7.571 ; 8.109 ; 8.061  ;
; eamem_csx  ; eamem_data[10] ; 7.619  ; 7.571 ; 8.109 ; 8.061  ;
; eamem_csx  ; eamem_data[11] ; 7.902  ; 7.854 ; 8.385 ; 8.337  ;
; eamem_csx  ; eamem_data[12] ; 7.575  ; 7.527 ; 8.060 ; 8.012  ;
; eamem_csx  ; eamem_data[13] ; 7.933  ; 7.885 ; 8.434 ; 8.386  ;
; eamem_csx  ; eamem_data[14] ; 7.933  ; 7.885 ; 8.434 ; 8.386  ;
; eamem_csx  ; eamem_data[15] ; 7.227  ; 7.179 ; 7.717 ; 7.669  ;
; eamem_csx  ; eamem_waitx    ; 13.368 ;       ;       ; 14.014 ;
+------------+----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                        ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 129.53 MHz  ; 129.53 MHz      ; clk_llc    ;                                                               ;
; 219.78 MHz  ; 219.78 MHz      ; clk_lsdr   ;                                                               ;
; 448.43 MHz  ; 437.64 MHz      ; clk_div[1] ; limit due to minimum period restriction (tmin)                ;
; 598.8 MHz   ; 437.64 MHz      ; vadr[14]   ; limit due to minimum period restriction (tmin)                ;
; 912.41 MHz  ; 250.0 MHz       ; clk_llc2   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; href       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; odd        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_llc    ; -6.720 ; -516.214       ;
; clk_lsdr   ; -3.739 ; -2053.258      ;
; clk_div[1] ; -1.230 ; -36.864        ;
; vadr[14]   ; -0.670 ; -2.356         ;
; clk_llc2   ; -0.096 ; -0.096         ;
; href       ; 0.320  ; 0.000          ;
; odd        ; 0.320  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.283 ; -2.957        ;
; clk_lsdr   ; -0.136 ; -0.136        ;
; clk_llc    ; 0.057  ; 0.000         ;
; clk_llc2   ; 0.076  ; 0.000         ;
; vadr[14]   ; 0.354  ; 0.000         ;
; href       ; 0.382  ; 0.000         ;
; odd        ; 0.382  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -1734.340                    ;
; clk_llc    ; -3.000 ; -259.316                     ;
; clk_llc2   ; -3.000 ; -5.570                       ;
; href       ; -3.000 ; -4.285                       ;
; odd        ; -3.000 ; -4.285                       ;
; clk_div[1] ; -1.285 ; -39.835                      ;
; vadr[14]   ; -1.285 ; -7.710                       ;
+------------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc'                                                                ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -6.720 ; Cb_Data1[0] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[1] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[2] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[3] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[4] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[5] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[6] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.720 ; Cb_Data1[7] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.782      ;
; -6.717 ; Cb_Data1[0] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[1] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[2] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[3] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[4] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[5] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[6] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.717 ; Cb_Data1[7] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.779      ;
; -6.716 ; Cb_Data1[0] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[1] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[2] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[3] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[4] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[5] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[6] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.716 ; Cb_Data1[7] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.062      ; 7.778      ;
; -6.484 ; Cb_Data1[0] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[1] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[2] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[3] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[4] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[5] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[6] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.484 ; Cb_Data1[7] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.542      ;
; -6.478 ; Cr_Data1[0] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[1] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[2] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[3] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[4] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[5] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[6] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.478 ; Cr_Data1[7] ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.526      ;
; -6.475 ; Cr_Data1[0] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[1] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[2] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[3] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[4] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[5] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[6] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.475 ; Cr_Data1[7] ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.523      ;
; -6.474 ; Cr_Data1[0] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[1] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[2] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[3] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[4] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[5] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[6] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.474 ; Cr_Data1[7] ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.048      ; 7.522      ;
; -6.472 ; Cb_Data1[0] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[0] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[1] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[2] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[3] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[4] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[5] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[6] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[7] ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[1] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[2] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[3] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[4] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[5] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[6] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.472 ; Cb_Data1[7] ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.530      ;
; -6.468 ; Cb_Data1[0] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[0] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[1] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[2] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[3] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[4] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[5] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[6] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[7] ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[1] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[2] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[3] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[4] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[5] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[6] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.468 ; Cb_Data1[7] ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.526      ;
; -6.462 ; Cb_Data1[0] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[1] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[2] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[3] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[4] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[5] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[6] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.462 ; Cb_Data1[7] ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.058      ; 7.520      ;
; -6.240 ; Cr_Data1[0] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.044      ; 7.284      ;
; -6.240 ; Cr_Data1[1] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.044      ; 7.284      ;
; -6.240 ; Cr_Data1[2] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.044      ; 7.284      ;
; -6.240 ; Cr_Data1[3] ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.044      ; 7.284      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.739 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.434     ; 4.323      ;
; -3.739 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.434     ; 4.323      ;
; -3.739 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.434     ; 4.323      ;
; -3.738 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.327      ;
; -3.718 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.423     ; 4.313      ;
; -3.718 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.423     ; 4.313      ;
; -3.718 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.423     ; 4.313      ;
; -3.717 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.418     ; 4.317      ;
; -3.717 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.470     ; 4.265      ;
; -3.717 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.470     ; 4.265      ;
; -3.717 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.470     ; 4.265      ;
; -3.716 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.465     ; 4.269      ;
; -3.703 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.292      ;
; -3.703 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.292      ;
; -3.703 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.292      ;
; -3.702 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.424     ; 4.296      ;
; -3.693 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.284      ;
; -3.693 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.284      ;
; -3.693 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.284      ;
; -3.692 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.422     ; 4.288      ;
; -3.681 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.404     ; 4.295      ;
; -3.681 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.404     ; 4.295      ;
; -3.681 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.404     ; 4.295      ;
; -3.680 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.399     ; 4.299      ;
; -3.679 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.433     ; 4.264      ;
; -3.679 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.433     ; 4.264      ;
; -3.679 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.433     ; 4.264      ;
; -3.678 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.428     ; 4.268      ;
; -3.677 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.266      ;
; -3.677 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.266      ;
; -3.677 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.429     ; 4.266      ;
; -3.676 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.424     ; 4.270      ;
; -3.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.443     ; 4.244      ;
; -3.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.443     ; 4.244      ;
; -3.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.443     ; 4.244      ;
; -3.668 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.438     ; 4.248      ;
; -3.667 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.457     ; 4.228      ;
; -3.667 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.457     ; 4.228      ;
; -3.667 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.457     ; 4.228      ;
; -3.666 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.452     ; 4.232      ;
; -3.663 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.254      ;
; -3.663 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.254      ;
; -3.663 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.254      ;
; -3.662 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.422     ; 4.258      ;
; -3.659 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.432     ; 4.245      ;
; -3.659 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.432     ; 4.245      ;
; -3.659 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.432     ; 4.245      ;
; -3.658 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.427     ; 4.249      ;
; -3.651 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.440     ; 4.229      ;
; -3.651 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.440     ; 4.229      ;
; -3.651 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.440     ; 4.229      ;
; -3.650 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.435     ; 4.233      ;
; -3.647 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.246      ;
; -3.647 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.246      ;
; -3.647 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.246      ;
; -3.646 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.414     ; 4.250      ;
; -3.645 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.424     ; 4.239      ;
; -3.645 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.424     ; 4.239      ;
; -3.645 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.424     ; 4.239      ;
; -3.644 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.243      ;
; -3.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.445     ; 4.216      ;
; -3.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.407     ; 4.254      ;
; -3.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.407     ; 4.254      ;
; -3.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.407     ; 4.254      ;
; -3.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.445     ; 4.216      ;
; -3.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.445     ; 4.216      ;
; -3.642 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.402     ; 4.258      ;
; -3.642 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.440     ; 4.220      ;
; -3.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.240      ;
; -3.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.447     ; 4.212      ;
; -3.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.447     ; 4.212      ;
; -3.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.447     ; 4.212      ;
; -3.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.240      ;
; -3.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.240      ;
; -3.640 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.442     ; 4.216      ;
; -3.640 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.414     ; 4.244      ;
; -3.638 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.237      ;
; -3.638 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.237      ;
; -3.638 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.419     ; 4.237      ;
; -3.637 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.414     ; 4.241      ;
; -3.635 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.450     ; 4.203      ;
; -3.635 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.450     ; 4.203      ;
; -3.635 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.450     ; 4.203      ;
; -3.634 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.445     ; 4.207      ;
; -3.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.431     ; 4.218      ;
; -3.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.439     ; 4.210      ;
; -3.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.439     ; 4.210      ;
; -3.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.439     ; 4.210      ;
; -3.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.431     ; 4.218      ;
; -3.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.431     ; 4.218      ;
; -3.630 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.426     ; 4.222      ;
; -3.630 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.434     ; 4.214      ;
; -3.629 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.405     ; 4.242      ;
; -3.629 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.405     ; 4.242      ;
; -3.629 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.405     ; 4.242      ;
; -3.628 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.400     ; 4.246      ;
; -3.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.409     ; 4.236      ;
; -3.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.409     ; 4.236      ;
; -3.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.409     ; 4.236      ;
; -3.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.404     ; 4.240      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.230 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.163      ;
; -1.215 ; href2     ; vdata[5]  ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[6]  ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[8]  ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[9]  ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[13] ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[14] ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.215 ; href2     ; vdata[15] ; href         ; clk_div[1]  ; 1.000        ; -0.084     ; 2.121      ;
; -1.179 ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.179 ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 1.000        ; -0.070     ; 2.099      ;
; -1.176 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[1]  ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[2]  ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[3]  ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[4]  ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[7]  ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.176 ; href2     ; vdata[12] ; href         ; clk_div[1]  ; 1.000        ; -0.078     ; 2.088      ;
; -1.152 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.085      ;
; -1.149 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.082      ;
; -1.123 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.056      ;
; -1.122 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.055      ;
; -1.089 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.022      ;
; -1.051 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.984      ;
; -1.044 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.977      ;
; -1.041 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.974      ;
; -1.039 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.972      ;
; -1.015 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.948      ;
; -1.014 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.947      ;
; -1.012 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.945      ;
; -0.982 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.915      ;
; -0.981 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.914      ;
; -0.943 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.943 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.936 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.869      ;
; -0.933 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.866      ;
; -0.931 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.931 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.907 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.840      ;
; -0.906 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.906 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.904 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.837      ;
; -0.874 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.807      ;
; -0.873 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.806      ;
; -0.871 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.804      ;
; -0.869 ; href      ; vdata[5]  ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[6]  ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[8]  ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[9]  ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[13] ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[14] ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.869 ; href      ; vdata[15] ; href         ; clk_div[1]  ; 0.500        ; 2.980      ; 4.339      ;
; -0.842 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[1]  ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[2]  ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[3]  ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[4]  ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[7]  ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.842 ; href      ; vdata[12] ; href         ; clk_div[1]  ; 0.500        ; 2.986      ; 4.318      ;
; -0.840 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.840 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.500        ; 2.994      ; 4.324      ;
; -0.835 ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.835 ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.829 ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.762      ;
; -0.828 ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.761      ;
; -0.827 ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.760      ;
; -0.825 ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.758      ;
; -0.823 ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.823 ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.799 ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.799 ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.670 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.604      ;
; -0.603 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.537      ;
; -0.593 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.527      ;
; -0.590 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.524      ;
; -0.589 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.523      ;
; -0.562 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.496      ;
; -0.561 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.495      ;
; -0.529 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.463      ;
; -0.495 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.429      ;
; -0.486 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.420      ;
; -0.485 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.419      ;
; -0.482 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.416      ;
; -0.482 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.416      ;
; -0.481 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.415      ;
; -0.066 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.000      ;
; -0.052 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.986      ;
; -0.041 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.975      ;
; -0.040 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.974      ;
; -0.031 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.965      ;
; -0.029 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.963      ;
; 0.272  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.662      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.096 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.066     ; 1.030      ;
; 0.091  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.396      ; 3.003      ;
; 0.272  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.066     ; 0.662      ;
; 0.421  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.396      ; 3.173      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.320 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.320 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.283 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 3.136      ; 3.249      ;
; -0.191 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; -0.191 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 3.136      ; 3.143      ;
; 0.032  ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 3.136      ; 3.064      ;
; 0.084  ; R_int[13] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.759      ; 1.041      ;
; 0.203  ; B_int[19] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.154      ;
; 0.205  ; B_int[19] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.156      ;
; 0.240  ; G_int[15] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.191      ;
; 0.252  ; R_int[15] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.201      ;
; 0.257  ; B_int[15] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.738      ; 1.193      ;
; 0.265  ; G_int[19] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.214      ;
; 0.267  ; G_int[19] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.216      ;
; 0.268  ; G_int[12] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.219      ;
; 0.270  ; R_int[17] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.758      ; 1.226      ;
; 0.271  ; R_int[19] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.220      ;
; 0.271  ; R_int[19] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.220      ;
; 0.272  ; R_int[19] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.221      ;
; 0.274  ; G_int[19] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.223      ;
; 0.274  ; R_int[16] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.758      ; 1.230      ;
; 0.275  ; G_int[19] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.224      ;
; 0.276  ; G_int[18] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.231      ;
; 0.283  ; R_int[14] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.764      ; 1.245      ;
; 0.283  ; B_int[17] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.738      ; 1.219      ;
; 0.284  ; B_int[19] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.235      ;
; 0.285  ; B_int[19] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.236      ;
; 0.285  ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.236      ;
; 0.287  ; B_int[19] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.238      ;
; 0.288  ; R_int[20] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.243      ;
; 0.288  ; G_int[16] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.239      ;
; 0.289  ; B_int[18] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.240      ;
; 0.290  ; B_int[18] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.241      ;
; 0.291  ; R_int[20] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.246      ;
; 0.291  ; G_int[13] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.242      ;
; 0.292  ; B_int[13] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.738      ; 1.228      ;
; 0.293  ; B_int[18] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.244      ;
; 0.300  ; B_int[14] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.738      ; 1.236      ;
; 0.307  ; R_int[20] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.256      ;
; 0.308  ; R_int[20] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.257      ;
; 0.324  ; B_int[20] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.275      ;
; 0.326  ; B_int[20] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.277      ;
; 0.327  ; B_int[20] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.278      ;
; 0.327  ; B_int[20] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.278      ;
; 0.329  ; B_int[20] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.280      ;
; 0.385  ; R_int[20] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.334      ;
; 0.386  ; R_int[18] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.335      ;
; 0.390  ; G_int[19] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.339      ;
; 0.390  ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.341      ;
; 0.392  ; G_int[14] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.343      ;
; 0.393  ; G_int[18] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.342      ;
; 0.396  ; B_int[16] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.738      ; 1.332      ;
; 0.397  ; G_int[18] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.346      ;
; 0.397  ; G_int[18] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.346      ;
; 0.400  ; G_int[18] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.349      ;
; 0.400  ; G_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.349      ;
; 0.401  ; G_int[20] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.350      ;
; 0.402  ; G_int[20] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.357      ;
; 0.405  ; R_int[18] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.354      ;
; 0.405  ; G_int[20] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.354      ;
; 0.405  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[1]  ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[2]  ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[3]  ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[7]  ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.405  ; odd       ; vdata[12] ; odd          ; clk_div[1]  ; 0.000        ; 3.127      ; 3.730      ;
; 0.408  ; R_int[18] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.357      ;
; 0.408  ; G_int[20] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.357      ;
; 0.409  ; G_int[19] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.364      ;
; 0.414  ; B_int[18] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.753      ; 1.365      ;
; 0.417  ; R_int[19] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.372      ;
; 0.418  ; R_int[19] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.757      ; 1.373      ;
; 0.443  ; odd       ; vdata[5]  ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[6]  ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[8]  ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[9]  ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[13] ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[14] ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.443  ; odd       ; vdata[15] ; odd          ; clk_div[1]  ; 0.000        ; 3.121      ; 3.762      ;
; 0.499  ; G_int[20] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.448      ;
; 0.502  ; G_int[20] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.751      ; 1.451      ;
; 0.522  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; -0.500       ; 3.136      ; 3.356      ;
; 0.522  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; -0.500       ; 3.136      ; 3.356      ;
; 0.522  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; -0.500       ; 3.136      ; 3.356      ;
; 0.522  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; -0.500       ; 3.136      ; 3.356      ;
; 0.522  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; -0.500       ; 3.136      ; 3.356      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.136 ; odd       ; oddframe_d1                                                                                                  ; odd          ; clk_lsdr    ; 0.000        ; 2.473      ; 2.535      ;
; 0.104  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.347      ;
; 0.112  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.366      ;
; 0.120  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.772      ; 3.325      ;
; 0.122  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.788      ; 3.343      ;
; 0.128  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.809      ; 3.370      ;
; 0.132  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a22~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.363      ;
; 0.137  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.360      ;
; 0.138  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.396      ;
; 0.140  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.358      ;
; 0.154  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.414      ;
; 0.156  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.410      ;
; 0.161  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.423      ;
; 0.168  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.796      ; 3.397      ;
; 0.173  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.403      ;
; 0.177  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.412      ;
; 0.177  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.801      ; 3.411      ;
; 0.184  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.430      ;
; 0.185  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a85~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.432      ;
; 0.186  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.410      ;
; 0.188  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a70~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.783      ; 3.404      ;
; 0.189  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.452      ;
; 0.191  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.442      ;
; 0.192  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.774      ; 3.399      ;
; 0.192  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.422      ;
; 0.194  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.437      ;
; 0.194  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.778      ; 3.405      ;
; 0.196  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.447      ;
; 0.197  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a25~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.444      ;
; 0.197  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.457      ;
; 0.198  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.421      ;
; 0.199  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.801      ; 3.433      ;
; 0.201  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.780      ; 3.414      ;
; 0.201  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.465      ;
; 0.202  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.435      ;
; 0.206  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.761      ; 3.400      ;
; 0.209  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.463      ;
; 0.210  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.434      ;
; 0.210  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.428      ;
; 0.211  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.769      ; 3.413      ;
; 0.211  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.823      ; 3.467      ;
; 0.212  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a95~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.811      ; 3.456      ;
; 0.214  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.815      ; 3.462      ;
; 0.216  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.434      ;
; 0.217  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.783      ; 3.433      ;
; 0.226  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.444      ;
; 0.228  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.808      ; 3.469      ;
; 0.228  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a27~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.774      ; 3.435      ;
; 0.229  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.492      ;
; 0.232  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.490      ;
; 0.232  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.490      ;
; 0.233  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a65~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.777      ; 3.443      ;
; 0.233  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.468      ;
; 0.242  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.803      ; 3.478      ;
; 0.244  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.815      ; 3.492      ;
; 0.246  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.477      ;
; 0.247  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.834      ; 3.514      ;
; 0.247  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.490      ;
; 0.247  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.490      ;
; 0.250  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.512      ;
; 0.250  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.512      ;
; 0.251  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.812      ; 3.496      ;
; 0.253  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.832      ; 3.518      ;
; 0.256  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.516      ;
; 0.256  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.516      ;
; 0.263  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.789      ; 3.485      ;
; 0.275  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.498      ;
; 0.278  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.496      ;
; 0.278  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.496      ;
; 0.280  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a68~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.799      ; 3.512      ;
; 0.294  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.525      ;
; 0.301  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a64~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.786      ; 3.520      ;
; 0.305  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.502      ; 3.213      ;
; 0.314  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.795      ; 3.542      ;
; 0.317  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a76~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.768      ; 3.518      ;
; 0.317  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.540      ;
; 0.317  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.540      ;
; 0.321  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.581      ;
; 0.324  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.547      ;
; 0.326  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.572      ;
; 0.328  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.806      ; 3.567      ;
; 0.329  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.808      ; 3.570      ;
; 0.329  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.808      ; 3.570      ;
; 0.330  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.826      ; 3.589      ;
; 0.331  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.594      ;
; 0.332  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.823      ; 3.588      ;
; 0.333  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.587      ;
; 0.333  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.587      ;
; 0.335  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.586      ;
; 0.335  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.586      ;
; 0.335  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.558      ;
; 0.338  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.556      ;
; 0.338  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.556      ;
; 0.339  ; cs[3]     ; cs[3]                                                                                                        ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.574      ;
; 0.339  ; cs[5]     ; cs[5]                                                                                                        ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.574      ;
; 0.340  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.575      ;
; 0.347  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.826      ; 3.606      ;
; 0.349  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.801      ; 3.583      ;
; 0.350  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.604      ;
; 0.350  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.604      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc'                                                                              ;
+-------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; clk_div[1]               ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.464      ; 2.927      ;
; 0.417 ; Cb_Data1[1]~_Duplicate_2 ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 0.652      ;
; 0.437 ; odd                      ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.460      ; 3.095      ;
; 0.440 ; clk_div[1]               ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; -0.500       ; 2.464      ; 2.810      ;
; 0.543 ; vpo_wrxd2                ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.777      ;
; 0.584 ; vpo_wrxd1                ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.818      ;
; 0.598 ; Y_Data2[1]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.832      ;
; 0.628 ; odd                      ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.460      ; 3.286      ;
; 0.741 ; Cb_Data1[0]~_Duplicate_2 ; B2_int[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 0.980      ;
; 0.785 ; CodeCnt[0]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.017      ;
; 0.800 ; CodeCnt[1]               ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.034      ;
; 0.825 ; odd                      ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.464      ; 3.487      ;
; 0.829 ; CodeCnt[0]               ; X_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.058      ;
; 0.908 ; CodeCnt[1]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.140      ;
; 0.937 ; Cb_Data1[6]~_Duplicate_2 ; C_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.176      ;
; 0.937 ; Cb_Data1[2]~_Duplicate_2 ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.176      ;
; 0.943 ; C_int[13]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 0.806      ;
; 0.944 ; C_int[17]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 0.807      ;
; 0.944 ; C_int[16]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 0.807      ;
; 0.946 ; C_int[15]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 0.809      ;
; 0.946 ; C_int[14]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 0.809      ;
; 0.948 ; C_int[10]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.187      ;
; 0.962 ; C_int[10]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.201      ;
; 0.964 ; Cb_Data1[3]~_Duplicate_2 ; C_int[7]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.203      ;
; 0.983 ; Cb_Data1[5]~_Duplicate_2 ; C_int[9]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.222      ;
; 1.034 ; C_int[9]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.273      ;
; 1.048 ; CodeCnt[0]               ; X_int[11]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.277      ;
; 1.048 ; CodeCnt[0]               ; X_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.277      ;
; 1.048 ; C_int[9]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.287      ;
; 1.052 ; C_int[10]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.291      ;
; 1.053 ; CodeCnt[0]               ; X_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.282      ;
; 1.053 ; C_int[8]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.292      ;
; 1.066 ; C_int[10]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.305      ;
; 1.067 ; C_int[8]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.306      ;
; 1.075 ; href                     ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.460      ; 3.733      ;
; 1.078 ; CodeCnt[0]               ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.307      ;
; 1.078 ; CodeCnt[0]               ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.312      ;
; 1.079 ; CodeCnt[0]               ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.308      ;
; 1.106 ; href                     ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.460      ; 3.764      ;
; 1.138 ; C_int[9]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.377      ;
; 1.138 ; C_int[7]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.377      ;
; 1.140 ; Cr_Data1[1]~_Duplicate_2 ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.062      ; 1.370      ;
; 1.152 ; C_int[9]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.391      ;
; 1.152 ; C_int[7]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.391      ;
; 1.154 ; B2_int[11]               ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.392      ;
; 1.156 ; C_int[10]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.395      ;
; 1.157 ; CodeCnt[1]               ; C_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.474      ; 1.799      ;
; 1.157 ; CodeCnt[1]               ; C_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.474      ; 1.799      ;
; 1.157 ; CodeCnt[1]               ; C_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.474      ; 1.799      ;
; 1.157 ; CodeCnt[1]               ; C_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.474      ; 1.799      ;
; 1.157 ; CodeCnt[1]               ; C_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.474      ; 1.799      ;
; 1.157 ; CodeCnt[1]               ; C_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.474      ; 1.799      ;
; 1.157 ; C_int[8]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.396      ;
; 1.163 ; B2_int[13]               ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.054      ; 1.385      ;
; 1.167 ; CodeCnt[0]               ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.401      ;
; 1.171 ; B2_int[15]               ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.050      ; 1.389      ;
; 1.171 ; C_int[8]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.410      ;
; 1.173 ; B2_int[12]               ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.054      ; 1.395      ;
; 1.177 ; B2_int[17]               ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.054      ; 1.399      ;
; 1.177 ; B2_int[6]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.416      ;
; 1.186 ; B2_int[16]               ; G_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.050      ; 1.404      ;
; 1.187 ; X_int[13]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.091      ; 1.446      ;
; 1.191 ; B2_int[6]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.430      ;
; 1.217 ; C_int[13]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.080      ;
; 1.220 ; C_int[12]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.083      ;
; 1.222 ; C_int[15]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.085      ;
; 1.222 ; C_int[16]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.085      ;
; 1.224 ; C_int[14]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.087      ;
; 1.232 ; CodeCnt[1]               ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.461      ;
; 1.233 ; CodeCnt[1]               ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.462      ;
; 1.234 ; C_int[12]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.097      ;
; 1.238 ; C_int[14]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.101      ;
; 1.242 ; C_int[9]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.481      ;
; 1.242 ; C_int[7]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.481      ;
; 1.244 ; B2_int[11]               ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.482      ;
; 1.245 ; CodeCnt[1]               ; X_int[11]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.474      ;
; 1.245 ; CodeCnt[1]               ; X_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.474      ;
; 1.248 ; CodeCnt[1]               ; X_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.477      ;
; 1.256 ; C_int[7]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.495      ;
; 1.261 ; C_int[8]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.500      ;
; 1.264 ; CodeCnt[1]               ; X_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.061      ; 1.493      ;
; 1.279 ; href2                    ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; -0.488     ; 0.989      ;
; 1.280 ; B2_int[4]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.519      ;
; 1.281 ; CodeCnt[0]               ; X_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.442      ; 1.891      ;
; 1.281 ; B2_int[6]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.520      ;
; 1.292 ; odd                      ; CodeCnt[1] ; odd          ; clk_llc     ; -0.500       ; 2.460      ; 3.450      ;
; 1.294 ; B2_int[4]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.533      ;
; 1.295 ; B2_int[6]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.534      ;
; 1.301 ; C_int[11]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.536      ;
; 1.303 ; href                     ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.464      ; 3.965      ;
; 1.307 ; C_int[13]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.170      ;
; 1.312 ; C_int[15]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.175      ;
; 1.321 ; C_int[13]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.184      ;
; 1.324 ; C_int[12]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.187      ;
; 1.325 ; CodeCnt[1]               ; R_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.557      ;
; 1.328 ; C_int[14]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.191      ;
; 1.337 ; X_int[14]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.091      ; 1.596      ;
; 1.338 ; C_int[12]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.305     ; 1.201      ;
; 1.346 ; C_int[7]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.585      ;
; 1.347 ; odd                      ; CodeCnt[0] ; odd          ; clk_llc     ; -0.500       ; 2.460      ; 3.505      ;
+-------+--------------------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.487      ; 2.969      ;
; 0.354 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.066      ; 0.588      ;
; 0.428 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.487      ; 2.821      ;
; 0.667 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.066      ; 0.901      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.588      ;
; 0.570 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.804      ;
; 0.573 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.807      ;
; 0.575 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.809      ;
; 0.590 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.824      ;
; 0.595 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.829      ;
; 0.596 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.830      ;
; 0.847 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.081      ;
; 0.848 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.082      ;
; 0.851 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.085      ;
; 0.851 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.085      ;
; 0.851 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.085      ;
; 0.862 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.096      ;
; 0.865 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.099      ;
; 0.865 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.099      ;
; 0.941 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.175      ;
; 0.952 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.186      ;
; 0.955 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.189      ;
; 0.955 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.189      ;
; 0.966 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.200      ;
; 0.969 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.203      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.382 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.382 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_llc ; Rise       ; clk_llc                  ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[1]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[2]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[3]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[4]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[5]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[6]~_Duplicate_1 ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[7]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[7]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[10]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[11]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[12]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; A_int[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[16]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[17]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[18]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[19]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[20]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B1_int[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[16]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[17]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[18]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[19]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[20]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B2_int[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; B_int[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[10]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[11]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[12]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_llc ; Rise       ; C_int[7]                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.398  ; 0.616        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.398  ; 0.616        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.138  ; 0.324        ; 0.186          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.458  ; 0.676        ; 0.218          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
; 0.716  ; 0.716        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.156  ; 0.342        ; 0.186          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.439  ; 0.657        ; 0.218          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                           ;
+--------+--------------+----------------+------------------+------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+------------+------------+--------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[9]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[12]    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[14]    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[15]    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[1]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[2]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[3]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[6]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[7]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[8]     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[9]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]      ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[14]    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[15]    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[6]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[8]     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[9]     ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]     ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]    ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[12]    ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[1]     ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[2]     ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[3]     ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]     ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[7]     ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk  ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk  ;
+--------+--------------+----------------+------------------+------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 1.279 ; 1.339 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.778 ; 1.016 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 2.157 ; 2.399 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.713 ; 1.909 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 1.212 ; 1.425 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 2.512 ; 2.738 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.328 ; 2.575 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.150 ; 2.400 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 1.967 ; 2.267 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 2.271 ; 2.539 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.512 ; 2.738 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 1.964 ; 2.267 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 2.154 ; 2.402 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 2.179 ; 2.426 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.590 ; 2.788 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 5.851 ; 6.101 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 4.513 ; 4.756 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 4.519 ; 4.669 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.031 ; 5.164 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.295 ; 4.464 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.277 ; 4.435 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 4.207 ; 4.373 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.113 ; 4.303 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 4.425 ; 4.614 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 4.747 ; 4.843 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 4.575 ; 4.690 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.203 ; 4.344 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.451 ; 4.640 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.442 ; 4.622 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 5.819 ; 6.092 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 5.704 ; 5.972 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 5.851 ; 6.101 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 4.623 ; 4.849 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.840 ; 4.182 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 3.955 ; 4.188 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.298 ; 0.493 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 2.221 ; 2.372 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; -0.904 ; -0.987 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.161  ; -0.052 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; -1.664 ; -1.834 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -1.105 ; -1.341 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.467 ; -0.822 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.799 ; -1.038 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -1.358 ; -1.640 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.799 ; -1.038 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -1.217 ; -1.469 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -1.141 ; -1.369 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -1.522 ; -1.768 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -1.089 ; -1.325 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.164 ; -1.411 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -1.201 ; -1.443 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -1.271 ; -1.427 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -1.875 ; -2.088 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -2.403 ; -2.644 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -2.450 ; -2.668 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -2.399 ; -2.557 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -2.114 ; -2.304 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -2.086 ; -2.264 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -2.077 ; -2.266 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -1.877 ; -2.088 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -2.516 ; -2.695 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -2.482 ; -2.669 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -2.362 ; -2.515 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -1.875 ; -2.096 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -2.415 ; -2.553 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -2.218 ; -2.409 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -2.078 ; -2.310 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -4.357 ; -4.524 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -3.331 ; -3.486 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -3.056 ; -3.401 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -2.665 ; -3.014 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.994 ; -2.330 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.106  ; -0.061 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.719 ; -1.843 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 16.207 ; 15.758 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 12.819 ; 12.632 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 16.207 ; 15.758 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 13.112 ; 12.750 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 13.053 ; 12.746 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 15.232 ; 15.068 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 11.431 ; 11.256 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 13.612 ; 13.345 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 13.245 ; 13.010 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 12.817 ; 12.743 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 12.461 ; 12.353 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 13.584 ; 13.248 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 13.922 ; 13.569 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 14.990 ; 14.740 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 11.431 ; 11.331 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 12.065 ; 11.865 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 12.409 ; 12.232 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 9.713  ; 9.483  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 12.022 ; 11.566 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 10.454 ; 10.175 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 9.617  ; 9.259  ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 11.898 ; 11.419 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.351  ; 8.289  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 8.334  ; 8.156  ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 8.786  ; 8.629  ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 11.711 ; 11.207 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 10.286 ; 9.901  ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 9.911  ; 9.612  ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 9.774  ; 9.511  ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 8.512  ; 8.308  ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 9.466  ; 9.144  ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 10.547 ; 10.218 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 8.905  ; 8.773  ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 10.416 ; 10.239 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 9.787  ; 9.435  ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 10.589 ; 10.145 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 11.269 ; 10.884 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 9.688  ; 9.584  ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 9.962  ; 9.671  ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 8.334  ; 8.156  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 9.276  ; 8.910  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 11.500 ; 10.918 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 7.746  ; 7.525  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 9.221  ; 8.874  ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 11.397 ; 10.959 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 7.999  ; 7.938  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 6.020  ; 5.949 ; 6.306 ; 6.235  ;
; eamem_csx  ; eamem_data[1]  ; 6.020  ; 5.949 ; 6.306 ; 6.235  ;
; eamem_csx  ; eamem_data[2]  ; 6.109  ; 6.072 ; 6.416 ; 6.379  ;
; eamem_csx  ; eamem_data[3]  ; 6.182  ; 6.145 ; 6.499 ; 6.462  ;
; eamem_csx  ; eamem_data[4]  ; 6.469  ; 6.432 ; 6.782 ; 6.745  ;
; eamem_csx  ; eamem_data[5]  ; 6.182  ; 6.145 ; 6.499 ; 6.462  ;
; eamem_csx  ; eamem_data[6]  ; 6.537  ; 6.500 ; 6.837 ; 6.800  ;
; eamem_csx  ; eamem_data[7]  ; 6.469  ; 6.432 ; 6.782 ; 6.745  ;
; eamem_csx  ; eamem_data[8]  ; 6.182  ; 6.145 ; 6.499 ; 6.462  ;
; eamem_csx  ; eamem_data[9]  ; 6.537  ; 6.500 ; 6.837 ; 6.800  ;
; eamem_csx  ; eamem_data[10] ; 6.537  ; 6.500 ; 6.837 ; 6.800  ;
; eamem_csx  ; eamem_data[11] ; 6.805  ; 6.768 ; 7.084 ; 7.047  ;
; eamem_csx  ; eamem_data[12] ; 6.495  ; 6.458 ; 6.784 ; 6.747  ;
; eamem_csx  ; eamem_data[13] ; 6.830  ; 6.793 ; 7.122 ; 7.085  ;
; eamem_csx  ; eamem_data[14] ; 6.830  ; 6.793 ; 7.122 ; 7.085  ;
; eamem_csx  ; eamem_data[15] ; 6.164  ; 6.127 ; 6.481 ; 6.444  ;
; eamem_csx  ; eamem_waitx    ; 12.175 ;       ;       ; 12.191 ;
+------------+----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 5.816  ; 5.745 ; 6.097 ; 6.026  ;
; eamem_csx  ; eamem_data[1]  ; 5.816  ; 5.745 ; 6.097 ; 6.026  ;
; eamem_csx  ; eamem_data[2]  ; 5.906  ; 5.869 ; 6.207 ; 6.170  ;
; eamem_csx  ; eamem_data[3]  ; 5.976  ; 5.939 ; 6.287 ; 6.250  ;
; eamem_csx  ; eamem_data[4]  ; 6.252  ; 6.215 ; 6.559 ; 6.522  ;
; eamem_csx  ; eamem_data[5]  ; 5.976  ; 5.939 ; 6.287 ; 6.250  ;
; eamem_csx  ; eamem_data[6]  ; 6.317  ; 6.280 ; 6.611 ; 6.574  ;
; eamem_csx  ; eamem_data[7]  ; 6.252  ; 6.215 ; 6.559 ; 6.522  ;
; eamem_csx  ; eamem_data[8]  ; 5.976  ; 5.939 ; 6.287 ; 6.250  ;
; eamem_csx  ; eamem_data[9]  ; 6.317  ; 6.280 ; 6.611 ; 6.574  ;
; eamem_csx  ; eamem_data[10] ; 6.317  ; 6.280 ; 6.611 ; 6.574  ;
; eamem_csx  ; eamem_data[11] ; 6.574  ; 6.537 ; 6.849 ; 6.812  ;
; eamem_csx  ; eamem_data[12] ; 6.277  ; 6.240 ; 6.560 ; 6.523  ;
; eamem_csx  ; eamem_data[13] ; 6.598  ; 6.561 ; 6.885 ; 6.848  ;
; eamem_csx  ; eamem_data[14] ; 6.598  ; 6.561 ; 6.885 ; 6.848  ;
; eamem_csx  ; eamem_data[15] ; 5.959  ; 5.922 ; 6.269 ; 6.232  ;
; eamem_csx  ; eamem_waitx    ; 11.627 ;       ;       ; 11.608 ;
+------------+----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_llc    ; -3.119 ; -201.061       ;
; clk_lsdr   ; -1.739 ; -834.452       ;
; clk_div[1] ; -0.546 ; -16.532        ;
; clk_llc2   ; 0.060  ; 0.000          ;
; vadr[14]   ; 0.103  ; 0.000          ;
; href       ; 0.642  ; 0.000          ;
; odd        ; 0.642  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.290 ; -4.372        ;
; clk_lsdr   ; -0.138 ; -0.138        ;
; clk_llc    ; -0.060 ; -0.060        ;
; clk_llc2   ; -0.043 ; -0.043        ;
; vadr[14]   ; 0.181  ; 0.000         ;
; href       ; 0.197  ; 0.000         ;
; odd        ; 0.197  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -883.784                     ;
; clk_llc    ; -3.000 ; -223.449                     ;
; clk_llc2   ; -3.000 ; -5.725                       ;
; odd        ; -3.000 ; -4.184                       ;
; href       ; -3.000 ; -4.130                       ;
; clk_div[1] ; -1.000 ; -31.000                      ;
; vadr[14]   ; -1.000 ; -6.000                       ;
+------------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc'                                                                             ;
+--------+--------------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------+--------------+-------------+--------------+------------+------------+
; -3.119 ; Cb_Data1[0]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[1]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[2]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[3]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[4]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[5]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[6]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.119 ; Cb_Data1[7]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.122      ;
; -3.115 ; Cb_Data1[0]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[1]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[2]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[3]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[4]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[5]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[6]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.115 ; Cb_Data1[7]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.118      ;
; -3.114 ; Cb_Data1[0]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[1]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[2]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[3]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[4]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[5]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[6]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.114 ; Cb_Data1[7]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 4.117      ;
; -3.009 ; Cb_Data1[0]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[1]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[2]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[3]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[4]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[5]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[6]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -3.009 ; Cb_Data1[7]              ; G_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 4.007      ;
; -2.999 ; Cb_Data1[0]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[1]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[2]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[3]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[4]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[5]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[6]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.999 ; Cb_Data1[7]              ; G_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.997      ;
; -2.993 ; Cb_Data1[0]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[1]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[2]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[3]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[4]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[5]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[6]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.993 ; Cb_Data1[7]              ; G_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.991      ;
; -2.991 ; Cb_Data1[0]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[1]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[2]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[3]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[4]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[5]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[6]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.991 ; Cb_Data1[7]              ; R_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.989      ;
; -2.973 ; Cr_Data1[0]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[1]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[2]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[3]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[4]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[5]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[6]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.973 ; Cr_Data1[7]              ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.963      ;
; -2.969 ; Cr_Data1[0]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[1]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[2]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[3]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[4]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[5]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[6]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.969 ; Cr_Data1[7]              ; B_int[20] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.959      ;
; -2.968 ; Cr_Data1[0]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[1]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[2]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[3]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[4]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[5]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[6]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.968 ; Cr_Data1[7]              ; B_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.002      ; 3.958      ;
; -2.967 ; Cb_Data1[0]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[1]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[2]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[3]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[4]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[5]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[6]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.967 ; Cb_Data1[7]              ; R_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.965      ;
; -2.964 ; Cb_Data1[0]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[1]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[2]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[3]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[4]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[5]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[6]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.964 ; Cb_Data1[7]              ; R_int[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.010      ; 3.962      ;
; -2.916 ; Cb_Data1[0]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 3.919      ;
; -2.916 ; Cb_Data1[1]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 3.919      ;
; -2.916 ; Cb_Data1[2]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 3.919      ;
; -2.916 ; Cb_Data1[3]~_Duplicate_1 ; B_int[19] ; clk_llc      ; clk_llc     ; 1.000        ; 0.015      ; 3.919      ;
+--------+--------------------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.739 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.270     ; 2.467      ;
; -1.739 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.270     ; 2.467      ;
; -1.739 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.270     ; 2.467      ;
; -1.737 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.267     ; 2.468      ;
; -1.703 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.303     ; 2.398      ;
; -1.703 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.303     ; 2.398      ;
; -1.703 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.303     ; 2.398      ;
; -1.701 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.399      ;
; -1.698 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.290     ; 2.406      ;
; -1.698 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.290     ; 2.406      ;
; -1.698 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.290     ; 2.406      ;
; -1.696 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.407      ;
; -1.690 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.388      ;
; -1.690 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.388      ;
; -1.690 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.388      ;
; -1.688 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.297     ; 2.389      ;
; -1.680 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.309     ; 2.369      ;
; -1.680 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.309     ; 2.369      ;
; -1.680 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.309     ; 2.369      ;
; -1.678 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.370      ;
; -1.675 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.367      ;
; -1.675 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.367      ;
; -1.675 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.367      ;
; -1.674 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.291     ; 2.381      ;
; -1.674 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.291     ; 2.381      ;
; -1.674 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.291     ; 2.381      ;
; -1.673 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.303     ; 2.368      ;
; -1.672 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.382      ;
; -1.671 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.380      ;
; -1.671 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.380      ;
; -1.671 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.380      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.286     ; 2.381      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.286     ; 2.381      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.378      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.378      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.378      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.286     ; 2.381      ;
; -1.669 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.286     ; 2.381      ;
; -1.667 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.286     ; 2.379      ;
; -1.667 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.283     ; 2.382      ;
; -1.663 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.334     ; 2.327      ;
; -1.663 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.334     ; 2.327      ;
; -1.663 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.334     ; 2.327      ;
; -1.662 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.294     ; 2.366      ;
; -1.662 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.294     ; 2.366      ;
; -1.662 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.294     ; 2.366      ;
; -1.661 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.331     ; 2.328      ;
; -1.660 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.291     ; 2.367      ;
; -1.651 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.319     ; 2.330      ;
; -1.651 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.319     ; 2.330      ;
; -1.651 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.319     ; 2.330      ;
; -1.649 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.316     ; 2.331      ;
; -1.645 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.299     ; 2.344      ;
; -1.645 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.299     ; 2.344      ;
; -1.645 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.299     ; 2.344      ;
; -1.643 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.296     ; 2.345      ;
; -1.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.351      ;
; -1.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.351      ;
; -1.641 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.351      ;
; -1.640 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.323     ; 2.315      ;
; -1.640 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.323     ; 2.315      ;
; -1.640 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.323     ; 2.315      ;
; -1.639 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.285     ; 2.352      ;
; -1.638 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.320     ; 2.316      ;
; -1.636 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.345      ;
; -1.636 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.345      ;
; -1.636 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.289     ; 2.345      ;
; -1.634 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.286     ; 2.346      ;
; -1.633 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.294     ; 2.337      ;
; -1.633 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.294     ; 2.337      ;
; -1.633 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.294     ; 2.337      ;
; -1.631 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.291     ; 2.338      ;
; -1.630 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.340      ;
; -1.630 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.340      ;
; -1.630 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.288     ; 2.340      ;
; -1.629 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.340      ;
; -1.629 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.340      ;
; -1.629 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.340      ;
; -1.628 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.285     ; 2.341      ;
; -1.628 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.312     ; 2.314      ;
; -1.628 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.312     ; 2.314      ;
; -1.628 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.312     ; 2.314      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_datain_reg0   ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.284     ; 2.341      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.297     ; 2.328      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.312     ; 2.313      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.325      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_re_reg       ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.325      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_address_reg0 ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.300     ; 2.325      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.312     ; 2.313      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.312     ; 2.313      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.297     ; 2.328      ;
; -1.627 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.297     ; 2.328      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.309     ; 2.315      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.318      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.337      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.318      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.306     ; 2.318      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_re_reg        ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.337      ;
; -1.626 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_address_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.287     ; 2.337      ;
; -1.625 ; vadr[13]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_datain_reg0  ; clk_div[1]   ; clk_lsdr    ; 1.000        ; -0.297     ; 2.326      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.546 ; href      ; vdata[5]  ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[6]  ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[8]  ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[9]  ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[13] ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[14] ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.546 ; href      ; vdata[15] ; href         ; clk_div[1]  ; 0.500        ; 1.642      ; 2.666      ;
; -0.532 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.532 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.500        ; 1.657      ; 2.667      ;
; -0.523 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[1]  ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[2]  ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[3]  ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[4]  ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[7]  ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.523 ; href      ; vdata[12] ; href         ; clk_div[1]  ; 0.500        ; 1.648      ; 2.649      ;
; -0.295 ; odd       ; vdata[5]  ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[6]  ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[8]  ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[9]  ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[13] ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[14] ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.295 ; odd       ; vdata[15] ; odd          ; clk_div[1]  ; 0.500        ; 1.642      ; 2.415      ;
; -0.281 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.281 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.500        ; 1.657      ; 2.416      ;
; -0.272 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[1]  ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[2]  ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[3]  ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[7]  ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.272 ; odd       ; vdata[12] ; odd          ; clk_div[1]  ; 0.500        ; 1.648      ; 2.398      ;
; -0.230 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.180      ;
; -0.185 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.135      ;
; -0.170 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.120      ;
; -0.166 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.166 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.156 ; href2     ; vdata[5]  ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[6]  ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[8]  ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[9]  ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[13] ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[14] ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.156 ; href2     ; vdata[15] ; href         ; clk_div[1]  ; 1.000        ; -0.047     ; 1.087      ;
; -0.153 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.103      ;
; -0.152 ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.152 ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 1.000        ; -0.032     ; 1.098      ;
; -0.133 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[1]  ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[2]  ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[3]  ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[4]  ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[7]  ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.133 ; href2     ; vdata[12] ; href         ; clk_div[1]  ; 1.000        ; -0.041     ; 1.070      ;
; -0.122 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.072      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc2'                                                              ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.060 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 1.266      ; 1.787      ;
; 0.429 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.037     ; 0.522      ;
; 0.606 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.037     ; 0.345      ;
; 0.767 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 1.266      ; 1.580      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'vadr[14]'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.103 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.848      ;
; 0.143 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.808      ;
; 0.147 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.804      ;
; 0.163 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.788      ;
; 0.167 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.784      ;
; 0.169 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.782      ;
; 0.177 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.774      ;
; 0.179 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.772      ;
; 0.207 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.744      ;
; 0.211 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.740      ;
; 0.211 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.740      ;
; 0.241 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.710      ;
; 0.242 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.709      ;
; 0.243 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.708      ;
; 0.423 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.528      ;
; 0.429 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.522      ;
; 0.435 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.516      ;
; 0.435 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.516      ;
; 0.444 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.507      ;
; 0.445 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.506      ;
; 0.606 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.345      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.642 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.642 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.290 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 1.737      ; 1.652      ;
; -0.282 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.282 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 1.737      ; 1.567      ;
; -0.103 ; R_int[13] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.489      ; 0.498      ;
; -0.011 ; R_int[15] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.582      ;
; -0.007 ; B_int[19] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.588      ;
; -0.005 ; B_int[19] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.590      ;
; -0.004 ; G_int[19] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.589      ;
; -0.003 ; G_int[19] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.590      ;
; -0.001 ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.594      ;
; 0.002  ; B_int[18] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.597      ;
; 0.003  ; R_int[17] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.486      ; 0.601      ;
; 0.004  ; B_int[18] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.599      ;
; 0.005  ; B_int[15] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.468      ; 0.585      ;
; 0.006  ; B_int[18] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.601      ;
; 0.007  ; R_int[16] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.486      ; 0.605      ;
; 0.009  ; G_int[12] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.482      ; 0.603      ;
; 0.011  ; G_int[15] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.482      ; 0.605      ;
; 0.014  ; R_int[14] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.493      ; 0.619      ;
; 0.015  ; B_int[19] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.610      ;
; 0.016  ; B_int[19] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.611      ;
; 0.018  ; B_int[19] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.613      ;
; 0.025  ; R_int[20] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.625      ;
; 0.025  ; R_int[19] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.618      ;
; 0.025  ; R_int[19] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.618      ;
; 0.026  ; R_int[19] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.619      ;
; 0.027  ; R_int[20] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.627      ;
; 0.028  ; R_int[20] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.621      ;
; 0.028  ; R_int[20] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.621      ;
; 0.028  ; G_int[19] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.621      ;
; 0.029  ; G_int[19] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.622      ;
; 0.030  ; G_int[13] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.482      ; 0.624      ;
; 0.031  ; B_int[20] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.626      ;
; 0.032  ; B_int[20] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.627      ;
; 0.032  ; G_int[16] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.482      ; 0.626      ;
; 0.033  ; G_int[18] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.633      ;
; 0.033  ; B_int[20] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.628      ;
; 0.034  ; B_int[20] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.629      ;
; 0.035  ; B_int[20] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.630      ;
; 0.043  ; B_int[13] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.468      ; 0.623      ;
; 0.047  ; B_int[17] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.468      ; 0.627      ;
; 0.048  ; B_int[14] ; vdata[1]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.468      ; 0.628      ;
; 0.069  ; G_int[19] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.662      ;
; 0.069  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[1]  ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[2]  ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[3]  ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[7]  ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.069  ; odd       ; vdata[12] ; odd          ; clk_div[1]  ; 0.000        ; 1.728      ; 1.909      ;
; 0.071  ; G_int[14] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.666      ;
; 0.072  ; R_int[18] ; vdata[15] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.665      ;
; 0.072  ; G_int[18] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.665      ;
; 0.072  ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.482      ; 0.666      ;
; 0.075  ; G_int[18] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.668      ;
; 0.075  ; G_int[18] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.668      ;
; 0.076  ; B_int[18] ; vdata[2]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.483      ; 0.671      ;
; 0.077  ; G_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.670      ;
; 0.078  ; G_int[20] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.678      ;
; 0.078  ; G_int[18] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.671      ;
; 0.078  ; R_int[20] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.671      ;
; 0.079  ; R_int[18] ; vdata[14] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.672      ;
; 0.082  ; R_int[18] ; vdata[13] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.675      ;
; 0.084  ; G_int[20] ; vdata[5]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.677      ;
; 0.085  ; B_int[16] ; vdata[3]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.468      ; 0.665      ;
; 0.085  ; G_int[19] ; vdata[7]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.685      ;
; 0.086  ; R_int[19] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.686      ;
; 0.087  ; R_int[19] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.687      ;
; 0.087  ; G_int[20] ; vdata[8]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.680      ;
; 0.089  ; G_int[20] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.682      ;
; 0.095  ; odd       ; vdata[5]  ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[6]  ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[8]  ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[9]  ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[13] ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[14] ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.095  ; odd       ; vdata[15] ; odd          ; clk_div[1]  ; 0.000        ; 1.721      ; 1.928      ;
; 0.139  ; G_int[20] ; vdata[6]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.732      ;
; 0.141  ; G_int[20] ; vdata[9]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.481      ; 0.734      ;
; 0.151  ; R_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.751      ;
; 0.153  ; R_int[18] ; vdata[12] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.488      ; 0.753      ;
; 0.284  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.284  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.285  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_lsdr'                                                                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.138 ; odd       ; oddframe_d1                                                                                                   ; odd          ; clk_lsdr    ; 0.000        ; 1.308      ; 1.282      ;
; 0.043  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.795      ;
; 0.044  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.814      ;
; 0.053  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.823      ;
; 0.061  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.516      ; 1.811      ;
; 0.061  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.505      ; 1.800      ;
; 0.063  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.337      ; 1.615      ;
; 0.064  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.517      ; 1.815      ;
; 0.068  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.500      ; 1.802      ;
; 0.081  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.494      ; 1.809      ;
; 0.083  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.517      ; 1.834      ;
; 0.089  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.847      ;
; 0.099  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.832      ;
; 0.103  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.483      ; 1.820      ;
; 0.106  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.864      ;
; 0.106  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.876      ;
; 0.111  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.836      ;
; 0.111  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.849      ;
; 0.112  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.882      ;
; 0.116  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a56~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.858      ;
; 0.118  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.519      ; 1.871      ;
; 0.120  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.885      ;
; 0.121  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a63~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.859      ;
; 0.125  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.895      ;
; 0.125  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.886      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.896      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.878      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.881      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.891      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.893      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.891      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.878      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.520      ; 1.880      ;
; 0.126  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.878      ;
; 0.130  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.505      ; 1.869      ;
; 0.131  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.898      ;
; 0.131  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.519      ; 1.884      ;
; 0.133  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.864      ;
; 0.136  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.904      ;
; 0.136  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.878      ;
; 0.138  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.876      ;
; 0.139  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.883      ;
; 0.139  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.907      ;
; 0.139  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.909      ;
; 0.139  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.907      ;
; 0.140  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.513      ; 1.887      ;
; 0.140  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.901      ;
; 0.140  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.884      ;
; 0.140  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.515      ; 1.889      ;
; 0.141  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.879      ;
; 0.142  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.910      ;
; 0.142  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.909      ;
; 0.142  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.911      ;
; 0.142  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.909      ;
; 0.143  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a121~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.500      ; 1.877      ;
; 0.146  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a48~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.915      ;
; 0.146  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.904      ;
; 0.146  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.515      ; 1.895      ;
; 0.146  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.478      ; 1.858      ;
; 0.146  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.888      ;
; 0.147  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.515      ; 1.896      ;
; 0.148  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a52~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.903      ;
; 0.149  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.904      ;
; 0.150  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.496      ; 1.880      ;
; 0.150  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.911      ;
; 0.151  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.513      ; 1.898      ;
; 0.152  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.883      ;
; 0.153  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.480      ; 1.867      ;
; 0.154  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.501      ; 1.889      ;
; 0.154  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a22~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.512      ; 1.900      ;
; 0.156  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a54~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.514      ; 1.904      ;
; 0.158  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a119~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.474      ; 1.866      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.890      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a50~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.927      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.884      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.884      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.493      ; 1.886      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.884      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.890      ;
; 0.159  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.890      ;
; 0.160  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.893      ;
; 0.161  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.496      ; 1.891      ;
; 0.161  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.926      ;
; 0.162  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a58~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.904      ;
; 0.162  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.931      ;
; 0.162  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.465      ; 1.861      ;
; 0.163  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.486      ; 1.883      ;
; 0.164  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.908      ;
; 0.167  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.468      ; 1.869      ;
; 0.167  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.935      ;
; 0.169  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a60~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.888      ;
; 0.169  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.911      ;
; 0.170  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.516      ; 1.920      ;
; 0.170  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a85~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.519      ; 1.923      ;
; 0.170  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.922      ;
; 0.170  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.922      ;
; 0.171  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.513      ; 1.918      ;
; 0.171  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.520      ; 1.925      ;
; 0.172  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.930      ;
; 0.174  ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.517      ; 1.925      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc'                                                                               ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; -0.060 ; clk_div[1]               ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.299      ; 1.454      ;
; 0.197  ; Cb_Data1[1]~_Duplicate_2 ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.317      ;
; 0.258  ; vpo_wrxd2                ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.377      ;
; 0.280  ; vpo_wrxd1                ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.399      ;
; 0.291  ; Y_Data2[1]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.411      ;
; 0.295  ; odd                      ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 1.295      ; 1.702      ;
; 0.344  ; odd                      ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 1.295      ; 1.751      ;
; 0.357  ; odd                      ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 1.299      ; 1.768      ;
; 0.367  ; Cb_Data1[0]~_Duplicate_2 ; B2_int[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.490      ;
; 0.388  ; CodeCnt[0]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.035      ; 0.505      ;
; 0.398  ; CodeCnt[1]               ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.517      ;
; 0.416  ; CodeCnt[0]               ; X_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.529      ;
; 0.445  ; Cb_Data1[6]~_Duplicate_2 ; C_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.568      ;
; 0.445  ; CodeCnt[1]               ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.035      ; 0.562      ;
; 0.446  ; Cb_Data1[2]~_Duplicate_2 ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.569      ;
; 0.456  ; Cb_Data1[3]~_Duplicate_2 ; C_int[7]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.579      ;
; 0.459  ; C_int[16]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.393      ;
; 0.460  ; C_int[13]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.394      ;
; 0.461  ; C_int[15]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.395      ;
; 0.462  ; C_int[17]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.396      ;
; 0.462  ; C_int[14]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.396      ;
; 0.464  ; Cb_Data1[5]~_Duplicate_2 ; C_int[9]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.587      ;
; 0.482  ; C_int[10]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.606      ;
; 0.484  ; C_int[10]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.608      ;
; 0.506  ; CodeCnt[0]               ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.625      ;
; 0.512  ; CodeCnt[0]               ; X_int[11]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.625      ;
; 0.512  ; CodeCnt[0]               ; X_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.625      ;
; 0.516  ; CodeCnt[0]               ; X_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.629      ;
; 0.530  ; C_int[9]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.654      ;
; 0.532  ; C_int[9]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.656      ;
; 0.534  ; CodeCnt[0]               ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.647      ;
; 0.535  ; CodeCnt[0]               ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.648      ;
; 0.542  ; C_int[10]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.666      ;
; 0.543  ; C_int[8]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.667      ;
; 0.544  ; C_int[10]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.668      ;
; 0.545  ; C_int[8]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.669      ;
; 0.559  ; Cr_Data1[1]~_Duplicate_2 ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.033      ; 0.674      ;
; 0.582  ; href                     ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 1.295      ; 1.989      ;
; 0.589  ; CodeCnt[0]               ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.708      ;
; 0.589  ; X_int[13]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.062      ; 0.733      ;
; 0.590  ; C_int[9]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.714      ;
; 0.591  ; C_int[7]                 ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.715      ;
; 0.592  ; C_int[9]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.716      ;
; 0.593  ; C_int[7]                 ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.717      ;
; 0.596  ; B2_int[13]               ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.024      ; 0.702      ;
; 0.596  ; B2_int[11]               ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.718      ;
; 0.596  ; CodeCnt[1]               ; C_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.250      ; 0.928      ;
; 0.596  ; CodeCnt[1]               ; C_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.250      ; 0.928      ;
; 0.596  ; CodeCnt[1]               ; C_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.250      ; 0.928      ;
; 0.596  ; CodeCnt[1]               ; C_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.250      ; 0.928      ;
; 0.596  ; CodeCnt[1]               ; C_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.250      ; 0.928      ;
; 0.596  ; CodeCnt[1]               ; C_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.250      ; 0.928      ;
; 0.598  ; B2_int[11]               ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.720      ;
; 0.601  ; B2_int[17]               ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.024      ; 0.707      ;
; 0.602  ; C_int[10]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.726      ;
; 0.603  ; B2_int[15]               ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.020      ; 0.705      ;
; 0.603  ; C_int[13]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.537      ;
; 0.603  ; C_int[8]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.727      ;
; 0.603  ; B2_int[12]               ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.024      ; 0.709      ;
; 0.604  ; C_int[15]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.538      ;
; 0.605  ; C_int[8]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.729      ;
; 0.609  ; B2_int[16]               ; G_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.020      ; 0.711      ;
; 0.612  ; C_int[12]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.546      ;
; 0.613  ; C_int[16]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.547      ;
; 0.614  ; C_int[12]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.548      ;
; 0.615  ; clk_div[1]               ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; -0.500       ; 1.299      ; 1.629      ;
; 0.616  ; C_int[14]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.550      ;
; 0.616  ; B2_int[6]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.740      ;
; 0.618  ; C_int[14]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.552      ;
; 0.618  ; B2_int[6]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.742      ;
; 0.624  ; CodeCnt[1]               ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.737      ;
; 0.625  ; CodeCnt[1]               ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.738      ;
; 0.627  ; CodeCnt[1]               ; X_int[11]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.740      ;
; 0.627  ; CodeCnt[1]               ; X_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.740      ;
; 0.630  ; CodeCnt[1]               ; X_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.743      ;
; 0.644  ; href                     ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 1.299      ; 2.055      ;
; 0.645  ; CodeCnt[1]               ; X_int[10]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.758      ;
; 0.650  ; C_int[9]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.774      ;
; 0.651  ; C_int[7]                 ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.775      ;
; 0.653  ; C_int[7]                 ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.777      ;
; 0.658  ; B2_int[11]               ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.780      ;
; 0.661  ; C_int[13]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.595      ;
; 0.662  ; C_int[15]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.596      ;
; 0.663  ; C_int[13]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.597      ;
; 0.663  ; C_int[8]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.787      ;
; 0.665  ; CodeCnt[1]               ; R_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.035      ; 0.782      ;
; 0.666  ; X_int[14]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.062      ; 0.810      ;
; 0.672  ; C_int[12]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.606      ;
; 0.674  ; C_int[12]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.608      ;
; 0.674  ; B2_int[4]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.798      ;
; 0.676  ; C_int[11]                ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.796      ;
; 0.676  ; C_int[14]                ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.610      ;
; 0.676  ; B2_int[4]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.800      ;
; 0.676  ; B2_int[6]                ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.800      ;
; 0.678  ; C_int[11]                ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.798      ;
; 0.678  ; B2_int[6]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.802      ;
; 0.684  ; CodeCnt[0]               ; X_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.218      ; 0.984      ;
; 0.685  ; href2                    ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; -0.324     ; 0.473      ;
; 0.708  ; X_int[16]                ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 0.859      ;
; 0.711  ; C_int[7]                 ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.835      ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.043 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 1.320      ; 1.492      ;
; 0.181  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.037      ; 0.300      ;
; 0.329  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.037      ; 0.448      ;
; 0.621  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 1.320      ; 1.656      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.300      ;
; 0.274 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.394      ;
; 0.276 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.395      ;
; 0.280 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.399      ;
; 0.284 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.403      ;
; 0.287 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.406      ;
; 0.418 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.537      ;
; 0.419 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.538      ;
; 0.428 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.547      ;
; 0.429 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.548      ;
; 0.430 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.549      ;
; 0.430 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.549      ;
; 0.431 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.550      ;
; 0.432 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.551      ;
; 0.476 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.595      ;
; 0.478 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.597      ;
; 0.488 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.607      ;
; 0.490 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.609      ;
; 0.490 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.609      ;
; 0.492 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.611      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.197 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.197 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_llc ; Rise       ; clk_llc                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; A_int[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B1_int[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B2_int[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; B_int[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; C_int[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[0]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[1]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[2]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[3]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[4]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[5]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[6]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cb_Data1[7]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; CodeCnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; CodeCnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[0]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_llc ; Rise       ; Cr_Data1[1]              ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 1.043  ; 1.043        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 1.043  ; 1.043        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 1.057  ; 1.057        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.944  ; 0.944        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; href  ; Rise       ; href2        ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.671  ; 0.887        ; 0.216          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.889  ; 0.889        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                           ;
+--------+--------------+----------------+------------------+------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+------------+------------+--------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[9]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[14]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[15]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[6]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[8]     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[9]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[12]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[1]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[2]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[3]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[7]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]    ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]    ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[12]    ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]    ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[14]    ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[15]    ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[1]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[2]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[3]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[6]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[7]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[8]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[9]     ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk  ;
+--------+--------------+----------------+------------------+------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.591 ; 1.016 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.356 ; 0.765 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 1.210 ; 1.546 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 0.972 ; 1.378 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 0.593 ; 1.127 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 1.342 ; 2.161 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 1.252 ; 2.075 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 1.167 ; 1.943 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 1.083 ; 1.867 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 1.244 ; 2.048 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 1.342 ; 2.161 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 1.088 ; 1.875 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 1.157 ; 1.943 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 1.170 ; 1.957 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 1.440 ; 1.857 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 3.256 ; 4.114 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 2.395 ; 3.473 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 2.390 ; 3.434 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 2.666 ; 3.761 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 2.275 ; 3.316 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 2.274 ; 3.325 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 2.231 ; 3.255 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 2.198 ; 3.251 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 2.334 ; 3.405 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 2.448 ; 3.518 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 2.415 ; 3.474 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 2.188 ; 3.217 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 2.322 ; 3.396 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 2.342 ; 3.400 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 3.245 ; 4.109 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 3.144 ; 4.047 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 3.256 ; 4.114 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 2.423 ; 3.408 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 2.085 ; 3.052 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 2.064 ; 3.000 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.106 ; 0.626 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.302 ; 1.657 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; -0.386 ; -0.819 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.252  ; -0.305 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; -0.888 ; -1.274 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.612 ; -1.081 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.325 ; -0.789 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.469 ; -1.244 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -0.761 ; -1.533 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.469 ; -1.244 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -0.676 ; -1.458 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -0.622 ; -1.388 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -0.828 ; -1.609 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -0.583 ; -1.350 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -0.650 ; -1.420 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -0.664 ; -1.445 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.786 ; -1.123 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -0.956 ; -1.813 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -1.255 ; -2.153 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -1.284 ; -2.172 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -1.234 ; -2.112 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -1.100 ; -1.961 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -1.086 ; -1.947 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -1.074 ; -1.937 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -0.978 ; -1.836 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -1.289 ; -2.196 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -1.264 ; -2.155 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -1.218 ; -2.097 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -0.956 ; -1.813 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -1.210 ; -2.089 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -1.133 ; -2.005 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -1.117 ; -1.956 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -2.313 ; -3.190 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -1.736 ; -2.653 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -1.682 ; -2.591 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -1.475 ; -2.404 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.104 ; -1.977 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.108  ; -0.395 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.032 ; -1.366 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 9.010 ; 9.438 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 7.131 ; 7.460 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 9.010 ; 9.438 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 7.168 ; 7.492 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 7.325 ; 7.583 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 8.457 ; 8.756 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 6.336 ; 6.544 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 7.629 ; 7.893 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 7.407 ; 7.758 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 7.153 ; 7.346 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 6.922 ; 7.308 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 7.577 ; 7.847 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 7.778 ; 8.100 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 8.274 ; 8.703 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 6.428 ; 6.698 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 6.632 ; 6.953 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 6.862 ; 7.133 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 5.432 ; 5.620 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 6.548 ; 6.890 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 5.724 ; 5.922 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 5.273 ; 5.605 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 6.490 ; 6.802 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.757 ; 4.962 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 4.661 ; 4.887 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 4.904 ; 5.190 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 6.380 ; 6.845 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 5.623 ; 5.948 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 5.427 ; 5.674 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 5.369 ; 5.699 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 4.709 ; 4.926 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 5.186 ; 5.477 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 5.766 ; 6.146 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 4.928 ; 5.212 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 5.754 ; 6.160 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 5.352 ; 5.594 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 5.707 ; 6.043 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 6.153 ; 6.601 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 5.386 ; 5.611 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 5.465 ; 5.791 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 4.661 ; 4.887 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 5.102 ; 5.406 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 6.180 ; 6.618 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 4.332 ; 4.513 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 5.074 ; 5.383 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 6.226 ; 6.538 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.577 ; 4.775 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.550 ; 3.536 ; 4.321 ; 4.307 ;
; eamem_csx  ; eamem_data[1]  ; 3.550 ; 3.536 ; 4.321 ; 4.307 ;
; eamem_csx  ; eamem_data[2]  ; 3.610 ; 3.609 ; 4.385 ; 4.384 ;
; eamem_csx  ; eamem_data[3]  ; 3.655 ; 3.654 ; 4.436 ; 4.435 ;
; eamem_csx  ; eamem_data[4]  ; 3.805 ; 3.804 ; 4.613 ; 4.612 ;
; eamem_csx  ; eamem_data[5]  ; 3.655 ; 3.654 ; 4.436 ; 4.435 ;
; eamem_csx  ; eamem_data[6]  ; 3.844 ; 3.843 ; 4.652 ; 4.651 ;
; eamem_csx  ; eamem_data[7]  ; 3.805 ; 3.804 ; 4.613 ; 4.612 ;
; eamem_csx  ; eamem_data[8]  ; 3.655 ; 3.654 ; 4.436 ; 4.435 ;
; eamem_csx  ; eamem_data[9]  ; 3.844 ; 3.843 ; 4.652 ; 4.651 ;
; eamem_csx  ; eamem_data[10] ; 3.844 ; 3.843 ; 4.652 ; 4.651 ;
; eamem_csx  ; eamem_data[11] ; 3.991 ; 3.990 ; 4.818 ; 4.817 ;
; eamem_csx  ; eamem_data[12] ; 3.813 ; 3.812 ; 4.616 ; 4.615 ;
; eamem_csx  ; eamem_data[13] ; 3.991 ; 3.990 ; 4.826 ; 4.825 ;
; eamem_csx  ; eamem_data[14] ; 3.991 ; 3.990 ; 4.826 ; 4.825 ;
; eamem_csx  ; eamem_data[15] ; 3.641 ; 3.640 ; 4.420 ; 4.419 ;
; eamem_csx  ; eamem_waitx    ; 6.648 ;       ;       ; 7.875 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.436 ; 3.422 ; 4.198 ; 4.184 ;
; eamem_csx  ; eamem_data[1]  ; 3.436 ; 3.422 ; 4.198 ; 4.184 ;
; eamem_csx  ; eamem_data[2]  ; 3.497 ; 3.496 ; 4.263 ; 4.262 ;
; eamem_csx  ; eamem_data[3]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[4]  ; 3.683 ; 3.682 ; 4.482 ; 4.481 ;
; eamem_csx  ; eamem_data[5]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[6]  ; 3.721 ; 3.720 ; 4.520 ; 4.519 ;
; eamem_csx  ; eamem_data[7]  ; 3.683 ; 3.682 ; 4.482 ; 4.481 ;
; eamem_csx  ; eamem_data[8]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[9]  ; 3.721 ; 3.720 ; 4.520 ; 4.519 ;
; eamem_csx  ; eamem_data[10] ; 3.721 ; 3.720 ; 4.520 ; 4.519 ;
; eamem_csx  ; eamem_data[11] ; 3.862 ; 3.861 ; 4.678 ; 4.677 ;
; eamem_csx  ; eamem_data[12] ; 3.692 ; 3.691 ; 4.484 ; 4.483 ;
; eamem_csx  ; eamem_data[13] ; 3.862 ; 3.861 ; 4.687 ; 4.686 ;
; eamem_csx  ; eamem_data[14] ; 3.862 ; 3.861 ; 4.687 ; 4.686 ;
; eamem_csx  ; eamem_data[15] ; 3.526 ; 3.525 ; 4.296 ; 4.295 ;
; eamem_csx  ; eamem_waitx    ; 6.367 ;       ;       ; 7.542 ;
+------------+----------------+-------+-------+-------+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -7.238    ; -0.489 ; N/A      ; N/A     ; -3.000              ;
;  clk_div[1]      ; -1.654    ; -0.489 ; N/A      ; N/A     ; -1.285              ;
;  clk_llc         ; -7.238    ; -0.063 ; N/A      ; N/A     ; -3.000              ;
;  clk_llc2        ; -0.240    ; -0.043 ; N/A      ; N/A     ; -3.000              ;
;  clk_lsdr        ; -4.374    ; -0.236 ; N/A      ; N/A     ; -3.000              ;
;  href            ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  odd             ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  vadr[14]        ; -0.960    ; 0.181  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -3052.05  ; -5.439 ; 0.0      ; 0.0     ; -2094.861           ;
;  clk_div[1]      ; -44.181   ; -5.109 ; N/A      ; N/A     ; -39.835             ;
;  clk_llc         ; -604.844  ; -0.063 ; N/A      ; N/A     ; -259.796            ;
;  clk_llc2        ; -0.240    ; -0.043 ; N/A      ; N/A     ; -5.725              ;
;  clk_lsdr        ; -2399.233 ; -0.236 ; N/A      ; N/A     ; -1773.380           ;
;  href            ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  odd             ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  vadr[14]        ; -3.552    ; 0.000  ; N/A      ; N/A     ; -7.710              ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 1.396 ; 1.365 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.807 ; 1.016 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 2.443 ; 2.452 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.886 ; 2.037 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 1.297 ; 1.519 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 2.929 ; 3.385 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.744 ; 3.234 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.535 ; 2.985 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 2.344 ; 2.823 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 2.672 ; 3.139 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.929 ; 3.385 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.340 ; 2.821 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 2.548 ; 2.990 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 2.565 ; 3.025 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.933 ; 3.009 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 6.731 ; 7.231 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 5.059 ; 5.762 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 5.055 ; 5.655 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.628 ; 6.230 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.801 ; 5.435 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.806 ; 5.363 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 4.710 ; 5.323 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.625 ; 5.220 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 4.946 ; 5.595 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 5.315 ; 5.873 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 5.114 ; 5.685 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.731 ; 5.285 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.997 ; 5.632 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.987 ; 5.592 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.731 ; 7.231 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 6.549 ; 7.088 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 6.713 ; 7.215 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 5.261 ; 5.923 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 4.425 ; 5.109 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 4.527 ; 5.143 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.298 ; 0.626 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 2.512 ; 2.509 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; -0.386 ; -0.819 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.300  ; 0.072  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; -0.888 ; -1.274 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.612 ; -1.081 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.325 ; -0.735 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.469 ; -1.038 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -0.761 ; -1.533 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.469 ; -1.038 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -0.676 ; -1.458 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -0.622 ; -1.369 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -0.828 ; -1.609 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -0.583 ; -1.325 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -0.650 ; -1.411 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -0.664 ; -1.443 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.786 ; -1.123 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -0.956 ; -1.813 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -1.255 ; -2.153 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -1.284 ; -2.172 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -1.234 ; -2.112 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -1.100 ; -1.961 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -1.086 ; -1.947 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -1.074 ; -1.937 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -0.978 ; -1.836 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -1.289 ; -2.196 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -1.264 ; -2.155 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -1.218 ; -2.097 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -0.956 ; -1.813 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -1.210 ; -2.089 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -1.133 ; -2.005 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -1.117 ; -1.956 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -2.313 ; -3.190 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -1.736 ; -2.653 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -1.682 ; -2.591 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -1.475 ; -2.404 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.104 ; -1.977 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.206  ; 0.051  ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.032 ; -1.366 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 18.301 ; 18.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 14.489 ; 14.661 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 18.301 ; 18.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 14.842 ; 14.838 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 15.015 ; 14.998 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 17.191 ; 17.313 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 13.030 ; 13.085 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 15.541 ; 15.589 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 15.131 ; 15.248 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 14.505 ; 14.615 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 14.130 ; 14.397 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 15.579 ; 15.554 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 15.992 ; 16.023 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 16.867 ; 16.933 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 13.141 ; 13.281 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 13.697 ; 13.855 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 14.049 ; 14.129 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 11.202 ; 11.115 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 13.661 ; 13.635 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 11.995 ; 11.984 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.948 ; 10.914 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 13.481 ; 13.421 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 9.628  ; 9.762  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 4.661 ; 4.887 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 4.904 ; 5.190 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 6.380 ; 6.845 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 5.623 ; 5.948 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 5.427 ; 5.674 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 5.369 ; 5.699 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 4.709 ; 4.926 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 5.186 ; 5.477 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 5.766 ; 6.146 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 4.928 ; 5.212 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 5.754 ; 6.160 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 5.352 ; 5.594 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 5.707 ; 6.043 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 6.153 ; 6.601 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 5.386 ; 5.611 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 5.465 ; 5.791 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 4.661 ; 4.887 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 5.102 ; 5.406 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 6.180 ; 6.618 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 4.332 ; 4.513 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 5.074 ; 5.383 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 6.226 ; 6.538 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.577 ; 4.775 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.281  ; 7.212 ; 7.738 ; 7.669  ;
; eamem_csx  ; eamem_data[1]  ; 7.281  ; 7.212 ; 7.738 ; 7.669  ;
; eamem_csx  ; eamem_data[2]  ; 7.417  ; 7.369 ; 7.888 ; 7.840  ;
; eamem_csx  ; eamem_data[3]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[4]  ; 7.809  ; 7.761 ; 8.324 ; 8.276  ;
; eamem_csx  ; eamem_data[5]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[6]  ; 7.880  ; 7.832 ; 8.381 ; 8.333  ;
; eamem_csx  ; eamem_data[7]  ; 7.809  ; 7.761 ; 8.324 ; 8.276  ;
; eamem_csx  ; eamem_data[8]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[9]  ; 7.880  ; 7.832 ; 8.381 ; 8.333  ;
; eamem_csx  ; eamem_data[10] ; 7.880  ; 7.832 ; 8.381 ; 8.333  ;
; eamem_csx  ; eamem_data[11] ; 8.175  ; 8.127 ; 8.668 ; 8.620  ;
; eamem_csx  ; eamem_data[12] ; 7.834  ; 7.786 ; 8.329 ; 8.281  ;
; eamem_csx  ; eamem_data[13] ; 8.207  ; 8.159 ; 8.719 ; 8.671  ;
; eamem_csx  ; eamem_data[14] ; 8.207  ; 8.159 ; 8.719 ; 8.671  ;
; eamem_csx  ; eamem_data[15] ; 7.472  ; 7.424 ; 7.972 ; 7.924  ;
; eamem_csx  ; eamem_waitx    ; 13.953 ;       ;       ; 14.669 ;
+------------+----------------+--------+-------+-------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.436 ; 3.422 ; 4.198 ; 4.184 ;
; eamem_csx  ; eamem_data[1]  ; 3.436 ; 3.422 ; 4.198 ; 4.184 ;
; eamem_csx  ; eamem_data[2]  ; 3.497 ; 3.496 ; 4.263 ; 4.262 ;
; eamem_csx  ; eamem_data[3]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[4]  ; 3.683 ; 3.682 ; 4.482 ; 4.481 ;
; eamem_csx  ; eamem_data[5]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[6]  ; 3.721 ; 3.720 ; 4.520 ; 4.519 ;
; eamem_csx  ; eamem_data[7]  ; 3.683 ; 3.682 ; 4.482 ; 4.481 ;
; eamem_csx  ; eamem_data[8]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[9]  ; 3.721 ; 3.720 ; 4.520 ; 4.519 ;
; eamem_csx  ; eamem_data[10] ; 3.721 ; 3.720 ; 4.520 ; 4.519 ;
; eamem_csx  ; eamem_data[11] ; 3.862 ; 3.861 ; 4.678 ; 4.677 ;
; eamem_csx  ; eamem_data[12] ; 3.692 ; 3.691 ; 4.484 ; 4.483 ;
; eamem_csx  ; eamem_data[13] ; 3.862 ; 3.861 ; 4.687 ; 4.686 ;
; eamem_csx  ; eamem_data[14] ; 3.862 ; 3.861 ; 4.687 ; 4.686 ;
; eamem_csx  ; eamem_data[15] ; 3.526 ; 3.525 ; 4.296 ; 4.295 ;
; eamem_csx  ; eamem_waitx    ; 6.367 ;       ;       ; 7.542 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_test       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; vpo[0]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[1]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[2]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[3]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[4]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[5]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[6]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[7]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[16]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[17]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[0]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[1]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[2]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[3]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[4]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[5]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[6]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[7]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[8]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[9]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[10]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[11]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[12]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[13]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[14]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[15]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_csx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_lsdr                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; resetx                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; odd                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vref                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_llc                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; href                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_wrx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_rdx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_llc2                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[14]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[15]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[13]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[0]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[1]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[2]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[3]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[4]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[5]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[6]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[7]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[8]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[9]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[10]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[11]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[12]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[15]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[10]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[9]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[13]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[12]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[11]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[14]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[8]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.13 V              ; -0.0573 V           ; 0.181 V                              ; 0.15 V                               ; 6.39e-10 s                  ; 6.21e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.13 V             ; -0.0573 V          ; 0.181 V                             ; 0.15 V                              ; 6.39e-10 s                 ; 6.21e-10 s                 ; No                        ; No                        ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.13 V              ; -0.0573 V           ; 0.181 V                              ; 0.15 V                               ; 6.39e-10 s                  ; 6.21e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.13 V             ; -0.0573 V          ; 0.181 V                             ; 0.15 V                              ; 6.39e-10 s                 ; 6.21e-10 s                 ; No                        ; No                        ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-09 V                   ; 3.24 V              ; -0.21 V             ; 0.177 V                              ; 0.263 V                              ; 2.71e-10 s                  ; 2.23e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.49e-09 V                  ; 3.24 V             ; -0.21 V            ; 0.177 V                             ; 0.263 V                             ; 2.71e-10 s                 ; 2.23e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.06 V                               ; 0.117 V                              ; 8.77e-10 s                  ; 8.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.06 V                              ; 0.117 V                             ; 8.77e-10 s                 ; 8.69e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.06 V                               ; 0.117 V                              ; 8.77e-10 s                  ; 8.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.06 V                              ; 0.117 V                             ; 8.77e-10 s                 ; 8.69e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.13 V              ; -0.108 V            ; 0.148 V                              ; 0.141 V                              ; 3.14e-10 s                  ; 4.03e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.32e-06 V                  ; 3.13 V             ; -0.108 V           ; 0.148 V                             ; 0.141 V                             ; 3.14e-10 s                 ; 4.03e-10 s                 ; Yes                       ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.55 V              ; -0.095 V            ; 0.316 V                              ; 0.321 V                              ; 4.68e-10 s                  ; 4.7e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 3.08e-08 V                  ; 3.55 V             ; -0.095 V           ; 0.316 V                             ; 0.321 V                             ; 4.68e-10 s                 ; 4.7e-10 s                  ; No                        ; Yes                       ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.55 V              ; -0.095 V            ; 0.316 V                              ; 0.321 V                              ; 4.68e-10 s                  ; 4.7e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 3.08e-08 V                  ; 3.55 V             ; -0.095 V           ; 0.316 V                             ; 0.321 V                             ; 4.68e-10 s                 ; 4.7e-10 s                  ; No                        ; Yes                       ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.06e-08 V                   ; 3.75 V              ; -0.275 V            ; 0.43 V                               ; 0.324 V                              ; 1.32e-10 s                  ; 1.98e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.06e-08 V                  ; 3.75 V             ; -0.275 V           ; 0.43 V                              ; 0.324 V                             ; 1.32e-10 s                 ; 1.98e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[1] ; clk_div[1] ; 119      ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_div[1] ; 64       ; 0        ; 0        ; 0        ;
; href       ; clk_div[1] ; 62       ; 31       ; 0        ; 0        ;
; odd        ; clk_div[1] ; 46       ; 46       ; 0        ; 0        ;
; vadr[14]   ; clk_div[1] ; 1        ; 1        ; 0        ; 0        ;
; clk_div[1] ; clk_llc    ; 1        ; 1        ; 0        ; 0        ;
; clk_llc    ; clk_llc    ; 73375    ; 0        ; 0        ; 0        ;
; href       ; clk_llc    ; 6        ; 3        ; 0        ; 0        ;
; odd        ; clk_llc    ; 3        ; 3        ; 0        ; 0        ;
; clk_div[1] ; clk_llc2   ; 1        ; 1        ; 0        ; 0        ;
; clk_llc2   ; clk_llc2   ; 2        ; 0        ; 0        ; 0        ;
; clk_div[1] ; clk_lsdr   ; 2433     ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_lsdr   ; 14       ; 0        ; 0        ; 0        ;
; clk_lsdr   ; clk_lsdr   ; 8884     ; 0        ; 0        ; 0        ;
; odd        ; clk_lsdr   ; 642      ; 1        ; 0        ; 0        ;
; vadr[14]   ; clk_lsdr   ; 641      ; 641      ; 0        ; 0        ;
; href       ; href       ; 1        ; 0        ; 0        ; 0        ;
; odd        ; odd        ; 1        ; 0        ; 0        ; 0        ;
; vadr[14]   ; vadr[14]   ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[1] ; clk_div[1] ; 119      ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_div[1] ; 64       ; 0        ; 0        ; 0        ;
; href       ; clk_div[1] ; 62       ; 31       ; 0        ; 0        ;
; odd        ; clk_div[1] ; 46       ; 46       ; 0        ; 0        ;
; vadr[14]   ; clk_div[1] ; 1        ; 1        ; 0        ; 0        ;
; clk_div[1] ; clk_llc    ; 1        ; 1        ; 0        ; 0        ;
; clk_llc    ; clk_llc    ; 73375    ; 0        ; 0        ; 0        ;
; href       ; clk_llc    ; 6        ; 3        ; 0        ; 0        ;
; odd        ; clk_llc    ; 3        ; 3        ; 0        ; 0        ;
; clk_div[1] ; clk_llc2   ; 1        ; 1        ; 0        ; 0        ;
; clk_llc2   ; clk_llc2   ; 2        ; 0        ; 0        ; 0        ;
; clk_div[1] ; clk_lsdr   ; 2433     ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_lsdr   ; 14       ; 0        ; 0        ; 0        ;
; clk_lsdr   ; clk_lsdr   ; 8884     ; 0        ; 0        ; 0        ;
; odd        ; clk_lsdr   ; 642      ; 1        ; 0        ; 0        ;
; vadr[14]   ; clk_lsdr   ; 641      ; 641      ; 0        ; 0        ;
; href       ; href       ; 1        ; 0        ; 0        ; 0        ;
; odd        ; odd        ; 1        ; 0        ; 0        ; 0        ;
; vadr[14]   ; vadr[14]   ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 3563  ; 3563 ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 212   ; 212  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Aug 08 20:33:15 2016
Info: Command: quartus_sta SoCRobot -c SoCRobot
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoCRobot.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vadr[14] vadr[14]
    Info (332105): create_clock -period 1.000 -name clk_div[1] clk_div[1]
    Info (332105): create_clock -period 1.000 -name href href
    Info (332105): create_clock -period 1.000 -name clk_llc2 clk_llc2
    Info (332105): create_clock -period 1.000 -name clk_lsdr clk_lsdr
    Info (332105): create_clock -period 1.000 -name clk_llc clk_llc
    Info (332105): create_clock -period 1.000 -name odd odd
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.238
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.238            -604.844 clk_llc 
    Info (332119):    -4.374           -2399.233 clk_lsdr 
    Info (332119):    -1.654             -44.181 clk_div[1] 
    Info (332119):    -0.960              -3.552 vadr[14] 
    Info (332119):    -0.240              -0.240 clk_llc2 
    Info (332119):     0.203               0.000 href 
    Info (332119):     0.203               0.000 odd 
Info (332146): Worst-case hold slack is -0.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.489              -5.109 clk_div[1] 
    Info (332119):    -0.236              -0.236 clk_lsdr 
    Info (332119):    -0.063              -0.063 clk_llc 
    Info (332119):    -0.031              -0.031 clk_llc2 
    Info (332119):     0.415               0.000 vadr[14] 
    Info (332119):     0.449               0.000 href 
    Info (332119):     0.449               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1773.380 clk_lsdr 
    Info (332119):    -3.000            -259.796 clk_llc 
    Info (332119):    -3.000              -5.570 clk_llc2 
    Info (332119):    -3.000              -4.285 href 
    Info (332119):    -3.000              -4.285 odd 
    Info (332119):    -1.285             -39.835 clk_div[1] 
    Info (332119):    -1.285              -7.710 vadr[14] 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.720            -516.214 clk_llc 
    Info (332119):    -3.739           -2053.258 clk_lsdr 
    Info (332119):    -1.230             -36.864 clk_div[1] 
    Info (332119):    -0.670              -2.356 vadr[14] 
    Info (332119):    -0.096              -0.096 clk_llc2 
    Info (332119):     0.320               0.000 href 
    Info (332119):     0.320               0.000 odd 
Info (332146): Worst-case hold slack is -0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.283              -2.957 clk_div[1] 
    Info (332119):    -0.136              -0.136 clk_lsdr 
    Info (332119):     0.057               0.000 clk_llc 
    Info (332119):     0.076               0.000 clk_llc2 
    Info (332119):     0.354               0.000 vadr[14] 
    Info (332119):     0.382               0.000 href 
    Info (332119):     0.382               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1734.340 clk_lsdr 
    Info (332119):    -3.000            -259.316 clk_llc 
    Info (332119):    -3.000              -5.570 clk_llc2 
    Info (332119):    -3.000              -4.285 href 
    Info (332119):    -3.000              -4.285 odd 
    Info (332119):    -1.285             -39.835 clk_div[1] 
    Info (332119):    -1.285              -7.710 vadr[14] 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.119            -201.061 clk_llc 
    Info (332119):    -1.739            -834.452 clk_lsdr 
    Info (332119):    -0.546             -16.532 clk_div[1] 
    Info (332119):     0.060               0.000 clk_llc2 
    Info (332119):     0.103               0.000 vadr[14] 
    Info (332119):     0.642               0.000 href 
    Info (332119):     0.642               0.000 odd 
Info (332146): Worst-case hold slack is -0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.290              -4.372 clk_div[1] 
    Info (332119):    -0.138              -0.138 clk_lsdr 
    Info (332119):    -0.060              -0.060 clk_llc 
    Info (332119):    -0.043              -0.043 clk_llc2 
    Info (332119):     0.181               0.000 vadr[14] 
    Info (332119):     0.197               0.000 href 
    Info (332119):     0.197               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -883.784 clk_lsdr 
    Info (332119):    -3.000            -223.449 clk_llc 
    Info (332119):    -3.000              -5.725 clk_llc2 
    Info (332119):    -3.000              -4.184 odd 
    Info (332119):    -3.000              -4.130 href 
    Info (332119):    -1.000             -31.000 clk_div[1] 
    Info (332119):    -1.000              -6.000 vadr[14] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 571 megabytes
    Info: Processing ended: Mon Aug 08 20:33:30 2016
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:14


