----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -7.699 

Tcl Command:
    report_timing -setup -show_routing -multi_corner -file /home/jmeijers/Documents/tseng -panel_name {Setup: pclk_reg_ib} -from_clock [get_clocks { pclk_reg_ib }] -to_clock [get_clocks { pclk_reg_ib }] -npaths 20 -detail path_only

Options:
    -from_clock [get_clocks { pclk_reg_ib }] 
    -to_clock [get_clocks { pclk_reg_ib }] 
    -setup 
    -npaths 20 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: pclk_reg_ib} 
    -file {/home/jmeijers/Documents/tseng} 
    -multi_corner 

Delay Model:
    Slow 1200mV 85C Model

+----------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                   ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -7.699 ; n_n4160   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.611      ;
; -7.687 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.599      ;
; -7.585 ; n_n4160   ; n_n3818 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.497      ;
; -7.582 ; n_n4160   ; n_n3574 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.494      ;
; -7.581 ; n_n4160   ; n_n4040 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.493      ;
; -7.573 ; n_n4159   ; n_n3818 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.485      ;
; -7.570 ; n_n4159   ; n_n3574 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.482      ;
; -7.569 ; n_n4159   ; n_n4040 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.481      ;
; -7.556 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.468      ;
; -7.551 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.463      ;
; -7.548 ; n_n4160   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.460      ;
; -7.538 ; n_n4160   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.450      ;
; -7.536 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.448      ;
; -7.526 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.438      ;
; -7.493 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.405      ;
; -7.486 ; n_n3976   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.078     ; 8.406      ;
; -7.486 ; n_n4160   ; n_n3818 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.398      ;
; -7.483 ; n_n4160   ; n_n3574 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.395      ;
; -7.482 ; n_n4160   ; n_n4040 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.394      ;
; -7.478 ; n_n4159   ; n_n3959 ; pclk_reg_ib  ; pclk_reg_ib ; 1.000        ; -0.086     ; 8.390      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -7.699 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.657            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.699 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.611  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.817       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.563       ; 53         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.657   ; 8.611    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000  ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129  ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.273  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.273  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.398  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.431  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.647  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.647  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.772  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.816  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.914  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   10.154 ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.577 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.577 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.858 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.877 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   11.129 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   11.128 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.553 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.553 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.553 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.657 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -7.687 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.645            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.687 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.599  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.517       ; 41         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.851       ; 56         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.645   ; 8.599    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233  ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.285  ;   0.125  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.318  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.611  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.611  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.015  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.034  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.298  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.298  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.723  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.737  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.816  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.040  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.470  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.470  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.895  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.914  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.156  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.156  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.436  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.455  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.669  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.669  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.949  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.968  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.187  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.187  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.312  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.331  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.609  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.609  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.002  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.035  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.261  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.261  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.386  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.419  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.635  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.635  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.760  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.804  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.902  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   10.142 ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.565 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.565 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.846 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.865 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   11.117 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   11.116 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.541 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.541 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.541 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.645 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -7.585 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3818           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.543            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.585 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;       ;       ;
; Data Delay                ; 8.497  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046 ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.754       ; 44         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.510       ; 53         ; 0.000 ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046   ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046 ; R  ;      ;        ;                                   ; clock network delay ;
; 11.543   ; 8.497   ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000 ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129 ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123 ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425 ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224 ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280 ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393 ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.273  ;   0.226 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.273  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.398  ;   0.125 ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.431  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.647  ;   0.216 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.647  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.772  ;   0.125 ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.819  ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   10.054 ;   0.235 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I2          ; LOCAL_LINE          ;
;   10.054 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datac     ;
;   10.314 ;   0.260 ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.337 ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.422 ;   0.085 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.712 ;   0.290 ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   11.055 ;   0.343 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   11.056 ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N22                ; n_n3817~2|dataa     ;
;   11.456 ;   0.400 ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N22                ; n_n3817~2|combout   ;
;   11.456 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N22                ; CUDA_LCELL_COMB     ;
;   11.456 ;   0.000 ; RR ; IC   ; 1      ; FF_X60_Y17_N23                    ; n_n3818|d           ;
;   11.543 ;   0.087 ; RR ; CELL ; 1      ; FF_X60_Y17_N23                    ; n_n3818             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;                ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;                ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N23 ; n_n3818                 ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -7.582 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3574           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.540            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.582 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;       ;       ;
; Data Delay                ; 8.494  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046 ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.754       ; 44         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.507       ; 53         ; 0.000 ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046   ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046 ; R  ;      ;        ;                                   ; clock network delay ;
; 11.540   ; 8.494   ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000 ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129 ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123 ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425 ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224 ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280 ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393 ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.273  ;   0.226 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.273  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.398  ;   0.125 ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.431  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.647  ;   0.216 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.647  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.772  ;   0.125 ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.819  ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   10.054 ;   0.235 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I2          ; LOCAL_LINE          ;
;   10.054 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datac     ;
;   10.314 ;   0.260 ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.337 ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.422 ;   0.085 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.712 ;   0.290 ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   11.052 ;   0.340 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   11.053 ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N6                 ; n_n3444~2|dataa     ;
;   11.453 ;   0.400 ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N6                 ; n_n3444~2|combout   ;
;   11.453 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   11.453 ;   0.000 ; RR ; IC   ; 1      ; FF_X60_Y17_N7                     ; n_n3574|d           ;
;   11.540 ;   0.087 ; RR ; CELL ; 1      ; FF_X60_Y17_N7                     ; n_n3574             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N7 ; n_n3574                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -7.581 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n4040           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.539            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.581 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;       ;       ;
; Data Delay                ; 8.493  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046 ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.754       ; 44         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.506       ; 53         ; 0.000 ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046   ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046 ; R  ;      ;        ;                                   ; clock network delay ;
; 11.539   ; 8.493   ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000 ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129 ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123 ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425 ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224 ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280 ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393 ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.273  ;   0.226 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.273  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.398  ;   0.125 ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.431  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.647  ;   0.216 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.647  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.772  ;   0.125 ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.819  ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   10.054 ;   0.235 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I2          ; LOCAL_LINE          ;
;   10.054 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datac     ;
;   10.314 ;   0.260 ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.337 ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.422 ;   0.085 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.712 ;   0.290 ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   11.051 ;   0.339 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   11.052 ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N0                 ; n_n3913~2|dataa     ;
;   11.452 ;   0.400 ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N0                 ; n_n3913~2|combout   ;
;   11.452 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N0                 ; CUDA_LCELL_COMB     ;
;   11.452 ;   0.000 ; RR ; IC   ; 1      ; FF_X60_Y17_N1                     ; n_n4040|d           ;
;   11.539 ;   0.087 ; RR ; CELL ; 1      ; FF_X60_Y17_N1                     ; n_n4040             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N1 ; n_n4040                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -7.573 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3818           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.531            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.573 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;       ;       ;
; Data Delay                ; 8.485  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046 ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.454       ; 41         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.798       ; 57         ; 0.000 ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046   ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046 ; R  ;      ;        ;                                   ; clock network delay ;
; 11.531   ; 8.485   ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000 ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115 ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105 ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233 ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.285  ;   0.125 ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.318  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.611  ;   0.293 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.611  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.015  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.034  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.298  ;   0.264 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.298  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.723  ;   0.425 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.737  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.816  ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.040  ;   0.224 ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.470  ;   0.430 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.470  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.895  ;   0.425 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.914  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.156  ;   0.242 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.156  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.436  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.455  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.669  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.669  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.949  ;   0.280 ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.968  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.187  ;   0.219 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.187  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.312  ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.331  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.609  ;   0.278 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.609  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.002  ;   0.393 ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.035  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.261  ;   0.226 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.261  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.386  ;   0.125 ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.419  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.635  ;   0.216 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.635  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.760  ;   0.125 ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.807  ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   10.042 ;   0.235 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I2          ; LOCAL_LINE          ;
;   10.042 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datac     ;
;   10.302 ;   0.260 ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.325 ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.410 ;   0.085 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.700 ;   0.290 ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   11.043 ;   0.343 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   11.044 ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N22                ; n_n3817~2|dataa     ;
;   11.444 ;   0.400 ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N22                ; n_n3817~2|combout   ;
;   11.444 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N22                ; CUDA_LCELL_COMB     ;
;   11.444 ;   0.000 ; RR ; IC   ; 1      ; FF_X60_Y17_N23                    ; n_n3818|d           ;
;   11.531 ;   0.087 ; RR ; CELL ; 1      ; FF_X60_Y17_N23                    ; n_n3818             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;                ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;                ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N23 ; n_n3818                 ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -7.570 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3574           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.528            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.570 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;       ;       ;
; Data Delay                ; 8.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046 ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.454       ; 41         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.795       ; 57         ; 0.000 ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046   ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046 ; R  ;      ;        ;                                   ; clock network delay ;
; 11.528   ; 8.482   ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000 ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115 ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105 ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233 ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.285  ;   0.125 ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.318  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.611  ;   0.293 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.611  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.015  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.034  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.298  ;   0.264 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.298  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.723  ;   0.425 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.737  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.816  ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.040  ;   0.224 ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.470  ;   0.430 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.470  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.895  ;   0.425 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.914  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.156  ;   0.242 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.156  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.436  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.455  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.669  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.669  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.949  ;   0.280 ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.968  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.187  ;   0.219 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.187  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.312  ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.331  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.609  ;   0.278 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.609  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.002  ;   0.393 ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.035  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.261  ;   0.226 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.261  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.386  ;   0.125 ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.419  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.635  ;   0.216 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.635  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.760  ;   0.125 ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.807  ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   10.042 ;   0.235 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I2          ; LOCAL_LINE          ;
;   10.042 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datac     ;
;   10.302 ;   0.260 ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.325 ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.410 ;   0.085 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.700 ;   0.290 ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   11.040 ;   0.340 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   11.041 ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N6                 ; n_n3444~2|dataa     ;
;   11.441 ;   0.400 ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N6                 ; n_n3444~2|combout   ;
;   11.441 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   11.441 ;   0.000 ; RR ; IC   ; 1      ; FF_X60_Y17_N7                     ; n_n3574|d           ;
;   11.528 ;   0.087 ; RR ; CELL ; 1      ; FF_X60_Y17_N7                     ; n_n3574             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N7 ; n_n3574                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -7.569 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n4040           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.527            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.569 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;       ;       ;
; Data Delay                ; 8.481  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046 ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.454       ; 41         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.794       ; 57         ; 0.000 ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046   ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046 ; R  ;      ;        ;                                   ; clock network delay ;
; 11.527   ; 8.481   ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000 ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115 ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105 ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233 ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.285  ;   0.125 ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.318  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.611  ;   0.293 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.611  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.015  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.034  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.298  ;   0.264 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.298  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.723  ;   0.425 ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.737  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.816  ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.040  ;   0.224 ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.470  ;   0.430 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.470  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.895  ;   0.425 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.914  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.156  ;   0.242 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.156  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.436  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.455  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.669  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.669  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.949  ;   0.280 ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.968  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.187  ;   0.219 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.187  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.312  ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.331  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.609  ;   0.278 ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.609  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.002  ;   0.393 ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.035  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.261  ;   0.226 ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.261  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.386  ;   0.125 ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.419  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.635  ;   0.216 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.635  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.760  ;   0.125 ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.807  ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   10.042 ;   0.235 ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I2          ; LOCAL_LINE          ;
;   10.042 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datac     ;
;   10.302 ;   0.260 ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.325 ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.410 ;   0.085 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.700 ;   0.290 ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   11.039 ;   0.339 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   11.040 ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N0                 ; n_n3913~2|dataa     ;
;   11.440 ;   0.400 ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N0                 ; n_n3913~2|combout   ;
;   11.440 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N0                 ; CUDA_LCELL_COMB     ;
;   11.440 ;   0.000 ; RR ; IC   ; 1      ; FF_X60_Y17_N1                     ; n_n4040|d           ;
;   11.527 ;   0.087 ; RR ; CELL ; 1      ; FF_X60_Y17_N1                     ; n_n4040             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N1 ; n_n4040                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -7.556 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.514            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.556 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.468  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.393       ; 40         ; 0.000  ; 0.443 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.846       ; 57         ; 0.000  ; 0.423 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.514   ; 8.468    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.399  ;   0.121  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.717  ;   0.318  ;    ; RE   ; 4      ; LOCAL_LINE_X61_Y16_N0_I3          ; LOCAL_LINE          ;
;   3.717  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y16_N22                ; n_n4315~0|dataa     ;
;   4.129  ;   0.412  ; FR ; CELL ; 3      ; LCCOMB_X61_Y16_N22                ; n_n4315~0|combout   ;
;   4.180  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y16_N22                ; CUDA_LCELL_COMB     ;
;   4.279  ;   0.099  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y16_N0_I22          ; LE_BUFFER           ;
;   4.566  ;   0.287  ;    ; RE   ; 1      ; C4_X60_Y17_N0_I8                  ; V_SEG4              ;
;   4.919  ;   0.353  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y17_N0_I4  ; LAB_LINE            ;
;   4.918  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N14                ; wire1079~0|datab    ;
;   5.361  ;   0.443  ; RF ; CELL ; 6      ; LCCOMB_X60_Y17_N14                ; wire1079~0|combout  ;
;   5.394  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y17_N14                ; CUDA_LCELL_COMB     ;
;   5.643  ;   0.249  ;    ; RE   ; 3      ; LOCAL_LINE_X60_Y17_N0_I7          ; LOCAL_LINE          ;
;   5.642  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N20                ; n_n4256~0|datac     ;
;   5.903  ;   0.261  ; FR ; CELL ; 5      ; LCCOMB_X60_Y17_N20                ; n_n4256~0|combout   ;
;   5.941  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X60_Y17_N20                ; CUDA_LCELL_COMB     ;
;   6.026  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y17_N0_I21          ; LE_BUFFER           ;
;   6.314  ;   0.288  ;    ; RE   ; 1      ; C4_X60_Y18_N0_I8                  ; V_SEG4              ;
;   6.625  ;   0.311  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I19 ; LAB_LINE            ;
;   6.625  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datad     ;
;   6.764  ;   0.139  ; RF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.783  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.025  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.025  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.305  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.324  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.538  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.538  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.818  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.837  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.056  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.056  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.181  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.200  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.478  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.478  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.871  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.904  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.130  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.130  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.255  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.288  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.504  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.504  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.629  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.673  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.771  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   10.011 ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.434 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.434 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.715 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.734 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.986 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.985 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.410 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.410 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.410 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.514 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -7.551 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.509            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.551 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.463  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.393       ; 40         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.841       ; 57         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.509   ; 8.463    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.399  ;   0.121  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.717  ;   0.318  ;    ; RE   ; 4      ; LOCAL_LINE_X61_Y16_N0_I3          ; LOCAL_LINE          ;
;   3.717  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y16_N22                ; n_n4315~0|dataa     ;
;   4.141  ;   0.424  ; FF ; CELL ; 3      ; LCCOMB_X61_Y16_N22                ; n_n4315~0|combout   ;
;   4.185  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y16_N22                ; CUDA_LCELL_COMB     ;
;   4.273  ;   0.088  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y16_N0_I23          ; LE_BUFFER           ;
;   4.504  ;   0.231  ;    ; RE   ; 1      ; C4_X61_Y17_N0_I9                  ; V_SEG4              ;
;   4.889  ;   0.385  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I0  ; LAB_LINE            ;
;   4.888  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N0                 ; n_n4116~0|datac     ;
;   5.169  ;   0.281  ; FF ; CELL ; 8      ; LCCOMB_X61_Y17_N0                 ; n_n4116~0|combout   ;
;   5.216  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X61_Y17_N0                 ; CUDA_LCELL_COMB     ;
;   5.463  ;   0.247  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I0          ; LOCAL_LINE          ;
;   5.462  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datad     ;
;   5.587  ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.601  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.680  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   5.904  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.334  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.334  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.759  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.778  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.020  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.020  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.300  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.319  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.533  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.533  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.813  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.832  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.051  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.051  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.176  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.195  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.473  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.473  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.866  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.899  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.125  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.125  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.250  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.283  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.499  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.499  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.624  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.668  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.766  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   10.006 ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.429 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.429 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.710 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.729 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.981 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.980 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.405 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.405 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.405 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.509 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -7.548 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.506            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.548 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.460  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.700       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.530       ; 54         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.506   ; 8.460    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000  ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129  ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.275  ;   0.228  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.274  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N12                ; wire1225~0|datad    ;
;   9.424  ;   0.150  ; FR ; CELL ; 2      ; LCCOMB_X61_Y18_N12                ; wire1225~0|combout  ;
;   9.465  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N12                ; CUDA_LCELL_COMB     ;
;   9.652  ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I6          ; LOCAL_LINE          ;
;   9.652  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y18_N18                ; n_n3832~2|datad     ;
;   9.791  ;   0.139  ; RF ; CELL ; 14     ; LCCOMB_X61_Y18_N18                ; n_n3832~2|combout   ;
;   9.833  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N18                ; CUDA_LCELL_COMB     ;
;   9.937  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y18_N0_I18          ; LE_BUFFER           ;
;   10.172 ;   0.235  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I18                 ; V_SEG4              ;
;   10.582 ;   0.410  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I2  ; LAB_LINE            ;
;   10.582 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datad     ;
;   10.707 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.726 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.978 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.977 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.402 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.402 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.402 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.506 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -7.538 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.496            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.538 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.450  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.663       ; 43         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.557       ; 54         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.496   ; 8.450    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000  ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129  ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.167  ;   0.241  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.167  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N20                ; wire901~0|datac     ;
;   7.448  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N20                ; wire901~0|combout   ;
;   7.467  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N20                ; CUDA_LCELL_COMB     ;
;   7.676  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I10         ; LOCAL_LINE          ;
;   7.675  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datad     ;
;   7.800  ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.819  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.038  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.038  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.163  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.182  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.460  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.460  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.853  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.886  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.112  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.112  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.237  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.270  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.486  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.486  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.611  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.655  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.753  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   9.993  ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.416 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.416 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.697 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.716 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.968 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.967 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.392 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.392 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.392 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.496 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -7.536 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.494            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.536 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.448  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.400       ; 40         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.818       ; 57         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.494   ; 8.448    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233  ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.285  ;   0.125  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.318  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.611  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.611  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.015  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.034  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.298  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.298  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.723  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.737  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.816  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.040  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.470  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.470  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.895  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.914  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.156  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.156  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.436  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.455  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.669  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.669  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.949  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.968  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.187  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.187  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.312  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.331  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.609  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.609  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.002  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.035  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.263  ;   0.228  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.262  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N12                ; wire1225~0|datad    ;
;   9.412  ;   0.150  ; FR ; CELL ; 2      ; LCCOMB_X61_Y18_N12                ; wire1225~0|combout  ;
;   9.453  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N12                ; CUDA_LCELL_COMB     ;
;   9.640  ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I6          ; LOCAL_LINE          ;
;   9.640  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y18_N18                ; n_n3832~2|datad     ;
;   9.779  ;   0.139  ; RF ; CELL ; 14     ; LCCOMB_X61_Y18_N18                ; n_n3832~2|combout   ;
;   9.821  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N18                ; CUDA_LCELL_COMB     ;
;   9.925  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y18_N0_I18          ; LE_BUFFER           ;
;   10.160 ;   0.235  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I18                 ; V_SEG4              ;
;   10.570 ;   0.410  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I2  ; LAB_LINE            ;
;   10.570 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datad     ;
;   10.695 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.714 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.966 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.965 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.390 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.390 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.390 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.494 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -7.526 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.484            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.526 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.438  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.363       ; 40         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.845       ; 57         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.484   ; 8.438    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233  ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.285  ;   0.125  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.318  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.611  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.611  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.015  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.034  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.298  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.298  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.723  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.737  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.816  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.040  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.470  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.470  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.895  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.914  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.155  ;   0.241  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.155  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N20                ; wire901~0|datac     ;
;   7.436  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N20                ; wire901~0|combout   ;
;   7.455  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N20                ; CUDA_LCELL_COMB     ;
;   7.664  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I10         ; LOCAL_LINE          ;
;   7.663  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datad     ;
;   7.788  ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.807  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.026  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.026  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.151  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.170  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.448  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.448  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.841  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.874  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.100  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.100  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.225  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.258  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.474  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.474  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.599  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.643  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.741  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   9.981  ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.404 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.404 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.685 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.704 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.956 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.955 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.380 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.380 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.380 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.484 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -7.493 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.451            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.493 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.405  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.418       ; 41         ; 0.000  ; 0.443 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 31    ; 4.757       ; 57         ; 0.000  ; 0.429 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.451   ; 8.405    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233  ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.160  ;   0.429  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.160  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datad     ;
;   4.310  ;   0.150  ; FR ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.351  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.587  ;   0.236  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.587  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.004  ;   0.417  ; RR ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.031  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.245  ;   0.214  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.245  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N30                ; wire908~0|datab     ;
;   5.688  ;   0.443  ; RF ; CELL ; 2      ; LCCOMB_X61_Y17_N30                ; wire908~0|combout   ;
;   5.702  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N30                ; CUDA_LCELL_COMB     ;
;   5.780  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I30          ; LE_BUFFER           ;
;   6.012  ;   0.232  ;    ; RE   ; 1      ; C4_X60_Y18_N0_I11                 ; V_SEG4              ;
;   6.439  ;   0.427  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I31 ; LAB_LINE            ;
;   6.438  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N2                 ; n_n4254~0|datab     ;
;   6.863  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N2                 ; n_n4254~0|combout   ;
;   6.882  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N2                 ; CUDA_LCELL_COMB     ;
;   7.117  ;   0.235  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I1          ; LOCAL_LINE          ;
;   7.117  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datad     ;
;   7.242  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.261  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.475  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.475  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.755  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.774  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   7.993  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   7.993  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.118  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.137  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.415  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.415  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.808  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.841  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.067  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.067  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.192  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.225  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.441  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.441  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.566  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.610  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.708  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   9.948  ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.371 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.371 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.652 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.671 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.923 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.922 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.347 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.347 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.347 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.451 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -7.486 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n3976           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.444            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.486 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.078 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.406  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.038       ; 100        ; 3.038  ; 3.038 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.746       ; 45         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 29    ; 4.429       ; 53         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.038    ; 3.038    ;    ;      ;        ;                                   ; clock path          ;
;   3.038  ;   3.038  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.444   ; 8.406    ;    ;      ;        ;                                   ; data path           ;
;   3.270  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y17_N13                    ; n_n3976             ;
;   3.270  ;   0.000  ; FF ; CELL ; 13     ; FF_X61_Y17_N13                    ; n_n3976|q           ;
;   3.405  ;   0.135  ;    ; RE   ; 4      ; FF_X61_Y17_N13                    ; CUDA_FF             ;
;   3.730  ;   0.325  ;    ; RE   ; 4      ; LOCAL_LINE_X61_Y17_N0_I6          ; LOCAL_LINE          ;
;   3.730  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|dataa     ;
;   4.084  ;   0.354  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.117  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.410  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.410  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   4.814  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   4.833  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.097  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.097  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.522  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.536  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.615  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   5.839  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.269  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.269  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.694  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.713  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   6.955  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   6.955  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.235  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.254  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.468  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.468  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.748  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.767  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   7.986  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   7.986  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.111  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.130  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.408  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.408  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.801  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.834  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.060  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.060  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.185  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.218  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.434  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.434  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.559  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.603  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.701  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   9.941  ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.364 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.364 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.645 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.664 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.916 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.915 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.340 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.340 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.340 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.444 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -7.486 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3818           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.444            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.486 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.398  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.683       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.484       ; 53         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.444   ; 8.398    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000  ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129  ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.275  ;   0.228  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.274  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N12                ; wire1225~0|datad    ;
;   9.424  ;   0.150  ; FR ; CELL ; 2      ; LCCOMB_X61_Y18_N12                ; wire1225~0|combout  ;
;   9.465  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N12                ; CUDA_LCELL_COMB     ;
;   9.652  ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I6          ; LOCAL_LINE          ;
;   9.652  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y18_N18                ; n_n3832~2|datad     ;
;   9.791  ;   0.139  ; RF ; CELL ; 14     ; LCCOMB_X61_Y18_N18                ; n_n3832~2|combout   ;
;   9.838  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N18                ; CUDA_LCELL_COMB     ;
;   10.066 ;   0.228  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I9          ; LOCAL_LINE          ;
;   10.065 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datad     ;
;   10.215 ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.238 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.323 ;   0.085  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.613 ;   0.290  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   10.956 ;   0.343  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   10.957 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N22                ; n_n3817~2|dataa     ;
;   11.357 ;   0.400  ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N22                ; n_n3817~2|combout   ;
;   11.357 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N22                ; CUDA_LCELL_COMB     ;
;   11.357 ;   0.000  ; RR ; IC   ; 1      ; FF_X60_Y17_N23                    ; n_n3818|d           ;
;   11.444 ;   0.087  ; RR ; CELL ; 1      ; FF_X60_Y17_N23                    ; n_n3818             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;                ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;                ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N23 ; n_n3818                 ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -7.483 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n3574           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.441            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.483 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.395  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.683       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.481       ; 53         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.441   ; 8.395    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000  ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129  ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.275  ;   0.228  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.274  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N12                ; wire1225~0|datad    ;
;   9.424  ;   0.150  ; FR ; CELL ; 2      ; LCCOMB_X61_Y18_N12                ; wire1225~0|combout  ;
;   9.465  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N12                ; CUDA_LCELL_COMB     ;
;   9.652  ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I6          ; LOCAL_LINE          ;
;   9.652  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y18_N18                ; n_n3832~2|datad     ;
;   9.791  ;   0.139  ; RF ; CELL ; 14     ; LCCOMB_X61_Y18_N18                ; n_n3832~2|combout   ;
;   9.838  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N18                ; CUDA_LCELL_COMB     ;
;   10.066 ;   0.228  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I9          ; LOCAL_LINE          ;
;   10.065 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datad     ;
;   10.215 ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.238 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.323 ;   0.085  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.613 ;   0.290  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   10.953 ;   0.340  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   10.954 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N6                 ; n_n3444~2|dataa     ;
;   11.354 ;   0.400  ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N6                 ; n_n3444~2|combout   ;
;   11.354 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   11.354 ;   0.000  ; RR ; IC   ; 1      ; FF_X60_Y17_N7                     ; n_n3574|d           ;
;   11.441 ;   0.087  ; RR ; CELL ; 1      ; FF_X60_Y17_N7                     ; n_n3574             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N7 ; n_n3574                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -7.482 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4160           ;
; To Node            ; n_n4040           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.440            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.482 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.394  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 14    ; 3.683       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.480       ; 53         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.440   ; 8.394    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N1                     ; n_n4160             ;
;   3.278  ;   0.000  ; FF ; CELL ; 9      ; FF_X61_Y16_N1                     ; n_n4160|q           ;
;   3.407  ;   0.129  ;    ; RE   ; 4      ; FF_X61_Y16_N1                     ; CUDA_FF             ;
;   3.530  ;   0.123  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y16_N0_I1           ; LE_BUFFER           ;
;   3.872  ;   0.342  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y17_N0_I29 ; LAB_LINE            ;
;   3.872  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|datab     ;
;   4.297  ;   0.425  ; FF ; CELL ; 6      ; LCCOMB_X61_Y17_N6                 ; n_n3741~0|combout   ;
;   4.330  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y17_N6                 ; CUDA_LCELL_COMB     ;
;   4.623  ;   0.293  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y17_N0_I3          ; LOCAL_LINE          ;
;   4.623  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|dataa     ;
;   5.027  ;   0.404  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   5.046  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.310  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.310  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.735  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.749  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.828  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   6.052  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.482  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.482  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.907  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.926  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   7.168  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   7.168  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.448  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.467  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.681  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.681  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.961  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.980  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   8.199  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   8.199  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.324  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.343  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.621  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.621  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   9.014  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   9.047  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.275  ;   0.228  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.274  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N12                ; wire1225~0|datad    ;
;   9.424  ;   0.150  ; FR ; CELL ; 2      ; LCCOMB_X61_Y18_N12                ; wire1225~0|combout  ;
;   9.465  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N12                ; CUDA_LCELL_COMB     ;
;   9.652  ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I6          ; LOCAL_LINE          ;
;   9.652  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X61_Y18_N18                ; n_n3832~2|datad     ;
;   9.791  ;   0.139  ; RF ; CELL ; 14     ; LCCOMB_X61_Y18_N18                ; n_n3832~2|combout   ;
;   9.838  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N18                ; CUDA_LCELL_COMB     ;
;   10.066 ;   0.228  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I9          ; LOCAL_LINE          ;
;   10.065 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N22                ; wire946~0|datad     ;
;   10.215 ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X61_Y18_N22                ; wire946~0|combout   ;
;   10.238 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N22                ; CUDA_LCELL_COMB     ;
;   10.323 ;   0.085  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I22          ; LE_BUFFER           ;
;   10.613 ;   0.290  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I20                 ; V_SEG4              ;
;   10.952 ;   0.339  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I1  ; LAB_LINE            ;
;   10.953 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X60_Y17_N0                 ; n_n3913~2|dataa     ;
;   11.353 ;   0.400  ; RR ; CELL ; 1      ; LCCOMB_X60_Y17_N0                 ; n_n3913~2|combout   ;
;   11.353 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N0                 ; CUDA_LCELL_COMB     ;
;   11.353 ;   0.000  ; RR ; IC   ; 1      ; FF_X60_Y17_N1                     ; n_n4040|d           ;
;   11.440 ;   0.087  ; RR ; CELL ; 1      ; FF_X60_Y17_N1                     ; n_n4040             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N1 ; n_n4040                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -7.478 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; n_n4159           ;
; To Node            ; n_n3959           ;
; Launch Clock       ; pclk_reg_ib       ;
; Latch Clock        ; pclk_reg_ib       ;
; Data Arrival Time  ; 11.436            ;
; Data Required Time ; 3.958             ;
; Slack              ; -7.478 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 8.390  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.046       ; 100        ; 3.046  ; 3.046 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.238       ; 39         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 32    ; 4.921       ; 59         ; 0.000  ; 0.430 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928  ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.046    ; 3.046    ;    ;      ;        ;                                   ; clock path          ;
;   3.046  ;   3.046  ; R  ;      ;        ;                                   ; clock network delay ;
; 11.436   ; 8.390    ;    ;      ;        ;                                   ; data path           ;
;   3.278  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y16_N7                     ; n_n4159             ;
;   3.278  ;   0.000  ; FF ; CELL ; 12     ; FF_X61_Y16_N7                     ; n_n4159|q           ;
;   3.393  ;   0.115  ;    ; RE   ; 3      ; FF_X61_Y16_N7                     ; CUDA_FF             ;
;   3.498  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X61_Y16_N0_I7           ; LE_BUFFER           ;
;   3.731  ;   0.233  ;    ; RE   ; 1      ; C4_X60_Y17_N0_I2                  ; V_SEG4              ;
;   4.159  ;   0.428  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X61_Y17_N0_I26 ; LAB_LINE            ;
;   4.159  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N14                ; wire6250~0|datad    ;
;   4.284  ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X61_Y17_N14                ; wire6250~0|combout  ;
;   4.300  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N14                ; CUDA_LCELL_COMB     ;
;   4.385  ;   0.085  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y17_N0_I15          ; LE_BUFFER           ;
;   4.681  ;   0.296  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y17_N0_I33 ; LAB_LINE            ;
;   4.681  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|datad     ;
;   4.806  ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N24                ; n_n3927~0|combout   ;
;   4.825  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N24                ; CUDA_LCELL_COMB     ;
;   5.089  ;   0.264  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y17_N0_I12         ; LOCAL_LINE          ;
;   5.089  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N4                 ; wire902~0|datab     ;
;   5.514  ;   0.425  ; FF ; CELL ; 2      ; LCCOMB_X61_Y17_N4                 ; wire902~0|combout   ;
;   5.528  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X61_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   5.607  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y17_N0_I4           ; LE_BUFFER           ;
;   5.831  ;   0.224  ;    ; RE   ; 1      ; C4_X61_Y18_N0_I1                  ; V_SEG4              ;
;   6.261  ;   0.430  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y18_N0_I4  ; LAB_LINE            ;
;   6.261  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|datab     ;
;   6.686  ;   0.425  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N8                 ; n_n4231~0|combout   ;
;   6.705  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N8                 ; CUDA_LCELL_COMB     ;
;   6.947  ;   0.242  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I4          ; LOCAL_LINE          ;
;   6.947  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|datac     ;
;   7.227  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X61_Y18_N26                ; wire907~0|combout   ;
;   7.246  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N26                ; CUDA_LCELL_COMB     ;
;   7.460  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I13         ; LOCAL_LINE          ;
;   7.460  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|datac     ;
;   7.740  ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X61_Y18_N16                ; n_n3240~0|combout   ;
;   7.759  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N16                ; CUDA_LCELL_COMB     ;
;   7.978  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I8          ; LOCAL_LINE          ;
;   7.978  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N28                ; wire906~0|datad     ;
;   8.103  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X61_Y18_N28                ; wire906~0|combout   ;
;   8.122  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X61_Y18_N28                ; CUDA_LCELL_COMB     ;
;   8.400  ;   0.278  ;    ; RE   ; 3      ; LOCAL_LINE_X61_Y18_N0_I14         ; LOCAL_LINE          ;
;   8.400  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|datab     ;
;   8.793  ;   0.393  ; FF ; CELL ; 4      ; LCCOMB_X61_Y18_N0                 ; n_n3852~0|combout   ;
;   8.826  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N0                 ; CUDA_LCELL_COMB     ;
;   9.052  ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X61_Y18_N0_I0          ; LOCAL_LINE          ;
;   9.052  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|datad     ;
;   9.177  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y18_N6                 ; n_n3830~0|combout   ;
;   9.210  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y18_N6                 ; CUDA_LCELL_COMB     ;
;   9.426  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y18_N0_I3          ; LOCAL_LINE          ;
;   9.426  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y18_N4                 ; wire6255~0|datad    ;
;   9.551  ;   0.125  ; FF ; CELL ; 12     ; LCCOMB_X61_Y18_N4                 ; wire6255~0|combout  ;
;   9.595  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y18_N4                 ; CUDA_LCELL_COMB     ;
;   9.693  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y18_N0_I5           ; LE_BUFFER           ;
;   9.933  ;   0.240  ;    ; RE   ; 1      ; C4_X60_Y14_N0_I13                 ; V_SEG4              ;
;   10.356 ;   0.423  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X60_Y17_N0_I14 ; LAB_LINE            ;
;   10.356 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|datac     ;
;   10.637 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N18                ; n_n3592~2|combout   ;
;   10.656 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N18                ; CUDA_LCELL_COMB     ;
;   10.908 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y17_N0_I9          ; LOCAL_LINE          ;
;   10.907 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|datab     ;
;   11.332 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X60_Y17_N4                 ; n_n3592~3|combout   ;
;   11.332 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X60_Y17_N4                 ; CUDA_LCELL_COMB     ;
;   11.332 ;   0.000  ; FF ; IC   ; 1      ; FF_X60_Y17_N5                     ; n_n3959|d           ;
;   11.436 ;   0.104  ; FF ; CELL ; 1      ; FF_X60_Y17_N5                     ; n_n3959             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 3.960   ; 2.960   ;    ;      ;        ;               ; clock path              ;
;   3.928 ;   2.928 ; R  ;      ;        ;               ; clock network delay     ;
;   3.960 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.940   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.958   ; 0.018   ;    ; uTsu ; 1      ; FF_X60_Y17_N5 ; n_n3959                 ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


