vendor_name = ModelSim
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/control_MIPS.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/ALU.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/ALU_Op.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Register_File.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Data_Memory.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Add.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/mux2x1_32bits.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/mux2x1_5bits.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Sign_Extend_16_to_32.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Shift_Left_26_to_28.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Shift_Left_2_32bits.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/PC.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Datapath.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Instruction_Memory.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/Top_MIPS.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/MIPS_TB.vhd
source_file = 1, /home/imianosky/Desktop/faculdade/projetos_sistemas_digitais/MIPS_MONO/db/MIPS_MONO.cbx.xml
source_file = 1, /home/imianosky/altera/13.0sp1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, /home/imianosky/altera/13.0sp1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, /home/imianosky/altera/13.0sp1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, /home/imianosky/altera/13.0sp1/quartus/libraries/vhdl/ieee/timing_p.vhd
design_name = Top_MIPS
instance = comp, \i_Clk~input\, i_Clk~input, Top_MIPS, 1
instance = comp, \i_Rst~input\, i_Rst~input, Top_MIPS, 1
