FIRRTL version 3.2.0
circuit Top :
  module Top :
    input a_0_b : UInt<1> ; a[0].b
    input a_0_c : UInt<2> ; a[0].c
    input a_1_b : UInt<1> ; a[1].b
    input a_1_c : UInt<2> ; a[1].c
