# Generated by Yosys 0.18+10 (git sha1 dbdaf0117, gcc 11.2.0 -fPIC -Os)

.model rom
.inputs clk address[0] address[1] address[2] address[3] address[4] address[5] address[6] address[7] address[8]
.outputs data[0] data[1] data[2] data[3] data[4] data[5] data[6] data[7]
.names $false
.names $true
1
.names $undef
.subckt RS_TDP36K ADDR_A1[0]=$false ADDR_A1[1]=$false ADDR_A1[2]=$false ADDR_A1[3]=address[0] ADDR_A1[4]=address[1] ADDR_A1[5]=address[2] ADDR_A1[6]=address[3] ADDR_A1[7]=address[4] ADDR_A1[8]=address[5] ADDR_A1[9]=address[6] ADDR_A1[10]=address[7] ADDR_A1[11]=address[8] ADDR_A1[12]=$false ADDR_A1[13]=$false ADDR_A1[14]=$false ADDR_A2[0]=$undef ADDR_A2[1]=$undef ADDR_A2[2]=$undef ADDR_A2[3]=$undef ADDR_A2[4]=$undef ADDR_A2[5]=$undef ADDR_A2[6]=$undef ADDR_A2[7]=$undef ADDR_A2[8]=$undef ADDR_A2[9]=$undef ADDR_A2[10]=$undef ADDR_A2[11]=$undef ADDR_A2[12]=$undef ADDR_A2[13]=$undef ADDR_B1[0]=$false ADDR_B1[1]=$false ADDR_B1[2]=$false ADDR_B1[3]=$false ADDR_B1[4]=$undef ADDR_B1[5]=$undef ADDR_B1[6]=$undef ADDR_B1[7]=$undef ADDR_B1[8]=$undef ADDR_B1[9]=$undef ADDR_B1[10]=$undef ADDR_B1[11]=$undef ADDR_B1[12]=$undef ADDR_B1[13]=$undef ADDR_B1[14]=$false ADDR_B2[0]=$undef ADDR_B2[1]=$undef ADDR_B2[2]=$undef ADDR_B2[3]=$undef ADDR_B2[4]=$undef ADDR_B2[5]=$undef ADDR_B2[6]=$undef ADDR_B2[7]=$undef ADDR_B2[8]=$undef ADDR_B2[9]=$undef ADDR_B2[10]=$undef ADDR_B2[11]=$undef ADDR_B2[12]=$undef ADDR_B2[13]=$undef BE_A1[0]=$false BE_A1[1]=$false BE_A2[0]=$false BE_A2[1]=$false BE_B1[0]=$false BE_B1[1]=$false BE_B2[0]=$undef BE_B2[1]=$undef CLK_A1=clk CLK_A2=$undef CLK_B1=$false CLK_B2=$undef FLUSH1=$false FLUSH2=$false RDATA_A1[0]=data[0] RDATA_A1[1]=data[1] RDATA_A1[2]=data[2] RDATA_A1[3]=data[3] RDATA_A1[4]=data[4] RDATA_A1[5]=data[5] RDATA_A1[6]=data[6] RDATA_A1[7]=data[7] RDATA_A1[8]=$techmap1059\mem.0.0.PORT_A1_RDATA[8] RDATA_A1[9]=$techmap1059\mem.0.0.PORT_A1_RDATA[9] RDATA_A1[10]=$techmap1059\mem.0.0.PORT_A1_RDATA[10] RDATA_A1[11]=$techmap1059\mem.0.0.PORT_A1_RDATA[11] RDATA_A1[12]=$techmap1059\mem.0.0.PORT_A1_RDATA[12] RDATA_A1[13]=$techmap1059\mem.0.0.PORT_A1_RDATA[13] RDATA_A1[14]=$techmap1059\mem.0.0.PORT_A1_RDATA[14] RDATA_A1[15]=$techmap1059\mem.0.0.PORT_A1_RDATA[15] RDATA_A1[16]=$auto$memory_libmap.cc:1836:emit_port$1045[8] RDATA_A1[17]=$techmap1059\mem.0.0.PORT_A1_RDATA[17] RDATA_A2[0]=$techmap1059\mem.0.0.C1DATA RDATA_A2[1]=$techmap1059\mem.0.0.PORT_A2_RDATA[1] RDATA_A2[2]=$techmap1059\mem.0.0.PORT_A2_RDATA[2] RDATA_A2[3]=$techmap1059\mem.0.0.PORT_A2_RDATA[3] RDATA_A2[4]=$techmap1059\mem.0.0.PORT_A2_RDATA[4] RDATA_A2[5]=$techmap1059\mem.0.0.PORT_A2_RDATA[5] RDATA_A2[6]=$techmap1059\mem.0.0.PORT_A2_RDATA[6] RDATA_A2[7]=$techmap1059\mem.0.0.PORT_A2_RDATA[7] RDATA_A2[8]=$techmap1059\mem.0.0.PORT_A2_RDATA[8] RDATA_A2[9]=$techmap1059\mem.0.0.PORT_A2_RDATA[9] RDATA_A2[10]=$techmap1059\mem.0.0.PORT_A2_RDATA[10] RDATA_A2[11]=$techmap1059\mem.0.0.PORT_A2_RDATA[11] RDATA_A2[12]=$techmap1059\mem.0.0.PORT_A2_RDATA[12] RDATA_A2[13]=$techmap1059\mem.0.0.PORT_A2_RDATA[13] RDATA_A2[14]=$techmap1059\mem.0.0.PORT_A2_RDATA[14] RDATA_A2[15]=$techmap1059\mem.0.0.PORT_A2_RDATA[15] RDATA_A2[16]=$techmap1059\mem.0.0.PORT_A2_RDATA[16] RDATA_A2[17]=$techmap1059\mem.0.0.PORT_A2_RDATA[17] RDATA_B1[0]=$techmap1059\mem.0.0.PORT_B1_RDATA[0] RDATA_B1[1]=$techmap1059\mem.0.0.PORT_B1_RDATA[1] RDATA_B1[2]=$techmap1059\mem.0.0.PORT_B1_RDATA[2] RDATA_B1[3]=$techmap1059\mem.0.0.PORT_B1_RDATA[3] RDATA_B1[4]=$techmap1059\mem.0.0.PORT_B1_RDATA[4] RDATA_B1[5]=$techmap1059\mem.0.0.PORT_B1_RDATA[5] RDATA_B1[6]=$techmap1059\mem.0.0.PORT_B1_RDATA[6] RDATA_B1[7]=$techmap1059\mem.0.0.PORT_B1_RDATA[7] RDATA_B1[8]=$techmap1059\mem.0.0.PORT_B1_RDATA[8] RDATA_B1[9]=$techmap1059\mem.0.0.PORT_B1_RDATA[9] RDATA_B1[10]=$techmap1059\mem.0.0.PORT_B1_RDATA[10] RDATA_B1[11]=$techmap1059\mem.0.0.PORT_B1_RDATA[11] RDATA_B1[12]=$techmap1059\mem.0.0.PORT_B1_RDATA[12] RDATA_B1[13]=$techmap1059\mem.0.0.PORT_B1_RDATA[13] RDATA_B1[14]=$techmap1059\mem.0.0.PORT_B1_RDATA[14] RDATA_B1[15]=$techmap1059\mem.0.0.PORT_B1_RDATA[15] RDATA_B1[16]=$techmap1059\mem.0.0.PORT_B1_RDATA[16] RDATA_B1[17]=$techmap1059\mem.0.0.PORT_B1_RDATA[17] RDATA_B2[0]=$techmap1059\mem.0.0.PORT_B2_RDATA[0] RDATA_B2[1]=$techmap1059\mem.0.0.PORT_B2_RDATA[1] RDATA_B2[2]=$techmap1059\mem.0.0.PORT_B2_RDATA[2] RDATA_B2[3]=$techmap1059\mem.0.0.PORT_B2_RDATA[3] RDATA_B2[4]=$techmap1059\mem.0.0.PORT_B2_RDATA[4] RDATA_B2[5]=$techmap1059\mem.0.0.PORT_B2_RDATA[5] RDATA_B2[6]=$techmap1059\mem.0.0.PORT_B2_RDATA[6] RDATA_B2[7]=$techmap1059\mem.0.0.PORT_B2_RDATA[7] RDATA_B2[8]=$techmap1059\mem.0.0.PORT_B2_RDATA[8] RDATA_B2[9]=$techmap1059\mem.0.0.PORT_B2_RDATA[9] RDATA_B2[10]=$techmap1059\mem.0.0.PORT_B2_RDATA[10] RDATA_B2[11]=$techmap1059\mem.0.0.PORT_B2_RDATA[11] RDATA_B2[12]=$techmap1059\mem.0.0.PORT_B2_RDATA[12] RDATA_B2[13]=$techmap1059\mem.0.0.PORT_B2_RDATA[13] RDATA_B2[14]=$techmap1059\mem.0.0.PORT_B2_RDATA[14] RDATA_B2[15]=$techmap1059\mem.0.0.PORT_B2_RDATA[15] RDATA_B2[16]=$techmap1059\mem.0.0.PORT_B2_RDATA[16] RDATA_B2[17]=$techmap1059\mem.0.0.PORT_B2_RDATA[17] REN_A1=$true REN_A2=$undef REN_B1=$false REN_B2=$false WDATA_A1[0]=$false WDATA_A1[1]=$false WDATA_A1[2]=$false WDATA_A1[3]=$false WDATA_A1[4]=$false WDATA_A1[5]=$false WDATA_A1[6]=$false WDATA_A1[7]=$false WDATA_A1[8]=$false WDATA_A1[9]=$false WDATA_A1[10]=$false WDATA_A1[11]=$false WDATA_A1[12]=$false WDATA_A1[13]=$false WDATA_A1[14]=$false WDATA_A1[15]=$false WDATA_A1[16]=$false WDATA_A1[17]=$false WDATA_A2[0]=$true WDATA_A2[1]=$true WDATA_A2[2]=$true WDATA_A2[3]=$true WDATA_A2[4]=$true WDATA_A2[5]=$true WDATA_A2[6]=$true WDATA_A2[7]=$true WDATA_A2[8]=$true WDATA_A2[9]=$true WDATA_A2[10]=$true WDATA_A2[11]=$true WDATA_A2[12]=$true WDATA_A2[13]=$true WDATA_A2[14]=$true WDATA_A2[15]=$true WDATA_A2[16]=$true WDATA_A2[17]=$true WDATA_B1[0]=$undef WDATA_B1[1]=$undef WDATA_B1[2]=$undef WDATA_B1[3]=$undef WDATA_B1[4]=$undef WDATA_B1[5]=$undef WDATA_B1[6]=$undef WDATA_B1[7]=$undef WDATA_B1[8]=$undef WDATA_B1[9]=$undef WDATA_B1[10]=$undef WDATA_B1[11]=$undef WDATA_B1[12]=$undef WDATA_B1[13]=$undef WDATA_B1[14]=$undef WDATA_B1[15]=$undef WDATA_B1[16]=$undef WDATA_B1[17]=$undef WDATA_B2[0]=$undef WDATA_B2[1]=$undef WDATA_B2[2]=$undef WDATA_B2[3]=$undef WDATA_B2[4]=$undef WDATA_B2[5]=$undef WDATA_B2[6]=$undef WDATA_B2[7]=$undef WDATA_B2[8]=$undef WDATA_B2[9]=$undef WDATA_B2[10]=$undef WDATA_B2[11]=$undef WDATA_B2[12]=$undef WDATA_B2[13]=$undef WDATA_B2[14]=$undef WDATA_B2[15]=$undef WDATA_B2[16]=$undef WDATA_B2[17]=$undef WEN_A1=$false WEN_A2=$false WEN_B1=$false WEN_B2=$undef
.names data[0] $auto$memory_libmap.cc:1836:emit_port$1045[0]
1 1
.names data[1] $auto$memory_libmap.cc:1836:emit_port$1045[1]
1 1
.names data[2] $auto$memory_libmap.cc:1836:emit_port$1045[2]
1 1
.names data[3] $auto$memory_libmap.cc:1836:emit_port$1045[3]
1 1
.names data[4] $auto$memory_libmap.cc:1836:emit_port$1045[4]
1 1
.names data[5] $auto$memory_libmap.cc:1836:emit_port$1045[5]
1 1
.names data[6] $auto$memory_libmap.cc:1836:emit_port$1045[6]
1 1
.names data[7] $auto$memory_libmap.cc:1836:emit_port$1045[7]
1 1
.names data[0] $techmap1059\mem.0.0.PORT_A1_RDATA[0]
1 1
.names data[1] $techmap1059\mem.0.0.PORT_A1_RDATA[1]
1 1
.names data[2] $techmap1059\mem.0.0.PORT_A1_RDATA[2]
1 1
.names data[3] $techmap1059\mem.0.0.PORT_A1_RDATA[3]
1 1
.names data[4] $techmap1059\mem.0.0.PORT_A1_RDATA[4]
1 1
.names data[5] $techmap1059\mem.0.0.PORT_A1_RDATA[5]
1 1
.names data[6] $techmap1059\mem.0.0.PORT_A1_RDATA[6]
1 1
.names data[7] $techmap1059\mem.0.0.PORT_A1_RDATA[7]
1 1
.names $auto$memory_libmap.cc:1836:emit_port$1045[8] $techmap1059\mem.0.0.PORT_A1_RDATA[16]
1 1
.names $techmap1059\mem.0.0.C1DATA $techmap1059\mem.0.0.PORT_A2_RDATA[0]
1 1
.end
