# Sobre o arquivo com id 0001 - operadores matemáticos

```verilog
// Declaração do módulo de testbench.
// Um 'testbench' (tb) é um módulo usado para simular e verificar o comportamento de outros módulos (o design que você está testando).
// Ele não é sintetizável (não é transformado em hardware real), mas é essencial para validação.
module tb_operators;

  // Declaração de variáveis do tipo 'logic'.
  // 'logic' em SystemVerilog é um tipo de dado que pode representar tanto 'wire' (fio) quanto 'reg' (registrador),
  // tornando o código mais flexível.
  // [3:0] define a largura do vetor de bits, neste caso, 4 bits. O bit mais significativo é o 3 e o menos significativo é o 0.
  logic [3:0] a, b, c; // -- Definindo 3 variáveis com 4 bits cada (a, b e c), cada uma capaz de armazenar 4 bits.

  // Bloco 'initial'.
  // Um bloco 'initial' executa seu conteúdo apenas uma vez, no início da simulação (tempo 0).
  // É comumente usado em testbenches para inicializar variáveis, aplicar estímulos e monitorar saídas.
  // As variáveis a e b poderiam ser inicializadas aqui.
  initial
    begin // Início do bloco 'initial'

      // Atribuição de valores iniciais às variáveis 'a' e 'b'.
      // 4'b0110 significa um número binário de 4 bits com o valor 0110.
      a = 4'b0110; // Decimal: 6 (0*8 + 1*4 + 1*2 + 0*1 = 6)
      b = 4'b0010; // Decimal: 2 (0*8 + 0*4 + 1*2 + 0*1 = 2)

      // --- Operadores Aritméticos Básicos ---

      // Operação de Adição: c = a + b
      // 6 (decimal) + 2 (decimal) = 8 (decimal)
      c = a + b; // Decimal: 8
      // $display é uma função de sistema em Verilog/SystemVerilog usada para imprimir mensagens no console da simulação.
      // %b é um format specifier que indica que o valor da variável será exibido em formato binário.
      $display("Valor da Soma (c = a + b): %b", c); // -- Binário: 1000 (Representação de 8 em 4 bits)

      // Operação de Subtração: c = a - b
      // 6 (decimal) - 2 (decimal) = 4 (decimal)
      c = a - b; // Decimal: 4
      $display("Valor da Subtração (c = a - b): %b", c); // -- Binário: 0100 (Representação de 4 em 4 bits)

      // Operação de Multiplicação: c = a * b
      // 6 (decimal) * 2 (decimal) = 12 (decimal)
      c = a * b; // Decimal: 12
      $display("Valor da Multiplicação (c = a * b): %b", c); // -- Binário: 1100 (Representação de 12 em 4 bits)

      // Operação de Divisão: c = a / b
      // 6 (decimal) / 2 (decimal) = 3 (decimal)
      c = a / b; // Decimal: 3
      $display("Valor da Divisão (c = a / b): %b", c); // -- Binário: 0011 (Representação de 3 em 4 bits)

      // Operação de Potenciação (exponenciação): c = a ** b
      // 6 (decimal) elevado à potência de 2 (decimal) = 6 * 6 = 36 (decimal)
      c = a ** b; // Decimal: 36
      $display("Valor da Potência (c = a ** b): %b", c); // -- Binário: 100100 (Representação de 36 em binário)

      // Observação crucial sobre a limitação da largura de bits:
      // A variável 'c' foi declarada como 'logic [3:0]', o que significa que ela só pode armazenar valores de 0 a 15 (2^4 - 1).
      // O número 36 (decimal) requer mais de 4 bits para ser representado (precisa de 6 bits, pois 2^5 = 32 e 2^6 = 64).
      // Quando um resultado excede a largura da variável de destino, ocorre um truncamento.
      // Neste caso, os bits mais significativos do 36 (100100) são descartados, e apenas os 4 bits menos significativos (0100) são mantidos.
      // Portanto, 'c' acabaria armazenando '0100' (decimal 4), o que é um resultado incorreto para a operação de potência.
      $display("NOTA: Não é possível representar o número 36 (decimal) completamente na variável 'c'");
      $display("      porque 'c' foi descrita com apenas 4 bits. O valor 100100 (binário de 36)");
      $display("      seria truncado para os 4 bits menos significativos, resultando em 0100 (decimal 4).");
      $display("      Para evitar isso, a largura de 'c' precisaria ser maior (ex: logic [5:0] para 6 bits ou mais).");

      // Finaliza a simulação.
      // Uma boa prática usar $finish no final de um testbench para garantir que a simulação pare
      // quando todos os estímulos tiverem sido aplicados e os resultados verificados.
      $finish;
    end // Fim do bloco 'initial'

endmodule // Fim do módulo tb_operators
```