\section{GAA（Gate-All-Around）構造}
GAA（Gate-All-Around）構造は、チャネルを全周囲からゲート電極で包み込むことにより、静電制御性を極限まで高めたデバイス構造である。  
従来のFinFETではゲートが三方向からチャネルを制御していたのに対し、GAAでは上下方向にもゲート電界が作用するため、  
チャネルポテンシャルの均一性が飛躍的に向上し、ドレイン電界の侵入がほぼ完全に抑制される。  
これにより、短チャネル効果（SCE）およびドレイン誘起バリア低下（DIBL）がさらに低減され、  
しきい値電圧$V_{\mathrm{th}}$の安定性とサブスレッショルドスイング（SS）の改善が同時に達成される。

ナノシート型GAA構造では、複数のチャネル層（Nanosheet）を垂直方向に積層し、それぞれを独立にゲートで包囲する。  
この積層構造により、平面面積を増加させずに実効チャネル幅を拡大できる。  
有効チャネル幅$W_{\mathrm{eff}}$はFinFET構造に対して次式で表される：
\begin{equation}
  W_{\mathrm{eff}} = 2n(H + W),
\end{equation}
ここで$n$はチャネル層数、$H$はシート厚、$W$はチャネル幅である。  
この式が示すように、GAAではFinFETと異なり上下両面に電流経路が追加されるため、  
同一フットプリントでより高い駆動能力を実現できる。

さらにGAA構造は「構造的スケーラビリティ」を備えており、チャネル幅$W$を減少させながら層数$n$を増やすことで、  
電気的特性を維持したまま幾何学的スケーリングを継続できる。  
この特性により、IMECやSamsungをはじめとする研究機関・メーカーでは、5\,nm世代以降でのGAA採用を加速させ、  
1.4\,nmクラスのノードにおいてもチャネル制御性と電流駆動性能の両立が実現されつつある。

一方で、ナノシートの積層・分離工程には極めて高い製造精度が要求される。  
層間酸化膜の厚さ均一性、ゲート堆積時の段差被覆性、およびチャネル層のエッチング選択性は、  
いずれもデバイス信頼性に直結する重要因子である。  
これらの課題に対処するため、Selective Epitaxial Growth（SEG）によるチャネル形成や、  
Atomic Layer Deposition（ALD）による高均一絶縁膜堆積技術が適用されている。

GAAは、FinFETの静電制御性を極限まで拡張した「完全電界包囲デバイス」として、  
次世代スケーリングの中核技術を形成している。  
次章では、n型およびp型デバイスを垂直方向に積層したCFET（Complementary FET）構造について、  
その統合アーキテクチャと設計上の課題を論じる。

\input{tables/tab_gaa_params}
\input{figs/fig_gaa_cross}
