Timing Analyzer report for Syn_FIFO
Mon Nov 04 15:16:22 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Syn_FIFO                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Syn_FIFO.sdc  ; OK     ; Mon Nov 04 15:16:21 2019 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.53 MHz ; 130.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.339 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.663 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 12.339 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.076     ; 7.436      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.785 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.988      ;
; 13.786 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.474     ; 5.591      ;
; 13.792 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.474     ; 5.585      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.045 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.728      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.063 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.710      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.135 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.638      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.203 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.570      ;
; 14.408 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.474     ; 4.969      ;
; 14.446 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.474     ; 4.931      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.473 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.300      ;
; 14.501 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.474     ; 4.876      ;
; 14.547 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.474     ; 4.830      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[4]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[5]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[6]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; rd_pointer[7]        ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[4] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[2] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[6] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.636 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[8] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.120      ;
; 14.739 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.474     ; 4.638      ;
; 14.754 ; status_cnt[7]                                                                        ; status_cnt[8]        ; clk          ; clk         ; 20.000       ; -0.081     ; 5.016      ;
; 14.790 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.474     ; 4.587      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.821 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.078     ; 4.952      ;
; 14.822 ; status_cnt[7]                                                                        ; status_cnt[7]        ; clk          ; clk         ; 20.000       ; -0.081     ; 4.948      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[4]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[5]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[6]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; rd_pointer[7]        ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[4] ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[2] ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[6] ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.866 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[8] ; clk          ; clk         ; 20.000       ; -0.095     ; 4.890      ;
; 14.900 ; status_cnt[7]                                                                        ; status_cnt[6]        ; clk          ; clk         ; 20.000       ; -0.081     ; 4.870      ;
; 14.931 ; status_cnt[5]                                                                        ; status_cnt[8]        ; clk          ; clk         ; 20.000       ; -0.081     ; 4.839      ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                          ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; wr_pointer[0]         ; wr_pointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.466 ; rd_pointer[0]         ; rd_pointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.483 ; rd_pointer[7]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.775      ;
; 0.515 ; wr_pointer[7]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.808      ;
; 0.542 ; wr_pointer[1]         ; fifo_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.643 ; rd_pointer[0]         ; fifo_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.698 ; fifo_rtl_0_bypass[23] ; data_out_r[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; fifo_rtl_0_bypass[22] ; data_out_r[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; fifo_rtl_0_bypass[20] ; data_out_r[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; fifo_rtl_0_bypass[21] ; data_out_r[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; fifo_rtl_0_bypass[17] ; data_out_r[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; fifo_rtl_0_bypass[18] ; data_out_r[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.722 ; wr_pointer[4]         ; fifo_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.013      ;
; 0.736 ; rd_pointer[2]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.028      ;
; 0.738 ; rd_pointer[6]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; rd_pointer[4]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; rd_pointer[3]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.740 ; rd_pointer[5]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.744 ; status_cnt[6]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.747 ; status_cnt[4]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; status_cnt[1]         ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; wr_pointer[5]         ; fifo_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; status_cnt[5]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; status_cnt[3]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.764 ; status_cnt[0]         ; status_cnt[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; status_cnt[7]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; wr_pointer[4]         ; wr_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; wr_pointer[6]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.504      ;
; 0.772 ; wr_pointer[2]         ; wr_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; rd_pointer[0]         ; rd_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; wr_pointer[5]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.505      ;
; 0.773 ; wr_pointer[5]         ; wr_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.787 ; status_cnt[8]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.789 ; wr_pointer[3]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.521      ;
; 0.793 ; wr_pointer[6]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.086      ;
; 0.796 ; wr_pointer[0]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.528      ;
; 0.800 ; wr_pointer[1]         ; wr_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.093      ;
; 0.803 ; wr_pointer[1]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.535      ;
; 0.819 ; wr_pointer[2]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.551      ;
; 0.823 ; wr_pointer[7]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.555      ;
; 0.839 ; wr_pointer[4]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.571      ;
; 0.902 ; fifo_rtl_0_bypass[24] ; data_out_r[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.195      ;
; 0.945 ; fifo_rtl_0_bypass[19] ; data_out_r[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.951 ; rd_pointer[1]         ; rd_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.965 ; wr_pointer[3]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.968 ; status_cnt[2]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.980 ; wr_pointer[0]         ; wr_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.273      ;
; 0.987 ; wr_pointer[6]         ; fifo_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.278      ;
; 1.008 ; fifo~4                ; data_out_r[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.304      ;
; 1.010 ; wr_pointer[7]         ; fifo_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.301      ;
; 1.041 ; fifo~8                ; data_out_r[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.337      ;
; 1.051 ; wr_en_r               ; fifo_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.339      ;
; 1.056 ; fifo~6                ; data_out_r[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.352      ;
; 1.091 ; rd_pointer[2]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.383      ;
; 1.092 ; rd_pointer[6]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; rd_pointer[4]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.099 ; rd_pointer[3]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.100 ; status_cnt[5]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; status_cnt[3]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; status_cnt[1]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; rd_pointer[5]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.107 ; status_cnt[6]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; rd_pointer[3]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.108 ; status_cnt[0]         ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; rd_pointer[5]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; status_cnt[4]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.116 ; rd_pointer[0]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; status_cnt[6]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; status_cnt[0]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; status_cnt[7]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; status_cnt[4]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; rd_pointer[0]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; wr_pointer[4]         ; wr_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; wr_pointer[2]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.134 ; wr_pointer[5]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.143 ; wr_pointer[5]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.143 ; wr_pointer[1]         ; wr_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.148 ; wr_pointer[6]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.441      ;
; 1.150 ; wr_en_r               ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.443      ;
; 1.152 ; wr_en_r               ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.152 ; wr_en_r               ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.152 ; wr_pointer[1]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.153 ; wr_en_r               ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.446      ;
; 1.199 ; status_cnt[8]         ; fifo_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.487      ;
; 1.222 ; rd_pointer[2]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.514      ;
; 1.223 ; rd_pointer[4]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.515      ;
; 1.231 ; rd_pointer[2]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.523      ;
; 1.231 ; status_cnt[1]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; status_cnt[5]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; status_cnt[3]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; rd_pointer[4]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.524      ;
; 1.239 ; rd_pointer[3]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.531      ;
; 1.240 ; status_cnt[1]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; status_cnt[5]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; status_cnt[3]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.248 ; rd_pointer[3]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; status_cnt[0]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.250 ; status_cnt[4]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.256 ; rd_pointer[0]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; wr_pointer[4]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.480 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 136.0 MHz ; 136.0 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.647 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.667 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 12.647 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 7.139      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.106 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.677      ;
; 14.256 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.417     ; 5.179      ;
; 14.258 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.417     ; 5.177      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.386 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.397      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.406 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.377      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.418 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.365      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.483 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.300      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.773 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 5.010      ;
; 14.860 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.417     ; 4.575      ;
; 14.895 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.417     ; 4.540      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[4]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[5]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[6]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; rd_pointer[7]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[4] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[2] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[6] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.903 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[8] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.864      ;
; 14.954 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.417     ; 4.481      ;
; 14.988 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.417     ; 4.447      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.083 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.069     ; 4.700      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[4]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[5]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[6]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; rd_pointer[7]        ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[4] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[2] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[6] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.131 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[8] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.152 ; status_cnt[7]                                                                        ; status_cnt[7]        ; clk          ; clk         ; 20.000       ; -0.073     ; 4.627      ;
; 15.159 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.417     ; 4.276      ;
; 15.191 ; status_cnt[7]                                                                        ; status_cnt[8]        ; clk          ; clk         ; 20.000       ; -0.073     ; 4.588      ;
; 15.210 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.417     ; 4.225      ;
; 15.278 ; status_cnt[7]                                                                        ; status_cnt[5]        ; clk          ; clk         ; 20.000       ; -0.073     ; 4.501      ;
; 15.317 ; status_cnt[7]                                                                        ; status_cnt[6]        ; clk          ; clk         ; 20.000       ; -0.073     ; 4.462      ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; wr_pointer[0]         ; wr_pointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; rd_pointer[0]         ; rd_pointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.447 ; rd_pointer[7]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.714      ;
; 0.475 ; wr_pointer[7]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.742      ;
; 0.509 ; wr_pointer[1]         ; fifo_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.776      ;
; 0.597 ; rd_pointer[0]         ; fifo_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.639 ; wr_pointer[4]         ; fifo_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.907      ;
; 0.645 ; fifo_rtl_0_bypass[23] ; data_out_r[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.647 ; fifo_rtl_0_bypass[22] ; data_out_r[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; fifo_rtl_0_bypass[20] ; data_out_r[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; fifo_rtl_0_bypass[17] ; data_out_r[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; fifo_rtl_0_bypass[21] ; data_out_r[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.648 ; fifo_rtl_0_bypass[18] ; data_out_r[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.659 ; wr_pointer[5]         ; fifo_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.927      ;
; 0.684 ; rd_pointer[2]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.686 ; rd_pointer[3]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; rd_pointer[6]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; rd_pointer[4]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.690 ; rd_pointer[5]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; status_cnt[6]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.694 ; status_cnt[4]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; status_cnt[1]         ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.698 ; status_cnt[5]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; status_cnt[3]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.712 ; wr_pointer[5]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.365      ;
; 0.712 ; status_cnt[7]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.714 ; wr_pointer[4]         ; wr_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.714 ; status_cnt[0]         ; status_cnt[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.716 ; wr_pointer[6]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.369      ;
; 0.716 ; wr_pointer[2]         ; wr_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.720 ; wr_pointer[5]         ; wr_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.723 ; rd_pointer[0]         ; rd_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.727 ; wr_pointer[3]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.380      ;
; 0.731 ; status_cnt[8]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.999      ;
; 0.734 ; wr_pointer[0]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.387      ;
; 0.735 ; wr_pointer[6]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.739 ; wr_pointer[1]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.392      ;
; 0.747 ; wr_pointer[1]         ; wr_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.751 ; wr_pointer[2]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.404      ;
; 0.761 ; wr_pointer[7]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.414      ;
; 0.771 ; wr_pointer[4]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.424      ;
; 0.835 ; fifo_rtl_0_bypass[24] ; data_out_r[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.102      ;
; 0.846 ; rd_pointer[1]         ; rd_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.113      ;
; 0.866 ; fifo_rtl_0_bypass[19] ; data_out_r[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.868 ; status_cnt[2]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.880 ; wr_pointer[3]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.882 ; wr_pointer[0]         ; wr_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.149      ;
; 0.896 ; wr_pointer[6]         ; fifo_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.164      ;
; 0.897 ; wr_pointer[7]         ; fifo_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.165      ;
; 0.900 ; fifo~4                ; data_out_r[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.169      ;
; 0.927 ; fifo~8                ; data_out_r[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.196      ;
; 0.935 ; wr_en_r               ; fifo_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.197      ;
; 0.946 ; fifo~6                ; data_out_r[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.215      ;
; 1.005 ; rd_pointer[3]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.272      ;
; 1.006 ; rd_pointer[2]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; rd_pointer[5]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.011 ; rd_pointer[6]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.011 ; rd_pointer[4]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.012 ; status_cnt[0]         ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; status_cnt[6]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.015 ; status_cnt[1]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; status_cnt[4]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.019 ; status_cnt[5]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; status_cnt[3]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.020 ; rd_pointer[3]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.023 ; rd_pointer[0]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.024 ; rd_pointer[5]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.027 ; status_cnt[6]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; status_cnt[0]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.031 ; status_cnt[4]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.033 ; status_cnt[7]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.036 ; wr_pointer[4]         ; wr_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; rd_pointer[0]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.305      ;
; 1.039 ; wr_pointer[5]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; wr_pointer[2]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.047 ; wr_pointer[1]         ; wr_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.054 ; wr_pointer[5]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.321      ;
; 1.057 ; wr_pointer[6]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.324      ;
; 1.059 ; wr_en_r               ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.327      ;
; 1.061 ; wr_en_r               ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.329      ;
; 1.062 ; wr_en_r               ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.330      ;
; 1.062 ; wr_en_r               ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.330      ;
; 1.062 ; wr_pointer[1]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.329      ;
; 1.078 ; status_cnt[8]         ; fifo_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.340      ;
; 1.098 ; rd_pointer[2]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.105 ; rd_pointer[4]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.112 ; status_cnt[1]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.380      ;
; 1.116 ; status_cnt[3]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.116 ; status_cnt[5]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.127 ; rd_pointer[3]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; rd_pointer[2]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.132 ; wr_pointer[4]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.399      ;
; 1.133 ; rd_pointer[4]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.400      ;
; 1.134 ; fifo~5                ; data_out_r[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.407      ;
; 1.134 ; fifo~1                ; data_out_r[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.403      ;
; 1.134 ; status_cnt[0]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.137 ; status_cnt[1]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; wr_pointer[2]         ; wr_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.138 ; status_cnt[4]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.141 ; status_cnt[5]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.409      ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.575 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.551 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.372 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 16.551 ; fifo_rtl_0_bypass[3]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.031     ; 3.255      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.246 ; fifo_rtl_0_bypass[2]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.564      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.333 ; fifo_rtl_0_bypass[8]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.477      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.361 ; fifo_rtl_0_bypass[7]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.449      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.381 ; fifo_rtl_0_bypass[1]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.429      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.393 ; fifo_rtl_0_bypass[4]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.417      ;
; 17.415 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.220     ; 2.202      ;
; 17.458 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.220     ; 2.159      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.507 ; fifo_rtl_0_bypass[5]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[4]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[5]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[6]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; rd_pointer[7]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[4] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[2] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[6] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.547 ; status_cnt[7]                                                                        ; fifo_rtl_0_bypass[8] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.237      ;
; 17.617 ; status_cnt[7]                                                                        ; status_cnt[8]        ; clk          ; clk         ; 20.000       ; -0.037     ; 2.183      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[4]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[5]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[6]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; rd_pointer[7]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[4] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[2] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[6] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.634 ; status_cnt[5]                                                                        ; fifo_rtl_0_bypass[8] ; clk          ; clk         ; 20.000       ; -0.053     ; 2.150      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[0]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[1]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[2]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[4]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[5]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[6]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.641 ; fifo_rtl_0_bypass[6]                                                                 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.027     ; 2.169      ;
; 17.681 ; status_cnt[7]                                                                        ; status_cnt[7]        ; clk          ; clk         ; 20.000       ; -0.037     ; 2.119      ;
; 17.685 ; status_cnt[7]                                                                        ; status_cnt[6]        ; clk          ; clk         ; 20.000       ; -0.037     ; 2.115      ;
; 17.704 ; status_cnt[5]                                                                        ; status_cnt[8]        ; clk          ; clk         ; 20.000       ; -0.037     ; 2.096      ;
; 17.710 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[3]        ; clk          ; clk         ; 20.000       ; -0.220     ; 1.907      ;
; 17.717 ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out_r[7]        ; clk          ; clk         ; 20.000       ; -0.220     ; 1.900      ;
; 17.730 ; status_cnt[6]                                                                        ; rd_pointer[0]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.054      ;
; 17.730 ; status_cnt[6]                                                                        ; rd_pointer[1]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.054      ;
; 17.730 ; status_cnt[6]                                                                        ; rd_pointer[2]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.054      ;
; 17.730 ; status_cnt[6]                                                                        ; rd_pointer[3]        ; clk          ; clk         ; 20.000       ; -0.053     ; 2.054      ;
+--------+--------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; wr_pointer[0]         ; wr_pointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; rd_pointer[7]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; rd_pointer[0]         ; rd_pointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.207 ; wr_pointer[7]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.214 ; wr_pointer[1]         ; fifo_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.263 ; rd_pointer[0]         ; fifo_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.267 ; fifo_rtl_0_bypass[23] ; data_out_r[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; fifo_rtl_0_bypass[22] ; data_out_r[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; fifo_rtl_0_bypass[20] ; data_out_r[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; fifo_rtl_0_bypass[17] ; data_out_r[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; fifo_rtl_0_bypass[21] ; data_out_r[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; fifo_rtl_0_bypass[18] ; data_out_r[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.275 ; wr_pointer[4]         ; fifo_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.282 ; wr_pointer[5]         ; fifo_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.293 ; rd_pointer[2]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; rd_pointer[6]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; rd_pointer[4]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; rd_pointer[3]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; rd_pointer[5]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; status_cnt[6]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; status_cnt[4]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; status_cnt[3]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; status_cnt[1]         ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; status_cnt[5]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; wr_pointer[6]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.631      ;
; 0.305 ; wr_pointer[5]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.632      ;
; 0.307 ; status_cnt[7]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; status_cnt[0]         ; status_cnt[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; wr_pointer[3]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.635      ;
; 0.309 ; rd_pointer[0]         ; rd_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; wr_pointer[0]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.636      ;
; 0.310 ; wr_pointer[1]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.637      ;
; 0.310 ; wr_pointer[4]         ; wr_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; wr_pointer[2]         ; wr_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; wr_pointer[5]         ; wr_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.318 ; wr_pointer[2]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.645      ;
; 0.319 ; status_cnt[8]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; wr_pointer[6]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; wr_pointer[1]         ; wr_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.326 ; wr_pointer[7]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.653      ;
; 0.327 ; wr_pointer[4]         ; altsyncram:fifo_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.654      ;
; 0.335 ; fifo_rtl_0_bypass[24] ; data_out_r[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.350 ; fifo_rtl_0_bypass[19] ; data_out_r[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.366 ; rd_pointer[1]         ; rd_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.366 ; wr_pointer[6]         ; fifo_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.372 ; status_cnt[2]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.376 ; wr_pointer[3]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.382 ; wr_pointer[0]         ; wr_pointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.399 ; wr_pointer[7]         ; fifo_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.408 ; fifo~4                ; data_out_r[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.529      ;
; 0.420 ; fifo~8                ; data_out_r[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.541      ;
; 0.427 ; fifo~6                ; data_out_r[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.548      ;
; 0.429 ; wr_en_r               ; fifo_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.545      ;
; 0.442 ; rd_pointer[2]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; rd_pointer[6]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; rd_pointer[4]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.447 ; status_cnt[3]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; status_cnt[1]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; status_cnt[5]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; rd_pointer[3]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; rd_pointer[5]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.455 ; rd_pointer[3]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; status_cnt[7]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; rd_pointer[5]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; status_cnt[0]         ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; status_cnt[6]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; status_cnt[4]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; wr_pointer[4]         ; wr_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; wr_pointer[2]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; status_cnt[0]         ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; status_cnt[6]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; status_cnt[4]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; rd_pointer[0]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; rd_pointer[0]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.470 ; wr_pointer[6]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; wr_pointer[5]         ; wr_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; wr_en_r               ; status_cnt[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; wr_en_r               ; status_cnt[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; wr_pointer[5]         ; wr_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; wr_en_r               ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.595      ;
; 0.474 ; wr_pointer[1]         ; wr_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; wr_en_r               ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.477 ; wr_pointer[1]         ; wr_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.492 ; status_cnt[8]         ; fifo_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.608      ;
; 0.505 ; rd_pointer[2]         ; rd_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; rd_pointer[4]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.508 ; rd_pointer[2]         ; rd_pointer[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; rd_pointer[4]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; status_cnt[1]         ; status_cnt[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; status_cnt[3]         ; status_cnt[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; status_cnt[5]         ; status_cnt[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; status_cnt[1]         ; status_cnt[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; status_cnt[3]         ; status_cnt[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; status_cnt[5]         ; status_cnt[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.635      ;
; 0.518 ; rd_pointer[1]         ; rd_pointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; rd_pointer[3]         ; rd_pointer[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; rd_pointer[1]         ; rd_pointer[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; rd_pointer[3]         ; rd_pointer[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; fifo~5                ; data_out_r[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; wr_pointer[2]         ; wr_pointer[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
+-------+-----------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 19.264 ns




+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.339 ; 0.187 ; N/A      ; N/A     ; 9.372               ;
;  clk             ; 12.339 ; 0.187 ; N/A      ; N/A     ; 9.372               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; full          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; empty         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1319     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1319     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Mon Nov 04 15:16:20 2019
Info: Command: quartus_sta Syn_FIFO -c Syn_FIFO
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Syn_FIFO.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.339               0.000 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.663               0.000 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.480 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 12.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.647               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.667               0.000 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.575 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 16.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.551               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.372               0.000 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 19.264 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Mon Nov 04 15:16:22 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


