 I
計畫中文摘要 
永續操作智慧型微感測系統 –  
子計畫四：智慧型低功率低雜訊可攜式混合信號感測電路設計 
近幾年來由於感應器在半導體技術領域已有長足的進步，顯著的趨勢透露著標準
CMOS 製程已經能達到感應器的製作的規格要求，使得微機電感應器與新的 CMOS 製程能
廣泛運用與結合。造成機電感應器與電路得以整合減少電路封裝的複雜度因而降低成本。 
本子計畫要提出一個智慧型低電壓低電壓低功率的類比與混合信號感測電路，針對來
自微機電或化學感測元件的微弱輸入信號加以放大，轉交由子計畫五的類比數位轉換電路
將之轉換成為數位信號。低電壓低功率的要求在於解決植入式裝置電源供應困難的問題，
而智慧型電路的特點則是是信號的情況啟動或關閉適當電路，以期能更近一步減少耗能。 
智慧型混合信號電路是本計畫的一個特點。其工作機制在於利用簡單的機制感測信號
之大小，決定電路工作的區塊以及工作區塊的偏壓電流，以達到降低耗能的目的。換言之，
這是一種巨觀與微觀兼具的耗能管理機制。一般的生醫信號如心電與肺音等，都具有暫態
反應的現象。主應的特性為信號的出現時間都相當短暫，而信號的出現也有相當的週期性。
因此，如果電路能夠利用信號的特性，在信號消失或微小的時段，關閉或改變電路偏壓電
流，相信能有效的降低耗能。 
我們於計畫中已提出一個低電壓、低功率、面積小，結合 sigma-delta modulator 的數
位自動增益控制電路1.5-V低功率及一個可程式化的CMOS類比前端積體電路應用在生醫訊
號測量，供本智慧型混合信號感測電路前端介面使用。計畫中我們利用 sigma-delta modulator 
輸出回路技巧來設計這個數位自動控制增益器，如此可減少晶片面積降低功率消耗。同時
一個動態比較器及轉導運算放大器被使用來降低調變器的功率消耗。我們設計了一個單一
位元串列矯正器來修正調變器輸出位元串列。我們也同時設計了一個低面積可循環式的數
位類比轉換器。最後我們以臺積電 1P6M 0.18 μ m CMOS 製程來實現。全系統電路晶片面
積為 0.347 0.429m mμ μ× 。 
為了醫療上的用途，可攜帶的生醫訊號量測系統的需求越來越大。我們希望病人可以
攜帶輕巧的監控裝置以做長時間的監控。我們的設計能夠處理心電圖，肌電圖，以及腦波
訊號，並且利用 chopper-stabilized 與交流回授電路技巧阻隔電極片的直流偏移，共模雜
訊，以及 1/f 雜訊。儀表放大器的 input-referred noise floor 為 90       ，以及 6.1
的 noise-efficient factor (NEF)。另外，可程式化放大器的電壓增益以及頻寬可以透過
數位介面控制，實現上容易與 DSP 整合。工作電壓為 1.5V，總功率消耗是 7.5μW(不包含
輸出緩衝器以及偏壓電路)。所提出的電路架構將被實現在 TSMC CMOS 0.18μ m 的製程，其
晶片面積為 0.866mmX0.89mm (不包含 PAD) 。 
Key words: 微机電、感測電路、類比電路、混合信號電路、系統晶片、生醫介面 
 
 
 
 
 
 
 
 
 
Hz
nV
Hz
nV
 1
計畫內容 
一、前言 
ITRS2001 揭示微機電 MEMS 與化學感測元件 Chemical Sensor 將分別開始於 2002 與
2004 整合系統晶片之中 SoC。其應用範圍主要涵蓋生物、醫學、化學、機械、交通等與日
常生活息息相關的應用層面，預估將會於 2010 年開創半導體與積體電路的另一個主要高
峰。目前吾人對於數位電路的掌握知之甚詳，然而針對感測元件與系統的了解，卻仍然相
當有限。信號檢測系統中非電信號的檢測是系統晶片整合重要的介面技術，傳統的影像語
音檢測電路，目前的溫壓與電磁檢測電路，與未來的生物訊號檢測均屬此一範疇。主要的
應用領域在於生物與醫學信號的檢測與環境參數的檢測。 
上述生物與醫學信號的檢測與環境參數的檢測技術若應用於農業上，我們可以直接辨
試農產品的成熟度，在最佳狀態下精確的採收農產品，提高產品之價值。應用於於漁、牧
業上對各種動物及私人寵物的可以實施身分辨識管理及健康狀態的監測，降低生產成本提
高產量。一個生物體由於組織成分、大小、功能不同其所發出的生物信號也不同。我們以
人體為例來說明生物信號各種不同的特性：人體各部位器官組織細胞，其主要組成為水、
脂肪及蛋白質等三種，不同的組織就有不同成分比例的水、脂肪及蛋白質，所以每個組織
細胞 μ、σ、∈的值也不一樣，所產的生物組抗特性也不同，對電流、電壓，甚至電磁波感
應所產生的反應信號跟著也就不一樣。同時又因為器官組織功能不同，部位大小及功能不
同所發出的聲音信號也因為環境不同而有差異。因此對不同的組織器官會有不同的量測技
術，下所示為目前在生物醫學上對人體各器官組織生物信號所採用的量測技術。 
器 官 組 織 量 測 方 式器 官 組 織量 測 方 式
電 腦 斷 層肌 肉 組 織肌 電 圖 ( E M G )
核 磁 共 振臉 部 組 織肌 電 圖 ( E M G )腦 部 組 織 
電阻抗斷層掃描 ( E I T ) 眼 球 ( E O G )
腦 神 經 電阻抗斷層掃描 ( E I T ) 超 音 波
內 視 鏡內 臟 X - R a y
X - R a y 電 阻 抗 斷 層 掃 描 ( E I T )消 化 系 統 
電阻抗斷層掃描 ( E I T ) X - R a y
內 視 鏡 內 視 鏡
聽 診 器
肺 臟
聽 診 器心 臟 
心 電 圖 ( E C G ) 體 溫體 溫 計
奈米技術更是進一步的延伸生物技術的應用領域。奈米技術讓電子元件變的越來越
小，其將有二個坐大的優點﹕一是可以用更低的成本提高現有產品性能﹔二是工程師可以
設計因先天條件影響，原來不可能設計出來的新產品。這兩個優點正好為推動半導體技術
發展的動力。下表所示為奈米生物技術未來的可能應用。 
奈米生物技術未來之應用 
類 別 應 用 
生 物 標 定 
生 物 晶 片 生 物 材 料 
生 物 信 號 感 應 器 
藥 物 傳 輸 
診 斷 試 劑 生 物 性 植 入 
生 物 相 容 性 植 入 元 件 
人 工 視 網 膜 
人 工 嗅 覺 仿 生 物 感 測 元 件 
人 工 味 覺 
 3
 
 
Inductive Sensors 
Inductive Sensor 一般都以線圈感應電動勢取得電壓的方式作為感測電路的基本架
構。主要的應用領域如下，Synchros/Resolvers/Inducosyn、Magnetoelastic and Magnetostrictive 
Sensor、Wiegand and Pulse Wire Sensor、Saturation-Core Sensor、Generating Tachometers、
Linear Velocity Sensors、Search Coil Magnetometer、Electromagnetic Flowmeters、Hall Effect 
Sensors、、等。傳統上以偏機械的應用範疇。在微基電中由於電感值一般都相當的低，感
應到的電壓較低，因此較不容易實現。 
在簡單的看過感測電路的基本架構，現在我們來看一下先進的超低功率設計技術，這
些將是我們設計電路的參考標準。 
Ref Objective Process Volt Power Comments 
[6]* Pacermaker 0.5um 2.8V 8uW 200K Transistor, Mixed Signal 
[7]* Microcontroller 0.25um 1V 6uW 500kHz, 12pJ/Instruction 
[8]* 　　 ADC 90nm 1V 140uW BW=20KHz, OSR=100, 88dB SNDR  
[9] Capacitive 0.35um  1.6mW 320x320 Image Array 
[10] ADC 0.8um 1.2V 150uW 16KHz, 82dB 
[11] Charge Pump 1.2um 2.5V 10uW Ft=54KHz, BiCMOS 
[12] Amplifier 0.5um 0.9V 0.5uW Ft=5.6KHz, 0.89DR 
[13] Amplifier 1.2um 1.2V 150uW SR=0.54uV/s, Ft=2/2MHz 
[14] RF Transciever 0.5um 1.2V  434MHz ISM Band 
[15] Sensor 1.5um 3V 180uW Wireless Powered Pressure Sensor System
[16] Capacitive 1.5um 2.5V 40uW 150Hz,　　 ADC 
 
 
 
 
1φ 1φ
2φ
2φ
2φ
2φ
1φ1φ
vfH
vfL
vfH
vfL
2dφ 2dφ
1dφ 1dφ
2dφ
1dφ
2dφ
1dφ
2dφ
2dφ
2dφ 2dφ
1dφ 1dφ
SC
RC
1IC 2IC
1IC 2IC
1fC
1fC 2fC
2fC
1SC
1SC
+
−
VOH
VOL
 5
bandwidth 和 slew rate 出發，從這兩個參數可以決定出 gm的值，還有 ID的大小，另外 ID必
須要滿足小於 weak inversion 的最大電流，從這個關係式可以得到 W/L 的最小值。有了 gm/ID
的大小，從上面 0.18um 製程所得到的關係圖可以得到相對的 ID/(W/L)，因為 ID的大小已知，
所以可以得到我們所要的(W/L)，L 的大小決定於 flicker noise corner frequency 的要求，當 L
決定後，可以得到 W。在初始值設計完成後，將這些初始值帶入 HSPICE 模擬，看看使否
滿足整個規格的要求，如果有一项沒有滿足就遞回的帶入這個設計流程中，直到所以的規
格都滿足為止。 
m
D
g
I
DI
W L  
圖 2 NMOS gm/ID對 ID/(W/L) 關係圖(TSMC 0.18um) 
m
D
g
I
DI
W L  
圖 3  PMOS gm/ID對 ID/(W/L) 關係圖(TSMC 0.18um) 
為了驗證上面的設計流程，選定 operational amplifier 架構為 N- type input stage current 
mirror amplifier，所需的 unit gain bandwidth 為 7.5kHz，SR>0.02V/us，gain>50dB，load 
capacitance=20pF。從 Micro Power OPAMP 的規格要求可以得知  gm=0.47(uA/V)，
ID=16.7nA。由此根據已知的 gm/ID可以參考上二個圖所顯示的結果得到 ID/(W/L)來決定 input 
stage 的 size。最後的 frequency response 和 transient respons 模擬結果顯示於圖 4 及圖 5，可
以正確的得到我們所要的系統規格。 
 7
Gnd
DDV
DDV
inV outV
1M
2M
3M
4M
            
cmV
DDV
inV outV
cmV
1M
2M
3M
4M
 
        (a)                      (b)                               
圖 6  Inverter OTA (a) Biased in saturation (b) Biased in weak inversion  
圖 6所示的轉導放大器為二種不同交疊架構的放大器，其分別使用二種不同的直流偏
壓方式。在圖 6a 中，電晶體 2M 和 3M  分別被偏壓在飽和區。圖 6b 中的電晶體 2M 和 3M 則
分別被偏壓在弱反轉區。兩者的工作電壓皆為 1V。 
Y
Y
1φ 2φ
1aφ 2aφ
2aφ
1cC 2cC
3cC Latch
offVoffV
offsignal V+
 
圖 7 One-bit quantizer 
(三) 一位元量化器及栓鎖比較器電路 
在系統中我們同時使用栓鎖比較器架構來組成一位元量化器，架構如圖 7所示。因栓
鎖比較器在工作時只動態功率的消耗，所以能有效的達到節省功率之要求。系統中所使用
的栓鎖比較器架構如圖 8所示，其工作原理如下： 
當 1φ 為低電壓時，輸出點 1V 和 2V 將經由電晶體 9M 和 10M 被充電至 DDV 。當 1φ 為高電壓時，
輸出點 1V 和 2V 將經由電晶體 1M 和 2M 放電，當電壓下降至臨界電壓時 1V 和 2V 點將被拴住。 
1φ
VDD
1M 2M
3M 4M
5M 6M
7M 8M9M 10M
1V
2V opV
onV
inninp
 
圖 8 Dynamic latch comparator 
(四) CMOS dB-linear VGAs 
我們採用 CMOS dB-linear VGAs 架構來設計自動增益控制器，如圖 9 所示。放大器的轉換
函數為 21( )    ( 1)
1
n nxx e x
x
+ ≈−   ，在 0.32x < 時，最多只有 5%的誤差，這項誤差值是非常合乎
放大器輸出線性度的要求。 
 9
四、智慧型混合信號感測電路 Sensor Signal Condition Module 介面
系統及晶片設計 
(一)應用於麥克風聲音信號擷取的ΣΔ ADC 
圖12所示為所提出的中的系統架構。整個電路包括有整合 Pre Amplifier 與 Anti 
Aliasing Filter 在一起的 Anti Aliasing Filter，Sigma Delta ADC (ADM)，Decimation Filter，
與 AGC。而回授的路徑是用來控制 ΣΔ ADC 的參數以及 Anti-Aliasing Filter 中的偏壓電
流。 
 
圖12 低功率超取樣類比數位轉換器 
圖 13 為我們所設計完成的三階 sigma-delta modulator 電路架構圖。它的工作頻寬為 
20k Hz 取樣頻率為 2M Hz，系統全部的消耗功率為 40 μ W，電壓為 1V。 
1φ
2φ
C
0.2C
0.4C
C
1φ
2φ
a2φ
C
C
1φ
2φ
1φ 2φ
2φ2φ 2φ2φ
1φ
1φ
1φ
0.4C
0.2C
C
1φ 1φ
0.4C
1φ
2φ0.4C
inV
outV
 
圖 13 三階 sigma-delta modulator 電路架構圖 
然後我們對此一三階 sigma-delta modulator 系統的輸出信號做功率頻譜的模擬分
析，輸入信號頻率為 3.9k Hz，峰值為 0.35V，如圖14所示，我們得到三階的 ΣΔ ADC 的
頻率響應圖。系統的 OSR 是 128，其所顯示的 SNR 結果可以達到我系統的應用需求。 
Anti-Aliasing
FilterMic LNA
SC
S/H AMP ADC
AGC
PreAMP Low-pass Filter VGA
 11
圖 16 系統晶片的佈局圖 
Specification Performance Value Unit 
Signal Bandwidth 20 k Hz 
Sampling Frequency 2 M Hz 
Dynamic Range 76.61 dB 
Peak SNR 75.74 dB 
Peak SNDR 69.01 dB 
Supply Voltage 1 V 
Power Consumption 40 μ W 
Chip/Core Size 990990 .. × / 740730 .. ×  2mm  
Technology 0.18 μ m  
 
(二)濕度感測器的超低功率三角積分調變器 
我們利用切換電容式積分器來實現一個二階的三角積分調變器。為了降低系統的雜訊
及操作時間我們提出了一個二階的三角積分調變器，系統架構詳如圖 17 所示。 
2fC1f
C
1C
2C
RC
3C
4C
1φ
2φ
1φ
1φ
1φ1φ
1φ 2φ
2φ2φ
2φ1 2y yφ φ+
2 1y yφ φ+
quantizer
2φ y
( )2H z
 
圖 17 二階三角積分調變器架構圖 
同時我們也推導系統的操作函數，並根據此操作函數使用 SIMULINK 軟體建立了系統
模擬架構模擬系統供作的行為模式。並分別推出了我們所需要的係數值，各項係數值顯示
於下表中，我們在根據我們所求出的係數值去設計系統所需的電路。 
( ) 3 44 22 1
2 1 1f
z C CC z KH z K
C z z
− −⎛ ⎞ ⎛ ⎞= − = − ⎜ ⎟⎜ ⎟− −⎝ ⎠⎝ ⎠
  
 
1
11
z
z
−
−−
1
2
1 1
1
1
K zK
z
−
−
−− −
RC
sign
CΔ y
 
2K  0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 
SNR 46 52 59 65 69 70 69 66 60 
因為系統工作至少在 10 個位元的需求，所以運算放大器最小的增益至少設計為 40dB。
我們使用 MATLAB 軟體根據系統 SNR 需求計算系統運作所需的 OSR，由下表我們得知系統
的 OSR 每增加二倍系統得 SNR 約增加 15dB。 
OSR SNR ENOB 
16 41.3482 dB 6.5761 
32 55.7793 dB 8.9733 
 13
我們所提出的電路架構已實現在 TSMC CMOS 0.18 μ m 的製程並送國科會晶片製作中
心製作中，其晶片面積為 mm μμ 37.063.0 ×  (不包含 PAD)如圖 20 所示，當取樣頻率在 6.4k 
Hz、頻寬被設定在 50Hz 及電壓為 1V 時，可以得到最大之訊號失真雜訊比(SNDR)為
52.75dB，動態範圍(Dynamic Range)為 52.39dB。此電路系統總共的功率消耗為 1.5 uW。 
 
圖 20 濕度感測器的超低功率三角積分調變器系統晶片的佈局圖 
(三)低功率與低電壓的溫度感測器前端電路 
我們使用 chopper amplifier 及 autozerozing 技術消除低頻 1/f 雜訊及系統輸入端的偏移
電壓。圖 22 所示為全系統架構，其工作原理先將低頻信號調變至高頻，經過放大器後在解
調回原有的低頻頻段，同時低頻的 1/f 雜訊被調變至高頻頻段，最後我們使用一個低通濾波
器將信號萃取出來。 
 
 
 
圖 22 chopper amplifier 系統架構圖 
使用 autozerozing 技術消除了系統輸入偏移電壓。圖 23 所示為放大器基本架構，當系
統時脈信號在 1φ 時，輸入電壓設定為零，偏移電壓儲存在電容 azC 上。時脈信號為 2φ 時，信
號進入放大器被放大輸出，而同時間儲存在電容 azC 上之偏移電壓被消除掉。 
fT fT 
SignalSignal
Signal tone  
noise noise
Vin Vin 
Vout
Vos+Vn
A(f)
)(2 tm)(1 tm
T T
 15
OP-AmpOP-AmpSwitch
C
lock-G
enerator
Decouple Capacitor
 
Capacitor 
 
Capacitor 
C
lock-G
enerator
 
圖26低功率與低電壓的溫度感測器前端電路系統晶片圖 
(四)適用於電子聽診器前端信號自動增益控制系統設計 
我們設計使用Σ-Δ調變器輸出信號值回去調整系統輸入放大器的增益控制輸入信號的
大小值。圖 26 所示為所提出的數位自動增益控制器系統架構圖，它是由 VGA、Σ-Δ調變器、  
bit-stream 修正器、sinc 濾波器、低通濾波器、積分器、數值對照表和數位類比轉換器所組
成。 
outV
refV
LV
1
0
1
11
Z
Z
−
−−
A
B
 
圖 26 數位自動增益控制器系統架構圖 
 
圖 27 系統模擬結果(信號突增) 
圖 27 所示為系統模擬結果。輸入信號的頻率為 250Hz，二個突增的輸入信號峰值相
差為 25dB，當最大的輸入峰值為 100mV 等同於 113dB SPL 量，最小的輸入峰值為 5.6mV
等同於 88dB SPL 量，VGA 的整體輸出電壓可達到 100mV，系統仍能穩定的工作。如果輸
入電壓超過 100mV，VGA 的輸出電壓將會降低。若輸入低於 100mV，VGA 的輸出將會被
放大。第三個圖 cV 顯示的為 VGA 的輸入控制電壓。 
當系統電壓由 100mV 突然降為 5.6mV 時，系統的放鬆時間為 53.2ms。當系統電壓
 17
容的選擇，使得 3dB bandwidth 也隨之改變，達到我們要的效果。圖 31 為我
們所提出的架構，第一級儀表放大器提供 40dB，接著可程式電壓增益放大器
做增益選擇，進一步放大電壓。儀表放大器採用 fully-differential 架構，有高
CMRR、 PSRR、 dynamic range 的好處。  
 
圖 31 Proposed System Architecture 
當輸入端給定一個帶有 60Hz 共模雜訊的心電圖訊號，圖 32 是 PGA 輸出
波形。圖 33 與圖 34 是在系統電路工作在電壓 0.6V 以及 0.4V 下的模擬結果。
當工作電壓為 0.6V 時，所有的電晶體均進入 sub-threshold region。當電壓下
降至 0.4V 時，雖然受限的電壓動態範圍造成非線性，但心電圖波形仍然清楚
可見。  
 
圖 32 ECG signal simulation @ DDV =0.8V 
 
 
圖 33 ECG signal simulation @ DDV =0.6V 
 19
 
圖 37 Layout of chip 
圖 38、圖 39 為 PCB 設定以及晶片量測的情形，外掛了一偏壓電阻來校正偏壓電流。我們
使用兩個 Kendall H99SG 電極貼片，正端接左心室，負端接右心房。電源供給以及量測使
用 Keithley2400，類比輸出的部分使用 Agilent 54831D 來做分析。 
 
圖 38 系統晶片量測 PCB 設定圖 
 
圖 38 系統晶片 ECG 信號量測圖 
當系統工作在 0.8V 時，量到電流為 3.8μA 與我們模擬的相近，但為了得到更好的 noise 
efficiency factor (NEF)，因此調降電流至 2.3μA。圖 39 是在 PGA 輸出端量測的結果，此時
工作電壓 0.8V，類比以及數位電路總電流 2.3μA。因為我們有做 chopping，將 offset 以及
flicker noise 移到高頻，所以可見輸出波形帶有高頻雜訊。經過 Matlab 做二階低通濾波，截
止頻率 100Hz，圖 40 是處理後的結果，振幅 268mVpp，清楚得到 P wave, QRS-complex 以
及 T wave。值得注意的是，我們並沒有對 60Hz 雜訊做後處理，因為我們的 CMRR 很高， 
60Hz 的雜訊被壓抑的很低，在圖中幾乎不可見。 
 21
失或微小的時段，關閉或改變電路偏壓電流，相信能有效的降低耗能。我們期望藉由所提
出的智慧型低電壓、低功率的類比與混合信號感測電路，整合來自微機電或化學感測元件
的微弱生物體輸入信號加以放大。低電壓低功率的要求在於解決植入式裝置電源供應困難
的問題，而智慧型電路的特點則視信號的情況啟動或關閉適當電路，以減少功率消耗。同
時我們也嘗試開發新的電子電路設計技術來設計我們的電路，利如將 MOS 電晶體偏壓在弱
反轉區以期能更近一步減少耗能，同時對於我們在電路特性、晶片系統模擬流程及環境的
建立，也有莫大的幫助。 
 
 
 
 
參考文獻 
 [1]Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGRAW-HILL International 
Edition, 2001. 
[2]Richard Schreier and Gabor C. Temes, Understanding Delta-Sigma Data Converters, Wiley, 
New York, 2005. 
[3]R. Muanghlua, S. Cheirsirilul, and S. Supadech, ‘’ The Study of Silicon Thermpolile ‘’ 
IEEE,2002 
[4]Andrea Baschirotto, A. Gola, E. Chiesa, E. Lasalandra, F. Pasolin, M. Tronconi, and 
T.Ungretti, ‘’ A 1 g± −  Dual-Axis Linear Accelerometer in a Standard 0.5 μ m CMOS 
Technology for High-Sensitivity Applications ‘’ IEEE Journal of Solid-State Circuit, Vol.38, 
NO.7, July2003 
[5]張智琦, “The Design of a Low-Power Low-Voltage Sigma-Delta Modulator for Humidity 
Sensors”,交通大學電控工程研究所碩士論文,2007. 
[6]吳宗豫, “An Ultra Low-power Front-end Circuit for Temperature Sensors ”,交通大學電控
工程研究所碩士論文,2007. 
[7]R.F. Yazicioglu, P. Merken, R. Puers, and C. Van Hoof, "A 60uW 60nV/rtHz Readout 
Front-End for Portable Biopotential Acquisition Systems," ISSCC Digest of Technical Papers 
2006, paper 2.6. 
[8]Timothy Denison", Kelly Consoer', Wesley Santa', Greg Molnar', and Keith Miesel', “A 2 μW, 
95nV/rtHz, chopper-stabilized instrumentation amplifier for chronic measurement of 
bio-potentials,” Solid-State Circuits Conference, 2007. ISSCC 2007. Digest of Technical 
Papers. IEEE International, 11-15 Feb. 2007. 
[9]Makinwa, Kofi. "Dynamic Offset Cancellation Techniques," Smart Sensor Systems 2002.  
[10]K.A. Ng and P.K. Chan, "A CMOS Analog Front-End IC for Portable EEG/ECG Monitoring 
Applications," IEEE Trans. On Circuits and Systems, vol. 52, no. 11, 2005. 
[11]R.R. Harrison and C. Charles, "A Low-power Low-noise CMOS Amplifier for Neural 
Recording Applications," IEEE J. of Solid-State Circuits, vol. 38, no. 6, pp. 958-965, 2003. 
[12]R. Burt and J. Zhang, "A Micropower Chopper-Stabilized Operational Amplifier using a SC 
with Synchronous Integration inside the Continuous-Time Signal Path," ISSCC Digest of 
Technical Papers 2006, paper 19.6. 
