---
title: SRAM数字电路设计
date: 2024-04-16 00:01:56
tags: 计组
---
难得gpt做了次人，遂记录一下和它的对话（整理后版本

![SRAM一些概念](../img/计组/SRAM一些概念.jpg)

SRAM基本单元由两个CMOS反相器（其实就是两个非门）组成，两个反相器的输入输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器输出状态的锁定、保存，即存储了一个位元的状态。

# BL：Bit Line（位线）
在SRAM（静态随机存取存储器）的数字电路设计中，"BL" 通常指的是 "Bit Line"。

在SRAM单元中，位线用于连接存储单元和读/写电路。它承载存储单元中的数据位，并负责将这些数据传输到读/写电路以进行读取或写入操作。

在SRAM的读操作中，位线被用作数据传输路径，将存储单元中的数据位传输到读取电路。在写操作中，位线负责将数据位传输到存储单元，以更新存储的数据。

# Word Line（字线）
在SRAM单元中，字线用于选择存储单元进行读或写操作（不管是读还是写，WL都为1，过程结束时为0）。当字线激活时，它会打开连接到该字线的所有存储单元的传输门，从而允许读取或写入操作。

在读操作中，字线使得选定的存储单元的数据位能够流入位线（Bit Line）进行读取。在写操作中，字线允许数据位从位线传输到选定的存储单元，以更新存储的数据。

# Q（输出）
在数字电路设计中，通常使用 "Q" 来表示输出信号。这个标记表示该部分或组件的输出端。

例如，在触发器或存储器单元中，"Q" 和 "/Q"（Q的反相输出）通常表示状态或数据的输出。这些输出可以连接到其他电路部分，以实现数据传输和处理。

# 读/写过程
![SRAM设计](../img/计组/SRAM设计.jpg)
SRAM设计中，WL为1时写入BL，并在Q中输出BL

在SRAM（静态随机存取存储器）的设计中，当Word Line（WL）被激活为逻辑"1"时：

1. **写入操作**：将位线（Bit Line，BL）的数据写入选定的存储单元。

2. **读取操作**：存储单元的数据位被传输到位线（Bit Line，BL）。

这时，"Q" 通常表示存储单元的输出，即位线（Bit Line，BL）的内容。当执行读取操作时，Q会输出位线上的数据，反映存储单元的状态。

SRAM的运行在写入和读出时基本没有区别。

# 断电后SRAM将丢失所有电荷状态
断电后的SRAM（静态随机存取存储器）不能持续存储数据。SRAM的存储方式是基于电荷状态在存储单元中存储数据，而这些电荷会随着时间和电流的丧失而消散。

当电源关闭时，SRAM中的电荷会迅速耗尽，导致数据丢失。这与DRAM（动态随机存取存储器）不同，DRAM使用电容来存储数据，需要定期刷新以保持数据，即使在断电后也能短暂保留数据。

因此，SRAM需要持续的电源供应以保持数据，一旦电源被中断或关闭，存储在其中的数据会立即丢失。