Partition Merge report for M6800_MIKBUG
Sun Mar 01 14:17:32 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun Mar 01 14:17:32 2020       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; M6800_MIKBUG                                ;
; Top-level Entity Name              ; M6800_MIKBUG                                ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 3,265                                       ;
;     Total combinational functions  ; 3,037                                       ;
;     Dedicated logic registers      ; 1,037                                       ;
; Total registers                    ; 1037                                        ;
; Total pins                         ; 80                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 336,256                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                        ;
+----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; Name                 ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details                                                                                  ;
+----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; cpuClock             ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; cpuClock             ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; i_CLOCK_50           ; post-fitting ; connected ; Top                            ; post-synthesis    ; i_CLOCK_50                          ; N/A                                                                                      ;
; n_if2CS~0            ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; n_if2CS~0            ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; n_reset              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; n_reset              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
+----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2653   ; 198              ; 415                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 2561   ; 180              ; 296                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1447   ; 69               ; 118                            ; 0                              ;
;     -- 3 input functions                    ; 596    ; 72               ; 85                             ; 0                              ;
;     -- <=2 input functions                  ; 518    ; 39               ; 93                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 2154   ; 172              ; 233                            ; 0                              ;
;     -- arithmetic mode                      ; 407    ; 8                ; 63                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 612    ; 120              ; 305                            ; 0                              ;
;     -- Dedicated logic registers            ; 612    ; 120              ; 305                            ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 80     ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 335872 ; 0                ; 384                            ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 139    ; 175              ; 490                            ; 0                              ;
;     -- Registered Input Connections         ; 59     ; 130              ; 335                            ; 0                              ;
;     -- Output Connections                   ; 548    ; 221              ; 35                             ; 0                              ;
;     -- Registered Output Connections        ; 8      ; 221              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 12337  ; 1215             ; 2019                           ; 0                              ;
;     -- Registered Connections               ; 4030   ; 870              ; 1056                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 126    ; 238              ; 323                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 238    ; 20               ; 138                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 323    ; 138              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 39     ; 78               ; 78                             ; 0                              ;
;     -- Output Ports                         ; 62     ; 95               ; 21                             ; 0                              ;
;     -- Bidir Ports                          ; 10     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 12                             ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 55               ; 7                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 1                ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 30               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 20                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 48               ; 7                              ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 53               ; 21                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 47               ; 9                              ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                       ;
+----------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                       ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; altera_reserved_tck                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; i_CLOCK_50                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_CLOCK_50                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_CLOCK_50~input                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; i_n_reset                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_n_reset                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_n_reset~input                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[0]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[0]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[0]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[10]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[10]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[10]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[11]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[11]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[11]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[12]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[12]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[12]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[13]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[13]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[13]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[14]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[14]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[14]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[15]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[15]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[15]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[16]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[16]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[16]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[17]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[17]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[17]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[18]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[18]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[18]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[19]                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[19]                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[19]~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[1]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[1]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[1]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[2]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[2]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[2]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[3]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[3]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[3]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[4]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[4]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[4]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[5]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[5]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[5]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[6]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[6]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[6]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[7]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[7]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[7]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[8]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[8]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[8]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamAddress[9]                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_extSRamAddress[9]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_extSRamAddress[9]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[0]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[0]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[0]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[1]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[1]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[1]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[2]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[2]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[2]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[3]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[3]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[3]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[4]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[4]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[4]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[5]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[5]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[5]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[6]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[6]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[6]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_extSRamData[7]                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_extSRamData[7]                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_extSRamData[7]~output                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_n_extSRamCS                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_n_extSRamCS                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_n_extSRamCS~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_n_extSRamOE                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_n_extSRamOE                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_n_extSRamOE~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_n_extSRamWE                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- io_n_extSRamWE                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- io_n_extSRamWE~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; io_ps2Clk                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_ps2Clk                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_ps2Clk~output                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; io_ps2Data                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_ps2Data                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_ps2Data~output                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.rom1_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                            ;           ;               ;          ;                                            ;
; n_sdRamCas                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- n_sdRamCas                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- n_sdRamCas~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; n_sdRamCe                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- n_sdRamCe                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- n_sdRamCe~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; n_sdRamRas                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- n_sdRamRas                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- n_sdRamRas~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; n_sdRamWe                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- n_sdRamWe                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- n_sdRamWe~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_hSync                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_hSync                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_hSync~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_vSync                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_vSync                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_vSync~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_videoB0                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_videoB0                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_videoB0~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_videoB1                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_videoB1                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_videoB1~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_videoG0                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_videoG0                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_videoG0~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_videoG1                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_videoG1                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_videoG1~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_videoR0                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_videoR0                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_videoR0~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; o_videoR1                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_videoR1                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_videoR1~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[0]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[0]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[0]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[10]                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[10]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[10]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[11]                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[11]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[11]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[12]                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[12]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[12]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[13]                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[13]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[13]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[14]                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[14]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[14]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[1]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[1]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[1]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[2]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[2]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[2]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[3]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[3]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[3]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[4]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[4]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[4]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[5]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[5]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[5]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[6]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[6]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[6]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[7]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[7]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[7]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[8]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[8]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[8]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamAddr[9]                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamAddr[9]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamAddr[9]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamClk                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamClk                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamClk~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; sdRamClkEn                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdRamClkEn                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdRamClkEn~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[0]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[0]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[0]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[10]                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[10]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[10]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[11]                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[11]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[11]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[12]                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[12]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[12]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[13]                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[13]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[13]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[14]                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[14]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[14]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[15]                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[15]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[15]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[1]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[1]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[1]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[2]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[2]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[2]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[3]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[3]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[3]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[4]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[4]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[4]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[5]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[5]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[5]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[6]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[6]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[6]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[7]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[7]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[7]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[8]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[8]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[8]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
; w_sdRamData[9]                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- w_sdRamData[9]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- w_sdRamData[9]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                            ;           ;               ;          ;                                            ;
+----------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------+
; Partition Merge Resource Usage Summary                         ;
+---------------------------------------------+------------------+
; Resource                                    ; Usage            ;
+---------------------------------------------+------------------+
; Estimated Total logic elements              ; 3,265            ;
;                                             ;                  ;
; Total combinational functions               ; 3037             ;
; Logic element usage by number of LUT inputs ;                  ;
;     -- 4 input functions                    ; 1634             ;
;     -- 3 input functions                    ; 753              ;
;     -- <=2 input functions                  ; 650              ;
;                                             ;                  ;
; Logic elements by mode                      ;                  ;
;     -- normal mode                          ; 2559             ;
;     -- arithmetic mode                      ; 478              ;
;                                             ;                  ;
; Total registers                             ; 1037             ;
;     -- Dedicated logic registers            ; 1037             ;
;     -- I/O registers                        ; 0                ;
;                                             ;                  ;
; I/O pins                                    ; 80               ;
; Total memory bits                           ; 336256           ;
;                                             ;                  ;
; Embedded Multiplier 9-bit elements          ; 0                ;
;                                             ;                  ;
; Maximum fan-out node                        ; i_CLOCK_50~input ;
; Maximum fan-out                             ; 569              ;
; Total fan-out                               ; 14845            ;
; Average fan-out                             ; 3.44             ;
+---------------------------------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------+
; InternalRam32K:sram|altsyncram:altsyncram_component|altsyncram_6dp3:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                    ;
; MIKBUG:rom1|altsyncram:altsyncram_component|altsyncram_85u3:auto_generated|altsyncram_bmu2:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; True Dual Port   ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; ../ROMS/smithbug.hex    ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; True Dual Port   ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                    ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ALTSYNCRAM                                                                   ; AUTO ; True Dual Port   ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                    ;
; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; 1024         ; 8            ; --           ; --           ; 8192   ; SansFontBoldReduced.HEX ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s124:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 3            ; 128          ; 3            ; 384    ; None                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Mar 01 14:17:29 2020
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off M6800_MIKBUG -c M6800_MIKBUG --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 33 of its 39 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 6 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 16 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "w_sdRamData[0]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[1]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[2]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[3]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[4]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[5]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[6]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[7]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[8]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[9]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[10]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[11]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[12]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[13]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[14]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
    Warning (15610): No output dependent on input pin "w_sdRamData[15]" File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/M6800_MIKBUG/M6800_MIKBUG.vhd Line: 48
Info (21057): Implemented 3452 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 53 output pins
    Info (21060): Implemented 10 bidirectional pins
    Info (21061): Implemented 3300 logic cells
    Info (21064): Implemented 67 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 4704 megabytes
    Info: Processing ended: Sun Mar 01 14:17:32 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


