module Processor(input Addsub, input[15:0]A,B, output reg[15:0] S);


	
endmodule