# Progetto-Reti-Logiche

Descrizione in VHDL e sintesi di un componente HW che implementa il metodo di equalizzazione dellâ€™istogramma di una immagine.
