# Exercice 1
EXCAL 1 et voir feuille

# Exercice 2
#### 1.
```VHDL
architecture reg_lvl of condit is
signal qe : bit;
begin

```


#### 2.
EXCAL 2

#### 3.
Sortie synchrone : Varie seulement pendant les fronts actifs d'horloge. 
Sortie Asynchrone : Contraire de synchrone

#### 4.
Feuille


# Exercice 3















```VHDL

```