# README

这个仓库学习 《verilog 高级数字系统 设计技术与实例分析》

- 环境: verilator + makefile + dwfv(看波形的)
- 系统: opensuse + mac + vscode

- ch5: 数字电路设计 初级篇
  - counter: lfsr_counter + versat_updown_counter
- ch6:
  - RTL(register transfer level, 寄存器传输级描述)-PCIe 扰码器(scrambler)
