Pour travailler de façon efficace, il est essentiel
d'établir les dépendances entre les tâches et de les répartir entre les membres
du groupe.

\subsection{Planning}

Sur la figure~\ref{fig:PlanningPrevision}~page~\pageref{fig:PlanningPrevision},
les tâches ont été réparties temporellement sur la période du projet.
Le planning réel est quelque peu différent du planning prévisionnel.
Il est visible sur la figure~\ref{fig:PlanningReel} page~\pageref{fig:PlanningReel}.

\begin{figure}[ht!]
	\begin{ganttchart}
		[y unit title=0.4cm,
			y unit chart=0.5cm,
			vgrid,hgrid,
			title label anchor/.style={below=-1.6ex},
			title left shift=.05,
			title right shift=-.05,
			title height=1,
			bar/.style={fill=gray!50},
			incomplete/.style={fill=white},
			progress label text={},
			bar height=0.7,
			group right shift=0,
			group top shift=.6,
			group height=.3,
		]
		{1}{20}
		%labels
		\gantttitle{Projet}{20} \\
		\gantttitle{Oct}{4}
		\gantttitle{Nov}{4}
		\gantttitle{Déc}{4}
		\gantttitle{Jan}{4}
		\gantttitle{Fév}{4}
		\ganttnewline

		%tasks
		%0
		\ganttbar{Spécifications}{2}{4} \\
		%1
		\ganttbar{Programme de référence}{3}{4} \\
		%2
		\ganttbar{Implantation de l'IP}{5}{13} \\
		%3
		\ganttbar{Validation en simulation}{6}{9} \\
		%4
		\ganttbar{Logiciel de commande}{9}{12} \\
		%5
		\ganttbar{Validation sur carte}{12}{15} \\
		%6
		\ganttbar{\'{E}valuation des performances}{16}{17} \\
		%7
		\ganttbar{Documentation}{14}{17} \\
		%8
		\ganttbar{Soutenance}{18}{18} \\

		%relations

		\ganttlink{elem0}{elem2}
		\ganttlink{elem0}{elem3}
		\ganttlink{elem4}{elem6}
		\ganttlink{elem5}{elem6}
		\ganttlink{elem3}{elem5}
	\end{ganttchart}
	\caption{Planning prévisionnel}
\label{fig:PlanningPrevision}
\end{figure}

\begin{figure}[ht!]
	\begin{ganttchart}
		[y unit title=0.4cm,
			y unit chart=0.5cm,
			vgrid,hgrid,
			title label anchor/.style={below=-1.6ex},
			title left shift=.05,
			title right shift=-.05,
			title height=1,
			bar/.style={fill=gray!50},
			incomplete/.style={fill=white},
			progress label text={},
			bar height=0.7,
			group right shift=0,
			group top shift=.6,
			group height=.3,
		]
		{1}{20}
		%labels
		\gantttitle{Projet}{20} \\
		\gantttitle{Oct}{4}
		\gantttitle{Nov}{4}
		\gantttitle{Déc}{4}
		\gantttitle{Jan}{4}
		\gantttitle{Fév}{4}
		\ganttnewline

		%tasks
		%0
		\ganttbar{Spécifications}{2}{4} \\
		%1
		\ganttbar{Programme de référence}{3}{4} \\
		%2
		\ganttbar{Implantation de l'IP}{5}{13} \\
		%3
		\ganttbar{Validation en simulation}{6}{8} \\
		%4
		\ganttbar{Logiciel de commande}{9}{16} \\
		%5
		\ganttbar{Validation sur carte}{12}{16} \\
		%6
		\ganttbar{\'{E}valuation des performances}{17}{17} \\
		%7
		\ganttbar{Documentation}{12}{17} \\
		%8
		\ganttbar{Soutenance}{18}{18} \\

		%relations

		\ganttlink{elem0}{elem2}
		\ganttlink{elem0}{elem3}
		\ganttlink{elem4}{elem6}
		\ganttlink{elem5}{elem6}
		\ganttlink{elem3}{elem5}
	\end{ganttchart}
	\caption{Planning réel}
	\label{fig:PlanningReel}
\end{figure}

Voici la description des différentes tâches:
\begin{itemize}
	\item \textbf{Spécifications}: écrire les spécifications du
		réseau de neurones sur FPGA, définir son architecture~;
	\item \textbf{Programme de référence}: écriture du programme en C
		permettant de comparer les résultats de notre IP à une version
		logicielle. Il servira aussi lors de l'évaluation de
		performances pour mesurer le facteur d'accélération de notre IP~;
	\item \textbf{Implantation de l'IP}: écriture en VHDL des différents
		composants de l'IP~;
	\item \textbf{Validation en simulation}: Test benches pour vérifier le
		comportement de nos composants, leurs interactions et le
		fonctionnement global de l'IP~;
	\item \textbf{Validation sur carte}: Tests sur carte permettant de
		vérifier le comportement de notre IP sur carte Zybo,
		puis ZedBoard~;
	\item \textbf{Logiciel de commande}: écriture du logiciel permettant de
		contrôler l'IP~;
	\item \textbf{Evaluation des performances}: comparaison de performances
		de notre IP par rapport au logiciel de référence fonctionnant
		sur la même carte~;
	\item \textbf{Documentation}: écriture de la documentation comprenant
		le cahier des charges, le planning, le manuel utilisateur,
		les étapes de conception, la validation et la présentation de la
		démonstration~;
	\item \textbf{Soutenance}: Soutenance finale incluant une démonstration
		du travail effectué.
\end{itemize}


\subsection{Répartition entre les membres du groupe}

La plupart des tâches étant parallélisables, nous avons donc pu les répartir
entre les membres du groupe.

Voici les occupations principales de chaque personne:
\begin{itemize}
	\item Hugues : écriture du programme de référence et du logiciel de
		commande, implantation de l'IP, documentation~;
	\item Lucas : spécifications, implantation de l'IP, validation sur
		carte, documentation~;
	\item Paul : spécifications, implantation de l'IP, validation en
		simulation, documentation.
\end{itemize}
~\\
Cependant, certains problèmes majeurs dans l'implantation de l'IP et les essais
sur carte sont devenus bloquants et ont fortement réduit la parallélisation des
tâches en obligeant tous les membres du groupe à chercher une solution aux
problèmes rencontrés.

\subsection{Problèmes rencontrés}

Parmi les quelques problèmes rencontrés, l'utilisation de {\em Vivado} nous a fait perdre beaucoup de temps. 
En effet, bien que ce logiciel de conception soit puissant et complet, il a certains comportements assez étranges. 
Nous citerons par exemple, la démarche à mettre en oeuvre pour que le logiciel prenne 
effectivement en compte les modifications des fichiers sources (près de 10 clics et environ 2 minutes). 
Un autre exemple, qui nous a fait perdre près d'une demi-journée, est le fait que le logiciel décide (sans prévenir) 
qu'il génère le bitstream dans un nouveau fichier sans prévenir le SDK qui, lui, envoie toujours l'ancien bitstream. 
Un dernier cas nous a posé problème, ainsi qu'à nos tuteurs, et le passage du projet d'un carte à l'autre. 
Pour réussir à faire cela, nous avons du recréer le projet en partant de zéro.\\

Outre ces nombreux problèmes dûs aux outils de conception, nous nous sommes
confrontés à un autre problème inattendu. 
En effet, nous avions prévu de passer beaucoup moins de temps sur la partie de validation sur 
carte et plus de temps sur la validation en simulation. Nous pensions que si l'IP fonctionnait en simulation, 
elle aurait le même comportement après synthèse et sur le FPGA. 
Or, à plusieurs endroits de notre IP, l'outil de synthèse instanciait des latchs à la place de registres. 
A cause de cela, le fonctionnement n'était pas celui attendu, et nous avons dû repasser du temps pour déboguer l'IP.












