/* SPDX-License-Identifier: BSD-2-Clause */
/*
 * Copyright (c) 2021 MediaTek Inc.
 */

#ifndef __PCIE_MAC_IREG_REGS_H__
#define __PCIE_MAC_IREG_REGS_H__
#ifdef __cplusplus
extern "C" {
#endif
#define PCIE_MAC_IREG_BASE \
	0x74030000
#define PCIE_MAC_IREG_BRIDGE_VER_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0000)
#define PCIE_MAC_IREG_BRIDGE_BUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0004)
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0008)
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR \
	(PCIE_MAC_IREG_BASE + 0x000C)
#define PCIE_MAC_IREG_PCIE_IF_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0010)
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0014)
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0018)
#define PCIE_MAC_IREG_HW_DATE_CODE_ADDR \
	(PCIE_MAC_IREG_BASE + 0x001C)
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0020)
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0024)
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0028)
#define PCIE_MAC_IREG_PCIE_DEBUG_MONITOR_ADDR \
	(PCIE_MAC_IREG_BASE + 0x002C)
#define PCIE_MAC_IREG_AXI_MST0_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0030)
#define PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0034)
#define PCIE_MAC_IREG_AXI_MST1_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0038)
#define PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x003C)
#define PCIE_MAC_IREG_AXI_MST2_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0040)
#define PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0044)
#define PCIE_MAC_IREG_AXI_MST3_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0048)
#define PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x004C)
#define PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0050)
#define PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0054)
#define PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0058)
#define PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x005C)
#define PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0060)
#define PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0064)
#define PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0068)
#define PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR \
	(PCIE_MAC_IREG_BASE + 0x006C)
#define PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0070)
#define PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0074)
#define PCIE_MAC_IREG_SW_TEST_IN_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0078)
#define PCIE_MAC_IREG_FPGA_SETTINGS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x007C)
#define PCIE_MAC_IREG_GEN_SETTINGS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0080)
#define PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0084)
#define PCIE_MAC_IREG_PCIE_PIPE_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0088)
#define PCIE_MAC_IREG_PCIE_PIPE_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x008C)
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0090)
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0094)
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0098)
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x009C)
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00A0)
#define PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00A4)
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00A8)
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00AC)
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00B0)
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00B4)
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00B8)
#define PCIE_MAC_IREG_PCIE_SW_TRIG_INT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00BC)
#define PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00C0)
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00C4)
#define PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00C8)
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00CC)
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00D0)
#define PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00D4)
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00D8)
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00DC)
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00E0)
#define PCIE_MAC_IREG_PCIE_BAR_01_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00E4)
#define PCIE_MAC_IREG_PCIE_BAR_01_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00E8)
#define PCIE_MAC_IREG_PCIE_BAR_23_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00EC)
#define PCIE_MAC_IREG_PCIE_BAR_23_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00F0)
#define PCIE_MAC_IREG_PCIE_BAR_45_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00F4)
#define PCIE_MAC_IREG_PCIE_BAR_45_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00F8)
#define PCIE_MAC_IREG_PCIE_BAR_WIN_ADDR \
	(PCIE_MAC_IREG_BASE + 0x00FC)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0100)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0104)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0108)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x010C)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0110)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0114)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0118)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_ADDR \
	(PCIE_MAC_IREG_BASE + 0x011C)
#define PCIE_MAC_IREG_PCIE_SRIOV_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0120)
#define PCIE_MAC_IREG_PCIE_SRIOV_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0124)
#define PCIE_MAC_IREG_PCIE_SRIOV_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0128)
#define PCIE_MAC_IREG_PCIE_SRIOV_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x012C)
#define PCIE_MAC_IREG_PCIE_SRIOV_4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0130)
#define PCIE_MAC_IREG_PCIE_SRIOV_5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0134)
#define PCIE_MAC_IREG_PCIE_SRIOV_6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0138)
#define PCIE_MAC_IREG_PCIE_SRIOV_7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x013C)
#define PCIE_MAC_IREG_PCIE_CFGNUM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0140)
#define PCIE_MAC_IREG_PCIE_BUSDEV_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0144)
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0148)
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x014C)
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0150)
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0154)
#define PCIE_MAC_IREG_PCIE_PEX_DSN_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0158)
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x015C)
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0160)
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0164)
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0168)
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x016C)
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0170)
#define PCIE_MAC_IREG_PM_CONF_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0174)
#define PCIE_MAC_IREG_PM_CONF_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0178)
#define PCIE_MAC_IREG_PM_CONF_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x017C)
#define PCIE_MAC_IREG_IMASK_LOCAL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0180)
#define PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0184)
#define PCIE_MAC_IREG_IMASK_HOST_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0188)
#define PCIE_MAC_IREG_ISTATUS_HOST_ADDR \
	(PCIE_MAC_IREG_BASE + 0x018C)
#define PCIE_MAC_IREG_RC_MSI_EN_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0190)
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0194)
#define PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0198)
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x019C)
#define PCIE_MAC_IREG_ATS_PRI_REPORT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01A0)
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01A4)
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01A8)
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01AC)
#define PCIE_MAC_IREG_ISTATUS_DMA0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01B0)
#define PCIE_MAC_IREG_ISTATUS_DMA1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01B4)
#define PCIE_MAC_IREG_ISTATUS_DMA2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01B8)
#define PCIE_MAC_IREG_ISTATUS_DMA3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01BC)
#define PCIE_MAC_IREG_ISTATUS_DMA4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01C0)
#define PCIE_MAC_IREG_ISTATUS_DMA5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01C4)
#define PCIE_MAC_IREG_ISTATUS_DMA6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01C8)
#define PCIE_MAC_IREG_ISTATUS_DMA7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01CC)
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01D0)
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01D4)
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01D8)
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01DC)
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01E0)
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01E4)
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01E8)
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01EC)
#define PCIE_MAC_IREG_IMASK_HOST_SET_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01F0)
#define PCIE_MAC_IREG_IMASK_HOST_CLR_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01F4)
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01F8)
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x01FC)
#define PCIE_MAC_IREG_ROUTING_RULES_R00_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0200)
#define PCIE_MAC_IREG_ROUTING_RULES_R01_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0204)
#define PCIE_MAC_IREG_ROUTING_RULES_R02_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0208)
#define PCIE_MAC_IREG_ROUTING_RULES_R03_ADDR \
	(PCIE_MAC_IREG_BASE + 0x020C)
#define PCIE_MAC_IREG_ROUTING_RULES_R04_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0210)
#define PCIE_MAC_IREG_ROUTING_RULES_R05_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0214)
#define PCIE_MAC_IREG_ROUTING_RULES_R06_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0218)
#define PCIE_MAC_IREG_ROUTING_RULES_R07_ADDR \
	(PCIE_MAC_IREG_BASE + 0x021C)
#define PCIE_MAC_IREG_ROUTING_RULES_R08_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0220)
#define PCIE_MAC_IREG_ROUTING_RULES_R09_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0224)
#define PCIE_MAC_IREG_ROUTING_RULES_R10_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0228)
#define PCIE_MAC_IREG_ROUTING_RULES_R11_ADDR \
	(PCIE_MAC_IREG_BASE + 0x022C)
#define PCIE_MAC_IREG_ROUTING_RULES_R12_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0230)
#define PCIE_MAC_IREG_ROUTING_RULES_R13_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0234)
#define PCIE_MAC_IREG_ROUTING_RULES_R14_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0238)
#define PCIE_MAC_IREG_ROUTING_RULES_R15_ADDR \
	(PCIE_MAC_IREG_BASE + 0x023C)
#define PCIE_MAC_IREG_ROUTING_RULES_W00_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0240)
#define PCIE_MAC_IREG_ROUTING_RULES_W01_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0244)
#define PCIE_MAC_IREG_ROUTING_RULES_W02_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0248)
#define PCIE_MAC_IREG_ROUTING_RULES_W03_ADDR \
	(PCIE_MAC_IREG_BASE + 0x024C)
#define PCIE_MAC_IREG_ROUTING_RULES_W04_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0250)
#define PCIE_MAC_IREG_ROUTING_RULES_W05_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0254)
#define PCIE_MAC_IREG_ROUTING_RULES_W06_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0258)
#define PCIE_MAC_IREG_ROUTING_RULES_W07_ADDR \
	(PCIE_MAC_IREG_BASE + 0x025C)
#define PCIE_MAC_IREG_ROUTING_RULES_W08_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0260)
#define PCIE_MAC_IREG_ROUTING_RULES_W09_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0264)
#define PCIE_MAC_IREG_ROUTING_RULES_W10_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0268)
#define PCIE_MAC_IREG_ROUTING_RULES_W11_ADDR \
	(PCIE_MAC_IREG_BASE + 0x026C)
#define PCIE_MAC_IREG_ROUTING_RULES_W12_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0270)
#define PCIE_MAC_IREG_ROUTING_RULES_W13_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0274)
#define PCIE_MAC_IREG_ROUTING_RULES_W14_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0278)
#define PCIE_MAC_IREG_ROUTING_RULES_W15_ADDR \
	(PCIE_MAC_IREG_BASE + 0x027C)
#define PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0280)
#define PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0284)
#define PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0288)
#define PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x028C)
#define PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0290)
#define PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0294)
#define PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0298)
#define PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x029C)
#define PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02A0)
#define PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02A4)
#define PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02A8)
#define PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02AC)
#define PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02B0)
#define PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02B4)
#define PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02B8)
#define PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02BC)
#define PCIE_MAC_IREG_PRIORITY_RULES0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02C0)
#define PCIE_MAC_IREG_PRIORITY_RULES1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02C4)
#define PCIE_MAC_IREG_PRIORITY_RULES2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02C8)
#define PCIE_MAC_IREG_PRIORITY_RULES3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02CC)
#define PCIE_MAC_IREG_PRIORITY_RULES4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02D0)
#define PCIE_MAC_IREG_PRIORITY_RULES5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02D4)
#define PCIE_MAC_IREG_PRIORITY_RULES6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02D8)
#define PCIE_MAC_IREG_PRIORITY_RULES7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02DC)
#define PCIE_MAC_IREG_PRIORITY_RULES8_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02E0)
#define PCIE_MAC_IREG_PRIORITY_RULES9_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02E4)
#define PCIE_MAC_IREG_PRIORITY_RULES10_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02E8)
#define PCIE_MAC_IREG_PRIORITY_RULES11_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02EC)
#define PCIE_MAC_IREG_PRIORITY_RULES12_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02F0)
#define PCIE_MAC_IREG_PRIORITY_RULES13_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02F4)
#define PCIE_MAC_IREG_PRIORITY_RULES14_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02F8)
#define PCIE_MAC_IREG_PRIORITY_RULES15_ADDR \
	(PCIE_MAC_IREG_BASE + 0x02FC)
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0300)
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0304)
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0308)
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x030C)
#define PCIE_MAC_IREG_ORDRULES_DIS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0320)
#define PCIE_MAC_IREG_RAM_ARB_PRIORITY_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0324)
#define PCIE_MAC_IREG_RAM_ARB_OPTIONS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0328)
#define PCIE_MAC_IREG_RAM_READ_OPTIONS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x032C)
#define PCIE_MAC_IREG_ECO_SPACE_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0330)
#define PCIE_MAC_IREG_ECO_SPACE_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0334)
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0338)
#define PCIE_MAC_IREG_PHYMAC_CFG_ADDR \
	(PCIE_MAC_IREG_BASE + 0x033C)
#define PCIE_MAC_IREG_WCPL_TIMEOUT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0340)
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0344)
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0348)
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0x34C)
#define PCIE_MAC_IREG_PCIE_LMR_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0350)
#define PCIE_MAC_IREG_PCIE_LMR_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0354)
#define PCIE_MAC_IREG_PCIE_LMR_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0358)
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_ADDR \
	(PCIE_MAC_IREG_BASE + 0x035C)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0360)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0364)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0368)
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_ADDR \
	(PCIE_MAC_IREG_BASE + 0x036C)
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0380)
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0384)
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0388)
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_ADDR \
	(PCIE_MAC_IREG_BASE + 0x038C)
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0390)
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0394)
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0398)
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_ADDR \
	(PCIE_MAC_IREG_BASE + 0x039C)
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03A0)
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03A4)
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03A8)
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03AC)
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03B0)
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03B4)
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03B8)
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03BC)
#define PCIE_MAC_IREG_PCIE_DUMMY_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03C0)
#define PCIE_MAC_IREG_PCIE_DUMMY_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03C4)
#define PCIE_MAC_IREG_SW_TRIG_INTR_SET_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03C8)
#define PCIE_MAC_IREG_SW_TRIG_INTR_CLR_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03CC)
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03D0)
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03D4)
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03D8)
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03DC)
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03E0)
#define PCIE_MAC_IREG_PCIE_IP_REVISION_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03E4)
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03F0)
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03F4)
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03F8)
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x03FC)
#define PCIE_MAC_IREG_DMA0_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0400)
#define PCIE_MAC_IREG_DMA0_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0404)
#define PCIE_MAC_IREG_DMA0_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0408)
#define PCIE_MAC_IREG_DMA0_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x040C)
#define PCIE_MAC_IREG_DMA0_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0410)
#define PCIE_MAC_IREG_DMA0_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0414)
#define PCIE_MAC_IREG_DMA0_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0418)
#define PCIE_MAC_IREG_DMA0_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x041C)
#define PCIE_MAC_IREG_DMA0_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0420)
#define PCIE_MAC_IREG_DMA0_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0424)
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0428)
#define PCIE_MAC_IREG_DMA1_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0440)
#define PCIE_MAC_IREG_DMA1_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0444)
#define PCIE_MAC_IREG_DMA1_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0448)
#define PCIE_MAC_IREG_DMA1_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x044C)
#define PCIE_MAC_IREG_DMA1_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0450)
#define PCIE_MAC_IREG_DMA1_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0454)
#define PCIE_MAC_IREG_DMA1_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0458)
#define PCIE_MAC_IREG_DMA1_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x045C)
#define PCIE_MAC_IREG_DMA1_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0460)
#define PCIE_MAC_IREG_DMA1_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0464)
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0468)
#define PCIE_MAC_IREG_DMA2_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0480)
#define PCIE_MAC_IREG_DMA2_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0484)
#define PCIE_MAC_IREG_DMA2_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0488)
#define PCIE_MAC_IREG_DMA2_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x048C)
#define PCIE_MAC_IREG_DMA2_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0490)
#define PCIE_MAC_IREG_DMA2_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0494)
#define PCIE_MAC_IREG_DMA2_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0498)
#define PCIE_MAC_IREG_DMA2_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x049C)
#define PCIE_MAC_IREG_DMA2_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04A0)
#define PCIE_MAC_IREG_DMA2_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04A4)
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04A8)
#define PCIE_MAC_IREG_DMA3_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04C0)
#define PCIE_MAC_IREG_DMA3_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04C4)
#define PCIE_MAC_IREG_DMA3_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04C8)
#define PCIE_MAC_IREG_DMA3_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04CC)
#define PCIE_MAC_IREG_DMA3_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04D0)
#define PCIE_MAC_IREG_DMA3_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04D4)
#define PCIE_MAC_IREG_DMA3_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04D8)
#define PCIE_MAC_IREG_DMA3_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04DC)
#define PCIE_MAC_IREG_DMA3_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04E0)
#define PCIE_MAC_IREG_DMA3_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04E4)
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x04E8)
#define PCIE_MAC_IREG_DMA4_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0500)
#define PCIE_MAC_IREG_DMA4_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0504)
#define PCIE_MAC_IREG_DMA4_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0508)
#define PCIE_MAC_IREG_DMA4_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x050C)
#define PCIE_MAC_IREG_DMA4_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0510)
#define PCIE_MAC_IREG_DMA4_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0514)
#define PCIE_MAC_IREG_DMA4_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0518)
#define PCIE_MAC_IREG_DMA4_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x051C)
#define PCIE_MAC_IREG_DMA4_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0520)
#define PCIE_MAC_IREG_DMA4_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0524)
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0528)
#define PCIE_MAC_IREG_DMA5_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0540)
#define PCIE_MAC_IREG_DMA5_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0544)
#define PCIE_MAC_IREG_DMA5_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0548)
#define PCIE_MAC_IREG_DMA5_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x054C)
#define PCIE_MAC_IREG_DMA5_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0550)
#define PCIE_MAC_IREG_DMA5_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0554)
#define PCIE_MAC_IREG_DMA5_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0558)
#define PCIE_MAC_IREG_DMA5_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x055C)
#define PCIE_MAC_IREG_DMA5_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0560)
#define PCIE_MAC_IREG_DMA5_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0564)
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0568)
#define PCIE_MAC_IREG_DMA6_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0580)
#define PCIE_MAC_IREG_DMA6_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0584)
#define PCIE_MAC_IREG_DMA6_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0588)
#define PCIE_MAC_IREG_DMA6_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x058C)
#define PCIE_MAC_IREG_DMA6_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0590)
#define PCIE_MAC_IREG_DMA6_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0594)
#define PCIE_MAC_IREG_DMA6_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0598)
#define PCIE_MAC_IREG_DMA6_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x059C)
#define PCIE_MAC_IREG_DMA6_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05A0)
#define PCIE_MAC_IREG_DMA6_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05A4)
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05A8)
#define PCIE_MAC_IREG_DMA7_SRCPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05C0)
#define PCIE_MAC_IREG_DMA7_DESTPARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05C4)
#define PCIE_MAC_IREG_DMA7_SRCADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05C8)
#define PCIE_MAC_IREG_DMA7_SRCADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05CC)
#define PCIE_MAC_IREG_DMA7_DESTADDR_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05D0)
#define PCIE_MAC_IREG_DMA7_DESTADDR_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05D4)
#define PCIE_MAC_IREG_DMA7_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05D8)
#define PCIE_MAC_IREG_DMA7_CONTROL_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05DC)
#define PCIE_MAC_IREG_DMA7_STATUS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05E0)
#define PCIE_MAC_IREG_DMA7_PRC_LENGTH_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05E4)
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_ADDR \
	(PCIE_MAC_IREG_BASE + 0x05E8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0600)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0604)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0608)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x060C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0610)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0618)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x061C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0620)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0624)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0628)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x062C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0630)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0638)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x063C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0640)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0644)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0648)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x064C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0650)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0658)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x065C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0660)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0664)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0668)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x066C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0670)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0678)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x067C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0680)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0684)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0688)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x068C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0690)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0698)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x069C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06A0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06A4)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06A8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06AC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06B0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06B8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06BC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06C0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06C4)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06C8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06CC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06D0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06D8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06DC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06E0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06E4)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06E8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06EC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06F0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06F8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x06FC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0700)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0704)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0708)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x070C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0710)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0718)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x071C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0720)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0724)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0728)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x072C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0730)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0738)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x073C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0740)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0744)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0748)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x074C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0750)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0758)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x075C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0760)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0764)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0768)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x076C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0770)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0778)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x077C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0780)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0784)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0788)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x078C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0660)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0668)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x066C)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07A0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07A4)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07A8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07AC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07B0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07B8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07BC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07C0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07C4)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07C8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07CC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07D0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07D8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07DC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07E0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07E4)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07E8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07EC)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07F0)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07F8)
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x07FC)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0800)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0804)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0808)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x080C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0810)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0818)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x081C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0820)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0824)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0828)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x082C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0830)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0838)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x083C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0840)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0844)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0848)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x084C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0850)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0858)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x085C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0860)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0864)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0868)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x086C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0870)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0878)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x087C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0880)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0884)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0888)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x088C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0890)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0898)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x089C)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08A0)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08A4)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08A8)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08AC)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08B0)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08B8)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08BC)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08C0)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08C4)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08C8)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08CC)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08D0)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08D8)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08DC)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08E0)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08E4)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08E8)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08EC)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08F0)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08F8)
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x08FC)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0900)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0904)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0908)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x090C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0910)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0918)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x091C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0920)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0924)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0928)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x092C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0930)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0938)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x093C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0940)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0944)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0948)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x094C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0950)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0958)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x095C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0960)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0964)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0968)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x096C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0970)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0978)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x097C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0980)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0984)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0988)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x098C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0990)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0998)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x099C)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09A0)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09A4)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09A8)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09AC)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09B0)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09B8)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09BC)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09C0)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09C4)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09C8)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09CC)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09D0)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09D8)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09DC)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09E0)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09E4)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09E8)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09EC)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09F0)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09F8)
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x09FC)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A00)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A04)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A08)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A0C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A10)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A18)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A1C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A20)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A24)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A28)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A2C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A30)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A38)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A3C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A40)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A44)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A48)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A4C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A50)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A58)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A5C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A60)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A64)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A68)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A6C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A70)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A78)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A7C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A80)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A84)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A88)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A8C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A90)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A98)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0A9C)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AA0)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AA4)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AA8)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AAC)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AB0)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AB8)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0ABC)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AC0)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AC4)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AC8)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0ACC)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AD0)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AD8)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0ADC)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AE0)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AE4)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AE8)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AEC)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AF0)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AF8)
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0AFC)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B00)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B04)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B08)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B0C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B10)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B18)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B1C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B20)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B24)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B28)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B2C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B30)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B38)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B3C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B40)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B44)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B48)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B4C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B50)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B58)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B5C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B60)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B64)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B68)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B6C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B70)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B78)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B7C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B80)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B84)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B88)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B8C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B90)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B98)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0B9C)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BA0)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BA4)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BA8)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BAC)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BB0)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BB8)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BBC)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BC0)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BC4)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BC8)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BCC)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BD0)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BD8)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BDC)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BE0)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_SRC_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BE4)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BE8)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BEC)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BF0)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_LSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BF8)
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_MSB_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0BFC)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C00)
#define PCIE_MAC_IREG_ISTATUS_MSI_F0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C04)
#define PCIE_MAC_IREG_IMASK_MSI_F0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C08)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C0C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C10)
#define PCIE_MAC_IREG_ISTATUS_MSI_F1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C14)
#define PCIE_MAC_IREG_IMASK_MSI_F1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C18)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C1C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C20)
#define PCIE_MAC_IREG_ISTATUS_MSI_F2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C24)
#define PCIE_MAC_IREG_IMASK_MSI_F2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C28)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C2C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C30)
#define PCIE_MAC_IREG_ISTATUS_MSI_F3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C34)
#define PCIE_MAC_IREG_IMASK_MSI_F3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C38)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C3C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C40)
#define PCIE_MAC_IREG_ISTATUS_MSI_F4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C44)
#define PCIE_MAC_IREG_IMASK_MSI_F4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C48)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C4C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C50)
#define PCIE_MAC_IREG_ISTATUS_MSI_F5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C54)
#define PCIE_MAC_IREG_IMASK_MSI_F5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C58)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C5C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C60)
#define PCIE_MAC_IREG_ISTATUS_MSI_F6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C64)
#define PCIE_MAC_IREG_IMASK_MSI_F6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C68)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C6C)
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C70)
#define PCIE_MAC_IREG_ISTATUS_MSI_F7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C74)
#define PCIE_MAC_IREG_IMASK_MSI_F7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C78)
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C7C)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C80)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C84)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C88)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C8C)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C90)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C94)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C98)
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0C9C)
#define PCIE_MAC_IREG_PCIE_VC_CAP_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CA0)
#define PCIE_MAC_IREG_PCIE_VC_CAP2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CA4)
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CA8)
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CAC)
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CB0)
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CB4)
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CB8)
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CBC)
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CC0)
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CC4)
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CC8)
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CCC)
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CD0)
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CD4)
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CD8)
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CDC)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CE0)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CE4)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CE8)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CEC)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CF0)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CF4)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CF8)
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0CFC)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D00)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D04)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D08)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D0C)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D10)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D14)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D18)
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D1C)
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D20)
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D24)
#define PCIE_MAC_IREG_RSVD_D28_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D28)
#define PCIE_MAC_IREG_RSVD_D2C_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D2C)
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D30)
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D34)
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D38)
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D3C)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D40)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D44)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D48)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D4C)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D50)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D54)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D58)
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR \
	(PCIE_MAC_IREG_BASE + 0x0D5C)
#define PCIE_MAC_IREG_BRIDGE_VER_RSVD1_ADDR \
	PCIE_MAC_IREG_BRIDGE_VER_ADDR
#define PCIE_MAC_IREG_BRIDGE_VER_RSVD1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_BRIDGE_VER_RSVD1_SHFT \
	28
#define PCIE_MAC_IREG_BRIDGE_VER_DMA_NUM_ADDR \
	PCIE_MAC_IREG_BRIDGE_VER_ADDR
#define PCIE_MAC_IREG_BRIDGE_VER_DMA_NUM_MASK \
	0x0F000000
#define PCIE_MAC_IREG_BRIDGE_VER_DMA_NUM_SHFT \
	24
#define PCIE_MAC_IREG_BRIDGE_VER_PRODUCT_ID_ADDR \
	PCIE_MAC_IREG_BRIDGE_VER_ADDR
#define PCIE_MAC_IREG_BRIDGE_VER_PRODUCT_ID_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_BRIDGE_VER_PRODUCT_ID_SHFT \
	12
#define PCIE_MAC_IREG_BRIDGE_VER_VERSION_ADDR \
	PCIE_MAC_IREG_BRIDGE_VER_ADDR
#define PCIE_MAC_IREG_BRIDGE_VER_VERSION_MASK \
	0x00000FFF
#define PCIE_MAC_IREG_BRIDGE_VER_VERSION_SHFT \
	0
#define PCIE_MAC_IREG_BRIDGE_BUS_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_BRIDGE_BUS_ADDR
#define PCIE_MAC_IREG_BRIDGE_BUS_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_BRIDGE_BUS_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_BRIDGE_BUS_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_BRIDGE_BUS_ADDR
#define PCIE_MAC_IREG_BRIDGE_BUS_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_BRIDGE_BUS_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_BRIDGE_BUS_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_BRIDGE_BUS_ADDR
#define PCIE_MAC_IREG_BRIDGE_BUS_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_BRIDGE_BUS_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_BRIDGE_BUS_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_BRIDGE_BUS_ADDR
#define PCIE_MAC_IREG_BRIDGE_BUS_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_BRIDGE_BUS_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_BRIDGE_BUS_DATAPATH_ADDR \
	PCIE_MAC_IREG_BRIDGE_BUS_ADDR
#define PCIE_MAC_IREG_BRIDGE_BUS_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_BRIDGE_BUS_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_BRIDGE_BUS_VERSION_ADDR \
	PCIE_MAC_IREG_BRIDGE_BUS_ADDR
#define PCIE_MAC_IREG_BRIDGE_BUS_VERSION_MASK \
	0x00000FFF
#define PCIE_MAC_IREG_BRIDGE_BUS_VERSION_SHFT \
	0
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_RSVD2_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_RSVD2_MASK \
	0xFF000000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_RSVD2_SHFT \
	24
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI3_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI3_IMPL_MASK \
	0x00800000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI3_IMPL_SHFT \
	23
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO3_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO3_IMPL_MASK \
	0x00400000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO3_IMPL_SHFT \
	22
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI2_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI2_IMPL_MASK \
	0x00200000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI2_IMPL_SHFT \
	21
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO2_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO2_IMPL_MASK \
	0x00100000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO2_IMPL_SHFT \
	20
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI1_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI1_IMPL_MASK \
	0x00080000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI1_IMPL_SHFT \
	19
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO1_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO1_IMPL_MASK \
	0x00040000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO1_IMPL_SHFT \
	18
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI0_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI0_IMPL_MASK \
	0x00020000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRI0_IMPL_SHFT \
	17
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO0_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO0_IMPL_MASK \
	0x00010000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_STRO0_IMPL_SHFT \
	16
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV3_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV3_IMPL_MASK \
	0x00008000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV3_IMPL_SHFT \
	15
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST3_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST3_IMPL_MASK \
	0x00004000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST3_IMPL_SHFT \
	14
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV2_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV2_IMPL_MASK \
	0x00002000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV2_IMPL_SHFT \
	13
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST2_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST2_IMPL_MASK \
	0x00001000
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST2_IMPL_SHFT \
	12
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV1_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV1_IMPL_MASK \
	0x00000800
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV1_IMPL_SHFT \
	11
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST1_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST1_IMPL_MASK \
	0x00000400
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST1_IMPL_SHFT \
	10
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV0_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV0_IMPL_MASK \
	0x00000200
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLV0_IMPL_SHFT \
	9
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST0_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST0_IMPL_MASK \
	0x00000100
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MST0_IMPL_SHFT \
	8
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_RSVD1_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_RSVD1_MASK \
	0x00000080
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_RSVD1_SHFT \
	7
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MSTD_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MSTD_IMPL_MASK \
	0x00000040
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MSTD_IMPL_SHFT \
	6
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLVL_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLVL_IMPL_MASK \
	0x00000020
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_SLVL_IMPL_SHFT \
	5
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MSTL_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MSTL_IMPL_MASK \
	0x00000010
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_AXI_MSTL_IMPL_SHFT \
	4
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_CFG_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_CFG_IMPL_MASK \
	0x00000008
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_CFG_IMPL_SHFT \
	3
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_WIN1_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_WIN1_IMPL_MASK \
	0x00000004
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_WIN1_IMPL_SHFT \
	2
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_WIN0_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_WIN0_IMPL_MASK \
	0x00000002
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_WIN0_IMPL_SHFT \
	1
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_IREG_IMPL_ADDR \
	PCIE_MAC_IREG_BRIDGE_IMPL_IF_ADDR
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_IREG_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_BRIDGE_IMPL_IF_PCIE_IREG_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_RSVD2_MASK \
	0xFFFC0000
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_RSVD2_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pe2_fpga_i2c_scl_in_0_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pe2_fpga_i2c_scl_in_0_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pe2_fpga_i2c_scl_in_0_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pe2_fpga_i2c_sda_in_0_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pe2_fpga_i2c_sda_in_0_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pe2_fpga_i2c_sda_in_0_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_RSVD1_MASK \
	0x0000FFF0
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_RSVD1_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_scl_oen_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_scl_oen_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_scl_oen_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_scl_out_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_scl_out_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_scl_out_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_sda_oen_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_sda_oen_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_sda_oen_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_sda_out_ADDR \
	PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_ADDR
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_sda_out_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_MAC_I2C_INCLUDED_pcie_i2c_sda_out_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_IF_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_PCIE_IF_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_IF_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_IF_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_IF_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_PCIE_IF_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_IF_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PCIE_IF_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_IF_CONF_P2B_MRD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_PCIE_IF_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_IF_CONF_P2B_MRD_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PCIE_IF_CONF_P2B_MRD_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_IF_CONF_B2P_MRD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_PCIE_IF_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_IF_CONF_B2P_MRD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PCIE_IF_CONF_B2P_MRD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_IF_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_PCIE_IF_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_IF_CONF_IF_ID_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PCIE_IF_CONF_IF_ID_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_IF_CONF_VERSION_ADDR \
	PCIE_MAC_IREG_PCIE_IF_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_IF_CONF_VERSION_MASK \
	0x00000FFF
#define PCIE_MAC_IREG_PCIE_IF_CONF_VERSION_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_TYPE_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_TYPE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_TYPE_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_COMPL_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_COMPL_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_COMPL_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_VC_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_VC_NUM_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_VC_NUM_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_FUNC_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_FUNC_NUM_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_FUNC_NUM_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_LINK_SPEED_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_LINK_SPEED_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_LINK_SPEED_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_LINK_WIDTH_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_CONF_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_LINK_WIDTH_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_BASIC_CONF_LINK_WIDTH_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD4_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD4_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD4_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_MAXRREQSIZE_MASK \
	0x70000000
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD3_MASK \
	0x08000000
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD3_SHFT \
	27
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_MAXPAYLOAD_MASK \
	0x07000000
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_dl_spdown_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_dl_spdown_MASK \
	0x00800000
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_dl_spdown_SHFT \
	23
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD2_MASK \
	0x007FF800
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD2_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_LINK_SPEED_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_LINK_SPEED_MASK \
	0x00000700
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_LINK_SPEED_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD1_MASK \
	0x000000E0
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_RSVD1_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_LINK_WIDTH_ADDR \
	PCIE_MAC_IREG_PCIE_BASIC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_LINK_WIDTH_MASK \
	0x0000001F
#define PCIE_MAC_IREG_PCIE_BASIC_STATUS_NEG_LINK_WIDTH_SHFT \
	0
#define PCIE_MAC_IREG_HW_DATE_CODE_DATE_code_ADDR \
	PCIE_MAC_IREG_HW_DATE_CODE_ADDR
#define PCIE_MAC_IREG_HW_DATE_CODE_DATE_code_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_HW_DATE_CODE_DATE_code_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_ADDR
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_RSVD1_MASK \
	0xFF800000
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_RSVD1_SHFT \
	23
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_PCIE_ref_clock_freq_en_ADDR \
	PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_ADDR
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_PCIE_ref_clock_freq_en_MASK \
	0x00400000
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_PCIE_ref_clock_freq_en_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_PCIE_ref_clock_freq_ADDR \
	PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_ADDR
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_PCIE_ref_clock_freq_MASK \
	0x003FFFFF
#define PCIE_MAC_IREG_PCIE_REF_CLOCK_FREQ_PCIE_ref_clock_freq_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_ADDR
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_RSVD1_MASK \
	0xFF800000
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_RSVD1_SHFT \
	23
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_PCIE_tl_clock_freq_en_ADDR \
	PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_ADDR
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_PCIE_tl_clock_freq_en_MASK \
	0x00400000
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_PCIE_tl_clock_freq_en_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_PCIE_tl_clock_freq_ADDR \
	PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_ADDR
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_PCIE_tl_clock_freq_MASK \
	0x003FFFFF
#define PCIE_MAC_IREG_PCIE_TL_CLOCK_FREQ_PCIE_tl_clock_freq_SHFT \
	0
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_reg_lwchange_ADDR \
	PCIE_MAC_IREG_TL_PM_BWCHANGE_ADDR
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_reg_lwchange_MASK \
	0x00000010
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_reg_lwchange_SHFT \
	4
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_cfg_direct_lwchange_ADDR \
	PCIE_MAC_IREG_TL_PM_BWCHANGE_ADDR
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_cfg_direct_lwchange_MASK \
	0x0000000F
#define PCIE_MAC_IREG_TL_PM_BWCHANGE_cfg_direct_lwchange_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_MONITOR_PCIE_debug_monitor_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_MONITOR_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_MONITOR_PCIE_debug_monitor_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_MONITOR_PCIE_debug_monitor_SHFT \
	0
#define PCIE_MAC_IREG_AXI_MST0_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_MST0_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_MST0_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_MST0_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_MST0_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_MST0_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_MST0_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_MST0_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_MST0_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_MST0_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_MST0_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_MST0_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_MST0_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_MST0_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_MST0_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_MST0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST0_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_MST0_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_SLV0_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_SLV0_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_SLV0_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_SLV0_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_SLV0_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_SLV0_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_SLV0_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_SLV0_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_SLV0_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_SLV0_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_SLV0_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_SLV0_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_SLV0_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_SLV0_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_SLV0_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_SLV0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV0_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_SLV0_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_MST1_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_MST1_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_MST1_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_MST1_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_MST1_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_MST1_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_MST1_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_MST1_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_MST1_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_MST1_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_MST1_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_MST1_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_MST1_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_MST1_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_MST1_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_MST1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST1_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_MST1_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_SLV1_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_SLV1_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_SLV1_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_SLV1_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_SLV1_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_SLV1_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_SLV1_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_SLV1_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_SLV1_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_SLV1_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_SLV1_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_SLV1_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_SLV1_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_SLV1_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_SLV1_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_SLV1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV1_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_SLV1_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_MST2_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_MST2_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_MST2_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_MST2_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_MST2_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_MST2_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_MST2_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_MST2_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_MST2_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_MST2_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_MST2_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_MST2_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_MST2_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_MST2_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_MST2_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_MST2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST2_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_MST2_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_SLV2_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_SLV2_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_SLV2_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_SLV2_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_SLV2_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_SLV2_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_SLV2_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_SLV2_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_SLV2_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_SLV2_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_SLV2_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_SLV2_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_SLV2_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_SLV2_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_SLV2_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_SLV2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV2_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_SLV2_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_MST3_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_MST3_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_MST3_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_MST3_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_MST3_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_MST3_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_MST3_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_MST3_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_MST3_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_MST3_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_MST3_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_MST3_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_MST3_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_MST3_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_MST3_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_MST3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_MST3_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_MST3_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_SLV3_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_SLV3_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_SLV3_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_SLV3_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_SLV3_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_SLV3_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_SLV3_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_SLV3_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_SLV3_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_SLV3_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_SLV3_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_SLV3_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_SLV3_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_SLV3_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_SLV3_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_SLV3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_SLV3_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_SLV3_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRO0_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRO0_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRO0_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRO0_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRO0_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRO0_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRO0_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRO0_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRO0_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRO0_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRO0_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRO0_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRO0_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRO0_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRO0_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRO0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO0_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRO0_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRI0_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRI0_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRI0_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRI0_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRI0_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRI0_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRI0_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRI0_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRI0_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRI0_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRI0_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRI0_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRI0_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRI0_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRI0_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRI0_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI0_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRI0_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRO1_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRO1_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRO1_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRO1_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRO1_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRO1_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRO1_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRO1_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRO1_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRO1_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRO1_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRO1_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRO1_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRO1_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRO1_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRO1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO1_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRO1_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRI1_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRI1_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRI1_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRI1_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRI1_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRI1_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRI1_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRI1_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRI1_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRI1_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRI1_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRI1_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRI1_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRI1_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRI1_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRI1_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI1_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRI1_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRO2_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRO2_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRO2_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRO2_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRO2_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRO2_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRO2_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRO2_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRO2_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRO2_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRO2_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRO2_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRO2_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRO2_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRO2_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRO2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO2_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRO2_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRI2_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRI2_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRI2_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRI2_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRI2_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRI2_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRI2_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRI2_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRI2_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRI2_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRI2_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRI2_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRI2_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRI2_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRI2_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRI2_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI2_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRI2_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRO3_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRO3_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRO3_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRO3_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRO3_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRO3_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRO3_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRO3_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRO3_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRO3_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRO3_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRO3_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRO3_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRO3_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRO3_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRO3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRO3_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRO3_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_AXI_STRI3_CONF_MAXRREQSIZE_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_MAXRREQSIZE_MASK \
	0xF0000000
#define PCIE_MAC_IREG_AXI_STRI3_CONF_MAXRREQSIZE_SHFT \
	28
#define PCIE_MAC_IREG_AXI_STRI3_CONF_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_MAXPAYLOAD_MASK \
	0x0F000000
#define PCIE_MAC_IREG_AXI_STRI3_CONF_MAXPAYLOAD_SHFT \
	24
#define PCIE_MAC_IREG_AXI_STRI3_CONF_WR_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_WR_OUTREQ_N_MASK \
	0x00F00000
#define PCIE_MAC_IREG_AXI_STRI3_CONF_WR_OUTREQ_N_SHFT \
	20
#define PCIE_MAC_IREG_AXI_STRI3_CONF_RD_OUTREQ_N_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_RD_OUTREQ_N_MASK \
	0x000F0000
#define PCIE_MAC_IREG_AXI_STRI3_CONF_RD_OUTREQ_N_SHFT \
	16
#define PCIE_MAC_IREG_AXI_STRI3_CONF_DATAPATH_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_DATAPATH_MASK \
	0x0000F000
#define PCIE_MAC_IREG_AXI_STRI3_CONF_DATAPATH_SHFT \
	12
#define PCIE_MAC_IREG_AXI_STRI3_CONF_CLK_DOM_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_CLK_DOM_MASK \
	0x00000F00
#define PCIE_MAC_IREG_AXI_STRI3_CONF_CLK_DOM_SHFT \
	8
#define PCIE_MAC_IREG_AXI_STRI3_CONF_IF_ID_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_IF_ID_MASK \
	0x000000F0
#define PCIE_MAC_IREG_AXI_STRI3_CONF_IF_ID_SHFT \
	4
#define PCIE_MAC_IREG_AXI_STRI3_CONF_IF_TYPE_ADDR \
	PCIE_MAC_IREG_AXI_STRI3_CONF_ADDR
#define PCIE_MAC_IREG_AXI_STRI3_CONF_IF_TYPE_MASK \
	0x0000000F
#define PCIE_MAC_IREG_AXI_STRI3_CONF_IF_TYPE_SHFT \
	0
#define PCIE_MAC_IREG_SW_MAC_CTR_0_FORCE_DETECT_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_FORCE_DETECT_MASK \
	0x80000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_FORCE_DETECT_SHFT \
	31
#define PCIE_MAC_IREG_SW_MAC_CTR_0_DN_AUTO_SPEED_CHG_G2_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_DN_AUTO_SPEED_CHG_G2_MASK \
	0x40000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_DN_AUTO_SPEED_CHG_G2_SHFT \
	30
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RATE_CHANGE_BEFORE_L1P2_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RATE_CHANGE_BEFORE_L1P2_MASK \
	0x20000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RATE_CHANGE_BEFORE_L1P2_SHFT \
	29
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_TS1_LINK_PAD_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_TS1_LINK_PAD_MASK \
	0x10000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_TS1_LINK_PAD_SHFT \
	28
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_EXIT_SEL_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_EXIT_SEL_MASK \
	0x08000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_EXIT_SEL_SHFT \
	27
#define PCIE_MAC_IREG_SW_MAC_CTR_0_DN_DIS_AUTO_SPEED_CHG_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_DN_DIS_AUTO_SPEED_CHG_MASK \
	0x04000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_DN_DIS_AUTO_SPEED_CHG_SHFT \
	26
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_EXIT_SEL_G1_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_EXIT_SEL_G1_MASK \
	0x02000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_LPK_EXIT_SEL_G1_SHFT \
	25
#define PCIE_MAC_IREG_SW_MAC_CTR_0_L1_PSEUDO_EIOS_DIS_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_L1_PSEUDO_EIOS_DIS_MASK \
	0x01000000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_L1_PSEUDO_EIOS_DIS_SHFT \
	24
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RSVD3_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RSVD3_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RSVD3_SHFT \
	16
#define PCIE_MAC_IREG_SW_MAC_CTR_0_STAY_EQ0_TIMER_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_STAY_EQ0_TIMER_MASK \
	0x0000F000
#define PCIE_MAC_IREG_SW_MAC_CTR_0_STAY_EQ0_TIMER_SHFT \
	12
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXLANE_INFO_DBG_CNT_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXLANE_INFO_DBG_CNT_MASK \
	0x00000F00
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXLANE_INFO_DBG_CNT_SHFT \
	8
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXLANE_INFO_SEL_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXLANE_INFO_SEL_MASK \
	0x00000080
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXLANE_INFO_SEL_SHFT \
	7
#define PCIE_MAC_IREG_SW_MAC_CTR_0_POL_ACT_RXEI_DET_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_POL_ACT_RXEI_DET_MASK \
	0x00000040
#define PCIE_MAC_IREG_SW_MAC_CTR_0_POL_ACT_RXEI_DET_SHFT \
	6
#define PCIE_MAC_IREG_SW_MAC_CTR_0_L1_REQ_P2_DELAY_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_L1_REQ_P2_DELAY_MASK \
	0x00000020
#define PCIE_MAC_IREG_SW_MAC_CTR_0_L1_REQ_P2_DELAY_SHFT \
	5
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXSTS_OK_UPDATE_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXSTS_OK_UPDATE_MASK \
	0x00000010
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXSTS_OK_UPDATE_SHFT \
	4
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXDATAVALID_BEHV_SEL_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXDATAVALID_BEHV_SEL_MASK \
	0x00000008
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RXDATAVALID_BEHV_SEL_SHFT \
	3
#define PCIE_MAC_IREG_SW_MAC_CTR_0_FILTER_EIOS_ERR_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_FILTER_EIOS_ERR_MASK \
	0x00000004
#define PCIE_MAC_IREG_SW_MAC_CTR_0_FILTER_EIOS_ERR_SHFT \
	2
#define PCIE_MAC_IREG_SW_MAC_CTR_0_CHK_SKP_ERR_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_CHK_SKP_ERR_MASK \
	0x00000002
#define PCIE_MAC_IREG_SW_MAC_CTR_0_CHK_SKP_ERR_SHFT \
	1
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RSVD0_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_0_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RSVD0_MASK \
	0x00000001
#define PCIE_MAC_IREG_SW_MAC_CTR_0_RSVD0_SHFT \
	0
#define PCIE_MAC_IREG_SW_MAC_CTR_1_RSVD3_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_RSVD3_MASK \
	0xF0000000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_RSVD3_SHFT \
	28
#define PCIE_MAC_IREG_SW_MAC_CTR_1_l1ss_en_behv_sel_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_l1ss_en_behv_sel_MASK \
	0x08000000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_l1ss_en_behv_sel_SHFT \
	27
#define PCIE_MAC_IREG_SW_MAC_CTR_1_command_reg_behv_sel_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_command_reg_behv_sel_MASK \
	0x04000000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_command_reg_behv_sel_SHFT \
	26
#define PCIE_MAC_IREG_SW_MAC_CTR_1_rxsram_mode_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_rxsram_mode_MASK \
	0x02000000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_rxsram_mode_SHFT \
	25
#define PCIE_MAC_IREG_SW_MAC_CTR_1_hidden_aer_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_hidden_aer_MASK \
	0x01000000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_hidden_aer_SHFT \
	24
#define PCIE_MAC_IREG_SW_MAC_CTR_1_TXBUF_SRAM_MODE_SEL_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_TXBUF_SRAM_MODE_SEL_MASK \
	0x00800000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_TXBUF_SRAM_MODE_SEL_SHFT \
	23
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DISABLE_TURNOFF_LANE_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DISABLE_TURNOFF_LANE_MASK \
	0x00400000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DISABLE_TURNOFF_LANE_SHFT \
	22
#define PCIE_MAC_IREG_SW_MAC_CTR_1_EQ_DONE_BY_FOM_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_EQ_DONE_BY_FOM_MASK \
	0x00200000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_EQ_DONE_BY_FOM_SHFT \
	21
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_LINK_NUM_CHK_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_LINK_NUM_CHK_MASK \
	0x00100000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_LINK_NUM_CHK_SHFT \
	20
#define PCIE_MAC_IREG_SW_MAC_CTR_1_P2_ENTRY_WAIT_PHYSTATUS_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_P2_ENTRY_WAIT_PHYSTATUS_MASK \
	0x00080000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_P2_ENTRY_WAIT_PHYSTATUS_SHFT \
	19
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DISABLE_EXIT_SEL_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DISABLE_EXIT_SEL_MASK \
	0x00040000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DISABLE_EXIT_SEL_SHFT \
	18
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_PHYA_RDY_EQ_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_PHYA_RDY_EQ_MASK \
	0x00020000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_PHYA_RDY_EQ_SHFT \
	17
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_PHYA_RDY_RLOCK_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_PHYA_RDY_RLOCK_MASK \
	0x00010000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_PHYA_RDY_RLOCK_SHFT \
	16
#define PCIE_MAC_IREG_SW_MAC_CTR_1_STAY_RLOCK_EN_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_STAY_RLOCK_EN_MASK \
	0x00008000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_STAY_RLOCK_EN_SHFT \
	15
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DNPORT_HOTRESET_2MS_TIMEOUT_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DNPORT_HOTRESET_2MS_TIMEOUT_MASK \
	0x00004000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DNPORT_HOTRESET_2MS_TIMEOUT_SHFT \
	14
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_SYS_CLK_RDY_RLOCK_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_SYS_CLK_RDY_RLOCK_MASK \
	0x00002000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_BYPASS_SYS_CLK_RDY_RLOCK_SHFT \
	13
#define PCIE_MAC_IREG_SW_MAC_CTR_1_USP_BLOCK_DLLP_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_USP_BLOCK_DLLP_MASK \
	0x00001000
#define PCIE_MAC_IREG_SW_MAC_CTR_1_USP_BLOCK_DLLP_SHFT \
	12
#define PCIE_MAC_IREG_SW_MAC_CTR_1_CLR_ERR_LOG_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_CLR_ERR_LOG_MASK \
	0x00000800
#define PCIE_MAC_IREG_SW_MAC_CTR_1_CLR_ERR_LOG_SHFT \
	11
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DIS_RXLANE_ERR_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DIS_RXLANE_ERR_MASK \
	0x00000700
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DIS_RXLANE_ERR_SHFT \
	8
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DIS_FRAMING_ERR_ADDR \
	PCIE_MAC_IREG_SW_MAC_CTR_1_ADDR
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DIS_FRAMING_ERR_MASK \
	0x000000FF
#define PCIE_MAC_IREG_SW_MAC_CTR_1_DIS_FRAMING_ERR_SHFT \
	0
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD5_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD5_MASK \
	0x80000000
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD5_SHFT \
	31
#define PCIE_MAC_IREG_SW_TEST_IN_eq_inform_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_eq_inform_MASK \
	0x70000000
#define PCIE_MAC_IREG_SW_TEST_IN_eq_inform_SHFT \
	28
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ep_cpld_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ep_cpld_MASK \
	0x08000000
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ep_cpld_SHFT \
	27
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ep_wr_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ep_wr_MASK \
	0x04000000
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ep_wr_SHFT \
	26
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ecrc_err_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ecrc_err_MASK \
	0x02000000
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_ecrc_err_SHFT \
	25
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_lcrc_err_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_lcrc_err_MASK \
	0x01000000
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_lcrc_err_SHFT \
	24
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD4_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD4_MASK \
	0x00C00000
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD4_SHFT \
	22
#define PCIE_MAC_IREG_SW_TEST_IN_dis_skp_parity_chk_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_dis_skp_parity_chk_MASK \
	0x00200000
#define PCIE_MAC_IREG_SW_TEST_IN_dis_skp_parity_chk_SHFT \
	21
#define PCIE_MAC_IREG_SW_TEST_IN_en_warning_incorrect_dc_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_en_warning_incorrect_dc_MASK \
	0x00100000
#define PCIE_MAC_IREG_SW_TEST_IN_en_warning_incorrect_dc_SHFT \
	20
#define PCIE_MAC_IREG_SW_TEST_IN_extend_sim_mode_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_extend_sim_mode_MASK \
	0x00080000
#define PCIE_MAC_IREG_SW_TEST_IN_extend_sim_mode_SHFT \
	19
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_nullify_pkt_sent_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_nullify_pkt_sent_MASK \
	0x00040000
#define PCIE_MAC_IREG_SW_TEST_IN_en_tx_nullify_pkt_sent_SHFT \
	18
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD3_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD3_MASK \
	0x00038000
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD3_SHFT \
	15
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_PHYSTATUS_TO_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_PHYSTATUS_TO_MASK \
	0x00004000
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_PHYSTATUS_TO_SHFT \
	14
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD2_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD2_MASK \
	0x00003800
#define PCIE_MAC_IREG_SW_TEST_IN_RSVD2_SHFT \
	11
#define PCIE_MAC_IREG_SW_TEST_IN_FORCE_POL_COMP_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_FORCE_POL_COMP_MASK \
	0x00000400
#define PCIE_MAC_IREG_SW_TEST_IN_FORCE_POL_COMP_SHFT \
	10
#define PCIE_MAC_IREG_SW_TEST_IN_Dis_POL_COMP_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_Dis_POL_COMP_MASK \
	0x00000200
#define PCIE_MAC_IREG_SW_TEST_IN_Dis_POL_COMP_SHFT \
	9
#define PCIE_MAC_IREG_SW_TEST_IN_Set_deemphasis_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_Set_deemphasis_MASK \
	0x00000100
#define PCIE_MAC_IREG_SW_TEST_IN_Set_deemphasis_SHFT \
	8
#define PCIE_MAC_IREG_SW_TEST_IN_Set_compliance_receive_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_Set_compliance_receive_MASK \
	0x00000080
#define PCIE_MAC_IREG_SW_TEST_IN_Set_compliance_receive_SHFT \
	7
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_SCRAMB_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_SCRAMB_MASK \
	0x00000040
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_SCRAMB_SHFT \
	6
#define PCIE_MAC_IREG_SW_TEST_IN_L1_EXIT_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_L1_EXIT_MASK \
	0x00000020
#define PCIE_MAC_IREG_SW_TEST_IN_L1_EXIT_SHFT \
	5
#define PCIE_MAC_IREG_SW_TEST_IN_enable_information_assertion_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_enable_information_assertion_MASK \
	0x00000010
#define PCIE_MAC_IREG_SW_TEST_IN_enable_information_assertion_SHFT \
	4
#define PCIE_MAC_IREG_SW_TEST_IN_enable_warning_assertion_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_enable_warning_assertion_MASK \
	0x00000008
#define PCIE_MAC_IREG_SW_TEST_IN_enable_warning_assertion_SHFT \
	3
#define PCIE_MAC_IREG_SW_TEST_IN_LOOPBACK_MASTER_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_LOOPBACK_MASTER_MASK \
	0x00000004
#define PCIE_MAC_IREG_SW_TEST_IN_LOOPBACK_MASTER_SHFT \
	2
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_LOW_POWER_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_LOW_POWER_MASK \
	0x00000002
#define PCIE_MAC_IREG_SW_TEST_IN_DIS_LOW_POWER_SHFT \
	1
#define PCIE_MAC_IREG_SW_TEST_IN_SIM_MODE_ADDR \
	PCIE_MAC_IREG_SW_TEST_IN_ADDR
#define PCIE_MAC_IREG_SW_TEST_IN_SIM_MODE_MASK \
	0x00000001
#define PCIE_MAC_IREG_SW_TEST_IN_SIM_MODE_SHFT \
	0
#define PCIE_MAC_IREG_FPGA_SETTINGS_fpga_dbg_select_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_fpga_dbg_select_MASK \
	0xF0000000
#define PCIE_MAC_IREG_FPGA_SETTINGS_fpga_dbg_select_SHFT \
	28
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD3_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD3_MASK \
	0x08000000
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD3_SHFT \
	27
#define PCIE_MAC_IREG_FPGA_SETTINGS_clock_phase_select_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_clock_phase_select_MASK \
	0x07000000
#define PCIE_MAC_IREG_FPGA_SETTINGS_clock_phase_select_SHFT \
	24
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD2_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD2_MASK \
	0x00FFFFF8
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD2_SHFT \
	3
#define PCIE_MAC_IREG_FPGA_SETTINGS_rxelecidle_sel_dn2_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_rxelecidle_sel_dn2_MASK \
	0x00000004
#define PCIE_MAC_IREG_FPGA_SETTINGS_rxelecidle_sel_dn2_SHFT \
	2
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD1_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD1_MASK \
	0x00000002
#define PCIE_MAC_IREG_FPGA_SETTINGS_RSVD1_SHFT \
	1
#define PCIE_MAC_IREG_FPGA_SETTINGS_rxelecidle_sel_up0_ADDR \
	PCIE_MAC_IREG_FPGA_SETTINGS_ADDR
#define PCIE_MAC_IREG_FPGA_SETTINGS_rxelecidle_sel_up0_MASK \
	0x00000001
#define PCIE_MAC_IREG_FPGA_SETTINGS_rxelecidle_sel_up0_SHFT \
	0
#define PCIE_MAC_IREG_GEN_SETTINGS_disable_func_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_disable_func_MASK \
	0xFE000000
#define PCIE_MAC_IREG_GEN_SETTINGS_disable_func_SHFT \
	25
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD5_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD5_MASK \
	0x01000000
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD5_SHFT \
	24
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD4_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD4_MASK \
	0x00E00000
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD4_SHFT \
	21
#define PCIE_MAC_IREG_GEN_SETTINGS_SRIS_mode_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_SRIS_mode_MASK \
	0x00100000
#define PCIE_MAC_IREG_GEN_SETTINGS_SRIS_mode_SHFT \
	20
#define PCIE_MAC_IREG_GEN_SETTINGS_TX_err_Nullify_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_TX_err_Nullify_MASK \
	0x00080000
#define PCIE_MAC_IREG_GEN_SETTINGS_TX_err_Nullify_SHFT \
	19
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD3_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD3_MASK \
	0x00040000
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD3_SHFT \
	18
#define PCIE_MAC_IREG_GEN_SETTINGS_PIE8_compatibility_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_PIE8_compatibility_MASK \
	0x00020000
#define PCIE_MAC_IREG_GEN_SETTINGS_PIE8_compatibility_SHFT \
	17
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD2_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD2_MASK \
	0x00018000
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD2_SHFT \
	15
#define PCIE_MAC_IREG_GEN_SETTINGS_G4supported_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_G4supported_MASK \
	0x00004000
#define PCIE_MAC_IREG_GEN_SETTINGS_G4supported_SHFT \
	14
#define PCIE_MAC_IREG_GEN_SETTINGS_G3supported_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_G3supported_MASK \
	0x00002000
#define PCIE_MAC_IREG_GEN_SETTINGS_G3supported_SHFT \
	13
#define PCIE_MAC_IREG_GEN_SETTINGS_G2supported_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_G2supported_MASK \
	0x00001000
#define PCIE_MAC_IREG_GEN_SETTINGS_G2supported_SHFT \
	12
#define PCIE_MAC_IREG_GEN_SETTINGS_LinkWidths_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_LinkWidths_MASK \
	0x00000F00
#define PCIE_MAC_IREG_GEN_SETTINGS_LinkWidths_SHFT \
	8
#define PCIE_MAC_IREG_GEN_SETTINGS_Lane_reversal_supported_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_Lane_reversal_supported_MASK \
	0x00000080
#define PCIE_MAC_IREG_GEN_SETTINGS_Lane_reversal_supported_SHFT \
	7
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD1_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD1_MASK \
	0x00000070
#define PCIE_MAC_IREG_GEN_SETTINGS_RSVD1_SHFT \
	4
#define PCIE_MAC_IREG_GEN_SETTINGS_port_type_ADDR \
	PCIE_MAC_IREG_GEN_SETTINGS_ADDR
#define PCIE_MAC_IREG_GEN_SETTINGS_port_type_MASK \
	0x0000000F
#define PCIE_MAC_IREG_GEN_SETTINGS_port_type_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD3_MASK \
	0xF8000000
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD3_SHFT \
	27
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Virtual_Channel_num_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Virtual_Channel_num_MASK \
	0x07000000
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Virtual_Channel_num_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD2_MASK \
	0x00F80000
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD2_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Func_num_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Func_num_MASK \
	0x00070000
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Func_num_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD1_MASK \
	0x0000FFF8
#define PCIE_MAC_IREG_PCIE_CFGCTRL_RSVD1_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Disable_LTSSM_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Disable_LTSSM_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Disable_LTSSM_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Virtual_Func_not_ready_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Virtual_Func_not_ready_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Virtual_Func_not_ready_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Func_not_ready_ADDR \
	PCIE_MAC_IREG_PCIE_CFGCTRL_ADDR
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Func_not_ready_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_CFGCTRL_Func_not_ready_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD3_MASK \
	0xE0000000
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD3_SHFT \
	29
#define PCIE_MAC_IREG_PCIE_PIPE_0_DLLP_Insertion_dis_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_DLLP_Insertion_dis_MASK \
	0x10000000
#define PCIE_MAC_IREG_PCIE_PIPE_0_DLLP_Insertion_dis_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD2_MASK \
	0x0FE00000
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD2_SHFT \
	21
#define PCIE_MAC_IREG_PCIE_PIPE_0_DeScrambled_Dat_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_DeScrambled_Dat_sel_MASK \
	0x00100000
#define PCIE_MAC_IREG_PCIE_PIPE_0_DeScrambled_Dat_sel_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_PIPE_0_DC_offset_calculation_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_DC_offset_calculation_sel_MASK \
	0x00080000
#define PCIE_MAC_IREG_PCIE_PIPE_0_DC_offset_calculation_sel_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_PIPE_0_tx_aligned_data_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_tx_aligned_data_sel_MASK \
	0x00040000
#define PCIE_MAC_IREG_PCIE_PIPE_0_tx_aligned_data_sel_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PIPE_0_PIPE_input_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_PIPE_input_sel_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_PIPE_0_PIPE_input_sel_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_PIPE_0_rxelecidle_input_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_rxelecidle_input_sel_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_PIPE_0_rxelecidle_input_sel_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_0_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD1_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_PIPE_0_RSVD1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD3_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD3_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_PIPE_1_TLP_Dec_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_TLP_Dec_sel_MASK \
	0x20000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_TLP_Dec_sel_SHFT \
	29
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Chk_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Chk_sel_MASK \
	0x10000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Chk_sel_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_DW_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_DW_sel_MASK \
	0x08000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_DW_sel_SHFT \
	27
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Results_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Results_sel_MASK \
	0x04000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Results_sel_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_PIPE_1_SeqNumber_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_SeqNumber_sel_MASK \
	0x02000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_SeqNumber_sel_SHFT \
	25
#define PCIE_MAC_IREG_PCIE_PIPE_1_TLP_dec_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_TLP_dec_sel_MASK \
	0x01000000
#define PCIE_MAC_IREG_PCIE_PIPE_1_TLP_dec_sel_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD2_MASK \
	0x00C00000
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD2_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Field_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Field_sel_MASK \
	0x00000400
#define PCIE_MAC_IREG_PCIE_PIPE_1_RxLCRC_Field_sel_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_PIPE_1_TxLCRC_Field_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_TxLCRC_Field_sel_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_PIPE_1_TxLCRC_Field_sel_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_PIPE_1_TxLCRC_Dat_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_TxLCRC_Dat_sel_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_PIPE_1_TxLCRC_Dat_sel_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD1_MASK \
	0x000000FE
#define PCIE_MAC_IREG_PCIE_PIPE_1_RSVD1_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_PIPE_1_DLLP_Sts_sel_ADDR \
	PCIE_MAC_IREG_PCIE_PIPE_1_ADDR
#define PCIE_MAC_IREG_PCIE_PIPE_1_DLLP_Sts_sel_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_PIPE_1_DLLP_Sts_sel_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC_CRED0_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CRED0_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC_CRED0_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_DeviceID_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IDS_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_DeviceID_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_DeviceID_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_VendorID_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IDS_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_VendorID_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_PCI_IDS_0_VendorID_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_Classcode_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IDS_1_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_Classcode_MASK \
	0xFFFFFF00
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_Classcode_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_RevisionID_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IDS_1_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_RevisionID_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_PCI_IDS_1_RevisionID_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_Sub_system_device_ID_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IDS_2_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_Sub_system_device_ID_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_Sub_system_device_ID_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_Sub_system_vendor_ID_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IDS_2_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_Sub_system_vendor_ID_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_PCI_IDS_2_Sub_system_vendor_ID_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_LPM_PMEsupport_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_PMEsupport_MASK \
	0xF8000000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_PMEsupport_SHFT \
	27
#define PCIE_MAC_IREG_PCIE_PCI_LPM_D2Support_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_D2Support_MASK \
	0x04000000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_D2Support_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_PCI_LPM_D1Support_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_D1Support_MASK \
	0x02000000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_D1Support_SHFT \
	25
#define PCIE_MAC_IREG_PCIE_PCI_LPM_AuxiliaryCurrent_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_AuxiliaryCurrent_MASK \
	0x01C00000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_AuxiliaryCurrent_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_PCI_LPM_DSI_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_DSI_MASK \
	0x00200000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_DSI_SHFT \
	21
#define PCIE_MAC_IREG_PCIE_PCI_LPM_PMEDataSupport_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_PMEDataSupport_MASK \
	0x00100000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_PMEDataSupport_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_PCI_LPM_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_RSVD2_MASK \
	0x00080000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_RSVD2_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Impl_Mcast_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Impl_Mcast_MASK \
	0x00040000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Impl_Mcast_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Page_Req_If_support_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Page_Req_If_support_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Page_Req_If_support_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Adtr_support_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Adtr_support_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_PCI_LPM_Adtr_support_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PCI_LPM_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_LPM_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_LPM_RSVD1_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_PCI_LPM_RSVD1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_Impl_MSIX_capability_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_Impl_MSIX_capability_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_Impl_MSIX_capability_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_RSVD3_MASK \
	0x70000000
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_RSVD3_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_ext_data_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_ext_data_MASK \
	0x08000000
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_ext_data_SHFT \
	27
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_Table_size_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_Table_size_MASK \
	0x07FF0000
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_Table_size_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_MAX_WIDTH_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_MAX_WIDTH_MASK \
	0x0000F800
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_MAX_WIDTH_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_PRIV_MODE_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_PRIV_MODE_SUP_MASK \
	0x00000400
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_PRIV_MODE_SUP_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_EXEC_PERM_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_EXEC_PERM_SUP_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_EXEC_PERM_SUP_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_SUP_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_PASID_SUP_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_per_vector_support_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_per_vector_support_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_per_vector_support_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_no_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_no_MASK \
	0x00000070
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_MSI_no_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_msi_cap_dis_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_msi_cap_dis_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_msi_cap_dis_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_InterruptPin_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_InterruptPin_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_0_InterruptPin_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_Table_offset_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_1_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_Table_offset_MASK \
	0xFFFFFFF8
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_Table_offset_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_Table_BIR_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_1_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_Table_BIR_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_1_Table_BIR_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_PBA_offset_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_2_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_PBA_offset_MASK \
	0xFFFFFFF8
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_PBA_offset_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_PBA_BIR_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IRQ_2_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_PBA_BIR_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_PCI_IRQ_2_PBA_BIR_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_ECRC_REGEN_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_ECRC_REGEN_SUP_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_ECRC_REGEN_SUP_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD3_MASK \
	0x40000000
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD3_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_WIN_Size_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_WIN_Size_MASK \
	0x3F000000
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_WIN_Size_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD2_MASK \
	0x00C00000
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD2_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_Max_Grp_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_Max_Grp_MASK \
	0x003F0000
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_MCAST_Max_Grp_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD1_MASK \
	0x0000FF80
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_RSVD1_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_TPH_NOST_MODE_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_TPH_NOST_MODE_SUP_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_TPH_NOST_MODE_SUP_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ATS_page_aligned_req_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ATS_page_aligned_req_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ATS_page_aligned_req_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ATS_invalidate_queuedepth_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ATS_invalidate_queuedepth_MASK \
	0x0000001F
#define PCIE_MAC_IREG_PCIE_PCI_IOV_0_ATS_invalidate_queuedepth_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_1_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_RSVD1_MASK \
	0xFFF00000
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_RSVD1_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_PRI_outstanding_page_REQ_CAP_ADDR \
	PCIE_MAC_IREG_PCIE_PCI_IOV_1_ADDR
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_PRI_outstanding_page_REQ_CAP_MASK \
	0x000FFFFF
#define PCIE_MAC_IREG_PCIE_PCI_IOV_1_PRI_outstanding_page_REQ_CAP_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SW_TRIG_INT_sw_trig_intr_host_ADDR \
	PCIE_MAC_IREG_PCIE_SW_TRIG_INT_ADDR
#define PCIE_MAC_IREG_PCIE_SW_TRIG_INT_sw_trig_intr_host_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SW_TRIG_INT_sw_trig_intr_host_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD3_MASK \
	0xE0000000
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD3_SHFT \
	29
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_FLR_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_FLR_SUP_MASK \
	0x10000000
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_FLR_SUP_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD2_MASK \
	0x0FFFF000
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD2_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_PEX_DEV_L1_acceptable_latency_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_L1_acceptable_latency_MASK \
	0x00000E00
#define PCIE_MAC_IREG_PCIE_PEX_DEV_L1_acceptable_latency_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_PEX_DEV_L0s_accptable_latency_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_L0s_accptable_latency_MASK \
	0x000001C0
#define PCIE_MAC_IREG_PCIE_PEX_DEV_L0s_accptable_latency_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD1_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_RSVD1_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_PH_FUNC_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_PH_FUNC_MASK \
	0x00000018
#define PCIE_MAC_IREG_PCIE_PEX_DEV_DEV_PH_FUNC_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PEX_DEV_MAXPAYLOAD_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV_MAXPAYLOAD_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_PEX_DEV_MAXPAYLOAD_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_RSVD_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_RSVD_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_RSVD_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_EEPFX_MAX_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_EEPFX_MAX_MASK \
	0x00C00000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_EEPFX_MAX_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_EEPFX_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_EEPFX_SUP_MASK \
	0x00200000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_EEPFX_SUP_SHFT \
	21
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_OBFF_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_OBFF_MASK \
	0x000C0000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_OBFF_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV_10B_TAG_REQ_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV_10B_TAG_REQ_SUP_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV_10B_TAG_REQ_SUP_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV_10B_TAG_CPL_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV_10B_TAG_CPL_SUP_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV_10B_TAG_CPL_SUP_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_DSN_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_DSN_SUP_MASK \
	0x00004000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_DEV2_DSN_SUP_SHFT \
	14
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_LN_System_CLS_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_LN_System_CLS_MASK \
	0x00003000
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_LN_System_CLS_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_LTR_support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_LTR_support_MASK \
	0x00000800
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_LTR_support_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_No_RO_enabled_PR_PR_Passing_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_No_RO_enabled_PR_PR_Passing_MASK \
	0x00000400
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_No_RO_enabled_PR_PR_Passing_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_CAS_128b_Completer_Support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_CAS_128b_Completer_Support_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_CAS_128b_Completer_Support_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_64b_Completer_Support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_64b_Completer_Support_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_64b_Completer_Support_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_32b_Completer_Support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_32b_Completer_Support_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_32b_Completer_Support_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_Routing_Support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_Routing_Support_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_AtomicOp_Routing_Support_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_ARI_Forwarding_Support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_ARI_Forwarding_Support_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_ARI_Forwarding_Support_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_Cpl_Timeout_Dis_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_Cpl_Timeout_Dis_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_Cpl_Timeout_Dis_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_Cpl_Timeout_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DEV2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_Cpl_Timeout_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_PEX_DEV2_Cpl_Timeout_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_LINK_PortNumber_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_PortNumber_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_PortNumber_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PEX_LINK_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_RSVD2_MASK \
	0x00E00000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_RSVD2_SHFT \
	21
#define PCIE_MAC_IREG_PCIE_PEX_LINK_DL_act_report_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_DL_act_report_MASK \
	0x00100000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_DL_act_report_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_PEX_LINK_DL_Surprise_down_report_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_DL_Surprise_down_report_MASK \
	0x00080000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_DL_Surprise_down_report_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_PEX_LINK_CLK_PWR_SUPPORT_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_CLK_PWR_SUPPORT_MASK \
	0x00040000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_CLK_PWR_SUPPORT_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PEX_LINK_L1_exit_latency_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_L1_exit_latency_MASK \
	0x00038000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_L1_exit_latency_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_PEX_LINK_L0s_exit_latency_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_L0s_exit_latency_MASK \
	0x00007000
#define PCIE_MAC_IREG_PCIE_PEX_LINK_L0s_exit_latency_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_PEX_LINK_ASPM_support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_ASPM_support_MASK \
	0x00000C00
#define PCIE_MAC_IREG_PCIE_PEX_LINK_ASPM_support_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_CROSSLINK_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_CROSSLINK_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_CROSSLINK_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_RETIMER_DET_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_RETIMER_DET_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_RETIMER_DET_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_LOW_SKP_RCP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_LOW_SKP_RCP_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PCIE_PEX_LINK_LINK2_LOW_SKP_RCP_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_PEX_LINK_Low_SKP_Gen_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_LINK_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_LINK_Low_SKP_Gen_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_PEX_LINK_Low_SKP_Gen_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Physical_slot_num_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Physical_slot_num_MASK \
	0xFFF80000
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Physical_slot_num_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_No_command_complete_support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_No_command_complete_support_MASK \
	0x00040000
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_No_command_complete_support_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Electromechanical_interlock_present_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Electromechanical_interlock_present_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Electromechanical_interlock_present_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Slot_pwr_limit_scale_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Slot_pwr_limit_scale_MASK \
	0x00018000
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Slot_pwr_limit_scale_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Slot_pwr_limit_val_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Slot_pwr_limit_val_MASK \
	0x00007F80
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Slot_pwr_limit_val_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Hot_plug_capable_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Hot_plug_capable_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Hot_plug_capable_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Hot_plug_surprise_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Hot_plug_surprise_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Hot_plug_surprise_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Pwr_indicator_present_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Pwr_indicator_present_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Pwr_indicator_present_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Attention_indicator_present_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Attention_indicator_present_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Attention_indicator_present_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_MRL_sensor_present_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_MRL_sensor_present_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_MRL_sensor_present_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Pwr_ctrl_present_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Pwr_ctrl_present_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Pwr_ctrl_present_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Attention_button_present_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SLOT_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Attention_button_present_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_PEX_SLOT_Attention_button_present_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_PTM_RESP_CAP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_PTM_RESP_CAP_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_PTM_RESP_CAP_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_PTM_REQ_CAP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_PTM_REQ_CAP_MASK \
	0x40000000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_PTM_REQ_CAP_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_VECSIZE_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_VECSIZE_MASK \
	0x3F000000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_VECSIZE_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_RSVD_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_RSVD_MASK \
	0x00800000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_RSVD_SHFT \
	23
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_T_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_T_MASK \
	0x00400000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_T_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_E_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_E_MASK \
	0x00200000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_E_SHFT \
	21
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_U_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_U_MASK \
	0x00100000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_U_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_C_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_C_MASK \
	0x00080000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_C_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_R_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_R_MASK \
	0x00040000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_R_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_B_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_B_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_B_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_V_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_V_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ACS_V_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_BUS_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_BUS_NUM_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_BUS_NUM_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_EEPFX_FORWARD_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_EEPFX_FORWARD_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_EEPFX_FORWARD_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_RSVD_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_RSVD_MASK \
	0x0000007E
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_RSVD_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_CRS_SUP_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_CRS_SUP_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_PEX_ROOT_VC_RP_CRS_SUP_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_SPC_AER_Implemented_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_AER_Implemented_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_PEX_SPC_AER_Implemented_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RP_DEV_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RP_DEV_NUM_MASK \
	0x001F0000
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RP_DEV_NUM_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RP_RCB_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RP_RCB_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RP_RCB_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Link_de_emphasis_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Link_de_emphasis_MASK \
	0x00004000
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Link_de_emphasis_SHFT \
	14
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Slot_clock_configuration_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Slot_clock_configuration_MASK \
	0x00002000
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Slot_clock_configuration_SHFT \
	13
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Slot_Register_Implemented_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Slot_Register_Implemented_MASK \
	0x00001000
#define PCIE_MAC_IREG_PCIE_PEX_SPC_Slot_Register_Implemented_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RSVD1_MASK \
	0x00000FFF
#define PCIE_MAC_IREG_PCIE_PEX_SPC_RSVD1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ASPM_L1_entry_delay_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ASPM_L1_entry_delay_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ASPM_L1_entry_delay_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ASPM_L0s_entry_delay_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ASPM_L0s_entry_delay_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ASPM_L0s_entry_delay_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_RSVD2_MASK \
	0x0000E000
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_RSVD2_SHFT \
	13
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_PCIE_MSI_msg_num_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_PCIE_MSI_msg_num_MASK \
	0x00001F00
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_PCIE_MSI_msg_num_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_AER_MSI_msg_num_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_AER_MSI_msg_num_MASK \
	0x000000F8
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_AER_MSI_msg_num_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ECRC_checking_support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ECRC_checking_support_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ECRC_checking_support_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ECRC_generation_support_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ECRC_generation_support_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_ECRC_generation_support_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_SPC2_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_RSVD1_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_PEX_SPC2_RSVD1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen4_FTS_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_NFTS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen4_FTS_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen4_FTS_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen3_FTS_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_NFTS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen3_FTS_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen3_FTS_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen2_FTS_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_NFTS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen2_FTS_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen2_FTS_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen1_FTS_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_NFTS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen1_FTS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_PEX_NFTS_Gen1_FTS_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_RSVD2_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_RSVD2_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_T_POWER_ON_val_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_T_POWER_ON_val_MASK \
	0x00F80000
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_T_POWER_ON_val_SHFT \
	19
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_RSVD1_MASK \
	0x00040000
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_RSVD1_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_T_POWER_ON_cale_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_T_POWER_ON_cale_MASK \
	0x00030000
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_T_POWER_ON_cale_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_common_mode_restore_time_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_common_mode_restore_time_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_Port_common_mode_restore_time_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_T_POWEROFF_val_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_T_POWEROFF_val_MASK \
	0x000000E0
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_T_POWEROFF_val_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_L1SS_supported_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_L1SS_supported_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_L1SS_supported_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ASPM_L11_supported_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ASPM_L11_supported_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ASPM_L11_supported_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ASPM_L12_supported_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ASPM_L12_supported_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_ASPM_L12_supported_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_PCI_PM_L11_supported_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_PCI_PM_L11_supported_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_PCI_PM_L11_supported_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_PCI_PM_L12_supported_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_L1SS_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_PCI_PM_L12_supported_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_PEX_L1SS_PCI_PM_L12_supported_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_01_0_Bar_size_mask_lsb_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_01_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_01_0_Bar_size_mask_lsb_MASK \
	0xFFFFFFFC
#define PCIE_MAC_IREG_PCIE_BAR_01_0_Bar_size_mask_lsb_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_BAR_01_0_BAR_resized_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_01_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_01_0_BAR_resized_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_BAR_01_0_BAR_resized_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_BAR_01_0_BAR_type_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_01_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_01_0_BAR_type_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_BAR_01_0_BAR_type_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_01_1_Bar_size_mask_msb_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_01_1_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_01_1_Bar_size_mask_msb_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_BAR_01_1_Bar_size_mask_msb_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_23_0_Bar_size_mask_lsb_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_23_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_23_0_Bar_size_mask_lsb_MASK \
	0xFFFFFFFC
#define PCIE_MAC_IREG_PCIE_BAR_23_0_Bar_size_mask_lsb_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_BAR_23_0_BAR_resized_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_23_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_23_0_BAR_resized_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_BAR_23_0_BAR_resized_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_BAR_23_0_BAR_type_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_23_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_23_0_BAR_type_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_BAR_23_0_BAR_type_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_23_1_Bar_size_mask_msb_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_23_1_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_23_1_Bar_size_mask_msb_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_BAR_23_1_Bar_size_mask_msb_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_45_0_Bar_size_mask_lsb_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_45_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_45_0_Bar_size_mask_lsb_MASK \
	0xFFFFFFFC
#define PCIE_MAC_IREG_PCIE_BAR_45_0_Bar_size_mask_lsb_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_BAR_45_0_BAR_resized_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_45_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_45_0_BAR_resized_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_BAR_45_0_BAR_resized_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_BAR_45_0_BAR_type_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_45_0_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_45_0_BAR_type_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_BAR_45_0_BAR_type_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_45_1_Bar_size_mask_msb_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_45_1_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_45_1_Bar_size_mask_msb_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_BAR_45_1_Bar_size_mask_msb_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BAR_WIN_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_WIN_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_WIN_RSVD1_MASK \
	0xFFFFFFF0
#define PCIE_MAC_IREG_PCIE_BAR_WIN_RSVD1_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_BAR_WIN_PFWIN_64B_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_WIN_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_WIN_PFWIN_64B_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_BAR_WIN_PFWIN_64B_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_BAR_WIN_PFWIN_IMPL_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_WIN_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_WIN_PFWIN_IMPL_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_BAR_WIN_PFWIN_IMPL_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_BAR_WIN_IOWIN_32B_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_WIN_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_WIN_IOWIN_32B_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_BAR_WIN_IOWIN_32B_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_BAR_WIN_IOWIN_IMPL_ADDR \
	PCIE_MAC_IREG_PCIE_BAR_WIN_ADDR
#define PCIE_MAC_IREG_PCIE_BAR_WIN_IOWIN_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_BAR_WIN_IOWIN_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_val_ln1_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_val_ln1_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_val_ln1_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_val_ln0_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_val_ln0_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_0_1_val_ln0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_val_ln3_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_val_ln3_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_val_ln3_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_val_ln2_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_val_ln2_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_2_3_val_ln2_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_val_ln5_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_val_ln5_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_val_ln5_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_val_ln4_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_val_ln4_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_4_5_val_ln4_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_val_ln7_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_val_ln7_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_val_ln7_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_val_ln6_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_val_ln6_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_6_7_val_ln6_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_val_ln9_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_val_ln9_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_val_ln9_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_val_ln8_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_val_ln8_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_8_9_val_ln8_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_val_lnb_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_val_lnb_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_val_lnb_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_val_lna_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_val_lna_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_10_11_val_lna_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_val_lnd_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_val_lnd_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_val_lnd_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_val_lnc_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_val_lnc_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_12_13_val_lnc_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_val_lnf_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_val_lnf_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_val_lnf_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_val_lne_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_val_lne_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET_14_15_val_lne_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_0_VF_subsystem_dev_ID_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_0_VF_subsystem_dev_ID_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_SRIOV_0_VF_subsystem_dev_ID_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_SRIOV_0_VF_dev_ID_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_0_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_0_VF_dev_ID_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_0_VF_dev_ID_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_1_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_1_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_1_RSVD_Virtual_Func_BARs_MASK \
	0xFFC00000
#define PCIE_MAC_IREG_PCIE_SRIOV_1_RSVD_Virtual_Func_BARs_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_SRIOV_1_page_sizes_supported_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_1_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_1_page_sizes_supported_MASK \
	0x003FFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_1_page_sizes_supported_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_2_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_2_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_2_RSVD_Virtual_Func_BARs_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_2_RSVD_Virtual_Func_BARs_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_3_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_3_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_3_RSVD_Virtual_Func_BARs_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_3_RSVD_Virtual_Func_BARs_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_4_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_4_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_4_RSVD_Virtual_Func_BARs_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_4_RSVD_Virtual_Func_BARs_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_5_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_5_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_5_RSVD_Virtual_Func_BARs_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_5_RSVD_Virtual_Func_BARs_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_6_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_6_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_6_RSVD_Virtual_Func_BARs_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_6_RSVD_Virtual_Func_BARs_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_SRIOV_7_RSVD_Virtual_Func_BARs_ADDR \
	PCIE_MAC_IREG_PCIE_SRIOV_7_ADDR
#define PCIE_MAC_IREG_PCIE_SRIOV_7_RSVD_Virtual_Func_BARs_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_SRIOV_7_RSVD_Virtual_Func_BARs_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_CFGNUM_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_RSVD2_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_CFGNUM_RSVD2_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_VFUNC_NO_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_VFUNC_NO_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_VFUNC_NO_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_CFGNUM_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_RSVD1_MASK \
	0x00E00000
#define PCIE_MAC_IREG_PCIE_CFGNUM_RSVD1_SHFT \
	21
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_FORCE_BE_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_FORCE_BE_MASK \
	0x00100000
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_FORCE_BE_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_BYTE_EN_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_BYTE_EN_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_CFG_BYTE_EN_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_BUS_NO_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_BUS_NO_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_BUS_NO_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_DEV_NO_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_DEV_NO_MASK \
	0x000000F8
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_DEV_NO_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_FUNC_NO_ADDR \
	PCIE_MAC_IREG_PCIE_CFGNUM_ADDR
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_FUNC_NO_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_CFGNUM_PCIE_FUNC_NO_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_BUSDEV_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_BUSDEV_ADDR
#define PCIE_MAC_IREG_PCIE_BUSDEV_RSVD2_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_BUSDEV_RSVD2_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_BUSDEV_PCIE_BUS_NO_ADDR \
	PCIE_MAC_IREG_PCIE_BUSDEV_ADDR
#define PCIE_MAC_IREG_PCIE_BUSDEV_PCIE_BUS_NO_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_BUSDEV_PCIE_BUS_NO_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_BUSDEV_PCIE_DEV_NO_ADDR \
	PCIE_MAC_IREG_PCIE_BUSDEV_ADDR
#define PCIE_MAC_IREG_PCIE_BUSDEV_PCIE_DEV_NO_MASK \
	0x000000F8
#define PCIE_MAC_IREG_PCIE_BUSDEV_PCIE_DEV_NO_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_BUSDEV_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_BUSDEV_ADDR
#define PCIE_MAC_IREG_PCIE_BUSDEV_RSVD1_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_BUSDEV_RSVD1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RST_CTRL_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_RSVD2_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_RST_CTRL_RSVD2_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_for_rc_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_for_rc_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_for_rc_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_tl_pipe_rst_pl_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_tl_pipe_rst_pl_MASK \
	0x00004000
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_tl_pipe_rst_pl_SHFT \
	14
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_ltssm_return_to_det_mac_phy_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_ltssm_return_to_det_mac_phy_MASK \
	0x00002000
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_ltssm_return_to_det_mac_phy_SHFT \
	13
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_tl_pipe_rst_phy_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_tl_pipe_rst_phy_MASK \
	0x00001000
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_tl_pipe_rst_phy_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_cfg_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_cfg_MASK \
	0x00000800
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_cfg_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_reg_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_reg_MASK \
	0x00000400
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_reg_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_brg_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_brg_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_brg_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_plrst_brg_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_plrst_brg_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_plrst_brg_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_tl_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_tl_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_tl_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_plrst_tl_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_plrst_tl_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_plrst_tl_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_pl_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_pl_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_pl_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_phyd_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_phyd_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_RST_CTRL_Dis_mprst_phyd_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetPE_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetPE_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetPE_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetBRG_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetBRG_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetBRG_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetPHY_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetPHY_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetPHY_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetMAC_ADDR \
	PCIE_MAC_IREG_PCIE_RST_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetMAC_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_RST_CTRL_ResetMAC_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_RSVD2_MASK \
	0xFFFE0000
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_RSVD2_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_pcie_linkdown_status_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_pcie_linkdown_status_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_pcie_linkdown_status_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_RSVD1_MASK \
	0x0000FFFC
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_RSVD1_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_PCIE_MSG_RECEIVED_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_PCIE_MSG_RECEIVED_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_PCIE_MSG_RECEIVED_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_LTR_MSG_RECEIVED_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_LTR_MSG_RECEIVED_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_MISC_STATUS_LTR_MSG_RECEIVED_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_state_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_state_MASK \
	0x1F000000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_state_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_RSVD1_MASK \
	0x00FC0000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_RSVD1_SHFT \
	18
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_CFG_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_CFG_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_CFG_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_SPEED_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_SPEED_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_SPEED_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_EQUAL_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_EQUAL_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_EQUAL_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_LOCK_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_LOCK_MASK \
	0x00004000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOV_LOCK_SHFT \
	14
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_L1PM_L12_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_L1PM_L12_MASK \
	0x00002000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_L1PM_L12_SHFT \
	13
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_L1PM_L11_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_L1PM_L11_MASK \
	0x00001000
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_L1PM_L11_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LinkUnstable_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LinkUnstable_MASK \
	0x00000800
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LinkUnstable_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_HOTRESET_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_HOTRESET_MASK \
	0x00000400
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_HOTRESET_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_LOOPBACK_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_LOOPBACK_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_LOOPBACK_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_DISABLE_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_DISABLE_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_DISABLE_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L2_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L2_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L2_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L1_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L1_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L1_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L0S_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L0S_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L0S_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L0_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L0_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_L0_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOVERY_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOVERY_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_RECOVERY_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_CONFIGURATION_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_CONFIGURATION_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_CONFIGURATION_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_POLLING_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_POLLING_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_POLLING_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_DETECT_ADDR \
	PCIE_MAC_IREG_PCIE_LTSSM_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_DETECT_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_LTSSM_STATUS_LTSSM_DETECT_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_rx_nak_dllp_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_rx_nak_dllp_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_rx_nak_dllp_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_reptim_err_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_reptim_err_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_reptim_err_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_req_recov_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_req_recov_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_req_recov_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_pcie_rst_notify_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_pcie_rst_notify_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_pcie_rst_notify_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_RSVD2_MASK \
	0x00007800
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_RSVD2_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_DLLP_transmission_inhibited_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_DLLP_transmission_inhibited_MASK \
	0x00000400
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_DLLP_transmission_inhibited_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_TLP_transmission_inhibited_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_TLP_transmission_inhibited_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_TLP_transmission_inhibited_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_DL_UP_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_DL_UP_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_DL_UP_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_RSVD1_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_RSVD1_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_Low_power_status_ADDR \
	PCIE_MAC_IREG_PCIE_LINK_STATUS_ADDR
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_Low_power_status_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_LINK_STATUS_Low_power_status_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PEX_DSN_PCIE_Dev_Serial_Number_ADDR \
	PCIE_MAC_IREG_PCIE_PEX_DSN_ADDR
#define PCIE_MAC_IREG_PCIE_PEX_DSN_PCIE_Dev_Serial_Number_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_PEX_DSN_PCIE_Dev_Serial_Number_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_entry_time_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_entry_time_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_entry_time_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_idle_time_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_idle_time_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_idle_time_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_end_time_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_end_time_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_end_time_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_exit_by_clkreq_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_exit_by_clkreq_MASK \
	0x00020000
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_exit_by_clkreq_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_exit_phystatus_chk_sel_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_exit_phystatus_chk_sel_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_p2_exit_phystatus_chk_sel_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_wait_time_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_wait_time_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_wait_time_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_up_l1_nak_time_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_up_l1_nak_time_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_up_l1_nak_time_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_time_ADDR \
	PCIE_MAC_IREG_PCIE_ASPM_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_time_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_ASPM_CTRL_dn_l1_nak_time_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_Block_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_0_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_Block_TxBuf_Avail_cnt_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_Block_TxBuf_Avail_cnt_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_0_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_TxBuf_Avail_cnt_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_TxBuf_Avail_cnt_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_rdcmd_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_0_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_rdcmd_cnt_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_rdcmd_cnt_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_timer_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_0_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_timer_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_0_UnBlock_timer_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_3_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_3_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_3_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_2_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_2_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_2_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_1_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_1_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_1_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_0_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_0_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_0_Debug_signal_sel_0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_3_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_3_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_3_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_2_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_2_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_2_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_1_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_1_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_0_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_0_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_module_sel_0_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_RSVD1_MASK \
	0x0000FC00
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_RSVD1_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_reg_sel_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_reg_sel_MASK \
	0x00000200
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_reg_sel_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_en_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_en_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_en_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_3_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_3_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_3_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_2_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_2_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_2_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_1_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_1_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_1_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_0_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_0_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_even_sample_0_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_3_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_3_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_3_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_2_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_2_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_2_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_1_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_1_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_1_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_0_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_0_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_1_Debug_odd_sample_0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_EQ_NOP_TIMER_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_0_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_EQ_NOP_TIMER_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_EQ_NOP_TIMER_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_EQ_NORESP_TIMER_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_0_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_EQ_NORESP_TIMER_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_0_EQ_NORESP_TIMER_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_REJECT_SEL_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_REJECT_SEL_MASK \
	0x01000000
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_REJECT_SEL_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EVAL_TIMER_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EVAL_TIMER_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EVAL_TIMER_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_RSVD_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_RSVD_MASK \
	0x0000E000
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_RSVD_SHFT \
	13
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_STAY_EQ_TIMER_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_STAY_EQ_TIMER_MASK \
	0x00001F00
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_STAY_EQ_TIMER_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_COMPLETE_TIMER_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_COMPLETE_TIMER_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_COMPLETE_TIMER_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_SKIP_TIMER_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_CTRL_1_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_SKIP_TIMER_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_EQ_CTRL_1_EQ_SKIP_TIMER_SHFT \
	0
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val7_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val7_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val7_SHFT \
	30
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val6_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val6_MASK \
	0x30000000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val6_SHFT \
	28
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val5_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val5_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val5_SHFT \
	26
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val4_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val4_MASK \
	0x03000000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val4_SHFT \
	24
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val3_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val3_MASK \
	0x00C00000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val3_SHFT \
	22
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val2_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val2_MASK \
	0x00300000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val2_SHFT \
	20
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val1_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val1_MASK \
	0x000C0000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val1_SHFT \
	18
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val0_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val0_MASK \
	0x00030000
#define PCIE_MAC_IREG_PM_CONF_0_dat_scale_val0_SHFT \
	16
#define PCIE_MAC_IREG_PM_CONF_0_RSVD1_ADDR \
	PCIE_MAC_IREG_PM_CONF_0_ADDR
#define PCIE_MAC_IREG_PM_CONF_0_RSVD1_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_PM_CONF_0_RSVD1_SHFT \
	0
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val3_ADDR \
	PCIE_MAC_IREG_PM_CONF_1_ADDR
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val3_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val3_SHFT \
	24
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val2_ADDR \
	PCIE_MAC_IREG_PM_CONF_1_ADDR
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val2_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val2_SHFT \
	16
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val1_ADDR \
	PCIE_MAC_IREG_PM_CONF_1_ADDR
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val1_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val1_SHFT \
	8
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val0_ADDR \
	PCIE_MAC_IREG_PM_CONF_1_ADDR
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val0_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PM_CONF_1_dat_register_val0_SHFT \
	0
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val7_ADDR \
	PCIE_MAC_IREG_PM_CONF_2_ADDR
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val7_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val7_SHFT \
	24
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val6_ADDR \
	PCIE_MAC_IREG_PM_CONF_2_ADDR
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val6_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val6_SHFT \
	16
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val5_ADDR \
	PCIE_MAC_IREG_PM_CONF_2_ADDR
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val5_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val5_SHFT \
	8
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val4_ADDR \
	PCIE_MAC_IREG_PM_CONF_2_ADDR
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val4_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PM_CONF_2_dat_register_val4_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_LOCAL_ERROR_RST_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_ERROR_RST_EVT_EN_MASK \
	0x80000000
#define PCIE_MAC_IREG_IMASK_LOCAL_ERROR_RST_EVT_EN_SHFT \
	31
#define PCIE_MAC_IREG_IMASK_LOCAL_PM_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_PM_EVT_EN_MASK \
	0x40000000
#define PCIE_MAC_IREG_IMASK_LOCAL_PM_EVT_EN_SHFT \
	30
#define PCIE_MAC_IREG_IMASK_LOCAL_AER_L2_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_AER_L2_EVT_EN_MASK \
	0x20000000
#define PCIE_MAC_IREG_IMASK_LOCAL_AER_L2_EVT_EN_SHFT \
	29
#define PCIE_MAC_IREG_IMASK_LOCAL_MSG_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_MSG_EVT_EN_MASK \
	0x10000000
#define PCIE_MAC_IREG_IMASK_LOCAL_MSG_EVT_EN_SHFT \
	28
#define PCIE_MAC_IREG_IMASK_LOCAL_INT_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_INT_EVT_EN_MASK \
	0x0F000000
#define PCIE_MAC_IREG_IMASK_LOCAL_INT_EVT_EN_SHFT \
	24
#define PCIE_MAC_IREG_IMASK_LOCAL_P_ATR_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_P_ATR_EVT_EN_MASK \
	0x00F00000
#define PCIE_MAC_IREG_IMASK_LOCAL_P_ATR_EVT_EN_SHFT \
	20
#define PCIE_MAC_IREG_IMASK_LOCAL_A_ATR_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_A_ATR_EVT_EN_MASK \
	0x000F0000
#define PCIE_MAC_IREG_IMASK_LOCAL_A_ATR_EVT_EN_SHFT \
	16
#define PCIE_MAC_IREG_IMASK_LOCAL_DMA_ERR_OR_MSI_RCV_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_DMA_ERR_OR_MSI_RCV_EN_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_IMASK_LOCAL_DMA_ERR_OR_MSI_RCV_EN_SHFT \
	8
#define PCIE_MAC_IREG_IMASK_LOCAL_DMA_END_EN_ADDR \
	PCIE_MAC_IREG_IMASK_LOCAL_ADDR
#define PCIE_MAC_IREG_IMASK_LOCAL_DMA_END_EN_MASK \
	0x000000FF
#define PCIE_MAC_IREG_IMASK_LOCAL_DMA_END_EN_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_LOCAL_ERROR_RST_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_ERROR_RST_EVT_MASK \
	0x80000000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_ERROR_RST_EVT_SHFT \
	31
#define PCIE_MAC_IREG_ISTATUS_LOCAL_PM_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_PM_EVT_MASK \
	0x40000000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_PM_EVT_SHFT \
	30
#define PCIE_MAC_IREG_ISTATUS_LOCAL_AER_L2_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_AER_L2_EVT_MASK \
	0x20000000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_AER_L2_EVT_SHFT \
	29
#define PCIE_MAC_IREG_ISTATUS_LOCAL_MSG_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_MSG_EVT_MASK \
	0x10000000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_MSG_EVT_SHFT \
	28
#define PCIE_MAC_IREG_ISTATUS_LOCAL_INT_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_INT_EVT_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_INT_EVT_SHFT \
	24
#define PCIE_MAC_IREG_ISTATUS_LOCAL_P_ATR_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_P_ATR_EVT_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_P_ATR_EVT_SHFT \
	20
#define PCIE_MAC_IREG_ISTATUS_LOCAL_A_ATR_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_A_ATR_EVT_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ISTATUS_LOCAL_A_ATR_EVT_SHFT \
	16
#define PCIE_MAC_IREG_ISTATUS_LOCAL_DMA_ERR_OR_MSI_RCV_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_DMA_ERR_OR_MSI_RCV_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_ISTATUS_LOCAL_DMA_ERR_OR_MSI_RCV_SHFT \
	8
#define PCIE_MAC_IREG_ISTATUS_LOCAL_DMA_END_ADDR \
	PCIE_MAC_IREG_ISTATUS_LOCAL_ADDR
#define PCIE_MAC_IREG_ISTATUS_LOCAL_DMA_END_MASK \
	0x000000FF
#define PCIE_MAC_IREG_ISTATUS_LOCAL_DMA_END_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_HOST_INT_REQUEST_EN_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_INT_REQUEST_EN_MASK \
	0xFF000000
#define PCIE_MAC_IREG_IMASK_HOST_INT_REQUEST_EN_SHFT \
	24
#define PCIE_MAC_IREG_IMASK_HOST_P_ATR_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_P_ATR_EVT_EN_MASK \
	0x00F00000
#define PCIE_MAC_IREG_IMASK_HOST_P_ATR_EVT_EN_SHFT \
	20
#define PCIE_MAC_IREG_IMASK_HOST_A_ATR_EVT_EN_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_A_ATR_EVT_EN_MASK \
	0x000F0000
#define PCIE_MAC_IREG_IMASK_HOST_A_ATR_EVT_EN_SHFT \
	16
#define PCIE_MAC_IREG_IMASK_HOST_DMA_ERROR_EN_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_DMA_ERROR_EN_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_IMASK_HOST_DMA_ERROR_EN_SHFT \
	8
#define PCIE_MAC_IREG_IMASK_HOST_DMA_END_EN_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_DMA_END_EN_MASK \
	0x000000FF
#define PCIE_MAC_IREG_IMASK_HOST_DMA_END_EN_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_HOST_INT_REQUEST_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_INT_REQUEST_MASK \
	0xFF000000
#define PCIE_MAC_IREG_ISTATUS_HOST_INT_REQUEST_SHFT \
	24
#define PCIE_MAC_IREG_ISTATUS_HOST_P_ATR_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_P_ATR_EVT_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ISTATUS_HOST_P_ATR_EVT_SHFT \
	20
#define PCIE_MAC_IREG_ISTATUS_HOST_A_ATR_EVT_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_A_ATR_EVT_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ISTATUS_HOST_A_ATR_EVT_SHFT \
	16
#define PCIE_MAC_IREG_ISTATUS_HOST_DMA_ERROR_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_DMA_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_ISTATUS_HOST_DMA_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_ISTATUS_HOST_DMA_END_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_DMA_END_MASK \
	0x000000FF
#define PCIE_MAC_IREG_ISTATUS_HOST_DMA_END_SHFT \
	0
#define PCIE_MAC_IREG_RC_MSI_EN_RSVD1_ADDR \
	PCIE_MAC_IREG_RC_MSI_EN_ADDR
#define PCIE_MAC_IREG_RC_MSI_EN_RSVD1_MASK \
	0xFFFFFF00
#define PCIE_MAC_IREG_RC_MSI_EN_RSVD1_SHFT \
	8
#define PCIE_MAC_IREG_RC_MSI_EN_rc_msi_en_ADDR \
	PCIE_MAC_IREG_RC_MSI_EN_ADDR
#define PCIE_MAC_IREG_RC_MSI_EN_rc_msi_en_MASK \
	0x000000FF
#define PCIE_MAC_IREG_RC_MSI_EN_rc_msi_en_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_L1_EXIT_EN_ADDR \
	PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_L1_EXIT_EN_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_L1_EXIT_EN_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_L1_EXIT_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_L1_EXIT_NUM_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_L1_EXIT_NUM_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_force_dis_lowpwr_ADDR \
	PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_force_dis_lowpwr_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_force_dis_lowpwr_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_dis_lowpwr_mask_ADDR \
	PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_dis_lowpwr_mask_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_LOW_POWER_CTRL_dis_lowpwr_mask_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD3_MASK \
	0xFFFFFE00
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD3_SHFT \
	9
#define PCIE_MAC_IREG_PCIE_ICMD_PM_CLKREQ_Clock_control_ADDR \
	PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ICMD_PM_CLKREQ_Clock_control_MASK \
	0x00000100
#define PCIE_MAC_IREG_PCIE_ICMD_PM_CLKREQ_Clock_control_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD2_MASK \
	0x000000E0
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD2_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_ICMD_PM_Turn_Off_Link_ADDR \
	PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ICMD_PM_Turn_Off_Link_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_ICMD_PM_Turn_Off_Link_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD1_MASK \
	0x0000000E
#define PCIE_MAC_IREG_PCIE_ICMD_PM_RSVD1_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_ICMD_PM_Send_PME_ADDR \
	PCIE_MAC_IREG_PCIE_ICMD_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ICMD_PM_Send_PME_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_ICMD_PM_Send_PME_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_ISTATUS_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_RSVD2_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_RSVD2_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_allow_tl_clk_gating_ADDR \
	PCIE_MAC_IREG_PCIE_ISTATUS_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_allow_tl_clk_gating_MASK \
	0x00000800
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_allow_tl_clk_gating_SHFT \
	11
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_l1pm_sm_ADDR \
	PCIE_MAC_IREG_PCIE_ISTATUS_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_l1pm_sm_MASK \
	0x00000700
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_l1pm_sm_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_ISTATUS_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_RSVD1_MASK \
	0x000000FC
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_RSVD1_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_power_state_ADDR \
	PCIE_MAC_IREG_PCIE_ISTATUS_PM_ADDR
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_power_state_MASK \
	0x00000003
#define PCIE_MAC_IREG_PCIE_ISTATUS_PM_power_state_SHFT \
	0
#define PCIE_MAC_IREG_ATS_PRI_REPORT_RSVD1_ADDR \
	PCIE_MAC_IREG_ATS_PRI_REPORT_ADDR
#define PCIE_MAC_IREG_ATS_PRI_REPORT_RSVD1_MASK \
	0xFFFFFFF8
#define PCIE_MAC_IREG_ATS_PRI_REPORT_RSVD1_SHFT \
	3
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_RUNNING_ADDR \
	PCIE_MAC_IREG_ATS_PRI_REPORT_ADDR
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_RUNNING_MASK \
	0x00000004
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_RUNNING_SHFT \
	2
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_UPGRI_ADDR \
	PCIE_MAC_IREG_ATS_PRI_REPORT_ADDR
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_UPGRI_MASK \
	0x00000002
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_UPGRI_SHFT \
	1
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_RESP_FAIL_ADDR \
	PCIE_MAC_IREG_ATS_PRI_REPORT_ADDR
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_RESP_FAIL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATS_PRI_REPORT_PAGE_REQ_RESP_FAIL_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_NonSnoop_latency_requirement_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_NonSnoop_latency_requirement_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_NonSnoop_latency_requirement_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_RSVD2_MASK \
	0x60000000
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_RSVD2_SHFT \
	29
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_NonSnoop_Latency_Scale_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_NonSnoop_Latency_Scale_MASK \
	0x1C000000
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_NonSnoop_Latency_Scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_NonSnoop_Latency_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_NonSnoop_Latency_MASK \
	0x03FF0000
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_NonSnoop_Latency_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Snoop_latency_requirement_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Snoop_latency_requirement_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Snoop_latency_requirement_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_RSVD1_MASK \
	0x00006000
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_RSVD1_SHFT \
	13
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_Snoop_Latency_Scale_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_Snoop_Latency_Scale_MASK \
	0x00001C00
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_Snoop_Latency_Scale_SHFT \
	10
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_Snoop_Latency_ADDR \
	PCIE_MAC_IREG_PCIE_LTR_VALUES_ADDR
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_Snoop_Latency_MASK \
	0x000003FF
#define PCIE_MAC_IREG_PCIE_LTR_VALUES_LTR_Max_Snoop_Latency_SHFT \
	0
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_RSVD2_ADDR \
	PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_RSVD2_MASK \
	0xFFFFFF00
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_RSVD2_SHFT \
	8
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_MSG_POOL_DLEN_ADDR \
	PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_MSG_POOL_DLEN_MASK \
	0x000000E0
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_MSG_POOL_DLEN_SHFT \
	5
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_MSG_POOL_EN_ADDR \
	PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_MSG_POOL_EN_MASK \
	0x00000010
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_MSG_POOL_EN_SHFT \
	4
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_RSVD1_ADDR \
	PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_RSVD1_MASK \
	0x0000000C
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_RSVD1_SHFT \
	2
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_axitag_en_ADDR \
	PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_axitag_en_MASK \
	0x00000002
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_axitag_en_SHFT \
	1
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_cpl_bcnt_ck_disable_ADDR \
	PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_ADDR
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_cpl_bcnt_chk_disable_MASK \
	0x00000001
#define PCIE_MAC_IREG_AXI_PCIE_IF_CTRL_cpl_bcnt_chk_disable_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_ATR_DIS_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_ATR_DIS_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_ATR_DIS_SHFT \
	16
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_EXT_CLR_DIS_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_EXT_CLR_DIS_MASK \
	0x00000002
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_EXT_CLR_DIS_SHFT \
	1
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_DIS_ADDR \
	PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ADDR
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_DIS_MASK \
	0x00000001
#define PCIE_MAC_IREG_ISTATUS_HOST_CTRL_ISTATUS_HOST_DIS_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA0_ISTATUS_DMA0_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA0_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA0_ISTATUS_DMA0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA0_ISTATUS_DMA0_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA1_ISTATUS_DMA1_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA1_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA1_ISTATUS_DMA1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA1_ISTATUS_DMA1_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA2_ISTATUS_DMA2_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA2_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA2_ISTATUS_DMA2_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA2_ISTATUS_DMA2_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA3_ISTATUS_DMA3_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA3_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA3_ISTATUS_DMA3_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA3_ISTATUS_DMA3_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA4_ISTATUS_DMA4_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA4_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA4_ISTATUS_DMA4_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA4_ISTATUS_DMA4_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA5_ISTATUS_DMA5_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA5_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA5_ISTATUS_DMA5_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA5_ISTATUS_DMA5_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA6_ISTATUS_DMA6_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA6_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA6_ISTATUS_DMA6_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA6_ISTATUS_DMA6_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_DMA7_ISTATUS_DMA7_ADDR \
	PCIE_MAC_IREG_ISTATUS_DMA7_ADDR
#define PCIE_MAC_IREG_ISTATUS_DMA7_ISTATUS_DMA7_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_DMA7_ISTATUS_DMA7_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_RSVD_ADDR \
	PCIE_MAC_IREG_ISTATUS_PENDING_DMA_ADDR
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_RSVD_MASK \
	0xFFFFFF00
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_RSVD_SHFT \
	8
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_ISTATUS_PENDING_DMA_ADDR \
	PCIE_MAC_IREG_ISTATUS_PENDING_DMA_ADDR
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_ISTATUS_PENDING_DMA_MASK \
	0x000000FF
#define PCIE_MAC_IREG_ISTATUS_PENDING_DMA_ISTATUS_PENDING_DMA_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_RSVD2_ADDR \
	PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ADDR
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_RSVD2_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_RSVD2_SHFT \
	28
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ISTATUS_PENDING_ADT_R_ADDR \
	PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ADDR
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ISTATUS_PENDING_ADT_R_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ISTATUS_PENDING_ADT_R_SHFT \
	16
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_RSVD1_ADDR \
	PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ADDR
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_RSVD1_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_RSVD1_SHFT \
	12
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ISTATUS_PENDING_ADT_W_ADDR \
	PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ADDR
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ISTATUS_PENDING_ADT_W_MASK \
	0x00000FFF
#define PCIE_MAC_IREG_ISTATUS_PENDING_ADT_ISTATUS_PENDING_ADT_W_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN0_ISTATUS_P_ADT_WIN0_ADDR \
	PCIE_MAC_IREG_ISTATUS_P_ADT_WIN0_ADDR
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN0_ISTATUS_P_ADT_WIN0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN0_ISTATUS_P_ADT_WIN0_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN1_ISTATUS_P_ADT_WIN1_ADDR \
	PCIE_MAC_IREG_ISTATUS_P_ADT_WIN1_ADDR
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN1_ISTATUS_P_ADT_WIN1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_P_ADT_WIN1_ISTATUS_P_ADT_WIN1_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV0_ISTATUS_A_ADT_SLV0_ADDR \
	PCIE_MAC_IREG_ISTATUS_A_ADT_SLV0_ADDR
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV0_ISTATUS_A_ADT_SLV0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV0_ISTATUS_A_ADT_SLV0_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV1_ISTATUS_A_ADT_SLV1_ADDR \
	PCIE_MAC_IREG_ISTATUS_A_ADT_SLV1_ADDR
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV1_ISTATUS_A_ADT_SLV1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV1_ISTATUS_A_ADT_SLV1_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV2_ISTATUS_A_ADT_SLV2_ADDR \
	PCIE_MAC_IREG_ISTATUS_A_ADT_SLV2_ADDR
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV2_ISTATUS_A_ADT_SLV2_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV2_ISTATUS_A_ADT_SLV2_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV3_ISTATUS_A_ADT_SLV3_ADDR \
	PCIE_MAC_IREG_ISTATUS_A_ADT_SLV3_ADDR
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV3_ISTATUS_A_ADT_SLV3_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_A_ADT_SLV3_ISTATUS_A_ADT_SLV3_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_HOST_SET_imask_host_set_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_SET_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_SET_imask_host_set_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_HOST_SET_imask_host_set_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_HOST_CLR_imask_host_clr_ADDR \
	PCIE_MAC_IREG_IMASK_HOST_CLR_ADDR
#define PCIE_MAC_IREG_IMASK_HOST_CLR_imask_host_clr_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_HOST_CLR_imask_host_clr_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_0_PCIE_DUMMY_ADDR \
	PCIE_MAC_IREG_PCIE_DMA_DUMMY_0_ADDR
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_0_PCIE_DUMMY_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_0_PCIE_DUMMY_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_1_PCIE_DUMMY_ADDR \
	PCIE_MAC_IREG_PCIE_DMA_DUMMY_1_ADDR
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_1_PCIE_DUMMY_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DMA_DUMMY_1_PCIE_DUMMY_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R00_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R00_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R00_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R00_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R01_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R01_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R01_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R01_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R02_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R02_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R02_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R02_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R03_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R03_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R03_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R03_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R04_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R04_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R04_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R04_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R05_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R05_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R05_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R05_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R06_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R06_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R06_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R06_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R07_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R07_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R07_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R07_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R08_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R08_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R08_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R08_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R09_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R09_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R09_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R09_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R10_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R10_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R10_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R10_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R11_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R11_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R11_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R11_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R12_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R12_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R12_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R12_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R13_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R13_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R13_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R13_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R14_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R14_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R14_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R14_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_R15_ROUTING_RULES_R_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_R15_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_R15_ROUTING_RULES_R_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_R15_ROUTING_RULES_R_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W00_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W00_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W00_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W00_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W01_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W01_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W01_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W01_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W02_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W02_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W02_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W02_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W03_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W03_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W03_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W03_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W04_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W04_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W04_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W04_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W05_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W05_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W05_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W05_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W06_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W06_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W06_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W06_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W07_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W07_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W07_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W07_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W08_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W08_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W08_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W08_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W09_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W09_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W09_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W09_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W10_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W10_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W10_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W10_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W11_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W11_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W11_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W11_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W12_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W12_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W12_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W12_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W13_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W13_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W13_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W13_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W14_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W14_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W14_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W14_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ROUTING_RULES_W15_ROUTING_RULES_W_ADDR \
	PCIE_MAC_IREG_ROUTING_RULES_W15_ADDR
#define PCIE_MAC_IREG_ROUTING_RULES_W15_ROUTING_RULES_W_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ROUTING_RULES_W15_ROUTING_RULES_W_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES0_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES0_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES0_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES1_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES1_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES1_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES2_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES2_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES2_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES3_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES3_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES3_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES4_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES4_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES4_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES5_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES5_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES5_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES6_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES6_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES6_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES7_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES7_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES7_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES8_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES8_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES8_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES9_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES9_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES9_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES10_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES10_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES10_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES11_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES11_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES11_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES12_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES12_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES12_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES13_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES13_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES13_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES14_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES14_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES14_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrCplArbType1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrCplArbType1_SHFT \
	28
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrReqArbType1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrReqArbType1_SHFT \
	24
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdCplArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdCplArbType1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdCplArbType1_SHFT \
	20
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdReqArbType1_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdReqArbType1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdReqArbType1_SHFT \
	16
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrCplArbType0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrCplArbType0_SHFT \
	12
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrReqArbType0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ARBITRATION_RULES15_WrReqArbType0_SHFT \
	8
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdCplArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdCplArbType0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdCplArbType0_SHFT \
	4
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdReqArbType0_ADDR \
	PCIE_MAC_IREG_ARBITRATION_RULES15_ADDR
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdReqArbType0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ARBITRATION_RULES15_RdReqArbType0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES0_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES0_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES0_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES1_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES1_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES1_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES2_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES2_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES2_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES3_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES3_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES3_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES4_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES4_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES4_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES5_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES5_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES5_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES6_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES6_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES6_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES7_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES7_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES7_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES8_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES8_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES8_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES9_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES9_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES9_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES10_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES10_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES10_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES11_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES11_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES11_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES12_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES12_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES12_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES13_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES13_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES13_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES14_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES14_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES14_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrCplPriority1_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrCplPriority1_SHFT \
	28
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrReqPriority1_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrReqPriority1_SHFT \
	24
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdCplPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdCplPriority1_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdCplPriority1_SHFT \
	20
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdReqPriority1_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdReqPriority1_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdReqPriority1_SHFT \
	16
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrCplPriority0_MASK \
	0x0000F000
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrCplPriority0_SHFT \
	12
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrReqPriority0_MASK \
	0x00000F00
#define PCIE_MAC_IREG_PRIORITY_RULES15_WrReqPriority0_SHFT \
	8
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdCplPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdCplPriority0_MASK \
	0x000000F0
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdCplPriority0_SHFT \
	4
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdReqPriority0_ADDR \
	PCIE_MAC_IREG_PRIORITY_RULES15_ADDR
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdReqPriority0_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PRIORITY_RULES15_RdReqPriority0_SHFT \
	0
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc7_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc7_MASK \
	0xF0000000
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc7_SHFT \
	28
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc6_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc6_MASK \
	0x0F000000
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc6_SHFT \
	24
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc5_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc5_MASK \
	0x00F00000
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc5_SHFT \
	20
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc4_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc4_MASK \
	0x000F0000
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc4_SHFT \
	16
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc3_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc3_MASK \
	0x0000F000
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc3_SHFT \
	12
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc2_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc2_MASK \
	0x00000F00
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc2_SHFT \
	8
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc1_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc1_MASK \
	0x000000F0
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_aqos_tc1_SHFT \
	4
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_tc_qos_auto_conv_ADDR \
	PCIE_MAC_IREG_P2A_TC_QOS_CONV_ADDR
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_tc_qos_auto_conv_MASK \
	0x00000001
#define PCIE_MAC_IREG_P2A_TC_QOS_CONV_tc_qos_auto_conv_SHFT \
	0
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_non_cache_space_bufferable_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_non_cache_space_bufferable_MASK \
	0x80000000
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_non_cache_space_bufferable_SHFT \
	31
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_non_cache_space_size_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_non_cache_space_size_MASK \
	0x7F000000
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_non_cache_space_size_SHFT \
	24
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_other_allocate_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_other_allocate_MASK \
	0x00000080
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_other_allocate_SHFT \
	7
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_allocate_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_allocate_MASK \
	0x00000040
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_allocate_SHFT \
	6
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_cacheable_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_cacheable_MASK \
	0x00000020
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_cacheable_SHFT \
	5
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_bufferable_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_bufferable_MASK \
	0x00000010
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_memory_bufferable_SHFT \
	4
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_attr_cache_auto_conv_ADDR \
	PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_ADDR
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_attr_cache_auto_conv_MASK \
	0x00000001
#define PCIE_MAC_IREG_P2A_ATTR_CACHE_CONV_attr_cache_auto_conv_SHFT \
	0
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_L_p2a_nc_base_addr_low_ADDR \
	PCIE_MAC_IREG_P2A_NC_BASE_ADDR_L_ADDR
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_L_p2a_nc_base_addr_low_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_L_p2a_nc_base_addr_low_SHFT \
	0
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_H_p2a_nc_base_addr_high_ADDR \
	PCIE_MAC_IREG_P2A_NC_BASE_ADDR_H_ADDR
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_H_p2a_nc_base_addr_high_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_P2A_NC_BASE_ADDR_H_p2a_nc_base_addr_high_SHFT \
	0
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_CPL_VS_Aj_WR_DIS_ADDR \
	PCIE_MAC_IREG_ORDRULES_DIS_ADDR
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_CPL_VS_Aj_WR_DIS_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_CPL_VS_Aj_WR_DIS_SHFT \
	16
#define PCIE_MAC_IREG_ORDRULES_DIS_P_CPL_VS_Ai_WR_DIS_ADDR \
	PCIE_MAC_IREG_ORDRULES_DIS_ADDR
#define PCIE_MAC_IREG_ORDRULES_DIS_P_CPL_VS_Ai_WR_DIS_MASK \
	0x0000F000
#define PCIE_MAC_IREG_ORDRULES_DIS_P_CPL_VS_Ai_WR_DIS_SHFT \
	12
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_RD_VS_Ai_WR_DIS_ADDR \
	PCIE_MAC_IREG_ORDRULES_DIS_ADDR
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_RD_VS_Ai_WR_DIS_MASK \
	0x00000F00
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_RD_VS_Ai_WR_DIS_SHFT \
	8
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_CPL_VS_P_WR_DIS_ADDR \
	PCIE_MAC_IREG_ORDRULES_DIS_ADDR
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_CPL_VS_P_WR_DIS_MASK \
	0x000000F0
#define PCIE_MAC_IREG_ORDRULES_DIS_Ai_CPL_VS_P_WR_DIS_SHFT \
	4
#define PCIE_MAC_IREG_ORDRULES_DIS_RSVD1_ADDR \
	PCIE_MAC_IREG_ORDRULES_DIS_ADDR
#define PCIE_MAC_IREG_ORDRULES_DIS_RSVD1_MASK \
	0x0000000E
#define PCIE_MAC_IREG_ORDRULES_DIS_RSVD1_SHFT \
	1
#define PCIE_MAC_IREG_ORDRULES_DIS_P_RD_VS_P_WR_DIS_ADDR \
	PCIE_MAC_IREG_ORDRULES_DIS_ADDR
#define PCIE_MAC_IREG_ORDRULES_DIS_P_RD_VS_P_WR_DIS_MASK \
	0x00000001
#define PCIE_MAC_IREG_ORDRULES_DIS_P_RD_VS_P_WR_DIS_SHFT \
	0
#define PCIE_MAC_IREG_RAM_ARB_PRIORITY_RAM_ARB_PRIOR_ADDR \
	PCIE_MAC_IREG_RAM_ARB_PRIORITY_ADDR
#define PCIE_MAC_IREG_RAM_ARB_PRIORITY_RAM_ARB_PRIOR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_RAM_ARB_PRIORITY_RAM_ARB_PRIOR_SHFT \
	0
#define PCIE_MAC_IREG_RAM_ARB_OPTIONS_RAM_ARB_OPTIONS_ADDR \
	PCIE_MAC_IREG_RAM_ARB_OPTIONS_ADDR
#define PCIE_MAC_IREG_RAM_ARB_OPTIONS_RAM_ARB_OPTIONS_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_RAM_ARB_OPTIONS_RAM_ARB_OPTIONS_SHFT \
	0
#define PCIE_MAC_IREG_RAM_READ_OPTIONS_RAM_READ_OPTIONS_ADDR \
	PCIE_MAC_IREG_RAM_READ_OPTIONS_ADDR
#define PCIE_MAC_IREG_RAM_READ_OPTIONS_RAM_READ_OPTIONS_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_RAM_READ_OPTIONS_RAM_READ_OPTIONS_SHFT \
	0
#define PCIE_MAC_IREG_ECO_SPACE_0_eco_space_0_ADDR \
	PCIE_MAC_IREG_ECO_SPACE_0_ADDR
#define PCIE_MAC_IREG_ECO_SPACE_0_eco_space_0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ECO_SPACE_0_eco_space_0_SHFT \
	0
#define PCIE_MAC_IREG_ECO_SPACE_1_eco_space_1_ADDR \
	PCIE_MAC_IREG_ECO_SPACE_1_ADDR
#define PCIE_MAC_IREG_ECO_SPACE_1_eco_space_1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ECO_SPACE_1_eco_space_1_SHFT \
	0
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_preset_to_use_16g_ADDR \
	PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_preset_to_use_16g_MASK \
	0xFFE00000
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_preset_to_use_16g_SHFT \
	21
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_query_timeout_ADDR \
	PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_query_timeout_MASK \
	0x00100000
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_query_timeout_SHFT \
	20
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_phyparam_query_ADDR \
	PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_phyparam_query_MASK \
	0x00080000
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_phyparam_query_SHFT \
	19
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_preset_to_use_ADDR \
	PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_preset_to_use_MASK \
	0x0007FF00
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_preset_to_use_SHFT \
	8
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_finetune_err_ADDR \
	PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_finetune_err_MASK \
	0x000000C0
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_finetune_err_SHFT \
	6
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_finetune_max_ADDR \
	PCIE_MAC_IREG_PIPE4_PIE8_SETTING_ADDR
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_finetune_max_MASK \
	0x0000003F
#define PCIE_MAC_IREG_PIPE4_PIE8_SETTING_k_finetune_max_SHFT \
	0
#define PCIE_MAC_IREG_PHYMAC_CFG_RSVD1_ADDR \
	PCIE_MAC_IREG_PHYMAC_CFG_ADDR
#define PCIE_MAC_IREG_PHYMAC_CFG_RSVD1_MASK \
	0xFFFFFFF0
#define PCIE_MAC_IREG_PHYMAC_CFG_RSVD1_SHFT \
	4
#define PCIE_MAC_IREG_PHYMAC_CFG_Disable_16GT_EIEOS_support_ADDR \
	PCIE_MAC_IREG_PHYMAC_CFG_ADDR
#define PCIE_MAC_IREG_PHYMAC_CFG_Disable_16GT_EIEOS_support_MASK \
	0x00000008
#define PCIE_MAC_IREG_PHYMAC_CFG_Disable_16GT_EIEOS_support_SHFT \
	3
#define PCIE_MAC_IREG_PHYMAC_CFG_RxValid_Filter_Enable_ADDR \
	PCIE_MAC_IREG_PHYMAC_CFG_ADDR
#define PCIE_MAC_IREG_PHYMAC_CFG_RxValid_Filter_Enable_MASK \
	0x00000004
#define PCIE_MAC_IREG_PHYMAC_CFG_RxValid_Filter_Enable_SHFT \
	2
#define PCIE_MAC_IREG_PHYMAC_CFG_Use_RXEIDLE_det_elecidle_entry_ADDR \
	PCIE_MAC_IREG_PHYMAC_CFG_ADDR
#define PCIE_MAC_IREG_PHYMAC_CFG_Use_RXEIDLE_det_elecidle_entry_MASK \
	0x00000002
#define PCIE_MAC_IREG_PHYMAC_CFG_Use_RXEIDLE_det_elecidle_entry_SHFT \
	1
#define PCIE_MAC_IREG_PHYMAC_CFG_Perform_equ_phases_23_ADDR \
	PCIE_MAC_IREG_PHYMAC_CFG_ADDR
#define PCIE_MAC_IREG_PHYMAC_CFG_Perform_equ_phases_23_MASK \
	0x00000001
#define PCIE_MAC_IREG_PHYMAC_CFG_Perform_equ_phases_23_SHFT \
	0
#define PCIE_MAC_IREG_WCPL_TIMEOUT_WCPL_TIMEOUT_ADDR \
	PCIE_MAC_IREG_WCPL_TIMEOUT_ADDR
#define PCIE_MAC_IREG_WCPL_TIMEOUT_WCPL_TIMEOUT_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_WCPL_TIMEOUT_WCPL_TIMEOUT_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ptx_timeout_enable_ADDR \
	PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ADDR
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ptx_timeout_enable_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ptx_timeout_enable_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ptx_timeout_value_ADDR \
	PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ADDR
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ptx_timeout_value_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_IF_TIMEOUT_ptx_timeout_value_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_DISABLE_HW_STRAP_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_DISABLE_HW_STRAP_MASK \
	0x80000000
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_DISABLE_HW_STRAP_SHFT \
	31
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_WAKE_N_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_WAKE_N_MASK \
	0x01000000
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_WAKE_N_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pcie_linkdown_enable_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pcie_linkdown_enable_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pcie_linkdown_enable_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pextp_mac_sleep_dis_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pextp_mac_sleep_dis_MASK \
	0x00000080
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pextp_mac_sleep_dis_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pextp_mac_active_dis_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pextp_mac_active_dis_MASK \
	0x00000040
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pextp_mac_active_dis_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pcie_ck_dis_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pcie_ck_dis_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pcie_ck_dis_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_axi_cken_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_axi_cken_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_axi_cken_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_tl_cken_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_tl_cken_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_tl_cken_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_br_cken_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_br_cken_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_br_cken_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_RSVD1_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_RSVD1_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pl_cken_ADDR \
	PCIE_MAC_IREG_PCIE_MISC_CTRL_ADDR
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pl_cken_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_MISC_CTRL_pl_cken_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_2_debug_probe_bit_en_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_SEL_2_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_2_debug_probe_bit_en_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_SEL_2_debug_probe_bit_en_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD4_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD4_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD4_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_LMR_0_max_time_offset_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_max_time_offset_MASK \
	0x3F000000
#define PCIE_MAC_IREG_PCIE_LMR_0_max_time_offset_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD3_MASK \
	0x00C00000
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD3_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_LMR_0_time_step_num_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_time_step_num_MASK \
	0x003F0000
#define PCIE_MAC_IREG_PCIE_LMR_0_time_step_num_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD2_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD2_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_LMR_0_vol_step_num_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_vol_step_num_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PCIE_LMR_0_vol_step_num_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD1_MASK \
	0x000000C0
#define PCIE_MAC_IREG_PCIE_LMR_0_RSVD1_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_LMR_0_marg_use_driver_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_marg_use_driver_MASK \
	0x00000020
#define PCIE_MAC_IREG_PCIE_LMR_0_marg_use_driver_SHFT \
	5
#define PCIE_MAC_IREG_PCIE_LMR_0_marg_error_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_marg_error_MASK \
	0x00000010
#define PCIE_MAC_IREG_PCIE_LMR_0_marg_error_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_LMR_0_samp_report_method_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_samp_report_method_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_LMR_0_samp_report_method_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_LMR_0_indp_time_margin_supp_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_indp_time_margin_supp_MASK \
	0x00000004
#define PCIE_MAC_IREG_PCIE_LMR_0_indp_time_margin_supp_SHFT \
	2
#define PCIE_MAC_IREG_PCIE_LMR_0_indp_vol_margin_supp_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_indp_vol_margin_supp_MASK \
	0x00000002
#define PCIE_MAC_IREG_PCIE_LMR_0_indp_vol_margin_supp_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_LMR_0_vol_margin_supp_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_0_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_0_vol_margin_supp_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_LMR_0_vol_margin_supp_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD4_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD4_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD4_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD3_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD3_MASK \
	0x00C00000
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD3_SHFT \
	22
#define PCIE_MAC_IREG_PCIE_LMR_1_samp_rate_time_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_samp_rate_time_MASK \
	0x003F0000
#define PCIE_MAC_IREG_PCIE_LMR_1_samp_rate_time_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD2_MASK \
	0x0000C000
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD2_SHFT \
	14
#define PCIE_MAC_IREG_PCIE_LMR_1_samp_rate_vol_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_samp_rate_vol_MASK \
	0x00003F00
#define PCIE_MAC_IREG_PCIE_LMR_1_samp_rate_vol_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD1_MASK \
	0x000000C0
#define PCIE_MAC_IREG_PCIE_LMR_1_RSVD1_SHFT \
	6
#define PCIE_MAC_IREG_PCIE_LMR_1_max_vol_offset_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_1_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_1_max_vol_offset_MASK \
	0x0000003F
#define PCIE_MAC_IREG_PCIE_LMR_1_max_vol_offset_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_LMR_2_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_2_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_2_RSVD1_MASK \
	0xFFFFFFF0
#define PCIE_MAC_IREG_PCIE_LMR_2_RSVD1_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_LMR_2_max_lane_margin_ADDR \
	PCIE_MAC_IREG_PCIE_LMR_2_ADDR
#define PCIE_MAC_IREG_PCIE_LMR_2_max_lane_margin_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_LMR_2_max_lane_margin_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_DL_FEATURE_ADDR
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_RSVD2_MASK \
	0xFE000000
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_RSVD2_SHFT \
	25
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_dl_feature_impl_ADDR \
	PCIE_MAC_IREG_PCIE_DL_FEATURE_ADDR
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_dl_feature_impl_MASK \
	0x01000000
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_dl_feature_impl_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_dl_feature_en_ADDR \
	PCIE_MAC_IREG_PCIE_DL_FEATURE_ADDR
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_dl_feature_en_MASK \
	0x00800000
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_dl_feature_en_SHFT \
	23
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_DL_FEATURE_ADDR
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_RSVD1_MASK \
	0x007FFFFE
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_RSVD1_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_scaled_flow_ctrl_supp_ADDR \
	PCIE_MAC_IREG_PCIE_DL_FEATURE_ADDR
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_scaled_flow_ctrl_supp_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_DL_FEATURE_scaled_flow_ctrl_supp_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln3_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln3_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln3_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln2_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln2_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln2_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln1_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln1_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln1_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln0_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln0_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_0_3_eq_16g_val_ln0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln7_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln7_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln7_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln6_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln6_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln6_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln5_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln5_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln5_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln4_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln4_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_4_7_eq_16g_val_ln4_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln11_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln11_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln11_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln10_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln10_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln10_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln9_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln9_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln9_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln8_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln8_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_8_11_eq_16g_val_ln8_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln15_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln15_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln15_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln14_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln14_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln14_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln13_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln13_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln13_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln12_ADDR \
	PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_ADDR
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln12_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_EQ_PRESET16G_12_15_eq_16g_val_ln12_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_AXI4_STRIN_VALUE1_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_AXI4_STRIN_VALUE1_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_AXI4_STRIN_VALUE1_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_AXI4_STRIN_VALUE0_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_AXI4_STRIN_VALUE0_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_01_AXI4_STRIN_VALUE0_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_AXI4_STRIN_VALUE3_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_AXI4_STRIN_VALUE3_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_AXI4_STRIN_VALUE3_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_AXI4_STRIN_VALUE2_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_AXI4_STRIN_VALUE2_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_23_AXI4_STRIN_VALUE2_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_AXI4_STRIN_VALUE5_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_AXI4_STRIN_VALUE5_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_AXI4_STRIN_VALUE5_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_AXI4_STRIN_VALUE4_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_AXI4_STRIN_VALUE4_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_45_AXI4_STRIN_VALUE4_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_AXI4_STRIN_VALUE7_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_AXI4_STRIN_VALUE7_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_AXI4_STRIN_VALUE7_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_AXI4_STRIN_VALUE6_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_AXI4_STRIN_VALUE6_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN0_MODE_67_AXI4_STRIN_VALUE6_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_AXI4_STRIN_VALUE1_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_AXI4_STRIN_VALUE1_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_AXI4_STRIN_VALUE1_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_AXI4_STRIN_VALUE0_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_AXI4_STRIN_VALUE0_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_01_AXI4_STRIN_VALUE0_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_AXI4_STRIN_VALUE3_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_AXI4_STRIN_VALUE3_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_AXI4_STRIN_VALUE3_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_AXI4_STRIN_VALUE2_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_AXI4_STRIN_VALUE2_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_23_AXI4_STRIN_VALUE2_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_AXI4_STRIN_VALUE5_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_AXI4_STRIN_VALUE5_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_AXI4_STRIN_VALUE5_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_AXI4_STRIN_VALUE4_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_AXI4_STRIN_VALUE4_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_45_AXI4_STRIN_VALUE4_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_AXI4_STRIN_VALUE7_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_AXI4_STRIN_VALUE7_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_AXI4_STRIN_VALUE7_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_AXI4_STRIN_VALUE6_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_AXI4_STRIN_VALUE6_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN1_MODE_67_AXI4_STRIN_VALUE6_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_AXI4_STRIN_VALUE1_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_AXI4_STRIN_VALUE1_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_AXI4_STRIN_VALUE1_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_AXI4_STRIN_VALUE0_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_AXI4_STRIN_VALUE0_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_01_AXI4_STRIN_VALUE0_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_AXI4_STRIN_VALUE3_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_AXI4_STRIN_VALUE3_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_AXI4_STRIN_VALUE3_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_AXI4_STRIN_VALUE2_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_AXI4_STRIN_VALUE2_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_23_AXI4_STRIN_VALUE2_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_AXI4_STRIN_VALUE5_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_AXI4_STRIN_VALUE5_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_AXI4_STRIN_VALUE5_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_AXI4_STRIN_VALUE4_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_AXI4_STRIN_VALUE4_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_45_AXI4_STRIN_VALUE4_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_AXI4_STRIN_VALUE7_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_AXI4_STRIN_VALUE7_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_AXI4_STRIN_VALUE7_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_AXI4_STRIN_VALUE6_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_AXI4_STRIN_VALUE6_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN2_MODE_67_AXI4_STRIN_VALUE6_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_AXI4_STRIN_VALUE1_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_AXI4_STRIN_VALUE1_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_AXI4_STRIN_VALUE1_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_AXI4_STRIN_VALUE0_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_AXI4_STRIN_VALUE0_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_01_AXI4_STRIN_VALUE0_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_AXI4_STRIN_VALUE3_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_AXI4_STRIN_VALUE3_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_AXI4_STRIN_VALUE3_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_AXI4_STRIN_VALUE2_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_AXI4_STRIN_VALUE2_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_23_AXI4_STRIN_VALUE2_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_AXI4_STRIN_VALUE5_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_AXI4_STRIN_VALUE5_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_AXI4_STRIN_VALUE5_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_AXI4_STRIN_VALUE4_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_AXI4_STRIN_VALUE4_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_45_AXI4_STRIN_VALUE4_SHFT \
	0
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_AXI4_STRIN_VALUE7_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_AXI4_STRIN_VALUE7_MASK \
	0xFFFF0000
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_AXI4_STRIN_VALUE7_SHFT \
	16
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_AXI4_STRIN_VALUE6_ADDR \
	PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_ADDR
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_AXI4_STRIN_VALUE6_MASK \
	0x0000FFFF
#define PCIE_MAC_IREG_AXI4_STRIN3_MODE_67_AXI4_STRIN_VALUE6_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DUMMY_0_PCIE_DUMMY_0_ADDR \
	PCIE_MAC_IREG_PCIE_DUMMY_0_ADDR
#define PCIE_MAC_IREG_PCIE_DUMMY_0_PCIE_DUMMY_0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DUMMY_0_PCIE_DUMMY_0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DUMMY_1_PCIE_DUMMY_1_ADDR \
	PCIE_MAC_IREG_PCIE_DUMMY_1_ADDR
#define PCIE_MAC_IREG_PCIE_DUMMY_1_PCIE_DUMMY_1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DUMMY_1_PCIE_DUMMY_1_SHFT \
	0
#define PCIE_MAC_IREG_SW_TRIG_INTR_SET_SW_TRIG_INTR_SET_ADDR \
	PCIE_MAC_IREG_SW_TRIG_INTR_SET_ADDR
#define PCIE_MAC_IREG_SW_TRIG_INTR_SET_SW_TRIG_INTR_SET_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_SW_TRIG_INTR_SET_SW_TRIG_INTR_SET_SHFT \
	0
#define PCIE_MAC_IREG_SW_TRIG_INTR_CLR_SW_TRIG_INTR_CLR_ADDR \
	PCIE_MAC_IREG_SW_TRIG_INTR_CLR_ADDR
#define PCIE_MAC_IREG_SW_TRIG_INTR_CLR_SW_TRIG_INTR_CLR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_SW_TRIG_INTR_CLR_SW_TRIG_INTR_CLR_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PRE_ULTRA_W_SEL_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PRE_ULTRA_W_SEL_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PRE_ULTRA_W_SEL_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_W_SEL_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_W_SEL_MASK \
	0x0F000000
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_W_SEL_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PRE_ULTRA_R_SEL_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PRE_ULTRA_R_SEL_MASK \
	0x00F00000
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PRE_ULTRA_R_SEL_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_R_SEL_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_R_SEL_MASK \
	0x000F0000
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_R_SEL_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_EN_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_EN_MASK \
	0x00008000
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ULTRA_EN_SHFT \
	15
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PARAM_EN_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PARAM_EN_MASK \
	0x00004000
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_PARAM_EN_SHFT \
	14
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_RSVD_ADDR \
	PCIE_MAC_IREG_PCIE_ULTRA_SETTING_ADDR
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_RSVD_MASK \
	0x00003FFF
#define PCIE_MAC_IREG_PCIE_ULTRA_SETTING_RSVD_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_Block_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_1_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_Block_TxBuf_Avail_cnt_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_Block_TxBuf_Avail_cnt_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_1_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_TxBuf_Avail_cnt_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_TxBuf_Avail_cnt_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_rdcmd_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_1_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_rdcmd_cnt_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_rdcmd_cnt_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_timer_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_1_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_timer_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_1_UnBlock_timer_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_Block_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_2_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_Block_TxBuf_Avail_cnt_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_Block_TxBuf_Avail_cnt_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_2_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_TxBuf_Avail_cnt_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_TxBuf_Avail_cnt_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_rdcmd_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_2_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_rdcmd_cnt_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_rdcmd_cnt_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_timer_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_2_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_timer_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_2_UnBlock_timer_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_Block_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_3_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_Block_TxBuf_Avail_cnt_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_Block_TxBuf_Avail_cnt_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_TxBuf_Avail_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_3_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_TxBuf_Avail_cnt_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_TxBuf_Avail_cnt_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_rdcmd_cnt_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_3_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_rdcmd_cnt_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_rdcmd_cnt_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_timer_ADDR \
	PCIE_MAC_IREG_PCIE_PERF_SETTING_3_ADDR
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_timer_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_PERF_SETTING_3_UnBlock_timer_SHFT \
	0
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_PKT_ERROR_COMMIT_ADDR \
	PCIE_MAC_IREG_AXI_ERROR_REPORT_ADDR
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_PKT_ERROR_COMMIT_MASK \
	0x00000002
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_PKT_ERROR_COMMIT_SHFT \
	1
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_CFG_NO_SLVERR_ADDR \
	PCIE_MAC_IREG_AXI_ERROR_REPORT_ADDR
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_CFG_NO_SLVERR_MASK \
	0x00000001
#define PCIE_MAC_IREG_AXI_ERROR_REPORT_CFG_NO_SLVERR_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_IP_REVISION_ip_revision_ADDR \
	PCIE_MAC_IREG_PCIE_IP_REVISION_ADDR
#define PCIE_MAC_IREG_PCIE_IP_REVISION_ip_revision_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_IP_REVISION_ip_revision_SHFT \
	0
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_0_PMSG_SUPPORT_RX_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_0_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_0_PMSG_SUPPORT_RX_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_0_PMSG_SUPPORT_RX_SHFT \
	0
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_RSVD2_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_RSVD2_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_RSVD2_SHFT \
	28
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_LTR_DEST_ADDR_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_LTR_DEST_ADDR_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_LTR_DEST_ADDR_SHFT \
	16
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_RSVD1_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_RSVD1_MASK \
	0x0000FFE0
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_RSVD1_SHFT \
	5
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_PMSG_DEST_ID_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_PMSG_DEST_ID_MASK \
	0x0000001F
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_1_PMSG_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_2_PMSG_DEST_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_2_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_2_PMSG_DEST_ADDR_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_2_PMSG_DEST_ADDR_LSB_SHFT \
	0
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_3_PMSG_DEST_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_3_ADDR
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_3_PMSG_DEST_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PMSG_RECEPTION_SETTINGS_3_PMSG_DEST_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA0_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA0_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA0_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA0_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA0_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA0_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA0_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA0_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA0_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA0_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA0_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA0_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA0_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA0_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA0_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA0_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA0_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA0_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA0_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA0_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA0_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA0_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA0_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA0_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA0_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA0_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA0_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA0_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA0_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA0_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA0_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA0_STATUS_ADDR
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA0_STATUS_ADDR
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA0_STATUS_ADDR
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA0_STATUS_ADDR
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA0_STATUS_ADDR
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA0_STATUS_ADDR
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA0_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA0_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA0_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA0_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA0_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA0_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA0_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA0_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA0_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA1_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA1_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA1_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA1_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA1_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA1_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA1_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA1_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA1_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA1_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA1_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA1_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA1_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA1_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA1_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA1_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA1_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA1_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA1_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA1_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA1_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA1_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA1_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA1_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA1_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA1_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA1_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA1_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA1_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA1_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA1_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA1_STATUS_ADDR
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA1_STATUS_ADDR
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA1_STATUS_ADDR
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA1_STATUS_ADDR
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA1_STATUS_ADDR
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA1_STATUS_ADDR
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA1_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA1_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA1_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA1_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA1_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA1_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA1_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA1_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA1_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA2_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA2_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA2_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA2_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA2_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA2_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA2_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA2_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA2_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA2_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA2_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA2_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA2_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA2_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA2_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA2_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA2_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA2_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA2_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA2_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA2_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA2_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA2_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA2_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA2_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA2_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA2_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA2_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA2_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA2_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA2_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA2_STATUS_ADDR
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA2_STATUS_ADDR
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA2_STATUS_ADDR
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA2_STATUS_ADDR
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA2_STATUS_ADDR
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA2_STATUS_ADDR
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA2_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA2_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA2_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA2_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA2_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA2_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA2_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA2_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA2_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA3_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA3_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA3_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA3_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA3_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA3_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA3_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA3_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA3_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA3_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA3_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA3_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA3_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA3_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA3_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA3_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA3_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA3_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA3_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA3_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA3_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA3_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA3_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA3_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA3_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA3_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA3_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA3_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA3_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA3_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA3_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA3_STATUS_ADDR
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA3_STATUS_ADDR
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA3_STATUS_ADDR
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA3_STATUS_ADDR
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA3_STATUS_ADDR
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA3_STATUS_ADDR
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA3_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA3_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA3_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA3_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA3_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA3_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA3_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA3_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA3_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA4_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA4_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA4_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA4_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA4_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA4_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA4_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA4_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA4_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA4_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA4_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA4_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA4_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA4_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA4_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA4_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA4_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA4_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA4_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA4_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA4_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA4_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA4_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA4_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA4_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA4_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA4_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA4_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA4_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA4_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA4_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA4_STATUS_ADDR
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA4_STATUS_ADDR
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA4_STATUS_ADDR
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA4_STATUS_ADDR
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA4_STATUS_ADDR
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA4_STATUS_ADDR
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA4_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA4_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA4_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA4_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA4_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA4_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA4_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA4_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA4_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA5_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA5_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA5_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA5_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA5_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA5_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA5_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA5_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA5_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA5_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA5_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA5_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA5_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA5_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA5_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA5_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA5_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA5_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA5_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA5_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA5_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA5_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA5_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA5_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA5_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA5_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA5_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA5_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA5_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA5_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA5_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA5_STATUS_ADDR
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA5_STATUS_ADDR
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA5_STATUS_ADDR
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA5_STATUS_ADDR
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA5_STATUS_ADDR
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA5_STATUS_ADDR
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA5_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA5_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA5_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA5_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA5_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA5_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA5_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA5_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA5_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA6_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA6_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA6_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA6_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA6_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA6_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA6_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA6_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA6_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA6_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA6_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA6_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA6_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA6_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA6_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA6_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA6_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA6_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA6_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA6_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA6_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA6_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA6_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA6_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA6_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA6_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA6_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA6_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA6_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA6_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA6_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA6_STATUS_ADDR
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA6_STATUS_ADDR
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA6_STATUS_ADDR
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA6_STATUS_ADDR
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA6_STATUS_ADDR
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA6_STATUS_ADDR
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA6_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA6_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA6_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA6_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA6_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA6_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA6_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA6_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA6_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_SRCPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA7_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA7_SRCPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA7_SRCPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA7_SRCPARAM_SRC_ID_ADDR \
	PCIE_MAC_IREG_DMA7_SRCPARAM_ADDR
#define PCIE_MAC_IREG_DMA7_SRCPARAM_SRC_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA7_SRCPARAM_SRC_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_DESTPARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_DMA7_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA7_DESTPARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_DMA7_DESTPARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_DMA7_DESTPARAM_DEST_ID_ADDR \
	PCIE_MAC_IREG_DMA7_DESTPARAM_ADDR
#define PCIE_MAC_IREG_DMA7_DESTPARAM_DEST_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA7_DESTPARAM_DEST_ID_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_SRCADDR_L_DMA_SRCADDR_L_ADDR \
	PCIE_MAC_IREG_DMA7_SRCADDR_L_ADDR
#define PCIE_MAC_IREG_DMA7_SRCADDR_L_DMA_SRCADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA7_SRCADDR_L_DMA_SRCADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_SRCADDR_H_DMA_SRCADDR_H_ADDR \
	PCIE_MAC_IREG_DMA7_SRCADDR_H_ADDR
#define PCIE_MAC_IREG_DMA7_SRCADDR_H_DMA_SRCADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA7_SRCADDR_H_DMA_SRCADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_DESTADDR_L_DMA_DESTADDR_L_ADDR \
	PCIE_MAC_IREG_DMA7_DESTADDR_L_ADDR
#define PCIE_MAC_IREG_DMA7_DESTADDR_L_DMA_DESTADDR_L_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA7_DESTADDR_L_DMA_DESTADDR_L_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_DESTADDR_H_DMA_DESTADDR_H_ADDR \
	PCIE_MAC_IREG_DMA7_DESTADDR_H_ADDR
#define PCIE_MAC_IREG_DMA7_DESTADDR_H_DMA_DESTADDR_H_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA7_DESTADDR_H_DMA_DESTADDR_H_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_LENGTH_DMA_Length_ADDR \
	PCIE_MAC_IREG_DMA7_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA7_LENGTH_DMA_Length_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA7_LENGTH_DMA_Length_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG2_ID_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG2_ID_MASK \
	0xE0000000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG2_ID_SHFT \
	29
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_ID_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_ID_MASK \
	0x1C000000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_ID_SHFT \
	26
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_TYPE_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_TYPE_MASK \
	0x03000000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_TYPE_SHFT \
	24
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_DESC_UPDT_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_DESC_UPDT_MASK \
	0x00800000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_DESC_UPDT_SHFT \
	23
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_DESC_TC_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_DESC_TC_MASK \
	0x00070000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_DESC_TC_SHFT \
	16
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_PERF_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_PERF_MASK \
	0x00008000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SG_PERF_SHFT \
	15
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_IRQ_ID_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_IRQ_ID_MASK \
	0x00003000
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_IRQ_ID_SHFT \
	12
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_IRQ_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_IRQ_MASK \
	0x00000F00
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_IRQ_SHFT \
	8
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SE_COND_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SE_COND_MASK \
	0x000000F0
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_SE_COND_SHFT \
	4
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_CTRL_ADDR \
	PCIE_MAC_IREG_DMA7_CONTROL_ADDR
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_CTRL_MASK \
	0x0000000F
#define PCIE_MAC_IREG_DMA7_CONTROL_DMA_CTRL_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_REPORT_ADDR \
	PCIE_MAC_IREG_DMA7_STATUS_ADDR
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_REPORT_MASK \
	0x80000000
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_REPORT_SHFT \
	31
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_EODESC_EVENT_ADDR \
	PCIE_MAC_IREG_DMA7_STATUS_ADDR
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_EODESC_EVENT_MASK \
	0x40000000
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_EODESC_EVENT_SHFT \
	30
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_BUSY_ADDR \
	PCIE_MAC_IREG_DMA7_STATUS_ADDR
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_BUSY_MASK \
	0x10000000
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_BUSY_SHFT \
	28
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_DEST_ERROR_ADDR \
	PCIE_MAC_IREG_DMA7_STATUS_ADDR
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_DEST_ERROR_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_DEST_ERROR_SHFT \
	16
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_SRC_ERROR_ADDR \
	PCIE_MAC_IREG_DMA7_STATUS_ADDR
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_SRC_ERROR_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_SRC_ERROR_SHFT \
	8
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_STATUS_ADDR \
	PCIE_MAC_IREG_DMA7_STATUS_ADDR
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_STATUS_MASK \
	0x000000FF
#define PCIE_MAC_IREG_DMA7_STATUS_DMA_STATUS_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_PRC_LENGTH_DMA_PRC_LENGTH_ADDR \
	PCIE_MAC_IREG_DMA7_PRC_LENGTH_ADDR
#define PCIE_MAC_IREG_DMA7_PRC_LENGTH_DMA_PRC_LENGTH_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_DMA7_PRC_LENGTH_DMA_PRC_LENGTH_SHFT \
	0
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_PF_NUM_ADDR \
	PCIE_MAC_IREG_DMA7_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_PF_NUM_MASK \
	0x0000F800
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_PF_NUM_SHFT \
	11
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_VF_NUM_ADDR \
	PCIE_MAC_IREG_DMA7_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_VF_NUM_MASK \
	0x000007F0
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_VF_NUM_SHFT \
	4
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_ACC_GRANT_ADDR \
	PCIE_MAC_IREG_DMA7_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_ACC_GRANT_MASK \
	0x00000002
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_ACC_GRANT_SHFT \
	1
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_ACC_LOCK_ADDR \
	PCIE_MAC_IREG_DMA7_SHARE_ACCESS_ADDR
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_ACC_LOCK_MASK \
	0x00000001
#define PCIE_MAC_IREG_DMA7_SHARE_ACCESS_DMA_ACC_LOCK_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN0_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_SRC_FUNC_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_SRC_FUNC_MASK \
	0x000001F0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_SRC_FUNC_SHFT \
	4
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_SRC_BAR_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_SRC_BAR_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_LSB_SRC_BAR_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_PCIE_WIN1_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV0_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV1_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV2_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T0_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T1_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T2_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T3_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T4_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T5_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T6_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_SRC_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_MASK \
	0x0000007E
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_SIZE_SHFT \
	1
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_MASK \
	0x00000001
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_ATR_PARAM_SRC_ADDR_LSB_ATR_IMPL_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_SRC_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_SRC_ADDR_MSB_SRC_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_MASK \
	0xFFFFF000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_LSB_TRSL_ADDR_LSB_SHFT \
	12
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_ADDR_MSB_TRSL_ADDR_MSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_TRSF_PARAM_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_TRSF_PARAM_MASK \
	0x0FFF0000
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_TRSF_PARAM_SHFT \
	16
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_TRSL_ID_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_TRSL_ID_MASK \
	0x0000000F
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_PARAM_TRSL_ID_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_LSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_LSB_TRSL_MASK_LSB_SHFT \
	0
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_ADDR \
	PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_MSB_ADDR
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ATR_AXI_SLV3_T7_TRSL_MASK_MSB_TRSL_MASK_MSB_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F0_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F0_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F0_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F0_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F0_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F0_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F0_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F0_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F0_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F0_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F0_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F0_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F0_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F0_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F0_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F0_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F1_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F1_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F1_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F1_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F1_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F1_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F1_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F1_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F1_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F1_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F1_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F1_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F1_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F1_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F1_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F1_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F2_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F2_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F2_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F2_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F2_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F2_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F2_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F2_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F2_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F2_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F2_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F2_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F2_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F2_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F2_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F2_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F3_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F3_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F3_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F3_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F3_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F3_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F3_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F3_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F3_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F3_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F3_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F3_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F3_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F3_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F3_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F3_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F4_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F4_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F4_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F4_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F4_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F4_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F4_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F4_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F4_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F4_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F4_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F4_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F4_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F4_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F4_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F4_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F5_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F5_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F5_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F5_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F5_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F5_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F5_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F5_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F5_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F5_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F5_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F5_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F5_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F5_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F5_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F5_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F6_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F6_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F6_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F6_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F6_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F6_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F6_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F6_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F6_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F6_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F6_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F6_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F6_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F6_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F6_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F6_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F7_IMSI_LO_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_LO_ADDR_F7_ADDR
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F7_IMSI_LO_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_LO_ADDR_F7_IMSI_LO_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_ISTATUS_MSI_F7_ISTATUS_MSI_ADDR \
	PCIE_MAC_IREG_ISTATUS_MSI_F7_ADDR
#define PCIE_MAC_IREG_ISTATUS_MSI_F7_ISTATUS_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_ISTATUS_MSI_F7_ISTATUS_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMASK_MSI_F7_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_IMASK_MSI_F7_ADDR
#define PCIE_MAC_IREG_IMASK_MSI_F7_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMASK_MSI_F7_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F7_CLR_IMASK_MSI_ADDR \
	PCIE_MAC_IREG_CLR_IMASK_MSI_F7_ADDR
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F7_CLR_IMASK_MSI_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_CLR_IMASK_MSI_F7_CLR_IMASK_MSI_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F0_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F0_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F0_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F0_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F1_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F1_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F1_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F1_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F2_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F2_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F2_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F2_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F3_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F3_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F3_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F3_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F4_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F4_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F4_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F4_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F5_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F5_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F5_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F5_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F6_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F6_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F6_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F6_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F7_IMSI_HI_ADDR_ADDR \
	PCIE_MAC_IREG_IMSI_HI_ADDR_F7_ADDR
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F7_IMSI_HI_ADDR_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_IMSI_HI_ADDR_F7_IMSI_HI_ADDR_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC_CAP_TC_EN_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP_TC_EN_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_VC_CAP_TC_EN_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC_CAP_RSVD2_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP_RSVD2_MASK \
	0x00FFFF80
#define PCIE_MAC_IREG_PCIE_VC_CAP_RSVD2_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_VC_CAP_VC_LP_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP_VC_LP_NUM_MASK \
	0x00000070
#define PCIE_MAC_IREG_PCIE_VC_CAP_VC_LP_NUM_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC_CAP_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP_RSVD1_MASK \
	0x00000008
#define PCIE_MAC_IREG_PCIE_VC_CAP_RSVD1_SHFT \
	3
#define PCIE_MAC_IREG_PCIE_VC_CAP_VC_NUM_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP_VC_NUM_MASK \
	0x00000007
#define PCIE_MAC_IREG_PCIE_VC_CAP_VC_NUM_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC_CAP2_VC_EN_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP2_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP2_VC_EN_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_VC_CAP2_VC_EN_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC_CAP2_TC_VC_MAP_ADDR \
	PCIE_MAC_IREG_PCIE_VC_CAP2_ADDR
#define PCIE_MAC_IREG_PCIE_VC_CAP2_TC_VC_MAP_MASK \
	0x00FFFFFF
#define PCIE_MAC_IREG_PCIE_VC_CAP2_TC_VC_MAP_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC1_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC1_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC1_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC2_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC2_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC2_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC3_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC3_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC3_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC4_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC4_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC4_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC5_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC5_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC5_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC6_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC6_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC6_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_NPD_credits_L_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_NPD_credits_L_MASK \
	0xF0000000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_NPD_credits_L_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_NPH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_NPH_credits_MASK \
	0x0FF00000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_NPH_credits_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_PD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_PD_credits_MASK \
	0x000FFF00
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_PD_credits_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_PH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_L_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_PH_credits_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_VC7_CRED_L_PH_credits_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_RSVD1_MASK \
	0xC0000000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_RSVD1_SHFT \
	30
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPL_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPL_scale_MASK \
	0x30000000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPL_scale_SHFT \
	28
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_Non_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_Non_Post_scale_MASK \
	0x0C000000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_Non_Post_scale_SHFT \
	26
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_Post_scale_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_Post_scale_MASK \
	0x03000000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_Post_scale_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPLD_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPLD_credits_MASK \
	0x00FFF000
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPLD_credits_SHFT \
	12
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPLH_credits_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPLH_credits_MASK \
	0x00000FF0
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_CPLH_credits_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_NPD_credits_H_ADDR \
	PCIE_MAC_IREG_PCIE_VC7_CRED_H_ADDR
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_NPD_credits_H_MASK \
	0x0000000F
#define PCIE_MAC_IREG_PCIE_VC7_CRED_H_NPD_credits_H_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_0_PCIE_RECEIVED_MESSAGE_0_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_0_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_0_PCIE_RECEIVED_MESSAGE_0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_0_PCIE_RECEIVED_MESSAGE_0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_1_PCIE_RECEIVED_MESSAGE_1_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_1_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_1_PCIE_RECEIVED_MESSAGE_1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_1_PCIE_RECEIVED_MESSAGE_1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_2_PCIE_RECEIVED_MESSAGE_2_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_2_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_2_PCIE_RECEIVED_MESSAGE_2_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_2_PCIE_RECEIVED_MESSAGE_2_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_3_PCIE_RECEIVED_MESSAGE_3_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_3_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_3_PCIE_RECEIVED_MESSAGE_3_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_3_PCIE_RECEIVED_MESSAGE_3_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_4_PCIE_RECEIVED_MESSAGE_4_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_4_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_4_PCIE_RECEIVED_MESSAGE_4_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_4_PCIE_RECEIVED_MESSAGE_4_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_5_PCIE_RECEIVED_MESSAGE_5_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_5_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_5_PCIE_RECEIVED_MESSAGE_5_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_5_PCIE_RECEIVED_MESSAGE_5_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_6_PCIE_RECEIVED_MESSAGE_6_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_6_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_6_PCIE_RECEIVED_MESSAGE_6_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_6_PCIE_RECEIVED_MESSAGE_6_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_7_PCIE_RECEIVED_MESSAGE_7_ADDR \
	PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_7_ADDR
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_7_PCIE_RECEIVED_MESSAGE_7_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_RECEIVED_MESSAGE_7_PCIE_RECEIVED_MESSAGE_7_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_0_debug_dummy_0_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_0_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_0_debug_dummy_0_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_0_debug_dummy_0_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_1_debug_dummy_1_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_1_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_1_debug_dummy_1_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_1_debug_dummy_1_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_2_debug_dummy_2_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_2_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_2_debug_dummy_2_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_2_debug_dummy_2_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_3_debug_dummy_3_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_3_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_3_debug_dummy_3_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_3_debug_dummy_3_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_4_debug_dummy_4_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_4_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_4_debug_dummy_4_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_4_debug_dummy_4_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_5_debug_dummy_5_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_5_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_5_debug_dummy_5_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_5_debug_dummy_5_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_6_debug_dummy_6_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_6_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_6_debug_dummy_6_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_6_debug_dummy_6_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_7_debug_dummy_7_ADDR \
	PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_7_ADDR
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_7_debug_dummy_7_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DEBUG_DUMMY_7_debug_dummy_7_SHFT \
	0
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_RSVD_ADDR \
	PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_ADDR
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_RSVD_MASK \
	0xFFFFFF80
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_RSVD_SHFT \
	7
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_PCIE_OUTSTANDING_RD_CNT_ADDR \
	PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_ADDR
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_PCIE_OUTSTANDING_RD_CNT_MASK \
	0x0000007F
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_0_PCIE_OUTSTANDING_RD_CNT_SHFT \
	0
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_1_CPLD_AVG_LATENCY_ADDR \
	PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_1_ADDR
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_1_CPLD_AVG_LATENCY_MASK \
	0x000003FF
#define PCIE_MAC_IREG_AXI_SLV_PERF_RD_STATUS_1_CPLD_AVG_LATENCY_SHFT \
	0
#define PCIE_MAC_IREG_RSVD_D28_RSVD_ADDR \
	PCIE_MAC_IREG_RSVD_D28_ADDR
#define PCIE_MAC_IREG_RSVD_D28_RSVD_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_RSVD_D28_RSVD_SHFT \
	0
#define PCIE_MAC_IREG_RSVD_D2C_RSVD_ADDR \
	PCIE_MAC_IREG_RSVD_D2C_ADDR
#define PCIE_MAC_IREG_RSVD_D2C_RSVD_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_RSVD_D2C_RSVD_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPLD_CRED_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPLD_CRED_MASK \
	0xFFF00000
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPLD_CRED_SHFT \
	20
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPLH_CRED_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPLH_CRED_MASK \
	0x000E0000
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPLH_CRED_SHFT \
	17
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPL_READY_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPL_READY_MASK \
	0x00010000
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_CPL_READY_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_PD_CRED_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_PD_CRED_MASK \
	0x0000FFF0
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_PD_CRED_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_PH_CRED_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_PH_CRED_MASK \
	0x0000000E
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_PH_CRED_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_P_READY_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_0_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_P_READY_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_0_P_READY_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_RSVD1_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_1_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_RSVD1_MASK \
	0xFFFFFF80
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_RSVD1_SHFT \
	7
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NPD_CRED_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_1_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NPD_CRED_MASK \
	0x00000070
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NPD_CRED_SHFT \
	4
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NPH_CRED_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_1_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NPH_CRED_MASK \
	0x0000000E
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NPH_CRED_SHFT \
	1
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NP_READY_ADDR \
	PCIE_MAC_IREG_PCIE_TX_CREDIT_1_ADDR
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NP_READY_MASK \
	0x00000001
#define PCIE_MAC_IREG_PCIE_TX_CREDIT_1_NP_READY_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_0_PCIE_DLLP_HEADER_LOG_ADDR \
	PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_0_ADDR
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_0_PCIE_DLLP_HEADER_LOG_MASK \
	0xFFFFFFFF
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_0_PCIE_DLLP_HEADER_LOG_SHFT \
	0
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_RXNAK_COUNT_ADDR \
	PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_ADDR
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_RXNAK_COUNT_MASK \
	0xFF000000
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_RXNAK_COUNT_SHFT \
	24
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_REPLAYTIMOUT_COUNT_ADDR \
	PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_ADDR
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_REPLAYTIMOUT_COUNT_MASK \
	0x00FF0000
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_REPLAYTIMOUT_COUNT_SHFT \
	16
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_TXNAK_COUNT_ADDR \
	PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_ADDR
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_TXNAK_COUNT_MASK \
	0x0000FF00
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_TXNAK_COUNT_SHFT \
	8
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_DLLP_HEADER_LOG_1_ADDR \
	PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_ADDR
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_DLLP_HEADER_LOG_1_MASK \
	0x000000FF
#define PCIE_MAC_IREG_PCIE_DLLP_HEADER_LOG_1_PCIE_DLLP_HEADER_LOG_1_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE0_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE1_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE2_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE3_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE4_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE5_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE6_p8b10b_error_count_SHFT \
	0
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_skpparity_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_skpparity_error_count_ovf_MASK \
	0x80000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_skpparity_error_count_ovf_SHFT \
	31
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_skppraity_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_skppraity_error_count_MASK \
	0x7F000000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_skppraity_error_count_SHFT \
	24
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_mlfskp_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_mlfskp_error_count_ovf_MASK \
	0x00800000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_mlfskp_error_count_ovf_SHFT \
	23
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_mlfskp_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_mlfskp_error_count_MASK \
	0x007F0000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_mlfskp_error_count_SHFT \
	16
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p128b130b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p128b130b_error_count_ovf_MASK \
	0x00008000
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p128b130b_error_count_ovf_SHFT \
	15
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p128b130b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p128b130b_error_count_MASK \
	0x00007F00
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p128b130b_error_count_SHFT \
	8
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p8b10b_error_count_ovf_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p8b10b_error_count_ovf_MASK \
	0x00000080
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p8b10b_error_count_ovf_SHFT \
	7
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p8b10b_error_count_ADDR \
	PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_ADDR
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p8b10b_error_count_MASK \
	0x0000007F
#define PCIE_MAC_IREG_PHY_ERR_DEBUG_LANE7_p8b10b_error_count_SHFT \
	0
#ifdef __cplusplus
}
#endif
#endif
