// OR GATE
module or_gate(
  input a, b,
  output z
);
  assign z = a | b;
endmodule