AC0_BASE_CSR,VAR_0
AC0_BASE_CSR_RING_REGISTER,VAR_1
AC1_BASE_CSR,VAR_2
AC1_BASE_CSR_RING_REGISTER,VAR_3
AC2_BASE_CSR,VAR_4
AC2_BASE_CSR_RING_REGISTER,VAR_5
AC3_BASE_CSR,VAR_6
AC3_BASE_CSR_RING_REGISTER,VAR_7
LOAD_TX_RING_CSR,VAR_8
LOAD_TX_RING_CSR_LOAD_TXD_AC0,VAR_9
LOAD_TX_RING_CSR_LOAD_TXD_AC1,VAR_10
LOAD_TX_RING_CSR_LOAD_TXD_AC2,VAR_11
LOAD_TX_RING_CSR_LOAD_TXD_AC3,VAR_12
RX_BASE_CSR,VAR_13
RX_BASE_CSR_RING_REGISTER,VAR_14
RX_CNTL_CSR,VAR_15
RX_CNTL_CSR_LOAD_RXD,VAR_16
RX_RING_CSR,VAR_17
RX_RING_CSR_RING_SIZE,VAR_18
RX_RING_CSR_RXD_SIZE,VAR_19
RX_RING_CSR_RXD_WRITEBACK_SIZE,VAR_20
TX_DMA_DST_CSR,VAR_21
TX_DMA_DST_CSR_DEST_AC0,VAR_22
TX_DMA_DST_CSR_DEST_AC1,VAR_23
TX_DMA_DST_CSR_DEST_AC2,VAR_24
TX_DMA_DST_CSR_DEST_AC3,VAR_25
TX_RING_CSR0,VAR_26
TX_RING_CSR0_AC0_RING_SIZE,VAR_27
TX_RING_CSR0_AC1_RING_SIZE,VAR_28
TX_RING_CSR0_AC2_RING_SIZE,VAR_29
TX_RING_CSR0_AC3_RING_SIZE,VAR_30
TX_RING_CSR1,VAR_31
TX_RING_CSR1_TXD_SIZE,VAR_32
rt2x00_set_field32,FUNC_0
rt2x00mmio_register_read,FUNC_1
rt2x00mmio_register_write,FUNC_2
rt61pci_init_queues,FUNC_3
rt2x00dev,VAR_33
entry_priv,VAR_34
reg,VAR_35
