Fitter report for Ozy_Janus
Sat Apr 18 16:13:13 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing
 30. Advanced Data - General
 31. Advanced Data - Placement Preparation
 32. Advanced Data - Placement
 33. Advanced Data - Routing
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sat Apr 18 16:13:13 2009   ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                      ; Ozy_Janus                               ;
; Top-level Entity Name              ; Ozy_Janus                               ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C8                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 1,484 / 8,256 ( 18 % )                  ;
;     Total combinational functions  ; 1,041 / 8,256 ( 13 % )                  ;
;     Dedicated logic registers      ; 1,057 / 8,256 ( 13 % )                  ;
; Total registers                    ; 1057                                    ;
; Total pins                         ; 89 / 138 ( 64 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 98,304 / 165,888 ( 59 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP2C8Q208C8        ;                                ;
; Maximum processors allowed for parallel compilation                ; 1                  ;                                ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                               ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                 ; Off                            ;
; Perform Register Duplication for Performance                       ; On                 ; Off                            ;
; Perform Register Retiming for Performance                          ; On                 ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; On                 ; Off                            ;
; Fitter Effort                                                      ; Standard Fit       ; Auto Fit                       ;
; Use smart compilation                                              ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Packed Registers                                              ; Auto               ; Auto                           ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal             ; Normal                         ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                ; Off                            ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-----------------------------------+------------------+-----------------------+
; Node                                                                                                                   ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                  ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-----------------------------------+------------------+-----------------------+
; Add7~2                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Add7~6                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~6                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~7                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~7_RESYN94_BDD95                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~7_RESYN96_BDD97                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~8                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~9                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~9_RESYN98_BDD99                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~9_RESYN100_BDD101                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~14                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~15                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~15_RESYN102_BDD103                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~15_RESYN104_BDD105                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~18                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~19                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~19_RESYN106_BDD107                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~19_RESYN108_BDD109                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~23                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~24                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~24_RESYN110_BDD111                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~24_RESYN112_BDD113                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~25                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~26                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~26_RESYN114_BDD115                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~26_RESYN116_BDD117                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~27                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~28                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~28_RESYN118_BDD119                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~28_RESYN120_BDD121                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~30                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~31                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~31_RESYN122_BDD123                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~31_RESYN124_BDD125                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~34                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~35                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~35_RESYN126_BDD127                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~35_RESYN128_BDD129                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~36                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~37                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~37_RESYN130_BDD131                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~37_RESYN132_BDD133                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~31                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~32                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~32_RESYN134_BDD135                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~32_RESYN136_BDD137                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~33                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~34                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~34_RESYN138_BDD139                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~34_RESYN140_BDD141                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~35                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~36                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~36_RESYN142_BDD143                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~36_RESYN144_BDD145                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~37                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~38                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~38_RESYN146_BDD147                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~38_RESYN148_BDD149                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~39                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~40                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~40_RESYN150_BDD151                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~40_RESYN152_BDD153                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~42                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~43                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~43_RESYN154_BDD155                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~43_RESYN156_BDD157                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~45                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~46                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~46_RESYN158_BDD159                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux7~46_RESYN160_BDD161                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_gray2bin_ndb:rs_dgwp_gray2bin|xor11               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]_OTERM81  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]_OTERM83  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[1]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[1]_OTERM79  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[2]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[2]_OTERM57  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[3]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[3]_OTERM59  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[4]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[4]_OTERM61  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[5]_OTERM63  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[6]_OTERM65  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[7]_OTERM67  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[8]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[8]_OTERM69  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[9]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[9]_OTERM71  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[10]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[10]_OTERM73 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[11]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[11]_OTERM77 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[12]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[12]_OTERM75 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|parity_ff               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|parity_ff_OTERM85       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[0]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[1]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[2]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[3]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[4]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[5]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[6]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[7]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[8]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[9]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[10]                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_brp|dffe8a[11]                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[0]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[1]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[2]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[3]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[4]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[5]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[6]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[7]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[8]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[9]                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[10]                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c09:rs_bwp|dffe8a[11]                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~4_OTERM55                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~6_OTERM53                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~8_OTERM51                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~10_OTERM49                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~12_OTERM47                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~14_OTERM45                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~16_OTERM43                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~18_OTERM41                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~20_OTERM39                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~22                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|op_1~22_OTERM37                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[0]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[0]_OTERM23   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[0]_OTERM25   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[1]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[1]_OTERM21   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[2]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[2]_OTERM19   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[3]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[3]_OTERM17   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[4]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[4]_OTERM15   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[5]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[5]_OTERM13   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[6]_OTERM11   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[7]_OTERM9    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[8]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[8]_OTERM7    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[9]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[9]_OTERM5    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[10]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[10]_OTERM1   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[11]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|counter_ffa[11]_OTERM3   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|parity_ff                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp|parity_ff_OTERM27        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:wrfull_eq_comp|result_wire[0]~0            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:wrfull_eq_comp|result_wire[0]~1            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:wrfull_eq_comp|result_wire[0]~4            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq_RESYN86_BDD87                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq_RESYN88_BDD89                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq_RESYN90_BDD91                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq_RESYN92_BDD93                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq~1                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; state_PWM~8                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; state_PWM~8_OTERM29                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; state_PWM~8_OTERM31                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; state_PWM~8_OTERM33                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; state_PWM~8_OTERM35                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_15          ; REGOUT           ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_17          ; REGOUT           ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_22          ; REGOUT           ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_26          ; REGOUT           ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_32          ; REGOUT           ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_37          ; REGOUT           ;                       ;
; CCcount[0]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[0]~_Duplicate_41          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_18          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_20          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_24          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_28          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_30          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_34          ; REGOUT           ;                       ;
; CCcount[1]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[1]~_Duplicate_39          ; REGOUT           ;                       ;
; CCcount[2]                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; CCcount[2]~_Duplicate_35          ; REGOUT           ;                       ;
; Mux6~12                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Mux6~12_Duplicate_45              ; COMBOUT          ;                       ;
; Mux6~15_RESYN102_BDD103                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Mux6~15_RESYN102_BDD103_Duplicate ; COMBOUT          ;                       ;
; Mux6~15_RESYN102_BDD103                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~21                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Mux6~21_Duplicate_44              ; COMBOUT          ;                       ;
; Mux6~21                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~31_RESYN122_BDD123                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Mux6~31_RESYN122_BDD123_Duplicate ; COMBOUT          ;                       ;
; Mux6~31_RESYN122_BDD123                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; Mux6~31_RESYN124_BDD125                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Mux6~31_RESYN124_BDD125_Duplicate ; COMBOUT          ;                       ;
; Mux6~31_RESYN124_BDD125                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                   ;                  ;                       ;
; register[10]                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; register[10]~_Duplicate_76        ; REGOUT           ;                       ;
; register[11]                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; register[11]~_Duplicate_75        ; REGOUT           ;                       ;
+------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-----------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Phoenix/Ozy_Janus for Phoenix/Ozy_Janus.pin.


+----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                    ;
+---------------------------------------------+------------------------------------+
; Resource                                    ; Usage                              ;
+---------------------------------------------+------------------------------------+
; Total logic elements                        ; 1,484 / 8,256 ( 18 % )             ;
;     -- Combinational with no register       ; 427                                ;
;     -- Register only                        ; 443                                ;
;     -- Combinational with a register        ; 614                                ;
;                                             ;                                    ;
; Logic element usage by number of LUT inputs ;                                    ;
;     -- 4 input functions                    ; 410                                ;
;     -- 3 input functions                    ; 290                                ;
;     -- <=2 input functions                  ; 341                                ;
;     -- Register only                        ; 443                                ;
;                                             ;                                    ;
; Logic elements by mode                      ;                                    ;
;     -- normal mode                          ; 774                                ;
;     -- arithmetic mode                      ; 267                                ;
;                                             ;                                    ;
; Total registers*                            ; 1,057 / 8,646 ( 12 % )             ;
;     -- Dedicated logic registers            ; 1,057 / 8,256 ( 13 % )             ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )                    ;
;                                             ;                                    ;
; Total LABs:  partially or completely used   ; 136 / 516 ( 26 % )                 ;
; User inserted logic elements                ; 0                                  ;
; Virtual pins                                ; 0                                  ;
; I/O pins                                    ; 89 / 138 ( 64 % )                  ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                     ;
; Global signals                              ; 8                                  ;
; M4Ks                                        ; 24 / 36 ( 67 % )                   ;
; Total block memory bits                     ; 98,304 / 165,888 ( 59 % )          ;
; Total block memory implementation bits      ; 110,592 / 165,888 ( 67 % )         ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                     ;
; PLLs                                        ; 0 / 2 ( 0 % )                      ;
; Global clocks                               ; 8 / 8 ( 100 % )                    ;
; JTAGs                                       ; 0 / 1 ( 0 % )                      ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                      ;
; Average interconnect usage (total/H/V)      ; 17% / 16% / 18%                    ;
; Peak interconnect usage (total/H/V)         ; 29% / 27% / 30%                    ;
; Maximum fan-out node                        ; IFCLK~clkctrl                      ;
; Maximum fan-out                             ; 226                                ;
; Highest non-global fan-out signal           ; division:division_phoenix|WideNor0 ;
; Highest non-global fan-out                  ; 136                                ;
; Total fan-out                               ; 7152                               ;
; Average fan-out                             ; 2.82                               ;
+---------------------------------------------+------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CDOUT      ; 165   ; 2        ; 30           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT_P    ; 137   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK_12MHZ  ; 152   ; 3        ; 34           ; 17           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DOUT       ; 164   ; 2        ; 30           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGA      ; 198   ; 2        ; 5            ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGB      ; 197   ; 2        ; 5            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC      ; 5     ; 1        ; 0            ; 17           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2_CLK    ; 23    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2_PE0    ; 35    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2_PE2    ; 39    ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2_PE3    ; 40    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IFCLK      ; 24    ; 1        ; 0            ; 9            ; 1           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MCLK_12MHZ ; 143   ; 3        ; 34           ; 13           ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT      ; 138   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PCLK_12MHZ ; 144   ; 3        ; 34           ; 13           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PTT_in     ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SDOBACK    ; 106   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_CS     ; 45    ; 1        ; 0            ; 3            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SCK    ; 15    ; 1        ; 0            ; 14           ; 3           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SI     ; 14    ; 1        ; 0            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AK_reset    ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCLK        ; 160   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CBCLK       ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CC          ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CDIN        ; 168   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLK_48MHZ   ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLK_MCLK    ; 175   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLRCLK      ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED0  ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED1  ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED2  ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED3  ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DFS0        ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DFS1        ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0] ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1] ; 10    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_PE1     ; 37    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_nIOE   ; 41    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LRCLK       ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LROUT       ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PCC         ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PKEND       ; 8     ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE        ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD        ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR        ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; TCK         ; 110   ; 3        ; 34           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; TDO         ; 105   ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; TMS         ; 112   ; 3        ; 34           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[3]  ; 59    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[6]  ; 63    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[0]    ; 67    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[10]   ; 81    ; 4        ; 23           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[11]   ; 82    ; 4        ; 23           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[12]   ; 84    ; 4        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[13]   ; 86    ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[14]   ; 87    ; 4        ; 25           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[15]   ; 88    ; 4        ; 25           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[16]   ; 89    ; 4        ; 28           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[17]   ; 90    ; 4        ; 28           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[18]   ; 92    ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[19]   ; 94    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[1]    ; 68    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[20]   ; 95    ; 4        ; 30           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[21]   ; 96    ; 4        ; 30           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[22]   ; 97    ; 4        ; 30           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[23]   ; 99    ; 4        ; 30           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[2]    ; 69    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[3]    ; 70    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[4]    ; 72    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[5]    ; 74    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[6]    ; 75    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[7]    ; 76    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[8]    ; 77    ; 4        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO[9]    ; 80    ; 4        ; 23           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI_SO     ; 12    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 23 / 32 ( 72 % ) ; 3.3V          ; --           ;
; 2        ; 23 / 35 ( 66 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 35 ( 40 % ) ; 3.3V          ; --           ;
; 4        ; 32 / 36 ( 89 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; DEBUG_LED0                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; SPI_SO                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; SPI_SI                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; SPI_SCK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; FX2_CLK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 28         ; 1        ; IFCLK                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; SLRD                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; SLWR                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; DEBUG_LED1                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; DEBUG_LED2                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; FX2_PE0                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; FX2_PE1                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; FX2_PE2                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ; 44         ; 1        ; FX2_PE3                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 41       ; 45         ; 1        ; GPIO_nIOE                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; SPI_CS                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; FX2_FD[0]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; FX2_FD[1]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; FX2_FD[2]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; FX2_FD[3]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; FX2_FD[4]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; FX2_FD[5]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; FX2_FD[6]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; FX2_FD[7]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; GPIO[0]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; GPIO[1]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; GPIO[2]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; GPIO[3]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; GPIO[4]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; GPIO[5]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; GPIO[6]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; GPIO[7]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; GPIO[8]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; GPIO[9]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; GPIO[10]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; GPIO[11]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; GPIO[12]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; GPIO[13]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; GPIO[14]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; GPIO[15]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; GPIO[16]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 90         ; 4        ; GPIO[17]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; GPIO[18]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; GPIO[19]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; GPIO[20]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 94         ; 4        ; GPIO[21]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; GPIO[22]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; GPIO[23]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; TDO                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 102        ; 3        ; SDOBACK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 105        ; 3        ; ~LVDS54n/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 106        ; 3        ; DEBUG_LED3                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; TCK                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; TMS                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; CDOUT_P                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; MDOUT                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; MCLK_12MHZ                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; PCLK_12MHZ                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 149        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; AK_reset                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; CLK_48MHZ                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; LROUT                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; CLK_12MHZ                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; BCLK                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; LRCLK                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; CBCLK                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; CLRCLK                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; DOUT                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; CDOUT                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; CDIN                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; DFS0                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; DFS1                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT_in                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; CLK_MCLK                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; CC                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; PCC                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FLAGB                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; FLAGA                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FX2_FD[15]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FX2_FD[14]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FX2_FD[13]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FX2_FD[12]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FX2_FD[11]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FX2_FD[10]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FX2_FD[9]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FX2_FD[8]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Ozy_Janus                                    ; 1484 (703)  ; 1057 (417)                ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 89   ; 0            ; 427 (287)    ; 443 (219)         ; 614 (183)        ; |Ozy_Janus                                                                                                                         ; work         ;
;    |I2SAudioOut:I2SAO|                        ; 70 (70)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 24 (24)           ; 32 (32)          ; |Ozy_Janus|I2SAudioOut:I2SAO                                                                                                       ; work         ;
;    |I2SAudioOut:I2SIQO|                       ; 69 (69)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 23 (23)           ; 32 (32)          ; |Ozy_Janus|I2SAudioOut:I2SIQO                                                                                                      ; work         ;
;    |Rx_fifo:Rx_fifo|                          ; 142 (0)     ; 119 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 53 (0)            ; 67 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo                                                                                                         ; work         ;
;       |dcfifo:dcfifo_component|               ; 142 (0)     ; 119 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 53 (0)            ; 67 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component                                                                                 ; work         ;
;          |dcfifo_qqj1:auto_generated|         ; 142 (44)    ; 119 (37)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (8)       ; 53 (18)           ; 67 (13)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated                                                      ; work         ;
;             |a_gray2bin_ndb:rdptr_g_gray2bin| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_gray2bin_ndb:rdptr_g_gray2bin                      ; work         ;
;             |a_gray2bin_ndb:rs_dgwp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_gray2bin_ndb:rs_dgwp_gray2bin                      ; work         ;
;             |a_graycounter_f2c:wrptr_gp|      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp                           ; work         ;
;             |a_graycounter_r96:rdptr_g1p|     ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p                          ; work         ;
;             |alt_synch_pipe_jv7:rs_dgwp|      ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 11 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|alt_synch_pipe_jv7:rs_dgwp                           ; work         ;
;                |dffpipe_d09:dffpipe9|         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 11 (11)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe9      ; work         ;
;             |alt_synch_pipe_kv7:ws_dgrp|      ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 8 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|alt_synch_pipe_kv7:ws_dgrp                           ; work         ;
;                |dffpipe_e09:dffpipe12|        ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 8 (8)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe12     ; work         ;
;             |altsyncram_vpu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|altsyncram_vpu:fifo_ram                              ; work         ;
;                |altsyncram_aec1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5  ; work         ;
;             |cmpr_836:rdempty_eq_comp|        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|cmpr_836:rdempty_eq_comp                             ; work         ;
;             |cmpr_836:wrfull_eq_comp|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|cmpr_836:wrfull_eq_comp                              ; work         ;
;             |dffpipe_c2e:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c2e:rdaclr                                   ; work         ;
;    |Tx_fifo:Tx_fifo|                          ; 150 (0)     ; 126 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 70 (0)            ; 57 (0)           ; |Ozy_Janus|Tx_fifo:Tx_fifo                                                                                                         ; work         ;
;       |dcfifo:dcfifo_component|               ; 150 (0)     ; 126 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 70 (0)            ; 57 (0)           ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component                                                                                 ; work         ;
;          |dcfifo_17m1:auto_generated|         ; 150 (32)    ; 126 (25)                  ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (6)       ; 70 (24)           ; 57 (2)           ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated                                                      ; work         ;
;             |a_gray2bin_mdb:wrptr_g_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_gray2bin_mdb:wrptr_g_gray2bin                      ; work         ;
;             |a_gray2bin_mdb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_gray2bin_mdb:ws_dgrp_gray2bin                      ; work         ;
;             |a_graycounter_ggc:wrptr_gp|      ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 12 (12)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_ggc:wrptr_gp                           ; work         ;
;             |a_graycounter_q96:rdptr_g1p|     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|a_graycounter_q96:rdptr_g1p                          ; work         ;
;             |alt_synch_pipe_1e8:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|alt_synch_pipe_1e8:ws_dgrp                           ; work         ;
;                |dffpipe_se9:dffpipe15|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15     ; work         ;
;             |alt_synch_pipe_tdb:rs_dgwp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 7 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|alt_synch_pipe_tdb:rs_dgwp                           ; work         ;
;                |dffpipe_re9:dffpipe9|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|alt_synch_pipe_tdb:rs_dgwp|dffpipe_re9:dffpipe9      ; work         ;
;             |altsyncram_rr61:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|altsyncram_rr61:fifo_ram                             ; work         ;
;                |altsyncram_72f1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|altsyncram_rr61:fifo_ram|altsyncram_72f1:altsyncram5 ; work         ;
;             |cmpr_736:rdempty_eq_comp|        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:rdempty_eq_comp                             ; work         ;
;             |cmpr_736:wrfull_eq_comp|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:wrfull_eq_comp                              ; work         ;
;             |dffpipe_9d9:wraclr|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_9d9:wraclr                                   ; work         ;
;             |dffpipe_ahe:rdaclr|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_ahe:rdaclr                                   ; work         ;
;             |dffpipe_qe9:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_qe9:ws_brp                                   ; work         ;
;             |dffpipe_qe9:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 7 (7)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_qe9:ws_bwp                                   ; work         ;
;    |clock_det:janus_clock|                    ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|clock_det:janus_clock                                                                                                   ; work         ;
;    |clock_det:mercury_clock|                  ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|clock_det:mercury_clock                                                                                                 ; work         ;
;    |clock_det:penny_clock|                    ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |Ozy_Janus|clock_det:penny_clock                                                                                                   ; work         ;
;    |clocks:clocks|                            ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Ozy_Janus|clocks:clocks                                                                                                           ; work         ;
;       |lpm_counter:lpm_counter_component|     ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Ozy_Janus|clocks:clocks|lpm_counter:lpm_counter_component                                                                         ; work         ;
;          |cntr_skh:auto_generated|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Ozy_Janus|clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated                                                 ; work         ;
;    |debounce:de_PTT|                          ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 20 (20)          ; |Ozy_Janus|debounce:de_PTT                                                                                                         ; work         ;
;    |debounce:de_dash|                         ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 20 (20)          ; |Ozy_Janus|debounce:de_dash                                                                                                        ; work         ;
;    |debounce:de_dot|                          ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 20 (20)          ; |Ozy_Janus|debounce:de_dot                                                                                                         ; work         ;
;    |division:division_phoenix|                ; 163 (163)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 26 (26)           ; 110 (110)        ; |Ozy_Janus|division:division_phoenix                                                                                               ; work         ;
;    |flash:flash_LED|                          ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |Ozy_Janus|flash:flash_LED                                                                                                         ; work         ;
;    |gpio_control:gpio_controlSDR|             ; 60 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 15 (0)            ; 27 (0)           ; |Ozy_Janus|gpio_control:gpio_controlSDR                                                                                            ; work         ;
;       |RegisterX:port0reg|                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 2 (2)            ; |Ozy_Janus|gpio_control:gpio_controlSDR|RegisterX:port0reg                                                                         ; work         ;
;       |RegisterX:port1reg|                    ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |Ozy_Janus|gpio_control:gpio_controlSDR|RegisterX:port1reg                                                                         ; work         ;
;       |SPI_REGS:spi_regs|                     ; 50 (50)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 7 (7)             ; 27 (27)          ; |Ozy_Janus|gpio_control:gpio_controlSDR|SPI_REGS:spi_regs                                                                          ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; FLAGB       ; Input    ; 0             ; 0             ; --                    ; --  ;
; IFCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; SDOBACK     ; Input    ; 6             ; 6             ; --                    ; --  ;
; FX2_PE0     ; Input    ; 6             ; 6             ; --                    ; --  ;
; FX2_PE2     ; Input    ; 6             ; 6             ; --                    ; --  ;
; FX2_PE3     ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGC       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGA       ; Input    ; 6             ; 6             ; --                    ; --  ;
; MCLK_12MHZ  ; Input    ; 0             ; 0             ; --                    ; --  ;
; PCLK_12MHZ  ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLK_12MHZ   ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI_SCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI_CS      ; Input    ; 6             ; 6             ; --                    ; --  ;
; FX2_CLK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI_SI      ; Input    ; 6             ; 6             ; --                    ; --  ;
; MDOUT       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DOUT        ; Input    ; 6             ; 6             ; --                    ; --  ;
; CDOUT_P     ; Input    ; 6             ; 6             ; --                    ; --  ;
; CDOUT       ; Input    ; 6             ; 6             ; --                    ; --  ;
; PTT_in      ; Input    ; 6             ; 6             ; --                    ; --  ;
; SLWR        ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD        ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE        ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND       ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; BCLK        ; Output   ; --            ; --            ; --                    ; --  ;
; LRCLK       ; Output   ; --            ; --            ; --                    ; --  ;
; CBCLK       ; Output   ; --            ; --            ; --                    ; --  ;
; CLRCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; CDIN        ; Output   ; --            ; --            ; --                    ; --  ;
; DFS0        ; Output   ; --            ; --            ; --                    ; --  ;
; DFS1        ; Output   ; --            ; --            ; --                    ; --  ;
; LROUT       ; Output   ; --            ; --            ; --                    ; --  ;
; AK_reset    ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED0  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED1  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED2  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED3  ; Output   ; --            ; --            ; --                    ; --  ;
; CLK_48MHZ   ; Output   ; --            ; --            ; --                    ; --  ;
; CC          ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_nIOE   ; Output   ; --            ; --            ; --                    ; --  ;
; CLK_MCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_PE1     ; Output   ; --            ; --            ; --                    ; --  ;
; TDO         ; Output   ; --            ; --            ; --                    ; --  ;
; TCK         ; Output   ; --            ; --            ; --                    ; --  ;
; TMS         ; Output   ; --            ; --            ; --                    ; --  ;
; PCC         ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_FD[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[8]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[9]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[10]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[11]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[12]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[13]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[14]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[15]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SPI_SO      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO[16]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[17]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[18]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[19]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[20]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[21]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[22]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO[23]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; FLAGB                                                               ;                   ;         ;
; IFCLK                                                               ;                   ;         ;
; SDOBACK                                                             ;                   ;         ;
;      - FX2_PE1                                                      ; 0                 ; 6       ;
; FX2_PE0                                                             ;                   ;         ;
;      - TDO                                                          ; 1                 ; 6       ;
; FX2_PE2                                                             ;                   ;         ;
;      - TCK                                                          ; 1                 ; 6       ;
; FX2_PE3                                                             ;                   ;         ;
;      - TMS                                                          ; 0                 ; 6       ;
; FLAGC                                                               ;                   ;         ;
;      - SLWR~7                                                       ; 0                 ; 6       ;
;      - Mux3~2                                                       ; 0                 ; 6       ;
;      - Mux2~0                                                       ; 0                 ; 6       ;
;      - SLEN~3                                                       ; 0                 ; 6       ;
;      - Tx_read_clock~2                                              ; 0                 ; 6       ;
; FLAGA                                                               ;                   ;         ;
;      - SLOE~2                                                       ; 0                 ; 6       ;
;      - Mux3~0                                                       ; 0                 ; 6       ;
;      - Mux1~2                                                       ; 0                 ; 6       ;
; MCLK_12MHZ                                                          ;                   ;         ;
;      - clock_det:mercury_clock|flag                                 ; 1                 ; 0       ;
;      - CLK_MCLK~3                                                   ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[10]                      ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[6]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[7]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[8]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[9]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[5]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[4]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[0]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[1]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[2]                       ; 1                 ; 0       ;
;      - clock_det:mercury_clock|clock_check[3]                       ; 1                 ; 0       ;
; PCLK_12MHZ                                                          ;                   ;         ;
;      - clock_det:penny_clock|flag                                   ; 1                 ; 0       ;
;      - CLK_MCLK~4                                                   ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[10]                        ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[6]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[7]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[8]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[9]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[5]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[4]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[0]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[1]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[2]                         ; 1                 ; 0       ;
;      - clock_det:penny_clock|clock_check[3]                         ; 1                 ; 0       ;
; CLK_12MHZ                                                           ;                   ;         ;
;      - clock_det:janus_clock|flag                                   ; 1                 ; 0       ;
;      - CLK_MCLK~6                                                   ; 0                 ; 0       ;
;      - clock_det:janus_clock|clock_check[10]                        ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[6]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[7]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[8]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[9]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[5]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[4]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[0]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[1]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[2]                         ; 1                 ; 0       ;
;      - clock_det:janus_clock|clock_check[3]                         ; 1                 ; 0       ;
; SPI_SCK                                                             ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[6]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; 0                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; 1                 ; 0       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; 1                 ; 0       ;
; SPI_CS                                                              ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|CS_ph1~feeder ; 0                 ; 6       ;
; FX2_CLK                                                             ;                   ;         ;
; SPI_SI                                                              ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]~18   ; 0                 ; 6       ;
; MDOUT                                                               ;                   ;         ;
;      - select_DOUT~0                                                ; 1                 ; 6       ;
; DOUT                                                                ;                   ;         ;
;      - select_DOUT~0                                                ; 0                 ; 6       ;
; CDOUT_P                                                             ;                   ;         ;
;      - Tx_q~1                                                       ; 0                 ; 6       ;
; CDOUT                                                               ;                   ;         ;
;      - Tx_q~1                                                       ; 0                 ; 6       ;
; PTT_in                                                              ;                   ;         ;
;      - debounce:de_PTT|pb_history[0]~feeder                         ; 0                 ; 6       ;
; FX2_FD[0]                                                           ;                   ;         ;
;      - Rx_register[8]                                               ; 0                 ; 6       ;
; FX2_FD[1]                                                           ;                   ;         ;
;      - Rx_register[9]                                               ; 0                 ; 6       ;
; FX2_FD[2]                                                           ;                   ;         ;
;      - Rx_register[10]                                              ; 1                 ; 6       ;
; FX2_FD[3]                                                           ;                   ;         ;
;      - Rx_register[11]~feeder                                       ; 1                 ; 6       ;
; FX2_FD[4]                                                           ;                   ;         ;
;      - Rx_register[12]~feeder                                       ; 0                 ; 6       ;
; FX2_FD[5]                                                           ;                   ;         ;
;      - Rx_register[13]~feeder                                       ; 0                 ; 6       ;
; FX2_FD[6]                                                           ;                   ;         ;
;      - Rx_register[14]                                              ; 1                 ; 6       ;
; FX2_FD[7]                                                           ;                   ;         ;
;      - Rx_register[15]~feeder                                       ; 0                 ; 6       ;
; FX2_FD[8]                                                           ;                   ;         ;
;      - Rx_register[0]~feeder                                        ; 0                 ; 6       ;
; FX2_FD[9]                                                           ;                   ;         ;
;      - Rx_register[1]                                               ; 0                 ; 6       ;
; FX2_FD[10]                                                          ;                   ;         ;
;      - Rx_register[2]                                               ; 0                 ; 6       ;
; FX2_FD[11]                                                          ;                   ;         ;
;      - Rx_register[3]                                               ; 0                 ; 6       ;
; FX2_FD[12]                                                          ;                   ;         ;
;      - Rx_register[4]~feeder                                        ; 0                 ; 6       ;
; FX2_FD[13]                                                          ;                   ;         ;
;      - Rx_register[5]                                               ; 1                 ; 6       ;
; FX2_FD[14]                                                          ;                   ;         ;
;      - Rx_register[6]                                               ; 1                 ; 6       ;
; FX2_FD[15]                                                          ;                   ;         ;
;      - Rx_register[7]                                               ; 1                 ; 6       ;
; SPI_SO                                                              ;                   ;         ;
; GPIO[0]                                                             ;                   ;         ;
; GPIO[1]                                                             ;                   ;         ;
; GPIO[2]                                                             ;                   ;         ;
; GPIO[3]                                                             ;                   ;         ;
; GPIO[4]                                                             ;                   ;         ;
; GPIO[5]                                                             ;                   ;         ;
; GPIO[6]                                                             ;                   ;         ;
; GPIO[7]                                                             ;                   ;         ;
; GPIO[8]                                                             ;                   ;         ;
; GPIO[9]                                                             ;                   ;         ;
; GPIO[10]                                                            ;                   ;         ;
; GPIO[11]                                                            ;                   ;         ;
; GPIO[12]                                                            ;                   ;         ;
; GPIO[13]                                                            ;                   ;         ;
; GPIO[14]                                                            ;                   ;         ;
; GPIO[15]                                                            ;                   ;         ;
; GPIO[16]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector7~0   ; 1                 ; 6       ;
; GPIO[17]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector6~0   ; 0                 ; 6       ;
; GPIO[18]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector5~0   ; 1                 ; 6       ;
; GPIO[19]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector4~0   ; 0                 ; 6       ;
; GPIO[20]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector3~0   ; 0                 ; 6       ;
; GPIO[21]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector2~1   ; 1                 ; 6       ;
;      - debounce:de_dash|pb_history[0]~feeder                        ; 1                 ; 6       ;
; GPIO[22]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector1~0   ; 0                 ; 6       ;
;      - debounce:de_dot|pb_history[0]~feeder                         ; 0                 ; 6       ;
; GPIO[23]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Selector0~0   ; 1                 ; 6       ;
+---------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                       ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; AD_state[6]                                                                                                ; LCFF_X24_Y9_N25    ; 27      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Add7~7                                                                                                     ; LCCOMB_X16_Y14_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; BCLK~2                                                                                                     ; LCCOMB_X33_Y10_N6  ; 149     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLK_12MHZ                                                                                                  ; PIN_152            ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLK_MCLK~6                                                                                                 ; LCCOMB_X33_Y10_N30 ; 8       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLK_MCLK~6                                                                                                 ; LCCOMB_X33_Y10_N30 ; 185     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Decoder0~3                                                                                                 ; LCCOMB_X24_Y6_N4   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Decoder1~1                                                                                                 ; LCCOMB_X24_Y8_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder2~1                                                                                                 ; LCCOMB_X5_Y9_N4    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FX2_CLK                                                                                                    ; PIN_23             ; 18      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; I2SAudioOut:I2SAO|Selector5~0                                                                              ; LCCOMB_X18_Y14_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SAO|local_right_sample[15]~16                                                                ; LCCOMB_X18_Y14_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SIQO|Selector5~0                                                                             ; LCCOMB_X24_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SIQO|local_right_sample[15]~16                                                               ; LCCOMB_X25_Y12_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                                                      ; PIN_24             ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                                                      ; PIN_24             ; 226     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; IFCLK_4                                                                                                    ; LCFF_X33_Y14_N21   ; 26      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MCLK_12MHZ                                                                                                 ; PIN_143            ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PCLK_12MHZ                                                                                                 ; PIN_144            ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Rx_control_0[0]~8                                                                                          ; LCCOMB_X8_Y12_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c2e:rdaclr|dffe7a[0]            ; LCFF_X22_Y13_N15   ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|valid_rdreq                             ; LCCOMB_X19_Y13_N22 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|valid_wrreq                             ; LCCOMB_X19_Y10_N0  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; SLEN                                                                                                       ; LCFF_X4_Y9_N19     ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SLRD~reg0                                                                                                  ; LCFF_X31_Y13_N31   ; 194     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SLRD~reg0                                                                                                  ; LCFF_X31_Y13_N31   ; 6       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; SPI_CS                                                                                                     ; PIN_45             ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; SPI_SCK                                                                                                    ; PIN_15             ; 24      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:rdempty_eq_comp|result_wire[0] ; LCCOMB_X15_Y5_N24  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_9d9:wraclr|dffe13a[0]           ; LCFF_X13_Y8_N29    ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_ahe:rdaclr|dffe8a[0]            ; LCFF_X16_Y7_N1     ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|valid_wrreq                             ; LCCOMB_X12_Y6_N16  ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Tx_read_clock                                                                                              ; LCFF_X3_Y9_N13     ; 60      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ad_count[25]                                                                                               ; LCFF_X30_Y12_N13   ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clock_det:janus_clock|LessThan0~3                                                                          ; LCCOMB_X33_Y17_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clock_det:mercury_clock|LessThan0~3                                                                        ; LCCOMB_X33_Y13_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clock_det:penny_clock|LessThan0~3                                                                          ; LCCOMB_X31_Y13_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clock_error~0                                                                                              ; LCCOMB_X33_Y14_N28 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]                          ; LCFF_X33_Y10_N17   ; 143     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; conf[1]~2                                                                                                  ; LCCOMB_X13_Y12_N24 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|always0~0                                                                                  ; LCCOMB_X30_Y7_N8   ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|count[18]                                                                                  ; LCFF_X30_Y6_N19    ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|always0~0                                                                                 ; LCCOMB_X21_Y5_N8   ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|count[18]                                                                                 ; LCFF_X21_Y6_N19    ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|always0~0                                                                                  ; LCCOMB_X29_Y7_N4   ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|count[18]                                                                                  ; LCFF_X29_Y6_N19    ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; division:division_phoenix|WideNor0                                                                         ; LCCOMB_X1_Y9_N6    ; 137     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; division:division_phoenix|WideNor0                                                                         ; LCCOMB_X1_Y9_N6    ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; flash:flash_LED|LessThan0~6                                                                                ; LCCOMB_X33_Y14_N30 ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frequency[31]~34                                                                                           ; LCCOMB_X13_Y12_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|RegisterX:port0reg|always0~1                                                  ; LCCOMB_X16_Y4_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|RegisterX:port1reg|always0~4                                                  ; LCCOMB_X16_Y4_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|always2~2                                                   ; LCCOMB_X8_Y11_N18  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd                                                         ; LCFF_X1_Y14_N9     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]~14                                                 ; LCCOMB_X2_Y14_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loop_counter~23                                                                                            ; LCCOMB_X24_Y6_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00010~1                                                                                          ; LCCOMB_X18_Y12_N18 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00011~1                                                                                          ; LCCOMB_X19_Y9_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00100~1                                                                                          ; LCCOMB_X19_Y13_N20 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00101~1                                                                                          ; LCCOMB_X19_Y13_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_sync.0010~1                                                                                          ; LCCOMB_X8_Y12_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_sync.0011~1                                                                                          ; LCCOMB_X9_Y12_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_sync~10                                                                                              ; LCFF_X8_Y12_N31    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                            ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; BCLK~2                                                                            ; LCCOMB_X33_Y10_N6  ; 149     ; Global Clock         ; GCLK5            ; --                        ;
; CLK_MCLK~6                                                                        ; LCCOMB_X33_Y10_N30 ; 185     ; Global Clock         ; GCLK7            ; --                        ;
; FX2_CLK                                                                           ; PIN_23             ; 18      ; Global Clock         ; GCLK0            ; --                        ;
; IFCLK                                                                             ; PIN_24             ; 226     ; Global Clock         ; GCLK2            ; --                        ;
; SLRD~reg0                                                                         ; LCFF_X31_Y13_N31   ; 194     ; Global Clock         ; GCLK6            ; --                        ;
; Tx_read_clock                                                                     ; LCFF_X3_Y9_N13     ; 60      ; Global Clock         ; GCLK3            ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] ; LCFF_X33_Y10_N17   ; 143     ; Global Clock         ; GCLK4            ; --                        ;
; division:division_phoenix|WideNor0                                                ; LCCOMB_X1_Y9_N6    ; 32      ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; division:division_phoenix|WideNor0                                                                            ; 136     ;
; AD_state[1]                                                                                                   ; 59      ;
; AD_state[5]                                                                                                   ; 46      ;
; AD_state[4]                                                                                                   ; 43      ;
; AD_state[0]                                                                                                   ; 42      ;
; AD_state[2]                                                                                                   ; 35      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|valid_wrreq                                ; 34      ;
; frequency[31]~34                                                                                              ; 32      ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[7]                             ; 32      ;
; AD_state[3]                                                                                                   ; 31      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|valid_rdreq                                ; 30      ;
; state_sync~10                                                                                                 ; 30      ;
; ad_count[25]                                                                                                  ; 28      ;
; AD_state[6]                                                                                                   ; 27      ;
; I2SAudioOut:I2SIQO|TLV_state~5                                                                                ; 27      ;
; I2SAudioOut:I2SAO|TLV_state~5                                                                                 ; 27      ;
; conf[1]~2                                                                                                     ; 26      ;
; IFCLK_4                                                                                                       ; 26      ;
; SPI_SCK                                                                                                       ; 24      ;
; division:division_phoenix|Add0~46                                                                             ; 24      ;
; debounce:de_dash|count[18]                                                                                    ; 21      ;
; debounce:de_dot|count[18]                                                                                     ; 21      ;
; debounce:de_PTT|count[18]                                                                                     ; 21      ;
; flash:flash_LED|LessThan0~6                                                                                   ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[1]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[0]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[7]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[4]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[6]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[5]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[8]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[2]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[10] ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[9]  ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_f2c:wrptr_gp|counter_ffa[3]  ; 20      ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|cmpr_736:rdempty_eq_comp|result_wire[0]    ; 20      ;
; clock_error~0                                                                                                 ; 20      ;
; debounce:de_dash|always0~0                                                                                    ; 19      ;
; debounce:de_dot|always0~0                                                                                     ; 19      ;
; debounce:de_PTT|always0~0                                                                                     ; 19      ;
; Decoder0~0                                                                                                    ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera10     ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera9      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera8      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera7      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera6      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera5      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera4      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera3      ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|a_graycounter_r96:rdptr_g1p|countera2      ; 18      ;
+---------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                               ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X11_Y16, M4K_X11_Y9, M4K_X11_Y15, M4K_X11_Y10, M4K_X11_Y12, M4K_X11_Y14, M4K_X11_Y11, M4K_X27_Y11, M4K_X11_Y13, M4K_X27_Y13, M4K_X27_Y16, M4K_X27_Y14, M4K_X27_Y10, M4K_X27_Y15, M4K_X27_Y9, M4K_X27_Y12 ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|altsyncram_rr61:fifo_ram|altsyncram_72f1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None ; M4K_X27_Y5, M4K_X11_Y5, M4K_X11_Y6, M4K_X11_Y7, M4K_X27_Y8, M4K_X11_Y8, M4K_X27_Y6, M4K_X27_Y7                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 2,949 / 26,052 ( 11 % ) ;
; C16 interconnects          ; 77 / 1,156 ( 7 % )      ;
; C4 interconnects           ; 3,283 / 17,952 ( 18 % ) ;
; Direct links               ; 328 / 26,052 ( 1 % )    ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; Local interconnects        ; 510 / 8,256 ( 6 % )     ;
; R24 interconnects          ; 134 / 1,020 ( 13 % )    ;
; R4 interconnects           ; 3,431 / 22,440 ( 15 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.91) ; Number of LABs  (Total = 136) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 8                             ;
; 3                                           ; 2                             ;
; 4                                           ; 9                             ;
; 5                                           ; 1                             ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 7                             ;
; 11                                          ; 2                             ;
; 12                                          ; 7                             ;
; 13                                          ; 5                             ;
; 14                                          ; 7                             ;
; 15                                          ; 4                             ;
; 16                                          ; 55                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 136) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 4                             ;
; 1 Clock                            ; 93                            ;
; 1 Clock enable                     ; 46                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 13                            ;
; 2 Clocks                           ; 36                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.63) ; Number of LABs  (Total = 136) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 9                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 6                             ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 9                             ;
; 21                                           ; 7                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 9                             ;
; 26                                           ; 7                             ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 0                             ;
; 30                                           ; 4                             ;
; 31                                           ; 6                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.43) ; Number of LABs  (Total = 136) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 21                            ;
; 2                                               ; 14                            ;
; 3                                               ; 10                            ;
; 4                                               ; 10                            ;
; 5                                               ; 6                             ;
; 6                                               ; 12                            ;
; 7                                               ; 11                            ;
; 8                                               ; 8                             ;
; 9                                               ; 9                             ;
; 10                                              ; 9                             ;
; 11                                              ; 3                             ;
; 12                                              ; 4                             ;
; 13                                              ; 4                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 2                             ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.80) ; Number of LABs  (Total = 136) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 7                             ;
; 3                                            ; 15                            ;
; 4                                            ; 8                             ;
; 5                                            ; 12                            ;
; 6                                            ; 8                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 7                             ;
; 12                                           ; 8                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 0                             ;
; 16                                           ; 2                             ;
; 17                                           ; 4                             ;
; 18                                           ; 2                             ;
; 19                                           ; 5                             ;
; 20                                           ; 4                             ;
; 21                                           ; 3                             ;
; 22                                           ; 1                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                             ;
+---------------------------------------+---------------------------------------+-------------------+
; Source Clock(s)                       ; Destination Clock(s)                  ; Delay Added in ns ;
+---------------------------------------+---------------------------------------+-------------------+
; IFCLK                                 ; IFCLK                                 ; 842.939           ;
; MCLK_12MHZ,IFCLK,CLK_12MHZ,PCLK_12MHZ ; MCLK_12MHZ,IFCLK,CLK_12MHZ,PCLK_12MHZ ; 2817.73           ;
+---------------------------------------+---------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                     ;
+------------------------------------------------------------------+------------------------+
; Name                                                             ; Value                  ;
+------------------------------------------------------------------+------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 9                      ;
; Mid Slack - Fit Attempt 1                                        ; -4806                  ;
; Internal Atom Count - Fit Attempt 1                              ; 2075                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 1489                   ;
; LAB Count - Fit Attempt 1                                        ; 139                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 5.640                  ;
; Inputs per LAB - Fit Attempt 1                                   ; 8.899                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.245                  ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:120;1:11;2:8         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:56;1:51;2:23;3:8;4:1 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:56;1:51;2:23;3:8;4:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:139                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:10;1:85;2:44         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:66;1:69;2:4          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:60;1:66;2:12;3:1     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:3;1:60;2:76          ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:3;1:132;2:4          ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:67;1:72              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:132;1:7              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:127;1:12             ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:93;2:39;3:7          ;
; LEs in Chains - Fit Attempt 1                                    ; 290                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 126                    ;
; LABs with Chains - Fit Attempt 1                                 ; 29                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                      ;
; Time - Fit Attempt 1                                             ; 2                      ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.125                  ;
+------------------------------------------------------------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Advanced Data - Placement                                                                 ;
+------------------------------------------------------------------+------------------------+
; Name                                                             ; Value                  ;
+------------------------------------------------------------------+------------------------+
; Early Wire Use - Fit Attempt 1                                   ; 3                      ;
; Early Slack - Fit Attempt 1                                      ; -2257                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 6                      ;
; Mid Slack - Fit Attempt 1                                        ; -1905                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 6                      ;
; Mid Slack - Fit Attempt 1                                        ; -1189                  ;
; Late Wire Use - Fit Attempt 1                                    ; 6                      ;
; Late Slack - Fit Attempt 1                                       ; -1189                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 9                      ;
; Mid Slack - Fit Attempt 1                                        ; -4806                  ;
; Internal Atom Count - Fit Attempt 1                              ; 2075                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 1510                   ;
; LAB Count - Fit Attempt 1                                        ; 138                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 6.442                  ;
; Inputs per LAB - Fit Attempt 1                                   ; 9.884                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.167                  ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:119;1:10;2:9         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:51;1:51;2:28;3:6;4:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:51;1:51;2:28;3:6;4:2 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:138                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:20;1:75;2:43         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:62;1:73;2:3          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:54;1:72;2:11;3:1     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:10;1:52;2:76         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:10;1:125;2:3         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:68;1:70              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:130;1:8              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:126;1:12             ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:91;2:38;3:8;4:1      ;
; LEs in Chains - Fit Attempt 1                                    ; 290                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 126                    ;
; LABs with Chains - Fit Attempt 1                                 ; 29                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                      ;
; Time - Fit Attempt 1                                             ; 0                      ;
; Mid Wire Use - Fit Attempt 1                                     ; 9                      ;
; Mid Slack - Fit Attempt 1                                        ; -4806                  ;
; Internal Atom Count - Fit Attempt 1                              ; 2093                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 1525                   ;
; LAB Count - Fit Attempt 1                                        ; 147                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 6.211                  ;
; Inputs per LAB - Fit Attempt 1                                   ; 9.687                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.204                  ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:128;1:10;2:9         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:51;1:61;2:27;3:6;4:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:51;1:61;2:27;3:6;4:2 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:147                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:20;1:77;2:50         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:62;1:82;2:3          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:54;1:81;2:11;3:1     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:10;1:56;2:81         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:10;1:134;2:3         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:70;1:77              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:139;1:8              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:135;1:12             ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:97;2:41;3:8;4:1      ;
; LEs in Chains - Fit Attempt 1                                    ; 290                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 126                    ;
; LABs with Chains - Fit Attempt 1                                 ; 29                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                      ;
; Time - Fit Attempt 1                                             ; 0                      ;
; Mid Wire Use - Fit Attempt 1                                     ; 6                      ;
; Mid Slack - Fit Attempt 1                                        ; -1236                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 6                      ;
; Mid Slack - Fit Attempt 1                                        ; 672                    ;
; Mid Wire Use - Fit Attempt 1                                     ; 9                      ;
; Mid Slack - Fit Attempt 1                                        ; -4806                  ;
; Internal Atom Count - Fit Attempt 1                              ; 2093                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 1484                   ;
; LAB Count - Fit Attempt 1                                        ; 136                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 6.493                  ;
; Inputs per LAB - Fit Attempt 1                                   ; 10.066                 ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.213                  ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:117;1:10;2:9         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:42;1:63;2:23;3:6;4:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:42;1:63;2:23;3:6;4:2 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:136                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:17;1:73;2:46         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:53;1:80;2:3          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:46;1:78;2:11;3:1     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:6;1:54;2:76          ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:6;1:127;2:3          ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:71;1:65              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:128;1:8              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:124;1:12             ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:84;2:44;3:8          ;
; LEs in Chains - Fit Attempt 1                                    ; 290                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 126                    ;
; LABs with Chains - Fit Attempt 1                                 ; 29                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                      ;
; Time - Fit Attempt 1                                             ; 0                      ;
; Peak Regional Wire - Fit Attempt 1                               ; 0.000                  ;
; Time - Fit Attempt 1                                             ; 11                     ;
; Time in fit_fsyn.dll - Fit Attempt 1                             ; 5.031                  ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 3.156                  ;
+------------------------------------------------------------------+------------------------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 2381        ;
; Early Wire Use - Fit Attempt 1      ; 24          ;
; Peak Regional Wire - Fit Attempt 1  ; 33          ;
; Mid Slack - Fit Attempt 1           ; -8341       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Slack - Fit Attempt 1          ; -8289       ;
; Late Wire Use - Fit Attempt 1       ; 16          ;
; Time - Fit Attempt 1                ; 12          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.500       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sat Apr 18 16:12:32 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus
Info: Selected device EP2C8Q208C8 for design "Ozy_Janus"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54n/INIT_DONE~ is reserved at location 107
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SLRD~reg0
        Info: Destination node CLK_48MHZ~1
        Info: Destination node IFCLK_4
        Info: Destination node division:division_phoenix|bits[0]
        Info: Destination node division:division_phoenix|bits[1]
        Info: Destination node division:division_phoenix|bits[2]
        Info: Destination node division:division_phoenix|bits[3]
        Info: Destination node division:division_phoenix|bits[4]
        Info: Destination node division:division_phoenix|bits[5]
        Info: Destination node division:division_phoenix|bits[6]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node FX2_CLK (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node CLK_MCLK~6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AK_reset~reg0
        Info: Destination node CLK_MCLK
        Info: Destination node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[1]
        Info: Destination node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[0]
        Info: Destination node BCLK~2
        Info: Destination node flash:flash_LED|LED~2
        Info: Destination node clock_error~0
Info: Automatically promoted node SLRD~reg0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SLRD
        Info: Destination node conf[1]
        Info: Destination node SLRD~2
        Info: Destination node clock_s[2]
        Info: Destination node conf[0]
Info: Automatically promoted node BCLK~2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node BCLK
Info: Automatically promoted node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CBCLK
        Info: Destination node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_comb_bita1
Info: Automatically promoted node Tx_read_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Tx_read_clock~2
        Info: Destination node Tx_read_clock~3
Info: Automatically promoted node division:division_phoenix|WideNor0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node division:division_phoenix|quotient[8]
        Info: Destination node division:division_phoenix|quotient[7]
        Info: Destination node division:division_phoenix|quotient[6]
        Info: Destination node division:division_phoenix|quotient[5]
        Info: Destination node division:division_phoenix|quotient[4]
        Info: Destination node division:division_phoenix|quotient[3]
        Info: Destination node division:division_phoenix|quotient[2]
        Info: Destination node division:division_phoenix|quotient[1]
        Info: Destination node division:division_phoenix|quotient[0]
        Info: Destination node division:division_phoenix|quotient[9]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_qqj1:auto_generated|dffpipe_c2e:rdaclr|dffe7a[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Ozy_Janus|SPI_CS
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_9d9:wraclr|dffe13a[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_17m1:auto_generated|dffpipe_ahe:rdaclr|dffe8a[0]
        Info: Signal not critical. No action is required
    Info: Found 4 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 534 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 65 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:07
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "ADC_OVERLOAD" is assigned to location or region, but does not exist in design
    Warning: Node "full" is assigned to location or region, but does not exist in design
    Warning: Node "serno" is assigned to location or region, but does not exist in design
    Warning: Node "spectrum_in" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:06
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 1162 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:05
Info: Slack time is 672 ps between source register "CCcount[0]" and destination register "CC~reg0"
    Info: + Largest register to register requirement is 7.142 ns
    Info:   Shortest clock path from clock "CLK_12MHZ" to destination register is 6.973 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 13; CLK Node = 'CLK_12MHZ'
        Info: 2: + IC(1.631 ns) + CELL(0.624 ns) = 3.109 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CLK_MCLK~6'
        Info: 3: + IC(0.363 ns) + CELL(0.970 ns) = 4.442 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]'
        Info: 4: + IC(0.978 ns) + CELL(0.000 ns) = 5.420 ns; Loc. = Unassigned; Fanout = 143; COMB Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]~clkctrl'
        Info: 5: + IC(0.887 ns) + CELL(0.666 ns) = 6.973 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'CC~reg0'
        Info: Total cell delay = 3.114 ns ( 44.66 % )
        Info: Total interconnect delay = 3.859 ns ( 55.34 % )
    Info:   Longest clock path from clock "IFCLK" to destination register is 14.681 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 13; CLK Node = 'IFCLK'
        Info: 2: + IC(2.429 ns) + CELL(0.970 ns) = 4.253 ns; Loc. = Unassigned; Fanout = 6; REG Node = 'SLRD~reg0'
        Info: 3: + IC(0.739 ns) + CELL(0.970 ns) = 5.962 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'clock_s[2]'
        Info: 4: + IC(0.230 ns) + CELL(0.650 ns) = 6.842 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~2'
        Info: 5: + IC(0.441 ns) + CELL(0.370 ns) = 7.653 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~3'
        Info: 6: + IC(0.160 ns) + CELL(0.651 ns) = 8.464 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~4'
        Info: 7: + IC(0.160 ns) + CELL(0.651 ns) = 9.275 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~5'
        Info: 8: + IC(0.892 ns) + CELL(0.650 ns) = 10.817 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CLK_MCLK~6'
        Info: 9: + IC(0.363 ns) + CELL(0.970 ns) = 12.150 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]'
        Info: 10: + IC(0.978 ns) + CELL(0.000 ns) = 13.128 ns; Loc. = Unassigned; Fanout = 143; COMB Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]~clkctrl'
        Info: 11: + IC(0.887 ns) + CELL(0.666 ns) = 14.681 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'CC~reg0'
        Info: Total cell delay = 7.402 ns ( 50.42 % )
        Info: Total interconnect delay = 7.279 ns ( 49.58 % )
    Info:   Shortest clock path from clock "CLK_12MHZ" to source register is 6.973 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 13; CLK Node = 'CLK_12MHZ'
        Info: 2: + IC(1.631 ns) + CELL(0.624 ns) = 3.109 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CLK_MCLK~6'
        Info: 3: + IC(0.363 ns) + CELL(0.970 ns) = 4.442 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]'
        Info: 4: + IC(0.978 ns) + CELL(0.000 ns) = 5.420 ns; Loc. = Unassigned; Fanout = 143; COMB Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]~clkctrl'
        Info: 5: + IC(0.887 ns) + CELL(0.666 ns) = 6.973 ns; Loc. = Unassigned; Fanout = 11; REG Node = 'CCcount[0]'
        Info: Total cell delay = 3.114 ns ( 44.66 % )
        Info: Total interconnect delay = 3.859 ns ( 55.34 % )
    Info:   Longest clock path from clock "IFCLK" to source register is 14.681 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 13; CLK Node = 'IFCLK'
        Info: 2: + IC(2.429 ns) + CELL(0.970 ns) = 4.253 ns; Loc. = Unassigned; Fanout = 6; REG Node = 'SLRD~reg0'
        Info: 3: + IC(0.739 ns) + CELL(0.970 ns) = 5.962 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'clock_s[2]'
        Info: 4: + IC(0.230 ns) + CELL(0.650 ns) = 6.842 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~2'
        Info: 5: + IC(0.441 ns) + CELL(0.370 ns) = 7.653 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~3'
        Info: 6: + IC(0.160 ns) + CELL(0.651 ns) = 8.464 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~4'
        Info: 7: + IC(0.160 ns) + CELL(0.651 ns) = 9.275 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CLK_MCLK~5'
        Info: 8: + IC(0.892 ns) + CELL(0.650 ns) = 10.817 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CLK_MCLK~6'
        Info: 9: + IC(0.363 ns) + CELL(0.970 ns) = 12.150 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]'
        Info: 10: + IC(0.978 ns) + CELL(0.000 ns) = 13.128 ns; Loc. = Unassigned; Fanout = 143; COMB Node = 'clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]~clkctrl'
        Info: 11: + IC(0.887 ns) + CELL(0.666 ns) = 14.681 ns; Loc. = Unassigned; Fanout = 11; REG Node = 'CCcount[0]'
        Info: Total cell delay = 7.402 ns ( 50.42 % )
        Info: Total interconnect delay = 7.279 ns ( 49.58 % )
    Info:   Micro clock to output delay of source is 0.304 ns
    Info:   Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 6.470 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 11; REG Node = 'CCcount[0]'
        Info: 2: + IC(0.257 ns) + CELL(0.624 ns) = 0.881 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Mux6~19_RESYN108_BDD109'
        Info: 3: + IC(1.158 ns) + CELL(0.370 ns) = 2.409 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Mux6~19'
        Info: 4: + IC(0.605 ns) + CELL(0.206 ns) = 3.220 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Mux6~20'
        Info: 5: + IC(0.441 ns) + CELL(0.366 ns) = 4.027 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Mux6~22'
        Info: 6: + IC(0.187 ns) + CELL(0.624 ns) = 4.838 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Mux6~33'
        Info: 7: + IC(1.158 ns) + CELL(0.366 ns) = 6.362 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Mux6~42'
        Info: 8: + IC(0.000 ns) + CELL(0.108 ns) = 6.470 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'CC~reg0'
        Info: Total cell delay = 2.664 ns ( 41.17 % )
        Info: Total interconnect delay = 3.806 ns ( 58.83 % )
Info: Estimated most critical path is register to register delay of 6.470 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X16_Y12; Fanout = 11; REG Node = 'CCcount[0]'
    Info: 2: + IC(0.257 ns) + CELL(0.624 ns) = 0.881 ns; Loc. = LAB_X16_Y12; Fanout = 1; COMB Node = 'Mux6~19_RESYN108_BDD109'
    Info: 3: + IC(1.158 ns) + CELL(0.370 ns) = 2.409 ns; Loc. = LAB_X16_Y13; Fanout = 1; COMB Node = 'Mux6~19'
    Info: 4: + IC(0.605 ns) + CELL(0.206 ns) = 3.220 ns; Loc. = LAB_X16_Y13; Fanout = 1; COMB Node = 'Mux6~20'
    Info: 5: + IC(0.441 ns) + CELL(0.366 ns) = 4.027 ns; Loc. = LAB_X16_Y13; Fanout = 1; COMB Node = 'Mux6~22'
    Info: 6: + IC(0.187 ns) + CELL(0.624 ns) = 4.838 ns; Loc. = LAB_X16_Y13; Fanout = 1; COMB Node = 'Mux6~33'
    Info: 7: + IC(1.158 ns) + CELL(0.366 ns) = 6.362 ns; Loc. = LAB_X16_Y14; Fanout = 1; COMB Node = 'Mux6~42'
    Info: 8: + IC(0.000 ns) + CELL(0.108 ns) = 6.470 ns; Loc. = LAB_X16_Y14; Fanout = 1; REG Node = 'CC~reg0'
    Info: Total cell delay = 2.664 ns ( 41.17 % )
    Info: Total interconnect delay = 3.806 ns ( 58.83 % )
Info: Fitter routing operations beginning
Info: 129 (of 4554) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 21% of the available device resources
    Info: Peak interconnect usage is 33% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info: Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures.
Info: Fitter routing operations ending: elapsed time is 00:00:12
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 24 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin GPIO[0] has a permanently enabled output enable
    Info: Pin GPIO[1] has a permanently enabled output enable
    Info: Pin GPIO[2] has a permanently enabled output enable
    Info: Pin GPIO[3] has a permanently enabled output enable
    Info: Pin GPIO[4] has a permanently enabled output enable
    Info: Pin GPIO[5] has a permanently enabled output enable
    Info: Pin GPIO[6] has a permanently enabled output enable
    Info: Pin GPIO[7] has a permanently enabled output enable
    Info: Pin GPIO[8] has a permanently enabled output enable
    Info: Pin GPIO[9] has a permanently enabled output enable
    Info: Pin GPIO[10] has a permanently enabled output enable
    Info: Pin GPIO[11] has a permanently enabled output enable
    Info: Pin GPIO[12] has a permanently enabled output enable
    Info: Pin GPIO[13] has a permanently enabled output enable
    Info: Pin GPIO[14] has a permanently enabled output enable
    Info: Pin GPIO[15] has a permanently enabled output enable
    Info: Pin GPIO[16] has a permanently disabled output enable
    Info: Pin GPIO[17] has a permanently disabled output enable
    Info: Pin GPIO[18] has a permanently disabled output enable
    Info: Pin GPIO[19] has a permanently disabled output enable
    Info: Pin GPIO[20] has a permanently disabled output enable
    Info: Pin GPIO[21] has a permanently disabled output enable
    Info: Pin GPIO[22] has a permanently disabled output enable
    Info: Pin GPIO[23] has a permanently disabled output enable
Warning: Following 11 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin PKEND has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
    Info: Pin GPIO_nIOE has GND driving its datain port
    Info: Pin GPIO[16] has VCC driving its datain port
    Info: Pin GPIO[17] has VCC driving its datain port
    Info: Pin GPIO[18] has VCC driving its datain port
    Info: Pin GPIO[19] has VCC driving its datain port
    Info: Pin GPIO[20] has VCC driving its datain port
    Info: Pin GPIO[21] has VCC driving its datain port
    Info: Pin GPIO[22] has VCC driving its datain port
    Info: Pin GPIO[23] has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SLEN
        Info: Type bi-directional pin FX2_FD[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FX2_FD[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd
        Info: Type bi-directional pin SPI_SO uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file C:/HPSDR/trunk/Phoenix/Ozy_Janus for Phoenix/Ozy_Janus.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 218 megabytes
    Info: Processing ended: Sat Apr 18 16:13:13 2009
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/HPSDR/trunk/Phoenix/Ozy_Janus for Phoenix/Ozy_Janus.fit.smsg.


