VERSION 5.8 ;
DIVIDERCHAR "/" ;
BUSBITCHARS "[]" ;
DESIGN DFFRF_2R1W ;
UNITS DISTANCE MICRONS 1000 ;
DIEAREA ( 0 0 ) ( 358800 176800 ) ;
ROW ROW_0 unithd 2760 2720 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_1 unithd 2760 5440 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_2 unithd 2760 8160 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_3 unithd 2760 10880 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_4 unithd 2760 13600 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_5 unithd 2760 16320 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_6 unithd 2760 19040 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_7 unithd 2760 21760 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_8 unithd 2760 24480 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_9 unithd 2760 27200 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_10 unithd 2760 29920 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_11 unithd 2760 32640 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_12 unithd 2760 35360 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_13 unithd 2760 38080 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_14 unithd 2760 40800 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_15 unithd 2760 43520 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_16 unithd 2760 46240 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_17 unithd 2760 48960 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_18 unithd 2760 51680 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_19 unithd 2760 54400 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_20 unithd 2760 57120 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_21 unithd 2760 59840 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_22 unithd 2760 62560 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_23 unithd 2760 65280 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_24 unithd 2760 68000 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_25 unithd 2760 70720 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_26 unithd 2760 73440 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_27 unithd 2760 76160 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_28 unithd 2760 78880 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_29 unithd 2760 81600 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_30 unithd 2760 84320 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_31 unithd 2760 87040 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_32 unithd 2760 89760 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_33 unithd 2760 92480 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_34 unithd 2760 95200 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_35 unithd 2760 97920 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_36 unithd 2760 100640 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_37 unithd 2760 103360 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_38 unithd 2760 106080 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_39 unithd 2760 108800 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_40 unithd 2760 111520 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_41 unithd 2760 114240 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_42 unithd 2760 116960 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_43 unithd 2760 119680 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_44 unithd 2760 122400 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_45 unithd 2760 125120 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_46 unithd 2760 127840 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_47 unithd 2760 130560 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_48 unithd 2760 133280 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_49 unithd 2760 136000 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_50 unithd 2760 138720 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_51 unithd 2760 141440 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_52 unithd 2760 144160 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_53 unithd 2760 146880 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_54 unithd 2760 149600 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_55 unithd 2760 152320 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_56 unithd 2760 155040 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_57 unithd 2760 157760 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_58 unithd 2760 160480 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_59 unithd 2760 163200 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_60 unithd 2760 165920 N DO 768 BY 1 STEP 460 0 ;
ROW ROW_61 unithd 2760 168640 FS DO 768 BY 1 STEP 460 0 ;
ROW ROW_62 unithd 2760 171360 N DO 768 BY 1 STEP 460 0 ;
TRACKS X 230 DO 780 STEP 460 LAYER li1 ;
TRACKS Y 170 DO 520 STEP 340 LAYER li1 ;
TRACKS X 170 DO 1055 STEP 340 LAYER met1 ;
TRACKS Y 170 DO 520 STEP 340 LAYER met1 ;
TRACKS X 230 DO 780 STEP 460 LAYER met2 ;
TRACKS Y 230 DO 384 STEP 460 LAYER met2 ;
TRACKS X 340 DO 528 STEP 680 LAYER met3 ;
TRACKS Y 340 DO 260 STEP 680 LAYER met3 ;
TRACKS X 460 DO 390 STEP 920 LAYER met4 ;
TRACKS Y 460 DO 192 STEP 920 LAYER met4 ;
TRACKS X 1700 DO 106 STEP 3400 LAYER met5 ;
TRACKS Y 1700 DO 52 STEP 3400 LAYER met5 ;
COMPONENTS 3618 ;
    - DEC0.D.AND0 sky130_fd_sc_hd__nor3b_4 ;
    - DEC0.D.AND1 sky130_fd_sc_hd__and3b_4 ;
    - DEC0.D.AND2 sky130_fd_sc_hd__and3b_4 ;
    - DEC0.D.AND3 sky130_fd_sc_hd__and3_4 ;
    - DEC0.D0.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D0.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D0.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D0.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC0.D0.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D0.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D0.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D0.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D0.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D0.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D0.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC0.D0.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D1.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D1.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D1.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D1.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC0.D1.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D1.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D1.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D1.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D1.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D1.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D1.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC0.D1.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D2.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D2.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D2.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D2.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC0.D2.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D2.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D2.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D2.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D2.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D2.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D2.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC0.D2.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D3.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D3.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D3.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.D3.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC0.D3.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D3.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D3.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D3.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC0.D3.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D3.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC0.D3.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC0.D3.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC0.TIE sky130_fd_sc_hd__conb_1 ;
    - DEC1.D.AND0 sky130_fd_sc_hd__nor3b_4 ;
    - DEC1.D.AND1 sky130_fd_sc_hd__and3b_4 ;
    - DEC1.D.AND2 sky130_fd_sc_hd__and3b_4 ;
    - DEC1.D.AND3 sky130_fd_sc_hd__and3_4 ;
    - DEC1.D0.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D0.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D0.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D0.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC1.D0.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D0.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D0.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D0.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D0.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D0.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D0.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC1.D0.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D1.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D1.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D1.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D1.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC1.D1.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D1.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D1.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D1.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D1.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D1.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D1.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC1.D1.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D2.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D2.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D2.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D2.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC1.D2.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D2.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D2.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D2.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D2.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D2.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D2.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC1.D2.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D3.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D3.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D3.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.D3.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC1.D3.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D3.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D3.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D3.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC1.D3.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D3.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC1.D3.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC1.D3.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC1.TIE sky130_fd_sc_hd__conb_1 ;
    - DEC2.D.AND0 sky130_fd_sc_hd__nor3b_4 ;
    - DEC2.D.AND1 sky130_fd_sc_hd__and3b_4 ;
    - DEC2.D.AND2 sky130_fd_sc_hd__and3b_4 ;
    - DEC2.D.AND3 sky130_fd_sc_hd__and3_4 ;
    - DEC2.D0.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D0.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D0.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D0.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC2.D0.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D0.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D0.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D0.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D0.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D0.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D0.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC2.D0.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D1.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D1.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D1.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D1.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC2.D1.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D1.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D1.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D1.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D1.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D1.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D1.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC2.D1.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D2.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D2.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D2.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D2.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC2.D2.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D2.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D2.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D2.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D2.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D2.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D2.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC2.D2.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D3.ABUF\[0\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D3.ABUF\[1\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D3.ABUF\[2\] sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.D3.AND0 sky130_fd_sc_hd__nor4b_2 ;
    - DEC2.D3.AND1 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D3.AND2 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D3.AND3 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D3.AND4 sky130_fd_sc_hd__and4bb_2 ;
    - DEC2.D3.AND5 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D3.AND6 sky130_fd_sc_hd__and4b_2 ;
    - DEC2.D3.AND7 sky130_fd_sc_hd__and4_2 ;
    - DEC2.D3.ENBUF sky130_fd_sc_hd__clkbuf_2 ;
    - DEC2.TIE sky130_fd_sc_hd__conb_1 ;
    - REGF\[10\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[10\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[10\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[10\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[10\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[10\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[10\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[10\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[10\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[11\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[11\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[11\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[11\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[11\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[11\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[11\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[11\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[12\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[12\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[12\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[12\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[12\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[12\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[12\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[12\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[13\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[13\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[13\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[13\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[13\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[13\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[13\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[13\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[14\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[14\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[14\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[14\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[14\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[14\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[14\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[14\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[15\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[15\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[15\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[15\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[15\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[15\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[15\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[15\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[16\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[16\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[16\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[16\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[16\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[16\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[16\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[16\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[17\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[17\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[17\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[17\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[17\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[17\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[17\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[17\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[18\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[18\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[18\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[18\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[18\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[18\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[18\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[18\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[19\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[19\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[19\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[19\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[19\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[19\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[19\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[19\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[1\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[1\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[1\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[1\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[1\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[1\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[1\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[1\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[20\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[20\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[20\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[20\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[20\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[20\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[20\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[20\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[21\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[21\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[21\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[21\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[21\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[21\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[21\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[21\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[22\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[22\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[22\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[22\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[22\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[22\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[22\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[22\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[23\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[23\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[23\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[23\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[23\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[23\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[23\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[23\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[24\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[24\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[24\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[24\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[24\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[24\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[24\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[24\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[25\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[25\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[25\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[25\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[25\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[25\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[25\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[25\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[26\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[26\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[26\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[26\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[26\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[26\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[26\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[26\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[27\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[27\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[27\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[27\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[27\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[27\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[27\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[27\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[28\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[28\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[28\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[28\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[28\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[28\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[28\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[28\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[29\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[29\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[29\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[29\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[29\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[29\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[29\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[29\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[2\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[2\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[2\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[2\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[2\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[2\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[2\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[2\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[30\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[30\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[30\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[30\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[30\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[30\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[30\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[30\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[31\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[31\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[31\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[31\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[31\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[31\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[31\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[31\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[3\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[3\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[3\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[3\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[3\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[3\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[3\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[3\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[4\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[4\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[4\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[4\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[4\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[4\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[4\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[4\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[5\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[5\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[5\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[5\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[5\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[5\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[5\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[5\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[6\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[6\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[6\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[6\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[6\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[6\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[6\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[6\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[7\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[7\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[7\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[7\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[7\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[7\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[7\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[7\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[8\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[8\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[8\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[8\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[8\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[8\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[8\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[8\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.BIT\[0\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[10\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[11\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[12\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[13\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[14\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[15\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[16\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[17\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[18\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[19\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[1\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[20\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[21\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[22\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[23\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[24\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[25\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[26\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[27\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[28\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[29\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[2\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[30\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[31\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[3\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[4\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[5\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[6\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[7\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[8\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[9\].FF sky130_fd_sc_hd__dfxtp_1 ;
    - REGF\[9\].RFW.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - REGF\[9\].RFW.CGAND sky130_fd_sc_hd__and2_1 ;
    - REGF\[9\].RFW.CG\[0\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[9\].RFW.CG\[1\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[9\].RFW.CG\[2\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[9\].RFW.CG\[3\] sky130_fd_sc_hd__dlclkp_1 ;
    - REGF\[9\].RFW.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - REGF\[9\].RFW.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.BIT\[0\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[0\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[10\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[10\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[11\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[11\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[12\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[12\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[13\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[13\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[14\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[14\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[15\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[15\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[16\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[16\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[17\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[17\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[18\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[18\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[19\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[19\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[1\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[1\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[20\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[20\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[21\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[21\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[22\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[22\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[23\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[23\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[24\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[24\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[25\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[25\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[26\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[26\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[27\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[27\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[28\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[28\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[29\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[29\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[2\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[2\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[30\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[30\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[31\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[31\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[3\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[3\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[4\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[4\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[5\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[5\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[6\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[6\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[7\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[7\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[8\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[8\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[9\].OBUF1 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.BIT\[9\].OBUF2 sky130_fd_sc_hd__ebufn_2 ;
    - genblk1.RFW0.INV1\[0\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV1\[1\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV1\[2\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV1\[3\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV2\[0\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV2\[1\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV2\[2\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.INV2\[3\] sky130_fd_sc_hd__inv_4 ;
    - genblk1.RFW0.TIE\[0\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[1\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[2\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[3\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[4\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[5\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[6\] sky130_fd_sc_hd__conb_1 ;
    - genblk1.RFW0.TIE\[7\] sky130_fd_sc_hd__conb_1 ;
END COMPONENTS
PINS 113 ;
    - CLK + NET CLK + DIRECTION INPUT + USE SIGNAL ;
    - DA[0] + NET DA[0] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[10] + NET DA[10] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[11] + NET DA[11] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[12] + NET DA[12] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[13] + NET DA[13] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[14] + NET DA[14] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[15] + NET DA[15] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[16] + NET DA[16] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[17] + NET DA[17] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[18] + NET DA[18] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[19] + NET DA[19] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[1] + NET DA[1] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[20] + NET DA[20] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[21] + NET DA[21] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[22] + NET DA[22] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[23] + NET DA[23] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[24] + NET DA[24] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[25] + NET DA[25] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[26] + NET DA[26] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[27] + NET DA[27] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[28] + NET DA[28] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[29] + NET DA[29] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[2] + NET DA[2] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[30] + NET DA[30] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[31] + NET DA[31] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[3] + NET DA[3] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[4] + NET DA[4] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[5] + NET DA[5] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[6] + NET DA[6] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[7] + NET DA[7] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[8] + NET DA[8] + DIRECTION OUTPUT + USE SIGNAL ;
    - DA[9] + NET DA[9] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[0] + NET DB[0] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[10] + NET DB[10] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[11] + NET DB[11] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[12] + NET DB[12] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[13] + NET DB[13] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[14] + NET DB[14] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[15] + NET DB[15] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[16] + NET DB[16] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[17] + NET DB[17] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[18] + NET DB[18] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[19] + NET DB[19] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[1] + NET DB[1] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[20] + NET DB[20] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[21] + NET DB[21] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[22] + NET DB[22] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[23] + NET DB[23] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[24] + NET DB[24] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[25] + NET DB[25] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[26] + NET DB[26] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[27] + NET DB[27] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[28] + NET DB[28] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[29] + NET DB[29] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[2] + NET DB[2] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[30] + NET DB[30] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[31] + NET DB[31] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[3] + NET DB[3] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[4] + NET DB[4] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[5] + NET DB[5] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[6] + NET DB[6] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[7] + NET DB[7] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[8] + NET DB[8] + DIRECTION OUTPUT + USE SIGNAL ;
    - DB[9] + NET DB[9] + DIRECTION OUTPUT + USE SIGNAL ;
    - DW[0] + NET DW[0] + DIRECTION INPUT + USE SIGNAL ;
    - DW[10] + NET DW[10] + DIRECTION INPUT + USE SIGNAL ;
    - DW[11] + NET DW[11] + DIRECTION INPUT + USE SIGNAL ;
    - DW[12] + NET DW[12] + DIRECTION INPUT + USE SIGNAL ;
    - DW[13] + NET DW[13] + DIRECTION INPUT + USE SIGNAL ;
    - DW[14] + NET DW[14] + DIRECTION INPUT + USE SIGNAL ;
    - DW[15] + NET DW[15] + DIRECTION INPUT + USE SIGNAL ;
    - DW[16] + NET DW[16] + DIRECTION INPUT + USE SIGNAL ;
    - DW[17] + NET DW[17] + DIRECTION INPUT + USE SIGNAL ;
    - DW[18] + NET DW[18] + DIRECTION INPUT + USE SIGNAL ;
    - DW[19] + NET DW[19] + DIRECTION INPUT + USE SIGNAL ;
    - DW[1] + NET DW[1] + DIRECTION INPUT + USE SIGNAL ;
    - DW[20] + NET DW[20] + DIRECTION INPUT + USE SIGNAL ;
    - DW[21] + NET DW[21] + DIRECTION INPUT + USE SIGNAL ;
    - DW[22] + NET DW[22] + DIRECTION INPUT + USE SIGNAL ;
    - DW[23] + NET DW[23] + DIRECTION INPUT + USE SIGNAL ;
    - DW[24] + NET DW[24] + DIRECTION INPUT + USE SIGNAL ;
    - DW[25] + NET DW[25] + DIRECTION INPUT + USE SIGNAL ;
    - DW[26] + NET DW[26] + DIRECTION INPUT + USE SIGNAL ;
    - DW[27] + NET DW[27] + DIRECTION INPUT + USE SIGNAL ;
    - DW[28] + NET DW[28] + DIRECTION INPUT + USE SIGNAL ;
    - DW[29] + NET DW[29] + DIRECTION INPUT + USE SIGNAL ;
    - DW[2] + NET DW[2] + DIRECTION INPUT + USE SIGNAL ;
    - DW[30] + NET DW[30] + DIRECTION INPUT + USE SIGNAL ;
    - DW[31] + NET DW[31] + DIRECTION INPUT + USE SIGNAL ;
    - DW[3] + NET DW[3] + DIRECTION INPUT + USE SIGNAL ;
    - DW[4] + NET DW[4] + DIRECTION INPUT + USE SIGNAL ;
    - DW[5] + NET DW[5] + DIRECTION INPUT + USE SIGNAL ;
    - DW[6] + NET DW[6] + DIRECTION INPUT + USE SIGNAL ;
    - DW[7] + NET DW[7] + DIRECTION INPUT + USE SIGNAL ;
    - DW[8] + NET DW[8] + DIRECTION INPUT + USE SIGNAL ;
    - DW[9] + NET DW[9] + DIRECTION INPUT + USE SIGNAL ;
    - RA[0] + NET RA[0] + DIRECTION INPUT + USE SIGNAL ;
    - RA[1] + NET RA[1] + DIRECTION INPUT + USE SIGNAL ;
    - RA[2] + NET RA[2] + DIRECTION INPUT + USE SIGNAL ;
    - RA[3] + NET RA[3] + DIRECTION INPUT + USE SIGNAL ;
    - RA[4] + NET RA[4] + DIRECTION INPUT + USE SIGNAL ;
    - RB[0] + NET RB[0] + DIRECTION INPUT + USE SIGNAL ;
    - RB[1] + NET RB[1] + DIRECTION INPUT + USE SIGNAL ;
    - RB[2] + NET RB[2] + DIRECTION INPUT + USE SIGNAL ;
    - RB[3] + NET RB[3] + DIRECTION INPUT + USE SIGNAL ;
    - RB[4] + NET RB[4] + DIRECTION INPUT + USE SIGNAL ;
    - RW[0] + NET RW[0] + DIRECTION INPUT + USE SIGNAL ;
    - RW[1] + NET RW[1] + DIRECTION INPUT + USE SIGNAL ;
    - RW[2] + NET RW[2] + DIRECTION INPUT + USE SIGNAL ;
    - RW[3] + NET RW[3] + DIRECTION INPUT + USE SIGNAL ;
    - RW[4] + NET RW[4] + DIRECTION INPUT + USE SIGNAL ;
    - WE + NET WE + DIRECTION INPUT + USE SIGNAL ;
END PINS
NETS 1683 ;
    - CLK ( PIN CLK ) ( REGF\[9\].RFW.CG\[3\] CLK ) ( REGF\[9\].RFW.CG\[2\] CLK ) ( REGF\[9\].RFW.CG\[1\] CLK ) ( REGF\[9\].RFW.CG\[0\] CLK ) ( REGF\[8\].RFW.CG\[3\] CLK ) ( REGF\[8\].RFW.CG\[2\] CLK )
      ( REGF\[8\].RFW.CG\[1\] CLK ) ( REGF\[8\].RFW.CG\[0\] CLK ) ( REGF\[7\].RFW.CG\[3\] CLK ) ( REGF\[7\].RFW.CG\[2\] CLK ) ( REGF\[7\].RFW.CG\[1\] CLK ) ( REGF\[7\].RFW.CG\[0\] CLK ) ( REGF\[6\].RFW.CG\[3\] CLK ) ( REGF\[6\].RFW.CG\[2\] CLK )
      ( REGF\[6\].RFW.CG\[1\] CLK ) ( REGF\[6\].RFW.CG\[0\] CLK ) ( REGF\[5\].RFW.CG\[3\] CLK ) ( REGF\[5\].RFW.CG\[2\] CLK ) ( REGF\[5\].RFW.CG\[1\] CLK ) ( REGF\[5\].RFW.CG\[0\] CLK ) ( REGF\[4\].RFW.CG\[3\] CLK ) ( REGF\[4\].RFW.CG\[2\] CLK )
      ( REGF\[4\].RFW.CG\[1\] CLK ) ( REGF\[4\].RFW.CG\[0\] CLK ) ( REGF\[3\].RFW.CG\[3\] CLK ) ( REGF\[3\].RFW.CG\[2\] CLK ) ( REGF\[3\].RFW.CG\[1\] CLK ) ( REGF\[3\].RFW.CG\[0\] CLK ) ( REGF\[31\].RFW.CG\[3\] CLK ) ( REGF\[31\].RFW.CG\[2\] CLK )
      ( REGF\[31\].RFW.CG\[1\] CLK ) ( REGF\[31\].RFW.CG\[0\] CLK ) ( REGF\[30\].RFW.CG\[3\] CLK ) ( REGF\[30\].RFW.CG\[2\] CLK ) ( REGF\[30\].RFW.CG\[1\] CLK ) ( REGF\[30\].RFW.CG\[0\] CLK ) ( REGF\[2\].RFW.CG\[3\] CLK ) ( REGF\[2\].RFW.CG\[2\] CLK )
      ( REGF\[2\].RFW.CG\[1\] CLK ) ( REGF\[2\].RFW.CG\[0\] CLK ) ( REGF\[29\].RFW.CG\[3\] CLK ) ( REGF\[29\].RFW.CG\[2\] CLK ) ( REGF\[29\].RFW.CG\[1\] CLK ) ( REGF\[29\].RFW.CG\[0\] CLK ) ( REGF\[28\].RFW.CG\[3\] CLK ) ( REGF\[28\].RFW.CG\[2\] CLK )
      ( REGF\[28\].RFW.CG\[1\] CLK ) ( REGF\[28\].RFW.CG\[0\] CLK ) ( REGF\[27\].RFW.CG\[3\] CLK ) ( REGF\[27\].RFW.CG\[2\] CLK ) ( REGF\[27\].RFW.CG\[1\] CLK ) ( REGF\[27\].RFW.CG\[0\] CLK ) ( REGF\[26\].RFW.CG\[3\] CLK ) ( REGF\[26\].RFW.CG\[2\] CLK )
      ( REGF\[26\].RFW.CG\[1\] CLK ) ( REGF\[26\].RFW.CG\[0\] CLK ) ( REGF\[25\].RFW.CG\[3\] CLK ) ( REGF\[25\].RFW.CG\[2\] CLK ) ( REGF\[25\].RFW.CG\[1\] CLK ) ( REGF\[25\].RFW.CG\[0\] CLK ) ( REGF\[24\].RFW.CG\[3\] CLK ) ( REGF\[24\].RFW.CG\[2\] CLK )
      ( REGF\[24\].RFW.CG\[1\] CLK ) ( REGF\[24\].RFW.CG\[0\] CLK ) ( REGF\[23\].RFW.CG\[3\] CLK ) ( REGF\[23\].RFW.CG\[2\] CLK ) ( REGF\[23\].RFW.CG\[1\] CLK ) ( REGF\[23\].RFW.CG\[0\] CLK ) ( REGF\[22\].RFW.CG\[3\] CLK ) ( REGF\[22\].RFW.CG\[2\] CLK )
      ( REGF\[22\].RFW.CG\[1\] CLK ) ( REGF\[22\].RFW.CG\[0\] CLK ) ( REGF\[21\].RFW.CG\[3\] CLK ) ( REGF\[21\].RFW.CG\[2\] CLK ) ( REGF\[21\].RFW.CG\[1\] CLK ) ( REGF\[21\].RFW.CG\[0\] CLK ) ( REGF\[20\].RFW.CG\[3\] CLK ) ( REGF\[20\].RFW.CG\[2\] CLK )
      ( REGF\[20\].RFW.CG\[1\] CLK ) ( REGF\[20\].RFW.CG\[0\] CLK ) ( REGF\[1\].RFW.CG\[3\] CLK ) ( REGF\[1\].RFW.CG\[2\] CLK ) ( REGF\[1\].RFW.CG\[1\] CLK ) ( REGF\[1\].RFW.CG\[0\] CLK ) ( REGF\[19\].RFW.CG\[3\] CLK ) ( REGF\[19\].RFW.CG\[2\] CLK )
      ( REGF\[19\].RFW.CG\[1\] CLK ) ( REGF\[19\].RFW.CG\[0\] CLK ) ( REGF\[18\].RFW.CG\[3\] CLK ) ( REGF\[18\].RFW.CG\[2\] CLK ) ( REGF\[18\].RFW.CG\[1\] CLK ) ( REGF\[18\].RFW.CG\[0\] CLK ) ( REGF\[17\].RFW.CG\[3\] CLK ) ( REGF\[17\].RFW.CG\[2\] CLK )
      ( REGF\[17\].RFW.CG\[1\] CLK ) ( REGF\[17\].RFW.CG\[0\] CLK ) ( REGF\[16\].RFW.CG\[3\] CLK ) ( REGF\[16\].RFW.CG\[2\] CLK ) ( REGF\[16\].RFW.CG\[1\] CLK ) ( REGF\[16\].RFW.CG\[0\] CLK ) ( REGF\[15\].RFW.CG\[3\] CLK ) ( REGF\[15\].RFW.CG\[2\] CLK )
      ( REGF\[15\].RFW.CG\[1\] CLK ) ( REGF\[15\].RFW.CG\[0\] CLK ) ( REGF\[14\].RFW.CG\[3\] CLK ) ( REGF\[14\].RFW.CG\[2\] CLK ) ( REGF\[14\].RFW.CG\[1\] CLK ) ( REGF\[14\].RFW.CG\[0\] CLK ) ( REGF\[13\].RFW.CG\[3\] CLK ) ( REGF\[13\].RFW.CG\[2\] CLK )
      ( REGF\[13\].RFW.CG\[1\] CLK ) ( REGF\[13\].RFW.CG\[0\] CLK ) ( REGF\[12\].RFW.CG\[3\] CLK ) ( REGF\[12\].RFW.CG\[2\] CLK ) ( REGF\[12\].RFW.CG\[1\] CLK ) ( REGF\[12\].RFW.CG\[0\] CLK ) ( REGF\[11\].RFW.CG\[3\] CLK ) ( REGF\[11\].RFW.CG\[2\] CLK )
      ( REGF\[11\].RFW.CG\[1\] CLK ) ( REGF\[11\].RFW.CG\[0\] CLK ) ( REGF\[10\].RFW.CG\[3\] CLK ) ( REGF\[10\].RFW.CG\[2\] CLK ) ( REGF\[10\].RFW.CG\[1\] CLK ) ( REGF\[10\].RFW.CG\[0\] CLK ) + USE SIGNAL ;
    - DA[0] ( PIN DA[0] ) ( genblk1.RFW0.BIT\[0\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[0\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[0\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[0\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[0\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[0\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[0\].OBUF1 Z ) + USE SIGNAL ;
    - DA[10] ( PIN DA[10] ) ( genblk1.RFW0.BIT\[10\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[10\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[10\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[10\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[10\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[10\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[10\].OBUF1 Z ) + USE SIGNAL ;
    - DA[11] ( PIN DA[11] ) ( genblk1.RFW0.BIT\[11\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[11\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[11\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[11\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[11\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[11\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[11\].OBUF1 Z ) + USE SIGNAL ;
    - DA[12] ( PIN DA[12] ) ( genblk1.RFW0.BIT\[12\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[12\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[12\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[12\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[12\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[12\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[12\].OBUF1 Z ) + USE SIGNAL ;
    - DA[13] ( PIN DA[13] ) ( genblk1.RFW0.BIT\[13\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[13\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[13\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[13\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[13\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[13\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[13\].OBUF1 Z ) + USE SIGNAL ;
    - DA[14] ( PIN DA[14] ) ( genblk1.RFW0.BIT\[14\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[14\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[14\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[14\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[14\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[14\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[14\].OBUF1 Z ) + USE SIGNAL ;
    - DA[15] ( PIN DA[15] ) ( genblk1.RFW0.BIT\[15\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[15\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[15\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[15\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[15\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[15\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[15\].OBUF1 Z ) + USE SIGNAL ;
    - DA[16] ( PIN DA[16] ) ( genblk1.RFW0.BIT\[16\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[16\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[16\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[16\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[16\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[16\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[16\].OBUF1 Z ) + USE SIGNAL ;
    - DA[17] ( PIN DA[17] ) ( genblk1.RFW0.BIT\[17\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[17\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[17\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[17\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[17\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[17\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[17\].OBUF1 Z ) + USE SIGNAL ;
    - DA[18] ( PIN DA[18] ) ( genblk1.RFW0.BIT\[18\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[18\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[18\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[18\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[18\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[18\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[18\].OBUF1 Z ) + USE SIGNAL ;
    - DA[19] ( PIN DA[19] ) ( genblk1.RFW0.BIT\[19\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[19\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[19\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[19\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[19\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[19\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[19\].OBUF1 Z ) + USE SIGNAL ;
    - DA[1] ( PIN DA[1] ) ( genblk1.RFW0.BIT\[1\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[1\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[1\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[1\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[1\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[1\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[1\].OBUF1 Z ) + USE SIGNAL ;
    - DA[20] ( PIN DA[20] ) ( genblk1.RFW0.BIT\[20\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[20\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[20\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[20\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[20\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[20\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[20\].OBUF1 Z ) + USE SIGNAL ;
    - DA[21] ( PIN DA[21] ) ( genblk1.RFW0.BIT\[21\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[21\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[21\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[21\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[21\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[21\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[21\].OBUF1 Z ) + USE SIGNAL ;
    - DA[22] ( PIN DA[22] ) ( genblk1.RFW0.BIT\[22\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[22\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[22\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[22\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[22\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[22\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[22\].OBUF1 Z ) + USE SIGNAL ;
    - DA[23] ( PIN DA[23] ) ( genblk1.RFW0.BIT\[23\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[23\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[23\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[23\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[23\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[23\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[23\].OBUF1 Z ) + USE SIGNAL ;
    - DA[24] ( PIN DA[24] ) ( genblk1.RFW0.BIT\[24\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[24\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[24\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[24\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[24\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[24\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[24\].OBUF1 Z ) + USE SIGNAL ;
    - DA[25] ( PIN DA[25] ) ( genblk1.RFW0.BIT\[25\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[25\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[25\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[25\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[25\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[25\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[25\].OBUF1 Z ) + USE SIGNAL ;
    - DA[26] ( PIN DA[26] ) ( genblk1.RFW0.BIT\[26\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[26\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[26\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[26\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[26\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[26\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[26\].OBUF1 Z ) + USE SIGNAL ;
    - DA[27] ( PIN DA[27] ) ( genblk1.RFW0.BIT\[27\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[27\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[27\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[27\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[27\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[27\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[27\].OBUF1 Z ) + USE SIGNAL ;
    - DA[28] ( PIN DA[28] ) ( genblk1.RFW0.BIT\[28\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[28\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[28\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[28\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[28\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[28\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[28\].OBUF1 Z ) + USE SIGNAL ;
    - DA[29] ( PIN DA[29] ) ( genblk1.RFW0.BIT\[29\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[29\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[29\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[29\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[29\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[29\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[29\].OBUF1 Z ) + USE SIGNAL ;
    - DA[2] ( PIN DA[2] ) ( genblk1.RFW0.BIT\[2\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[2\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[2\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[2\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[2\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[2\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[2\].OBUF1 Z ) + USE SIGNAL ;
    - DA[30] ( PIN DA[30] ) ( genblk1.RFW0.BIT\[30\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[30\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[30\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[30\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[30\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[30\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[30\].OBUF1 Z ) + USE SIGNAL ;
    - DA[31] ( PIN DA[31] ) ( genblk1.RFW0.BIT\[31\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[31\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[31\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[31\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[31\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[31\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[31\].OBUF1 Z ) + USE SIGNAL ;
    - DA[3] ( PIN DA[3] ) ( genblk1.RFW0.BIT\[3\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[3\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[3\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[3\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[3\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[3\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[3\].OBUF1 Z ) + USE SIGNAL ;
    - DA[4] ( PIN DA[4] ) ( genblk1.RFW0.BIT\[4\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[4\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[4\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[4\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[4\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[4\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[4\].OBUF1 Z ) + USE SIGNAL ;
    - DA[5] ( PIN DA[5] ) ( genblk1.RFW0.BIT\[5\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[5\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[5\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[5\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[5\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[5\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[5\].OBUF1 Z ) + USE SIGNAL ;
    - DA[6] ( PIN DA[6] ) ( genblk1.RFW0.BIT\[6\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[6\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[6\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[6\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[6\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[6\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[6\].OBUF1 Z ) + USE SIGNAL ;
    - DA[7] ( PIN DA[7] ) ( genblk1.RFW0.BIT\[7\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[7\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[7\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[7\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[7\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[7\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[7\].OBUF1 Z ) + USE SIGNAL ;
    - DA[8] ( PIN DA[8] ) ( genblk1.RFW0.BIT\[8\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[8\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[8\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[8\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[8\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[8\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[8\].OBUF1 Z ) + USE SIGNAL ;
    - DA[9] ( PIN DA[9] ) ( genblk1.RFW0.BIT\[9\].OBUF1 Z ) ( REGF\[9\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[8\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[7\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[6\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[5\].RFW.BIT\[9\].OBUF1 Z )
      ( REGF\[4\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[3\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[31\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[30\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[2\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[29\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[28\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[27\].RFW.BIT\[9\].OBUF1 Z )
      ( REGF\[26\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[25\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[24\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[23\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[22\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[21\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[20\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[1\].RFW.BIT\[9\].OBUF1 Z )
      ( REGF\[19\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[18\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[17\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[16\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[15\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[14\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[13\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[12\].RFW.BIT\[9\].OBUF1 Z )
      ( REGF\[11\].RFW.BIT\[9\].OBUF1 Z ) ( REGF\[10\].RFW.BIT\[9\].OBUF1 Z ) + USE SIGNAL ;
    - DB[0] ( PIN DB[0] ) ( genblk1.RFW0.BIT\[0\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[0\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[0\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[0\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[0\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[0\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[0\].OBUF2 Z ) + USE SIGNAL ;
    - DB[10] ( PIN DB[10] ) ( genblk1.RFW0.BIT\[10\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[10\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[10\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[10\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[10\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[10\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[10\].OBUF2 Z ) + USE SIGNAL ;
    - DB[11] ( PIN DB[11] ) ( genblk1.RFW0.BIT\[11\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[11\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[11\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[11\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[11\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[11\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[11\].OBUF2 Z ) + USE SIGNAL ;
    - DB[12] ( PIN DB[12] ) ( genblk1.RFW0.BIT\[12\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[12\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[12\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[12\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[12\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[12\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[12\].OBUF2 Z ) + USE SIGNAL ;
    - DB[13] ( PIN DB[13] ) ( genblk1.RFW0.BIT\[13\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[13\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[13\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[13\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[13\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[13\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[13\].OBUF2 Z ) + USE SIGNAL ;
    - DB[14] ( PIN DB[14] ) ( genblk1.RFW0.BIT\[14\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[14\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[14\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[14\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[14\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[14\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[14\].OBUF2 Z ) + USE SIGNAL ;
    - DB[15] ( PIN DB[15] ) ( genblk1.RFW0.BIT\[15\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[15\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[15\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[15\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[15\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[15\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[15\].OBUF2 Z ) + USE SIGNAL ;
    - DB[16] ( PIN DB[16] ) ( genblk1.RFW0.BIT\[16\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[16\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[16\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[16\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[16\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[16\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[16\].OBUF2 Z ) + USE SIGNAL ;
    - DB[17] ( PIN DB[17] ) ( genblk1.RFW0.BIT\[17\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[17\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[17\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[17\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[17\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[17\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[17\].OBUF2 Z ) + USE SIGNAL ;
    - DB[18] ( PIN DB[18] ) ( genblk1.RFW0.BIT\[18\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[18\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[18\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[18\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[18\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[18\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[18\].OBUF2 Z ) + USE SIGNAL ;
    - DB[19] ( PIN DB[19] ) ( genblk1.RFW0.BIT\[19\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[19\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[19\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[19\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[19\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[19\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[19\].OBUF2 Z ) + USE SIGNAL ;
    - DB[1] ( PIN DB[1] ) ( genblk1.RFW0.BIT\[1\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[1\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[1\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[1\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[1\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[1\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[1\].OBUF2 Z ) + USE SIGNAL ;
    - DB[20] ( PIN DB[20] ) ( genblk1.RFW0.BIT\[20\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[20\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[20\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[20\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[20\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[20\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[20\].OBUF2 Z ) + USE SIGNAL ;
    - DB[21] ( PIN DB[21] ) ( genblk1.RFW0.BIT\[21\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[21\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[21\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[21\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[21\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[21\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[21\].OBUF2 Z ) + USE SIGNAL ;
    - DB[22] ( PIN DB[22] ) ( genblk1.RFW0.BIT\[22\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[22\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[22\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[22\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[22\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[22\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[22\].OBUF2 Z ) + USE SIGNAL ;
    - DB[23] ( PIN DB[23] ) ( genblk1.RFW0.BIT\[23\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[23\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[23\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[23\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[23\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[23\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[23\].OBUF2 Z ) + USE SIGNAL ;
    - DB[24] ( PIN DB[24] ) ( genblk1.RFW0.BIT\[24\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[24\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[24\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[24\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[24\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[24\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[24\].OBUF2 Z ) + USE SIGNAL ;
    - DB[25] ( PIN DB[25] ) ( genblk1.RFW0.BIT\[25\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[25\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[25\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[25\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[25\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[25\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[25\].OBUF2 Z ) + USE SIGNAL ;
    - DB[26] ( PIN DB[26] ) ( genblk1.RFW0.BIT\[26\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[26\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[26\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[26\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[26\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[26\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[26\].OBUF2 Z ) + USE SIGNAL ;
    - DB[27] ( PIN DB[27] ) ( genblk1.RFW0.BIT\[27\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[27\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[27\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[27\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[27\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[27\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[27\].OBUF2 Z ) + USE SIGNAL ;
    - DB[28] ( PIN DB[28] ) ( genblk1.RFW0.BIT\[28\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[28\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[28\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[28\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[28\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[28\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[28\].OBUF2 Z ) + USE SIGNAL ;
    - DB[29] ( PIN DB[29] ) ( genblk1.RFW0.BIT\[29\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[29\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[29\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[29\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[29\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[29\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[29\].OBUF2 Z ) + USE SIGNAL ;
    - DB[2] ( PIN DB[2] ) ( genblk1.RFW0.BIT\[2\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[2\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[2\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[2\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[2\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[2\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[2\].OBUF2 Z ) + USE SIGNAL ;
    - DB[30] ( PIN DB[30] ) ( genblk1.RFW0.BIT\[30\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[30\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[30\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[30\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[30\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[30\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[30\].OBUF2 Z ) + USE SIGNAL ;
    - DB[31] ( PIN DB[31] ) ( genblk1.RFW0.BIT\[31\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[31\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[31\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[31\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[31\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[31\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[31\].OBUF2 Z ) + USE SIGNAL ;
    - DB[3] ( PIN DB[3] ) ( genblk1.RFW0.BIT\[3\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[3\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[3\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[3\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[3\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[3\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[3\].OBUF2 Z ) + USE SIGNAL ;
    - DB[4] ( PIN DB[4] ) ( genblk1.RFW0.BIT\[4\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[4\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[4\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[4\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[4\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[4\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[4\].OBUF2 Z ) + USE SIGNAL ;
    - DB[5] ( PIN DB[5] ) ( genblk1.RFW0.BIT\[5\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[5\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[5\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[5\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[5\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[5\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[5\].OBUF2 Z ) + USE SIGNAL ;
    - DB[6] ( PIN DB[6] ) ( genblk1.RFW0.BIT\[6\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[6\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[6\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[6\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[6\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[6\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[6\].OBUF2 Z ) + USE SIGNAL ;
    - DB[7] ( PIN DB[7] ) ( genblk1.RFW0.BIT\[7\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[7\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[7\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[7\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[7\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[7\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[7\].OBUF2 Z ) + USE SIGNAL ;
    - DB[8] ( PIN DB[8] ) ( genblk1.RFW0.BIT\[8\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[8\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[8\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[8\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[8\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[8\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[8\].OBUF2 Z ) + USE SIGNAL ;
    - DB[9] ( PIN DB[9] ) ( genblk1.RFW0.BIT\[9\].OBUF2 Z ) ( REGF\[9\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[8\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[7\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[6\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[5\].RFW.BIT\[9\].OBUF2 Z )
      ( REGF\[4\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[3\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[31\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[30\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[2\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[29\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[28\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[27\].RFW.BIT\[9\].OBUF2 Z )
      ( REGF\[26\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[25\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[24\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[23\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[22\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[21\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[20\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[1\].RFW.BIT\[9\].OBUF2 Z )
      ( REGF\[19\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[18\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[17\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[16\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[15\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[14\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[13\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[12\].RFW.BIT\[9\].OBUF2 Z )
      ( REGF\[11\].RFW.BIT\[9\].OBUF2 Z ) ( REGF\[10\].RFW.BIT\[9\].OBUF2 Z ) + USE SIGNAL ;
    - DEC0.D.EN ( DEC0.TIE HI ) ( DEC0.D.AND3 C ) ( DEC0.D.AND2 C ) ( DEC0.D.AND1 C ) ( DEC0.D.AND0 C_N ) + USE SIGNAL ;
    - DEC0.D0.A_buf\[0\] ( DEC0.D0.AND7 A ) ( DEC0.D0.AND6 A_N ) ( DEC0.D0.AND5 B ) ( DEC0.D0.AND4 A_N ) ( DEC0.D0.AND3 C ) ( DEC0.D0.AND2 B_N ) ( DEC0.D0.AND1 C )
      ( DEC0.D0.AND0 A ) ( DEC0.D0.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC0.D0.A_buf\[1\] ( DEC0.D0.AND7 B ) ( DEC0.D0.AND6 B ) ( DEC0.D0.AND5 A_N ) ( DEC0.D0.AND4 B_N ) ( DEC0.D0.AND3 B ) ( DEC0.D0.AND2 C ) ( DEC0.D0.AND1 B_N )
      ( DEC0.D0.AND0 B ) ( DEC0.D0.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC0.D0.A_buf\[2\] ( DEC0.D0.AND7 C ) ( DEC0.D0.AND6 C ) ( DEC0.D0.AND5 C ) ( DEC0.D0.AND4 C ) ( DEC0.D0.AND3 A_N ) ( DEC0.D0.AND2 A_N ) ( DEC0.D0.AND1 A_N )
      ( DEC0.D0.AND0 C ) ( DEC0.D0.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC0.D0.EN ( DEC0.D0.ENBUF A ) ( DEC0.D.AND0 Y ) + USE SIGNAL ;
    - DEC0.D0.EN_buf ( DEC0.D0.ENBUF X ) ( DEC0.D0.AND7 D ) ( DEC0.D0.AND6 D ) ( DEC0.D0.AND5 D ) ( DEC0.D0.AND4 D ) ( DEC0.D0.AND3 D ) ( DEC0.D0.AND2 D )
      ( DEC0.D0.AND1 D ) ( DEC0.D0.AND0 D_N ) + USE SIGNAL ;
    - DEC0.D1.A_buf\[0\] ( DEC0.D1.AND7 A ) ( DEC0.D1.AND6 A_N ) ( DEC0.D1.AND5 B ) ( DEC0.D1.AND4 A_N ) ( DEC0.D1.AND3 C ) ( DEC0.D1.AND2 B_N ) ( DEC0.D1.AND1 C )
      ( DEC0.D1.AND0 A ) ( DEC0.D1.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC0.D1.A_buf\[1\] ( DEC0.D1.AND7 B ) ( DEC0.D1.AND6 B ) ( DEC0.D1.AND5 A_N ) ( DEC0.D1.AND4 B_N ) ( DEC0.D1.AND3 B ) ( DEC0.D1.AND2 C ) ( DEC0.D1.AND1 B_N )
      ( DEC0.D1.AND0 B ) ( DEC0.D1.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC0.D1.A_buf\[2\] ( DEC0.D1.AND7 C ) ( DEC0.D1.AND6 C ) ( DEC0.D1.AND5 C ) ( DEC0.D1.AND4 C ) ( DEC0.D1.AND3 A_N ) ( DEC0.D1.AND2 A_N ) ( DEC0.D1.AND1 A_N )
      ( DEC0.D1.AND0 C ) ( DEC0.D1.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC0.D1.EN ( DEC0.D1.ENBUF A ) ( DEC0.D.AND1 X ) + USE SIGNAL ;
    - DEC0.D1.EN_buf ( DEC0.D1.ENBUF X ) ( DEC0.D1.AND7 D ) ( DEC0.D1.AND6 D ) ( DEC0.D1.AND5 D ) ( DEC0.D1.AND4 D ) ( DEC0.D1.AND3 D ) ( DEC0.D1.AND2 D )
      ( DEC0.D1.AND1 D ) ( DEC0.D1.AND0 D_N ) + USE SIGNAL ;
    - DEC0.D2.A_buf\[0\] ( DEC0.D2.AND7 A ) ( DEC0.D2.AND6 A_N ) ( DEC0.D2.AND5 B ) ( DEC0.D2.AND4 A_N ) ( DEC0.D2.AND3 C ) ( DEC0.D2.AND2 B_N ) ( DEC0.D2.AND1 C )
      ( DEC0.D2.AND0 A ) ( DEC0.D2.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC0.D2.A_buf\[1\] ( DEC0.D2.AND7 B ) ( DEC0.D2.AND6 B ) ( DEC0.D2.AND5 A_N ) ( DEC0.D2.AND4 B_N ) ( DEC0.D2.AND3 B ) ( DEC0.D2.AND2 C ) ( DEC0.D2.AND1 B_N )
      ( DEC0.D2.AND0 B ) ( DEC0.D2.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC0.D2.A_buf\[2\] ( DEC0.D2.AND7 C ) ( DEC0.D2.AND6 C ) ( DEC0.D2.AND5 C ) ( DEC0.D2.AND4 C ) ( DEC0.D2.AND3 A_N ) ( DEC0.D2.AND2 A_N ) ( DEC0.D2.AND1 A_N )
      ( DEC0.D2.AND0 C ) ( DEC0.D2.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC0.D2.EN ( DEC0.D2.ENBUF A ) ( DEC0.D.AND2 X ) + USE SIGNAL ;
    - DEC0.D2.EN_buf ( DEC0.D2.ENBUF X ) ( DEC0.D2.AND7 D ) ( DEC0.D2.AND6 D ) ( DEC0.D2.AND5 D ) ( DEC0.D2.AND4 D ) ( DEC0.D2.AND3 D ) ( DEC0.D2.AND2 D )
      ( DEC0.D2.AND1 D ) ( DEC0.D2.AND0 D_N ) + USE SIGNAL ;
    - DEC0.D3.A_buf\[0\] ( DEC0.D3.AND7 A ) ( DEC0.D3.AND6 A_N ) ( DEC0.D3.AND5 B ) ( DEC0.D3.AND4 A_N ) ( DEC0.D3.AND3 C ) ( DEC0.D3.AND2 B_N ) ( DEC0.D3.AND1 C )
      ( DEC0.D3.AND0 A ) ( DEC0.D3.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC0.D3.A_buf\[1\] ( DEC0.D3.AND7 B ) ( DEC0.D3.AND6 B ) ( DEC0.D3.AND5 A_N ) ( DEC0.D3.AND4 B_N ) ( DEC0.D3.AND3 B ) ( DEC0.D3.AND2 C ) ( DEC0.D3.AND1 B_N )
      ( DEC0.D3.AND0 B ) ( DEC0.D3.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC0.D3.A_buf\[2\] ( DEC0.D3.AND7 C ) ( DEC0.D3.AND6 C ) ( DEC0.D3.AND5 C ) ( DEC0.D3.AND4 C ) ( DEC0.D3.AND3 A_N ) ( DEC0.D3.AND2 A_N ) ( DEC0.D3.AND1 A_N )
      ( DEC0.D3.AND0 C ) ( DEC0.D3.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC0.D3.EN ( DEC0.D3.ENBUF A ) ( DEC0.D.AND3 X ) + USE SIGNAL ;
    - DEC0.D3.EN_buf ( DEC0.D3.ENBUF X ) ( DEC0.D3.AND7 D ) ( DEC0.D3.AND6 D ) ( DEC0.D3.AND5 D ) ( DEC0.D3.AND4 D ) ( DEC0.D3.AND3 D ) ( DEC0.D3.AND2 D )
      ( DEC0.D3.AND1 D ) ( DEC0.D3.AND0 D_N ) + USE SIGNAL ;
    - DEC1.D.EN ( DEC1.TIE HI ) ( DEC1.D.AND3 C ) ( DEC1.D.AND2 C ) ( DEC1.D.AND1 C ) ( DEC1.D.AND0 C_N ) + USE SIGNAL ;
    - DEC1.D0.A_buf\[0\] ( DEC1.D0.AND7 A ) ( DEC1.D0.AND6 A_N ) ( DEC1.D0.AND5 B ) ( DEC1.D0.AND4 A_N ) ( DEC1.D0.AND3 C ) ( DEC1.D0.AND2 B_N ) ( DEC1.D0.AND1 C )
      ( DEC1.D0.AND0 A ) ( DEC1.D0.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC1.D0.A_buf\[1\] ( DEC1.D0.AND7 B ) ( DEC1.D0.AND6 B ) ( DEC1.D0.AND5 A_N ) ( DEC1.D0.AND4 B_N ) ( DEC1.D0.AND3 B ) ( DEC1.D0.AND2 C ) ( DEC1.D0.AND1 B_N )
      ( DEC1.D0.AND0 B ) ( DEC1.D0.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC1.D0.A_buf\[2\] ( DEC1.D0.AND7 C ) ( DEC1.D0.AND6 C ) ( DEC1.D0.AND5 C ) ( DEC1.D0.AND4 C ) ( DEC1.D0.AND3 A_N ) ( DEC1.D0.AND2 A_N ) ( DEC1.D0.AND1 A_N )
      ( DEC1.D0.AND0 C ) ( DEC1.D0.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC1.D0.EN ( DEC1.D0.ENBUF A ) ( DEC1.D.AND0 Y ) + USE SIGNAL ;
    - DEC1.D0.EN_buf ( DEC1.D0.ENBUF X ) ( DEC1.D0.AND7 D ) ( DEC1.D0.AND6 D ) ( DEC1.D0.AND5 D ) ( DEC1.D0.AND4 D ) ( DEC1.D0.AND3 D ) ( DEC1.D0.AND2 D )
      ( DEC1.D0.AND1 D ) ( DEC1.D0.AND0 D_N ) + USE SIGNAL ;
    - DEC1.D1.A_buf\[0\] ( DEC1.D1.AND7 A ) ( DEC1.D1.AND6 A_N ) ( DEC1.D1.AND5 B ) ( DEC1.D1.AND4 A_N ) ( DEC1.D1.AND3 C ) ( DEC1.D1.AND2 B_N ) ( DEC1.D1.AND1 C )
      ( DEC1.D1.AND0 A ) ( DEC1.D1.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC1.D1.A_buf\[1\] ( DEC1.D1.AND7 B ) ( DEC1.D1.AND6 B ) ( DEC1.D1.AND5 A_N ) ( DEC1.D1.AND4 B_N ) ( DEC1.D1.AND3 B ) ( DEC1.D1.AND2 C ) ( DEC1.D1.AND1 B_N )
      ( DEC1.D1.AND0 B ) ( DEC1.D1.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC1.D1.A_buf\[2\] ( DEC1.D1.AND7 C ) ( DEC1.D1.AND6 C ) ( DEC1.D1.AND5 C ) ( DEC1.D1.AND4 C ) ( DEC1.D1.AND3 A_N ) ( DEC1.D1.AND2 A_N ) ( DEC1.D1.AND1 A_N )
      ( DEC1.D1.AND0 C ) ( DEC1.D1.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC1.D1.EN ( DEC1.D1.ENBUF A ) ( DEC1.D.AND1 X ) + USE SIGNAL ;
    - DEC1.D1.EN_buf ( DEC1.D1.ENBUF X ) ( DEC1.D1.AND7 D ) ( DEC1.D1.AND6 D ) ( DEC1.D1.AND5 D ) ( DEC1.D1.AND4 D ) ( DEC1.D1.AND3 D ) ( DEC1.D1.AND2 D )
      ( DEC1.D1.AND1 D ) ( DEC1.D1.AND0 D_N ) + USE SIGNAL ;
    - DEC1.D2.A_buf\[0\] ( DEC1.D2.AND7 A ) ( DEC1.D2.AND6 A_N ) ( DEC1.D2.AND5 B ) ( DEC1.D2.AND4 A_N ) ( DEC1.D2.AND3 C ) ( DEC1.D2.AND2 B_N ) ( DEC1.D2.AND1 C )
      ( DEC1.D2.AND0 A ) ( DEC1.D2.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC1.D2.A_buf\[1\] ( DEC1.D2.AND7 B ) ( DEC1.D2.AND6 B ) ( DEC1.D2.AND5 A_N ) ( DEC1.D2.AND4 B_N ) ( DEC1.D2.AND3 B ) ( DEC1.D2.AND2 C ) ( DEC1.D2.AND1 B_N )
      ( DEC1.D2.AND0 B ) ( DEC1.D2.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC1.D2.A_buf\[2\] ( DEC1.D2.AND7 C ) ( DEC1.D2.AND6 C ) ( DEC1.D2.AND5 C ) ( DEC1.D2.AND4 C ) ( DEC1.D2.AND3 A_N ) ( DEC1.D2.AND2 A_N ) ( DEC1.D2.AND1 A_N )
      ( DEC1.D2.AND0 C ) ( DEC1.D2.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC1.D2.EN ( DEC1.D2.ENBUF A ) ( DEC1.D.AND2 X ) + USE SIGNAL ;
    - DEC1.D2.EN_buf ( DEC1.D2.ENBUF X ) ( DEC1.D2.AND7 D ) ( DEC1.D2.AND6 D ) ( DEC1.D2.AND5 D ) ( DEC1.D2.AND4 D ) ( DEC1.D2.AND3 D ) ( DEC1.D2.AND2 D )
      ( DEC1.D2.AND1 D ) ( DEC1.D2.AND0 D_N ) + USE SIGNAL ;
    - DEC1.D3.A_buf\[0\] ( DEC1.D3.AND7 A ) ( DEC1.D3.AND6 A_N ) ( DEC1.D3.AND5 B ) ( DEC1.D3.AND4 A_N ) ( DEC1.D3.AND3 C ) ( DEC1.D3.AND2 B_N ) ( DEC1.D3.AND1 C )
      ( DEC1.D3.AND0 A ) ( DEC1.D3.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC1.D3.A_buf\[1\] ( DEC1.D3.AND7 B ) ( DEC1.D3.AND6 B ) ( DEC1.D3.AND5 A_N ) ( DEC1.D3.AND4 B_N ) ( DEC1.D3.AND3 B ) ( DEC1.D3.AND2 C ) ( DEC1.D3.AND1 B_N )
      ( DEC1.D3.AND0 B ) ( DEC1.D3.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC1.D3.A_buf\[2\] ( DEC1.D3.AND7 C ) ( DEC1.D3.AND6 C ) ( DEC1.D3.AND5 C ) ( DEC1.D3.AND4 C ) ( DEC1.D3.AND3 A_N ) ( DEC1.D3.AND2 A_N ) ( DEC1.D3.AND1 A_N )
      ( DEC1.D3.AND0 C ) ( DEC1.D3.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC1.D3.EN ( DEC1.D3.ENBUF A ) ( DEC1.D.AND3 X ) + USE SIGNAL ;
    - DEC1.D3.EN_buf ( DEC1.D3.ENBUF X ) ( DEC1.D3.AND7 D ) ( DEC1.D3.AND6 D ) ( DEC1.D3.AND5 D ) ( DEC1.D3.AND4 D ) ( DEC1.D3.AND3 D ) ( DEC1.D3.AND2 D )
      ( DEC1.D3.AND1 D ) ( DEC1.D3.AND0 D_N ) + USE SIGNAL ;
    - DEC2.D.EN ( DEC2.TIE HI ) ( DEC2.D.AND3 C ) ( DEC2.D.AND2 C ) ( DEC2.D.AND1 C ) ( DEC2.D.AND0 C_N ) + USE SIGNAL ;
    - DEC2.D0.A_buf\[0\] ( DEC2.D0.AND7 A ) ( DEC2.D0.AND6 A_N ) ( DEC2.D0.AND5 B ) ( DEC2.D0.AND4 A_N ) ( DEC2.D0.AND3 C ) ( DEC2.D0.AND2 B_N ) ( DEC2.D0.AND1 C )
      ( DEC2.D0.AND0 A ) ( DEC2.D0.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC2.D0.A_buf\[1\] ( DEC2.D0.AND7 B ) ( DEC2.D0.AND6 B ) ( DEC2.D0.AND5 A_N ) ( DEC2.D0.AND4 B_N ) ( DEC2.D0.AND3 B ) ( DEC2.D0.AND2 C ) ( DEC2.D0.AND1 B_N )
      ( DEC2.D0.AND0 B ) ( DEC2.D0.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC2.D0.A_buf\[2\] ( DEC2.D0.AND7 C ) ( DEC2.D0.AND6 C ) ( DEC2.D0.AND5 C ) ( DEC2.D0.AND4 C ) ( DEC2.D0.AND3 A_N ) ( DEC2.D0.AND2 A_N ) ( DEC2.D0.AND1 A_N )
      ( DEC2.D0.AND0 C ) ( DEC2.D0.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC2.D0.EN ( DEC2.D0.ENBUF A ) ( DEC2.D.AND0 Y ) + USE SIGNAL ;
    - DEC2.D0.EN_buf ( DEC2.D0.ENBUF X ) ( DEC2.D0.AND7 D ) ( DEC2.D0.AND6 D ) ( DEC2.D0.AND5 D ) ( DEC2.D0.AND4 D ) ( DEC2.D0.AND3 D ) ( DEC2.D0.AND2 D )
      ( DEC2.D0.AND1 D ) ( DEC2.D0.AND0 D_N ) + USE SIGNAL ;
    - DEC2.D1.A_buf\[0\] ( DEC2.D1.AND7 A ) ( DEC2.D1.AND6 A_N ) ( DEC2.D1.AND5 B ) ( DEC2.D1.AND4 A_N ) ( DEC2.D1.AND3 C ) ( DEC2.D1.AND2 B_N ) ( DEC2.D1.AND1 C )
      ( DEC2.D1.AND0 A ) ( DEC2.D1.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC2.D1.A_buf\[1\] ( DEC2.D1.AND7 B ) ( DEC2.D1.AND6 B ) ( DEC2.D1.AND5 A_N ) ( DEC2.D1.AND4 B_N ) ( DEC2.D1.AND3 B ) ( DEC2.D1.AND2 C ) ( DEC2.D1.AND1 B_N )
      ( DEC2.D1.AND0 B ) ( DEC2.D1.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC2.D1.A_buf\[2\] ( DEC2.D1.AND7 C ) ( DEC2.D1.AND6 C ) ( DEC2.D1.AND5 C ) ( DEC2.D1.AND4 C ) ( DEC2.D1.AND3 A_N ) ( DEC2.D1.AND2 A_N ) ( DEC2.D1.AND1 A_N )
      ( DEC2.D1.AND0 C ) ( DEC2.D1.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC2.D1.EN ( DEC2.D1.ENBUF A ) ( DEC2.D.AND1 X ) + USE SIGNAL ;
    - DEC2.D1.EN_buf ( DEC2.D1.ENBUF X ) ( DEC2.D1.AND7 D ) ( DEC2.D1.AND6 D ) ( DEC2.D1.AND5 D ) ( DEC2.D1.AND4 D ) ( DEC2.D1.AND3 D ) ( DEC2.D1.AND2 D )
      ( DEC2.D1.AND1 D ) ( DEC2.D1.AND0 D_N ) + USE SIGNAL ;
    - DEC2.D2.A_buf\[0\] ( DEC2.D2.AND7 A ) ( DEC2.D2.AND6 A_N ) ( DEC2.D2.AND5 B ) ( DEC2.D2.AND4 A_N ) ( DEC2.D2.AND3 C ) ( DEC2.D2.AND2 B_N ) ( DEC2.D2.AND1 C )
      ( DEC2.D2.AND0 A ) ( DEC2.D2.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC2.D2.A_buf\[1\] ( DEC2.D2.AND7 B ) ( DEC2.D2.AND6 B ) ( DEC2.D2.AND5 A_N ) ( DEC2.D2.AND4 B_N ) ( DEC2.D2.AND3 B ) ( DEC2.D2.AND2 C ) ( DEC2.D2.AND1 B_N )
      ( DEC2.D2.AND0 B ) ( DEC2.D2.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC2.D2.A_buf\[2\] ( DEC2.D2.AND7 C ) ( DEC2.D2.AND6 C ) ( DEC2.D2.AND5 C ) ( DEC2.D2.AND4 C ) ( DEC2.D2.AND3 A_N ) ( DEC2.D2.AND2 A_N ) ( DEC2.D2.AND1 A_N )
      ( DEC2.D2.AND0 C ) ( DEC2.D2.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC2.D2.EN ( DEC2.D2.ENBUF A ) ( DEC2.D.AND2 X ) + USE SIGNAL ;
    - DEC2.D2.EN_buf ( DEC2.D2.ENBUF X ) ( DEC2.D2.AND7 D ) ( DEC2.D2.AND6 D ) ( DEC2.D2.AND5 D ) ( DEC2.D2.AND4 D ) ( DEC2.D2.AND3 D ) ( DEC2.D2.AND2 D )
      ( DEC2.D2.AND1 D ) ( DEC2.D2.AND0 D_N ) + USE SIGNAL ;
    - DEC2.D3.A_buf\[0\] ( DEC2.D3.AND7 A ) ( DEC2.D3.AND6 A_N ) ( DEC2.D3.AND5 B ) ( DEC2.D3.AND4 A_N ) ( DEC2.D3.AND3 C ) ( DEC2.D3.AND2 B_N ) ( DEC2.D3.AND1 C )
      ( DEC2.D3.AND0 A ) ( DEC2.D3.ABUF\[0\] X ) + USE SIGNAL ;
    - DEC2.D3.A_buf\[1\] ( DEC2.D3.AND7 B ) ( DEC2.D3.AND6 B ) ( DEC2.D3.AND5 A_N ) ( DEC2.D3.AND4 B_N ) ( DEC2.D3.AND3 B ) ( DEC2.D3.AND2 C ) ( DEC2.D3.AND1 B_N )
      ( DEC2.D3.AND0 B ) ( DEC2.D3.ABUF\[1\] X ) + USE SIGNAL ;
    - DEC2.D3.A_buf\[2\] ( DEC2.D3.AND7 C ) ( DEC2.D3.AND6 C ) ( DEC2.D3.AND5 C ) ( DEC2.D3.AND4 C ) ( DEC2.D3.AND3 A_N ) ( DEC2.D3.AND2 A_N ) ( DEC2.D3.AND1 A_N )
      ( DEC2.D3.AND0 C ) ( DEC2.D3.ABUF\[2\] X ) + USE SIGNAL ;
    - DEC2.D3.EN ( DEC2.D3.ENBUF A ) ( DEC2.D.AND3 X ) + USE SIGNAL ;
    - DEC2.D3.EN_buf ( DEC2.D3.ENBUF X ) ( DEC2.D3.AND7 D ) ( DEC2.D3.AND6 D ) ( DEC2.D3.AND5 D ) ( DEC2.D3.AND4 D ) ( DEC2.D3.AND3 D ) ( DEC2.D3.AND2 D )
      ( DEC2.D3.AND1 D ) ( DEC2.D3.AND0 D_N ) + USE SIGNAL ;
    - DW[0] ( PIN DW[0] ) ( REGF\[9\].RFW.BIT\[0\].FF D ) ( REGF\[8\].RFW.BIT\[0\].FF D ) ( REGF\[7\].RFW.BIT\[0\].FF D ) ( REGF\[6\].RFW.BIT\[0\].FF D ) ( REGF\[5\].RFW.BIT\[0\].FF D ) ( REGF\[4\].RFW.BIT\[0\].FF D )
      ( REGF\[3\].RFW.BIT\[0\].FF D ) ( REGF\[31\].RFW.BIT\[0\].FF D ) ( REGF\[30\].RFW.BIT\[0\].FF D ) ( REGF\[2\].RFW.BIT\[0\].FF D ) ( REGF\[29\].RFW.BIT\[0\].FF D ) ( REGF\[28\].RFW.BIT\[0\].FF D ) ( REGF\[27\].RFW.BIT\[0\].FF D ) ( REGF\[26\].RFW.BIT\[0\].FF D )
      ( REGF\[25\].RFW.BIT\[0\].FF D ) ( REGF\[24\].RFW.BIT\[0\].FF D ) ( REGF\[23\].RFW.BIT\[0\].FF D ) ( REGF\[22\].RFW.BIT\[0\].FF D ) ( REGF\[21\].RFW.BIT\[0\].FF D ) ( REGF\[20\].RFW.BIT\[0\].FF D ) ( REGF\[1\].RFW.BIT\[0\].FF D ) ( REGF\[19\].RFW.BIT\[0\].FF D )
      ( REGF\[18\].RFW.BIT\[0\].FF D ) ( REGF\[17\].RFW.BIT\[0\].FF D ) ( REGF\[16\].RFW.BIT\[0\].FF D ) ( REGF\[15\].RFW.BIT\[0\].FF D ) ( REGF\[14\].RFW.BIT\[0\].FF D ) ( REGF\[13\].RFW.BIT\[0\].FF D ) ( REGF\[12\].RFW.BIT\[0\].FF D ) ( REGF\[11\].RFW.BIT\[0\].FF D )
      ( REGF\[10\].RFW.BIT\[0\].FF D ) + USE SIGNAL ;
    - DW[10] ( PIN DW[10] ) ( REGF\[9\].RFW.BIT\[10\].FF D ) ( REGF\[8\].RFW.BIT\[10\].FF D ) ( REGF\[7\].RFW.BIT\[10\].FF D ) ( REGF\[6\].RFW.BIT\[10\].FF D ) ( REGF\[5\].RFW.BIT\[10\].FF D ) ( REGF\[4\].RFW.BIT\[10\].FF D )
      ( REGF\[3\].RFW.BIT\[10\].FF D ) ( REGF\[31\].RFW.BIT\[10\].FF D ) ( REGF\[30\].RFW.BIT\[10\].FF D ) ( REGF\[2\].RFW.BIT\[10\].FF D ) ( REGF\[29\].RFW.BIT\[10\].FF D ) ( REGF\[28\].RFW.BIT\[10\].FF D ) ( REGF\[27\].RFW.BIT\[10\].FF D ) ( REGF\[26\].RFW.BIT\[10\].FF D )
      ( REGF\[25\].RFW.BIT\[10\].FF D ) ( REGF\[24\].RFW.BIT\[10\].FF D ) ( REGF\[23\].RFW.BIT\[10\].FF D ) ( REGF\[22\].RFW.BIT\[10\].FF D ) ( REGF\[21\].RFW.BIT\[10\].FF D ) ( REGF\[20\].RFW.BIT\[10\].FF D ) ( REGF\[1\].RFW.BIT\[10\].FF D ) ( REGF\[19\].RFW.BIT\[10\].FF D )
      ( REGF\[18\].RFW.BIT\[10\].FF D ) ( REGF\[17\].RFW.BIT\[10\].FF D ) ( REGF\[16\].RFW.BIT\[10\].FF D ) ( REGF\[15\].RFW.BIT\[10\].FF D ) ( REGF\[14\].RFW.BIT\[10\].FF D ) ( REGF\[13\].RFW.BIT\[10\].FF D ) ( REGF\[12\].RFW.BIT\[10\].FF D ) ( REGF\[11\].RFW.BIT\[10\].FF D )
      ( REGF\[10\].RFW.BIT\[10\].FF D ) + USE SIGNAL ;
    - DW[11] ( PIN DW[11] ) ( REGF\[9\].RFW.BIT\[11\].FF D ) ( REGF\[8\].RFW.BIT\[11\].FF D ) ( REGF\[7\].RFW.BIT\[11\].FF D ) ( REGF\[6\].RFW.BIT\[11\].FF D ) ( REGF\[5\].RFW.BIT\[11\].FF D ) ( REGF\[4\].RFW.BIT\[11\].FF D )
      ( REGF\[3\].RFW.BIT\[11\].FF D ) ( REGF\[31\].RFW.BIT\[11\].FF D ) ( REGF\[30\].RFW.BIT\[11\].FF D ) ( REGF\[2\].RFW.BIT\[11\].FF D ) ( REGF\[29\].RFW.BIT\[11\].FF D ) ( REGF\[28\].RFW.BIT\[11\].FF D ) ( REGF\[27\].RFW.BIT\[11\].FF D ) ( REGF\[26\].RFW.BIT\[11\].FF D )
      ( REGF\[25\].RFW.BIT\[11\].FF D ) ( REGF\[24\].RFW.BIT\[11\].FF D ) ( REGF\[23\].RFW.BIT\[11\].FF D ) ( REGF\[22\].RFW.BIT\[11\].FF D ) ( REGF\[21\].RFW.BIT\[11\].FF D ) ( REGF\[20\].RFW.BIT\[11\].FF D ) ( REGF\[1\].RFW.BIT\[11\].FF D ) ( REGF\[19\].RFW.BIT\[11\].FF D )
      ( REGF\[18\].RFW.BIT\[11\].FF D ) ( REGF\[17\].RFW.BIT\[11\].FF D ) ( REGF\[16\].RFW.BIT\[11\].FF D ) ( REGF\[15\].RFW.BIT\[11\].FF D ) ( REGF\[14\].RFW.BIT\[11\].FF D ) ( REGF\[13\].RFW.BIT\[11\].FF D ) ( REGF\[12\].RFW.BIT\[11\].FF D ) ( REGF\[11\].RFW.BIT\[11\].FF D )
      ( REGF\[10\].RFW.BIT\[11\].FF D ) + USE SIGNAL ;
    - DW[12] ( PIN DW[12] ) ( REGF\[9\].RFW.BIT\[12\].FF D ) ( REGF\[8\].RFW.BIT\[12\].FF D ) ( REGF\[7\].RFW.BIT\[12\].FF D ) ( REGF\[6\].RFW.BIT\[12\].FF D ) ( REGF\[5\].RFW.BIT\[12\].FF D ) ( REGF\[4\].RFW.BIT\[12\].FF D )
      ( REGF\[3\].RFW.BIT\[12\].FF D ) ( REGF\[31\].RFW.BIT\[12\].FF D ) ( REGF\[30\].RFW.BIT\[12\].FF D ) ( REGF\[2\].RFW.BIT\[12\].FF D ) ( REGF\[29\].RFW.BIT\[12\].FF D ) ( REGF\[28\].RFW.BIT\[12\].FF D ) ( REGF\[27\].RFW.BIT\[12\].FF D ) ( REGF\[26\].RFW.BIT\[12\].FF D )
      ( REGF\[25\].RFW.BIT\[12\].FF D ) ( REGF\[24\].RFW.BIT\[12\].FF D ) ( REGF\[23\].RFW.BIT\[12\].FF D ) ( REGF\[22\].RFW.BIT\[12\].FF D ) ( REGF\[21\].RFW.BIT\[12\].FF D ) ( REGF\[20\].RFW.BIT\[12\].FF D ) ( REGF\[1\].RFW.BIT\[12\].FF D ) ( REGF\[19\].RFW.BIT\[12\].FF D )
      ( REGF\[18\].RFW.BIT\[12\].FF D ) ( REGF\[17\].RFW.BIT\[12\].FF D ) ( REGF\[16\].RFW.BIT\[12\].FF D ) ( REGF\[15\].RFW.BIT\[12\].FF D ) ( REGF\[14\].RFW.BIT\[12\].FF D ) ( REGF\[13\].RFW.BIT\[12\].FF D ) ( REGF\[12\].RFW.BIT\[12\].FF D ) ( REGF\[11\].RFW.BIT\[12\].FF D )
      ( REGF\[10\].RFW.BIT\[12\].FF D ) + USE SIGNAL ;
    - DW[13] ( PIN DW[13] ) ( REGF\[9\].RFW.BIT\[13\].FF D ) ( REGF\[8\].RFW.BIT\[13\].FF D ) ( REGF\[7\].RFW.BIT\[13\].FF D ) ( REGF\[6\].RFW.BIT\[13\].FF D ) ( REGF\[5\].RFW.BIT\[13\].FF D ) ( REGF\[4\].RFW.BIT\[13\].FF D )
      ( REGF\[3\].RFW.BIT\[13\].FF D ) ( REGF\[31\].RFW.BIT\[13\].FF D ) ( REGF\[30\].RFW.BIT\[13\].FF D ) ( REGF\[2\].RFW.BIT\[13\].FF D ) ( REGF\[29\].RFW.BIT\[13\].FF D ) ( REGF\[28\].RFW.BIT\[13\].FF D ) ( REGF\[27\].RFW.BIT\[13\].FF D ) ( REGF\[26\].RFW.BIT\[13\].FF D )
      ( REGF\[25\].RFW.BIT\[13\].FF D ) ( REGF\[24\].RFW.BIT\[13\].FF D ) ( REGF\[23\].RFW.BIT\[13\].FF D ) ( REGF\[22\].RFW.BIT\[13\].FF D ) ( REGF\[21\].RFW.BIT\[13\].FF D ) ( REGF\[20\].RFW.BIT\[13\].FF D ) ( REGF\[1\].RFW.BIT\[13\].FF D ) ( REGF\[19\].RFW.BIT\[13\].FF D )
      ( REGF\[18\].RFW.BIT\[13\].FF D ) ( REGF\[17\].RFW.BIT\[13\].FF D ) ( REGF\[16\].RFW.BIT\[13\].FF D ) ( REGF\[15\].RFW.BIT\[13\].FF D ) ( REGF\[14\].RFW.BIT\[13\].FF D ) ( REGF\[13\].RFW.BIT\[13\].FF D ) ( REGF\[12\].RFW.BIT\[13\].FF D ) ( REGF\[11\].RFW.BIT\[13\].FF D )
      ( REGF\[10\].RFW.BIT\[13\].FF D ) + USE SIGNAL ;
    - DW[14] ( PIN DW[14] ) ( REGF\[9\].RFW.BIT\[14\].FF D ) ( REGF\[8\].RFW.BIT\[14\].FF D ) ( REGF\[7\].RFW.BIT\[14\].FF D ) ( REGF\[6\].RFW.BIT\[14\].FF D ) ( REGF\[5\].RFW.BIT\[14\].FF D ) ( REGF\[4\].RFW.BIT\[14\].FF D )
      ( REGF\[3\].RFW.BIT\[14\].FF D ) ( REGF\[31\].RFW.BIT\[14\].FF D ) ( REGF\[30\].RFW.BIT\[14\].FF D ) ( REGF\[2\].RFW.BIT\[14\].FF D ) ( REGF\[29\].RFW.BIT\[14\].FF D ) ( REGF\[28\].RFW.BIT\[14\].FF D ) ( REGF\[27\].RFW.BIT\[14\].FF D ) ( REGF\[26\].RFW.BIT\[14\].FF D )
      ( REGF\[25\].RFW.BIT\[14\].FF D ) ( REGF\[24\].RFW.BIT\[14\].FF D ) ( REGF\[23\].RFW.BIT\[14\].FF D ) ( REGF\[22\].RFW.BIT\[14\].FF D ) ( REGF\[21\].RFW.BIT\[14\].FF D ) ( REGF\[20\].RFW.BIT\[14\].FF D ) ( REGF\[1\].RFW.BIT\[14\].FF D ) ( REGF\[19\].RFW.BIT\[14\].FF D )
      ( REGF\[18\].RFW.BIT\[14\].FF D ) ( REGF\[17\].RFW.BIT\[14\].FF D ) ( REGF\[16\].RFW.BIT\[14\].FF D ) ( REGF\[15\].RFW.BIT\[14\].FF D ) ( REGF\[14\].RFW.BIT\[14\].FF D ) ( REGF\[13\].RFW.BIT\[14\].FF D ) ( REGF\[12\].RFW.BIT\[14\].FF D ) ( REGF\[11\].RFW.BIT\[14\].FF D )
      ( REGF\[10\].RFW.BIT\[14\].FF D ) + USE SIGNAL ;
    - DW[15] ( PIN DW[15] ) ( REGF\[9\].RFW.BIT\[15\].FF D ) ( REGF\[8\].RFW.BIT\[15\].FF D ) ( REGF\[7\].RFW.BIT\[15\].FF D ) ( REGF\[6\].RFW.BIT\[15\].FF D ) ( REGF\[5\].RFW.BIT\[15\].FF D ) ( REGF\[4\].RFW.BIT\[15\].FF D )
      ( REGF\[3\].RFW.BIT\[15\].FF D ) ( REGF\[31\].RFW.BIT\[15\].FF D ) ( REGF\[30\].RFW.BIT\[15\].FF D ) ( REGF\[2\].RFW.BIT\[15\].FF D ) ( REGF\[29\].RFW.BIT\[15\].FF D ) ( REGF\[28\].RFW.BIT\[15\].FF D ) ( REGF\[27\].RFW.BIT\[15\].FF D ) ( REGF\[26\].RFW.BIT\[15\].FF D )
      ( REGF\[25\].RFW.BIT\[15\].FF D ) ( REGF\[24\].RFW.BIT\[15\].FF D ) ( REGF\[23\].RFW.BIT\[15\].FF D ) ( REGF\[22\].RFW.BIT\[15\].FF D ) ( REGF\[21\].RFW.BIT\[15\].FF D ) ( REGF\[20\].RFW.BIT\[15\].FF D ) ( REGF\[1\].RFW.BIT\[15\].FF D ) ( REGF\[19\].RFW.BIT\[15\].FF D )
      ( REGF\[18\].RFW.BIT\[15\].FF D ) ( REGF\[17\].RFW.BIT\[15\].FF D ) ( REGF\[16\].RFW.BIT\[15\].FF D ) ( REGF\[15\].RFW.BIT\[15\].FF D ) ( REGF\[14\].RFW.BIT\[15\].FF D ) ( REGF\[13\].RFW.BIT\[15\].FF D ) ( REGF\[12\].RFW.BIT\[15\].FF D ) ( REGF\[11\].RFW.BIT\[15\].FF D )
      ( REGF\[10\].RFW.BIT\[15\].FF D ) + USE SIGNAL ;
    - DW[16] ( PIN DW[16] ) ( REGF\[9\].RFW.BIT\[16\].FF D ) ( REGF\[8\].RFW.BIT\[16\].FF D ) ( REGF\[7\].RFW.BIT\[16\].FF D ) ( REGF\[6\].RFW.BIT\[16\].FF D ) ( REGF\[5\].RFW.BIT\[16\].FF D ) ( REGF\[4\].RFW.BIT\[16\].FF D )
      ( REGF\[3\].RFW.BIT\[16\].FF D ) ( REGF\[31\].RFW.BIT\[16\].FF D ) ( REGF\[30\].RFW.BIT\[16\].FF D ) ( REGF\[2\].RFW.BIT\[16\].FF D ) ( REGF\[29\].RFW.BIT\[16\].FF D ) ( REGF\[28\].RFW.BIT\[16\].FF D ) ( REGF\[27\].RFW.BIT\[16\].FF D ) ( REGF\[26\].RFW.BIT\[16\].FF D )
      ( REGF\[25\].RFW.BIT\[16\].FF D ) ( REGF\[24\].RFW.BIT\[16\].FF D ) ( REGF\[23\].RFW.BIT\[16\].FF D ) ( REGF\[22\].RFW.BIT\[16\].FF D ) ( REGF\[21\].RFW.BIT\[16\].FF D ) ( REGF\[20\].RFW.BIT\[16\].FF D ) ( REGF\[1\].RFW.BIT\[16\].FF D ) ( REGF\[19\].RFW.BIT\[16\].FF D )
      ( REGF\[18\].RFW.BIT\[16\].FF D ) ( REGF\[17\].RFW.BIT\[16\].FF D ) ( REGF\[16\].RFW.BIT\[16\].FF D ) ( REGF\[15\].RFW.BIT\[16\].FF D ) ( REGF\[14\].RFW.BIT\[16\].FF D ) ( REGF\[13\].RFW.BIT\[16\].FF D ) ( REGF\[12\].RFW.BIT\[16\].FF D ) ( REGF\[11\].RFW.BIT\[16\].FF D )
      ( REGF\[10\].RFW.BIT\[16\].FF D ) + USE SIGNAL ;
    - DW[17] ( PIN DW[17] ) ( REGF\[9\].RFW.BIT\[17\].FF D ) ( REGF\[8\].RFW.BIT\[17\].FF D ) ( REGF\[7\].RFW.BIT\[17\].FF D ) ( REGF\[6\].RFW.BIT\[17\].FF D ) ( REGF\[5\].RFW.BIT\[17\].FF D ) ( REGF\[4\].RFW.BIT\[17\].FF D )
      ( REGF\[3\].RFW.BIT\[17\].FF D ) ( REGF\[31\].RFW.BIT\[17\].FF D ) ( REGF\[30\].RFW.BIT\[17\].FF D ) ( REGF\[2\].RFW.BIT\[17\].FF D ) ( REGF\[29\].RFW.BIT\[17\].FF D ) ( REGF\[28\].RFW.BIT\[17\].FF D ) ( REGF\[27\].RFW.BIT\[17\].FF D ) ( REGF\[26\].RFW.BIT\[17\].FF D )
      ( REGF\[25\].RFW.BIT\[17\].FF D ) ( REGF\[24\].RFW.BIT\[17\].FF D ) ( REGF\[23\].RFW.BIT\[17\].FF D ) ( REGF\[22\].RFW.BIT\[17\].FF D ) ( REGF\[21\].RFW.BIT\[17\].FF D ) ( REGF\[20\].RFW.BIT\[17\].FF D ) ( REGF\[1\].RFW.BIT\[17\].FF D ) ( REGF\[19\].RFW.BIT\[17\].FF D )
      ( REGF\[18\].RFW.BIT\[17\].FF D ) ( REGF\[17\].RFW.BIT\[17\].FF D ) ( REGF\[16\].RFW.BIT\[17\].FF D ) ( REGF\[15\].RFW.BIT\[17\].FF D ) ( REGF\[14\].RFW.BIT\[17\].FF D ) ( REGF\[13\].RFW.BIT\[17\].FF D ) ( REGF\[12\].RFW.BIT\[17\].FF D ) ( REGF\[11\].RFW.BIT\[17\].FF D )
      ( REGF\[10\].RFW.BIT\[17\].FF D ) + USE SIGNAL ;
    - DW[18] ( PIN DW[18] ) ( REGF\[9\].RFW.BIT\[18\].FF D ) ( REGF\[8\].RFW.BIT\[18\].FF D ) ( REGF\[7\].RFW.BIT\[18\].FF D ) ( REGF\[6\].RFW.BIT\[18\].FF D ) ( REGF\[5\].RFW.BIT\[18\].FF D ) ( REGF\[4\].RFW.BIT\[18\].FF D )
      ( REGF\[3\].RFW.BIT\[18\].FF D ) ( REGF\[31\].RFW.BIT\[18\].FF D ) ( REGF\[30\].RFW.BIT\[18\].FF D ) ( REGF\[2\].RFW.BIT\[18\].FF D ) ( REGF\[29\].RFW.BIT\[18\].FF D ) ( REGF\[28\].RFW.BIT\[18\].FF D ) ( REGF\[27\].RFW.BIT\[18\].FF D ) ( REGF\[26\].RFW.BIT\[18\].FF D )
      ( REGF\[25\].RFW.BIT\[18\].FF D ) ( REGF\[24\].RFW.BIT\[18\].FF D ) ( REGF\[23\].RFW.BIT\[18\].FF D ) ( REGF\[22\].RFW.BIT\[18\].FF D ) ( REGF\[21\].RFW.BIT\[18\].FF D ) ( REGF\[20\].RFW.BIT\[18\].FF D ) ( REGF\[1\].RFW.BIT\[18\].FF D ) ( REGF\[19\].RFW.BIT\[18\].FF D )
      ( REGF\[18\].RFW.BIT\[18\].FF D ) ( REGF\[17\].RFW.BIT\[18\].FF D ) ( REGF\[16\].RFW.BIT\[18\].FF D ) ( REGF\[15\].RFW.BIT\[18\].FF D ) ( REGF\[14\].RFW.BIT\[18\].FF D ) ( REGF\[13\].RFW.BIT\[18\].FF D ) ( REGF\[12\].RFW.BIT\[18\].FF D ) ( REGF\[11\].RFW.BIT\[18\].FF D )
      ( REGF\[10\].RFW.BIT\[18\].FF D ) + USE SIGNAL ;
    - DW[19] ( PIN DW[19] ) ( REGF\[9\].RFW.BIT\[19\].FF D ) ( REGF\[8\].RFW.BIT\[19\].FF D ) ( REGF\[7\].RFW.BIT\[19\].FF D ) ( REGF\[6\].RFW.BIT\[19\].FF D ) ( REGF\[5\].RFW.BIT\[19\].FF D ) ( REGF\[4\].RFW.BIT\[19\].FF D )
      ( REGF\[3\].RFW.BIT\[19\].FF D ) ( REGF\[31\].RFW.BIT\[19\].FF D ) ( REGF\[30\].RFW.BIT\[19\].FF D ) ( REGF\[2\].RFW.BIT\[19\].FF D ) ( REGF\[29\].RFW.BIT\[19\].FF D ) ( REGF\[28\].RFW.BIT\[19\].FF D ) ( REGF\[27\].RFW.BIT\[19\].FF D ) ( REGF\[26\].RFW.BIT\[19\].FF D )
      ( REGF\[25\].RFW.BIT\[19\].FF D ) ( REGF\[24\].RFW.BIT\[19\].FF D ) ( REGF\[23\].RFW.BIT\[19\].FF D ) ( REGF\[22\].RFW.BIT\[19\].FF D ) ( REGF\[21\].RFW.BIT\[19\].FF D ) ( REGF\[20\].RFW.BIT\[19\].FF D ) ( REGF\[1\].RFW.BIT\[19\].FF D ) ( REGF\[19\].RFW.BIT\[19\].FF D )
      ( REGF\[18\].RFW.BIT\[19\].FF D ) ( REGF\[17\].RFW.BIT\[19\].FF D ) ( REGF\[16\].RFW.BIT\[19\].FF D ) ( REGF\[15\].RFW.BIT\[19\].FF D ) ( REGF\[14\].RFW.BIT\[19\].FF D ) ( REGF\[13\].RFW.BIT\[19\].FF D ) ( REGF\[12\].RFW.BIT\[19\].FF D ) ( REGF\[11\].RFW.BIT\[19\].FF D )
      ( REGF\[10\].RFW.BIT\[19\].FF D ) + USE SIGNAL ;
    - DW[1] ( PIN DW[1] ) ( REGF\[9\].RFW.BIT\[1\].FF D ) ( REGF\[8\].RFW.BIT\[1\].FF D ) ( REGF\[7\].RFW.BIT\[1\].FF D ) ( REGF\[6\].RFW.BIT\[1\].FF D ) ( REGF\[5\].RFW.BIT\[1\].FF D ) ( REGF\[4\].RFW.BIT\[1\].FF D )
      ( REGF\[3\].RFW.BIT\[1\].FF D ) ( REGF\[31\].RFW.BIT\[1\].FF D ) ( REGF\[30\].RFW.BIT\[1\].FF D ) ( REGF\[2\].RFW.BIT\[1\].FF D ) ( REGF\[29\].RFW.BIT\[1\].FF D ) ( REGF\[28\].RFW.BIT\[1\].FF D ) ( REGF\[27\].RFW.BIT\[1\].FF D ) ( REGF\[26\].RFW.BIT\[1\].FF D )
      ( REGF\[25\].RFW.BIT\[1\].FF D ) ( REGF\[24\].RFW.BIT\[1\].FF D ) ( REGF\[23\].RFW.BIT\[1\].FF D ) ( REGF\[22\].RFW.BIT\[1\].FF D ) ( REGF\[21\].RFW.BIT\[1\].FF D ) ( REGF\[20\].RFW.BIT\[1\].FF D ) ( REGF\[1\].RFW.BIT\[1\].FF D ) ( REGF\[19\].RFW.BIT\[1\].FF D )
      ( REGF\[18\].RFW.BIT\[1\].FF D ) ( REGF\[17\].RFW.BIT\[1\].FF D ) ( REGF\[16\].RFW.BIT\[1\].FF D ) ( REGF\[15\].RFW.BIT\[1\].FF D ) ( REGF\[14\].RFW.BIT\[1\].FF D ) ( REGF\[13\].RFW.BIT\[1\].FF D ) ( REGF\[12\].RFW.BIT\[1\].FF D ) ( REGF\[11\].RFW.BIT\[1\].FF D )
      ( REGF\[10\].RFW.BIT\[1\].FF D ) + USE SIGNAL ;
    - DW[20] ( PIN DW[20] ) ( REGF\[9\].RFW.BIT\[20\].FF D ) ( REGF\[8\].RFW.BIT\[20\].FF D ) ( REGF\[7\].RFW.BIT\[20\].FF D ) ( REGF\[6\].RFW.BIT\[20\].FF D ) ( REGF\[5\].RFW.BIT\[20\].FF D ) ( REGF\[4\].RFW.BIT\[20\].FF D )
      ( REGF\[3\].RFW.BIT\[20\].FF D ) ( REGF\[31\].RFW.BIT\[20\].FF D ) ( REGF\[30\].RFW.BIT\[20\].FF D ) ( REGF\[2\].RFW.BIT\[20\].FF D ) ( REGF\[29\].RFW.BIT\[20\].FF D ) ( REGF\[28\].RFW.BIT\[20\].FF D ) ( REGF\[27\].RFW.BIT\[20\].FF D ) ( REGF\[26\].RFW.BIT\[20\].FF D )
      ( REGF\[25\].RFW.BIT\[20\].FF D ) ( REGF\[24\].RFW.BIT\[20\].FF D ) ( REGF\[23\].RFW.BIT\[20\].FF D ) ( REGF\[22\].RFW.BIT\[20\].FF D ) ( REGF\[21\].RFW.BIT\[20\].FF D ) ( REGF\[20\].RFW.BIT\[20\].FF D ) ( REGF\[1\].RFW.BIT\[20\].FF D ) ( REGF\[19\].RFW.BIT\[20\].FF D )
      ( REGF\[18\].RFW.BIT\[20\].FF D ) ( REGF\[17\].RFW.BIT\[20\].FF D ) ( REGF\[16\].RFW.BIT\[20\].FF D ) ( REGF\[15\].RFW.BIT\[20\].FF D ) ( REGF\[14\].RFW.BIT\[20\].FF D ) ( REGF\[13\].RFW.BIT\[20\].FF D ) ( REGF\[12\].RFW.BIT\[20\].FF D ) ( REGF\[11\].RFW.BIT\[20\].FF D )
      ( REGF\[10\].RFW.BIT\[20\].FF D ) + USE SIGNAL ;
    - DW[21] ( PIN DW[21] ) ( REGF\[9\].RFW.BIT\[21\].FF D ) ( REGF\[8\].RFW.BIT\[21\].FF D ) ( REGF\[7\].RFW.BIT\[21\].FF D ) ( REGF\[6\].RFW.BIT\[21\].FF D ) ( REGF\[5\].RFW.BIT\[21\].FF D ) ( REGF\[4\].RFW.BIT\[21\].FF D )
      ( REGF\[3\].RFW.BIT\[21\].FF D ) ( REGF\[31\].RFW.BIT\[21\].FF D ) ( REGF\[30\].RFW.BIT\[21\].FF D ) ( REGF\[2\].RFW.BIT\[21\].FF D ) ( REGF\[29\].RFW.BIT\[21\].FF D ) ( REGF\[28\].RFW.BIT\[21\].FF D ) ( REGF\[27\].RFW.BIT\[21\].FF D ) ( REGF\[26\].RFW.BIT\[21\].FF D )
      ( REGF\[25\].RFW.BIT\[21\].FF D ) ( REGF\[24\].RFW.BIT\[21\].FF D ) ( REGF\[23\].RFW.BIT\[21\].FF D ) ( REGF\[22\].RFW.BIT\[21\].FF D ) ( REGF\[21\].RFW.BIT\[21\].FF D ) ( REGF\[20\].RFW.BIT\[21\].FF D ) ( REGF\[1\].RFW.BIT\[21\].FF D ) ( REGF\[19\].RFW.BIT\[21\].FF D )
      ( REGF\[18\].RFW.BIT\[21\].FF D ) ( REGF\[17\].RFW.BIT\[21\].FF D ) ( REGF\[16\].RFW.BIT\[21\].FF D ) ( REGF\[15\].RFW.BIT\[21\].FF D ) ( REGF\[14\].RFW.BIT\[21\].FF D ) ( REGF\[13\].RFW.BIT\[21\].FF D ) ( REGF\[12\].RFW.BIT\[21\].FF D ) ( REGF\[11\].RFW.BIT\[21\].FF D )
      ( REGF\[10\].RFW.BIT\[21\].FF D ) + USE SIGNAL ;
    - DW[22] ( PIN DW[22] ) ( REGF\[9\].RFW.BIT\[22\].FF D ) ( REGF\[8\].RFW.BIT\[22\].FF D ) ( REGF\[7\].RFW.BIT\[22\].FF D ) ( REGF\[6\].RFW.BIT\[22\].FF D ) ( REGF\[5\].RFW.BIT\[22\].FF D ) ( REGF\[4\].RFW.BIT\[22\].FF D )
      ( REGF\[3\].RFW.BIT\[22\].FF D ) ( REGF\[31\].RFW.BIT\[22\].FF D ) ( REGF\[30\].RFW.BIT\[22\].FF D ) ( REGF\[2\].RFW.BIT\[22\].FF D ) ( REGF\[29\].RFW.BIT\[22\].FF D ) ( REGF\[28\].RFW.BIT\[22\].FF D ) ( REGF\[27\].RFW.BIT\[22\].FF D ) ( REGF\[26\].RFW.BIT\[22\].FF D )
      ( REGF\[25\].RFW.BIT\[22\].FF D ) ( REGF\[24\].RFW.BIT\[22\].FF D ) ( REGF\[23\].RFW.BIT\[22\].FF D ) ( REGF\[22\].RFW.BIT\[22\].FF D ) ( REGF\[21\].RFW.BIT\[22\].FF D ) ( REGF\[20\].RFW.BIT\[22\].FF D ) ( REGF\[1\].RFW.BIT\[22\].FF D ) ( REGF\[19\].RFW.BIT\[22\].FF D )
      ( REGF\[18\].RFW.BIT\[22\].FF D ) ( REGF\[17\].RFW.BIT\[22\].FF D ) ( REGF\[16\].RFW.BIT\[22\].FF D ) ( REGF\[15\].RFW.BIT\[22\].FF D ) ( REGF\[14\].RFW.BIT\[22\].FF D ) ( REGF\[13\].RFW.BIT\[22\].FF D ) ( REGF\[12\].RFW.BIT\[22\].FF D ) ( REGF\[11\].RFW.BIT\[22\].FF D )
      ( REGF\[10\].RFW.BIT\[22\].FF D ) + USE SIGNAL ;
    - DW[23] ( PIN DW[23] ) ( REGF\[9\].RFW.BIT\[23\].FF D ) ( REGF\[8\].RFW.BIT\[23\].FF D ) ( REGF\[7\].RFW.BIT\[23\].FF D ) ( REGF\[6\].RFW.BIT\[23\].FF D ) ( REGF\[5\].RFW.BIT\[23\].FF D ) ( REGF\[4\].RFW.BIT\[23\].FF D )
      ( REGF\[3\].RFW.BIT\[23\].FF D ) ( REGF\[31\].RFW.BIT\[23\].FF D ) ( REGF\[30\].RFW.BIT\[23\].FF D ) ( REGF\[2\].RFW.BIT\[23\].FF D ) ( REGF\[29\].RFW.BIT\[23\].FF D ) ( REGF\[28\].RFW.BIT\[23\].FF D ) ( REGF\[27\].RFW.BIT\[23\].FF D ) ( REGF\[26\].RFW.BIT\[23\].FF D )
      ( REGF\[25\].RFW.BIT\[23\].FF D ) ( REGF\[24\].RFW.BIT\[23\].FF D ) ( REGF\[23\].RFW.BIT\[23\].FF D ) ( REGF\[22\].RFW.BIT\[23\].FF D ) ( REGF\[21\].RFW.BIT\[23\].FF D ) ( REGF\[20\].RFW.BIT\[23\].FF D ) ( REGF\[1\].RFW.BIT\[23\].FF D ) ( REGF\[19\].RFW.BIT\[23\].FF D )
      ( REGF\[18\].RFW.BIT\[23\].FF D ) ( REGF\[17\].RFW.BIT\[23\].FF D ) ( REGF\[16\].RFW.BIT\[23\].FF D ) ( REGF\[15\].RFW.BIT\[23\].FF D ) ( REGF\[14\].RFW.BIT\[23\].FF D ) ( REGF\[13\].RFW.BIT\[23\].FF D ) ( REGF\[12\].RFW.BIT\[23\].FF D ) ( REGF\[11\].RFW.BIT\[23\].FF D )
      ( REGF\[10\].RFW.BIT\[23\].FF D ) + USE SIGNAL ;
    - DW[24] ( PIN DW[24] ) ( REGF\[9\].RFW.BIT\[24\].FF D ) ( REGF\[8\].RFW.BIT\[24\].FF D ) ( REGF\[7\].RFW.BIT\[24\].FF D ) ( REGF\[6\].RFW.BIT\[24\].FF D ) ( REGF\[5\].RFW.BIT\[24\].FF D ) ( REGF\[4\].RFW.BIT\[24\].FF D )
      ( REGF\[3\].RFW.BIT\[24\].FF D ) ( REGF\[31\].RFW.BIT\[24\].FF D ) ( REGF\[30\].RFW.BIT\[24\].FF D ) ( REGF\[2\].RFW.BIT\[24\].FF D ) ( REGF\[29\].RFW.BIT\[24\].FF D ) ( REGF\[28\].RFW.BIT\[24\].FF D ) ( REGF\[27\].RFW.BIT\[24\].FF D ) ( REGF\[26\].RFW.BIT\[24\].FF D )
      ( REGF\[25\].RFW.BIT\[24\].FF D ) ( REGF\[24\].RFW.BIT\[24\].FF D ) ( REGF\[23\].RFW.BIT\[24\].FF D ) ( REGF\[22\].RFW.BIT\[24\].FF D ) ( REGF\[21\].RFW.BIT\[24\].FF D ) ( REGF\[20\].RFW.BIT\[24\].FF D ) ( REGF\[1\].RFW.BIT\[24\].FF D ) ( REGF\[19\].RFW.BIT\[24\].FF D )
      ( REGF\[18\].RFW.BIT\[24\].FF D ) ( REGF\[17\].RFW.BIT\[24\].FF D ) ( REGF\[16\].RFW.BIT\[24\].FF D ) ( REGF\[15\].RFW.BIT\[24\].FF D ) ( REGF\[14\].RFW.BIT\[24\].FF D ) ( REGF\[13\].RFW.BIT\[24\].FF D ) ( REGF\[12\].RFW.BIT\[24\].FF D ) ( REGF\[11\].RFW.BIT\[24\].FF D )
      ( REGF\[10\].RFW.BIT\[24\].FF D ) + USE SIGNAL ;
    - DW[25] ( PIN DW[25] ) ( REGF\[9\].RFW.BIT\[25\].FF D ) ( REGF\[8\].RFW.BIT\[25\].FF D ) ( REGF\[7\].RFW.BIT\[25\].FF D ) ( REGF\[6\].RFW.BIT\[25\].FF D ) ( REGF\[5\].RFW.BIT\[25\].FF D ) ( REGF\[4\].RFW.BIT\[25\].FF D )
      ( REGF\[3\].RFW.BIT\[25\].FF D ) ( REGF\[31\].RFW.BIT\[25\].FF D ) ( REGF\[30\].RFW.BIT\[25\].FF D ) ( REGF\[2\].RFW.BIT\[25\].FF D ) ( REGF\[29\].RFW.BIT\[25\].FF D ) ( REGF\[28\].RFW.BIT\[25\].FF D ) ( REGF\[27\].RFW.BIT\[25\].FF D ) ( REGF\[26\].RFW.BIT\[25\].FF D )
      ( REGF\[25\].RFW.BIT\[25\].FF D ) ( REGF\[24\].RFW.BIT\[25\].FF D ) ( REGF\[23\].RFW.BIT\[25\].FF D ) ( REGF\[22\].RFW.BIT\[25\].FF D ) ( REGF\[21\].RFW.BIT\[25\].FF D ) ( REGF\[20\].RFW.BIT\[25\].FF D ) ( REGF\[1\].RFW.BIT\[25\].FF D ) ( REGF\[19\].RFW.BIT\[25\].FF D )
      ( REGF\[18\].RFW.BIT\[25\].FF D ) ( REGF\[17\].RFW.BIT\[25\].FF D ) ( REGF\[16\].RFW.BIT\[25\].FF D ) ( REGF\[15\].RFW.BIT\[25\].FF D ) ( REGF\[14\].RFW.BIT\[25\].FF D ) ( REGF\[13\].RFW.BIT\[25\].FF D ) ( REGF\[12\].RFW.BIT\[25\].FF D ) ( REGF\[11\].RFW.BIT\[25\].FF D )
      ( REGF\[10\].RFW.BIT\[25\].FF D ) + USE SIGNAL ;
    - DW[26] ( PIN DW[26] ) ( REGF\[9\].RFW.BIT\[26\].FF D ) ( REGF\[8\].RFW.BIT\[26\].FF D ) ( REGF\[7\].RFW.BIT\[26\].FF D ) ( REGF\[6\].RFW.BIT\[26\].FF D ) ( REGF\[5\].RFW.BIT\[26\].FF D ) ( REGF\[4\].RFW.BIT\[26\].FF D )
      ( REGF\[3\].RFW.BIT\[26\].FF D ) ( REGF\[31\].RFW.BIT\[26\].FF D ) ( REGF\[30\].RFW.BIT\[26\].FF D ) ( REGF\[2\].RFW.BIT\[26\].FF D ) ( REGF\[29\].RFW.BIT\[26\].FF D ) ( REGF\[28\].RFW.BIT\[26\].FF D ) ( REGF\[27\].RFW.BIT\[26\].FF D ) ( REGF\[26\].RFW.BIT\[26\].FF D )
      ( REGF\[25\].RFW.BIT\[26\].FF D ) ( REGF\[24\].RFW.BIT\[26\].FF D ) ( REGF\[23\].RFW.BIT\[26\].FF D ) ( REGF\[22\].RFW.BIT\[26\].FF D ) ( REGF\[21\].RFW.BIT\[26\].FF D ) ( REGF\[20\].RFW.BIT\[26\].FF D ) ( REGF\[1\].RFW.BIT\[26\].FF D ) ( REGF\[19\].RFW.BIT\[26\].FF D )
      ( REGF\[18\].RFW.BIT\[26\].FF D ) ( REGF\[17\].RFW.BIT\[26\].FF D ) ( REGF\[16\].RFW.BIT\[26\].FF D ) ( REGF\[15\].RFW.BIT\[26\].FF D ) ( REGF\[14\].RFW.BIT\[26\].FF D ) ( REGF\[13\].RFW.BIT\[26\].FF D ) ( REGF\[12\].RFW.BIT\[26\].FF D ) ( REGF\[11\].RFW.BIT\[26\].FF D )
      ( REGF\[10\].RFW.BIT\[26\].FF D ) + USE SIGNAL ;
    - DW[27] ( PIN DW[27] ) ( REGF\[9\].RFW.BIT\[27\].FF D ) ( REGF\[8\].RFW.BIT\[27\].FF D ) ( REGF\[7\].RFW.BIT\[27\].FF D ) ( REGF\[6\].RFW.BIT\[27\].FF D ) ( REGF\[5\].RFW.BIT\[27\].FF D ) ( REGF\[4\].RFW.BIT\[27\].FF D )
      ( REGF\[3\].RFW.BIT\[27\].FF D ) ( REGF\[31\].RFW.BIT\[27\].FF D ) ( REGF\[30\].RFW.BIT\[27\].FF D ) ( REGF\[2\].RFW.BIT\[27\].FF D ) ( REGF\[29\].RFW.BIT\[27\].FF D ) ( REGF\[28\].RFW.BIT\[27\].FF D ) ( REGF\[27\].RFW.BIT\[27\].FF D ) ( REGF\[26\].RFW.BIT\[27\].FF D )
      ( REGF\[25\].RFW.BIT\[27\].FF D ) ( REGF\[24\].RFW.BIT\[27\].FF D ) ( REGF\[23\].RFW.BIT\[27\].FF D ) ( REGF\[22\].RFW.BIT\[27\].FF D ) ( REGF\[21\].RFW.BIT\[27\].FF D ) ( REGF\[20\].RFW.BIT\[27\].FF D ) ( REGF\[1\].RFW.BIT\[27\].FF D ) ( REGF\[19\].RFW.BIT\[27\].FF D )
      ( REGF\[18\].RFW.BIT\[27\].FF D ) ( REGF\[17\].RFW.BIT\[27\].FF D ) ( REGF\[16\].RFW.BIT\[27\].FF D ) ( REGF\[15\].RFW.BIT\[27\].FF D ) ( REGF\[14\].RFW.BIT\[27\].FF D ) ( REGF\[13\].RFW.BIT\[27\].FF D ) ( REGF\[12\].RFW.BIT\[27\].FF D ) ( REGF\[11\].RFW.BIT\[27\].FF D )
      ( REGF\[10\].RFW.BIT\[27\].FF D ) + USE SIGNAL ;
    - DW[28] ( PIN DW[28] ) ( REGF\[9\].RFW.BIT\[28\].FF D ) ( REGF\[8\].RFW.BIT\[28\].FF D ) ( REGF\[7\].RFW.BIT\[28\].FF D ) ( REGF\[6\].RFW.BIT\[28\].FF D ) ( REGF\[5\].RFW.BIT\[28\].FF D ) ( REGF\[4\].RFW.BIT\[28\].FF D )
      ( REGF\[3\].RFW.BIT\[28\].FF D ) ( REGF\[31\].RFW.BIT\[28\].FF D ) ( REGF\[30\].RFW.BIT\[28\].FF D ) ( REGF\[2\].RFW.BIT\[28\].FF D ) ( REGF\[29\].RFW.BIT\[28\].FF D ) ( REGF\[28\].RFW.BIT\[28\].FF D ) ( REGF\[27\].RFW.BIT\[28\].FF D ) ( REGF\[26\].RFW.BIT\[28\].FF D )
      ( REGF\[25\].RFW.BIT\[28\].FF D ) ( REGF\[24\].RFW.BIT\[28\].FF D ) ( REGF\[23\].RFW.BIT\[28\].FF D ) ( REGF\[22\].RFW.BIT\[28\].FF D ) ( REGF\[21\].RFW.BIT\[28\].FF D ) ( REGF\[20\].RFW.BIT\[28\].FF D ) ( REGF\[1\].RFW.BIT\[28\].FF D ) ( REGF\[19\].RFW.BIT\[28\].FF D )
      ( REGF\[18\].RFW.BIT\[28\].FF D ) ( REGF\[17\].RFW.BIT\[28\].FF D ) ( REGF\[16\].RFW.BIT\[28\].FF D ) ( REGF\[15\].RFW.BIT\[28\].FF D ) ( REGF\[14\].RFW.BIT\[28\].FF D ) ( REGF\[13\].RFW.BIT\[28\].FF D ) ( REGF\[12\].RFW.BIT\[28\].FF D ) ( REGF\[11\].RFW.BIT\[28\].FF D )
      ( REGF\[10\].RFW.BIT\[28\].FF D ) + USE SIGNAL ;
    - DW[29] ( PIN DW[29] ) ( REGF\[9\].RFW.BIT\[29\].FF D ) ( REGF\[8\].RFW.BIT\[29\].FF D ) ( REGF\[7\].RFW.BIT\[29\].FF D ) ( REGF\[6\].RFW.BIT\[29\].FF D ) ( REGF\[5\].RFW.BIT\[29\].FF D ) ( REGF\[4\].RFW.BIT\[29\].FF D )
      ( REGF\[3\].RFW.BIT\[29\].FF D ) ( REGF\[31\].RFW.BIT\[29\].FF D ) ( REGF\[30\].RFW.BIT\[29\].FF D ) ( REGF\[2\].RFW.BIT\[29\].FF D ) ( REGF\[29\].RFW.BIT\[29\].FF D ) ( REGF\[28\].RFW.BIT\[29\].FF D ) ( REGF\[27\].RFW.BIT\[29\].FF D ) ( REGF\[26\].RFW.BIT\[29\].FF D )
      ( REGF\[25\].RFW.BIT\[29\].FF D ) ( REGF\[24\].RFW.BIT\[29\].FF D ) ( REGF\[23\].RFW.BIT\[29\].FF D ) ( REGF\[22\].RFW.BIT\[29\].FF D ) ( REGF\[21\].RFW.BIT\[29\].FF D ) ( REGF\[20\].RFW.BIT\[29\].FF D ) ( REGF\[1\].RFW.BIT\[29\].FF D ) ( REGF\[19\].RFW.BIT\[29\].FF D )
      ( REGF\[18\].RFW.BIT\[29\].FF D ) ( REGF\[17\].RFW.BIT\[29\].FF D ) ( REGF\[16\].RFW.BIT\[29\].FF D ) ( REGF\[15\].RFW.BIT\[29\].FF D ) ( REGF\[14\].RFW.BIT\[29\].FF D ) ( REGF\[13\].RFW.BIT\[29\].FF D ) ( REGF\[12\].RFW.BIT\[29\].FF D ) ( REGF\[11\].RFW.BIT\[29\].FF D )
      ( REGF\[10\].RFW.BIT\[29\].FF D ) + USE SIGNAL ;
    - DW[2] ( PIN DW[2] ) ( REGF\[9\].RFW.BIT\[2\].FF D ) ( REGF\[8\].RFW.BIT\[2\].FF D ) ( REGF\[7\].RFW.BIT\[2\].FF D ) ( REGF\[6\].RFW.BIT\[2\].FF D ) ( REGF\[5\].RFW.BIT\[2\].FF D ) ( REGF\[4\].RFW.BIT\[2\].FF D )
      ( REGF\[3\].RFW.BIT\[2\].FF D ) ( REGF\[31\].RFW.BIT\[2\].FF D ) ( REGF\[30\].RFW.BIT\[2\].FF D ) ( REGF\[2\].RFW.BIT\[2\].FF D ) ( REGF\[29\].RFW.BIT\[2\].FF D ) ( REGF\[28\].RFW.BIT\[2\].FF D ) ( REGF\[27\].RFW.BIT\[2\].FF D ) ( REGF\[26\].RFW.BIT\[2\].FF D )
      ( REGF\[25\].RFW.BIT\[2\].FF D ) ( REGF\[24\].RFW.BIT\[2\].FF D ) ( REGF\[23\].RFW.BIT\[2\].FF D ) ( REGF\[22\].RFW.BIT\[2\].FF D ) ( REGF\[21\].RFW.BIT\[2\].FF D ) ( REGF\[20\].RFW.BIT\[2\].FF D ) ( REGF\[1\].RFW.BIT\[2\].FF D ) ( REGF\[19\].RFW.BIT\[2\].FF D )
      ( REGF\[18\].RFW.BIT\[2\].FF D ) ( REGF\[17\].RFW.BIT\[2\].FF D ) ( REGF\[16\].RFW.BIT\[2\].FF D ) ( REGF\[15\].RFW.BIT\[2\].FF D ) ( REGF\[14\].RFW.BIT\[2\].FF D ) ( REGF\[13\].RFW.BIT\[2\].FF D ) ( REGF\[12\].RFW.BIT\[2\].FF D ) ( REGF\[11\].RFW.BIT\[2\].FF D )
      ( REGF\[10\].RFW.BIT\[2\].FF D ) + USE SIGNAL ;
    - DW[30] ( PIN DW[30] ) ( REGF\[9\].RFW.BIT\[30\].FF D ) ( REGF\[8\].RFW.BIT\[30\].FF D ) ( REGF\[7\].RFW.BIT\[30\].FF D ) ( REGF\[6\].RFW.BIT\[30\].FF D ) ( REGF\[5\].RFW.BIT\[30\].FF D ) ( REGF\[4\].RFW.BIT\[30\].FF D )
      ( REGF\[3\].RFW.BIT\[30\].FF D ) ( REGF\[31\].RFW.BIT\[30\].FF D ) ( REGF\[30\].RFW.BIT\[30\].FF D ) ( REGF\[2\].RFW.BIT\[30\].FF D ) ( REGF\[29\].RFW.BIT\[30\].FF D ) ( REGF\[28\].RFW.BIT\[30\].FF D ) ( REGF\[27\].RFW.BIT\[30\].FF D ) ( REGF\[26\].RFW.BIT\[30\].FF D )
      ( REGF\[25\].RFW.BIT\[30\].FF D ) ( REGF\[24\].RFW.BIT\[30\].FF D ) ( REGF\[23\].RFW.BIT\[30\].FF D ) ( REGF\[22\].RFW.BIT\[30\].FF D ) ( REGF\[21\].RFW.BIT\[30\].FF D ) ( REGF\[20\].RFW.BIT\[30\].FF D ) ( REGF\[1\].RFW.BIT\[30\].FF D ) ( REGF\[19\].RFW.BIT\[30\].FF D )
      ( REGF\[18\].RFW.BIT\[30\].FF D ) ( REGF\[17\].RFW.BIT\[30\].FF D ) ( REGF\[16\].RFW.BIT\[30\].FF D ) ( REGF\[15\].RFW.BIT\[30\].FF D ) ( REGF\[14\].RFW.BIT\[30\].FF D ) ( REGF\[13\].RFW.BIT\[30\].FF D ) ( REGF\[12\].RFW.BIT\[30\].FF D ) ( REGF\[11\].RFW.BIT\[30\].FF D )
      ( REGF\[10\].RFW.BIT\[30\].FF D ) + USE SIGNAL ;
    - DW[31] ( PIN DW[31] ) ( REGF\[9\].RFW.BIT\[31\].FF D ) ( REGF\[8\].RFW.BIT\[31\].FF D ) ( REGF\[7\].RFW.BIT\[31\].FF D ) ( REGF\[6\].RFW.BIT\[31\].FF D ) ( REGF\[5\].RFW.BIT\[31\].FF D ) ( REGF\[4\].RFW.BIT\[31\].FF D )
      ( REGF\[3\].RFW.BIT\[31\].FF D ) ( REGF\[31\].RFW.BIT\[31\].FF D ) ( REGF\[30\].RFW.BIT\[31\].FF D ) ( REGF\[2\].RFW.BIT\[31\].FF D ) ( REGF\[29\].RFW.BIT\[31\].FF D ) ( REGF\[28\].RFW.BIT\[31\].FF D ) ( REGF\[27\].RFW.BIT\[31\].FF D ) ( REGF\[26\].RFW.BIT\[31\].FF D )
      ( REGF\[25\].RFW.BIT\[31\].FF D ) ( REGF\[24\].RFW.BIT\[31\].FF D ) ( REGF\[23\].RFW.BIT\[31\].FF D ) ( REGF\[22\].RFW.BIT\[31\].FF D ) ( REGF\[21\].RFW.BIT\[31\].FF D ) ( REGF\[20\].RFW.BIT\[31\].FF D ) ( REGF\[1\].RFW.BIT\[31\].FF D ) ( REGF\[19\].RFW.BIT\[31\].FF D )
      ( REGF\[18\].RFW.BIT\[31\].FF D ) ( REGF\[17\].RFW.BIT\[31\].FF D ) ( REGF\[16\].RFW.BIT\[31\].FF D ) ( REGF\[15\].RFW.BIT\[31\].FF D ) ( REGF\[14\].RFW.BIT\[31\].FF D ) ( REGF\[13\].RFW.BIT\[31\].FF D ) ( REGF\[12\].RFW.BIT\[31\].FF D ) ( REGF\[11\].RFW.BIT\[31\].FF D )
      ( REGF\[10\].RFW.BIT\[31\].FF D ) + USE SIGNAL ;
    - DW[3] ( PIN DW[3] ) ( REGF\[9\].RFW.BIT\[3\].FF D ) ( REGF\[8\].RFW.BIT\[3\].FF D ) ( REGF\[7\].RFW.BIT\[3\].FF D ) ( REGF\[6\].RFW.BIT\[3\].FF D ) ( REGF\[5\].RFW.BIT\[3\].FF D ) ( REGF\[4\].RFW.BIT\[3\].FF D )
      ( REGF\[3\].RFW.BIT\[3\].FF D ) ( REGF\[31\].RFW.BIT\[3\].FF D ) ( REGF\[30\].RFW.BIT\[3\].FF D ) ( REGF\[2\].RFW.BIT\[3\].FF D ) ( REGF\[29\].RFW.BIT\[3\].FF D ) ( REGF\[28\].RFW.BIT\[3\].FF D ) ( REGF\[27\].RFW.BIT\[3\].FF D ) ( REGF\[26\].RFW.BIT\[3\].FF D )
      ( REGF\[25\].RFW.BIT\[3\].FF D ) ( REGF\[24\].RFW.BIT\[3\].FF D ) ( REGF\[23\].RFW.BIT\[3\].FF D ) ( REGF\[22\].RFW.BIT\[3\].FF D ) ( REGF\[21\].RFW.BIT\[3\].FF D ) ( REGF\[20\].RFW.BIT\[3\].FF D ) ( REGF\[1\].RFW.BIT\[3\].FF D ) ( REGF\[19\].RFW.BIT\[3\].FF D )
      ( REGF\[18\].RFW.BIT\[3\].FF D ) ( REGF\[17\].RFW.BIT\[3\].FF D ) ( REGF\[16\].RFW.BIT\[3\].FF D ) ( REGF\[15\].RFW.BIT\[3\].FF D ) ( REGF\[14\].RFW.BIT\[3\].FF D ) ( REGF\[13\].RFW.BIT\[3\].FF D ) ( REGF\[12\].RFW.BIT\[3\].FF D ) ( REGF\[11\].RFW.BIT\[3\].FF D )
      ( REGF\[10\].RFW.BIT\[3\].FF D ) + USE SIGNAL ;
    - DW[4] ( PIN DW[4] ) ( REGF\[9\].RFW.BIT\[4\].FF D ) ( REGF\[8\].RFW.BIT\[4\].FF D ) ( REGF\[7\].RFW.BIT\[4\].FF D ) ( REGF\[6\].RFW.BIT\[4\].FF D ) ( REGF\[5\].RFW.BIT\[4\].FF D ) ( REGF\[4\].RFW.BIT\[4\].FF D )
      ( REGF\[3\].RFW.BIT\[4\].FF D ) ( REGF\[31\].RFW.BIT\[4\].FF D ) ( REGF\[30\].RFW.BIT\[4\].FF D ) ( REGF\[2\].RFW.BIT\[4\].FF D ) ( REGF\[29\].RFW.BIT\[4\].FF D ) ( REGF\[28\].RFW.BIT\[4\].FF D ) ( REGF\[27\].RFW.BIT\[4\].FF D ) ( REGF\[26\].RFW.BIT\[4\].FF D )
      ( REGF\[25\].RFW.BIT\[4\].FF D ) ( REGF\[24\].RFW.BIT\[4\].FF D ) ( REGF\[23\].RFW.BIT\[4\].FF D ) ( REGF\[22\].RFW.BIT\[4\].FF D ) ( REGF\[21\].RFW.BIT\[4\].FF D ) ( REGF\[20\].RFW.BIT\[4\].FF D ) ( REGF\[1\].RFW.BIT\[4\].FF D ) ( REGF\[19\].RFW.BIT\[4\].FF D )
      ( REGF\[18\].RFW.BIT\[4\].FF D ) ( REGF\[17\].RFW.BIT\[4\].FF D ) ( REGF\[16\].RFW.BIT\[4\].FF D ) ( REGF\[15\].RFW.BIT\[4\].FF D ) ( REGF\[14\].RFW.BIT\[4\].FF D ) ( REGF\[13\].RFW.BIT\[4\].FF D ) ( REGF\[12\].RFW.BIT\[4\].FF D ) ( REGF\[11\].RFW.BIT\[4\].FF D )
      ( REGF\[10\].RFW.BIT\[4\].FF D ) + USE SIGNAL ;
    - DW[5] ( PIN DW[5] ) ( REGF\[9\].RFW.BIT\[5\].FF D ) ( REGF\[8\].RFW.BIT\[5\].FF D ) ( REGF\[7\].RFW.BIT\[5\].FF D ) ( REGF\[6\].RFW.BIT\[5\].FF D ) ( REGF\[5\].RFW.BIT\[5\].FF D ) ( REGF\[4\].RFW.BIT\[5\].FF D )
      ( REGF\[3\].RFW.BIT\[5\].FF D ) ( REGF\[31\].RFW.BIT\[5\].FF D ) ( REGF\[30\].RFW.BIT\[5\].FF D ) ( REGF\[2\].RFW.BIT\[5\].FF D ) ( REGF\[29\].RFW.BIT\[5\].FF D ) ( REGF\[28\].RFW.BIT\[5\].FF D ) ( REGF\[27\].RFW.BIT\[5\].FF D ) ( REGF\[26\].RFW.BIT\[5\].FF D )
      ( REGF\[25\].RFW.BIT\[5\].FF D ) ( REGF\[24\].RFW.BIT\[5\].FF D ) ( REGF\[23\].RFW.BIT\[5\].FF D ) ( REGF\[22\].RFW.BIT\[5\].FF D ) ( REGF\[21\].RFW.BIT\[5\].FF D ) ( REGF\[20\].RFW.BIT\[5\].FF D ) ( REGF\[1\].RFW.BIT\[5\].FF D ) ( REGF\[19\].RFW.BIT\[5\].FF D )
      ( REGF\[18\].RFW.BIT\[5\].FF D ) ( REGF\[17\].RFW.BIT\[5\].FF D ) ( REGF\[16\].RFW.BIT\[5\].FF D ) ( REGF\[15\].RFW.BIT\[5\].FF D ) ( REGF\[14\].RFW.BIT\[5\].FF D ) ( REGF\[13\].RFW.BIT\[5\].FF D ) ( REGF\[12\].RFW.BIT\[5\].FF D ) ( REGF\[11\].RFW.BIT\[5\].FF D )
      ( REGF\[10\].RFW.BIT\[5\].FF D ) + USE SIGNAL ;
    - DW[6] ( PIN DW[6] ) ( REGF\[9\].RFW.BIT\[6\].FF D ) ( REGF\[8\].RFW.BIT\[6\].FF D ) ( REGF\[7\].RFW.BIT\[6\].FF D ) ( REGF\[6\].RFW.BIT\[6\].FF D ) ( REGF\[5\].RFW.BIT\[6\].FF D ) ( REGF\[4\].RFW.BIT\[6\].FF D )
      ( REGF\[3\].RFW.BIT\[6\].FF D ) ( REGF\[31\].RFW.BIT\[6\].FF D ) ( REGF\[30\].RFW.BIT\[6\].FF D ) ( REGF\[2\].RFW.BIT\[6\].FF D ) ( REGF\[29\].RFW.BIT\[6\].FF D ) ( REGF\[28\].RFW.BIT\[6\].FF D ) ( REGF\[27\].RFW.BIT\[6\].FF D ) ( REGF\[26\].RFW.BIT\[6\].FF D )
      ( REGF\[25\].RFW.BIT\[6\].FF D ) ( REGF\[24\].RFW.BIT\[6\].FF D ) ( REGF\[23\].RFW.BIT\[6\].FF D ) ( REGF\[22\].RFW.BIT\[6\].FF D ) ( REGF\[21\].RFW.BIT\[6\].FF D ) ( REGF\[20\].RFW.BIT\[6\].FF D ) ( REGF\[1\].RFW.BIT\[6\].FF D ) ( REGF\[19\].RFW.BIT\[6\].FF D )
      ( REGF\[18\].RFW.BIT\[6\].FF D ) ( REGF\[17\].RFW.BIT\[6\].FF D ) ( REGF\[16\].RFW.BIT\[6\].FF D ) ( REGF\[15\].RFW.BIT\[6\].FF D ) ( REGF\[14\].RFW.BIT\[6\].FF D ) ( REGF\[13\].RFW.BIT\[6\].FF D ) ( REGF\[12\].RFW.BIT\[6\].FF D ) ( REGF\[11\].RFW.BIT\[6\].FF D )
      ( REGF\[10\].RFW.BIT\[6\].FF D ) + USE SIGNAL ;
    - DW[7] ( PIN DW[7] ) ( REGF\[9\].RFW.BIT\[7\].FF D ) ( REGF\[8\].RFW.BIT\[7\].FF D ) ( REGF\[7\].RFW.BIT\[7\].FF D ) ( REGF\[6\].RFW.BIT\[7\].FF D ) ( REGF\[5\].RFW.BIT\[7\].FF D ) ( REGF\[4\].RFW.BIT\[7\].FF D )
      ( REGF\[3\].RFW.BIT\[7\].FF D ) ( REGF\[31\].RFW.BIT\[7\].FF D ) ( REGF\[30\].RFW.BIT\[7\].FF D ) ( REGF\[2\].RFW.BIT\[7\].FF D ) ( REGF\[29\].RFW.BIT\[7\].FF D ) ( REGF\[28\].RFW.BIT\[7\].FF D ) ( REGF\[27\].RFW.BIT\[7\].FF D ) ( REGF\[26\].RFW.BIT\[7\].FF D )
      ( REGF\[25\].RFW.BIT\[7\].FF D ) ( REGF\[24\].RFW.BIT\[7\].FF D ) ( REGF\[23\].RFW.BIT\[7\].FF D ) ( REGF\[22\].RFW.BIT\[7\].FF D ) ( REGF\[21\].RFW.BIT\[7\].FF D ) ( REGF\[20\].RFW.BIT\[7\].FF D ) ( REGF\[1\].RFW.BIT\[7\].FF D ) ( REGF\[19\].RFW.BIT\[7\].FF D )
      ( REGF\[18\].RFW.BIT\[7\].FF D ) ( REGF\[17\].RFW.BIT\[7\].FF D ) ( REGF\[16\].RFW.BIT\[7\].FF D ) ( REGF\[15\].RFW.BIT\[7\].FF D ) ( REGF\[14\].RFW.BIT\[7\].FF D ) ( REGF\[13\].RFW.BIT\[7\].FF D ) ( REGF\[12\].RFW.BIT\[7\].FF D ) ( REGF\[11\].RFW.BIT\[7\].FF D )
      ( REGF\[10\].RFW.BIT\[7\].FF D ) + USE SIGNAL ;
    - DW[8] ( PIN DW[8] ) ( REGF\[9\].RFW.BIT\[8\].FF D ) ( REGF\[8\].RFW.BIT\[8\].FF D ) ( REGF\[7\].RFW.BIT\[8\].FF D ) ( REGF\[6\].RFW.BIT\[8\].FF D ) ( REGF\[5\].RFW.BIT\[8\].FF D ) ( REGF\[4\].RFW.BIT\[8\].FF D )
      ( REGF\[3\].RFW.BIT\[8\].FF D ) ( REGF\[31\].RFW.BIT\[8\].FF D ) ( REGF\[30\].RFW.BIT\[8\].FF D ) ( REGF\[2\].RFW.BIT\[8\].FF D ) ( REGF\[29\].RFW.BIT\[8\].FF D ) ( REGF\[28\].RFW.BIT\[8\].FF D ) ( REGF\[27\].RFW.BIT\[8\].FF D ) ( REGF\[26\].RFW.BIT\[8\].FF D )
      ( REGF\[25\].RFW.BIT\[8\].FF D ) ( REGF\[24\].RFW.BIT\[8\].FF D ) ( REGF\[23\].RFW.BIT\[8\].FF D ) ( REGF\[22\].RFW.BIT\[8\].FF D ) ( REGF\[21\].RFW.BIT\[8\].FF D ) ( REGF\[20\].RFW.BIT\[8\].FF D ) ( REGF\[1\].RFW.BIT\[8\].FF D ) ( REGF\[19\].RFW.BIT\[8\].FF D )
      ( REGF\[18\].RFW.BIT\[8\].FF D ) ( REGF\[17\].RFW.BIT\[8\].FF D ) ( REGF\[16\].RFW.BIT\[8\].FF D ) ( REGF\[15\].RFW.BIT\[8\].FF D ) ( REGF\[14\].RFW.BIT\[8\].FF D ) ( REGF\[13\].RFW.BIT\[8\].FF D ) ( REGF\[12\].RFW.BIT\[8\].FF D ) ( REGF\[11\].RFW.BIT\[8\].FF D )
      ( REGF\[10\].RFW.BIT\[8\].FF D ) + USE SIGNAL ;
    - DW[9] ( PIN DW[9] ) ( REGF\[9\].RFW.BIT\[9\].FF D ) ( REGF\[8\].RFW.BIT\[9\].FF D ) ( REGF\[7\].RFW.BIT\[9\].FF D ) ( REGF\[6\].RFW.BIT\[9\].FF D ) ( REGF\[5\].RFW.BIT\[9\].FF D ) ( REGF\[4\].RFW.BIT\[9\].FF D )
      ( REGF\[3\].RFW.BIT\[9\].FF D ) ( REGF\[31\].RFW.BIT\[9\].FF D ) ( REGF\[30\].RFW.BIT\[9\].FF D ) ( REGF\[2\].RFW.BIT\[9\].FF D ) ( REGF\[29\].RFW.BIT\[9\].FF D ) ( REGF\[28\].RFW.BIT\[9\].FF D ) ( REGF\[27\].RFW.BIT\[9\].FF D ) ( REGF\[26\].RFW.BIT\[9\].FF D )
      ( REGF\[25\].RFW.BIT\[9\].FF D ) ( REGF\[24\].RFW.BIT\[9\].FF D ) ( REGF\[23\].RFW.BIT\[9\].FF D ) ( REGF\[22\].RFW.BIT\[9\].FF D ) ( REGF\[21\].RFW.BIT\[9\].FF D ) ( REGF\[20\].RFW.BIT\[9\].FF D ) ( REGF\[1\].RFW.BIT\[9\].FF D ) ( REGF\[19\].RFW.BIT\[9\].FF D )
      ( REGF\[18\].RFW.BIT\[9\].FF D ) ( REGF\[17\].RFW.BIT\[9\].FF D ) ( REGF\[16\].RFW.BIT\[9\].FF D ) ( REGF\[15\].RFW.BIT\[9\].FF D ) ( REGF\[14\].RFW.BIT\[9\].FF D ) ( REGF\[13\].RFW.BIT\[9\].FF D ) ( REGF\[12\].RFW.BIT\[9\].FF D ) ( REGF\[11\].RFW.BIT\[9\].FF D )
      ( REGF\[10\].RFW.BIT\[9\].FF D ) + USE SIGNAL ;
    - RA[0] ( PIN RA[0] ) ( DEC0.D3.ABUF\[0\] A ) ( DEC0.D2.ABUF\[0\] A ) ( DEC0.D1.ABUF\[0\] A ) ( DEC0.D0.ABUF\[0\] A ) + USE SIGNAL ;
    - RA[1] ( PIN RA[1] ) ( DEC0.D3.ABUF\[1\] A ) ( DEC0.D2.ABUF\[1\] A ) ( DEC0.D1.ABUF\[1\] A ) ( DEC0.D0.ABUF\[1\] A ) + USE SIGNAL ;
    - RA[2] ( PIN RA[2] ) ( DEC0.D3.ABUF\[2\] A ) ( DEC0.D2.ABUF\[2\] A ) ( DEC0.D1.ABUF\[2\] A ) ( DEC0.D0.ABUF\[2\] A ) + USE SIGNAL ;
    - RA[3] ( PIN RA[3] ) ( DEC0.D.AND3 B ) ( DEC0.D.AND2 A_N ) ( DEC0.D.AND1 B ) ( DEC0.D.AND0 A ) + USE SIGNAL ;
    - RA[4] ( PIN RA[4] ) ( DEC0.D.AND3 A ) ( DEC0.D.AND2 B ) ( DEC0.D.AND1 A_N ) ( DEC0.D.AND0 B ) + USE SIGNAL ;
    - RB[0] ( PIN RB[0] ) ( DEC1.D3.ABUF\[0\] A ) ( DEC1.D2.ABUF\[0\] A ) ( DEC1.D1.ABUF\[0\] A ) ( DEC1.D0.ABUF\[0\] A ) + USE SIGNAL ;
    - RB[1] ( PIN RB[1] ) ( DEC1.D3.ABUF\[1\] A ) ( DEC1.D2.ABUF\[1\] A ) ( DEC1.D1.ABUF\[1\] A ) ( DEC1.D0.ABUF\[1\] A ) + USE SIGNAL ;
    - RB[2] ( PIN RB[2] ) ( DEC1.D3.ABUF\[2\] A ) ( DEC1.D2.ABUF\[2\] A ) ( DEC1.D1.ABUF\[2\] A ) ( DEC1.D0.ABUF\[2\] A ) + USE SIGNAL ;
    - RB[3] ( PIN RB[3] ) ( DEC1.D.AND3 B ) ( DEC1.D.AND2 A_N ) ( DEC1.D.AND1 B ) ( DEC1.D.AND0 A ) + USE SIGNAL ;
    - RB[4] ( PIN RB[4] ) ( DEC1.D.AND3 A ) ( DEC1.D.AND2 B ) ( DEC1.D.AND1 A_N ) ( DEC1.D.AND0 B ) + USE SIGNAL ;
    - REGF\[10\].RFW.GCLK\[0\] ( REGF\[10\].RFW.CG\[0\] GCLK ) ( REGF\[10\].RFW.BIT\[7\].FF CLK ) ( REGF\[10\].RFW.BIT\[6\].FF CLK ) ( REGF\[10\].RFW.BIT\[5\].FF CLK ) ( REGF\[10\].RFW.BIT\[4\].FF CLK ) ( REGF\[10\].RFW.BIT\[3\].FF CLK ) ( REGF\[10\].RFW.BIT\[2\].FF CLK )
      ( REGF\[10\].RFW.BIT\[1\].FF CLK ) ( REGF\[10\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[10\].RFW.GCLK\[1\] ( REGF\[10\].RFW.CG\[1\] GCLK ) ( REGF\[10\].RFW.BIT\[9\].FF CLK ) ( REGF\[10\].RFW.BIT\[8\].FF CLK ) ( REGF\[10\].RFW.BIT\[15\].FF CLK ) ( REGF\[10\].RFW.BIT\[14\].FF CLK ) ( REGF\[10\].RFW.BIT\[13\].FF CLK ) ( REGF\[10\].RFW.BIT\[12\].FF CLK )
      ( REGF\[10\].RFW.BIT\[11\].FF CLK ) ( REGF\[10\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[10\].RFW.GCLK\[2\] ( REGF\[10\].RFW.CG\[2\] GCLK ) ( REGF\[10\].RFW.BIT\[23\].FF CLK ) ( REGF\[10\].RFW.BIT\[22\].FF CLK ) ( REGF\[10\].RFW.BIT\[21\].FF CLK ) ( REGF\[10\].RFW.BIT\[20\].FF CLK ) ( REGF\[10\].RFW.BIT\[19\].FF CLK ) ( REGF\[10\].RFW.BIT\[18\].FF CLK )
      ( REGF\[10\].RFW.BIT\[17\].FF CLK ) ( REGF\[10\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[10\].RFW.GCLK\[3\] ( REGF\[10\].RFW.CG\[3\] GCLK ) ( REGF\[10\].RFW.BIT\[31\].FF CLK ) ( REGF\[10\].RFW.BIT\[30\].FF CLK ) ( REGF\[10\].RFW.BIT\[29\].FF CLK ) ( REGF\[10\].RFW.BIT\[28\].FF CLK ) ( REGF\[10\].RFW.BIT\[27\].FF CLK ) ( REGF\[10\].RFW.BIT\[26\].FF CLK )
      ( REGF\[10\].RFW.BIT\[25\].FF CLK ) ( REGF\[10\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL1 ( REGF\[10\].RFW.INV1\[3\] A ) ( REGF\[10\].RFW.INV1\[2\] A ) ( REGF\[10\].RFW.INV1\[1\] A ) ( REGF\[10\].RFW.INV1\[0\] A ) ( DEC0.D1.AND2 X ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL1_B\[0\] ( REGF\[10\].RFW.INV1\[0\] Y ) ( REGF\[10\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[10\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL1_B\[1\] ( REGF\[10\].RFW.INV1\[1\] Y ) ( REGF\[10\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[10\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL1_B\[2\] ( REGF\[10\].RFW.INV1\[2\] Y ) ( REGF\[10\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[10\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL1_B\[3\] ( REGF\[10\].RFW.INV1\[3\] Y ) ( REGF\[10\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[10\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[10\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL2 ( REGF\[10\].RFW.INV2\[3\] A ) ( REGF\[10\].RFW.INV2\[2\] A ) ( REGF\[10\].RFW.INV2\[1\] A ) ( REGF\[10\].RFW.INV2\[0\] A ) ( DEC1.D1.AND2 X ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL2_B\[0\] ( REGF\[10\].RFW.INV2\[0\] Y ) ( REGF\[10\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[10\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL2_B\[1\] ( REGF\[10\].RFW.INV2\[1\] Y ) ( REGF\[10\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[10\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL2_B\[2\] ( REGF\[10\].RFW.INV2\[2\] Y ) ( REGF\[10\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[10\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SEL2_B\[3\] ( REGF\[10\].RFW.INV2\[3\] Y ) ( REGF\[10\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[10\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[10\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[10\].RFW.SELW ( REGF\[10\].RFW.CGAND A ) ( DEC2.D1.AND2 X ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[0\] ( REGF\[10\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[10\] ( REGF\[10\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[11\] ( REGF\[10\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[12\] ( REGF\[10\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[13\] ( REGF\[10\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[14\] ( REGF\[10\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[15\] ( REGF\[10\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[16\] ( REGF\[10\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[17\] ( REGF\[10\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[18\] ( REGF\[10\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[19\] ( REGF\[10\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[1\] ( REGF\[10\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[20\] ( REGF\[10\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[21\] ( REGF\[10\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[22\] ( REGF\[10\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[23\] ( REGF\[10\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[24\] ( REGF\[10\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[25\] ( REGF\[10\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[26\] ( REGF\[10\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[27\] ( REGF\[10\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[28\] ( REGF\[10\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[29\] ( REGF\[10\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[2\] ( REGF\[10\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[30\] ( REGF\[10\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[31\] ( REGF\[10\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[3\] ( REGF\[10\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[4\] ( REGF\[10\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[5\] ( REGF\[10\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[6\] ( REGF\[10\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[7\] ( REGF\[10\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[8\] ( REGF\[10\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.q_wire\[9\] ( REGF\[10\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[10\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[10\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[10\].RFW.we_wire ( REGF\[10\].RFW.CG\[3\] GATE ) ( REGF\[10\].RFW.CG\[2\] GATE ) ( REGF\[10\].RFW.CG\[1\] GATE ) ( REGF\[10\].RFW.CG\[0\] GATE ) ( REGF\[10\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[11\].RFW.GCLK\[0\] ( REGF\[11\].RFW.CG\[0\] GCLK ) ( REGF\[11\].RFW.BIT\[7\].FF CLK ) ( REGF\[11\].RFW.BIT\[6\].FF CLK ) ( REGF\[11\].RFW.BIT\[5\].FF CLK ) ( REGF\[11\].RFW.BIT\[4\].FF CLK ) ( REGF\[11\].RFW.BIT\[3\].FF CLK ) ( REGF\[11\].RFW.BIT\[2\].FF CLK )
      ( REGF\[11\].RFW.BIT\[1\].FF CLK ) ( REGF\[11\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[11\].RFW.GCLK\[1\] ( REGF\[11\].RFW.CG\[1\] GCLK ) ( REGF\[11\].RFW.BIT\[9\].FF CLK ) ( REGF\[11\].RFW.BIT\[8\].FF CLK ) ( REGF\[11\].RFW.BIT\[15\].FF CLK ) ( REGF\[11\].RFW.BIT\[14\].FF CLK ) ( REGF\[11\].RFW.BIT\[13\].FF CLK ) ( REGF\[11\].RFW.BIT\[12\].FF CLK )
      ( REGF\[11\].RFW.BIT\[11\].FF CLK ) ( REGF\[11\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[11\].RFW.GCLK\[2\] ( REGF\[11\].RFW.CG\[2\] GCLK ) ( REGF\[11\].RFW.BIT\[23\].FF CLK ) ( REGF\[11\].RFW.BIT\[22\].FF CLK ) ( REGF\[11\].RFW.BIT\[21\].FF CLK ) ( REGF\[11\].RFW.BIT\[20\].FF CLK ) ( REGF\[11\].RFW.BIT\[19\].FF CLK ) ( REGF\[11\].RFW.BIT\[18\].FF CLK )
      ( REGF\[11\].RFW.BIT\[17\].FF CLK ) ( REGF\[11\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[11\].RFW.GCLK\[3\] ( REGF\[11\].RFW.CG\[3\] GCLK ) ( REGF\[11\].RFW.BIT\[31\].FF CLK ) ( REGF\[11\].RFW.BIT\[30\].FF CLK ) ( REGF\[11\].RFW.BIT\[29\].FF CLK ) ( REGF\[11\].RFW.BIT\[28\].FF CLK ) ( REGF\[11\].RFW.BIT\[27\].FF CLK ) ( REGF\[11\].RFW.BIT\[26\].FF CLK )
      ( REGF\[11\].RFW.BIT\[25\].FF CLK ) ( REGF\[11\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL1 ( REGF\[11\].RFW.INV1\[3\] A ) ( REGF\[11\].RFW.INV1\[2\] A ) ( REGF\[11\].RFW.INV1\[1\] A ) ( REGF\[11\].RFW.INV1\[0\] A ) ( DEC0.D1.AND3 X ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL1_B\[0\] ( REGF\[11\].RFW.INV1\[0\] Y ) ( REGF\[11\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[11\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL1_B\[1\] ( REGF\[11\].RFW.INV1\[1\] Y ) ( REGF\[11\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[11\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL1_B\[2\] ( REGF\[11\].RFW.INV1\[2\] Y ) ( REGF\[11\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[11\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL1_B\[3\] ( REGF\[11\].RFW.INV1\[3\] Y ) ( REGF\[11\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[11\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[11\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL2 ( REGF\[11\].RFW.INV2\[3\] A ) ( REGF\[11\].RFW.INV2\[2\] A ) ( REGF\[11\].RFW.INV2\[1\] A ) ( REGF\[11\].RFW.INV2\[0\] A ) ( DEC1.D1.AND3 X ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL2_B\[0\] ( REGF\[11\].RFW.INV2\[0\] Y ) ( REGF\[11\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[11\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL2_B\[1\] ( REGF\[11\].RFW.INV2\[1\] Y ) ( REGF\[11\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[11\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL2_B\[2\] ( REGF\[11\].RFW.INV2\[2\] Y ) ( REGF\[11\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[11\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SEL2_B\[3\] ( REGF\[11\].RFW.INV2\[3\] Y ) ( REGF\[11\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[11\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[11\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[11\].RFW.SELW ( REGF\[11\].RFW.CGAND A ) ( DEC2.D1.AND3 X ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[0\] ( REGF\[11\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[10\] ( REGF\[11\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[11\] ( REGF\[11\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[12\] ( REGF\[11\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[13\] ( REGF\[11\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[14\] ( REGF\[11\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[15\] ( REGF\[11\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[16\] ( REGF\[11\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[17\] ( REGF\[11\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[18\] ( REGF\[11\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[19\] ( REGF\[11\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[1\] ( REGF\[11\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[20\] ( REGF\[11\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[21\] ( REGF\[11\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[22\] ( REGF\[11\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[23\] ( REGF\[11\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[24\] ( REGF\[11\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[25\] ( REGF\[11\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[26\] ( REGF\[11\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[27\] ( REGF\[11\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[28\] ( REGF\[11\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[29\] ( REGF\[11\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[2\] ( REGF\[11\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[30\] ( REGF\[11\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[31\] ( REGF\[11\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[3\] ( REGF\[11\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[4\] ( REGF\[11\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[5\] ( REGF\[11\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[6\] ( REGF\[11\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[7\] ( REGF\[11\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[8\] ( REGF\[11\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.q_wire\[9\] ( REGF\[11\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[11\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[11\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[11\].RFW.we_wire ( REGF\[11\].RFW.CG\[3\] GATE ) ( REGF\[11\].RFW.CG\[2\] GATE ) ( REGF\[11\].RFW.CG\[1\] GATE ) ( REGF\[11\].RFW.CG\[0\] GATE ) ( REGF\[11\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[12\].RFW.GCLK\[0\] ( REGF\[12\].RFW.CG\[0\] GCLK ) ( REGF\[12\].RFW.BIT\[7\].FF CLK ) ( REGF\[12\].RFW.BIT\[6\].FF CLK ) ( REGF\[12\].RFW.BIT\[5\].FF CLK ) ( REGF\[12\].RFW.BIT\[4\].FF CLK ) ( REGF\[12\].RFW.BIT\[3\].FF CLK ) ( REGF\[12\].RFW.BIT\[2\].FF CLK )
      ( REGF\[12\].RFW.BIT\[1\].FF CLK ) ( REGF\[12\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[12\].RFW.GCLK\[1\] ( REGF\[12\].RFW.CG\[1\] GCLK ) ( REGF\[12\].RFW.BIT\[9\].FF CLK ) ( REGF\[12\].RFW.BIT\[8\].FF CLK ) ( REGF\[12\].RFW.BIT\[15\].FF CLK ) ( REGF\[12\].RFW.BIT\[14\].FF CLK ) ( REGF\[12\].RFW.BIT\[13\].FF CLK ) ( REGF\[12\].RFW.BIT\[12\].FF CLK )
      ( REGF\[12\].RFW.BIT\[11\].FF CLK ) ( REGF\[12\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[12\].RFW.GCLK\[2\] ( REGF\[12\].RFW.CG\[2\] GCLK ) ( REGF\[12\].RFW.BIT\[23\].FF CLK ) ( REGF\[12\].RFW.BIT\[22\].FF CLK ) ( REGF\[12\].RFW.BIT\[21\].FF CLK ) ( REGF\[12\].RFW.BIT\[20\].FF CLK ) ( REGF\[12\].RFW.BIT\[19\].FF CLK ) ( REGF\[12\].RFW.BIT\[18\].FF CLK )
      ( REGF\[12\].RFW.BIT\[17\].FF CLK ) ( REGF\[12\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[12\].RFW.GCLK\[3\] ( REGF\[12\].RFW.CG\[3\] GCLK ) ( REGF\[12\].RFW.BIT\[31\].FF CLK ) ( REGF\[12\].RFW.BIT\[30\].FF CLK ) ( REGF\[12\].RFW.BIT\[29\].FF CLK ) ( REGF\[12\].RFW.BIT\[28\].FF CLK ) ( REGF\[12\].RFW.BIT\[27\].FF CLK ) ( REGF\[12\].RFW.BIT\[26\].FF CLK )
      ( REGF\[12\].RFW.BIT\[25\].FF CLK ) ( REGF\[12\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL1 ( REGF\[12\].RFW.INV1\[3\] A ) ( REGF\[12\].RFW.INV1\[2\] A ) ( REGF\[12\].RFW.INV1\[1\] A ) ( REGF\[12\].RFW.INV1\[0\] A ) ( DEC0.D1.AND4 X ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL1_B\[0\] ( REGF\[12\].RFW.INV1\[0\] Y ) ( REGF\[12\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[12\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL1_B\[1\] ( REGF\[12\].RFW.INV1\[1\] Y ) ( REGF\[12\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[12\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL1_B\[2\] ( REGF\[12\].RFW.INV1\[2\] Y ) ( REGF\[12\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[12\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL1_B\[3\] ( REGF\[12\].RFW.INV1\[3\] Y ) ( REGF\[12\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[12\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[12\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL2 ( REGF\[12\].RFW.INV2\[3\] A ) ( REGF\[12\].RFW.INV2\[2\] A ) ( REGF\[12\].RFW.INV2\[1\] A ) ( REGF\[12\].RFW.INV2\[0\] A ) ( DEC1.D1.AND4 X ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL2_B\[0\] ( REGF\[12\].RFW.INV2\[0\] Y ) ( REGF\[12\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[12\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL2_B\[1\] ( REGF\[12\].RFW.INV2\[1\] Y ) ( REGF\[12\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[12\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL2_B\[2\] ( REGF\[12\].RFW.INV2\[2\] Y ) ( REGF\[12\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[12\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SEL2_B\[3\] ( REGF\[12\].RFW.INV2\[3\] Y ) ( REGF\[12\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[12\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[12\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[12\].RFW.SELW ( REGF\[12\].RFW.CGAND A ) ( DEC2.D1.AND4 X ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[0\] ( REGF\[12\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[10\] ( REGF\[12\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[11\] ( REGF\[12\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[12\] ( REGF\[12\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[13\] ( REGF\[12\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[14\] ( REGF\[12\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[15\] ( REGF\[12\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[16\] ( REGF\[12\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[17\] ( REGF\[12\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[18\] ( REGF\[12\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[19\] ( REGF\[12\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[1\] ( REGF\[12\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[20\] ( REGF\[12\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[21\] ( REGF\[12\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[22\] ( REGF\[12\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[23\] ( REGF\[12\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[24\] ( REGF\[12\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[25\] ( REGF\[12\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[26\] ( REGF\[12\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[27\] ( REGF\[12\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[28\] ( REGF\[12\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[29\] ( REGF\[12\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[2\] ( REGF\[12\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[30\] ( REGF\[12\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[31\] ( REGF\[12\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[3\] ( REGF\[12\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[4\] ( REGF\[12\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[5\] ( REGF\[12\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[6\] ( REGF\[12\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[7\] ( REGF\[12\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[8\] ( REGF\[12\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.q_wire\[9\] ( REGF\[12\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[12\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[12\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[12\].RFW.we_wire ( REGF\[12\].RFW.CG\[3\] GATE ) ( REGF\[12\].RFW.CG\[2\] GATE ) ( REGF\[12\].RFW.CG\[1\] GATE ) ( REGF\[12\].RFW.CG\[0\] GATE ) ( REGF\[12\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[13\].RFW.GCLK\[0\] ( REGF\[13\].RFW.CG\[0\] GCLK ) ( REGF\[13\].RFW.BIT\[7\].FF CLK ) ( REGF\[13\].RFW.BIT\[6\].FF CLK ) ( REGF\[13\].RFW.BIT\[5\].FF CLK ) ( REGF\[13\].RFW.BIT\[4\].FF CLK ) ( REGF\[13\].RFW.BIT\[3\].FF CLK ) ( REGF\[13\].RFW.BIT\[2\].FF CLK )
      ( REGF\[13\].RFW.BIT\[1\].FF CLK ) ( REGF\[13\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[13\].RFW.GCLK\[1\] ( REGF\[13\].RFW.CG\[1\] GCLK ) ( REGF\[13\].RFW.BIT\[9\].FF CLK ) ( REGF\[13\].RFW.BIT\[8\].FF CLK ) ( REGF\[13\].RFW.BIT\[15\].FF CLK ) ( REGF\[13\].RFW.BIT\[14\].FF CLK ) ( REGF\[13\].RFW.BIT\[13\].FF CLK ) ( REGF\[13\].RFW.BIT\[12\].FF CLK )
      ( REGF\[13\].RFW.BIT\[11\].FF CLK ) ( REGF\[13\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[13\].RFW.GCLK\[2\] ( REGF\[13\].RFW.CG\[2\] GCLK ) ( REGF\[13\].RFW.BIT\[23\].FF CLK ) ( REGF\[13\].RFW.BIT\[22\].FF CLK ) ( REGF\[13\].RFW.BIT\[21\].FF CLK ) ( REGF\[13\].RFW.BIT\[20\].FF CLK ) ( REGF\[13\].RFW.BIT\[19\].FF CLK ) ( REGF\[13\].RFW.BIT\[18\].FF CLK )
      ( REGF\[13\].RFW.BIT\[17\].FF CLK ) ( REGF\[13\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[13\].RFW.GCLK\[3\] ( REGF\[13\].RFW.CG\[3\] GCLK ) ( REGF\[13\].RFW.BIT\[31\].FF CLK ) ( REGF\[13\].RFW.BIT\[30\].FF CLK ) ( REGF\[13\].RFW.BIT\[29\].FF CLK ) ( REGF\[13\].RFW.BIT\[28\].FF CLK ) ( REGF\[13\].RFW.BIT\[27\].FF CLK ) ( REGF\[13\].RFW.BIT\[26\].FF CLK )
      ( REGF\[13\].RFW.BIT\[25\].FF CLK ) ( REGF\[13\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL1 ( REGF\[13\].RFW.INV1\[3\] A ) ( REGF\[13\].RFW.INV1\[2\] A ) ( REGF\[13\].RFW.INV1\[1\] A ) ( REGF\[13\].RFW.INV1\[0\] A ) ( DEC0.D1.AND5 X ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL1_B\[0\] ( REGF\[13\].RFW.INV1\[0\] Y ) ( REGF\[13\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[13\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL1_B\[1\] ( REGF\[13\].RFW.INV1\[1\] Y ) ( REGF\[13\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[13\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL1_B\[2\] ( REGF\[13\].RFW.INV1\[2\] Y ) ( REGF\[13\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[13\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL1_B\[3\] ( REGF\[13\].RFW.INV1\[3\] Y ) ( REGF\[13\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[13\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[13\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL2 ( REGF\[13\].RFW.INV2\[3\] A ) ( REGF\[13\].RFW.INV2\[2\] A ) ( REGF\[13\].RFW.INV2\[1\] A ) ( REGF\[13\].RFW.INV2\[0\] A ) ( DEC1.D1.AND5 X ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL2_B\[0\] ( REGF\[13\].RFW.INV2\[0\] Y ) ( REGF\[13\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[13\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL2_B\[1\] ( REGF\[13\].RFW.INV2\[1\] Y ) ( REGF\[13\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[13\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL2_B\[2\] ( REGF\[13\].RFW.INV2\[2\] Y ) ( REGF\[13\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[13\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SEL2_B\[3\] ( REGF\[13\].RFW.INV2\[3\] Y ) ( REGF\[13\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[13\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[13\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[13\].RFW.SELW ( REGF\[13\].RFW.CGAND A ) ( DEC2.D1.AND5 X ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[0\] ( REGF\[13\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[10\] ( REGF\[13\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[11\] ( REGF\[13\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[12\] ( REGF\[13\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[13\] ( REGF\[13\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[14\] ( REGF\[13\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[15\] ( REGF\[13\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[16\] ( REGF\[13\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[17\] ( REGF\[13\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[18\] ( REGF\[13\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[19\] ( REGF\[13\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[1\] ( REGF\[13\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[20\] ( REGF\[13\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[21\] ( REGF\[13\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[22\] ( REGF\[13\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[23\] ( REGF\[13\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[24\] ( REGF\[13\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[25\] ( REGF\[13\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[26\] ( REGF\[13\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[27\] ( REGF\[13\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[28\] ( REGF\[13\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[29\] ( REGF\[13\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[2\] ( REGF\[13\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[30\] ( REGF\[13\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[31\] ( REGF\[13\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[3\] ( REGF\[13\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[4\] ( REGF\[13\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[5\] ( REGF\[13\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[6\] ( REGF\[13\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[7\] ( REGF\[13\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[8\] ( REGF\[13\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.q_wire\[9\] ( REGF\[13\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[13\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[13\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[13\].RFW.we_wire ( REGF\[13\].RFW.CG\[3\] GATE ) ( REGF\[13\].RFW.CG\[2\] GATE ) ( REGF\[13\].RFW.CG\[1\] GATE ) ( REGF\[13\].RFW.CG\[0\] GATE ) ( REGF\[13\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[14\].RFW.GCLK\[0\] ( REGF\[14\].RFW.CG\[0\] GCLK ) ( REGF\[14\].RFW.BIT\[7\].FF CLK ) ( REGF\[14\].RFW.BIT\[6\].FF CLK ) ( REGF\[14\].RFW.BIT\[5\].FF CLK ) ( REGF\[14\].RFW.BIT\[4\].FF CLK ) ( REGF\[14\].RFW.BIT\[3\].FF CLK ) ( REGF\[14\].RFW.BIT\[2\].FF CLK )
      ( REGF\[14\].RFW.BIT\[1\].FF CLK ) ( REGF\[14\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[14\].RFW.GCLK\[1\] ( REGF\[14\].RFW.CG\[1\] GCLK ) ( REGF\[14\].RFW.BIT\[9\].FF CLK ) ( REGF\[14\].RFW.BIT\[8\].FF CLK ) ( REGF\[14\].RFW.BIT\[15\].FF CLK ) ( REGF\[14\].RFW.BIT\[14\].FF CLK ) ( REGF\[14\].RFW.BIT\[13\].FF CLK ) ( REGF\[14\].RFW.BIT\[12\].FF CLK )
      ( REGF\[14\].RFW.BIT\[11\].FF CLK ) ( REGF\[14\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[14\].RFW.GCLK\[2\] ( REGF\[14\].RFW.CG\[2\] GCLK ) ( REGF\[14\].RFW.BIT\[23\].FF CLK ) ( REGF\[14\].RFW.BIT\[22\].FF CLK ) ( REGF\[14\].RFW.BIT\[21\].FF CLK ) ( REGF\[14\].RFW.BIT\[20\].FF CLK ) ( REGF\[14\].RFW.BIT\[19\].FF CLK ) ( REGF\[14\].RFW.BIT\[18\].FF CLK )
      ( REGF\[14\].RFW.BIT\[17\].FF CLK ) ( REGF\[14\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[14\].RFW.GCLK\[3\] ( REGF\[14\].RFW.CG\[3\] GCLK ) ( REGF\[14\].RFW.BIT\[31\].FF CLK ) ( REGF\[14\].RFW.BIT\[30\].FF CLK ) ( REGF\[14\].RFW.BIT\[29\].FF CLK ) ( REGF\[14\].RFW.BIT\[28\].FF CLK ) ( REGF\[14\].RFW.BIT\[27\].FF CLK ) ( REGF\[14\].RFW.BIT\[26\].FF CLK )
      ( REGF\[14\].RFW.BIT\[25\].FF CLK ) ( REGF\[14\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL1 ( REGF\[14\].RFW.INV1\[3\] A ) ( REGF\[14\].RFW.INV1\[2\] A ) ( REGF\[14\].RFW.INV1\[1\] A ) ( REGF\[14\].RFW.INV1\[0\] A ) ( DEC0.D1.AND6 X ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL1_B\[0\] ( REGF\[14\].RFW.INV1\[0\] Y ) ( REGF\[14\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[14\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL1_B\[1\] ( REGF\[14\].RFW.INV1\[1\] Y ) ( REGF\[14\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[14\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL1_B\[2\] ( REGF\[14\].RFW.INV1\[2\] Y ) ( REGF\[14\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[14\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL1_B\[3\] ( REGF\[14\].RFW.INV1\[3\] Y ) ( REGF\[14\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[14\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[14\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL2 ( REGF\[14\].RFW.INV2\[3\] A ) ( REGF\[14\].RFW.INV2\[2\] A ) ( REGF\[14\].RFW.INV2\[1\] A ) ( REGF\[14\].RFW.INV2\[0\] A ) ( DEC1.D1.AND6 X ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL2_B\[0\] ( REGF\[14\].RFW.INV2\[0\] Y ) ( REGF\[14\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[14\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL2_B\[1\] ( REGF\[14\].RFW.INV2\[1\] Y ) ( REGF\[14\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[14\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL2_B\[2\] ( REGF\[14\].RFW.INV2\[2\] Y ) ( REGF\[14\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[14\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SEL2_B\[3\] ( REGF\[14\].RFW.INV2\[3\] Y ) ( REGF\[14\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[14\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[14\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[14\].RFW.SELW ( REGF\[14\].RFW.CGAND A ) ( DEC2.D1.AND6 X ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[0\] ( REGF\[14\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[10\] ( REGF\[14\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[11\] ( REGF\[14\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[12\] ( REGF\[14\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[13\] ( REGF\[14\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[14\] ( REGF\[14\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[15\] ( REGF\[14\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[16\] ( REGF\[14\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[17\] ( REGF\[14\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[18\] ( REGF\[14\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[19\] ( REGF\[14\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[1\] ( REGF\[14\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[20\] ( REGF\[14\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[21\] ( REGF\[14\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[22\] ( REGF\[14\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[23\] ( REGF\[14\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[24\] ( REGF\[14\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[25\] ( REGF\[14\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[26\] ( REGF\[14\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[27\] ( REGF\[14\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[28\] ( REGF\[14\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[29\] ( REGF\[14\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[2\] ( REGF\[14\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[30\] ( REGF\[14\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[31\] ( REGF\[14\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[3\] ( REGF\[14\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[4\] ( REGF\[14\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[5\] ( REGF\[14\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[6\] ( REGF\[14\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[7\] ( REGF\[14\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[8\] ( REGF\[14\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.q_wire\[9\] ( REGF\[14\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[14\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[14\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[14\].RFW.we_wire ( REGF\[14\].RFW.CG\[3\] GATE ) ( REGF\[14\].RFW.CG\[2\] GATE ) ( REGF\[14\].RFW.CG\[1\] GATE ) ( REGF\[14\].RFW.CG\[0\] GATE ) ( REGF\[14\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[15\].RFW.GCLK\[0\] ( REGF\[15\].RFW.CG\[0\] GCLK ) ( REGF\[15\].RFW.BIT\[7\].FF CLK ) ( REGF\[15\].RFW.BIT\[6\].FF CLK ) ( REGF\[15\].RFW.BIT\[5\].FF CLK ) ( REGF\[15\].RFW.BIT\[4\].FF CLK ) ( REGF\[15\].RFW.BIT\[3\].FF CLK ) ( REGF\[15\].RFW.BIT\[2\].FF CLK )
      ( REGF\[15\].RFW.BIT\[1\].FF CLK ) ( REGF\[15\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[15\].RFW.GCLK\[1\] ( REGF\[15\].RFW.CG\[1\] GCLK ) ( REGF\[15\].RFW.BIT\[9\].FF CLK ) ( REGF\[15\].RFW.BIT\[8\].FF CLK ) ( REGF\[15\].RFW.BIT\[15\].FF CLK ) ( REGF\[15\].RFW.BIT\[14\].FF CLK ) ( REGF\[15\].RFW.BIT\[13\].FF CLK ) ( REGF\[15\].RFW.BIT\[12\].FF CLK )
      ( REGF\[15\].RFW.BIT\[11\].FF CLK ) ( REGF\[15\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[15\].RFW.GCLK\[2\] ( REGF\[15\].RFW.CG\[2\] GCLK ) ( REGF\[15\].RFW.BIT\[23\].FF CLK ) ( REGF\[15\].RFW.BIT\[22\].FF CLK ) ( REGF\[15\].RFW.BIT\[21\].FF CLK ) ( REGF\[15\].RFW.BIT\[20\].FF CLK ) ( REGF\[15\].RFW.BIT\[19\].FF CLK ) ( REGF\[15\].RFW.BIT\[18\].FF CLK )
      ( REGF\[15\].RFW.BIT\[17\].FF CLK ) ( REGF\[15\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[15\].RFW.GCLK\[3\] ( REGF\[15\].RFW.CG\[3\] GCLK ) ( REGF\[15\].RFW.BIT\[31\].FF CLK ) ( REGF\[15\].RFW.BIT\[30\].FF CLK ) ( REGF\[15\].RFW.BIT\[29\].FF CLK ) ( REGF\[15\].RFW.BIT\[28\].FF CLK ) ( REGF\[15\].RFW.BIT\[27\].FF CLK ) ( REGF\[15\].RFW.BIT\[26\].FF CLK )
      ( REGF\[15\].RFW.BIT\[25\].FF CLK ) ( REGF\[15\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL1 ( REGF\[15\].RFW.INV1\[3\] A ) ( REGF\[15\].RFW.INV1\[2\] A ) ( REGF\[15\].RFW.INV1\[1\] A ) ( REGF\[15\].RFW.INV1\[0\] A ) ( DEC0.D1.AND7 X ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL1_B\[0\] ( REGF\[15\].RFW.INV1\[0\] Y ) ( REGF\[15\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[15\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL1_B\[1\] ( REGF\[15\].RFW.INV1\[1\] Y ) ( REGF\[15\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[15\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL1_B\[2\] ( REGF\[15\].RFW.INV1\[2\] Y ) ( REGF\[15\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[15\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL1_B\[3\] ( REGF\[15\].RFW.INV1\[3\] Y ) ( REGF\[15\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[15\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[15\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL2 ( REGF\[15\].RFW.INV2\[3\] A ) ( REGF\[15\].RFW.INV2\[2\] A ) ( REGF\[15\].RFW.INV2\[1\] A ) ( REGF\[15\].RFW.INV2\[0\] A ) ( DEC1.D1.AND7 X ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL2_B\[0\] ( REGF\[15\].RFW.INV2\[0\] Y ) ( REGF\[15\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[15\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL2_B\[1\] ( REGF\[15\].RFW.INV2\[1\] Y ) ( REGF\[15\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[15\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL2_B\[2\] ( REGF\[15\].RFW.INV2\[2\] Y ) ( REGF\[15\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[15\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SEL2_B\[3\] ( REGF\[15\].RFW.INV2\[3\] Y ) ( REGF\[15\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[15\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[15\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[15\].RFW.SELW ( REGF\[15\].RFW.CGAND A ) ( DEC2.D1.AND7 X ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[0\] ( REGF\[15\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[10\] ( REGF\[15\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[11\] ( REGF\[15\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[12\] ( REGF\[15\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[13\] ( REGF\[15\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[14\] ( REGF\[15\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[15\] ( REGF\[15\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[16\] ( REGF\[15\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[17\] ( REGF\[15\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[18\] ( REGF\[15\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[19\] ( REGF\[15\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[1\] ( REGF\[15\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[20\] ( REGF\[15\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[21\] ( REGF\[15\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[22\] ( REGF\[15\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[23\] ( REGF\[15\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[24\] ( REGF\[15\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[25\] ( REGF\[15\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[26\] ( REGF\[15\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[27\] ( REGF\[15\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[28\] ( REGF\[15\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[29\] ( REGF\[15\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[2\] ( REGF\[15\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[30\] ( REGF\[15\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[31\] ( REGF\[15\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[3\] ( REGF\[15\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[4\] ( REGF\[15\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[5\] ( REGF\[15\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[6\] ( REGF\[15\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[7\] ( REGF\[15\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[8\] ( REGF\[15\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.q_wire\[9\] ( REGF\[15\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[15\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[15\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[15\].RFW.we_wire ( REGF\[15\].RFW.CG\[3\] GATE ) ( REGF\[15\].RFW.CG\[2\] GATE ) ( REGF\[15\].RFW.CG\[1\] GATE ) ( REGF\[15\].RFW.CG\[0\] GATE ) ( REGF\[15\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[16\].RFW.GCLK\[0\] ( REGF\[16\].RFW.CG\[0\] GCLK ) ( REGF\[16\].RFW.BIT\[7\].FF CLK ) ( REGF\[16\].RFW.BIT\[6\].FF CLK ) ( REGF\[16\].RFW.BIT\[5\].FF CLK ) ( REGF\[16\].RFW.BIT\[4\].FF CLK ) ( REGF\[16\].RFW.BIT\[3\].FF CLK ) ( REGF\[16\].RFW.BIT\[2\].FF CLK )
      ( REGF\[16\].RFW.BIT\[1\].FF CLK ) ( REGF\[16\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[16\].RFW.GCLK\[1\] ( REGF\[16\].RFW.CG\[1\] GCLK ) ( REGF\[16\].RFW.BIT\[9\].FF CLK ) ( REGF\[16\].RFW.BIT\[8\].FF CLK ) ( REGF\[16\].RFW.BIT\[15\].FF CLK ) ( REGF\[16\].RFW.BIT\[14\].FF CLK ) ( REGF\[16\].RFW.BIT\[13\].FF CLK ) ( REGF\[16\].RFW.BIT\[12\].FF CLK )
      ( REGF\[16\].RFW.BIT\[11\].FF CLK ) ( REGF\[16\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[16\].RFW.GCLK\[2\] ( REGF\[16\].RFW.CG\[2\] GCLK ) ( REGF\[16\].RFW.BIT\[23\].FF CLK ) ( REGF\[16\].RFW.BIT\[22\].FF CLK ) ( REGF\[16\].RFW.BIT\[21\].FF CLK ) ( REGF\[16\].RFW.BIT\[20\].FF CLK ) ( REGF\[16\].RFW.BIT\[19\].FF CLK ) ( REGF\[16\].RFW.BIT\[18\].FF CLK )
      ( REGF\[16\].RFW.BIT\[17\].FF CLK ) ( REGF\[16\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[16\].RFW.GCLK\[3\] ( REGF\[16\].RFW.CG\[3\] GCLK ) ( REGF\[16\].RFW.BIT\[31\].FF CLK ) ( REGF\[16\].RFW.BIT\[30\].FF CLK ) ( REGF\[16\].RFW.BIT\[29\].FF CLK ) ( REGF\[16\].RFW.BIT\[28\].FF CLK ) ( REGF\[16\].RFW.BIT\[27\].FF CLK ) ( REGF\[16\].RFW.BIT\[26\].FF CLK )
      ( REGF\[16\].RFW.BIT\[25\].FF CLK ) ( REGF\[16\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL1 ( REGF\[16\].RFW.INV1\[3\] A ) ( REGF\[16\].RFW.INV1\[2\] A ) ( REGF\[16\].RFW.INV1\[1\] A ) ( REGF\[16\].RFW.INV1\[0\] A ) ( DEC0.D2.AND0 Y ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL1_B\[0\] ( REGF\[16\].RFW.INV1\[0\] Y ) ( REGF\[16\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[16\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL1_B\[1\] ( REGF\[16\].RFW.INV1\[1\] Y ) ( REGF\[16\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[16\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL1_B\[2\] ( REGF\[16\].RFW.INV1\[2\] Y ) ( REGF\[16\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[16\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL1_B\[3\] ( REGF\[16\].RFW.INV1\[3\] Y ) ( REGF\[16\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[16\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[16\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL2 ( REGF\[16\].RFW.INV2\[3\] A ) ( REGF\[16\].RFW.INV2\[2\] A ) ( REGF\[16\].RFW.INV2\[1\] A ) ( REGF\[16\].RFW.INV2\[0\] A ) ( DEC1.D2.AND0 Y ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL2_B\[0\] ( REGF\[16\].RFW.INV2\[0\] Y ) ( REGF\[16\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[16\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL2_B\[1\] ( REGF\[16\].RFW.INV2\[1\] Y ) ( REGF\[16\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[16\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL2_B\[2\] ( REGF\[16\].RFW.INV2\[2\] Y ) ( REGF\[16\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[16\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SEL2_B\[3\] ( REGF\[16\].RFW.INV2\[3\] Y ) ( REGF\[16\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[16\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[16\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[16\].RFW.SELW ( REGF\[16\].RFW.CGAND A ) ( DEC2.D2.AND0 Y ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[0\] ( REGF\[16\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[10\] ( REGF\[16\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[11\] ( REGF\[16\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[12\] ( REGF\[16\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[13\] ( REGF\[16\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[14\] ( REGF\[16\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[15\] ( REGF\[16\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[16\] ( REGF\[16\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[17\] ( REGF\[16\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[18\] ( REGF\[16\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[19\] ( REGF\[16\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[1\] ( REGF\[16\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[20\] ( REGF\[16\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[21\] ( REGF\[16\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[22\] ( REGF\[16\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[23\] ( REGF\[16\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[24\] ( REGF\[16\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[25\] ( REGF\[16\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[26\] ( REGF\[16\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[27\] ( REGF\[16\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[28\] ( REGF\[16\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[29\] ( REGF\[16\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[2\] ( REGF\[16\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[30\] ( REGF\[16\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[31\] ( REGF\[16\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[3\] ( REGF\[16\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[4\] ( REGF\[16\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[5\] ( REGF\[16\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[6\] ( REGF\[16\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[7\] ( REGF\[16\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[8\] ( REGF\[16\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.q_wire\[9\] ( REGF\[16\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[16\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[16\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[16\].RFW.we_wire ( REGF\[16\].RFW.CG\[3\] GATE ) ( REGF\[16\].RFW.CG\[2\] GATE ) ( REGF\[16\].RFW.CG\[1\] GATE ) ( REGF\[16\].RFW.CG\[0\] GATE ) ( REGF\[16\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[17\].RFW.GCLK\[0\] ( REGF\[17\].RFW.CG\[0\] GCLK ) ( REGF\[17\].RFW.BIT\[7\].FF CLK ) ( REGF\[17\].RFW.BIT\[6\].FF CLK ) ( REGF\[17\].RFW.BIT\[5\].FF CLK ) ( REGF\[17\].RFW.BIT\[4\].FF CLK ) ( REGF\[17\].RFW.BIT\[3\].FF CLK ) ( REGF\[17\].RFW.BIT\[2\].FF CLK )
      ( REGF\[17\].RFW.BIT\[1\].FF CLK ) ( REGF\[17\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[17\].RFW.GCLK\[1\] ( REGF\[17\].RFW.CG\[1\] GCLK ) ( REGF\[17\].RFW.BIT\[9\].FF CLK ) ( REGF\[17\].RFW.BIT\[8\].FF CLK ) ( REGF\[17\].RFW.BIT\[15\].FF CLK ) ( REGF\[17\].RFW.BIT\[14\].FF CLK ) ( REGF\[17\].RFW.BIT\[13\].FF CLK ) ( REGF\[17\].RFW.BIT\[12\].FF CLK )
      ( REGF\[17\].RFW.BIT\[11\].FF CLK ) ( REGF\[17\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[17\].RFW.GCLK\[2\] ( REGF\[17\].RFW.CG\[2\] GCLK ) ( REGF\[17\].RFW.BIT\[23\].FF CLK ) ( REGF\[17\].RFW.BIT\[22\].FF CLK ) ( REGF\[17\].RFW.BIT\[21\].FF CLK ) ( REGF\[17\].RFW.BIT\[20\].FF CLK ) ( REGF\[17\].RFW.BIT\[19\].FF CLK ) ( REGF\[17\].RFW.BIT\[18\].FF CLK )
      ( REGF\[17\].RFW.BIT\[17\].FF CLK ) ( REGF\[17\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[17\].RFW.GCLK\[3\] ( REGF\[17\].RFW.CG\[3\] GCLK ) ( REGF\[17\].RFW.BIT\[31\].FF CLK ) ( REGF\[17\].RFW.BIT\[30\].FF CLK ) ( REGF\[17\].RFW.BIT\[29\].FF CLK ) ( REGF\[17\].RFW.BIT\[28\].FF CLK ) ( REGF\[17\].RFW.BIT\[27\].FF CLK ) ( REGF\[17\].RFW.BIT\[26\].FF CLK )
      ( REGF\[17\].RFW.BIT\[25\].FF CLK ) ( REGF\[17\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL1 ( REGF\[17\].RFW.INV1\[3\] A ) ( REGF\[17\].RFW.INV1\[2\] A ) ( REGF\[17\].RFW.INV1\[1\] A ) ( REGF\[17\].RFW.INV1\[0\] A ) ( DEC0.D2.AND1 X ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL1_B\[0\] ( REGF\[17\].RFW.INV1\[0\] Y ) ( REGF\[17\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[17\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL1_B\[1\] ( REGF\[17\].RFW.INV1\[1\] Y ) ( REGF\[17\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[17\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL1_B\[2\] ( REGF\[17\].RFW.INV1\[2\] Y ) ( REGF\[17\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[17\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL1_B\[3\] ( REGF\[17\].RFW.INV1\[3\] Y ) ( REGF\[17\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[17\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[17\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL2 ( REGF\[17\].RFW.INV2\[3\] A ) ( REGF\[17\].RFW.INV2\[2\] A ) ( REGF\[17\].RFW.INV2\[1\] A ) ( REGF\[17\].RFW.INV2\[0\] A ) ( DEC1.D2.AND1 X ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL2_B\[0\] ( REGF\[17\].RFW.INV2\[0\] Y ) ( REGF\[17\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[17\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL2_B\[1\] ( REGF\[17\].RFW.INV2\[1\] Y ) ( REGF\[17\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[17\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL2_B\[2\] ( REGF\[17\].RFW.INV2\[2\] Y ) ( REGF\[17\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[17\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SEL2_B\[3\] ( REGF\[17\].RFW.INV2\[3\] Y ) ( REGF\[17\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[17\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[17\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[17\].RFW.SELW ( REGF\[17\].RFW.CGAND A ) ( DEC2.D2.AND1 X ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[0\] ( REGF\[17\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[10\] ( REGF\[17\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[11\] ( REGF\[17\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[12\] ( REGF\[17\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[13\] ( REGF\[17\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[14\] ( REGF\[17\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[15\] ( REGF\[17\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[16\] ( REGF\[17\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[17\] ( REGF\[17\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[18\] ( REGF\[17\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[19\] ( REGF\[17\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[1\] ( REGF\[17\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[20\] ( REGF\[17\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[21\] ( REGF\[17\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[22\] ( REGF\[17\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[23\] ( REGF\[17\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[24\] ( REGF\[17\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[25\] ( REGF\[17\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[26\] ( REGF\[17\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[27\] ( REGF\[17\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[28\] ( REGF\[17\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[29\] ( REGF\[17\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[2\] ( REGF\[17\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[30\] ( REGF\[17\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[31\] ( REGF\[17\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[3\] ( REGF\[17\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[4\] ( REGF\[17\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[5\] ( REGF\[17\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[6\] ( REGF\[17\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[7\] ( REGF\[17\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[8\] ( REGF\[17\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.q_wire\[9\] ( REGF\[17\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[17\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[17\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[17\].RFW.we_wire ( REGF\[17\].RFW.CG\[3\] GATE ) ( REGF\[17\].RFW.CG\[2\] GATE ) ( REGF\[17\].RFW.CG\[1\] GATE ) ( REGF\[17\].RFW.CG\[0\] GATE ) ( REGF\[17\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[18\].RFW.GCLK\[0\] ( REGF\[18\].RFW.CG\[0\] GCLK ) ( REGF\[18\].RFW.BIT\[7\].FF CLK ) ( REGF\[18\].RFW.BIT\[6\].FF CLK ) ( REGF\[18\].RFW.BIT\[5\].FF CLK ) ( REGF\[18\].RFW.BIT\[4\].FF CLK ) ( REGF\[18\].RFW.BIT\[3\].FF CLK ) ( REGF\[18\].RFW.BIT\[2\].FF CLK )
      ( REGF\[18\].RFW.BIT\[1\].FF CLK ) ( REGF\[18\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[18\].RFW.GCLK\[1\] ( REGF\[18\].RFW.CG\[1\] GCLK ) ( REGF\[18\].RFW.BIT\[9\].FF CLK ) ( REGF\[18\].RFW.BIT\[8\].FF CLK ) ( REGF\[18\].RFW.BIT\[15\].FF CLK ) ( REGF\[18\].RFW.BIT\[14\].FF CLK ) ( REGF\[18\].RFW.BIT\[13\].FF CLK ) ( REGF\[18\].RFW.BIT\[12\].FF CLK )
      ( REGF\[18\].RFW.BIT\[11\].FF CLK ) ( REGF\[18\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[18\].RFW.GCLK\[2\] ( REGF\[18\].RFW.CG\[2\] GCLK ) ( REGF\[18\].RFW.BIT\[23\].FF CLK ) ( REGF\[18\].RFW.BIT\[22\].FF CLK ) ( REGF\[18\].RFW.BIT\[21\].FF CLK ) ( REGF\[18\].RFW.BIT\[20\].FF CLK ) ( REGF\[18\].RFW.BIT\[19\].FF CLK ) ( REGF\[18\].RFW.BIT\[18\].FF CLK )
      ( REGF\[18\].RFW.BIT\[17\].FF CLK ) ( REGF\[18\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[18\].RFW.GCLK\[3\] ( REGF\[18\].RFW.CG\[3\] GCLK ) ( REGF\[18\].RFW.BIT\[31\].FF CLK ) ( REGF\[18\].RFW.BIT\[30\].FF CLK ) ( REGF\[18\].RFW.BIT\[29\].FF CLK ) ( REGF\[18\].RFW.BIT\[28\].FF CLK ) ( REGF\[18\].RFW.BIT\[27\].FF CLK ) ( REGF\[18\].RFW.BIT\[26\].FF CLK )
      ( REGF\[18\].RFW.BIT\[25\].FF CLK ) ( REGF\[18\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL1 ( REGF\[18\].RFW.INV1\[3\] A ) ( REGF\[18\].RFW.INV1\[2\] A ) ( REGF\[18\].RFW.INV1\[1\] A ) ( REGF\[18\].RFW.INV1\[0\] A ) ( DEC0.D2.AND2 X ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL1_B\[0\] ( REGF\[18\].RFW.INV1\[0\] Y ) ( REGF\[18\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[18\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL1_B\[1\] ( REGF\[18\].RFW.INV1\[1\] Y ) ( REGF\[18\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[18\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL1_B\[2\] ( REGF\[18\].RFW.INV1\[2\] Y ) ( REGF\[18\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[18\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL1_B\[3\] ( REGF\[18\].RFW.INV1\[3\] Y ) ( REGF\[18\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[18\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[18\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL2 ( REGF\[18\].RFW.INV2\[3\] A ) ( REGF\[18\].RFW.INV2\[2\] A ) ( REGF\[18\].RFW.INV2\[1\] A ) ( REGF\[18\].RFW.INV2\[0\] A ) ( DEC1.D2.AND2 X ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL2_B\[0\] ( REGF\[18\].RFW.INV2\[0\] Y ) ( REGF\[18\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[18\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL2_B\[1\] ( REGF\[18\].RFW.INV2\[1\] Y ) ( REGF\[18\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[18\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL2_B\[2\] ( REGF\[18\].RFW.INV2\[2\] Y ) ( REGF\[18\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[18\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SEL2_B\[3\] ( REGF\[18\].RFW.INV2\[3\] Y ) ( REGF\[18\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[18\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[18\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[18\].RFW.SELW ( REGF\[18\].RFW.CGAND A ) ( DEC2.D2.AND2 X ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[0\] ( REGF\[18\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[10\] ( REGF\[18\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[11\] ( REGF\[18\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[12\] ( REGF\[18\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[13\] ( REGF\[18\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[14\] ( REGF\[18\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[15\] ( REGF\[18\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[16\] ( REGF\[18\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[17\] ( REGF\[18\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[18\] ( REGF\[18\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[19\] ( REGF\[18\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[1\] ( REGF\[18\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[20\] ( REGF\[18\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[21\] ( REGF\[18\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[22\] ( REGF\[18\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[23\] ( REGF\[18\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[24\] ( REGF\[18\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[25\] ( REGF\[18\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[26\] ( REGF\[18\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[27\] ( REGF\[18\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[28\] ( REGF\[18\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[29\] ( REGF\[18\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[2\] ( REGF\[18\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[30\] ( REGF\[18\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[31\] ( REGF\[18\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[3\] ( REGF\[18\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[4\] ( REGF\[18\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[5\] ( REGF\[18\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[6\] ( REGF\[18\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[7\] ( REGF\[18\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[8\] ( REGF\[18\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.q_wire\[9\] ( REGF\[18\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[18\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[18\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[18\].RFW.we_wire ( REGF\[18\].RFW.CG\[3\] GATE ) ( REGF\[18\].RFW.CG\[2\] GATE ) ( REGF\[18\].RFW.CG\[1\] GATE ) ( REGF\[18\].RFW.CG\[0\] GATE ) ( REGF\[18\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[19\].RFW.GCLK\[0\] ( REGF\[19\].RFW.CG\[0\] GCLK ) ( REGF\[19\].RFW.BIT\[7\].FF CLK ) ( REGF\[19\].RFW.BIT\[6\].FF CLK ) ( REGF\[19\].RFW.BIT\[5\].FF CLK ) ( REGF\[19\].RFW.BIT\[4\].FF CLK ) ( REGF\[19\].RFW.BIT\[3\].FF CLK ) ( REGF\[19\].RFW.BIT\[2\].FF CLK )
      ( REGF\[19\].RFW.BIT\[1\].FF CLK ) ( REGF\[19\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[19\].RFW.GCLK\[1\] ( REGF\[19\].RFW.CG\[1\] GCLK ) ( REGF\[19\].RFW.BIT\[9\].FF CLK ) ( REGF\[19\].RFW.BIT\[8\].FF CLK ) ( REGF\[19\].RFW.BIT\[15\].FF CLK ) ( REGF\[19\].RFW.BIT\[14\].FF CLK ) ( REGF\[19\].RFW.BIT\[13\].FF CLK ) ( REGF\[19\].RFW.BIT\[12\].FF CLK )
      ( REGF\[19\].RFW.BIT\[11\].FF CLK ) ( REGF\[19\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[19\].RFW.GCLK\[2\] ( REGF\[19\].RFW.CG\[2\] GCLK ) ( REGF\[19\].RFW.BIT\[23\].FF CLK ) ( REGF\[19\].RFW.BIT\[22\].FF CLK ) ( REGF\[19\].RFW.BIT\[21\].FF CLK ) ( REGF\[19\].RFW.BIT\[20\].FF CLK ) ( REGF\[19\].RFW.BIT\[19\].FF CLK ) ( REGF\[19\].RFW.BIT\[18\].FF CLK )
      ( REGF\[19\].RFW.BIT\[17\].FF CLK ) ( REGF\[19\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[19\].RFW.GCLK\[3\] ( REGF\[19\].RFW.CG\[3\] GCLK ) ( REGF\[19\].RFW.BIT\[31\].FF CLK ) ( REGF\[19\].RFW.BIT\[30\].FF CLK ) ( REGF\[19\].RFW.BIT\[29\].FF CLK ) ( REGF\[19\].RFW.BIT\[28\].FF CLK ) ( REGF\[19\].RFW.BIT\[27\].FF CLK ) ( REGF\[19\].RFW.BIT\[26\].FF CLK )
      ( REGF\[19\].RFW.BIT\[25\].FF CLK ) ( REGF\[19\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL1 ( REGF\[19\].RFW.INV1\[3\] A ) ( REGF\[19\].RFW.INV1\[2\] A ) ( REGF\[19\].RFW.INV1\[1\] A ) ( REGF\[19\].RFW.INV1\[0\] A ) ( DEC0.D2.AND3 X ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL1_B\[0\] ( REGF\[19\].RFW.INV1\[0\] Y ) ( REGF\[19\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[19\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL1_B\[1\] ( REGF\[19\].RFW.INV1\[1\] Y ) ( REGF\[19\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[19\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL1_B\[2\] ( REGF\[19\].RFW.INV1\[2\] Y ) ( REGF\[19\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[19\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL1_B\[3\] ( REGF\[19\].RFW.INV1\[3\] Y ) ( REGF\[19\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[19\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[19\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL2 ( REGF\[19\].RFW.INV2\[3\] A ) ( REGF\[19\].RFW.INV2\[2\] A ) ( REGF\[19\].RFW.INV2\[1\] A ) ( REGF\[19\].RFW.INV2\[0\] A ) ( DEC1.D2.AND3 X ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL2_B\[0\] ( REGF\[19\].RFW.INV2\[0\] Y ) ( REGF\[19\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[19\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL2_B\[1\] ( REGF\[19\].RFW.INV2\[1\] Y ) ( REGF\[19\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[19\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL2_B\[2\] ( REGF\[19\].RFW.INV2\[2\] Y ) ( REGF\[19\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[19\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SEL2_B\[3\] ( REGF\[19\].RFW.INV2\[3\] Y ) ( REGF\[19\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[19\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[19\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[19\].RFW.SELW ( REGF\[19\].RFW.CGAND A ) ( DEC2.D2.AND3 X ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[0\] ( REGF\[19\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[10\] ( REGF\[19\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[11\] ( REGF\[19\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[12\] ( REGF\[19\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[13\] ( REGF\[19\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[14\] ( REGF\[19\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[15\] ( REGF\[19\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[16\] ( REGF\[19\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[17\] ( REGF\[19\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[18\] ( REGF\[19\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[19\] ( REGF\[19\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[1\] ( REGF\[19\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[20\] ( REGF\[19\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[21\] ( REGF\[19\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[22\] ( REGF\[19\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[23\] ( REGF\[19\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[24\] ( REGF\[19\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[25\] ( REGF\[19\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[26\] ( REGF\[19\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[27\] ( REGF\[19\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[28\] ( REGF\[19\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[29\] ( REGF\[19\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[2\] ( REGF\[19\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[30\] ( REGF\[19\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[31\] ( REGF\[19\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[3\] ( REGF\[19\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[4\] ( REGF\[19\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[5\] ( REGF\[19\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[6\] ( REGF\[19\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[7\] ( REGF\[19\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[8\] ( REGF\[19\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.q_wire\[9\] ( REGF\[19\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[19\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[19\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[19\].RFW.we_wire ( REGF\[19\].RFW.CG\[3\] GATE ) ( REGF\[19\].RFW.CG\[2\] GATE ) ( REGF\[19\].RFW.CG\[1\] GATE ) ( REGF\[19\].RFW.CG\[0\] GATE ) ( REGF\[19\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[1\].RFW.GCLK\[0\] ( REGF\[1\].RFW.CG\[0\] GCLK ) ( REGF\[1\].RFW.BIT\[7\].FF CLK ) ( REGF\[1\].RFW.BIT\[6\].FF CLK ) ( REGF\[1\].RFW.BIT\[5\].FF CLK ) ( REGF\[1\].RFW.BIT\[4\].FF CLK ) ( REGF\[1\].RFW.BIT\[3\].FF CLK ) ( REGF\[1\].RFW.BIT\[2\].FF CLK )
      ( REGF\[1\].RFW.BIT\[1\].FF CLK ) ( REGF\[1\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[1\].RFW.GCLK\[1\] ( REGF\[1\].RFW.CG\[1\] GCLK ) ( REGF\[1\].RFW.BIT\[9\].FF CLK ) ( REGF\[1\].RFW.BIT\[8\].FF CLK ) ( REGF\[1\].RFW.BIT\[15\].FF CLK ) ( REGF\[1\].RFW.BIT\[14\].FF CLK ) ( REGF\[1\].RFW.BIT\[13\].FF CLK ) ( REGF\[1\].RFW.BIT\[12\].FF CLK )
      ( REGF\[1\].RFW.BIT\[11\].FF CLK ) ( REGF\[1\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[1\].RFW.GCLK\[2\] ( REGF\[1\].RFW.CG\[2\] GCLK ) ( REGF\[1\].RFW.BIT\[23\].FF CLK ) ( REGF\[1\].RFW.BIT\[22\].FF CLK ) ( REGF\[1\].RFW.BIT\[21\].FF CLK ) ( REGF\[1\].RFW.BIT\[20\].FF CLK ) ( REGF\[1\].RFW.BIT\[19\].FF CLK ) ( REGF\[1\].RFW.BIT\[18\].FF CLK )
      ( REGF\[1\].RFW.BIT\[17\].FF CLK ) ( REGF\[1\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[1\].RFW.GCLK\[3\] ( REGF\[1\].RFW.CG\[3\] GCLK ) ( REGF\[1\].RFW.BIT\[31\].FF CLK ) ( REGF\[1\].RFW.BIT\[30\].FF CLK ) ( REGF\[1\].RFW.BIT\[29\].FF CLK ) ( REGF\[1\].RFW.BIT\[28\].FF CLK ) ( REGF\[1\].RFW.BIT\[27\].FF CLK ) ( REGF\[1\].RFW.BIT\[26\].FF CLK )
      ( REGF\[1\].RFW.BIT\[25\].FF CLK ) ( REGF\[1\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL1 ( REGF\[1\].RFW.INV1\[3\] A ) ( REGF\[1\].RFW.INV1\[2\] A ) ( REGF\[1\].RFW.INV1\[1\] A ) ( REGF\[1\].RFW.INV1\[0\] A ) ( DEC0.D0.AND1 X ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL1_B\[0\] ( REGF\[1\].RFW.INV1\[0\] Y ) ( REGF\[1\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[1\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL1_B\[1\] ( REGF\[1\].RFW.INV1\[1\] Y ) ( REGF\[1\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[1\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL1_B\[2\] ( REGF\[1\].RFW.INV1\[2\] Y ) ( REGF\[1\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[1\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL1_B\[3\] ( REGF\[1\].RFW.INV1\[3\] Y ) ( REGF\[1\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[1\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[1\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL2 ( REGF\[1\].RFW.INV2\[3\] A ) ( REGF\[1\].RFW.INV2\[2\] A ) ( REGF\[1\].RFW.INV2\[1\] A ) ( REGF\[1\].RFW.INV2\[0\] A ) ( DEC1.D0.AND1 X ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL2_B\[0\] ( REGF\[1\].RFW.INV2\[0\] Y ) ( REGF\[1\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[1\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL2_B\[1\] ( REGF\[1\].RFW.INV2\[1\] Y ) ( REGF\[1\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[1\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL2_B\[2\] ( REGF\[1\].RFW.INV2\[2\] Y ) ( REGF\[1\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[1\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SEL2_B\[3\] ( REGF\[1\].RFW.INV2\[3\] Y ) ( REGF\[1\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[1\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[1\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[1\].RFW.SELW ( REGF\[1\].RFW.CGAND A ) ( DEC2.D0.AND1 X ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[0\] ( REGF\[1\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[10\] ( REGF\[1\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[11\] ( REGF\[1\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[12\] ( REGF\[1\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[13\] ( REGF\[1\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[14\] ( REGF\[1\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[15\] ( REGF\[1\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[16\] ( REGF\[1\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[17\] ( REGF\[1\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[18\] ( REGF\[1\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[19\] ( REGF\[1\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[1\] ( REGF\[1\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[20\] ( REGF\[1\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[21\] ( REGF\[1\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[22\] ( REGF\[1\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[23\] ( REGF\[1\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[24\] ( REGF\[1\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[25\] ( REGF\[1\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[26\] ( REGF\[1\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[27\] ( REGF\[1\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[28\] ( REGF\[1\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[29\] ( REGF\[1\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[2\] ( REGF\[1\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[30\] ( REGF\[1\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[31\] ( REGF\[1\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[3\] ( REGF\[1\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[4\] ( REGF\[1\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[5\] ( REGF\[1\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[6\] ( REGF\[1\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[7\] ( REGF\[1\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[8\] ( REGF\[1\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.q_wire\[9\] ( REGF\[1\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[1\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[1\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[1\].RFW.we_wire ( REGF\[1\].RFW.CG\[3\] GATE ) ( REGF\[1\].RFW.CG\[2\] GATE ) ( REGF\[1\].RFW.CG\[1\] GATE ) ( REGF\[1\].RFW.CG\[0\] GATE ) ( REGF\[1\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[20\].RFW.GCLK\[0\] ( REGF\[20\].RFW.CG\[0\] GCLK ) ( REGF\[20\].RFW.BIT\[7\].FF CLK ) ( REGF\[20\].RFW.BIT\[6\].FF CLK ) ( REGF\[20\].RFW.BIT\[5\].FF CLK ) ( REGF\[20\].RFW.BIT\[4\].FF CLK ) ( REGF\[20\].RFW.BIT\[3\].FF CLK ) ( REGF\[20\].RFW.BIT\[2\].FF CLK )
      ( REGF\[20\].RFW.BIT\[1\].FF CLK ) ( REGF\[20\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[20\].RFW.GCLK\[1\] ( REGF\[20\].RFW.CG\[1\] GCLK ) ( REGF\[20\].RFW.BIT\[9\].FF CLK ) ( REGF\[20\].RFW.BIT\[8\].FF CLK ) ( REGF\[20\].RFW.BIT\[15\].FF CLK ) ( REGF\[20\].RFW.BIT\[14\].FF CLK ) ( REGF\[20\].RFW.BIT\[13\].FF CLK ) ( REGF\[20\].RFW.BIT\[12\].FF CLK )
      ( REGF\[20\].RFW.BIT\[11\].FF CLK ) ( REGF\[20\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[20\].RFW.GCLK\[2\] ( REGF\[20\].RFW.CG\[2\] GCLK ) ( REGF\[20\].RFW.BIT\[23\].FF CLK ) ( REGF\[20\].RFW.BIT\[22\].FF CLK ) ( REGF\[20\].RFW.BIT\[21\].FF CLK ) ( REGF\[20\].RFW.BIT\[20\].FF CLK ) ( REGF\[20\].RFW.BIT\[19\].FF CLK ) ( REGF\[20\].RFW.BIT\[18\].FF CLK )
      ( REGF\[20\].RFW.BIT\[17\].FF CLK ) ( REGF\[20\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[20\].RFW.GCLK\[3\] ( REGF\[20\].RFW.CG\[3\] GCLK ) ( REGF\[20\].RFW.BIT\[31\].FF CLK ) ( REGF\[20\].RFW.BIT\[30\].FF CLK ) ( REGF\[20\].RFW.BIT\[29\].FF CLK ) ( REGF\[20\].RFW.BIT\[28\].FF CLK ) ( REGF\[20\].RFW.BIT\[27\].FF CLK ) ( REGF\[20\].RFW.BIT\[26\].FF CLK )
      ( REGF\[20\].RFW.BIT\[25\].FF CLK ) ( REGF\[20\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL1 ( REGF\[20\].RFW.INV1\[3\] A ) ( REGF\[20\].RFW.INV1\[2\] A ) ( REGF\[20\].RFW.INV1\[1\] A ) ( REGF\[20\].RFW.INV1\[0\] A ) ( DEC0.D2.AND4 X ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL1_B\[0\] ( REGF\[20\].RFW.INV1\[0\] Y ) ( REGF\[20\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[20\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL1_B\[1\] ( REGF\[20\].RFW.INV1\[1\] Y ) ( REGF\[20\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[20\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL1_B\[2\] ( REGF\[20\].RFW.INV1\[2\] Y ) ( REGF\[20\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[20\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL1_B\[3\] ( REGF\[20\].RFW.INV1\[3\] Y ) ( REGF\[20\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[20\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[20\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL2 ( REGF\[20\].RFW.INV2\[3\] A ) ( REGF\[20\].RFW.INV2\[2\] A ) ( REGF\[20\].RFW.INV2\[1\] A ) ( REGF\[20\].RFW.INV2\[0\] A ) ( DEC1.D2.AND4 X ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL2_B\[0\] ( REGF\[20\].RFW.INV2\[0\] Y ) ( REGF\[20\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[20\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL2_B\[1\] ( REGF\[20\].RFW.INV2\[1\] Y ) ( REGF\[20\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[20\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL2_B\[2\] ( REGF\[20\].RFW.INV2\[2\] Y ) ( REGF\[20\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[20\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SEL2_B\[3\] ( REGF\[20\].RFW.INV2\[3\] Y ) ( REGF\[20\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[20\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[20\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[20\].RFW.SELW ( REGF\[20\].RFW.CGAND A ) ( DEC2.D2.AND4 X ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[0\] ( REGF\[20\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[10\] ( REGF\[20\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[11\] ( REGF\[20\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[12\] ( REGF\[20\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[13\] ( REGF\[20\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[14\] ( REGF\[20\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[15\] ( REGF\[20\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[16\] ( REGF\[20\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[17\] ( REGF\[20\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[18\] ( REGF\[20\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[19\] ( REGF\[20\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[1\] ( REGF\[20\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[20\] ( REGF\[20\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[21\] ( REGF\[20\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[22\] ( REGF\[20\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[23\] ( REGF\[20\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[24\] ( REGF\[20\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[25\] ( REGF\[20\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[26\] ( REGF\[20\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[27\] ( REGF\[20\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[28\] ( REGF\[20\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[29\] ( REGF\[20\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[2\] ( REGF\[20\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[30\] ( REGF\[20\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[31\] ( REGF\[20\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[3\] ( REGF\[20\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[4\] ( REGF\[20\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[5\] ( REGF\[20\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[6\] ( REGF\[20\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[7\] ( REGF\[20\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[8\] ( REGF\[20\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.q_wire\[9\] ( REGF\[20\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[20\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[20\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[20\].RFW.we_wire ( REGF\[20\].RFW.CG\[3\] GATE ) ( REGF\[20\].RFW.CG\[2\] GATE ) ( REGF\[20\].RFW.CG\[1\] GATE ) ( REGF\[20\].RFW.CG\[0\] GATE ) ( REGF\[20\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[21\].RFW.GCLK\[0\] ( REGF\[21\].RFW.CG\[0\] GCLK ) ( REGF\[21\].RFW.BIT\[7\].FF CLK ) ( REGF\[21\].RFW.BIT\[6\].FF CLK ) ( REGF\[21\].RFW.BIT\[5\].FF CLK ) ( REGF\[21\].RFW.BIT\[4\].FF CLK ) ( REGF\[21\].RFW.BIT\[3\].FF CLK ) ( REGF\[21\].RFW.BIT\[2\].FF CLK )
      ( REGF\[21\].RFW.BIT\[1\].FF CLK ) ( REGF\[21\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[21\].RFW.GCLK\[1\] ( REGF\[21\].RFW.CG\[1\] GCLK ) ( REGF\[21\].RFW.BIT\[9\].FF CLK ) ( REGF\[21\].RFW.BIT\[8\].FF CLK ) ( REGF\[21\].RFW.BIT\[15\].FF CLK ) ( REGF\[21\].RFW.BIT\[14\].FF CLK ) ( REGF\[21\].RFW.BIT\[13\].FF CLK ) ( REGF\[21\].RFW.BIT\[12\].FF CLK )
      ( REGF\[21\].RFW.BIT\[11\].FF CLK ) ( REGF\[21\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[21\].RFW.GCLK\[2\] ( REGF\[21\].RFW.CG\[2\] GCLK ) ( REGF\[21\].RFW.BIT\[23\].FF CLK ) ( REGF\[21\].RFW.BIT\[22\].FF CLK ) ( REGF\[21\].RFW.BIT\[21\].FF CLK ) ( REGF\[21\].RFW.BIT\[20\].FF CLK ) ( REGF\[21\].RFW.BIT\[19\].FF CLK ) ( REGF\[21\].RFW.BIT\[18\].FF CLK )
      ( REGF\[21\].RFW.BIT\[17\].FF CLK ) ( REGF\[21\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[21\].RFW.GCLK\[3\] ( REGF\[21\].RFW.CG\[3\] GCLK ) ( REGF\[21\].RFW.BIT\[31\].FF CLK ) ( REGF\[21\].RFW.BIT\[30\].FF CLK ) ( REGF\[21\].RFW.BIT\[29\].FF CLK ) ( REGF\[21\].RFW.BIT\[28\].FF CLK ) ( REGF\[21\].RFW.BIT\[27\].FF CLK ) ( REGF\[21\].RFW.BIT\[26\].FF CLK )
      ( REGF\[21\].RFW.BIT\[25\].FF CLK ) ( REGF\[21\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL1 ( REGF\[21\].RFW.INV1\[3\] A ) ( REGF\[21\].RFW.INV1\[2\] A ) ( REGF\[21\].RFW.INV1\[1\] A ) ( REGF\[21\].RFW.INV1\[0\] A ) ( DEC0.D2.AND5 X ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL1_B\[0\] ( REGF\[21\].RFW.INV1\[0\] Y ) ( REGF\[21\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[21\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL1_B\[1\] ( REGF\[21\].RFW.INV1\[1\] Y ) ( REGF\[21\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[21\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL1_B\[2\] ( REGF\[21\].RFW.INV1\[2\] Y ) ( REGF\[21\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[21\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL1_B\[3\] ( REGF\[21\].RFW.INV1\[3\] Y ) ( REGF\[21\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[21\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[21\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL2 ( REGF\[21\].RFW.INV2\[3\] A ) ( REGF\[21\].RFW.INV2\[2\] A ) ( REGF\[21\].RFW.INV2\[1\] A ) ( REGF\[21\].RFW.INV2\[0\] A ) ( DEC1.D2.AND5 X ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL2_B\[0\] ( REGF\[21\].RFW.INV2\[0\] Y ) ( REGF\[21\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[21\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL2_B\[1\] ( REGF\[21\].RFW.INV2\[1\] Y ) ( REGF\[21\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[21\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL2_B\[2\] ( REGF\[21\].RFW.INV2\[2\] Y ) ( REGF\[21\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[21\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SEL2_B\[3\] ( REGF\[21\].RFW.INV2\[3\] Y ) ( REGF\[21\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[21\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[21\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[21\].RFW.SELW ( REGF\[21\].RFW.CGAND A ) ( DEC2.D2.AND5 X ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[0\] ( REGF\[21\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[10\] ( REGF\[21\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[11\] ( REGF\[21\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[12\] ( REGF\[21\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[13\] ( REGF\[21\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[14\] ( REGF\[21\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[15\] ( REGF\[21\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[16\] ( REGF\[21\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[17\] ( REGF\[21\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[18\] ( REGF\[21\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[19\] ( REGF\[21\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[1\] ( REGF\[21\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[20\] ( REGF\[21\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[21\] ( REGF\[21\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[22\] ( REGF\[21\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[23\] ( REGF\[21\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[24\] ( REGF\[21\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[25\] ( REGF\[21\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[26\] ( REGF\[21\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[27\] ( REGF\[21\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[28\] ( REGF\[21\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[29\] ( REGF\[21\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[2\] ( REGF\[21\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[30\] ( REGF\[21\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[31\] ( REGF\[21\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[3\] ( REGF\[21\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[4\] ( REGF\[21\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[5\] ( REGF\[21\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[6\] ( REGF\[21\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[7\] ( REGF\[21\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[8\] ( REGF\[21\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.q_wire\[9\] ( REGF\[21\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[21\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[21\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[21\].RFW.we_wire ( REGF\[21\].RFW.CG\[3\] GATE ) ( REGF\[21\].RFW.CG\[2\] GATE ) ( REGF\[21\].RFW.CG\[1\] GATE ) ( REGF\[21\].RFW.CG\[0\] GATE ) ( REGF\[21\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[22\].RFW.GCLK\[0\] ( REGF\[22\].RFW.CG\[0\] GCLK ) ( REGF\[22\].RFW.BIT\[7\].FF CLK ) ( REGF\[22\].RFW.BIT\[6\].FF CLK ) ( REGF\[22\].RFW.BIT\[5\].FF CLK ) ( REGF\[22\].RFW.BIT\[4\].FF CLK ) ( REGF\[22\].RFW.BIT\[3\].FF CLK ) ( REGF\[22\].RFW.BIT\[2\].FF CLK )
      ( REGF\[22\].RFW.BIT\[1\].FF CLK ) ( REGF\[22\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[22\].RFW.GCLK\[1\] ( REGF\[22\].RFW.CG\[1\] GCLK ) ( REGF\[22\].RFW.BIT\[9\].FF CLK ) ( REGF\[22\].RFW.BIT\[8\].FF CLK ) ( REGF\[22\].RFW.BIT\[15\].FF CLK ) ( REGF\[22\].RFW.BIT\[14\].FF CLK ) ( REGF\[22\].RFW.BIT\[13\].FF CLK ) ( REGF\[22\].RFW.BIT\[12\].FF CLK )
      ( REGF\[22\].RFW.BIT\[11\].FF CLK ) ( REGF\[22\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[22\].RFW.GCLK\[2\] ( REGF\[22\].RFW.CG\[2\] GCLK ) ( REGF\[22\].RFW.BIT\[23\].FF CLK ) ( REGF\[22\].RFW.BIT\[22\].FF CLK ) ( REGF\[22\].RFW.BIT\[21\].FF CLK ) ( REGF\[22\].RFW.BIT\[20\].FF CLK ) ( REGF\[22\].RFW.BIT\[19\].FF CLK ) ( REGF\[22\].RFW.BIT\[18\].FF CLK )
      ( REGF\[22\].RFW.BIT\[17\].FF CLK ) ( REGF\[22\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[22\].RFW.GCLK\[3\] ( REGF\[22\].RFW.CG\[3\] GCLK ) ( REGF\[22\].RFW.BIT\[31\].FF CLK ) ( REGF\[22\].RFW.BIT\[30\].FF CLK ) ( REGF\[22\].RFW.BIT\[29\].FF CLK ) ( REGF\[22\].RFW.BIT\[28\].FF CLK ) ( REGF\[22\].RFW.BIT\[27\].FF CLK ) ( REGF\[22\].RFW.BIT\[26\].FF CLK )
      ( REGF\[22\].RFW.BIT\[25\].FF CLK ) ( REGF\[22\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL1 ( REGF\[22\].RFW.INV1\[3\] A ) ( REGF\[22\].RFW.INV1\[2\] A ) ( REGF\[22\].RFW.INV1\[1\] A ) ( REGF\[22\].RFW.INV1\[0\] A ) ( DEC0.D2.AND6 X ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL1_B\[0\] ( REGF\[22\].RFW.INV1\[0\] Y ) ( REGF\[22\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[22\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL1_B\[1\] ( REGF\[22\].RFW.INV1\[1\] Y ) ( REGF\[22\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[22\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL1_B\[2\] ( REGF\[22\].RFW.INV1\[2\] Y ) ( REGF\[22\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[22\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL1_B\[3\] ( REGF\[22\].RFW.INV1\[3\] Y ) ( REGF\[22\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[22\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[22\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL2 ( REGF\[22\].RFW.INV2\[3\] A ) ( REGF\[22\].RFW.INV2\[2\] A ) ( REGF\[22\].RFW.INV2\[1\] A ) ( REGF\[22\].RFW.INV2\[0\] A ) ( DEC1.D2.AND6 X ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL2_B\[0\] ( REGF\[22\].RFW.INV2\[0\] Y ) ( REGF\[22\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[22\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL2_B\[1\] ( REGF\[22\].RFW.INV2\[1\] Y ) ( REGF\[22\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[22\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL2_B\[2\] ( REGF\[22\].RFW.INV2\[2\] Y ) ( REGF\[22\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[22\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SEL2_B\[3\] ( REGF\[22\].RFW.INV2\[3\] Y ) ( REGF\[22\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[22\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[22\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[22\].RFW.SELW ( REGF\[22\].RFW.CGAND A ) ( DEC2.D2.AND6 X ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[0\] ( REGF\[22\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[10\] ( REGF\[22\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[11\] ( REGF\[22\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[12\] ( REGF\[22\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[13\] ( REGF\[22\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[14\] ( REGF\[22\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[15\] ( REGF\[22\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[16\] ( REGF\[22\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[17\] ( REGF\[22\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[18\] ( REGF\[22\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[19\] ( REGF\[22\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[1\] ( REGF\[22\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[20\] ( REGF\[22\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[21\] ( REGF\[22\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[22\] ( REGF\[22\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[23\] ( REGF\[22\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[24\] ( REGF\[22\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[25\] ( REGF\[22\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[26\] ( REGF\[22\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[27\] ( REGF\[22\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[28\] ( REGF\[22\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[29\] ( REGF\[22\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[2\] ( REGF\[22\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[30\] ( REGF\[22\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[31\] ( REGF\[22\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[3\] ( REGF\[22\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[4\] ( REGF\[22\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[5\] ( REGF\[22\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[6\] ( REGF\[22\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[7\] ( REGF\[22\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[8\] ( REGF\[22\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.q_wire\[9\] ( REGF\[22\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[22\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[22\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[22\].RFW.we_wire ( REGF\[22\].RFW.CG\[3\] GATE ) ( REGF\[22\].RFW.CG\[2\] GATE ) ( REGF\[22\].RFW.CG\[1\] GATE ) ( REGF\[22\].RFW.CG\[0\] GATE ) ( REGF\[22\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[23\].RFW.GCLK\[0\] ( REGF\[23\].RFW.CG\[0\] GCLK ) ( REGF\[23\].RFW.BIT\[7\].FF CLK ) ( REGF\[23\].RFW.BIT\[6\].FF CLK ) ( REGF\[23\].RFW.BIT\[5\].FF CLK ) ( REGF\[23\].RFW.BIT\[4\].FF CLK ) ( REGF\[23\].RFW.BIT\[3\].FF CLK ) ( REGF\[23\].RFW.BIT\[2\].FF CLK )
      ( REGF\[23\].RFW.BIT\[1\].FF CLK ) ( REGF\[23\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[23\].RFW.GCLK\[1\] ( REGF\[23\].RFW.CG\[1\] GCLK ) ( REGF\[23\].RFW.BIT\[9\].FF CLK ) ( REGF\[23\].RFW.BIT\[8\].FF CLK ) ( REGF\[23\].RFW.BIT\[15\].FF CLK ) ( REGF\[23\].RFW.BIT\[14\].FF CLK ) ( REGF\[23\].RFW.BIT\[13\].FF CLK ) ( REGF\[23\].RFW.BIT\[12\].FF CLK )
      ( REGF\[23\].RFW.BIT\[11\].FF CLK ) ( REGF\[23\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[23\].RFW.GCLK\[2\] ( REGF\[23\].RFW.CG\[2\] GCLK ) ( REGF\[23\].RFW.BIT\[23\].FF CLK ) ( REGF\[23\].RFW.BIT\[22\].FF CLK ) ( REGF\[23\].RFW.BIT\[21\].FF CLK ) ( REGF\[23\].RFW.BIT\[20\].FF CLK ) ( REGF\[23\].RFW.BIT\[19\].FF CLK ) ( REGF\[23\].RFW.BIT\[18\].FF CLK )
      ( REGF\[23\].RFW.BIT\[17\].FF CLK ) ( REGF\[23\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[23\].RFW.GCLK\[3\] ( REGF\[23\].RFW.CG\[3\] GCLK ) ( REGF\[23\].RFW.BIT\[31\].FF CLK ) ( REGF\[23\].RFW.BIT\[30\].FF CLK ) ( REGF\[23\].RFW.BIT\[29\].FF CLK ) ( REGF\[23\].RFW.BIT\[28\].FF CLK ) ( REGF\[23\].RFW.BIT\[27\].FF CLK ) ( REGF\[23\].RFW.BIT\[26\].FF CLK )
      ( REGF\[23\].RFW.BIT\[25\].FF CLK ) ( REGF\[23\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL1 ( REGF\[23\].RFW.INV1\[3\] A ) ( REGF\[23\].RFW.INV1\[2\] A ) ( REGF\[23\].RFW.INV1\[1\] A ) ( REGF\[23\].RFW.INV1\[0\] A ) ( DEC0.D2.AND7 X ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL1_B\[0\] ( REGF\[23\].RFW.INV1\[0\] Y ) ( REGF\[23\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[23\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL1_B\[1\] ( REGF\[23\].RFW.INV1\[1\] Y ) ( REGF\[23\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[23\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL1_B\[2\] ( REGF\[23\].RFW.INV1\[2\] Y ) ( REGF\[23\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[23\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL1_B\[3\] ( REGF\[23\].RFW.INV1\[3\] Y ) ( REGF\[23\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[23\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[23\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL2 ( REGF\[23\].RFW.INV2\[3\] A ) ( REGF\[23\].RFW.INV2\[2\] A ) ( REGF\[23\].RFW.INV2\[1\] A ) ( REGF\[23\].RFW.INV2\[0\] A ) ( DEC1.D2.AND7 X ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL2_B\[0\] ( REGF\[23\].RFW.INV2\[0\] Y ) ( REGF\[23\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[23\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL2_B\[1\] ( REGF\[23\].RFW.INV2\[1\] Y ) ( REGF\[23\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[23\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL2_B\[2\] ( REGF\[23\].RFW.INV2\[2\] Y ) ( REGF\[23\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[23\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SEL2_B\[3\] ( REGF\[23\].RFW.INV2\[3\] Y ) ( REGF\[23\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[23\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[23\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[23\].RFW.SELW ( REGF\[23\].RFW.CGAND A ) ( DEC2.D2.AND7 X ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[0\] ( REGF\[23\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[10\] ( REGF\[23\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[11\] ( REGF\[23\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[12\] ( REGF\[23\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[13\] ( REGF\[23\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[14\] ( REGF\[23\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[15\] ( REGF\[23\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[16\] ( REGF\[23\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[17\] ( REGF\[23\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[18\] ( REGF\[23\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[19\] ( REGF\[23\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[1\] ( REGF\[23\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[20\] ( REGF\[23\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[21\] ( REGF\[23\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[22\] ( REGF\[23\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[23\] ( REGF\[23\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[24\] ( REGF\[23\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[25\] ( REGF\[23\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[26\] ( REGF\[23\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[27\] ( REGF\[23\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[28\] ( REGF\[23\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[29\] ( REGF\[23\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[2\] ( REGF\[23\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[30\] ( REGF\[23\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[31\] ( REGF\[23\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[3\] ( REGF\[23\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[4\] ( REGF\[23\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[5\] ( REGF\[23\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[6\] ( REGF\[23\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[7\] ( REGF\[23\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[8\] ( REGF\[23\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.q_wire\[9\] ( REGF\[23\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[23\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[23\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[23\].RFW.we_wire ( REGF\[23\].RFW.CG\[3\] GATE ) ( REGF\[23\].RFW.CG\[2\] GATE ) ( REGF\[23\].RFW.CG\[1\] GATE ) ( REGF\[23\].RFW.CG\[0\] GATE ) ( REGF\[23\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[24\].RFW.GCLK\[0\] ( REGF\[24\].RFW.CG\[0\] GCLK ) ( REGF\[24\].RFW.BIT\[7\].FF CLK ) ( REGF\[24\].RFW.BIT\[6\].FF CLK ) ( REGF\[24\].RFW.BIT\[5\].FF CLK ) ( REGF\[24\].RFW.BIT\[4\].FF CLK ) ( REGF\[24\].RFW.BIT\[3\].FF CLK ) ( REGF\[24\].RFW.BIT\[2\].FF CLK )
      ( REGF\[24\].RFW.BIT\[1\].FF CLK ) ( REGF\[24\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[24\].RFW.GCLK\[1\] ( REGF\[24\].RFW.CG\[1\] GCLK ) ( REGF\[24\].RFW.BIT\[9\].FF CLK ) ( REGF\[24\].RFW.BIT\[8\].FF CLK ) ( REGF\[24\].RFW.BIT\[15\].FF CLK ) ( REGF\[24\].RFW.BIT\[14\].FF CLK ) ( REGF\[24\].RFW.BIT\[13\].FF CLK ) ( REGF\[24\].RFW.BIT\[12\].FF CLK )
      ( REGF\[24\].RFW.BIT\[11\].FF CLK ) ( REGF\[24\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[24\].RFW.GCLK\[2\] ( REGF\[24\].RFW.CG\[2\] GCLK ) ( REGF\[24\].RFW.BIT\[23\].FF CLK ) ( REGF\[24\].RFW.BIT\[22\].FF CLK ) ( REGF\[24\].RFW.BIT\[21\].FF CLK ) ( REGF\[24\].RFW.BIT\[20\].FF CLK ) ( REGF\[24\].RFW.BIT\[19\].FF CLK ) ( REGF\[24\].RFW.BIT\[18\].FF CLK )
      ( REGF\[24\].RFW.BIT\[17\].FF CLK ) ( REGF\[24\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[24\].RFW.GCLK\[3\] ( REGF\[24\].RFW.CG\[3\] GCLK ) ( REGF\[24\].RFW.BIT\[31\].FF CLK ) ( REGF\[24\].RFW.BIT\[30\].FF CLK ) ( REGF\[24\].RFW.BIT\[29\].FF CLK ) ( REGF\[24\].RFW.BIT\[28\].FF CLK ) ( REGF\[24\].RFW.BIT\[27\].FF CLK ) ( REGF\[24\].RFW.BIT\[26\].FF CLK )
      ( REGF\[24\].RFW.BIT\[25\].FF CLK ) ( REGF\[24\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL1 ( REGF\[24\].RFW.INV1\[3\] A ) ( REGF\[24\].RFW.INV1\[2\] A ) ( REGF\[24\].RFW.INV1\[1\] A ) ( REGF\[24\].RFW.INV1\[0\] A ) ( DEC0.D3.AND0 Y ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL1_B\[0\] ( REGF\[24\].RFW.INV1\[0\] Y ) ( REGF\[24\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[24\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL1_B\[1\] ( REGF\[24\].RFW.INV1\[1\] Y ) ( REGF\[24\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[24\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL1_B\[2\] ( REGF\[24\].RFW.INV1\[2\] Y ) ( REGF\[24\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[24\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL1_B\[3\] ( REGF\[24\].RFW.INV1\[3\] Y ) ( REGF\[24\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[24\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[24\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL2 ( REGF\[24\].RFW.INV2\[3\] A ) ( REGF\[24\].RFW.INV2\[2\] A ) ( REGF\[24\].RFW.INV2\[1\] A ) ( REGF\[24\].RFW.INV2\[0\] A ) ( DEC1.D3.AND0 Y ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL2_B\[0\] ( REGF\[24\].RFW.INV2\[0\] Y ) ( REGF\[24\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[24\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL2_B\[1\] ( REGF\[24\].RFW.INV2\[1\] Y ) ( REGF\[24\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[24\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL2_B\[2\] ( REGF\[24\].RFW.INV2\[2\] Y ) ( REGF\[24\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[24\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SEL2_B\[3\] ( REGF\[24\].RFW.INV2\[3\] Y ) ( REGF\[24\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[24\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[24\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[24\].RFW.SELW ( REGF\[24\].RFW.CGAND A ) ( DEC2.D3.AND0 Y ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[0\] ( REGF\[24\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[10\] ( REGF\[24\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[11\] ( REGF\[24\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[12\] ( REGF\[24\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[13\] ( REGF\[24\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[14\] ( REGF\[24\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[15\] ( REGF\[24\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[16\] ( REGF\[24\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[17\] ( REGF\[24\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[18\] ( REGF\[24\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[19\] ( REGF\[24\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[1\] ( REGF\[24\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[20\] ( REGF\[24\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[21\] ( REGF\[24\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[22\] ( REGF\[24\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[23\] ( REGF\[24\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[24\] ( REGF\[24\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[25\] ( REGF\[24\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[26\] ( REGF\[24\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[27\] ( REGF\[24\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[28\] ( REGF\[24\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[29\] ( REGF\[24\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[2\] ( REGF\[24\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[30\] ( REGF\[24\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[31\] ( REGF\[24\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[3\] ( REGF\[24\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[4\] ( REGF\[24\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[5\] ( REGF\[24\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[6\] ( REGF\[24\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[7\] ( REGF\[24\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[8\] ( REGF\[24\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.q_wire\[9\] ( REGF\[24\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[24\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[24\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[24\].RFW.we_wire ( REGF\[24\].RFW.CG\[3\] GATE ) ( REGF\[24\].RFW.CG\[2\] GATE ) ( REGF\[24\].RFW.CG\[1\] GATE ) ( REGF\[24\].RFW.CG\[0\] GATE ) ( REGF\[24\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[25\].RFW.GCLK\[0\] ( REGF\[25\].RFW.CG\[0\] GCLK ) ( REGF\[25\].RFW.BIT\[7\].FF CLK ) ( REGF\[25\].RFW.BIT\[6\].FF CLK ) ( REGF\[25\].RFW.BIT\[5\].FF CLK ) ( REGF\[25\].RFW.BIT\[4\].FF CLK ) ( REGF\[25\].RFW.BIT\[3\].FF CLK ) ( REGF\[25\].RFW.BIT\[2\].FF CLK )
      ( REGF\[25\].RFW.BIT\[1\].FF CLK ) ( REGF\[25\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[25\].RFW.GCLK\[1\] ( REGF\[25\].RFW.CG\[1\] GCLK ) ( REGF\[25\].RFW.BIT\[9\].FF CLK ) ( REGF\[25\].RFW.BIT\[8\].FF CLK ) ( REGF\[25\].RFW.BIT\[15\].FF CLK ) ( REGF\[25\].RFW.BIT\[14\].FF CLK ) ( REGF\[25\].RFW.BIT\[13\].FF CLK ) ( REGF\[25\].RFW.BIT\[12\].FF CLK )
      ( REGF\[25\].RFW.BIT\[11\].FF CLK ) ( REGF\[25\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[25\].RFW.GCLK\[2\] ( REGF\[25\].RFW.CG\[2\] GCLK ) ( REGF\[25\].RFW.BIT\[23\].FF CLK ) ( REGF\[25\].RFW.BIT\[22\].FF CLK ) ( REGF\[25\].RFW.BIT\[21\].FF CLK ) ( REGF\[25\].RFW.BIT\[20\].FF CLK ) ( REGF\[25\].RFW.BIT\[19\].FF CLK ) ( REGF\[25\].RFW.BIT\[18\].FF CLK )
      ( REGF\[25\].RFW.BIT\[17\].FF CLK ) ( REGF\[25\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[25\].RFW.GCLK\[3\] ( REGF\[25\].RFW.CG\[3\] GCLK ) ( REGF\[25\].RFW.BIT\[31\].FF CLK ) ( REGF\[25\].RFW.BIT\[30\].FF CLK ) ( REGF\[25\].RFW.BIT\[29\].FF CLK ) ( REGF\[25\].RFW.BIT\[28\].FF CLK ) ( REGF\[25\].RFW.BIT\[27\].FF CLK ) ( REGF\[25\].RFW.BIT\[26\].FF CLK )
      ( REGF\[25\].RFW.BIT\[25\].FF CLK ) ( REGF\[25\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL1 ( REGF\[25\].RFW.INV1\[3\] A ) ( REGF\[25\].RFW.INV1\[2\] A ) ( REGF\[25\].RFW.INV1\[1\] A ) ( REGF\[25\].RFW.INV1\[0\] A ) ( DEC0.D3.AND1 X ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL1_B\[0\] ( REGF\[25\].RFW.INV1\[0\] Y ) ( REGF\[25\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[25\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL1_B\[1\] ( REGF\[25\].RFW.INV1\[1\] Y ) ( REGF\[25\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[25\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL1_B\[2\] ( REGF\[25\].RFW.INV1\[2\] Y ) ( REGF\[25\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[25\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL1_B\[3\] ( REGF\[25\].RFW.INV1\[3\] Y ) ( REGF\[25\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[25\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[25\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL2 ( REGF\[25\].RFW.INV2\[3\] A ) ( REGF\[25\].RFW.INV2\[2\] A ) ( REGF\[25\].RFW.INV2\[1\] A ) ( REGF\[25\].RFW.INV2\[0\] A ) ( DEC1.D3.AND1 X ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL2_B\[0\] ( REGF\[25\].RFW.INV2\[0\] Y ) ( REGF\[25\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[25\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL2_B\[1\] ( REGF\[25\].RFW.INV2\[1\] Y ) ( REGF\[25\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[25\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL2_B\[2\] ( REGF\[25\].RFW.INV2\[2\] Y ) ( REGF\[25\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[25\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SEL2_B\[3\] ( REGF\[25\].RFW.INV2\[3\] Y ) ( REGF\[25\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[25\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[25\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[25\].RFW.SELW ( REGF\[25\].RFW.CGAND A ) ( DEC2.D3.AND1 X ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[0\] ( REGF\[25\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[10\] ( REGF\[25\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[11\] ( REGF\[25\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[12\] ( REGF\[25\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[13\] ( REGF\[25\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[14\] ( REGF\[25\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[15\] ( REGF\[25\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[16\] ( REGF\[25\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[17\] ( REGF\[25\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[18\] ( REGF\[25\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[19\] ( REGF\[25\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[1\] ( REGF\[25\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[20\] ( REGF\[25\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[21\] ( REGF\[25\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[22\] ( REGF\[25\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[23\] ( REGF\[25\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[24\] ( REGF\[25\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[25\] ( REGF\[25\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[26\] ( REGF\[25\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[27\] ( REGF\[25\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[28\] ( REGF\[25\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[29\] ( REGF\[25\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[2\] ( REGF\[25\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[30\] ( REGF\[25\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[31\] ( REGF\[25\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[3\] ( REGF\[25\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[4\] ( REGF\[25\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[5\] ( REGF\[25\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[6\] ( REGF\[25\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[7\] ( REGF\[25\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[8\] ( REGF\[25\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.q_wire\[9\] ( REGF\[25\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[25\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[25\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[25\].RFW.we_wire ( REGF\[25\].RFW.CG\[3\] GATE ) ( REGF\[25\].RFW.CG\[2\] GATE ) ( REGF\[25\].RFW.CG\[1\] GATE ) ( REGF\[25\].RFW.CG\[0\] GATE ) ( REGF\[25\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[26\].RFW.GCLK\[0\] ( REGF\[26\].RFW.CG\[0\] GCLK ) ( REGF\[26\].RFW.BIT\[7\].FF CLK ) ( REGF\[26\].RFW.BIT\[6\].FF CLK ) ( REGF\[26\].RFW.BIT\[5\].FF CLK ) ( REGF\[26\].RFW.BIT\[4\].FF CLK ) ( REGF\[26\].RFW.BIT\[3\].FF CLK ) ( REGF\[26\].RFW.BIT\[2\].FF CLK )
      ( REGF\[26\].RFW.BIT\[1\].FF CLK ) ( REGF\[26\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[26\].RFW.GCLK\[1\] ( REGF\[26\].RFW.CG\[1\] GCLK ) ( REGF\[26\].RFW.BIT\[9\].FF CLK ) ( REGF\[26\].RFW.BIT\[8\].FF CLK ) ( REGF\[26\].RFW.BIT\[15\].FF CLK ) ( REGF\[26\].RFW.BIT\[14\].FF CLK ) ( REGF\[26\].RFW.BIT\[13\].FF CLK ) ( REGF\[26\].RFW.BIT\[12\].FF CLK )
      ( REGF\[26\].RFW.BIT\[11\].FF CLK ) ( REGF\[26\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[26\].RFW.GCLK\[2\] ( REGF\[26\].RFW.CG\[2\] GCLK ) ( REGF\[26\].RFW.BIT\[23\].FF CLK ) ( REGF\[26\].RFW.BIT\[22\].FF CLK ) ( REGF\[26\].RFW.BIT\[21\].FF CLK ) ( REGF\[26\].RFW.BIT\[20\].FF CLK ) ( REGF\[26\].RFW.BIT\[19\].FF CLK ) ( REGF\[26\].RFW.BIT\[18\].FF CLK )
      ( REGF\[26\].RFW.BIT\[17\].FF CLK ) ( REGF\[26\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[26\].RFW.GCLK\[3\] ( REGF\[26\].RFW.CG\[3\] GCLK ) ( REGF\[26\].RFW.BIT\[31\].FF CLK ) ( REGF\[26\].RFW.BIT\[30\].FF CLK ) ( REGF\[26\].RFW.BIT\[29\].FF CLK ) ( REGF\[26\].RFW.BIT\[28\].FF CLK ) ( REGF\[26\].RFW.BIT\[27\].FF CLK ) ( REGF\[26\].RFW.BIT\[26\].FF CLK )
      ( REGF\[26\].RFW.BIT\[25\].FF CLK ) ( REGF\[26\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL1 ( REGF\[26\].RFW.INV1\[3\] A ) ( REGF\[26\].RFW.INV1\[2\] A ) ( REGF\[26\].RFW.INV1\[1\] A ) ( REGF\[26\].RFW.INV1\[0\] A ) ( DEC0.D3.AND2 X ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL1_B\[0\] ( REGF\[26\].RFW.INV1\[0\] Y ) ( REGF\[26\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[26\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL1_B\[1\] ( REGF\[26\].RFW.INV1\[1\] Y ) ( REGF\[26\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[26\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL1_B\[2\] ( REGF\[26\].RFW.INV1\[2\] Y ) ( REGF\[26\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[26\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL1_B\[3\] ( REGF\[26\].RFW.INV1\[3\] Y ) ( REGF\[26\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[26\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[26\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL2 ( REGF\[26\].RFW.INV2\[3\] A ) ( REGF\[26\].RFW.INV2\[2\] A ) ( REGF\[26\].RFW.INV2\[1\] A ) ( REGF\[26\].RFW.INV2\[0\] A ) ( DEC1.D3.AND2 X ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL2_B\[0\] ( REGF\[26\].RFW.INV2\[0\] Y ) ( REGF\[26\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[26\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL2_B\[1\] ( REGF\[26\].RFW.INV2\[1\] Y ) ( REGF\[26\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[26\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL2_B\[2\] ( REGF\[26\].RFW.INV2\[2\] Y ) ( REGF\[26\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[26\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SEL2_B\[3\] ( REGF\[26\].RFW.INV2\[3\] Y ) ( REGF\[26\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[26\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[26\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[26\].RFW.SELW ( REGF\[26\].RFW.CGAND A ) ( DEC2.D3.AND2 X ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[0\] ( REGF\[26\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[10\] ( REGF\[26\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[11\] ( REGF\[26\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[12\] ( REGF\[26\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[13\] ( REGF\[26\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[14\] ( REGF\[26\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[15\] ( REGF\[26\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[16\] ( REGF\[26\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[17\] ( REGF\[26\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[18\] ( REGF\[26\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[19\] ( REGF\[26\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[1\] ( REGF\[26\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[20\] ( REGF\[26\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[21\] ( REGF\[26\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[22\] ( REGF\[26\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[23\] ( REGF\[26\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[24\] ( REGF\[26\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[25\] ( REGF\[26\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[26\] ( REGF\[26\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[27\] ( REGF\[26\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[28\] ( REGF\[26\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[29\] ( REGF\[26\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[2\] ( REGF\[26\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[30\] ( REGF\[26\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[31\] ( REGF\[26\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[3\] ( REGF\[26\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[4\] ( REGF\[26\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[5\] ( REGF\[26\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[6\] ( REGF\[26\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[7\] ( REGF\[26\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[8\] ( REGF\[26\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.q_wire\[9\] ( REGF\[26\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[26\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[26\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[26\].RFW.we_wire ( REGF\[26\].RFW.CG\[3\] GATE ) ( REGF\[26\].RFW.CG\[2\] GATE ) ( REGF\[26\].RFW.CG\[1\] GATE ) ( REGF\[26\].RFW.CG\[0\] GATE ) ( REGF\[26\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[27\].RFW.GCLK\[0\] ( REGF\[27\].RFW.CG\[0\] GCLK ) ( REGF\[27\].RFW.BIT\[7\].FF CLK ) ( REGF\[27\].RFW.BIT\[6\].FF CLK ) ( REGF\[27\].RFW.BIT\[5\].FF CLK ) ( REGF\[27\].RFW.BIT\[4\].FF CLK ) ( REGF\[27\].RFW.BIT\[3\].FF CLK ) ( REGF\[27\].RFW.BIT\[2\].FF CLK )
      ( REGF\[27\].RFW.BIT\[1\].FF CLK ) ( REGF\[27\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[27\].RFW.GCLK\[1\] ( REGF\[27\].RFW.CG\[1\] GCLK ) ( REGF\[27\].RFW.BIT\[9\].FF CLK ) ( REGF\[27\].RFW.BIT\[8\].FF CLK ) ( REGF\[27\].RFW.BIT\[15\].FF CLK ) ( REGF\[27\].RFW.BIT\[14\].FF CLK ) ( REGF\[27\].RFW.BIT\[13\].FF CLK ) ( REGF\[27\].RFW.BIT\[12\].FF CLK )
      ( REGF\[27\].RFW.BIT\[11\].FF CLK ) ( REGF\[27\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[27\].RFW.GCLK\[2\] ( REGF\[27\].RFW.CG\[2\] GCLK ) ( REGF\[27\].RFW.BIT\[23\].FF CLK ) ( REGF\[27\].RFW.BIT\[22\].FF CLK ) ( REGF\[27\].RFW.BIT\[21\].FF CLK ) ( REGF\[27\].RFW.BIT\[20\].FF CLK ) ( REGF\[27\].RFW.BIT\[19\].FF CLK ) ( REGF\[27\].RFW.BIT\[18\].FF CLK )
      ( REGF\[27\].RFW.BIT\[17\].FF CLK ) ( REGF\[27\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[27\].RFW.GCLK\[3\] ( REGF\[27\].RFW.CG\[3\] GCLK ) ( REGF\[27\].RFW.BIT\[31\].FF CLK ) ( REGF\[27\].RFW.BIT\[30\].FF CLK ) ( REGF\[27\].RFW.BIT\[29\].FF CLK ) ( REGF\[27\].RFW.BIT\[28\].FF CLK ) ( REGF\[27\].RFW.BIT\[27\].FF CLK ) ( REGF\[27\].RFW.BIT\[26\].FF CLK )
      ( REGF\[27\].RFW.BIT\[25\].FF CLK ) ( REGF\[27\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL1 ( REGF\[27\].RFW.INV1\[3\] A ) ( REGF\[27\].RFW.INV1\[2\] A ) ( REGF\[27\].RFW.INV1\[1\] A ) ( REGF\[27\].RFW.INV1\[0\] A ) ( DEC0.D3.AND3 X ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL1_B\[0\] ( REGF\[27\].RFW.INV1\[0\] Y ) ( REGF\[27\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[27\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL1_B\[1\] ( REGF\[27\].RFW.INV1\[1\] Y ) ( REGF\[27\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[27\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL1_B\[2\] ( REGF\[27\].RFW.INV1\[2\] Y ) ( REGF\[27\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[27\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL1_B\[3\] ( REGF\[27\].RFW.INV1\[3\] Y ) ( REGF\[27\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[27\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[27\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL2 ( REGF\[27\].RFW.INV2\[3\] A ) ( REGF\[27\].RFW.INV2\[2\] A ) ( REGF\[27\].RFW.INV2\[1\] A ) ( REGF\[27\].RFW.INV2\[0\] A ) ( DEC1.D3.AND3 X ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL2_B\[0\] ( REGF\[27\].RFW.INV2\[0\] Y ) ( REGF\[27\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[27\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL2_B\[1\] ( REGF\[27\].RFW.INV2\[1\] Y ) ( REGF\[27\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[27\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL2_B\[2\] ( REGF\[27\].RFW.INV2\[2\] Y ) ( REGF\[27\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[27\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SEL2_B\[3\] ( REGF\[27\].RFW.INV2\[3\] Y ) ( REGF\[27\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[27\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[27\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[27\].RFW.SELW ( REGF\[27\].RFW.CGAND A ) ( DEC2.D3.AND3 X ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[0\] ( REGF\[27\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[10\] ( REGF\[27\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[11\] ( REGF\[27\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[12\] ( REGF\[27\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[13\] ( REGF\[27\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[14\] ( REGF\[27\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[15\] ( REGF\[27\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[16\] ( REGF\[27\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[17\] ( REGF\[27\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[18\] ( REGF\[27\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[19\] ( REGF\[27\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[1\] ( REGF\[27\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[20\] ( REGF\[27\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[21\] ( REGF\[27\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[22\] ( REGF\[27\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[23\] ( REGF\[27\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[24\] ( REGF\[27\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[25\] ( REGF\[27\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[26\] ( REGF\[27\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[27\] ( REGF\[27\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[28\] ( REGF\[27\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[29\] ( REGF\[27\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[2\] ( REGF\[27\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[30\] ( REGF\[27\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[31\] ( REGF\[27\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[3\] ( REGF\[27\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[4\] ( REGF\[27\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[5\] ( REGF\[27\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[6\] ( REGF\[27\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[7\] ( REGF\[27\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[8\] ( REGF\[27\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.q_wire\[9\] ( REGF\[27\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[27\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[27\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[27\].RFW.we_wire ( REGF\[27\].RFW.CG\[3\] GATE ) ( REGF\[27\].RFW.CG\[2\] GATE ) ( REGF\[27\].RFW.CG\[1\] GATE ) ( REGF\[27\].RFW.CG\[0\] GATE ) ( REGF\[27\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[28\].RFW.GCLK\[0\] ( REGF\[28\].RFW.CG\[0\] GCLK ) ( REGF\[28\].RFW.BIT\[7\].FF CLK ) ( REGF\[28\].RFW.BIT\[6\].FF CLK ) ( REGF\[28\].RFW.BIT\[5\].FF CLK ) ( REGF\[28\].RFW.BIT\[4\].FF CLK ) ( REGF\[28\].RFW.BIT\[3\].FF CLK ) ( REGF\[28\].RFW.BIT\[2\].FF CLK )
      ( REGF\[28\].RFW.BIT\[1\].FF CLK ) ( REGF\[28\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[28\].RFW.GCLK\[1\] ( REGF\[28\].RFW.CG\[1\] GCLK ) ( REGF\[28\].RFW.BIT\[9\].FF CLK ) ( REGF\[28\].RFW.BIT\[8\].FF CLK ) ( REGF\[28\].RFW.BIT\[15\].FF CLK ) ( REGF\[28\].RFW.BIT\[14\].FF CLK ) ( REGF\[28\].RFW.BIT\[13\].FF CLK ) ( REGF\[28\].RFW.BIT\[12\].FF CLK )
      ( REGF\[28\].RFW.BIT\[11\].FF CLK ) ( REGF\[28\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[28\].RFW.GCLK\[2\] ( REGF\[28\].RFW.CG\[2\] GCLK ) ( REGF\[28\].RFW.BIT\[23\].FF CLK ) ( REGF\[28\].RFW.BIT\[22\].FF CLK ) ( REGF\[28\].RFW.BIT\[21\].FF CLK ) ( REGF\[28\].RFW.BIT\[20\].FF CLK ) ( REGF\[28\].RFW.BIT\[19\].FF CLK ) ( REGF\[28\].RFW.BIT\[18\].FF CLK )
      ( REGF\[28\].RFW.BIT\[17\].FF CLK ) ( REGF\[28\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[28\].RFW.GCLK\[3\] ( REGF\[28\].RFW.CG\[3\] GCLK ) ( REGF\[28\].RFW.BIT\[31\].FF CLK ) ( REGF\[28\].RFW.BIT\[30\].FF CLK ) ( REGF\[28\].RFW.BIT\[29\].FF CLK ) ( REGF\[28\].RFW.BIT\[28\].FF CLK ) ( REGF\[28\].RFW.BIT\[27\].FF CLK ) ( REGF\[28\].RFW.BIT\[26\].FF CLK )
      ( REGF\[28\].RFW.BIT\[25\].FF CLK ) ( REGF\[28\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL1 ( REGF\[28\].RFW.INV1\[3\] A ) ( REGF\[28\].RFW.INV1\[2\] A ) ( REGF\[28\].RFW.INV1\[1\] A ) ( REGF\[28\].RFW.INV1\[0\] A ) ( DEC0.D3.AND4 X ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL1_B\[0\] ( REGF\[28\].RFW.INV1\[0\] Y ) ( REGF\[28\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[28\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL1_B\[1\] ( REGF\[28\].RFW.INV1\[1\] Y ) ( REGF\[28\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[28\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL1_B\[2\] ( REGF\[28\].RFW.INV1\[2\] Y ) ( REGF\[28\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[28\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL1_B\[3\] ( REGF\[28\].RFW.INV1\[3\] Y ) ( REGF\[28\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[28\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[28\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL2 ( REGF\[28\].RFW.INV2\[3\] A ) ( REGF\[28\].RFW.INV2\[2\] A ) ( REGF\[28\].RFW.INV2\[1\] A ) ( REGF\[28\].RFW.INV2\[0\] A ) ( DEC1.D3.AND4 X ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL2_B\[0\] ( REGF\[28\].RFW.INV2\[0\] Y ) ( REGF\[28\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[28\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL2_B\[1\] ( REGF\[28\].RFW.INV2\[1\] Y ) ( REGF\[28\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[28\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL2_B\[2\] ( REGF\[28\].RFW.INV2\[2\] Y ) ( REGF\[28\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[28\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SEL2_B\[3\] ( REGF\[28\].RFW.INV2\[3\] Y ) ( REGF\[28\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[28\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[28\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[28\].RFW.SELW ( REGF\[28\].RFW.CGAND A ) ( DEC2.D3.AND4 X ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[0\] ( REGF\[28\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[10\] ( REGF\[28\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[11\] ( REGF\[28\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[12\] ( REGF\[28\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[13\] ( REGF\[28\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[14\] ( REGF\[28\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[15\] ( REGF\[28\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[16\] ( REGF\[28\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[17\] ( REGF\[28\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[18\] ( REGF\[28\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[19\] ( REGF\[28\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[1\] ( REGF\[28\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[20\] ( REGF\[28\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[21\] ( REGF\[28\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[22\] ( REGF\[28\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[23\] ( REGF\[28\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[24\] ( REGF\[28\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[25\] ( REGF\[28\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[26\] ( REGF\[28\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[27\] ( REGF\[28\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[28\] ( REGF\[28\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[29\] ( REGF\[28\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[2\] ( REGF\[28\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[30\] ( REGF\[28\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[31\] ( REGF\[28\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[3\] ( REGF\[28\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[4\] ( REGF\[28\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[5\] ( REGF\[28\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[6\] ( REGF\[28\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[7\] ( REGF\[28\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[8\] ( REGF\[28\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.q_wire\[9\] ( REGF\[28\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[28\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[28\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[28\].RFW.we_wire ( REGF\[28\].RFW.CG\[3\] GATE ) ( REGF\[28\].RFW.CG\[2\] GATE ) ( REGF\[28\].RFW.CG\[1\] GATE ) ( REGF\[28\].RFW.CG\[0\] GATE ) ( REGF\[28\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[29\].RFW.GCLK\[0\] ( REGF\[29\].RFW.CG\[0\] GCLK ) ( REGF\[29\].RFW.BIT\[7\].FF CLK ) ( REGF\[29\].RFW.BIT\[6\].FF CLK ) ( REGF\[29\].RFW.BIT\[5\].FF CLK ) ( REGF\[29\].RFW.BIT\[4\].FF CLK ) ( REGF\[29\].RFW.BIT\[3\].FF CLK ) ( REGF\[29\].RFW.BIT\[2\].FF CLK )
      ( REGF\[29\].RFW.BIT\[1\].FF CLK ) ( REGF\[29\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[29\].RFW.GCLK\[1\] ( REGF\[29\].RFW.CG\[1\] GCLK ) ( REGF\[29\].RFW.BIT\[9\].FF CLK ) ( REGF\[29\].RFW.BIT\[8\].FF CLK ) ( REGF\[29\].RFW.BIT\[15\].FF CLK ) ( REGF\[29\].RFW.BIT\[14\].FF CLK ) ( REGF\[29\].RFW.BIT\[13\].FF CLK ) ( REGF\[29\].RFW.BIT\[12\].FF CLK )
      ( REGF\[29\].RFW.BIT\[11\].FF CLK ) ( REGF\[29\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[29\].RFW.GCLK\[2\] ( REGF\[29\].RFW.CG\[2\] GCLK ) ( REGF\[29\].RFW.BIT\[23\].FF CLK ) ( REGF\[29\].RFW.BIT\[22\].FF CLK ) ( REGF\[29\].RFW.BIT\[21\].FF CLK ) ( REGF\[29\].RFW.BIT\[20\].FF CLK ) ( REGF\[29\].RFW.BIT\[19\].FF CLK ) ( REGF\[29\].RFW.BIT\[18\].FF CLK )
      ( REGF\[29\].RFW.BIT\[17\].FF CLK ) ( REGF\[29\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[29\].RFW.GCLK\[3\] ( REGF\[29\].RFW.CG\[3\] GCLK ) ( REGF\[29\].RFW.BIT\[31\].FF CLK ) ( REGF\[29\].RFW.BIT\[30\].FF CLK ) ( REGF\[29\].RFW.BIT\[29\].FF CLK ) ( REGF\[29\].RFW.BIT\[28\].FF CLK ) ( REGF\[29\].RFW.BIT\[27\].FF CLK ) ( REGF\[29\].RFW.BIT\[26\].FF CLK )
      ( REGF\[29\].RFW.BIT\[25\].FF CLK ) ( REGF\[29\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL1 ( REGF\[29\].RFW.INV1\[3\] A ) ( REGF\[29\].RFW.INV1\[2\] A ) ( REGF\[29\].RFW.INV1\[1\] A ) ( REGF\[29\].RFW.INV1\[0\] A ) ( DEC0.D3.AND5 X ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL1_B\[0\] ( REGF\[29\].RFW.INV1\[0\] Y ) ( REGF\[29\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[29\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL1_B\[1\] ( REGF\[29\].RFW.INV1\[1\] Y ) ( REGF\[29\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[29\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL1_B\[2\] ( REGF\[29\].RFW.INV1\[2\] Y ) ( REGF\[29\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[29\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL1_B\[3\] ( REGF\[29\].RFW.INV1\[3\] Y ) ( REGF\[29\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[29\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[29\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL2 ( REGF\[29\].RFW.INV2\[3\] A ) ( REGF\[29\].RFW.INV2\[2\] A ) ( REGF\[29\].RFW.INV2\[1\] A ) ( REGF\[29\].RFW.INV2\[0\] A ) ( DEC1.D3.AND5 X ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL2_B\[0\] ( REGF\[29\].RFW.INV2\[0\] Y ) ( REGF\[29\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[29\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL2_B\[1\] ( REGF\[29\].RFW.INV2\[1\] Y ) ( REGF\[29\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[29\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL2_B\[2\] ( REGF\[29\].RFW.INV2\[2\] Y ) ( REGF\[29\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[29\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SEL2_B\[3\] ( REGF\[29\].RFW.INV2\[3\] Y ) ( REGF\[29\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[29\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[29\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[29\].RFW.SELW ( REGF\[29\].RFW.CGAND A ) ( DEC2.D3.AND5 X ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[0\] ( REGF\[29\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[10\] ( REGF\[29\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[11\] ( REGF\[29\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[12\] ( REGF\[29\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[13\] ( REGF\[29\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[14\] ( REGF\[29\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[15\] ( REGF\[29\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[16\] ( REGF\[29\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[17\] ( REGF\[29\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[18\] ( REGF\[29\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[19\] ( REGF\[29\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[1\] ( REGF\[29\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[20\] ( REGF\[29\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[21\] ( REGF\[29\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[22\] ( REGF\[29\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[23\] ( REGF\[29\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[24\] ( REGF\[29\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[25\] ( REGF\[29\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[26\] ( REGF\[29\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[27\] ( REGF\[29\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[28\] ( REGF\[29\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[29\] ( REGF\[29\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[2\] ( REGF\[29\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[30\] ( REGF\[29\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[31\] ( REGF\[29\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[3\] ( REGF\[29\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[4\] ( REGF\[29\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[5\] ( REGF\[29\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[6\] ( REGF\[29\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[7\] ( REGF\[29\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[8\] ( REGF\[29\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.q_wire\[9\] ( REGF\[29\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[29\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[29\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[29\].RFW.we_wire ( REGF\[29\].RFW.CG\[3\] GATE ) ( REGF\[29\].RFW.CG\[2\] GATE ) ( REGF\[29\].RFW.CG\[1\] GATE ) ( REGF\[29\].RFW.CG\[0\] GATE ) ( REGF\[29\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[2\].RFW.GCLK\[0\] ( REGF\[2\].RFW.CG\[0\] GCLK ) ( REGF\[2\].RFW.BIT\[7\].FF CLK ) ( REGF\[2\].RFW.BIT\[6\].FF CLK ) ( REGF\[2\].RFW.BIT\[5\].FF CLK ) ( REGF\[2\].RFW.BIT\[4\].FF CLK ) ( REGF\[2\].RFW.BIT\[3\].FF CLK ) ( REGF\[2\].RFW.BIT\[2\].FF CLK )
      ( REGF\[2\].RFW.BIT\[1\].FF CLK ) ( REGF\[2\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[2\].RFW.GCLK\[1\] ( REGF\[2\].RFW.CG\[1\] GCLK ) ( REGF\[2\].RFW.BIT\[9\].FF CLK ) ( REGF\[2\].RFW.BIT\[8\].FF CLK ) ( REGF\[2\].RFW.BIT\[15\].FF CLK ) ( REGF\[2\].RFW.BIT\[14\].FF CLK ) ( REGF\[2\].RFW.BIT\[13\].FF CLK ) ( REGF\[2\].RFW.BIT\[12\].FF CLK )
      ( REGF\[2\].RFW.BIT\[11\].FF CLK ) ( REGF\[2\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[2\].RFW.GCLK\[2\] ( REGF\[2\].RFW.CG\[2\] GCLK ) ( REGF\[2\].RFW.BIT\[23\].FF CLK ) ( REGF\[2\].RFW.BIT\[22\].FF CLK ) ( REGF\[2\].RFW.BIT\[21\].FF CLK ) ( REGF\[2\].RFW.BIT\[20\].FF CLK ) ( REGF\[2\].RFW.BIT\[19\].FF CLK ) ( REGF\[2\].RFW.BIT\[18\].FF CLK )
      ( REGF\[2\].RFW.BIT\[17\].FF CLK ) ( REGF\[2\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[2\].RFW.GCLK\[3\] ( REGF\[2\].RFW.CG\[3\] GCLK ) ( REGF\[2\].RFW.BIT\[31\].FF CLK ) ( REGF\[2\].RFW.BIT\[30\].FF CLK ) ( REGF\[2\].RFW.BIT\[29\].FF CLK ) ( REGF\[2\].RFW.BIT\[28\].FF CLK ) ( REGF\[2\].RFW.BIT\[27\].FF CLK ) ( REGF\[2\].RFW.BIT\[26\].FF CLK )
      ( REGF\[2\].RFW.BIT\[25\].FF CLK ) ( REGF\[2\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL1 ( REGF\[2\].RFW.INV1\[3\] A ) ( REGF\[2\].RFW.INV1\[2\] A ) ( REGF\[2\].RFW.INV1\[1\] A ) ( REGF\[2\].RFW.INV1\[0\] A ) ( DEC0.D0.AND2 X ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL1_B\[0\] ( REGF\[2\].RFW.INV1\[0\] Y ) ( REGF\[2\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[2\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL1_B\[1\] ( REGF\[2\].RFW.INV1\[1\] Y ) ( REGF\[2\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[2\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL1_B\[2\] ( REGF\[2\].RFW.INV1\[2\] Y ) ( REGF\[2\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[2\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL1_B\[3\] ( REGF\[2\].RFW.INV1\[3\] Y ) ( REGF\[2\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[2\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[2\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL2 ( REGF\[2\].RFW.INV2\[3\] A ) ( REGF\[2\].RFW.INV2\[2\] A ) ( REGF\[2\].RFW.INV2\[1\] A ) ( REGF\[2\].RFW.INV2\[0\] A ) ( DEC1.D0.AND2 X ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL2_B\[0\] ( REGF\[2\].RFW.INV2\[0\] Y ) ( REGF\[2\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[2\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL2_B\[1\] ( REGF\[2\].RFW.INV2\[1\] Y ) ( REGF\[2\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[2\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL2_B\[2\] ( REGF\[2\].RFW.INV2\[2\] Y ) ( REGF\[2\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[2\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SEL2_B\[3\] ( REGF\[2\].RFW.INV2\[3\] Y ) ( REGF\[2\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[2\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[2\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[2\].RFW.SELW ( REGF\[2\].RFW.CGAND A ) ( DEC2.D0.AND2 X ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[0\] ( REGF\[2\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[10\] ( REGF\[2\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[11\] ( REGF\[2\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[12\] ( REGF\[2\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[13\] ( REGF\[2\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[14\] ( REGF\[2\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[15\] ( REGF\[2\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[16\] ( REGF\[2\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[17\] ( REGF\[2\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[18\] ( REGF\[2\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[19\] ( REGF\[2\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[1\] ( REGF\[2\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[20\] ( REGF\[2\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[21\] ( REGF\[2\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[22\] ( REGF\[2\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[23\] ( REGF\[2\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[24\] ( REGF\[2\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[25\] ( REGF\[2\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[26\] ( REGF\[2\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[27\] ( REGF\[2\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[28\] ( REGF\[2\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[29\] ( REGF\[2\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[2\] ( REGF\[2\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[30\] ( REGF\[2\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[31\] ( REGF\[2\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[3\] ( REGF\[2\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[4\] ( REGF\[2\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[5\] ( REGF\[2\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[6\] ( REGF\[2\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[7\] ( REGF\[2\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[8\] ( REGF\[2\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.q_wire\[9\] ( REGF\[2\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[2\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[2\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[2\].RFW.we_wire ( REGF\[2\].RFW.CG\[3\] GATE ) ( REGF\[2\].RFW.CG\[2\] GATE ) ( REGF\[2\].RFW.CG\[1\] GATE ) ( REGF\[2\].RFW.CG\[0\] GATE ) ( REGF\[2\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[30\].RFW.GCLK\[0\] ( REGF\[30\].RFW.CG\[0\] GCLK ) ( REGF\[30\].RFW.BIT\[7\].FF CLK ) ( REGF\[30\].RFW.BIT\[6\].FF CLK ) ( REGF\[30\].RFW.BIT\[5\].FF CLK ) ( REGF\[30\].RFW.BIT\[4\].FF CLK ) ( REGF\[30\].RFW.BIT\[3\].FF CLK ) ( REGF\[30\].RFW.BIT\[2\].FF CLK )
      ( REGF\[30\].RFW.BIT\[1\].FF CLK ) ( REGF\[30\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[30\].RFW.GCLK\[1\] ( REGF\[30\].RFW.CG\[1\] GCLK ) ( REGF\[30\].RFW.BIT\[9\].FF CLK ) ( REGF\[30\].RFW.BIT\[8\].FF CLK ) ( REGF\[30\].RFW.BIT\[15\].FF CLK ) ( REGF\[30\].RFW.BIT\[14\].FF CLK ) ( REGF\[30\].RFW.BIT\[13\].FF CLK ) ( REGF\[30\].RFW.BIT\[12\].FF CLK )
      ( REGF\[30\].RFW.BIT\[11\].FF CLK ) ( REGF\[30\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[30\].RFW.GCLK\[2\] ( REGF\[30\].RFW.CG\[2\] GCLK ) ( REGF\[30\].RFW.BIT\[23\].FF CLK ) ( REGF\[30\].RFW.BIT\[22\].FF CLK ) ( REGF\[30\].RFW.BIT\[21\].FF CLK ) ( REGF\[30\].RFW.BIT\[20\].FF CLK ) ( REGF\[30\].RFW.BIT\[19\].FF CLK ) ( REGF\[30\].RFW.BIT\[18\].FF CLK )
      ( REGF\[30\].RFW.BIT\[17\].FF CLK ) ( REGF\[30\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[30\].RFW.GCLK\[3\] ( REGF\[30\].RFW.CG\[3\] GCLK ) ( REGF\[30\].RFW.BIT\[31\].FF CLK ) ( REGF\[30\].RFW.BIT\[30\].FF CLK ) ( REGF\[30\].RFW.BIT\[29\].FF CLK ) ( REGF\[30\].RFW.BIT\[28\].FF CLK ) ( REGF\[30\].RFW.BIT\[27\].FF CLK ) ( REGF\[30\].RFW.BIT\[26\].FF CLK )
      ( REGF\[30\].RFW.BIT\[25\].FF CLK ) ( REGF\[30\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL1 ( REGF\[30\].RFW.INV1\[3\] A ) ( REGF\[30\].RFW.INV1\[2\] A ) ( REGF\[30\].RFW.INV1\[1\] A ) ( REGF\[30\].RFW.INV1\[0\] A ) ( DEC0.D3.AND6 X ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL1_B\[0\] ( REGF\[30\].RFW.INV1\[0\] Y ) ( REGF\[30\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[30\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL1_B\[1\] ( REGF\[30\].RFW.INV1\[1\] Y ) ( REGF\[30\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[30\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL1_B\[2\] ( REGF\[30\].RFW.INV1\[2\] Y ) ( REGF\[30\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[30\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL1_B\[3\] ( REGF\[30\].RFW.INV1\[3\] Y ) ( REGF\[30\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[30\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[30\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL2 ( REGF\[30\].RFW.INV2\[3\] A ) ( REGF\[30\].RFW.INV2\[2\] A ) ( REGF\[30\].RFW.INV2\[1\] A ) ( REGF\[30\].RFW.INV2\[0\] A ) ( DEC1.D3.AND6 X ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL2_B\[0\] ( REGF\[30\].RFW.INV2\[0\] Y ) ( REGF\[30\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[30\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL2_B\[1\] ( REGF\[30\].RFW.INV2\[1\] Y ) ( REGF\[30\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[30\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL2_B\[2\] ( REGF\[30\].RFW.INV2\[2\] Y ) ( REGF\[30\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[30\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SEL2_B\[3\] ( REGF\[30\].RFW.INV2\[3\] Y ) ( REGF\[30\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[30\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[30\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[30\].RFW.SELW ( REGF\[30\].RFW.CGAND A ) ( DEC2.D3.AND6 X ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[0\] ( REGF\[30\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[10\] ( REGF\[30\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[11\] ( REGF\[30\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[12\] ( REGF\[30\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[13\] ( REGF\[30\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[14\] ( REGF\[30\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[15\] ( REGF\[30\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[16\] ( REGF\[30\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[17\] ( REGF\[30\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[18\] ( REGF\[30\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[19\] ( REGF\[30\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[1\] ( REGF\[30\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[20\] ( REGF\[30\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[21\] ( REGF\[30\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[22\] ( REGF\[30\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[23\] ( REGF\[30\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[24\] ( REGF\[30\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[25\] ( REGF\[30\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[26\] ( REGF\[30\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[27\] ( REGF\[30\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[28\] ( REGF\[30\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[29\] ( REGF\[30\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[2\] ( REGF\[30\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[30\] ( REGF\[30\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[31\] ( REGF\[30\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[3\] ( REGF\[30\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[4\] ( REGF\[30\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[5\] ( REGF\[30\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[6\] ( REGF\[30\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[7\] ( REGF\[30\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[8\] ( REGF\[30\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.q_wire\[9\] ( REGF\[30\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[30\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[30\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[30\].RFW.we_wire ( REGF\[30\].RFW.CG\[3\] GATE ) ( REGF\[30\].RFW.CG\[2\] GATE ) ( REGF\[30\].RFW.CG\[1\] GATE ) ( REGF\[30\].RFW.CG\[0\] GATE ) ( REGF\[30\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[31\].RFW.GCLK\[0\] ( REGF\[31\].RFW.CG\[0\] GCLK ) ( REGF\[31\].RFW.BIT\[7\].FF CLK ) ( REGF\[31\].RFW.BIT\[6\].FF CLK ) ( REGF\[31\].RFW.BIT\[5\].FF CLK ) ( REGF\[31\].RFW.BIT\[4\].FF CLK ) ( REGF\[31\].RFW.BIT\[3\].FF CLK ) ( REGF\[31\].RFW.BIT\[2\].FF CLK )
      ( REGF\[31\].RFW.BIT\[1\].FF CLK ) ( REGF\[31\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[31\].RFW.GCLK\[1\] ( REGF\[31\].RFW.CG\[1\] GCLK ) ( REGF\[31\].RFW.BIT\[9\].FF CLK ) ( REGF\[31\].RFW.BIT\[8\].FF CLK ) ( REGF\[31\].RFW.BIT\[15\].FF CLK ) ( REGF\[31\].RFW.BIT\[14\].FF CLK ) ( REGF\[31\].RFW.BIT\[13\].FF CLK ) ( REGF\[31\].RFW.BIT\[12\].FF CLK )
      ( REGF\[31\].RFW.BIT\[11\].FF CLK ) ( REGF\[31\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[31\].RFW.GCLK\[2\] ( REGF\[31\].RFW.CG\[2\] GCLK ) ( REGF\[31\].RFW.BIT\[23\].FF CLK ) ( REGF\[31\].RFW.BIT\[22\].FF CLK ) ( REGF\[31\].RFW.BIT\[21\].FF CLK ) ( REGF\[31\].RFW.BIT\[20\].FF CLK ) ( REGF\[31\].RFW.BIT\[19\].FF CLK ) ( REGF\[31\].RFW.BIT\[18\].FF CLK )
      ( REGF\[31\].RFW.BIT\[17\].FF CLK ) ( REGF\[31\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[31\].RFW.GCLK\[3\] ( REGF\[31\].RFW.CG\[3\] GCLK ) ( REGF\[31\].RFW.BIT\[31\].FF CLK ) ( REGF\[31\].RFW.BIT\[30\].FF CLK ) ( REGF\[31\].RFW.BIT\[29\].FF CLK ) ( REGF\[31\].RFW.BIT\[28\].FF CLK ) ( REGF\[31\].RFW.BIT\[27\].FF CLK ) ( REGF\[31\].RFW.BIT\[26\].FF CLK )
      ( REGF\[31\].RFW.BIT\[25\].FF CLK ) ( REGF\[31\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL1 ( REGF\[31\].RFW.INV1\[3\] A ) ( REGF\[31\].RFW.INV1\[2\] A ) ( REGF\[31\].RFW.INV1\[1\] A ) ( REGF\[31\].RFW.INV1\[0\] A ) ( DEC0.D3.AND7 X ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL1_B\[0\] ( REGF\[31\].RFW.INV1\[0\] Y ) ( REGF\[31\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[31\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL1_B\[1\] ( REGF\[31\].RFW.INV1\[1\] Y ) ( REGF\[31\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[31\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL1_B\[2\] ( REGF\[31\].RFW.INV1\[2\] Y ) ( REGF\[31\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[31\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL1_B\[3\] ( REGF\[31\].RFW.INV1\[3\] Y ) ( REGF\[31\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[31\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[31\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL2 ( REGF\[31\].RFW.INV2\[3\] A ) ( REGF\[31\].RFW.INV2\[2\] A ) ( REGF\[31\].RFW.INV2\[1\] A ) ( REGF\[31\].RFW.INV2\[0\] A ) ( DEC1.D3.AND7 X ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL2_B\[0\] ( REGF\[31\].RFW.INV2\[0\] Y ) ( REGF\[31\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[31\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL2_B\[1\] ( REGF\[31\].RFW.INV2\[1\] Y ) ( REGF\[31\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[31\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL2_B\[2\] ( REGF\[31\].RFW.INV2\[2\] Y ) ( REGF\[31\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[31\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SEL2_B\[3\] ( REGF\[31\].RFW.INV2\[3\] Y ) ( REGF\[31\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[31\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[31\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[31\].RFW.SELW ( REGF\[31\].RFW.CGAND A ) ( DEC2.D3.AND7 X ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[0\] ( REGF\[31\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[10\] ( REGF\[31\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[11\] ( REGF\[31\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[12\] ( REGF\[31\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[13\] ( REGF\[31\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[14\] ( REGF\[31\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[15\] ( REGF\[31\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[16\] ( REGF\[31\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[17\] ( REGF\[31\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[18\] ( REGF\[31\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[19\] ( REGF\[31\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[1\] ( REGF\[31\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[20\] ( REGF\[31\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[21\] ( REGF\[31\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[22\] ( REGF\[31\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[23\] ( REGF\[31\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[24\] ( REGF\[31\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[25\] ( REGF\[31\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[26\] ( REGF\[31\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[27\] ( REGF\[31\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[28\] ( REGF\[31\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[29\] ( REGF\[31\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[2\] ( REGF\[31\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[30\] ( REGF\[31\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[31\] ( REGF\[31\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[3\] ( REGF\[31\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[4\] ( REGF\[31\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[5\] ( REGF\[31\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[6\] ( REGF\[31\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[7\] ( REGF\[31\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[8\] ( REGF\[31\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.q_wire\[9\] ( REGF\[31\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[31\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[31\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[31\].RFW.we_wire ( REGF\[31\].RFW.CG\[3\] GATE ) ( REGF\[31\].RFW.CG\[2\] GATE ) ( REGF\[31\].RFW.CG\[1\] GATE ) ( REGF\[31\].RFW.CG\[0\] GATE ) ( REGF\[31\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[3\].RFW.GCLK\[0\] ( REGF\[3\].RFW.CG\[0\] GCLK ) ( REGF\[3\].RFW.BIT\[7\].FF CLK ) ( REGF\[3\].RFW.BIT\[6\].FF CLK ) ( REGF\[3\].RFW.BIT\[5\].FF CLK ) ( REGF\[3\].RFW.BIT\[4\].FF CLK ) ( REGF\[3\].RFW.BIT\[3\].FF CLK ) ( REGF\[3\].RFW.BIT\[2\].FF CLK )
      ( REGF\[3\].RFW.BIT\[1\].FF CLK ) ( REGF\[3\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[3\].RFW.GCLK\[1\] ( REGF\[3\].RFW.CG\[1\] GCLK ) ( REGF\[3\].RFW.BIT\[9\].FF CLK ) ( REGF\[3\].RFW.BIT\[8\].FF CLK ) ( REGF\[3\].RFW.BIT\[15\].FF CLK ) ( REGF\[3\].RFW.BIT\[14\].FF CLK ) ( REGF\[3\].RFW.BIT\[13\].FF CLK ) ( REGF\[3\].RFW.BIT\[12\].FF CLK )
      ( REGF\[3\].RFW.BIT\[11\].FF CLK ) ( REGF\[3\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[3\].RFW.GCLK\[2\] ( REGF\[3\].RFW.CG\[2\] GCLK ) ( REGF\[3\].RFW.BIT\[23\].FF CLK ) ( REGF\[3\].RFW.BIT\[22\].FF CLK ) ( REGF\[3\].RFW.BIT\[21\].FF CLK ) ( REGF\[3\].RFW.BIT\[20\].FF CLK ) ( REGF\[3\].RFW.BIT\[19\].FF CLK ) ( REGF\[3\].RFW.BIT\[18\].FF CLK )
      ( REGF\[3\].RFW.BIT\[17\].FF CLK ) ( REGF\[3\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[3\].RFW.GCLK\[3\] ( REGF\[3\].RFW.CG\[3\] GCLK ) ( REGF\[3\].RFW.BIT\[31\].FF CLK ) ( REGF\[3\].RFW.BIT\[30\].FF CLK ) ( REGF\[3\].RFW.BIT\[29\].FF CLK ) ( REGF\[3\].RFW.BIT\[28\].FF CLK ) ( REGF\[3\].RFW.BIT\[27\].FF CLK ) ( REGF\[3\].RFW.BIT\[26\].FF CLK )
      ( REGF\[3\].RFW.BIT\[25\].FF CLK ) ( REGF\[3\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL1 ( REGF\[3\].RFW.INV1\[3\] A ) ( REGF\[3\].RFW.INV1\[2\] A ) ( REGF\[3\].RFW.INV1\[1\] A ) ( REGF\[3\].RFW.INV1\[0\] A ) ( DEC0.D0.AND3 X ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL1_B\[0\] ( REGF\[3\].RFW.INV1\[0\] Y ) ( REGF\[3\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[3\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL1_B\[1\] ( REGF\[3\].RFW.INV1\[1\] Y ) ( REGF\[3\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[3\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL1_B\[2\] ( REGF\[3\].RFW.INV1\[2\] Y ) ( REGF\[3\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[3\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL1_B\[3\] ( REGF\[3\].RFW.INV1\[3\] Y ) ( REGF\[3\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[3\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[3\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL2 ( REGF\[3\].RFW.INV2\[3\] A ) ( REGF\[3\].RFW.INV2\[2\] A ) ( REGF\[3\].RFW.INV2\[1\] A ) ( REGF\[3\].RFW.INV2\[0\] A ) ( DEC1.D0.AND3 X ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL2_B\[0\] ( REGF\[3\].RFW.INV2\[0\] Y ) ( REGF\[3\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[3\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL2_B\[1\] ( REGF\[3\].RFW.INV2\[1\] Y ) ( REGF\[3\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[3\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL2_B\[2\] ( REGF\[3\].RFW.INV2\[2\] Y ) ( REGF\[3\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[3\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SEL2_B\[3\] ( REGF\[3\].RFW.INV2\[3\] Y ) ( REGF\[3\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[3\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[3\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[3\].RFW.SELW ( REGF\[3\].RFW.CGAND A ) ( DEC2.D0.AND3 X ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[0\] ( REGF\[3\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[10\] ( REGF\[3\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[11\] ( REGF\[3\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[12\] ( REGF\[3\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[13\] ( REGF\[3\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[14\] ( REGF\[3\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[15\] ( REGF\[3\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[16\] ( REGF\[3\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[17\] ( REGF\[3\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[18\] ( REGF\[3\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[19\] ( REGF\[3\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[1\] ( REGF\[3\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[20\] ( REGF\[3\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[21\] ( REGF\[3\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[22\] ( REGF\[3\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[23\] ( REGF\[3\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[24\] ( REGF\[3\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[25\] ( REGF\[3\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[26\] ( REGF\[3\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[27\] ( REGF\[3\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[28\] ( REGF\[3\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[29\] ( REGF\[3\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[2\] ( REGF\[3\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[30\] ( REGF\[3\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[31\] ( REGF\[3\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[3\] ( REGF\[3\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[4\] ( REGF\[3\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[5\] ( REGF\[3\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[6\] ( REGF\[3\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[7\] ( REGF\[3\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[8\] ( REGF\[3\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.q_wire\[9\] ( REGF\[3\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[3\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[3\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[3\].RFW.we_wire ( REGF\[3\].RFW.CG\[3\] GATE ) ( REGF\[3\].RFW.CG\[2\] GATE ) ( REGF\[3\].RFW.CG\[1\] GATE ) ( REGF\[3\].RFW.CG\[0\] GATE ) ( REGF\[3\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[4\].RFW.GCLK\[0\] ( REGF\[4\].RFW.CG\[0\] GCLK ) ( REGF\[4\].RFW.BIT\[7\].FF CLK ) ( REGF\[4\].RFW.BIT\[6\].FF CLK ) ( REGF\[4\].RFW.BIT\[5\].FF CLK ) ( REGF\[4\].RFW.BIT\[4\].FF CLK ) ( REGF\[4\].RFW.BIT\[3\].FF CLK ) ( REGF\[4\].RFW.BIT\[2\].FF CLK )
      ( REGF\[4\].RFW.BIT\[1\].FF CLK ) ( REGF\[4\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[4\].RFW.GCLK\[1\] ( REGF\[4\].RFW.CG\[1\] GCLK ) ( REGF\[4\].RFW.BIT\[9\].FF CLK ) ( REGF\[4\].RFW.BIT\[8\].FF CLK ) ( REGF\[4\].RFW.BIT\[15\].FF CLK ) ( REGF\[4\].RFW.BIT\[14\].FF CLK ) ( REGF\[4\].RFW.BIT\[13\].FF CLK ) ( REGF\[4\].RFW.BIT\[12\].FF CLK )
      ( REGF\[4\].RFW.BIT\[11\].FF CLK ) ( REGF\[4\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[4\].RFW.GCLK\[2\] ( REGF\[4\].RFW.CG\[2\] GCLK ) ( REGF\[4\].RFW.BIT\[23\].FF CLK ) ( REGF\[4\].RFW.BIT\[22\].FF CLK ) ( REGF\[4\].RFW.BIT\[21\].FF CLK ) ( REGF\[4\].RFW.BIT\[20\].FF CLK ) ( REGF\[4\].RFW.BIT\[19\].FF CLK ) ( REGF\[4\].RFW.BIT\[18\].FF CLK )
      ( REGF\[4\].RFW.BIT\[17\].FF CLK ) ( REGF\[4\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[4\].RFW.GCLK\[3\] ( REGF\[4\].RFW.CG\[3\] GCLK ) ( REGF\[4\].RFW.BIT\[31\].FF CLK ) ( REGF\[4\].RFW.BIT\[30\].FF CLK ) ( REGF\[4\].RFW.BIT\[29\].FF CLK ) ( REGF\[4\].RFW.BIT\[28\].FF CLK ) ( REGF\[4\].RFW.BIT\[27\].FF CLK ) ( REGF\[4\].RFW.BIT\[26\].FF CLK )
      ( REGF\[4\].RFW.BIT\[25\].FF CLK ) ( REGF\[4\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL1 ( REGF\[4\].RFW.INV1\[3\] A ) ( REGF\[4\].RFW.INV1\[2\] A ) ( REGF\[4\].RFW.INV1\[1\] A ) ( REGF\[4\].RFW.INV1\[0\] A ) ( DEC0.D0.AND4 X ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL1_B\[0\] ( REGF\[4\].RFW.INV1\[0\] Y ) ( REGF\[4\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[4\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL1_B\[1\] ( REGF\[4\].RFW.INV1\[1\] Y ) ( REGF\[4\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[4\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL1_B\[2\] ( REGF\[4\].RFW.INV1\[2\] Y ) ( REGF\[4\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[4\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL1_B\[3\] ( REGF\[4\].RFW.INV1\[3\] Y ) ( REGF\[4\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[4\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[4\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL2 ( REGF\[4\].RFW.INV2\[3\] A ) ( REGF\[4\].RFW.INV2\[2\] A ) ( REGF\[4\].RFW.INV2\[1\] A ) ( REGF\[4\].RFW.INV2\[0\] A ) ( DEC1.D0.AND4 X ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL2_B\[0\] ( REGF\[4\].RFW.INV2\[0\] Y ) ( REGF\[4\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[4\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL2_B\[1\] ( REGF\[4\].RFW.INV2\[1\] Y ) ( REGF\[4\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[4\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL2_B\[2\] ( REGF\[4\].RFW.INV2\[2\] Y ) ( REGF\[4\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[4\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SEL2_B\[3\] ( REGF\[4\].RFW.INV2\[3\] Y ) ( REGF\[4\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[4\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[4\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[4\].RFW.SELW ( REGF\[4\].RFW.CGAND A ) ( DEC2.D0.AND4 X ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[0\] ( REGF\[4\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[10\] ( REGF\[4\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[11\] ( REGF\[4\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[12\] ( REGF\[4\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[13\] ( REGF\[4\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[14\] ( REGF\[4\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[15\] ( REGF\[4\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[16\] ( REGF\[4\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[17\] ( REGF\[4\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[18\] ( REGF\[4\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[19\] ( REGF\[4\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[1\] ( REGF\[4\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[20\] ( REGF\[4\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[21\] ( REGF\[4\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[22\] ( REGF\[4\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[23\] ( REGF\[4\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[24\] ( REGF\[4\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[25\] ( REGF\[4\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[26\] ( REGF\[4\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[27\] ( REGF\[4\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[28\] ( REGF\[4\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[29\] ( REGF\[4\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[2\] ( REGF\[4\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[30\] ( REGF\[4\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[31\] ( REGF\[4\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[3\] ( REGF\[4\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[4\] ( REGF\[4\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[5\] ( REGF\[4\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[6\] ( REGF\[4\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[7\] ( REGF\[4\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[8\] ( REGF\[4\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.q_wire\[9\] ( REGF\[4\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[4\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[4\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[4\].RFW.we_wire ( REGF\[4\].RFW.CG\[3\] GATE ) ( REGF\[4\].RFW.CG\[2\] GATE ) ( REGF\[4\].RFW.CG\[1\] GATE ) ( REGF\[4\].RFW.CG\[0\] GATE ) ( REGF\[4\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[5\].RFW.GCLK\[0\] ( REGF\[5\].RFW.CG\[0\] GCLK ) ( REGF\[5\].RFW.BIT\[7\].FF CLK ) ( REGF\[5\].RFW.BIT\[6\].FF CLK ) ( REGF\[5\].RFW.BIT\[5\].FF CLK ) ( REGF\[5\].RFW.BIT\[4\].FF CLK ) ( REGF\[5\].RFW.BIT\[3\].FF CLK ) ( REGF\[5\].RFW.BIT\[2\].FF CLK )
      ( REGF\[5\].RFW.BIT\[1\].FF CLK ) ( REGF\[5\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[5\].RFW.GCLK\[1\] ( REGF\[5\].RFW.CG\[1\] GCLK ) ( REGF\[5\].RFW.BIT\[9\].FF CLK ) ( REGF\[5\].RFW.BIT\[8\].FF CLK ) ( REGF\[5\].RFW.BIT\[15\].FF CLK ) ( REGF\[5\].RFW.BIT\[14\].FF CLK ) ( REGF\[5\].RFW.BIT\[13\].FF CLK ) ( REGF\[5\].RFW.BIT\[12\].FF CLK )
      ( REGF\[5\].RFW.BIT\[11\].FF CLK ) ( REGF\[5\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[5\].RFW.GCLK\[2\] ( REGF\[5\].RFW.CG\[2\] GCLK ) ( REGF\[5\].RFW.BIT\[23\].FF CLK ) ( REGF\[5\].RFW.BIT\[22\].FF CLK ) ( REGF\[5\].RFW.BIT\[21\].FF CLK ) ( REGF\[5\].RFW.BIT\[20\].FF CLK ) ( REGF\[5\].RFW.BIT\[19\].FF CLK ) ( REGF\[5\].RFW.BIT\[18\].FF CLK )
      ( REGF\[5\].RFW.BIT\[17\].FF CLK ) ( REGF\[5\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[5\].RFW.GCLK\[3\] ( REGF\[5\].RFW.CG\[3\] GCLK ) ( REGF\[5\].RFW.BIT\[31\].FF CLK ) ( REGF\[5\].RFW.BIT\[30\].FF CLK ) ( REGF\[5\].RFW.BIT\[29\].FF CLK ) ( REGF\[5\].RFW.BIT\[28\].FF CLK ) ( REGF\[5\].RFW.BIT\[27\].FF CLK ) ( REGF\[5\].RFW.BIT\[26\].FF CLK )
      ( REGF\[5\].RFW.BIT\[25\].FF CLK ) ( REGF\[5\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL1 ( REGF\[5\].RFW.INV1\[3\] A ) ( REGF\[5\].RFW.INV1\[2\] A ) ( REGF\[5\].RFW.INV1\[1\] A ) ( REGF\[5\].RFW.INV1\[0\] A ) ( DEC0.D0.AND5 X ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL1_B\[0\] ( REGF\[5\].RFW.INV1\[0\] Y ) ( REGF\[5\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[5\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL1_B\[1\] ( REGF\[5\].RFW.INV1\[1\] Y ) ( REGF\[5\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[5\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL1_B\[2\] ( REGF\[5\].RFW.INV1\[2\] Y ) ( REGF\[5\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[5\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL1_B\[3\] ( REGF\[5\].RFW.INV1\[3\] Y ) ( REGF\[5\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[5\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[5\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL2 ( REGF\[5\].RFW.INV2\[3\] A ) ( REGF\[5\].RFW.INV2\[2\] A ) ( REGF\[5\].RFW.INV2\[1\] A ) ( REGF\[5\].RFW.INV2\[0\] A ) ( DEC1.D0.AND5 X ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL2_B\[0\] ( REGF\[5\].RFW.INV2\[0\] Y ) ( REGF\[5\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[5\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL2_B\[1\] ( REGF\[5\].RFW.INV2\[1\] Y ) ( REGF\[5\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[5\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL2_B\[2\] ( REGF\[5\].RFW.INV2\[2\] Y ) ( REGF\[5\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[5\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SEL2_B\[3\] ( REGF\[5\].RFW.INV2\[3\] Y ) ( REGF\[5\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[5\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[5\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[5\].RFW.SELW ( REGF\[5\].RFW.CGAND A ) ( DEC2.D0.AND5 X ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[0\] ( REGF\[5\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[10\] ( REGF\[5\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[11\] ( REGF\[5\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[12\] ( REGF\[5\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[13\] ( REGF\[5\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[14\] ( REGF\[5\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[15\] ( REGF\[5\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[16\] ( REGF\[5\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[17\] ( REGF\[5\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[18\] ( REGF\[5\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[19\] ( REGF\[5\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[1\] ( REGF\[5\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[20\] ( REGF\[5\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[21\] ( REGF\[5\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[22\] ( REGF\[5\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[23\] ( REGF\[5\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[24\] ( REGF\[5\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[25\] ( REGF\[5\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[26\] ( REGF\[5\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[27\] ( REGF\[5\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[28\] ( REGF\[5\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[29\] ( REGF\[5\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[2\] ( REGF\[5\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[30\] ( REGF\[5\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[31\] ( REGF\[5\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[3\] ( REGF\[5\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[4\] ( REGF\[5\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[5\] ( REGF\[5\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[6\] ( REGF\[5\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[7\] ( REGF\[5\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[8\] ( REGF\[5\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.q_wire\[9\] ( REGF\[5\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[5\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[5\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[5\].RFW.we_wire ( REGF\[5\].RFW.CG\[3\] GATE ) ( REGF\[5\].RFW.CG\[2\] GATE ) ( REGF\[5\].RFW.CG\[1\] GATE ) ( REGF\[5\].RFW.CG\[0\] GATE ) ( REGF\[5\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[6\].RFW.GCLK\[0\] ( REGF\[6\].RFW.CG\[0\] GCLK ) ( REGF\[6\].RFW.BIT\[7\].FF CLK ) ( REGF\[6\].RFW.BIT\[6\].FF CLK ) ( REGF\[6\].RFW.BIT\[5\].FF CLK ) ( REGF\[6\].RFW.BIT\[4\].FF CLK ) ( REGF\[6\].RFW.BIT\[3\].FF CLK ) ( REGF\[6\].RFW.BIT\[2\].FF CLK )
      ( REGF\[6\].RFW.BIT\[1\].FF CLK ) ( REGF\[6\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[6\].RFW.GCLK\[1\] ( REGF\[6\].RFW.CG\[1\] GCLK ) ( REGF\[6\].RFW.BIT\[9\].FF CLK ) ( REGF\[6\].RFW.BIT\[8\].FF CLK ) ( REGF\[6\].RFW.BIT\[15\].FF CLK ) ( REGF\[6\].RFW.BIT\[14\].FF CLK ) ( REGF\[6\].RFW.BIT\[13\].FF CLK ) ( REGF\[6\].RFW.BIT\[12\].FF CLK )
      ( REGF\[6\].RFW.BIT\[11\].FF CLK ) ( REGF\[6\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[6\].RFW.GCLK\[2\] ( REGF\[6\].RFW.CG\[2\] GCLK ) ( REGF\[6\].RFW.BIT\[23\].FF CLK ) ( REGF\[6\].RFW.BIT\[22\].FF CLK ) ( REGF\[6\].RFW.BIT\[21\].FF CLK ) ( REGF\[6\].RFW.BIT\[20\].FF CLK ) ( REGF\[6\].RFW.BIT\[19\].FF CLK ) ( REGF\[6\].RFW.BIT\[18\].FF CLK )
      ( REGF\[6\].RFW.BIT\[17\].FF CLK ) ( REGF\[6\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[6\].RFW.GCLK\[3\] ( REGF\[6\].RFW.CG\[3\] GCLK ) ( REGF\[6\].RFW.BIT\[31\].FF CLK ) ( REGF\[6\].RFW.BIT\[30\].FF CLK ) ( REGF\[6\].RFW.BIT\[29\].FF CLK ) ( REGF\[6\].RFW.BIT\[28\].FF CLK ) ( REGF\[6\].RFW.BIT\[27\].FF CLK ) ( REGF\[6\].RFW.BIT\[26\].FF CLK )
      ( REGF\[6\].RFW.BIT\[25\].FF CLK ) ( REGF\[6\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL1 ( REGF\[6\].RFW.INV1\[3\] A ) ( REGF\[6\].RFW.INV1\[2\] A ) ( REGF\[6\].RFW.INV1\[1\] A ) ( REGF\[6\].RFW.INV1\[0\] A ) ( DEC0.D0.AND6 X ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL1_B\[0\] ( REGF\[6\].RFW.INV1\[0\] Y ) ( REGF\[6\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[6\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL1_B\[1\] ( REGF\[6\].RFW.INV1\[1\] Y ) ( REGF\[6\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[6\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL1_B\[2\] ( REGF\[6\].RFW.INV1\[2\] Y ) ( REGF\[6\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[6\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL1_B\[3\] ( REGF\[6\].RFW.INV1\[3\] Y ) ( REGF\[6\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[6\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[6\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL2 ( REGF\[6\].RFW.INV2\[3\] A ) ( REGF\[6\].RFW.INV2\[2\] A ) ( REGF\[6\].RFW.INV2\[1\] A ) ( REGF\[6\].RFW.INV2\[0\] A ) ( DEC1.D0.AND6 X ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL2_B\[0\] ( REGF\[6\].RFW.INV2\[0\] Y ) ( REGF\[6\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[6\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL2_B\[1\] ( REGF\[6\].RFW.INV2\[1\] Y ) ( REGF\[6\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[6\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL2_B\[2\] ( REGF\[6\].RFW.INV2\[2\] Y ) ( REGF\[6\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[6\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SEL2_B\[3\] ( REGF\[6\].RFW.INV2\[3\] Y ) ( REGF\[6\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[6\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[6\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[6\].RFW.SELW ( REGF\[6\].RFW.CGAND A ) ( DEC2.D0.AND6 X ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[0\] ( REGF\[6\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[10\] ( REGF\[6\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[11\] ( REGF\[6\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[12\] ( REGF\[6\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[13\] ( REGF\[6\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[14\] ( REGF\[6\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[15\] ( REGF\[6\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[16\] ( REGF\[6\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[17\] ( REGF\[6\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[18\] ( REGF\[6\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[19\] ( REGF\[6\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[1\] ( REGF\[6\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[20\] ( REGF\[6\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[21\] ( REGF\[6\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[22\] ( REGF\[6\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[23\] ( REGF\[6\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[24\] ( REGF\[6\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[25\] ( REGF\[6\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[26\] ( REGF\[6\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[27\] ( REGF\[6\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[28\] ( REGF\[6\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[29\] ( REGF\[6\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[2\] ( REGF\[6\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[30\] ( REGF\[6\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[31\] ( REGF\[6\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[3\] ( REGF\[6\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[4\] ( REGF\[6\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[5\] ( REGF\[6\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[6\] ( REGF\[6\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[7\] ( REGF\[6\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[8\] ( REGF\[6\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.q_wire\[9\] ( REGF\[6\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[6\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[6\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[6\].RFW.we_wire ( REGF\[6\].RFW.CG\[3\] GATE ) ( REGF\[6\].RFW.CG\[2\] GATE ) ( REGF\[6\].RFW.CG\[1\] GATE ) ( REGF\[6\].RFW.CG\[0\] GATE ) ( REGF\[6\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[7\].RFW.GCLK\[0\] ( REGF\[7\].RFW.CG\[0\] GCLK ) ( REGF\[7\].RFW.BIT\[7\].FF CLK ) ( REGF\[7\].RFW.BIT\[6\].FF CLK ) ( REGF\[7\].RFW.BIT\[5\].FF CLK ) ( REGF\[7\].RFW.BIT\[4\].FF CLK ) ( REGF\[7\].RFW.BIT\[3\].FF CLK ) ( REGF\[7\].RFW.BIT\[2\].FF CLK )
      ( REGF\[7\].RFW.BIT\[1\].FF CLK ) ( REGF\[7\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[7\].RFW.GCLK\[1\] ( REGF\[7\].RFW.CG\[1\] GCLK ) ( REGF\[7\].RFW.BIT\[9\].FF CLK ) ( REGF\[7\].RFW.BIT\[8\].FF CLK ) ( REGF\[7\].RFW.BIT\[15\].FF CLK ) ( REGF\[7\].RFW.BIT\[14\].FF CLK ) ( REGF\[7\].RFW.BIT\[13\].FF CLK ) ( REGF\[7\].RFW.BIT\[12\].FF CLK )
      ( REGF\[7\].RFW.BIT\[11\].FF CLK ) ( REGF\[7\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[7\].RFW.GCLK\[2\] ( REGF\[7\].RFW.CG\[2\] GCLK ) ( REGF\[7\].RFW.BIT\[23\].FF CLK ) ( REGF\[7\].RFW.BIT\[22\].FF CLK ) ( REGF\[7\].RFW.BIT\[21\].FF CLK ) ( REGF\[7\].RFW.BIT\[20\].FF CLK ) ( REGF\[7\].RFW.BIT\[19\].FF CLK ) ( REGF\[7\].RFW.BIT\[18\].FF CLK )
      ( REGF\[7\].RFW.BIT\[17\].FF CLK ) ( REGF\[7\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[7\].RFW.GCLK\[3\] ( REGF\[7\].RFW.CG\[3\] GCLK ) ( REGF\[7\].RFW.BIT\[31\].FF CLK ) ( REGF\[7\].RFW.BIT\[30\].FF CLK ) ( REGF\[7\].RFW.BIT\[29\].FF CLK ) ( REGF\[7\].RFW.BIT\[28\].FF CLK ) ( REGF\[7\].RFW.BIT\[27\].FF CLK ) ( REGF\[7\].RFW.BIT\[26\].FF CLK )
      ( REGF\[7\].RFW.BIT\[25\].FF CLK ) ( REGF\[7\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL1 ( REGF\[7\].RFW.INV1\[3\] A ) ( REGF\[7\].RFW.INV1\[2\] A ) ( REGF\[7\].RFW.INV1\[1\] A ) ( REGF\[7\].RFW.INV1\[0\] A ) ( DEC0.D0.AND7 X ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL1_B\[0\] ( REGF\[7\].RFW.INV1\[0\] Y ) ( REGF\[7\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[7\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL1_B\[1\] ( REGF\[7\].RFW.INV1\[1\] Y ) ( REGF\[7\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[7\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL1_B\[2\] ( REGF\[7\].RFW.INV1\[2\] Y ) ( REGF\[7\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[7\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL1_B\[3\] ( REGF\[7\].RFW.INV1\[3\] Y ) ( REGF\[7\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[7\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[7\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL2 ( REGF\[7\].RFW.INV2\[3\] A ) ( REGF\[7\].RFW.INV2\[2\] A ) ( REGF\[7\].RFW.INV2\[1\] A ) ( REGF\[7\].RFW.INV2\[0\] A ) ( DEC1.D0.AND7 X ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL2_B\[0\] ( REGF\[7\].RFW.INV2\[0\] Y ) ( REGF\[7\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[7\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL2_B\[1\] ( REGF\[7\].RFW.INV2\[1\] Y ) ( REGF\[7\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[7\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL2_B\[2\] ( REGF\[7\].RFW.INV2\[2\] Y ) ( REGF\[7\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[7\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SEL2_B\[3\] ( REGF\[7\].RFW.INV2\[3\] Y ) ( REGF\[7\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[7\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[7\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[7\].RFW.SELW ( REGF\[7\].RFW.CGAND A ) ( DEC2.D0.AND7 X ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[0\] ( REGF\[7\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[10\] ( REGF\[7\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[11\] ( REGF\[7\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[12\] ( REGF\[7\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[13\] ( REGF\[7\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[14\] ( REGF\[7\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[15\] ( REGF\[7\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[16\] ( REGF\[7\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[17\] ( REGF\[7\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[18\] ( REGF\[7\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[19\] ( REGF\[7\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[1\] ( REGF\[7\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[20\] ( REGF\[7\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[21\] ( REGF\[7\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[22\] ( REGF\[7\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[23\] ( REGF\[7\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[24\] ( REGF\[7\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[25\] ( REGF\[7\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[26\] ( REGF\[7\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[27\] ( REGF\[7\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[28\] ( REGF\[7\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[29\] ( REGF\[7\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[2\] ( REGF\[7\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[30\] ( REGF\[7\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[31\] ( REGF\[7\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[3\] ( REGF\[7\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[4\] ( REGF\[7\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[5\] ( REGF\[7\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[6\] ( REGF\[7\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[7\] ( REGF\[7\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[8\] ( REGF\[7\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.q_wire\[9\] ( REGF\[7\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[7\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[7\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[7\].RFW.we_wire ( REGF\[7\].RFW.CG\[3\] GATE ) ( REGF\[7\].RFW.CG\[2\] GATE ) ( REGF\[7\].RFW.CG\[1\] GATE ) ( REGF\[7\].RFW.CG\[0\] GATE ) ( REGF\[7\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[8\].RFW.GCLK\[0\] ( REGF\[8\].RFW.CG\[0\] GCLK ) ( REGF\[8\].RFW.BIT\[7\].FF CLK ) ( REGF\[8\].RFW.BIT\[6\].FF CLK ) ( REGF\[8\].RFW.BIT\[5\].FF CLK ) ( REGF\[8\].RFW.BIT\[4\].FF CLK ) ( REGF\[8\].RFW.BIT\[3\].FF CLK ) ( REGF\[8\].RFW.BIT\[2\].FF CLK )
      ( REGF\[8\].RFW.BIT\[1\].FF CLK ) ( REGF\[8\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[8\].RFW.GCLK\[1\] ( REGF\[8\].RFW.CG\[1\] GCLK ) ( REGF\[8\].RFW.BIT\[9\].FF CLK ) ( REGF\[8\].RFW.BIT\[8\].FF CLK ) ( REGF\[8\].RFW.BIT\[15\].FF CLK ) ( REGF\[8\].RFW.BIT\[14\].FF CLK ) ( REGF\[8\].RFW.BIT\[13\].FF CLK ) ( REGF\[8\].RFW.BIT\[12\].FF CLK )
      ( REGF\[8\].RFW.BIT\[11\].FF CLK ) ( REGF\[8\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[8\].RFW.GCLK\[2\] ( REGF\[8\].RFW.CG\[2\] GCLK ) ( REGF\[8\].RFW.BIT\[23\].FF CLK ) ( REGF\[8\].RFW.BIT\[22\].FF CLK ) ( REGF\[8\].RFW.BIT\[21\].FF CLK ) ( REGF\[8\].RFW.BIT\[20\].FF CLK ) ( REGF\[8\].RFW.BIT\[19\].FF CLK ) ( REGF\[8\].RFW.BIT\[18\].FF CLK )
      ( REGF\[8\].RFW.BIT\[17\].FF CLK ) ( REGF\[8\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[8\].RFW.GCLK\[3\] ( REGF\[8\].RFW.CG\[3\] GCLK ) ( REGF\[8\].RFW.BIT\[31\].FF CLK ) ( REGF\[8\].RFW.BIT\[30\].FF CLK ) ( REGF\[8\].RFW.BIT\[29\].FF CLK ) ( REGF\[8\].RFW.BIT\[28\].FF CLK ) ( REGF\[8\].RFW.BIT\[27\].FF CLK ) ( REGF\[8\].RFW.BIT\[26\].FF CLK )
      ( REGF\[8\].RFW.BIT\[25\].FF CLK ) ( REGF\[8\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL1 ( REGF\[8\].RFW.INV1\[3\] A ) ( REGF\[8\].RFW.INV1\[2\] A ) ( REGF\[8\].RFW.INV1\[1\] A ) ( REGF\[8\].RFW.INV1\[0\] A ) ( DEC0.D1.AND0 Y ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL1_B\[0\] ( REGF\[8\].RFW.INV1\[0\] Y ) ( REGF\[8\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[8\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL1_B\[1\] ( REGF\[8\].RFW.INV1\[1\] Y ) ( REGF\[8\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[8\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL1_B\[2\] ( REGF\[8\].RFW.INV1\[2\] Y ) ( REGF\[8\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[8\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL1_B\[3\] ( REGF\[8\].RFW.INV1\[3\] Y ) ( REGF\[8\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[8\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[8\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL2 ( REGF\[8\].RFW.INV2\[3\] A ) ( REGF\[8\].RFW.INV2\[2\] A ) ( REGF\[8\].RFW.INV2\[1\] A ) ( REGF\[8\].RFW.INV2\[0\] A ) ( DEC1.D1.AND0 Y ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL2_B\[0\] ( REGF\[8\].RFW.INV2\[0\] Y ) ( REGF\[8\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[8\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL2_B\[1\] ( REGF\[8\].RFW.INV2\[1\] Y ) ( REGF\[8\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[8\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL2_B\[2\] ( REGF\[8\].RFW.INV2\[2\] Y ) ( REGF\[8\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[8\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SEL2_B\[3\] ( REGF\[8\].RFW.INV2\[3\] Y ) ( REGF\[8\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[8\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[8\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[8\].RFW.SELW ( REGF\[8\].RFW.CGAND A ) ( DEC2.D1.AND0 Y ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[0\] ( REGF\[8\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[10\] ( REGF\[8\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[11\] ( REGF\[8\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[12\] ( REGF\[8\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[13\] ( REGF\[8\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[14\] ( REGF\[8\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[15\] ( REGF\[8\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[16\] ( REGF\[8\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[17\] ( REGF\[8\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[18\] ( REGF\[8\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[19\] ( REGF\[8\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[1\] ( REGF\[8\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[20\] ( REGF\[8\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[21\] ( REGF\[8\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[22\] ( REGF\[8\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[23\] ( REGF\[8\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[24\] ( REGF\[8\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[25\] ( REGF\[8\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[26\] ( REGF\[8\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[27\] ( REGF\[8\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[28\] ( REGF\[8\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[29\] ( REGF\[8\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[2\] ( REGF\[8\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[30\] ( REGF\[8\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[31\] ( REGF\[8\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[3\] ( REGF\[8\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[4\] ( REGF\[8\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[5\] ( REGF\[8\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[6\] ( REGF\[8\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[7\] ( REGF\[8\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[8\] ( REGF\[8\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.q_wire\[9\] ( REGF\[8\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[8\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[8\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[8\].RFW.we_wire ( REGF\[8\].RFW.CG\[3\] GATE ) ( REGF\[8\].RFW.CG\[2\] GATE ) ( REGF\[8\].RFW.CG\[1\] GATE ) ( REGF\[8\].RFW.CG\[0\] GATE ) ( REGF\[8\].RFW.CGAND X ) + USE SIGNAL ;
    - REGF\[9\].RFW.GCLK\[0\] ( REGF\[9\].RFW.CG\[0\] GCLK ) ( REGF\[9\].RFW.BIT\[7\].FF CLK ) ( REGF\[9\].RFW.BIT\[6\].FF CLK ) ( REGF\[9\].RFW.BIT\[5\].FF CLK ) ( REGF\[9\].RFW.BIT\[4\].FF CLK ) ( REGF\[9\].RFW.BIT\[3\].FF CLK ) ( REGF\[9\].RFW.BIT\[2\].FF CLK )
      ( REGF\[9\].RFW.BIT\[1\].FF CLK ) ( REGF\[9\].RFW.BIT\[0\].FF CLK ) + USE SIGNAL ;
    - REGF\[9\].RFW.GCLK\[1\] ( REGF\[9\].RFW.CG\[1\] GCLK ) ( REGF\[9\].RFW.BIT\[9\].FF CLK ) ( REGF\[9\].RFW.BIT\[8\].FF CLK ) ( REGF\[9\].RFW.BIT\[15\].FF CLK ) ( REGF\[9\].RFW.BIT\[14\].FF CLK ) ( REGF\[9\].RFW.BIT\[13\].FF CLK ) ( REGF\[9\].RFW.BIT\[12\].FF CLK )
      ( REGF\[9\].RFW.BIT\[11\].FF CLK ) ( REGF\[9\].RFW.BIT\[10\].FF CLK ) + USE SIGNAL ;
    - REGF\[9\].RFW.GCLK\[2\] ( REGF\[9\].RFW.CG\[2\] GCLK ) ( REGF\[9\].RFW.BIT\[23\].FF CLK ) ( REGF\[9\].RFW.BIT\[22\].FF CLK ) ( REGF\[9\].RFW.BIT\[21\].FF CLK ) ( REGF\[9\].RFW.BIT\[20\].FF CLK ) ( REGF\[9\].RFW.BIT\[19\].FF CLK ) ( REGF\[9\].RFW.BIT\[18\].FF CLK )
      ( REGF\[9\].RFW.BIT\[17\].FF CLK ) ( REGF\[9\].RFW.BIT\[16\].FF CLK ) + USE SIGNAL ;
    - REGF\[9\].RFW.GCLK\[3\] ( REGF\[9\].RFW.CG\[3\] GCLK ) ( REGF\[9\].RFW.BIT\[31\].FF CLK ) ( REGF\[9\].RFW.BIT\[30\].FF CLK ) ( REGF\[9\].RFW.BIT\[29\].FF CLK ) ( REGF\[9\].RFW.BIT\[28\].FF CLK ) ( REGF\[9\].RFW.BIT\[27\].FF CLK ) ( REGF\[9\].RFW.BIT\[26\].FF CLK )
      ( REGF\[9\].RFW.BIT\[25\].FF CLK ) ( REGF\[9\].RFW.BIT\[24\].FF CLK ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL1 ( REGF\[9\].RFW.INV1\[3\] A ) ( REGF\[9\].RFW.INV1\[2\] A ) ( REGF\[9\].RFW.INV1\[1\] A ) ( REGF\[9\].RFW.INV1\[0\] A ) ( DEC0.D1.AND1 X ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL1_B\[0\] ( REGF\[9\].RFW.INV1\[0\] Y ) ( REGF\[9\].RFW.BIT\[7\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[6\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[5\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[4\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[3\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[2\].OBUF1 TE_B )
      ( REGF\[9\].RFW.BIT\[1\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL1_B\[1\] ( REGF\[9\].RFW.INV1\[1\] Y ) ( REGF\[9\].RFW.BIT\[9\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[8\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[15\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[14\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[13\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[12\].OBUF1 TE_B )
      ( REGF\[9\].RFW.BIT\[11\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL1_B\[2\] ( REGF\[9\].RFW.INV1\[2\] Y ) ( REGF\[9\].RFW.BIT\[23\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[22\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[21\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[20\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[19\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[18\].OBUF1 TE_B )
      ( REGF\[9\].RFW.BIT\[17\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL1_B\[3\] ( REGF\[9\].RFW.INV1\[3\] Y ) ( REGF\[9\].RFW.BIT\[31\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[30\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[29\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[28\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[27\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[26\].OBUF1 TE_B )
      ( REGF\[9\].RFW.BIT\[25\].OBUF1 TE_B ) ( REGF\[9\].RFW.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL2 ( REGF\[9\].RFW.INV2\[3\] A ) ( REGF\[9\].RFW.INV2\[2\] A ) ( REGF\[9\].RFW.INV2\[1\] A ) ( REGF\[9\].RFW.INV2\[0\] A ) ( DEC1.D1.AND1 X ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL2_B\[0\] ( REGF\[9\].RFW.INV2\[0\] Y ) ( REGF\[9\].RFW.BIT\[7\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[6\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[5\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[4\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[3\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[2\].OBUF2 TE_B )
      ( REGF\[9\].RFW.BIT\[1\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL2_B\[1\] ( REGF\[9\].RFW.INV2\[1\] Y ) ( REGF\[9\].RFW.BIT\[9\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[8\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[15\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[14\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[13\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[12\].OBUF2 TE_B )
      ( REGF\[9\].RFW.BIT\[11\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL2_B\[2\] ( REGF\[9\].RFW.INV2\[2\] Y ) ( REGF\[9\].RFW.BIT\[23\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[22\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[21\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[20\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[19\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[18\].OBUF2 TE_B )
      ( REGF\[9\].RFW.BIT\[17\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SEL2_B\[3\] ( REGF\[9\].RFW.INV2\[3\] Y ) ( REGF\[9\].RFW.BIT\[31\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[30\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[29\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[28\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[27\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[26\].OBUF2 TE_B )
      ( REGF\[9\].RFW.BIT\[25\].OBUF2 TE_B ) ( REGF\[9\].RFW.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - REGF\[9\].RFW.SELW ( REGF\[9\].RFW.CGAND A ) ( DEC2.D1.AND1 X ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[0\] ( REGF\[9\].RFW.BIT\[0\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[0\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[0\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[10\] ( REGF\[9\].RFW.BIT\[10\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[10\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[10\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[11\] ( REGF\[9\].RFW.BIT\[11\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[11\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[11\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[12\] ( REGF\[9\].RFW.BIT\[12\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[12\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[12\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[13\] ( REGF\[9\].RFW.BIT\[13\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[13\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[13\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[14\] ( REGF\[9\].RFW.BIT\[14\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[14\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[14\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[15\] ( REGF\[9\].RFW.BIT\[15\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[15\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[15\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[16\] ( REGF\[9\].RFW.BIT\[16\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[16\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[16\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[17\] ( REGF\[9\].RFW.BIT\[17\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[17\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[17\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[18\] ( REGF\[9\].RFW.BIT\[18\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[18\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[18\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[19\] ( REGF\[9\].RFW.BIT\[19\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[19\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[19\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[1\] ( REGF\[9\].RFW.BIT\[1\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[1\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[1\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[20\] ( REGF\[9\].RFW.BIT\[20\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[20\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[20\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[21\] ( REGF\[9\].RFW.BIT\[21\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[21\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[21\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[22\] ( REGF\[9\].RFW.BIT\[22\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[22\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[22\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[23\] ( REGF\[9\].RFW.BIT\[23\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[23\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[23\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[24\] ( REGF\[9\].RFW.BIT\[24\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[24\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[24\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[25\] ( REGF\[9\].RFW.BIT\[25\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[25\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[25\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[26\] ( REGF\[9\].RFW.BIT\[26\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[26\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[26\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[27\] ( REGF\[9\].RFW.BIT\[27\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[27\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[27\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[28\] ( REGF\[9\].RFW.BIT\[28\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[28\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[28\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[29\] ( REGF\[9\].RFW.BIT\[29\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[29\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[29\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[2\] ( REGF\[9\].RFW.BIT\[2\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[2\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[2\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[30\] ( REGF\[9\].RFW.BIT\[30\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[30\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[30\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[31\] ( REGF\[9\].RFW.BIT\[31\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[31\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[31\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[3\] ( REGF\[9\].RFW.BIT\[3\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[3\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[3\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[4\] ( REGF\[9\].RFW.BIT\[4\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[4\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[4\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[5\] ( REGF\[9\].RFW.BIT\[5\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[5\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[5\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[6\] ( REGF\[9\].RFW.BIT\[6\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[6\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[6\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[7\] ( REGF\[9\].RFW.BIT\[7\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[7\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[7\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[8\] ( REGF\[9\].RFW.BIT\[8\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[8\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[8\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.q_wire\[9\] ( REGF\[9\].RFW.BIT\[9\].OBUF2 A ) ( REGF\[9\].RFW.BIT\[9\].OBUF1 A ) ( REGF\[9\].RFW.BIT\[9\].FF Q ) + USE SIGNAL ;
    - REGF\[9\].RFW.we_wire ( REGF\[9\].RFW.CG\[3\] GATE ) ( REGF\[9\].RFW.CG\[2\] GATE ) ( REGF\[9\].RFW.CG\[1\] GATE ) ( REGF\[9\].RFW.CG\[0\] GATE ) ( REGF\[9\].RFW.CGAND X ) + USE SIGNAL ;
    - RW[0] ( PIN RW[0] ) ( DEC2.D3.ABUF\[0\] A ) ( DEC2.D2.ABUF\[0\] A ) ( DEC2.D1.ABUF\[0\] A ) ( DEC2.D0.ABUF\[0\] A ) + USE SIGNAL ;
    - RW[1] ( PIN RW[1] ) ( DEC2.D3.ABUF\[1\] A ) ( DEC2.D2.ABUF\[1\] A ) ( DEC2.D1.ABUF\[1\] A ) ( DEC2.D0.ABUF\[1\] A ) + USE SIGNAL ;
    - RW[2] ( PIN RW[2] ) ( DEC2.D3.ABUF\[2\] A ) ( DEC2.D2.ABUF\[2\] A ) ( DEC2.D1.ABUF\[2\] A ) ( DEC2.D0.ABUF\[2\] A ) + USE SIGNAL ;
    - RW[3] ( PIN RW[3] ) ( DEC2.D.AND3 B ) ( DEC2.D.AND2 A_N ) ( DEC2.D.AND1 B ) ( DEC2.D.AND0 A ) + USE SIGNAL ;
    - RW[4] ( PIN RW[4] ) ( DEC2.D.AND3 A ) ( DEC2.D.AND2 B ) ( DEC2.D.AND1 A_N ) ( DEC2.D.AND0 B ) + USE SIGNAL ;
    - WE ( PIN WE ) ( REGF\[9\].RFW.CGAND B ) ( REGF\[8\].RFW.CGAND B ) ( REGF\[7\].RFW.CGAND B ) ( REGF\[6\].RFW.CGAND B ) ( REGF\[5\].RFW.CGAND B ) ( REGF\[4\].RFW.CGAND B )
      ( REGF\[3\].RFW.CGAND B ) ( REGF\[31\].RFW.CGAND B ) ( REGF\[30\].RFW.CGAND B ) ( REGF\[2\].RFW.CGAND B ) ( REGF\[29\].RFW.CGAND B ) ( REGF\[28\].RFW.CGAND B ) ( REGF\[27\].RFW.CGAND B ) ( REGF\[26\].RFW.CGAND B )
      ( REGF\[25\].RFW.CGAND B ) ( REGF\[24\].RFW.CGAND B ) ( REGF\[23\].RFW.CGAND B ) ( REGF\[22\].RFW.CGAND B ) ( REGF\[21\].RFW.CGAND B ) ( REGF\[20\].RFW.CGAND B ) ( REGF\[1\].RFW.CGAND B ) ( REGF\[19\].RFW.CGAND B )
      ( REGF\[18\].RFW.CGAND B ) ( REGF\[17\].RFW.CGAND B ) ( REGF\[16\].RFW.CGAND B ) ( REGF\[15\].RFW.CGAND B ) ( REGF\[14\].RFW.CGAND B ) ( REGF\[13\].RFW.CGAND B ) ( REGF\[12\].RFW.CGAND B ) ( REGF\[11\].RFW.CGAND B )
      ( REGF\[10\].RFW.CGAND B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL1 ( genblk1.RFW0.INV1\[3\] A ) ( genblk1.RFW0.INV1\[2\] A ) ( genblk1.RFW0.INV1\[1\] A ) ( genblk1.RFW0.INV1\[0\] A ) ( DEC0.D0.AND0 Y ) + USE SIGNAL ;
    - genblk1.RFW0.SEL1_B\[0\] ( genblk1.RFW0.INV1\[0\] Y ) ( genblk1.RFW0.BIT\[7\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[6\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[5\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[4\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[3\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[2\].OBUF1 TE_B )
      ( genblk1.RFW0.BIT\[1\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[0\].OBUF1 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL1_B\[1\] ( genblk1.RFW0.INV1\[1\] Y ) ( genblk1.RFW0.BIT\[9\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[8\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[15\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[14\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[13\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[12\].OBUF1 TE_B )
      ( genblk1.RFW0.BIT\[11\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[10\].OBUF1 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL1_B\[2\] ( genblk1.RFW0.INV1\[2\] Y ) ( genblk1.RFW0.BIT\[23\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[22\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[21\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[20\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[19\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[18\].OBUF1 TE_B )
      ( genblk1.RFW0.BIT\[17\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[16\].OBUF1 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL1_B\[3\] ( genblk1.RFW0.INV1\[3\] Y ) ( genblk1.RFW0.BIT\[31\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[30\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[29\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[28\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[27\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[26\].OBUF1 TE_B )
      ( genblk1.RFW0.BIT\[25\].OBUF1 TE_B ) ( genblk1.RFW0.BIT\[24\].OBUF1 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL2 ( genblk1.RFW0.INV2\[3\] A ) ( genblk1.RFW0.INV2\[2\] A ) ( genblk1.RFW0.INV2\[1\] A ) ( genblk1.RFW0.INV2\[0\] A ) ( DEC1.D0.AND0 Y ) + USE SIGNAL ;
    - genblk1.RFW0.SEL2_B\[0\] ( genblk1.RFW0.INV2\[0\] Y ) ( genblk1.RFW0.BIT\[7\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[6\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[5\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[4\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[3\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[2\].OBUF2 TE_B )
      ( genblk1.RFW0.BIT\[1\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[0\].OBUF2 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL2_B\[1\] ( genblk1.RFW0.INV2\[1\] Y ) ( genblk1.RFW0.BIT\[9\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[8\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[15\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[14\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[13\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[12\].OBUF2 TE_B )
      ( genblk1.RFW0.BIT\[11\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[10\].OBUF2 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL2_B\[2\] ( genblk1.RFW0.INV2\[2\] Y ) ( genblk1.RFW0.BIT\[23\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[22\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[21\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[20\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[19\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[18\].OBUF2 TE_B )
      ( genblk1.RFW0.BIT\[17\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[16\].OBUF2 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SEL2_B\[3\] ( genblk1.RFW0.INV2\[3\] Y ) ( genblk1.RFW0.BIT\[31\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[30\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[29\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[28\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[27\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[26\].OBUF2 TE_B )
      ( genblk1.RFW0.BIT\[25\].OBUF2 TE_B ) ( genblk1.RFW0.BIT\[24\].OBUF2 TE_B ) + USE SIGNAL ;
    - genblk1.RFW0.SELW ( DEC2.D0.AND0 Y ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[0\] ( genblk1.RFW0.TIE\[0\] LO ) ( genblk1.RFW0.BIT\[7\].OBUF1 A ) ( genblk1.RFW0.BIT\[6\].OBUF1 A ) ( genblk1.RFW0.BIT\[5\].OBUF1 A ) ( genblk1.RFW0.BIT\[4\].OBUF1 A ) ( genblk1.RFW0.BIT\[3\].OBUF1 A ) ( genblk1.RFW0.BIT\[2\].OBUF1 A )
      ( genblk1.RFW0.BIT\[1\].OBUF1 A ) ( genblk1.RFW0.BIT\[0\].OBUF1 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[1\] ( genblk1.RFW0.TIE\[1\] LO ) ( genblk1.RFW0.BIT\[9\].OBUF1 A ) ( genblk1.RFW0.BIT\[8\].OBUF1 A ) ( genblk1.RFW0.BIT\[15\].OBUF1 A ) ( genblk1.RFW0.BIT\[14\].OBUF1 A ) ( genblk1.RFW0.BIT\[13\].OBUF1 A ) ( genblk1.RFW0.BIT\[12\].OBUF1 A )
      ( genblk1.RFW0.BIT\[11\].OBUF1 A ) ( genblk1.RFW0.BIT\[10\].OBUF1 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[2\] ( genblk1.RFW0.TIE\[2\] LO ) ( genblk1.RFW0.BIT\[23\].OBUF1 A ) ( genblk1.RFW0.BIT\[22\].OBUF1 A ) ( genblk1.RFW0.BIT\[21\].OBUF1 A ) ( genblk1.RFW0.BIT\[20\].OBUF1 A ) ( genblk1.RFW0.BIT\[19\].OBUF1 A ) ( genblk1.RFW0.BIT\[18\].OBUF1 A )
      ( genblk1.RFW0.BIT\[17\].OBUF1 A ) ( genblk1.RFW0.BIT\[16\].OBUF1 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[3\] ( genblk1.RFW0.TIE\[3\] LO ) ( genblk1.RFW0.BIT\[31\].OBUF1 A ) ( genblk1.RFW0.BIT\[30\].OBUF1 A ) ( genblk1.RFW0.BIT\[29\].OBUF1 A ) ( genblk1.RFW0.BIT\[28\].OBUF1 A ) ( genblk1.RFW0.BIT\[27\].OBUF1 A ) ( genblk1.RFW0.BIT\[26\].OBUF1 A )
      ( genblk1.RFW0.BIT\[25\].OBUF1 A ) ( genblk1.RFW0.BIT\[24\].OBUF1 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[4\] ( genblk1.RFW0.TIE\[4\] LO ) ( genblk1.RFW0.BIT\[7\].OBUF2 A ) ( genblk1.RFW0.BIT\[6\].OBUF2 A ) ( genblk1.RFW0.BIT\[5\].OBUF2 A ) ( genblk1.RFW0.BIT\[4\].OBUF2 A ) ( genblk1.RFW0.BIT\[3\].OBUF2 A ) ( genblk1.RFW0.BIT\[2\].OBUF2 A )
      ( genblk1.RFW0.BIT\[1\].OBUF2 A ) ( genblk1.RFW0.BIT\[0\].OBUF2 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[5\] ( genblk1.RFW0.TIE\[5\] LO ) ( genblk1.RFW0.BIT\[9\].OBUF2 A ) ( genblk1.RFW0.BIT\[8\].OBUF2 A ) ( genblk1.RFW0.BIT\[15\].OBUF2 A ) ( genblk1.RFW0.BIT\[14\].OBUF2 A ) ( genblk1.RFW0.BIT\[13\].OBUF2 A ) ( genblk1.RFW0.BIT\[12\].OBUF2 A )
      ( genblk1.RFW0.BIT\[11\].OBUF2 A ) ( genblk1.RFW0.BIT\[10\].OBUF2 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[6\] ( genblk1.RFW0.TIE\[6\] LO ) ( genblk1.RFW0.BIT\[23\].OBUF2 A ) ( genblk1.RFW0.BIT\[22\].OBUF2 A ) ( genblk1.RFW0.BIT\[21\].OBUF2 A ) ( genblk1.RFW0.BIT\[20\].OBUF2 A ) ( genblk1.RFW0.BIT\[19\].OBUF2 A ) ( genblk1.RFW0.BIT\[18\].OBUF2 A )
      ( genblk1.RFW0.BIT\[17\].OBUF2 A ) ( genblk1.RFW0.BIT\[16\].OBUF2 A ) + USE SIGNAL ;
    - genblk1.RFW0.lo\[7\] ( genblk1.RFW0.TIE\[7\] LO ) ( genblk1.RFW0.BIT\[31\].OBUF2 A ) ( genblk1.RFW0.BIT\[30\].OBUF2 A ) ( genblk1.RFW0.BIT\[29\].OBUF2 A ) ( genblk1.RFW0.BIT\[28\].OBUF2 A ) ( genblk1.RFW0.BIT\[27\].OBUF2 A ) ( genblk1.RFW0.BIT\[26\].OBUF2 A )
      ( genblk1.RFW0.BIT\[25\].OBUF2 A ) ( genblk1.RFW0.BIT\[24\].OBUF2 A ) + USE SIGNAL ;
END NETS
END DESIGN
