- tipala - glede na meritev se spreminja upornost (tipalo temperature in osvetljenosti - termistor in fotoupor)

Digitalna vezja:
- TTL vezja (Transistor Transistor Logic - povezava tranzistorja s tranzistorjem)
- CMOS vezja (Complementary Metal Oxide Semiconductor)

TTL:
- daljinsko vodeno vezje, ki ga vodimo z napetostjo na tranzistorju
- osnovni element je tranzistor
- če damo na bazo napetost, bo tok stekel iz baze proti emitorju
- vodimo s tokom čez tranzistor
- privzeli bomo, da ima napetost samo 1 in 0 (digitalna logika, HIGH in LOW)
- tranzistor lahko deluje kot analogni ojačevalni element (ojačanje zvoka)
- če je na bazi HIGH, se napesto na kolektorju (vhodu) izenači z napetostjo na emitorju (izhodu), ki je povezan na GND
- če je na bazi LOW, je kanal prekinjen in in se $V_{cc}$ poveže z $V_{izh}$
- negator:
	- ![500](../../Images2/Pasted%20image%2020241015112815.png)
- da tranzistorj prevaja, mu moramo skos nekaj toka dodajati na bazo => malo večja poraba
- uporaba
	- uporaba v enostavnejših vezji (ne gradimo CPE s tem, lahko pa kakšen števec, regulator)
	- enostavna, poceni, robustna rešitev (enostavna vezja so bolj učinkovita in zanesljiva)
	- vedno želimo realizirati sistem s čim počasnejšim vezjem, ki ga lahko sprejmemo
	- uporaba kot "lepilo", da se lahko npr. CPE poveže z nečem; dodatna vezja, da med seboj povežemo bolj kompleksne dele vezja
- razvoj:
	- 1964 Texas instruments: standard vezja 74xxx, 54xxx (za vojaške namene, večje temperature vzdrži)
	- v smereh nižje porabe ali pa višje hitrosti delovanja (ne more biti in hitro in varčno); dobro je da imamo vse iste tipe, ne da mešamo hitre (npr. F) in varčne (npr. LS) čipe
- prednosti in slabosti:
	- - statična poraba je večja kot CMOS (ker mora ves čas teči tok v tranzistor)
	- - asimetrija upornosti v stanjih (upor in tranzistor imata različne upornosti) (ne dela dobro za hitra vodila, ker pride do odbojev in presluhov)
	- + enostavno povezovanje, načrtovanje (lahko mešamo več vezij iste družine; en izhod lahko vežemo naprej na max npr. 10 drugih vhodov; problem nastane če želimo mešati vezja različnih družin)
	- + manjša občutljivost na statični naboj kot CMOS (pri CMOS, če se s prstom doteknemo vezja, ga lahko skurimo, če imamo statiko v prstu)

CMOS (Complementary Metal Oxide Semiconductor):
- za kompleksna vezja (CPE, pomnilniki, mikrokrmilniki ...)
- osnovni element je negator
- CMOS družina 74xxx (ista oznaka kot TTL, ampak druga tehnologija, ker je CMOS prišel za TTL in so probali najprej 74xxx družino izboljšati)
- na začetku počasneje od TTL ampak ima potencial manjše porabe - danes zelo manjša poraba od TTL
- uporaba za slikovna tipala v kamerah
- razvoj:
	- 1980 - bistveno počasneje od TTL, ampak boljša poraba energije
	- 1990 - prevlada v VLSI svetu (pri zmogljivih sistemih, danes veliko vezij lažje naredimo v CMOS tehnologiji)
- baza je izolirana od kanala z oksidno plastjo (izolacijo) - bistveno manjši tok rabimo, da je kanal prevoden, dokler je čisto majhna napetost, bo prevajalo tok
- priključki gate, source in drain
- imamo dva komplementarna tranzistorja - če eden prevaja, potem drugi ne (eden deluje pri pozitivni napetosti, eden pa pri negativni - P-MOS in N-MOS)
- ![600](../../Images2/Pasted%20image%2020241015115937.png)
- ko hitro preklapljamo, se lahko zgodi, da sta oba tranzistorja naenkrat odprta in se zgodi za malo časa kratek stik in visoka poraba
- ko preklapljamo se veliko energije porabi (dobimo tokovne špice, če sta oba tranzistorja naenkrat HIGH), ko je statičen pa zelo malo
- te tokovne špice delajo problem, ker vsi tranzistorji glede na uro približno naenkrat preklaplajo - dodamo lokalne kondenzatorje, da zmajšamo učinek
- da vzdržujemo HIGH ali LOW stanje ne porabimo skoraj nič energije, ko preklapljamo pa veliko porabimo
- ![600](../../Images2/Pasted%20image%2020241015122122.png)

3D CMOS tranzistor:
- z več strani z gate objamemo tranzistor, da je bolj učinkovit
- gradimo v vertikalo (gradimo bloke namesto hiš)
- lahko še to vertikalo razdelimo na sloje

CMOS:
- prednosti in slabosti:
	- + majhna statična poraba (red velikosti nA, en par tranzistorjev); v realnosti itak nimamo veliko časa statičnega stanja
	- - velika dinamična poraba, ko preklapljamo
	- + odpornost na šum, ker so napetostni nivoji bolj narazen
	- + omogoča visoko gostoto tranzistorjev (visoka stopnja integracije - VLSI)
	- - v VLSI imamo veliko tranzistorjev, zato imamo večjo statično porabo na nivoju vezja
- na začetku, ko prižgemo vezje, so vse nenujne naprave izklopljene

- NAND vrata v TTL in CMOS izvedbi

Pomnilne celice:
- flip-flop
- reset-set zapah (R-S latch):
	- ![200](../../Images2/Pasted%20image%2020241015123824.png)
	- s set damo HIGH, z reset damo LOW
	- ohranjuje vrednost, ki jo damo noter
- R-S zapah + enable signal (clock):
	- R-S regaira na set oz. reset le v določenem signalu enable signala (clocka)
	- če je clock high, se celica lahko spremeni
	- če je clock low, celica ne reagira na vhode
	- ![300](../../Images2/Pasted%20image%2020241015124243.png)
	- problem - želimo občutljivost na fronto, ne na nivo, ker hočemo imeti na začetku signala ista stanja
- D-flip flop:
	- imamo master in slave latch (master ima CLK, slave pa negiran CLK)
	- ko se CLK zamenja iz HIGH v LOW, se informacija iz master prepiše v slave
	- ![200](../../Images2/Pasted%20image%2020241015124911.png)
	- v enem stanju CLK je aktiven master, v drugem slave
	- okoli fronte imamo nek časovni interval, ko je stanje vhoda D stabilno, da počakamo, da se vsa vezja preklopijo
	- po koncu fronte pogledamo rezultate, ker smo takrat sigurni, da so pravi
	- ![300](../../Images2/Pasted%20image%2020241015125039.png)
	- signal vhoda D se vpiše v flip flop ob fronti urinega signala

- basic SRAM:
	- 6 tranzistorjev (2 pomnilni celici)
	- statični RAM je hiter ampak zasede več prostora, DRAM pa je počasen ampak majhen