# Evidencia 2 - Parte 1  
## ComunicaciÃ³n serial asincrÃ³nica RS-232 y diseÃ±o de UART

---

## ğŸ“˜ IntroducciÃ³n

Esta evidencia tiene como objetivo el diseÃ±o de un sistema UART basado en el estÃ¡ndar RS-232 mediante una mÃ¡quina de estados finitos (FSM) implementada en VHDL. Se busca comprender el funcionamiento de los transmisores y receptores asÃ­ncronos, los cuales permiten enviar y recibir datos de forma serial, utilizando bits de inicio, paridad y parada como mÃ©todos de sincronizaciÃ³n y verificaciÃ³n.

---

## ğŸ“Œ DescripciÃ³n del problema

El desafÃ­o consiste en implementar un sistema de transmisiÃ³n y recepciÃ³n de datos compatible con el estÃ¡ndar RS-232. Este protocolo transmite datos de 7 u 8 bits con detecciÃ³n de errores por paridad. Para lograr esto, es necesario comprender e implementar un UART que funcione correctamente a nivel digital, manejando tanto los estados del transmisor como del receptor.

---

## ğŸ§  Desarrollo de la propuesta de soluciÃ³n

**Lenguaje:**  
- VHDL  

**Herramientas utilizadas:**  
- ModelSim / QuestaSim  
- EDAPlayground (https://edaplayground.com/)  

**Arquitectura:**  
- MÃ¡quina de Estados Finitos (FSM) para transmisor  
- MÃ¡quina de Estados Finitos (FSM) para receptor  

---

### ğŸš€ FSM del Transmisor UART (TX)

Este mÃ³dulo se encarga de enviar datos en serie, paso por paso, usando los siguientes estados:

- `TX_IDLE`: Espera a que se active la transmisiÃ³n (`tx_start = 1`)
- `TX_START`: Manda un bit de inicio (0 lÃ³gico)
- `TX_DATA`: EnvÃ­a uno por uno los 8 bits del dato (`data_in`)
- `TX_PARITY`: Calcula y envÃ­a el bit de paridad (sirve para detectar errores)
- `TX_STOP`: Manda el bit de parada (1 lÃ³gico) para cerrar la transmisiÃ³n

ğŸ‘‰ Al finalizar la transmisiÃ³n, la seÃ±al `tx_done` se pone en alto.

---

### ğŸ“¥ FSM del Receptor UART (RX)

Este mÃ³dulo escucha continuamente el pin `rx` esperando recibir datos. Sus estados son:

- `RX_IDLE`: Espera que llegue un 0 (bit de inicio)
- `RX_START`: Confirma que ese 0 es vÃ¡lido
- `RX_DATA`: Lee los 8 bits del dato recibido
- `RX_PARITY`: Verifica si el bit de paridad coincide
- `RX_STOP`: Comprueba si el bit final es un 1 (parada correcta)

ğŸ‘‰ Cuando se completa la recepciÃ³n, el dato se entrega por `data_out` y se activa la seÃ±al `rx_done`.

---

## ğŸ§ª Simulaciones

Las simulaciones validan lo siguiente:

- La transmisiÃ³n de un byte con sus bits de control correctamente ordenados.
- La recepciÃ³n completa del dato transmitido sin errores.
- La correcta sincronizaciÃ³n entre transmisor y receptor bajo condiciones ideales.

**Testbenches incluidos:**

- `uart_tx_tb.v` â†’ Prueba del transmisor  
- `uart_rx_tb.v` â†’ Prueba del receptor  
- `uart_top_tb.v` â†’ Prueba del sistema completo

---

## âœ… Conclusiones

El diseÃ±o e implementaciÃ³n inicial del UART permite comprender de manera estructurada la lÃ³gica detrÃ¡s de la transmisiÃ³n asincrÃ³nica de datos. El uso de mÃ¡quinas de estados facilita una arquitectura clara, escalable y verificable del sistema.

Este ejercicio refuerza la importancia de los UARTs en sistemas embebidos y sienta las bases para una implementaciÃ³n robusta en hardware real.

> *El UART no es solo una herramienta acadÃ©mica, sino un componente esencial en la comunicaciÃ³n digital moderna.*

---

## ğŸ“š Referencias

- DocumentaciÃ³n oficial del estÃ¡ndar RS-232  
- Apuntes y material del curso  
- Libros de diseÃ±o digital (VHDL y Verilog)  
- Recursos acadÃ©micos sobre UART y FSMs  

---

## ğŸ“ ApÃ©ndice

El cÃ³digo fuente en Verilog se encuentra en los archivos adjuntos:  
`uart_tx.v`  
`uart_rx.v` </br>
`uart_top.v`

---

## ğŸ“‚ Archivos incluidos

- `uart_tx.v` â†’ Transmisor UART  
- `uart_rx.v` â†’ Receptor UART  
- `uart_top.v` â†’ MÃ³dulo superior que conecta TX y RX  
- `uart_tx_tb.v` â†’ Testbench del transmisor  
- `uart_rx_tb.v` â†’ Testbench del receptor  
- `uart_top_tb.v` â†’ Testbench general

---