<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html lang="en" xml:lang="en" xmlns="http://www.w3.org/1999/xhtml">
 <head>
  <meta content="text/html; charset=utf-8" http-equiv="Content-type"/>
  <meta content="en-us" http-equiv="Content-Language"/>
  <title>
   /hacklab-x-digi-verilog-modulit
  </title>
 </head>
 <body>
  <i>
   // Verilogissa kaikki rakentuu moduleista (vrt. luokka) joita instantioidaan (vrt. olio).
  </i>
  <br/>
  <i>
   // Ainoa poikkeus on 'top module' jonka kehitysympäristö instantioi ja kytkee .ucf-tiedostossa
  </i>
  <br/>
  <i>
   // märiteltyihin pinneihin.
  </i>
  <br/>
  <b>
   module
  </b>
  Main(
  <br/>
  <b>
   input
  </b>
  <i>
  </i>
  <b>
   wire
  </b>
  clock,
  <br/>
  <b>
   output
  </b>
  <i>
  </i>
  <b>
   wire
  </b>
  [3:0]     leds_a,
  <br/>
  <b>
   output
  </b>
  <i>
  </i>
  <b>
   reg
  </b>
  [3:0]     leds_b
  <br/>
  );
  <br/>
  <br/>
  <b>
   reg
  </b>
  [27:0] counter = 28'd0;
  <br/>
  <br/>
  <i>
   // Kombinaatiologiikka, assign lauseen kohteen kohde pitää olla tyyppiä
   <u>
    wire
   </u>
  </i>
  <br/>
  <i>
   // Käytä kun &amp;, |, ^ ja ? jne. operaattorit riittävät
  </i>
  <br/>
  <b>
   assign
  </b>
  leds_a =
  <b>
   ~
  </b>
  counter[27:24]
  <b>
   &amp;
  </b>
  counter[3:0];
  <br/>
  <br/>
  <i>
   // Tai vaihtoehtoisesti jos halutaan tehdä kombinaatiologiikkaa always lohkoissa, pitää
  </i>
  <br/>
  <i>
   // kohteen tyypiksi vaihtaa
   <u>
    reg
   </u>
   .
  </i>
  <br/>
  <b>
   <i>
    // Tämä on se kohta joka aiheuttaa Verilogin
   </i>
  </b>
  <i>
   <b>
    wire vs. reg epäselvyydet.
   </b>
  </i>
  <br/>
  <i>
   // Käytä kun assign ei riitä, eli tarvitset if/case-rakenteita, mutta muista että kaikissa
  </i>
  <br/>
  <i>
   // koodipoluissa pitää tehdä sijoitukset kaikkiin samoihin muuttujiin
  </i>
  <br/>
  <b>
   always
  </b>
  <b>
   @*
  </b>
  <b>
   begin
  </b>
  <br/>
  leds_b
  <b>
   =
  </b>
  <b>
   ~
  </b>
  counter[27:24]
  <b>
   &amp;
  </b>
  counter[3:0];
  <br/>
  <b>
   end
  </b>
  <br/>
  <br/>
  <i>
   // Sekvenssilogiikka, kohteen pitää olla
   <u>
    reg
   </u>
   , sijoitusten non-blocking '
   <b>
    &lt;=
   </b>
  </i>
  <i>
   ' ja
  </i>
  <br/>
  <i>
   // reunaherkkä kellosignaalille (
   <b>
    posegde
   </b>
  </i>
  <i>
   tai
   <b>
    negedge
   </b>
  </i>
  <i>
   ).
  </i>
  <br/>
  <i>
   // Näin syntetisoituu data flip-floppeja (DFF), eli rekistereitä ja muistia
  </i>
  <br/>
  <i>
   // Arvoja ei tarvitse päivittää jokaisessa koodipolussa, vaan ne säilyttävät arvonsa
  </i>
  <br/>
  <b>
   always
  </b>
  <b>
   @
  </b>
  (
  <b>
   posedge
  </b>
  clock)
  <b>
   begin
  </b>
  <br/>
  <b>
   if
  </b>
  (counter
  <b>
   &lt;
  </b>
  99)
  <b>
   begin
  </b>
  <br/>
  counter
  <b>
   &lt;=
  </b>
  counter
  <b>
   +
  </b>
  1;
  <br/>
  <i>
   <s>
    // end else begin
   </s>
  </i>
  <br/>
  <i>
   <s>
    // counter &lt;= counter;
   </s>
  </i>
  <br/>
  <b>
   end
  </b>
  <br/>
  <b>
   end
  </b>
  <br/>
  <br/>
  <i>
   // Moduuleja instantiodessa niille pitää antaa uniikki nimi. Näihin harvoin viitataan
  </i>
  <br/>
  <i>
   // millään tavoin, eli voivat olla x1, x2 -tyylisä, mutta kannattaa tietysti käyttää
  </i>
  <br/>
  <i>
   // johdonmukaisia ja kuvaavia nimiä.
  </i>
  <br/>
  <i>
   // Moduulin portit (input, output, inout) kannattaa myös ehdottomasti liittää
  </i>
  <br/>
  <i>
   // nimillä .jotain(..) kuin luottaa järjestykseen. Modulien välisiin kytkentöihin tarvitsee
  </i>
  <br/>
  <i>
   // yleensä luoda ja nimetä tarvittavat wire:t jotka Verilog-2001 tekisi kyllä automaattisesti,
  </i>
  <br/>
  <i>
   // mutta vain yhden bitin kokoisina, eli pieleen menisi. Tämän voi onneksi estää
  </i>
  <br/>
  <i>
   // laittamalla alkuun pragman:
   <b>
    `default_nettype none
   </b>
  </i>
  <br/>
  <br/>
  <i>
   // Tehdään väylä johon modulin tulos kytketään
  </i>
  <br/>
  <b>
   wire
  </b>
  [3:0] leds_c;
  <br/>
  <br/>
  <i>
   // Luodaan modiilin instanssi ja kytketään sen input ja output
  </i>
  <br/>
  ExampleModule test1(
  <br/>
  .leds_input(leds_a),
  <br/>
  .leds_output(leds_c)
  <br/>
  )
  <br/>
  <b>
  </b>
  <br/>
  <b>
   endmodule
  </b>
  <br/>
  <br/>
  <br/>
  <b>
   <u>
    ☠☠☠ Verilog syventävää tietoa ☠☠☠
   </u>
  </b>
  <br/>
  <br/>
  Oikea tapa ajatella blocking
  <b>
   '='
  </b>
  ja non-blocking
  <b>
   '&lt;='
  </b>
  sijoitukset on, että rivit evaluoidaan ja sijoitetaan always-lohkon sisällä aina kirjoitusjärjestyksessä. Mutta non-blocking arvot sijoitetaan vasta always-lohkon lopuksi, tällöinkin järjestyksessä.
  <br/>
  <br/>
  Pitää kuitenkin huomata, että synteesin kannalta non-blocking sijoituksia voidaan pitää yhtäaikaisina. Always-lohkojen keskinäistä suoritusjärjestystä ei ole määritelty, se voi olla myös aidosti yhtäaikainen, eli samaan reg-muuttujaan ei saa sijoittaa useammassa always-lohkossa, tästä ISE onneksi antaakin virheen.
  <br/>
  <br/>
  Syventävää lisätietoa aiheesta:
  <br/>
  <ul>
   <li>
    <a href="http://inst.eecs.berkeley.edu/~cs150/Documents/Nets.pdf">
     http://inst.eecs.berkeley.edu/~cs150/Documents/Nets.pdf
    </a>
   </li>
   <li>
    <a href="http://www.eet.bme.hu/~nagyg/mikroelektronika/Always.pdf">
     http://www.eet.bme.hu/~nagyg/mikroelektronika/Always.pdf
    </a>
   </li>
   <li>
    <a href="http://courses.cs.washington.edu/courses/cse370/09wi/LectureSlides/16-SequentialVerilog.pdf">
     http://courses.cs.washington.edu/courses/cse370/09wi/LectureSlides/16-SequentialVerilog.pdf
    </a>
    <br/>
    <br/>
   </li>
  </ul>
 </body>
</html>