
Modular_DCMotor.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  00000212  000002a6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000212  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800102  00800102  000002a8  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002a8  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002d8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  00000318  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000009db  00000000  00000000  000003c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007ad  00000000  00000000  00000da3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000529  00000000  00000000  00001550  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f0  00000000  00000000  00001a7c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003fc  00000000  00000000  00001b6c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000006c  00000000  00000000  00001f68  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000070  00000000  00000000  00001fd4  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 e1       	ldi	r30, 0x12	; 18
  7c:	f2 e0       	ldi	r31, 0x02	; 2
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 30       	cpi	r26, 0x02	; 2
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e0       	ldi	r26, 0x02	; 2
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 30       	cpi	r26, 0x03	; 3
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 53 00 	call	0xa6	; 0xa6 <main>
  9e:	0c 94 07 01 	jmp	0x20e	; 0x20e <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <main>:

#define F_CPU 16000000UL

int main(void)
{
	switch_init();
  a6:	0e 94 b2 00 	call	0x164	; 0x164 <switch_init>
	motor_init();
  aa:	0e 94 5e 00 	call	0xbc	; 0xbc <motor_init>
	timer0_init();
  ae:	0e 94 f7 00 	call	0x1ee	; 0x1ee <timer0_init>
	
	
    while (1) 
    {
		switch_read();
  b2:	0e 94 b9 00 	call	0x172	; 0x172 <switch_read>
		motor_run();	
  b6:	0e 94 87 00 	call	0x10e	; 0x10e <motor_run>
  ba:	fb cf       	rjmp	.-10     	; 0xb2 <main+0xc>

000000bc <motor_init>:
#include "timer.h"

extern volatile uint8_t count;

void motor_init() {
	DDRC |= 1<<DDC1; //assign PC1 as output
  bc:	87 b1       	in	r24, 0x07	; 7
  be:	82 60       	ori	r24, 0x02	; 2
  c0:	87 b9       	out	0x07, r24	; 7
	DDRD |= 1<<DDD6; //assign PD6 (OC0A pin) as output
  c2:	8a b1       	in	r24, 0x0a	; 10
  c4:	80 64       	ori	r24, 0x40	; 64
  c6:	8a b9       	out	0x0a, r24	; 10
  c8:	08 95       	ret

000000ca <motor_start>:
}

void motor_start(uint8_t n) {
	if(n == 25)
  ca:	89 31       	cpi	r24, 0x19	; 25
  cc:	19 f4       	brne	.+6      	; 0xd4 <motor_start+0xa>
		OCR0A = 63;
  ce:	8f e3       	ldi	r24, 0x3F	; 63
  d0:	87 bd       	out	0x27, r24	; 39
  d2:	0e c0       	rjmp	.+28     	; 0xf0 <motor_start+0x26>
	else if(n == 50)
  d4:	82 33       	cpi	r24, 0x32	; 50
  d6:	19 f4       	brne	.+6      	; 0xde <motor_start+0x14>
		OCR0A = 127;
  d8:	8f e7       	ldi	r24, 0x7F	; 127
  da:	87 bd       	out	0x27, r24	; 39
  dc:	09 c0       	rjmp	.+18     	; 0xf0 <motor_start+0x26>
	else if(n == 75)
  de:	8b 34       	cpi	r24, 0x4B	; 75
  e0:	19 f4       	brne	.+6      	; 0xe8 <motor_start+0x1e>
		OCR0A = 191;
  e2:	8f eb       	ldi	r24, 0xBF	; 191
  e4:	87 bd       	out	0x27, r24	; 39
  e6:	04 c0       	rjmp	.+8      	; 0xf0 <motor_start+0x26>
	else if(n == 100)
  e8:	84 36       	cpi	r24, 0x64	; 100
  ea:	11 f4       	brne	.+4      	; 0xf0 <motor_start+0x26>
		OCR0A = 254;
  ec:	8e ef       	ldi	r24, 0xFE	; 254
  ee:	87 bd       	out	0x27, r24	; 39

	PORTC &= ~(1<<PORTC1); //reset PC1
  f0:	88 b1       	in	r24, 0x08	; 8
  f2:	8d 7f       	andi	r24, 0xFD	; 253
  f4:	88 b9       	out	0x08, r24	; 8
	timer0_start();
  f6:	0e 94 ff 00 	call	0x1fe	; 0x1fe <timer0_start>
  fa:	08 95       	ret

000000fc <motor_stop>:
}

void motor_stop() {
	PORTC &= ~(1<<PORTC1); //reset PC1
  fc:	88 b1       	in	r24, 0x08	; 8
  fe:	8d 7f       	andi	r24, 0xFD	; 253
 100:	88 b9       	out	0x08, r24	; 8
	PORTD &= ~(1<<PORTD6); //reset PD6
 102:	8b b1       	in	r24, 0x0b	; 11
 104:	8f 7b       	andi	r24, 0xBF	; 191
 106:	8b b9       	out	0x0b, r24	; 11
	timer0_stop();
 108:	0e 94 03 01 	call	0x206	; 0x206 <timer0_stop>
 10c:	08 95       	ret

0000010e <motor_run>:
}

void motor_run() {
	if(count > 4)
 10e:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 112:	85 30       	cpi	r24, 0x05	; 5
 114:	10 f0       	brcs	.+4      	; 0x11a <motor_run+0xc>
		count = 0;
 116:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <__data_end>
	
	switch (count)
 11a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 11e:	82 30       	cpi	r24, 0x02	; 2
 120:	91 f0       	breq	.+36     	; 0x146 <motor_run+0x38>
 122:	28 f4       	brcc	.+10     	; 0x12e <motor_run+0x20>
 124:	88 23       	and	r24, r24
 126:	41 f0       	breq	.+16     	; 0x138 <motor_run+0x2a>
 128:	81 30       	cpi	r24, 0x01	; 1
 12a:	49 f0       	breq	.+18     	; 0x13e <motor_run+0x30>
 12c:	18 c0       	rjmp	.+48     	; 0x15e <motor_run+0x50>
 12e:	83 30       	cpi	r24, 0x03	; 3
 130:	71 f0       	breq	.+28     	; 0x14e <motor_run+0x40>
 132:	84 30       	cpi	r24, 0x04	; 4
 134:	81 f0       	breq	.+32     	; 0x156 <motor_run+0x48>
 136:	13 c0       	rjmp	.+38     	; 0x15e <motor_run+0x50>
	{
		case 0:
			motor_stop();
 138:	0e 94 7e 00 	call	0xfc	; 0xfc <motor_stop>
			break;
 13c:	08 95       	ret
		case 1:
			motor_start(25);
 13e:	89 e1       	ldi	r24, 0x19	; 25
 140:	0e 94 65 00 	call	0xca	; 0xca <motor_start>
			break;
 144:	08 95       	ret
		case 2:
			motor_start(50);
 146:	82 e3       	ldi	r24, 0x32	; 50
 148:	0e 94 65 00 	call	0xca	; 0xca <motor_start>
			break;
 14c:	08 95       	ret
		case 3:
			motor_start(75);
 14e:	8b e4       	ldi	r24, 0x4B	; 75
 150:	0e 94 65 00 	call	0xca	; 0xca <motor_start>
			break;
 154:	08 95       	ret
		case 4:
			motor_start(100);
 156:	84 e6       	ldi	r24, 0x64	; 100
 158:	0e 94 65 00 	call	0xca	; 0xca <motor_start>
			break;
 15c:	08 95       	ret
		default:
			motor_stop();
 15e:	0e 94 7e 00 	call	0xfc	; 0xfc <motor_stop>
 162:	08 95       	ret

00000164 <switch_init>:
static volatile uint8_t cs = 1; //current state of switch
static volatile uint8_t ps = 1; //previous state of switch
volatile uint8_t count = 0; //count switch press

void switch_init() {
	DDRD &= ~(1<<DDD1); //assign PD1 as input
 164:	8a b1       	in	r24, 0x0a	; 10
 166:	8d 7f       	andi	r24, 0xFD	; 253
 168:	8a b9       	out	0x0a, r24	; 10
	PORTD |= 1<<PORTD1; //internally pull up PD1
 16a:	8b b1       	in	r24, 0x0b	; 11
 16c:	82 60       	ori	r24, 0x02	; 2
 16e:	8b b9       	out	0x0b, r24	; 11
 170:	08 95       	ret

00000172 <switch_read>:
}

void switch_read() {
	cs = (PIND & (1<<PIND1))? 1 : 0; //read current state of switch
 172:	89 b1       	in	r24, 0x09	; 9
 174:	86 95       	lsr	r24
 176:	81 70       	andi	r24, 0x01	; 1
 178:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <cs>
	
	if((ps == 1) && (cs == 0)) {
 17c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 180:	81 30       	cpi	r24, 0x01	; 1
 182:	71 f4       	brne	.+28     	; 0x1a0 <switch_read+0x2e>
 184:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 188:	81 11       	cpse	r24, r1
 18a:	0a c0       	rjmp	.+20     	; 0x1a0 <switch_read+0x2e>
		count++;
 18c:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 190:	8f 5f       	subi	r24, 0xFF	; 255
 192:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
		ps = cs; //assign current state of switch into previous state
 196:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 19a:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 19e:	08 95       	ret
	}
	else if((ps == 1) && (cs == 1))
 1a0:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1a4:	81 30       	cpi	r24, 0x01	; 1
 1a6:	49 f4       	brne	.+18     	; 0x1ba <switch_read+0x48>
 1a8:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 1ac:	81 30       	cpi	r24, 0x01	; 1
 1ae:	29 f4       	brne	.+10     	; 0x1ba <switch_read+0x48>
	ps = cs;
 1b0:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 1b4:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 1b8:	08 95       	ret
	else if((ps == 0) && (cs == 0))
 1ba:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1be:	81 11       	cpse	r24, r1
 1c0:	09 c0       	rjmp	.+18     	; 0x1d4 <switch_read+0x62>
 1c2:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 1c6:	81 11       	cpse	r24, r1
 1c8:	05 c0       	rjmp	.+10     	; 0x1d4 <switch_read+0x62>
	ps = cs;
 1ca:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 1ce:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 1d2:	08 95       	ret
	else if((ps == 0) && (cs == 1))
 1d4:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1d8:	81 11       	cpse	r24, r1
 1da:	08 c0       	rjmp	.+16     	; 0x1ec <switch_read+0x7a>
 1dc:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 1e0:	81 30       	cpi	r24, 0x01	; 1
 1e2:	21 f4       	brne	.+8      	; 0x1ec <switch_read+0x7a>
	ps = cs;
 1e4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <cs>
 1e8:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 1ec:	08 95       	ret

000001ee <timer0_init>:
#include <avr/io.h>
#include "timer.h"

void timer0_init() {
	TCCR0A |= 1<<WGM00; //PWM, phase-correct
 1ee:	84 b5       	in	r24, 0x24	; 36
 1f0:	81 60       	ori	r24, 0x01	; 1
 1f2:	84 bd       	out	0x24, r24	; 36
	TCCR0A = (TCCR0A & ~(1<<COM0A0)) | 1<<COM0A1; //clear OC0A on up-count, set on down-count, when comapre match happens
 1f4:	84 b5       	in	r24, 0x24	; 36
 1f6:	8f 73       	andi	r24, 0x3F	; 63
 1f8:	80 68       	ori	r24, 0x80	; 128
 1fa:	84 bd       	out	0x24, r24	; 36
 1fc:	08 95       	ret

000001fe <timer0_start>:
}

void timer0_start() {
	TCCR0B |= 1<<CS00; //no prescaling
 1fe:	85 b5       	in	r24, 0x25	; 37
 200:	81 60       	ori	r24, 0x01	; 1
 202:	85 bd       	out	0x25, r24	; 37
 204:	08 95       	ret

00000206 <timer0_stop>:
}

void timer0_stop() {
	TCCR0B &= ~(1<<CS02 | 1<<CS01 | 1<<CS00); //no clock source, timer stopped
 206:	85 b5       	in	r24, 0x25	; 37
 208:	88 7f       	andi	r24, 0xF8	; 248
 20a:	85 bd       	out	0x25, r24	; 37
 20c:	08 95       	ret

0000020e <_exit>:
 20e:	f8 94       	cli

00000210 <__stop_program>:
 210:	ff cf       	rjmp	.-2      	; 0x210 <__stop_program>
