|counter0to50m
clk => r_reg[0].CLK
clk => r_reg[1].CLK
clk => r_reg[2].CLK
clk => r_reg[3].CLK
clk => r_reg[4].CLK
reset => r_reg[0].ACLR
reset => r_reg[1].ACLR
reset => r_reg[2].ACLR
reset => r_reg[3].ACLR
reset => r_reg[4].ACLR
enable => r_reg[4].ENA
enable => r_reg[3].ENA
enable => r_reg[2].ENA
enable => r_reg[1].ENA
enable => r_reg[0].ENA
clk_out <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
enable_out <= comb.DB_MAX_OUTPUT_PORT_TYPE


